KR102513128B1 - 전력 증폭 모듈 및 전력 증폭 방법 - Google Patents
전력 증폭 모듈 및 전력 증폭 방법 Download PDFInfo
- Publication number
- KR102513128B1 KR102513128B1 KR1020200128614A KR20200128614A KR102513128B1 KR 102513128 B1 KR102513128 B1 KR 102513128B1 KR 1020200128614 A KR1020200128614 A KR 1020200128614A KR 20200128614 A KR20200128614 A KR 20200128614A KR 102513128 B1 KR102513128 B1 KR 102513128B1
- Authority
- KR
- South Korea
- Prior art keywords
- bias
- transistor
- circuit
- power
- bias circuit
- Prior art date
Links
- 230000003321 amplification Effects 0.000 title claims abstract description 99
- 238000003199 nucleic acid amplification method Methods 0.000 title claims abstract description 99
- 238000000034 method Methods 0.000 title claims description 58
- 239000003990 capacitor Substances 0.000 description 15
- 238000010586 diagram Methods 0.000 description 15
- 230000000694 effects Effects 0.000 description 11
- 230000005540 biological transmission Effects 0.000 description 9
- 238000012986 modification Methods 0.000 description 6
- 230000004048 modification Effects 0.000 description 6
- 230000015556 catabolic process Effects 0.000 description 4
- 238000006731 degradation reaction Methods 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 102100031577 High affinity copper uptake protein 1 Human genes 0.000 description 3
- 101710196315 High affinity copper uptake protein 1 Proteins 0.000 description 3
- 102100031145 Probable low affinity copper uptake protein 2 Human genes 0.000 description 3
- 101710095010 Probable low affinity copper uptake protein 2 Proteins 0.000 description 3
- 230000000052 comparative effect Effects 0.000 description 3
- 230000006835 compression Effects 0.000 description 3
- 238000007906 compression Methods 0.000 description 3
- 230000005669 field effect Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 238000010295 mobile communication Methods 0.000 description 2
- 241001125929 Trisopterus luscus Species 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
- H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
- H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
- H03F1/0216—Continuous control
- H03F1/0222—Continuous control by using a signal derived from the input signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
- H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
- H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
- H03F1/0261—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the polarisation voltage or current, e.g. gliding Class A
- H03F1/0266—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the polarisation voltage or current, e.g. gliding Class A by using a signal derived from the input signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
- H03F1/302—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in bipolar transistor amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
- H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
- H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
- H03F3/211—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
- H03F3/3001—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor with field-effect transistors
- H03F3/3022—CMOS common source output SEPP amplifiers
- H03F3/3028—CMOS common source output SEPP amplifiers with symmetrical driving of the end stage
- H03F3/303—CMOS common source output SEPP amplifiers with symmetrical driving of the end stage using opamps as driving stages
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/411—Indexing scheme relating to amplifiers the output amplifying stage of an amplifier comprising two power stages
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/504—Indexing scheme relating to amplifiers the supply voltage or current being continuously controlled by a controlling signal, e.g. the controlling signal of a transistor implemented as variable resistor in a supply path for, an IC-block showed amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/516—Some amplifier stages of an amplifier use supply voltages of different value
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Amplifiers (AREA)
Abstract
(과제) 2개의 동작 모드로 동작하는 기능을 갖는 전력 증폭 모듈의 2개의 동작 모드 각각에 있어서의 특성을 충분히 인출하는 것을 가능하게 한다.
(해결 수단) 증폭 트랜지스터가 특성이 상이한 2개의 동작 모드로 동작한다. 제 1 바이어스 공급 트랜지스터를 포함하는 제 1 바이어스 회로가 제 1 바이어스 공급 트랜지스터의 출력 전류를 증폭 트랜지스터에 바이어스 전류로서 공급한다. 제 2 바이어스 공급 트랜지스터를 포함하는 제 2 바이어스 회로가 제 2 바이어스 공급 트랜지스터의 출력 전류의 일부를 증폭 트랜지스터에 바이어스 전류로서 공급한다. 바이어스 제어 단자에 입력되는 바이어스 제어 신호에 의해 증폭 트랜지스터의 동작 모드에 따라 제 1 바이어스 회로 및 제 2 바이어스 회로의 적어도 한쪽이 선택되어 동작한다. 제 2 바이어스 회로는 제 2 바이어스 공급 트랜지스터의 출력 전류의 일부를 제 2 바이어스 회로로 되돌리는 전류로를 포함한다.
(해결 수단) 증폭 트랜지스터가 특성이 상이한 2개의 동작 모드로 동작한다. 제 1 바이어스 공급 트랜지스터를 포함하는 제 1 바이어스 회로가 제 1 바이어스 공급 트랜지스터의 출력 전류를 증폭 트랜지스터에 바이어스 전류로서 공급한다. 제 2 바이어스 공급 트랜지스터를 포함하는 제 2 바이어스 회로가 제 2 바이어스 공급 트랜지스터의 출력 전류의 일부를 증폭 트랜지스터에 바이어스 전류로서 공급한다. 바이어스 제어 단자에 입력되는 바이어스 제어 신호에 의해 증폭 트랜지스터의 동작 모드에 따라 제 1 바이어스 회로 및 제 2 바이어스 회로의 적어도 한쪽이 선택되어 동작한다. 제 2 바이어스 회로는 제 2 바이어스 공급 트랜지스터의 출력 전류의 일부를 제 2 바이어스 회로로 되돌리는 전류로를 포함한다.
Description
본 발명은 전력 증폭 모듈 및 전력 증폭 방법에 관한 것이다.
휴대 단말 등의 이동체 통신기에 있어서는 기지국으로 송신하는 신호의 전력을 증폭하기 위해서 전력 증폭 모듈이 사용된다. 휴대 단말 등에 있어서는 통신 가능 시간을 길게 하기 위해서 소비 전력을 저감하는 것이 요구된다. 소비 전력의 저감을 도모하기 위해서 휴대 단말 등의 전력 증폭 모듈에 엔벨로프 트래킹 방식(ET 방식)이 채용되는 경우가 있다. 또한, 저전력 동작 시에는 입력 진폭과 출력 진폭의 관계(AM-AM)의 선형성을 향상시키기 위해서 평균 전력 트래킹 방식(APT 방식)이 채용되는 경우가 있다. 이렇게 1개의 증폭 회로가 ET 방식으로 동작하는 모드와, APT 방식으로 동작하는 모드를 구비하는 경우가 있다.
하기 특허문헌 1에 ET 방식으로 동작하는 모드와 APT 방식으로 동작하는 모드를 구비한 전력 증폭 모듈이 개시되어 있다. 이 전력 증폭 모듈의 바이어스 회로는 바이어스용의 전원으로부터 베이스 밸러스트 저항을 통해 증폭 트랜지스터의 베이스로 바이어스 전류를 공급한다. 바이어스 회로는 전력 증폭 모듈의 동작 모드에 따라 베이스 밸러스트 저항의 저항값을 상이하게 하는 기능을 갖는다.
APT 방식으로 동작하는 전력 증폭 모듈이 동작 모드로서 저출력 모드와 고출력 모드를 구비하는 경우가 있다. 예를 들면, 출력 신호 레벨에 따라서 동작 모드가 저출력 모드와 고출력 모드 사이에서 스위칭된다. 저출력 모드와 고출력 모드에서는 바이어스 회로의 베이스 밸러스트 저항의 저항값이 상이하다.
상술한 바와 같이 2개의 동작 모드를 스위칭하여 동작하는 기능을 갖춘 종래의 전력 증폭 모듈에 있어서는 동작 모드에 따라서 바이어스 회로의 베이스 밸러스트 저항의 저항값이 스위칭된다.
2개의 동작 모드 각각에 있어서 전력 증폭 모듈의 특성에 대한 요구가 심해지면 바이어스 회로의 베이스 밸러스트 저항의 저항값을 스위칭하는 것만으로는 요구에 충분히 따르는 것이 곤란하다. 본 발명의 목적은 적어도 2개의 동작 모드로 동작하는 기능을 갖는 전력 증폭 모듈의 2개의 동작 모드 각각에 있어서의 특성을 충분히 인출하는 것을 가능하게 하는 전력 증폭 모듈을 제공하는 것이다. 본 발명의 다른 목적은 이 전력 증폭 모듈을 사용한 전력 증폭 방법을 제공하는 것이다.
본 발명의 일관점에 의하면
입력 신호를 증폭해서 출력하고, 특성이 상이한 적어도 2개의 동작 모드로 동작하는 증폭 트랜지스터와,
제 1 바이어스 공급 트랜지스터를 포함하고, 상기 제 1 바이어스 공급 트랜지스터의 출력 전류를 상기 증폭 트랜지스터에 바이어스 전류로서 공급하는 제 1 바이어스 회로와,
제 2 바이어스 공급 트랜지스터를 포함하고, 상기 제 2 바이어스 공급 트랜지스터의 출력 전류의 일부를 상기 증폭 트랜지스터에 바이어스 전류로서 공급하는 제 2 바이어스 회로와,
상기 증폭 트랜지스터의 동작 모드에 따라 상기 제 1 바이어스 회로 및 상기 제 2 바이어스 회로의 적어도 한쪽을 선택해서 동작시키는 바이어스 제어 신호가 입력되는 바이어스 제어 단자를 갖고,
상기 제 2 바이어스 회로는 상기 제 2 바이어스 공급 트랜지스터의 출력 전류의 일부를 상기 제 2 바이어스 회로로 되돌리는 전류로를 포함하는 전력 증폭 모듈이 제공된다.
본 발명의 다른 관점에 의하면
입력 신호를 증폭해서 출력하는 증폭 트랜지스터와,
제 1 바이어스 공급 트랜지스터를 포함하고, 상기 제 1 바이어스 공급 트랜지스터의 출력 전류를 바이어스 전류로서 상기 증폭 트랜지스터에 공급하는 제 1 바이어스 회로와,
제 2 바이어스 공급 트랜지스터를 포함하고, 상기 제 2 바이어스 공급 트랜지스터의 출력 전류의 일부를 바이어스 전류로서 상기 증폭 트랜지스터에 공급하는 제 2 바이어스 회로를 갖고,
상기 제 2 바이어스 회로는 상기 제 2 바이어스 공급 트랜지스터의 출력 전류의 일부를 상기 제 2 바이어스 회로로 되돌리는 전류로를 포함하는 전력 증폭 모듈을 동작시켜서 전력 증폭을 행하는 방법으로서,
상기 증폭 트랜지스터를 엔벨로프 트래킹 방식으로 동작시킬 때에 상기 제 1 바이어스 회로로부터 상기 증폭 트랜지스터로 바이어스 전류를 공급하고,
상기 증폭 트랜지스터를 평균 전력 트래킹 방식으로 동작시킬 때에 상기 제 2 바이어스 회로로부터 상기 증폭 트랜지스터로 바이어스 전류를 공급하는 전력 증폭 방법이 제공된다.
본 발명의 또 다른 관점에 의하면
입력 신호를 증폭해서 출력하는 증폭 트랜지스터와,
제 1 바이어스 공급 트랜지스터를 포함하고, 상기 제 1 바이어스 공급 트랜지스터의 출력 전류를 바이어스 전류로서 상기 증폭 트랜지스터에 공급하는 제 1 바이어스 회로와,
제 2 바이어스 공급 트랜지스터를 포함하고, 상기 제 2 바이어스 공급 트랜지스터의 출력 전류의 일부를 바이어스 전류로서 상기 증폭 트랜지스터에 공급하는 제 2 바이어스 회로를 갖고,
상기 제 2 바이어스 회로는 상기 제 2 바이어스 공급 트랜지스터의 출력 전류의 일부를 상기 제 2 바이어스 회로로 되돌리는 전류로를 포함하는 전력 증폭 모듈을 동작시켜서 전력 증폭을 행하는 방법으로서,
상기 증폭 트랜지스터로부터 출력되는 신호 레벨에 따라 상기 제 1 바이어스 회로로부터 상기 증폭 트랜지스터로 바이어스 전류를 공급하는 상태와, 상기 제 1 바이어스 회로 및 상기 제 2 바이어스 회로의 양쪽으로부터 상기 증폭 트랜지스터로 바이어스 전류를 공급하는 상태를 스위칭하는 전력 증폭 방법이 제공된다.
제 2 바이어스 공급 트랜지스터의 출력 전류의 일부가 전류로를 통과해서 제 2 바이어스 회로에 되돌려지기 때문에 되돌려지는 전류에 의해 귀환 제어를 행할 수 있다. 증폭 트랜지스터의 동작 모드에 따라 제 1 바이어스 회로와, 귀환 제어를 행하는 것이 가능한 제 2 바이어스 회로의 적어도 한쪽을 선택해서 동작시킴으로써 각 동작 모드의 특성을 보다 적합화하는 것이 가능해진다.
도 1은 제 1 실시예에 의한 전력 증폭 모듈에 사용되는 증폭 회로 소자의 등가 회로도이다.
도 2는 제 1 실시예에 의한 전력 증폭 모듈의 블록도이다.
도 3은 제 1 실시예에 의한 전력 증폭 모듈을 사용한 송신 모듈의 블록도이다.
도 4A는 파워단 증폭 회로(도 1, 도 2)의 게인과 출력 전력의 관계의 일례를 나타내는 그래프이며, 도 4B는 파워단 증폭 회로(도 1, 도 2)의 변조 정밀도(EVM)와 출력 전력의 관계의 일례를 나타내는 그래프이다.
도 5는 제 1 실시예의 변형예에 의한 전력 증폭 모듈에 사용되는 이미터 폴로어형의 제 1 바이어스 회로의 등가 회로도이다.
도 6A, 도 6B, 도 6C는 제 1 실시예의 다른 변형예에 의한 전력 증폭 모듈에 사용되는 피드백형의 제 2 바이어스 회로의 등가 회로도이다.
도 7A, 도 7B, 도 7C는 제 1 실시예의 다른 변형예에 의한 전력 증폭 모듈에 사용되는 피드백형의 제 2 바이어스 회로의 등가 회로도이다.
도 8은 제 2 실시예에 의한 전력 증폭 모듈의 블록도이다.
도 9는 제 3 실시예에 의한 전력 증폭 모듈을 사용한 송신 모듈의 블록도이다.
도 10A는 제 3 실시예에 의한 전력 증폭 모듈에 있어서의 제 1 바이어스 회로와 제 2 바이어스 회로의 동작 상태를 나타내는 타이밍 차트이며, 도 10B는 비교예에 의한 전력 증폭 모듈에 있어서의 제 1 바이어스 회로와 제 2 바이어스 회로의 동작 상태를 나타내는 타이밍 차트이다.
도 2는 제 1 실시예에 의한 전력 증폭 모듈의 블록도이다.
도 3은 제 1 실시예에 의한 전력 증폭 모듈을 사용한 송신 모듈의 블록도이다.
도 4A는 파워단 증폭 회로(도 1, 도 2)의 게인과 출력 전력의 관계의 일례를 나타내는 그래프이며, 도 4B는 파워단 증폭 회로(도 1, 도 2)의 변조 정밀도(EVM)와 출력 전력의 관계의 일례를 나타내는 그래프이다.
도 5는 제 1 실시예의 변형예에 의한 전력 증폭 모듈에 사용되는 이미터 폴로어형의 제 1 바이어스 회로의 등가 회로도이다.
도 6A, 도 6B, 도 6C는 제 1 실시예의 다른 변형예에 의한 전력 증폭 모듈에 사용되는 피드백형의 제 2 바이어스 회로의 등가 회로도이다.
도 7A, 도 7B, 도 7C는 제 1 실시예의 다른 변형예에 의한 전력 증폭 모듈에 사용되는 피드백형의 제 2 바이어스 회로의 등가 회로도이다.
도 8은 제 2 실시예에 의한 전력 증폭 모듈의 블록도이다.
도 9는 제 3 실시예에 의한 전력 증폭 모듈을 사용한 송신 모듈의 블록도이다.
도 10A는 제 3 실시예에 의한 전력 증폭 모듈에 있어서의 제 1 바이어스 회로와 제 2 바이어스 회로의 동작 상태를 나타내는 타이밍 차트이며, 도 10B는 비교예에 의한 전력 증폭 모듈에 있어서의 제 1 바이어스 회로와 제 2 바이어스 회로의 동작 상태를 나타내는 타이밍 차트이다.
[제 1 실시예]
도 1부터 도 4까지의 도면을 참조하여 제 1 실시예에 의한 전력 증폭 모듈에 대해서 설명한다.
도 1은 제 1 실시예에 의한 전력 증폭 모듈에 사용되는 증폭 회로 소자(45)의 등가 회로도이다. 증폭 회로 소자(45)는 파워단 증폭 회로(10), 드라이버단 증폭 회로(11), 파워단용의 제 1 바이어스 회로(20)와 제 2 바이어스 회로(30), 드라이버단용의 드라이버단 바이어스 회로(40)를 포함한다. 증폭 회로 소자(45)는 입력측 임피던스 정합 회로(12), 단 간 임피던스 정합 회로(13), 복수의 외부 단자(81, 82, 83, 84, 85, 86, 87), 및 접지용의 복수의 외부 단자를 더 포함한다. 복수의 외부 단자(81, 82, 83, 84, 85, 86, 87) 및 접지용의 복수의 외부 단자에는, 예를 들면 Cu 필러 범프가 사용된다. 이들 복수의 구성 요소는, 예를 들면 1장의 반도체칩 상에 형성된다. 도 1에 있어서 접지용의 외부 단자에는 참조 부호를 붙이고 있지 않다.
외부 단자(85)로부터 고주파 입력 신호(RFin)가 입력된다. 고주파 입력 신호(RFin)는 입력측 임피던스 정합 회로(12)를 통해 드라이버단 증폭 회로(11)에 입력된다. 드라이버단 증폭 회로(11)에서 증폭된 신호가 단 간 임피던스 정합 회로(13)를 통해 파워단 증폭 회로(10)에 입력된다. 파워단 증폭 회로(10)에서 증폭된 신호(Pout)가 외부 단자(87)로부터 출력된다.
파워단 증폭 회로(10)는 증폭 트랜지스터(Q1), DC 컷 커패시터(C1), 및 베이스 밸러스트 저항(R1)을 포함한다. 증폭 트랜지스터(Q1)는 서로 병렬로 접속된 복수의 트랜지스터 셀에 의해 구성된다. DC 컷 커패시터(C1) 및 베이스 밸러스트 저항(R1)은 트랜지스터 셀마다 설치되어 있다. 증폭 트랜지스터(Q1)의 이미터가 접지되어 있다. 증폭 트랜지스터(Q1)의 컬렉터가 외부 단자(87)에 접속되어 있다. 복수의 트랜지스터 셀 각각은, 예를 들면 헤테로 접합 바이폴러 트랜지스터(HBT)에 의해 구성된다.
DC 컷 커패시터(C1)는 증폭 트랜지스터(Q1)의 베이스에 접속되어 있으며, 드라이버단 증폭 회로(11)에서 증폭된 고주파 신호가 DC 컷 커패시터(C1)를 통해 증폭 트랜지스터(Q1)의 베이스에 입력된다. 베이스 바이어스 전류가 제 1 바이어스 회로(20) 및 제 2 바이어스 회로(30)로부터 베이스 밸러스트 저항(R1)을 통해 증폭 트랜지스터(Q1)의 베이스로 공급된다. 외부 단자(87)로부터 증폭 트랜지스터(Q1)의 컬렉터에 전원 전압이 공급된다.
드라이버단 증폭 회로(11)는 증폭 트랜지스터(Q2), DC 컷 커패시터(C2), 및 베이스 밸러스트 저항(R2)을 포함하고, 파워단 증폭 회로(10)와 마찬가지의 구성을 갖는다. 외부 단자(86)로부터 증폭 트랜지스터(Q2)의 컬렉터에 전원 전압(Vcc2)이 공급된다.
제 1 바이어스 회로(20) 및 제 2 바이어스 회로(30)는 베이스 밸러스트 저항(R1)을 통해 증폭 트랜지스터(Q1)의 베이스에 바이어스 전류를 공급한다. 드라이버단 바이어스 회로(40)는 베이스 밸러스트 저항(R2)을 통해 증폭 트랜지스터(Q2)의 베이스에 바이어스 전류를 공급한다.
이어서, 제 1 바이어스 회로(20)의 회로 구성에 대해서 설명한다. 제 1 바이어스 회로(20)는 제 1 바이어스 공급 트랜지스터(Q11), 트랜지스터(Q12, Q13)를 포함한다. 제 1 바이어스 공급 트랜지스터(Q11), 트랜지스터(Q12, Q13)는 일례로서 헤테로 접합 바이폴러 트랜지스터이다.
제 1 바이어스 공급 트랜지스터(Q11)의 컬렉터가 외부 단자(84)에 접속되어 있다. 외부 단자(84)에 바이어스 전원 전압(Vbat)이 인가됨으로써 제 1 바이어스 공급 트랜지스터(Q11)의 컬렉터에 바이어스 전원 전압(Vbat)이 인가된다. 제 1 바이어스 공급 트랜지스터(Q11)의 이미터가 출력 저항(R12)을 통해 베이스 밸러스트 저항(R1)에 접속되어 있다. 또한, 출력 저항(R12)은 생략해도 좋다. 제 1 바이어스 공급 트랜지스터(Q11)는 이미터 폴로어 회로를 구성하고 있으며, 전체 이미터 전류가 바이어스 전류로서 증폭 트랜지스터(Q1)에 공급된다. 본 명세서에 있어서 제 1 바이어스 회로(20)와 같이 전체 이미터 전류가 바이어스 전류로서 증폭 트랜지스터(Q1)에 공급되는 회로를 「이미터 폴로어형 바이어스 회로」라고 한다.
트랜지스터(Q12, Q13) 각각에 있어서 베이스와 컬렉터가 단락(短絡)되어 있다. 베이스와 컬렉터가 단락된 접속 형태는 다이오드 접속이라고 불리며, 트랜지스터(Q12, Q13)는 다이오드로서 동작한다.
외부 단자(81)와 그랜드 사이에 저항(R11), 트랜지스터(Q12, Q13)가 이 순번으로 직렬로 삽입되어 있다. 트랜지스터(Q12, Q13)로 이루어지는 다이오드에 순방향의 전압이 인가된다. 외부 단자(81)는 가변 전류원에 접속된다. 이 가변 전류원은, 예를 들면 파워단 증폭 회로(10)의 출력 전력에 따른 전류량의 바이어스 제어 신호(IB1)를 생성해서 출력한다. 트랜지스터(Q12, Q13)가 다이오드로서 동작하기 위해서 트랜지스터(Q12)의 컬렉터 및 베이스에 소정 레벨의 전압(예를 들면, 2.6V 정도)이 발생한다.
제 1 바이어스 공급 트랜지스터(Q11)의 베이스와 트랜지스터(Q12)의 베이스가 서로 접속되어 있다. 또한, 제 1 바이어스 공급 트랜지스터(Q11)의 베이스 및 트랜지스터(Q12)의 베이스는 바이패스 커패시터(C11)를 통해 접지된다.
이어서, 제 1 바이어스 회로(20)의 동작에 대해서 설명한다.
외부 단자(81)에 접속된 가변 전류원으로부터 바이어스 제어 신호(IB1)를 공급하면 트랜지스터(Q12, Q13)의 직렬 회로에 발생하는 전압 강하에 상당하는 전압이 제 1 바이어스 공급 트랜지스터(Q11)의 베이스에 인가된다. 제 1 바이어스 공급 트랜지스터(Q11)의 베이스에 인가되는 전압에 따라 제 1 바이어스 공급 트랜지스터(Q11)에 이미터 전류(출력 전류)가 흐른다. 이 이미터 전류가 출력 저항(R12) 및 베이스 밸러스트 저항(R1)을 통해 증폭 트랜지스터(Q1)의 베이스에 바이어스 전류로서 공급된다.
외부 단자(81)에 바이어스 제어 신호(IB1)가 공급되지 않는 상태에서는 제 1 바이어스 공급 트랜지스터(Q11)는 오프가 된다. 이 때문에 제 1 바이어스 회로(20)로부터는 증폭 트랜지스터(Q1)의 베이스로 바이어스 전류가 공급되지 않는다.
이어서, 제 2 바이어스 회로(30)의 회로 구성에 대해서 설명한다. 제 2 바이어스 회로(30)는 제 2 바이어스 공급 트랜지스터(Q21), 트랜지스터(Q22, Q23)를 포함한다. 제 2 바이어스 공급 트랜지스터(Q21), 트랜지스터(Q22, Q23)는 일례로서 헤테로 접합 바이폴러 트랜지스터이다.
제 2 바이어스 공급 트랜지스터(Q21)의 컬렉터가 외부 단자(84)에 접속되어 있으며, 제 2 바이어스 공급 트랜지스터(Q21)의 컬렉터에 바이어스 전원 전압(Vbat)이 인가된다. 제 2 바이어스 공급 트랜지스터(Q21)의 이미터가 베이스 밸러스트 저항(R1)에 접속됨과 아울러, 저항(R22)을 통해 트랜지스터(Q23)의 베이스에 접속되어 있다. 저항(R22)은 제 2 바이어스 공급 트랜지스터(Q21)의 이미터 전류의 일부를 제 2 바이어스 회로(30)로 되돌리는 전류로로서 기능한다. 본 명세서에 있어서 제 2 바이어스 회로(30)와 같이 제 2 바이어스 공급 트랜지스터(Q21)의 이미터 전류의 일부를 제 2 바이어스 회로(30)로 되돌리는 전류로를 구비한 회로를 「피드백형 바이어스 회로」라고 한다.
트랜지스터(Q22)가 다이오드 접속되어 있으며, 다이오드로서 동작한다. 트랜지스터(Q23)의 베이스와 컬렉터가 커패시터(C22)에 의해 접속되어 있다. 외부 단자(82)와 그랜드 사이에 저항(R21), 트랜지스터(Q22, Q23)가 이 순번으로 직렬로 삽입되어 있다. 트랜지스터(Q22, Q23) 중 어느 것이나 이미터가 접지측이 되는 방향으로 접속되어 있다.
외부 단자(82)는 가변 전류원에 접속되어 있으며, 외부 단자(82)로부터 저항(R21)에 일정한 전류인 바이어스 제어 신호(IB2)가 공급된다. 제 2 바이어스 공급 트랜지스터(Q21)의 베이스와 트랜지스터(Q22)의 베이스가 서로 접속되어 있다. 또한, 제 2 바이어스 공급 트랜지스터(Q21)의 베이스 및 트랜지스터(Q22)의 베이스는 바이패스 커패시터(C21)를 통해 접지되어 있다.
이어서, 제 2 바이어스 회로(30)의 동작에 대해서 설명한다.
외부 단자(82)에 접속된 가변 전류원으로부터 바이어스 제어 신호(IB2)를 공급하면 트랜지스터(Q22, Q23)의 직렬 회로에 발생하는 전압 강하에 상당하는 전압이 제 2 바이어스 공급 트랜지스터(Q21)의 베이스에 인가된다. 제 2 바이어스 공급 트랜지스터(Q21)의 베이스에 인가되는 전압에 따라 제 2 바이어스 공급 트랜지스터(Q21)에 이미터 전류(출력 전류)가 흐른다. 이 이미터 전류의 일부가 베이스 밸러스트 저항(R1)을 통해 증폭 트랜지스터(Q1)의 베이스에 바이어스 전류로서 공급된다.
증폭 트랜지스터(Q1)의 출력 전력이 증대하면 제 2 바이어스 공급 트랜지스터(Q21)의 이미터로부터 증폭 트랜지스터(Q1)의 베이스로 공급되는 바이어스 전류가 증가하고, 제 2 바이어스 공급 트랜지스터(Q21)의 이미터 전압이 상승한다. 이 때, 저항(R22)을 경유해서 트랜지스터(Q23)의 베이스 전압도 상승한다. 이것에 의해 트랜지스터(Q23)를 흐르는 전류가 증가하고, 트랜지스터(Q22)의 컬렉터 전압이 저하된다. 이에 따라 제 2 바이어스 공급 트랜지스터(Q21)의 베이스 전압이 저하되고, 제 2 바이어스 공급 트랜지스터(Q21)를 흐르는 전류가 감소한다.
이렇게 제 2 바이어스 회로(30)는 증폭 트랜지스터(Q1)의 출력 전력이 증대해서 제 2 바이어스 공급 트랜지스터(Q21)의 이미터 전류가 증가하면 저항(R22)을 통해 제 2 바이어스 공급 트랜지스터(Q21)의 이미터 전류를 저감시키는 부궤환 제어가 행해진다. 이 때문에 제 2 바이어스 공급 트랜지스터(Q21)의 이미터 전류가 안정된다.
외부 단자(82)에 바이어스 제어 신호(IB2)가 공급되지 않는 상태에서는 제 2 바이어스 공급 트랜지스터(Q21)는 오프가 된다. 이 때문에 제 2 바이어스 회로(30)로부터는 증폭 트랜지스터(Q1)의 베이스로 바이어스 전류가 공급되지 않는다.
커패시터(C22)는 파워단 증폭 회로(10)로부터 유입하는 고주파 신호를 트랜지스터(Q23)를 통해 교류적으로 접지한다. 이것에 의해 트랜지스터(Q23)의 베이스 전류가 고주파 신호의 영향을 받기 어려워진다.
이어서, 드라이버단 바이어스 회로(40)의 회로 구성에 대해서 설명한다. 드라이버단 바이어스 회로(40)는 바이어스 공급 트랜지스터(Q31), 저항(R31), 트랜지스터(Q32, Q33), 바이패스 커패시터(C31)를 포함한다. 기본적인 회로 구성은 제 1 바이어스 회로(20)의 회로 구성과 동일하다.
외부 단자(83)에 접속된 가변 전류원으로부터 저항(R31)으로 바이어스 제어 신호(IB3)가 공급된다. 바이어스 공급 트랜지스터(Q31)의 이미터 전류가 드라이버단 증폭 회로(11)의 증폭 트랜지스터(Q2)의 베이스로 바이어스 전류로서 공급된다.
도 2는 제 1 실시예에 의한 전력 증폭 모듈(50)의 블록도이다. 제 1 실시예에 의한 전력 증폭 모듈(50)은 증폭 회로 소자(45)(도 1), 출력측 임피던스 정합 회로(60), 인덕터(L1, L2)를 포함한다. 도 2에 있어서 증폭 회로 소자(45)의 일부의 구성 요소의 기재를 생략하고 있다. 증폭 회로 소자(45), 출력측 임피던스 정합 회로(60), 인덕터(L1, L2) 등은 공통된 모듈 기판에 실장된다. 전력 증폭 모듈(50)은 모듈 기판에 설치된 바이어스 제어 단자(51, 52, 53), 드라이버단 전원 단자(54), 파워단 전원 단자(55), 신호 입력 단자(56), 및 신호 출력 단자(57)를 구비하고 있다.
증폭 회로 소자(45)의 외부 단자(85)가 신호 입력 단자(56)에 접속되어 있다. 신호 입력 단자(56)로부터 증폭 회로 소자(45)로 고주파 입력 신호(RFin)가 입력된다. 증폭 회로 소자(45)의 외부 단자(83)에 바이어스 제어 단자(53)가 접속되어 있다. 바이어스 제어 단자(53)로부터 증폭 회로 소자(45)의 드라이버단 바이어스 회로(40)에 바이어스 제어 신호(IB3)가 공급된다. 증폭 회로 소자(45)의 외부 단자(86)가 인덕터(L2)를 통해 드라이버단 전원 단자(54)에 접속되어 있다. 드라이버단 증폭 회로(11)의 증폭 트랜지스터(Q2)의 컬렉터에 인덕터(L2)를 통해 전원 전압(Vcc2)이 공급된다.
증폭 회로 소자(45)의 외부 단자(81, 82, 83)가 각각 바이어스 제어 단자(51, 52, 53)에 접속되어 있다. 바이어스 제어 단자(51, 52, 53)는 외부의 바이어스 제어 회로(70)에 접속되어 있다. 바이어스 제어 회로(70)는 동작 모드 통지 단자(71)를 구비하고 있다. 바이어스 제어 회로(70)는 동작 모드 통지 단자(71)에 부여되는 동작 모드 통지 신호(MODE)에 의거하여 바이어스 제어 단자(51, 52)의 적어도 한쪽을 선택한다. 바이어스 제어 회로(70)는 바이어스 제어 단자(51)를 선택하면 제 1 바이어스 회로(20)에 바이어스 제어 신호(IB1)를 공급하고, 바이어스 제어 단자(52)를 선택하면 제 2 바이어스 회로(30)에 바이어스 제어 신호(IB2)를 공급한다. 또한, 바이어스 제어 회로(70)는 바이어스 제어 단자(53) 및 외부 단자(83)를 통해 드라이버단 바이어스 회로(40)에 바이어스 제어 신호(IB3)를 공급한다.
증폭 회로 소자(45)의 외부 단자(87)가 인덕터(L1)를 통해 파워단 전원 단자(55)에 접속되어 있다. 파워단 증폭 회로(10)의 증폭 트랜지스터(Q1)의 컬렉터에 인덕터(L1)를 통해 전원 전압(Vreg)이 공급된다. 외부 단자(87)는 또한 출력측 임피던스 정합 회로(60)를 통해 신호 출력 단자(57)에 접속되어 있다. 파워단 증폭 회로(10)에서 증폭된 고주파 신호가 고주파 출력 신호(RFout)로서 신호 출력 단자(57)로부터 출력된다.
도 3은 제 1 실시예에 의한 전력 증폭 모듈(50)을 사용한 송신 모듈의 블록도이다. 이 송신 모듈은 베이스 밴드부(90), 고주파부(91), 전력 증폭 모듈(50), 프런트엔드부(92), 안테나(93), 바이어스 제어 회로(70), 및 전원 회로(94)를 구비하고 있다.
베이스 밴드부(90)는 음성이나 데이터 등의 입력 신호를 소정 변조 방식에 의거하여 변조하고, 변조 신호를 출력한다. 예를 들면, 베이스 밴드부(90)는 입력 신호를 직교 변조하고, 변조 신호로서 IQ 신호(I 신호와 Q 신호)를 출력한다. 또한, 베이스 밴드부(90)는 전력 증폭 모듈(50)의 동작 모드를 지령하는 동작 모드 통지 신호(MODE)를 바이어스 제어 회로(70) 및 전원 회로(94)에 출력한다.
예를 들면, 동작 모드 통지 신호(MODE)에 의해 전력 증폭 모듈(50)의 파워단 증폭 회로(10)(도 1, 도 2)를 엔벨로프 트래킹 방식(ET 방식)으로 동작시키는 제 1 동작 모드 및 평균 전력 트래킹 방식(APT 방식)으로 동작시키는 제 2 동작 모드 중 어느 한쪽이 통지된다. 베이스 밴드부(90)는, 예를 들면 전력 증폭 모듈(50)의 파워단 증폭 회로(10)(도 1, 도 2)의 출력 레벨이 소정 레벨 이상이 될 경우에는 ET 방식의 제 1 동작 모드를 통지하고, 전력 증폭 모듈(50)의 출력 레벨이 소정 레벨 미만이 될 경우에는 APT 방식의 제 2 동작 모드를 통지한다.
고주파부(91)는 베이스 밴드부(90)로부터 입력된 IQ 신호로부터 무선 송신을 행하기 위한 고주파 입력 신호(RFin)를 생성하여 전력 증폭 모듈(50)로 출력한다. 전력 증폭 모듈(50)은 동작 모드에 따라 고주파 입력 신호(RFin)를 증폭하고, 고주파 출력 신호(RFout)를 프런트엔드부(92)에 출력한다. ET 방식의 제 1 동작 모드로 동작할 경우에는 파워단 증폭 회로(10)(도 1, 도 2)는 이미터 폴로어형의 제 1 바이어스 회로(20)로부터 바이어스 전류의 공급을 받고, APT 방식의 제 2 동작 모드로 동작할 경우에는 피드백형의 제 2 바이어스 회로(30)로부터 바이어스 전류의 공급을 받는다.
전원 회로(94)는 동작 모드 통지 신호(MODE)에 따라 ET 방식용의 제 1 전원 전압 및 APT 방식용의 제 2 전원 전압의 한쪽을 전원 전압(Vreg)으로서 전력 증폭 모듈(50)에 공급한다. 전원 회로(94)에는 전원 전압(Vcc1)이 공급된다.
전원 전압(Vreg)을 제어하기 위한 전압 제어 신호(CTR1, CTR2)가 베이스 밴드부(90)로부터 전원 회로(94)로 공급된다. 전력 증폭 모듈(50)을 ET 방식의 제 1 동작 모드로 동작시킬 경우에는 베이스 밴드부(90)는 변조 신호의 진폭 레벨을 검출하고, 변조 신호의 진폭 레벨의 변화에 따른 전압 제어 신호(CTR1)를 전원 회로(94)에 출력한다. 전력 증폭 모듈(50)을 APT 방식의 제 2 동작 모드로 동작시킬 경우에는 베이스 밴드부(90)는 변조 신호의 평균 파워를 검출하고, 변조 신호의 평균 파워에 따른 전압 제어 신호(CTR2)를 전원 회로(94)에 출력한다.
전원 회로(94)는 동작 모드 통지 신호(MODE)에 의해 ET 방식의 제 1 동작 모드가 통지되었을 경우에는 전압 제어 신호(CTR1)에 의거하여 변조 신호의 진폭 레벨의 변화에 추종시켜서 전원 전압(Vreg)을 변화시킨다. 동작 모드 통지 신호(MODE)에 의해 APT 방식의 제 2 동작 모드가 통지되었을 경우에는 전원 회로(94)는 전압 제어 신호(CTR2)에 의거하여 변조 신호의 평균 파워에 따라 전원 전압(Vreg)을 변화시킨다.
바이어스 제어 회로(70)는 동작 모드 통지 신호(MODE)에 의해 ET 방식의 제 1 동작 모드가 통지되어 있을 경우에는 제 1 바이어스 회로(20)(도 1, 도 2)에 바이어스 제어 신호(IB1)를 공급하고, 제 2 바이어스 회로(30)(도 1, 도 2)에는 바이어스 제어 신호(IB2)를 공급하지 않는다. 동작 모드 통지 신호(MODE)에 의해 APT 방식의 제 2 동작 모드가 통지되어 있을 경우에는 제 2 바이어스 회로(30)(도 1, 도 2)에 바이어스 제어 신호(IB2)를 공급하고, 제 1 바이어스 회로(20)(도 1, 도 2)에는 바이어스 제어 신호(IB1)를 공급하지 않는다.
프런트엔드부(92)는 입력된 고주파 출력 신호(RFout)에 대한 필터 처리를 행한다. 프런트엔드부(92)로부터 출력된 고주파 신호는 안테나(93)로부터 송신된다. 또한, 프런트엔드부(92)는 안테나(93)에서 수신된 고주파 수신 신호와, 송신하는 고주파 신호의 송수신의 스위칭을 행한다.
이어서, 도 4A 및 도 4B를 참조하여 제 1 실시예의 우수한 효과에 대해서 설명한다.
도 4A는 파워단 증폭 회로(10)(도 1, 도 2)의 게인과 출력 전력의 관계의 일례를 나타내는 그래프이다. 횡축은 출력 전력을 단위 「dBm」으로 나타내고, 종축은 게인을 단위 「dB」로 나타낸다. 도 4B는 파워단 증폭 회로(10)(도 1, 도 2)의 변조 정밀도(EVM)와 출력 전력의 관계의 일례를 나타내는 그래프이다. 횡축은 출력 전력을 단위 「dBm」으로 나타내고, 종축은 EVM을 단위 「%」로 나타낸다. 도 4A 및 도 4B의 그래프에 있어서 실선은 ET 방식의 제 1 동작 모드로 동작할 경우의 특성을 나타내고, 파선은 APT 방식의 제 2 동작 모드로 동작할 경우의 특성을 나타낸다.
파워단 증폭 회로(10)(도 1, 도 2)가 ET 방식의 제 1 동작 모드로 동작할 때에 출력 전력이 높은 영역에서 게인이 익스팬션하도록 제 1 바이어스 회로(20)(도 1, 도 2)에 의한 바이어스 전류가 설정되어 있다. 게인이 익스팬션된 영역에 있어서 게인이 피크 포인트(PP)에서 피크값을 나타낸다. 피크 포인트(PP)에 있어서의 게인으로부터 소정량, 예를 들면 2dB만큼 게인이 저하된 점을 컴프레션 포인트(CP)로 하여 증폭 회로의 기본 설계를 행하면 좋다. 이렇게 이미터 폴로어형의 제 1 바이어스 회로(20)(도 1, 도 2)를 사용해서 게인을 익스팬션시킴으로써 피크 포인트(PP)의 게인을 결정하기 쉬워지며, 그 결과 컴프레션 포인트(CP)가 안정된다는 우수한 효과가 얻어진다.
게인을 익스팬션시키면 입력 신호의 진폭과 출력 신호의 진폭의 관계(AM-AM)의 선형성이 저하된다. 그 결과, 도 4B에 나타내는 바와 같이 출력 전력이 높은 영역에서 EVM이 열화된다. 파워단 증폭 회로(10)를 ET 방식의 제 1 동작 모드로 동작시킬 경우에는 디지털 프리 디스토션(DPD)을 행함으로써 AM-AM의 선형성의 저하를 보상하면 좋다. DPD를 행함으로써 베이스 밴드부(90)(도 3)로부터 전력 증폭 모듈(50)의 신호 출력 단자(57)(도 2)까지의 증폭 회로 전체로서의 AM-AM의 선형성의 저하를 억제할 수 있다.
파워단 증폭 회로(10)를 APT 방식의 제 2 동작 모드로 동작시킬 때에 이미터 폴로어형의 바이어스 회로를 사용해서 게인을 익스팬션시키면 AM-AM의 선형성이 저하되고, 그 결과 EVM이 열화되어버린다. 일반적으로 증폭 회로를 APT 방식으로 동작시킬 경우에는 DPD를 행하지 않기 때문에 게인을 익스팬션시켰을 때의 EVM의 열화가 현저하게 나타나버린다.
제 1 실시예에서는 파워단 증폭 회로(10)를 APT 방식의 제 2 동작 모드로 동작시킬 때에 피드백형의 제 2 바이어스 회로(30)(도 1, 도 2)를 사용한다. 출력 전력이 증대했을 때에 셀프 바이어스에 의해 증가한 제 2 바이어스 공급 트랜지스터(Q21)의 이미터 전류가 제 2 바이어스 회로(30)의 부궤환 제어에 의해 억제된다. 이것에 의해 도 4A에 나타낸 바와 같이 게인의 익스팬션이 발생하기 어려워진다. 그 결과, 도 4B에 나타낸 바와 같이 EVM의 열화를 억제할 수 있다. EVM의 열화가 억제되기 때문에 제 5 세대 이동 통신 시스템에서 요구되는 엄격한 EVM을 만족하는 전력 증폭 모듈을 실현하는 것이 가능해진다.
이어서, 도 5를 참조하여 제 1 실시예의 변형예에 대해서 설명한다. 제 1 실시예에 의한 전력 증폭 모듈(50)에서 사용한 ET용의 제 1 바이어스 회로(20)는 도 1에 나타낸 회로 구성에 한정되지 않는다. 이하에 설명하는 변형예에서는 제 1 바이어스 회로(20)의 회로 구성이 제 1 실시예에 의한 전력 증폭 모듈(50)의 제 1 바이어스 회로(20)의 회로 구성과 상이하다. 제 1 바이어스 공급 트랜지스터(Q11)로부터 출력되는 이미터 전류의 전체가 파워단 증폭 회로(10)에 바이어스 전류로서 공급되고, 게인을 익스팬션시키도록 설계된 바이어스 회로를 제 1 바이어스 회로(20)로서 사용할 수 있다.
도 5는 제 1 실시예의 변형예에 의한 전력 증폭 모듈(50)에 사용되는 이미터 폴로어형의 제 1 바이어스 회로(20)의 등가 회로도이다. 본 변형예에서는 제 1 실시예에 의한 전력 증폭 모듈(50)의 제 1 바이어스 회로(20)(도 1)에 사용되어 있는 트랜지스터(Q12, Q13) 대신에 다이오드(D12, D13)가 사용되어 있다. 본 변형예에서는 직렬로 접속된 2개의 다이오드(D12, D13)에 의해 발생하는 전압 강하에 상당하는 전압이 제 1 바이어스 공급 트랜지스터(Q11)의 베이스에 인가된다.
본 변형예에 있어서도 바이어스 제어 신호(IB1)에 의해 제 1 바이어스 공급 트랜지스터(Q11)의 베이스에 소정 레벨의 베이스 전압을 공급할 수 있다.
이어서, 도 6A로부터 도 7C까지의 도면을 참조하여 제 1 실시예의 다른 변형예에 대해서 설명한다. 제 1 실시예에 의한 전력 증폭 모듈(50)에서 사용한 APT용의 제 2 바이어스 회로(30)는 도 1에 나타낸 회로 구성에 한정되지 않는다. 이하에 설명하는 변형예에서는 제 2 바이어스 회로(30)의 회로 구성이 제 1 실시예에 의한 전력 증폭 모듈(50)의 제 2 바이어스 회로(30)의 회로 구성과 상이하다. 제 2 바이어스 공급 트랜지스터(Q21)로부터 출력되는 이미터 전류의 일부를 제 2 바이어스 회로(30)로 되돌리는 전류로를 구비하고, 제 2 바이어스 공급 트랜지스터(Q21)의 이미터 전류에 대하여 부궤환 제어가 행해지는 바이어스 회로를 제 2 바이어스 회로(30)로서 사용할 수 있다. 또한, 제 2 바이어스 회로(30)로서 게인을 익스팬션시키지 않도록 설계된 바이어스 회로를 사용하는 것이 바람직하다.
도 6A로부터 도 7B까지의 도면은 제 1 실시예의 변형예에 의한 전력 증폭 모듈(50)에 사용되는 피드백형의 제 2 바이어스 회로(30)의 등가 회로도이다. 이하, 제 1 실시예에 의한 전력 증폭 모듈(50)의 제 2 바이어스 회로(30)와의 상위점에 대해서 설명한다.
도 6A에 나타낸 변형예에서는 커패시터(C22)를 트랜지스터(Q23)의 베이스와 그랜드 사이에 삽입하고 있다. 이 구성에서는 파워단 증폭 회로(10)로부터 유입하는 고주파 신호가 트랜지스터(Q23)를 통하는 일 없이 교류적으로 접지된다.
도 6B에 나타낸 변형예에서는 트랜지스터(Q22)(도 1)를 제거하고, 트랜지스터(Q23)의 컬렉터를 저항(R21)에 직접 접속하고 있다. 트랜지스터(Q23)의 컬렉터가 제 2 바이어스 공급 트랜지스터(Q21)의 베이스에 접속되어 있다. 이 구성에서는 트랜지스터(Q23)에 의한 전압 강하에 상당하는 전압이 제 2 바이어스 공급 트랜지스터(Q21)의 베이스에 인가된다.
도 6C에 나타낸 변형예에서는 도 6A에 나타낸 변형예와 마찬가지로 커패시터(C22)가 트랜지스터(Q23)의 베이스와 그랜드 사이에 삽입되어 있다. 또한, 도 6B에 나타낸 변형예와 마찬가지로 트랜지스터(Q22)(도 1)가 제거되어 있다.
도 7A에 나타낸 변형예에서는 제 2 바이어스 공급 트랜지스터(Q21)의 이미터가 저항(R22) 및 트랜지스터(Q24)를 통해 접지되어 있다. 트랜지스터(Q23)는 다이오드 접속되어 있으며, 트랜지스터(Q24)의 베이스가 트랜지스터(Q23)의 베이스에 접속되어 있다. 트랜지스터(Q23)와 트랜지스터(Q24)가 커런트 미러를 구성하고 있다.
본 변형예에 있어서도 제 1 실시예에 의한 전력 증폭 모듈(50)에 사용되어 있는 제 2 바이어스 회로(30)(도 1)와 마찬가지로 출력 전력이 증대했을 때의 셀프 바이어스에 의한 바이어스 전류의 증가가 제 2 바이어스 회로(30)의 부궤환 제어에 의해 억제된다. 그 결과, 게인의 익스팬션이 발생하기 어려워진다는 우수한 효과가 얻어진다.
도 7B에 나타낸 변형예에서는 도 7A에 나타낸 변형예의 제 2 바이어스 회로(30)의 저항(R22)의 삽입 개소가 변경되어 있다. 본 변형예에서는 트랜지스터(Q24)의 베이스와 트랜지스터(Q23)의 베이스 사이에 삽입되어 있다. 본 변형예에 있어서도 도 7A에 나타낸 변형예와 마찬가지로 출력 전력이 증가했을 때의 게인의 익스팬션이 발생하기 어렵다는 우수한 효과가 얻어진다.
도 7C에 나타낸 변형예에서는 제 2 바이어스 공급 트랜지스터(Q21)의 이미터가 다이오드 접속된 트랜지스터(Q24)를 통해 접지되어 있다. 트랜지스터(Q24)의 베이스와 트랜지스터(Q23)의 베이스가 접속되어 있으며, 트랜지스터(Q24)와 트랜지스터(Q23)가 커런트 미러를 구성하고 있다.
본 변형예에 있어서도 도 7A에 나타낸 변형예와 마찬가지로 출력 전력이 증가했을 때의 게인의 익스팬션이 발생하기 어렵다는 우수한 효과가 얻어진다.
이어서, 제 1 실시예의 또 다른 변형예에 대해서 설명한다.
제 1 실시예에서는 제 1 바이어스 회로(20)(도 1) 및 제 2 바이어스 회로(30)(도 1)에 헤테로 접합 바이폴러 트랜지스터를 사용했지만 호모 접합 바이폴러 트랜지스터, 접합형 전계 효과 트랜지스터, MIS형 전계 효과 트랜지스터, MES형 전계 효과 트랜지스터 등을 사용해도 좋다.
또한, 제 1 실시예에서는 제 1 바이어스 회로(20)의 외부 단자(81)(도 1) 및 제 2 바이어스 회로(30)의 외부 단자(82)(도 1)를 각각 가변 전류원에 접속했지만 가변 전압원에 접속해도 좋다.
또한, 제 1 실시예에서는 전력 증폭 모듈(50)의 파워단 증폭 회로(10)를 2개의 동작 모드로 동작 가능하게 하고 있지만 3개 이상의 동작 모드로 동작 가능하게 해도 좋다. 또한, 2개의 동작 모드로서 ET 방식의 제 1 동작 모드와 APT 방식의 제 2 동작 모드를 채용하고 있지만 게인과 출력 레벨의 관계가 상이한 적어도 2개의 동작 모드를 채용해도 좋다. 예를 들면, 1개의 동작 모드로서 고정 전압 방식, 가변 전압 방식 등의 동작 모드 등을 채용해도 좋다.
[제 2 실시예]
이어서, 도 8을 참조해서 제 2 실시예에 의한 전력 증폭 모듈(50)에 대해서 설명한다. 이하, 제 1 실시예에 의한 전력 증폭 모듈(50)(도 1, 도 2)과 공통된 구성에 대해서는 설명을 생략한다.
도 8은 제 2 실시예에 의한 전력 증폭 모듈(50)의 블록도이다. 제 1 실시예(도 2)에서는 전력 증폭 모듈(50)의 바이어스 제어 단자(51, 52, 53)에 바이어스 제어 회로(70)가 접속되어 있다. 이에 대하여 제 2 실시예에서는 바이어스 제어 회로(70)가 증폭 회로 소자(45)가 실장된 모듈 기판과 동일한 기판에 실장되어 있으며, 전력 증폭 모듈(50)에 포함되어 있다. 이 경우에는 증폭 회로 소자(45)의 외부 단자(81, 82, 83)를 바이어스 제어 단자로 생각하면 좋다. 동작 모드 통지 단자(71)가 전력 증폭 모듈(50)의 외부 단자에 포함된다.
이어서, 제 2 실시예의 우수한 효과에 대해서 설명한다.
제 2 실시예에 있어서도 제 1 실시예와 마찬가지의 효과가 얻어진다. 즉, 파워단 증폭 회로(10)(도 1)를 ET 방식의 제 1 동작 모드로 동작시킬 경우 피크 포인트(PP)(도 4A)의 게인을 결정하기 쉬워지며, 그 결과 컴프레션 포인트(CP)(도 4A)가 안정된다는 우수한 효과가 얻어진다. 또한, 파워단 증폭 회로(10)(도 1)를 APT 방식의 제 2 동작 모드로 동작시킬 때에 EVM의 열화를 억제할 수 있다.
[제 3 실시예]
이어서, 도 9, 도 10A, 및 도 10B를 참조해서 제 3 실시예에 의한 전력 증폭 모듈에 대해서 설명한다. 이하, 제 1 실시예에 의한 전력 증폭 모듈(도 1, 도 2, 도 3)과 공통된 구성에 대해서는 설명을 생략한다.
제 1 실시예에서는 파워단 증폭 회로(10)(도 1, 도 2)의 2개의 동작 모드가 ET 방식의 제 1 동작 모드와 APT 방식의 제 2 동작 모드를 포함하고 있다. 이에 대하여 제 3 실시예에서는 파워단 증폭 회로(10)(도 1, 도 2)의 제 1 동작 모드는 고주파 출력 신호의 전력이 낮을 때의 동작 모드(이하, 저전력 동작 모드라고 한다)이며, 제 2 동작 모드는 고주파 출력 신호의 전력이 상대적으로 높을 때의 동작 모드(이하, 고전력 동작 모드라고 한다)이다. 저전력 동작 모드와 고전력 동작 모드에서는 파워단 증폭 회로(10)의 게인과 출력 레벨의 관계가 상이하다. 고전력 동작 모드에 있어서의 게인과 출력 레벨의 관계는 저전력 동작 모드에 있어서의 게인과 출력 레벨의 관계에 비해서 보다 높은 출력 레벨까지 높은 게인을 유지하고 있다.
도 9는 제 3 실시예에 의한 전력 증폭 모듈(50)을 사용한 송신 모듈의 블록도이다. 제 1 실시예에서는 전원 회로(94)(도 3)로부터 전력 증폭 모듈(50)의 파워단 증폭 회로(10)(도 1)에 전원 전압(Vreg)이 공급된다. 전원 전압(Vreg)은 파워단 증폭 회로(10)(도 1)의 동작 모드에 따라 ET 방식용의 제 1 전원 전압과 APT 방식용의 제 2 전원 전압 사이에서 스위칭된다. 이에 대하여 제 3 실시예에서는 전력 증폭 모듈(50)의 파워단 증폭 회로(10)(도 1)에 APT 방식용의 전원 전압(Vcc1)이 공급된다. 즉, 전력 증폭 모듈(50)의 파워단 증폭 회로(10)는 APT 방식으로 동작한다.
베이스 밴드부(90)는 고주파 출력 신호(RFout)의 신호 레벨(전력의 크기)에 따라 동작 모드 통지 신호(MODE)를 바이어스 제어 회로(70)에 출력한다. 예를 들면, 베이스 밴드부(90)는 고주파 출력 신호(RFout)가 소정 레벨 이상이 될 경우에는 동작 모드로서 고전력 동작 모드를 바이어스 제어 회로(70)에 통지하고, 고주파 출력 신호(RFout)가 소정 레벨 미만이 될 경우에는 동작 모드로서 저전력 동작 모드를 바이어스 제어 회로(70)에 통지한다.
바이어스 제어 회로(70)는 동작 모드 통지 신호(MODE)에 의해 통지된 동작 모드에 따라 전력 증폭 모듈(50)에 바이어스 제어 신호(IB1, IB2)의 적어도 한쪽을 공급한다. 본 실시예에서는 동작 모드로서 저전력 동작 모드가 통지되었을 때 바이어스 제어 회로(70)는 바이어스 제어 신호(IB1)를 공급하고, 바이어스 제어 신호(IB2)는 공급하지 않는다. 이 때문에 제 1 바이어스 회로(20)(도 1)가 동작하고, 제 2 바이어스 회로(30)(도 1)는 동작하지 않는다. 동작 모드로서 고전력 동작 모드가 통지되었을 때 바이어스 제어 회로(70)는 바이어스 제어 신호(IB1 및 IB2)의 양쪽을 공급한다. 이 때문에 제 1 바이어스 회로(20)(도 1) 및 제 2 바이어스 회로(30)(도 1)의 양쪽이 동작한다.
이어서, 도 10A 및 도 10B를 참조해서 제 3 실시예의 우수한 효과에 대해서 설명한다. 도 10A는 제 3 실시예에 의한 전력 증폭 모듈(50)에 있어서의 제 1 바이어스 회로(20)(도 1)와 제 2 바이어스 회로(30)(도 1)의 동작 상태를 나타내는 타이밍 차트이다. 도 10A는 저전력 동작 모드(LPM)로부터 고전력 동작 모드(HPM)로 스위칭되고, 그 후 저전력 동작 모드(LPM)로 스위칭되는 예를 나타내고 있다.
제 1 바이어스 회로(20)는 동작 모드에 의하지 않고 상시 동작하고 있다. 제 2 바이어스 회로(30)는 고전력 동작 모드(HPM)의 기간만 동작한다. 바이어스 제어 신호(IB2)의 공급 개시로부터 제 2 바이어스 회로(30)의 동작 개시까지 지연 시간(Td)이 발생한다. 이 기간은 제 1 바이어스 회로(20)만으로 파워단 증폭 회로(10)에 바이어스 전류가 공급된다.
도 10B는 비교예에 의한 전력 증폭 모듈에 있어서의 제 1 바이어스 회로(20)와 제 2 바이어스 회로(30)의 동작 상태를 나타내는 타이밍 차트이다. 비교예에서는 바이어스 제어 회로(70)(도 9)는 저전력 동작 모드(LPM)일 때에 제 1 바이어스 회로(20)에만 바이어스 제어 신호(IB1)를 공급하고, 고전력 동작 모드(HPM)일 때에 제 2 바이어스 회로(30)에만 바이어스 제어 신호(IB2)를 공급한다.
동작 모드가 저전력 동작 모드(LPM)로부터 고전력 동작 모드(HPM)로 스위칭될 때 제 1 바이어스 회로(20)의 동작은 거의 순시에 정지하지만 제 2 바이어스 회로(30)의 동작 개시까지는 지연 시간(Td)이 발생한다. 이 때문에 제 1 바이어스 회로(20) 및 제 2 바이어스 회로(30) 중 어느 것도 동작하고 있지 않는 시간대가 발생해버린다. 마찬가지로, 동작 모드가 고전력 동작 모드(HPM)로부터 저전력 동작 모드(LPM)로 스위칭될 때에도 제 1 바이어스 회로(20) 및 제 2 바이어스 회로(30) 중 어느 것도 동작하고 있지 않는 시간대가 발생해버린다.
제 1 바이어스 회로(20) 및 제 2 바이어스 회로(30) 중 어느 것도 동작하고 있지 않는 기간은 전력 증폭 모듈(50)이 증폭을 행하지 않기 때문에 고주파 출력 신호(RFout)가 출력되지 않는다. 즉, 송신 신호의 순단(瞬斷)이 발생한다
이에 대하여 제 3 실시예에서는 제 1 바이어스 회로(20)가 상시 동작하고 있기 때문에 송신 신호의 순단을 방지할 수 있다.
특히, 저온 동작 시에 피드백형의 제 2 바이어스 회로(30)를 사용하고 있으면 고주파 입력 신호(RFin)의 파형이 일어나 파워단 증폭 회로(10)(도 1)가 증폭을 개시했을 때의 피드백 제어가 불안정해지며, EVM이 열화되기 쉽다. 제 3 실시예에서는 저전력 동작 모드일 때에 이미터 폴로어형의 제 1 바이어스 회로(20)를 동작시키고 있기 때문에 고주파 입력 신호(RFin)의 파형의 기립 시에 있어서의 EVM의 열화를 억제할 수 있다. 또한, 저전력 동작 모드 시에는 셀프 바이어스의 영향이 거의 없기 때문에 게인의 익스팬션이 발생하지 않고, AM-AM이 높은 선형성을 유지할 수 있다.
동작 모드가 고전력 동작 모드일 때에는 제 1 바이어스 회로(20)에 추가하여 피드백형의 제 2 바이어스 회로(30)도 동작하고 있기 때문에 고주파 출력 신호(RFout)의 전력이 증대했을 때의 게인의 익스팬션을 억제하고, AM-AM이 높은 선형성을 유지할 수 있다.
제 1 실시예에서는 제 1 바이어스 회로(20)(도 1)의 출력 저항(R12)을 생략하는 것이 가능하다. 이에 대하여 제 3 실시예와 같이 제 1 바이어스 회로(20)와 제 2 바이어스 회로(30)를 동시에 동작시키는 기간이 존재할 경우에는 제 1 바이어스 공급 트랜지스터(Q11)와 베이스 밸러스트 저항(R1) 사이에 출력 저항(R12)을 삽입하는 것이 바람직하다.
이어서, 제 3 실시예의 변형예에 대해서 설명한다.
제 3 실시예에서는 동작 모드에 상관 없이 이미터 폴로어형의 제 1 바이어스 회로(20)를 상시 동작시키고 있지만 동작 모드의 스위칭 시에 순단이 발생하지 않는다는 조건하에서 고전력 동작 모드 시에 제 1 바이어스 회로(20)의 동작을 정지시켜도 좋다. 예를 들면, 저전력 동작 모드로부터 고전력 동작 모드로의 스위칭 시점으로부터 지연 시간(Td)(도 10A, 도 10B)보다 긴 시간이 경과한 시점에 제 1 바이어스 회로(20)의 동작을 정지시켜도 좋다.
상술한 각 실시예는 예시이며, 상이한 실시예에서 나타낸 구성의 부분적인 치환 또는 조합이 가능한 것은 말할 필요도 없다. 복수의 실시예의 마찬가지의 구성에 의한 마찬가지의 작용 효과에 대해서는 실시예마다에는 축차 언급하지 않는다. 또한, 본 발명은 상술한 실시예에 제한되는 것은 아니다. 예를 들면, 여러 가지의 변경, 개량, 조합 등이 가능한 것은 당업자에게 자명한 것이다.
10: 파워단 증폭 회로 11: 드라이버단 증폭 회로
12: 입력측 임피던스 정합 회로 13: 단 간 임피던스 정합 회로
20: 제 1 바이어스 회로 30: 제 2 바이어스 회로
40: 드라이버단 바이어스 회로 45: 증폭 회로 소자
50: 전력 증폭 모듈
51, 52, 53: 바이어스 제어 단자 54: 드라이버단 전원 단자
55: 파워단 전원 단자 56: 신호 입력 단자
57: 신호 출력 단자 60: 출력측 임피던스 정합 회로
70: 바이어스 제어 회로 71: 동작 모드 통지 단자
81, 82, 83, 84, 85, 86, 87: 외부 단자 90: 베이스 밴드부
91: 고주파부 92: 프런트엔드부
93: 안테나 94: 전원 회로
C1, C2: DC 컷 커패시터
C11, C21, C31: 바이패스 커패시터 C22: 커패시터
D12, D13: 다이오드 L1, L2: 인덕터
Q1, Q2: 증폭 트랜지스터
Q11: 제 1 바이어스 공급 트랜지스터
Q21: 제 2 바이어스 공급 트랜지스터 Q31: 바이어스 공급 트랜지스터
Q12, Q13, Q22, Q23, Q24, Q32, Q33: 트랜지스터
R1, R2: 베이스 밸러스트 저항 R12: 출력 저항
R11, R21, R22, R31: 저항
12: 입력측 임피던스 정합 회로 13: 단 간 임피던스 정합 회로
20: 제 1 바이어스 회로 30: 제 2 바이어스 회로
40: 드라이버단 바이어스 회로 45: 증폭 회로 소자
50: 전력 증폭 모듈
51, 52, 53: 바이어스 제어 단자 54: 드라이버단 전원 단자
55: 파워단 전원 단자 56: 신호 입력 단자
57: 신호 출력 단자 60: 출력측 임피던스 정합 회로
70: 바이어스 제어 회로 71: 동작 모드 통지 단자
81, 82, 83, 84, 85, 86, 87: 외부 단자 90: 베이스 밴드부
91: 고주파부 92: 프런트엔드부
93: 안테나 94: 전원 회로
C1, C2: DC 컷 커패시터
C11, C21, C31: 바이패스 커패시터 C22: 커패시터
D12, D13: 다이오드 L1, L2: 인덕터
Q1, Q2: 증폭 트랜지스터
Q11: 제 1 바이어스 공급 트랜지스터
Q21: 제 2 바이어스 공급 트랜지스터 Q31: 바이어스 공급 트랜지스터
Q12, Q13, Q22, Q23, Q24, Q32, Q33: 트랜지스터
R1, R2: 베이스 밸러스트 저항 R12: 출력 저항
R11, R21, R22, R31: 저항
Claims (9)
- 입력 신호를 증폭해서 출력하고, 특성이 상이한 적어도 2개의 동작 모드로 동작하는 증폭 트랜지스터와,
제 1 바이어스 공급 트랜지스터를 포함하고, 상기 제 1 바이어스 공급 트랜지스터의 출력 전류를 상기 증폭 트랜지스터에 바이어스 전류로서 공급하는 제 1 바이어스 회로와,
제 2 바이어스 공급 트랜지스터를 포함하고, 상기 제 2 바이어스 공급 트랜지스터의 출력 전류의 일부를 상기 증폭 트랜지스터에 바이어스 전류로서 공급하는 제 2 바이어스 회로와,
상기 증폭 트랜지스터의 동작 모드에 따라 상기 제 1 바이어스 회로 및 상기 제 2 바이어스 회로의 적어도 한쪽을 선택해서 동작시키는 바이어스 제어 신호가 입력되는 바이어스 제어 단자를 갖고,
상기 제 2 바이어스 회로는 상기 제 2 바이어스 공급 트랜지스터의 출력 전류의 일부를 상기 제 2 바이어스 회로로 되돌리는 전류로를 포함하며,
상기 증폭 트랜지스터가 상기 적어도 2개의 동작 모드 중 1개인 제 1 동작 모드로 동작할 때에는 제 1 전원 전압이 상기 증폭 트랜지스터에 공급되고, 상기 제 1 동작 모드와는 상이한 제 2 동작 모드로 동작할 때에는 상기 제 1 전원 전압과는 상이한 제 2 전원 전압이 상기 증폭 트랜지스터에 공급되고,
또한,
상기 증폭 트랜지스터의 동작 모드가 통지되는 동작 모드 통지 단자와,
상기 동작 모드 통지 단자에 상기 제 1 동작 모드가 통지되면 상기 제 1 바이어스 회로를 동작 상태로 하고, 상기 동작 모드 통지 단자에 상기 제 2 동작 모드가 통지되면 상기 제 2 바이어스 회로를 동작 상태로 하는 바이어스 제어 회로를 갖고,
상기 제 1 전원 전압은 상기 증폭 트랜지스터를 엔벨로프 트래킹 방식으로 동작시키는 전원 전압이며, 상기 제 2 전원 전압은 상기 증폭 트랜지스터를 평균 전력 트래킹 방식으로 동작시키는 전원 전압인 전력 증폭 모듈. - 제 1 항에 있어서,
상기 적어도 2개의 동작 모드는 게인과 출력 레벨의 관계가 상이한 전력 증폭 모듈. - 제 1 항 또는 제 2 항에 있어서,
상기 제 2 바이어스 회로는 상기 전류로에 흐르는 전류가 증대하면 상기 제 2 바이어스 공급 트랜지스터의 출력 전류를 저감시키는 전력 증폭 모듈. - 삭제
- 삭제
- 제 1 항 또는 제 2 항에 있어서,
상기 바이어스 제어 회로는 상기 동작 모드 통지 단자에 저전력 동작 모드가 통지되면 상기 제 1 바이어스 회로를 동작 상태로 하고, 상기 동작 모드 통지 단자에 고전력 동작 모드가 통지되면 상기 제 1 바이어스 회로 및 상기 제 2 바이어스 회로의 양쪽을 동작 상태로 하는 전력 증폭 모듈. - 제 6 항에 있어서,
상기 고전력 동작 모드에 있어서의 게인과 출력 레벨의 관계는 상기 저전력 동작 모드에 있어서의 게인과 출력 레벨의 관계에 비해서 보다 높은 출력 레벨까지 높은 게인을 유지하고 있는 전력 증폭 모듈. - 입력 신호를 증폭해서 출력하는 증폭 트랜지스터와,
제 1 바이어스 공급 트랜지스터를 포함하고, 상기 제 1 바이어스 공급 트랜지스터의 출력 전류를 바이어스 전류로서 상기 증폭 트랜지스터에 공급하는 제 1 바이어스 회로와,
제 2 바이어스 공급 트랜지스터를 포함하고, 상기 제 2 바이어스 공급 트랜지스터의 출력 전류의 일부를 바이어스 전류로서 상기 증폭 트랜지스터에 공급하는 제 2 바이어스 회로를 갖고,
상기 제 2 바이어스 회로는 상기 제 2 바이어스 공급 트랜지스터의 출력 전류의 일부를 상기 제 2 바이어스 회로로 되돌리는 전류로를 포함하는 전력 증폭 모듈을 동작시켜서 전력 증폭을 행하는 방법으로서,
상기 증폭 트랜지스터를 엔벨로프 트래킹 방식으로 동작시킬 때에 상기 제 1 바이어스 회로로부터 상기 증폭 트랜지스터로 바이어스 전류를 공급하고,
상기 증폭 트랜지스터를 평균 전력 트래킹 방식으로 동작시킬 때에 상기 제 2 바이어스 회로로부터 상기 증폭 트랜지스터로 바이어스 전류를 공급하는 전력 증폭 방법. - 입력 신호를 증폭해서 출력하는 증폭 트랜지스터와,
제 1 바이어스 공급 트랜지스터를 포함하고, 상기 제 1 바이어스 공급 트랜지스터의 출력 전류를 바이어스 전류로서 상기 증폭 트랜지스터에 공급하는 제 1 바이어스 회로와,
제 2 바이어스 공급 트랜지스터를 포함하고, 상기 제 2 바이어스 공급 트랜지스터의 출력 전류의 일부를 바이어스 전류로서 상기 증폭 트랜지스터에 공급하는 제 2 바이어스 회로를 갖고,
상기 제 2 바이어스 회로는 상기 제 2 바이어스 공급 트랜지스터의 출력 전류의 일부를 상기 제 2 바이어스 회로로 되돌리는 전류로를 포함하는 전력 증폭 모듈을 동작시켜서 전력 증폭을 행하는 방법으로서,
저전력 동작 모드에서 상기 제 1 바이어스 회로를 동작 상태로 하고, 고전력 동작 모드에서 상기 제 1 바이어스 회로 및 상기 제 2 바이어스 회로의 양쪽을 동작 상태로 하는 전력 증폭 방법.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JPJP-P-2019-195308 | 2019-10-28 | ||
| JP2019195308A JP2021069089A (ja) | 2019-10-28 | 2019-10-28 | 電力増幅モジュール及び電力増幅方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20210050447A KR20210050447A (ko) | 2021-05-07 |
| KR102513128B1 true KR102513128B1 (ko) | 2023-03-23 |
Family
ID=75587002
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020200128614A KR102513128B1 (ko) | 2019-10-28 | 2020-10-06 | 전력 증폭 모듈 및 전력 증폭 방법 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US11431305B2 (ko) |
| JP (1) | JP2021069089A (ko) |
| KR (1) | KR102513128B1 (ko) |
| CN (1) | CN112737528B (ko) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2020027992A (ja) * | 2018-08-10 | 2020-02-20 | 株式会社村田製作所 | 電力増幅回路 |
| JP2022017951A (ja) * | 2020-07-14 | 2022-01-26 | 株式会社村田製作所 | 電力増幅回路 |
| US11777542B2 (en) | 2020-11-18 | 2023-10-03 | Mediatek Inc. | Method for tuning envelope tracking system and associated processing module |
| WO2023282206A1 (ja) * | 2021-07-07 | 2023-01-12 | 株式会社村田製作所 | 電力増幅回路および通信装置 |
| WO2023136165A1 (ja) * | 2022-01-11 | 2023-07-20 | 株式会社村田製作所 | トラッカモジュール |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006191358A (ja) * | 2005-01-06 | 2006-07-20 | Nec Compound Semiconductor Devices Ltd | バイアス回路 |
| JP2009212870A (ja) * | 2008-03-05 | 2009-09-17 | Renesas Technology Corp | Ｒｆ電力増幅器 |
| US20180316311A1 (en) * | 2017-04-04 | 2018-11-01 | Skyworks Solutions, Inc. | Apparatus and methods for bias switching of power amplifiers |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002045253A1 (fr) * | 2000-12-01 | 2002-06-06 | Mitsubishi Denki Kabushiki Kaisha | Amplificateur haute fréquence |
| US6750721B2 (en) | 2002-04-30 | 2004-06-15 | Freescale Semiconductor, Inc. | HBT linearizer and power booster |
| JP3829121B2 (ja) * | 2003-01-31 | 2006-10-04 | 株式会社東芝 | 電力増幅回路 |
| US7365604B2 (en) * | 2005-12-16 | 2008-04-29 | Mediatek Inc. | RF amplifier with a bias boosting scheme |
| CN202634371U (zh) * | 2012-06-13 | 2012-12-26 | 南通大学 | 一种偏置电流可调节的功率放大器 |
| US9634619B2 (en) | 2014-05-28 | 2017-04-25 | Skyworks Solutions, Inc. | Power amplifier bias circuit having parallel emitter follower |
| CN204156827U (zh) | 2014-11-07 | 2015-02-11 | 北京爱洁隆技术有限公司 | 一种用于雷达系统的宽带功率放大器芯片及放大器 |
| JP2016192590A (ja) | 2015-03-30 | 2016-11-10 | 株式会社村田製作所 | 電力増幅モジュール |
| JP2017103643A (ja) * | 2015-12-02 | 2017-06-08 | 株式会社村田製作所 | 電力増幅回路 |
| JP2017112555A (ja) | 2015-12-18 | 2017-06-22 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | 電力増幅装置及び無線通信装置 |
| JP2018033028A (ja) * | 2016-08-25 | 2018-03-01 | 株式会社村田製作所 | 電力増幅回路 |
| US10218326B2 (en) * | 2016-10-28 | 2019-02-26 | Qualcomm Incorporated | Source follower based envelope tracking for power amplifier biasing |
| US10158327B2 (en) * | 2016-10-28 | 2018-12-18 | Qualcomm Incorporated | Low impedance adaptive bias scheme for power amplifier |
| JP2018142833A (ja) * | 2017-02-27 | 2018-09-13 | 株式会社村田製作所 | 電力増幅回路 |
-
2019
- 2019-10-28 JP JP2019195308A patent/JP2021069089A/ja active Pending
-
2020
- 2020-10-06 KR KR1020200128614A patent/KR102513128B1/ko active IP Right Grant
- 2020-10-13 CN CN202011093613.6A patent/CN112737528B/zh active Active
- 2020-10-27 US US17/081,168 patent/US11431305B2/en active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006191358A (ja) * | 2005-01-06 | 2006-07-20 | Nec Compound Semiconductor Devices Ltd | バイアス回路 |
| JP2009212870A (ja) * | 2008-03-05 | 2009-09-17 | Renesas Technology Corp | Ｒｆ電力増幅器 |
| US20180316311A1 (en) * | 2017-04-04 | 2018-11-01 | Skyworks Solutions, Inc. | Apparatus and methods for bias switching of power amplifiers |
Also Published As
| Publication number | Publication date |
|---|---|
| US11431305B2 (en) | 2022-08-30 |
| KR20210050447A (ko) | 2021-05-07 |
| CN112737528B (zh) | 2024-04-26 |
| US20210126600A1 (en) | 2021-04-29 |
| CN112737528A (zh) | 2021-04-30 |
| JP2021069089A (ja) | 2021-04-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102513128B1 (ko) | 전력 증폭 모듈 및 전력 증폭 방법 | |
| US10491168B2 (en) | Power amplification circuit | |
| US7834700B2 (en) | Radio frequency power amplifier | |
| US6492869B1 (en) | Linear amplifier and radio communication apparatus using the same | |
| US20200304070A1 (en) | Power amplifier | |
| US11469713B2 (en) | Power amplifier module | |
| CN110034737B (zh) | 功率放大电路 | |
| CN113472304A (zh) | 功率放大电路 | |
| CN110518883B (zh) | 功率放大电路 | |
| US10680558B2 (en) | Power amplifier circuit | |
| US10566934B2 (en) | Power amplifier circuit | |
| US20220294401A1 (en) | Power amplifier circuit, high frequency circuit, and communication apparatus | |
| US11533030B2 (en) | Power amplifier module | |
| US10879847B2 (en) | Transmission unit | |
| CN109617531B (zh) | 功率放大电路 | |
| CN110011626B (zh) | 功率放大电路 | |
| JP2021106376A (ja) | 電力増幅回路 | |
| US20200106404A1 (en) | Power amplifier | |
| CN111082754B (zh) | 功率放大电路 | |
| US20220311395A1 (en) | Power amplification circuit, radio-frequency circuit, and communication device | |
| CN114915271A (zh) | 功率放大电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |