KR102506737B1 - Light emitting device and light unit having thereof - Google Patents

Light emitting device and light unit having thereof Download PDF

Info

Publication number
KR102506737B1
KR102506737B1 KR1020150167097A KR20150167097A KR102506737B1 KR 102506737 B1 KR102506737 B1 KR 102506737B1 KR 1020150167097 A KR1020150167097 A KR 1020150167097A KR 20150167097 A KR20150167097 A KR 20150167097A KR 102506737 B1 KR102506737 B1 KR 102506737B1
Authority
KR
South Korea
Prior art keywords
light
light emitting
disposed
layer
emitting chip
Prior art date
Application number
KR1020150167097A
Other languages
Korean (ko)
Other versions
KR20170061921A (en
Inventor
이와오 쇼지
Original Assignee
쑤저우 레킨 세미컨덕터 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 filed Critical 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드
Priority to KR1020150167097A priority Critical patent/KR102506737B1/en
Priority to PCT/KR2016/012529 priority patent/WO2017078402A1/en
Priority to US15/773,390 priority patent/US10680143B2/en
Publication of KR20170061921A publication Critical patent/KR20170061921A/en
Application granted granted Critical
Publication of KR102506737B1 publication Critical patent/KR102506737B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483Containers
    • H01L33/486Containers adapted for surface mounting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50Wavelength conversion elements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52Encapsulations
    • FMECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21LIGHTING
    • F21YINDEXING SCHEME ASSOCIATED WITH SUBCLASSES F21K, F21L, F21S and F21V, RELATING TO THE FORM OR THE KIND OF THE LIGHT SOURCES OR OF THE COLOUR OF THE LIGHT EMITTED
    • F21Y2101/00Point-like light sources
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12041LED
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16195Flat cap [not enclosing an internal cavity]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)

Abstract

실시 예에 개시된 발광소자는, 피크 파장이 상이한 제1 및 제2광을 방출하는 제1발광 칩 및 제2발광 칩을 갖는 복수의 발광 칩; 상기 제2발광 칩 상에 배치되며 상기 제2광의 피크 파장의 일부를 여기시켜 제3광의 피크 파장을 방출하는 형광체층을 포함하며, 상기 형광체층은 상기 제1발광 칩과 서로 다른 영역 상에 배치되며, 상기 제1광과 제2광은 서로 동일한 컬러의 광을 포함하며, 상기 제2광은 상기 제1광보다 장파장을 포함한다.The light emitting device disclosed in the embodiment may include a plurality of light emitting chips having a first light emitting chip and a second light emitting chip emitting first and second lights having different peak wavelengths; and a phosphor layer disposed on the second light emitting chip and exciting a portion of a peak wavelength of the second light to emit a peak wavelength of a third light, wherein the phosphor layer is disposed on a region different from that of the first light emitting chip. The first light and the second light include light of the same color, and the second light includes a longer wavelength than the first light.

Description

발광소자 및 이를 구비한 라이트 유닛 {LIGHT EMITTING DEVICE AND LIGHT UNIT HAVING THEREOF}Light emitting device and light unit having the same {LIGHT EMITTING DEVICE AND LIGHT UNIT HAVING THEREOF}

실시 예는 발광소자에 관한 것이다.The embodiment relates to a light emitting device.

실시 예는 발광 소자를 갖는 라이트 유닛에 관한 것이다.The embodiment relates to a light unit having a light emitting element.

발광소자의 하나로서 발광 다이오드(LED: Light Emitting Diode)가 많이 사용되고 있다. 발광 다이오드는 화합물 반도체의 특성을 이용해 전기 신호를 적외선, 가시광선, 자외선과 같은 빛의 형태로 변환한다.As one of the light emitting devices, a light emitting diode (LED) is widely used. Light emitting diodes use the properties of compound semiconductors to convert electrical signals into light forms such as infrared, visible, and ultraviolet light.

발광소자의 광 효율이 증가됨에 따라 표시장치, 차량용 램프, 각 종 조명기기를 비롯한 다양한 분야에 발광소자가 적용되고 있다.As the light efficiency of the light emitting element increases, the light emitting element is applied to various fields including display devices, vehicle lamps, and various lighting devices.

실시 예는 서로 다른 피크 파장을 방출하는 발광 칩들 중 상대적으로 높은 피크 파장을 방출하는 발광 칩 상에 형광체층이 배치된 발광 소자를 제공한다.The embodiment provides a light emitting device in which a phosphor layer is disposed on a light emitting chip emitting a relatively high peak wavelength among light emitting chips emitting different peak wavelengths.

실시 예는 동일한 컬러를 방출하는 발광 칩들 중 상대적으로 높은 피크 파장을 방출하는 발광 칩 상에 형광체층이 배치된 발광 소자를 제공한다.The embodiment provides a light emitting device in which a phosphor layer is disposed on a light emitting chip emitting a relatively high peak wavelength among light emitting chips emitting the same color.

실시 예는 서로 다른 피크 파장을 방출하는 발광 칩들 사이에 장벽부를 배치한 몸체를 포함하는 발광 소자를 제공한다. An embodiment provides a light emitting device including a body in which barrier parts are disposed between light emitting chips emitting different peak wavelengths.

실시 예는 서로 다른 피크 파장을 방출하는 발광 칩들을 서로 다른 캐비티에 각각 배치하고 상대적으로 높은 피크 파장을 방출하는 발광 칩 상에 형광체층이 배치된 발광 소자를 제공한다.The embodiment provides a light emitting device in which light emitting chips emitting different peak wavelengths are disposed in different cavities and a phosphor layer is disposed on the light emitting chips emitting relatively high peak wavelengths.

실시 예는 서로 다른 피크 파장을 방출하는 발광 칩들 중 상대적을 높은 피크 파장을 방출하는 발광 칩 상에 형광체층 및 상기 형광체층 위에 상대적으로 높은 피크 파장을 반사하는 광학 필터를 갖는 발광 소자를 제공한다.An embodiment provides a light emitting device having a phosphor layer on a light emitting chip emitting a relatively high peak wavelength among light emitting chips emitting different peak wavelengths, and an optical filter reflecting a relatively high peak wavelength on the phosphor layer.

실시 예에 따른 발광 소자를 갖는 발광 모듈 및 라이트 유닛을 제공한다. A light emitting module and a light unit having a light emitting device according to an embodiment are provided.

실시 예에 따른 발광소자는, 피크 파장이 상이한 제1 및 제2광을 방출하는 제1발광 칩 및 제2발광 칩을 갖는 복수의 발광 칩; 상기 제2발광 칩 상에 배치되며 상기 제2광의 피크 파장의 일부를 여기시켜 제3광의 피크 파장을 방출하는 형광체층을 포함하며, 상기 형광체층은 상기 제1발광 칩과 서로 다른 영역 상에 배치되며, 상기 제1광과 제2광은 서로 동일한 컬러의 광을 포함하며, 상기 제2광은 상기 제1광보다 장파장을 포함한다.A light emitting device according to an embodiment includes a plurality of light emitting chips each having a first light emitting chip and a second light emitting chip emitting first and second lights having different peak wavelengths; and a phosphor layer disposed on the second light emitting chip and exciting a portion of a peak wavelength of the second light to emit a peak wavelength of a third light, wherein the phosphor layer is disposed on a region different from that of the first light emitting chip. The first light and the second light include light of the same color, and the second light includes a longer wavelength than the first light.

실시 예에 따른 발광소자는, 서로 동일한 컬러의 광의 피크 파장이 상이한 복수의 발광 칩; 상기 복수의 발광 칩 중 상대적으로 단파장의 제1광을 방출하는 제1발광 칩 상에 배치되며 상기 제1광을 파장 변환 없이 방출하는 제1투광성 수지층; 및 상기 복수의 발광 칩 중 상대적으로 장파장의 제2광을 방출하는 제2발광 칩 상에 배치된 형광체층을 포함하며, 상기 복수의 발광 칩은 서로 분리되어 배치된다.
A light emitting device according to an embodiment includes a plurality of light emitting chips having different peak wavelengths of light of the same color; a first light-transmissive resin layer disposed on a first light-emitting chip that emits first light of a relatively shorter wavelength among the plurality of light-emitting chips and emits the first light without wavelength conversion; and a phosphor layer disposed on a second light emitting chip that emits second light having a relatively long wavelength among the plurality of light emitting chips, wherein the plurality of light emitting chips are disposed separately from each other.

실시 예에 따른 발광 소자의 수명을 개선시켜 줄 수 있다.Lifespan of the light emitting device according to the embodiment may be improved.

실시 예는 서로 다른 피크 파장을 방출하는 발광 칩과 형광체층의 수명을 개선시켜 줄 수 있다. The embodiment can improve the lifespan of a light emitting chip and a phosphor layer emitting different peak wavelengths.

실시 예는 서로 다른 피크 파장을 방출하는 발광 칩들 중 상대적으로 장파장을 방출하는 발광 칩 상에 형광체층을 배치함으로써, 상대적으로 단파장의 발광 칩을 통해 방출된 광으로 색 재현성을 개선시켜 줄 수 있다. In the embodiment, by disposing a phosphor layer on a light emitting chip emitting a relatively long wavelength among light emitting chips emitting different peak wavelengths, color reproducibility can be improved with light emitted through a light emitting chip having a relatively short wavelength.

실시 예는 양자점을 갖는 형광체층에 여기 파장을 제공하는 발광 칩 및 이를 구비한 발광 소자의 수명을 개선시켜 줄 수 있다. The embodiment can improve the lifespan of a light emitting chip providing an excitation wavelength to a phosphor layer having quantum dots and a light emitting device having the same.

실시 예에 따른 발광소자를 갖는 발광모듈 및 라이트 유닛의 신뢰성을 개선시켜 줄 수 있다. Reliability of the light emitting module and light unit having the light emitting device according to the embodiment may be improved.

도 1은 제1실시 예에 따른 발광 소자를 나타낸 평면도이다.
도 2는 도 1의 발광 소자의 A-A측 단면도이다.
도 3은 도 2의 형광체층의 일 예를 나타낸 도면이다.
도 4는 도 2의 형광체층의 다른 예를 나타낸 도면이다.
도 5 및 도 6은 도 2의 형광체층의 변형 예를 나타낸 도면이다.
도 7은 도 2의 발광 소자의 변형 예이다.
도 8은 도 2의 발광 소자의 변형 예이다.
도 9는 제2실시 예에 따른 발광 소자를 나타낸 측 단면도이다.
도 10은 제3실시 예에 따른 발광 소자를 나타낸 측 단면도이다.
도 11은 제4실시 예에 따른 발광 소자를 나타낸 측 단면도이다.
도 12는 제5실시 예에 따른 발광 소자를 나타낸 측 단면도이다.
도 13은 제6실시 예에 따른 발광 소자를 나타낸 측 단면도이다.
도 14는 실시 예에 따른 발광 소자를 갖는 라이트 유닛을 나타낸 도면이다.
도 15는 실시 예에 따른 복수의 발광 소자를 갖는 라이트 유닛을 나타낸 도면이다.
도 16은 제7실시 예에 따른 발광 칩을 갖는 라이트 유닛을 나타낸 도면이다.
도 17은 실시 예에 따른 발광 소자 또는 라이트 유닛의 발광 칩의 예를 나타낸 도면이다.
도 18은 실시 예에 따른 발광 소자 또는 라이트 유닛의 발광 칩의 다른 예이다.
도 19는 실시 예에 있어서, 발광 소자로부터 방출되는 파장 스펙트럼의 예를 나타낸 도면이다.
도 20은 실시 예에 있어서, 발광 칩의 여기 파장에 따른 발광 칩의 수명(life) 시간을 나타낸 도면이다.
도 21은 실시 예에 있어서, 피크 파장에 따른 여기 효율을 나타낸 그래프이다.
도 22는 실시 예에 있어서, 발광 칩의 출력 파워에 따른 수명 시간을 나타낸 그래프이다.
도 23은 비교 예에 있어서, 발광 칩의 피크 파장과 출력 파워에 따른 수명 시간을 비교한 도면이다.
도 24는 도 23의 발광 칩에 따른 수명 시간을 비교한 도면이다.
도 25는 실시 예에 있어서, 발광 칩의 출력 파워 및 피크 파장에 따른 수명 시간을 비교한 도면이다.
도 26는 실시 예에 따른 발광 소자에서의 발광 칩 및 출력 파워를 나타낸 도면이다.
도 27은 도 26의 발광 칩에 따른 수명 시간을 비교한 도면이다.
1 is a plan view showing a light emitting device according to a first embodiment.
2 is an AA-side cross-sectional view of the light emitting device of FIG. 1 .
FIG. 3 is a view showing an example of the phosphor layer of FIG. 2 .
FIG. 4 is a view showing another example of the phosphor layer of FIG. 2 .
5 and 6 are views showing modified examples of the phosphor layer of FIG. 2 .
7 is a modified example of the light emitting device of FIG. 2 .
8 is a modified example of the light emitting device of FIG. 2 .
9 is a side cross-sectional view showing a light emitting device according to a second embodiment.
10 is a side cross-sectional view showing a light emitting device according to a third embodiment.
11 is a side cross-sectional view showing a light emitting device according to a fourth embodiment.
12 is a side cross-sectional view showing a light emitting device according to a fifth embodiment.
13 is a side cross-sectional view showing a light emitting device according to a sixth embodiment.
14 is a view illustrating a light unit having a light emitting device according to an embodiment.
15 is a view illustrating a light unit having a plurality of light emitting elements according to an embodiment.
16 is a view showing a light unit having a light emitting chip according to a seventh embodiment.
17 is a diagram illustrating an example of a light emitting device or a light emitting chip of a light unit according to an embodiment.
18 is another example of a light emitting device or a light emitting chip of a light unit according to an embodiment.
19 is a view showing an example of a wavelength spectrum emitted from a light emitting device according to an embodiment.
20 is a diagram showing the life time of a light emitting chip according to an excitation wavelength of the light emitting chip according to an embodiment.
21 is a graph showing excitation efficiency according to a peak wavelength according to an embodiment.
22 is a graph showing life time according to output power of a light emitting chip according to an embodiment.
23 is a diagram comparing life time according to a peak wavelength and output power of a light emitting chip in a comparative example.
FIG. 24 is a diagram comparing life time according to the light emitting chip of FIG. 23 .
25 is a diagram comparing life time according to output power and peak wavelength of a light emitting chip according to an embodiment.
26 is a diagram illustrating a light emitting chip and output power of a light emitting device according to an embodiment.
FIG. 27 is a diagram comparing life time according to the light emitting chip of FIG. 26 .

실시 예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(on)"에 또는 "하/아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상/위(on)"와 "하/아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 상/위 또는 하/아래에 대한 기준은 도면을 기준으로 설명한다.In the description of the embodiment, each layer (film), region, pattern or structure is “on” or “under” the substrate, each layer (film), region, pad or pattern. In the case where it is described as being formed in, "up / on" and "under / under" include both "directly" or "indirectly" formed through another layer. do. In addition, the criterion for the upper/upper or lower/lower of each layer will be described based on the drawings.

이하, 첨부된 도면을 참조하여 실시 예들에 따른 발광 소자에 대해 상세히 설명하도록 한다.
Hereinafter, a light emitting device according to embodiments will be described in detail with reference to the accompanying drawings.

도 1는 실시 예에 따른 발광 소자의 평면도이고, 도 2는 도 1의 발광 소자의 A-A측 단면도이다.1 is a plan view of a light emitting device according to an embodiment, and FIG. 2 is a cross-sectional view of the light emitting device of FIG. 1 taken along A-A side.

도 1 및 도 2를 참조하면, 실시 예에 따른 발광 소자(100)는 서로 다른 피크 파장을 방출하는 발광 칩(151,153)들 중 상대적으로 장파장을 방출하는 발광 칩(153) 상에 형광체층(180)이 배치될 수 있다. 상기 형광체층(180)은 일정한 두께를 갖는 필름 형태이거나 몰딩 부재일 수 있다. Referring to FIGS. 1 and 2 , the light emitting device 100 according to the embodiment includes a phosphor layer 180 on a light emitting chip 153 emitting a relatively long wavelength among light emitting chips 151 and 153 emitting different peak wavelengths. ) can be placed. The phosphor layer 180 may be in the form of a film having a certain thickness or a molding member.

실시 예에 따른 발광 소자(100)는 서로 동일한 컬러를 갖고 서로 다른 피크 파장의 광을 방출하는 발광 칩(151,153)들 중 상대적으로 장파장을 방출하는 발광 칩(153) 상에 형광체층(180)이 배치될 수 있다. In the light emitting device 100 according to the embodiment, a phosphor layer 180 is disposed on a light emitting chip 153 emitting a relatively long wavelength among light emitting chips 151 and 153 having the same color and emitting light of different peak wavelengths. can be placed.

실시 예에 따른 발광 소자(100)는 서로 동일한 컬러를 갖고 서로 다른 피크 파장의 광을 방출하는 발광 칩(151,153)들 중 상대적으로 장파장을 여기 파장으로 하는 형광체층(180)을 포함할 수 있다. The light emitting device 100 according to the embodiment may include a phosphor layer 180 having a relatively long wavelength as an excitation wavelength among the light emitting chips 151 and 153 having the same color and emitting light of different peak wavelengths.

실시 예에 따른 발광 소자(100)는 서로 동일한 컬러이고 서로 다른 피크 파장의 광을 방출하는 발광 칩(151,153)들 사이에 장벽부(114)를 배치한 몸체(110)를 포함할 수 있다. The light emitting device 100 according to the embodiment may include a body 110 in which a barrier part 114 is disposed between the light emitting chips 151 and 153 emitting light of the same color and different peak wavelengths.

실시 예에 따른 발광 소자(100)는 서로 동일한 컬러이고 서로 다른 피크 파장을 방출하는 발광 칩(151,153)들을 서로 다른 캐비티(115,117)에 각각 배치하고 상대적으로 장파장을 방출하는 발광 칩(153) 상에 형광체층(180)이 배치될 수 있다.
In the light emitting device 100 according to the embodiment, light emitting chips 151 and 153 having the same color and emitting different peak wavelengths are disposed in different cavities 115 and 117, respectively, and on the light emitting chip 153 emitting relatively long wavelengths. A phosphor layer 180 may be disposed.

상기 발광 소자(100)는 몸체(110)와, 상기 몸체(110)에 배치된 복수의 리드 프레임(121,131,141)과, 상기 복수의 리드 프레임(121,131,141)과 전기적으로 연결되며 서로 다른 피크 파장의 광(L1,L2)을 방출하는 발광 칩(151,153)과, 상기 발광 칩(151,153) 각각을 덮는 투광성 수지층(161,163)과, 상기 발광 칩(151,153) 중 상대적으로 장파장의 광(L2)을 방출하는 발광 칩(153) 상에 배치된 형광체층(180)을 포함한다.
The light emitting device 100 is electrically connected to a body 110, a plurality of lead frames 121, 131, and 141 disposed on the body 110, and the plurality of lead frames 121, 131, and 141, and light of different peak wavelengths ( Among the light emitting chips 151 and 153 emitting light L1 and L2, the light-transmissive resin layers 161 and 163 covering each of the light emitting chips 151 and 153, and the light emitting chips 151 and 153, light emitting light L2 having a relatively long wavelength is emitted. A phosphor layer 180 disposed on the chip 153 is included.

상기 몸체(110)는 실리콘과 같은 도전성 기판, 폴리프탈아미드(PPA) 등과 같은 합성수지 재질, 세라믹 기판, PLCC(Plastic leaded chip carrier)와 같은 절연 기판, 금속 기판(예: MCPCB-Metal core PCB), 또는 백색 절연층을 포함하여 형성될 수 있다. 상기 몸체(110)는 상부가 개방된 오목한 캐비티(115,117)을 갖는 반사부(113)와 상기 반사부(113)를 지지하는 지지부(111) 구조를 포함할 수 있으며, 이에 대해 한정하지는 않는다. 다른 예로서, 상기 몸체(110)는 상기 지지부(111)을 구비하지 않을 수 있으며, 이 경우 상기 몸체(110)의 바닥에는 복수의 리드 프레임(121,131,141)이 배치될 수 있다.
The body 110 may include a conductive substrate such as silicon, a synthetic resin material such as polyphthalamide (PPA), a ceramic substrate, an insulating substrate such as PLCC (Plastic Leaded Chip Carrier), a metal substrate (eg MCPCB-Metal core PCB), Alternatively, it may be formed by including a white insulating layer. The body 110 may include a reflector 113 having concave cavities 115 and 117 with open tops and a support part 111 supporting the reflector 113, but is not limited thereto. As another example, the body 110 may not include the support part 111 , and in this case, a plurality of lead frames 121 , 131 , and 141 may be disposed on the bottom of the body 110 .

상기 몸체(110)는 복수의 캐비티(115,117)을 포함할 수 있다. 상기 캐비티(115,117)는 제1캐비티(115) 및 상기 제1캐비티(115)로부터 이격된 제2캐비티(117)를 포함할 수 있다. 상기 제1 및 제2캐비티(115,117)는 몸체(110)의 상면(119)으로부터 오목한 구조 예컨대, 리세스 구조 또는 컵 구조로 형성될 수 있다. 상기 제1 및 제2캐비티(115,117)의 탑뷰 형상은 다각형 형상이거나, 원 형상 또는 타원 형상이거나, 다각형 형상의 모서리가 곡면인 형상을 포함할 수 있다. 상기 캐비티(115,117) 각각은 측 단면에서 볼 때, 상부 길이(도 1의 D4)가 하부 길이보다 넓은 형상으로 제공될 수 있다. 상기 캐비티(115,117)의 둘레 면은 경사 면 또는 수직한 면일 수 있다. 상기 캐비티(115,117)의 둘레 면이 경사 면을 갖는 경우, 상기 캐비티(115,117)의 바닥에 대해 하나 또는 서로 다른 각도를 갖는 경사면으로 형성될 수 있으며, 이에 한정하지 않는다. 이에 따라 상기 캐비티(115,117)의 둘레 면에는 상기 발광 칩(151,153)으로부터 방출된 광이 반사될 수 있으며, 광의 추출 효율은 개선될 수 있다. The body 110 may include a plurality of cavities 115 and 117 . The cavities 115 and 117 may include a first cavity 115 and a second cavity 117 spaced apart from the first cavity 115 . The first and second cavities 115 and 117 may be formed in a concave structure from the upper surface 119 of the body 110, for example, a recess structure or a cup structure. The top view shape of the first and second cavities 115 and 117 may include a polygonal shape, a circular shape, an elliptical shape, or a polygonal shape with curved corners. Each of the cavities 115 and 117 may have a shape in which an upper length (D4 in FIG. 1 ) is wider than a lower length when viewed from a side cross-section. The circumferential surfaces of the cavities 115 and 117 may be inclined surfaces or vertical surfaces. When the circumferential surfaces of the cavities 115 and 117 have inclined surfaces, they may be formed as inclined surfaces having one or different angles with respect to the bottom of the cavities 115 and 117, but are not limited thereto. Accordingly, light emitted from the light emitting chips 151 and 153 may be reflected on the circumferential surfaces of the cavities 115 and 117, and light extraction efficiency may be improved.

도 1과 같이, 상기 발광 소자(100)는 길이 방향으로 복수의 캐비티(115,117)가 배치될 경우, 상기 몸체(110)의 길이(D1)가 너비(D2)에 비해 넓을 수 있으며, 예컨대 2배 이상 넓을 수 있다. 다른 예로서, 상기 복수의 캐비티(115,117)는 너비 방향으로 배치될 수 있으며, 이에 대해 한정하지는 않는다.
As shown in FIG. 1 , when the plurality of cavities 115 and 117 are disposed in the longitudinal direction of the light emitting device 100, the length D1 of the body 110 may be wider than the width D2, for example, twice as large. can be extra wide. As another example, the plurality of cavities 115 and 117 may be arranged in a width direction, but is not limited thereto.

상기 제1 및 제2캐비티(115,117) 사이에는 장벽부(114)가 배치될 수 있으며, 상기 장벽부(114)는 몸체(110)와 동일한 재질이거나 다른 수지 재질일 수 있다. 상기 장벽부(114)는 상기 몸체(110)의 상면과 동일한 높이로 배치되거나 낮게 배치될 수 있으며, 이에 대해 한정하지는 않는다. 상기 몸체(110)의 외 측면은 수직하거나 기울기를 가지면서 형성될 수 있다. A barrier portion 114 may be disposed between the first and second cavities 115 and 117 , and the barrier portion 114 may be made of the same material as the body 110 or a different resin material. The barrier part 114 may be disposed at the same height as or lower than the upper surface of the body 110, but is not limited thereto. The outer side of the body 110 may be formed vertically or inclined.

상기 몸체(110)에는 복수의 리드 프레임(121,131,141)이 배치된다. 상기 복수의 리드 프레임(121,131,141)은 상기 캐비티(115,117)의 바닥에 배치될 수 있다. 상기 복수의 리드 프레임(121,131,141) 중 적어도 2개는 각 캐비티(115,117)에 배치될 수 있다. 예를 들면, 제1캐비티(115)에는 제1리드 프레임(121) 및 제2리드 프레임(131)의 제1프레임부(132)가 배치되며, 상기 제2캐비티(115)에는 제2리드 프레임(131)의 제2프레임부(134)와 제3리드 프레임(141)이 배치될 수 있다. A plurality of lead frames 121 , 131 , and 141 are disposed on the body 110 . The plurality of lead frames 121 , 131 and 141 may be disposed on the bottom of the cavity 115 and 117 . At least two of the plurality of lead frames 121 , 131 , and 141 may be disposed in respective cavities 115 and 117 . For example, the first lead frame 121 and the first frame part 132 of the second lead frame 131 are disposed in the first cavity 115, and the second lead frame 115 is disposed in the second cavity 115. The second frame portion 134 and the third lead frame 141 of (131) may be disposed.

상기 제2리드 프레임(131)은 상기 장벽부(114) 아래에 배치된 연장부(136)를 포함하며, 상기 연장부(136)는 상기 장벽부(114) 및 상기 지지부(111) 사이에 배치될 수 있다. 상기 연장부(136)는 상기 제1 및 제2프레임부(132,134) 사이에 연결되며, 상기 제1 및 제2캐비티(115,117)로부터 몸체(110)의 내부로 연장될 수 있다. The second lead frame 131 includes an extension part 136 disposed below the barrier part 114, and the extension part 136 is disposed between the barrier part 114 and the support part 111. It can be. The extension part 136 is connected between the first and second frame parts 132 and 134 and may extend from the first and second cavities 115 and 117 to the inside of the body 110 .

상기 제1리드 프레임(121) 중 상기 몸체(110)의 일 측면으로 연장된 제1리드부(123)는 상기 몸체(110)의 하면에 배치될 수 있다. 상기 제3리드 프레임(141) 중 몸체(110)의 타 측면의 연장된 제2리드부(143)는 상기 몸체(110)의 하면에 배치될 수 있다.Among the first lead frames 121 , the first lead part 123 extending to one side of the body 110 may be disposed on the lower surface of the body 110 . Among the third lead frames 141, the second lead part 143 extending from the other side of the body 110 may be disposed on the lower surface of the body 110.

상기 제1리드 프레임(121)의 제1리드부(123) 및 상기 제3리드 프레임(141)의 제2리드부(143)는 회로 기판 상에 본딩되거나 외부 전원을 공급받을 수 있다. The first lead part 123 of the first lead frame 121 and the second lead part 143 of the third lead frame 141 may be bonded on a circuit board or may be supplied with external power.

상기 제1 내지 제3리드 프레임(121,131,141)은 금속 재질, 예를 들어, 티타늄(Ti), 구리(Cu), 니켈(Ni), 금(Au), 크롬(Cr), 탄탈늄(Ta), 백금(Pt), 주석(Sn), 은(Ag), 인(P) 중 적어도 하나를 포함할 수 있다. 또한, 상기 제1 내지 3리드 프레임(121,131,141)은 단층 또는 다층 구조를 가지도록 형성될 수 있으며, 이에 대해 한정하지는 않는다. 상기 제1 내지 제3리드 프레임(121,131,141)의 표면에는 별도의 반사층이 더 형성될 수 있으나 이에 한정하지 않는다.
The first to third lead frames 121 , 131 , and 141 are made of a metal material, for example, titanium (Ti), copper (Cu), nickel (Ni), gold (Au), chromium (Cr), tantalum (Ta), It may include at least one of platinum (Pt), tin (Sn), silver (Ag), and phosphorus (P). In addition, the first to third lead frames 121 , 131 , and 141 may be formed to have a single-layer or multi-layer structure, but are not limited thereto. A separate reflective layer may be further formed on the surfaces of the first to third lead frames 121 , 131 , and 141 , but is not limited thereto.

실시 예에 따른 발광 소자(100)는 복수의 발광 칩(151,153)을 포함할 수 있으며, 상기 복수의 발광 칩(151,153)은 2개 이상일 수 있다. 상기 복수의 발광 칩(151,153)은 제1캐비티(115)에 하나 또는 2개 이상이 배치된 제1발광 칩(151)과, 상기 제2캐비티(117)에 하나 또는 2개 이상이 배치된 제2발광 칩(153)을 포함할 수 있다. The light emitting device 100 according to the embodiment may include a plurality of light emitting chips 151 and 153, and the plurality of light emitting chips 151 and 153 may be two or more. The plurality of light-emitting chips 151 and 153 include one or more light-emitting chips 151 disposed in the first cavity 115 and one or more than two light-emitting chips disposed in the second cavity 117. Two light-emitting chips 153 may be included.

상기 제1 및 제2발광 칩(151,153)은 서로 다른 피크 파장을 방출할 수 있다. 상기 제1 및 제2발광 칩(151,153)은 자외선, 청색, 녹색, 적색의 광 중 적어도 하나를 발광할 수 있으며, 예컨대 자외선 또는 청색과 같은 단파장의 광을 발광할 수 있다. 상기 제1 및 제2발광 칩(151,153)은 서로 동일한 컬러를 갖고 서로 다른 피크 파장을 방출할 수 있다. 상기 제1발광 칩(151)은 상기 제2발광 칩(153)의 피크 파장보다 자외선에 가까운 단파장의 광을 방출할 수 있다. 반대로, 상기 제2발광 칩(153)은 상기 제1발광 칩(151)의 피크 파장보다 장파장의 광을 방출할 수 있다. 실시 예는 제1,2발광 칩(151,153) 중에서 제1발광 칩(151)의 단파장으로 파장 변환 없이 제공함으로써, 디스플레이와 같은 라이트 유닛에서 색 재현성을 개선시켜 줄 수 있다. The first and second light emitting chips 151 and 153 may emit different peak wavelengths. The first and second light emitting chips 151 and 153 may emit at least one of ultraviolet light, blue light, green light, and red light, and may emit short wavelength light such as ultraviolet light or blue light. The first and second light emitting chips 151 and 153 may have the same color and emit different peak wavelengths. The first light emitting chip 151 may emit light having a shorter wavelength closer to ultraviolet rays than the peak wavelength of the second light emitting chip 153 . Conversely, the second light emitting chip 153 may emit light having a longer wavelength than the peak wavelength of the first light emitting chip 151 . The embodiment can improve color reproducibility in a light unit such as a display by providing a short wavelength of the first light emitting chip 151 among the first and second light emitting chips 151 and 153 without wavelength conversion.

상기 제1 및 제2발광 칩(151,153)은 청색 광 예컨대, 430nm 내지 470nm 범위의 피크 파장을 방출할 수 있다. 상기 제1발광 칩(151)은 455nm 이하 예컨대, 440nm 내지 450nm 범위의 피크 파장을 방출할 수 있으며, 상기 제1발광 칩(151)의 청색 광의 범위를 벗어날 경우 색 재현성이 저하될 수 있다. 상기 제2발광 칩(153)은 455nm 초과 예컨대, 460nm 내지 470nm 범위의 피크 파장을 방출할 수 있으며, 상기 제2발광 칩(153)의 청색 광의 범위가 상기 범위보다 낮은 경우 여기 파장으로 사용될 때 제2발광 칩(153)의 수명이 저하되는 문제가 있으며, 상기 범위보다 높은 경우 여기 효율이 저하되는 문제가 있다. 상기 제1 및 제2발광 칩(151,153)의 피크 파장의 차이는 5nm 이상 예컨대, 10nm 내지 30nm의 범위를 가질 수 있으며, 상기 피크 파장의 차이가 상기 범위를 벗어난 경우 색 재현성이나 여기 효율의 개선 효과가 미미할 수 있다.
The first and second light emitting chips 151 and 153 may emit blue light, eg, peak wavelengths in the range of 430 nm to 470 nm. The first light emitting chip 151 may emit a peak wavelength of 455 nm or less, for example, in the range of 440 nm to 450 nm, and color reproducibility may deteriorate when the blue light of the first light emitting chip 151 is out of range. The second light emitting chip 153 may emit a peak wavelength exceeding 455 nm, for example, in the range of 460 nm to 470 nm, and when the blue light range of the second light emitting chip 153 is lower than the range, when used as an excitation wavelength, 2 There is a problem that the lifespan of the light-emitting chip 153 is reduced, and when it is higher than the above range, there is a problem that the excitation efficiency is lowered. The difference between the peak wavelengths of the first and second light emitting chips 151 and 153 may be greater than or equal to 5 nm, for example, in the range of 10 nm to 30 nm. may be insignificant.

상기 제1발광 칩(151)은 상기 제1캐비티(115)에서 상기 제2리드 프레임(131)의 제1프레임부(132) 또는 제1리드 프레임(121) 상에 배치될 수 있다. 상기 제1발광 칩(151)은 예컨대, 상기 제2리드 프레임(131)의 제1프레임부(132) 상에 접착제로 접착될 수 있고, 상기 제1리드 프레임(121)과 상기 제2리드 프레임(131)의 제1프레임부(132)에 와이어(155)로 연결될 수 있다. 상기 제1발광 칩(151)은 수평형 칩인 경우 서로 다른 리드 프레임(121,131)에 와이어(155)로 연결되거나 플립 칩 방식으로 배치될 수 있으며, 수직형 칩인 경우 상기 제1리드 프레임(121)의 제1프레임부(132)에 전도성 접착제로 접착되어 전기적으로 연결되고 제1리드 프레임(121)에 와이어(155)로 연결될 수 있다. The first light emitting chip 151 may be disposed on the first frame part 132 of the second lead frame 131 or the first lead frame 121 in the first cavity 115 . The first light emitting chip 151 may be attached to the first frame part 132 of the second lead frame 131 with an adhesive, and the first lead frame 121 and the second lead frame It may be connected to the first frame portion 132 of (131) with a wire 155. The first light-emitting chip 151 may be connected to different lead frames 121 and 131 by wires 155 in the case of a horizontal chip or disposed in a flip chip method, and in the case of a vertical chip, the first lead frame 121 It may be electrically connected to the first frame unit 132 by being attached with a conductive adhesive, and connected to the first lead frame 121 by a wire 155 .

상기 제2발광 칩(153)은 상기 제2캐비티(117)에서 상기 제3리드 프레임(141) 또는 제2리드 프레임(131) 상에 배치될 수 있다. 상기 제2발광 칩(153)은 예컨대, 상기 제3리드 프레임(141) 상에 접착제로 접착될 수 있고, 상기 제2리드 프레임(131)의 제2프레임부(134)와 상기 제3리드 프레임(141)에 와이어(157)로 연결될 수 있다. 상기 제2발광 칩(153)이 수평형 칩인 경우 서로 다른 리드 프레임(131,141)에 와이어(157)로 연결되거나 플립 칩 방식으로 배치될 수 있다. 상기 제2발광 칩(153)이 수직형 칩인 경우 상기 수직형 칩은 제3리드 프레임(141)에 전도성 접착제로 접착되어 전기적으로 연결되고 제2리드 프레임(131)의 제2프레임부(134)에는 와이어(157)로 연결될 수 있다. The second light emitting chip 153 may be disposed on the third lead frame 141 or the second lead frame 131 in the second cavity 117 . The second light emitting chip 153 may be attached to the third lead frame 141 with an adhesive, and may be attached to the second frame part 134 of the second lead frame 131 and the third lead frame. It can be connected to (141) with a wire (157). When the second light emitting chip 153 is a horizontal chip, it may be connected to different lead frames 131 and 141 by wires 157 or disposed in a flip chip manner. When the second light-emitting chip 153 is a vertical chip, the vertical chip is electrically connected to the third lead frame 141 by being attached with a conductive adhesive, and the second frame part 134 of the second lead frame 131 may be connected with a wire 157.

상기 제2리드 프레임(131)의 제1프레임부(132)와 제2프레임부(134)는 서로 연결되거나, 별도로 분리되어 전기적으로 된 프레임일 수 있다. 또한 상기 제1,2발광 칩(151,153)은 직렬로 연결되거나 병렬로 연결될 수 있으며, 이에 대해 한정하지는 않는다.
The first frame part 132 and the second frame part 134 of the second lead frame 131 may be electrically connected to each other or separately separated from each other. Also, the first and second light-emitting chips 151 and 153 may be connected in series or in parallel, but are not limited thereto.

상기 투광성 수지층(161,163)는 상기 제1캐비티(115)에 배치된 제1투광성 수지층(161) 및 상기 제2캐비티(117)에 배치된 제2투광성 수지층(163)을 포함한다. 상기 제1투광성 수지층(161)은 상기 제1발광 칩(151)의 표면에 배치되어, 상기 제1발광 칩(151)을 보호할 수 있다. 상기 제2투광성 수지층(163)은 상기 제2발광 칩(153)의 표면에 배치되어, 상기 제2발광 칩(153)을 보호할 수 있다. The light-transmitting resin layers 161 and 163 include a first light-transmitting resin layer 161 disposed in the first cavity 115 and a second light-transmitting resin layer 163 disposed in the second cavity 117 . The first light-transmitting resin layer 161 is disposed on the surface of the first light-emitting chip 151 to protect the first light-emitting chip 151 . The second light-transmitting resin layer 163 is disposed on the surface of the second light-emitting chip 153 to protect the second light-emitting chip 153 .

상기 투광성 수지층(161,163)은 실리콘 또는 에폭시와 같은 수지 재질을 포함할 수 있다. 상기 투광성 수지층(161,163)은 상기 발광 칩(151,153)을 구성하는 반도체 물질의 굴절률보다 낮은 굴절률을 가질 수 있다. 상기 투광성 수지층(161,163)은 예컨대, 내부에 형광체와 같은 파장 변환 부재를 갖지 않는 수지층일 수 있다. 상기 투광성 수지층(161,163)은 상기 장벽부(114)에 의해 서로 이격될 수 있다. 상기 투광성 수지층(161,163)은 상면이 플랫하거나 오목 또는 볼록한 형상으로 형성할 수 있다. 상기 투광성 수지층(161,163) 중 적도 하나 또는 모두의 위에는 광학 렌즈가 배치될 수 있으며, 상기 광학 렌즈는 상기 발광 소자에 대해 오목한 형상, 볼록한 형상, 또는 전 반사면을 갖는 형상을 포함할 수 있다.
The light-transmissive resin layers 161 and 163 may include a resin material such as silicon or epoxy. The light-transmissive resin layers 161 and 163 may have a refractive index lower than that of a semiconductor material constituting the light emitting chips 151 and 153 . The light-transmissive resin layers 161 and 163 may be, for example, resin layers that do not have a wavelength conversion member such as a phosphor therein. The light-transmitting resin layers 161 and 163 may be spaced apart from each other by the barrier part 114 . The upper surfaces of the light-transmitting resin layers 161 and 163 may be formed in a flat or concave or convex shape. An optical lens may be disposed on one or both of the equators of the light-transmitting resin layers 161 and 163, and the optical lens may include a concave shape, a convex shape, or a shape having a total reflection surface with respect to the light emitting element.

상기 형광체층(180)은 제2캐비티(115) 상에 배치될 수 있다. 도 1과 같이, 상기 형광체층(180)는 길이(D3) 및 너비가 제2캐비티(117)의 상부 길이(D4) 및 너비보다 길게 배치되어, 상기 제2캐비티(117)의 영역을 커버할 수 있다. The phosphor layer 180 may be disposed on the second cavity 115 . As shown in FIG. 1 , the length D3 and width of the phosphor layer 180 are longer than the upper length D4 and width of the second cavity 117 to cover the area of the second cavity 117 . can

상기 형광체층(180)은 상기 제1 및 제2발광 칩(151,153) 중 장파장의 피크 파장을 방출하는 칩 예컨대, 제2발광 칩(153) 상에 배치될 수 있다. 상기 형광체층(180)은 상기 제1 및 제2발광 칩(151,153) 중 상대적으로 단파장의 피크 파장을 방출하는 칩 예컨대, 제1발광 칩(151)으로부터 이격될 수 있다. 상기 형광체층(180)은 상기 제2투광성 수지층(163)과 수직 방향으로 오버랩되어, 상기 제2투광성 수지층(163)을 통해 입사된 광을 파장 변환할 수 있다. 상기 형광체층(180)은 제1투광성 수지층(161)과 수직 방향으로 오버랩되지 않는 영역에 배치될 수 있다. 상기 형광체층(180)은 상기 제1발광 칩(151)과 서로 다른 영역 상에 배치될 수 있다. 상기 형광체층(180)은 상기 몸체(110)의 상면(119) 및 장벽부(114)의 상면에 배치될 수 있다. 상기 형광체층(180)의 하면 외측은 상기 몸체(110)의 상면(119) 및 장벽부(114)의 상면에 접착제로 부착될 수 있다. 상기 형광체층(180)은 상기 제2투광성 수지층(163)에 부착될 수 있다. 상기 형광체층(180)과 상기 제2발광 칩(153) 사이에는 제2투광성 수지층(163)이 배치되므로, 상기 형광체층(180)은 상기 제2발광 칩(153)으로부터 이격된 위치에 배치됨으로써, 상기 제2발광 칩(153)으로부터 발생된 열에 의한 손해를 방지할 수 있다. The phosphor layer 180 may be disposed on, for example, the second light emitting chip 153 emitting a peak wavelength of a long wavelength among the first and second light emitting chips 151 and 153 . Among the first and second light emitting chips 151 and 153 , the phosphor layer 180 may be spaced apart from, for example, the first light emitting chip 151 , which emits a relatively short peak wavelength. The phosphor layer 180 overlaps the second light-transmitting resin layer 163 in a vertical direction, and wavelength-converts light incident through the second light-transmitting resin layer 163 . The phosphor layer 180 may be disposed in a region that does not overlap with the first light-transmitting resin layer 161 in a vertical direction. The phosphor layer 180 may be disposed on a region different from that of the first light emitting chip 151 . The phosphor layer 180 may be disposed on the upper surface 119 of the body 110 and the upper surface of the barrier part 114 . The outer surface of the lower surface of the phosphor layer 180 may be attached to the upper surface 119 of the body 110 and the upper surface of the barrier part 114 with an adhesive. The phosphor layer 180 may be attached to the second light-transmitting resin layer 163 . Since the second light-transmitting resin layer 163 is disposed between the phosphor layer 180 and the second light emitting chip 153, the phosphor layer 180 is disposed at a position spaced apart from the second light emitting chip 153. Accordingly, damage caused by heat generated from the second light emitting chip 153 can be prevented.

상기 형광체층(180)은 투명한 실리콘 또는 에폭시와 같은 수지 재질 내에 형광체가 첨가될 수 있다. 상기 형광체층(180)은 상기 제2발광 칩(153)으로부터 방출된 광의 파장을 변환하게 된다. 상기 형광체층(180)은 적색, 녹색, 황색, 청색 형광체 중 적어도 하나 또는 서로 다른 컬러의 형광체를 포함할 수 있다. 상기 형광체는 방출되는 광의 일부를 여기시켜 다른 파장의 광으로 방출하게 된다. In the phosphor layer 180, a phosphor may be added in a resin material such as transparent silicone or epoxy. The phosphor layer 180 converts the wavelength of light emitted from the second light emitting chip 153 . The phosphor layer 180 may include at least one of red, green, yellow, and blue phosphors or phosphors of different colors. The phosphor excites a part of the emitted light to emit light of a different wavelength.

상기 형광체층(180)은 양자점(quantum dot)과 같은 형광체를 포함할 수 있다. 상기 양자점은 II-VI 화합물, 또는 III-V족 화합물 반도체를 포함할 수 있으며, 적색, 녹색, 황색, 적색 양자점 중 적어도 하나 또는 서로 다른 종류를 포함할 수 있다. 상기 양자점은 양자 구속(quantum confinement)으로부터 발생하는 광학 특성을 가질 수 있는 나노미터 크기의 입자이다. 특정 여기원(excitation source)으로 자극시 원하는 파장의 광이 양자점으로부터 발광되도록 하기 위해 양자점의 특정 조성(들), 구조 및/또는 크기를 선택할 수 있다. 양자점은 크기를 변화시킴으로써, 가시 스펙트럼 전반에 걸쳐 발광하도록 조정될 수 있다. The phosphor layer 180 may include a phosphor such as quantum dots. The quantum dot may include a II-VI compound or a III-V compound semiconductor, and may include at least one of red, green, yellow, and red quantum dots, or different types. The quantum dots are nanometer-sized particles that may have optical properties arising from quantum confinement. In order to emit light of a desired wavelength from the quantum dots when stimulated with a specific excitation source, a specific composition(s), structure and/or size of the quantum dots may be selected. Quantum dots can be tuned to emit light across the visible spectrum by changing their size.

상기 양자점은 하나 이상의 반도체 재료를 포함할 수 있으며, 상기 반도체 재료의 예는, IV족 원소, II-VI족 화합물, II-V족 화합물, III-VI족 화합물, III-V족 화합물, IV-VI족 화합물, I-III-VI족 화합물, II-IV-VI족 화합물, II-IV-V족 화합물, 상술한 임의의 것을 포함하는 합금, 및/또는 3원 및 4원 혼합물 또는 합금을 포함하는, 상술한 임의의 것을 포함하는 혼합물을 포함할 수 있다. 상기 양자점은 예컨대, ZnS, ZnSe, ZnTe, CdS, CdSe, CdTe, GaN, GaP, GaAs, GaSb, InP, InAs, InSb, AlS, AlP, AlAs, PbS, PbSe, Ge, Si, CuInS2, CuInSe2, MgS, MgSe, MgTe등과 같은 것들 및 이들의 조합이 될 수 있다. 이러한 양자점의 경우 온도에 따른 발광 효율의 변화가 크게 되므로, 실시 예와 같이 제2발광 칩(153)으로부터 이격시켜 주어 발광 효율의 변화를 줄여줄 수 있다. The quantum dot may include one or more semiconductor materials, and examples of the semiconductor material include a group IV element, a group II-VI compound, a group II-V compound, a group III-VI compound, a group III-V compound, a group IV- Group VI compounds, Group I-III-VI compounds, Group II-IV-VI compounds, Group II-IV-V compounds, alloys comprising any of the foregoing, and/or ternary and quaternary mixtures or alloys. It may include a mixture comprising any of the foregoing. The quantum dots may be, for example, ZnS, ZnSe, ZnTe, CdS, CdSe, CdTe, GaN, GaP, GaAs, GaSb, InP, InAs, InSb, AlS, AlP, AlAs, PbS, PbSe, Ge, Si, CuInS 2 , CuInSe 2 , MgS, MgSe, MgTe, and the like, and combinations thereof. In the case of such quantum dots, since the change in luminous efficiency according to temperature is large, the change in luminous efficiency can be reduced by separating them from the second light emitting chip 153 as in the embodiment.

실시 예에 따른 양자점은 양자점의 크기, 또는/및 양자점의 조성을 변경하여 파장 범위가 조정될 수 있다. 예를 들어, CdSe를 포함하는 반도체 나노결정은 가시광선 영역에서 조정될 수 있으며; InAs를 포함하는 반도체 나노결정은 적외선 영역에서 조정될 수 있다. The wavelength range of the quantum dots according to the embodiment may be adjusted by changing the size of the quantum dots and/or the composition of the quantum dots. For example, semiconductor nanocrystals containing CdSe can be tuned in the visible light region; Semiconductor nanocrystals containing InAs can be tuned in the infrared region.

실시 예에 따른 양자점은 적색 광을 방출하며, 예컨대, 615nm 내지 630nm 범위의 피크 파장을 방출할 수 있다. 실시 예에 따른 양자점은 녹색 광을 방출하며, 예컨대 520nm 내지 540nm 범위의 피크 파장을 방출할 수 있다. 실시 예는 제1,2발광 칩(151,153)의 청색 광과 상기 형광체층(180)에 의한 녹색 광 및 적색 광에 의해 색 재현성이 개선될 수 있다. 실시 예에 따른 양자점은 황색 광을 방출할 수 있으며, 예컨대 580 내지 595nm 범위일 수 있다. The quantum dots according to the embodiment emit red light, and may emit peak wavelengths in the range of, for example, 615 nm to 630 nm. Quantum dots according to embodiments emit green light, and may emit peak wavelengths in the range of, for example, 520 nm to 540 nm. In the embodiment, color reproducibility can be improved by using blue light from the first and second light emitting chips 151 and 153 and green and red light from the phosphor layer 180 . Quantum dots according to embodiments may emit yellow light, for example, in the range of 580 to 595 nm.

상기 형광체층(180)은 다른 예로서, YAG, TAG, Silicate, Nitride, Oxy-nitride 계 물질 중에서 선택적으로 형성될 수 있다. 상기 형광체는 적색 형광체, 황색 형광체, 청색 형광체, 또는 녹색 형광체 중 적어도 하나를 포함할 수 있다.
As another example, the phosphor layer 180 may be selectively formed from among YAG, TAG, silicate, nitride, and oxy-nitride-based materials. The phosphor may include at least one of a red phosphor, a yellow phosphor, a blue phosphor, or a green phosphor.

실시 예에 따른 발광 소자(100)는 제1발광 칩(151)으로 방출된 제1광(L1)은 제2발광 칩(153)으로부터 방출된 제2광(L2)보다 단파장일 수 있다. 상기 제1 및 제2광(L1,L2)은 청색 파장의 광일 수 있다. 상기 제2광(L2)의 일부는 상기 형광체층(180)에 의해 상기 제2광(L2)보다 장파장인 제3광(L3)으로 변환될 수 있다. 상기 제3광(L3)은 적색 및 녹색 광을 포함하거나, 적색, 녹색 또는 황색 중 적어도 하나를 포함할 수 있다. 실시 예에 따른 발광 소자(100)는 제1발광 칩(151)으로부터 방출된 제1광(L1)이 파장 변환 없이 방출되므로, 상대적으로 단 파장의 청색 광에 의해 색 재현성을 개선시켜 줄 수 있다. 또한 형광체층(180)의 여기 파장으로 제2발광 칩(153)으로부터 방출된 장파장의 제2광(L2)을 이용함으로써, 제2발광 칩(153)의 수명을 개선시켜 줄 수 있다. In the light emitting device 100 according to the embodiment, the first light L1 emitted from the first light emitting chip 151 may have a shorter wavelength than the second light L2 emitted from the second light emitting chip 153 . The first and second lights L1 and L2 may be blue wavelength lights. A portion of the second light L2 may be converted into a third light L3 having a longer wavelength than the second light L2 by the phosphor layer 180 . The third light L3 may include red and green light, or may include at least one of red, green, and yellow light. In the light emitting device 100 according to the embodiment, since the first light L1 emitted from the first light emitting chip 151 is emitted without wavelength conversion, color reproducibility can be improved by using relatively short wavelength blue light. . In addition, by using the long-wavelength second light L2 emitted from the second light-emitting chip 153 as the excitation wavelength of the phosphor layer 180, the lifespan of the second light-emitting chip 153 can be improved.

또한 실시 예는 하나의 발광 소자(100) 내에서 원색(예: 청색) 광을 직접 방출하는 제1발광 칩(151)과 여기 파장을 제공하는 제2발광 칩(153)을 분리하여 배치함으로써, 광도 개선 효과가 있다. In addition, the embodiment separates and arranges the first light emitting chip 151 that directly emits primary color (eg, blue) light within one light emitting device 100 and the second light emitting chip 153 that provides an excitation wavelength, It has a luminance improvement effect.

여기서, 발광 소자(100) 내의 발광 칩(151,153)들에 대한 수명과 색 재현성에 대해 설명하기로 한다.Here, lifespan and color reproducibility of the light emitting chips 151 and 153 in the light emitting device 100 will be described.

도 19는 실시 예에 따른 발광 소자의 파장 스펙트럼의 예를 나타낸 도면이다. 도 19 및 도 2를 참조하면, 발광 소자(100)는 제1발광 칩(151)으로부터 방출된 제1광(L1)의 피크 파장(λ1)이 파장 변환 없이 방출되며, 상기 제2발광 칩(153)으로부터 방출된 제2광(L2)의 피크 파장(λ2)의 일부는 제3광(L3)으로 파장 변환되므로, 상기 제2광(L2)의 피크 파장(λ2)과 형광체층(180)에 의해 변환된 제3광(L3)의 피크 파장을 갖는 혼합된 파장 스펙트럼((λ3)이 방출될 수 있다. 이는 제1캐비티(115)의 영역에서는 제1광(L1)의 피크 파장이 파장 변환 없이 방출되며, 제2캐비티(117)의 영역에서는 제2광(L2)과 제3광(L3)의 피크 파장이 혼합된 스펙트럼으로 방출될 수 있다. 이에 따라 실시 예에 따른 발광 소자(100)는 제1광(L1)의 청색 파장, 제2광(L2)의 청색 파장, 제3광(L3)의 녹색 및 적색 파장이 혼합된 스펙트럼으로 방출될 수 있다.19 is a diagram showing an example of a wavelength spectrum of a light emitting device according to an embodiment. 19 and 2 , in the light emitting device 100, the peak wavelength λ1 of the first light L1 emitted from the first light emitting chip 151 is emitted without converting the wavelength, and the second light emitting chip ( Since a part of the peak wavelength λ2 of the second light L2 emitted from 153) is converted into the third light L3, the peak wavelength λ2 of the second light L2 and the phosphor layer 180 A mixed wavelength spectrum (λ3) having a peak wavelength of the third light L3 converted by λ3 may be emitted. This means that in the region of the first cavity 115, the peak wavelength of the first light L1 is It is emitted without conversion, and may be emitted in a spectrum in which the peak wavelengths of the second light L2 and the third light L3 are mixed in the region of the second cavity 117. Accordingly, the light emitting device 100 according to the embodiment ) may be emitted in a spectrum in which the blue wavelength of the first light L1, the blue wavelength of the second light L2, and the green and red wavelengths of the third light L3 are mixed.

실시 예는 제1발광 칩(151) 상에 별도의 형광체를 배치하지 않아, 제1발광 칩(151)의 제1광(L1)의 피크 파장에 의한 색 재현성을 개선시켜 줄 수 있고, 또한 제1발광 칩(151)으로부터 방출된 제1광(L1)에 대한 광속 저하를 방지할 수 있다. 상기 제1발광 칩(151) 상에 형광체를 배치하지 않게 되므로 형광체의 양이나 형광체층(180)의 면적을 줄여줄 수 있다. 또한 발광 소자(100)는 제2발광 칩(153)으로부터 이격된 위치에 형광체층(180)이 배치되므로, 형광체의 열화를 저감시켜 줄 수 있다.The embodiment can improve color reproducibility by the peak wavelength of the first light L1 of the first light emitting chip 151 without disposing a separate phosphor on the first light emitting chip 151, and also A decrease in the luminous flux of the first light L1 emitted from the first light-emitting chip 151 can be prevented. Since the phosphor is not disposed on the first light emitting chip 151, the amount of the phosphor or the area of the phosphor layer 180 can be reduced. In addition, since the phosphor layer 180 is disposed at a position spaced apart from the second light emitting chip 153 in the light emitting device 100, deterioration of the phosphor can be reduced.

또한 제2발광 칩(153)은 제1발광 칩(151)의 제1광(L1)의 피크 파장(λ1)보다 높은 제2광(L2)의 피크 파장(λ2)을 형광체층(180)의 여기 파장(excitation wavelength)으로 제공될 수 있어, 상기 제2발광 칩(153)의 수명을 늘려줄 수 있다. 또한 형광체층(180)의 여기 파장으로 사용되지 않는 제1발광 칩(151)은 여기 파장으로 사용하는 제2발광 칩(153)보다 광 출력을 높이지 않아도 되므로, 수명이 상기 제2발광 칩(153)의 수명보다 길어질 수 있다. In addition, the second light emitting chip 153 sets the peak wavelength λ2 of the second light L2 higher than the peak wavelength λ1 of the first light L1 of the first light emitting chip 151 to the phosphor layer 180. As an excitation wavelength may be provided, the lifetime of the second light emitting chip 153 may be increased. In addition, since the light output of the first light emitting chip 151 not used as the excitation wavelength of the phosphor layer 180 does not have to be higher than that of the second light emitting chip 153 used as the excitation wavelength, the lifetime of the second light emitting chip ( 153) may be longer.

이러한 발광 칩의 여기 파장과 광 출력에 따른 발광 칩의 수명 의존성에 대해 설명하면 다음과 같다.The dependence of the lifetime of the light emitting chip according to the excitation wavelength and light output of the light emitting chip will be described below.

도 20을 참조하면, 형광체층으로 입사되는 여기 파장이 높을수록 상기 여기 파장을 방출하는 칩의 수명은 길어질 수 있고 여기 효율은 저하될 수 있다. 예컨대, 발광 칩으로부터 방출된 여기 파장이 장파장(예: 470nm)인 발광 칩은 단파장(예: 440nm)인 발광 칩에 비해 수명이 길어짐을 알 수 있다. 또한 발광 칩의 광 출력이 낮을수록 동일한 여기 파장을 방출하는 발광 칩에 비해 수명이 늘어남을 알 수 있다. 따라서, 형광체층으로 입사되는 발광 칩의 여기 파장은 높이고 광 출력을 낮출 경우 발광 칩의 수명이 늘어남을 수 있다. 이러한 발광 칩의 수명 의존성은 발광 칩의 여기 파장에 비례하고 광 출력에 반비례하게 된다. Referring to FIG. 20 , the higher the excitation wavelength incident on the phosphor layer, the longer the lifetime of a chip emitting the excitation wavelength and the lower the excitation efficiency. For example, it can be seen that a light emitting chip having an excitation wavelength emitted from the light emitting chip having a long wavelength (eg, 470 nm) has a longer lifetime than a light emitting chip having a short wavelength (eg, 440 nm). In addition, it can be seen that the lower the light output of the light emitting chip, the longer the lifetime compared to the light emitting chip emitting the same excitation wavelength. Therefore, when the excitation wavelength of the light emitting chip incident to the phosphor layer is increased and the light output is decreased, the lifespan of the light emitting chip may be increased. The lifetime dependence of the light emitting chip is proportional to the excitation wavelength of the light emitting chip and inversely proportional to the light output.

도 21과 같이, 발광 칩 상에 배치된 형광체층의 여기 효율(excitation efficiency)은 여기 파장이 높을수록 저하됨을 알 수 있다. 즉, 형광체층의 여기 효율은 여기 파장이 450nm부터 550nm까지 점차 줄어들 수 있어, 여기 파장에 따라 여기 효율이 달라짐을 알 수 있다.As shown in FIG. 21 , it can be seen that the excitation efficiency of the phosphor layer disposed on the light emitting chip decreases as the excitation wavelength increases. That is, the excitation efficiency of the phosphor layer can be gradually reduced from 450 nm to 550 nm at the excitation wavelength, and thus, it can be seen that the excitation efficiency varies according to the excitation wavelength.

만약, 도 2에서, 제2발광 칩(153)으로부터 방출된 장파장의 피크 파장을 형광체층(180)의 여기 파장으로 제공한 경우의 광 출력과, 제1발광 칩(151)으로부터 방출된 단파장의 피크 파장을 형광체층(180)의 여기 파장으로 제공한 경우의 광 출력이 동일한 경우, 상기 제2발광 칩(153)으로부터 방출된 장파장의 피크 파장을 여기시킨 형광체층(180)의 여기 효율은 약간 저하될 수 있지만, 제2발광 칩(153)의 수명은 개선될 수 있다. 즉, 실시 예의 발광 소자는 동일한 단파장의 피크 파장을 여기 파장으로 제공하는 발광 칩을 갖는 비교 예에 비해, 장파장의 피크 파장을 여기 파장으로 제공하는 제2발광 칩(153)의 수명을 개선시켜 줄 수 있고, 또 제1발광 칩(151)를 여기 파장으로 제공하지 않게 되므로, 제1발광 칩(151)의 수명이 개선되고 색 재현성이 개선될 수 있다. If, in FIG. 2 , the light output when the peak wavelength of the long wavelength emitted from the second light emitting chip 153 is provided as the excitation wavelength of the phosphor layer 180 and the light output of the short wavelength emitted from the first light emitting chip 151 When the light output when the peak wavelength is provided as the excitation wavelength of the phosphor layer 180 is the same, the excitation efficiency of the phosphor layer 180 excited with the long-wavelength peak wavelength emitted from the second light emitting chip 153 is slightly However, the lifespan of the second light emitting chip 153 can be improved. That is, the light emitting device of the embodiment can improve the lifetime of the second light emitting chip 153 that provides the peak wavelength of a long wavelength as the excitation wavelength compared to the comparative example having the light emitting chip providing the same short wavelength as the excitation wavelength. Also, since the excitation wavelength is not provided to the first light emitting chip 151, the lifespan of the first light emitting chip 151 can be improved and color reproducibility can be improved.

도 22는 발광 칩의 광 출력에 따른 수명을 비교한 그래프이고, 도 23 및 도 24는 발광 칩의 피크 파장과 광 출력에 따른 수명을 비교한 도면이다.22 is a graph comparing lifetimes of light emitting chips according to light output, and FIGS. 23 and 24 are diagrams comparing lifetimes of light emitting chips according to peak wavelengths and light outputs.

도 22와 같이, 발광 칩의 광 출력이 증가할수록 발광 칩의 수명은 광 출력에 반비례하게 됨을 알 수 있다. 도 23 및 도 24와 같이, 제1,2발광 칩 상에 형광체층이 각각 배치된 경우, 제1발광 칩의 제1피크 파장(λ1)과 형광체층에 의한 제1광 출력(B1)은 제2발광 칩의 제2피크 파장(λ2)과 형광체층에 의한 제2광 출력(B2)보다 높지만, 도 24와 같이, 제2광 출력(B2)을 내는 제2발광 칩의 수명이 제1광 출력(B1)을 내는 제1발광 칩의 수명보다 더 길게 나타남을 알 수 있다. 그리고, 상기 제2발광 칩의 제2광 출력(B2)을 제1광 출력(B1)과 동일하게 올릴 경우, 이때의 제3광 출력(B3)을 내는 발광 칩의 수명은 도 24와 같이 조금 감소됨을 알 수 있다. 이에 따라, 제1피크 파장(λ1)을 제2피크 파장(λ2)으로 대체한 경우, 발광 칩의 수명은 개선되지만, 제2피크 파장(λ2)에 의한 제2광 출력(B2)을 제1피크 파장에 의한 제1광 출력(B1)과 같은 출력으로 높일 경우 수명이 조금 떨어짐을 알 수 있다. 전체적으로는 장파장의 제2피크 파장을 여기 파장으로 제공하는 발광 칩의 수명은 광 출력(B2,B3)에 상관 없이 제1광 출력(B1)을 내는 발광 칩보다는 개선됨을 알 수 있다. 따라서, 도 2와 같이 장파장인 제2피크 파장(λ2)을 여기 파장으로 하는 제2발광 칩(153)의 수명은 늘려줄 수 있다. 실시 예는 제1발광 칩(151) 상에 형광체층(180)을 배치하지 않게 되므로, 디스플레이와 같이 단파장이 필요로 하는 광원에서는 색 재현성을 개선시켜 줄 수 있다. 실시 예는 직접 제1광(L1)을 방출하는 제1발광 칩(151)과, 제2광(L2) 및 제3광(L3)을 방출하는 제2발광 칩(153) 및 형광체층(180)을 갖는 발광 소자(100)를 제공함으로써, 발광 소자(100)의 수명과 색 재현성에 대한 신뢰성을 개선시켜 줄 수 있다. As shown in FIG. 22 , it can be seen that as the light output of the light emitting chip increases, the lifetime of the light emitting chip is inversely proportional to the light output. As shown in FIGS. 23 and 24 , when the phosphor layers are disposed on the first and second light emitting chips, the first peak wavelength λ1 of the first light emitting chip and the first light output B1 by the phosphor layer are Although higher than the second peak wavelength λ2 of the two light-emitting chips and the second light output B2 by the phosphor layer, as shown in FIG. 24, the lifespan of the second light-emitting chip generating the second light output B2 is the first light It can be seen that the lifespan of the first light emitting chip emitting the output B1 is longer than that of the first light emitting chip. Also, when the second light output (B2) of the second light emitting chip is raised to the same level as the first light output (B1), the lifespan of the light emitting chip generating the third light output (B3) at this time is slightly longer as shown in FIG. can be seen to decrease. Accordingly, when the first peak wavelength λ1 is replaced with the second peak wavelength λ2, the lifespan of the light emitting chip is improved, but the second light output B2 by the second peak wavelength λ2 is reduced to the first peak wavelength λ2. It can be seen that when the output is increased to the same output as the first light output B1 by the peak wavelength, the lifespan is slightly reduced. Overall, it can be seen that the lifetime of the light emitting chip providing the second peak wavelength of the long wavelength as the excitation wavelength is improved compared to the light emitting chip generating the first light output B1 regardless of the light outputs B2 and B3. Therefore, as shown in FIG. 2 , the lifespan of the second light emitting chip 153 having the second peak wavelength λ2 as an excitation wavelength can be extended. In the embodiment, since the phosphor layer 180 is not disposed on the first light emitting chip 151, color reproducibility can be improved in a light source requiring a short wavelength, such as a display. In the embodiment, the first light emitting chip 151 directly emits the first light L1, the second light emitting chip 153 emits the second light L2 and the third light L3, and the phosphor layer 180 ) By providing the light emitting device 100 having a life span and color reproducibility of the light emitting device 100 can be improved.

도 25는 실시 예에 따른 발광 칩의 여기 파장과 광 출력에서의 형광체층의 수명의 관계를 나타낸 것이며, 도 26은 도 25의 피크 파장과 광 출력을 비교한 도면이며, 도 27은 도 26의 피크 파장 및 광 출력에 따른 발광 칩의 수명을 비교한 것이다.FIG. 25 shows the relationship between the excitation wavelength of a light emitting chip and the lifetime of a phosphor layer in light output according to an embodiment, FIG. 26 is a view comparing the peak wavelength and light output of FIG. 25, and FIG. The lifetime of the light emitting chip according to the peak wavelength and light output was compared.

도 25와 같이, 광 출력이 70mW이고 피크 파장이 445nm인 발광 칩 상에 형광체층을 배치한 경우 형광 출력(P1)은 도 26에 도시된 제1광 출력(B1)으로 나타난다. 발광 칩의 수명을 개선하기 위해, 파장을 465nm, 광 출력을 70mW일 때의 형광 출력(P2)은 도 26의 제2광 출력(B2)으로 감소된다. 여기서, 제2광 출력(B2)을 제1광 출력(B1)으로 보상하기 위해서는, 제2광 출력(B2)에 1.2배하여 제3광 출력(B3)을 만들 수 있다. 이 경우 도 27에서는 제1광 출력(B1)을 갖는 발광 칩의 수명은 약 1100시간 정도이지만, 제2광 출력(B2)을 갖는 발광 칩의 수명은 4000시간 정도로 늘어나고, 제3광 출력(B3)을 갖는 발광 칩의 수명은 2500시간 정도임을 알 수 있다. 즉, 도 25와 같이 동일한 컬러 내에서 피크 파장이 높은 경우 광 출력을 올리더라도 발광 칩의 수명이 개선됨을 알 수 있다. As shown in FIG. 25 , when a phosphor layer is disposed on a light emitting chip having a light output of 70 mW and a peak wavelength of 445 nm, the fluorescence output P1 is represented as the first light output B1 shown in FIG. 26 . In order to improve the lifetime of the light emitting chip, the fluorescence output P2 when the wavelength is 465 nm and the light output is 70 mW is reduced to the second light output B2 in FIG. 26 . Here, in order to compensate for the second light output B2 with the first light output B1, the third light output B3 may be obtained by multiplying the second light output B2 by 1.2. In this case, in FIG. 27 , the lifespan of the light emitting chip having the first light output B1 is about 1100 hours, but the lifespan of the light emitting chip having the second light output B2 is increased to about 4000 hours, and the lifespan of the light emitting chip having the third light output B3 ), it can be seen that the lifetime of the light emitting chip is about 2500 hours. That is, as shown in FIG. 25 , when the peak wavelength is high within the same color, it can be seen that the lifetime of the light emitting chip is improved even if the light output is increased.

실시 예는 동일한 컬러 내에서 상대적으로 장파장의 발광 칩으로부터 방출된 피크 파장을 여기 파장으로 함으로써, 단파장의 발광 칩을 여기 파장으로 하는 경우보다, 장파장의 발광 칩의 수명을 개선시켜 줄 수 있다.
In the embodiment, the peak wavelength emitted from the light emitting chip having a relatively long wavelength within the same color can be used as the excitation wavelength, thereby improving the lifetime of the light emitting chip having a long wavelength compared to the case where the light emitting chip having a short wavelength is used as the excitation wavelength.

도 3 내지 도 6은 실시 예에 따른 발광 소자의 형광체층의 예를 나타낸 도면이다.3 to 6 are diagrams showing examples of the phosphor layer of the light emitting device according to the embodiment.

도 3을 참조하면, 실시 예에 따른 형광체층(180)은 투명 튜브(tube)(181) 내에 형광체를 갖는 수지층(182)을 포함한다. 상기 투명 튜브(181)는 플라스틱 재질 또는 유리 재질을 갖는 모세관으로 구현될 수 있으며, 이에 대해 한정하지는 않는다. 상기 수지층(182)은 투명 튜브(181) 내에 밀봉되며 투명한 실리콘 또는 에폭시를 포함할 수 있으며, 상기 형광체는 실시 예에 개시된 형광체 예컨대, 양자점일 수 있으며, 이에 대해 한정하지는 않는다. 상기 투명 튜브(181)의 형상은 원형 단면, 또는 다각형 단면일 수 있으며, 이에 대해 한정하지는 않는다. 실시 예에 따른 형광체층(180)의 두께는 2nm 이하 예컨대, 1.5nm 이하일 수 있으며, 이러한 두께 범위를 초과할 경우 발광 소자의 두께가 증가될 수 있다.
Referring to FIG. 3 , the phosphor layer 180 according to the embodiment includes a resin layer 182 having a phosphor in a transparent tube 181 . The transparent tube 181 may be implemented as a capillary tube made of plastic material or glass material, but is not limited thereto. The resin layer 182 is sealed in the transparent tube 181 and may include transparent silicone or epoxy, and the phosphor may be, for example, a quantum dot disclosed in the embodiment, but is not limited thereto. The shape of the transparent tube 181 may be a circular cross section or a polygonal cross section, but is not limited thereto. The thickness of the phosphor layer 180 according to the embodiment may be 2 nm or less, for example, 1.5 nm or less, and when the thickness exceeds this range, the thickness of the light emitting device may be increased.

도 4를 참조하면, 실시 예에 따른 형광체층(180)은 오픈 영역(184)을 갖는 측벽(186), 상기 측벽(186) 내에 형광체를 갖는 수지층(185), 상기 측벽(186) 및 수지층(185)의 상면 및 하면 중 적어도 하나에 배치된 투명 필름(187,188)을 포함한다. Referring to FIG. 4 , the phosphor layer 180 according to the embodiment includes a sidewall 186 having an open area 184, a resin layer 185 having a phosphor in the sidewall 186, the sidewall 186, and a number of It includes transparent films 187 and 188 disposed on at least one of upper and lower surfaces of the stratum 185 .

상기 형광체층(180)의 두께는 0.7mm 이상 예컨대, 0.75mm 내지 1.5mm 범위를 포함할 수 있다. 상기 형광체층(180)의 두께가 0.7mm 미만인 경우 수지층(185)의 두께 확보가 어렵고 파장 변환 효율이 저하되는 문제가 있으며, 상기 1.5mm를 초과한 경우 발광 소자의 두께가 증가하게 되고, 투명 필름(187,188)의 두께 증가 시 광 손실이 발생될 수 있다. 여기서, 상기 수지층(185)의 두께는 상기 측벽(186)의 두께보다 얇을 수 있으며, 1mm 미만 예컨대, 0.4mm 내지 0.7mm 사이의 범위가 될 수 있다. 상기 수지층(185)의 두께가 상기 범위보다 얇은 경우 파장 변환 효율이 저하되며, 상기 범위보다 두꺼우면 발광 소자의 두께가 증가하게 되는 문제가 있다. The phosphor layer 180 may have a thickness of 0.7 mm or more, for example, in a range of 0.75 mm to 1.5 mm. When the thickness of the phosphor layer 180 is less than 0.7 mm, it is difficult to secure the thickness of the resin layer 185 and the wavelength conversion efficiency decreases. When the thickness exceeds 1.5 mm, the thickness of the light emitting element increases, and the transparent Light loss may occur when the thickness of the films 187 and 188 increases. Here, the thickness of the resin layer 185 may be thinner than the thickness of the sidewall 186, and may be less than 1 mm, for example, in the range of 0.4 mm to 0.7 mm. When the thickness of the resin layer 185 is smaller than the above range, the wavelength conversion efficiency is lowered, and when the thickness of the resin layer 185 is thicker than the above range, the thickness of the light emitting device increases.

상기 측벽(186)은 내부에 오픈 영역(184)을 포함하며, 외 형상이 원형 또는 다각형 프레임 형상을 포함할 수 있다. 상기 측벽(186)은 상기 오픈 영역(184)의 외측 둘레에 프레임(frame) 형상을 포함할 수 있다. 상기 오픈 영역(184)은 원 형상 또는 다각형 형상을 포함할 수 있다. 상기 오픈 영역(184)은 도 2와 같이, 상기 제1캐비티(115)의 상면 형상과 대응되는 형상 예컨대, 동일한 형상일 수 있으며, 이에 대해 한정하지는 않는다. 상기 측벽(186)은 상기 수지층(185)의 측면을 감싸게 형성될 수 있다. 상기 측벽(186)은 상기 수지층(185)의 외측 둘레를 에워싸는 구조로 형성될 수 있다. The side wall 186 includes an open area 184 therein, and may include a circular or polygonal frame shape in an external shape. The sidewall 186 may have a frame shape around an outer circumference of the open area 184 . The open area 184 may have a circular shape or a polygonal shape. As shown in FIG. 2 , the open area 184 may have a shape corresponding to, for example, the same shape as the top surface of the first cavity 115 , but is not limited thereto. The sidewall 186 may be formed to surround the side surface of the resin layer 185 . The sidewall 186 may be formed in a structure surrounding an outer circumference of the resin layer 185 .

상기 상기 측벽(186)의 오픈 영역(184)의 길이(D5)는 도 1의 제2캐비티(117)의 상부 길이(D3)와 동일하거나 더 길게 배치될 수 있다. 상기 오픈 영역(184)의 하면 면적은 도 2의 제1투광성 수지층(161)의 상면 또는 광 출사면과 동일한 면적이거나 넓은 면적일 수 있다. 상기 오픈 영역(184)의 하면 면적은 그 상면 면적과 동일하거나 작을 수 있으며, 이에 대해 한정하지는 않는다. The length D5 of the open area 184 of the side wall 186 may be equal to or longer than the upper length D3 of the second cavity 117 of FIG. 1 . The lower surface area of the open area 184 may be the same area as the upper surface or the light exit surface of the first light-transmissive resin layer 161 of FIG. 2 or may be larger. The lower surface area of the open area 184 may be equal to or smaller than the upper surface area, but is not limited thereto.

상기 측벽(186)은 반사성 재질일 수 있다. 상기 측벽(186)은 유리 재질 예컨대, 백색 유리 또는 반사율이 높은 유리 재질을 포함할 수 있다. 상기 백색 유리 또는 반사율이 높은 유리 재질은 투명한 유리 내에 백색 입자 또는/및 기포를 첨가하여 형성할 수 있다. 상기 측벽(186)의 반사율은 상기 투명 필름(187,188)의 반사율보다 높을 수 있다. The sidewall 186 may be made of a reflective material. The sidewall 186 may include a glass material, for example, white glass or a glass material having high reflectivity. The white glass or glass material having high reflectance may be formed by adding white particles or/and air bubbles to transparent glass. The reflectance of the sidewall 186 may be higher than that of the transparent films 187 and 188 .

상기 측벽(186)은 다른 예로서, 수지 재질을 포함하며, 상기 수지 재질은 폴리프탈아미드(PPA: Polyphthalamide)와 같은 수지 재질, 에폭시 또는 실리콘 재질을 포함할 수 있다. 상기 수지 재질 내에 금속 산화물 예컨대, TiO2, SiO2와 같은 금속 산화물 또는 백색 입자인 필러가 첨가될 수 있다. 상기 측벽(186)는 백색 수지로 이루어질 수 있다. 상기 측벽(186)은 세라믹 재질을 포함할 수 있다. 상기 측벽(186)은 콘트라스트(Contrast) 향상을 위해 어두운 색 또는 검은색으로 형성될 수도 있으며 이에 한정하지 않는다. 상기 측벽(186)이 반사성 재질인 경우, 입사된 광을 반사시켜 줄 수 있다. 상기 측벽(186)의 내측 면에는 미세한 요철 패턴이 형성될 수 있으며, 이에 대해 한정하지는 않는다. As another example, the sidewall 186 includes a resin material, and the resin material may include a resin material such as polyphthalamide (PPA), an epoxy material, or a silicone material. A metal oxide such as TiO 2 or SiO 2 or a white particle filler may be added to the resin material. The side wall 186 may be made of white resin. The sidewall 186 may include a ceramic material. The sidewall 186 may be formed in a dark or black color to improve contrast, but is not limited thereto. When the sidewall 186 is made of a reflective material, incident light may be reflected. A fine concavo-convex pattern may be formed on the inner surface of the sidewall 186, but is not limited thereto.

상기 측벽(186)은 다른 예로서, 투광성 재질일 수 있으며, 예컨대 투명한 유리 재질이거나 투명한 수지 재질일 수 있다. 상기 측벽(186)는 실리콘 또는 에폭시와 같은 수지 재질일 수 있다. As another example, the sidewall 186 may be made of a translucent material, for example, a transparent glass material or a transparent resin material. The sidewall 186 may be made of a resin material such as silicone or epoxy.

상기 측벽(186)이 투광성 재질인 경우, 입사된 광을 측면을 통해 방출할 수 있다. 다른 예로서, 상기 측벽(186)의 내측면 또는 내측면/하면에는 금속 재질의 반사층이 더 배치될 수 있으며, 이러한 반사층은 입사된 광을 효과적으로 반사시켜 줄 수 있다. 이때 상기 측벽(186)의 재질은 투광성 재질이거나 반사성 재질일 수 있다. When the sidewall 186 is made of a translucent material, incident light may be emitted through the sidewall. As another example, a reflective layer made of metal may be further disposed on an inner surface or an inner surface/lower surface of the sidewall 186, and the reflective layer may effectively reflect incident light. In this case, the material of the sidewall 186 may be a light-transmitting material or a reflective material.

상기 측벽(186)의 내 측면 및 외 측면 중 적어도 하나는 수직하거나 경사진 면으로 형성될 수 있으며, 이에 대해 한정하지는 않는다. 상기 측벽(186)의 내측면 예컨대, 상기 수지층(185)과 접촉되는 면은 상기 제1투명 필름(187)의 하면에 대해 수직하거나 경사지게 배치될 수 있다. 상기 측벽(186)의 내 측면이 경사진 경우, 상기 수지층(185)의 상면 너비 또는 상면 면적은 하면 너비 또는 하면 면적보다 클 수 있다. At least one of the inner side and the outer side of the side wall 186 may be formed as a vertical or inclined surface, but is not limited thereto. An inner surface of the sidewall 186 , for example, a surface in contact with the resin layer 185 may be vertically or inclinedly disposed with respect to the lower surface of the first transparent film 187 . When the inner side of the side wall 186 is inclined, the width or area of the upper surface of the resin layer 185 may be greater than the width or area of the lower surface of the resin layer 185 .

상기 수지층(185)은 투명한 실리콘 또는 에폭시와 같은 수지 재질 내에 형광체가 첨가될 수 있다. 상기 수지층(185)은 여기 파장을 여기시켜 파장 변환하게 된다. 상기 수지층(185)은 적색, 녹색, 황색, 청색 형광체 중 적어도 하나 또는 서로 다른 종류를 포함할 수 있다. 상기 형광체는 방출되는 광의 일부를 여기시켜 다른 파장의 광으로 방출하게 된다. 상기 형광체는 실시 예에 개시된 형광체일 수 있다. In the resin layer 185, a phosphor may be added in a resin material such as transparent silicone or epoxy. The resin layer 185 excites the excitation wavelength and converts the wavelength. The resin layer 185 may include at least one or different types of red, green, yellow, and blue phosphors. The phosphor excites a part of the emitted light to emit light of a different wavelength. The phosphor may be the phosphor disclosed in the examples.

상기 수지층(185)의 아래 및 위 중 적어도 하나 또는 모두에 투명 필름(187,188)이 배치될 수 있다. 상기 투명 필름(187,188)은 예컨대, 상기 수지층(185)의 아래에 배치되는 제1투명 필름(187) 및 상기 수지층(185) 위에 배치되는 제2투명 필름(188)을 포함할 수 있다. 상기 투명 필름(187,188)은 수지층(185)의 입사면 또는/및 출사면에 배치될 수 있다. Transparent films 187 and 188 may be disposed on at least one or both of below and above the resin layer 185 . The transparent films 187 and 188 may include, for example, a first transparent film 187 disposed below the resin layer 185 and a second transparent film 188 disposed above the resin layer 185 . The transparent films 187 and 188 may be disposed on an incident surface or/and an exit surface of the resin layer 185 .

여기서, 상기 형광체층(180)의 상면 또는 하면에는 도 5 또는 도 6과 같이, 제1 및 제2투명 필름(187,188) 중 어느 하나는 제거될 수 있으며, 예컨대 도 5와 같이, 제1투명 필름(187)이 제거되거나, 도 6과 같이 제2투명 필름(188)이 제거될 수 있으며, 이에 대해 한정하지는 않는다. 이는 상기 형광체층(180)의 제조시 상기 투명 필름(187,188) 중 어느 하나는 상기 수지층(185)의 디스펜싱 과정 시 지지하는 베이스 필름이 될 수 있다. 5 or 6, any one of the first and second transparent films 187 and 188 may be removed from the upper or lower surface of the phosphor layer 180, for example, as shown in FIG. 5, the first transparent film 187 may be removed, or the second transparent film 188 may be removed as shown in FIG. 6, but is not limited thereto. When the phosphor layer 180 is manufactured, one of the transparent films 187 and 188 may serve as a base film supported during the dispensing process of the resin layer 185 .

상기 제1 및 제2투명 필름(187,188)은 유리, 또는 투명한 수지 필름을 포함할 수 있다. 상기 제1 및 제2투명 필름(187,188)은 상기 측벽(186) 상에 접착되어 상기 수지층(185)을 보호하게 된다. 상기 제1 및 제2투명 필름(187,188)은 상기 몰딩 부재(181)의 굴절률과 동일하거나 낮은 굴절률을 갖는 물질로 형성될 수 있다. 상기 제1 및 제2투명 필름(187,188)은 상기 제1투광성 수지층(161)의 굴절률의 차이가 0.2 이하인 물질로 형성될 수 있다. 상기 제1 및 제2투명 필름(187,188)은 상기 제2투광성 수지층(163) 및 상기 수지층(185)의 굴절률보다 낮은 굴절률을 가질 수 있다. 다른 예로서, 도 2에서 상기 제2투광성 수지층(163)이 제거된 경우, 제2캐비티(117)에 에어 갭(Air gap)이 존재할 수 있으며, 상기 에어 갭 상에 상기 제1투명 필름(187)이 배치될 수 있다. The first and second transparent films 187 and 188 may include glass or a transparent resin film. The first and second transparent films 187 and 188 are adhered to the sidewall 186 to protect the resin layer 185 . The first and second transparent films 187 and 188 may be formed of a material having a refractive index equal to or lower than that of the molding member 181 . The first and second transparent films 187 and 188 may be formed of a material having a difference in refractive index of the first light-transmitting resin layer 161 of 0.2 or less. The first and second transparent films 187 and 188 may have a refractive index lower than that of the second light-transmitting resin layer 163 and the resin layer 185 . As another example, in FIG. 2 , when the second light-transmitting resin layer 163 is removed, an air gap may exist in the second cavity 117, and the first transparent film ( 187) may be placed.

상기 제1투명 필름(187)은 상기 측벽(186)의 하면 및 상기 수지층(185)의 하면에 부착될 수 있다. 상기 제2투명 필름(188)은 상기 측벽(186)의 상면 및 상기 수지층(185)의 상면에 부착될 수 있다. 상기 형광체층(180)의 하면은 상기 제2투광성 수지층(163) 상에 접착될 수 있다. 상기 제1투명 필름(187)의 하면은 상기 제2투광성 수지층(163)의 표면에 접착될 수 있다. 상기 제1투명 필름(187)이 상기 제2투광성 수지층(163)의 경화 전에 접착됨으로써, 상기 제1투명 필름(187)과 상기 제2투광성 수지층(163) 사이의 계면에서의 광 손실을 줄여줄 수 있다.The first transparent film 187 may be attached to a lower surface of the sidewall 186 and a lower surface of the resin layer 185 . The second transparent film 188 may be attached to the upper surface of the sidewall 186 and the upper surface of the resin layer 185 . A lower surface of the phosphor layer 180 may be adhered onto the second light-transmitting resin layer 163 . A lower surface of the first transparent film 187 may be adhered to a surface of the second light-transmitting resin layer 163 . Since the first transparent film 187 is bonded before the second light-transmitting resin layer 163 is cured, light loss at the interface between the first transparent film 187 and the second light-transmitting resin layer 163 is reduced. can reduce

상기 제1 및 제2투명 필름(187,188)의 두께는 0.05mm 이상 및 0.3mm 이하 예컨대, 0.08mm 내지 0.2mm 범위일 수 있다. 상기 제1 및 제2투명 필름(187,188)의 두께가 0.05mm 미만인 경우 핸들링(handling)이 어렵고 강성에 문제가 발생될 수 있으며, 상기 0.2mm를 초과한 경우 형광체층(180)의 두께가 두꺼워지고 광 투과율이 저하될 수 있다. The first and second transparent films 187 and 188 may have a thickness of 0.05 mm or more and 0.3 mm or less, for example, in the range of 0.08 mm to 0.2 mm. When the thickness of the first and second transparent films 187 and 188 is less than 0.05 mm, handling is difficult and a problem may occur in rigidity. When the thickness exceeds 0.2 mm, the thickness of the phosphor layer 180 becomes thick, Light transmittance may decrease.

상기 수지층(185)의 두께는 제1투명 필름(187) 또는 제2투명 필름(188)의 두께보다 두껍고, 상기 제1 및 제2투명 필름(187,188)의 두께의 합보다 두꺼울 수 있다. 상기 수지층(185)은 상기 측벽(186)의 두께와 동일한 두께를 가질 수 있으며, 이 경우 상기 측벽(186)의 상면 및 하면의 일부 또는 전 영역에는 상기 제1 및 제2투명 필름(187,188)이 접촉될 수 있다. The thickness of the resin layer 185 may be thicker than the thickness of the first transparent film 187 or the second transparent film 188 and thicker than the sum of the thicknesses of the first and second transparent films 187 and 188 . The resin layer 185 may have the same thickness as the thickness of the sidewall 186, and in this case, the first and second transparent films 187 and 188 may be formed on some or all areas of the upper and lower surfaces of the sidewall 186. can be contacted.

다른 예로서, 상기 수지층(185)은 상기 측벽(186)의 두께보다 얇은 두께를 가질 수 있다. 상기 수지층(185)은 상면이 평평하거나 볼록 또는 오목하게 형성될 수도 있다. 이는 측벽(186)이 상기 제1 및 제2투명 필름(187,188)의 외측 둘레로 돌출될 수 있으며, 이에 대해 한정하지는 않는다. As another example, the resin layer 185 may have a thickness smaller than that of the sidewall 186 . The top surface of the resin layer 185 may be flat, convex, or concave. This sidewall 186 may protrude to the outer circumference of the first and second transparent films 187 and 188, but is not limited thereto.

도 4에 개시된, 형광체층(180)의 제조 과정은, 제1투명 필름(187) 상에 측벽(186)를 형성한 다음, 상기 측벽(186)의 오픈 영역(184)에 수지층(185)을 디스펜싱하게 된다. 그리고 상기 수지층(185)이 경화되기 전에 상기 수지층(185) 및 측벽(187) 상에 제2투명 필름(188)을 적층하며, 이후 소정 크기로 커팅하여 원하는 크기의 형광체층(180)을 제공할 수 있다. In the manufacturing process of the phosphor layer 180 disclosed in FIG. 4, the sidewall 186 is formed on the first transparent film 187, and then the resin layer 185 is formed in the open area 184 of the sidewall 186. will dispense. Then, before the resin layer 185 is cured, a second transparent film 188 is laminated on the resin layer 185 and the sidewall 187, and then cut into a predetermined size to form a phosphor layer 180 having a desired size. can provide

그리고, 형광체층(180)을 발광 소자 상에 부착한 과정은, 발광 소자(100) 내에 제2투광성 수지층(163)을 몰딩한 후, 상기 제2투광성 수지층(163)의 경화 전에 제1투명 필름(187)을 상기 제2투광성 수지층(163) 상에 부착할 수 있다.
In addition, the process of attaching the phosphor layer 180 on the light emitting device is a first step after molding the second light-transmitting resin layer 163 in the light-emitting device 100 and before curing the second light-transmitting resin layer 163. A transparent film 187 may be attached on the second light-transmitting resin layer 163 .

도 7은 도 2의 발광 소자의 다른 예이다. 도 7을 설명함에 있어서, 상기에 개시된 실시 예의 구성과 동일한 부분은 상기의 실시 예의 설명을 참조하기로 한다.7 is another example of the light emitting device of FIG. 2 . In describing FIG. 7 , the description of the above embodiment will be referred to for the same parts as the configuration of the above-disclosed embodiment.

도 7을 참조하면, 발광 소자는 몸체(110) 내에 복수의 캐비티(115,117), 및 상기 복수의 캐비티(115,117) 각각에 배치된 발광 칩(151,153), 상기 각 캐비티(115,117)에 투광성 수지층(161,163)을 포함하며, 상기 복수의 발광 칩(151,153) 중 상대적으로 장파장을 방출하는 제2발광 칩(153) 상에 형광체층(180)이 배치되며, 상대적으로 단파장을 발광하는 제1발광 칩(151) 상에 투광층(170)이 배치될 수 있다.Referring to FIG. 7, the light emitting device includes a plurality of cavities 115 and 117 in a body 110, light emitting chips 151 and 153 disposed in each of the plurality of cavities 115 and 117, and a light-transmitting resin layer ( 161 and 163), the phosphor layer 180 is disposed on the second light emitting chip 153 emitting relatively long wavelengths among the plurality of light emitting chips 151 and 153, and the first light emitting chip emitting relatively short wavelengths ( 151), a light-transmitting layer 170 may be disposed.

상기 형광체층(180), 제1 및 제2발광 칩(151,153)은 상기에 실시 예의 설명을 참조하기로 한다. 상기 투광층(170)은 제1캐비티(115) 상에 배치되며, 상기 제1발광 칩(151)과 수직 방향으로 오버랩될 수 있다. 상기 투광층(170)은 투명한 모세관 튜브 내에 투명한 수지 재질이 채워지거나, 투명한 유리 재질일 수 있으며, 이에 대해 한정하지는 않는다.The phosphor layer 180 and the first and second light emitting chips 151 and 153 will be referred to the description of the embodiment above. The light-transmitting layer 170 is disposed on the first cavity 115 and may overlap the first light-emitting chip 151 in a vertical direction. The light-transmitting layer 170 may be filled with a transparent resin material in a transparent capillary tube or made of a transparent glass material, but is not limited thereto.

상기 투광층(170)의 두께는 상기 형광체층(180)의 두께와 동일하거나 얇은 두께를 가질 수 있다. 이는 발광 소자 상에 투광층(170)과 형광체층(180)이 수평하게 배치됨으로써, 발광 소자의 표면을 수평한 면으로 제공할 수 있다.
The thickness of the light-transmitting layer 170 may be the same as or thinner than the thickness of the phosphor layer 180 . Since the light-transmitting layer 170 and the phosphor layer 180 are horizontally disposed on the light-emitting device, the surface of the light-emitting device can be provided as a horizontal surface.

도 8은 실시 예에 따른 발광 소자를 나타낸 다른 예이다. 도 8을 설명함에 있어서, 상기에 개시된 구성과 동일한 구성은 상기의 설명을 참조하기로 한다.8 is another example showing a light emitting device according to an embodiment. In describing FIG. 8 , the same configuration as the configuration disclosed above will refer to the above description.

도 8을 참조하면, 발광 소자(100)는 몸체(110)와, 상기 몸체(110)에 배치된 복수의 리드 프레임(121,131,141)과, 상기 복수의 리드 프레임(121,131,141)과 전기적으로 연결되며 서로 다른 피크 파장의 광(L1,L2)을 방출하는 발광 칩(151,153)와, 상기 발광 칩(151,153) 각각을 덮는 투광성 수지층(161,163)과, 상기 발광 칩(151,153) 중 상대적으로 장파장의 광(L2)을 방출하는 발광 칩(153) 상에 배치된 형광체층(180)을 포함한다.Referring to FIG. 8, the light emitting device 100 is electrically connected to a body 110, a plurality of lead frames 121, 131, and 141 disposed on the body 110, and the plurality of lead frames 121, 131, and 141, and is different from each other. The light emitting chips 151 and 153 emitting peak wavelength lights L1 and L2, the light-transmissive resin layers 161 and 163 covering the light emitting chips 151 and 153, respectively, and the light emitting chips 151 and 153 having relatively longer wavelengths (L2). ) and a phosphor layer 180 disposed on the light emitting chip 153 emitting light.

상기 몸체(110)의 제2캐비티(117)에는 형광체층(180)이 배치되며, 상기 형광체층(180)과 제2발광 칩(153) 사이에는 제2투광성 수지층(163)이 배치될 수 있다.A phosphor layer 180 may be disposed in the second cavity 117 of the body 110, and a second light-transmissive resin layer 163 may be disposed between the phosphor layer 180 and the second light emitting chip 153. there is.

상기 몸체(110)의 제2캐비티(117)에는 단차 구조(114A)가 배치되며, 상기 단차 구조(114A)는 몸체(110)의 상면보다 낮은 깊이를 갖고 단차진 형태로 배치될 수 있다. 상기 단차 구조(114A)에는 제2캐비티(117)의 바닥보다는 상기 몸체(110)의 상면(119)에 더 인접하게 배치될 수 있다. 상기 형광체층(180)은 상기 단차 구조(114A)의 표면에 접착제로 접착될 수 있으며, 이에 대해 한정하지는 않는다. 상기 접착제는 실리콘 또는 에폭시 재질이거나, 상기 제2투광성 수지층(163)과 동일한 재질일 수 있다.A stepped structure 114A is disposed in the second cavity 117 of the body 110, and the stepped structure 114A may have a depth lower than that of the upper surface of the body 110 and may be disposed in a stepped shape. The stepped structure 114A may be disposed closer to the upper surface 119 of the body 110 than to the bottom of the second cavity 117 . The phosphor layer 180 may be attached to the surface of the stepped structure 114A with an adhesive, but is not limited thereto. The adhesive may be made of silicone or epoxy, or may be made of the same material as the second light-transmitting resin layer 163 .

상기 단차 구조(114A)에는 상기 형광체층(180)의 외측 둘레가 배치될 수 있다. 상기 형광체층(180)의 상면은 상기 몸체(110)의 상면(119)과 동일하거나 낮게 배치될 수 있으며, 이 경우 상기 형광체층(180)의 상면이 상기 몸체(110)의 상면(119)보다 돌출되지 않게 되므로, 상기 형광체층(180)의 측면에 의한 광 누설을 방지할 수 있다. An outer circumference of the phosphor layer 180 may be disposed on the stepped structure 114A. The upper surface of the phosphor layer 180 may be disposed equal to or lower than the upper surface 119 of the body 110. In this case, the upper surface of the phosphor layer 180 is higher than the upper surface 119 of the body 110. Since it does not protrude, light leakage due to the side surface of the phosphor layer 180 can be prevented.

다른 예로서, 상기 형광체층(180)의 상면이 상기 몸체(110)의 상면(119)보다 돌출될 수 있으며, 이 경우 상기 제2투광성 수지층(163)의 높이 확보가 가능하며, 와이어(157)의 본딩 자유도가 개선될 수 있으며, 상기 형광체층(180)을 통한 광의 지향각 분포가 개선될 수 있다.As another example, the upper surface of the phosphor layer 180 may protrude beyond the upper surface 119 of the body 110. In this case, the height of the second light-transmitting resin layer 163 can be secured, and the wire 157 ) can be improved, and the beam angle distribution of light through the phosphor layer 180 can be improved.

상기 제2캐비티(117)의 단차 구조(114A)에 상기 형광체층(180)이 배치되므로, 상기 제1캐비티(115)와 상기 제2캐비티(117) 사이의 장벽부(114)는 상면 너비를 도 2의 구조보다는 줄여줄 수 있다. 이에 따라 발광 소자의 길이도 줄여줄 수 있다.
Since the phosphor layer 180 is disposed on the stepped structure 114A of the second cavity 117, the barrier portion 114 between the first cavity 115 and the second cavity 117 has a top surface width It may be reduced compared to the structure of FIG. 2 . Accordingly, the length of the light emitting device may be reduced.

도 9는 제2실시 예에 따른 발광 소자를 나타낸 측 단면도이다. 도 9를 설명함에 있어서, 상기에 개시된 실시 예와 동일한 구성은 상기에 개시된 실시 예의 설명을 참조하기로 한다.9 is a side cross-sectional view showing a light emitting device according to a second embodiment. In describing FIG. 9 , the description of the above-described embodiment will be referred to for the same configuration as that of the above-described embodiment.

도 9를 참조하면, 발광 소자는 몸체(110)와, 상기 몸체(110)에 배치된 복수의 리드 프레임(121,131,141)과, 상기 복수의 리드 프레임(121,131,141)과 전기적으로 연결되며 서로 다른 피크 파장의 광(L1,L2)을 방출하는 발광 칩(151,153)와, 상기 발광 칩(151,153) 중에서 제1발광 칩(151)을 덮는 제1투광성 수지층(161)과, 상기 제2발광 칩(153)을 덮는 형광체를 갖는 제2투광성 수지층(163A)을 포함할 수 있다. Referring to FIG. 9, the light emitting element is electrically connected to a body 110, a plurality of lead frames 121, 131, and 141 disposed on the body 110, and the plurality of lead frames 121, 131, and 141, and has different peak wavelengths. Light-emitting chips 151 and 153 emitting light L1 and L2, a first light-transmitting resin layer 161 covering the first light-emitting chip 151 among the light-emitting chips 151 and 153, and the second light-emitting chip 153 It may include a second light-transmitting resin layer 163A having a phosphor covering the .

상기 제1캐비티(115)에는 제1투광성 수지층(161)이 배치되며, 상기 제2캐비티(117)에는 제2투광성 수지층(163A)이 배치될 수 있다. 상기 제2투광성 수지층(163A)은 실시 예에 따른 형광체를 포함할 수 있다. 상기 제2발광 칩(153) 상에는 형광체를 갖는 제2투광성 수지층(163A)이 배치되므로, 별도로 몸체(110) 상에 형광체층을 배치하지 않아도 될 수 있다. A first light-transmitting resin layer 161 may be disposed in the first cavity 115 , and a second light-transmitting resin layer 163A may be disposed in the second cavity 117 . The second light-transmitting resin layer 163A may include a phosphor according to an embodiment. Since the second light-transmitting resin layer 163A having a phosphor is disposed on the second light emitting chip 153, it may not be necessary to separately dispose a phosphor layer on the body 110.

상기 제2투광성 수지층(163A)은 단층 또는 다층일 수 있으며, 단층인 경우 형광체를 갖는 층일 수 있으며, 다층인 경우 적어도 하나의 제1수지층과 상기 제1수지층 상의 형광체를 갖는 제2수지층의 적층 구조를 포함할 수 있다. 상기 적어도 하나의 제1수지층은 형광체를 포함하지 않는 층일 수 있다. The second light-transmitting resin layer 163A may be a single layer or a multi-layer, and in the case of a single layer, may be a layer having a phosphor, and in the case of a multi-layer, at least one first resin layer and a second number having a phosphor on the first resin layer. It may include a layered structure of strata. The at least one first resin layer may be a layer that does not contain a phosphor.

상기 형광체를 갖는 제2투광성 수지층(163A)은 상기 복수의 발광 칩(151,153) 중 상대적으로 장파장을 방출하는 제2발광 칩(153) 상에 배치될 수 있다. 실시 예에 따른 발광 소자는 제1발광 칩(151)으로부터 방출된 제1광(L1)이 파장 변환 없이 방출되므로, 상대적으로 단 파장의 청색 광에 의해 색 재현성을 개선시켜 줄 수 있다. 또한 형광체를 갖는 제2투광성 수지층(163A)의 여기 파장으로 제2발광 칩(153)으로부터 방출된 장파장의 제2광(L2)을 이용함으로써, 제2발광 칩(153)의 수명을 개선시켜 줄 수 있다.
The second light-transmitting resin layer 163A having the phosphor may be disposed on the second light-emitting chip 153 emitting a relatively long wavelength among the plurality of light-emitting chips 151 and 153 . In the light emitting device according to the embodiment, since the first light L1 emitted from the first light emitting chip 151 is emitted without wavelength conversion, color reproducibility can be improved by using relatively short wavelength blue light. In addition, by using the long-wavelength second light L2 emitted from the second light emitting chip 153 as an excitation wavelength of the second light emitting resin layer 163A having a phosphor, the lifespan of the second light emitting chip 153 is improved. can give

도 10은 제3실시 예에 따른 발광 소자를 나타낸 측 단면도이다. 도 10을 설명함에 있어서, 상기에 개시된 실시 예와 동일한 구성은 상기에 개시된 실시 예의 설명을 참조하기로 한다.10 is a side cross-sectional view showing a light emitting device according to a third embodiment. In describing FIG. 10 , the same configuration as the above-described embodiment will be referred to the description of the above-described embodiment.

도 10을 참조하면, 발광 소자는 몸체(110)와, 상기 몸체(110)에 배치된 복수의 리드 프레임(121,131,141)과, 상기 복수의 리드 프레임(121,131,141) 중 적어도 2개에 전기적으로 연결되며 서로 다른 피크 파장의 광(L1,L2)을 방출하는 발광 칩(151A,153A)와, 상기 발광 칩(151A,153A) 각각을 덮는 투광성 수지층(161,163)과, 상기 복수의 발광 칩(151A,153A) 중 상대적으로 장파장의 광을 방출하는 제2발광 칩(153) 상에 배치된 형광체층(180A)을 포함할 수 있다. 상기 제1 및 제2발광 칩(151A,153A)으로부터 방출된 광(L1,L2)과 상기 형광체층(180A)의 구성은 도 2의 발광 칩(151,153)과 형광체층(180)의 설명을 참조하기로 한다.Referring to FIG. 10, the light emitting element is electrically connected to a body 110, a plurality of lead frames 121, 131, and 141 disposed on the body 110, and at least two of the plurality of lead frames 121, 131, and 141, and is connected to each other. Light emitting chips 151A and 153A emitting light L1 and L2 of different peak wavelengths, light-transmissive resin layers 161 and 163 covering each of the light emitting chips 151A and 153A, and the plurality of light emitting chips 151A and 153A. ) may include a phosphor layer 180A disposed on the second light emitting chip 153 emitting light of a relatively long wavelength. For the structure of the light emitting chips L1 and L2 emitted from the first and second light emitting chips 151A and 153A and the phosphor layer 180A, refer to the description of the light emitting chips 151 and 153 and the phosphor layer 180 of FIG. 2 . I'm going to do it.

상기 제1 및 제2발광 칩(151A,153A) 중 적어도 하나 또는 모두는 플립 칩 방식으로 배치될 수 있다. 상기 제1발광 칩(151A)은 제1리드 프레임(121)과 상기 제2리드 프레임(131)의 제1프레임부(132) 상에 플립 칩 타입으로 배치되고, 전기적으로 연결될 수 있다. 상기 제2발광 칩(153A)은 상기 제2리드 프레임(131)의 제2프레임부(134)와 상기 제3리드 프레임(141) 상에 플립 칩 타입으로 배치되고 전기적으로 연결될 수 있다. 상기 제1 및 제2발광 칩(151A,153A)은 상부에 투광성 기판이거나 반도체층일 수 있으며, 이에 대해 한정하지는 않는다. At least one or both of the first and second light emitting chips 151A and 153A may be disposed in a flip chip method. The first light emitting chip 151A may be disposed on the first frame part 132 of the first lead frame 121 and the second lead frame 131 in a flip chip type, and may be electrically connected to each other. The second light emitting chip 153A may be disposed on the second frame portion 134 of the second lead frame 131 and the third lead frame 141 in a flip chip type and electrically connected to each other. The first and second light-emitting chips 151A and 153A may be a light-transmitting substrate or a semiconductor layer on top, but are not limited thereto.

상기 형광체층(180A)은 제2캐비티(117) 내에 배치될 수 있다. 상기 형광체층(180A)은 제2투광성 수지층(163) 내에 배치될 수 있다. 상기 형광체층(180A)은 상기 제2발광 칩(153A) 상에 접촉될 수 있다. 상기 형광체층(180A)은 상기 제2발광 칩(153A)의 상면에 접촉될 수 있으며, 내부의 형광체는 상기에 개시된 형광체일 수 있으며, 이에 대해 한정하지는 않는다. 상기 형광체층(180A)은 상기 제2발광 칩(153)의 상면 면적보다 넓은 면적일 수 있으며, 이에 대해 한정하지는 않는다. The phosphor layer 180A may be disposed in the second cavity 117 . The phosphor layer 180A may be disposed in the second light-transmitting resin layer 163 . The phosphor layer 180A may contact the second light emitting chip 153A. The phosphor layer 180A may contact the upper surface of the second light emitting chip 153A, and the phosphor therein may be the phosphor described above, but is not limited thereto. The phosphor layer 180A may have a larger area than the upper surface area of the second light emitting chip 153, but is not limited thereto.

상기 형광체층(180A)은 상기 복수의 발광 칩(151,153) 중 상대적으로 장파장을 방출하는 제2발광 칩(153A) 상에 배치될 수 있다. 실시 예에 따른 발광 소자는 제1발광 칩(151A)으로부터 방출된 제1광(L1)이 파장 변환 없이 방출되므로, 상대적으로 단 파장의 청색 광에 의해 색 재현성을 개선시켜 줄 수 있다. 또한 형광체층(180A)의 여기 파장으로 제2발광 칩(153A)으로부터 방출된 장파장의 제2광(L2)을 이용함으로써, 제2발광 칩(153A)의 수명을 개선시켜 줄 수 있다.
The phosphor layer 180A may be disposed on a second light emitting chip 153A emitting a relatively long wavelength among the plurality of light emitting chips 151 and 153 . In the light emitting device according to the embodiment, since the first light L1 emitted from the first light emitting chip 151A is emitted without wavelength conversion, color reproducibility can be improved by relatively short-wavelength blue light. In addition, by using the long-wavelength second light L2 emitted from the second light emitting chip 153A as the excitation wavelength of the phosphor layer 180A, the lifespan of the second light emitting chip 153A can be improved.

도 11은 제4실시 예에 따른 발광 소자를 나타낸 측 단면도이다. 도 11을 설명함에 있어서, 상기에 개시된 실시 예와 동일한 구성은 상기에 개시된 실시 예의 설명을 참조하기로 한다.11 is a side cross-sectional view showing a light emitting device according to a fourth embodiment. In describing FIG. 11 , the description of the above-described embodiment will be referred to for the same configuration as that of the above-described embodiment.

도 11을 참조하면, 발광 소자는 몸체(110)와, 상기 몸체(110)에 배치된 복수의 리드 프레임(121,131,141)과, 상기 복수의 리드 프레임(121,131,141)과 전기적으로 연결되며 서로 다른 피크 파장의 광(L1,L2)을 방출하는 발광 칩(151,153)와, 상기 발광 칩(151,153) 각각을 덮는 투광성 수지층(161,163)과, 상기 복수의 발광 칩(1511,53) 중 상대적으로 장파장의 광을 방출하는 제2발광 칩(153)의 주변에 배치된 형광체층(180B)을 포함할 수 있다. 상기 제1 및 제2발광 칩(151,153)으로부터 방출된 광(L1,L2)과 상기 형광체층(180B)의 구성은 도 2의 발광 칩(151,153)과 형광체층(180)의 설명을 참조하기로 한다.Referring to FIG. 11, the light emitting element is electrically connected to a body 110, a plurality of lead frames 121, 131, and 141 disposed on the body 110, and the plurality of lead frames 121, 131, and 141, and has different peak wavelengths. The light-emitting chips 151 and 153 emitting light L1 and L2, the light-transmitting resin layers 161 and 163 covering the light-emitting chips 151 and 153, respectively, and the light of a relatively long wavelength among the plurality of light-emitting chips 1511 and 53. A phosphor layer 180B disposed around the second light emitting chip 153 that emits light may be included. The structure of the light emitting chips L1 and L2 emitted from the first and second light emitting chips 151 and 153 and the phosphor layer 180B is described with reference to the description of the light emitting chips 151 and 153 and the phosphor layer 180 of FIG. 2 . do.

상기 형광체층(180B)은 제2캐비티(117) 내에 배치될 수 있다. 상기 형광체층(180B)는 제2투광성 수지층(163) 내에 배치될 수 있다. 상기 형광체층(180B)는 복수의 발광 칩(151,153) 중 상대적으로 장파장의 광을 방출하는 제2발광 칩(153)의 둘레에 배치될 수 있다. 상기 형광체층(180B)은 상기 제2캐비티(117)의 둘레 면(117A)에 배치되어, 상기 제2발광 칩(153)으로부터 방출된 제2광(L2)의 일부를 파장 변환하게 된다. 상기 형광체층(180B)은 상기 제2캐비티(117)의 둘레 면(117A)의 일부 또는 전 영역에 배치될 수 있다. 상기 형광체층(180B)의 하부는 제2리드 프레임(131)의 제2프레임부(134) 및 제3리드 프레임(141)에 접촉되거나 이격될 수 있다. The phosphor layer 180B may be disposed in the second cavity 117 . The phosphor layer 180B may be disposed in the second light-transmitting resin layer 163 . The phosphor layer 180B may be disposed around the second light emitting chip 153 emitting light of a relatively long wavelength among the plurality of light emitting chips 151 and 153 . The phosphor layer 180B is disposed on the circumferential surface 117A of the second cavity 117 to convert a portion of the second light L2 emitted from the second light emitting chip 153 into a wavelength. The phosphor layer 180B may be disposed on a part or the entire area of the circumferential surface 117A of the second cavity 117 . A lower portion of the phosphor layer 180B may contact or be spaced apart from the second frame portion 134 and the third lead frame 141 of the second lead frame 131 .

실시 예에 따른 발광 소자는 제1발광 칩(151)으로부터 방출된 제1광(L1)이 파장 변환 없이 방출되므로, 상대적으로 단 파장의 청색 광에 의해 색 재현성을 개선시켜 줄 수 있다. 또한 형광체층(180B)의 여기 파장으로 제2발광 칩(153)으로부터 방출된 장파장의 제2광(L2)을 이용함으로써, 제2발광 칩(153)의 수명을 개선시켜 줄 수 있다.
In the light emitting device according to the embodiment, since the first light L1 emitted from the first light emitting chip 151 is emitted without wavelength conversion, color reproducibility can be improved by using relatively short wavelength blue light. In addition, by using the long-wavelength second light L2 emitted from the second light emitting chip 153 as an excitation wavelength of the phosphor layer 180B, the lifespan of the second light emitting chip 153 can be improved.

도 12는 제4실시 예에 따른 발광 소자를 나타낸 측 단면도이다. 도 12를 설명함에 있어서, 상기에 개시된 실시 예와 동일한 구성은 상기에 개시된 실시 예의 설명을 참조하기로 한다.12 is a side cross-sectional view showing a light emitting device according to a fourth embodiment. In describing FIG. 12 , the description of the above-described embodiment will be referred to for the same configuration as that of the above-described embodiment.

도 12를 참조하면, 발광 소자는 몸체(110)와, 상기 몸체(110)에 배치된 복수의 리드 프레임(121,131,141)과, 상기 복수의 리드 프레임(121,131,141)과 전기적으로 연결되며 서로 다른 피크 파장의 광(L1,L2)을 방출하는 발광 칩(151,153)와, 상기 발광 칩(151,153) 각각을 덮는 투광성 수지층(161,163)과, 상기 복수의 발광 칩(151,153) 중 상대적으로 장파장의 광을 방출하는 발광 칩(153) 상에 배치된 형광체층(180)을 포함할 수 있다. Referring to FIG. 12, the light emitting element is electrically connected to a body 110, a plurality of lead frames 121, 131, and 141 disposed on the body 110, and the plurality of lead frames 121, 131, and 141, and has different peak wavelengths. Light-emitting chips 151 and 153 emitting light L1 and L2, light-transmissive resin layers 161 and 163 covering each of the light-emitting chips 151 and 153, and light-emitting chips 151 and 153 that emit light of a relatively long wavelength. A phosphor layer 180 disposed on the light emitting chip 153 may be included.

실시 예에 따른 발광 소자는 형광체층(180) 상에 광학 필터(190)를 포함할 수 있다. 상기 광학 필터(190)는 상기 제2발광 칩(153)으로부터 방출된 제2광(L2)의 피크 파장을 반사하고 파장 변환된 광만을 통과시켜 준다. 이에 따라 상기 광학 필터(190)로 방출된 광은 형광체층(180)에 의해 파장 변환된 제3광(L3)일 수 있다. 이러한 발광 소자는 상기 제1발광 칩(151)으로부터 방출된 제1광(L1)과 상기 형광체층(180)에 의해 방출된 제3광(L3)이 혼합된 스펙트럼을 제공할 수 있다. 이에 따라 청색 파장은 제2광의 피크 파장은 제거되고 제1발광 칩(151)으로부터 방출된 단파장의 피크 파장(도 19의 λ1)만으로 구현될 수 있어, 색 순도 및 색 재현성을 더 개선시켜 줄 수 있다.
The light emitting device according to the embodiment may include an optical filter 190 on the phosphor layer 180 . The optical filter 190 reflects the peak wavelength of the second light L2 emitted from the second light emitting chip 153 and passes only the wavelength-converted light. Accordingly, the light emitted through the optical filter 190 may be the third light L3 whose wavelength is converted by the phosphor layer 180 . Such a light emitting device may provide a mixed spectrum of the first light L1 emitted from the first light emitting chip 151 and the third light L3 emitted by the phosphor layer 180 . Accordingly, the blue wavelength can be implemented with only the peak wavelength of the short wavelength (λ1 in FIG. 19) emitted from the first light emitting chip 151 while removing the peak wavelength of the second light, thereby further improving color purity and color reproducibility. there is.

도 13은 제5실시 예에 따른 발광 소자를 나타낸 측 단면도이다. 도 13을 설명함에 있어서, 상기에 개시된 실시 예와 동일한 구성은 상기에 개시된 실시 예의 설명을 참조하기로 한다.13 is a side cross-sectional view showing a light emitting device according to a fifth embodiment. In describing FIG. 13 , the description of the above-described embodiment will be referred to for the same configuration as that of the above-described embodiment.

도 13을 참조하면, 발광 소자는 몸체(210)와, 상기 몸체(210)에 배치된 복수의 리드 프레임(221,225,231,235)과, 상기 복수의 리드 프레임(221,225,231,235)과 전기적으로 연결되며 서로 다른 피크 파장의 광(L1,L2)을 방출하는 발광 칩(151,153)와, 상기 발광 칩(151,153) 각각을 덮는 투광성 수지층(161,163)과, 상기 복수의 발광 칩(151,153) 중 상대적으로 장파장의 광(L2)을 방출하는 제2발광 칩(153) 상에 배치된 형광체층(180)을 포함할 수 있다. 상기 제1 및 제2발광 칩(151,153)으로부터 방출된 광(L1,L2)과 상기 형광체층(180)의 구성은 도 2의 설명을 참조하기로 한다. Referring to FIG. 13, the light emitting element is electrically connected to a body 210, a plurality of lead frames 221, 225, 231, 235 disposed on the body 210, and the plurality of lead frames 221, 225, 231, 235, and has different peak wavelengths. Light-emitting chips 151 and 153 emitting light L1 and L2, light-transmissive resin layers 161 and 163 covering each of the light-emitting chips 151 and 153, and light L2 having a relatively longer wavelength among the plurality of light-emitting chips 151 and 153 It may include a phosphor layer 180 disposed on the second light emitting chip 153 emitting light. The structure of the light L1 and L2 emitted from the first and second light emitting chips 151 and 153 and the phosphor layer 180 will be described with reference to FIG. 2 .

상기 몸체(210)는 세라믹 재질로 구현될 수 있어, 발광 소자의 방열 효율을 개선시켜 줄 수 있다. 상기 세라믹 재질은 동시 소성되는 저온 소성 세라믹(LTCC: low temperature co-fired ceramic) 또는 고온 소성 세라믹(HTCC: high temperature co-fired ceramic)을 포함한다. 상기 몸체(210)의 재질은 예컨대, SiO2, SixOy, Si3N4, SixNy, SiOxNy, Al2O3, 또는 AlN일 수 있으며, 열 전도도가 140 W/mK 이상인 금속 질화물로 형성할 수 있다.The body 210 may be implemented with a ceramic material, thereby improving heat dissipation efficiency of the light emitting device. The ceramic material includes co-fired low temperature co-fired ceramic (LTCC) or high temperature co-fired ceramic (HTCC). The material of the body 210 may be, for example, SiO 2 , Si x O y , Si 3 N 4 , Si x N y , SiO x N y , Al 2 O 3 , or AlN, and the thermal conductivity is 140 W/ It can be formed from metal nitrides with mK or higher.

상기 몸체(210)는 제1 및 제2캐비티(215,217)을 포함할 수 있으며, 상기 제1,2캐비티(215,217)의 측면은 수직한 면이거나 경사진 면이거나 단차진 면일 수 있다. 상기 제1,2캐비티(215,217)에는 적어도 2개의 리드 프레임이 배치될 수 있다. 상기 제1캐비티(215)에는 실시 예에 따른 제1발광 칩(151) 및 제1투광성 수지층(161)이 배치되며, 상기 제2캐비티(217)에는 실시 예에 따른 제2발광 칩(153) 및 제2투광성 수지층(163)이 배치될 수 있다. The body 210 may include first and second cavities 215 and 217, and side surfaces of the first and second cavities 215 and 217 may be vertical, inclined, or stepped. At least two lead frames may be disposed in the first and second cavities 215 and 217 . The first light emitting chip 151 according to the embodiment and the first light-transmitting resin layer 161 are disposed in the first cavity 215, and the second light emitting chip 153 according to the embodiment is disposed in the second cavity 217. ) and the second light-transmitting resin layer 163 may be disposed.

상기 몸체(210)는 제1,2캐비티(215,217)을 갖는 반사부(213)와, 상기 반사부(213)을 지지하는 지지부(211)을 포함한다. 상기 제1,2캐비티(215,217) 사이의 영역은 장벽부(214)를 포함할 수 있다. The body 210 includes a reflection part 213 having first and second cavities 215 and 217 and a support part 211 supporting the reflection part 213 . A region between the first and second cavities 215 and 217 may include a barrier part 214 .

상기 제1발광 칩(151)은 제1 및 제2리드 프레임(221,225) 중 적어도 하나의 위에 배치될 수 있고 상기 제1 및 제2리드 프레임(221,225)과 와이어(155)로 연결될 수 있다. 상기 제2발광 칩(153)은 제3 및 제4리드 프레임(231,235) 중 적어도 하나의 위에 배치될 수 있고 상기 제3 및 제4리드 프레임(231,235)과 와이어(157)로 연결될 수 있다. 상기 제1 및 제2발광 칩(151,153)은 다른 예로서, 플립 칩 방식으로 배치될 수 있으며, 이에 대해 한정하지는 않는다. The first light emitting chip 151 may be disposed on at least one of the first and second lead frames 221 and 225 and may be connected to the first and second lead frames 221 and 225 through a wire 155. The second light emitting chip 153 may be disposed on at least one of the third and fourth lead frames 231 and 235 and may be connected to the third and fourth lead frames 231 and 235 through a wire 157. As another example, the first and second light emitting chips 151 and 153 may be arranged in a flip chip method, but are not limited thereto.

상기 몸체(210) 내에는 복수의 연결 전극(222,227,232,237)이 배치되고, 상기 몸체(210)의 하면에는 복수의 리드 전극(223,226,233,236)이 배치될 수 있다. 상기 연결 전극(222,227,232,237)은 서로 다른 위치에 배치된 제1 내지 제4연결 전극(222,227,232,237)을 포함하며, 상기 리드 전극(223,226,233,236)은 서로 다른 위치에 배치된 제1 내지 제4리드 전극(223,226,233,236)을 포함할 수 있다. A plurality of connection electrodes 222 , 227 , 232 , and 237 may be disposed in the body 210 , and a plurality of lead electrodes 223 , 226 , 233 , and 236 may be disposed on a lower surface of the body 210 . The connection electrodes 222, 227, 232, and 237 include first to fourth connection electrodes 222, 227, 232, and 237 disposed at different positions, and the lead electrodes 223, 226, 233, and 236 include first to fourth lead electrodes 223, 226, 233, and 236 disposed at different positions. can include

상기 제1캐비티(215)에 배치된 제1리드 프레임(221)은 제1연결 전극(222)을 통해 제1리드 전극(223)에 연결되며, 제2리드 프레임(225)은 제2연결 전극(227)을 통해 제2리드 전극(226)에 연결될 수 있다. 상기 제2캐비티(217)에 배치된 제3리드 프레임(231)은 제3연결 전극(232)을 통해 제3리드 전극(233)에 연결되며, 제4리드 프레임(235)은 제4연결 전극(237)을 통해 제4리드 전극(236)에 연결될 수 있다. 상기 제1 및 제2발광 칩(151,153)은 서로 병렬로 연결되거나, 직렬로 연결될 수 있으며, 이에 대해 한정하지는 않는다.The first lead frame 221 disposed in the first cavity 215 is connected to the first lead electrode 223 through the first connection electrode 222, and the second lead frame 225 is connected to the second connection electrode. It may be connected to the second lead electrode 226 through 227. The third lead frame 231 disposed in the second cavity 217 is connected to the third lead electrode 233 through the third connection electrode 232, and the fourth lead frame 235 is connected to the fourth connection electrode. It may be connected to the fourth lead electrode 236 through 237. The first and second light emitting chips 151 and 153 may be connected in parallel or in series, but are not limited thereto.

여기서, 상기 제2 및 제3리드 프레임(225,231)은 하나의 리드 프레임이거나, 서로 연결될 수 있다. 또는 상기 제2 및 제3리드 전극(226,233)은 하나의 리드 전극이거나 서로 연결될 수 있으며, 이에 대해 한정하지는 않는다. 상기 제1 및 제2발광 칩(151,153)은 서로 직렬로 연결될 수 있다. Here, the second and third lead frames 225 and 231 may be one lead frame or may be connected to each other. Alternatively, the second and third lead electrodes 226 and 233 may be one lead electrode or connected to each other, but is not limited thereto. The first and second light emitting chips 151 and 153 may be connected in series to each other.

상기 형광체층(180)은 청색 파장 범위내에서 상대적으로 장파장의 광(L2)을 방출하는 제2발광 칩(153) 상에 배치될 수 있다. 상기 형광체층(180)은 상기 제2캐비티(217) 및 제2투광성 수지층(163) 상에 배치될 수 있다. 실시 예에 따른 발광 소자는 제1발광 칩(151)으로부터 방출된 제1광(L1)이 파장 변환 없이 방출되므로, 상대적으로 단 파장의 청색 광에 의해 색 재현성을 개선시켜 줄 수 있다. 또한 형광체층(180)의 여기 파장으로 제2발광 칩(153)으로부터 방출된 장파장의 제2광(L2)을 이용함으로써, 제2발광 칩(153)의 수명을 개선시켜 줄 수 있다.
The phosphor layer 180 may be disposed on the second light emitting chip 153 emitting light L2 of a relatively long wavelength within a blue wavelength range. The phosphor layer 180 may be disposed on the second cavity 217 and the second light-transmitting resin layer 163 . In the light emitting device according to the embodiment, since the first light L1 emitted from the first light emitting chip 151 is emitted without wavelength conversion, color reproducibility can be improved by using relatively short wavelength blue light. In addition, by using the long-wavelength second light L2 emitted from the second light-emitting chip 153 as the excitation wavelength of the phosphor layer 180, the lifespan of the second light-emitting chip 153 can be improved.

도 14는 실시 예에 따른 발광 소자를 갖는 라이트 유닛을 나타낸 도면이다. 실시 예에 따른 라이트 유닛은 발광 모듈일 수 있으며, 이에 대해 한정하지는 않는다.14 is a view illustrating a light unit having a light emitting device according to an embodiment. A light unit according to an embodiment may be a light emitting module, but is not limited thereto.

도 14를 참조하면, 라이트 유닛은 회로 기판(310) 상에 하나 또는 복수의 발광 소자(100)가 배치될 수 있다. 상기 발광 소자(100)는 실시 예에 따른 발광 소자를 포함할 수 있다. 상기 발광 소자(100)는 상기 회로 기판(310) 상에 배치되며 상기 회로 기판(310)의 회로 패턴과 전기적으로 연결될 수 있다. Referring to FIG. 14 , in the light unit, one or a plurality of light emitting devices 100 may be disposed on a circuit board 310 . The light emitting device 100 may include a light emitting device according to an embodiment. The light emitting device 100 is disposed on the circuit board 310 and may be electrically connected to a circuit pattern of the circuit board 310 .

상기 회로 기판(310)은 회로패턴을 포함하는 인쇄회로기판(PCB, Printed Circuit Board)일 수 있다. 다만, 상기 회로 기판은 수지 재질의 PCB, 메탈 코어 PCB(MCPCB, Metal Core PCB), 연성 PCB(FPCB, Flexible PCB) 등을 포함할 수도 있으며, 이에 대해 한정하지는 않는다.The circuit board 310 may be a printed circuit board (PCB) including a circuit pattern. However, the circuit board may include a PCB made of resin, a metal core PCB (MCPCB), a flexible PCB (FPCB), and the like, but is not limited thereto.

상기 회로 기판(310) 상에는 상기 발광 소자(100)가 행 또는/및 열로 배열될 수 있으며, 이에 대해 한정하지는 않는다. 실시 예에 따른 라이트 유닛은 회로 기판(310) 상에서 제1발광 칩(151)으로부터 방출된 제1광(L1)이 파장 변환 없이 방출되므로, 상대적으로 단 파장의 청색 광에 의해 색 재현성을 개선시켜 줄 수 있다. 또한 형광체층(180)의 여기 파장으로 제2발광 칩(153)으로부터 방출된 장파장의 제2광(L2)을 이용함으로써, 제2발광 칩(153)의 수명을 개선시켜 줄 수 있다.
The light emitting devices 100 may be arranged in rows or/and columns on the circuit board 310, but is not limited thereto. In the light unit according to the embodiment, since the first light L1 emitted from the first light emitting chip 151 on the circuit board 310 is emitted without wavelength conversion, color reproducibility is improved by relatively short wavelength blue light. can give In addition, by using the long-wavelength second light L2 emitted from the second light-emitting chip 153 as the excitation wavelength of the phosphor layer 180, the lifespan of the second light-emitting chip 153 can be improved.

도 15는 실시 예에 따른 발광 소자를 갖는 라이트 유닛의 다른 예를 나타낸 도면이다. 실시 예에 따른 라이트 유닛은 발광 모듈일 수 있으며, 이에 대해 한정하지는 않는다.15 is a view showing another example of a light unit having a light emitting device according to an embodiment. A light unit according to an embodiment may be a light emitting module, but is not limited thereto.

도 15를 참조하면, 라이트 유닛은 회로 기판(310) 상에 복수의 발광 소자(101,103)가 배치될 수 있으며, 상기 복수의 발광 소자(101)는 소정의 간격(G1)을 갖고 인접하게 배치될 수 있다. 상기 복수의 발광 소자(101,103) 간의 간격(G1)은 각 발광 소자(101,103)로부터 방출된 광(L1,L2,L3)이 서로 혼색될 수 있는 거리 이내로 이격될 수 있다. Referring to FIG. 15 , in the light unit, a plurality of light emitting elements 101 and 103 may be disposed on a circuit board 310, and the plurality of light emitting elements 101 may be disposed adjacent to each other with a predetermined interval G1. can The distance G1 between the plurality of light emitting devices 101 and 103 may be spaced within a distance at which the light rays L1 , L2 , and L3 emitted from the light emitting devices 101 and 103 may mix with each other.

상기 라이트 유닛은 실시 예에 개시된 제1광(L1)의 피크 파장을 방출하는 제1발광 칩(151)을 갖는 제1발광 소자(101)와, 실시 예에 개시된 제2광(L2)의 피크 파장을 방출하는 제2발광 칩(153)을 갖는 제2발광 소자(103)가 서로 분리된 형태로 배치될 수 있다. 이러한 상기 제1 및 제2발광 소자(101,103)의 광 출사 영역을 하나의 조명 영역으로 정의할 수 있다. The light unit includes a first light emitting element 101 having a first light emitting chip 151 emitting a peak wavelength of the first light L1 disclosed in the embodiment, and a peak of the second light L2 disclosed in the embodiment. The second light emitting devices 103 having second light emitting chips 153 emitting wavelengths may be disposed in a form separated from each other. The light emission areas of the first and second light emitting devices 101 and 103 may be defined as one lighting area.

상기 제1발광 소자(101)는 몸체(110)의 제1캐비티(115) 내에 배치된 제1발광 칩(151)으로부터 단파장의 제1광(L1)을 방출하며, 상기 제1캐비티(115) 내에는 복수의 리드 프레임(121,141)이 상기 제1발광 칩(151)과 연결될 수 있다. 상기 제2발광 소자(103)는 몸체(110)의 제2캐비티(117) 내에 배치된 제2발광 칩(153)으로부터 장파장의 제2광(L2)이 방출되며, 상기 제2캐비티(117) 내에는 복수의 리드 프레임(121,143)이 상기 제2발광 칩(153)과 연결될 수 있다. The first light emitting device 101 emits first light L1 of short wavelength from the first light emitting chip 151 disposed in the first cavity 115 of the body 110, and Inside, a plurality of lead frames 121 and 141 may be connected to the first light emitting chip 151 . In the second light emitting device 103, long wavelength second light L2 is emitted from the second light emitting chip 153 disposed in the second cavity 117 of the body 110, and the second light L2 is emitted from the second cavity 117. Inside, a plurality of lead frames 121 and 143 may be connected to the second light emitting chip 153 .

상기 제2발광 칩(153) 상에는 형광체층(180)이 배치될 수 있다. 상기 형광체층(180)은 실시 예에 따른 형광체를 포함할 수 있다. 상기 제1,2발광 칩(151,153)은 청색 광을 방출할 수 있으며 상기 제2발광 칩(153)은 상기 제1발광 칩(151)으로부터 방출된 제1광(L1)의 피크 파장보다 장파장의 제2광(L2)을 방출할 수 있다. 상기 제1 및 제2발광 칩(151,153)과 형광체층(180)은 실시 예에 개시된 설명을 참조하기로 한다.A phosphor layer 180 may be disposed on the second light emitting chip 153 . The phosphor layer 180 may include a phosphor according to an embodiment. The first and second light-emitting chips 151 and 153 can emit blue light, and the second light-emitting chip 153 has a wavelength longer than the peak wavelength of the first light L1 emitted from the first light-emitting chip 151. A second light L2 may be emitted. Descriptions of the first and second light emitting chips 151 and 153 and the phosphor layer 180 will be referred to in the embodiments.

실시 예에 따른 라이트 유닛은 회로 기판(310) 상에서 발광 소자(101)의 제1발광 칩(151)으로부터 방출된 제1광(L1)을 파장 변환 없이 방출하므로, 상대적으로 단 파장의 청색 광에 의해 색 재현성을 개선시켜 줄 수 있다. 또한 제2발광 소자(103)는 형광체층(180)의 여기 파장으로 제2발광 칩(153)으로부터 방출된 장파장의 제2광(L2)을 이용함으로써, 제2발광 칩(153)의 수명을 개선시켜 줄 수 있다.
Since the light unit according to the embodiment emits the first light L1 emitted from the first light emitting chip 151 of the light emitting element 101 on the circuit board 310 without converting the wavelength, relatively short wavelength blue light is emitted. color reproducibility can be improved. In addition, the second light-emitting element 103 uses the long-wavelength second light L2 emitted from the second light-emitting chip 153 as an excitation wavelength of the phosphor layer 180, thereby shortening the lifespan of the second light-emitting chip 153. can improve

도 16은 실시 예에 따른 발광 칩들을 갖는 라이트 유닛의 다른 예를 나타낸 도면이다. 실시 예에 따른 라이트 유닛은 발광 모듈일 수 있으며, 이에 대해 한정하지는 않는다.16 is a diagram illustrating another example of a light unit having light emitting chips according to an embodiment. A light unit according to an embodiment may be a light emitting module, but is not limited thereto.

도 16을 참조하면, 라이트 유닛은 회로 기판(330) 상에 복수의 발광 칩(151,153)이 배치되며, 상기 복수의 발광 칩(151,153) 중에서 상대적으로 장파장의 광을 방출하는 발광 칩(153) 상에 형광체층(180)이 배치될 수 있다. 제1발광 칩(151), 제2발광 칩(153) 및 형광체층(180)은 실시 예에 개시된 구성을 참조하기로 한다.Referring to FIG. 16, the light unit has a plurality of light emitting chips 151 and 153 disposed on a circuit board 330, and among the plurality of light emitting chips 151 and 153, the light emitting chip 153 emitting light of a relatively long wavelength A phosphor layer 180 may be disposed thereon. For the first light emitting chip 151, the second light emitting chip 153, and the phosphor layer 180, the structure disclosed in the embodiment will be referred to.

상기 회로 기판(330)에는 반사체(335)가 배치되며, 상기 반사체(335)는 상기 제1발광 칩(151)과 제2발광 칩(153)의 외측에 배치될 수 있다. 상기 제1 및 제2발광 칩(151,153) 사이에는 측벽부(334)가 배치되며, 상기 측벽부(334)는 상기 반사체(335)의 재질과 동일한 재질로 형성될 수 있다. 상기 반사체(335)는 백색 수지 재질이거나 솔더 레지스터 재질일 수 있으며, 이에 대해 한정하지는 않는다. A reflector 335 is disposed on the circuit board 330 , and the reflector 335 may be disposed outside the first light emitting chip 151 and the second light emitting chip 153 . A sidewall portion 334 is disposed between the first and second light emitting chips 151 and 153, and the sidewall portion 334 may be formed of the same material as that of the reflector 335. The reflector 335 may be a white resin material or a solder resist material, but is not limited thereto.

상기 제1발광 칩(151)은 제1캐비티(315) 내에 배치된 제1투광성 수지층(361)에 몰딩되며, 상기 제2발광 칩(153)은 제2캐비티(317) 내의 제2투광성 수지층(363)에 몰딩될 수 있다. 상기 제1 및 제2투광성 수지층(361,363)은 실리콘 또는 에폭시와 같은 수지 재질을 포함할 수 있다. 상기 형광체층(180)은 상기 제2투광성 수지층(363) 상에 배치되어, 상기 제2발광 칩(153)으로부터 방출된 광을 변환하게 된다. 실시 예에 따른 라이트 유닛은 제1발광 칩(151)으로부터 방출된 제1광(L1)이 파장 변환 없이 방출되므로, 상대적으로 단 파장의 청색 광에 의해 색 재현성을 개선시켜 줄 수 있다. 또한 형광체층(180)의 여기 파장으로 제2발광 칩(153)으로부터 방출된 장파장의 제2광(L2)을 이용함으로써, 제2발광 칩(153)의 수명을 개선시켜 줄 수 있다.
The first light-emitting chip 151 is molded into a first light-transmitting resin layer 361 disposed in a first cavity 315, and the second light-emitting chip 153 is a second light-transmitting resin layer in a second cavity 317. It can be molded into the stratum 363 . The first and second light-transmitting resin layers 361 and 363 may include a resin material such as silicone or epoxy. The phosphor layer 180 is disposed on the second light-transmitting resin layer 363 to convert light emitted from the second light emitting chip 153 . In the light unit according to the embodiment, since the first light L1 emitted from the first light emitting chip 151 is emitted without wavelength conversion, color reproducibility can be improved by using relatively short wavelength blue light. In addition, by using the long-wavelength second light L2 emitted from the second light-emitting chip 153 as the excitation wavelength of the phosphor layer 180, the lifespan of the second light-emitting chip 153 can be improved.

도 17은 실시 예에 따른 발광 소자 또는 라이트 유닛의 발광 칩의 예를 나타낸 도면이다.17 is a diagram illustrating an example of a light emitting device or a light emitting chip of a light unit according to an embodiment.

도 17을 참조하면, 발광 칩(151,153)은 제1도전형 반도체층(41)과, 상기 제1도전형 반도체층(41) 상에 배치된 활성층(50)과, 상기 활성층(50) 상에 배치된 전자 차단층(71)과, 상기 전자 차단층(71) 상에 배치된 제2 도전형 반도체층(75)을 포함할 수 있다.Referring to FIG. 17 , the light emitting chips 151 and 153 include a first conductive semiconductor layer 41 , an active layer 50 disposed on the first conductive semiconductor layer 41 , and an active layer 50 formed on the active layer 50 . An electron blocking layer 71 disposed thereon and a second conductivity type semiconductor layer 75 disposed on the electron blocking layer 71 may be included.

상기 발광 칩(151,153)은 제1도전형 반도체층(41) 아래에 버퍼층(31) 및 기판(21) 중 하나 이상 또는 모두를 포함할 수 있다. 상기 발광 칩(151,153)은 상기 제1도전형 반도체층(41)과 활성층(50) 사이에 제1클래드층(43) 및 상기 활성층(50)과 제2도전형 반도체층(75) 사이에 제2클래드층(미도시) 중 적어도 하나 또는 모두를 포함할 수 있다. The light emitting chips 151 and 153 may include at least one or both of the buffer layer 31 and the substrate 21 under the first conductive type semiconductor layer 41 . The light emitting chips 151 and 153 are provided between the first cladding layer 43 between the first conductive semiconductor layer 41 and the active layer 50 and between the active layer 50 and the second conductive semiconductor layer 75. It may include at least one or both of the two cladding layers (not shown).

상기 기판(21)은 예를 들어, 투광성, 전도성 기판 또는 절연성 기판일 수 있다. 예를 들어, 상기 기판(21)은 사파이어(Al2O3), SiC, Si, GaAs, GaN, ZnO, GaP, InP, Ge, and Ga2O3 중 적어도 하나를 포함할 수 있다. 상기 기판(21)의 상면 및/또는 하면에는 복수의 돌출부(미도시)가 형성될 수 있으며, 상기 복수의 돌출부 각각은 측 단면이, 반구형 형상, 다각형 형상, 타원 형상 중 적어도 하나를 포함하며, 스트라이프 형태 또는 매트릭스 형태로 배열될 수 있다. 상기 돌출부는 광 추출 효율을 개선시켜 줄 수 있다. 상기 기판(21) 위에는 복수의 화합물 반도체층이 배치될 수 있으며, 상기 복수의 화합물 반도체층의 성장 장비는 전자빔 증착기, PVD(physical vapor deposition), CVD(chemical vapor deposition), PLD(plasma laser deposition), 이중형의 열증착기(dual-type thermal evaporator) 스퍼터링(sputtering), MOCVD(metal organic chemical vapor deposition) 등에 의해 형성할 수 있으며, 이에 대해 한정하지는 않는다. The substrate 21 may be, for example, a light-transmissive or conductive substrate or an insulating substrate. For example, the substrate 21 may include at least one of sapphire (Al 2 O 3 ), SiC, Si, GaAs, GaN, ZnO, GaP, InP, Ge, and Ga 2 O 3 . A plurality of protrusions (not shown) may be formed on the upper and / or lower surfaces of the substrate 21, and each of the plurality of protrusions has a side cross section having at least one of a hemispherical shape, a polygonal shape, and an elliptical shape, It can be arranged in a stripe form or matrix form. The protrusion may improve light extraction efficiency. A plurality of compound semiconductor layers may be disposed on the substrate 21, and equipment for growing the plurality of compound semiconductor layers is an electron beam evaporator, PVD (physical vapor deposition), CVD (chemical vapor deposition), PLD (plasma laser deposition) , dual-type thermal evaporator sputtering, metal organic chemical vapor deposition (MOCVD), or the like, but is not limited thereto.

상기 버퍼층(31)은 기판(21)과 상기 제1도전형 반도체층(41) 사이에 배치될 수 있다. 상기 버퍼층(31)은 II족 내지 VI족 화합물 반도체를 이용하여 적어도 한 층으로 형성될 수 있다. 상기 버퍼층(31)은 III족-V족 화합물 반도체를 이용한 반도체층을 포함하며, 예컨대, InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 구현될 수 있다. 상기 버퍼층(31)은 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP, ZnO와 같은 재료 중 적어도 하나를 포함하여 단층 또는 다층으로 형성될 수 있다. 상기 버퍼층(31)은 서로 다른 반도체층을 교대로 배치한 초 격자(super lattice) 구조를 포함할 수 있다. 상기 버퍼층(31)은 상기 기판(21)과 질화물 계열의 반도체층과의 격자상수의 차이를 완화시켜 주기 위해 형성될 수 있으며, 결함 제어층으로 정의될 수 있다. 상기 버퍼층(31)의 격자 상수는 상기 기판(21)과 질화물 계열의 반도체층 사이의 격자상수 사이의 값을 가질 수 있다. 상기 버퍼층(31)은 언도프드 반도체층을 포함할 수 있으며, 상기 언도프드 반도체층은 제1도전형 반도체층(41) 보다 낮은 전기 전도성을 가질 수 있다. 상기 언도프드 반도체층은 의도적으로 도전형 도펀트를 도핑하지 않더라도 제1도전형 특성을 가지게 된다. 상기 버퍼층(31)은 단층 또는 다층으로 형성될 수 있다. The buffer layer 31 may be disposed between the substrate 21 and the first conductive type semiconductor layer 41 . The buffer layer 31 may be formed of at least one layer using Group II to Group VI compound semiconductors. The buffer layer 31 includes a semiconductor layer using a group III-V compound semiconductor, for example, In x Al y Ga 1-xy N (0≤x≤1, 0≤y≤1, 0≤x+y ≤ 1) may be implemented as a semiconductor material having a composition formula. The buffer layer 31 may include, for example, at least one of materials such as GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP, and ZnO, and may be formed as a single layer or multiple layers. there is. The buffer layer 31 may include a super lattice structure in which different semiconductor layers are alternately disposed. The buffer layer 31 may be formed to alleviate a difference in lattice constant between the substrate 21 and the nitride-based semiconductor layer, and may be defined as a defect control layer. The lattice constant of the buffer layer 31 may have a value between the lattice constant between the substrate 21 and the nitride-based semiconductor layer. The buffer layer 31 may include an undoped semiconductor layer, and the undoped semiconductor layer may have lower electrical conductivity than the first conductive semiconductor layer 41 . The undoped semiconductor layer has first conductivity type characteristics even if it is not intentionally doped with a conductivity type dopant. The buffer layer 31 may be formed of a single layer or multiple layers.

상기 제1도전형 반도체층(41)은 상기 기판(21) 및 상기 버퍼층(31) 중 적어도 하나와 상기 활성층(50) 사이에 배치될 수 있다. 상기 제1도전형 반도체층(41)은 제1도전형의 도펀트가 도핑된 III족-V족 및 II족-VI족의 화합물 반도체 중 적어도 하나로 구현될 수 있다. 상기 제1도전형 반도체층(41)은 예컨대, InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 형성될 수 있다. 상기 제1도전형 반도체층(41)은 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 중에서 적어도 하나를 포함할 수 있다. 상기 제1도전형 반도체층(41)은 Si, Ge, Sn, Se, Te 등의 n형 도펀트가 도핑된 n형 반도체층이 될 수 있다. 상기 제1도전형 반도체층(41)은 단층 또는 다층으로 배치될 수 있다. 상기 제1도전형 반도체층(41)은 서로 다른 적어도 두 층이 교대로 배치된 초격자 구조로 형성될 수 있다. 상기 제1도전형 반도체층(41)은 전극 접촉층이 될 수 있다.The first conductive semiconductor layer 41 may be disposed between at least one of the substrate 21 and the buffer layer 31 and the active layer 50 . The first conductive semiconductor layer 41 may be implemented with at least one of group III-V and II-VI compound semiconductors doped with a first conductive dopant. The first conductive semiconductor layer 41 is, for example, a semiconductor material having a composition formula of In x Al y Ga 1-xy N (0≤x≤1, 0≤y≤1, 0≤x+y≤1) can be formed The first conductive semiconductor layer 41 may include, for example, at least one of GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, and AlGaInP. The first conductive semiconductor layer 41 may be an n-type semiconductor layer doped with an n-type dopant such as Si, Ge, Sn, Se, or Te. The first conductive type semiconductor layer 41 may be disposed in a single layer or multiple layers. The first conductivity-type semiconductor layer 41 may have a superlattice structure in which at least two different layers are alternately disposed. The first conductive semiconductor layer 41 may be an electrode contact layer.

상기 제1클래드층(43)은 II족-VI족 및 III족-V족 화합물 반도체 중에서 적어도 하나를 포함할 수 있다. 상기 제1클래드층(43)은 제1도전형의 도펀트 예컨대, n형 도펀트를 갖는 n형 반도체층일 수 있다. 상기 제1클래드층(43)은 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 중에서 적어도 하나를 포함할 수 있으며, Si, Ge, Sn, Se, Te 등의 n형 도펀트가 도핑된 n형 반도체층이 될 수 있다. 상기 제1클래드층(43)은 단층 또는 다층으로 형성될 수 있다.The first cladding layer 43 may include at least one of group II-VI and group III-V compound semiconductors. The first cladding layer 43 may be an n-type semiconductor layer having a dopant of a first conductivity type, for example, an n-type dopant. The first cladding layer 43 may include at least one of GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, and AlGaInP, and may include Si, Ge, Sn, Se, and Te. It may be an n-type semiconductor layer doped with an n-type dopant such as The first clad layer 43 may be formed in a single layer or multiple layers.

상기 활성층(50)은 단일 우물, 단일 양자우물, 다중 우물, 다중 양자우물 구조(MQW: Multi Quantum Well), 양자 선(Quantum-Wire) 구조, 또는 양자 점(Quantum Dot) 구조 중 적어도 하나로 형성될 수 있다. 상기 활성층(50)은 상기 제1도전형 반도체층(41)을 통해서 주입되는 전자(또는 정공)와 상기 제2도전형 반도체층(75)을 통해서 주입되는 정공(또는 전자)이 서로 만나서, 상기 활성층(50)의 형성 물질에 따른 에너지 밴드(Energy Band)의 밴드 갭(Band Gap) 차이에 의해서 빛을 방출하는 층이다. 상기 활성층(50)은 화합물 반도체로 구현될 수 있다. 상기 활성층(50)은 예로서 II족-VI족 및 III족-V족 화합물 반도체 중에서 적어도 하나로 구현될 수 있다. The active layer 50 may be formed of at least one of a single well, a single quantum well, a multi well, a multi quantum well (MQW) structure, a quantum wire structure, or a quantum dot structure. can In the active layer 50, electrons (or holes) injected through the first conductive semiconductor layer 41 and holes (or electrons) injected through the second conductive semiconductor layer 75 meet each other, It is a layer that emits light by a difference in band gap of an energy band according to a forming material of the active layer 50 . The active layer 50 may be implemented as a compound semiconductor. For example, the active layer 50 may be implemented with at least one of group II-VI and group III-V compound semiconductors.

상기 활성층(50)이 다중 우물 구조로 구현된 경우, 상기 활성층(50)은 교대로 배치된 복수의 우물층과 복수의 장벽층을 포함하며, 우물층/장벽층의 페어는 2~30주기로 형성될 수 있다. 상기 우물층/장벽층의 주기는 예를 들어, InGaN/GaN, GaN/AlGaN, AlGaN/AlGaN, InGaN/AlGaN, InGaN/InGaN, AlGaAs/GaAs, InGaAs/GaAs, InGaP/GaP, AlInGaP/InGaP, 또는 InP/GaAs의 페어 중 적어도 하나를 포함한다. 상기 우물층은 예컨대, InxAlyGa1-x-yN (0<x≤1, 0≤y≤1, 0≤x+y<1)의 조성식을 갖는 반도체 재료로 배치될 수 있다. 상기 장벽층은 예컨대, InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y<1)의 조성식을 갖는 반도체 재료로 형성될 수 있다. 상기 활성층(50)은 자외선, 청색, 녹색, 적색 파장 중 적어도 하나의 피크 파장을 방출할 수 있다. 예컨대, 상기 활성층(50)은 인듐 조성이나 알루미늄의 조성에 따라 각 발광 칩의 피크 파장을 상이하게 제공할 수 있다.When the active layer 50 is implemented in a multi-well structure, the active layer 50 includes a plurality of well layers and a plurality of barrier layers that are alternately arranged, and pairs of well layers/barrier layers are formed in 2 to 30 cycles. It can be. The period of the well/barrier layer may be, for example, InGaN/GaN, GaN/AlGaN, AlGaN/AlGaN, InGaN/AlGaN, InGaN/InGaN, AlGaAs/GaAs, InGaAs/GaAs, InGaP/GaP, AlInGaP/InGaP, or It includes at least one of InP/GaAs pairs. The well layer may be formed of, for example, a semiconductor material having a composition formula of In x Al y Ga 1-xy N (0<x≤1, 0≤y≤1, 0≤x+y<1). The barrier layer may be formed of, for example, a semiconductor material having a composition formula of In x Al y Ga 1-xy N (0≤x≤1, 0≤y≤1, 0≤x+y<1). The active layer 50 may emit at least one peak wavelength among UV, blue, green, and red wavelengths. For example, the active layer 50 may provide different peak wavelengths of each light emitting chip according to the composition of indium or aluminum.

상기 전자 차단층(71)은 활성층(50) 위에 배치된다. 상기 전자 차단층(71)은 AlGaN계 반도체를 포함할 수 있다. 상기 전자 차단층(71)은 제2도전형의 도펀트 예컨대, p형 도펀트를 갖는 p형 반도체층일 수 있다. 상기 전자 차단층(71)은 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, 또는 AlGaInP 중에서 적어도 하나를 포함할 수 있으며, Mg, Zn, Ca, Sr, Ba와 같은 p형 도펀트를 포함할 수 있다. The electron blocking layer 71 is disposed on the active layer 50 . The electron blocking layer 71 may include an AlGaN-based semiconductor. The electron blocking layer 71 may be a p-type semiconductor layer having a dopant of the second conductivity type, for example, a p-type dopant. The electron blocking layer 71 may include at least one of GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, or AlGaInP, and Mg, Zn, Ca, Sr, and Ba. A p-type dopant such as may be included.

상기 전자 차단층(71) 위에 제2도전형 반도체층(75)이 배치될 수 있다. 상기 제2도전형 반도체층(75)은 예컨대, InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 형성될 수 있다. 상기 제2도전형 반도체층(75)은 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, 또는 AlGaInP 중에서 적어도 하나를 포함할 수 있으며, p형 도펀트가 도핑된 p형 반도체층이 될 수 있다. 상기 제2도전형 반도체층(75)은 단층 또는 다층으로 배치될 수 있다. 상기 제2도전형 반도체층(75)은 서로 다른 적어도 두 층이 교대로 배치된 초격자 구조로 형성될 수 있다. 상기 제2도전형 반도체층(75)은 전극 접촉층이 될 수 있다. A second conductive type semiconductor layer 75 may be disposed on the electron blocking layer 71 . The second conductive semiconductor layer 75 is, for example, a semiconductor material having a composition formula of In x Al y Ga 1-xy N (0≤x≤1, 0≤y≤1, 0≤x+y≤1). can be formed The second conductive semiconductor layer 75 may include, for example, at least one of GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, or AlGaInP, and a p-type dopant. may be a doped p-type semiconductor layer. The second conductive type semiconductor layer 75 may be disposed in a single layer or multiple layers. The second conductivity-type semiconductor layer 75 may have a superlattice structure in which at least two different layers are alternately disposed. The second conductive semiconductor layer 75 may be an electrode contact layer.

발광 구조물은 제1도전형 반도체층(41)부터 제2도전형 반도체층(75)까지를 포함할 수 있다. 다른 예로서, 발광 구조물은 제1도전형 반도체층(41) 및 제1클래드층(43)이 p형 반도체층, 상기 제2클래드층(73) 및 제2도전형 반도체층(75)은 n형 반도체층으로 구현될 수 있다. 이러한 발광 구조물은 n-p 접합 구조, p-n 접합 구조, n-p-n 접합 구조, p-n-p 접합 구조 중 어느 한 구조로 구현할 수 있다.The light emitting structure may include from the first conductivity type semiconductor layer 41 to the second conductivity type semiconductor layer 75 . As another example, in the light emitting structure, the first conductive semiconductor layer 41 and the first cladding layer 43 are p-type semiconductor layers, and the second cladding layer 73 and the second conductive semiconductor layer 75 are n-type semiconductor layers. It can be implemented as a type semiconductor layer. Such a light emitting structure may be implemented with any one of an n-p junction structure, a p-n junction structure, an n-p-n junction structure, and a p-n-p junction structure.

발광 칩(151,153)은 제1전극(91) 및 제2전극(95)을 포함한다. 상기 제1도전형 반도체층(41)에 제1전극(91)이 전기적으로 연결되며, 상기 제2도전형 반도체층(75)에 제2전극(95)이 전기적으로 연결될 수 있다. 상기 제1전극(91)은 상기 제1도전형 반도체층(41) 위에 배치될 수 있으며, 상기 제2전극(95)은 제2도전형 반도체층(75) 위에 배치될 수 있다. 상기 제1전극(91) 및 상기 제2전극(95)은 암(arm) 구조 또는 핑거(finger) 구조의 전류 확산 패턴이 더 형성될 수 있다. 상기 제1전극(91) 및 제2전극(95)은 오믹 접촉, 접착층, 본딩층의 특성을 갖는 금속으로 비 투광성으로 이루어질 수 있으며, 이에 대해 한정하지는 않는다. 상기 제1전극(91) 및 제2전극(95)은 Ti, Ru, Rh, Ir, Mg, Zn, Al, In, Ta, Pd, Co, Ni, Si, Ge, Ag 및 Au와 이들의 선택적인 합금 중에서 선택될 수 있다.The light emitting chips 151 and 153 include a first electrode 91 and a second electrode 95 . A first electrode 91 may be electrically connected to the first conductive semiconductor layer 41 , and a second electrode 95 may be electrically connected to the second conductive semiconductor layer 75 . The first electrode 91 may be disposed on the first conductive semiconductor layer 41 , and the second electrode 95 may be disposed on the second conductive semiconductor layer 75 . The first electrode 91 and the second electrode 95 may further form a current diffusion pattern of an arm structure or a finger structure. The first electrode 91 and the second electrode 95 may be formed of non-light-transmitting metal having characteristics of an ohmic contact, an adhesive layer, and a bonding layer, but are not limited thereto. The first electrode 91 and the second electrode 95 are Ti, Ru, Rh, Ir, Mg, Zn, Al, In, Ta, Pd, Co, Ni, Si, Ge, Ag, and Au and their selection. can be selected from among the alloys.

상기 제2전극(95)과 상기 제2도전형 반도체층(75) 사이에는 전극층(93)이 배치될 수 있으며, 상기 전극층(93)은 70% 이상의 광을 투과하는 투광성 물질이거나 70% 이상의 광을 반사하는 반사성 특성을 갖는 물질로 형성될 수 있으며, 예컨대 금속 또는 금속 산화물로 형성될 수 있다. 상기 전극층(93)은 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), ZnO, IrOx, RuOx, NiO, Al, Ag, Pd, Rh, Pt, Ir 중 선택적으로 형성될 수 있다. An electrode layer 93 may be disposed between the second electrode 95 and the second conductive type semiconductor layer 75, and the electrode layer 93 is a light-transmitting material that transmits 70% or more of light or 70% or more of light. It may be formed of a material having a reflective property that reflects the light, and may be formed of, for example, a metal or metal oxide. The electrode layer 93 includes indium tin oxide (ITO), indium zinc oxide (IZO), indium zinc tin oxide (IZTO), indium aluminum zinc oxide (IAZO), indium gallium zinc oxide (IGZO), and indium gallium tin oxide (IGTO). ), aluminum zinc oxide (AZO), antimony tin oxide (ATO), gallium zinc oxide (GZO), ZnO, IrOx, RuOx, NiO, Al, Ag, Pd, Rh, Pt, and Ir.

상기 전극층(93) 상에 절연층(81)이 배치될 수 있다. 상기 절연층(81)은 상기 전극층(93)의 상면 및 반도체층의 측면에 배치될 수 있으며, 제1, 2전극(91,95)과 선택적으로 접촉될 수 있다. 상기 절연층(81)은 Al, Cr, Si, Ti, Zn, Zr 중 적어도 하나를 갖는 산화물, 질화물, 불화물, 및 황화물 중 적어도 하나로 형성된 절연물질 또는 절연성 수지를 포함한다. 상기 절연층(81)은 예컨대, SiO2, Si3N4, Al2O3, TiO2 중에서 선택적으로 형성될 수 있다. 상기 절연층(81)은 단층 또는 다층으로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
An insulating layer 81 may be disposed on the electrode layer 93 . The insulating layer 81 may be disposed on an upper surface of the electrode layer 93 and a side surface of the semiconductor layer, and may selectively contact the first and second electrodes 91 and 95 . The insulating layer 81 includes an insulating material or an insulating resin formed of at least one of oxide, nitride, fluoride, and sulfide having at least one of Al, Cr, Si, Ti, Zn, and Zr. The insulating layer 81 may be formed selectively from among, for example, SiO 2 , Si 3 N 4 , Al 2 O 3 , and TiO 2 . The insulating layer 81 may be formed as a single layer or multiple layers, but is not limited thereto.

도 18은 도 17의 발광 칩을 이용한 수직형 발광 칩의 예를 나타낸 도면이다. 도 18을 설명함에 있어서, 도 17에 개시된 구성과 동일한 부분은 상기에 개시된 실시 예의 설명을 참조하기로 한다.FIG. 18 is a view showing an example of a vertical light emitting chip using the light emitting chip of FIG. 17 . In the description of FIG. 18, the description of the embodiment disclosed above will be referred to for the same components as those disclosed in FIG. 17.

도 18을 참조하면, 발광 칩(151,153)는 제1도전형 반도체층(41) 위에 제1전극(91) 및 제2도전형 반도체층(75) 아래에 복수의 전도층(96,97,98,99)을 갖는 제2전극을 포함한다. Referring to FIG. 18 , light emitting chips 151 and 153 include a plurality of conductive layers 96 , 97 , and 98 under a first electrode 91 on a first conductive semiconductor layer 41 and a second conductive semiconductor layer 75 . ,99).

상기 제2전극은 상기 제2도전형 반도체층(75) 아래에 배치되며, 접촉층(96), 반사층(97), 본딩층(98) 및 지지 부재(99)를 포함한다. 상기 접촉층(96)은 반도체층 예컨대, 제2도전형 반도체층(75)과 접촉된다. 상기 접촉층(96)은 ITO, IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO 등과 같은 저 전도성 물질이거나 Ni, Ag의 금속을 이용할 수 있다. 상기 접촉층(96) 아래에 반사층(97)이 배치되며, 상기 반사층(97)은 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 및 그 조합으로 구성된 그룹으로부터 선택된 물질로 이루어진 적어도 하나의 층을 포함하는 구조로 형성될 수 있다. 상기 반사층(97)은 상기 제2도전형 반도체층(75) 아래에 접촉될 수 있으며, 이에 대해 한정하지는 않는다. 상기 반사층(97) 아래에는 본딩층(98)이 배치되며, 상기 본딩층(98)은 베리어 금속 또는 본딩 금속으로 사용될 수 있으며, 그 물질은 예를 들어, Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Ag 및 Ta와 선택적인 합금 중에서 적어도 하나를 포함할 수 있다. The second electrode is disposed under the second conductive semiconductor layer 75 and includes a contact layer 96 , a reflective layer 97 , a bonding layer 98 and a support member 99 . The contact layer 96 is in contact with a semiconductor layer, for example, the second conductivity type semiconductor layer 75 . The contact layer 96 may be made of a low conductivity material such as ITO, IZO, IZTO, IAZO, IGZO, IGTO, AZO, or ATO, or a metal such as Ni or Ag. A reflective layer 97 is disposed under the contact layer 96, and the reflective layer 97 is composed of Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf, and combinations thereof. It can be formed into a structure comprising at least one layer made of a material selected from the group. The reflective layer 97 may contact under the second conductive semiconductor layer 75, but is not limited thereto. A bonding layer 98 is disposed under the reflective layer 97, and the bonding layer 98 may be used as a barrier metal or a bonding metal, and the material may be, for example, Ti, Au, Sn, Ni, Cr, It may include at least one of Ga, In, Bi, Cu, Ag, and Ta and optional alloys.

상기 제2도전형 반도체층(75)과 제2전극 사이에 채널층(83) 및 전류 블록킹층(85)이 배치된다. 상기 채널층(83)은 상기 제2도전형 반도체층(75)의 하면 에지를 따라 형성되며, 링 형상, 루프 형상 또는 프레임 형상으로 형성될 수 있다. 상기 채널층(83)은 투명한 전도성 물질 또는 절연성 물질을 포함하며, 예컨대 ITO, IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO, SiO2, SiOx, SiOxNy, Si3N4, Al2O3, TiO2 중 적어도 하나를 포함할 수 있다. 상기 채널층(83)의 내측부는 상기 제2도전형 반도체층(75) 아래에 배치되고, 외측부는 상기 발광 구조물의 측면보다 더 외측에 배치된다. 상기 전류 블록킹층(85)은 제2도전형 반도체층(75)과 접촉층(96) 또는 반사층(97) 사이에 배치될 수 있다. 상기 전류 블록킹층(85)은 절연물질을 포함하며, 예컨대 SiO2, SiOx, SiOxNy, Si3N4, Al2O3, TiO2 중에서 적어도 하나를 포함할 수 있다. 다른 예로서, 상기 전류 블록킹층(85)은 쇼트키 접촉을 위한 금속으로도 형성될 수 있다. A channel layer 83 and a current blocking layer 85 are disposed between the second conductive semiconductor layer 75 and the second electrode. The channel layer 83 is formed along the edge of the lower surface of the second conductive semiconductor layer 75 and may be formed in a ring shape, loop shape or frame shape. The channel layer 83 includes a transparent conductive material or an insulating material, for example, ITO, IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO, SiO 2 , SiO x , SiO x N y , Si 3 N 4 , It may include at least one of Al 2 O 3 and TiO 2 . The inner portion of the channel layer 83 is disposed below the second conductive type semiconductor layer 75, and the outer portion is disposed further outside the side surface of the light emitting structure. The current blocking layer 85 may be disposed between the second conductive type semiconductor layer 75 and the contact layer 96 or the reflective layer 97 . The current blocking layer 85 includes an insulating material, and may include, for example, at least one of SiO 2 , SiO x , SiO x N y , Si 3 N 4 , Al 2 O 3 , and TiO 2 . As another example, the current blocking layer 85 may be formed of a metal for Schottky contact.

상기 전류 블록킹층(85)은 상기 발광 구조물 위에 배치된 제1전극(91)과 상기 발광 구조물의 두께 방향으로 대응되게 배치된다. 상기 전류 블록킹층(85)은 상기 제2전극으로부터 공급되는 전류를 차단하여, 다른 경로로 확산시켜 줄 수 있다. 상기 전류 블록킹층(85)은 하나 또는 복수로 배치될 수 있으며, 제1전극(91)과 수직 방향으로 적어도 일부 또는 전 영역이 오버랩될 수 있다. The current blocking layer 85 is disposed to correspond to the first electrode 91 disposed on the light emitting structure in the thickness direction of the light emitting structure. The current blocking layer 85 can block the current supplied from the second electrode and spread it to another path. One or a plurality of current blocking layers 85 may be disposed, and at least a portion or an entire area may overlap with the first electrode 91 in a vertical direction.

상기 본딩층(98) 아래에는 지지 부재(99)가 형성되며, 상기 지지 부재(99)는 전도성 부재로 형성될 수 있으며, 그 물질은 구리(Cu-copper), 금(Au-gold), 니켈(Ni-nickel), 몰리브덴(Mo), 구리-텅스텐(Cu-W), 캐리어 웨이퍼(예: Si, Ge, GaAs, ZnO, SiC 등)와 같은 전도성 물질로 형성될 수 있다. 상기 지지부재(99)는 다른 예로서, 전도성 시트로 구현될 수 있다. A support member 99 is formed under the bonding layer 98, and the support member 99 may be formed of a conductive member, the material being copper (Cu-copper), gold (Au-gold), nickel (Ni-nickel), molybdenum (Mo), copper-tungsten (Cu-W), carrier wafer (eg Si, Ge, GaAs, ZnO, SiC, etc.). As another example, the support member 99 may be implemented as a conductive sheet.

여기서, 상기 도 17의 기판은 수직형 칩을 위해 상기 제1도전형 반도체층(41)으로부터 제거할 수 있다. 상기 기판의 제거 방법은 물리적 방법(예: Laser lift off) 또는/및 화학적 방법(습식 에칭 등)으로 제거할 수 있으며, 상기 제1도전형 반도체층(41)을 노출시켜 준다. 상기 기판이 제거된 방향을 통해 아이솔레이션 에칭을 수행하여, 상기 제1도전형 반도체층(41) 상에 제1전극(91)을 형성하게 된다. 상기 제1도전형 반도체층(41)의 상면에는 러프니스와 같은 광 추출 구조(미도시)로 형성될 수 있다. 상기 반도체층의 표면에는 절연층(미도시)이 더 배치될 수 있으며, 이에 대해 한정하지는 않는다. 이에 따라 발광 구조물 위에 제1전극(91) 및 아래에 지지 부재(99)를 갖는 수직형 전극 구조를 갖는 발광 칩이 제조될 수 있다.
Here, the substrate of FIG. 17 may be removed from the first conductive type semiconductor layer 41 for a vertical chip. The method of removing the substrate may be a physical method (eg, laser lift off) or/or a chemical method (wet etching, etc.), and exposes the first conductive type semiconductor layer 41 . Isolation etching is performed in the direction from which the substrate is removed to form a first electrode 91 on the first conductive semiconductor layer 41 . A light extracting structure (not shown) such as roughness may be formed on the upper surface of the first conductive type semiconductor layer 41 . An insulating layer (not shown) may be further disposed on the surface of the semiconductor layer, but is not limited thereto. Accordingly, a light emitting chip having a vertical electrode structure having the first electrode 91 on the light emitting structure and the supporting member 99 below can be manufactured.

실시 예에 따른 발광 소자 상에는 광학 부재인 렌즈, 도광판, 프리즘 시트, 확산 시트 등이 배치될 수 있다. 상기 라이트 유닛은 탑뷰 또는 사이드 뷰 타입으로 구현되어, 휴대 단말기 및 노트북 컴퓨터 등의 표시 장치에 제공되거나, 조명장치 및 지시 장치 등에 다양하게 적용될 수 있다. 또 다른 실시 예는 상술한 실시 예들에 기재된 발광소자를 포함하는 조명 장치로 구현될 수 있다. 예를 들어, 조명 장치는 램프, 가로등, 전광판, 전조등을 포함할 수 있다.
Optical members such as a lens, a light guide plate, a prism sheet, a diffusion sheet, and the like may be disposed on the light emitting device according to the embodiment. The light unit is embodied in a top view or side view type, and may be provided to a display device such as a portable terminal and a notebook computer, or may be variously applied to a lighting device and a pointing device. Another embodiment may be implemented as a lighting device including the light emitting device described in the above-described embodiments. For example, the lighting device may include a lamp, a street light, an electric display board, or a headlamp.

이상에서 실시 예들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시 예에 포함되며, 반드시 하나의 실시 예에만 한정되는 것은 아니다. 나아가, 각 실시 예에서 예시된 특징, 구조, 효과 등은 실시 예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시 예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.Features, structures, effects, etc. described in the embodiments above are included in at least one embodiment of the present invention, and are not necessarily limited to only one embodiment. Furthermore, the features, structures, effects, etc. illustrated in each embodiment can be combined or modified with respect to other embodiments by a person having ordinary knowledge in the field to which the embodiments belong. Therefore, contents related to these combinations and variations should be construed as being included in the scope of the present invention.

또한, 이상에서 실시 예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시 예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시 예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
In addition, although the above has been described with reference to the embodiments, these are only examples and do not limit the present invention, and those skilled in the art to which the present invention belongs can exemplify the above to the extent that does not deviate from the essential characteristics of the present embodiment. It will be seen that various variations and applications that have not been made are possible. For example, each component specifically shown in the embodiment can be modified and implemented. And differences related to these modifications and applications should be construed as being included in the scope of the present invention as defined in the appended claims.

100: 발광 소자
110: 몸체
115,117,215,217: 캐비티
121,125,131,135,141,221,225,231,235: 리드 프레임
151: 제1발광 칩
153: 제2발광 칩
161: 제1투광성 수지층
163,163A: 제2투광성 수지층
170: 투광층
180,180A,180B: 형광체층
190: 광학 필터
100: light emitting element
110: body
115,117,215,217: cavity
121,125,131,135,141,221,225,231,235: lead frame
151: first light emitting chip
153: second light emitting chip
161: first light-transmitting resin layer
163,163A: second light-transmitting resin layer
170: light transmission layer
180, 180A, 180B: phosphor layer
190: optical filter

Claims (19)

제1 캐비티 및 제2 캐비티를 포함하는 몸체;
상기 제1 캐비티에 배치되며 제1광을 방출하는 제1발광 칩 및 상기 제2 캐비티에 배치되며 상기 제1광보다 장파장인 제2광을 방출하는 제2발광 칩을 갖는 복수의 발광 칩;
상기 제2발광 칩 상에 배치되며 상기 제2광의 피크 파장의 일부를 여기시켜 제3광의 피크 파장을 방출하는 형광체층; 그리고
상기 제1 캐비티 및 상기 제2 캐비티 사이에 배치된 장벽부를 포함하며,
상기 형광체층은 상기 제1발광 칩과 서로 다른 영역 상에 배치되며,
상기 제1광과 상기 제2광은 서로 동일한 컬러의 광을 포함하며,
상기 제1광과 상기 제2광은 청색의 광을 포함하며,
상기 제1광 및 상기 제2광의 피크 파장의 차이는 10nm 이상이고,
상기 제1광은 파장 변환 없이 방출되며,
상기 형광체층과 상기 제2발광 칩 사이에는 투광성 수지층이 배치되는 발광 소자.
A body including a first cavity and a second cavity;
a plurality of light emitting chips having a first light emitting chip disposed in the first cavity and emitting a first light and a second light emitting chip disposed in the second cavity and emitting a second light having a longer wavelength than the first light;
a phosphor layer disposed on the second light emitting chip and emitting a peak wavelength of a third light by exciting a portion of a peak wavelength of the second light; and
A barrier portion disposed between the first cavity and the second cavity,
The phosphor layer is disposed on a different area from the first light emitting chip,
The first light and the second light include light of the same color,
The first light and the second light include blue light,
The difference between the peak wavelengths of the first light and the second light is 10 nm or more,
The first light is emitted without wavelength conversion,
A light-emitting element comprising a light-transmitting resin layer disposed between the phosphor layer and the second light-emitting chip.
제1 캐비티 및 제2 캐비티를 포함하는 몸체;
서로 동일한 컬러의 광의 피크 파장이 상이한 복수의 발광 칩;
상기 복수의 발광 칩 중 상대적으로 단파장의 제1광을 방출하고 상기 제1 캐비티에 배치된 제1발광 칩 상에 배치되며 상기 제1광을 파장 변환없이 방출하는 제1투광성 수지층;
상기 복수의 발광 칩 중 상대적으로 장파장의 제2광을 방출하고 상기 제2 캐비티에 배치된 제2발광 칩 상에 배치된 형광체층;
상기 제1 캐비티 및 상기 제2 캐비티 사이에 배치된 장벽부; 및
상기 제2발광 칩과 상기 형광체층 사이에 배치된 제2 투광성 수지층을 포함하며,
상기 복수의 발광 칩은 서로 분리되어 배치되며,
상기 제1광과 상기 제2광은 청색의 광을 포함하며,
상기 제1광 및 상기 제2광의 피크 파장의 차이는 10nm 이상인 발광 소자.
A body including a first cavity and a second cavity;
a plurality of light emitting chips having different peak wavelengths of light of the same color;
a first light-transmissive resin layer that emits first light of a relatively short wavelength among the plurality of light-emitting chips and is disposed on the first light-emitting chip disposed in the first cavity and emits the first light without wavelength conversion;
a phosphor layer disposed on a second light emitting chip disposed in the second cavity and emitting second light having a relatively long wavelength among the plurality of light emitting chips;
a barrier part disposed between the first cavity and the second cavity; and
A second light-transmitting resin layer disposed between the second light emitting chip and the phosphor layer;
The plurality of light emitting chips are disposed separately from each other,
The first light and the second light include blue light,
A difference between peak wavelengths of the first light and the second light is 10 nm or more.
제1항 또는 제2항에 있어서,
상기 형광체층은 양자점을 갖는 수지층, 상기 수지층의 상면 및 하면 중 적어도 하나에 배치된 투명 필름, 및 상기 수지층의 둘레에 배치된 측벽을 포함하는 발광 소자.
According to claim 1 or 2,
The phosphor layer includes a resin layer having quantum dots, a transparent film disposed on at least one of upper and lower surfaces of the resin layer, and sidewalls disposed around the resin layer.
삭제delete 제1항에 있어서,
상기 형광체층은 상기 제2 캐비티의 둘레 면에 배치되며,
상기 형광체층은 녹색 및 적색 광을 방출하는 발광 소자.
According to claim 1,
The phosphor layer is disposed on a circumferential surface of the second cavity,
The phosphor layer emits green and red light.
삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete
KR1020150167097A 2015-11-04 2015-11-27 Light emitting device and light unit having thereof KR102506737B1 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020150167097A KR102506737B1 (en) 2015-11-27 2015-11-27 Light emitting device and light unit having thereof
PCT/KR2016/012529 WO2017078402A1 (en) 2015-11-04 2016-11-02 Optical plate, lighting element, and light source module
US15/773,390 US10680143B2 (en) 2015-11-04 2016-11-02 Optical plate, lighting device, and light source module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150167097A KR102506737B1 (en) 2015-11-27 2015-11-27 Light emitting device and light unit having thereof

Publications (2)

Publication Number Publication Date
KR20170061921A KR20170061921A (en) 2017-06-07
KR102506737B1 true KR102506737B1 (en) 2023-03-13

Family

ID=59223629

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150167097A KR102506737B1 (en) 2015-11-04 2015-11-27 Light emitting device and light unit having thereof

Country Status (1)

Country Link
KR (1) KR102506737B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102498252B1 (en) * 2017-09-26 2023-02-10 삼성전자주식회사 Display including luminous chips and manufacturing method thereof

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011096740A (en) 2009-10-27 2011-05-12 Panasonic Electric Works Co Ltd Light-emitting device
JP2013038215A (en) * 2011-08-08 2013-02-21 Ccs Inc Wavelength conversion member

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101683888B1 (en) * 2010-03-29 2016-12-08 엘지이노텍 주식회사 Light emitting apparatus and display apparatus having the same
KR101886157B1 (en) * 2012-08-23 2018-08-08 엘지이노텍 주식회사 Light emitting deviceand lighting system

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011096740A (en) 2009-10-27 2011-05-12 Panasonic Electric Works Co Ltd Light-emitting device
JP2013038215A (en) * 2011-08-08 2013-02-21 Ccs Inc Wavelength conversion member

Also Published As

Publication number Publication date
KR20170061921A (en) 2017-06-07

Similar Documents

Publication Publication Date Title
US9680065B2 (en) Light emitting device and light emitting device package including the same
KR102554702B1 (en) Light emittimng device and light emitting device including the same
US9620691B2 (en) Light emitting device package
CN105932134B (en) Light emitting device package and lighting apparatus including the same
KR20190001188A (en) Light emitting device package and light unit
US10535804B2 (en) Light-emitting device package
CN109983588B (en) Semiconductor device with a semiconductor element having a plurality of electrodes
KR20180131303A (en) Light emitting device package and light unit
EP3471156A1 (en) Light-emitting device package
KR102464028B1 (en) Light emitting device package, and light emitting apparatus including the package
KR102303460B1 (en) Light emitting device and light emitting device package including the same
US10672954B2 (en) Light emitting device package
KR101963220B1 (en) Light emitting device
KR102506737B1 (en) Light emitting device and light unit having thereof
KR102309671B1 (en) Light emitting device package and lighiting device
KR102552655B1 (en) Light emitting device package and light module
KR102445539B1 (en) Light emitting device and lighting apparatus
KR101830950B1 (en) Light emitting device
KR102391358B1 (en) Semiconductor
KR102401824B1 (en) Light emitting device package
KR102471692B1 (en) Light emitting device package
KR102385939B1 (en) Light emitting device package
KR102369237B1 (en) Light emitting device package and manufacturing method of light emitting device package
KR102410790B1 (en) Semiconductor device package
KR102379834B1 (en) Light emitting device package

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
N231 Notification of change of applicant
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant