KR102506359B1

KR102506359B1 - 전압 왜곡 보상부가 구비된 서보 드라이브 장치

Info

Publication number: KR102506359B1
Application number: KR1020200186443A
Authority: KR
Inventors: 함년근; 최연범
Original assignee: 알에스오토메이션주식회사
Priority date: 2020-12-29
Filing date: 2020-12-29
Publication date: 2023-03-06
Also published as: KR20220094820A

Abstract

본 발명은 위치 지령을 입력받고 위치 출력을 산출하는 위치 제어부를 구비하는 제1 처리부; 속도 지령을 입력받고 속도 출력을 산출하는 속도 제어부를 구비하는 제2 처리부; 전류 지령을 입력받고 전류 출력을 산출하는 전류 제어부를 구비하는 FPGA부; 상기 위치 제어부, 속도 제어부, 전류 제어부에 연결되고 모터에 구동 전원을 입력하는 파워 앰프; 상기 전류 제어부에서 출력되는 제어 신호인 전압 지령과 상기 파워 앰프의 출력 전압과의 오차를 보상하는 전압 보상값을 출력하는 전압 왜곡 보상부; 상기 전류 제어부 및 전압 왜곡 보상부의 하류에 위치하며 상기 전류 제어부의 전압 지령과 상기 전압 왜곡 보상부의 전압 보상값을 연산하는 연산부를 포함하는 서보 드라이브 장치가 제공될 수 있다.

Description

전압 왜곡 보상부가 구비된 서보 드라이브 장치{Servo Drive Device with Output Voltage Distortion Compensation}

본 발명은 전압 왜곡 보상부가 구비된 서보 드라이브 장치에 관한 것이다.

서보(servo)는 어떤 장치의 상태를 기준이 되는 것과 비교하고, 안정이 되는 방향으로 피드백(feedback)함으로써 가장 적합하도록 자동 제어하는 것을 일컫는다. 예를 들면, 모터의 회전수를 일정하게 하기 위해서 서보를 거는 데에는 모터의 회전을 로터리 인코더(rotary encoder) 등으로 검출하고, 기준이 되는 회전수와 이것을 비교한다.

이 기준과 차의 회전수의 분량만큼 회전수를 변화시켜 주면, 항상 기준 회전수와 같은 안정된 회전을 얻을 수 있게 된다. 이 동작을 전자 회로에 의해 자동으로 행하는 것을 서보라 한다.

드라이브(drive)는 전자 공학에서 전동기나 서보 기구에 전력을 제공하는 전기 장치이다.

본 발명이 해결하고자 하는 과제는 서보 드라이브 장치에 있어서, 전류 제어부의 출력인 전압 지령과 모터에 증폭된 전압을 제공하는 파워 앰프의 출력 전압간의 오차를 보상하기 위한 출력 전압 왜곡 보상부가 구비된 서보 드라이브 장치를 제공하는 것이다.

이와 같이, 본 발명은 전압 왜곡 보상부와, 전류 제어부 및 전압 왜곡 보상부의 하류에 위치하며 상기 전류 제어부의 전압 지령과 상기 전압 왜곡 보상부의 전압 보상값을 연산하는 연산부를 마련하여 전류 제어부에서 출력되는 제어 신호인 전압 지령과 상기 파워 앰프의 출력 전압과의 오차를 보상하는 전압 보상값을 출력할 수 있다.

따라서, 본 발명의 전압 왜곡 보상부는 전류 제어부의 전압 지령과 상기 파워 앰프의 출력 전압간의 오차를 보상하여 모터의 속도 리플 또는 위치 리플을 저감시킬 수 있다.

본 발명은 제1 처리부가 포함하는 제1 CPU, 제2 처리부가 포함하는 제2 CPU 및 FPGA부를 구비하고, 이러한 제1 CPU, 제2 CPU 및 FPGA부는 공통의 칩에 원칩 형태로 마련되고, 상기 FPGA부는 상기 제1 CPU 및 제2 CPU와 별개의 칩으로 마련될 수 있다.

도 1은 본 발명의 서보 드라이브 장치를 개략적으로 나타낸 구성도이다.
도 2는 본 발명의 서보 드라이브 장치의 개략적인 사시도이다.

도 1은 본 발명의 서보 드라이브 장치를 개략적으로 나타낸 구성도이다. 도 1을 참조하면, 본 발명의 서보 드라이브 장치는 제1 처리부(100), 제2 처리부(200), FPGA부(Field Programmable Gate Array)(300), 파워 앰프(power amp)(400)를 포함하여 구성될 수 있다.

파워 앰프(400)는 제어 대상인 모터(500)에 증폭된 구동 전원을 제공해줄 수 있다.

제1 처리부(100)는 위치 지령을 입력받고 위치 출력을 산출하는 위치 제어부(110)를 포함하고, 제2 처리부(200)는 위치 제어부(110)로부터 속도 지령을 입력 받고 속도 출력을 산출하는 속도 제어부(210)를 포함할 수 있다.

제1 처리부(100)와 제2 처리부(200)는 각각 제1 CPU와 제2 CPU로 구현되어 포함될 수 있다.

도 2를 참조하면, 본 발명의 서보 드라이브 장치는 제1 처리부(100)가 포함하는 제1 CPU, 제2 처리부(200)가 포함하는 제2 CPU 및 FPGA(300)부를 구비하고, 이러한 제1 CPU, 제2 CPU 및 FPGA부(300)는 공통의 칩에 원칩(C) 형태로 마련되고, 상기 FPGA부(300)는 상기 제1 CPU 및 제2 CPU와 별개의 칩으로 마련될 수 있다.

FPGA부(300)는 속도 제어부(210)에 의해 산출되는 속도 출력을 통해 전류 지령을 입력받고 전류 출력을 산출하는 전류 제어부(310), 역기전력 계산부(320), PWM(Pulse Width Modulation) 변조부(330) 및 전압 왜곡 보상부(340), 연산부(350)를 포함할 수 있다.

속도 제어부(210)는 모터(500)의 속도 측정값을 받아 속도 출력을 산출하고, 이러한 속도 출력을 통해 전류 지령을 전류 제어부(310)에 입력하여 전류 출력으로 산출되며, 파워 앰프(400)는 위치 제어부(110), 속도 제어부(210), 전류 제어부(310)에 연결되고 모터(500)에 구동 전원을 입력할 수 있다.

PWM 변조부(330)는 연산부(350)의 출력 신호에 대응되는 PWM 신호를 생성하여 파워 앰프(400)에 입력할 수 있다.

파워 앰프(400)의 경우, 입력 전원의 단락 방지를 위한 데드 타임(dead time)을 가지는 PWM 형태의 전압이 출력되어서 전류 제어부(310)의 전류 출력인 전압 지령과의 오차가 발생할 수 있다.

여기서, 본 발명은 전류 제어부(310)의 전류 출력인 전압 지령과의 오차를 해결하기 위해서, 전류 제어부(310)에서 출력되는 전압 지령과 파워 앰프(400)의 출력 전압과의 오차를 보상하는 전압 왜곡 보상부(340)를 마련한 것이 특징이다.
이러한 전압 왜곡 보상부(340)는 전류 제어부(310)의 전압 지령(V*)과 파워 앰프(400의 출력 전압간의 오차를 보상하여 모터(500)의 속도 리플 및/또는 위치 리플(ripple)을 저감시킬 수 있다.

삭제

본 발명의 서보 드라이브 장치에 있어서, 전압 왜곡 보상부(340)의 이론적 전압 보상값은 다음 수학식 1과 같다.

여기서, Vcomp는 전압 왜곡 보상부(340)의 전압 보상값, V*는 전류 제어부(310)의 전압 지령, V_L은 인덕턴스 강하, V_R은 저항 전압 강하, L은 모터의 인덕턴스, R은 모터의 저항, I는 모터의 전류이다.
수학식 1에 의한 전압 출력을 FPGA부(300)에 적용하기 위한 이산화 변환 수식(Bilinear transform)(d/dt=2/T×(1-Z^-1)/(1+Z^-1)을 적용하여 전압 왜곡 보상부(340)의 출력 전압은 다음 수학식 2와 같이 도출될 수 있다.

삭제

Vcomp는 전압 왜곡 보상부의 전압 보상값, V*는 전류 제어부(310)의 전압 지령, A는 - (L×2/T + R), B는 L×2/T-R, T는 샘플링 타임, Z는 연속 시간 신호에 대한 라플라스 변환에 대응하는 이산 시간 영역에서의 변환, V*_old는 V*의 이전 샘플링 주기의 값, I_old는 모터의 이전 전류의 샘플링 주기 값이다.

수학식 2에 따르면, Z^-1는 전압 지령에 곱해지면, 전류 제어부(310)의 전압 지령인 V*의 이전 샘플링 주기값인 V*_old로 변환될 수 있다.

연산부(350)는 전류 제어부(310) 및 전압 왜곡 보상부(340)의 하류에 위치하며, 전류 제어부(310)의 전압 지령과 전압 왜곡 보상부(340)의 전압 보상값(Vcomp)을 연산할 수 있다.

따라서, 연산부(350)는 전압 지령(V*)과 전압 보상값(Vcomp), 역기전력 계산부(320)에서 출력되는 역기전력 전압(V_emf)을 모두 합산하여 모터(500)의 전단부에 입력할 수 있다.
다시 말해서, 전압 보상값(Vcomp)는 전압 보상이 포함되어 PWM 변조부(330)에 입력되는 최종 명령값이 아니라 전류 제어부(310)의 전압 지령(V*)과 역기전력 전압(V_emf)과 함께 더해져서 PWM 변조부(330)에 입력되는 순수 전압 보상값이다.
연산부(350)를 거친 전압 지령(V*)과 전압 보상값(Vcomp), 역기전력 계산부(320)에서 출력되는 역기전력 전압(V_emf)을 모두 합산하여 PWM 변조부(330)에 입력되는 입력값인 최종 명령값을 V**라 하면, V** = V* + V_emf + Vcomp가 될 수 있다.

또한, 3상 전압을 2상으로 변환된 d축 및 q축으로 구분하여 제어하는 벡터 제어 경우의 전압 왜곡 보상부(340)의 계산식은 다음 수학식 3과 같다.

여기서, Vd_comp는 d축의 전압 왜곡 보상부의 출력 전압, Id는 d축 전류, Iq는 q축 전류, A는 - (L×2/T + R), B는 L×2/T-R, Id_old는 d축 모터 전류(Id)의 샘플링 주기 값, Iq_old는 q축 모터의 전류(Iq)의 샘플링 주기 값이다.

서보 모터에 있어서, q축 전류(Iq)가 토크를 발생시키기 위한 유효 전류인 것에 대해, d축 전류(Id)는 토크의 발생에 기여하지 않는 무효 전류이다. 그러나,무효 전류인 d축 전류(Id)를 흘림으로써, 역기전력의 영향을 저감시켜 전압 포화의 발생을 방지할 수 있으므로, 보다 큰 q축 전류(Iq)를 흘릴 수 있게 되어, 전류/토크 제어를 안정되게 행할 수 있게 된다.

삭제

전압 왜곡을 계산하기 위하여 이용하는 모터 관련 수식은 다음 수학식 4와 같다.

여기서, V는 모터 인가 전압, E는 역기전력 전압, I는 모터의 전류, V_L은 인덕턴스 전압 강하, V_R은 저항 전압 강하, L은 모터의 인덕턴스, R은 모터의 저항, Ke는 역기전력 상수, W는 모터의 회전 속도이다.

전압 왜곡 보상부(340)는 전류 제어부(310)의 전압 지령인 V*와 파워 앰프(400)에서 왜곡되는 모터 전압 v가 같도록 동작할 수 있다.

역기전력 계산부(320)의 전압(V_emf)을 구하기 위한 수식은 다음 수학식 5와 같다.

여기서, E는 역기전력 전압, Ke는 역기전력 상수, W는 모터의 회전 속도이다.

역기전력은 모터의 회전 각속도에 비례하므로, 모터의 고속 회전시에 커질 수 있다.

파워 앰프(400)의 왜곡이 없다면, 모터의 전류(I)로부터 구한 V_L+V_R과 전류 제어부(310)의 전압 지령(V*)과 같아야 한다.

즉, V*+V_emf-E=V*=V_L+V_R=L×dI/dt+R×I가 될 수 있다.

따라서 V*=V_L+V_R=L×dI/dt+R×I

그러나, 파워 앰프(400)의 경우, 입력 전원의 단락 방지를 위한 데드 타임을 갖는 PWM 형태의 전압이 출력되므로, 전류 제어부(310)의 전압 지령(V*)과 모터(500)의 전류(I)로부터 구한 V_L+V_R이 달라질 수 있다(V*≠V_L+V_R).

이것을 같게 하기 위한 전압 왜곡 보상부(340)의 출력은 상기 수학식 1과 같이 될 수 있다.

100... 제1 처리부 110... 위치 제어부
200... 제2 처리부 210... 속도 제어부
300... FPGA부 310... 전류 제어부
320... 역기전력 계산부 330... PWM 변조부
340... 전압 왜곡 보상부 350... 연산부
400... 파워 앰프 500... 모터
C... 원칩(one chip)

Claims

위치 지령을 입력받고 위치 출력을 산출하는 위치 제어부를 구비하는 제1 처리부;
속도 지령을 입력받고 속도 출력을 산출하는 속도 제어부를 구비하는 제2 처리부;
전류 지령을 입력받고 전류 출력을 산출하는 전류 제어부를 구비하는 FPGA부;
상기 위치 제어부, 속도 제어부, 전류 제어부에 연결되고 모터에 구동 전원을 입력하는 파워 앰프;
상기 전류 제어부에서 출력되는 제어 신호인 전압 지령과 상기 파워 앰프의 출력 전압과의 오차를 보상하는 전압 보상값을 출력하는 전압 왜곡 보상부;
상기 전류 제어부 및 전압 왜곡 보상부의 하류에 위치하며 상기 전류 제어부의 전압 지령과 상기 전압 왜곡 보상부의 전압 보상값을 연산하는 연산부; 를 포함하고,
상기 전압 보상값은 다음 수학식에 의해 산출되는 서보 드라이브 장치.
[수학식]

여기서, Vcomp는 전압 왜곡 보상부의 전압 보상값, V*는 전류 제어부의 전압 지령, L은 모터의 인덕턴스, R은 모터의 저항, I는 모터의 전류값이다.
삭제
제1 항에 있어서,
상기 연산부는 상기 전압 지령 V* 와, 상기 전압 보상값 Vcomp 와, 역기전력 계산부에서 출력되는 역기전력 전압 V_emf 를 모두 합산하여 상기 모터의 전단부에 입력하는 서보 드라이브 장치.
제3 항에 있어서,
상기 역기전력 전압은 다음 수학식에 의하여 산출되는 서보 드라이브 장치.
[수학식]

여기서, E는 역기전력 전압, Ke는 역기전력 상수, W는 모터의 회전 속도이다.
제1 항에 있어서,
상기 전압 보상값은 다음 수학식에 의해 산출되는 서보 드라이브 장치.
[수학식]

여기서, Vcomp는 전압 왜곡 보상부의 전압 보상값, V*는 전류 제어부의 전압 지령, A는 - (L*2/T + R), B는 L×2/T-R, T는 샘플링 타임, V*_old는 V*의 이전 샘플링 주기 값, I_old는 모터의 이전 전류의 샘플링 주기 값이다.
제1 항에 있어서,
상기 전압 왜곡 보상부는, 전류 제어부의 전압 지령과 상기 파워 앰프의 출력 전압간의 오차를 보상하여 모터의 속도 리플 또는 위치 리플을 저감시키는 서보 드라이브 장치.
제1 항에 있어서,
상기 전류 제어부에 의해 산출되는 전압 지령은 상기 파워 앰프에 공급되기 전에, PWM 변조부를 거쳐서 공급되고,
상기 연산부는 역기전력 계산부에서 출력되는 역기전력을 전류 지령과 함께 상기 PWM 변조부에 제공하는 서보 드라이브 장치.
제7 항에 있어서,
상기 역기전력 계산부의 출력(V_emf)은 다음 수학식에 의해 산출되는 서보 드라이브 장치.
[수학식]

여기서, E는 역기전력 전압, Ke는 역기전력 상수, W는 모터의 회전 속도이다.
제1 항에 있어서,
상기 제1 처리부는 제1 CPU를 포함하고,
상기 제2 처리부는 제2 CPU를 포함하며,
상기 FPGA부는 상기 전류 제어부, 전압 왜곡 보상부, 상기 모터의 역기전력을 출력하는 역기전력 계산부, 상기 연산부의 출력 신호에 대응되는 PWM 신호를 생성하여 상기 파워 앰프에 입력하는 PWM 변조부를 포함하는 서보 드라이브 장치.
제9 항에 있어서,
상기 제1 CPU, 제2 CPU 및 FPGA부는 공통의 칩에 원칩 형태로 마련되고,
상기 FPGA부는 상기 제1 CPU 및 제2 CPU와 별개의 칩으로 마련되는 서보 드라이브 장치.