KR102500229B1 - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR102500229B1
KR102500229B1 KR1020180083239A KR20180083239A KR102500229B1 KR 102500229 B1 KR102500229 B1 KR 102500229B1 KR 1020180083239 A KR1020180083239 A KR 1020180083239A KR 20180083239 A KR20180083239 A KR 20180083239A KR 102500229 B1 KR102500229 B1 KR 102500229B1
Authority
KR
South Korea
Prior art keywords
electrode
pixel
branch electrodes
edge
connection
Prior art date
Application number
KR1020180083239A
Other languages
English (en)
Other versions
KR20200010686A (ko
Inventor
하진주
이원준
정연학
장은제
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020180083239A priority Critical patent/KR102500229B1/ko
Priority to US16/428,593 priority patent/US10747069B2/en
Priority to CN201910500362.XA priority patent/CN110737139A/zh
Publication of KR20200010686A publication Critical patent/KR20200010686A/ko
Application granted granted Critical
Publication of KR102500229B1 publication Critical patent/KR102500229B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/13306—Circuit arrangements or driving methods for the control of single liquid crystal cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134345—Subdivided pixels, e.g. for grey scale or redundancy
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Geometry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

표시 장치는 제1 화소 전극 및 제1 화소 회로를 포함하는 제1 화소 및 제2 화소 전극 및 제2 화소 회로를 포함하는 제2 화소를 포함하는 표시 패널을 포함하고, 상기 제1 화소 전극은 각각이 제1 방향을 따라 연장되는 제1 변 및 제2 변을 포함하는 제1 전극, 상기 제1 전극과 연결되며, 상기 제1 화소 회로와 전기적으로 연결되는 제1 연결 전극, 상기 제1 변으로부터 상기 제1 연결 전극과 멀어지는 제2 방향으로 연장되는 제1 가지 전극들, 및 상기 제2 변으로부터 상기 제1 연결 전극과 멀어지는 제3 방향으로 연장되는 제2 가지 전극들을 포함할 수 있다.

Description

표시 장치{DISPLAY DEVICE}
본 발명은 투과율 및 표시 품질이 향상된 표시 장치에 관한 것이다.
액정 표시 장치는 서로 마주하는 두 개의 기판들 및 기판들 사이에 개재된 액정층을 포함하는 액정 표시 패널을 포함한다. 액정 표시 장치는 전기장 생성 전극에 전압을 인가하여 액정층에 전기장을 생성한다. 이에 따라 액정층의 액정 분자들의 배향 방향이 결정되고, 입사광의 편광을 제어함으로써 영상을 표시한다.
액정 표시 장치의 경우, 광 시야각을 확보하기 위해 화소 전극에 미세 슬릿을 형성하여 복수의 도메인을 형성할 수 있다. 도메인 내의 액정 분자들 중 프린지 필드에 의해 제어되지 못한 액정 분자들은 편광판의 편광축과 소정의 각도를 이루지 못하여 회색 또는 블랙의 점으로 시인될 수 있고, 이에 의해 표시 장치의 투과율이 저하될 수 있다.
본 발명은 투과율 및 표시 품질이 향상된 표시 장치를 제공하는 것을 목적으로 한다.
본 발명의 일 실시예에 따른 표시 장치는 제1 화소 전극 및 제1 화소 회로를 포함하는 제1 화소 및 제2 화소 전극 및 제2 화소 회로를 포함하는 제2 화소를 포함하는 표시 패널을 포함하고, 상기 제1 화소 전극은 각각이 제1 방향을 따라 연장되는 제1 변 및 제2 변을 포함하는 제1 전극, 상기 제1 전극과 연결되며, 상기 제1 화소 회로와 전기적으로 연결되는 제1 연결 전극, 상기 제1 변으로부터 상기 제1 연결 전극과 멀어지는 제2 방향으로 연장되는 제1 가지 전극들, 및 상기 제2 변으로부터 상기 제1 연결 전극과 멀어지는 제3 방향으로 연장되는 제2 가지 전극들을 포함할 수 있다.
상기 제2 화소 전극은 상기 제1 방향을 따라 연장되는 제3 변 및 제4 변을 포함하는 제2 전극, 상기 제3 변으로부터 상기 제3 방향의 반대 방향으로 연장되는 제3 가지 전극들, 상기 제4 변으로부터 상기 제2 방향의 반대 방향으로 연장되는 제4 가지 전극들, 및 상기 제3 가지 전극들 중 적어도 어느 하나 또는 상기 제4 가지 전극들 중 적어도 어느 하나와 연결되며, 상기 제2 화소 회로와 전기적으로 연결되는 제2 연결 전극을 포함할 수 있다.
상기 제1 전극의 상기 제1 방향의 제1 길이는 상기 제2 전극의 상기 제1 방향의 제2 길이보다 클 수 있다.
상기 제1 화소 전극은 상기 제1 연결 전극으로부터 상기 제2 방향으로 연장되는 적어도 하나의 제1 연결 가지 전극, 및 상기 제1 연결 전극으로부터 상기 제3 방향으로 연장되는 적어도 하나의 제2 연결 가지 전극을 더 포함할 수 있다.
상기 표시 패널은 차광부를 더 포함하고, 상기 차광부는 평면 상에서 보았을 때, 상기 제1 화소 회로, 상기 제2 화소 회로, 상기 제2 연결 전극, 상기 제1 전극의 적어도 일부분, 상기 제1 연결 가지 전극의 적어도 일부분, 상기 제2 연결 가지 전극의 적어도 일부분과 중첩할 수 있다.
상기 제1 화소 전극은 상기 제1 방향을 따라 연장되며, 상기 제1 가지 전극들과 연결된 제1 테두리 전극 및 상기 제1 방향을 따라 연장되며, 상기 제2 가지 전극들과 연결된 제2 테두리 전극을 더 포함할 수 있다.
상기 제1 테두리 전극은 상기 제1 연결 가지 전극과 연결되고, 상기 제2 테두리 전극은 상기 제2 연결 가지 전극과 연결될 수 있다.
상기 표시 패널은 차광부를 더 포함하고, 상기 차광부는 평면 상에서 보았을 때, 상기 제1 화소 회로, 상기 제2 화소 회로, 상기 제1 연결 전극 및 상기 제1 전극의 적어도 일부분과 중첩할 수 있다.
상기 제1 전극은 상기 차광부와 중첩하는 제1 부분 전극부 및 상기 차광부와 비중첩하는 제2 부분 전극부로 구분되고, 상기 제1 부분 전극부의 상기 제1 방향과 수직한 방향의 제1 폭은 상기 제2 부분 전극부의 상기 제1 방향과 수직한 방향의 제2 폭보다 클 수 있다.
상기 제1 화소 전극은 상기 제1 방향을 따라 연장되며, 상기 제1 가지 전극들과 연결된 제1 테두리 전극, 상기 제1 방향을 따라 연장되며, 상기 제2 가지 전극들과 연결된 제2 테두리 전극, 및 상기 제1 방향과 수직한 방향을 따라 연장되며, 상기 제1 연결 전극과 인접한 영역에 배치된 제3 테두리 전극을 더 포함할 수 있다.
상기 제3 테두리 전극의 상기 제1 방향의 폭은 상기 제1 전극으로부터 멀어질수록 작아질 수 있다.
상기 제1 화소 전극은 상기 제3 테두리 전극으로부터 상기 제2 방향으로 연장되는 제1 추가 가지 전극들, 및 상기 제3 테두리 전극으로부터 상기 제3 방향으로 연장되는 제2 추가 가지 전극들을 더 포함할 수 있다.
상기 제1 추가 가지 전극들 중 적어도 일부는 상기 제1 테두리 전극과 연결되며 상기 제1 추가 가지 전극들 중 다른 일부는 상기 제1 테두리 전극과 이격되고, 상기 제2 추가 가지 전극들 중 적어도 일부는 상기 제2 테두리 전극과 연결되며 상기 제2 추가 가지 전극들 중 다른 일부는 상기 제2 테두리 전극과 이격될 수 있다.
상기 제1 화소 전극은 상기 제1 방향을 따라 연장되며, 상기 제1 가지 전극들과 연결된 제1 테두리 전극, 상기 제1 방향을 따라 연장되며, 상기 제2 가지 전극들과 연결된 제2 테두리 전극, 상기 제1 테두리 전극으로부터 상기 제1 가지 전극들과 나란한 방향으로 연장된 제1 추가 가지 전극들, 및 상기 제2 테두리 전극으로부터 상기 제2 가지 전극들과 나란한 방향으로 연장된 제2 추가 가지 전극들을 더 포함할 수 있다.
본 발명의 일 실시예에 따른 표시 장치는 제1 베이스 기판, 상기 제1 베이스 기판 위에 배치된 화소 회로, 상기 화소 회로와 연결된 연결 전극, 상기 연결 전극과 연결되며 제1 방향을 따라 연장되는 제1 전극, 및 상기 제1 방향과 교차하는 방향들로 연장되는 복수의 가지 전극들을 포함하고, 상기 제1 전극을 기준으로 제1 영역 및 제2 영역으로 구분된 화소 전극, 상기 화소 전극 위에 배치된 액정층, 상기 액정층 위에 배치된 제2 베이스 기판, 및 상기 제2 베이스 기판의 상기 제1 베이스 기판과 마주하는 면 위에 배치되며, 평면 상에서 상기 화소 회로 및 상기 제1 전극의 적어도 일부분과 중첩하는 차광부를 포함할 수 있다.
상기 복수의 가지 전극들 중 상기 제1 영역에 배치된 가지 전극들은 제2 방향으로 연장되고, 상기 복수의 가지 전극들 중 상기 제2 영역에 배치된 가지 전극들은 상기 제2 방향과 상이한 제3 방향으로 연장될 수 있다.
상기 복수의 가지 전극들 중 적어도 일부는 상기 연결 전극과 연결되며, 상기 연결 전극과 연결된 상기 가지 전극들 각각의 일부분은 상기 차광부와 평면상에서 중첩할 수 있다.
본 발명의 일 실시예에 따른 표시 장치는 제1 화소 전극 및 제1 화소 회로를 포함하는 제1 화소, 및 상기 제1 화소와 제1 방향으로 이격되어 배치되며, 제2 화소 전극 및 제2 화소 회로를 포함하는 제2 화소를 포함하고, 상기 제1 화소 전극은 상기 제1 방향으로 연장되는 제1 전극, 상기 제1 전극 및 상기 제1 화소 회로를 연결하는 제1 연결 전극, 및 상기 제1 전극의 상기 제1 방향으로 연장되는 변들로부터 상기 제1 화소 회로가 배치된 영역과 멀어지는 방향들로 연장되는 복수의 제1 가지 전극들을 포함하고, 상기 제2 화소 전극은 상기 제1 방향으로 연장되는 제2 전극, 상기 제2 전극의 상기 제1 방향으로 연장되는 변들로부터 상기 제2 화소 회로가 배치된 영역을 향하는 방향들로 연장되는 복수의 제2 가지 전극들, 및 상기 복수의 제2 가지 전극들 중 적어도 일부 및 상기 제2 화소 회로를 연결하는 제2 연결 전극을 포함하고, 상기 제1 전극의 상기 제1 방향의 길이는 상기 제2 전극의 상기 제1 방향의 길이보다 길 수 있다.
상기 제1 화소 및 상기 제2 화소는 복수로 제공되고, 상기 제1 화소들 및 상기 제2 화소들은 상기 제1 방향을 따라 하나씩 교대로 번갈아 가며 배치되고, 상기 제1 화소들 및 상기 제2 화소들은 상기 제1 방향과 수직한 방향을 따라 적어도 하나씩 교대로 번갈아 가며 배치될 수 있다.
상기 제1 연결 전극은 상기 복수의 제1 가지 전극들 중 적어도 일부와 연결될 수 있다.
본 발명에 따르면, 발광 영역에 배치되어 액정 분자의 배열을 제어하는 화소 전극의 적어도 일부가 차광부를 향하는 방향으로 연장된다. 평면 상에서 보았을 때, 화소 전극의 적어도 일부는 차광부와 중첩될 수 있고, 차광부와 중첩하는 영역까지 액정 분자의 배열이 제어될 수 있다. 따라서, 화소 전극과 화소 회로가 연결되는 영역과 인접하여 배치된 액정 분자들의 배열이 틀어져 액정 분자들이 서로 충돌되는 현상이 발생되더라도, 상기 충돌은 차광부와 중첩하는 영역에서 발생될 수 있다. 즉, 액정 분자들의 충돌에 의한 텍스처(texture) 현상이 발생되더라도 차광부와 중첩되는 영역에서 발생되기 때문에, 사용자에게 시인되지 않을 수 있고, 표시 장치의 표시 품질이 향상될 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 사시도이다.
도 2는 본 발명의 일 실시예에 따른 표시 장치의 블록도이다.
도 3은 본 발명의 일 실시예에 따른 표시 패널의 단면도이다.
도 4는 본 발명의 일 실시예에 따른 화소들을 도시한 평면도이다.
도 5는 본 발명의 일 실시예에 따른 화소들을 도시한 평면도이다.
도 6은 본 발명의 일 실시예에 따른 제1 화소 전극의 평면도이다.
도 7은 본 발명의 일 실시예에 따른 제2 화소 전극의 평면도이다.
도 8은 본 발명의 일 실시예에 따른 제1 화소와 제2 화소의 화소 전압에 따른 휘도 비율을 도시한 그래프이다.
도 9는 본 발명의 비교 예에 따른 제1 화소 전극의 평면도이다.
도 10은 본 발명의 비교 예에 따른 제1 화소와 제2 화소의 화소 전압에 따른 휘도 비율을 도시한 그래프이다.
도 11은 본 발명의 일 실시예에 따른 제1 화소 전극의 평면도이다.
도 12는 본 발명의 일 실시예에 따른 제1 화소 전극의 평면도이다.
도 13은 본 발명의 일 실시예에 따른 제1 화소 전극의 평면도이다.
도 14는 본 발명의 일 실시예에 따른 제1 화소 전극의 평면도이다.
도 15는 본 발명의 일 실시예에 따른 제1 화소 전극의 평면도이다.
도 16은 본 발명의 일 실시예에 따른 제1 화소 전극의 평면도이다.
도 17은 본 발명의 일 실시예에 따른 제1 화소 전극의 평면도이다.
도 18은 본 발명의 일 실시예에 따른 제1 화소 전극의 평면도이다.
본 명세서에서, 어떤 구성요소(또는 영역, 층, 부분 등)가 다른 구성요소 "상에 있다", "연결 된다", 또는 "결합된다"고 언급되는 경우에 그것은 다른 구성요소 상에 직접 배치/연결/결합될 수 있거나 또는 그들 사이에 제3의 구성요소가 배치될 수도 있다는 것을 의미한다.
동일한 도면부호는 동일한 구성요소를 지칭한다. 또한, 도면들에 있어서, 구성요소들의 두께, 비율, 및 치수는 기술적 내용의 효과적인 설명을 위해 과장된 것이다.
"및/또는"은 연관된 구성들이 정의할 수 있는 하나 이상의 조합을 모두 포함한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
또한, "아래에", "하측에", "위에", "상측에" 등의 용어는 도면에 도시된 구성들의 연관관계를 설명하기 위해 사용된다. 상기 용어들은 상대적인 개념으로, 도면에 표시된 방향을 기준으로 설명된다.
다르게 정의되지 않는 한, 본 명세서에서 사용된 모든 용어 (기술 용어 및 과학 용어 포함)는 본 발명이 속하는 기술 분야의 당업자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖는다. 또한, 일반적으로 사용되는 사전에서 정의된 용어와 같은 용어는 관련 기술의 맥락에서 의미와 일치하는 의미를 갖는 것으로 해석되어야 하고, 이상적인 또는 지나치게 형식적인 의미로 해석되지 않는 한, 명시적으로 여기에서 정의됩니다.
"포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
이하, 도면을 참조하여 본 발명의 실시예들을 설명한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치(DD)의 사시도이다.
도 1을 참조하면, 표시 장치(DD)는 표시면(IS)을 통해 영상을 표시할 수 있다. 도 1에서는 표시면(IS)이 제1 방향(DR1) 및 제1 방향(DR1)과 교차하는 제2 방향(DR2)에 의해 정의되는 면을 포함하는 것으로 도시하였다. 하지만, 이는 예시적인 것으로, 다른 실시예에서 표시 장치(미도시)의 표시면(미도시)은 휘어진 형상을 가질 수 있다.
표시 장치(DD)의 두께 방향은 제3 방향(DR3)이 지시한다. 제1 내지 제3 방향들(DR1, DR2, DR3)이 지시하는 방향은 상대적인 개념으로서 다른 방향으로 변환될 수 있다.
표시 장치(DD)는 텔레비전, 모니터, 또는 외부 광고판과 같은 대형 전자장치를 비롯하여, 퍼스널 컴퓨터, 노트북 컴퓨터, 개인 디지털 단말기, 자동차 네비게이션 유닛, 게임기, 휴대용 전자 기기, 및 카메라와 같은 중소형 전자 장치 등에 사용될 수도 있다. 또한, 이것들은 단지 실시예로서 제시된 것들로서, 본 발명의 개념에서 벗어나지 않은 이상 다른 전자 기기에도 채용될 수 있음은 물론이다.
도 2는 본 발명의 일 실시예에 따른 표시 장치(DD)의 블록도이다.
도 2를 참조하면, 표시 장치(DD)는 표시 패널(DP), 신호 제어부(TC, 또는 타이밍 컨트롤러), 데이터 구동부(DDV), 및 게이트 구동부(GDV)를 포함할 수 있다. 신호 제어부(TC), 데이터 구동부(DDV) 및 게이트 구동부(GDV)들은 회로로 구성될 수 있다.
표시 패널(DP)은 액정 표시 패널(liquid crystal display panel)일 수 있다. 표시 장치(DD)는 표시 패널(DP)에 광을 제공하는 백라이트 유닛(미도시)을 더 포함할 수 있다. 표시 패널(DP)은 백라이트 유닛으로부터 생성된 광의 투과량을 제어하여 영상을 표시할 수 있다.
표시 패널(DP)은 복수의 데이터 라인들(DL1-DLm), 복수의 게이트 라인들(GL1-GLn) 및 복수의 화소들(PX)을 포함할 수 있다.
복수의 데이터 라인들(DL1-DLm)은 제1 방향(DR1)으로 연장되며, 제1 방향(DR1)과 교차하는 제2 방향(DR2)을 따라 배열될 수 있다. 복수의 게이트 라인들(GL1-GLn)은 제2 방향(DR2)으로 연장되며, 제1 방향(DR1)을 따라 배열될 수 있다.
화소들(PX)은 제1 방향(DR1) 및 제2 방향(DR2)을 따라 배열될 수 있다. 화소들(PX) 각각은 주요색(primary color) 중 하나 또는 혼합색 중 하나를 표시할 수 있다. 상기 주요색은 레드, 그린, 및 블루를 포함할 수 있고, 상기 혼합색은 화이트, 옐로우, 시안, 마젠타 등 다양한 색상을 포함할 수 있다. 다만, 화소들(PX)이 표시하는 색상이 이에 제한되는 것은 아니다.
화소들(PX) 각각은 화소 전극 및 화소 전극과 전기적으로 연결된 화소 회로를 포함할 수 있다. 화소 회로는 복수의 트랜지스터들을 포함할 수 있다. 화소들(PX) 각각은 게이트 라인들(GL1-GLn) 중 대응하는 게이트 라인 및 데이터 라인들(DL1-DLm) 중 대응하는 데이터 라인에 전기적으로 연결될 수 있다.
도 2에서는 하나의 화소(PX)에 하나의 게이트 라인 및 하나의 데이터 라인이 연결된 1G1D(1 gate line 1 data line) 구조를 예시적으로 도시하였으나, 본 발명이 이에 제한되는 것은 아니다. 본 발명의 다른 일 실시예에서 게이트 라인들(GL1-GLn)의 수는 도 2에 도시된 것과 비교하여 절반으로 감소될 수 있다. 이는 HG2D(Half Gate Double Data) 구조일 수 있다. 예를 들어, 서로 인접한 화소 두 행 당 게이트 선은 하나로 제공될 수 있다. 하나의 게이트 라인은 제1 방향(DR1)으로 서로 인접한 2 개의 화소들에 동일한 게이트 신호를 제공할 수 있다. 따라서, 1G1D 구조와 비교하였을 때, 게이트 신호가 제공되는 시간이 두 배로 길어질 수 있다. 그 결과, 데이터 전압의 충전 시간이 충분히 확보될 수 있다.
신호 제어부(TC)는 외부로부터 제공되는 영상 데이터(RGB)를 수신한다. 신호 제어부(TC)는 영상 데이터(RGB)를 표시 패널(DP)의 동작에 부합하도록 변환하여 변환 영상데이터(R'G'B')를 생성하고, 변환 영상데이터(R'G'B')를 데이터 구동부(DDV)로 출력한다.
또한, 신호 제어부(TC)는 외부로부터 제공되는 제어 신호(CS)를 수신할 수 있다. 제어 신호(CS)는 수직동기신호, 수평동기신호, 메인 클럭신호, 및 데이터 인에이블 신호 등을 포함할 수 있다. 신호 제어부(TC)는 제1 제어 신호(CONT1)를 데이터 구동부(DDV)로 제공하고, 제2 제어 신호(CONT2)를 게이트 구동부(GDV)로 제공한다. 제1 제어 신호(CONT1)는 데이터 구동부(DDV)를 제어하기 위한 신호이고, 제2 제어 신호(CONT2)를 게이트 구동부(GDV)를 제어하기 위한 신호이다.
데이터 구동부(DDV)는 신호 제어부(TC)로부터 수신한 제1 제어 신호(CONT1)에 응답해서 복수의 데이터 라인들(DL1-DLm)을 구동할 수 있다. 데이터 구동부(DDV)는 독립된 집적 회로로 구현되어서 표시 패널(DP)의 일 측에 전기적으로 연결되거나, 표시 패널(DP) 상에 직접 실장될 수 있다. 또한, 데이터 구동부(DDV)는 단일 칩으로 구현되거나 복수의 칩들을 포함할 수 있다.
게이트 구동부(GDV)는 신호 제어부(TC)로부터의 제2 제어 신호(CONT2)에 응답해서 게이트 라인들(GL1-GLn)을 구동한다. 게이트 구동부(GDV)는 표시 패널(DP)의 소정 영역에 집적될 수 있다. 이 경우, 게이트 구동부(GDV)는 LTPS(Low Temperature Polycrystaline Silicon) 공정 또는 LTPO(Low Temperature Polycrystalline Oxide) 공정을 통해 형성된 복수 개의 박막 트랜지스터들을 포함할 수 있다. 또한, 게이트 구동부(GDV)는 독립된 집적 회로 칩으로 구현되어 표시 패널(DP)의 일측에 전기적으로 연결될 수 있다.
복수의 게이트 라인들(GL1-GLn) 중 하나의 게이트 라인에 게이트 온 전압이 인가된 동안 이에 연결된 한 행의 화소들 각각의 스위칭 트랜지스터가 턴 온 된다. 이때 데이터 구동부(DDV)는 데이터 구동 신호들을 데이터 라인들(DL1-DLm)로 제공한다. 데이터 라인들(DL1-DLm)로 공급된 데이터 구동 신호들은 턴-온 된 스위칭 트랜지스터를 통해 해당 화소에 인가된다.
도 3은 본 발명의 일 실시예에 따른 표시 패널(DP)의 단면도이다.
도 3을 참조하면, 표시 패널(DP)은 제1 베이스 기판(BS1), 제2 베이스 기판(BS2), 화소 회로(PXC, 도 4 참조), 화소 전극(PE), 공통 전극(CE), 액정층(LCL), 및 차광부(BM)를 포함할 수 있다.
제1 베이스 기판(BS1) 및 제2 베이스 기판(BS2)은 광학적으로 투명할 수 있다. 이에 따라, 백라이트 유닛(미도시)으로부터 생성된 광은 제1 베이스 기판(BS1)을 투과하여 액정층(LCL)에 용이하게 도달할 수 있고, 액정층(LCL)을 투과한 광은 제2 베이스 기판(BS2)을 투과할 수 있다. 제1 베이스 기판(BS1) 및 제2 베이스 기판(BS2)은 절연 물질을 포함할 수 있다. 예를 들어, 제1 베이스 기판(BS1) 및 제2 베이스 기판(BS2)은 실리콘 기판, 플라스틱 기판, 절연 필름, 적층 구조체, 또는 유리 기판일 수 있다. 상기 적층 구조체는 복수의 절연층들을 포함할 수 있다.
화소들(PX, 도 1 참조) 각각은 화소 회로(PXC, 도 4 참조), 화소 전극(PE), 액정층(LCL), 및 공통 전극(CE)을 포함할 수 있다.
화소 회로(PXC)는 적어도 하나 이상의 트랜지스터 및 적어도 하나 이상의 커패시터를 포함할 수 있다. 도 3에서는 하나의 트랜지스터(TR)에 대해서만 도시하였다.
트랜지스터(TR)는 제어 전극(CNE), 입력 전극(IE), 출력 전극(OE), 및 반도체 패턴(SP)을 포함할 수 있다.
제어 전극(CNE)은 제1 베이스 기판(BS1) 위에 배치될 수 있다. 제어 전극(CNE)은 도전 물질을 포함할 수 있다. 예를 들어, 상기 도전 물질은 금속 물질일 수 있고, 상기 금속 물질은 예컨대, 몰리브덴, 은, 티타늄, 구리, 알루미늄, 또는 이들의 합금을 포함할 수 있다.
스토리지 라인(SL)은 제1 베이스 기판(BS1) 위에 배치될 수 있다. 스토리지 라인(SL)은 제어 전극(CNE)과 동일한 공정을 통해 동시에 형성될 수 있다. 스토리지 라인(SL)에는 스토리지 전압이 제공될 수 있다. 화소 전극(PE)에 제공되는 화소 전압과 상기 스토리지 전압 사이의 차이에 대응하는 전압이 스토리지 커패시터(미도시)에 충전될 수 있다.
제1 절연층(L1)은 제1 베이스 기판(BS1) 위에 배치되며, 제어 전극(CNE) 및 스토리지 라인(SL)을 커버할 수 있다. 즉, 제어 전극(CNE) 및 스토리지 라인(SL)은 제1 절연층(L1)과 제1 베이스 기판(BS1) 사이에 배치될 수 있다.
제1 절연층(L1) 위에는 반도체 패턴(SP)이 배치될 수 있다. 단면상에서 반도체 패턴(SP)은 제1 절연층(L1)을 사이에 두고 제어 전극(CNE)과 이격되어 배치될 수 있다.
반도체 패턴(SP)은 반도체 물질을 포함할 수 있다. 상기 반도체 물질은 예를 들어, 비정질 실리콘, 다결정 실리콘, 단결정 실리콘, 산화물 반도체, 및 화합물 반도체 중 적어도 어느 하나를 포함할 수 있다. 화소 회로(PXC)는 복수의 트랜지스터들을 포함하고, 상기 복수의 트랜지스터들은 서로 동일한 반도체 물질을 포함할 수 있다. 또한, 본 발명의 다른 실시예에서 상기 복수의 트랜지스터들 중 일부는 다른 일부와 서로 상이한 반도체 물질을 포함할 수 있다.
반도체 패턴(SP) 위에는 입력 전극(IE) 및 출력 전극(OE)이 배치될 수 있다.
제2 절연층(L2)은 제1 절연층(L1) 위에 배치되며, 반도체 패턴(SP), 입력 전극(IE), 및 출력 전극(OE)을 커버할 수 있다. 즉, 제1 절연층(L1)과 제2 절연층(L2) 사이에는 반도체 패턴(SP), 입력 전극(IE), 및 출력 전극들(OE)이 배치될 수 있다.
제2 절연층(L2) 위에는 제3 절연층(L3)이 배치될 수 있다. 제3 절연층(L3)은 컬러 필터일 수 있다. 예를 들어, 제3 절연층(L3)이 적색 컬러 필터인 경우, 제3 절연층(L3)은 적색 파장 영역의 광을 투과시키고, 다른 파장 영역의 광은 차단시킬 수 있다. 도 3에서는 제3 절연층(L3)이 컬러 필터인 경우를 예로 들어 설명하였으나, 본 발명이 이에 제한되는 것은 아니다. 예를 들어, 본 발명의 다른 일 실시예에서, 제3 절연층(L3)은 평탄면을 제공하는 투명한 절연층일 수 있고, 컬러 필터는 제2 베이스 기판(BS2)에 형성될 수 있다. 또한, 본 발명의 다른 일 실시예에서, 컬러 필터는 파장 변환층으로 치환될 수 있다. 파장 변환층은 퀀텀닷 및/또는 퀀텀로드 등을 포함할 수 있다.
또한, 도 3에 도시되지 않았으나, 제3 절연층(L3)을 커버하는 캡핑층이 더 제공될 수도 있다. 상기 캡핑층은 무기물을 포함할 수 있으며, 예를 들어, 실리콘 질화물 또는 실리콘 산화물을 포함할 수 있다. 상기 캡핑층은 제3 절연층(L3)을 커버하여 제3 절연층(L3)을 보호하는 기능을 할 수 있다. 또한, 상기 캡핑층에는 제3 절연층(L3)에서 발생된 가스가 방출될 수 있는 개구부(미도시)가 제공될 수도 있다.
화소 전극(PE)은 트랜지스터(TR)와 전기적으로 연결될 수 있다. 제3 절연층(L3)에는 컨택홀(CNT)이 정의된다. 컨택홀(CNT)은 제3 절연층(L3)의 일부분을 제거하여 제공될 수 있다. 컨택홀(CNT)은 제3 절연층(L3) 아래에 배치된 구성을 노출시킬 수 있다. 예를 들어, 컨택홀(CNT)은 출력 전극(OE)을 노출시킬 수 있다. 화소 전극(PE)은 컨택홀(CNT)에 의해 노출된 출력 전극(OE)과 전기적으로 연결될 수 있다. 화소 전극(PE)은 출력 전극(OE)과 직접 접촉하여 전기적으로 연결될 수도 있고, 화소 전극(PE)과 출력 전극(OE) 사이에 배치된 도정성 부재에 의해 간접적으로 연결될 수도 있다.
화소 전극(PE) 위에는 액정층(LCL)이 배치될 수 있다. 액정층(LCL)은 복수의 액정 분자들(LC)을 포함할 수 있다. 액정 분자들(LC)은 공통 전극(CE)과 화소 전극(PE) 사이에 형성된 전계에 따라 배열이 변화될 수 있다.
액정층(LCL) 위에는 제2 베이스 기판(BS2)이 배치될 수 있다. 제2 베이스 기판(BS2)의 제1 베이스 기판(BS1)과 마주하는 일 면에는 차광부(BM)가 배치될 수 있다. 차광부(BM)는 평면 상에서 화소 회로(PXC, 도 4 참조)와 중첩할 수 있다. 본 명세서 내에서 평면 상에서라는 의미는 표시 패널(DP)을 두께 방향인 제3 방향(DR3)으로 보았을 때를 의미한다.
차광부(BM)에 의해 커버된 영역은 비발광 영역(NPA)으로 정의될 수 있고, 차광부(BM)에 의해 커버되지 않은 영역은 발광 영역(PA)으로 정의될 수 있다. 액정층(LCL)을 통과한 광은 발광 영역(PA)을 통해 제2 베이스 기판(BS2) 외부로 방출될 수 있다.
제2 베이스 기판(BS2)의 제1 베이스 기판(BS1)과 마주하는 일 면에는 차광부(BM)를 커버하는 평탄화층(OCL)이 배치될 수 있다. 평탄화층(OCL)은 유기물을 포함할 수 있다. 평탄화층(OCL) 위에는 공통 전극(CE)이 배치될 수 있다.
도 4는 본 발명의 일 실시예에 따른 화소들을 도시한 평면도이다. 도 4에서는 설명의 편의를 위해, 데이터 라인들(DL), 게이트 라인들(GL), 화소 전극들(PE1-R, PE1-G, PE1-B, PE2-R, PE2-G, PE2-B), 및 화소 회로(PXC)에 대해서만 도시하였다. 또한, 화소 회로(PXC)는 검정 네모로 간략하게 도시하였으나, 화소 회로(PXC)는 적어도 하나 이상의 트랜지스터를 포함하는 것으로 이해될 수 있을 것이다.
화소 전극들(PE1-R, PE1-G, PE1-B, PE2-R, PE2-G, PE2-B) 각각은 두 개의 도메인을 포함할 수 있다. 예를 들어, 화소 전극들(PE1-R, PE1-G, PE1-B, PE2-R, PE2-G, PE2-B) 각각은 중심에 배치된 제1 방향(DR1)으로 연장되는 전극을 기준으로 2 개의 도메인으로 구분될 수 있다. 도메인이 다수로 제공되는 경우, 액정 분자들이 여러 방향으로 기울어질 수 있고, 그에 따라 측면 시인성이 향상될 수 있다.
도 4에서는 각 도메인 별로 액정 분자들이 기울어지는 방향을 화살표로 표시하였다.
제1 방향(DR1)을 기준으로 제1 방향(DR1) 및 제2 방향(DR2)과 교차하는 제4 방향(DRa), 제1 방향(DR1), 제2 방향(DR2) 및 제4 방향(DRa)과 교차하는 제5 방향(DRb), 제4 방향(DRa)과 반대 방향인 제6 방향(DRc), 및 제5 방향(DRb)과 반대 방향인 제7 방향(DRd)이 도시된다. 제4 방향(DRa)과 제6 방향(DRc)은 서로 정반대 방향일 수 있으나, 이에 제한되는 것은 아니다. 또한, 제5 방향(DRb)과 제7 방향(DRd)은 서로 정반대 방향일 수 있으나, 이에 제한되는 것은 아니다.
화소 전극들(PE1-R, PE1-G, PE1-B, PE2-R, PE2-G, PE2-B) 중 제1 화소 전극들(PE1-R, PE1-G, PE1-B) 각각은 중심에 배치된 제1 방향(DR1)으로 연장되는 전극을 기준으로 좌측에 있는 액정 분자들은 제6 방향(DRc)으로 기울어지고, 우측에 있는 액정 분자들은 제7 방향(DRd)으로 기울어질 수 있다.
화소 전극들(PE1-R, PE1-G, PE1-B, PE2-R, PE2-G, PE2-B) 중 제2 화소 전극들(PE2-R, PE2-G, PE2-B) 각각은 중심에 배치된 제1 방향(DR1)으로 연장되는 전극을 기준으로 좌측에 있는 액정 분자들은 제5 방향(DRb)으로 기울어지고, 우측에 있는 액정 분자들은 제4 방향(DRa)으로 기울어질 수 있다.
제1 화소 전극들(PE1-R, PE1-G, PE1-B) 위에 배치된 액정 분자들이 기울어지는 방향과 제2 화소 전극들(PE2-R, PE2-G, PE2-B) 위에 배치된 액정 분자들이 기울어지는 방향은 서로 상이할 수 있다. 각 화소는 2 개의 도메인을 포함하나, 하나의 제1 화소 전극과 하나의 제2 화소 전극의 조합에 의해 총 4 개의 도메인을 포함하는 것과 같은 효과를 가질 수 있다.
제1 화소 전극들(PE1-R, PE1-G, PE1-B)을 포함하는 화소들은 제1 화소들로 명칭되고, 제2 화소 전극들(PE2-R, PE2-G, PE2-B)을 포함하는 화소들은 제2 화소들로 명칭될 수 있다.
제1 화소 전극들(PE1-R, PE1-G, PE1-B)은 평면 상에서 적색의 컬러 필터와 중첩하는 제1 화소 전극(PE1-R), 녹색의 컬러 필터와 중첩하는 제1 화소 전극(PE1-G), 및 청색의 컬러 필터와 중첩하는 제1 화소 전극(PE1-B)을 포함할 수 있다.
제2 화소 전극들(PE2-R, PE2-G, PE2-B)은 평면 상에서 적색의 컬러 필터와 중첩하는 제2 화소 전극(PE2-R), 녹색의 컬러 필터와 중첩하는 제2 화소 전극(PE2-G), 및 청색의 컬러 필터와 중첩하는 제2 화소 전극(PE2-B)을 포함할 수 있다.
제1 화소 전극(PE1-R)과 제2 화소 전극(PE2-R)은 제1 방향(DR1)으로 하나씩 교대로 번갈아 가며 배치될 수 있다. 제1 화소 전극(PE1-G)과 제2 화소 전극(PE2-G)은 제1 방향(DR1)으로 하나씩 교대로 번갈아 가며 배치될 수 있다. 제1 화소 전극(PE1-B)과 제2 화소 전극(PE2-B)은 제1 방향(DR1)으로 하나씩 교대로 번갈아 가며 배치될 수 있다.
도 4에서는 4 개의 도메인 영역을 포함하는 제1 화소 전극(PE1-R)과 제2 화소 전극(PE2-R)을 포함하는 영역(FD)을 도시하였다. 본 발명의 실시예에 따르면, 화소 전극들(PE1-R, PE1-G, PE1-B, PE2-R, PE2-G, PE2-B) 각각이 2 개의 도메인 영역을 포함하기 때문에, 화소 전극들 각각이 4 개의 도메인 영역을 포함한 구조에 비해 개구율이 향상될 수 있다. 또한, 제1 화소 전극들(PE1-R, PE1-G, PE1-B)과 제2 화소 전극들(PE2-R, PE2-G, PE2-B)이 서로 다른 도메인을 가져 4 개의 도메인을 갖는 효과를 가질 수 있다. 따라서, 측면 시인성이 향상될 수 있다.
제1 화소 전극들(PE1-R, PE1-G, PE1-B)과 제2 화소 전극들(PE2-R, PE2-G, PE2-B)은 제2 방향(DR2)을 따라 적어도 하나씩 교대로 번갈아 가며 배치될 수 있다. 본 발명의 일 실시예에서, 제1 화소 전극(PE1-R), 제2 화소 전극(PE2-G) 및 제1 화소 전극(PE1-B)은 제2 방향(DR2)을 따라 순차적으로 배열될 수 있다. 예를 들어, 제1 화소 전극(PE1-R), 제2 화소 전극(PE2-G), 제1 화소 전극(PE1-B), 제1 화소 전극(PE1-R), 제2 화소 전극(PE2-G), 및 제1 화소 전극(PE1-B)이 반복되는 형태로 배열될 수 있다. 본 발명의 다른 일 실시예에서는 제1 화소 전극과 제2 화소 전극이 제2 방향(DR2)으로 하나씩 교대로 번갈아 가며 배치될 수 있다. 이 경우, 제1 화소 전극(PE1-R), 제2 화소 전극(PE2-G), 제1 화소 전극(PE1-B), 제2 화소 전극(PE2-R), 제1 화소 전극(PE1-G), 및 제2 화소 전극(PE2-B)이 반복되는 형태로 배열될 수 있다.
도 5는 본 발명의 일 실시예에 따른 화소들을 도시한 평면도이다. 도 5를 설명함에 있어서, 도 4에서 설명된 내용과 중복되는 내용에 대해서는 생략된다.
도 5를 참조하면, 제1 화소 전극(PE1-R)과 제2 화소 전극(PE2-R)은 제1 방향(DR1)으로 하나씩 교대로 번갈아 가며 배치될 수 있다. 제1 화소 전극(PE1-G)과 제2 화소 전극(PE2-G)은 제1 방향(DR1)으로 하나씩 교대로 번갈아 가며 배치될 수 있다. 제1 화소 전극(PE1-B)과 제2 화소 전극(PE2-B)은 제1 방향(DR1)으로 하나씩 교대로 번갈아 가며 배치될 수 있다.
제1 화소 전극들(PE1-R, PE1-G, PE1-B)과 제2 화소 전극들(PE2-R, PE2-G, PE2-B)은 제2 방향(DR2)을 따라 적어도 하나씩 교대로 번갈아 가며 배치될 수 있다. 본 발명의 일 실시예에서, 제1 화소 전극(PE1-R), 제1 화소 전극(PE1-G), 제1 화소 전극(PE1-B), 제2 화소 전극(PE2-R), 제2 화소 전극(PE2-G), 및 제2 화소 전극(PE2-B)은 제2 방향(DR2)을 따라 순차적으로 배열될 수 있다.
도 6은 본 발명의 일 실시예에 따른 제1 화소 전극(PE1)의 평면도이다.
도 4 및 도 5에서 설명된 제1 화소 전극들(PE1-R, PE1-G, PE1-B) 각각의 형상은 도 6에 도시된 제1 화소 전극(PE1)과 실질적으로 동일할 수 있다.
도 6을 참조하면, 제1 화소 전극(PE1)은 제1 전극(E1), 제1 연결 전극(CE1), 제1 가지 전극들(BE1), 제2 가지 전극들(BE2), 제1 연결 가지 전극(CBE1), 제2 연결 가지 전극(CBE2), 제1 테두리 전극(EC1) 및 제2 테두리 전극(EC2)을 포함할 수 있다. 제1 전극(E1), 제1 연결 전극(CE1), 제1 가지 전극들(BE1), 제2 가지 전극들(BE2), 제1 연결 가지 전극(CBE1), 제2 연결 가지 전극(CBE2), 제1 테두리 전극(EC1) 및 제2 테두리 전극(EC2)은 일체의 형상을 가질 수 있다.
제1 전극(E1), 제1 테두리 전극(EC1) 및 제2 테두리 전극(EC2) 각각은 제1 방향(DR1)을 따라 연장될 수 있다.
제1 전극(E1)은 제1 화소 전극(PE1)의 중심에 배치되고, 제1 테두리 전극(EC1)은 제1 전극(E1)의 좌측, 제2 테두리 전극(EC2)은 제1 전극(E1)의 우측에 배치될 수 있다. 즉, 제1 테두리 전극(EC1)과 제2 테두리 전극(EC2) 사이에는 제1 전극(E1)이 배치될 수 있다.
제1 전극(E1)은 제1 연결 전극(CE1)과 연결될 수 있다. 제1 연결 전극(CE1)은 컨택홀(CNT)에 배치되며, 트랜지스터(TR)와 전기적으로 연결되는 전극일 수 있다.
제1 전극(E1)은 제1 방향(DR1)을 따라 연장되는 제1 변(S1) 및 제2 변(S2)을 포함할 수 있다. 제1 가지 전극들(BE1)은 제1 변(S1)으로부터 제1 연결 전극(CE1)과 멀어지는 제4 방향(DRa)으로 연장될 수 있다. 제2 가지 전극들(BE2)은 제2 변(S2)으로부터 제1 연결 전극(CE1)과 멀어지는 제5 방향(DRb)으로 연장될 수 있다. 제1 가지 전극들(BE1)은 서로 이격되고, 서로 인접한 제1 가지 전극들(BE1) 사이에는 슬릿이 정의될 수 있다. 제2 가지 전극들(BE2)은 서로 이격되고, 서로 인접한 제2 가지 전극들(BE2) 사이에는 슬릿이 정의될 수 있다.
제1 가지 전극들(BE1)의 일 단은 제1 전극(E1)에 연결되고, 제1 가지 전극들(BE1)의 타단은 제1 테두리 전극(EC1)에 연결될 수 있다. 제2 가지 전극들(BE2)의 일 단은 제1 전극(E1)에 연결되고, 제2 가지 전극들(BE2)의 타 단은 제2 테두리 전극(EC2)에 연결될 수 있다. 본 발명의 다른 실시예에서, 제1 테두리 전극(EC1) 및 제2 테두리 전극(EC2)은 생략될 수도 있다.
제1 연결 가지 전극(CBE1) 및 제2 연결 가지 전극(CBE2) 각각은 제1 연결 전극(CE1)으로부터 연장될 수 있다. 제1 연결 가지 전극(CBE1) 및 제2 연결 가지 전극(CBE2) 각각은 복수로 제공될 수 있다.
제1 연결 가지 전극(CBE1)은 제1 연결 전극(CE1)으로부터 제4 방향(DRa)으로 연장되고, 제2 연결 가지 전극(CBE2)은 제1 연결 전극(CE1)으로부터 제5 방향(DRb)으로 연장될 수 있다. 즉, 제1 연결 가지 전극(CBE1)은 제1 가지 전극들(BE1)과 나란한 방향으로 연장되고, 제2 연결 가지 전극(CBE2)은 제2 가지 전극들(BE2)과 나란한 방향으로 연장될 수 있다.
제1 연결 가지 전극(CBE1)의 일 단은 제1 연결 전극(CE1)에 연결되고, 제1 연결 가지 전극(CBE1)의 타 단은 제1 테두리 전극(EC1)에 연결될 수 있다. 제2 연결 가지 전극(CBE2)의 일 단은 제1 연결 전극(CE1)에 연결되고, 제2 연결 가지 전극(CBE2)의 타 단은 제2 테두리 전극(EC2)에 연결될 수 있다.
본 발명의 일 실시예에 따르면, 제1 연결 전극(CE1)은 제1 전극(E1), 제1 연결 가지 전극(CBE1) 및 제2 연결 가지 전극(CBE2)에 연결된다. 제1 데이터 라인(DLa)으로부터 제공되어, 트랜지스터(TR)를 통해 수신된 화소 전압은 제1 연결 전극(CE1), 제1 전극(E1), 제1 연결 가지 전극(CBE1) 및 제2 연결 가지 전극(CBE2)을 통해 제1 화소 전극(PE1) 전체에 전달될 수 있다. 제2 데이터 라인(DLb)은 제1 화소 전극(PE1)과 제1 방향(DR1)으로 이격된 화소 전극에 화소 전압을 제공할 수 있다.
평면 상에서 보았을 때, 차광부(BM)는 제1 연결 전극(CE1), 제1 전극(E1)의 적어도 일부분, 제1 연결 가지 전극(CBE1)의 적어도 일부분, 및 제2 연결 가지 전극(CBE2)의 적어도 일부분과 중첩할 수 있다. 따라서, 차광부(BM)와 중첩하는 영역에 배치된 액정 분자들도 제1 전극(E1)의 적어도 일부분, 제1 연결 가지 전극(CBE1)의 적어도 일부분, 및 제2 연결 가지 전극(CBE2)의 적어도 일부분에 의해 배열이 제어될 수 있다.
도 3을 참조하면, 컨택홀(CNT)이 제공됨에 따라 제3 절연층(L3)에는 경사면(SLP)이 존재한다. 경사면(SLP) 인접한 액정 분자들은 경사면을 따라 배열이 틀어질 수 있다. 도 6에서는 제1 전극(E1), 제1 연결 가지 전극(CBE1), 및 제2 연결 가지 전극(CBE2)에 의해 제어되는 액정 분자들이 기울어지는 방향을 제1 화살표(AR1)로 표시하고, 경사면(SLP) 또는 경사면(SLP)에 인접한 영역에 배치되어 배열이 틀어진 액정 분자들이 기울어지는 방향을 제2 화살표(AR2)로 표시하였다.
본 발명의 일 실시예에 따르면, 제1 전극(E1), 제1 연결 가지 전극(CBE1), 및 제2 연결 가지 전극(CBE2)에 의해 차광부(BM)와 중첩하는 영역까지 액정 분자의 배열이 제어된다. 따라서, 경사면(SLP) 인접한 액정 분자들의 배열이 틀어져 액정 분자들이 서로 충돌되는 현상이 발생되더라도, 상기 충돌은 차광부(BM)와 중첩하는 영역에서 발생될 수 있다. 즉, 액정 분자들의 충돌에 의한 텍스처(texture)는 차광부(BM)와 중첩되는 영역에서 발생된다. 상기 텍스처는 투과율 감소의 원인 및 사용자에게 얼룩으로 시인되어 표시 품질 저하의 원인이 될 수 있다. 본 발명의 실시예에 따르면, 상기 텍스처는 차광부(BM)에 의해 가려질 수 있다. 따라서, 상기 텍스처는 사용자에게 시인되지 않을 수 있다.
도 7은 본 발명의 일 실시예에 따른 제2 화소 전극(PE2)의 평면도이다.
도 4 및 도 5에서 설명된 제2 화소 전극들(PE2-R, PE2-G, PE2-B) 각각의 형상은 도 7에 도시된 제2 화소 전극(PE2)과 실질적으로 동일할 수 있다.
도 7을 참조하면, 제2 화소 전극(PE2)은 제2 전극(E2), 제2 연결 전극(CE2), 제3 가지 전극들(BE3), 제4 가지 전극들(BE4), 제3 테두리 전극(EC3) 및 제4 테두리 전극(EC4)을 포함할 수 있다. 제2 전극(E2), 제2 연결 전극(CE2), 제3 가지 전극들(BE3), 제4 가지 전극들(BE4), 제3 테두리 전극(EC3) 및 제4 테두리 전극(EC4)은 일체의 형상을 가질 수 있다.
제2 전극(E2), 제3 테두리 전극(EC3) 및 제4 테두리 전극(EC4) 각각은 제1 방향(DR1)을 따라 연장될 수 있다.
제2 전극(E2)은 제2 화소 전극(PE2)의 중심에 배치되고, 제3 테두리 전극(EC3)은 제2 전극(E2)의 좌측, 제4 테두리 전극(EC4)은 제2 전극(E2)의 우측에 배치될 수 있다. 즉, 제3 테두리 전극(EC3)과 제4 테두리 전극(EC4) 사이에는 제2 전극(E2)이 배치될 수 있다.
제2 전극(E2)은 제1 방향(DR1)을 따라 연장되는 제3 변(S3) 및 제4 변(S4)을 포함할 수 있다. 제3 가지 전극들(BE3)은 제3 변(S3)으로부터 제5 방향(DRb)의 반대 방향으로 연장될 수 있다. 제5 방향(DRb)의 반대 방향은 제7 방향(DRd)일 수 있다. 제4 가지 전극들(BE4)은 제4 변(S4)으로부터 제4 방향(DRa)의 반대 방향으로 연장될 수 있다. 제4 방향(DRa)의 반대 방향은 제6 방향(DRc)일 수 있다.
제2 연결 전극(CE2)은 컨택홀(CNT)에 배치되며, 트랜지스터(TR)와 전기적으로 연결되는 전극일 수 있다. 제2 연결 전극(CE2)은 제3 가지 전극들(BE3) 중 적어도 어느 하나, 또는 제4 가지 전극들(BE4) 중 적어도 어느 하나와 연결될 수 있다. 도 7에서는 제2 연결 전극(CE2)이 두 개의 제3 가지 전극들(BE3)과 연결된 것을 예시적으로 도시하였다.
도 7에서는 경사면(SLP, 도 3 참조) 또는 경사면(SLP)에 인접한 영역에 배치되어 배열이 틀어진 액정 분자들이 기울어지는 방향을 제2 화살표(AR2)로 표시하고, 제3 가지 전극들(BE3), 제4 가지 전극들(BE4)에 의해 제어되는 액정 분자들이 기울어지는 방향을 제3 화살표(AR3)로 표시하였다. 도 7에서 액정 분자들은 모두 트랜지스터(TR)로부터 멀어지는 방향으로 기울어질 수 있다. 따라서, 제2 화소 전극(PE2)은 제1 화소 전극(PE1, 도 6 참조)에 비해 텍스처가 발생될 가능성이 적다.
도 6 및 도 7을 참조하면, 제1 전극(E1)의 제1 방향(DR1)의 제1 길이(LT1)와 제2 전극(E2)의 제1 방향(DR1)의 제2 길이(LT2)는 서로 상이할 수 있다. 제1 화소 전극(PE1)은 컨택홀(CNT)과 인접한 액정 분자들의 배열에 의해 발생하는 텍스처의 위치를 제어하기 위해 제1 전극(E1)의 길이를 제2 화소 전극(PE2)의 제2 전극(E2)의 길이보다 더 연장되어 제공할 수 있다. 따라서, 제1 길이(LT1)는 제2 길이(LT2)보다 클 수 있다.
도 8은 본 발명의 일 실시예에 따른 제1 화소와 제2 화소의 화소 전압에 따른 휘도 비율을 도시한 그래프이다.
도 6 내지 도 8을 참조하면, 제1 그래프(GP1)는 제1 화소 전극(PE1)을 포함하는 제1 화소의 화소 전압에 따른 휘도 비율 그래프이고, 제2 그래프(GP2)는 제2 화소 전극(PE2)을 포함하는 제2 화소의 화소 전압에 따른 휘도 비율 그래프이다.
화소 전압이 8V일 때, 제2 화소의 휘도를 100%로 정의할 때, 화소 전압이 8V일 때, 제1 화소의 휘도는 99.5%로 측정되었다. 즉, 최대 휘도에서 휘도 차이는 0.5%로, 사용자에게 제1 화소와 제2 화소의 휘도 차이가 시인될 확률이 감소될 수 있다. 따라서, 표시 장치(DD, 도 1 참조)의 표시 품질이 향상될 수 있다.
도 9는 본 발명의 비교 예에 따른 제1 화소 전극의 평면도이다.
도 9를 참조하면, 제1 화소 전극(PE1_ce)은 제1 전극(E1_ce), 제1 연결 전극(CE1_ce), 제1 가지 전극들(BE1_ce), 제2 가지 전극들(BE2_ce), 연결 가지 전극(CNE_ce), 제1 테두리 전극(EC1_ce), 제2 테두리 전극(EC2_ce), 및 제3 테두리 전극(EC3_ce)을 포함할 수 있다. 제1 전극(E1_ce), 제1 연결 전극(CE1_ce), 제1 가지 전극들(BE1_ce), 제2 가지 전극들(BE2_ce), 연결 가지 전극(CNE_ce), 제1 테두리 전극(EC1_ce), 제2 테두리 전극(EC2_ce), 및 제3 테두리 전극(EC3_ce)은 일체의 형상을 가질 수 있다.
제1 전극(E1_ce), 제1 테두리 전극(EC1_ce), 및 제2 테두리 전극(EC2_ce) 각각은 제1 방향(DR1)을 따라 연장될 수 있다. 제3 테두리 전극(EC3_ce)은 제1 전극(E1_ce), 제1 테두리 전극(EC1_ce), 및 제2 테두리 전극(EC2_ce) 모두와 연결되며, 제2 방향(DR2)으로 연장될 수 있다. 평면상에서 볼 때, 제3 테두리 전극(EC3_ce)은 제1 전극(E1_ce), 제1 테두리 전극(EC1_ce), 및 제2 테두리 전극(EC2_ce)과 제1 연결 전극(CE1_ce) 사이에 배치될 수 있다.
제1 가지 전극들(BE1_ce)은 제1 전극(E1_ce)의 좌 측의 도메인 영역 내에서 제4 방향(DRa)으로 연장될 수 있다. 제2 가지 전극들(BE2_ce)은 제1 전극(E1_ce)의 우 측의 도메인 영역 내에서 제5 방향(DRb)으로 연장될 수 있다.
연결 가지 전극(CNE_ce)은 제1 테두리 전극(EC1_ce)과 제3 테두리 전극(EC3_ce)이 만나는 영역으로부터 연장되어 제1 연결 전극(CE1_ce)에 연결될 수 있다.
도 9에서는 제1 전극(E1_ce), 제1 가지 전극들(BE1_ce), 제2 가지 전극들(BE2_ce)에 의해 제어되는 액정 분자들이 기울어지는 방향을 제1 화살표(AR1_ce)로 표시하고, 경사면(SLP, 도 3 참조) 또는 경사면(SLP)에 인접한 영역에 배치된 액정 분자들이 기울어지는 방향을 제2 화살표(AR2_ce)로 표시하였다.
제1 화살표(AR1_ce)와 제2 화살표(AR2_ce)는 서로 반대되는 방향성을 갖는다. 따라서, 액정 분자들은 제3 테두리 전극(EC3_ce)과 인접한 영역에서 충돌될 수 있다. 즉, 본 발명의 비교예에 따르면, 텍스처는 차광부(BM)와 중첩하지 않는 영역에서 발생될 수 있다. 이 경우, 화소들 간 불균일한 휘도에 의해 휘도 얼룩이 사용자에게 시인되는 현상이 발생될 수 있다.
도 10은 본 발명의 비교 예에 따른 제1 화소와 제2 화소의 화소 전압에 따른 휘도 비율을 도시한 그래프이다.
도 7, 도 9 및 도 10을 참조하면, 제1 그래프(GP1_ce)는 제1 화소 전극(PE1_ce)을 포함하는 제1 비교 화소의 화소 전압에 따른 휘도 비율 그래프이고, 제2 그래프(GP2)는 제2 화소 전극(PE2)을 포함하는 제2 화소의 화소 전압에 따른 휘도 비율 그래프이다.
화소 전압이 8V일 때, 제2 화소의 휘도를 100%로 정의할 때, 화소 전압이 8V일 때, 제1 비교 화소의 휘도는 97.6%로 측정되었다. 즉, 최대 휘도에서 휘도 차이는 2.4% 수준으로 사용자에게 제1 비교 화소와 제2 화소의 휘도 차이가 시인될 가능성이 증가할 수 있다. 따라서, 제3 테두리 전극(EC3_ce)과 인접한 영역에서 발생한 텍스처에 의해 표시 품질이 저하되는 문제가 발생될 수 있다.
하지만, 앞서 도 6에서 설명된 바와 같이, 본 발명의 실시예에 따르면 제1 전극(E1)의 제1 방향(DR1)의 길이를 연장되고, 또한, 제1 전극(E1)과 제1 연결 전극(CE1)을 연결한다. 그 결과, 차광부(BM)와 중첩하는 영역에 배치되는 액정 분자들에 대한 배열이 제어될 수 있다. 본 발명의 실시예에 따르면 텍스처가 발생하더라도 차광부(BM)와 중첩하는 영역에서 발생되기 때문에, 표시되는 휘도에 영향을 미치지 않을 수 있다. 따라서, 표시 장치(DD, 도 1 참조)의 표시 품질이 향상될 수 있다.
도 11은 본 발명의 일 실시예에 따른 제1 화소 전극(PE1a)의 평면도이다.
도 11을 참조하면, 제1 화소 전극(PE1a)은 제1 전극(E1a), 제1 연결 전극(CE1a), 제1 가지 전극들(BE1a), 제2 가지 전극들(BE2a), 제1 테두리 전극(EC1a), 제2 테두리 전극(EC2a), 제3 테두리 전극(EC3a), 및 제4 테두리 전극(EC4a)을 포함할 수 있다. 제1 전극(E1a), 제1 연결 전극(CE1a), 제1 가지 전극들(BE1a), 제2 가지 전극들(BE2a), 제1 테두리 전극(EC1a), 제2 테두리 전극(EC2a), 제3 테두리 전극(EC3a), 및 제4 테두리 전극(EC4a)은 일체의 형상을 가질 수 있다.
제1 전극(E1a), 제1 테두리 전극(EC1a) 및 제2 테두리 전극(EC2a) 각각은 제1 방향(DR1)을 따라 연장될 수 있다.
제1 전극(E1a)은 제1 연결 전극(CE1a)과 연결될 수 있다. 제1 연결 전극(CE1a)은 컨택홀(CNT)에 배치되며, 트랜지스터(TR)와 전기적으로 연결되는 전극일 수 있다.
본 발명의 실시예에 따르면 제2 방향(DR2)의 중심에 배치된 제1 전극(E1a)이 연장되어 제1 연결 전극(CE1a)과 연결된다. 따라서, 제1 전극(E1a)에 의해 액정 분자들을 제1 방향(DR1)으로 정렬시키는 힘이 더 강해질 수 있다. 따라서, 액정 분자들이 서로 충돌되는 영역이 차광부(BM)와 인접한 영역 또는 차광부(BM)와 중첩하는 영역으로 이동될 수 있다. 따라서, 텍스처에 의한 휘도 감소 현상이 감소될 수 있고, 제1 화소 전극(PE1a)을 포함하는 제1 화소와 제2 화소 전극(PE2, 도 7 참조)을 포함하는 제2 화소 사이의 휘도 차이가 감소될 수 있다. 따라서, 표시 장치(DD, 도 1 참조)의 표시 품질이 향상될 수 있다.
제1 전극(E1a)은 제1 부분 전극부(EP1) 및 제2 부분 전극부(EP2)를 포함할 수 있다. 제2 부분 전극부(EP2)는 차광부(BM)와 중첩할 수 있다. 연장된 제2 부분 전극부(EP2)에 의해 액정 분자들을 제1 방향(DR1)으로 정렬시키는 힘이 보다 강해질 수 있다. 본 발명의 일 실시예에서, 제1 부분 전극부(EP1)의 제2 방향(DR2)의 제1 폭(WT1)은 제2 부분 전극부(EP2)의 제2 방향(DR2)의 제2 폭(WT2)과 상이할 수 있다. 제2 방향(DR2)은 제1 방향(DR1)에 수직한 방향일 수 있다. 예를 들어, 제1 폭(WT1)은 평면 상에서 제3 테두리 전극(EC3a)과 중첩하지 않는 제1 부분 전극부(EP1)의 폭일 수 있다. 제2 폭(WT2)은 제2 부분 전극부(EP2)의 최대 폭일 수 있다. 제2 폭(WT2)은 제1 폭(WT1)보다 클 수 있다. 제2 폭(WT2)이 제1 폭(WT1)보다 크기 때문에 제1 연결 전극(CE1a)으로부터 수신된 화소 전압이 보다 용이하게 제1 부분 전극부(EP1), 제1 가지 전극들(BE1a), 제2 가지 전극들(BE2a), 제1 테두리 전극(EC1a), 제2 테두리 전극(EC2a), 제3 테두리 전극(EC3a), 및 제4 테두리 전극(EC4a)으로 전달될 수 있다. 본 발명의 다른 일 실시예에서, 제2 폭(WT2)은 제1 폭(WT1)과 동일할 수도 있다.
제1 전극(E1a)은 제1 화소 전극(PE1a)의 중심에 배치되고, 제1 테두리 전극(EC1a)은 제1 전극(E1a)의 좌측, 제2 테두리 전극(EC2a)은 제1 전극(E1a)의 우측에 배치될 수 있다.
제3 테두리 전극(EC3a) 및 제4 테두리 전극(EC4a)은 제2 방향(DR2)을 따라 연장될 수 있다. 제3 테두리 전극(EC3a) 및 제4 테두리 전극(EC4a) 사이에는 제1 전극(E1a)이 배치될 수 있다. 평면 상에서 보았을 때, 제3 테두리 전극(EC3a)은 제1 연결 전극(CE1a)과 인접한 영역에 배치될 수 있다. 제3 테두리 전극(EC3a)은 제1 전극(E1a)과 서로 교차할 수 있다.
제1 가지 전극들(BE1a)은 제1 전극(E1a)의 좌 측의 도메인 영역 내에서 제4 방향(DRa)으로 연장될 수 있다. 제2 가지 전극들(BE2a)은 제1 전극(E1a)의 우 측의 도메인 영역 내에서 제5 방향(DRb)으로 연장될 수 있다.
도 12는 본 발명의 일 실시예에 따른 제1 화소 전극(PE1b)의 평면도이다. 도 12를 설명함에 있어서, 도 11과 차이가 있는 부분에 대해서만 설명하고 나머지 구성 요소에 대한 설명은 생략된다.
도 12를 참조하면, 제1 화소 전극(PE1b)은 도 11의 제1 화소 전극(PE1a)과 비교하였을 때, 제3 테두리 전극(EC3b)의 형상에 차이가 있다.
앞서 도 11에서 제3 테두리 전극(EC3a)의 제1 방향(DR1)의 폭은 모두 균일할 수 있다. 하지만, 도 12의 제3 테두리 전극(EC3b)의 제1 방향(DR1)의 폭은 위치에 따라 상이할 수 있다.
예를 들어, 제3 테두리 전극(EC3b)의 제1 방향(DR1)의 폭은 제1 전극(E1a)으로부터 멀어질수록 작아질 수 있다. 도 12에서는 제3 테두리 전극(EC3b) 내에서 특정 위치에 따른 두 개의 폭을 표시하였다. 제1 폭(WTan)과 제2 폭(WTaf)은 모두 제3 테두리 전극(EC3b)의 제1 방향(DR1)의 폭일 수 있다. 제1 폭(WTan)이 표시된 위치는 제2 폭(WTaf)이 표시된 위치보다 제1 전극(E1a)에 더 가깝다. 따라서, 제1 폭(WTan)은 제2 폭(WTaf)보다 클 수 있다.
도 12에서는 제3 테두리 전극(EC3b)의 제1 방향(DR1)의 폭은 제1 전극(E1a)으로부터 멀어질수록 작아지는 것을 예시적으로 도시하였으나, 본 발명이 이에 제한되는 것은 아니다. 예를 들어, 텍스처를 차광부(BM)와 인접한 방향 또는 차광부(BM)와 중첩하도록 이동시키는 효과를 갖는다면, 제3 테두리 전극(EC3b)의 제1 방향(DR1)의 폭은 제1 전극(E1a)으로부터 멀어질수록 커질 수도 있고, 제3 테두리 전극(EC3b)은 생략될 수도 있다.
도 13은 본 발명의 일 실시예에 따른 제1 화소 전극(PE1c)의 평면도이다. 도 13를 설명함에 있어서, 도 11과 차이가 있는 부분에 대해서만 설명하고 나머지 구성 요소에 대한 설명은 생략된다.
도 13을 참조하면, 제1 화소 전극(PE1c)은 제1 전극(E1a), 제1 연결 전극(CE1a), 제1 가지 전극들(BE1c), 제2 가지 전극들(BE2c), 제1 테두리 전극(EC1c), 제2 테두리 전극(EC2c), 제3 테두리 전극(EC3a), 제4 테두리 전극(EC4a), 제1 추가 가지 전극들(ABE1), 및 제2 추가 가지 전극들(ABE2)을 포함할 수 있다. 제1 전극(E1a), 제1 연결 전극(CE1a), 제1 가지 전극들(BE1a), 제2 가지 전극들(BE2a), 제1 테두리 전극(EC1c), 제2 테두리 전극(EC2c), 제3 테두리 전극(EC3a), 제4 테두리 전극(EC4a), 제1 추가 가지 전극들(ABE1), 및 제2 추가 가지 전극들(ABE2)은 일체의 형상을 가질 수 있다.
제1 가지 전극들(BE1c)은 제1 전극(E1a)으로부터 제4 방향(DRa)을 따라 연장되고, 제2 가지 전극들(BE2c)은 제1 전극(E1a)으로부터 제5 방향(DRb)을 따라 연장될 수 있다. 따라서, 제1 가지 전극들(BE1c) 및 제2 가지 전극들(BE2c)의 일 단은 제1 전극(E1a)에 연결된다. 제1 가지 전극들(BE1c) 중 일부의 타 단은 제1 테두리 전극(EC1c)에 연결되고, 다른 일부의 타단은 제4 테두리 전극(EC4a)에 연결될 수 있다. 제2 가지 전극들(BE2c) 중 일부의 타 단은 제2 테두리 전극(EC2c)에 연결되고, 다른 일부의 타 단의 제4 테두리 전극(EC4a)에 연결될 수 있다.
제1 추가 가지 전극들(ABE1) 및 제2 추가 가지 전극들(ABE2)은 제3 테두리 전극(EC3a)으로부터 연장될 수 있다. 제1 추가 가지 전극들(ABE1)은 제3 테두리 전극(EC3a)으로부터 제4 방향(DRa)을 따라 연장되고, 제2 추가 가지 전극들(ABE2)은 제3 테두리 전극(EC3a)으로부터 제5 방향(DRb)을 따라 연장될 수 있다.
제1 추가 가지 전극들(ABE1) 및 제2 추가 가지 전극들(ABE2)의 일 단은 제3 테두리 전극(EC3a)에 연결될 수 있다. 제1 추가 가지 전극들(ABE1) 중 일부 제1 추가 가지 전극들(ABE1a)의 타 단은 제1 테두리 전극(EC1c)에 연결되고, 다른 제1 추가 가지 전극들(ABE1b)의 타 단은 제1 테두리 전극(EC1c)과 이격될 수 있다. 제2 추가 가지 전극들(ABE2) 중 일부 제2 추가 가지 전극들(ABE2a)의 타 단은 제2 테두리 전극(EC2c)에 연결되고, 다른 제2 추가 가지 전극들(ABE2b)의 타 단은 제2 테두리 전극(EC2c)과 이격될 수 있다.
도 11과 비교하였을 때, 제1 및 제2 테두리 전극들(EC1c, EC2c)의 제1 방향(DR1)의 길이는 도 11의 제1 및 제2 테두리 전극들(EC1a, EC2a)의 제1 방향(DR1)의 길이보다 짧을 수 있다. 따라서, 제1 추가 가지 전극들(ABE1b)의 타 단 및 제2 추가 가지 전극들(ABE2b)의 타 단이 제1 및 제2 테두리 전극들(EC1c, EC2c)에 연결되지 않을 수 있다.
도 14는 본 발명의 일 실시예에 따른 제1 화소 전극(PE1d)의 평면도이다. 도 14를 설명함에 있어서, 도 11과 차이가 있는 부분에 대해서만 설명하고 나머지 구성 요소에 대한 설명은 생략된다.
도 14를 참조하면, 제1 화소 전극(PE1d)은 제1 전극(E1a), 제1 연결 전극(CE1a), 제1 가지 전극들(BE1d), 제2 가지 전극들(BE2d), 제1 테두리 전극(EC1a), 제2 테두리 전극(EC2a), 제3 테두리 전극(EC3d), 제4 테두리 전극(EC4a), 제1 추가 가지 전극들(ABC1), 및 제2 추가 가지 전극들(ABC2)을 포함할 수 있다. 제1 전극(E1a), 제1 연결 전극(CE1a), 제1 가지 전극들(BE1d), 제2 가지 전극들(BE2d), 제1 테두리 전극(EC1a), 제2 테두리 전극(EC2a), 제3 테두리 전극(EC3d), 제4 테두리 전극(EC4a), 제1 추가 가지 전극들(ABC1), 및 제2 추가 가지 전극들(ABC2)은 일체의 형상을 가질 수 있다.
제1 가지 전극들(BE1d)은 제1 전극(E1a)으로부터 제4 방향(DRa)을 따라 연장되고, 제2 가지 전극들(BE2d)은 제1 전극(E1a)으로부터 제5 방향(DRb)을 따라 연장될 수 있다. 도 14의 제1 및 제2 가지 전극들(BE1d, BE2d)은 도 13에서 설명된 제1 및 제2 가지 전극들(BE1c, BE2c)과 실질적으로 동일한 구조를 가질 수 있다. 따라서, 구체적인 설명은 생략된다.
제1 추가 가지 전극들(ABC1)은 제1 테두리 전극(EC1a)으로부터 연장되고, 제2 추가 가지 전극들(ABE2)은 제2 테두리 전극(EC2a)으로부터 연장될 수 있다. 제1 추가 가지 전극들(ABC1)은 제1 테두리 전극(EC1a)으로부터 제1 가지 전극들(BE1d)과 나란한 방향으로 연장되고, 제2 추가 가지 전극들(ABC2)은 제2 테두리 전극(EC2a)으로부터 제2 가지 전극들(BE2d)과 나란한 방향을 따라 연장될 수 있다.
제1 추가 가지 전극들(ABC1)의 일 단은 제1 테두리 전극(EC1a)에 연결되고, 제2 추가 가지 전극들(ABC2)의 일 단은 제2 테두리 전극(EC2a)에 연결될 수 있다. 제1 추가 가지 전극들(ABC1) 중 일부 제1 추가 가지 전극들(ABC1a)의 타 단은 제3 테두리 전극(EC3d)에 연결되고, 다른 제1 추가 가지 전극들(ABC1b)의 타 단은 제3 테두리 전극(EC3d)과 이격될 수 있다. 제2 추가 가지 전극들(ABC2) 중 일부 제2 추가 가지 전극들(ABC2a)의 타 단은 제3 테두리 전극(EC3d)에 연결되고, 다른 제2 추가 가지 전극들(ABC2b)의 타 단은 제3 테두리 전극(EC3d)과 이격될 수 있다.
제3 테두리 전극(EC3d)의 제2 방향(DR2)의 길이는 도 11의 제3 테두리 전극(EC3a)의 제2 방향(DR2)의 길이보다 짧을 수 있다. 따라서, 제1 추가 가지 전극들(ABC1b)의 타 단 및 제2 추가 가지 전극들(ABC2b)의 타 단이 제3 테두리 전극(EC3d)에 연결되지 않을 수 있다.
도 15는 본 발명의 일 실시예에 따른 제1 화소 전극(PE1e)의 평면도이다. 도 15를 설명함에 있어서, 도 6과 차이가 있는 부분에 대해서만 설명하고 나머지 구성 요소에 대한 설명은 생략된다.
도 15를 참조하면, 제1 화소 전극(PE1e)은 제1 전극(E1), 제1 연결 전극(CE1), 제1 가지 전극들(BE1e), 제2 가지 전극들(BE2e), 제1 테두리 전극(EC1), 제2 테두리 전극(EC2), 제3 테두리 전극(EC3e1, EC3e2), 및 제4 테두리 전극(EC4a)를 포함할 수 있다. 제1 전극(E1), 제1 연결 전극(CE1), 제1 가지 전극들(BE1e), 제2 가지 전극들(BE2e), 제1 테두리 전극(EC1), 제2 테두리 전극(EC2), 제3 테두리 전극(EC3e1, EC3e2), 및 제4 테두리 전극(EC4a)은 일체의 형상을 가질 수 있다.
제1 화소 전극(PE1e)은 제1 전극(E1)을 기준으로 제1 영역(RG1) 및 제2 영역(RG2)으로 구분될 수 있다. 제1 영역(RG1)은 제1 전극(E1)의 좌측 영역이고, 제2 영역(RG2)은 제1 전극(E1)의 우측 영역일 수 있다.
제1 가지 전극들(BE1e)은 제1 영역(RG1)에 배치되고, 제2 가지 전극들(BE2e)은 제2 영역(RG2)에 배치될 수 있다. 제1 가지 전극들(BE1e)은 제4 방향(DRa)을 따라 연장되고, 제2 가지 전극들(BE2e)은 제5 방향(DRb)을 따라 연장될 수 있다.
제1 가지 전극들(BE1e) 중 일부 제1 가지 전극들(BE1ea)은 제1 전극(E1)에 연결되고, 제1 가지 전극들(BE1e) 중 나머지 제1 가지 전극들(BE1eb)은 제1 연결 전극(CE1)에 연결될 수 있다. 제2 가지 전극들(BE2e) 중 일부 제2 가지 전극들(BE2ea)은 제1 전극(E1)에 연결되고, 제2 가지 전극들(BE2e) 중 나머지 제2 가지 전극들(BE2eb)은 제1 연결 전극(CE1)에 연결될 수 있다. 제1 가지 전극들(BE1eb) 및 제2 가지 전극들(BE2eb)은 제1 및 제2 연결 가지 전극들로 명칭될 수 있다.
제1 가지 전극들(BE1eb) 각각의 일부분, 제2 가지 전극들(BE2eb) 각각의 일부분, 제1 전극(E1)의 일부분은 평면 상에서 차광부(BM)와 중첩할 수 있다. 따라서, 차광부(BM)와 중첩하는 영역에 배치된 액정 분자들은 제1 가지 전극들(BE1eb) 각각의 일부분, 제2 가지 전극들(BE2eb) 각각의 일부분, 제1 전극(E1)의 일부분에 의해 배열이 제어될 수 있다. 그 결과, 상기 액정 분자들이 경사면(SLP, 도 3 참조) 인접한 액정 분자들과 충돌되는 현상이 발생되더라도, 상기 충돌은 차광부(BM)와 중첩하는 영역에서 발생될 수 있다. 즉, 텍스처가 발생되더라도 차광부(BM)와 중첩되는 영역에서 발생되기 때문에, 사용자에게 시인되지 않을 수 있다.
제3 테두리 전극(EC3e1) 및 제3 테두리 전극(EC3e2)은 제2 방향(DR2)을 따라 연장될 수 있다. 제3 테두리 전극(EC3e1)은 제1 테두리 전극(EC1) 및 제1 가지 전극들(BE1eb) 중 적어도 어느 하나와 연결될 수 있고, 제3 테두리 전극(EC3e2)은 제2 테두리 전극(EC2) 및 제2 가지 전극들(BE2eb) 중 적어도 어느 하나와 연결될 수 있다.
도 16은 본 발명의 일 실시예에 따른 제1 화소 전극(PE1f)의 평면도이다.
도 15의 제1 화소 전극(PE1e)과 비교하였을 때, 도 16의 제1 화소 전극(PE1f)는 제3 테두리 전극(EC3e1, EC3e2, 도 15 참조)이 생략될 수 있다.
도 17은 본 발명의 일 실시예에 따른 제1 화소 전극(PE1g)의 평면도이다.
도 17을 참조하면, 제1 화소 전극(PE1g)의 제1 가지 전극들(BE1g)은 제1 영역(RG1)에 배치되고, 제2 가지 전극들(BE2g)은 제2 영역(RG2)에 배치될 수 있다. 제1 가지 전극들(BE1g)은 제4 방향(DRa)을 따라 연장되고, 제2 가지 전극들(BE2g)은 제5 방향(DRb)을 따라 연장될 수 있다.
제1 가지 전극들(BE1g) 중 일부 제1 가지 전극들(BE1ga)은 제1 전극(E1)에 연결되고, 제1 가지 전극들(BE1g) 중 나머지 제1 가지 전극들(BE1gb)은 제1 연결 전극(CE1)에 연결될 수 있다. 제2 가지 전극들(BE2g) 중 일부 제2 가지 전극들(BE2ga)은 제1 전극(E1)에 연결되고, 제2 가지 전극들(BE2g) 중 나머지 제2 가지 전극들(BE2gb)은 제1 연결 전극(CE1)에 연결될 수 있다.
제1 가지 전극들(BE1gb)은 제1 테두리 전극(EC1g)과 이격되고, 제2 가지 전극들(BE2gb)은 제2 테두리 전극(EC2g)과 이격될 수 있다. 도 15의 제1 화소 전극(PE1e)과 비교하였을 때, 도 17의 제1 화소 전극(PE1g)의 제1 및 제2 테두리 전극(EC1g, EC2g) 각각을 제1 방향(DR1)에서 측정한 길이는 도 15의 제1 화소 전극(PE1e)의 제1 및 제2 테두리 전극(EC1, EC2) 각각을 제1 방향(DR1)에서 측정한 길이보다 짧다. 따라서, 제1 가지 전극들(BE1gb) 및 제2 가지 전극들(BE2gb)이 제1 및 제2 테두리 전극(EC1g, EC2g)과 연결되지 않을 수 있다.
도 18은 본 발명의 일 실시예에 따른 제1 화소 전극(PE1h)의 평면도이다. 도 18을 설명함에 있어서, 도 6과 차이가 있는 부분에 대해서만 설명하고 나머지 구성 요소에 대한 설명은 생략된다.
도 18을 참조하면, 제1 화소 전극(PE1h)은 도 6의 제1 화소 전극(PE1)과 비교하였을 때, 제1 및 제2 테두리 전극(EC1h, EC2h)의 제1 방향(DR1)의 길이에 차이가 있다.
제1 연결 가지 전극(CBE1h) 및 제2 연결 가지 전극(CBE2h) 각각은 제1 연결 전극(CE1)으로부터 연장될 수 있다.
제1 연결 가지 전극(CBE1h)은 제1 연결 전극(CE1)으로부터 제4 방향(DRa)으로 연장되고, 제2 연결 가지 전극(CBE2h)은 제1 연결 전극(CE1)으로부터 제5 방향(DRb)으로 연장될 수 있다. 즉, 제1 연결 가지 전극(CBE1)은 제1 가지 전극들(BE1)과 나란한 방향으로 연장되고, 제2 연결 가지 전극(CBE2)은 제2 가지 전극들(BE2)과 나란한 방향으로 연장될 수 있다. 제1 연결 가지 전극(CBE1h)의 일 단은 제1 연결 전극(CE1)에 연결되고, 제1 연결 가지 전극(CBE1h)의 타 단은 제1 테두리 전극(EC1h)으로부터 이격될 수 있다. 제2 연결 가지 전극(CBE2h)의 일 단은 제1 연결 전극(CE1)에 연결되고, 제2 연결 가지 전극(CBE2h)의 타 단은 제2 테두리 전극(EC2)으로부터 이격될 수 있다.
본 발명의 일 실시예에 따르면, 텍스처의 위치를 차광부(BM)와 인접한 영역 또는 차광부(BM)와 중첩하는 영역으로 이동시키기 위해 제1 화소 전극(PE1h)의 형태를 다양하게 변형시킬 수 있다. 도 18에서는 복수로 제공된 제1 연결 가지 전극(CBE1h) 사이 및 복수로 제공된 제2 연결 가지 전극(CBE2h) 사이의 슬릿들을 개방하는 형태를 일 예로 들었다.
이상에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자 또는 해당 기술 분야에 통상의 지식을 갖는 자라면, 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허청구범위에 의해 정하여져야만 할 것이다.
DD: 표시 장치 DP: 표시 패널
PE1: 제1 화소 전극 PE2: 제2 화소 전극
E1: 제1 전극 CE1: 제1 연결 전극
BE1: 제1 가지 전극들 BE2: 제2 가지 전극들
CBE1: 제1 연결 가지 전극 CBE2: 제2 연결 가지 전극
EC1: 제1 테두리 전극 EC2: 제2 테두리 전극
ABE1: 제1 추가 가지 전극들 ABE2: 제2 추가 가지 전극들

Claims (20)

  1. 제1 화소 전극 및 제1 화소 회로를 포함하는 제1 화소 및 제2 화소 전극 및 제2 화소 회로를 포함하는 제2 화소를 포함하는 표시 패널을 포함하고,
    상기 제1 화소 전극은,
    각각이 제1 방향을 따라 연장되는 제1 변 및 제2 변을 포함하는 제1 전극;
    상기 제1 전극과 연결되며, 상기 제1 화소 회로와 전기적으로 연결되는 제1 연결 전극;
    상기 제1 변으로부터 상기 제1 연결 전극과 멀어지는 제2 방향으로 연장되는 제1 가지 전극들; 및
    상기 제2 변으로부터 상기 제1 연결 전극과 멀어지는 제3 방향으로 연장되는 제2 가지 전극들을 포함하는 표시 장치.
  2. 제1 항에 있어서,
    상기 제2 화소 전극은,
    상기 제1 방향을 따라 연장되는 제3 변 및 제4 변을 포함하는 제2 전극;
    상기 제3 변으로부터 상기 제3 방향의 반대 방향으로 연장되는 제3 가지 전극들;
    상기 제4 변으로부터 상기 제2 방향의 반대 방향으로 연장되는 제4 가지 전극들; 및
    상기 제3 가지 전극들 중 적어도 어느 하나 또는 상기 제4 가지 전극들 중 적어도 어느 하나와 연결되며, 상기 제2 화소 회로와 전기적으로 연결되는 제2 연결 전극을 포함하는 표시 장치.
  3. 제2 항에 있어서,
    상기 제1 전극의 상기 제1 방향의 제1 길이는 상기 제2 전극의 상기 제1 방향의 제2 길이보다 큰 표시 장치.
  4. 제1 항에 있어서,
    상기 제1 화소 전극은,
    상기 제1 연결 전극으로부터 상기 제2 방향으로 연장되는 적어도 하나의 제1 연결 가지 전극; 및
    상기 제1 연결 전극으로부터 상기 제3 방향으로 연장되는 적어도 하나의 제2 연결 가지 전극을 더 포함하는 표시 장치.
  5. 제4 항에 있어서,
    상기 표시 패널은 차광부를 더 포함하고,
    상기 차광부는 평면 상에서 보았을 때, 상기 제1 화소 회로, 상기 제2 화소 회로, 상기 제2 연결 전극, 상기 제1 전극의 적어도 일부분, 상기 제1 연결 가지 전극의 적어도 일부분, 상기 제2 연결 가지 전극의 적어도 일부분과 중첩하는 표시 장치.
  6. 제4 항에 있어서,
    상기 제1 화소 전극은,
    상기 제1 방향을 따라 연장되며, 상기 제1 가지 전극들과 연결된 제1 테두리 전극; 및
    상기 제1 방향을 따라 연장되며, 상기 제2 가지 전극들과 연결된 제2 테두리 전극을 더 포함하는 표시 장치.
  7. 제6 항에 있어서,
    상기 제1 테두리 전극은 상기 제1 연결 가지 전극과 연결되고, 상기 제2 테두리 전극은 상기 제2 연결 가지 전극과 연결된 표시 장치.
  8. 제1 항에 있어서,
    상기 표시 패널은 차광부를 더 포함하고,
    상기 차광부는 평면 상에서 보았을 때, 상기 제1 화소 회로, 상기 제2 화소 회로, 상기 제1 연결 전극 및 상기 제1 전극의 적어도 일부분과 중첩하는 표시 장치.
  9. 제8 항에 있어서,
    상기 제1 전극은 상기 차광부와 중첩하는 제1 부분 전극부 및 상기 차광부와 비중첩하는 제2 부분 전극부로 구분되고, 상기 제1 부분 전극부의 상기 제1 방향과 수직한 방향의 제1 폭은 상기 제2 부분 전극부의 상기 제1 방향과 수직한 방향의 제2 폭보다 큰 표시 장치.
  10. 제1 항에 있어서,
    상기 제1 화소 전극은,
    상기 제1 방향을 따라 연장되며, 상기 제1 가지 전극들과 연결된 제1 테두리 전극;
    상기 제1 방향을 따라 연장되며, 상기 제2 가지 전극들과 연결된 제2 테두리 전극; 및
    상기 제1 방향과 수직한 방향을 따라 연장되며, 상기 제1 연결 전극과 인접한 영역에 배치된 제3 테두리 전극을 더 포함하는 표시 장치.
  11. 제10 항에 있어서,
    상기 제3 테두리 전극의 상기 제1 방향의 폭은 상기 제1 전극으로부터 멀어질수록 작아지는 표시 장치.
  12. 제10 항에 있어서,
    상기 제1 화소 전극은,
    상기 제3 테두리 전극으로부터 상기 제2 방향으로 연장되는 제1 추가 가지 전극들; 및
    상기 제3 테두리 전극으로부터 상기 제3 방향으로 연장되는 제2 추가 가지 전극들을 더 포함하는 표시 장치.
  13. 제12 항에 있어서,
    상기 제1 추가 가지 전극들 중 적어도 일부는 상기 제1 테두리 전극과 연결되며 상기 제1 추가 가지 전극들 중 다른 일부는 상기 제1 테두리 전극과 이격되고, 상기 제2 추가 가지 전극들 중 적어도 일부는 상기 제2 테두리 전극과 연결되며 상기 제2 추가 가지 전극들 중 다른 일부는 상기 제2 테두리 전극과 이격된 표시 장치.
  14. 제1 항에 있어서,
    상기 제1 화소 전극은,
    상기 제1 방향을 따라 연장되며, 상기 제1 가지 전극들과 연결된 제1 테두리 전극;
    상기 제1 방향을 따라 연장되며, 상기 제2 가지 전극들과 연결된 제2 테두리 전극;
    상기 제1 테두리 전극으로부터 상기 제1 가지 전극들과 나란한 방향으로 연장된 제1 추가 가지 전극들; 및
    상기 제2 테두리 전극으로부터 상기 제2 가지 전극들과 나란한 방향으로 연장된 제2 추가 가지 전극들을 더 포함하는 표시 장치.
  15. 제1 베이스 기판;
    상기 제1 베이스 기판 위에 배치된 화소 회로;
    상기 화소 회로와 연결된 연결 전극, 상기 연결 전극과 연결되며 제1 방향을 따라 연장되는 제1 전극, 및 상기 제1 방향과 교차하는 방향들로 연장되는 복수의 가지 전극들을 포함하고, 상기 제1 전극을 기준으로 제1 영역 및 제2 영역으로 구분된 화소 전극;
    상기 화소 전극 위에 배치된 액정층;
    상기 액정층 위에 배치된 제2 베이스 기판; 및
    상기 제2 베이스 기판의 상기 제1 베이스 기판과 마주하는 면 위에 배치되며, 평면 상에서 상기 화소 회로 및 상기 제1 전극의 적어도 일부분과 중첩하는 차광부를 포함하는 표시 장치.
  16. 제15 항에 있어서,
    상기 복수의 가지 전극들 중 상기 제1 영역에 배치된 가지 전극들은 제2 방향으로 연장되고, 상기 복수의 가지 전극들 중 상기 제2 영역에 배치된 가지 전극들은 상기 제2 방향과 상이한 제3 방향으로 연장되는 표시 장치.
  17. 제15 항에 있어서,
    상기 복수의 가지 전극들 중 적어도 일부는 상기 연결 전극과 연결되며, 상기 연결 전극과 연결된 상기 가지 전극들 각각의 일부분은 상기 차광부와 평면상에서 중첩하는 표시 장치.
  18. 제1 화소 전극 및 제1 화소 회로를 포함하는 제1 화소; 및
    상기 제1 화소와 제1 방향으로 이격되어 배치되며, 제2 화소 전극 및 제2 화소 회로를 포함하는 제2 화소를 포함하고,
    상기 제1 화소 전극은 상기 제1 방향으로 연장되는 제1 전극, 상기 제1 전극 및 상기 제1 화소 회로를 연결하는 제1 연결 전극, 및 상기 제1 전극의 상기 제1 방향으로 연장되는 변들로부터 상기 제1 화소 회로가 배치된 영역과 멀어지는 방향들로 연장되는 복수의 제1 가지 전극들을 포함하고,
    상기 제2 화소 전극은 상기 제1 방향으로 연장되는 제2 전극, 상기 제2 전극의 상기 제1 방향으로 연장되는 변들로부터 상기 제2 화소 회로가 배치된 영역을 향하는 방향들로 연장되는 복수의 제2 가지 전극들, 및 상기 복수의 제2 가지 전극들 중 적어도 일부 및 상기 제2 화소 회로를 연결하는 제2 연결 전극을 포함하고,
    상기 제1 전극의 상기 제1 방향의 길이는 상기 제2 전극의 상기 제1 방향의 길이보다 긴 표시 장치.
  19. 제18 항에 있어서,
    상기 제1 화소 및 상기 제2 화소는 복수로 제공되고, 상기 제1 화소들 및 상기 제2 화소들은 상기 제1 방향을 따라 하나씩 교대로 번갈아 가며 배치되고, 상기 제1 화소들 및 상기 제2 화소들은 상기 제1 방향과 수직한 방향을 따라 적어도 하나씩 교대로 번갈아 가며 배치되는 표시 장치.
  20. 제18 항에 있어서,
    상기 제1 연결 전극은 상기 복수의 제1 가지 전극들 중 적어도 일부와 연결되는 표시 장치.
KR1020180083239A 2018-07-18 2018-07-18 표시 장치 KR102500229B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020180083239A KR102500229B1 (ko) 2018-07-18 2018-07-18 표시 장치
US16/428,593 US10747069B2 (en) 2018-07-18 2019-05-31 Display device
CN201910500362.XA CN110737139A (zh) 2018-07-18 2019-06-11 显示设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180083239A KR102500229B1 (ko) 2018-07-18 2018-07-18 표시 장치

Publications (2)

Publication Number Publication Date
KR20200010686A KR20200010686A (ko) 2020-01-31
KR102500229B1 true KR102500229B1 (ko) 2023-02-16

Family

ID=69161787

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180083239A KR102500229B1 (ko) 2018-07-18 2018-07-18 표시 장치

Country Status (3)

Country Link
US (1) US10747069B2 (ko)
KR (1) KR102500229B1 (ko)
CN (1) CN110737139A (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120075562A1 (en) 2010-09-29 2012-03-29 Chao-Wei Yeh Liquid crystal display panel

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101539695B (zh) * 2008-03-19 2012-06-06 中华映管股份有限公司 边缘电场切换型液晶显示面板
KR101844015B1 (ko) * 2011-02-24 2018-04-02 삼성디스플레이 주식회사 액정 표시 장치
KR20140140801A (ko) 2013-05-30 2014-12-10 삼성디스플레이 주식회사 표시장치
TWI564638B (zh) * 2014-07-18 2017-01-01 友達光電股份有限公司 顯示面板之畫素結構
KR20170048635A (ko) 2015-10-26 2017-05-10 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조방법
TWI559045B (zh) * 2016-01-27 2016-11-21 友達光電股份有限公司 曲面顯示器
KR20180052805A (ko) * 2016-11-10 2018-05-21 삼성디스플레이 주식회사 표시 장치
KR102399910B1 (ko) * 2017-10-30 2022-05-20 삼성디스플레이 주식회사 표시 장치
KR101934563B1 (ko) 2018-03-26 2019-01-03 삼성디스플레이 주식회사 액정 표시 장치
KR20190122280A (ko) 2018-04-19 2019-10-30 삼성디스플레이 주식회사 표시 장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120075562A1 (en) 2010-09-29 2012-03-29 Chao-Wei Yeh Liquid crystal display panel

Also Published As

Publication number Publication date
CN110737139A (zh) 2020-01-31
US10747069B2 (en) 2020-08-18
KR20200010686A (ko) 2020-01-31
US20200026109A1 (en) 2020-01-23

Similar Documents

Publication Publication Date Title
US8643632B2 (en) Display device
US7561239B2 (en) Liquid crystal device and electronic apparatus
US9798203B2 (en) Semiconductor device and display device
CN107562270B (zh) 一种触控显示面板及显示装置
TWI662327B (zh) 顯示面板
US10380958B2 (en) Display device
KR20140037655A (ko) 표시 패널
TWI489185B (zh) 顯示面板
CN101718934B (zh) 显示器及其光电装置
WO2017022620A1 (ja) アクティブマトリクス基板及び表示パネル
US20190280013A1 (en) Active matrix substrate and display panel
US20170322466A1 (en) Array Substrate, Liquid Crystal Display Panel, and Liquid Crystal Display
JP6427403B2 (ja) 表示装置
JP2008064961A (ja) 配線構造、及び表示装置
US7880949B1 (en) Display device and electro-optical apparatus using same
US11048133B2 (en) Liquid crystal display panel and liquid crystal display device including the same
US10768486B2 (en) Display device
JP2010079314A (ja) 表示装置
TW202004278A (zh) 陣列基板
KR102500229B1 (ko) 표시 장치
JP2005266394A (ja) 表示装置
KR102566989B1 (ko) 표시 장치
US20190196275A1 (en) Liquid crystal panel
KR20090081135A (ko) 액정표시장치
US20210011321A1 (en) Display device and method for manufacturing the same

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right