KR102482629B1 - 반도체 장치, 그리고 그 제조에 사용하는 열경화성 수지 조성물 및 다이싱 다이 본딩 일체형 테이프 - Google Patents

반도체 장치, 그리고 그 제조에 사용하는 열경화성 수지 조성물 및 다이싱 다이 본딩 일체형 테이프 Download PDF

Info

Publication number
KR102482629B1
KR102482629B1 KR1020207031519A KR20207031519A KR102482629B1 KR 102482629 B1 KR102482629 B1 KR 102482629B1 KR 1020207031519 A KR1020207031519 A KR 1020207031519A KR 20207031519 A KR20207031519 A KR 20207031519A KR 102482629 B1 KR102482629 B1 KR 102482629B1
Authority
KR
South Korea
Prior art keywords
thermosetting resin
resin composition
molecular weight
semiconductor element
component
Prior art date
Application number
KR1020207031519A
Other languages
English (en)
Other versions
KR20210008341A (ko
KR102482629B9 (ko
Inventor
가즈히로 야마모토
Original Assignee
쇼와덴코머티리얼즈가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쇼와덴코머티리얼즈가부시끼가이샤 filed Critical 쇼와덴코머티리얼즈가부시끼가이샤
Publication of KR20210008341A publication Critical patent/KR20210008341A/ko
Application granted granted Critical
Publication of KR102482629B1 publication Critical patent/KR102482629B1/ko
Publication of KR102482629B9 publication Critical patent/KR102482629B9/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08L—COMPOSITIONS OF MACROMOLECULAR COMPOUNDS
    • C08L33/00—Compositions of homopolymers or copolymers of compounds having one or more unsaturated aliphatic radicals, each having only one carbon-to-carbon double bond, and only one being terminated by only one carboxyl radical, or of salts, anhydrides, esters, amides, imides or nitriles thereof; Compositions of derivatives of such polymers
    • C08L33/04—Homopolymers or copolymers of esters
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08L—COMPOSITIONS OF MACROMOLECULAR COMPOUNDS
    • C08L63/00—Compositions of epoxy resins; Compositions of derivatives of epoxy resins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08L—COMPOSITIONS OF MACROMOLECULAR COMPOUNDS
    • C08L2203/00—Applications
    • C08L2203/20—Applications use in electrical or conductive gadgets
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08L—COMPOSITIONS OF MACROMOLECULAR COMPOUNDS
    • C08L2312/00—Crosslinking
    • C08L2312/04—Crosslinking with phenolic resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/27003—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for holding or transferring the layer preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2743—Manufacturing methods by blanket deposition of the material of the layer connector in solid form
    • H01L2224/27436—Lamination of a preform, e.g. foil, sheet or layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/29386—Base material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/29386—Base material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2224/29387—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32104—Disposition relative to the bonding area, e.g. bond pad
    • H01L2224/32106—Disposition relative to the bonding area, e.g. bond pad the layer connector connecting one bonding area to at least two respective bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32227—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H01L2224/83204—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding with a graded temperature profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83862—Heat curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1029—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being a lead frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1052—Wire or wire-like electrical connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Medicinal Chemistry (AREA)
  • Polymers & Plastics (AREA)
  • Organic Chemistry (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Adhesive Tapes (AREA)

Abstract

본 개시에 따른 반도체 장치는, 기판과, 기판 상에 배치된 제1 반도체 소자와, 제1 반도체 소자를 밀봉하고 있는 제1 밀봉층과, 제1 밀봉층에서의 기판 측과 반대 측의 표면을 덮도록 배치되어 있으며, 제1 반도체 소자보다도 큰 면적을 갖는 제2 반도체 소자를 구비하고, 제1 밀봉층이 열경화성 수지 조성물의 경화물로 이루어지고, 열경화성 수지 조성물의 120℃에서의 용융 점도가 2500∼11500 Pa·s이다.

Description

반도체 장치, 그리고 그 제조에 사용하는 열경화성 수지 조성물 및 다이싱 다이 본딩 일체형 테이프
본 개시는, 반도체 장치, 그리고 그 제조에 사용하는 열경화성 수지 조성물및 다이싱 다이 본딩 일체형 테이프에 관한 것이다.
휴대전화 등의 디바이스의 다기능화에 따라, 반도체 소자를 다단으로 적층함으로써 고용량화한 스택드(stacked) MCP(Multi Chip Package)가 보급되고 있다. 반도체 소자의 실장에는 필름형 접착제가 널리 이용되고 있다. 필름형 접착제를 사용한 다단 적층 패키지의 일례로서 와이어 매립형 패키지를 들 수 있다. 이 패키지는, 기판 상에 와이어 본드 완료된 반도체 소자에 대하여 필름형 접착제를 압착함으로써 상기 반도체 소자 및 와이어를 필름형 접착제에 매립하는 공정을 거쳐 제조된다.
상기 스택드 MCP 등의 반도체 장치에 요구되는 중요한 특성의 하나로서 접속 신뢰성을 들 수 있다. 접속 신뢰성을 향상시키기 위해서, 내열성, 내습성 및 내리플로우성(reflow resistance) 등의 특성을 고려한 필름형 접착제의 개발이 이루어지고 있다. 예컨대 특허문헌 1은 열경화성 성분과 필러를 함유하는 두께 10∼250 ㎛의 접착 시트를 개시한다. 특허문헌 2는 에폭시 수지와 페놀 수지를 포함하는 혼합물 및 아크릴 공중합체를 포함하는 접착제 조성물을 개시한다.
반도체 장치의 접속 신뢰성은, 접착면에 공극(보이드)을 발생시키는 일 없이 반도체 소자가 실장되어 있는지 여부에 의해서도 크게 좌우된다. 이 때문에, 공극을 발생시키지 않고서 반도체 소자를 압착할 수 있도록 고유동(高流動)의 필름형 접착제를 사용하거나, 또는 발생한 공극을 반도체 소자의 밀봉 공정에서 소실시킬 수 있도록 용융 점도가 낮은 필름형 접착제를 사용하는 등의 대책이 강구되고 있다. 예컨대 특허문헌 3에는 낮은 점도이면서 또한 낮은 태크 강도의 접착 시트가 개시되어 있다.
특허문헌 1 : 국제공개 제2005/103180호 공보 특허문헌 2 : 일본 특허공개 2002-220576호 공보 특허문헌 3 : 일본 특허공개 2009-120830호 공보
상기 특허문헌 1 및 3의 접착 시트는, 압착 시에 와이어를 매립하기 위해서, 고유동화를 목적으로 하여 비교적 다량의 에폭시 수지를 포함하고 있다. 이 때문에, 반도체 장치 제조 공정 중에 발생하는 열에 의해 열경화가 진행되기 쉽다. 이에 따라, 접착 필름이 고탄성화하여, 바꿔 말하면, 밀봉 시의 고온고압 조건에서도 접착 시트가 변형되기 어렵게 되어, 압착 시에 형성된 공극이 최종적으로 소실되지 않는 경우가 있다. 한편, 상기 특허문헌 2의 접착제 조성물은, 탄성률이 낮기 때문에, 밀봉 공정에서 공극을 소실시킬 수 있지만, 점도가 높음에 기인하여 압착 시 에서의 와이어의 매립성이 불충분하게 되기 쉽다.
최근, 와이어 매립형 반도체 장치의 동작 고속화가 중요시되고 있다. 종래에는 적층된 반도체 소자의 최상단에 반도체 장치의 동작을 제어하는 컨트롤러 칩이 배치되어 있었다. 동작의 고속화를 실현하기 위해서, 최하단에 컨트롤러 칩을 배치한 반도체 장치의 패키지 기술이 개발되어 있다. 이러한 패키지의 한 형태로서, 다단으로 적층한 반도체 소자 중, 2번째 단의 반도체 소자를 압착할 때에 비교적 두꺼운 필름형 접착제를 사용하고, 그 필름형 접착제의 내부에 컨트롤러 칩을 매립하는 패키지가 주목을 모으고 있다. 이러한 용도에 사용되는 필름형 접착제는, 컨트롤러 칩 및 이것과 회로 패턴을 접속하는 와이어, 그리고 기판 표면의 요철에 기인하는 단차를 매립할 수 있는 높은 유동성이 요구된다. 특허문헌 1 및 3의 접착 시트와 같은 고유동의 접착 시트를 사용함으로써 이 과제를 해결할 수 있다.
그러나, 특허문헌 1 및 3에 기재된 접착 시트는, 경화 전에 높은 유동성을 발현시키는 한편, 컨트롤러 칩의 매립 시에 유동한 수지가 주변의 회로를 오염시키는 경우도 있다. 더욱이, 매립 후의 열경화에 의해 접착 시트가 유동하여, 칩의 위치 어긋남이 생기거나, 매립 칩의 단부면에서 썰물이 빠지듯이 수지가 칩 내측으로 들어가, 칩 단부에서 수지가 사라지는 「싱크 마크」라고 불리는 현상이 발생하거나 한다(도 8 참조). 특히 최근 매립성 향상을 위해서 가압 조건 하에서 열경화 처리를 행하는 경우가 많다. 이와 같이 외부로부터 압력이 있는 상태에서 열이 가해지면 매립성이 향상되는 한편으로 수지가 한층 더 유동되기 쉽게 되어, 상기와 같은 문제가 발생하는 경우가 많다.
본 개시는 우수한 접속 신뢰성을 갖는 반도체 장치를 제공하는 것을 목적으로 한다. 또한, 본 개시는 우수한 접속 신뢰성을 갖는 반도체 장치를 제조하는 데에 유용한 열경화성 수지 조성물 및 이것으로 이루어지는 접착층을 갖춘 다이싱 다이 본딩 일체형 테이프를 제공하는 것을 목적으로 한다.
본 발명자들은, 컨트롤러 칩이 필름형 접착제의 경화물에 매립된 양태의 패키지를 개발하기 위해서, 필름형 접착제 수지의 선정과 물성의 조정에 관해서 예의 연구를 거듭했다. 그 결과, 본 발명자들은, 필름형 접착제의 용융 점도가 매립 시의 회로 오염 및 그 후의 열 공정에서 발생하는 싱크 마크와 상관이 있다는 것을 알아냈다.
본 개시에 따른 반도체 장치는, 기판과, 기판 상에 배치된 제1 반도체 소자와, 기판에서의 제1 반도체 소자가 배치된 영역을 덮도록 배치되어 있으며, 제1 반도체 소자를 밀봉하고 있는 제1 밀봉층과, 제1 밀봉층에서의 기판 측과 반대 측의 표면을 덮도록 배치되어 있으며, 제1 반도체 소자보다도 큰 면적을 갖는 제2 반도체 소자를 구비하고, 제1 밀봉층이 열경화성 수지 조성물의 경화물로 이루어지고, 열경화성 수지 조성물의 120℃에서의 용융 점도가 2500∼11500 Pa·s이다.
상기 반도체 장치는, 제1 반도체 소자(예컨대 컨트롤러 칩)가 열경화성 수지 조성물의 경화물에 매립된 양태이며, 동작의 고속화가 가능하다. 제1 밀봉층이 120℃에서의 용융 점도가 2500∼11500 Pa·s인 열경화성 수지 조성물의 경화물임으로써, 기판 또는 제1 반도체 소자와의 계면에서의 공극이 충분히 적음과 더불어, 기판의 오염 및 싱크 마크의 문제가 발생하는 것도 충분히 억제되기 때문에, 기판과 제1 반도체 소자의 우수한 접속 신뢰성을 달성할 수 있다.
본 개시에 따른 반도체 장치는, 기판의 표면에 형성된 회로 패턴과, 제1 반도체 소자와 회로 패턴을 전기적으로 접속하는 제1 와이어를 더 구비하여도 좋다. 본 개시에 따른 반도체 장치는, 제2 반도체 소자와 회로 패턴을 전기적으로 접속하는 제2 와이어와, 제2 반도체 소자 및 제2 와이어를 밀봉하고 있는 제2 밀봉층을 더 구비하여도 좋다. 본 개시에 따른 반도체 장치는, 제2 반도체 소자 상에 적층된 제3 반도체 소자를 더 구비하여도 좋다.
상기 필름형 접착제를 구성하는 열경화성 수지 조성물은, 분자량 10∼1000의 저분자량 성분(예컨대 에폭시 수지)과, 분자량 10만∼100만의 고분자량 성분(예컨대 아크릴 고무)을 포함하고, 저분자량 성분의 함유량 M1이 상기 열경화성 수지 조성물에 포함되는 수지 성분의 질량 100 질량부에 대하여 23∼35 질량부이고, 고분자량 성분의 함유량 M2가 열경화성 수지 조성물에 포함되는 수지 성분의 질량 100 질량부에 대하여 25∼45 질량부인 것이 바람직하다. 이러한 조성의 열경화성 수지 조성물을 사용함으로써, 저분자량 성분이 우수한 매립성에 기여하고, 다른 한편, 고분자량 성분이 과잉 유동에 기인하는 문제의 억제에 기여한다. 열경화성 수지 조성물은, 이 열경화성 수지 조성물에 포함되는 수지 성분의 질량 100 질량부에 대하여 저분자량 성분과 고분자량 성분의 합계량(M1+M2)이 54∼76 질량부인 것이 바람직하다.
여기서, 열경화성 수지 조성물에 포함되는 수지 성분의 분자량(중량 평균 분자량)은, 겔 퍼미에이션 크로마토그래피(GPC)로 측정하고, 표준 폴리스티렌에 의한 검량선을 이용하여 환산한 값을 의미한다.
기판으로서 그 표면에 회로 패턴을 갖는 것을 사용하는 경우, 본 개시에 따른 반도체 장치는, 제1 반도체 소자와 회로 패턴을 전기적으로 접속하는 제1 와이어를 더 구비하는 것이라도 좋고, 제2 반도체 소자와 회로 패턴을 전기적으로 접속하는 제2 와이어와, 제2 반도체 소자 및 제2 와이어를 밀봉하고 있는 제2 밀봉층을 더 구비하는 것이라도 좋다.
본 개시에 따른 열경화성 수지 조성물은, 이 열경화성 수지 조성물을 가열하는 경화 처리를 거쳐, 와이어의 적어도 일부 및 반도체 소자 중 적어도 한쪽이 경화 처리 후의 열경화성 수지 조성물에 매립된 상태로 하는 공정을 포함하는 반도체 장치 제조 프로세스에서 사용되는 것으로, 열경화성 수지 조성물의 120℃에서의 용융 점도가 2500∼11500 Pa·s이다. 상기 열경화성 수지 조성물에 의하면, 반도체 소자 등을 매립할 수 있는 유동성을 가짐과 더불어, 매립 시의 주변 회로의 오염 및 그 후의 열 공정(열경화성 수지 조성물의 열경화 처리)에서의 수지의 과잉 유동에 기인하는 문제를 충분히 억제할 수 있다.
본 개시에 따른 다이싱 다이 본딩 일체형 테이프는, 점착층과 상기 열경화성 수지 조성물로 이루어지는 접착층을 구비한다.
본 개시에 의하면, 우수한 접속 신뢰성을 갖는 반도체 장치가 제공됨과 더불어, 그 제조에서 사용되는 열경화성 수지 조성물 및 이것으로 이루어지는 접착층을 갖춘 다이싱 다이 본딩 일체형 테이프가 제공된다. 이 열경화성 수지 조성물은, 컨트롤러 칩 등의 반도체 소자 및 와이어의 적어도 한쪽을 매립할 수 있는 우수한 매립성을 가짐과 더불어, 매립 시의 주변 회로의 오염 및 그 후의 열 공정에서의 수지의 과잉 유동에 기인하는 문제를 충분히 억제할 수 있다.
도 1은 반도체 장치의 일례를 모식적으로 도시하는 단면도이다.
도 2는 필름형 접착제와 제2 반도체 소자로 이루어지는 적층체의 일례를 모식적으로 도시하는 단면도이다.
도 3은 도 1에 도시하는 반도체 장치를 제조하는 과정을 모식적으로 도시하는 단면도이다.
도 4는 도 1에 도시하는 반도체 장치를 제조하는 과정을 모식적으로 도시하는 단면도이다.
도 5는 도 1에 도시하는 반도체 장치를 제조하는 과정을 모식적으로 도시하는 단면도이다.
도 6은 도 1에 도시하는 반도체 장치를 제조하는 과정을 모식적으로 도시하는 단면도이다.
도 7(a)∼도 7(e)은 필름형 접착제와 제2 반도체 소자로 이루어지는 적층체를 제조하는 과정을 모식적으로 도시하는 단면도이다.
도 8(a)은 「싱크 마크」라고 불리는 현상이 생기지 않은 구조체의 단면을 도시하는 사진이고, 도 8(b)은 「싱크 마크」가 생긴 구조체(싱크 마크의 깊이: 140 ㎛)의 단면을 도시하는 사진이다.
도 9(a)는 보이드의 발생 유무를 평가하기 위한 구조체를 모식적으로 도시하는 단면도이고, 도 9(b)는 보이드가 발생하지 않은 구조체의 사진이고, 도 9(c)는 보이드가 발생한 구조체의 사진이다.
이하, 도면을 참조하면서 본 개시의 실시형태에 관해서 상세히 설명한다. 이하의 설명에서는, 동일하거나 또는 상당하는 부분에는 동일 부호를 붙여, 중복되는 설명은 생략한다. 또한, 상하좌우 등의 위치 관계는, 달리 정의하지 않는 한, 도면에 도시하는 위치 관계에 기초한 것으로 한다. 더욱이, 도면의 치수 비율은 도시하는 비율에 한정되는 것이 아니다. 또한, 본 명세서에서의 「(메트)아크릴」이라는 기재는 「아크릴」 및 그것에 대응하는 「메타크릴」을 의미한다.
<반도체 장치>
도 1은 본 실시형태에 따른 반도체 장치를 모식적으로 도시하는 단면도이다. 이 도면에 도시하는 반도체 장치(100)는, 기판(10)과, 기판(10)의 표면 상에 배치된 제1 반도체 소자(Wa)와, 제1 반도체 소자(Wa)를 밀봉하고 있는 제1 밀봉층(20)과, 제1 반도체 소자(Wa)의 위쪽에 배치된 제2 반도체 소자(Wb)와, 제2 반도체 소자(Wb)를 밀봉하고 있는 제2 밀봉층(40)을 구비한다.
기판(10)은 표면에 회로 패턴(10a, 10b)을 갖는다. 반도체 장치(100)의 휘어짐을 억제한다는 관점에서, 기판(10)의 두께는 예컨대 90∼180 ㎛이며, 90∼140 ㎛라도 좋다. 또한, 기판(10)은 유기 기판이라도 리드 프레임 등의 금속 기판이라도 좋다.
본 실시형태에 있어서, 제1 반도체 소자(Wa)는 반도체 장치(100)를 구동하기위한 컨트롤러 칩이다. 제1 반도체 소자(Wa)는, 회로 패턴(10a) 상에 접착제(15)를 통해 접착되어 있고, 또한 제1 와이어(11)를 통해 회로 패턴(10b)에 접속되어 있다. 평면에서 봤을 때의 제1 반도체 소자(Wa)의 형상은 예컨대 직사각형(정방형 또는 장방형)이다. 제1 반도체 소자(Wa)의 한 변의 길이는 예컨대 5 mm 이하이며, 2∼4 mm 또는 1∼4 mm라도 좋다. 제1 반도체 소자(Wa)의 두께는 예컨대 10∼150 ㎛이며, 20∼100 ㎛라도 좋다.
제2 반도체 소자(Wb)는 제1 반도체 소자(Wa)보다도 큰 면적을 갖는다. 제2 반도체 소자(Wb)는, 제1 반도체 소자(Wa) 전체와 회로 패턴(10b)의 일부가 덮이도록 제1 밀봉층(20)을 통해 기판(10) 상에 탑재되어 있다. 평면에서 봤을 때의 제2 반도체 소자(Wb)의 형상은 예컨대 직사각형(정방형 또는 장방형)이다. 제2 반도체 소자(Wb)의 한 변의 길이는 예컨대 20 mm 이하이며, 4∼20 mm 또는 4∼12 mm라도 좋다. 제2 반도체 소자(Wb)의 두께는 예컨대 10∼170 ㎛이며, 20∼120 ㎛라도 좋다. 제2 반도체 소자(Wb)는, 제2 와이어(12)를 통해 회로 패턴(10b)에 접속됨과 더불어 밀봉층(25)에 의해 밀봉되어 있다.
제1 밀봉층(20)은 필름형 접착제(20P)(도 2 참조)의 경화물로 이루어진다. 또한, 도 2에 도시하는 것과 같이, 필름형 접착제(20P)와 제2 반도체 소자(Wb)는 실질적으로 동일한 사이즈이다. 도 2에 도시하는 적층체(30)는, 필름형 접착제(20P)와 제2 반도체 소자(Wb)로 이루어지며, 접착제 구비 반도체 칩이라고도 불린다. 적층체(30)는, 후술하는 것과 같이 다이싱 공정 및 픽업 공정을 거침으로써 제작된다(도 7 참조).
<반도체 장치의 제조 방법>
반도체 장치(100)의 제조 방법에 관해서 설명한다. 우선, 도 3에 도시하는 구조체(50)를 제작한다. 즉, 기판(10)의 표면 상에 접착제(15)를 통해 제1 반도체 소자(Wa)를 배치한다. 그 후, 제1 반도체 소자(Wa)와 회로 패턴(10b)을 제1 와이어(11)로 전기적으로 접속한다.
이어서, 도 3 및 도 4에 도시하는 것과 같이, 별도 준비한 적층체(30)의 필름형 접착제(20P)를 기판(10)에 대하여 압박한다. 이에 따라, 제1 반도체 소자(Wa) 및 제1 와이어(11)를 필름형 접착제(20P)에 매립한다. 필름형 접착제(20P)의 두께는, 제1 반도체 소자(Wa)의 두께 등에 따라서 적절하게 설정하면 되며, 예컨대 20∼200 ㎛의 범위면 되고, 30∼200 ㎛ 또는 40∼150 ㎛라도 좋다. 필름형 접착제(20P)의 두께를 상기 범위로 함으로써, 제1 반도체 소자(Wa)와 제2 반도체 소자(Wb)의 간격(도 5에서의 거리(G))을 충분히 확보할 수 있다. 거리(G)는 예컨대 50 ㎛ 이상인 것이 바람직하고, 50∼75 ㎛ 또는 50∼80 ㎛라도 좋다.
필름형 접착제(20P)의 기판(10)에 대하여, 압착은 예컨대 80∼180℃, 0.01∼0.50 MPa의 조건으로 0.5∼3.0초간에 걸쳐 실시하는 것이 바람직하다.
이어서, 가열에 의해서 필름형 접착제(20P)를 경화시킨다. 이 경화 처리는, 예컨대 60∼175℃, 0.01∼1.0 MPa의 조건으로 5분간 이상에 걸쳐 실시하는 것이 바람직하다. 이에 따라, 필름형 접착제(20P)의 경화물(제1 밀봉층(20))로 제1 반도체 소자(Wa)가 밀봉된다(도 6 참조). 필름형 접착제(20P)의 경화 처리는, 보이드 저감의 관점에서, 가압 분위기 하에서 실시하여도 좋다. 제2 반도체 소자(Wb)와 회로 패턴(10b)을 제2 와이어(12)로 전기적으로 접속한 후, 제2 밀봉층(40)에 의해서 제2 반도체 소자(Wb)를 밀봉함으로써 반도체 장치(100)가 완성된다(도 1 참조).
<접착제 구비 반도체 칩의 제작 방법>
도 7(a)∼도 7(e)를 참조하면서 도 2에 도시하는 적층체(30)(접착제 구비 반도체 칩)의 제작 방법의 일례에 관해서 설명한다. 우선, 다이싱 다이 본딩 일체형 테이프(8)(이하, 경우에 따라 「테이프(8)」라고 한다.)를 소정의 장치(도시 생략)에 배치한다. 테이프(8)는 기재층(1)과 점착층(2)과 접착층(20A)을 이 순서로 구비한다. 기재층(1)은 예컨대 폴리에틸렌테레프탈레이트 필름(PET 필름)이다. 반도체 웨이퍼(W)는 예컨대 두께 10∼100 ㎛의 박형 반도체 웨이퍼이다. 반도체 웨이퍼(W)는 단결정 실리콘이라도 좋고, 다결정 실리콘, 각종 세라믹, 갈륨비소 등의 화합물 반도체라도 좋다.
도 7(a) 및 도 7(b)에 도시하는 것과 같이, 반도체 웨이퍼(W)의 한쪽의 면에 접착층(20A)이 접하도록 테이프(8)를 붙인다. 이 공정은, 바람직하게는 50∼100℃, 보다 바람직하게는 60∼80℃의 온도 조건 하에서 실시한다. 온도가 50℃ 이상이면, 반도체 웨이퍼(W)를 접착층(20A)과의 양호한 밀착성을 얻을 수 있고, 100℃ 이하이면, 이 공정에서 접착층(20A)이 과도하게 유동하는 것이 억제된다.
도 7(c)에 도시하는 것과 같이, 반도체 웨이퍼(W), 점착층(2) 및 접착층(20A)을 다이싱한다. 이에 따라, 반도체 웨이퍼(W)가 개편화(個片化)되어 반도체 소자(Wb)가 된다. 접착층(20A)도 개편화되어 필름형 접착제(20P)가 된다. 다이싱 방법으로서는 회전날 또는 레이저를 이용하는 방법을 들 수 있다. 또한, 반도체 웨이퍼(W)의 다이싱에 앞서서 반도체 웨이퍼(W)를 연삭함으로써 박막화하여도 좋다.
이어서, 점착층(2)이 예컨대 UV 경화형인 경우, 도 7(d)에 도시하는 것과 같이, 점착층(2)에 대하여 자외선을 조사함으로써 점착층(2)을 경화시켜, 점착층(2)과 필름형 접착제(20P) 사이의 점착력을 저하시킨다. 자외선 조사 후, 도 7(e)에 도시하는 것과 같이, 상온 또는 냉각 조건 하에서 기재층(1)을 익스팬드함으로써 반도체 소자(Wa)를 상호 이격시키면서 니들(42)로 쳐올려 점착층(2)으로부터 적층체(30)의 필름형 접착제(20P)를 박리시킴과 더불어, 적층체(30)를 흡인 콜릿(44)으로 흡인하여 픽업한다. 이와 같이 하여 얻어진 적층체(30)는, 도 3에 도시하는 구조체(50)의 제조에 제공된다.
<열경화성 수지 조성물>
필름형 접착제(20P)를 구성하는 열경화성 수지 조성물에 관해서 설명한다. 또한, 필름형 접착제(20P)는 접착층(20A)을 개편화한 것이며, 양자는 동일한 열경화성 수지 조성물로 이루어진다. 이 열경화성 수지 조성물은, 예컨대 반경화(B 스테이지) 상태를 거치고, 그 후의 경화 처리에 의해서 완전 경화물(C 스테이지) 상태로 될 수 있는 것이다.
열경화성 수지 조성물은 이하의 성분을 포함하는 것이 바람직하다.
(a) 열경화성 수지(이하, 단순히 「(a) 성분」이라고 하는 경우가 있다.)
(b) 고분자량 성분(이하, 단순히 「(b) 성분」이라고 하는 경우가 있다.)
(c) 무기 필러(이하, 단순히 「(c) 성분」이라고 하는 경우가 있다.)
또한, 본 실시형태에서는, (a) 열경화성 수지가 에폭시 수지를 포함하는 경우, 에폭시 수지(이하, 단순히 「(a1) 성분」이라고 하는 경우가 있다.)가 「저분자량 성분」에 해당한다. 이 경우, (a) 열경화성 수지는, 에폭시 수지의 경화제로 될 수 있는 페놀 수지(이하, 단순히 「(a2) 성분」이라고 하는 경우가 있다.)를 포함하는 것이 바람직하다.
열경화성 수지 조성물은 이하의 성분을 더 포함하여도 좋다.
(d) 커플링제(이하, 단순히 「(d) 성분」이라고 하는 경우가 있다.)
(e) 경화촉진제(이하, 단순히 「(e) 성분」이라고 하는 경우가 있다.)
상기 열경화성 수지 조성물은, 분자량 10∼1000의 저분자량 성분((a1) 성분)과 분자량 10만∼100만의 고분자량 성분((b) 성분) 양쪽을 포함하는 것이 바람직하다. 이들 성분을 병용함으로써, 저분자량 성분이 우수한 매립성에 기여하고, 다른 한편, 고분자량 성분이 과잉 유동에 기인하는 문제의 억제에 기여한다.
저분자량 성분의 함유량 M1은, 열경화성 수지 조성물에 포함되는 수지 성분의 질량 100 질량부에 대하여 23∼35 질량부인 것이 바람직하고, 25∼35 질량부인 것이 보다 바람직하다. 저분자량 성분의 함유량 M1이 23 질량부 이상임으로써 우수한 매립성을 달성하기 쉽고, 다른 한편, 35 질량부 이하임으로써 우수한 픽업성을 달성하기 쉽다고 하는 효과가 발휘된다. 또한, 저분자량 성분의 연화점은 50℃ 이하인 것이 바람직하며, 예컨대 10∼30℃라도 좋다.
고분자량 성분의 함유량 M2는, 열경화성 수지 조성물에 포함되는 수지 성분의 질량 100 질량부에 대하여 25∼45 질량부인 것이 바람직하고, 30∼40 질량부인 것이 보다 바람직하다. 고분자량 성분의 함유량 M2가 25 질량부 이상임으로써, 과잉 유동에 기인하는 문제(기판의 오염, 싱크 마크 및 휘어짐 등)를 억제하기 쉽고, 다른 한편, 45 질량부 이하임으로써, 우수한 매립성을 달성하기 쉽다고 하는 효과가 발휘된다. 또한, 고분자량 성분의 연화점은 50℃를 넘고 100℃ 이하인 것이 바람직하다.
열경화성 수지 조성물에 포함되는 수지 성분의 질량 100 질량부에 대하여, 저분자량 성분과 고분자량 성분의 합계량(M1+M2)은 54∼76 질량부인 것이 바람직하고, 55∼75 질량부인 것이 보다 바람직하다. 이 합계량이 54 질량부 이상임으로써 이들 성분을 병용한 효과가 충분히 발휘되는 경향이 있고, 다른 한편, 76 질량부 이하임으로써 우수한 픽업성을 달성하기 쉽다고 하는 효과가 발휘된다. 또한, 열경화성 수지 조성물에 포함되는 수지 성분이며, 저분자량 성분 및 고분자량 성분 이외의 것으로서는 주로 분자량이 1001∼9만9000인 열경화성 수지 등을 들 수 있다.
열경화성 수지 조성물의 120℃에서의 용융 점도는, 접속 신뢰성의 관점에서 2500∼11500 Pa·s이다. 이 용융 점도가 2500 Pa·s 이상임으로써, 압착 처리 시 등에서의 기판(10)의 오염 및 싱크 마크 문제의 발생을 충분히 억제할 수 있다. 예컨대 제2 반도체 소자(Wb)와 기판(10) 사이에 열경화성 수지 조성물의 경화물이 존재하지 않는 영역(싱크 마크)이 있으면, 그 영역에 제2 밀봉층(40)용의 밀봉재가 침입하고, 이에 따라 제2 반도체 소자(Wb)가 박리되기 쉽게 된다고 하는 문제점이 생기기 쉽다. 열경화성 수지 조성물의 120℃에서의 용융 점도가 11500 Pa·s 이하임으로써, 기판(10) 또는 제1 반도체 소자(Wa)와의 계면에서의 공극을 충분히 적게 할 수 있다. 이 용융 점도는 바람직하게는 5000∼11000 Pa·s이며, 보다 바람직하게는 5000∼10000 Pa·s이고, 더욱 바람직하게는 5000∼9000 Pa·s이다. 또한, 용융 점도는 ARES(TA Instruments사 제조)를 이용하여 필름형으로 성형한 열경화성 수지 조성물에 5%의 변형을 부여하면서 5℃/분의 승온 속도로 승온시키면서 측정한 경우의 측정치를 의미한다.
열경화성 수지 조성물의 100℃에서의 용융 점도는, 접속 신뢰성의 관점에서, 3500∼13500 Pa·s인 것이 바람직하다. 이 용융 점도가 3500 Pa·s 이상임으로써, 압착 처리 시 등에서의 기판(10)의 오염 및 싱크 마크 문제의 발생을 충분히 억제할 수 있다. 다른 한편, 이 용융 점도가 13500 Pa·s 이하임으로써, 기판(10) 또는 제1 반도체 소자(Wa)와의 계면에서의 공극을 충분히 적게 할 수 있다. 이 용융 점도는 바람직하게는 5500∼10500 Pa·s이다. 열경화성 수지 조성물의 100℃ 및 120℃에서의 용융 점도를 상기 범위 내로 하기 위해서는, (a) 열경화성 수지, (b) 고분자량 성분 및 (c) 무기 필러의 양을 적절하게 조정하면 된다.
도 9(a)는 투명한 기판(10)과, 그 위의 제1 반도체 소자(Wa)와, 제1 밀봉층(20)(필름형 접착제(20P)의 경화물)과, 그 위의 제2 반도체 소자(Wb)를 구비하는 구조체이다. 도 9(b) 및 도 9(c)는 투명한 기판(10)의 이면 측(도 9(a)에서의 화살표 방향)에서 촬영한 사진이다. 도 9(b)에 도시하는 구조체에서는, 필름형 접착제의 매립성이 충분하여, 보이드가 발생하지 않았다. 이에 대하여, 도 9(c)에 도시하는 구조체에서는, 필름형 접착제의 매립성이 불충분하여, 보이드(V)가 발생했다.
열경화성 수지 조성물의 경화물(C 스테이지)의 180℃에서의 저장탄성률은, 접속 신뢰성의 관점에서, 10MPa 이상인 것이 바람직하고, 25 MPa 이상인 것이 보다 바람직하고, 50 MPa 이상 또는 100 MPa 이상이라도 좋다. 또한, 이 저장탄성률의 상한치는 예컨대 600 MPa이며, 500 MPa라도 좋다. 열경화성 수지 조성물의 경화물의 180℃에서의 저장탄성률은, 필름형 접착제를 175℃의 온도 조건으로 경화시킨 것을 시료로 하여, 동적 점탄성 장치를 사용하여 측정할 수 있다.
<(a) 열경화성 수지>
(a1) 성분은 분자 내에 에폭시기를 갖는 것이라면 특별히 제한없이 이용할 수 있다. (a1) 성분으로서는, 예컨대 비스페놀A형 에폭시 수지, 비스페놀F형 에폭시 수지, 비스페놀S형 에폭시 수지, 페놀노볼락형 에폭시 수지, 크레졸노볼락형 에폭시 수지, 비스페놀A노볼락형 에폭시 수지, 비스페놀F노볼락형 에폭시 수지, 디시클로펜타디엔 골격 함유 에폭시 수지, 스틸벤형 에폭시 수지, 트리아진 골격 함유 에폭시 수지, 플루오렌 골격 함유 에폭시 수지, 트리페놀페놀메탄형 에폭시 수지, 비페닐형 에폭시 수지, 크실렌형 에폭시 수지, 비페닐아랄킬형 에폭시 수지, 나프탈렌형 에폭시 수지, 다작용 페놀류, 안트라센 등의 다환 방향족류의 디글리시딜에테르 화합물 등을 들 수 있다. 이들은 1종을 단독으로 또는 2종 이상을 조합하여 이용하여도 좋다. 이들 중에서도 (a1) 성분은, 내열성의 관점에서, 크레졸노볼락형 에폭시 수지, 비스페놀F형 에폭시 수지 또는 비스페놀A형 에폭시 수지라도 좋다.
(a1) 성분의 에폭시 당량은 90∼300 g/eq, 110∼290 g/eq, 또는 130∼280 g/eq라도 좋다. (a1) 성분의 에폭시 당량이 이러한 범위에 있으면, 필름형 접착제의 벌크 강도를 유지하면서 유동성을 확보할 수 있는 경향이 있다.
(a1) 성분의 함유량은, (a) 성분, (b) 성분 및 (c) 성분의 총 질량 100 질량부에 대하여 5∼50 질량부, 10∼40 질량부 또는 20∼30 질량부라도 좋다. (a1) 성분의 함유량이 5 질량부 이상이면, 필름형 접착제의 매립성이 보다 양호하게 되는 경향이 있다. (a1) 성분의 함유량이 50 질량부 이하이면, 블리드의 발생을 보다 억제할 수 있는 경향이 있다.
(a2) 성분은 분자 내에 페놀성 수산기를 갖는 것이라면 특별히 제한없이 이용할 수 있다. (a2) 성분으로서는, 예컨대 페놀, 크레졸, 레조르신, 카테콜, 비스페놀A, 비스페놀F, 페닐페놀, 아미노페놀 등의 페놀류 및/또는 α-나프톨, β-나프톨, 디히드록시나프탈렌 등의 나프톨류와 포름알데히드 등의 알데히드기를 갖는 화합물을 산성 촉매 하에서 축합 또는 공축합하여 얻어지는 노볼락형 페놀 수지, 알릴화비스페놀A, 알릴화비스페놀F, 알릴화나프탈렌디올, 페놀노볼락, 페놀 등의 페놀류 및/또는 나프톨류와 디메톡시파라크실렌 또는 비스(메톡시메틸)비페닐로부터 합성되는 페놀아랄킬 수지, 나프톨아랄킬 수지 등을 들 수 있다. 이들은 1종을 단독으로 또는 2종 이상을 조합하여 이용하여도 좋다. 이들 중에서도 (a2) 성분은, 흡습성 및 내열성의 관점에서, 페놀아랄킬 수지, 나프톨아랄킬 수지 또는 노볼락형 페놀 수지라도 좋다.
(a2) 성분의 수산기 당량은, 80∼250 g/eq, 90∼200 g/eq 또는 100∼180 g/eq라도 좋다. (a2) 성분의 수산기 당량이 이러한 범위에 있으면, 필름형 접착제의 유동성을 유지하면서 접착력을 보다 높게 유지할 수 있는 경향이 있다.
(a2) 성분의 연화점은 50∼140℃, 55∼120℃ 또는 60∼100℃라도 좋다.
(a2) 성분의 함유량은, (a) 성분, (b) 성분 및 (c) 성분의 총 질량 100 질량부에 대하여 5∼50 질량부, 10∼40 질량부 또는 20∼30 질량부라도 좋다. (a2) 성분의 함유량이 5 질량부 이상이면, 보다 양호한 경화성을 얻을 수 있는 경향이 있다. (a2) 성분의 함유량이 50 질량부 이하이면, 필름형 접착제의 매립성이 보다 양호하게 되는 경향이 있다.
(a1) 성분의 에폭시 당량과 (a2) 성분의 수산기 당량의 비((a1) 성분의 에폭시 당량/(a2) 성분의 수산기 당량)은, 경화성의 관점에서, 0.30/0.70∼0.70/0.30, 0.35/0.65∼0.65/0.35, 0.40/0.60∼0.60/0.40 또는 0.45/0.55∼0.55/0.45라도 좋다. 상기 당량비가 0.30/0.70 이상이면, 보다 충분한 경화성을 얻을 수 있는 경향이 있다. 상기 당량비가 0.70/0.30 이하이면, 점도가 지나치게 높아지는 것을 막을 수 있어, 보다 충분한 유동성을 얻을 수 있다.
<(b) 고분자량 성분>
(b) 성분은 유리 전이 온도(Tg)가 50℃ 이하인 것이 바람직하다.
(b) 성분으로서는, 예컨대 아크릴 수지, 폴리에스테르 수지, 폴리아미드 수지, 폴리이미드 수지, 실리콘 수지, 부타디엔 수지, 아크릴로니트릴 수지 및 이들의 변성체 등을 들 수 있다.
(b) 성분은, 유동성의 관점에서 아크릴 수지를 포함하고 있어도 좋다. 여기서, 아크릴 수지란, (메트)아크릴산에스테르에서 유래하는 구성 단위를 포함하는 폴리머를 의미한다. 아크릴 수지는, 구성 단위로서, 에폭시기, 알코올성 또는 페놀성 수산기, 카르복실기 등의 가교성 작용기를 갖는 (메트)아크릴산에스테르에서 유래하는 구성 단위를 포함하는 폴리머인 것이 바람직하다. 또한, 아크릴 수지는 (메트)아크릴산에스테르와 아크릴니트릴의 공중합체 등의 아크릴 고무라도 좋다.
아크릴 수지의 유리 전이 온도(Tg)는 -50∼50℃ 또는 -30∼30℃라도 좋다. 아크릴 수지의 Tg가 -50℃ 이상이면, 접착제 조성물의 유연성이 지나치게 높아지는 것을 막을 수 있는 경향이 있다. 이에 따라, 웨이퍼 다이싱 시에 필름형 접착제를 절단하기 쉽게 되어, 버어의 발생을 막을 수 있게 된다. 아크릴 수지의 Tg가 50℃ 이하이면, 접착제 조성물의 유연성 저하를 억제할 수 있는 경향이 있다. 이로써, 필름형 접착제를 웨이퍼에 붙일 때에 보이드를 충분히 매립하기 쉽게 되는 경향이 있다. 또한, 웨이퍼의 밀착성 저하에 의한 다이싱 시의 치핑을 막을 수 있게 된다. 여기서, 유리 전이 온도(Tg)는 DSC(열시차 주사 열량계)(예컨대 가부시키가이샤리가크 제조 「Thermo Plus 2」)를 이용하여 측정한 값을 의미한다.
아크릴 수지의 중량 평균 분자량(Mw)은 10만∼300만 또는 50만∼200만이라도 좋다. 아크릴 수지의 Mw가 이러한 범위에 있으면, 필름 형성성, 필름형에서의 강도, 가요성, 태크성 등을 적절하게 제어할 수 있음과 더불어 리플로우성이 우수하여, 매립성을 향상할 수 있다. 여기서, Mw는 겔 퍼미에이션 크로마토그래피(GPC)로 측정하고, 표준 폴리스티렌에 의한 검량선을 이용하여 환산한 값을 의미한다.
아크릴 수지의 시판 제품으로서는, 예컨대 SG-70L, SG-708-6, WS-023 EK30, SG-280 EK23, HTR-860P-3CSP, HTR-860P-3CSP-3DB(모두 나가세켐텍스가부시키가이샤 제조)를 들 수 있다.
(b) 성분의 함유량은, (a) 성분, (b) 성분 및 (c) 성분의 총 질량 100 질량부에 대하여 5∼70 질량부, 10∼50 질량부 또는 15∼30 질량부라도 좋다. (b) 성분의 함유량이 5 질량부 이상이면, 성형 시의 유동성 제어 및 고온에서의 취급성을 한층 더 양호하게 할 수 있다. (b) 성분의 함유량이 70 질량부 이하이면, 매립성을 한층 더 양호하게 할 수 있다.
<(c) 무기 필러>
(c) 성분으로서는, 예컨대 수산화알루미늄, 수산화마그네슘, 탄산칼슘, 탄산마그네슘, 규산칼슘, 규산마그네슘, 산화칼슘, 산화마그네슘, 산화알루미늄, 질화알루미늄, 붕산알루미늄 위스커, 질화붕소, 실리카 등을 들 수 있다. 이들은 1종을 단독으로 또는 2종 이상을 조합하여 이용하여도 좋다. 이들 중에서도 (c) 성분은, 수지와의 상용성의 관점에서 실리카라도 좋다.
(c) 성분의 평균 입경은, 접착성 향상의 관점에서, 0.005∼1 ㎛ 또는 0.05∼0.5 ㎛라도 좋다. 여기서, 평균 입경은 BET 비표면적으로부터 환산함으로써 구해지는 값을 의미한다.
(c) 성분의 함유량은, (a) 성분, (b) 성분 및 (c) 성분의 총 질량 100 질량부에 대하여 5∼50 질량부, 15∼45 질량부 또는 25∼40 질량부라도 좋다. (c) 성분의 함유량이 5 질량부 이상이면, 필름형 접착제의 유동성이 보다 향상되는 경향이 있다. (c) 성분의 함유량이 50 질량부 이하이면, 필름형 접착제의 다이싱성이 보다 양호하게 되는 경향이 있다.
<(d) 커플링제>
(d) 성분은 실란커플링제라도 좋다. 실란커플링제로서는, 예컨대 γ-우레이도프로필트리에톡시실란, γ-머캅토프로필트리메톡시실란, 3-페닐아미노프로필트리메톡시실란, 3-(2-아미노에틸)아미노프로필트리메톡시실란 등을 들 수 있다. 이들은 1종을 단독으로 또는 2종 이상을 조합하여 이용하여도 좋다.
(d) 성분의 함유량은, (a) 성분, (b) 성분 및 (c) 성분의 총 질량 100 질량부에 대하여 0.01∼5 질량부라도 좋다.
<(e) 경화촉진제>
(e) 성분은 특별히 한정되지 않으며, 일반적으로 사용되는 것을 이용할 수 있다. (e) 성분으로서는, 예컨대 이미다졸류 및 그 유도체, 유기 인계 화합물, 제2급 아민류, 제3급 아민류, 제4급 암모늄염 등을 들 수 있다. 이들은 1종을 단독으로 또는 2종 이상을 조합하여 이용하여도 좋다. 이들 중에서도 반응성의 관점에서 (e) 성분은 이미다졸류 및 그 유도체라도 좋다.
이미다졸류로서는, 예컨대 2-메틸이미다졸, 1-벤질-2-메틸이미다졸, 1-시아노에틸-2-페닐이미다졸, 1-시아노에틸-2-메틸이미다졸 등을 들 수 있다. 이들은 1종을 단독으로 또는 2종 이상을 조합하여 이용하여도 좋다.
(e) 성분의 함유량은, (a) 성분, (b) 성분 및 (c) 성분의 총 질량 100 질량부에 대하여 0.01∼1 질량부라도 좋다.
[다이싱 다이 본딩 일체형 테이프 및 그 제조 방법]
도 7(a)에 도시하는 다이싱 다이 본딩 일체형 테이프(8) 및 그 제조 방법에 관해서 설명한다. 테이프(8)의 제조 방법은, 용제를 함유하는 접착제 조성물의 바니시를 기재 필름(도시 생략) 상에 도포하는 공정과, 도포된 바니시를 50∼150℃에서 가열 건조함으로써 접착층(20A)을 형성하는 공정을 포함한다.
접착제 조성물의 바니시는, 예컨대 (a)∼(c) 성분, 필요에 따라서 (d) 성분및 (e) 성분을, 용제 내에서 혼합 또는 혼련함으로써 조제할 수 있다. 혼합 또는 혼련은, 통상의 교반기, 레이커, 3본롤, 볼밀 등의 분산기를 이용하고, 이들을 적절하게 조합하여 행할 수 있다.
바니시를 제작하기 위한 용제는, 상기 각 성분을 균일하게 용해, 혼련 또는 분산할 수 있는 것이라면 제한은 없고, 종래 공지된 것을 사용할 수 있다. 이러한 용제로서는, 예컨대 아세톤, 메틸에틸케톤, 메틸이소부틸케톤, 시클로헥사논 등의 케톤계 용매, 디메틸포름아미드, 디메틸아세트아미드, N메틸피롤리돈, 톨루엔, 크실렌 등을 들 수 있다. 건조 속도가 빠르고, 가격이 저렴하다는 점에서 메틸에틸케톤, 시클로헥사논 등을 사용하는 것이 바람직하다.
기재 필름으로서는 특별히 제한은 없으며, 예컨대 폴리에스테르 필름, 폴리 프로필렌 필름(OPP 필름 등), 폴리에틸렌테레프탈레이트 필름, 폴리이미드 필름, 폴리에테르이미드 필름, 폴리에테르나프탈레이트 필름, 메틸펜텐 필름 등을 들 수 있다.
기재 필름에 바니시를 도포하는 방법으로서는 공지된 방법을 이용할 수 있으며, 예컨대 나이프코트법, 롤코트법, 스프레이코트법, 그라비아코트법, 바코트법, 커튼코트법 등을 들 수 있다. 가열 건조의 조건은, 사용한 용제가 충분히 휘산되는 조건이라면 특별히 제한은 없지만, 예컨대 50∼150℃에서 1∼30분간 가열하여 행할 수 있다. 가열 건조는, 50∼150℃ 범위 내의 온도에서 단계적으로 승온시켜 행하여도 좋다. 바니시에 포함되는 용제를 가열 건조에 의해서 휘발시킴으로써 기재 필름과 접착층(20A)의 적층 필름을 얻을 수 있다.
상기한 것과 같이 하여 얻은 적층 필름과 다이싱 테이프(기재층(1)과 점착층(2)의 적층체)를 맞붙임으로써 테이프(8)를 얻을 수 있다. 기재층(1)으로서는, 예컨대 폴리테트라플루오로에틸렌 필름, 폴리에틸렌테레프탈레이트 필름, 폴리에틸렌 필름, 폴리프로필렌 필름, 폴리메틸펜텐 필름, 폴리이미드 필름 등의 플라스틱 필름 등을 들 수 있다. 또한, 기재층(1)은, 필요에 따라서 프라이머 도포, UV 처리, 코로나 방전 처리, 연마 처리, 에칭 처리 등의 표면 처리가 실시되어 있어도 좋다. 점착층(2)은 UV 경화형이라도 좋고, 감압형이라도 좋다. 테이프(8)는 점착층(2)을 덮는 보호 필름(도시 생략)를 더 구비한 것이라도 좋다.
이상, 본 개시의 실시형태에 관해서 상세히 설명했지만, 본 발명은 상기 실시형태에 한정되는 것은 아니다. 예컨대 상기 실시형태에서는, 2개의 반도체 소자(Wa, Wb)가 적층된 양태의 패키지를 예시했지만, 제2 반도체 소자(Wb)의 위쪽에 제3 반도체 소자가 적층되어 있어도 좋고, 그 위쪽에 추가로 하나 또는 복수의 반도체 소자가 적층되어 있어도 좋다.
실시예
이하, 실시예를 들어 본 개시에 관해서 보다 구체적으로 설명한다. 단, 본 발명은 이하의 실시예에 한정되는 것이 아니다.
(실시예 1∼6 및 비교예 1, 2)
표 1 및 표 2에 나타내는 성분을 포함하는 바니시(계 6종류)를 다음과 같이 하여 조제했다. 즉, 열경화성 수지로서의 에폭시 수지 및 페놀 수지와 무기 필러를 포함하는 조성물에 시클로헥사논을 가하여 교반했다. 이것에 고분자량 성분으로서의 아크릴 고무를 가하여 교반한 후, 커플링제와 경화촉진제를 또 가하여, 각 성분이 충분히 균일하게 될 때까지 교반함으로써 바니시를 얻었다.
표 1 및 표 2에 기재한 성분은 다음과 같다.
(에폭시 수지)
·YDF-8170C(상품명): 도토가세이(주) 제조, 비스페놀F형 에폭시 수지, 에폭시 당량 159, 상온에서 액체, 연화점 10∼30℃, 분자량 100∼1000(저분자량 성분)
·YDCN-700-10(상품명): 도토가세이(주) 제조, 크레졸노볼락형 에폭시 수지, 에폭시 당량 210, 연화점 75∼85℃), 분자량 1000 초과
(페놀 수지)
·미렉스 XLC-LL(상품명): 미츠이카가쿠(주) 제조, 페놀 수지, 수산기 당량 175, 연화점 77℃, 분자량 1000 초과
(아크릴 고무)
·HTR-860P-3CSP: 나가세켐텍스(주) 제조, 중량 평균 분자량 80만(고분자량 성분)
(무기 필러)
·SC2050-HLG(상품명): 아드마텍스(주) 제조, 실리카 필러 분산액, 평균 입경 0.50 ㎛
(경화촉진제)
·큐아졸 2PZ-CN(상품명): 시코쿠가세이고교(주) 제조, 1-시아노에틸-2-페닐이미다졸
상기 성분을 포함하는 바니시를 100 메쉬의 필터로 여과하여 진공 탈포했다. 진공 탈포 후의 바니시를, 이형 처리를 실시한 폴리에틸렌레이트(PET) 필름(두께 38 ㎛) 상에 도포했다. 도포한 바니시를, 90℃에서 5분간, 이어서 140℃에서 5분간의 2단계로 가열 건조했다. 이렇게 해서, 기재 필름으로서의 PET 필름 상에, B 스테이지 상태에 있는 필름형 접착제(두께 60 ㎛)를 구비한 접착 시트를 얻었다.
(필름형 접착제의 용융 점도의 측정)
필름형 접착제의 100℃ 및 120℃에서의 용융 점도는 다음 방법으로 측정했다. 즉, 두께 60 ㎛의 필름형 접착제를 5장 적층함으로써 두께를 300 ㎛로 하고, 이것을 10 mm×10 mm의 사이즈로 펀칭함으로써 측정용의 시료를 얻었다. 동적 점탄성 장치 ARES(TA Instruments사 제조)에 직경 8 mm의 원형 알루미늄 플레이트 지그를 셋트하고, 또 여기에 상기 시료를 셋트했다. 그 후, 35℃에서 5%의 변형을 부여하면서 5℃/분의 승온 속도로 130℃까지 승온시키면서 측정하여, 100℃ 및 120℃일 때의 용융 점도의 값을 기록했다. 표 1 및 표 2에 결과를 나타낸다.
(필름형 접착제의 경화물의 탄성률 측정)
필름형 접착제의 경화물(175℃의 온도 조건으로 경화시킨 것)의 180℃에서의 탄성률을 측정했다. 측정에는 동적 점탄성 장치(제품명: Rheogel-E4000, 가부시키가이샤유비엠 제조)를 사용하고, 시료에 대하여 인장 하중을 걸어, 주파수 10 Hz, 3℃/분의 승온 속도로 300℃까지 승온시켜, 180℃에서의 탄성률을 측정했다. 표 1 및 표 2에 결과를 나타낸다.
Figure 112020116037475-pct00001
Figure 112020116037475-pct00002
<필름형 접착제의 평가>
필름형 접착제에 대해서 이하의 항목에 관해서 평가했다.
[매립성]
필름형 접착제의 매립성을 다음 방법에 의해 평가했다.
(제1 반도체 소자와 필름형 접착제로 이루어지는 적층체의 제작)
반도체 웨이퍼(직경: 8 인치, 두께: 50 ㎛)에 다이싱 다이 본딩 일체형 필름 HR-9004-10(히타치가세이(주) 제조, 접착층의 두께 10 ㎛, 점착층의 두께 110 ㎛)을 붙였다. 이것을 다이싱함으로써 제1 반도체 소자(컨트롤러 칩, 사이즈: 3.0 mm×3.0 mm)와 필름형 접착제로 이루어지는 제1 적층체를 얻었다.
(제2 반도체 소자와 필름형 접착제로 이루어지는 적층체의 제작)
실시예 및 비교예에 따른 각 필름형 접착제(두께 120 ㎛)와 다이싱용 점착 필름을 포함하는 다이싱 다이 본딩 일체형 필름을 제작했다. 이것을 반도체 웨이퍼(직경: 8 인치, 두께: 30 ㎛)에 붙였다. 이것을 다이싱함으로써 제2 반도체 소자(사이즈: 7.5 mm×7.5 mm)와 필름형 접착제로 이루어지는 제2 적층체를 얻었다.
(제1 및 제2 반도체 소자의 접착)
제1 및 제2 반도체 소자를 압착하기 위한 기판(표면의 요철: 최대 6 ㎛)을 준비했다. 이 기판에 필름형 접착제를 통해 제1 반도체 소자를 120℃, 0.20 MPa, 2초간의 조건으로 압착한 후, 120℃에서 2시간에 걸쳐 가열함으로써 필름형 접착제를 반경화시켰다.
이어서, 제1 반도체 소자를 덮도록 평가 대상의 필름형 접착제를 통해 제2 반도체 소자를 120℃, 0.20 MPa, 2초간의 조건으로 압착했다. 이때, 앞서 압착된 제1 반도체 소자와 제2 반도체 소자의 중심 위치가 평면에서 봤을 때 일치하도록 위치맞춤을 했다.
상기한 것과 같이 하여 얻은 구조체를 가압 오븐에 투입하여, 35℃에서부터 3℃/분의 승온 속도로 140℃까지 승온시켜, 140℃에서 30분 가열했다. 가열 처리 후의 구조체를 초음파 영상 장치 SAT((주)히타치파워솔루션즈 제조, 품번 FS200II, 프로브: 25 MHz)로 분석함으로써 매립성을 확인했다. 이하의 기준으로 평가했다. 표 3 및 표 4에 결과를 나타낸다.
A: 소정 단면에서의 보이드의 면적 비율이 5% 미만.
B: 소정 단면에서의 보이드의 면적 비율이 5% 이상.
[패키지 오염 및 싱크 마크 발생의 유무]
매립성의 평가에 제공한 구조체의 상부 및 측면을 현미경으로 관찰함으로써 오염의 유무 및 싱크 마크 발생의 유무를 확인했다. 싱크 마크가 발생한 시료에 관해서는 싱크 마크의 깊이(기점: 제2 반도체 소자의 단부)를 측정했다. 표 3 및 표 4에 결과를 나타낸다.
[접착 강도의 측정]
필름형 접착제의 경화물의 다이 쉐어 강도(접착 강도)를 다음 방법에 의해 측정했다. 우선, 실시예 및 비교예에 따른 각 필름형 접착제(두께 120 ㎛)를 반도체 웨이퍼(두께 400 ㎛)에 70℃에서 붙였다. 이것을 다이싱함으로써 반도체 소자(사이즈: 5 mm×5 mm)와 필름형 접착제로 이루어지는 적층체를 얻었다. 다른 한편, 표면에 솔더 레지스트 잉크(AUS308)를 도포한 기판을 준비했다. 이 표면에 필름형 접착제를 통해 반도체 소자를 120℃, 0.1 MPa, 5초간의 조건으로 압착했다. 그 후, 이것을 110℃에서 1시간에 걸쳐 가열 처리한 후, 또 170℃에서 3시간에 걸쳐 가열함으로써, 필름형 접착제를 경화시켜 측정용의 시료를 얻었다. 이 시료를 85℃, 60 RH% 조건 하에 168시간 방치했다. 그 후, 시료를 25℃, 50% RH 조건 하에서 30분간 방치하고 나서 250℃에서 다이 쉐어 강도를 측정하여, 이것을 접착 강도로 했다. 다이 쉐어 강도의 측정에는 Dage사 제조의 만능 본드 테스터 시리즈 4000을 사용했다. 표 3 및 표 4에 결과를 나타낸다.
[내리플로우성의 평가]
필름형 접착제의 내리플로우성을 다음 방법에 의해 평가했다. 우선, 매립성의 평가에 제공한 구조체와 같은 식의 구조체를 제작했다. 구조체의 제2 반도체 소자를 몰드용 밀봉재(히타치가세이(주) 제조, 상품명 「CEL-9750 ZHF10)로 밀봉함으로써 평가용의 패키지를 얻었다. 또한, 수지 밀봉의 조건은 175℃/6.7 MPa/90초로 하고, 경화 조건은 175℃, 5시간으로 했다.
상기 패키지를 24개 준비하여, 이들을 JEDEC에서 정한 환경 하(레벨 3, 30℃, 60 RH%, 192시간)에 노출시켜 흡습하게 했다. 이어서, IR 리플로우로(reflow furnace)(260℃, 최고 온도 265℃)에 흡습 후의 패키지를 3회 통과시켰다. 이하의 기준으로 평가했다. 표 3 및 표 4에 결과를 나타낸다.
A: 패키지의 파손, 두께의 변화, 필름형 접착제와 반도체 소자의 계면에서의 박리 등이 24개의 패키지 중 1개도 관찰되지 않았다.
B: 패키지의 파손, 두께의 변화, 필름형 접착제와 반도체 소자의 계면에서의 박리 등이 24개의 패키지 중 적어도 1개 관찰되었다.
Figure 112020116037475-pct00003
Figure 112020116037475-pct00004
표 3 및 표 4에 나타낸 결과로부터 분명한 것과 같이, 실시예 1∼5의 필름형 접착제는, 비교예 1∼3의 필름형 접착제와 비교하여, 가압 오븐에 의한 처리 후에 있어서, 매립성이 우수함과 더불어 패키지 오염 및 싱크 마크의 발생을 억제할 수 있다는 것이 확인되었다.
본 개시에 의하면, 컨트롤러 칩 등의 반도체 소자 및 와이어의 적어도 한쪽을 매립할 수 있는 유동성을 가지면서, 매립 시의 주변 회로의 오염, 그 후의 열 공정에서의 수지의 과잉 유동에 기인하는 문제를 충분히 억제할 수 있는 열경화성 수지 조성물, 그리고 이것을 이용하여 제조되는 반도체 장치 및 그 제조 방법이 제공된다.
2 : 점착층, 8 : 다이싱 다이 본딩 일체형 테이프, 10 : 기판, 11 : 제1 와이어, 12 : 제2 와이어, 10a, 10b : 회로 패턴, 20 : 제1 밀봉층(필름형 접착제의 경화물), 20A : 접착층, 20P : 필름형 접착제, 40 : 제2 밀봉층, 100 : 반도체 장치, Wa : 제1 반도체 소자, Wb : 제2 반도체 소자

Claims (10)

  1. 기판과,
    상기 기판 상에 배치된 제1 반도체 소자와,
    상기 기판에서의 상기 제1 반도체 소자가 배치된 영역을 덮도록 배치되어 있으며, 상기 제1 반도체 소자를 밀봉하고 있는 제1 밀봉층과,
    상기 제1 밀봉층에서의 상기 기판 측과 반대 측의 표면을 덮도록 배치되어 있으며, 상기 제1 반도체 소자보다도 큰 면적을 갖는 제2 반도체 소자
    를 구비하고,
    상기 제1 밀봉층이 열경화성 수지 조성물의 경화물로 이루어지고, 상기 열경화성 수지 조성물의 120℃에서의 용융 점도가 5000∼11500 Pa·s인 반도체 장치.
  2. 제1항에 있어서,
    상기 열경화성 수지 조성물은, 분자량 10∼1000의 저분자량 성분과, 분자량 10만∼100만의 고분자량 성분을 포함하고,
    상기 저분자량 성분의 함유량 M1이 상기 열경화성 수지 조성물에 포함되는 수지 성분의 질량 100 질량부에 대하여 23∼35 질량부이고,
    상기 고분자량 성분의 함유량 M2가 상기 열경화성 수지 조성물에 포함되는 수지 성분의 질량 100 질량부에 대하여 25∼45 질량부인 반도체 장치.
  3. 제2항에 있어서, 상기 열경화성 수지 조성물에 포함되는 수지 성분의 질량 100 질량부에 대하여 상기 저분자량 성분과 상기 고분자량 성분의 합계량이 54∼76질량부인 반도체 장치.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 기판의 표면에 형성된 회로 패턴과,
    상기 제1 반도체 소자와 상기 회로 패턴을 전기적으로 접속하는 제1 와이어
    를 더 구비하는 반도체 장치.
  5. 제4항에 있어서,
    상기 제2 반도체 소자와 상기 회로 패턴을 전기적으로 접속하는 제2 와이어와,
    상기 제2 반도체 소자 및 상기 제2 와이어를 밀봉하고 있는 제2 밀봉층
    을 더 구비하는 반도체 장치.
  6. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 제2 반도체 소자 상에 적층된 제3 반도체 소자를 더 구비하는 반도체 장치.
  7. 반도체 장치의 제조 프로세스에서 사용되는 열경화성 수지 조성물로서,
    상기 제조 프로세스가, 상기 열경화성 수지 조성물을 가열하는 경화 처리를 거쳐, 와이어의 적어도 일부 및 반도체 소자 중 적어도 한쪽이 경화 처리 후의 상기 열경화성 수지 조성물에 매립된 상태로 하는 공정을 포함하고,
    상기 열경화성 수지 조성물의 120℃에서의 용융 점도가 5000∼11500 Pa·s인 열경화성 수지 조성물.
  8. 제7항에 있어서,
    분자량 10∼1000의 저분자량 성분과,
    분자량 10만∼100만의 고분자량 성분
    을 포함하고,
    상기 저분자량 성분의 함유량 M1이 상기 열경화성 수지 조성물에 포함되는 수지 성분의 질량 100 질량부에 대하여 23∼35 질량부이고,
    상기 고분자량 성분의 함유량 M2가 상기 열경화성 수지 조성물에 포함되는 수지 성분의 질량 100 질량부에 대하여 25∼45 질량부인 열경화성 수지 조성물.
  9. 제8항에 있어서, 상기 열경화성 수지 조성물에 포함되는 수지 성분의 질량 100 질량부에 대하여 상기 저분자량 성분과 상기 고분자량 성분의 합계량이 54∼76질량부인 열경화성 수지 조성물.
  10. 점착층과,
    제7항 내지 제9항 중 어느 한 항에 기재된 열경화성 수지 조성물로 이루어지는 접착층
    을 구비하는 다이싱 다이 본딩 일체형 테이프.
KR1020207031519A 2018-05-15 2018-05-15 반도체 장치, 그리고 그 제조에 사용하는 열경화성 수지 조성물 및 다이싱 다이 본딩 일체형 테이프 KR102482629B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2018/018765 WO2019220540A1 (ja) 2018-05-15 2018-05-15 半導体装置、並びに、その製造に使用する熱硬化性樹脂組成物及びダイシングダイボンディング一体型テープ

Publications (3)

Publication Number Publication Date
KR20210008341A KR20210008341A (ko) 2021-01-21
KR102482629B1 true KR102482629B1 (ko) 2022-12-29
KR102482629B9 KR102482629B9 (ko) 2024-03-25

Family

ID=68539657

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020207031519A KR102482629B1 (ko) 2018-05-15 2018-05-15 반도체 장치, 그리고 그 제조에 사용하는 열경화성 수지 조성물 및 다이싱 다이 본딩 일체형 테이프

Country Status (6)

Country Link
JP (1) JP7136200B2 (ko)
KR (1) KR102482629B1 (ko)
CN (1) CN112204730A (ko)
SG (1) SG11202011196SA (ko)
TW (1) TWI799582B (ko)
WO (1) WO2019220540A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022115581A (ja) * 2021-01-28 2022-08-09 昭和電工マテリアルズ株式会社 半導体装置及びその製造方法、並びに、熱硬化性樹脂組成物、接着フィルム及びダイシング・ダイボンディング一体型フィルム
JP2022182532A (ja) * 2021-05-28 2022-12-08 キオクシア株式会社 半導体装置およびその製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010182816A (ja) * 2009-02-04 2010-08-19 Nitto Denko Corp 熱硬化型ダイボンドフィルム
JP2012191027A (ja) 2011-03-11 2012-10-04 Sekisui Chem Co Ltd 接着剤層付き半導体チップ及び半導体装置の製造方法
JP2018014501A (ja) * 2017-08-07 2018-01-25 日立化成株式会社 フィルム状接着剤及びダイシングダイボンディング一体型接着シート

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5236134B2 (ja) 2001-01-26 2013-07-17 日立化成株式会社 接着剤組成物、接着部材、半導体搭載用支持部材及び半導体装置等
JP2005103180A (ja) 2003-10-02 2005-04-21 Matsushita Electric Ind Co Ltd 洗濯機
US7560821B2 (en) * 2005-03-24 2009-07-14 Sumitomo Bakelite Company, Ltd Area mount type semiconductor device, and die bonding resin composition and encapsulating resin composition used for the same
JP5524465B2 (ja) 2007-10-24 2014-06-18 日立化成株式会社 接着シート及びこれを用いた半導体装置およびその製造方法
JP2010118554A (ja) * 2008-11-13 2010-05-27 Nec Electronics Corp 半導体装置およびその製造方法
JP5344097B2 (ja) * 2010-11-18 2013-11-20 日立化成株式会社 半導体封止充てん用フィルム状樹脂組成物、半導体装置の製造方法及び半導体装置
KR101953052B1 (ko) * 2012-03-08 2019-02-27 히타치가세이가부시끼가이샤 접착시트 및 반도체 장치의 제조 방법
JP2015120836A (ja) * 2013-12-24 2015-07-02 日東電工株式会社 接着フィルム、ダイシング・ダイボンドフィルム、半導体装置の製造方法及び半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010182816A (ja) * 2009-02-04 2010-08-19 Nitto Denko Corp 熱硬化型ダイボンドフィルム
JP2012191027A (ja) 2011-03-11 2012-10-04 Sekisui Chem Co Ltd 接着剤層付き半導体チップ及び半導体装置の製造方法
JP2018014501A (ja) * 2017-08-07 2018-01-25 日立化成株式会社 フィルム状接着剤及びダイシングダイボンディング一体型接着シート

Also Published As

Publication number Publication date
TWI799582B (zh) 2023-04-21
CN112204730A (zh) 2021-01-08
KR20210008341A (ko) 2021-01-21
JP7136200B2 (ja) 2022-09-13
WO2019220540A1 (ja) 2019-11-21
SG11202011196SA (en) 2020-12-30
JPWO2019220540A1 (ja) 2021-07-01
KR102482629B9 (ko) 2024-03-25
TW202010788A (zh) 2020-03-16

Similar Documents

Publication Publication Date Title
JP7298613B2 (ja) 半導体装置の製造方法、熱硬化性樹脂組成物及びダイシング・ダイボンディング一体型フィルム
JP7472954B2 (ja) 接着剤組成物、フィルム状接着剤、接着シート、及び半導体装置の製造方法
CN113348221A (zh) 胶黏剂组合物、膜状胶黏剂、胶黏剂片及半导体装置的制造方法
CN113544229A (zh) 胶黏剂组合物、膜状胶黏剂、胶黏剂片及半导体装置的制造方法
TWI791751B (zh) 半導體裝置的製造方法及接著膜
KR102482629B1 (ko) 반도체 장치, 그리고 그 제조에 사용하는 열경화성 수지 조성물 및 다이싱 다이 본딩 일체형 테이프
KR102491831B1 (ko) 필름형 접착제 및 그 제조 방법과, 반도체 장치 및 그 제조 방법
WO2020136904A1 (ja) 接着フィルム、ダイシング・ダイボンディング一体型フィルム及び半導体パッケージの製造方法
CN112513217A (zh) 胶黏剂组合物、膜状胶黏剂、胶黏剂片及半导体装置的制造方法
WO2022163465A1 (ja) 半導体装置及びその製造方法、並びに、熱硬化性樹脂組成物、接着フィルム及びダイシング・ダイボンディング一体型フィルム
JP7513015B2 (ja) 接着剤組成物、フィルム状接着剤、接着シート、及び半導体装置の製造方法
KR102561428B1 (ko) 열경화성 수지 조성물, 필름형 접착제, 접착 시트 및 반도체 장치의 제조 방법
WO2023181397A1 (ja) 半導体用接着フィルム、ダイシングダイボンディングフィルム、及び、半導体装置を製造する方法
JP2024091963A (ja) 接着剤組成物、フィルム状接着剤、接着シート、及び半導体装置の製造方法
JP2023142901A (ja) 半導体用接着フィルム、ダイシング・ダイボンディング一体型フィルム、及び半導体装置の製造方法
KR20230129234A (ko) 접착제 조성물, 필름상 접착제, 다이싱·다이본딩 일체형필름, 및 반도체 장치 및 그 제조 방법
TW202242057A (zh) 膜狀接著劑、切割晶粒接合一體型膜、以及半導體裝置及其製造方法
CN117999641A (zh) 膜状黏合剂、切割晶粒接合一体型膜、以及半导体装置及其制造方法
TW202414550A (zh) 半導體裝置的製造方法、接著層及切晶黏晶一體型膜

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
Z072 Maintenance of patent after cancellation proceedings: certified copy of decision transmitted [new post grant opposition system as of 20170301]
Z131 Decision taken on request for patent cancellation [new post grant opposition system as of 20170301]