KR102478110B1 - 반도체 칩 바닥용 커버 시트, 커버 시트의 제조 방법 및 이를 이용한 금속 코팅층 형성 방법 - Google Patents

반도체 칩 바닥용 커버 시트, 커버 시트의 제조 방법 및 이를 이용한 금속 코팅층 형성 방법 Download PDF

Info

Publication number
KR102478110B1
KR102478110B1 KR1020220033741A KR20220033741A KR102478110B1 KR 102478110 B1 KR102478110 B1 KR 102478110B1 KR 1020220033741 A KR1020220033741 A KR 1020220033741A KR 20220033741 A KR20220033741 A KR 20220033741A KR 102478110 B1 KR102478110 B1 KR 102478110B1
Authority
KR
South Korea
Prior art keywords
semiconductor chip
forming
cover sheet
adhesive
resins
Prior art date
Application number
KR1020220033741A
Other languages
English (en)
Inventor
박영기
Original Assignee
박영기
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박영기 filed Critical 박영기
Priority to KR1020220033741A priority Critical patent/KR102478110B1/ko
Application granted granted Critical
Publication of KR102478110B1 publication Critical patent/KR102478110B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Adhesive Tapes (AREA)

Abstract

본 발명은, 커버 시트 및 이를 이용하여 반도체 칩에 금속 코팅층을 형성하는 기술에 관한 것이다. 보다 구체적으로 본 발명은, 점착층 상에 반도체 칩을 부착시키고, 자외선을 조사하며, 스퍼터링을 수행하고, 상기 반도체 칩을 분리하여 금속층 형성 방법에 관한 것이다.

Description

반도체 칩 바닥용 커버 시트, 커버 시트의 제조 방법 및 이를 이용한 금속 코팅층 형성 방법{COVER SHEET FOR BOTTOM FACE OF SEMICONDUCTOR CHIP, METHOD OF MANUFACTURING THE COVER SHEET AND METHOD OF FORMING A METAL COATING LAYER USING THE SAME}
본 발명은 반도체 칩에 EMI 쉴드를 위한 금속 코팅층 형성 시 반도체 칩의 바닥면을 덮기 위한 커버 시트, 커버 시트의 제조 방법 및 이의 활용에 관한 것으로, 보다 구체적으로는 메탈 버의 발생을 없애거나 감소시킬 수 있는 커버 시트 및 이를 이용한 반도체 칩의 EMI 쉴드 방법에 관한 것이다.
반도체용 패키지 제품은 생산 과정에서 다양한 반도체 칩을 패키지 안에 장착하게 된다. 패키지에 구비되는 다양한 반도체 칩은 많은 전자파를 방출하고 서로 간에 간섭을 유발하여, 제품의 효율성을 떨어뜨리는 문제점이 발생한다.
위와 같은 문제점을 해결하기 위하여, 패키지 표면에 여러 금속(Fe, Cu, Ni)을 이용한 EMI(Electro Magnetic Interference) 쉴드용 진공 스퍼터링 증착을 하여 전자파를 차폐시키는 방법이 널리 사용된다. 이때 반도체 칩의 바닥면(전극부)을 커버 시트(테이프)로 막은 후, 즉 반도체 패키지를 스퍼터링 공정에 견딜 수 있는 커버 시트에 붙힌 후, 스퍼터링 공정을 진행하여야 한다.
하지만 이러한 공정 진행 과정에서 스퍼터링 후 반도체 칩과 커버 시트 사이에 메탈 버(metal burr)가 발생한다는 문제점이 존재한다. 이러한 메탈 버는 스퍼터링 공정 후 반도체 칩을 커버 시트로부터 이탈하는 과정에서, 반도체 칩과 커버 시트 사이에 발생된다. 메탈 버는 반도체 칩 전극부의 합선을 유발하여, 심각한 품질 불량으로 이어진다는 문제점이 존재한다.
이에 따라, 메탈 버의 발생을 없애거나 최소화시킬 수 있는 EMI 쉴드 관련 기술이 요구되는 실정이다.
본 발명이 해결하고자 하는 과제는 메탈 버의 발생을 최소화시킬 수 있는 반도체 칩 바닥용 커버 시트(특수 테이프)를 제공하는 것이다.
본 발명이 해결하고자 하는 다른 과제는 특수 테이프를 이용하여 메탈 버의 발생을 최소화시킬 수 있는 반도체 EMI 쉴드를 위한 금속 코팅층 형성 방법을 제공하는 것이다.
본 발명이 해결하고자 하는 다른 과제는 메탈 버로 인한 전기 합선(SHORT)을 최소화내지 제거하고, 메탈 버의 제거를 위하여 수행해야만 했던 세척 공정을 줄이거나 생략하는 EMI 쉴드 형성 방법을 제공하는 것이다.
본 발명에서 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급하지 않은 또 다른 기술적 과제들은 아래의 기재로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
상기 또는 다른 과제를 해결하기 위해 본 발명의 일 측면에 따르면, 점착층 및 기재필름으로 구성된 커버시트를 이용하여 금속층을 형성하는 방법에 있어서, 점착층 상에 반도체 칩을 부착시키는 단계; 자외선을 조사하는 단계; 스퍼터링을 수행하는 단계; 및 상기 반도체 칩을 분리하는 단계를 포함하는, 금속층 형성 방법 를 제공한다.
상기 점착층은 자외선 경화제를 함유될 수 있다.
상기 자외선을 조사하는 단계는, 상기 반도체 칩의 상면을 향하여 상기 자외선을 조사할 수 있다.
상기 스퍼터링을 수행하는 단계는, 상기 반도체 칩의 상면을 향하여 상기 스퍼터링을 수행할 수 있다.
상기 점착층은 상기 조사된 자외선에 의해서 노출된 부분이 경화될 수 있다.
상기 자외선 경화제는, 이소시아네이트 수지, 멜라민 수지, 우레탄 수지, 에폭시 수지, 산 무수화물, 폴리아민수지 및 카르복시기 포함 중합체로 이루어진 군에서 선택된 하나 이상일 수 있다.
상기 점착층에 포함된 점착성 수지는, 폴리아크릴레이트계 수지, 비닐 아세테이트 및 아크릴산 알킬 에스테르 수지, 에폭시 수지로 이루어진 군에서 선택된 하나 이상일 수 있다.
상기 자외선 경화제는, 상기 접착성 수지 대비 0.1% ~ 10%의 중량%로 함유될 수 있다.
상기 점착성 수지는, 10 ~ 90의 중량%로 함유될 수 있다.
상기 또는 다른 과제를 해결하기 위해 본 발명의 다른 측면에 따르면, 기재필름을 준비하는 단계; 상기 기재필름 상에 연결층을 제 1 코팅하는 단계; 및 상기 기재필름 상에 점착층을 제 2 코팅하는 단계를 포함하되, 상기 제 1 및 제 2 코팅하는 단계는, 분사 도포, 콤마 코팅(COMMA COATING) 방법 또는 마이크로 그라비아 코팅 방법, 그라비아 코팅 방법 중 적어도 하나를 이용하는 것을 특징으로 하는, 커버 시트 제조 방법을 제공한다.
상기 제 1 및 제 2 코팅하는 단계는, 주제와 용제를 혼합한 용액으로 코팅을 수행할 수 있다.
상기 용제는 톨루엔, MEK(Methyl Ethyl Ketone), EA(ethyl acetate), 아세톤, 크실렌으로 이루어진 군에서 선택된 하나 이상일 수 있다.
상기 용제는, 주제 대비 5% ~ 90%의 중량%일 수 있다.
본 발명에 따른 반도체 바닥용 특수 테이프 및 이를 이용한 EMI 쉴드 형성 방법의 효과에 대해 설명하면 다음과 같다.
본 발명의 실시 예들 중 적어도 하나에 의하면, 메탈 버의 발생을 최소화시킬 수 있는 반도체 칩 바닥용 특수 테이프를 제공할 수 있다는 장점이 있다.
또한, 본 발명의 실시 예들 중 적어도 하나에 의하면, 특수 테이프를 이용하여 메탈 버의 발생을 최소화시킬 수 있는 반도체 EMI 쉴드 형성 방법을 제공할 수 있다는 장점이 있다.
또한, 본 발명의 실시 예들 중 적어도 하나에 의하면, 메탈 버로 인한 전기 합선(SHORT)을 최소화내지 제거하고, 메탈 버의 제거를 위하여 수행해야만 했던 세척 공정을 줄이거나 생략하는 EMI 쉴드 형성 방법을 제공할 수 있다는 장점이 있다.
본 발명의 적용 가능성의 추가적인 범위는 이하의 상세한 설명으로부터 명백해질 것이다. 그러나 본 발명의 사상 및 범위 내에서 다양한 변경 및 수정은 당업자에게 명확하게 이해될 수 있으므로, 상세한 설명 및 본 발명의 바람직한 실시 예와 같은 특정 실시 예는 단지 예시로 주어진 것으로 이해되어야 한다.
도 1은 본 발명의 일실시예에 따른 반도체 칩 바닥용 커버 시트(100, 이하 커버 시트라 함)의 단면도를 도시하는 도면이다.
도 2는 본 발명의 일실시예에 따른 커버 시트를 이용한 반도체 칩에 대한 EMI 쉴드 방법의 순서도를 도시하는 도면이다.
도 3 내지 도 6은 본 발명의 일실시예에 따른 커퍼 시트를 이용한 반도체 칩에 대한 EMI 쉴드 방법의 측단면 개념도를 도시하는 도면이다.
도 7은 본 발명의 일실시예에 따른 다층 점착 코팅층의 측면 단면도를 도시하는 도면이다.
이하, 첨부된 도면을 참조하여 본 명세서에 개시된 실시 예를 상세히 설명하되, 도면 부호에 관계없이 동일하거나 유사한 구성요소는 동일한 참조 번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다. 이하의 설명에서 사용되는 구성요소에 대한 접미사 "모듈" 및 "부"는 명세서 작성의 용이함만이 고려되어 부여되거나 혼용되는 것으로서, 그 자체로 서로 구별되는 의미 또는 역할을 갖는 것은 아니다. 또한, 본 명세서에 개시된 실시 예를 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 명세서에 개시된 실시 예의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다. 또한, 첨부된 도면은 본 명세서에 개시된 실시 예를 쉽게 이해할 수 있도록 하기 위한 것일 뿐, 첨부된 도면에 의해 본 명세서에 개시된 기술적 사상이 제한되지 않으며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제1, 제2 등과 같이 서수를 포함하는 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되지는 않는다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다.
단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
본 출원에서, "포함한다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
도 1은 본 발명의 일실시예에 따른 반도체 칩 바닥용 커버 시트(100, 이하 커버 시트라 함)의 단면도를 도시하는 도면이다.
본 발명의 구성은 기재필름(101), 이의 한면에 점착제가 도포된 점착층(103), 상기 기재필름(101)과 점착층(103)의 경계면에 형성된 연결층(102)을 포함하여 구성된다.
본 발명의 일실시예에서는 폴리이미드 필름 또는 내열성과 기계적 특성이 우수한 기재필름(101)과 이의 한면에 점착제(103)가 도포된다. 이러한 점착제(103)는 기재필름(101) 상에 특수 코팅으로 형성될 수 있다.
이와 같은 커버 시트(100)에 기초하여, EMI 쉴드를 형성하는 방법에 대해서는 이하 도면을 참고하여 보다 구체적으로 살펴보기로 한다.
상기 기재필름(101)은 투명 또는 반투명 필름으로서, 자외선 투과율이 0㎚ ~ 450㎚의 파장에서 0% ~ 100% 이상인 것일 수 있다. 구체적으로 예를 들면, 폴리올레핀계 필름(특히, 저밀도 폴리에틸렌, 고밀도 폴리에틸렌, 초고 밀도 폴리에틸렌 등), 폴리카보네이트계 필름, 폴리아미드계 필름, 폴리비닐클로라이드계 필름, 비닐클로 라이드 공중합체 필름, 폴리우레탄계 필름, 폴리에틸렌테레프탈레이트계 필름, 포르피린계 필름, 아크릴산 공중합체 필름, 폴리에스테르계 필름, 에틸렌비닐아세테이트 공중합체 필름, 폴리스티렌 필름, 폴리부타디 엔 필름 및 이오노머 수지 필름 등 중에서 선택된 것을 사용할 수 있다.
기재필름(101)은 내열성이 높은 투명 또는 반투명 필름으로서 필름의 녹는점(melting point)가 150℃ 이상이며 열적 기계적 성질이 우수하여야 한다. 이를 위해 본 발명의 바람직한 실시예에 따른 기재필름(101)은 폴리이미드 필름일 수 있다. 폴리이미드 필름은 스퍼터링 공정의 고온에 견디기 위한 고내열성과 열에 대한 수축 팽창계수 값이 낮기 때문이다.
본 발명의 일실시예에 따른 기재필름(101)은 두께나 신장율 등의 조건을 다양하게 변화시키면서 적용 가능하며, 기재필름(101)의 두께, 신장율 및 인장강도를 다양하게 선택 사용할 수 있다. 본 발명의 바람직한 실시예에 따른 기재필름(101)은 두께가 12.5㎛ ~ 500 ㎛ 으로 다양하게 설정하여 사용할 수 있으며, 바람직하게는 25㎛ ~ 100 ㎛로 사용할 수 있다. 본 발명의 바람직한 실시예에 따른 기재필름(101)의 신장율은 50% 이상, 보다 바람직하기로는 50% ~ 150% 범위로 사용하는 것이 좋다. 또한, 본 발명의 바람직한 실시예에 따른 기재필름(101)의 인장강도는 50㎏/㎠ 이상, 보다 바람직하기로는 50㎏/㎠ ~ 250㎏/㎠ 범위인 것을 사용하는 것이 좋다.
본 발명의 다른 실시예에 따른 커버 시트(100)은, 기재필름(101)의 한면 또는 양면에 점착층(103)을 형성하여 구성될 수 있다.
점착층(103)을 구성하는 점착성 수지는 폴리아크릴레이트계 수지를 주원료로 사용 하며, 특히 본 발명의 일실시예에 따른 점착성 수지는 자외선 경화형 올리고머를 함유한다. 이러한 자외선 경화형 올리고머는 에스테르 아크릴레이트계 올리고머, 시아누레이트계 올리고머 및 이소시아누레이트계 올리고머 등 중에서 선택된 것을 사용할 수 있으며, 자외선 경화제로서 작용한다.
본 발명의 일실시예에서, 상기 점착성 수지는 폴리아크릴레이트계 수지, 비닐 아세테이트 및 아크릴산 알킬 에스테르 수지, 에폭시 수지 중에서 선택될 수 있다.
본 발명의 바람직한 실시예에서, 상기 점착층(103)은 자외선 올리고머를 포함한 점착성 수지 10 ~ 90 중량%, 경화제 1.0 ~ 30 중량% 및 단파장 및 장파장용 광개시제 1.0 ~ 10 중량%를 포함하여 구성될 수 있으며, 상기 점착층(103)은 고형분 함량 15 ~ 60 중량%일 수 있다.
이러한 자외선 경화제로는 이소시아네이트 수지, 멜라민 수지, 우레탄 수지, 에폭시 수지, 산 무수화물, 폴리아민수지 및 카르복시기 포함 중합체 등 중에서 선택된 것을 사용하는데, 본 발명의 바람직한 실시예에 따른 자외선 경화제의 사용량은 0.1 ~ 10 중량% 이다. 이때, 상기 자외선 경화제의 사용량이 1.0 중량% 미만일 경우 자외선 조사 전에 점착제의 물성에 미경화 물질이 남아있는 관계로 응집력의 저하와 내열도의 저하를 야기할 수 있으며 점착층(103)이 깨지는 문제점이 발생할 수 있다. 반대로 상기 자외선 경화제의 사용량이 10 중량%를 초과하는 경우 경화제의 이형현상(migration) 이 발생되어 피착체에 뿌옇게 나타나는 현상 등이 발생할 수 있다.
상기 점착층(103)이 기재필름(101)의 일면에 형성된 경우 피착제와 접착되지 않는 타면은 배면제 또는 이형필름을 도포하여 배면처리한 배면층(104)을 포함함으로써 필름간의 박리성을 부여할 수 있다. 본 발명의 바람직한 실시예에 따른 배면층(104)은 배면력이 2 ~ 15 g/㎜ 범위이고, 배면층(104)의 두께는 0.1 ~ 10 ㎛범위 내로 형성된다. 상기 배면제로는 왁스, 실리콘 및 폴리테트라풀루오로에틸렌(PTFE) 등 중에서 선택된 것을 사용할 수 있으며, 이형필름으로는 당업계에서 통상적으로 사용하는 이형필름을 사용할 수 있을 것이다. 보다 구체적으로 배면층(104)은 실리콘계를 처리한 이형필름을 사용할 수도 있다.
본 발명에 사용되는 광개시제는 250 ~ 450 ㎚ 파장의 자외선 조사에 의하여 분해되어 라디칼을 형성하는 물질을 사용할 수 있다. 본 발명의 바람직한 실시예에 따른 광개시제는 0.1 ~ 10 중량%를 사용할 수 있으며, 사용량이 1.0 중량% 미만이면 라디칼 경화가 충분히 일어나지 않으며, 10 중량%를 초과하는 경우는 미 반응 라디칼을 형성하여 기존 점착 물성의 기본 구조에 문제점이 있을 수 있다. 본 발명의 일실시예에 따른 광개시제는 250㎚ ~ 450㎚ 파장의 자외선 조사에 의하여 분해되어 라디칼을 형성하는 물질로서, 산화티탄, 벤조인 알킬 에테르, 방향족 케톤, 방향족 케탈 및 티옥산톤 등 중에서 선택된 것을 사용할 수 있다.
한편, 점착층(103)을 형성시키는 방법에 따라 유기용제 사용량을 조절할 수 있으며, 사용되는 유기용제는 점착층(103)의 고형분 함량에 따라 조절가능하다. 이러한 유기용제는 에틸아세테이트, 톨루엔, 메틸에틸케톤 및 알 코올 등 중에서 선택된 것을 사용할 수 있으며, 사용량은 점착성 수지 사용량에 대하여 1 : 0 ~ 2 중량비 이다.
상기와 같은 성분으로 이루어진 점착층(103)은 자외선 조사전 250 ~ 1,500g/25㎜, 보다 바람직하기로는 300 ~ 950g/25㎜이고, 자외선 조사후 0.5 ~ 200g/25㎜, 보다 바람직하기로는 10 ~ 100g/25㎜의 점착력을 나타낸다. 또한, 본 발명의 일실시예에 따른 점착층(103)의 두께는 1.0 ~ 500㎛, 보다 바람직하기로는 5 ~ 150㎛가 되도록 조절하는 것이 좋다.
또한 점착층(103)의 코팅은 스퍼터를 하기 위한 반도체 칩의 전극(솔더볼, SOLDER BALL)을 완전히 잠기도록(함침시키도록) 이루어져야 한다. 따라서 1회 ~ 3회 정도의 코팅이 필요하며 각 계면층을 별도로 구성해서 제작할 수 있다. 또한 피착면의 특성에 따라 점착제는 다양한 방법으로 코팅하는데, 그라비아 코팅법, COMMA 코팅법 등의 방법으로 다양하게 변화시킬 수 있다.
점착층(103)은 상기 기재필름(101)이 코로나 방전처리되거나, 상기 기재필름(101)과 점착층(103)의 경계면에 우레탄계 프라이머를 도포하여 형성될 수 있다. 즉, 점착제 도포시 점착제와 기재필름(101)간의 결합력을 높이기 위해 우레탄 계열의 프라이머가 상기 기재필름(101) 상에 먼저 도포될 수 있다.
본 발명은 기재필름(101)의 한면에만 점착층(103)이 형성된 구조를 실례로 설명하고 있지만, 요구되는 시장에 따라 기재필름(101)의 양면에 점착층(103)을 구성시킬 수도 있다. 또한 기재필름(101)의 한면에는 본 발명의 자외선 조사에 의하여 경화되는 특성을 가지는 점착층(103)을 형성하고, 다른 한면에는 기존 형태의 점착제가 도포된 등 다양 하게 변화시킬 수 있다.
도 2는 본 발명의 일실시예에 따른 커버 시트를 이용한 반도체 칩에 대한 EMI 쉴드 방법의 순서도를 도시하는 도면이다. 도 3 내지 도 6은 본 발명의 일실시예에 따른 커퍼 시트를 이용한 반도체 칩에 대한 EMI 쉴드 방법의 측단면 개념도를 도시하는 도면이다.
이하, 도 2 내지 도 6을 함께 참조하여 설명한다.
본 발명의 일실시예에 따른 EMI 쉴드 방법은, 먼저 점착층(103) 상에 반도체 칩(301)을 부착(S201 단계)시킨다. 반도체 칩(301)은 EMC(Epoxy Molding Compound)로 포장된 형태일 수 있을 것이다. 그리고 반도체 칩(301)의 바닥면에는 복수 개의 전극(302)이 형성되어 있다. 즉, 점착층(103) 상에 상기 복수 개의 전극(302) 일부 내지 전부가 잠기는 형태(함침되어 있는 형태)로 부착될 수 있다.
이어서 S202 단계에서, 반도체 칩(301)의 상면을 향하여(도면에서 위 -> 아래 방향으로) 자외선(UV) 광(401)을 조사한다.
본 발명의 일실시예에서는 기존의 자외선 조사 방식(반도체 칩 바닥면을 향하여 자외선 조사)과 달리 점착층(103) 표면에 직접 자외선을 조사하여 점착제를 경화시키는 방식을 제안한다.
점착층(103) 상에서 자외선 광에 노출된 일부 영역(도 4의 402)은 자외선 광(401)에 의해서 경화되고, 노출되지 않은 영역(점착층(103) 상에서 반도체 칩(301) 하부 영역)은 점착력이 유지된 상태일 것이다.
이렇게 점착층(103) 상에 노출된 일부 영역(402)은 표면의 개질이 변하여 스퍼터링 과정에서 금속성 스퍼터 물질과 개질이 변화된 점착제와의 결합이 발생하여, 메탈 버가 발생하지 않는 구조로 변화할 수 있다.
S203 단계에서 반도체 칩(301)의 상면을 향하여(도면에서 위 -> 아래 방향으로) 금속 스퍼터링(도 5의 501)을 수행한다.
금속 스퍼터링을 수행할 경우, 반도체 칩(301)과 점착층(103) 중 노출된 영역에 얇은 막의 금속 코팅층(502)이 형성된다. 금속 코팅층(502)은 주로 반도체 칩(301)의 상면에 형성되지만, 반도체 칩(301)의 측면에도 형성될 수 있다. 이렇게 형성된 금속 코팅층(502)은 EMI 쉴드 역할을 수행할 수 있다.
S204 단계에서 커버 시트(100) 상에서 반도체 칩(301)을 분리(도 6 참고)한다. 이렇게 분리할 때, 기존 방식에 의할 경우 메탈 버가 발생하는게 일반적이다. 하지만, 본 발명의 일실시예에 따른 금속 코팅층 형성 방법에 의하면, 반도체 칩(301) 분리 시 메탈 버가 생성되지 않는다는 장점이 존재한다.
도 6에 도시된 바와 같이 반도체 칩(301)이 커버 시트(100)로부터 분리될 경우, 반도체 칩(301)의 상면과 측면에 적절하게 금속 코팅층(502)을 형성하여, EMI 쉴드 효과를 기대할 수 있다.
본 발명의 다른 실시예에서는 기재필름(101) 상에 점착제 코팅시 2회 이상의 다층 코팅으로 형성되도록 제안한다. 이러한 실시예를 도 7과 함께 설명한다.
도 7은 본 발명의 일실시예에 따른 다층 점착 코팅층의 측면 단면도를 도시하는 도면이다.
제 1 점착 코팅층(103-1, 1계면 코팅)은 자외선에 반응하지 않는 점착제로 이루어지며, 제 2 점착 코팅층(103-2, 2계면 코팅)은 상술한 바와 같이 자외선에 반응(경화)하는 점착제로 이루어진다.
제 1 점착 코팅층(103-1)을 코팅 시 자외선에 반응하지 않는 점착제를 사용하게 되면 BGA(ball grid array)용 패키지(PAKAGE)의 전극(302)이 점착제에 함침되어 있다가 UV를 받더라도 경화되지 않고 일반 점착 물성을 유지할 수 있다. 그래야 패키지를 분리(PAKAGE DETACH)하는 과정에서 쉽게 분리(DETACH)가 가능하며, 동시에 볼의 함침도 쉽게 이루어 질 수 있기 때문이다.
또한 제 2 점착 코팅층(103-2)에서는 UV 경화가 이루어져야 표면 개질이 바뀌어 스퍼터가 안착되는 효과를 발현되어 패키지를 분리(PAKAGE DETACH) 시 메탈 버가 발생되지 않을 것이다.
한편, 본 발명의 일실시예에 따른 커버 시트 제조 방법은, 제 1 및 제 2 점착 코팅층(103-1, 103-2)를 포함하는 점착층(103) 및 연결층(102) 중 적어도 하나를 상기 기재필름(101) 상에 코팅하는데 있어서, 용제(희석제)를 이용할 수 있다. 용제는 적당한 점도를 유지시키기 위해 사용되며 또한 분사 도포 후 빠른 건조(경화)를 위해 적당한 사용량이 요구된다.
용제의 종류로는 톨루엔, MEK(Methyl Ethyl Ketone), EA(ethyl acetate), 아세톤, 크실렌으로 이루어진 군에서 선택된 하나 이상을 사용가능하며 경화의 속도 및 경화온도를 조정할 수 있는 것이어야 할 것이다. 본 발명의 바람직한 실시예에 따른 용제의 사용량은 분사 노즐의 압력량과 관계가 있으며 주제 대비 5% ~ 90%의 중량%로 사용될 수 있다.
본 발명의 일실시예에 따르면, 주제와 용제를 혼합한 용액을 분사 도포, 콤마 코팅(COMMA COATING) 방법 또는 마이크로 그라비아 코팅 방법, 그라비아 코팅 방법 중 적어도 하나를 이용하여 점착층(103) 및 연결층(102) 중 적어도 하나를 상기 기재필름(101) 상에 코팅할 수 있을 것이다.
이상으로 본 발명에 따른 커버 시트(100) 및 이를 이용한 금속 코팅층 형성 방법의 실시예를 설시하였으나 이는 적어도 하나의 실시예로서 설명되는 것이며, 이에 의하여 본 발명의 기술적 사상과 그 구성 및 작용이 제한되지는 아니하는 것으로, 본 발명의 기술적 사상의 범위가 도면 또는 도면을 참조한 설명에 의해 한정／제한되지는 아니하는 것이다. 또한 본 발명에서 제시된 발명의 개념과 실시예가 본 발명의 동일 목적을 수행하기 위하여 다른 구조로 수정하거나 설계하기 위한 기초로써 본 발명이 속하는 기술분야의 통상의 지식을 가진 자에 의해 사용되어질 수 있을 것인데, 본 발명이 속하는 기술분야의 통상의 지식을 가진 자에 의한 수정 또는 변경된 등가 구조는 청구범위에서 기술되는 본 발명의 기술적 범위에 구속되는 것으로서, 청구범위에서 기술한 발명의 사상이나 범위를 벗어나지 않는 한도 내에서 다양한 변화, 치환 및 변경이 가능한 것이다.

Claims (14)

  1. 점착층 및 기재필름으로 구성된 커버시트를 이용하여 금속층을 형성하는 방법에 있어서,
    점착층 상에 반도체 칩을 부착시키는 단계;
    상기 반도체 칩의 상면을 향하여 자외선을 조사하는 단계;
    상기 반도체 칩의 상면을 향하여 스퍼터링을 수행하는 단계; 및
    상기 반도체 칩을 분리하는 단계를 포함하되,
    상기 기재필름은 폴리이미드 필름이고,
    상기 점착층은 상기 조사된 자외선에 의해서 노출된 일부 영역의 표면의 개질이 변하여 경화되고, 노출되지 않은 나머지 영역은 점착력이 유지되며,
    상기 표면의 개질이 변한 일부 영역과 금속성 스퍼터 물질의 결합으로 인하여 상기 반도체 칩이 분리될 때 버가 발생되지 않는 것을 특징으로 하는,
    금속층 형성 방법.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 제 1 항에 있어서, 상기 점착층은 자외선 경화제를 함유하며,
    상기 자외선 경화제는,
    이소시아네이트 수지, 멜라민 수지, 우레탄 수지, 에폭시 수지, 산 무수화물, 폴리아민수지 및 카르복시기 포함 중합체로 이루어진 군에서 선택된 하나 이상인 것을 특징으로 하는,
    금속층 형성 방법.
  7. 제 6 항에 있어서, 상기 점착층은 점착성 수지를 포함하며,
    상기 점착성 수지는,
    폴리아크릴레이트계 수지, 비닐 아세테이트 및 아크릴산 알킬 에스테르 수지, 에폭시 수지로 이루어진 군에서 선택된 하나 이상인 것을 특징으로 하는,
    금속층 형성 방법.
  8. 제 7 항에 있어서, 상기 자외선 경화제는,
    상기 점착성 수지 대비 0.1% ~ 10%의 중량%로 함유되는,
    금속층 형성 방법.
  9. 제 8 항에 있어서, 상기 점착성 수지는,
    10 ~ 90의 중량%로 함유되는,
    금속층 형성 방법.
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
KR1020220033741A 2022-03-18 2022-03-18 반도체 칩 바닥용 커버 시트, 커버 시트의 제조 방법 및 이를 이용한 금속 코팅층 형성 방법 KR102478110B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020220033741A KR102478110B1 (ko) 2022-03-18 2022-03-18 반도체 칩 바닥용 커버 시트, 커버 시트의 제조 방법 및 이를 이용한 금속 코팅층 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220033741A KR102478110B1 (ko) 2022-03-18 2022-03-18 반도체 칩 바닥용 커버 시트, 커버 시트의 제조 방법 및 이를 이용한 금속 코팅층 형성 방법

Publications (1)

Publication Number Publication Date
KR102478110B1 true KR102478110B1 (ko) 2022-12-14

Family

ID=84438527

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220033741A KR102478110B1 (ko) 2022-03-18 2022-03-18 반도체 칩 바닥용 커버 시트, 커버 시트의 제조 방법 및 이를 이용한 금속 코팅층 형성 방법

Country Status (1)

Country Link
KR (1) KR102478110B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015098616A (ja) * 2013-11-18 2015-05-28 日東電工株式会社 メッキ処理方法および電子部品の製造方法
KR20210093490A (ko) * 2020-01-20 2021-07-28 최재균 반도체 패키지 스퍼터링용 쉴딩필름 제조방법, 쉴딩필름 제조방법에 의해 제조된 쉴딩필름 및 이를 이용한 반도체 패키지 스퍼터링 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015098616A (ja) * 2013-11-18 2015-05-28 日東電工株式会社 メッキ処理方法および電子部品の製造方法
KR20210093490A (ko) * 2020-01-20 2021-07-28 최재균 반도체 패키지 스퍼터링용 쉴딩필름 제조방법, 쉴딩필름 제조방법에 의해 제조된 쉴딩필름 및 이를 이용한 반도체 패키지 스퍼터링 방법

Similar Documents

Publication Publication Date Title
KR101829585B1 (ko) 가열 박리 시트 일체형 반도체 이면용 필름, 반도체 소자의 회수 방법, 및 반도체 장치의 제조 방법
JP4430085B2 (ja) ダイシング・ダイボンドフィルム
KR20120030964A (ko) 다이싱ㆍ다이 본드 필름, 다이싱ㆍ다이 본드 필름의 제조 방법 및 반도체 장치의 제조 방법
JP6091955B2 (ja) 粘着シートおよび保護膜形成用複合シートならびに保護膜付きチップの製造方法
WO2014119271A1 (ja) 加飾用転写フィルム
KR102056178B1 (ko) 전자 디바이스 패키지용 테이프
KR102704131B1 (ko) 패턴화된 점착 테이프, 이를 형성하는 이형필름 및 이형필름의 제조방법
JP2021027091A (ja) 半導体素子の製造方法
TWI744253B (zh) 半導體裝置的製造方法
KR100816881B1 (ko) 다이싱 다이본드 필름
KR102478110B1 (ko) 반도체 칩 바닥용 커버 시트, 커버 시트의 제조 방법 및 이를 이용한 금속 코팅층 형성 방법
KR102698704B1 (ko) 적층체 및 보호 필름
KR102478993B1 (ko) 스텔스 다이싱용 점착 시트 및 반도체 장치의 제조 방법
TW201109406A (en) Lamination method of adhesive tape and lead frame
KR102335618B1 (ko) 반도체 패키지 스퍼터링용 쉴딩필름 제조방법, 쉴딩필름 제조방법에 의해 제조된 쉴딩필름 및 이를 이용한 반도체 패키지 스퍼터링 방법
KR101194544B1 (ko) 다이 익스포즈드 플립칩 패키지(ｄｅｆｃｐ)의 몰드 언더필 공정용 점착 마스킹 테이프
KR20240127336A (ko) 격벽 형성용 잉크젯 조성물, led 모듈, led 모듈의 제조 방법 및 잉크젯 조성물
JP6714004B2 (ja) 粘着シート
JP7478524B2 (ja) 保護膜形成用フィルム、保護膜形成用複合シート、及び保護膜付きワーク加工物の製造方法
KR101283484B1 (ko) 반도체 다이싱용 점착테이프
TWI817585B (zh) 光固化保護膠帶及加工方法
JP2016127136A (ja) Ｌｅｄ実装モジュール
TWI553023B (zh) 基板膠組合物及封裝晶片之加工方法
JP7378678B1 (ja) 硬化性樹脂フィルム、複合シート、半導体チップ、及び半導体チップの製造方法
KR102225857B1 (ko) 반도체 패키지 스퍼터링용 쉴딩필름 제조방법, 쉴딩필름 제조방법에 의해 제조된 쉴딩필름 및 이를 이용한 반도체 패키지 스퍼터링 방법

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant