KR102474304B1

KR102474304B1 - 반도체장치

Info

Publication number: KR102474304B1
Application number: KR1020160022875A
Authority: KR
Inventors: 이주현
Original assignee: 에스케이하이닉스 주식회사
Priority date: 2016-02-25
Filing date: 2016-02-25
Publication date: 2022-12-06
Also published as: US9576680B1; KR20170100380A

Abstract

반도체장치는 제1 리던던시영역에 포함된 메모리셀들의 불량 여부에 대한 정보를 포함하는 제1 불량정보를 생성하는 불량정보생성회로; 제1 어드레스그룹의 논리레벨조합에 대응되는 제1 블럭에 대한 제1 래치데이터에 상기 제1 불량정보를 포함하여 출력하는 제1 래치데이터생성회로; 상기 제1 래치데이터로부터 제1 합성데이터를 생성하는 제1 데이터합성회로; 및 상기 제1 합성데이터와 상기 제1 블럭에 대한 리페어 동작이 수행되었는지 여부에 따라 상기 제1 블럭에 대한 럽쳐 동작을 차단하는 럽쳐차단신호를 생성하는 럽쳐차단신호생성회로를 포함한다.

Description

반도체장치{SEMICONDUCTOR DEVICE}

본 발명은 리던던시 영역에 대한 테스트를 수행하는 반도체장치에 관한 것이다.

반도체장치의 고집적화 기술이 발전함에 따라 한정된 공간 내에 많은 메모리셀(CELL)들이 집적하기 때문에 메모리셀들의 불량 가능성이 높아지게 된다. 메모리셀들의 결함 가능성 증가에도 불구하고 반도체장치가 높은 수율로 출하될 수 있는 것은 리던던시 회로가 있기 때문이다.

리던던시 회로는 리던던시 메모리셀과 불량 메모리셀에 해당하는 리페어 어드레스(Repair address)를 프로그래밍하기 위한 퓨즈 등을 구비하고 있다. 웨이퍼 공정(Wafer process)이 종료되면 각종 테스트를 수행하게 되는데 불량으로 판독된 메모리셀 중에서 수리가 가능한 경우는 리던던시 메모리셀로 치환하는 방식 등을 통해 불량을 구제하게 된다. 이에 따라, 불량 메모리셀에 해당하는 어드레스가 입력되면 리던던시 메모리셀로 대체되어 정상적인 동작을 수행하게 된다.

불량 메모리셀에 해당하는 어드레스 정보를 프로그래밍하기 위해서, 퓨즈 프로그래밍(Fuse Programming) 방식을 이용하는데, 일반적으로 레이저 빔(Laser beam)을 이용하여 퓨즈의 연결 상태를 끊어버리는 레이저 블로잉 타입(Laser Blowing-type)을 이용한다. 이를 일반적으로 물리적 퓨즈 타입(Physical fuse Type) 이라 한다. 레이저를 이용한 물리적인 퓨즈 프로그래밍 방식은 반도체장치가 패키지(Package)로 제작되기 전단계인 웨이퍼(Wafer) 상태에서만 실시가 가능하다.

패키지 상태에서 불량 메모리셀을 대체하기 위해서 기존의 레이져를 이용한 물리적인 방식이 아닌 전기적인(Electrical) 방식을 사용한다. 패키지 상태에서 프로그래밍이 가능한 퓨즈를 전기적 방식의 퓨즈(Electrical Fuse) 라고 통칭한다. 이는 전기적으로 퓨즈의 연결상태를 변화시켜서 프로그래밍을 할 수 있다는 것을 의미한다. 이러한 전기적 방식의 퓨즈는 오픈(open) 상태를 쇼트(short) 상태로 변화시키는 안티 타입 퓨즈(Anti-type fuse)와 쇼트상태를 오픈상태로 변화시키는 블로잉 타입 퓨즈(Blowing-type fuse)의 형태로 다시 분류할 수 있다. 전기적인 방식의 퓨즈는 패키징 후에 프로그래밍을 목적으로 하므로 패키지 상태에서의 효용성이 매우 높다.

본 발명은 로우리던던시 영역뿐만 아니라 컬럼리던던시 영역에 포함된 메모리셀들에 대한 불량을 동시에 테스트할 수 있는 반도체장치를 제공한다.

이를 위해 본 발명은 제1 리던던시영역에 포함된 메모리셀들의 불량 여부에 대한 정보를 포함하는 제1 불량정보를 생성하는 불량정보생성회로; 제1 어드레스그룹의 논리레벨조합에 대응되는 제1 블럭에 대한 제1 래치데이터에 상기 제1 불량정보를 포함하여 출력하는 제1 래치데이터생성회로; 상기 제1 래치데이터로부터 제1 합성데이터를 생성하는 제1 데이터합성회로; 및 상기 제1 합성데이터와 상기 제1 블럭에 대한 리페어 동작이 수행되었는지 여부에 따라 상기 제1 블럭에 대한 럽쳐 동작을 차단하는 럽쳐차단신호를 생성하는 럽쳐차단신호생성회로를 포함하는 반도체장치를 제공한다.

또한, 본 발명은 컬럼리던던시영역, 로우리던던시영역 및 크로스리던던시영역에 포함된 메모리셀들의 불량 여부에 대한 정보를 포함하는 로우불량정보 및 컬럼불량정보를 생성하는 불량정보생성회로; 제1 어드레스그룹의 논리레벨조합에 대응되는 로우블럭에 대한 로우래치데이터에 상기 로우불량정보를 포함하여 출력하는 로우래치데이터생성회로; 제2 어드레스그룹의 논리레벨조합에 대응되는 컬럼블럭의 컬럼래치데이터에 상기 컬럼불량정보를 포함하여 출력하는 컬럼래치데이터생성회로; 및 상기 로우래치데이터로부터 생성되는 로우합성데이터, 상기 컬럼래치데이터로부터 생성되는 컬럼합성데이터 및 상기 로우블럭 또는 상기 컬럼블럭에 대한 리페어 동작이 수행되었는지 여부에 따라 럽쳐 동작을 차단하는 럽쳐차단신호를 생성하는 럽쳐차단신호생성회로를 포함하는 반도체장치를 제공한다.

본 발명에 의하면 로우리던던시 영역 뿐만 아니라 컬럼리던던시 영역에 포함된 메모리셀들에 대한 불량 여부를 동시에 평가하기 위하여 테스트가 진행되고, 불량 메모리셀들에 대한 럽쳐동작을 수행함으로써, 리던던시 영역에 포함된 메모리셀들에 대한 테스트 시간을 절감할 수 있는 효과가 있다.

도 1은 본 발명의 일 실시예에 따른 반도체장치의 구성을 도시한 블럭도이다.
도 2는 도 1에 도시된 반도체장치에 포함된 불량정보생성회로의 일 실시예에 따른 회로도이다.
도 3은 도 1에 도시된 반도체장치에 포함된 로우래치데이터생성회로의 일 실시예에 따른 구성을 도시한 블럭도이다.
도 4는 도 3에 도시된 로우래치데이터생성회로에 포함된 로우래치회로의 일 실시예에 따른 회로도이다.
도 5는 도 1에 도시된 반도체장치에 포함된 컬럼래치데이터생성회로의 일 실시예에 따른 구성을 도시한 블럭도이다.
도 6은 도 5에 도시된 컬럼래치데이터생성회로에 포함된 컬럼래치회로의 일 실시예에 따른 회로도이다.
도 7은 도 1에 도시된 반도체장치에 포함된 럽쳐차단신호생성회로의 일 실시예에 따른 회로도이다.
도 8은 도 1에 도시된 반도체장치에 포함된 럽쳐신호생성회로의 일 실시예에 따른 회로도이다.
도 9 내지 도 11은 본 발명의 실시예들에 따른 반도체장치들에 채택되는 여러가지의 코어영역들을 도시한 레이아웃도들이다.
도 12 및 도 13은 본 발명의 일 실시예에 따른 반도체장치의 동작을 설명하기 위한 타이밍도이다.
도 14는 도 1에 도시된 반도체장치가 적용된 전자시스템의 일 실시예에 따른 구성을 도시한 도면이다.

이하, 실시예를 통하여 본 발명을 더욱 상세히 설명하기로 한다. 이들 실시예는 단지 본 발명을 예시하기 위한 것이며, 본 발명의 권리 보호 범위가 이들 실시예에 의해 제한되는 것은 아니다.

도 1에 도시된 바와 같이, 본 발명의 일 실시예에 따른 반도체장치는 불량정보생성회로(1), 로우래치데이터생성회로(2), 로우데이터합성회로(3), 컬럼래치데이터생성회로(4), 컬럼데이터합성회로(5), 럽쳐차단신호생성회로(6) 및 럽쳐신호생성회로(7)를 포함할 수 있다.

불량정보생성회로(1)는 셀프럽쳐테스트신호(TSR), 리드신호(IOSTP), 테스트데이터(TGIO), 로우리던던시테스트신호(TXRED), 컬럼리던던시테스트신호(TYRED), 제1 선택테스트신호(TSEL1) 및 제2 선택테스트신호(TSEL2)에 응답하여 로우불량정보(F_XRED) 및 컬럼불량정보(F_YRED)를 생성할 수 있다. 셀프럽쳐테스트신호(TSR)는 병렬테스트를 통해 메모리셀의 불량 여부를 판단하여 럽쳐동작을 수행하는 셀프럽쳐 테스트를 위해 인에이블되는 신호일 수 있다. 럽쳐동작은 불량이 발생된 메모리셀을 리던던시메모리셀로 교체하기 위해 고전압을 인가하여 불량 메모리셀을 커팅하는 동작을 지칭한다. 리드신호(IOSTP)는 리드동작 시 입력되는 펄스를 포함할 수 있다. 테스트데이터(TGIO)는 병렬테스트에 의해 불량 메모리셀의 존재가 확인되면 레벨 천이하는 신호일 수 있다. 로우리던던시테스트신호(TXRED)는 로우리던던시 영역(도 9의 82)에 포함된 메모리셀들에 대한 셀프럽쳐 테스트를 수행하기 위해 인에이블되는 신호일 수 있다. 컬럼리던던시테스트신호(TYRED)는 컬럼리던던시 영역(도 9의 83)에 포함된 메모리셀들에 대한 셀프럽쳐 테스트를 수행하기 위해 인에이블되는 신호일 수 있다. 제1 선택테스트신호(TSEL1) 및 제2 선택테스트신호(TSEL2)는 크로스리던던시 영역(도 9의 84)에 포함된 메모리셀들에 대한 셀프럽쳐 테스트를 수행하기 위해 인에이블되는 신호일 수 있다. 로우불량정보(F_XRED)는 로우리던던시 영역에 포함된 메모리셀의 불량에 대한 정보를 포함할 수 있다. 컬럼불량정보(F_YRED)는 컬럼리던던시 영역에 포함된 메모리셀의 불량에 대한 정보를 포함할 수 있다.

불량정보생성회로(1)는 로우리던던시 영역에 대한 셀프럽쳐테스트가 수행되는 경우 로우리던던시 영역에 포함된 메모리셀의 불량 여부에 대한 정보를 포함하는 로우불량정보(F_XRED)를 생성할 수 있다. 불량정보생성회로(1)는 컬럼리던던시 영역에 대한 셀프럽쳐테스트가 수행되는 경우 컬럼리던던시 영역에 포함된 메모리셀에 불량 여부에 대한 정보를 포함하는 컬럼불량정보(F_YRED)를 생성할 수 있다. 불량정보생성회로(1)는 크로스리던던시 영역에 대한 셀프럽쳐테스트가 수행되는 경우 크로스리던던시 영역에 포함된 메모리셀에 불량 여부에 대한 정보를 포함하는 로우불량정보(F_XRED) 및 컬럼불량정보(F_YRED) 중 적어도 하나를 생성할 수 있다.

로우래치데이터생성회로(2)는 패키지테스트신호(TPKG) 및 제1 어드레스그룹(ADD1<1:M>)에 응답하여 로우불량정보(F_XRED)로부터 로우래치데이터(XLD<1:J>)를 생성할 수 있다. 패키지테스트신호(TPKG)는 패키지 상태에서 수행되는 테스트(이하, '패키지테스트'로 지칭함)에서 인에이블되는 신호이다. 제1 어드레스그룹(ADD1<1:M>)은 로우어드레스 및 컬럼어드레스 중 적어도 하나를 포함할 수 있다. 제1 어드레스그룹(ADD1<1:M>)은 로우리던던시 영역 및 크로스리던던시 영역 중 적어도 하나의 영역에 포함된 로우블럭들(도 9의 901~904, 911~914) 각각에 대응하는 논리레벨 조합을 가질 수 있다. 로우래치데이터생성회로(2)는 패키지테스트신호(TPKG)가 인에이블된 상태에서 제1 어드레스그룹(ADD1<1:M>)의 논리레벨조합에 대응되는 로우블럭에 포함된 메모리셀들의 불량 여부에 대한 정보를 포함하는 로우불량정보(F_XRED)를 래치하고, 로우래치데이터(XLD<1:J>)를 생성할 수 있다.

로우데이터합성회로(3)는 로우래치데이터(XLD<1:J>)를 합성하여 로우합성데이터(XD_SUM)를 생성할 수 있다. 로우데이터합성회로(3)는 로우래치데이터(XLD<1:J>)에 포함된 비트들의 논리레벨들이 모두 동일한 경우 제1 레벨의 로우합성데이터(XD_SUM)를 생성할 수 있다. 로우데이터합성회로(3)는 로우래치데이터(XLD<1:J>)에 포함된 비트들의 논리레벨들이 적어도 하나 상이한 경우 제2 레벨의 로우합성데이터(XD_SUM)를 생성할 수 있다. 로우합성데이터(XD_SUM)의 제1 레벨 및 제2 레벨은 실시예에 따라서 다른 논리레벨로 설정될 수 있다.

컬럼래치데이터생성회로(4)는 패키지테스트신호(TPKG) 및 제2 어드레스그룹(ADD2<1:N>)에 응답하여 컬럼불량정보(F_YRED)로부터 컬럼래치데이터(YLD<1:K>)를 생성할 수 있다. 제2 어드레스그룹(ADD2<1:N>)은 로우어드레스 및 컬럼어드레스 중 적어도 하나를 포함할 수 있다. 제2 어드레스그룹(ADD2<1:N>)은 컬럼리던던시 영역과 크로스리던던시 영역 중 적어도 하나의 영역에 포함된 컬럼블럭들(도 10의 925~928)중 어느 하나에 대응하는 논리레벨 조합을 가질 수 있다. 컬럼래치데이터생성회로(4)는 패키지테스트신호(TPKG)가 인에이블된 상태에서 제2 어드레스그룹(ADD2<1:N>)의 논리레벨조합에 대응되는 컬럼블럭에 포함된 메모리셀들의 불량 여부에 대한 정보를 포함하는 컬럼불량정보(F_YRED)를 래치하고, 컬럼래치데이터(YLD<1:K>)를 생성할 수 있다.

컬럼데이터합성회로(5)는 컬럼래치데이터(YLD<1:K>)를 합성하여 컬럼합성데이터(YD_SUM)를 생성할 수 있다. 컬럼데이터합성회로(5)는 컬럼래치데이터(YLD<1:K>)에 포함된 비트들의 논리레벨들이 모두 동일한 경우 제1 레벨의 컬럼합성데이터(YD_SUM)를 생성할 수 있다. 컬럼데이터합성회로(5)는 컬럼래치데이터(YLD<1:K>)에 포함된 비트들의 논리레벨들이 적어도 하나 상이한 경우 제2 레벨의 컬럼합성데이터(YD_SUM)를 생성할 수 있다. 컬럼합성데이터(YD_SUM)의 제1 레벨 및 제2 레벨은 실시예에 따라서 다른 논리레벨로 설정될 수 있다.

럽쳐차단신호생성회로(6)는 로우럽쳐테스트신호(TXRUP), 컬럼럽쳐테스트신호(TYRUP), 래치출력신호(LATEND), 로우리페어데이터(FXD), 컬럼리페어데이터(FYD), 로우합성데이터(XD_SUM) 및 컬럼합성데이터(YD_SUM)에 응답하여 럽쳐차단신호(R_DISB)를 생성할 수 있다. 로우럽쳐테스트신호(TXRUP)는 로우리던던시 영역 또는 크로스리던던시 영역에 대한 럽쳐동작을 위해 인에이블되는 신호이다. 컬럼럽쳐테스트신호(TYRUP) 는 컬럼리던던시 영역 또는 크로스리던던시 영역에 대한 럽쳐동작을 위해 인에이블되는 신호이다. 래치출력신호(LATEND)는 ARE(ARRAY E-fuse) 등으로 구성된 래치회로에 입력된 로우리페어데이터(FXD) 및 컬럼리페어데이터(FYD)를 출력하기 위해 인에이블된다. 로우리페어데이터(FXD)는 로우리던던시 영역에 대한 리페어동작이 수행되었었는지 여부에 대한 정보를 포함할 수 있다. 컬럼리페어데이터(FYD)는 컬럼리던던시 영역에 대한 리페어동작이 수행되었었는지 여부에 대한 정보를 포함할 수 있다. 럽쳐차단신호(R_DISB)는 럽쳐동작 차단을 위해 인에이블되는 신호일 수 있다. 럽쳐차단신호생성회로(6)는 로우리던던시 영역, 컬럼리던던시 영역 및 크로스리던던시 영역 중 하나의 영역에 포함된 메모리셀들중 적어도 하나가 불량 메모리셀인 경우 디스에이블되는 럽쳐차단신호(R_DISB)를 생성할 수 있다. 럽쳐차단신호생성회로(6)는 로우리던던시 영역, 컬럼리던던시 영역 및 크로스리던던시 영역 중 하나의 영역에 대한 리페어동작이 끝난 경우 럽쳐동작이 수행되지 않도록 인에이블되는 럽쳐차단신호(R_DISB)를 생성할 수 있다.

럽쳐신호생성회로(7)는 럽쳐차단신호(R_DISB), 럽쳐개시신호(RSTRP), 럽쳐종료신호(RENDP) 및 마스크신호(BMASK)에 응답하여 내부럽쳐신호(IRUP)를 생성할 수 있다. 럽쳐개시신호(RSTRP)는 럽쳐동작 개시를 위해 발생되는 펄스를 포함할 수 있다. 럽쳐종료신호(RENDP)는 럽쳐동작 종료를 위해 발생되는 펄스를 포함할 수 있다. 마스크신호(BMASK)는 럽쳐동작이 기(旣) 수행된 경우 인에이블될 수 있다. 럽쳐신호생성회로(7)는 럽쳐차단신호(R_DISB) 및 마스크신호(BMASK)가 디스에이블된 상태에서 럽쳐개시신호(RSTRP)의 펄스가 입력되는 시점부터 럽쳐종료신호(RENDP)의 펄스가 입력되는 시점까지의 구간동안 로우리던던시 영역, 컬럼리던던시 영역 및 크로스리던던시 영역 중 하나의 영역에 대한 럽쳐를 수행하기 위해 인에이블되는 내부럽쳐신호(IRUP)를 생성할 수 있다. 럽쳐신호생성회로(7)는 럽쳐차단신호(R_DISB) 및 마스크신호(BMASK) 중 적어도 하나가 인에이블되는 경우 럽쳐 수행을 차단하기 위해 디스에이블되는 내부럽쳐신호(IRUP)를 생성할 수 있다.

도 2를 참고하면 불량정보생성회로(1)는 반전신호생성회로(11), 제1 신호합성부(12), 제2 신호합성부(13), 제어신호생성회로(14), 선택신호생성부(15), 전송데이터생성회로(16) 및 불량정보선택출력회로(17)를 포함할 수 있다.

반전신호생성회로(11)는 로우리던던시테스트신호(TXRED) 및 컬럼리던던시테스트신호(TYRED)로부터 반전로우리던던시테스트신호(TXREDB) 및 반전컬럼리던던시테스트신호(TYREDB)를 생성할 수 있다. 반전신호생성회로(11)는 로우리던던시테스트신호(TXRED)를 반전버퍼링하여 반전로우리던던시테스트신호(TXREDB)를 생성할 수 있고, 컬럼리던던시테스트신호(TYRED)를 반전버퍼링하여 반전컬럼리던던시테스트신호(TYREDB)를 생성할 수 있다.

제1 신호합성부(12)는 로우리던던시테스트신호(TXRED) 및 컬럼리던던시테스트신호(TYRED)에 응답하여 제1 합성테스트신호(TSUM1)를 생성할 수 있다. 제1 신호합성부(12)는 로우리던던시테스트신호(TXRED) 및 컬럼리던던시테스트신호(TYRED)가 모두 로직하이레벨로 인에이블되는 경우 로직하이레벨의 제1 합성테스트신호(TSUM1)를 생성할 수 있다. 제1 신호합성부(12)는 로우리던던시테스트신호(TXRED) 및 컬럼리던던시테스트신호(TYRED) 중 적어도 하나가 로직로우레벨로 디스에이블되는 경우 로직로우레벨의 제1 합성테스트신호(TSUM1)를 생성할 수 있다.

제2 신호합성부(13)는 로우리던던시테스트신호(TXRED) 및 컬럼리던던시테스트신호(TYRED)에 응답하여 제2 합성테스트신호(TSUM2)를 생성할 수 있다. 제2 신호합성부(13)는 로우리던던시테스트신호(TXRED) 및 컬럼리던던시테스트신호(TYRED) 중 적어도 하나가 로직하이레벨로 인에이블되는 경우 로직로우레벨의 제2 합성테스트신호(TSUM2)를 생성할 수 있다. 제2 신호합성부(13)는 로우리던던시테스트신호(TXRED) 및 컬럼리던던시테스트신호(TYRED)가 모두 로직로우레벨로 디스에이블되는 경우 로직하이레벨의 제2 합성테스트신호(TSUM2)를 생성할 수 있다.

제어신호생성회로(14)는 제1 합성테스트신호(TSUM1)에 응답하여 제1 선택테스트신호(TSEL1) 및 제2 선택테스트신호(TSEL2)로부터 제1 제어신호(CNT1) 및 제2 제어신호(CNT2)를 생성할 수 있다. 제어신호생성회로(14)는 제1 합성테스트신호(TSUM1)가 로직하이레벨인 상태에서 제1 선택테스트신호(TSEL1) 및 제2 선택테스트신호(TSEL2)가 모두 로직로우레벨인 경우 로직하이레벨의 제1 제어신호(CNT1) 및 로직로우레벨의 제2 제어신호(CNT2)를 생성할 수 있다. 제어신호생성회로(14)는 제1 합성테스트신호(TSUM1)가 로직하이레벨인 상태에서 제1 선택테스트신호(TSEL1)가 로직하이레벨이고, 제2 선택테스트신호(TSEL2)가 로직로우레벨인 경우 로직로우레벨의 제1 제어신호(CNT1) 및 로직하이레벨의 제2 제어신호(CNT2)를 생성할 수 있다. 제어신호생성회로(14)는 제1 합성테스트신호(TSUM1)가 로직하이레벨인 상태에서 제1 선택테스트신호(TSEL1)가 로직로우레벨이고, 제2 선택테스트신호(TSEL2)가 로직하이레벨인 경우 로직하이레벨의 제1 제어신호(CNT1) 및 로직하이레벨의 제2 제어신호(CNT2)를 생성할 수 있다.

선택신호생성부(15)는 제1 합성테스트신호(TSUM1)에 응답하여 로우리던던시테스트신호(TXRED), 컬럼리던던시테스트신호(TYRED), 반전로우리던던시테스트신호(TXREDB) 및 반전컬럼리던던시테스트신호(TYREDB)로부터 로우선택신호(XSEL) 및 컬럼선택신호(YSEL)를 생성할 수 있다. 선택신호생성부(15)는 제1 합성테스트신호(TSUM1)가 로직로우레벨인 상태에서 로우리던던시테스트신호(TXRED)가 로직하이레벨로 인에이블되는 경우 로직하이레벨로 인에이블되는 로우선택신호(XSEL)를 생성할 수 있다. 선택신호생성부(15)는 제1 합성테스트신호(TSUM1)가 로직로우레벨인 상태에서 컬럼리던던시테스트신호(TYRED)가 로직하이레벨로 인에이블되는 경우 로직하이레벨로 인에이블되는 컬럼선택신호(YSEL)를 생성할 수 있다. 선택신호생성부(15)는 제1 합성테스트신호(TSUM1)에 응답하여 제1 제어신호(CNT1) 및 제2 제어신호(CNT2)로부터 로우선택신호(XSEL) 및 컬럼선택신호(YSEL)를 생성할 수 있다. 선택신호생성부(15)는 제1 합성테스트신호(TSUM1)가 로직하이레벨인 상태에서 로직하이레벨의 제1 제어신호(CNT1)에 의해 로직하이레벨로 인에이블되는 로우선택신호(XSEL)를 생성할 수 있고, 로직하이레벨의 제2 제어신호(CNT2)에 의해 로직하이레벨로 인에이블되는 컬럼선택신호(YSEL)를 생성할 수 있다.

전송데이터생성회로(16)는 셀프럽쳐테스트신호(TSR) 및 리드신호(IOSTP)에 응답하여 테스트데이터(TGIO)로부터 전송데이터(T_OUT)를 생성할 수 있다. 전송데이터생성회로(16)는 셀프럽쳐 테스트가 수행되어 셀프럽쳐테스트신호(TSR)가 인에이블된 상태에서 리드동작에 따라 리드신호(IOSTP)의 펄스가 입력되는 경우 테스트데이터(TGIO)를 반전버퍼링하여 전송데이터(T_OUT)로 출력할 수 있다. 전송데이터(T_OUT)는 테스트가 수행되는 블럭에 포함된 메모리셀들에 불량이 발생된 경우 로직하이레벨로 생성될 수 있고, 불량이 발생되지 않는 경우 로직로우레벨로 생성될 수 있다.

불량정보선택출력회로(17)는 로우선택신호(XSEL), 컬럼선택신호(YSEL) 및 제2 합성테스트신호(TSUM2)에 응답하여 전송데이터(T_OUT)를 버퍼링하여 로우불량정보(F_XRED), 컬럼불량정보(F_YRED) 및 불량정보(F_D)를 생성할 수 있다. 불량정보(F_D)는 반도체장치의 정상셀영역(도 9의 81)에 포함된 메모리셀들의 불량 여부에 대한 정보를 포함할 수 있다. 정상셀영역(도 9의 81)에 포함된 메모리셀들은 리드동작 및 라이트동작에 의해 평가될 수 있다. 정상셀영역(도 9의 81)에 불량 메모리셀이 존재하는 경우, 불량 메모리셀은 로우리던던시영역, 컬럼리던던시영역 및 크로스리던던시영역 중 적어도 하나의 영역에 포함된 메모리셀로 교체되어 반도체장치를 리페어할 수 있다. 불량정보선택출력회로(17)는 로우선택신호(XSEL)가 로직하이레벨로 인에이블되는 경우 전송데이터(T_OUT)를 버퍼링하여 로우불량정보(F_XRED)를 생성할 수 있다. 불량정보선택출력회로(17)는 컬럼선택신호(YSEL)가 로직하이레벨로 인에이블되는 경우 전송데이터(T_OUT)를 버퍼링하여 컬럼불량정보(F_YRED)를 생성할 수 있다. 불량정보선택출력회로(17)는 제2 합성테스트신호(TSUM2)가 로직하이레벨인 경우 전송데이터(T_OUT)를 버퍼링하여 불량정보(F_D)를 생성할 수 있다.

이상 살펴본 바와 같이 구성된 불량정보생성회로(1)는 로우리던던시 영역에 대한 셀프럽쳐 테스트가 수행되는 경우 전송데이터(T_OUT)를 버퍼링하여 로우불량정보(F_XRED)를 생성할 수 있고, 컬럼리던던시 영역에 대한 셀프럽쳐 테스트가 수행되는 경우 전송데이터(T_OUT)를 버퍼링하여 컬럼불량정보(F_YRED)를 생성할 수 있다. 불량정보생성회로(1)는 크로스리던던시 영역에 대한 셀프럽쳐 테스트가 수행되는 경우 전송데이터(T_OUT)를 버퍼링하여 로우불량정보(F_XRED) 및 컬럼불량정보(F_YRED) 중 적어도 하나를 생성할 수 있다. 불량정보생성회로(1)는 반도체장치의 코어영역에 포함된 메모리셀들에 대한 셀프럽쳐 테스트가 수행되는 경우 전송데이터(T_OUT)를 버퍼링하여 불량정보(F_D)를 생성할 수 있다.

도 3을 참고하면 로우래치데이터생성회로(2)는 로우래치선택신호생성회로(21) 및 로우래치회로(22)를 포함할 수 있다.

로우래치선택신호생성회로(21)는 패키지테스트신호(TPKG)에 응답하여 제1 어드레스그룹(ADD1<1:M>)으로부터 로우래치선택신호(XL_SEL<1:J>)를 생성할 수 있다. 좀 더 구체적으로, 로우래치선택신호생성회로(21)는 패키지테스트를 수행하기 위하여 로직하이레벨의 패키지테스트신호(TPKG)가 입력되는 상태에서 제1 어드레스그룹(ADD1<1:M>)을 디코딩하여 로우래치선택신호(XL_SEL<1:J>)를 생성할 수 있다. 로우래치선택신호(XL_SEL<1:J>)는 로우블럭들중 어느 하나에 대응되는 논리레벨조합을 가질 수 있다.

로우래치회로(22)는 패키지테스트신호(TPKG) 및 로우래치선택신호(XL_SEL<1:J>)에 응답하여 로우불량정보(F_XRED)를 래치하여 로우래치데이터(XLD<1:J>)를 생성할 수 있다. 좀 더 구체적으로, 로우래치회로(22)는 패키지테스트가 수행되어 로직하이레벨의 패키지테스트신호(TPKG)가 입력되는 상태에서 로우래치선택신호(XL_SEL<1:J>)가 인에이블되는 경우 로우불량정보(F_XRED)를 래치하여 로우래치데이터(XLD<1:J>)를 생성할 수 있다. 로우래치데이터(XLD<1:J>)에 포함된 비트들의 논리레벨들은 로우블럭들 각각의 불량 여부에 대한 정보를 포함할 수 있다.

도 4를 참고하면 로우래치회로(22)는 로우풀업구동회로(221), 로우풀다운구동회로(222) 및 로우래치출력부(223)를 포함할 수 있다. 로우풀업구동회로(221)는 패키지테스트신호(TPKG), 로우불량정보(F_XRED) 및 로우래치선택신호(XL_SEL<1:J>)에 응답하여 노드(nd21)를 로직하이레벨로 풀업구동할 수 있다. 로우풀다운구동회로(222)는 테스트리셋신호(TRSTB)에 응답하여 노드(nd21)을 로직로우레벨로 풀다운구동할 수 있다. 로우래치출력부(223)는 로우래치선택신호(XL_SEL<1:J>)에 응답하여 노드(nd21)의 신호를 래치하고, 노드(nd21)의 신호를 버퍼링하여 로우래치데이터(XLD<1:J>)로 출력할 수 있다. 테스트리셋신호(TRSTB)는 로우래치데이터(XLD<1:J>)의 논리레벨조합을 초기화하기 위해 반도체장치 외부에서 인가되거나 반도체장치 내부에서 생성되는 신호일 수 있다.

로우래치회로(22)는 로직로우레벨의 테스트리셋신호(TRSTB)가 입력되는 경우 로우래치데이터(XLD<1:J>)를 로직하이레벨로 초기화할 수 있다. 로우래치회로(22)는 패키지테스트가 수행되는 상태에서 로우래치선택신호(XL_SEL<1:J>)가 인에이블되고, 테스트가 수행되는 영역에 포함된 메모리셀에 불량이 발생하여 로직하이레벨의 로우불량정보(F_XRED)가 입력되는 경우 로직로우레벨의 로우래치데이터(XLD<1:J>)를 생성할 수 있다.

도 5를 참고하면 컬럼래치데이터생성회로(4)는 컬럼래치선택신호생성회로(41) 및 컬럼래치회로(42)를 포함할 수 있다.

컬럼래치선택신호생성회로(41)는 패키지테스트신호(TPKG)에 응답하여 제2 어드레스그룹(ADD2<1:N>)으로부터 컬럼래치선택신호(YL_SEL<1:K>)를 생성할 수 있다. 좀 더 구체적으로, 컬럼래치선택신호생성회로(41)는 패키지테스트를 수행하기 위하여 로직하이레벨의 패키지테스트신호(TPKG)가 입력되는 상태에서 제2 어드레스그룹(ADD2<1:N>)을 디코딩하여 컬럼래치선택신호(YL_SEL<1:K>)를 생성할 수 있다. 컬럼래치선택신호(YL_SEL<1:K>)는 컬럼블럭들중 어느 하나에 대응되는 논리레벨조합을 가질 수 있다.

컬럼래치회로(42)는 패키지테스트신호(TPKG) 및 컬럼래치선택신호(YL_SEL<1:K>)에 응답하여 컬럼불량정보(F_YRED)를 래치하여 컬럼래치데이터(YLD<1:K>)를 생성할 수 있다. 좀 더 구체적으로, 컬럼래치회로(42)는 패키지테스트를 수행하기 위하여 로직하이레벨의 패키지테스트신호(TPKG)가 입력되는 상태에서 컬럼래치데이터(YLD<1:K>)가 인에이블되는 경우 컬럼불량정보(F_YRED)를 래치하여 컬럼래치데이터(YLD<1:K>)를 생성할 수 있다. 컬럼래치데이터(YLD<1:K>)에 포함된 비트들의 논리레벨들은 로우블럭들의 불량 여부에 대한 정보를 포함할 수 있다.

도 6을 참고하면 컬럼래치회로(42)는 컬럼풀업구동회로(421), 컬럼풀다운구동회로(422) 및 컬럼래치출력부(423)를 포함할 수 있다. 컬럼풀업구동회로(421)는 패키지테스트신호(TPKG), 컬럼불량정보(F_YRED) 및 컬럼래치선택신호(YL_SEL<1:K>)에 응답하여 노드(nd41)를 로직하이레벨로 풀업구동할 수 있다. 컬럼풀다운구동회로(422)는 테스트리셋신호(TRSTB)에 응답하여 노드(nd41)를 로직로우레벨로 풀다운구동할 수 있다. 컬럼래치출력부(423)는 컬럼래치선택신호(YL_SEL<1:K>)에 응답하여 노드(nd41)의 신호를 래치하고, 노드(nd41)의 신호를 버퍼링하여 컬럼래치데이터(YLD<1:K>)로 출력할 수 있다. 테스트리셋신호(TRSTB)는 컬럼래치데이터(YLD<1:K>)의 논리레벨조합을 초기화하기 위해 반도체장치 외부에서 인가되거나 반도체장치 내부에서 생성되는 신호일 수 있다.

컬럼래치회로(42)는 로직로우레벨의 테스트리셋신호(TRSTB)가 입력되는 경우 컬럼래치데이터(YLD<1:K>)를 로직하이레벨로 초기화할 수 있다. 컬럼래치회로(42)는 패키지테스트가 수행되는 상태에서 컬럼래치선택신호(YL_SEL<1:K>)가 인에이블되고, 테스트가 수행되는 영역에 포함된 메모리셀에 불량이 발생하여 로직하이레벨의 컬럼불량정보(F_YRED)가 입력되는 경우 로직로우레벨의 컬럼래치데이터(YLD<1:K>)를 생성할 수 있다.

도 7을 참고하면 럽쳐차단신호생성회로(6)는 로우차단신호생성회로(61), 컬럼차단신호생성회로(62) 및 차단신호합성회로(63)를 포함할 수 있다.

로우차단신호생성회로(61)는 로우럽쳐테스트신호(TXRUP), 래치출력신호(LATEND), 로우리페어데이터(FXD), 로우합성데이터(XD_SUM), 아이들신호(IDLE) 및 리셋신호(RSTB)에 응답하여 로우차단신호(XR_DIS)를 생성할 수 있다. 아이들신호(IDLE)는 아이들 상태에서 로직하이레벨로 설정되는 신호이고, 리셋신호(RSTB)는 내부노드를 초기화하기 위해 로직로우레벨을 갖도록 설정되는 신호이다. 로우차단신호생성회로(61)는 로우리던던시 영역 또는 크로스리던던시 영역에 대한 럽쳐동작 수행을 위해 로직하이레벨의 로우럽쳐테스트신호(TXRUP)가 입력되는 상태에서 로우리던던시 영역 또는 크로스리던던시 영역이 적어도 하나의 리페어된 메모리셀을 갖고 있는지 아닌지에 따라 설정되는 논리레벨을 갖는 로우차단신호(XR_DIS)를 생성할 수 있다. 로우차단신호생성회로(61)는 로우리던던시 영역 또는 크로스리던던시 영역이 적어도 하나의 리페어된 메모리셀을 갖는 경우 로직하이레벨의 래치출력신호(LATEND) 및 로직하이레벨의 로우리페어데이터(FXD)를 입력받아 로직로우레벨의 로우차단신호(XR_DIS)를 생성할 수 있다. 로우차단신호생성회로(61)는 로우리던던시 영역 및 크로스리던던시 영역이 리페어된 메모리셀을 갖고 있지 않은 경우, 로우합성데이터(XD_SUM)에 의해 논리레벨이 설정된 로우차단신호(XR_DIS)를 생성할 수 있다. 로우차단신호생성회로(61)는 로우리던던시 영역 및 크로스리던던시 영역에 포함된 메모리셀들에 불량이 없는 경우 로직하이레벨의 로우합성데이터(XD_SUM)에 의해 로직로우레벨의 로우차단신호(XR_DIS)를 생성할 수 있다. 로우차단신호생성회로(61)는 로우리던던시 영역 또는 크로스리던던시 영역에 포함된 메모리셀들에 불량이 있는 경우 로직로우레벨의 로우합성데이터(XD_SUM)에 의해 로직하이레벨의 로우차단신호(XR_DIS)를 생성할 수 있다.

컬럼차단신호생성회로(62)는 컬럼럽쳐테스트신호(TYRUP), 래치출력신호(LATEND), 컬럼리페어데이터(FYD), 컬럼합성데이터(YD_SUM), 아이들신호(IDLE) 및 리셋신호(RSTB)에 응답하여 컬럼차단신호(YR_DIS)를 생성할 수 있다. 컬럼차단신호생성회로(62)는 컬럼리던던시 영역 또는 크로스리던던시 영역에 대한 럽쳐동작 수행을 위해 로직하이레벨의 컬럼럽쳐테스트신호(TYRUP)가 입력되는 상태에서 컬럼리던던시 영역 또는 크로스리던던시 영역이 적어도 하나의 리페어된 메모리셀을 갖고 있는지 아닌지에 따라 설정되는 논리레벨을 갖는 컬럼차단신호(YR_DIS)를 생성할 수 있다. 컬럼차단신호생성회로(62)는 컬럼리던던시 영역 또는 크로스리던던시 영역이 적어도 하나의 리페어된 메모리셀을 갖는 경우, 로직하이레벨의 래치출력신호(LATEND) 및 로직하이레벨의 컬럼리페어데이터(FYD)를 입력받아 로직로우레벨의 컬럼차단신호(YR_DIS)를 생성할 수 있다. 컬럼차단신호생성회로(62)는 컬럼리던던시 영역 및 크로스리던던시 영역이 리페어된 메모리셀을 갖고 있지 않은 경우, 컬럼합성데이터(YD_SUM)에 의해 논리레벨이 설정된 컬럼차단신호(YR_DIS)를 생성할 수 있다. 컬럼차단신호생성회로(62)는 컬럼리던던시 영역 및 크로스리던던시 영역에 포함된 메모리셀들에 불량이 없는 경우 로직하이레벨의 컬럼합성데이터(YD_SUM)에 의해 로직로우레벨의 컬럼차단신호(YR_DIS)를 생성할 수 있다. 컬럼차단신호생성회로(62)는 컬럼리던던시 영역 또는 크로스리던던시 영역에 포함된 메모리셀들에 불량이 있는 경우 로직로우레벨의 컬럼합성데이터(YD_SUM)에 의해 로직하이레벨의 컬럼차단신호(YR_DIS)를 생성할 수 있다.

차단신호합성회로(63)는 로우차단신호(XR_DIS) 및 컬럼차단신호(YR_DIS)에 응답하여 럽쳐차단신호(R_DISB)를 생성할 수 있다. 차단신호합성회로(63)는 로우차단신호(XR_DIS) 및 컬럼차단신호(YR_DIS) 중 적어도 하나가 로직로우레벨인 경우 로직로우레벨로 인에이블되는 럽쳐차단신호(R_DISB)를 생성할 수 있다. 차단신호합성회로(63)는 로우차단신호(XR_DIS) 및 컬럼차단신호(YR_DIS)가 모두 로직하이레벨인 경우 로직하이레벨로 디스에이블되는 럽쳐차단신호(R_DISB)를 생성할 수 있다.

이상 살펴본 바와 같이 구성된 럽쳐차단신호생성회로(6)는 로우리던던시 영역, 컬럼리던던시 영역 및 크로스리던던시 영역 중 적어도 하나의 영역 내에 적어도 하나의 불량 메모리셀이 있는 경우 로직하이레벨로 디스에이블되는 럽쳐차단신호(R_DISB)를 생성할 수 있다. 한편, 럽쳐차단신호생성회로(6)는 로우리던던시 영역, 컬럼리던던시 영역 및 크로스리던던시 영역 내에 불량 메모리셀이 없는 경우 또는 불량이 발견되어 리페어되었던 경우 로직로우레벨로 인에이블되는 럽쳐차단신호(R_DISB)를 생성할 수 있다.

도 8을 참고하면 럽쳐신호생성회로(7)는 제1 입력펄스생성회로(71), 제2 입력펄스생성회로(72) 및 럽쳐신호출력회로(73)를 포함할 수 있다. 제1 입력펄스생성회로(71)는 마스크신호(BMASK), 럽쳐차단신호(R_DISB) 및 럽쳐종료신호(RENDP)에 응답하여 제1 입력펄스(IP1B)를 생성할 수 있다. 제1 입력펄스생성회로(71)는 마스크신호(BMASK)가 로직하이레벨로 인에이블되는 경우 로직로우레벨의 제1 입력펄스(IP1B)를 생성할 수 있다. 제1 입력펄스생성회로(71)는 럽쳐차단신호(R_DISB)가 로직로우레벨로 인에이블되는 경우 로직로우레벨의 제1 입력펄스(IP1B)를 생성할 수 있다. 제1 입력펄스생성회로(71)는 로직하이레벨의 럽쳐종료신호(RENDP)가 입력되는 경우 로직로우레벨의 제1 입력펄스(IP1B)를 생성할 수 있다. 제2 입력펄스생성회로(72)는 럽쳐개시신호(RSTRP) 및 노드(nd71)의 신호에 응답하여 제2 입력펄스(IP2B)를 생성할 수 있다. 제2 입력펄스생성회로(72)는 노드(nd71)의 신호가 로직하이레벨인 상태에서 로직하이레벨의 럽쳐개시신호(RSTRP)가 입력되는 경우 로직로우레벨의 제2 입력펄스(IP2B)를 생성할 수 있다. 럽쳐신호출력회로(73)는 제1 입력펄스(IP1B) 및 제2 입력펄스(IP2B)에 응답하여 내부럽쳐신호(IRUP)를 생성할 수 있다. 럽쳐신호출력회로(73)는 제1 입력펄스(IP1B)가 로직로우레벨인 경우 로직하이레벨로 인에이블되는 내부럽쳐신호(IRUP)를 생성할 수 있고, 제2 입력펄스(IP2B)가 로직로우레벨인 경우 로직로우레벨로 디스에이블되는 내부럽쳐신호(IRUP)를 생성할 수 있다.

이하, 도 9 내지 도 11을 참고하여 코어영역의 구성을 구체적으로 확인하다.

도 9에 도시된 바와 같이, 코어영역(8a)은 정상셀영역(81), 로우리던던시영역(82), 컬럼리던던시영역(83) 및 크로스리던던시영역(84)을 포함할 수 있다.

로우리던던시영역(82)에는 제1 내지 제4 로우블럭(901~904)이 포함될 수 있다. 제1 내지 제4 로우블럭(901~904)중 어느 하나에 포함된 메모리셀의 불량 여부는 로우리던던시테스트신호(TXRED)가 인에이블된 상태에서 제1 어드레스그룹(ADD1<1:M>)의 논리레벨조합에 따라 로우래치데이터(XLD<1:J>)중 어느 하나에 포함될 수 있다. 예를 들어, 제1 어드레스그룹(ADD1<1:M>)의 제1 논리레벨조합에 따라 제1 로우블럭(901)에 포함된 메모리셀의 불량 여부에 대한 정보가 로우래치데이터(XLD<1>)에 포함되고, 제1 어드레스그룹(ADD1<1:M>)의 제2 논리레벨조합에 따라 제2 로우블럭(902)에 포함된 메모리셀의 불량 여부에 대한 정보가 로우래치데이터(XLD<2>)에 포함될 수 있다.

컬럼리던던시영역(83)에는 제1 내지 제4 컬럼블럭(905~908)이 포함될 수 있다. 제1 내지 제4 컬럼블럭(905~908)중 어느 하나에 포함된 메모리셀의 불량 여부는 컬럼리던던시테스트신호(TYRED)가 인에이블된 상태에서 제2 어드레스그룹(ADD2<1:N>)의 논리레벨조합에 따라 컬럼래치데이터(YLD<1:K>)중 어느 하나에 저장될 수 있다. 예를 들어, 제2 어드레스그룹(ADD2<1:N>)의 제1 논리레벨조합에 따라 제1 컬럼블럭(905)에 포함된 메모리셀의 불량 여부에 대한 정보가 컬럼래치데이터(YLD<1>)에 저장되고, 제2 어드레스그룹(ADD2<1:N>)의 제2 논리레벨조합에 따라 제2 컬럼블럭(906)에 포함된 메모리셀의 불량 여부에 대한 정보가 컬럼래치데이터(YLD<2>)에 저장될 수 있다.

크로스리던던시영역(84)에는 제5 내지 제8 로우블럭(911~914)이 포함될 수 있다. 제5 내지 제8 로우블럭(911~914)중 어느 하나에 포함된 메모리셀의 불량 여부는 로우리던던시테스트신호(TXRED) 및 컬럼리던던시테스트신호(TYRED)가 인에이블되고, 제1 선택테스트신호(TSEL1) 및 제2 선택테스트신호(TSEL2)가 모두 로직로우레벨로 설정된 상태에서 제1 어드레스그룹(ADD1<1:M>)의 논리레벨조합에 따라 로우래치데이터(XLD<1:J>)중 어느 하나에 저장될 수 있다. 예를 들어, 제1 어드레스그룹(ADD1<1:M>)의 제1 논리레벨조합에 따라 제5 로우블럭(911)에 포함된 메모리셀의 불량 여부에 대한 정보가 로우래치데이터(XLD<1>)에 저장되고, 제1 어드레스그룹(ADD1<1:M>)의 제2 논리레벨조합에 따라 제6 로우블럭(912)에 포함된 메모리셀의 불량 여부에 대한 정보가 로우래치데이터(XLD<2>)에 저장될 수 있다.

도 10에 도시된 바와 같이, 코어영역(8b)은 정상셀영역(81b), 로우리던던시영역(82b), 컬럼리던던시영역(83b) 및 크로스리던던시영역(84b)을 포함할 수 있다.

로우리던던시영역(82b)에는 제1 내지 제4 로우블럭(921~924)이 포함될 수 있다. 제1 내지 제4 로우블럭(921~924)중 어느 하나에 포함된 메모리셀의 불량 여부는 로우리던던시테스트신호(TXRED)가 인에이블된 상태에서 제1 어드레스그룹(ADD1<1:M>)의 논리레벨조합에 따라 로우래치데이터(XLD<1:J>)중 어느 하나에 포함될 수 있다. 예를 들어, 제1 어드레스그룹(ADD1<1:M>)의 제1 논리레벨조합에 따라 제1 로우블럭(921)에 포함된 메모리셀의 불량 여부에 대한 정보가 로우래치데이터(XLD<1>)에 포함되고, 제1 어드레스그룹(ADD1<1:M>)의 제2 논리레벨조합에 따라 제2 로우블럭(922)에 포함된 메모리셀의 불량 여부에 대한 정보가 로우래치데이터(XLD<2>)에 포함될 수 있다.

컬럼리던던시영역(83b)에는 제1 및 제2 컬럼블럭(925, 926)이 포함될 수 있다. 제1 및 제2 컬럼블럭(925, 926)중 어느 하나에 포함된 메모리셀의 불량 여부는 컬럼리던던시테스트신호(TYRED)가 인에이블된 상태에서 제2 어드레스그룹(ADD2<1:N>)의 논리레벨조합에 따라 컬럼래치데이터(YLD<1:K>)중 어느 하나에 포함될 수 있다. 예를 들어, 제2 어드레스그룹(ADD2<1:N>)의 제1 논리레벨조합에 따라 제1 컬럼블럭(925)에 포함된 메모리셀의 불량 여부에 대한 정보가 컬럼래치데이터(YLD<1>)에 포함되고, 제2 어드레스그룹(ADD2<1:N>)의 제2 논리레벨조합에 따라 제2 컬럼블럭(926)에 포함된 메모리셀의 불량 여부에 대한 정보가 컬럼래치데이터(YLD<2>)에 포함될 수 있다.

크로스리던던시영역(84b)에는 제3 및 제4 컬럼블럭(927, 928)이 포함될 수 있다. 제3 및 제4 컬럼블럭(927, 928)중 어느 하나에 포함된 메모리셀의 불량 여부는 로우리던던시테스트신호(TXRED) 및 컬럼리던던시테스트신호(TYRED)가 인에이블되고, 제1 선택테스트신호(TSEL1)가 로직하이레벨, 제2 선택테스트신호(TSEL2)가 로직로우레벨로 설정된 상태에서 제2 어드레스그룹(ADD2<1:N>)의 논리레벨조합에 따라 컬럼래치데이터(YLD<1:K>)중 어느 하나에 저장될 수 있다. 예를 들어, 제2 어드레스그룹(ADD2<1:N>)의 제1 논리레벨조합에 따라 제3 컬럼블럭(927)에 포함된 메모리셀의 불량 여부에 대한 정보가 컬럼래치데이터(YLD<1>)에 저장되고, 제2 어드레스그룹(ADD2<1:N>)의 제2 논리레벨조합에 따라 제4 컬럼블럭(928)에 포함된 메모리셀의 불량 여부에 대한 정보가 컬럼래치데이터(YLD<2>)에 저장될 수 있다.

도 11에 도시된 바와 같이, 코어영역(8c)은 정상셀영역(81c), 로우리던던시영역(82c), 컬럼리던던시영역(83c) 및 크로스리던던시영역(84c)을 포함할 수 있다.

로우리던던시영역(82c)에는 제1 내지 제4 로우블럭(931~934)이 포함될 수 있다. 제1 내지 제4 로우블럭(931~934)중 어느 하나에 포함된 메모리셀의 불량 여부는 로우리던던시테스트신호(TXRED)가 인에이블된 상태에서 제1 어드레스그룹(ADD1<1:M>)의 논리레벨조합에 따라 로우래치데이터(XLD<1:J>)중 어느 하나에 포함될 수 있다. 예를 들어, 제1 어드레스그룹(ADD1<1:M>)의 제1 논리레벨조합에 따라 제1 로우블럭(931)에 포함된 메모리셀의 불량 여부에 대한 정보가 로우래치데이터(XLD<1>)에 포함되고, 제1 어드레스그룹(ADD1<1:M>)의 제2 논리레벨조합에 따라 제2 로우블럭(932)에 포함된 메모리셀의 불량 여부에 대한 정보가 로우래치데이터(XLD<2>)에 포함될 수 있다.

컬럼리던던시영역(83c)에는 제1 내지 제4 컬럼블럭(935~938)이 포함될 수 있다. 제1 내지 제4 컬럼블럭(935~938)중 어느 하나에 포함된 메모리셀의 불량 여부는 컬럼리던던시테스트신호(TYRED)가 인에이블된 상태에서 제2 어드레스그룹(ADD2<1:N>)의 논리레벨조합에 따라 컬럼래치데이터(YLD<1:K>)중 어느 하나에 포함될 수 있다. 예를 들어, 제2 어드레스그룹(ADD2<1:N>)의 제1 논리레벨조합에 따라 제1 컬럼블럭(935)에 포함된 메모리셀의 불량 여부에 대한 정보가 컬럼래치데이터(YLD<1>)에 포함되고, 제2 어드레스그룹(ADD2<1:N>)의 제2 논리레벨조합에 따라 제2 컬럼블럭(936)에 포함된 메모리셀의 불량 여부에 대한 정보가 컬럼래치데이터(YLD<2>)에 포함될 수 있다.

크로스리던던시영역(84c)에는 제5 및 제6 로우블럭(941, 942)과 제5 및 제6 컬럼블럭(943, 944)이 포함될 수 있다. 제5 및 제6 로우블럭(941, 942)중 어느 하나에 포함된 메모리셀의 불량 여부는 로우리던던시테스트신호(TXRED) 및 컬럼리던던시테스트신호(TYRED)가 인에이블되고, 제1 선택테스트신호(TSEL1)가 로직로우레벨, 제2 선택테스트신호(TSEL2)가 로직하이레벨로 설정된 상태에서 제1 어드레스그룹(ADD1<1:M>)의 논리레벨조합에 따라 로우래치데이터(XLD<1:J>)중 어느 하나에 포함될 수 있다. 예를 들어, 제1 어드레스그룹(ADD1<1:M>)의 제1 논리레벨조합에 따라 제5 로우블럭(941)에 포함된 메모리셀의 불량 여부에 대한 정보가 로우래치데이터(XLD<1>)에 포함되고, 제1 어드레스그룹(ADD1<1:M>)의 제2 논리레벨조합에 따라 제6 로우블럭(942)에 포함된 메모리셀의 불량 여부에 대한 정보가 로우래치데이터(XLD<2>)에 포함될 수 있다. 제5 및 제6 컬럼블럭(943, 944)중 어느 하나에 포함된 메모리셀의 불량 여부는 로우리던던시테스트신호(TXRED) 및 컬럼리던던시테스트신호(TYRED)가 인에이블되고, 제1 선택테스트신호(TSEL1)가 로직로우레벨, 제2 선택테스트신호(TSEL2)가 로직하이레벨로 설정된 상태에서 제2 어드레스그룹(ADD2<1:N>)의 논리레벨조합에 따라 컬럼래치데이터(YLD<1:K>)중 어느 하나에 포함될 수 있다. 예를 들어, 제2 어드레스그룹(ADD2<1:N>)의 제1 논리레벨조합에 따라 제5 컬럼블럭(943)에 포함된 메모리셀의 불량 여부에 대한 정보가 컬럼래치데이터(YLD<1>)에 포함되고, 제2 어드레스그룹(ADD2<1:N>)의 제2 논리레벨조합에 따라 제6 컬럼블럭(944)에 포함된 메모리셀의 불량 여부에 대한 정보가 컬럼래치데이터(YLD<2>)에 포함될 수 있다.

이상 살펴본 바와 같이 구성된 반도체장치의 럽쳐동작을 도 12 및 도 13을 참고하여 설명하되, 로우리던던시영역의 메모리셀에 대한 럽쳐동작이 수행되는 경우와 컬럼리던던시영역의 메모리셀에 대한 럽쳐동작이 수행되는 경우를 나누어 살펴보면 다음과 같다.

도 12에 도시된 바와 같이, 패키지상태에서 로우리던던시 영역에 대한 셀프럽쳐 테스트가 수행되는 경우 T11 시점에서 셀프럽쳐테스트신호(TSR)가 로직로우레벨에서 로직하이레벨로 천이하고, T12 시점에서 패키지테스트신호(TPKG) 및 로우리던던시테스트신호(TXRED)가 로직로우레벨에서 로직하이레벨로 천이한다. T12~T13 구간에서 제1 어드레스그룹(ADD1<1:M>)의 제1 논리레벨조합에 대응하는 제1 로우블럭에 포함된 메모리셀의 불량을 판단하기 위해 제1 로우래치선택신호(XL_SEL<1>)가 로직하이레벨로 인에이블된다. T13~T14 구간에서 제1 어드레스그룹(ADD1<1:M>)의 제2 논리레벨조합에 대응하는 제2 로우블럭에 포함된 메모리셀의 불량을 판단하기 위해 제2 로우래치선택신호(XL_SEL<2>)가 로직하이레벨로 인에이블된다. T14~T15 구간에서 제1 어드레스그룹(ADD1<1:M>)의 제3 논리레벨조합에 대응하는 제3 로우블럭에 포함된 메모리셀의 불량을 판단하기 위해 제3 로우래치선택신호(XL_SEL<3>)가 로직하이레벨로 인에이블된다. T15~T16 구간에서 제1 어드레스그룹(ADD1<1:M>)의 제4 논리레벨조합에 대응하는 제4 로우블럭에 포함된 메모리셀의 불량을 판단하기 위해 제4 로우래치선택신호(XL_SEL<4>)가 로직하이레벨로 인에이블된다. T12~T13 구간에서 제1 로우블럭 내에 존재하는 적어도 하나의 불량 메모리셀에 기인하여 로우합성데이터(XD_SUM)가 로직로우레벨을 갖는 경우, 내부럽쳐신호(IRUP)는 럽쳐개시신호(RSTRP)의 펄스가 입력되는 시점부터 럽쳐종료신호(RENDP)의 펄스가 입력되는 시점까지의 구간동안 럽쳐 동작을 위해 로직하이레벨로 인에이블된다. T14~T15 구간에서 제3 로우블럭 내에 존재하는 적어도 하나의 불량 메모리셀에 기인하여 로우합성데이터(XD_SUM)가 로직로우레벨을 갖는 상태에서 로우리던던시에 대한 리페어동작이 수행되었던 경우 로직하이레벨의 래치출력신호(LATEND) 및 로우리페어데이터(FXD)에 의해 럽쳐차단신호(R_DISB)는 로직로우레벨로 인에이블되고, 내부럽쳐신호(IRUP)는 로직로우레벨로 디스에이블되어 럽쳐동작이 차단된다.

도 13에 도시된 바와 같이, 패키지상태에서 컬럼리던던시 영역에 대한 셀프럽쳐 테스트가 수행되는 경우 T21 시점에서 셀프럽쳐테스트신호(TSR)가 로직로우레벨에서 로직하이레벨로 천이하고, T22 시점에서 패키지테스트신호(TPKG) 및 컬럼리던던시테스트신호(TYRED)가 로직로우레벨에서 로직하이레벨로 천이한다. T22~T23 구간에서 제2 어드레스그룹(ADD2<1:N>)의 제1 논리레벨조합에 대응하는 제1 컬럼블럭에 포함된 메모리셀의 불량을 판단하기 위해 제1 컬럼래치선택신호(YL_SEL<1>)가 로직하이레벨로 인에이블된다. T23~T24 구간에서 제2 어드레스그룹(ADD2<1:N>)의 제2 논리레벨조합에 대응하는 제2 컬럼블럭에 포함된 메모리셀의 불량을 판단하기 위해 제2 컬럼래치선택신호(YL_SEL<2>)가 로직하이레벨로 인에이블된다. T24~T25 구간에서 제2 어드레스그룹(ADD2<1:N>)의 제3 논리레벨조합에 대응하는 제3 컬럼블럭에 포함된 메모리셀의 불량을 판단하기 위해 제3 컬럼래치선택신호(YL_SEL<3>)가 로직하이레벨로 인에이블된다. T25~T26 구간에서 제2 어드레스그룹(ADD2<1:N>)의 제4 논리레벨조합에 대응하는 제4 컬럼블럭에 포함된 메모리셀의 불량을 판단하기 위해 제4 컬럼래치선택신호(YL_SEL<4>)가 로직하이레벨로 인에이블된다. T22~T23 구간에서 제1 컬럼블럭에 불량이 발생되어 컬럼합성데이터(YD_SUM)가 로직로우레벨을 갖는 경우 내부럽쳐신호(IRUP)는 럽쳐개시신호(RSTRP)의 펄스가 입력되는 시점부터 럽쳐종료신호(RENDP)의 펄스가 입력되는 시점까지의 구간동안 럽쳐 동작을 위해 로직하이레벨로 인에이블된다. T24~T25 구간에서 제3 컬럼블럭 내에 존재하는 적어도 하나의 불량 메모리셀에 기인하여 컬럼합성데이터(YD_SUM)가 로직로우레벨을 갖는 상태에서 컬럼리던던시에 대한 리페어동작이 수행되었던 경우 로직하이레벨의 래치출력신호(LATEND) 및 컬럼리페어데이터(FYD)에 의해 럽쳐차단신호(R_DISB)는 로직로우레벨로 인에이블되고, 내부럽쳐신호(IRUP)는 로직로우레벨로 디스에이블되어 럽쳐동작이 차단된다.

앞서, 도 1 내지 도 13에서 살펴본 반도체장치는 메모리시스템, 그래픽시스템, 컴퓨팅시스템 및 모바일시스템 등을 포함하는 전자시스템에 적용될 수 있다. 예를 들어, 도 14를 참고하면 본 발명의 일 실시예에 따른 전자시스템(1000)은 데이터저장부(1001), 메모리컨트롤러(1002), 버퍼메모리(1003) 및 입출력인터페이스(1004)를 포함할 수 있다.

데이터저장부(1001)는 메모리컨트롤러(1002)로부터의 제어신호에 따라 메모리컨트롤러(1002)로부터 인가되는 데이터를 저장하고 저장된 데이터를 판독하여 메모리컨트롤러(1002)에 출력한다. 데이터저장부(1001)는 도 1에 도시된 반도체장치를 포함할 수 있다. 한편, 데이터저장부(1001)는 전원이 차단되어도 데이터를 잃지 않고 계속 저장할 수 있는 비휘발성 메모리를 포함할 수 있다. 비휘발성 메모리는 플래쉬 메모리(Nor Flash Memory, NAND Flash Memory), 상변환 메모리(Phase Change Random Access Memory; PRAM), 저항 메모리(Resistive Random Access Memory;RRAM), 스핀 주입자화반전 메모리(Spin Transfer Torque Random Access Memory; STTRAM), 자기메모리(Magnetic Random Access Memory; MRAM)로 구현될 수 있다.

메모리컨트롤러(1002)는 입출력인터페이스(1004)를 통해 외부기기(호스트 장치)로부터 인가되는 명령어를 디코딩하고 디코딩된 결과에 따라 데이터저장부(1001) 및 버퍼메모리(1003)에 대한 데이터 입출력을 제어한다. 도 14에서는 메모리컨트롤러(1002)가 하나의 블록으로 표시되었으나, 메모리컨트롤러(1002)는 데이터저장부(1001)를 제어하기 위한 컨트롤러와 휘발성 메모리인 버퍼메모리(1003)를 제어하기 위한 컨트롤러가 독립적으로 구성될 수 있다.

버퍼메모리(1003)는 메모리컨트롤러(1002)에서 처리할 데이터 즉 데이터저장부(1001)에 입출력되는 데이터를 임시적으로 저장할 수 있다. 버퍼메모리(1003)는 제어신호에 따라 메모리컨트롤러(1002)에서 인가되는 데이터(DATA)를 저장할 수 있다. 버퍼메모리(1003)는 저장된 데이터를 판독하여 메모리컨트롤러(1002)에 출력한다. 버퍼메모리(1003)는 DRAM(Dynamic Random Access Memory), Moblie DRAM, SRAM(Static Random Access Memory) 등의 휘발성 메모리를 포함할 수 있다.

입출력인터페이스(1004)는 메모리컨트롤러(1002)와 외부기기(호스트) 사이의 물리적 연결을 제공하여 메모리컨트롤러(1002)가 외부기기로부터 데이터 입출력을 위한 제어신호를 수신하고 외부기기와 데이터를 교환할 수 있도록 해준다. 입출력인터페이스(1004)는 USB, MMC, PCI-E, SAS, SATA, PATA, SCSI, ESDI, 및 IDE 등과 같은 다양한 인터페이스 프로토콜들 중 하나를 포함할 수 있다.

전자시스템(1000)은 호스트 장치의 보조 기억장치 또는 외부 저장장치로 사용될 수 있다. 전자시스템(1000)은 고상 디스크(Solid State Disk; SSD), USB 메모리(Universal Serial Bus Memory), 씨큐어 디지털 카드(Secure Digital; SD), 미니 씨큐어 디지털 카드(mini Secure Digital card; mSD), 마이크로 씨큐어 디지털 카드(micro SD), 고용량 씨큐어 디지털 카드(Secure Digital High Capacity; SDHC), 메모리 스틱 카드(Memory Stick Card), 스마트 미디어 카드(Smart Media Card; SM), 멀티 미디어 카드(Multi Media Card; MMC), 내장 멀티 미디어 카드(Embedded MMC; eMMC), 컴팩트 플래시 카드(Compact Flash; CF) 등을 포함할 수 있다.

1:불량정보생성회로 2: 로우래치데이터생성회로
3: 로우데이터합성회로 4: 컬럼래치데이터생성회로
5: 컬럼데이터합성회로 6: 럽쳐차단신호생성회로
7: 럽쳐신호생성회로 11: 반전신호생성회로
12: 제1 신호합성부 13: 제2 신호합성부
14: 제어신호생성회로 15: 선택신호생성부
16: 전송데이터생성회로 17: 불량정보선택출력회로
21: 로우래치선택신호생성회로 22: 로우래치회로
221: 로우풀업구동회로 222: 로우풀다운구동회로
223: 로우래치출력부 41: 컬럼래치선택신호생성회로
42: 컬럼래치회로 421: 컬럼풀업구동회로
422: 컬럼풀다운구동회로 423: 컬럼래치출력부
61: 로우차단신호생성회로 62: 컬럼차단신호생성회로
63: 차단신호합성회로 71: 제1 입력펄스생성회로
72: 제2 입력펄스생성회로 73: 럽쳐신호출력회로

Claims

제1 리던던시영역에 포함된 메모리셀들의 불량 여부에 대한 정보를 포함하는 제1 불량정보를 생성하는 불량정보생성회로;
제1 어드레스그룹의 논리레벨조합에 대응되는 제1 블럭에 대한 제1 래치데이터에 상기 제1 불량정보를 포함시키고 상기 제1 불량정보를 포함하는 상기 제1 래치데이터를 출력하는 제1 래치데이터생성회로;
상기 제1 래치데이터생성회로로부터 출력되는 상기 제1 래치데이터로부터 제1 합성데이터를 생성하는 제1 데이터합성회로; 및
상기 제1 합성데이터에 응답하여 상기 제1 블럭에 대한 리페어 동작의 수행 여부에 따라 상기 제1 블럭에 대한 럽쳐 동작을 차단하는 럽쳐차단신호를 생성하는 럽쳐차단신호생성회로를 포함하는 반도체장치.
◈청구항 2은(는) 설정등록료 납부시 포기되었습니다.◈

제 1 항에 있어서, 상기 제1 래치데이터생성회로는
상기 제1 어드레스그룹을 디코딩하여 제1 래치선택신호를 생성하는 제1 래치선택신호생성회로; 및
상기 제1 래치선택신호에 응답하여 상기 제1 불량정보를 래치하고, 상기 제1 래치데이터를 생성하여 출력하는 제1 래치회로를 포함하는 반도체장치.
◈청구항 3은(는) 설정등록료 납부시 포기되었습니다.◈

제 2 항에 있어서, 상기 제1 래치회로는
상기 제1 래치선택신호 및 상기 제1 불량정보에 응답하여 내부노드를 구동하는 제1 구동회로; 및
상기 내부노드의 신호를 래치하고, 상기 제1 래치선택신호에 응답하여 상기 내부노드의 신호를 버퍼링하여 상기 제1 래치데이터로 출력하는 제1 래치출력부를 포함하는 반도체장치.
◈청구항 4은(는) 설정등록료 납부시 포기되었습니다.◈

제 1 항에 있어서, 상기 럽쳐 차단신호생성회로는
래치출력신호, 제1 리페어데이터 및 상기 제1 합성데이터에 따라 제1 차단신호를 생성하는 제1 차단신호생성회로; 및
상기 제1 차단신호에 응답하여 상기 럽쳐차단신호를 생성하는 차단신호합성회로를 포함하는 반도체장치.
◈청구항 5은(는) 설정등록료 납부시 포기되었습니다.◈

제 4 항에 있어서,
상기 제1 리페어데이터는 상기 제1 블럭에 대한 리페어 동작의 수행 여부에 대한 정보를 포함하고,
상기 제1 리페어데이터는 상기 래치출력신호가 인에이블된 상태에서 상기 제1 차단신호생성회로에 입력되는 반도체장치.
◈청구항 6은(는) 설정등록료 납부시 포기되었습니다.◈

제 1 항에 있어서,
상기 럽쳐차단신호, 럽쳐개시신호, 럽쳐종료신호 및 마스크신호에 응답하여 내부럽쳐신호를 생성하는 럽쳐신호생성회로를 더 포함하는 반도체장치.
◈청구항 7은(는) 설정등록료 납부시 포기되었습니다.◈

제 6 항에 있어서, 상기 내부럽쳐신호는 상기 럽쳐개시신호 및 상기 럽쳐종료신호에 의해 설정되는 구간동안 럽쳐동작을 위해 인에이블되되, 상기 내부럽쳐신호는 상기 럽쳐차단신호 또는 상기 마스크신호가 인에이블되는 경우 디스에이블 상태를 유지하는 반도체장치.
◈청구항 8은(는) 설정등록료 납부시 포기되었습니다.◈

제 1 항에 있어서, 상기 불량정보생성회로는 제2 리던던시영역에 포함된 메모리셀들의 불량 여부에 대한 정보를 포함하는 제2 불량정보를 생성하되, 상기 제1 리던던시영역은 컬럼리던던시영역이고, 상기 제2 리던던시영역은 로우리던던시영역인 반도체장치.
◈청구항 9은(는) 설정등록료 납부시 포기되었습니다.◈

제 8 항에 있어서,
제2 어드레스그룹의 논리레벨조합에 대응되는 제2 블럭에 대한 제2 래치데이터에 상기 제2 불량정보를 포함시키어 출력하는 제2 래치데이터생성회로; 및
상기 제2 래치데이터생성회로로부터 출력되는 상기 제2 래치데이터로부터 제2 합성데이터를 생성하는 제2 데이터합성회로를 더 포함하는 반도체장치.
◈청구항 10은(는) 설정등록료 납부시 포기되었습니다.◈

제 9 항에 있어서, 상기 럽쳐차단신호생성회로의 상기 럽쳐차단신호는 상기 제2 합성데이터에 응답하여 상기 제2 블럭에 대한 리페어 동작의 수행 여부에 따라 상기 제2 블럭에 대한 럽쳐 동작을 차단하기 위하여 생성되는 반도체장치.
컬럼리던던시영역, 로우리던던시영역 및 크로스리던던시영역에 포함된 메모리셀들의 불량 여부에 대한 정보를 포함하는 로우불량정보 및 컬럼불량정보를 생성하는 불량정보생성회로;
제1 어드레스그룹의 논리레벨조합에 대응되는 로우블럭에 대한 로우래치데이터에 상기 로우불량정보를 포함시키어 출력하는 로우래치데이터생성회로;
제2 어드레스그룹의 논리레벨조합에 대응되는 컬럼블럭의 컬럼래치데이터에 상기 컬럼불량정보를 포함시키어 출력하는 컬럼래치데이터생성회로; 및
상기 로우래치데이터로부터 생성되는 로우합성데이터 및 상기 컬럼래치데이터로부터 생성되는 컬럼합성데이터에 응답하여 상기 로우블럭 또는 상기 컬럼블럭에 대한 리페어 동작의 수행 여부에 따라 럽쳐 동작을 차단하는 럽쳐차단신호를 생성하는 럽쳐차단신호생성회로를 포함하는 반도체장치.
◈청구항 12은(는) 설정등록료 납부시 포기되었습니다.◈

제 11 항에 있어서, 상기 불량정보생성회로는
상기 로우리던던시영역에 대한 셀프럽쳐테스트가 수행되는 경우 상기 로우불량정보를 생성하고, 상기 컬럼리던던시영역에 대한 셀프럽쳐테스트가 수행되는 경우 상기 컬럼불량정보를 생성하고, 상기 크로스리던던시영역에 대한 셀프럽쳐테스트가 수행되는 경우 상기 로우불량정보 및 상기 컬럼불량정보 중 적어도 하나를 생성하는 반도체장치.
◈청구항 13은(는) 설정등록료 납부시 포기되었습니다.◈

제 11 항에 있어서, 상기 불량정보생성회로는
로우리던던시테스트신호 및 컬럼리던던시테스트신호를 합성하여 생성된 제1 합성테스트신호에 응답하여 제1 선택테스트신호 및 제2 선택테스트신호로부터 제어신호를 생성하는 제어신호생성회로;
상기 제1 합성테스트신호에 응답하여 상기 제어신호, 상기 로우리던던시테스트신호 및 상기 컬럼리던던시테스트신호로부터 로우선택신호 및 컬럼선택신호를 생성하는 선택신호생성부; 및
상기 로우선택신호 및 상기 컬럼선택신호에 응답하여 전송데이터를 버퍼링하여 상기 로우불량정보 및 상기 컬럼불량정보를 생성하는 불량정보선택출력회로를 포함하는 반도체장치.
◈청구항 14은(는) 설정등록료 납부시 포기되었습니다.◈

제 11 항에 있어서, 상기 크로스리던던시영역은 상기 로우블럭 및 상기 컬럼블럭 중 적어도 하나를 포함하는 반도체장치.
◈청구항 15은(는) 설정등록료 납부시 포기되었습니다.◈

제 11 항에 있어서, 상기 로우래치데이터생성회로는
상기 제1 어드레스그룹을 디코딩하여 로우래치선택신호를 생성하는 로우래치선택신호생성회로; 및
상기 로우래치선택신호에 응답하여 상기 로우불량정보를 래치하고, 상기 로우래치데이터를 생성하여 출력하는 로우래치회로를 포함하는 반도체장치.
◈청구항 16은(는) 설정등록료 납부시 포기되었습니다.◈

제 11 항에 있어서, 상기 컬럼래치데이터생성회로는
상기 제2 어드레스그룹을 디코딩하여 컬럼래치선택신호를 생성하는 컬럼래치선택신호생성회로; 및
상기 컬럼래치선택신호에 응답하여 상기 컬럼불량정보를 래치하고, 상기 컬럼래치데이터를 생성하여 출력하는 컬럼래치회로를 포함하는 반도체장치.
◈청구항 17은(는) 설정등록료 납부시 포기되었습니다.◈

제 11 항에 있어서, 상기 럽쳐차단신호생성회로는
래치출력신호, 로우리페어데이터 및 상기 로우합성데이터에 따라 로우차단신호를 생성하는 로우차단신호생성회로
상기 래치출력신호, 컬럼리페어데이터 및 상기 컬럼합성데이터에 따라 컬럼차단신호를 생성하는 컬럼차단신호생성회로; 및
상기 로우차단신호 및 상기 컬럼차단신호에 응답하여 상기 럽쳐차단신호를 생성하는 차단신호합성회로를 포함하는 반도체장치.
◈청구항 18은(는) 설정등록료 납부시 포기되었습니다.◈

제 17 항에 있어서,
상기 로우리페어데이터는 상기 로우블럭에 대한 상기 리페어 동작의 수행 여부에 대한 정보를 포함하고,
상기 로우리페어데이터는 상기 래치출력신호가 인에이블된 상태에서 상기 로우차단신호생성회로에 입력되는 반도체장치.
◈청구항 19은(는) 설정등록료 납부시 포기되었습니다.◈

제 17 항에 있어서, 상기
컬럼리페어데이터는 상기 컬럼블럭에 대한 상기 리페어 동작의 수행 여부에 대한 정보를 포함하고,
상기 컬럼리페어데이터는 상기 래치출력신호가 인에이블된 상태에서 상기 컬럼차단신호생성회로에 입력되는 반도체장치.
◈청구항 20은(는) 설정등록료 납부시 포기되었습니다.◈

제 11 항에 있어서,
상기 럽쳐차단신호, 럽쳐개시신호, 럽쳐종료신호 및 마스크신호에 응답하여 내부럽쳐신호를 생성하는 럽쳐신호생성회로를 더 포함하는 반도체장치.