KR102457271B1 - 반도체 발광소자용 지지 기판을 제조하는 방법 - Google Patents

반도체 발광소자용 지지 기판을 제조하는 방법 Download PDF

Info

Publication number
KR102457271B1
KR102457271B1 KR1020210027995A KR20210027995A KR102457271B1 KR 102457271 B1 KR102457271 B1 KR 102457271B1 KR 1020210027995 A KR1020210027995 A KR 1020210027995A KR 20210027995 A KR20210027995 A KR 20210027995A KR 102457271 B1 KR102457271 B1 KR 102457271B1
Authority
KR
South Korea
Prior art keywords
conductive foil
electrode
light emitting
emitting device
foil electrode
Prior art date
Application number
KR1020210027995A
Other languages
English (en)
Other versions
KR20220124421A (ko
Inventor
송준오
Original Assignee
웨이브로드 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 웨이브로드 주식회사 filed Critical 웨이브로드 주식회사
Priority to KR1020210027995A priority Critical patent/KR102457271B1/ko
Priority to PCT/KR2022/002999 priority patent/WO2022186621A1/ko
Publication of KR20220124421A publication Critical patent/KR20220124421A/ko
Application granted granted Critical
Publication of KR102457271B1 publication Critical patent/KR102457271B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)
  • Fastening Of Light Sources Or Lamp Holders (AREA)

Abstract

본 개시는 제1 전극 및 제2 전극을 구비하는 반도체 발광소자를 지지하는 반도체 발광소자용 지지 기판에 있어서, 상면과 하면을 구비하며, 상면에서 반도체 발광소자를 지지하는 몸체; 몸체에 매입되어 있는 제1 도전성 포일 전극과 제2 도전성 포일 전극; 상면으로부터 각각 제1 도전성 포일 전극과 제2 도전성 포일 전극으로 이어져 있는 제1 상부홈과 제2 상부홈; 하면으로부터 각각 제1 도전성 포일 전극과 제2 도전성 포일 전극으로 이어져 있는 제1 하부홈과 제2 하부홈; 그리고, 각각이 제1 도전성 포일 전극과 제2 도전성 포일 전극으로부터 제1 하부홈과 제2 하부홈을 거쳐 하면으로 이어져 있는 제1 확장 전극과 제2 확장 전극;을 포함하는 반도체 발광소자용 지지 기판에 관한 것이다.

Description

반도체 발광소자용 지지 기판을 제조하는 방법{METHOD OF MANUFACTURING A SUPPORTING SUBSTRATE FOR LIGHT EMITTING DEVICE}
본 개시(Disclosure)는 전체적으로 반도체 발광소자용 지지 기판에 관한 것으로, 특히 200㎛x200㎛ 이하의 미니 및 마이크로 엘이디 칩을 지지하는 기판에 관한 것이다.
여기서는, 본 개시에 관한 배경기술이 제공되며, 이들이 반드시 공지기술을 의미하는 것은 아니다(This section provides background information related to the present disclosure which is not necessarily prior art).
도 1은 국제 공개특허공보 WO2019-013469호에 제시된 마이크로 엘이디 패키지의 일 예를 나타내는 도면으로서, 마이크로 엘이디 패키지(14)는 적색 엘이디 칩(R), 녹색 엘이디 칩(G) 및 청색 엘이디 칩(B)을 포함하며, 또한 엘이디 칩(R,G,B)을 고정하고 보호하는 상부 몰딩부(130)를 포함한다. 각각의 엘이디 칩(R,G,B)은 2개의 전극(P)이 하방을 향하는 플립 칩으로 구성되며, 2개의 전극(P)의 반대 측에 위치하는 성장 기판(S)을 통해 발광부(E)에서 생성된 빛을 방출한다. 마이크로 엘이디 패키지(14)는 솔더(150)를 통해 회로 기판(160: 예: PCB, 복수의 픽셀을 구비하는 패널)에 장착될 수 있다. 마이크로 엘이디 패키지(14)는 하나의 패키지(R,G,B 엘이디 칩으로 구성)가 회로 기판(160)에 장착되거나, 도시된 바와 같이, 복수의 패키지가 한번에 회로 기판(160)에 장착될 수도 있다. 엘이디 칩이 200㎛ 이하, 100㎛ 이하, 수십 ㎛에 이르는 작은 크기로 소형화함에 따라 2개의 전극(P) 사이의 폭도 좁아져서 전극(P)을 직접 회로 기판(160)에 부착하기는 어려우며, 도시된 바와 같이, 마이크로 엘이디 패키지(14)는 하부 몰딩부(140)와 확장 전극(142)을 더 구비한다. 확장 전극(142)을 구비함으로써, 회로 기판(160)의 배선 구조에 제약받지 않고, 마이크로 엘이디 패키지(14)를 구현할 수 있게 된다. 확장 전극(142)은 하부 몰딩부(140)를 관통하여 전극(P)과 전기적으로 연결되어 있다. 상부 몰딩부(130)가 투명 재질인 경우에, 하부 몰딩부(140)는 불투명 재질로 형성될 수 있으며, 상부 몰딩부(130)가 백색 또는 흑색으로 불투명 재질인 경우에, 하부 몰딩부(140)는 상부 몰딩부(130)와 동일한 재질로 일체로 형성될 수 있다. 몰딩하는 방법으로는 전사 몰딩(transfer molding), 인젝션 몰딩(injection molding), 응축 몰딩(Compression molding) 등이 사용될 수 있으며, 몰딩 재료로는 에폭시(Epoxy)계 또는 실리콘계 수지(resin) 등이 사용될 수 있다.
한편 확장 전극(142)을 하부 몰딩부(140)에 안정적으로 형성하는 것이 쉽지 않은데, 미국 공개특허공보 US2019-0229230호, 국제 공개특허공보 WO202-0262957호에는 투명 기판에 홈을 형성하고, 1) 도금, 2) 도전성 물질의 삽입, 3) 도전성 물질의 압입 등의 방법을 통해 확장 전극 내지 배선 전극을 형성하는 방법이 제시되어 있으며, 국제 공개특허공보 WO2020-139022호에는 수지로 된 기판에 LDS(Laser Direct Structure) 또는 LDI(Laser Direct Imaging) 기술을 이용하여 홀을 형성하고, 여기에, 무전해도금, 전해도금 등을 통해 확장 전극을 형성하는 방법이 제시되어 있다.
본 개시에 있어서, 하부 몰딩부(140)와 확장 전극(142)을 지지 기판이라 칭하며, 이하, 지지 기판과 이를 제조하는 방법을 제시한다.
이에 대하여 '발명을 실시하기 위한 구체적인 내용'의 후단에 기술한다.
여기서는, 본 개시의 전체적인 요약(Summary)이 제공되며, 이것이 본 개시의 외연을 제한하는 것으로 이해되어서는 아니된다(This section provides a general summary of the disclosure and is not a comprehensive disclosure of its full scope or all of its features).
본 개시에 따른 일 태양에 의하면(According to one aspect of the present disclosure), 제1 전극 및 제2 전극을 구비하는 반도체 발광소자를 지지하는 반도체 발광소자용 지지 기판에 있어서, 상면과 하면을 구비하며, 상면에서 반도체 발광소자를 지지하는 몸체; 몸체에 매입되어 있는 제1 도전성 포일 전극과 제2 도전성 포일 전극; 상면으로부터 각각 제1 도전성 포일 전극과 제2 도전성 포일 전극으로 이어져 있는 제1 상부홈과 제2 상부홈; 하면으로부터 각각 제1 도전성 포일 전극과 제2 도전성 포일 전극으로 이어져 있는 제1 하부홈과 제2 하부홈; 그리고, 각각이 제1 도전성 포일 전극과 제2 도전성 포일 전극으로부터 제1 하부홈과 제2 하부홈을 거쳐 하면으로 이어져 있는 제1 확장 전극과 제2 확장 전극;을 포함하는 반도체 발광소자용 지지 기판이 제공된다.
이에 대하여 '발명을 실시하기 위한 구체적인 내용'의 후단에 기술한다.
도 1은 국제 공개특허공보 WO2019-013469호에 제시된 마이크로 엘이디 패키지의 일 예를 나타내는 도면,
도 3 내지 도 6은 본 개시에 따른 지지 기판의 제조하는 방법의 일 예를 나타내는 도면,
도 7은 본 개시에 따른 지지 기판에 반도체 발광소자를 장착하는 방법의 일 예를 나타내는 도면.
이하, 본 개시를 첨부된 도면을 참고로 하여 자세하게 설명한다(The present disclosure will now be described in detail with reference to the accompanying drawing(s)).
도 2는 본 개시에 따른 반도체 발광소자용 지지 기판의 일 예를 나타내는 도면으로서, 지지 기판(60)이 엘이디 칩(20)을 지지하는 형태를 나타낸다. 엘이디 칩(20)은 제1 반도체 영역(1; 예: n형 GaN), 전자와 정공의 재결합을 통해 빛을 생성하는 활성 영역(2; 예: InGaN/(In)GaN MQWs) 및 제2 반도체 영역(3; 예: p형 GaN)을 구비하는 발광부(4), 제1 반도체 영역(1)과 전기적으로 연결된 제1 전극(5) 그리고 제2 반도체 영역(2)과 전기적으로 연결된 제2 전극(6)을 포함하며, 발광부(4)를 지지하는 기판(G)을 추가로 구비할 수 있고, 적어도 제2 반도체 영역(3) 위에 절연 보호막(10; 예: SiO2)을 구비하는 것이 일반적이다. 엘이디 칩(20)은 플립 칩일 수 있으며, 이 때 활성 영역(2)에서 생성된 빛을 기판(G) 측으로의 반사하기 위해 제1 전극(5) 및 제2 전극(6)이 반사율이 높은 금속(예: Ag, Al)을 포함하거나, 절연 보호막(10)이 DBR과 같은 반사막 구조를 가질 수 있다. 엘이디 칩(20)이 청색 또는 녹색을 발광하는 경우에 발광부(4)는 AlGaInN 물질로 이루어지며, 적색을 발광하는 경우에 AlGaInP 물질로 이루어질 수 있다.
지지 기판(60)은 몸체(61), 제1 확장 전극(62), 제2 확장 전극(63), 제1 도전성 포일 전극(64a) 및 제2 도전성 포일 전극(64b)을 포함한다.
몸체(61)는 상면(61a)과 하면(61b)을 구비하고, 상면(61a)에서 엘이디 칩(20)을 지지하며, EMC, SMC, PI, BT resin과 같은 수지 물질로 이루어질 수 있고, 도전성 포일 전극(64a,64b)을 둘러싸고 있으며, 도전성 포일 전극(64a,64b)을 기준으로 상측에 제1 상부홈(65a)과 제2 상부홈(66a)을 구비하고, 도전성 포일 전극(64a,64b)을 기준으로 하측에 제1 하부홈(65b)과 제2 하부홈(66b)을 구비한다. 제1 상부홈(65a)과 제2 상부홈(66a) 각각에 제1 전극(5) 및 제2 전극(6)과의 전기적 및 기계적 접합을 위한 접착제(예: 솔더)가 수용될 수 있다.
제1 확장 전극(62)과 제2 확장 전극(63) 각각은 제1 하부홈(65b) 및 제2 하부홈(66b)을 통해 도전성 포일 전극(64a,64b)로부터 몸체(61)의 하면(61b)으로 이어져 있다. 제1 확장 전극(62)과 제2 확장 전극(63)은 제1 전극(5) 및 제2 전극(6)이 커버하는 폭보다 넓은 폭을 커버하는 형태를 가짐으로써, 엘이디 칩(20)의 사이즈가 200㎛x200㎛ 이하인 경우에도, 엘이디 칩(20)이 제1 전극(5) 및 제2 전극(6)에 제약되지 않고 회로 기판(160: 도 1 참조)에 장착될 수 있게 된다. 바람직하게는, 제1 확장 전극(62) 및 제2 확장 전극(63) 각각은 몸체(61)와의 접착성이 좋은 내부 확장 전극(65a,66a)과 회로 기판(160; 도 1 참조)과 같은 외부 기판과 결합시 본딩 패드로서 결합력이 좋은 본딩 확장 전극(65b,66b)을 포함한다.
도전성 포일 전극(64a,64b)은 몸체(61)에 매입(embedded)되어 있으며, 상부홈(65a,66a)과 하부홈(65b,66b) 사이에 위치하여 몸체(61) 내에 형성되는 확장 전극(65,66)의 길이를 단축시키고, 도전성을 가져서 확장 전극(65,66)의 형성을 용이하게 할 뿐만 아니라, 몸체(61)에 매입된 형태이므로 몸체(61) 내에 형성되는 전기적 통로의 이탈을 방지하도록 역할하여, 확장 전극(65,66)의 전기적 안정성을 보장한다. 그 두께는 엘이디 칩(20)의 크기와 몸체(61)의 두께에 따라 달라질 수 있으며, 200㎛x200㎛ 이하의 미니 및 마이크로 엘이디 칩(20)인 경우에 50㎛를 넘지 않는 두께로 형성될 수 있다. 재질은 도전성을 가지며, 포일(foil) 내지 시트(sheet)로 만들 수 있다면 특별히 제한되지 않으나, 확장 전극(65,66)과의 전기적 및 기계적 연결을 고려할 때, 금속성 물질로 이루어지는 것이 바람직하며, 특히 엘이디 칩(20)을 전사하는 공정에서, 공정의 안정성 위해, 자성(Magnetic Properties)을 띠는 금속(예: Fe, Co, Ni 중 하나 또는 이들의 합금/고용체, 또는 Invar)으로 이루어지는 것이 바람직하다. 몸체(61)는 30~500㎛ 정도의 두께를 가질 수 있다.
도 3 내지 도 6은 본 개시에 따른 지지 기판의 제조하는 방법의 일 예를 나타내는 도면이다.
먼저, 도 3(a)에 도시된 바와 같이, 임시 기판(T1)을 준비하고, 접착 및 분리층(90)을 통해 도전성 포일(64)을 결합한다. 임시 기판(T1)은 예를 들어, 사파이어 기판, 유리 기판, 세라믹 기판, 금속 시트 기판으로 이루어질 수 있으며, 접착 및 분리 층(90)은 0.1~20㎛ 두께의 SU-8, BCB, PMMA, 열경화성 폴리머(Thermosetting Polymer) 등으로 이루어질 수 있다.
다음으로, 도 3(b)에 도시된 바와 같이, 포토리소그라피 공정을 거쳐, 패턴화된 마스크(91)를 형성한다. 마스크(91)는 PR로 형성될 수 있으며, 패턴의 모양과 크기는 제1 전극(5)과 제2 전극(6)의 형상과 동일 또는 유사한 크기와 모양을 가질 수 있으며, 주로 사각형의 형태를 가진다.
다음으로, 도 3(c)에 도시된 바와 같이, 도전성 포일(64)을 식각(Etching)하여 도전성 포일 전극(64a,64b)을 형성한다. 도전성 포일(64)이 Invar, Fe과 같은 금속성 물질로 이루어질 때, 습식 식각(Wet Etching)을 통해 패터닝하는 것이 가능하다.
다음으로, 도 3(d)에 도시된 바와 같이, 접착 및 분리 층(90)을 패터닝한다. 접착 및 분리 층(90)이 PMMA, BCB와 같은 접착제로 이루어질 때, 건식 식각(Dry Etching)을 통해 패터닝하는 것이 가능하며, 이때 마스크(91)와 도전성 포일 전극(64a,64b)이 식각 마스크로 역할하여 도전성 포일 전극(64a,64b)과 접착 및 분리 층(90)이 동일한 형상과 크기를 가질 수 있다.
다음으로, 도 3(e)에 도시된 바와 같이, 마스크(91)를 제거한다.
다음으로, 도 4(a) 내지 도 4(d)에 도시된 바와 같이, 캐리어(92; 예: PDMS 스탬프)를 이용하여, 도전성 포일 전극(64a,64b)과 이들에 대응하는 패턴화된 접착 및 분리 층(90)을 접착 및 분리 층(93)이 마련된 임시 기판(T2)로 이동시킨다. 필요에 따라, 도 4(a) 및 도 4(b)에 도시된 바와 같이, 도전성 포일 전극(64a,64b)과 이들에 대응하는 패턴화된 접착 및 분리 층(90)을 선택적으로 임시 기판(T1)으로부터 분리시켜 임시 기판(T2)으로 이동시키는 것이 가능하다. 임시 기판(T1)이 투광성 기판(예: 사파이어 기판)인 경우에 레이저를 조사하여 열화학 분해 반응(Thermo-Chemical Decomposition Reaction)을 통해 분리하는 것이 가능하다. 임시 기판(T2)은 임시 기판(T1)과 동일한 재질로 이루어질 수 있으며, 접착 및 분리 층(93)은 UV 경화 테잎, 발포 테잎, Polyacrylate, PMMA, SU-8, BCB, 열경화성 폴리머(Thermosetting Polymer) 등으로 이루어질 수 있다.
다음으로, 도 5(a)에 도시된 바와 같이, 몸체(61)로 도전성 포일 전극(64a,64b)과 이들에 대응하는 패턴화된 접착 및 분리 층(90)을 완전히 덮는다. 이러한 오버코팅(overcoating)에는 응축 몰딩(Compressive Molding), 전사 몰딩(transfer molding), 인젝션 몰딩(injection molding) 같은 방법이 사용될 수 있다. 이러한 구성을 통해, 도전성 포일 전극(64a,64b)이 몸체(61)에 둘러싸여 매입됨으로써, 몸체(61)로부터 이탈하지 않고, 안정적으로 고정될 수 있게 된다.
다음으로, 도 5(b)에 도시된 바와 같이, 도전성 포일 전극(64a,64b)에 해당하는 몸체(61)의 영역에 제1 하부홈(65b)과 제2 하부홈(66b)을 형성한다. 홈의 형성에는 레이저 조사가 이용될 수 있으며, 도전성 포일 전극(64a,64b)이 스톱퍼로 역할하며, 따라서 하부홈(65b,66b)의 폭 내지 크기는 도전성 포일 전극(64a,64b)의 폭 내지 크기보다 작은 것이 바람직하다.
다음으로, 도 5(c)에 도시된 바와 같이, 제1 내부 확장 전극(62a)과 제2 내부 확장 전극(63a)을 형성한다. 여기에는 도금이나, PVD 증착 등이 이용될 수 있다.
다음으로, 도 5(d)에 도시된 바와 같이, 제1 본딩 확장 전극(62b)과 제2 본딩 확장 전극(63b)을 형성한다. 여기에는 주로 도금이 이용될 수 있다.
설명을 위해, 하나의 엘이디 칩에 대응하여 각 1개씩의 도전성 포일 전극(64a,64b)과 확장 전극(62a,62b,63a,63b)이 예시되었지만, 다수의 엘이디 칩에 대응하는 다수의 확장 전극이 이 공정에서 한번에 형성될 수 있으며, 이 때 각 엘이디 칩이 반드시 개별적으로 배선될 필요는 없으며, 서로 직렬, 병렬 또는 직병렬로 연결된 형태로 배선될 수 있음은 물론이다. 이러한 의미에서 확장 전극을 배선 전극으로 칭할 수 있다.
다음으로, 도 6(a)에 도시된 바와 같이, 본딩 확장 전극(62b,62b)을 아래로 하여 몸체(61)를 접착 및 분리 층(95)이 마련된 임시 기판(T3)에 부착한다. 임시 기판(T3)은 임시 기판(T1) 또는 임시 기판(T2)과 같은 재질로 이루어질 수 있고, 접착 및 분리 층(95)은 접착 및 분리 층(93)과 동일한 접착제로 이루어질 수 있다.
다음으로, 도 6(b)에 도시된 바와 같이, 임시 기판(T2)을 적절한 방법으로 제거하고, 접착 및 분리 층(90)을 노출시킨다. 이 때, 도전성 포일 전극(64a,64b)이 자성을 가지는 경우에, 자기장을 이용하여, 임시 기판(T2)이 분리되는 공정에서 몸체(61)가 임시 기판(T3)에 고정되는 것을 보장할 수 있다(미국 공개특허공보 US2020-0381650호).
마지막으로, 도 6(c)에 도시된 바와 같이, 적절한 방법으로 접착 및 분리 층(90)을 제거하여, 제1 상부홈(65a)과 제2 상부홈(66a)을 몸체(61)에 형성하여, 지지 기판(60)의 제조를 완료한다. 접착 및 분리 층(90) 물질에 따라 제거 공정을 선택하는 것이 바람직하며, 통상 유기물 성분(Organic Component)을 포함하고 있기에 산소(Oxygen) 가스를 활용한 건식 식각으로 제거하는 것이 용이하다. 또한 접착 및 분리 층(90) 물질에 한정된 선택적 식각 용액을 사용할 수도 있다.
도 7은 본 개시에 따른 지지 기판에 반도체 발광소자를 장착하는 방법의 일 예를 나타내는 도면이다.
먼저, 도 7(a)에 도시된 바와 같이, 상부홈(65a,66a)에 접착제(97; 예: 솔더)가 수용되도록 한다. 도전성 포일 전극(64a,64b)이 몸체(61)의 상면(61a)에 위치하지 않고, 몸체(61)에 매입됨으로써, 상부홈(65a,66a)이 접착제(97)를 수용할 수 있는 공간으로 역할하며, 따라서 접착제(97)가 정확한 위치에서 안정적으로 고정될 수 있게 된다.
다음으로, 도 7(b)에 도시된 바와 같이, 캐리어(98; 예: PDMS 스탬프)를 이용하여 엘이디 칩(20)을 몸체(61) 위에 올려 놓는다.
마지막으로 도 7(c)에 도시된 바와 같이, 캐리어(98)만을 제거한다. 엘이디 칩(20)을 몸체(61)에 놓은 다음, 즉 전극(5,6)을 접착제(97)에 부착한 다음, 캐리어(98)가 엘이디 칩(20)으로부터 떨어지는 것이 보장되어야 하는데, PDMS 스탬프와 엘이디 칩(20) 사이에 작용하는 반데르발스 힘(Van der Waals Force)보다 전극(5,6)과 접착제(97) 사이의 결합력이 커야 한다. 이를 보장하기 위하여 자기장(MF; Magnectic Field)이 도입될 수 있으며, 이는 도 6(b)에서와 같이 단순히 자성을 가지는 도전성 포일 전극(64a,64b)이 매입된 몸체(61)를 임시 기판(T3)에 고정하는 역할을 하는 것이 아니라, 전극(5,6)에 포함된 자성 금속(예: Ni)과 도전성 포일 전극(64a,64b) 사이에 자기력이 작용하여 캐리어(98)와 엘이디 칩(20) 사이의 반데르발스 힘을 극복하여, 캐리어(98)만이 분리되는 것을 보장하는 역할을 한다. 전극(5,6)은 일반적으로 다층으로 구성되며, 오믹 금속(예: Cr,Ti)/배리어 금속(예: Ni)/(반사 금속(예: Al,Ag))/본딩 금속(예: Au)의 구성을 가지므로, Ni과 같이 자성을 가지는 금속성 물질을 함유시킴으로써, 전극(5,6) 또한 자성을 가지게 할 수 있다.
이하 본 개시의 다양한 실시 형태에 대하여 설명한다.
(1) 제1 전극 및 제2 전극을 구비하는 반도체 발광소자를 지지하는 반도체 발광소자용 지지 기판에 있어서, 상면과 하면을 구비하며, 상면에서 반도체 발광소자를 지지하는 몸체; 몸체에 매입되어 있는 제1 도전성 포일 전극과 제2 도전성 포일 전극; 상면으로부터 각각 제1 도전성 포일 전극과 제2 도전성 포일 전극으로 이어져 있는 제1 상부홈과 제2 상부홈; 하면으로부터 각각 제1 도전성 포일 전극과 제2 도전성 포일 전극으로 이어져 있는 제1 하부홈과 제2 하부홈; 그리고, 각각이 제1 도전성 포일 전극과 제2 도전성 포일 전극으로부터 제1 하부홈과 제2 하부홈을 거쳐 하면으로 이어져 있는 제1 확장 전극과 제2 확장 전극;을 포함하는 반도체 발광소자용 지지 기판.
(2) 제1 확장 전극과 제2 확장 전극이 형성된 제1 하부홈과 제2 하부홈은 각각 제1 도전성 포일 전극과 제2 도전성 포일 전극보다 작은 크기를 가지는 반도체 발광소자용 지지 기판.
(3) 제1 전극과 제2 전극과 결합을 위한 접착제가 수용되는 제1 상부홈과 제2 상부홈은 각각 제1 하부홈과 제2 하부홈보다 큰 크기를 가지는 반도체 발광소자용 지지 기판.
(4) 제1 상부홈과 제2 상부홈은 각각 제1 도전성 포일 전극과 제2 도전성 포일 전극과 같은 크기를 가지는 반도체 발광소자용 지지 기판.
(5) 제1 전극과 제2 전극과 결합을 위한 접착제가 수용되는 제1 상부홈과 제2 상부홈은 각각 제1 하부홈과 제2 하부홈보다 큰 크기를 가지는 반도체 발광소자용 지지 기판.
(6) 제1 상부홈과 제2 상부홈은 각각 제1 도전성 포일 전극과 제2 도전성 포일 전극과 같은 크기를 가지는 반도체 발광소자용 지지 기판.
(7) 제1 도전성 포일 전극과 제2 도전성 포일 전극은 자성을 띄는 금속성 물질로 이루어진 반도체 발광소자용 지지 기판.
본 개시에 따른 반도체 발광소자용 지지 기판에 의하면, 지지 기판에 내의 전기전 통로가 전기적으로 그리고 기계적으로 안정적인 반도체 발광소자용 지지 기판을 제공할 수 있게 된다.
본 개시에 따른 반도체 발광소자용 지지 기판에 의하면, 200㎛x200㎛ 이하의 미니 및 마이크로 엘이디 칩과 이를 위한 지지 기판(예: 인터포저)이 별도의 공정으로 마련된 후 최종적으로 결합되는 반도체 발광소자용 패키지를 제공할 수 있게 된다.
본 개시에 따른 반도체 발광소자용 지지 기판에 의하면, 반도체 발광소자를 지지 기판에 전사시킨 후, 반도체 발광소자를 남겨두고 캐리어만을 분리하는 것을 확실히 보장할 수 있게 된다.
엘이디 칩(20), 지지 기판(60), 몸체(61), 제1 확장 전극(62), 제2 확장 전극(63), 제1 도전성 포일 전극(64a), 제2 도전성 포일 전극(64b)

Claims (7)

  1. 제1 전극 및 제2 전극을 구비하는 반도체 발광소자를 지지하는 반도체 발광소자용 지지 기판을 제조하는 방법으로서, 지지 가판은 상면과 하면을 구비하며, 상면에서 반도체 발광소자를 지지하는 몸체; 몸체에 매입되어 있는 제1 도전성 포일 전극과 제2 도전성 포일 전극; 상면으로부터 각각 제1 도전성 포일 전극과 제2 도전성 포일 전극으로 이어져 있는 제1 상부홈과 제2 상부홈; 하면으로부터 각각 제1 도전성 포일 전극과 제2 도전성 포일 전극으로 이어져 있는 제1 하부홈과 제2 하부홈; 그리고, 각각이 제1 도전성 포일 전극과 제2 도전성 포일 전극으로부터 제1 하부홈과 제2 하부홈을 거쳐 하면으로 이어져 있는 제1 확장 전극과 제2 확장 전극;을 포함하는, 반도체 발광소자용 지지 기판을 제조하는 방법에 있어서,
    제1 도전성 포일 전극 및 제2 도전성 포일 전극을 준비하는 단계;
    제1 도전성 포일 전극 및 제2 도전성 포일 전극이 매입되도록 몸체를 형성하는 단계; 그리고,
    각각이 제1 도전성 포일 전극과 제2 도전성 포일 전극으로부터 제1 하부홈과 제2 하부홈을 거쳐 하면으로 이어져 있는 제1 확장 전극과 제2 확장 전극을 형성하는 단계;를 포함하는, 반도체 발광소자용 지지 기판을 제조하는 방법.
  2. 청구항 1에 있어서,
    제1 확장 전극과 제2 확장 전극이 형성된 제1 하부홈과 제2 하부홈은 각각 제1 도전성 포일 전극과 제2 도전성 포일 전극보다 작은 크기를 가지는 반도체 발광소자용 지지 기판을 제조하는 방법.
  3. 청구항 1에 있어서,
    제1 전극과 제2 전극과 결합을 위한 접착제가 수용되는 제1 상부홈과 제2 상부홈은 각각 제1 하부홈과 제2 하부홈보다 큰 크기를 가지는 반도체 발광소자용 지지 기판을 제조하는 방법.
  4. 청구항 1에 있어서,
    제1 상부홈과 제2 상부홈은 각각 제1 도전성 포일 전극과 제2 도전성 포일 전극과 같은 크기를 가지는 반도체 발광소자용 지지 기판을 제조하는 방법.
  5. 청구항 2에 있어서,
    제1 전극과 제2 전극과 결합을 위한 접착제가 수용되는 제1 상부홈과 제2 상부홈은 각각 제1 하부홈과 제2 하부홈보다 큰 크기를 가지는 반도체 발광소자용 지지 기판을 제조하는 방법.
  6. 청구항 5에 있어서,
    제1 상부홈과 제2 상부홈은 각각 제1 도전성 포일 전극과 제2 도전성 포일 전극과 같은 크기를 가지는 반도체 발광소자용 지지 기판을 제조하는 방법.
  7. 청구항 5에 있어서,
    제1 도전성 포일 전극과 제2 도전성 포일 전극은 자성을 띄는 금속성 물질로 이루어진 반도체 발광소자용 지지 기판을 제조하는 방법.
KR1020210027995A 2021-03-03 2021-03-03 반도체 발광소자용 지지 기판을 제조하는 방법 KR102457271B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020210027995A KR102457271B1 (ko) 2021-03-03 2021-03-03 반도체 발광소자용 지지 기판을 제조하는 방법
PCT/KR2022/002999 WO2022186621A1 (ko) 2021-03-03 2022-03-03 반도체 발광소자용 지지 기판

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210027995A KR102457271B1 (ko) 2021-03-03 2021-03-03 반도체 발광소자용 지지 기판을 제조하는 방법

Publications (2)

Publication Number Publication Date
KR20220124421A KR20220124421A (ko) 2022-09-14
KR102457271B1 true KR102457271B1 (ko) 2022-10-21

Family

ID=83278660

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210027995A KR102457271B1 (ko) 2021-03-03 2021-03-03 반도체 발광소자용 지지 기판을 제조하는 방법

Country Status (1)

Country Link
KR (1) KR102457271B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101875247B1 (ko) 2011-01-24 2018-07-05 루미리즈 홀딩 비.브이. 발광 디바이스 및 그 생성 방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101032961B1 (ko) * 2009-07-28 2011-05-09 주식회사 세미라인 Ｌｅｄ 방열기판의 제조방법 및 그의 구조
KR102387087B1 (ko) * 2016-05-02 2022-04-26 웨이브로드 주식회사 반도체 발광소자용 지지 기판을 제조하는 방법
KR102393035B1 (ko) * 2017-09-01 2022-05-02 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광소자 패키지

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101875247B1 (ko) 2011-01-24 2018-07-05 루미리즈 홀딩 비.브이. 발광 디바이스 및 그 생성 방법

Also Published As

Publication number Publication date
KR20220124421A (ko) 2022-09-14

Similar Documents

Publication Publication Date Title
JP4325412B2 (ja) 発光装置及び発光装置の製造方法
US20180342653A1 (en) Method of fabricating semiconductor device using conductive adhesive and semiconductor device fabricated by the same
US7695990B2 (en) Fabricating surface mountable semiconductor components with leadframe strips
EP2206165B1 (en) Robust light emitting diode structure with removed substrate and added optical element, method of manufacturing the same
KR101142965B1 (ko) 웨이퍼 레벨 발광 다이오드 패키지 및 그것을 제조하는 방법
KR100614722B1 (ko) 반도체 칩용 리드프레임과 전자 디바이스 및 리드프레임과 전자 디바이스 제조방법
TW201442301A (zh) 無基台之發光二極體（ｌｅｄ）元件及其製造方法
JP2013093604A (ja) 発光ダイオードパッケージ及びその製造方法
JPH11340514A (ja) フリップチップ型光半導体素子
JP4301075B2 (ja) 発光ダイオード用パッケージおよびそれを用いた発光装置
US9831379B2 (en) Method of manufacturing light emitting device
JP2013232503A (ja) 半導体発光装置
CN110178232B (zh) 发光二极管、发光二极管模块以及具有其的显示装置
JP2009238957A (ja) 基板へのビアの形成方法
US20220384698A1 (en) Method of manufacturing light emitting device and light emitting device
US9029902B2 (en) Optoelectronic semiconductor device comprising a semiconductor chip, a carrier substrate and a film
KR101291092B1 (ko) 반도체 소자 구조물을 제조하는 방법
TWI603510B (zh) 發光裝置與電路基板之製造方法
US20180366615A1 (en) Packaged light emitting devices including electrode isolation structures and methods of forming packaged light emitting devices including the same
KR102457271B1 (ko) 반도체 발광소자용 지지 기판을 제조하는 방법
KR102437208B1 (ko) 반도체 발광소자를 지지 기판으로 이전하는 방법
JP5548826B2 (ja) オプトエレクトロニクス半導体部品の製造方法、およびオプトエレクトロニクス半導体部品
WO2022186621A1 (ko) 반도체 발광소자용 지지 기판
KR101490799B1 (ko) 웨이퍼레벨 패키지 구조체, 이를 이용한 ｌｅｄ 및 이의 제조방법
KR20060069375A (ko) 반도체 엘이디 소자 및 그 제조 방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant