KR102424364B1 - Light emitting diode - Google Patents

Light emitting diode Download PDF

Info

Publication number
KR102424364B1
KR102424364B1 KR1020150073596A KR20150073596A KR102424364B1 KR 102424364 B1 KR102424364 B1 KR 102424364B1 KR 1020150073596 A KR1020150073596 A KR 1020150073596A KR 20150073596 A KR20150073596 A KR 20150073596A KR 102424364 B1 KR102424364 B1 KR 102424364B1
Authority
KR
South Korea
Prior art keywords
light emitting
emitting cell
electrode
insulating layer
connection part
Prior art date
Application number
KR1020150073596A
Other languages
Korean (ko)
Other versions
KR20160139181A (en
Inventor
오세희
김종규
강민우
임형진
Original Assignee
서울바이오시스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to KR1020150073596A priority Critical patent/KR102424364B1/en
Application filed by 서울바이오시스 주식회사 filed Critical 서울바이오시스 주식회사
Priority to CN201911070837.2A priority patent/CN110854250B/en
Priority to PCT/KR2016/001255 priority patent/WO2016129873A2/en
Priority to CN201911074035.9A priority patent/CN110690250A/en
Priority to DE112016000731.0T priority patent/DE112016000731T5/en
Priority to CN201911037711.5A priority patent/CN110676286B/en
Priority to CN201910953376.7A priority patent/CN110690242B/en
Priority to CN201680010257.2A priority patent/CN107223285B/en
Priority to EP16749413.7A priority patent/EP3258507A2/en
Priority to CN201910175807.1A priority patent/CN110061027B/en
Priority to CN201911073767.6A priority patent/CN110690249B/en
Publication of KR20160139181A publication Critical patent/KR20160139181A/en
Priority to US15/409,306 priority patent/US10438992B2/en
Priority to US16/594,239 priority patent/US11282892B2/en
Priority to US17/697,410 priority patent/US20220208851A1/en
Application granted granted Critical
Publication of KR102424364B1 publication Critical patent/KR102424364B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

본 발명은 발광소자에 관한 것으로, 본 발명의 일 실시예에 따른 발광소자는, 제1 발광셀; 상기 제1 발광셀과 동일 평면상에 배치되고, 상기 제1 발광셀과 전기적으로 연결된 제2 발광셀; 상기 제1 및 제2 발광셀과 동일 평면상에 배치되며, 상기 제2 발광셀과 전기적으로 연결된 제3 발광셀; 상기 제1 발광셀과 제2 발광셀을 전기적으로 연결하는 제1 전극 연결부; 및 상기 제2 발광셀과 제3 발광셀을 전기적으로 연결하는 제2 전극 연결부를 포함하고, 상기 제1 전극 연결부 및 상기 제2 전극 연결부는 각각 상기 제2 발광셀을 기준으로 대각 방향에 배치되며, 상기 제1 전극 연결부 및 제2 전극 연결부는 각각 상기 제2 발광셀 및 제3 발광셀의 상부에 위치하고 상기 제2 및 제3 발광셀의 측면을 덮을 수 있다. 본 발명에 의하면, 다수의 발광셀을 전기적으로 직렬 연결할 때, 발광셀들을 전기적으로 연결하는 전극 연결부를 발광셀의 서로 다른 면 측에 위치시킴에 따라 발광소자에 인가된 전류가 발광셀 전체에 고르게 분포될 수 있어, 발광소자의 광효율을 극대화할 수 있다.The present invention relates to a light emitting device, and a light emitting device according to an embodiment of the present invention includes: a first light emitting cell; a second light emitting cell disposed on the same plane as the first light emitting cell and electrically connected to the first light emitting cell; a third light emitting cell disposed on the same plane as the first and second light emitting cells and electrically connected to the second light emitting cell; a first electrode connection part electrically connecting the first light emitting cell and the second light emitting cell; and a second electrode connection part electrically connecting the second light emitting cell and the third light emitting cell, wherein the first electrode connection part and the second electrode connection part are respectively disposed in a diagonal direction with respect to the second light emitting cell, , The first electrode connection part and the second electrode connection part may be positioned above the second light emitting cell and the third light emitting cell, respectively, and may cover side surfaces of the second and third light emitting cells. According to the present invention, when a plurality of light emitting cells are electrically connected in series, the current applied to the light emitting device is uniformly applied to the entire light emitting cell by locating the electrode connection parts for electrically connecting the light emitting cells on different sides of the light emitting cell. can be distributed, so that the light efficiency of the light emitting device can be maximized.

Description

발광소자{LIGHT EMITTING DIODE}Light emitting device {LIGHT EMITTING DIODE}

본 발명은 발광소자에 관한 것으로, 더욱 상세하게는 발광소자의 광효율을 개선한 발광소자에 관한 것이다.
The present invention relates to a light emitting device, and more particularly, to a light emitting device having improved light efficiency of the light emitting device.

최근 소형 고출력 발광소자에 대한 요구가 증가하면서, 방열 효율이 우수한 대면적의 플립칩형 발광소자의 수요가 증가하는 추세에 있다. 플립칩형 발광소자는 전극이 직접 2차 기판에 접합됨에 따라 외부 전원의 공급을 위한 와이어가 이용되지 않아 수평형 발광소자에 비해 열 방출 효율이 높은 장점이 있다. 즉, 플립칩형 발광소자에 고밀도 전류를 인가하더라도 열이 2차 기판 측으로 전도되기 때문에 플립칩형 발광소자는 고출력 발광원으로 이용할 수 있다.Recently, as the demand for a small high-power light emitting device increases, the demand for a large-area flip-chip light emitting device having excellent heat dissipation efficiency is increasing. The flip-chip type light emitting device has an advantage in that heat dissipation efficiency is higher than that of the horizontal type light emitting device because a wire for supplying external power is not used as the electrode is directly bonded to the secondary substrate. That is, even when a high-density current is applied to the flip chip light emitting device, heat is conducted to the secondary substrate side, so the flip chip light emitting device can be used as a high output light emitting source.

한편, 발광소자의 소형화를 위해 발광소자를 하우징 등에 별도로 패키징하는 공정을 생략하여 발광소자 자체가 패키지로 이용되는 칩 스케일 패키지(chip scale package)에 대한 요구가 증가하고 있다. 플립칩형 발광소자는 전극이 패키지의 리드와 유사하게 기능할 수 있어 상기와 같은 칩 스케일 패키지에 유용하게 적용할 수 있다.On the other hand, in order to miniaturize the light emitting device, the process of separately packaging the light emitting device in a housing is omitted, and the demand for a chip scale package in which the light emitting device itself is used as a package is increasing. The flip-chip light emitting device can be usefully applied to the chip scale package as described above because the electrode can function similarly to the lead of the package.

또한, 최근 고전력 제품들이 요구됨에 따라 칩 스케일 패키지의 발광효율을 높이기 위한 연구가 다수 진행되고 있다. 다수의 발광셀을 이용하여 발광소자를 제조하더라도 발광소자의 광효율을 극대화시킬 수 있는 기술이 요구되고 있다.
In addition, as high-power products are recently required, many studies are being conducted to increase the luminous efficiency of a chip-scale package. Even when a light emitting device is manufactured using a plurality of light emitting cells, a technology capable of maximizing the light efficiency of the light emitting device is required.

본 발명이 해결하고자 하는 과제는, 다수의 발광구조체를 이용하여 고전력을 인가하였을 때, 광효율을 높일 수 있는 발광소자를 제공하는 것이다.
An object of the present invention is to provide a light emitting device capable of increasing light efficiency when high power is applied using a plurality of light emitting structures.

본 발명의 일 실시예에 따른 발광소자는, 제1 발광셀; 상기 제1 발광셀과 동일 평면상에 배치되고, 상기 제1 발광셀과 전기적으로 연결된 제2 발광셀; 상기 제1 및 제2 발광셀과 동일 평면상에 배치되며, 상기 제2 발광셀과 전기적으로 연결된 제3 발광셀; 상기 제1 발광셀과 제2 발광셀을 전기적으로 연결하는 제1 전극 연결부; 및 상기 제2 발광셀과 제3 발광셀을 전기적으로 연결하는 제2 전극 연결부를 포함하고, 상기 제1 전극 연결부 및 상기 제2 전극 연결부는 각각 상기 제2 발광셀을 기준으로 대각 방향에 배치되며, 상기 제1 전극 연결부 및 제2 전극 연결부는 각각 상기 제2 발광셀 및 제3 발광셀의 상부에 위치하고 상기 제2 및 제3 발광셀의 측면을 덮을 수 있다.A light emitting device according to an embodiment of the present invention includes: a first light emitting cell; a second light emitting cell disposed on the same plane as the first light emitting cell and electrically connected to the first light emitting cell; a third light emitting cell disposed on the same plane as the first and second light emitting cells and electrically connected to the second light emitting cell; a first electrode connection part electrically connecting the first light emitting cell and the second light emitting cell; and a second electrode connection part electrically connecting the second light emitting cell and the third light emitting cell, wherein the first electrode connection part and the second electrode connection part are respectively disposed in a diagonal direction with respect to the second light emitting cell, , The first electrode connection part and the second electrode connection part may be positioned above the second light emitting cell and the third light emitting cell, respectively, and may cover side surfaces of the second and third light emitting cells.

이때, 상기 제1 전극 연결부 및 상기 제2 전극 연결부는 각각 상기 제2 발광셀을 기준으로 서로 다른 면 측에 배치될 수 있다.In this case, the first electrode connection part and the second electrode connection part may be respectively disposed on different sides with respect to the second light emitting cell.

그리고 상기 제1 전극 연결부는 상기 제2 발광셀의 일면 모서리 측에 위치하고, 상기 제2 전극 연결부는 상기 제2 발광셀의 일면에 인접한 면의 모서리 측에 위치할 수 있다.In addition, the first electrode connection part may be located at a corner side of one side of the second light emitting cell, and the second electrode connection unit may be located at a corner side of a side adjacent to one side of the second light emitting cell.

또한, 상기 제1 전극 연결부는 상기 제2 발광셀 상에 배치되고, 상기 제2 전극 연결부는 상기 제3 발광셀 상에 배치될 수 있다.In addition, the first electrode connection part may be disposed on the second light emitting cell, and the second electrode connection part may be disposed on the third light emitting cell.

이때, 상기 제1 내지 제3 발광셀 각각은, 제1 도전형 반도체층, 제2 도전형 반도체층 및 상기 제1 도전형 반도체층과 제2 도전형 반도체층 사이에 개재된 활성층을 포함하는 발광구조체; 상기 발광구조체 상에 위치하고, 상기 제1 도전형 반도체층 및 제2 도전형 반도체층에 각각 오믹 컨택하는 제1 컨택 전극 및 제2 컨택 전극; 상기 제1 컨택 전극 및 제2 컨택 전극의 절연을 위해 제1 컨택 전극 및 제2 컨택 전극의 일부를 덮는 절연층을 포함할 수 있다.In this case, each of the first to third light emitting cells includes a first conductivity type semiconductor layer, a second conductivity type semiconductor layer, and an active layer interposed between the first conductivity type semiconductor layer and the second conductivity type semiconductor layer. structure; a first contact electrode and a second contact electrode positioned on the light emitting structure and in ohmic contact with the first conductivity-type semiconductor layer and the second conductivity-type semiconductor layer, respectively; An insulating layer may be included to partially cover the first contact electrode and the second contact electrode to insulate the first contact electrode and the second contact electrode.

여기서, 상기 절연층은, 상기 제2 컨택 전극을 덮도록 형성되고, 상기 제1 도전형 반도체층 및 제2 컨택을 각각 부분적으로 노출시키는 제1 개구부 및 제2 개구부를 포함하는 제1 절연층; 및 상기 제1 절연층을 덮는 제1 컨택 전극을 덮도록 형성되고, 상기 제1 컨택 전극과 제2 컨택 전극을 각각 부분적으로 노출시키는 제3 개구부 및 제4 개구부를 포함하는 제2 절연층을 포함할 수 있다.Here, the insulating layer may include: a first insulating layer formed to cover the second contact electrode and including a first opening and a second opening partially exposing the first conductivity-type semiconductor layer and the second contact, respectively; and a second insulating layer formed to cover the first contact electrode covering the first insulating layer, the second insulating layer including third and fourth openings partially exposing the first and second contact electrodes, respectively can do.

그리고 상기 제1 개구부에 의해 상기 제1 컨택 전극이 상기 제1 도전형 반도체층과 오믹 컨택되도록 상기 제1 개구부는 다수 개가 구비되고, 상기 제1 및 제2 전극 연결부는 각각 상기 제2 및 제3 발광셀의 다수의 제1 개구부 사이에 형성될 수 있다.In addition, a plurality of first openings are provided so that the first contact electrode is in ohmic contact with the first conductivity-type semiconductor layer by the first opening, and the first and second electrode connecting portions are the second and third, respectively. It may be formed between the plurality of first openings of the light emitting cell.

또한, 상기 제1 절연층은, 상기 발광구조체의 상면 또는 측면의 일부를 덮는 예비절연층; 및 상기 예비절연층 및 제2 컨택 전극을 덮도록 형성된 주절연층을 포함할 수 있다.In addition, the first insulating layer may include a preliminary insulating layer covering a portion of an upper surface or a side surface of the light emitting structure; and a main insulating layer formed to cover the preliminary insulating layer and the second contact electrode.

그리고 상기 제1 발광셀의 제1 컨택 전극은 상기 제2 발광셀의 발광구조체 상부로 연장되어 상기 제2 컨택 전극과 컨택할 수 있으며, 상기 제2 도전형 반도체층 및 활성층을 포함하는 메사; 및 상기 메사의 상부 일부를 덮는 예비절연층을 더 포함할 수 있다.And the first contact electrode of the first light emitting cell may extend above the light emitting structure of the second light emitting cell to be in contact with the second contact electrode, the mesa including the second conductivity type semiconductor layer and the active layer; and a preliminary insulating layer covering an upper portion of the mesa.

또한, 상기 제2 컨택 전극은 상기 메사 상부에서 상기 제2 도전형 반도체층과 오믹 컨택할 수 있으며, 상기 발광구조체의 하부에 위치하는 기판을 더 포함하고, 상기 기판은 상면에 다수의 패턴이 형성될 수 있다.In addition, the second contact electrode may be in ohmic contact with the second conductivity-type semiconductor layer on the upper portion of the mesa, and further include a substrate positioned below the light emitting structure, wherein a plurality of patterns are formed on the upper surface of the substrate. can be

이때, 상기 제1 발광셀의 제1 컨택 전극은 상기 제2 발광셀의 일 측을 덮도록 상부까지 연장되고, 상기 제2 발광셀의 제1 컨택 전극은 상기 제3 발광셀의 일 측을 덮도록 상부까지 연장될 수 있다.
In this case, the first contact electrode of the first light emitting cell extends to an upper portion to cover one side of the second light emitting cell, and the first contact electrode of the second light emitting cell covers one side of the third light emitting cell It can be extended up to the top.

본 발명에 의하면, 다수의 발광셀을 전기적으로 직렬 연결할 때, 발광셀들을 전기적으로 연결하는 전극 연결부를 발광셀의 서로 다른 면 측에 위치시킴에 따라 발광소자에 인가된 전류가 발광셀 전체에 고르게 분포될 수 있어, 발광소자의 광효율을 극대화할 수 있다.According to the present invention, when a plurality of light emitting cells are electrically connected in series, the current applied to the light emitting device is uniformly applied to the entire light emitting cell by locating the electrode connection parts for electrically connecting the light emitting cells on different sides of the light emitting cell. can be distributed, so that the light efficiency of the light emitting device can be maximized.

또한, 발광셀들을 전기적으로 연결하기 위한 제1 컨택전극이 인접한 발광셀로 연장되어 인접한 발광셀의 제2 컨택전극과 전기적으로 연결됨으로써, 발광셀들 사이로 방출되는 빛을 반사시켜 발광소자 외부로 방출시킬 수 있어 발광소자의 광효율을 극대화할 수 있는 효과가 있다.
In addition, since the first contact electrode for electrically connecting the light emitting cells extends to the adjacent light emitting cell and is electrically connected to the second contact electrode of the adjacent light emitting cell, the light emitted between the light emitting cells is reflected and emitted to the outside of the light emitting device. This has the effect of maximizing the light efficiency of the light emitting device.

도 1은 본 발명의 일 실시예에 따른 발광소자를 구체적으로 도시한 평면도이다.
도 2는 본 발명의 일 실시예에 따른 발광소자를 간략히 도시한 평면도이다.
도 3은 도 1의 절취선 AA', BB' 및 CC'를 따라 취해진 단면도이다.
도 4 내지 도 6은 본 발명의 일 실시예에 따른 발광소자를 촬영한 분석사진이다.
도 7은 본 발명의 다른 실시예에 따른 발광소자를 도시한 평면도이다.
도 8은 본 발명의 일 실시예에 따른 발광소자를 조명 장치에 적용한 예를 설명하기 위한 분해 사시도이다.
도 9는 본 발명의 일 실시예에 따른 발광소자를 디스플레이 장치에 적용한 예를 설명하기 위한 단면도이다.
도 10은 본 발명의 일 실시예에 따른 발광소자를 디스플레이 장치에 적용한 예를 설명하기 위한 단면도이다.
도 11은 본 발명의 일 실시예에 따른 발광소자를 헤드램프에 적용한 예를 설명하기 위한 단면도이다.1 is a plan view specifically illustrating a light emitting device according to an embodiment of the present invention.
2 is a plan view schematically illustrating a light emitting device according to an embodiment of the present invention.
FIG. 3 is a cross-sectional view taken along the cut-off lines AA′, BB′ and CC′ of FIG. 1 .
4 to 6 are analysis pictures taken of a light emitting device according to an embodiment of the present invention.
7 is a plan view illustrating a light emitting device according to another embodiment of the present invention.
8 is an exploded perspective view illustrating an example in which a light emitting device according to an embodiment of the present invention is applied to a lighting device.
9 is a cross-sectional view illustrating an example in which a light emitting device according to an embodiment of the present invention is applied to a display device.
10 is a cross-sectional view illustrating an example in which a light emitting device according to an embodiment of the present invention is applied to a display device.
11 is a cross-sectional view illustrating an example in which a light emitting device according to an embodiment of the present invention is applied to a headlamp.

본 발명의 바람직한 실시예에 대하여 첨부된 도면을 참조하여 더 구체적으로 설명한다.A preferred embodiment of the present invention will be described in more detail with reference to the accompanying drawings.

도 1은 본 발명의 일 실시예에 따른 발광소자를 구체적으로 도시한 평면도이고, 도 1은 본 발명의 일 실시예에 따른 발광소자를 간략히 도시한 평면도이다. 도 3a는 도 1의 절취선 AA'를 따라 취해진 단면도이고, 도 3b는 도 1의 BB'를 따라 취해진 단면도이며, 도 3c는 도 1의 절취선 CC'를 따라 취해진 단면도이다. 도 4는 본 발명의 일 실시예에 따른 발광소자의 제1 컨택 전극과 제1 도전형 반도체층이 오믹 컨택되는 위치를 촬영한 분석사진이고, 도 5는 본 발명의 일 실시예에 따른 발광소자의 가장자리 단면을 촬영한 분석사진이다. 도 6은 본 발명의 일 실시예에 따른 발광소자의 제1 컨택 전극과 제2 컨택 전극이 컨택되는 위치를 촬영한 분석사진이다.1 is a plan view specifically illustrating a light emitting device according to an embodiment of the present invention, and FIG. 1 is a plan view schematically illustrating a light emitting device according to an embodiment of the present invention. FIG. 3A is a cross-sectional view taken along line AA′ of FIG. 1 , FIG. 3B is a cross-sectional view taken along line BB′ of FIG. 1 , and FIG. 3C is a cross-sectional view taken along line CC′ of FIG. 1 . 4 is an analysis photograph of a position where the first contact electrode and the first conductivity-type semiconductor layer of the light emitting device according to an embodiment of the present invention are in ohmic contact, and FIG. 5 is a light emitting device according to an embodiment of the present invention. It is an analysis photograph of the edge cross-section of 6 is an analysis photograph of a position where a first contact electrode and a second contact electrode of a light emitting device according to an embodiment of the present invention are in contact.

본 발명의 일 실시예에 따른 발광소자(100)는 도 1 내지 도 3에 도시된 바와 같이, 제1 내지 제3 발광셀(C1, C2, C3), 제1 전극 연결부(D1), 제2 전극 연결부(D2), 제1 전극 패드(39) 및 제2 전극 패드(41)를 포함한다.As shown in FIGS. 1 to 3 , the light emitting device 100 according to an embodiment of the present invention includes first to third light emitting cells C1 , C2 , C3 , a first electrode connection part D1 , and a second It includes an electrode connection part D2 , a first electrode pad 39 , and a second electrode pad 41 .

도 1 및 도 2에 도시된 바와 같이, 본 발명의 일 실시예에서 발광소자(100)는 제1 내지 제3 발광셀(C1, C2, C3)이 전기적으로 직렬로 연결되고, 제1 내지 제3 발광셀(C1, C2, C3)은 대체로 동일한 면적을 갖도록 형성된다. 그에 따라 제1 내지 제3 발광셀(C1, C2, C3)은 나란하게 서로 인접한 상태로 배치된다.1 and 2, in an embodiment of the present invention, in the light emitting device 100, first to third light emitting cells C1, C2, C3 are electrically connected in series, and first to third light emitting cells C1, C2, C3 are electrically connected in series. The three light emitting cells C1, C2, and C3 are formed to have substantially the same area. Accordingly, the first to third light emitting cells C1, C2, and C3 are arranged in a state of being adjacent to each other in parallel.

그리고 제1 발광셀(C1)은 제2 발광셀(C2)과 제1 전극 연결부(D1)에 의해 전기적으로 연결되고, 제2 발광셀(C2)은 제3 발광셀(C3)과 제2 전극 연결부(D2)에 의해 전기적으로 연결된다. 즉, 제1 내지 제3 발광셀(C1, C2, C3)은 제1 및 제2 전극 연결부(D1, D2)에 의해 전기적으로 직렬 연결된다.And the first light emitting cell (C1) is electrically connected to the second light emitting cell (C2) and the first electrode connection portion (D1), the second light emitting cell (C2) is the third light emitting cell (C3) and the second electrode It is electrically connected by the connection part D2. That is, the first to third light emitting cells C1 , C2 , and C3 are electrically connected in series by the first and second electrode connection parts D1 and D2 .

그리고 제1 전극 패드(39) 및 제2 전극 패드(41)는 각각 제1 내지 제3 발광셀(C1, C2, C3)의 일부를 덮도록 형성되며, 서로 일정 거리 이상 이격된 상태로 배치된다. 제1 및 제2 전극 패드(41)는 외부 전원과 연결되어, 발광소자(100)에 전원이 인가된다.In addition, the first electrode pad 39 and the second electrode pad 41 are formed to cover a portion of the first to third light emitting cells C1 , C2 , and C3 , respectively, and are spaced apart from each other by a predetermined distance or more. . The first and second electrode pads 41 are connected to an external power source, and power is applied to the light emitting device 100 .

그리고 제2 전극 패드(41)는 제1 발광셀(C1)과 전기적으로 연결되고, 제2 전극 패드(41)는 제3 발광셀(C3)과 전기적으로 연결된다. 즉, 도 2에 도시된 바와 같이, 외부 전원으로부터 전류가 제2 전극 패드(41)를 통해 제1 발광셀(C1), 제2 발광셀(C2) 및 제3 발광셀(C3)을 통해 제1 전극 패드(39)로 흐른다. 이때, 제2 전극 패드(41)에서 인가된 전류가 제1 내지 제3 발광셀(C1, C2, C3) 전역에 고르게 분산되도록 하기 위해 제1 전극 연결부(D1) 및 제2 전극 연결부(D2)가 최대한 이격된 위치에 배치시킬 수 있다.And the second electrode pad 41 is electrically connected to the first light emitting cell C1, and the second electrode pad 41 is electrically connected to the third light emitting cell C3. That is, as shown in FIG. 2 , the current from the external power source passes through the first light emitting cell C1 , the second light emitting cell C2 and the third light emitting cell C3 through the second electrode pad 41 . 1 flows to the electrode pad (39). In this case, the first electrode connection part D1 and the second electrode connection part D2 so that the current applied from the second electrode pad 41 is evenly distributed throughout the first to third light emitting cells C1, C2, and C3. can be placed as far apart as possible.

즉, 제1 전극 연결부(D1)는 제2 발광셀(C2)의 상부에 형성되고, 제2 전극 연결부(D2)는 제3 발광셀(C3)의 상부에 형성되어, 제1 전극 연결부(D1)는 제1 및 제2 발광셀(C1, C2)을 전기적으로 연결하고, 제2 전극 연결부(D2)는 제2 및 제3 발광셀(C2, C3)을 전기적으로 연결한다. 이때, 제1 전극 연결부(D1)와 제2 전극 연결부(D2)가 서로 최대한 이격되도록 배치하기 위해 제2 발광셀을 기준으로 설명하면 다음과 같다. 제2 발광셀(C2)을 기준으로 제1 전극 연결부(D1)는 제2 발광셀(C2)의 일 측에 형성되고, 제2 전극 연결부(D2)는 제2 발광셀(C2)의 일 측에 반대 측인 타 측에 형성된다. 또한, 제1 전극 연결부(D1)와 제2 전극 연결부(D2)가 제2 발광셀(C2)을 기준으로 최대한 이격되도록 제2 발광셀(C2)을 기준으로 대각 방향에 배치되도록 한다.That is, the first electrode connection part D1 is formed on the second light emitting cell C2, and the second electrode connection part D2 is formed on the third light emitting cell C3, and the first electrode connection part D1 ) electrically connects the first and second light emitting cells C1 and C2, and the second electrode connection part D2 electrically connects the second and third light emitting cells C2 and C3. At this time, in order to arrange the first electrode connection part D1 and the second electrode connection part D2 to be spaced apart from each other as much as possible, the second light emitting cell will be described as follows. Based on the second light emitting cell C2, the first electrode connection part D1 is formed on one side of the second light emitting cell C2, and the second electrode connection part D2 is one side of the second light emitting cell C2. is formed on the other side opposite to In addition, the first electrode connecting portion D1 and the second electrode connecting portion D2 are disposed in a diagonal direction with respect to the second light emitting cell C2 so as to be spaced apart as much as possible with respect to the second light emitting cell C2.

도 1에 도시된 바와 같이, 본 발명의 일 실시예에 따른 발광소자(100)는 세 개의 발광셀(C1, C2, C3)이 일렬로 나란하게 배치된다. 그리고 제1 발광셀(C1)의 일부는 제2 전극 패드(41)와 전기적으로 연결되므로 제2 전극 패드(41)와 전기적으로 연결되지 않는 위치에 제1 전극 연결부(D1)가 형성되도록 할 수 있다. 그리고 제2 전극 연결부(D2)는 제1 전극 연결부(D1)와 최대한 거리가 이격되도록 제2 발광셀(C2)을 기준으로 제1 전극 연결부(D1)의 대각 방향에 배치되도록 할 수 있다. 그에 따라 제3 발광셀(C3)의 일부에 제2 전극 연결부(D2)가 형성되고, 제2 전극 연결부(D2)가 형성되지 않는 위치에서 제3 발광셀(C3)은 제1 전극 패드(39)와 전기적으로 연결될 수 있다.As shown in FIG. 1 , in the light emitting device 100 according to an embodiment of the present invention, three light emitting cells C1 , C2 , and C3 are arranged side by side in a line. And since a part of the first light emitting cell C1 is electrically connected to the second electrode pad 41 , the first electrode connection part D1 can be formed at a position not electrically connected to the second electrode pad 41 . have. In addition, the second electrode connection part D2 may be disposed in a diagonal direction of the first electrode connection part D1 with respect to the second light emitting cell C2 so as to be spaced apart from the first electrode connection part D1 by a maximum distance. Accordingly, the second electrode connection part D2 is formed in a part of the third light emitting cell C3, and at a position where the second electrode connection part D2 is not formed, the third light emitting cell C3 is connected to the first electrode pad 39 ) can be electrically connected to.

그에 따라 도 2에 도시된 바와 같이, 전류는 제1 내지 제3 발광셀(C1, C2, C3)의 전역을 거쳐 흐를 수 있다.Accordingly, as shown in FIG. 2 , the current may flow through the entire region of the first to third light emitting cells C1 , C2 , and C3 .

여기서, 제1 전극 패드(39) 및 제2 전극 패드(41)가 각각 제1 내지 제3 발광셀(C1, C2, C3)에 걸쳐 배치됨으로써, 제1 내지 제3 발광셀(C1, C2, C3)에서 인가된 전류에 의해 발생된 열을 보다 효과적으로 외부로 방출할 수 있다.Here, the first electrode pad 39 and the second electrode pad 41 are disposed over the first to third light emitting cells C1, C2, and C3, respectively, so that the first to third light emitting cells C1, C2, The heat generated by the current applied in C3) can be more effectively dissipated to the outside.

도 3을 참조하여 제1 내지 제3 발광셀(C1, C2, C3)의 세부구성에 대해 설명한다.Detailed configurations of the first to third light emitting cells C1, C2, and C3 will be described with reference to FIG. 3 .

도 3a에 도시된 바와 같이, 제1 내지 제3 발광셀(C1, C2, C3)은 각각 기판(21), 발광구조체(23), 제1 컨택 전극(31), 제2 컨택 전극(33), 제1 절연층(35), 제2 절연층(37), 제1 전극 패드(39) 및 제2 전극 패드(41)를 포함한다.As shown in FIG. 3A , the first to third light emitting cells C1 , C2 , and C3 include a substrate 21 , a light emitting structure 23 , a first contact electrode 31 , and a second contact electrode 33 , respectively. , a first insulating layer 35 , a second insulating layer 37 , a first electrode pad 39 , and a second electrode pad 41 .

기판(21)은 발광구조체(23)를 성장시킬 수 있는 기판이면 한정되지 않고, 일례로, 사파이어 기판, 실리콘 카바이드 기판, 실리콘 기판, 질화갈륨 기판, 질화알미늄 기판 등일 수 있다. 그리고 본 발명의 일 실시예에서 기판(21)의 상면에 다수의 패턴(21a)이 형성될 수 있다. 기판(21) 상면에 형성된 다수의 패턴(21a)은 도 3a에 도시된 바와 같이, 기판(21) 상면에 다수의 돌기 형상으로 형성될 수 있고, 각 패턴(21a) 형상의 상면은 피크(peak)가 형성될 수 있으며, 평평한 면으로 형성될 수도 있다. 여기서, 도 3a 및 도 5에 도시된 바와 같이, 기판(21)의 상면에 형성된 다수의 패턴(21a)은 상면에 발광구조체(23)가 형성되지 않은 위치에서 작은 크기를 가질 수 있다.The substrate 21 is not limited as long as it is a substrate on which the light emitting structure 23 can be grown, and may be, for example, a sapphire substrate, a silicon carbide substrate, a silicon substrate, a gallium nitride substrate, or an aluminum nitride substrate. And in an embodiment of the present invention, a plurality of patterns 21a may be formed on the upper surface of the substrate 21 . The plurality of patterns 21a formed on the upper surface of the substrate 21 may be formed in a plurality of protrusion shapes on the upper surface of the substrate 21 as shown in FIG. 3A , and the upper surface of each pattern 21a shape has a peak (peak). ) may be formed, and may be formed as a flat surface. Here, as shown in FIGS. 3A and 5 , the plurality of patterns 21a formed on the upper surface of the substrate 21 may have a small size at a position where the light emitting structure 23 is not formed on the upper surface.

또한, 기판(21)은 공지의 기술을 이용하여 발광구조체(23)에서 분리될 수 있으며, 그에 따라 발광구조체(23)의 하면에 거칠기가 증가된 면을 가질 수 있다.In addition, the substrate 21 may be separated from the light emitting structure 23 using a known technique, and accordingly, the lower surface of the light emitting structure 23 may have a surface with increased roughness.

발광구조체(23)는 제1 도전형 반도체층(25), 제1 도전형 반도체층(25) 상에 위치하는 활성층(27) 및 활성층(27) 상에 위치하는 제2 도전형 반도체층(29)을 포함한다. 제1 도전형 반도체층(25), 활성층(27) 및 제2 도전형 반도체층(29)은 III-V족 계열의 화합물 반도체를 포함할 수 있으며, 일례로, (Al, Ga, In)N과 같은 질화물계 반도체를 포함할 수 있다.The light emitting structure 23 includes a first conductivity type semiconductor layer 25 , an active layer 27 located on the first conductivity type semiconductor layer 25 , and a second conductivity type semiconductor layer 29 located on the active layer 27 . ) is included. The first conductivity type semiconductor layer 25 , the active layer 27 , and the second conductivity type semiconductor layer 29 may include a group III-V compound semiconductor, for example, (Al, Ga, In)N It may include a nitride-based semiconductor such as

제1 도전형 반도체층(25)은 n형 불순물(일례로, Si)을 포함할 수 있고, 제2 도전형 반도체층(29)은 p형 불순물(일례로, Mg)을 포함할 수 있으며, 그 반대일 수도 있다. 활성층(27)은 다중 양자우물구조(MQW)를 포함할 수 있고, 원하는 피크 파장의 빛을 방출할 수 있도록 조성비가 결정될 수 있다.The first conductivity-type semiconductor layer 25 may include an n-type impurity (eg, Si), and the second conductivity-type semiconductor layer 29 may include a p-type impurity (eg, Mg), It could be the other way around. The active layer 27 may include a multiple quantum well structure (MQW), and a composition ratio may be determined to emit light of a desired peak wavelength.

그리고 발광구조체(23)는 제2 도전형 반도체층(29) 및 활성층(27)이 부분적으로 제거되어 제1 도전형 반도체층(25)이 부분적으로 노출된 영역을 포함할 수 있다. 즉, 도 3a에 도시된 바와 같이, 제2 도전형 반도체층(29) 및 활성층(27)을 관통하여 제1 도전형 반도체층(25)을 노출시키는 제1 홀(h1)이 형성될 수 있다. 이때, 제1 홀(h1)의 형상 및 배치는 다양하게 변형될 수 있다.In addition, the light emitting structure 23 may include a region in which the second conductivity type semiconductor layer 29 and the active layer 27 are partially removed and the first conductivity type semiconductor layer 25 is partially exposed. That is, as shown in FIG. 3A , a first hole h1 passing through the second conductivity type semiconductor layer 29 and the active layer 27 to expose the first conductivity type semiconductor layer 25 may be formed. . In this case, the shape and arrangement of the first hole h1 may be variously modified.

또한, 발광구조체(23)는 활성층(27)과 제2 도전형 반도체층(29)을 포함하는 메사를 포함할 수 있고, 메사는 제1 도전형 반도체층(25)의 일부를 더 포함할 수 있다. 그리고 제1 홀(h1)은 메사에 형성되어 제1 도전형 반도체층(25)을 노출시킬 수 있으며, 제1 홀(h1)을 다수 개가 형성될 수 있다.In addition, the light emitting structure 23 may include a mesa including the active layer 27 and the second conductivity type semiconductor layer 29 , and the mesa may further include a portion of the first conductivity type semiconductor layer 25 . have. In addition, the first hole h1 may be formed in the mesa to expose the first conductivity type semiconductor layer 25 , and a plurality of first holes h1 may be formed.

제1 컨택 전극(31) 및 제2 컨택 전극(33)은 각각 제1 도전형 반도체층(25) 및 제2 도전형 반도체층(29)과 오믹 컨택될 수 있다. 먼저 제2 컨택 전극(33)에 대해 설명하면, 제2 컨택 전극(33)은 제2 도전형 반도체층(29) 상부를 덮도록 형성되는데, 제2 컨택 전극(33)은 메사의 상부에 형성될 수 있다.The first contact electrode 31 and the second contact electrode 33 may be in ohmic contact with the first conductivity type semiconductor layer 25 and the second conductivity type semiconductor layer 29 , respectively. First, the second contact electrode 33 will be described. The second contact electrode 33 is formed to cover the upper portion of the second conductivity-type semiconductor layer 29 , and the second contact electrode 33 is formed on the mesa. can be

제2 컨택 전극(33)은 제2 도전형 반도체층(29)에 오믹 컨택할 수 있는 물질로 구성되며, 일례로, 금속성 물질이나 도전성 산화물이 포함된 물질일 수 있다. 제2 컨택 전극(33)이 금속성 물질을 포함하는 경우, 제2 컨택 전극(33)은 제2 도전형 반도체층(29)과 오믹 컨택하는 반사층(미도시)과 반사층을 보호하기 위해 반사층을 덮는 커버층(미도시)을 포함할 수 있다. 여기서, 반사층은 금속을 포함할 수 있고, 단일층이나 다중층으로 형성될 수 있다. 제2 컨택 전극(33)이 다중층으로 형성될 때, 제2 컨택 전극(33)은 Ti, Ni 및 Au를 포함할 수 있으며, Ti 및 Ni가 교대로 적층된 구조상에 Au 및 Ti가 차례로 적층된 구조일 수 있다.The second contact electrode 33 is made of a material capable of ohmic contact with the second conductivity-type semiconductor layer 29 , and may be, for example, a material including a metallic material or a conductive oxide. When the second contact electrode 33 includes a metallic material, the second contact electrode 33 includes a reflective layer (not shown) in ohmic contact with the second conductivity-type semiconductor layer 29 and a reflective layer covering the reflective layer to protect the reflective layer. A cover layer (not shown) may be included. Here, the reflective layer may include a metal, and may be formed of a single layer or multiple layers. When the second contact electrode 33 is formed as a multilayer, the second contact electrode 33 may include Ti, Ni, and Au, and Au and Ti are sequentially stacked on a structure in which Ti and Ni are alternately stacked. structure may be.

제1 절연층(35)은 발광구조체(23) 상면에 형성되되, 제2 컨택 전극(33)을 덮도록 형성될 수 있다. 제1 절연층(35)은 메사에 형성된 제1 홀(h1)의 측면을 덮도록 형성될 수 있다. 또한, 도 3b 및 도 3c에 도시된 바와 같이, 제1 절연층(35)에는 제2 컨택 전극(33)을 일부 노출시키기 위한 제2 홀(h2)이 형성될 수 있다. 그에 따라 제2 홀(h2)을 통해 제2 컨택 전극(33)에 인접한 발광셀의 제1 컨택 전극(31)이 컨택할 수 있다.The first insulating layer 35 may be formed on the upper surface of the light emitting structure 23 , and may be formed to cover the second contact electrode 33 . The first insulating layer 35 may be formed to cover the side surface of the first hole h1 formed in the mesa. Also, as shown in FIGS. 3B and 3C , a second hole h2 for partially exposing the second contact electrode 33 may be formed in the first insulating layer 35 . Accordingly, the first contact electrode 31 of the light emitting cell adjacent to the second contact electrode 33 may make contact through the second hole h2 .

제1 절연층(35)은 절연성 물질을 포함하며, 일례로, SiO2, SiNx, MgF2 등을 포함할 수 있고, 다중층으로 형성될 수 있으며, 굴절률이 다른 물질이 교대로 적층된 분포 브래그 반사기를 포함할 수도 있다.The first insulating layer 35 includes an insulating material, for example, SiO 2 , SiN x , MgF 2 , etc., may be formed in multiple layers, and materials having different refractive indices are alternately stacked. It may include a Bragg reflector.

또한, 도 3a 내지 도 3c에 도시된 바와 같이, 제1 절연층(35)은 기판(21)의 일부를 덮도록 형성될 수 있다. 이는 발광소자(100)의 제조 과정에서 칩 단위 개별화(isolation)의 여부에 따라 달라질 수 있는데, 발광소자(100)의 제조 과정에서 웨이퍼를 칩 단위로 개별화한 다음, 제1 절연층(35)을 형성함으로써, 제1 절연층(35)이 기판(21)의 일부를 덮도록 형성될 수 있다. 그에 따라 제1 절연층(35)은 기판(21)의 측면으로 노출된 발광구조체(23)의 측면을 덮도록 형성될 수 있고, 발광소자(100)의 양측 끝단까지 기판(21)을 덮도록 형성될 수 있다.Also, as shown in FIGS. 3A to 3C , the first insulating layer 35 may be formed to cover a portion of the substrate 21 . This may vary depending on whether chip unit isolation is performed in the manufacturing process of the light emitting device 100 . In the manufacturing process of the light emitting device 100 , the wafer is individualized into chip units, and then the first insulating layer 35 is formed. By forming, the first insulating layer 35 may be formed to cover a part of the substrate 21 . Accordingly, the first insulating layer 35 may be formed to cover the side surface of the light emitting structure 23 exposed to the side surface of the substrate 21 , and to cover the substrate 21 to both ends of the light emitting device 100 . can be formed.

이때, 제1 절연층(35)이 기판(21)의 일부를 덮도록 형성될 때, 기판(21)에 형성된 다수의 패턴(21a)을 완전히 덮지 않고, 일부만 덮도록 형성될 수 있다. 그에 따라 해당 위치에서 제1 절연층(35)의 상부로 기판(21)의 다수의 패턴(21a)이 노출될 수 있다.In this case, when the first insulating layer 35 is formed to cover a portion of the substrate 21 , the plurality of patterns 21a formed on the substrate 21 may not be completely covered, but may be formed to cover only a portion. Accordingly, the plurality of patterns 21a of the substrate 21 may be exposed to the upper portion of the first insulating layer 35 at the corresponding position.

그리고 도 3c에 도시된 바와 같이, 발광셀과 발광셀 사이에 이격된 공간에서도 기판(21)의 일부를 덮도록 형성될 수 있다.And, as shown in FIG. 3C , it may be formed to cover a part of the substrate 21 even in a space spaced apart from the light emitting cell and the light emitting cell.

한편, 제1 절연층(35)은 예비절연층(pre-insulation layer, 35a) 및 주절연층(main-insulation layer, 35b)을 포함할 수 있다. 예비절연층(35a)은 주절연층(35b)에 앞서 형성될 수 있고, 그에 따라 예비절연층(35a)은 주절연층(35b) 하부에 위치할 수 있다.Meanwhile, the first insulating layer 35 may include a pre-insulation layer 35a and a main-insulation layer 35b. The preliminary insulating layer 35a may be formed before the main insulating layer 35b, and accordingly, the preliminary insulating layer 35a may be positioned below the main insulating layer 35b.

예비절연층(35a)은 발광구조체(23)의 일부를 덮을 수 있으며, 제2 컨택 전극(33)의 상면 일부나 제2 컨택 전극(33)의 측면을 덮도록 형성될 수 있다. 예비절연층(35a)은 발광구조체(23) 상면을 덮도록 형성된 다음, 식각을 통해 제2 도전형 반도체층(29) 일부가 노출될 수 있다. 이렇게 노출된 제2 도전형 반도체층(29) 상에 제2 컨택 전극(33)이 형성될 수 있다. 그에 따라 예비절연층(35a)은 제2 컨택 전극(33)과 접속할 수 있다.The preliminary insulating layer 35a may cover a portion of the light emitting structure 23 , and may be formed to cover a portion of an upper surface of the second contact electrode 33 or a side surface of the second contact electrode 33 . After the preliminary insulating layer 35a is formed to cover the upper surface of the light emitting structure 23 , a portion of the second conductivity type semiconductor layer 29 may be exposed through etching. The second contact electrode 33 may be formed on the exposed second conductivity-type semiconductor layer 29 . Accordingly, the preliminary insulating layer 35a may be connected to the second contact electrode 33 .

또한, 예비절연층(35a)은 제2 컨택 전극(33)의 형성 과정 중에 형성될 수 있다. 일례로, 제2 컨택 전극(33)이 도전형 산화물층(미도시)과 반사전극층(미도시)을 포함할 때, 제2 도전형 반도체층(29) 상에 도전성 산화물층을 형성하고, 반사전극층을 형성하기 전에 예비절연층(35a)을 형성할 수 있다. 반사전극층이 형성된 다음, 반사전극층을 덮는 주절연층(35b)을 형성하여 제1 절연층(35)이 형성될 수 있다. 본 발명의 일 실시예에서 예비절연층(35a)의 두께는 약 1000Å일 수 있으며, 제2 컨택 전극(33)의 두께는 약 11kÅ일 수 있다.Also, the preliminary insulating layer 35a may be formed during the formation of the second contact electrode 33 . For example, when the second contact electrode 33 includes a conductive oxide layer (not shown) and a reflective electrode layer (not shown), a conductive oxide layer is formed on the second conductive type semiconductor layer 29 and reflected Before forming the electrode layer, the preliminary insulating layer 35a may be formed. After the reflective electrode layer is formed, the first insulating layer 35 may be formed by forming the main insulating layer 35b covering the reflective electrode layer. In an embodiment of the present invention, the thickness of the preliminary insulating layer 35a may be about 1000 Å, and the thickness of the second contact electrode 33 may be about 11 kÅ.

본 발명의 일 실시예에서 예비절연층(35a)은 주절연층(35b)과 서로 동일한 물질로 형성될 수 있으며, 예컨대 SiO2를 포함할 수 있다.In an embodiment of the present invention, the preliminary insulating layer 35a may be formed of the same material as the main insulating layer 35b, and may include, for example, SiO 2 .

여기서, 주절연층(35b)을 형성하기 전에 발광소자(100)의 칩 단위 개별화(isolation)를 위해 발광소자(100)의 가장자리를 에칭(etching)할 수 있는데, 이 과정에서 기판(21)의 가장자리 측에 노출된 다수의 패턴(21a)이 같이 에칭될 수 있다. 그에 따라 도 3a에 도시된 바와 같이, 노출된 다수의 패턴(21a)은 발광구조체(23)에 의해 덮인 다수의 패턴(21a)보다 작은 크기로 형성될 수 있다.Here, before forming the main insulating layer 35b, the edge of the light emitting device 100 may be etched for chip-by-chip isolation of the light emitting device 100. In this process, the edge of the substrate 21 A plurality of patterns 21a exposed to the side may be etched together. Accordingly, as shown in FIG. 3A , the plurality of exposed patterns 21a may be formed to have a smaller size than the plurality of patterns 21a covered by the light emitting structure 23 .

제1 컨택 전극(31)은 제1 절연층(35) 상부에 형성되고, 제1 절연층(35)의 일부를 제외한 전체를 덮도록 형성된다. 그에 따라 메사에 형성된 제1 홀(h1) 및 제1 절연층(35)에 형성된 제2 홀(h2)을 채울 수 있다. 제1 컨택 전극(31)은 도 3a에 도시된 바와 같이, 메사에 형성된 제1 홀(h1)을 통해 제1 도전형 반도체층(25)과 오믹 컨택된다. 그리고 도 3b 및 도 3c에 도시된 바와 같이, 제1 컨택 전극(31)은 제1 절연층(35)에 형성된 제2 홀(h2)을 인접한 다른 발광셀의 제2 컨택 전극(33)과 컨택될 수 있다.The first contact electrode 31 is formed on the first insulating layer 35 , and is formed to cover the entirety except for a part of the first insulating layer 35 . Accordingly, the first hole h1 formed in the mesa and the second hole h2 formed in the first insulating layer 35 may be filled. As shown in FIG. 3A , the first contact electrode 31 is in ohmic contact with the first conductivity-type semiconductor layer 25 through the first hole h1 formed in the mesa. And as shown in FIGS. 3B and 3C , the first contact electrode 31 makes contact with the second contact electrode 33 of another light emitting cell adjacent to the second hole h2 formed in the first insulating layer 35 . can be

여기서, 제1 홀(h1) 및 제2 홀(h2)을 형성하기 위해 제1 절연층(35)을 식각하는데, 이 과정에서 제1 홀(h1)에 의해 노출되는 제1 도전형 반도체층(25)의 표면 일부가 같이 식각될 수 있으며, 제2 홀(h2)에 의해 노출되는 제2 컨택 전극(33)의 일부가 같이 식각될 수 있다.Here, the first insulating layer 35 is etched to form the first hole h1 and the second hole h2, and in this process, the first conductivity type semiconductor layer ( A part of the surface of the 25 ) may be etched together, and a part of the second contact electrode 33 exposed by the second hole h2 may be etched together.

이렇게 제1 홀(h1)을 형성하기 위해 제1 절연층(35)을 식각하는 과정에서 제1 도전형 반도체층(25)의 표면 일부가 제1 절연층(35)과 같이 식각될 수 있다. 그에 따라 도 4에 도시된 바와 같이, 제1 홀(h1)이 형성된 위치에서 제1 도전형 반도체층(25)은 제1 홀(h1)이 형성된 위치에 단차가 형성될 수 있다.In the process of etching the first insulating layer 35 to form the first hole h1 in this way, a portion of the surface of the first conductivity-type semiconductor layer 25 may be etched together with the first insulating layer 35 . Accordingly, as shown in FIG. 4 , a step may be formed in the first conductivity-type semiconductor layer 25 at the position where the first hole h1 is formed at the position where the first hole h1 is formed.

그리고 상기에서 설명한 바와 같이, 제2 컨택 전극(33)이 Ti 및 Ni가 교대로 적층된 구조상에 Au 및 Ti가 차례로 적층된 구조이면, 제1 절연층(35)이 식각되는 과정에서 제2 컨택 전극(33)의 최상층에 적층된 Ti도 같이 식각될 수 있다. 그에 따라 제1 절연층(35)과 제2 컨택 전극(33)이 접하는 위치의 제2 컨택 전극(33)의 최상층은 Ti이고, 제2 홀(h2)에 의해 노출되는 제2 컨택 전극(33)의 최상층은 Au가 될 수 있다. 그러므로 제2 홀(h2)을 통해 제1 컨택 전극(31)은 최상층이 Au인 제2 컨택 전극(33)과 컨택될 수 있다. 여기서, 제1 컨택 전극(31)이 식각되면서 기존 최상층의 Ti는 식각되고, 그 다음 층인 Au의 일부도 같이 식각될 수 있다. 그에 따라 도 6에 도시된 바와 같이, 제2 홀(h2)이 형성된 위치에서 제1 컨택 전극(31)은 단차가 형성될 수 있다. 이때, 제1 절연층(35)은 건식 식각(dry etching) 방식으로 식각될 수 있다.And, as described above, when the second contact electrode 33 has a structure in which Au and Ti are sequentially stacked on a structure in which Ti and Ni are alternately stacked, the second contact electrode 33 is etched during the etching process of the first insulating layer 35 . Ti stacked on the uppermost layer of the electrode 33 may also be etched. Accordingly, the uppermost layer of the second contact electrode 33 at the position where the first insulating layer 35 and the second contact electrode 33 contact is Ti, and the second contact electrode 33 exposed by the second hole h2. ) may be Au. Therefore, the first contact electrode 31 may be in contact with the second contact electrode 33 whose uppermost layer is Au through the second hole h2 . Here, as the first contact electrode 31 is etched, Ti of the existing uppermost layer may be etched, and a portion of Au, which is the next layer, may also be etched. Accordingly, as shown in FIG. 6 , a step may be formed in the first contact electrode 31 at the position where the second hole h2 is formed. In this case, the first insulating layer 35 may be etched by a dry etching method.

또한, 제1 컨택 전극(31)은 제1 절연층(35)의 일부를 제외한 전체를 덮도록 형성되는데, 그에 따라 발광구조체(23)에서 발광된 빛이 제1 컨택 전극(31)에서 반사될 수 있다. 도 3a 내지 도 3c에 도시된 바와 같이, 제1 컨택 전극(31)은 기판(21)의 측면을 덮도록 형성되고, 발광셀들의 사이에 이격된 공간의 측면도 덮도록 형성됨에 따라 발광구조체(23)에서 발광된 빛은 제1 컨택 전극(31)에서 반사되어 외부로 방출될 수 있다. 그에 따라 발광소자(100)의 광효율을 극대화할 수 있다.In addition, the first contact electrode 31 is formed to cover the entirety except for a part of the first insulating layer 35 , so that light emitted from the light emitting structure 23 is reflected by the first contact electrode 31 . can As shown in FIGS. 3A to 3C , the first contact electrode 31 is formed to cover the side surface of the substrate 21 and is formed to cover the side surface of the space spaced between the light emitting cells, so that the light emitting structure 23 is formed. ) may be reflected from the first contact electrode 31 and emitted to the outside. Accordingly, the light efficiency of the light emitting device 100 can be maximized.

여기서, 제1 컨택 전극(31)은 도 1 및 도 2에서의 제1 및 제2 전극 연결부(D1, D2)의 역할을 한다. 즉, 도 3c를 참조하면, 제1 발광셀(C1)의 제1 컨택 전극(31)은 제1 발광셀(C1)과 제2 발광셀(C2)의 이격된 공간을 거쳐 제2 발광셀(C2)의 제2 컨택 전극(33) 상부까지 연장 형성된다. 제1 발광셀(C1)의 제1 컨택 전극(31)은 제2 발광셀(C2)의 메사, 제1 절연층(35) 및 제2 컨택 전극(33)의 일부를 덮도록 형성되며, 제2 발광셀(C2)의 제1 절연층(35)에 형성된 제2 홀(h2)을 통해 제2 발광셀(C2)의 제2 컨택 전극(33)과 컨택된다. 그리고 제2 발광셀(C2)의 제1 컨택 전극(31)은 제1 발광셀(C1)의 제1 컨택 전극(31)과 일정 거리 이격된 상태로 제2 발광셀(C2)의 제1 절연층(35)을 덮도록 형성된다.Here, the first contact electrode 31 serves as the first and second electrode connection portions D1 and D2 in FIGS. 1 and 2 . That is, referring to FIG. 3C , the first contact electrode 31 of the first light emitting cell C1 passes through the spaced apart space between the first light emitting cell C1 and the second light emitting cell C2 to the second light emitting cell ( The second contact electrode 33 of C2) is formed to extend to the upper portion. The first contact electrode 31 of the first light emitting cell C1 is formed to cover a portion of the mesa, the first insulating layer 35 and the second contact electrode 33 of the second light emitting cell C2, It is in contact with the second contact electrode 33 of the second light emitting cell C2 through the second hole h2 formed in the first insulating layer 35 of the second light emitting cell C2. And the first contact electrode 31 of the second light emitting cell C2 is spaced apart from the first contact electrode 31 of the first light emitting cell C1 by a predetermined distance, and the first insulation of the second light emitting cell C2 It is formed to cover the layer 35 .

그에 따라 제1 컨택 전극(31)은 도 3c에 도시된 바와 같이, 인접한 발광셀의 측면을 덮도록 형성될 수 있다. 즉, 제1 발광셀(C1)의 제1 컨택 전극(31)은 제1 발광셀(C1)의 상부에서 연장되어 제2 발광셀(C2)의 측면과 함께 제2 발광셀(C2)의 상부 일부를 덮도록 형성될 수 있다.Accordingly, the first contact electrode 31 may be formed to cover the side surface of the adjacent light emitting cell, as shown in FIG. 3C . That is, the first contact electrode 31 of the first light emitting cell C1 extends from the upper portion of the first light emitting cell C1 and together with the side surface of the second light emitting cell C2 is an upper portion of the second light emitting cell C2. It may be formed to cover a part.

또한, 상기에서 설명한 바와 같이, 제1 컨택 전극(31)은 다수의 제1 홀(h1)을 통해 제1 도전형 반도체층(25)과 오믹 컨택할 수 있는데, 이때, 도 1 및 도 3b에 도시된 바와 같이, 다수의 제1 홀(h1) 사이에 제1 전극 연결부(D1) 또는 제2 전극 연결부(D2)가 위치할 수 있다. 즉, 도 3b를 이용하여 설명하면, 제3 발광셀(C3)에서 제1 컨택 전극(31)이 다수의 메사를 덮도록 형성되면서 제1 홀(h1)들을 통해 제1 도전형 반도체층(25)과 오믹 컨택하도록 형성된다. 이때, 제2 발광셀(C2)의 제1 컨택 전극(31)이 연장되어 제1 홀(h1)들 사이에 배치된 제2 홀(h2)을 통해 제2 도전형 반도체층(29)과 오믹 컨택하여 제2 전극 연결부(D2)가 형성될 수 있다. 다시 말해, 제2 전극 연결부(D2)는 제1 홀(h1)들 사이에 배치될 수 있다.In addition, as described above, the first contact electrode 31 may be in ohmic contact with the first conductivity-type semiconductor layer 25 through the plurality of first holes h1. As illustrated, a first electrode connection part D1 or a second electrode connection part D2 may be positioned between the plurality of first holes h1 . That is, referring to FIG. 3B , the first contact electrode 31 is formed to cover the plurality of mesa in the third light emitting cell C3 and the first conductivity type semiconductor layer 25 is formed through the first holes h1 . ) and ohmic contact. At this time, the first contact electrode 31 of the second light emitting cell C2 is extended and the second conductivity type semiconductor layer 29 and the ohmic electrode 31 are extended through the second hole h2 disposed between the first holes h1. The second electrode connection part D2 may be formed by making contact. In other words, the second electrode connection part D2 may be disposed between the first holes h1 .

제1 컨택 전극(31)은 상기에서 설명한 바와 같이, 제1 도전형 반도체층(25)과 오믹 컨택되고 빛을 반사시키는 역할을 한다. 그에 따라 제1 컨택 전극(31)은 Al층과 같은 고반사성 금속층을 포함할 수 있고, 단일층로 형성되거나 다중층으로 형성될 수 있다. 이때, 고반사성 금속층은, Ti, Cr 또는 Ni 등의 접촉층 상에 형성될 수 있으며, 제1 컨택 전극(31)은 Ni, Pt, Pd, Rh, W, Ti, Al, Mg, Ag 및 Au 중 하나 이상을 포함할 수 있다.As described above, the first contact electrode 31 is in ohmic contact with the first conductivity-type semiconductor layer 25 and serves to reflect light. Accordingly, the first contact electrode 31 may include a highly reflective metal layer such as an Al layer, and may be formed as a single layer or as a multilayer. In this case, the highly reflective metal layer may be formed on a contact layer such as Ti, Cr or Ni, and the first contact electrode 31 is Ni, Pt, Pd, Rh, W, Ti, Al, Mg, Ag, and Au. may include one or more of

제2 절연층(37)은 제1 컨택 전극(31)의 일부를 제외한 전체를 덮도록 형성될 수 있다. 제2 절연층(37)은 제1 컨택 전극(31)을 부분적으로 노출시키기 위한 제1 개구부(op1)가 형성될 수 있고, 제2 컨택 전극(33)을 부분적으로 노출시키기 위한 제2 개구부(op2)가 형성될 수 있다. 이때, 제2 개구부(op2)는 제1 절연층(35), 제1 컨택 전극(31) 및 제2 절연층(37)에 걸쳐 형성될 수 있으며, 제1 개구부(op1) 및 제2 개구부(op2)는 각각 하나 이상 형성될 수 있다.The second insulating layer 37 may be formed to cover the entirety except for a part of the first contact electrode 31 . The second insulating layer 37 may have a first opening op1 for partially exposing the first contact electrode 31 , and a second opening op1 for partially exposing the second contact electrode 33 . op2) can be formed. In this case, the second opening op2 may be formed across the first insulating layer 35 , the first contact electrode 31 and the second insulating layer 37 , and the first opening op1 and the second opening op1 One or more op2) may be formed respectively.

제2 절연층(37)에 형성된 제1 개구부(op1)를 통해 제1 전극 패드(39)가 제1 컨택 전극(31)과 컨택 할 수 있고, 제2 개구부(op2)를 통해 제2 전극 패드(41)가 제2 컨택 전극(33)과 컨택할 수 있다.The first electrode pad 39 may contact the first contact electrode 31 through the first opening op1 formed in the second insulating layer 37 , and the second electrode pad through the second opening op2 . A reference numeral 41 may contact the second contact electrode 33 .

제2 절연층(37)은 절연성 물질을 포함할 수 있고, 일례로, SiO2, SiNx, MgF2 등을 포함할 수 있으며, 다중층을 포함할 수 있고, 굴절률이 다른 물질이 교대로 적층된 분포 브래그 반사기를 포함할 수도 있다. 제2 절연층(37)이 다중층으로 이루어진 경우, 제2 절연층(37)의 최상부층은 SiNx로 형성될 수 있다. 이렇게 제2 절연층(37)의 최상부층이 SiNx로 형성되면 발광구조체(23)로 습기가 침투하는 것을 효과적으로 방지할 수 있다.The second insulating layer 37 may include an insulating material, for example, SiO 2 , SiN x , MgF 2 , etc., may include multiple layers, and materials having different refractive indices are alternately stacked. It may also include a distributed Bragg reflector. When the second insulating layer 37 is formed of multiple layers, the uppermost layer of the second insulating layer 37 may be formed of SiN x . When the uppermost layer of the second insulating layer 37 is formed of SiN x in this way, it is possible to effectively prevent moisture from penetrating into the light emitting structure 23 .

제1 전극 패드(39) 및 제2 전극 패드(41)는 제2 절연층(37) 상에 위치하며, 제1 전극 패드(39)는 제1 컨택 전극(31)과 전기적으로 연결되고, 제2 전극 패드(41)는 제2 컨택 전극(33)과 전기적으로 연결될 수 있다. 도 3a에 도시된 바와 같이, 제1 전극 패드(39)는 제1 개구부(op1)를 통해 제1 컨택 전극(31)과 컨택될 수 있다. 그리고 제2 전극 패드(41)는 제2 개구부(op2)를 통해 제2 컨택 전극(33)과 컨택될 수 있다.The first electrode pad 39 and the second electrode pad 41 are positioned on the second insulating layer 37 , and the first electrode pad 39 is electrically connected to the first contact electrode 31 , The second electrode pad 41 may be electrically connected to the second contact electrode 33 . As illustrated in FIG. 3A , the first electrode pad 39 may contact the first contact electrode 31 through the first opening op1 . In addition, the second electrode pad 41 may contact the second contact electrode 33 through the second opening op2 .

제1 전극 패드(39)는 제1 내지 제3 발광셀(C1, C2, C3)에 걸쳐 형성되고, 제1 개구부(op1)는 제3 발광셀(C3)에 형성된다. 그에 따라 제1 전극 패드(39)는 제3 발광셀(C3)의 제1 컨택 전극(31)과 컨택된다. 그리고 제2 전극 패드(41)는 제1 전극 패드(39)와 일정 거리 이상 이격된 상태로 제1 내지 제3 발광셀(C1, C2, C3)에 걸쳐 형성되고, 제2 개구부(op2)는 제1 발광셀(C1)에 형성된다. 그에 따라 제2 전극 패드(41)는 제1 발광셀(C1)의 제2 컨택 전극(33)과 컨택된다. The first electrode pad 39 is formed over the first to third light emitting cells C1 , C2 and C3 , and the first opening op1 is formed in the third light emitting cell C3 . Accordingly, the first electrode pad 39 is in contact with the first contact electrode 31 of the third light emitting cell C3. In addition, the second electrode pad 41 is formed over the first to third light emitting cells C1 , C2 , C3 while being spaced apart from the first electrode pad 39 by a predetermined distance or more, and the second opening op2 is It is formed in the first light emitting cell (C1). Accordingly, the second electrode pad 41 is in contact with the second contact electrode 33 of the first light emitting cell C1.

이때, 제1 개구부(op1) 및 제2 개구부(op2)는 제2 절연층(37)의 식각을 통해 형성될 수 있다. 제2 절연층(37)이 식각되는 과정에서 제1 및 제2 개구부(op1, op2)를 통해 노출되는 제1 컨택 전극(31) 및 제2 컨택 전극(33)의 일부가 식각될 수 있다. 즉, 제1 및 제2 컨택 전극(31, 33)은 Ti, Ni 및 Au를 포함하는 다중층으로 형성된 경우, Ti 및 Ni가 교대로 적층된 구조상에 Au 와 Ti가 차례로 적층되어 형성될 수 있다. 이때, 제1 및 제2 컨택 전극(31, 33)은 각각 제1 및 제2 개구부(op1, op2)가 형성되는 과정에서 최상층에 적층된 Ti가 제2 절연층(37)과 같이 식각되어 제1 및 제2 개구부(op1, op2)에 의해 노출된 제1 및 제2 컨택 전극(31, 33)의 최상층은 Au가 될 수 있다. 그에 따라 제1 및 제2 전극 패드(39, 41)는 제1 및 제2 개구부(op1, op2)를 통해 최상층이 Au인 제1 및 제2 컨택 전극(31, 33)과 컨택될 수 있다. 이때, 제2 절연층(37)은 건식 식각(dry etching) 방식으로 식각될 수 있다.In this case, the first opening op1 and the second opening op2 may be formed by etching the second insulating layer 37 . A portion of the first contact electrode 31 and the second contact electrode 33 exposed through the first and second openings op1 and op2 may be etched while the second insulating layer 37 is etched. That is, when the first and second contact electrodes 31 and 33 are formed of multiple layers including Ti, Ni, and Au, Au and Ti may be sequentially stacked on a structure in which Ti and Ni are alternately stacked. . At this time, in the process of forming the first and second openings op1 and op2 of the first and second contact electrodes 31 and 33 , respectively, Ti stacked on the uppermost layer is etched together with the second insulating layer 37 to form the first and second contact electrodes 31 and 33 , respectively. The uppermost layers of the first and second contact electrodes 31 and 33 exposed by the first and second openings op1 and op2 may be Au. Accordingly, the first and second electrode pads 39 and 41 may contact the first and second contact electrodes 31 and 33 whose uppermost layer is Au through the first and second openings op1 and op2 . In this case, the second insulating layer 37 may be etched by a dry etching method.

또한, 제1 전극 패드(39) 및 제2 전극 패드(41)는 각각 제1 내지 제3 발광셀(C1, C2, C3) 사이의 이격된 공간을 메우도록 형성될 수 있으며, 수십 ㎛ 이상 두께를 가지도록 형성되어 발광소자(100)가 그 자체로 칩 스케일 패키지로 이용될 수 있다.In addition, the first electrode pad 39 and the second electrode pad 41 may be formed to fill the spaced space between the first to third light emitting cells C1, C2, and C3, respectively, and have a thickness of several tens of μm or more. It is formed to have a light emitting device 100 can be used as a chip scale package itself.

그리고 제1 전극 패드(39) 및 제2 전극 패드(41)는 각각 단일층 또는 다중층으로 형성될 수 있고, 전기적 도전성을 갖는 물질을 포함할 수 있다. 일례로, 제1 전극 패드(39) 및 제2 전극 패드(41)는 각각 Cu, Pt, Au, Ti, Cr, Ni, Al 및 Ag 중 하나 이상을 포함할 수 있으며, 또는 소결된 형태의 금속 입자들 및 금속 입자들 사이에 개재된 비금속성 물질을 포함할 수도 있다. 여기서, 제1 전극 패드(39) 및 제2 전극 패드(41)는 도금, 증착, 도팅 또는 스크린 프린팅 방법 등을 이용하여 형성될 수 있다.In addition, the first electrode pad 39 and the second electrode pad 41 may be formed as a single layer or a multilayer, respectively, and may include a material having electrical conductivity. For example, the first electrode pad 39 and the second electrode pad 41 may each include at least one of Cu, Pt, Au, Ti, Cr, Ni, Al, and Ag, or a sintered metal It may also include a non-metallic material interposed between the particles and the metal particles. Here, the first electrode pad 39 and the second electrode pad 41 may be formed using plating, deposition, dotting, or screen printing.

도면에는 도시하지 않았으나, 본 발명의 일 실시예에서 방열 패드를 더 포함할 수 있다. 방열 패드는 발광소자(100)의 평면 형상에서 제1 전극 패드(39) 및 제2 전극 패드(41) 사이에 제1 및 제2 전극 패드(39, 41)와 이격되어 배치될 수 있다. 방열 패드는 제2 절연층(37) 상에 배치되어 다른 구성들과 절연된 상태로 배치된다. 그에 따라 발광구조체(23)에서 발생된 열은 제2 절연층(37)을 통해 방열 패드로 전달될 수 있다.Although not shown in the drawings, in an embodiment of the present invention, a heat dissipation pad may be further included. The heat dissipation pad may be disposed to be spaced apart from the first and second electrode pads 39 and 41 between the first electrode pad 39 and the second electrode pad 41 in the planar shape of the light emitting device 100 . The heat dissipation pad is disposed on the second insulating layer 37 to be insulated from other components. Accordingly, heat generated in the light emitting structure 23 may be transferred to the heat dissipation pad through the second insulating layer 37 .

방열 패드는 제1 및 제2 전극 패드(39, 41)와 동일한 재질을 포함할 수 있으며, 동일한 방법에 의해 형성될 수 있다. 그리로 본 발명의 일 실시예에서 제1 및 제2 전극 패드(39, 41)와 방열 패드 전체는 발광소자(100)의 대부분을 덮도록 형성될 수 있고, 예컨대, 발광소자(100) 평면 형상의 50% 이상을 덮도록 형성될 수 있다.The heat dissipation pad may include the same material as the first and second electrode pads 39 and 41 , and may be formed by the same method. Thus, in one embodiment of the present invention, the entire first and second electrode pads 39 and 41 and the heat dissipation pad may be formed to cover most of the light emitting device 100, for example, the light emitting device 100 has a planar shape. It may be formed to cover more than 50% of the

상기에서 설명한 발광소자(100)는 다음과 같은 방법에 따라 제조될 수 있다. 기판(21) 상부에 발광구조체(23)를 성장시키고, 성장된 발광구조체(23)의 일부를 식각하여 메사를 형성한다. 그에 따라 발광구조체(23)는 하나 이상의 메사를 포함할 수 있으며, 메사의 측면에 제1 도전형 반도체층(25), 활성층(27) 및 제2 도전형 반도체층(29)이 노출될 수 있다. 상기와 같이, 발광구조체(23)에 메사가 형성되면, 메사의 상부 및 측면을 덮도록 예비절연층(35a)이 형성된다.The light emitting device 100 described above may be manufactured according to the following method. A light emitting structure 23 is grown on the substrate 21 , and a portion of the grown light emitting structure 23 is etched to form a mesa. Accordingly, the light emitting structure 23 may include one or more mesa, and the first conductivity type semiconductor layer 25 , the active layer 27 , and the second conductivity type semiconductor layer 29 may be exposed on the sides of the mesa. . As described above, when the mesa is formed in the light emitting structure 23 , a preliminary insulating layer 35a is formed to cover the upper and side surfaces of the mesa.

다음으로, 형성된 예비절연층(35a) 중 메사 상부의 일부를 식각하고, 식각을 통해 노출된 제2 도전형 반도체층(29) 상부에 제2 컨택 전극(33)이 형성된다. 이렇게 제2 컨택 전극(33)이 형성된 상태에서 발광소자(100)의 칩 단위 개별화 공정을 통해 발광소자(100)를 칩 단위로 형성하고, 이 과정을 통해 발광소자(100)를 다수의 발광셀로 분리한다.Next, a portion of the upper portion of the mesa of the formed preliminary insulating layer 35a is etched, and the second contact electrode 33 is formed on the second conductivity-type semiconductor layer 29 exposed through the etching. In this way, in a state in which the second contact electrode 33 is formed, the light emitting device 100 is formed in a chip unit through a chip unit individualization process of the light emitting device 100, and through this process, the light emitting device 100 is formed into a plurality of light emitting cells. separated by

여기서, 칩 단위 개별화 공정에 의해 발광소자(100)의 가장자리 위치의 기판(21) 일부와 함께 발광셀들 사이에 기판(21) 일부가 노출될 수 있으며, 기판(21) 상부의 형성된 다수의 패턴(21a) 일부의 크기가 식각에 의해 작아질 수 있다.Here, a portion of the substrate 21 may be exposed between the light emitting cells together with a portion of the substrate 21 at the edge position of the light emitting device 100 by the chip unit individualization process, and a plurality of patterns formed on the substrate 21 . (21a) The size of a part may be reduced by etching.

상기와 같이, 다수의 발광셀로 분리된 발광소자(100)의 상부 전체와 메사 측면으로 노출된 발광구조체(23)를 덮도록 제1 절연층(35, 이때, 제1 절연층은 주절연층(35b)임)을 형성한다. 이때, 제1 절연층(35)은 메사에서 제1 도전형 반도체층(25)이 노출되도록 형성된 개구부까지 덮도록 형성되는데, 해당 개구부에 형성된 제1 절연층(35)을 식각하여 제1 도전형 반도체층(25)이 노출되도록 제1 홀(h1)을 형성한다. 또한, 발광셀과 인접한 발광셀을 전기적으로 연결하기 위해 제2 컨택 전극(33)의 상부를 덮는 제1 절연층(35)의 일부도 같이 식각하여, 제2 컨택 전극(33)의 일부가 노출되도록 제2 홀(h2)을 형성한다.As described above, the first insulating layer 35, wherein the first insulating layer is a main insulating layer ( 35b) is formed. At this time, the first insulating layer 35 is formed to cover the opening formed to expose the first conductivity type semiconductor layer 25 in the mesa, and the first insulating layer 35 formed in the opening is etched to form the first conductive type semiconductor layer 35 . A first hole h1 is formed to expose the semiconductor layer 25 . In addition, a portion of the first insulating layer 35 covering the upper portion of the second contact electrode 33 is also etched to electrically connect the light emitting cell and the adjacent light emitting cell, so that a portion of the second contact electrode 33 is exposed. A second hole h2 is formed so as to be possible.

상기와 같이, 제1 홀(h1) 및 제2 홀(h2)이 형성된 제1 절연층(35) 상부를 덮도록 제1 컨택 전극(31)을 형성한다. 제1 컨택 전극(31)은 발광소자(100)의 전 영역에 걸쳐 형성될 수 있으며, 발광셀들 사이의 공간에도 형성되어 발광구조체(23)에서 발광된 빛이 제1 컨택 전극(31)에 의해 반사될 수 있도록 할 수 있다. 그리고 다수의 발광셀 중 하나의 제1 컨택 전극(31)은 인접한 발광셀이 전기적으로 연결될 수 있게 인접한 발광셀의 상부 일부까지 덮도록 형성될 수 있다. 여기서, 다수의 발광셀 각각에 형성된 제1 컨택 전극(31)들은 서로 절연되도록 형성된다.As described above, the first contact electrode 31 is formed to cover the upper portion of the first insulating layer 35 in which the first hole h1 and the second hole h2 are formed. The first contact electrode 31 may be formed over the entire region of the light emitting device 100 , and is also formed in the space between the light emitting cells so that light emitted from the light emitting structure 23 is transmitted to the first contact electrode 31 . can be reflected by In addition, one first contact electrode 31 of the plurality of light emitting cells may be formed to cover an upper portion of the adjacent light emitting cells so that the adjacent light emitting cells can be electrically connected. Here, the first contact electrodes 31 formed in each of the plurality of light emitting cells are formed to be insulated from each other.

이렇게 제1 컨택 전극(31)이 형성된 상부를 덮도록 제2 절연층(37)이 형성될 수 있다. 제2 절연층(37)은 제1 컨택 전극(31)을 포함한 발광소자(100) 전체를 덮도록 형성될 수 있다. 제2 절연층(37)이 형성된 상태에서 발광소자(100)에 제1 전극 패드(39) 및 제2 전극 패드(41)를 형성하기 위해 발광소자(100)에 포함된 다수의 발광셀 중 하나의 제2 절연층(37)에 제1 컨택 전극(31)이 노출되도록 식각하여 제1 개구부(op1)를 형성한다. 그리고 다수의 발광셀 중 다른 하나에 제2 컨택 전극(33)이 노출되도록 식각하여 제2 개구부(op1)를 형성한다. 여기서, 제1 개구부(op1) 및 제2 개구부(op2)는 다수 개가 형성될 수 있다.In this way, the second insulating layer 37 may be formed to cover the upper portion where the first contact electrode 31 is formed. The second insulating layer 37 may be formed to cover the entire light emitting device 100 including the first contact electrode 31 . One of a plurality of light emitting cells included in the light emitting device 100 to form the first electrode pad 39 and the second electrode pad 41 on the light emitting device 100 in a state in which the second insulating layer 37 is formed The first opening op1 is formed by etching so that the first contact electrode 31 is exposed on the second insulating layer 37 of the . Then, the second opening op1 is formed by etching so that the second contact electrode 33 is exposed to the other one of the plurality of light emitting cells. Here, a plurality of first openings op1 and second openings op2 may be formed.

이렇게 형성된 제1 개구부(op1)를 채우면서 노출된 제1 컨택 전극(31)과 컨택하도록 제2 절연층(37) 상부에 제1 전극 패드(39)가 형성되고, 제2 개구부(op2)를 채우면서 노출된 제2 컨택 전극(33)과 컨택 하도록 제2 절연층(33) 상부에 제2 전극 패드(41)가 형성된다.The first electrode pad 39 is formed on the second insulating layer 37 to make contact with the exposed first contact electrode 31 while filling the first opening op1 formed in this way, and the second opening op2 is formed. A second electrode pad 41 is formed on the second insulating layer 33 to make contact with the exposed second contact electrode 33 while filling.

그리고 필요에 따라 제2 절연층(37) 상부의 제1 및 제2 전극 패드(39, 41) 사이에 방열 패드를 형성할 수 있다.In addition, if necessary, a heat dissipation pad may be formed between the first and second electrode pads 39 and 41 on the second insulating layer 37 .

도 7은 본 발명의 다른 실시예에 따른 발광소자를 도시한 평면도이다.7 is a plan view illustrating a light emitting device according to another embodiment of the present invention.

도 7을 참조하면, 본 발명의 다른 실시예에 따른 발광소자(100)는 제1 내지 제7 발광셀(C1, C2, C3, C4, C5, C6, C7), 제1 내지 제6 전극 연결부(D1, D2, D3, D4, D5, D6), 제1 전극 패드(39) 및 제2 전극 패드(41)를 포함한다.Referring to FIG. 7 , the light emitting device 100 according to another embodiment of the present invention includes first to seventh light emitting cells C1, C2, C3, C4, C5, C6, C7, and first to sixth electrode connection parts. ( D1 , D2 , D3 , D4 , D5 , D6 ), and a first electrode pad 39 and a second electrode pad 41 .

도시된 바와 같이, 제1 내지 제7 발광셀(C1, C2, C3, C4, C5, C6, C7)은 동일 평면상에 배치되어 전기적으로 직렬 연결되고, 제1 내지 제7 발광셀(C1, C2, C3, C4, C5, C6, C7)은 대체로 동일한 면적을 갖도록 형성된다. 그리고 제1 내지 제7 발광셀(C1, C2, C3, C4, C5, C6, C7)을 직렬로 연결하도록 각 발광셀은 제1 내지 제6 전극 연결부(D1, D2, D3, D4, D5, D6)에 의해 전기적으로 연결된다.As shown, the first to seventh light emitting cells (C1, C2, C3, C4, C5, C6, C7) are arranged on the same plane and electrically connected in series, the first to seventh light emitting cells (C1, C2, C3, C4, C5, C6, C7) are formed to have substantially the same area. And each light emitting cell has first to sixth electrode connection parts D1, D2, D3, D4, D5, D6) is electrically connected.

그에 따라 제1 발광셀(C1)과 제2 발광셀(C2)은 제1 전극 연결부(D1)에 의해 전기적으로 연결되는데, 제2 발광셀(C2)은 제1 발광셀(C1)의 아래쪽에 배치되어 제1 전극 연결부(D1)가 제2 발광셀(C2)의 위쪽 오른편에 배치된다. 제2 발광셀(C2)과 제3 발광셀(C3)은 제2 전극 연결부(D2)에 의해 전기적으로 연결되고, 제3 발광셀(C3)은 제2 발광셀(C2)의 오른쪽에 배치되어 제2 전극 연결부(D2)가 제3 발광셀(C3)의 아래쪽 왼편에 배치된다.Accordingly, the first light emitting cell C1 and the second light emitting cell C2 are electrically connected by the first electrode connection part D1, and the second light emitting cell C2 is located below the first light emitting cell C1. so that the first electrode connection part D1 is disposed on the upper right side of the second light emitting cell C2. The second light emitting cell C2 and the third light emitting cell C3 are electrically connected by the second electrode connection part D2, and the third light emitting cell C3 is disposed on the right side of the second light emitting cell C2, The second electrode connection part D2 is disposed on the lower left side of the third light emitting cell C3.

그리고 제3 발광셀(C3)과 제4 발광셀(C4)은 제3 전극 연결부(D3)에 의해 전기적으로 연결되며, 제4 발광셀(C4)은 제3 발광셀(C3)의 위쪽에 배치되어 제3 전극 연결부(D3)가 제4 발광셀(C4)의 아래쪽 오른편에 배치된다. 상기와 같이, 제4 발광셀(C4)이 배치됨에 따라 제4 발광셀(C4)은 제1 발광셀(C1)의 오른쪽에 배치된 상태가 된다.And the third light emitting cell C3 and the fourth light emitting cell C4 are electrically connected by the third electrode connection part D3, and the fourth light emitting cell C4 is disposed above the third light emitting cell C3. Thus, the third electrode connection part D3 is disposed on the lower right side of the fourth light emitting cell C4. As described above, as the fourth light emitting cell C4 is disposed, the fourth light emitting cell C4 is disposed on the right side of the first light emitting cell C1.

제4 발광셀(C4)과 제5 발광셀(C5)은 제4 전극 연결부(D4)에 의해 전기적으로 연결되고, 제5 발광셀(C5)은 제4 발광셀(C4)의 오른쪽에 배치되어 제4 전극 연결부(D4)가 제5 발광셀(C5)의 위쪽 왼편 배치된다. 제5 발광셀(C5)은 제4 발광셀(C4)보다 폭이 좁고 길이가 길게 형성될 수 있다.The fourth light emitting cell C4 and the fifth light emitting cell C5 are electrically connected by the fourth electrode connection part D4, and the fifth light emitting cell C5 is disposed on the right side of the fourth light emitting cell C4, The fourth electrode connection part D4 is disposed on the upper left side of the fifth light emitting cell C5. The fifth light emitting cell C5 may be narrower in width and longer in length than the fourth light emitting cell C4.

제5 발광셀(C5)과 제6 발광셀(C6)은 제5 전극 연결부(D5)에 의해 전기적으로 연결되며, 제6 발광셀(C6)은 제5 발광셀(C5)의 오른쪽에 배치되어 제5 전극 연결부(D5)가 제6 발광셀(C6)의 아래쪽 왼편에 배치된다.The fifth light emitting cell C5 and the sixth light emitting cell C6 are electrically connected by a fifth electrode connection part D5, and the sixth light emitting cell C6 is disposed on the right side of the fifth light emitting cell C5, The fifth electrode connection part D5 is disposed on the lower left side of the sixth light emitting cell C6.

제6 발광셀(C6)과 제7 발광셀(C7)은 제6 전극 연결부(D6)에 의해 전기적으로 연결되며, 제7 발광셀(C7)은 제5 및 제6 발광셀(C6)의 아래쪽에 배치되어 제6 전극 연결부(D6)가 제7 발광셀(C7)의 위쪽 오른편에 배치된다. 제7 발광셀(C7)은 제5 및 제6 발광셀(C5, C6)의 너비를 합친 너비로 형성되고, 길이는 다른 발광셀들보다 가장 짧은 길이로 형성된다.The sixth light emitting cell C6 and the seventh light emitting cell C7 are electrically connected by a sixth electrode connection part D6, and the seventh light emitting cell C7 is located below the fifth and sixth light emitting cells C6. and the sixth electrode connection part D6 is disposed on the upper right side of the seventh light emitting cell C7. The seventh light emitting cell C7 is formed to have a width that is the sum of the widths of the fifth and sixth light emitting cells C5 and C6, and has a length shorter than that of other light emitting cells.

상기와 같이, 제1 내지 제7 발광셀(C1, C2, C3, C4, C5, C6, C7)이 형성됨에 따라 각 발광셀들은 서로 직렬로 전기적으로 연결된 상태로 하나의 발광소자(100)를 구성할 수 있다.As described above, as the first to seventh light emitting cells C1, C2, C3, C4, C5, C6, and C7 are formed, each light emitting cell is electrically connected in series with one light emitting device 100 . configurable.

또한, 제1 내지 제6 전극 연결부(D1, D2, D3, D4, D5, D6)는 각각 제2 내지 제7 발광셀(C2, C3, C4, C5, C6, C7) 상에 배치되며, 이를 위해 제1 컨택 전극(31)이 인접한 발광셀의 상부까지 연장되어 형성됨으로써, 발광셀들 사이에 이격된 공간이 형성되더라도 발광소자(100) 내부에서 소멸되는 빛을 최소화할 수 있다.In addition, the first to sixth electrode connection parts (D1, D2, D3, D4, D5, D6) are respectively disposed on the second to seventh light emitting cells (C2, C3, C4, C5, C6, C7), and For this purpose, since the first contact electrode 31 is formed to extend to the upper portion of the adjacent light emitting cell, even when a spaced space is formed between the light emitting cells, light that is extinguished inside the light emitting device 100 can be minimized.

그리고 제1 내지 제6 전극 연결부(D1, D2, D3, D4, D5, D6)는 인접한 전극 연결부간의 거리가 최대한 이격될 수 있도록 배치된다. 일례로, 제2 발광셀(C2)을 기준으로 설명하면, 제1 전극 연결부(D1)는 제2 발광셀(C2)의 위쪽 오른편에 배치되고, 제2 전극 연결부(D2)는 제2 발광셀(C2)의 아래쪽 오른편 측에 배치된다. 그에 따라 제1 전극 연결부(D1)를 통해 제2 발광셀(C2)에 인가된 전류는 제2 전극 연결부(D2)로 제2 발광셀(C2) 전체를 거쳐 흐를 수 있다. 즉, 제1 전극 연결부(D1)는 제2 발광셀(C2)의 일면의 모서리 측에 배치되고, 제2 전극 연결부(D2)는 제1 전극 연결부(D1)가 배치된 면과 인접한 다른 면의 모서리 측에 배치된다.In addition, the first to sixth electrode connection parts D1 , D2 , D3 , D4 , D5 , and D6 are disposed so that the distance between adjacent electrode connection parts can be maximally separated. For example, if described with reference to the second light emitting cell C2, the first electrode connection part D1 is disposed on the upper right side of the second light emitting cell C2, and the second electrode connection part D2 is the second light emitting cell It is placed on the lower right side of (C2). Accordingly, the current applied to the second light emitting cell C2 through the first electrode connecting portion D1 may flow through the entire second light emitting cell C2 through the second electrode connecting portion D2. That is, the first electrode connection part D1 is disposed on the edge side of one surface of the second light emitting cell C2, and the second electrode connection part D2 is adjacent to the surface on which the first electrode connection part D1 is disposed. placed on the edge side.

또한, 제3 발광셀(C3)을 기준으로 보면, 제2 전극 연결부(D2)는 제3 발광셀(C3)의 아래쪽 왼편에 배치되고, 제3 전극 연결부(D3)는 제3 발광셀(C3)의 위쪽 오른편에 배치된다. 그에 따라 제3 발광셀(C3)을 기준으로 제2 전극 연결부(D2)와 제3 전극 연결부(D3)는 대각선 방향이 배치되어 제2 전극 연결부(D2)를 통해 제3 발광셀(C3)에 인가된 전류는 제3 발광셀(C3) 전체를 거쳐 제3 전극 연결부(D3)로 흐를 수 있다.
In addition, when looking at the third light emitting cell C3 as a reference, the second electrode connection part D2 is disposed on the lower left side of the third light emitting cell C3, and the third electrode connection part D3 is the third light emitting cell C3. ) is placed on the upper right. Accordingly, the second electrode connection part D2 and the third electrode connection part D3 are arranged in a diagonal direction with respect to the third light emitting cell C3 to the third light emitting cell C3 through the second electrode connection part D2. The applied current may flow through the entire third light emitting cell C3 to the third electrode connection part D3.

도 8은 본 발명의 일 실시예에 따른 발광소자를 조명 장치에 적용한 예를 설명하기 위한 분해 사시도이다.8 is an exploded perspective view illustrating an example in which a light emitting device according to an embodiment of the present invention is applied to a lighting device.

도 8을 참조하면, 본 실시예에 따른 조명 장치는, 확산 커버(1010), 발광소자 모듈(1020) 및 바디부(1030)를 포함한다. 바디부(1030)는 발광소자 모듈(1020)을 수용할 수 있고, 확산 커버(1010)는 발광소자 모듈(1020)의 상부를 커버할 수 있도록 바디부(1030) 상에 배치될 수 있다.Referring to FIG. 8 , the lighting device according to the present embodiment includes a diffusion cover 1010 , a light emitting device module 1020 , and a body portion 1030 . The body 1030 may accommodate the light emitting device module 1020 , and the diffusion cover 1010 may be disposed on the body 1030 to cover the upper portion of the light emitting device module 1020 .

바디부(1030)는 발광소자 모듈(1020)을 수용 및 지지하여, 발광소자 모듈(1020)에 전기적 전원을 공급할 수 있는 형태이면 제한되지 않는다. 예를 들어, 도시된 바와 같이, 바디부(1030)는 바디 케이스(1031), 전원 공급 장치(1033), 전원 케이스(1035), 및 전원 접속부(1037)를 포함할 수 있다. The body portion 1030 is not limited as long as it can accommodate and support the light emitting device module 1020 and supply electrical power to the light emitting device module 1020 . For example, as illustrated, the body 1030 may include a body case 1031 , a power supply device 1033 , a power case 1035 , and a power connection unit 1037 .

전원 공급 장치(1033)는 전원 케이스(1035) 내에 수용되어 발광소자 모듈(1020)과 전기적으로 연결되며, 적어도 하나의 IC칩을 포함할 수 있다. 상기 IC칩은 발광소자 모듈(1020)로 공급되는 전원의 특성을 조절, 변환 또는 제어할 수 있다. 전원 케이스(1035)는 전원 공급 장치(1033)를 수용하여 지지할 수 있고, 전원 공급 장치(1033)가 그 내부에 고정된 전원 케이스(1035)는 바디 케이스(1031)의 내부에 위치할 수 있다. 전원 접속부(115)는 전원 케이스(1035)의 하단에 배치되어, 전원 케이스(1035)와 결속될 수 있다. 이에 따라, 전원 접속부(115)는 전원 케이스(1035) 내부의 전원 공급 장치(1033)와 전기적으로 연결되어, 외부 전원이 전원 공급 장치(1033)에 공급될 수 있는 통로 역할을 할 수 있다.The power supply device 1033 is accommodated in the power case 1035 and is electrically connected to the light emitting device module 1020 , and may include at least one IC chip. The IC chip may adjust, convert, or control characteristics of power supplied to the light emitting device module 1020 . The power case 1035 may accommodate and support the power supply 1033 , and the power case 1035 to which the power supply 1033 is fixed therein may be located inside the body case 1031 . . The power connection unit 115 may be disposed at the lower end of the power case 1035 to be bound to the power case 1035 . Accordingly, the power connection unit 115 may be electrically connected to the power supply unit 1033 inside the power case 1035 , and may serve as a passage through which external power may be supplied to the power supply unit 1033 .

발광소자 모듈(1020)은 기판(1023) 및 기판(1023) 상에 배치된 발광소자(1021)를 포함한다. 발광소자 모듈(1020)은 바디 케이스(1031) 상부에 마련되어 전원 공급 장치(1033)에 전기적으로 연결될 수 있다.The light emitting device module 1020 includes a substrate 1023 and a light emitting device 1021 disposed on the substrate 1023 . The light emitting device module 1020 may be provided on the body case 1031 and electrically connected to the power supply 1033 .

기판(1023)은 발광소자(1021)를 지지할 수 있는 기판이면 제한되지 않으며, 예를 들어, 배선을 포함하는 인쇄회로기판일 수 있다. 기판(1023)은 바디 케이스(1031)에 안정적으로 고정될 수 있도록, 바디 케이스(1031) 상부의 고정부에 대응하는 형태를 가질 수 있다. 발광소자(1021)는 상술한 본 발명의 실시예들에 따른 발광소자들 중 적어도 하나를 포함할 수 있다. The substrate 1023 is not limited as long as it is a substrate capable of supporting the light emitting device 1021 , and may be, for example, a printed circuit board including wiring. The substrate 1023 may have a shape corresponding to the fixing portion of the upper portion of the body case 1031 so as to be stably fixed to the body case 1031 . The light emitting device 1021 may include at least one of the light emitting devices according to the above-described embodiments of the present invention.

확산 커버(1010)는 발광소자(1021) 상에 배치되되, 바디 케이스(1031)에 고정되어 발광소자(1021)를 커버할 수 있다. 확산 커버(1010)는 투광성 재질을 가질 수 있으며, 확산 커버(1010)의 형태 및 광 투과성을 조절하여 조명 장치의 지향 특성을 조절할 수 있다. 따라서 확산 커버(1010)는 조명 장치의 이용 목적 및 적용 태양에 따라 다양한 형태로 변형될 수 있다.The diffusion cover 1010 may be disposed on the light emitting device 1021 , and may be fixed to the body case 1031 to cover the light emitting device 1021 . The diffusion cover 1010 may have a light-transmitting material, and by adjusting the shape and light transmittance of the diffusion cover 1010 , the directivity characteristics of the lighting device may be adjusted. Accordingly, the diffusion cover 1010 may be modified in various forms according to the purpose of use and the application aspect of the lighting device.

도 9는 본 발명의 일 실시예에 따른 발광소자를 디스플레이 장치에 적용한 예를 설명하기 위한 단면도이다. 9 is a cross-sectional view illustrating an example in which a light emitting device according to an embodiment of the present invention is applied to a display device.

본 실시예의 디스플레이 장치는 표시패널(2110), 표시패널(2110)에 광을 제공하는 백라이트 유닛(BLU1) 및, 상기 표시패널(2110)의 하부 가장자리를 지지하는 패널 가이드(2100)를 포함한다.The display device of the present embodiment includes a display panel 2110 , a backlight unit BLU1 providing light to the display panel 2110 , and a panel guide 2100 supporting a lower edge of the display panel 2110 .

표시패널(2110)은 특별히 한정되지 않고, 예컨대, 액정층을 포함하는 액정표시패널일 수 있다. 표시패널(2110)의 가장자리에는 상기 게이트 라인으로 구동신호를 공급하는 게이트 구동 PCB가 더 위치할 수 있다. 여기서, 게이트 구동 PCB(2112, 2113)는 별도의 PCB에 구성되지 않고, 박막 트랜지스터 기판상에 형성될 수도 있다.The display panel 2110 is not particularly limited and may be, for example, a liquid crystal display panel including a liquid crystal layer. A gate driving PCB for supplying a driving signal to the gate line may be further positioned at an edge of the display panel 2110 . Here, the gate driving PCBs 2112 and 2113 are not formed on a separate PCB, but may be formed on a thin film transistor substrate.

백라이트 유닛(BLU1)은 적어도 하나의 기판(2150) 및 복수의 발광소자(2160)를 포함하는 광원 모듈을 포함한다. 나아가, 백라이트 유닛(BLU1)은 바텀커버(2180), 반사 시트(2170), 확산 플레이트(2131) 및 광학 시트들(2130)을 더 포함할 수 있다.The backlight unit BLU1 includes a light source module including at least one substrate 2150 and a plurality of light emitting devices 2160 . Furthermore, the backlight unit BLU1 may further include a bottom cover 2180 , a reflective sheet 2170 , a diffusion plate 2131 , and optical sheets 2130 .

바텀커버(2180)는 상부로 개구되어, 기판(2150), 발광소자(2160), 반사 시트(2170), 확산 플레이트(2131) 및 광학 시트들(2130)을 수납할 수 있다. 또한, 바텀커버(2180)는 패널 가이드(2100)와 결합될 수 있다. 기판(2150)은 반사 시트(2170)의 하부에 위치하여, 반사 시트(2170)에 둘러싸인 형태로 배치될 수 있다. 다만, 이에 한정되지 않고, 반사 물질이 표면에 코팅된 경우에는 반사 시트(2170) 상에 위치할 수도 있다. 또한, 기판(2150)은 복수로 형성되어, 복수의 기판(2150)들이 나란히 배치된 형태로 배치될 수 있으나, 이에 한정되지 않고, 단일의 기판(2150)으로 형성될 수도 있다.The bottom cover 2180 is opened upward to accommodate the substrate 2150 , the light emitting device 2160 , the reflective sheet 2170 , the diffusion plate 2131 , and the optical sheets 2130 . Also, the bottom cover 2180 may be coupled to the panel guide 2100 . The substrate 2150 may be disposed under the reflective sheet 2170 to be surrounded by the reflective sheet 2170 . However, the present invention is not limited thereto, and when the reflective material is coated on the surface, it may be positioned on the reflective sheet 2170 . In addition, a plurality of substrates 2150 may be formed so that the plurality of substrates 2150 are arranged side by side, but is not limited thereto, and may be formed of a single substrate 2150 .

발광소자(2160)는 상술한 본 발명의 실시예들에 따른 발광소자들 중 적어도 하나를 포함할 수 있다. 발광소자(2160)들은 기판(2150) 상에 일정한 패턴으로 규칙적으로 배열될 수 있다. 또한, 각각의 발광소자(2160) 상에는 렌즈(2210)가 배치되어, 복수의 발광소자(2160)들로부터 방출되는 광을 균일성을 향상시킬 수 있다.The light emitting device 2160 may include at least one of the light emitting devices according to the above-described embodiments of the present invention. The light emitting devices 2160 may be regularly arranged in a predetermined pattern on the substrate 2150 . In addition, a lens 2210 may be disposed on each light emitting device 2160 to improve uniformity of light emitted from the plurality of light emitting devices 2160 .

확산 플레이트(2131) 및 광학 시트들(2130)은 발광소자(2160) 상에 위치한다. 발광소자(2160)로부터 방출된 광은 확산 플레이트(2131) 및 광학 시트들(2130)을 거쳐 면 광원 형태로 표시패널(2110)로 공급될 수 있다. The diffusion plate 2131 and the optical sheets 2130 are positioned on the light emitting device 2160 . Light emitted from the light emitting device 2160 may be supplied to the display panel 2110 in the form of a surface light source through the diffusion plate 2131 and the optical sheets 2130 .

이와 같이, 본 발명의 실시예들에 따른 발광소자는 본 실시예와 같은 직하형 디스플레이 장치에 적용될 수 있다.In this way, the light emitting device according to the embodiments of the present invention can be applied to the direct type display device as in the present embodiment.

도 10은 일 실시예에 따른 발광소자를 디스플레이 장치에 적용한 예를 설명하기 위한 단면도이다. 10 is a cross-sectional view illustrating an example in which a light emitting device according to an exemplary embodiment is applied to a display device.

본 실시예에 따른 백라이트 유닛이 구비된 디스플레이 장치는 영상이 디스플레이되는 표시패널(3210), 표시패널(3210)의 배면에 배치되어 광을 조사하는 백라이트 유닛(BLU2)을 포함한다. 나아가, 상기 디스플레이 장치는, 표시패널(3210)을 지지하고 백라이트 유닛(BLU2)이 수납되는 프레임(240) 및 상기 표시패널(3210)을 감싸는 커버(3240, 3280)를 포함한다.The display device provided with the backlight unit according to the present embodiment includes a display panel 3210 on which an image is displayed, and a backlight unit BLU2 disposed on a rear surface of the display panel 3210 to irradiate light. Furthermore, the display device includes a frame 240 supporting the display panel 3210 and accommodating the backlight unit BLU2 , and covers 3240 and 3280 surrounding the display panel 3210 .

표시패널(3210)은 특별히 한정되지 않고, 예컨대, 액정층을 포함하는 액정표시패널일 수 있다. 표시패널(3210)의 가장자리에는 상기 게이트 라인으로 구동신호를 공급하는 게이트 구동 PCB가 더 위치할 수 있다. 여기서, 게이트 구동 PCB는 별도의 PCB에 구성되지 않고, 박막 트랜지스터 기판상에 형성될 수도 있다. 표시패널(3210)은 그 상하부에 위치하는 커버(3240, 3280)에 의해 고정되며, 하부에 위치하는 커버(3280)는 백라이트 유닛(BLU2)과 결속될 수 있다.The display panel 3210 is not particularly limited and may be, for example, a liquid crystal display panel including a liquid crystal layer. A gate driving PCB for supplying a driving signal to the gate line may be further positioned at an edge of the display panel 3210 . Here, the gate driving PCB is not formed on a separate PCB, but may be formed on the thin film transistor substrate. The display panel 3210 is fixed by covers 3240 and 3280 positioned at upper and lower portions thereof, and the lower cover 3280 may be coupled to the backlight unit BLU2 .

표시패널(3210)에 광을 제공하는 백라이트 유닛(BLU2)은 상면의 일부가 개구된 하부 커버(3270), 하부 커버(3270)의 내부 일 측에 배치된 광원 모듈 및 상기 광원 모듈과 나란하게 위치되어 점광을 면광으로 변환하는 도광판(3250)을 포함한다. 또한, 본 실시예의 백라이트 유닛(BLU2)은 도광판(3250) 상에 위치되어 광을 확산 및 집광시키는 광학 시트들(3230), 도광판(3250)의 하부에 배치되어 도광판(3250)의 하부방향으로 진행하는 광을 표시패널(3210) 방향으로 반사시키는 반사시트(3260)를 더 포함할 수 있다.The backlight unit BLU2 providing light to the display panel 3210 includes a lower cover 3270 having a partially opened upper surface, a light source module disposed on one side of the inner side of the lower cover 3270, and positioned in parallel with the light source module. and a light guide plate 3250 for converting point light into surface light. In addition, the backlight unit BLU2 of this embodiment is disposed on the light guide plate 3250 to diffuse and condense the optical sheets 3230 , and is disposed under the light guide plate 3250 and proceeds in the lower direction of the light guide plate 3250 . It may further include a reflective sheet 3260 for reflecting the light to the display panel 3210 direction.

광원 모듈은 기판(3220) 및 상기 기판(3220)의 일면에 일정 간격으로 이격되어 배치된 복수의 발광소자(3110)를 포함한다. 기판(3220)은 발광소자(3110)를 지지하고 발광소자(3110)에 전기적으로 연결된 것이면 제한되지 않으며, 예컨대, 인쇄회로기판일 수 있다. 발광소자(3110)는 상술한 본 발명의 실시예들에 따른 발광소자를 적어도 하나 포함할 수 있다. 광원 모듈로부터 방출된 광은 도광판(3250)으로 입사되어 광학 시트들(3230)을 통해 표시패널(3210)로 공급된다. 도광판(3250) 및 광학 시트들(3230)을 통해, 발광소자(3110)들로부터 방출된 점 광원이 면 광원으로 변형될 수 있다.The light source module includes a substrate 3220 and a plurality of light emitting devices 3110 spaced apart from each other at regular intervals on one surface of the substrate 3220 . The substrate 3220 is not limited as long as it supports the light emitting device 3110 and is electrically connected to the light emitting device 3110 , and may be, for example, a printed circuit board. The light emitting device 3110 may include at least one light emitting device according to the above-described embodiments of the present invention. Light emitted from the light source module is incident on the light guide plate 3250 and is supplied to the display panel 3210 through the optical sheets 3230 . Through the light guide plate 3250 and the optical sheets 3230 , the point light source emitted from the light emitting devices 3110 may be transformed into a surface light source.

이와 같이, 본 발명의 실시예들에 따른 발광소자는 본 실시예와 같은 에지형 디스플레이 장치에 적용될 수 있다.In this way, the light emitting device according to the embodiments of the present invention can be applied to the edge-type display device as in the present embodiment.

도 11은 본 발명의 일 실시예에 따른 발광소자를 헤드 램프에 적용한 예를 설명하기 위한 단면도이다.11 is a cross-sectional view illustrating an example in which a light emitting device according to an embodiment of the present invention is applied to a head lamp.

도 11을 참조하면, 상기 헤드 램프는, 램프 바디(4070), 기판(4020), 발광소자(4010) 및 커버 렌즈(4050)를 포함한다. 나아가, 상기 헤드 램프는, 방열부(4030), 지지랙(4060) 및 연결 부재(4040)를 더 포함할 수 있다.Referring to FIG. 11 , the head lamp includes a lamp body 4070 , a substrate 4020 , a light emitting device 4010 , and a cover lens 4050 . Furthermore, the head lamp may further include a heat dissipation unit 4030 , a support rack 4060 , and a connection member 4040 .

기판(4020)은 지지랙(4060)에 의해 고정되어 램프 바디(4070) 상에 이격 배치된다. 기판(4020)은 발광소자(4010)를 지지할 수 있는 기판이면 제한되지 않으며, 예컨대, 인쇄회로기판과 같은 도전 패턴을 갖는 기판일 수 있다. 발광소자(4010)는 기판(4020) 상에 위치하며, 기판(4020)에 의해 지지 및 고정될 수 있다. 또한, 기판(4020)의 도전 패턴을 통해 발광소자(4010)는 외부의 전원과 전기적으로 연결될 수 있다. 또한, 발광소자(4010)는 상술한 본 발명의 실시예들에 따른 발광소자를 적어도 하나 포함할 수 있다. The substrate 4020 is fixed by the support rack 4060 and spaced apart from the lamp body 4070 . The substrate 4020 is not limited as long as it is a substrate capable of supporting the light emitting device 4010 , and may be, for example, a substrate having a conductive pattern such as a printed circuit board. The light emitting device 4010 is positioned on the substrate 4020 , and may be supported and fixed by the substrate 4020 . In addition, the light emitting device 4010 may be electrically connected to an external power source through the conductive pattern of the substrate 4020 . In addition, the light emitting device 4010 may include at least one light emitting device according to the above-described embodiments of the present invention.

커버 렌즈(4050)는 발광소자(4010)로부터 방출되는 광이 이동하는 경로 상에 위치한다. 예컨대, 도시된 바와 같이, 커버 렌즈(4050)는 연결 부재(4040)에 의해 발광소자(4010)로부터 이격되어 배치될 수 있고, 발광소자(4010)로부터 방출된 광을 제공하고자하는 방향에 배치될 수 있다. 커버 렌즈(4050)에 의해 헤드 램프로부터 외부로 방출되는 광의 지향각 및/또는 색상이 조절될 수 있다. 한편, 연결 부재(4040)는 커버 렌즈(4050)를 기판(4020)과 고정시킴과 아울러, 발광소자(4010)를 둘러싸도록 배치되어 발광 경로(4045)를 제공하는 광 가이드 역할을 할 수도 있다. 이때, 연결 부재(4040)는 광 반사성 물질로 형성되거나, 광 반사성 물질로 코팅될 수 있다. 한편, 방열부(4030)는 방열핀(4031) 및/또는 방열팬(4033)을 포함할 수 있고, 발광소자(4010) 구동 시 발생하는 열을 외부로 방출시킨다.The cover lens 4050 is positioned on a path through which light emitted from the light emitting device 4010 travels. For example, as shown, the cover lens 4050 may be disposed to be spaced apart from the light emitting device 4010 by the connecting member 4040 , and may be disposed in a direction to provide the light emitted from the light emitting device 4010 . can A beam angle and/or color of light emitted from the headlamp to the outside may be adjusted by the cover lens 4050 . Meanwhile, the connection member 4040 may serve as a light guide for fixing the cover lens 4050 to the substrate 4020 and also surrounding the light emitting device 4010 to provide a light emitting path 4045 . In this case, the connection member 4040 may be formed of a light reflective material or coated with a light reflective material. Meanwhile, the heat dissipation unit 4030 may include a heat dissipation fin 4031 and/or a heat dissipation fan 4033 , and radiates heat generated when the light emitting device 4010 is driven to the outside.

이와 같이, 본 발명의 실시예들에 따른 발광소자는 본 실시예와 같은 헤드 램프, 특히, 차량용 헤드 램프에 적용될 수 있다.
In this way, the light emitting device according to the embodiments of the present invention may be applied to the head lamp according to the present embodiment, in particular, a vehicle head lamp.

위에서 설명한 바와 같이 본 발명에 대한 구체적인 설명은 첨부된 도면을 참조한 실시예에 의해서 이루어졌지만, 상술한 실시예는 본 발명의 바람직한 예를 들어 설명하였을 뿐이므로, 본 발명이 상기 실시예에만 국한되는 것으로 이해돼서는 안 되며, 본 발명의 권리범위는 후술하는 청구범위 및 그 등가개념으로 이해되어야 할 것이다.
As described above, the detailed description of the present invention has been made by the embodiments with reference to the accompanying drawings, but since the above-described embodiments have only been described with preferred examples of the present invention, the present invention is limited only to the above embodiments. It should not be understood, and the scope of the present invention should be understood as the following claims and their equivalents.

100: 발광소자
21: 기판 21a: 패턴
23: 발광구조체 25: 제1 도전형 반도체층
27: 활성층 29: 제2 도전형 반도체층
31: 제1 컨택 전극 33: 제2 컨택 전극
35: 제1 절연층 35a: 예비절연층
35b: 주절연층 37: 제2 절연층
39: 제1 전극 패드 41: 제2 전극 패드
h1: 제1 홀 h2: 제2 홀
op1: 제1 개구부 op2: 제2 개구부
C1 ~ C7: 제1 내지 제7 발광셀
D1 ~ D6: 제1 내지 제6 전극 연결부100: light emitting device
21: substrate 21a: pattern
23: light emitting structure 25: first conductivity type semiconductor layer
27: active layer 29: second conductivity type semiconductor layer
31: first contact electrode 33: second contact electrode
35: first insulating layer 35a: preliminary insulating layer
35b: main insulating layer 37: second insulating layer
39: first electrode pad 41: second electrode pad
h1: first hole h2: second hole
op1: first opening op2: second opening
C1 to C7: first to seventh light emitting cells
D1 to D6: first to sixth electrode connection parts

Claims (13)

제1 발광셀;
상기 제1 발광셀과 동일 평면상에 배치되고, 상기 제1 발광셀과 전기적으로 연결된 제2 발광셀;
상기 제1 및 제2 발광셀과 동일 평면상에 배치되며, 상기 제2 발광셀과 전기적으로 연결된 제3 발광셀;
상기 제1 발광셀과 제2 발광셀을 전기적으로 연결하는 제1 전극 연결부;
상기 제2 발광셀과 제3 발광셀을 전기적으로 연결하는 제2 전극 연결부; 및
상기 제1 내지 제3 발광셀의 일부를 덮도록 형성되는 전극 패드를 포함하고,
상기 제1 전극 연결부 및 상기 제2 전극 연결부는 각각 상기 제2 발광셀을 기준으로 대각 방향에 배치되며,
상기 제1 전극 연결부 및 제2 전극 연결부는 각각 상기 제2 발광셀 및 제3 발광셀의 상부에 위치하고 상기 제2 및 제3 발광셀의 측면을 덮는 발광소자.a first light emitting cell;
a second light emitting cell disposed on the same plane as the first light emitting cell and electrically connected to the first light emitting cell;
a third light emitting cell disposed on the same plane as the first and second light emitting cells and electrically connected to the second light emitting cell;
a first electrode connection part electrically connecting the first light emitting cell and the second light emitting cell;
a second electrode connection part electrically connecting the second light emitting cell and the third light emitting cell; and
and an electrode pad formed to cover a portion of the first to third light emitting cells,
The first electrode connection part and the second electrode connection part are respectively disposed in a diagonal direction with respect to the second light emitting cell,
The first electrode connection part and the second electrode connection part are respectively positioned above the second and third light emitting cells and cover side surfaces of the second and third light emitting cells. 청구항 1에 있어서,
상기 제1 전극 연결부 및 상기 제2 전극 연결부는 각각 상기 제2 발광셀을 기준으로 서로 다른 면 측에 배치된 발광소자.The method according to claim 1,
The first electrode connection part and the second electrode connection part are respectively disposed on different sides with respect to the second light emitting cell. 제1 발광셀;
상기 제1 발광셀과 동일 평면상에 배치되고, 상기 제1 발광셀과 전기적으로 연결된 제2 발광셀;
상기 제1 및 제2 발광셀과 동일 평면상에 배치되며, 상기 제2 발광셀과 전기적으로 연결된 제3 발광셀;
상기 제1 발광셀과 제2 발광셀을 전기적으로 연결하는 제1 전극 연결부;
상기 제2 발광셀과 제3 발광셀을 전기적으로 연결하는 제2 전극 연결부; 및
상기 제1 내지 제3 발광셀의 일부를 덮도록 형성되는 전극 패드를 포함하고,
상기 제1 전극 연결부는 상기 제2 발광셀의 일면 모서리 측에 위치하고,
상기 제2 전극 연결부는 상기 제2 발광셀의 일면에 인접한 면의 모서리 측에 위치하는 발광소자.a first light emitting cell;
a second light emitting cell disposed on the same plane as the first light emitting cell and electrically connected to the first light emitting cell;
a third light emitting cell disposed on the same plane as the first and second light emitting cells and electrically connected to the second light emitting cell;
a first electrode connection part electrically connecting the first light emitting cell and the second light emitting cell;
a second electrode connection part electrically connecting the second light emitting cell and the third light emitting cell; and
and an electrode pad formed to cover a portion of the first to third light emitting cells,
The first electrode connection part is located on one side edge of the second light emitting cell,
The second electrode connection portion is a light emitting device positioned on the edge side of the surface adjacent to one surface of the second light emitting cell. 청구항 1에 있어서,
상기 제1 전극 연결부는 상기 제2 발광셀 상에 배치되고,
상기 제2 전극 연결부는 상기 제3 발광셀 상에 배치된 발광소자.The method according to claim 1,
The first electrode connection portion is disposed on the second light emitting cell,
The second electrode connection portion is a light emitting device disposed on the third light emitting cell. 청구항 1에 있어서, 상기 제1 내지 제3 발광셀 각각은,
제1 도전형 반도체층, 제2 도전형 반도체층 및 상기 제1 도전형 반도체층과 제2 도전형 반도체층 사이에 개재된 활성층을 포함하는 발광구조체;
상기 발광구조체 상에 위치하고, 상기 제1 도전형 반도체층 및 제2 도전형 반도체층에 각각 오믹 컨택하는 제1 컨택 전극 및 제2 컨택 전극;
상기 제1 컨택 전극 및 제2 컨택 전극의 절연을 위해 제1 컨택 전극 및 제2 컨택 전극의 일부를 덮는 절연층을 포함하는 발광소자.The method according to claim 1, Each of the first to third light emitting cells,
a light emitting structure including a first conductivity type semiconductor layer, a second conductivity type semiconductor layer, and an active layer interposed between the first conductivity type semiconductor layer and the second conductivity type semiconductor layer;
a first contact electrode and a second contact electrode positioned on the light emitting structure and in ohmic contact with the first conductivity-type semiconductor layer and the second conductivity-type semiconductor layer, respectively;
and an insulating layer covering a portion of the first contact electrode and the second contact electrode to insulate the first contact electrode and the second contact electrode. 청구항 5에 있어서, 상기 절연층은,
상기 제2 컨택 전극을 덮도록 형성되고, 상기 제1 도전형 반도체층 및 제2 컨택을 각각 부분적으로 노출시키는 제1 개구부 및 제2 개구부를 포함하는 제1 절연층; 및
상기 제1 절연층을 덮는 제1 컨택 전극을 덮도록 형성되고, 상기 제1 컨택 전극과 제2 컨택 전극을 각각 부분적으로 노출시키는 제3 개구부 및 제4 개구부를 포함하는 제2 절연층을 포함하는 발광소자.The method according to claim 5, wherein the insulating layer,
a first insulating layer formed to cover the second contact electrode and including a first opening and a second opening partially exposing the first conductivity-type semiconductor layer and the second contact, respectively; and
A second insulating layer formed to cover the first contact electrode covering the first insulating layer, the second insulating layer including a third opening and a fourth opening partially exposing the first and second contact electrodes, respectively light emitting device. 청구항 6에 있어서,
상기 제1 개구부에 의해 상기 제1 컨택 전극이 상기 제1 도전형 반도체층과 오믹 컨택되도록 상기 제1 개구부는 다수 개가 구비되고,
상기 제1 및 제2 전극 연결부는 각각 상기 제2 및 제3 발광셀의 다수의 제1 개구부 사이에 형성된 발광소자.7. The method of claim 6,
A plurality of first openings are provided so that the first contact electrode is in ohmic contact with the first conductivity-type semiconductor layer by the first opening,
The first and second electrode connection portions are light emitting devices formed between the plurality of first openings of the second and third light emitting cells, respectively. 청구항 6에 있어서, 상기 제1 절연층은,
상기 발광구조체의 상면 또는 측면의 일부를 덮는 예비절연층; 및
상기 예비절연층 및 제2 컨택 전극을 덮도록 형성된 주절연층을 포함하는 발광소자.The method according to claim 6, The first insulating layer,
a preliminary insulating layer covering a portion of an upper surface or a side surface of the light emitting structure; and
A light emitting device comprising a main insulating layer formed to cover the preliminary insulating layer and the second contact electrode. 청구항 5에 있어서,
상기 제1 발광셀의 제1 컨택 전극은 상기 제2 발광셀의 발광구조체 상부로 연장되어 상기 제2 컨택 전극과 컨택하는 발광소자.6. The method of claim 5,
The first contact electrode of the first light emitting cell extends above the light emitting structure of the second light emitting cell to make contact with the second contact electrode. 청구항 5에 있어서,
상기 제2 도전형 반도체층 및 활성층을 포함하는 메사; 및
상기 메사의 상부 일부를 덮는 예비절연층을 더 포함하는 발광소자.6. The method of claim 5,
a mesa including the second conductivity type semiconductor layer and the active layer; and
A light emitting device further comprising a preliminary insulating layer covering an upper portion of the mesa. 청구항 10에 있어서,
상기 제2 컨택 전극은 상기 메사 상부에서 상기 제2 도전형 반도체층과 오믹 컨택하는 발광소자.11. The method of claim 10,
The second contact electrode is a light emitting device in ohmic contact with the second conductivity-type semiconductor layer on the mesa. 청구항 5에 있어서,
상기 발광구조체의 하부에 위치하는 기판을 더 포함하고,
상기 기판은 상면에 다수의 패턴이 형성된 발광소자.6. The method of claim 5,
Further comprising a substrate positioned under the light emitting structure,
The substrate is a light emitting device having a plurality of patterns formed on its upper surface. 청구항 5에 있어서,
상기 제1 발광셀의 제1 컨택 전극은 상기 제2 발광셀의 일 측을 덮도록 상부까지 연장되고,
상기 제2 발광셀의 제1 컨택 전극은 상기 제3 발광셀의 일 측을 덮도록 상부까지 연장된 발광소자.6. The method of claim 5,
The first contact electrode of the first light emitting cell extends to an upper portion to cover one side of the second light emitting cell,
The first contact electrode of the second light emitting cell extends to an upper portion to cover one side of the third light emitting cell.
KR1020150073596A 2015-02-13 2015-05-27 Light emitting diode KR102424364B1 (en)

Priority Applications (14)

Application Number Priority Date Filing Date Title
KR1020150073596A KR102424364B1 (en) 2015-05-27 2015-05-27 Light emitting diode
EP16749413.7A EP3258507A2 (en) 2015-02-13 2016-02-04 Light-emitting element and light-emitting diode
CN201911074035.9A CN110690250A (en) 2015-02-13 2016-02-04 Light emitting element and light emitting diode
DE112016000731.0T DE112016000731T5 (en) 2015-02-13 2016-02-04 LIGHT OUTDOOR ELEMENT AND LUMINAIRE DIODE
CN201911037711.5A CN110676286B (en) 2015-02-13 2016-02-04 Light-emitting element and light-emitting diode
CN201910953376.7A CN110690242B (en) 2015-02-13 2016-02-04 Light-emitting element
CN201911070837.2A CN110854250B (en) 2015-02-13 2016-02-04 Light-emitting element
PCT/KR2016/001255 WO2016129873A2 (en) 2015-02-13 2016-02-04 Light-emitting element and light-emitting diode
CN201910175807.1A CN110061027B (en) 2015-02-13 2016-02-04 Light-emitting element
CN201911073767.6A CN110690249B (en) 2015-02-13 2016-02-04 Light-emitting element
CN201680010257.2A CN107223285B (en) 2015-02-13 2016-02-04 Light emitting element and light emitting diode
US15/409,306 US10438992B2 (en) 2015-02-13 2017-01-18 Light-emitting element and light-emitting diode
US16/594,239 US11282892B2 (en) 2015-02-13 2019-10-07 Light-emitting element including intermediate connection and branches
US17/697,410 US20220208851A1 (en) 2015-02-13 2022-03-17 Light-emitting element and light-emitting diode

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150073596A KR102424364B1 (en) 2015-05-27 2015-05-27 Light emitting diode

Publications (2)

Publication Number Publication Date
KR20160139181A KR20160139181A (en) 2016-12-07
KR102424364B1 true KR102424364B1 (en) 2022-07-25

Family

ID=57572758

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150073596A KR102424364B1 (en) 2015-02-13 2015-05-27 Light emitting diode

Country Status (1)

Country Link
KR (1) KR102424364B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102369260B1 (en) * 2017-08-02 2022-03-02 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 Semiconductor device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080258156A1 (en) 2006-09-29 2008-10-23 Sanyo Electric Co., Ltd. Light-emitting diode apparatus
US20120074441A1 (en) 2010-09-24 2012-03-29 Seoul Semiconductor Co., Ltd. Wafer-level light emitting diode package and method of fabricating the same
US20150041845A1 (en) 2012-04-02 2015-02-12 Osram Opto Semiconductors Gmbh Light-Emitting Semiconductor Component and Method for Producing a Light-Emitting Semiconductor Component

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101403639B1 (en) * 2012-09-05 2014-06-05 주식회사 세미콘라이트 Semiconductor light emimitting device
KR101892213B1 (en) * 2012-08-07 2018-08-28 서울바이오시스 주식회사 Light emitting diode array on wafer level and method of forming the same
KR20140059985A (en) * 2012-11-09 2014-05-19 엘지이노텍 주식회사 Light emitting device
KR20140066397A (en) * 2012-11-23 2014-06-02 서울바이오시스 주식회사 Light emitting diode having a plurality of light emitting units

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080258156A1 (en) 2006-09-29 2008-10-23 Sanyo Electric Co., Ltd. Light-emitting diode apparatus
US20120074441A1 (en) 2010-09-24 2012-03-29 Seoul Semiconductor Co., Ltd. Wafer-level light emitting diode package and method of fabricating the same
US20150041845A1 (en) 2012-04-02 2015-02-12 Osram Opto Semiconductors Gmbh Light-Emitting Semiconductor Component and Method for Producing a Light-Emitting Semiconductor Component

Also Published As

Publication number Publication date
KR20160139181A (en) 2016-12-07

Similar Documents

Publication Publication Date Title
US20220208851A1 (en) Light-emitting element and light-emitting diode
TW201537782A (en) Light emitting diode and illumination device
KR102495483B1 (en) Light emitting diode having plurality of light emitting cells and light emitting device having the same
KR20170078562A (en) Light emitting device
KR20180034017A (en) Light emitting diode
KR102424364B1 (en) Light emitting diode
KR20160112244A (en) Light emitting device and light emitting diode
KR102329776B1 (en) Light-emitting device including metal bulk
KR102320797B1 (en) Light emitting diode
KR101826953B1 (en) Light emitting diode
KR102374671B1 (en) Light emitting diode
KR101740539B1 (en) Light emitting diode
KR102475409B1 (en) Light-emitting diode including metal bulk
KR102457684B1 (en) Light-emitting diode including metal bulk
KR101838017B1 (en) A light emitting device and a light emitting device package
KR101746818B1 (en) Light emitting device
KR20160139182A (en) Light emitting diode
KR20160089230A (en) Light emitting device
CN110854250B (en) Light-emitting element
KR20120130853A (en) A light emitting device and a light emitting device package
KR20160101348A (en) Light emitting device and light emitting diode
KR20120134687A (en) A light emitting device and a light emitting device package

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant