KR102416296B1 - Pickup method, pickup device, and mounting device - Google Patents
Pickup method, pickup device, and mounting device Download PDFInfo
- Publication number
- KR102416296B1 KR102416296B1 KR1020197027401A KR20197027401A KR102416296B1 KR 102416296 B1 KR102416296 B1 KR 102416296B1 KR 1020197027401 A KR1020197027401 A KR 1020197027401A KR 20197027401 A KR20197027401 A KR 20197027401A KR 102416296 B1 KR102416296 B1 KR 102416296B1
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor chip
- mounting surface
- transfer plate
- electrostatic transfer
- chip mounting
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 38
- 239000004065 semiconductor Substances 0.000 claims abstract description 179
- 239000000758 substrate Substances 0.000 claims description 45
- 230000001678 irradiating effect Effects 0.000 claims description 7
- 238000001179 sorption measurement Methods 0.000 claims description 4
- 238000013459 approach Methods 0.000 claims description 2
- 239000000853 adhesive Substances 0.000 abstract description 9
- 230000001070 adhesive effect Effects 0.000 abstract description 9
- 230000003068 static effect Effects 0.000 description 14
- 230000005611 electricity Effects 0.000 description 10
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 6
- 238000000926 separation method Methods 0.000 description 6
- 230000008030 elimination Effects 0.000 description 4
- 238000003379 elimination reaction Methods 0.000 description 4
- 239000012212 insulator Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229910052742 iron Inorganic materials 0.000 description 3
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 description 3
- 229910052594 sapphire Inorganic materials 0.000 description 3
- 239000010980 sapphire Substances 0.000 description 3
- 239000004743 Polypropylene Substances 0.000 description 2
- 229920006362 Teflon® Polymers 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- -1 polypropylene Polymers 0.000 description 2
- 229920001155 polypropylene Polymers 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 239000004809 Teflon Substances 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/52—Mounting semiconductor bodies in containers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
- H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
- H01L21/67712—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations the substrate being handled substantially vertically
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
- H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
- H01L21/67721—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations the substrates to be conveyed not being semiconductor wafers or large planar substrates, e.g. chips, lead frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
- H05K13/04—Mounting of components, e.g. of leadless components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
- Supply And Installment Of Electrical Components (AREA)
- Wire Bonding (AREA)
- Die Bonding (AREA)
Abstract
점착력 등의 유지력의 영향을 저감시키고, 반도체 칩의 픽업 및 실장을 신뢰성 높게 실시하는 것을 과제로 한다. 구체적으로는, 최표층이 반도체 칩 탑재면 (13) 을 갖는 정전 전사판에 의해 반도체 칩 (1) 을 픽업하는 픽업 방법으로서, 반도체 칩 탑재면 (13) 에 원하는 대전 패턴을 형성하는 대전 공정과, 배열된 복수의 반도체 칩 (1) 중, 원하는 대전 패턴에 따라 반도체 칩 탑재면 (13) 에 흡착시킴으로써, 선택적으로 반도체 칩 (1) 을 픽업하는 픽업 공정을 적어도 갖는 것을 특징으로 하는 픽업 방법으로 하였다.It makes it a subject to reduce the influence of holding force, such as adhesive force, and to perform pickup and mounting of a semiconductor chip with high reliability. Specifically, it is a pickup method for picking up a semiconductor chip (1) by an electrostatic transfer plate having a semiconductor chip mounting surface (13) in its outermost layer, comprising: a charging step of forming a desired charging pattern on the semiconductor chip mounting surface (13); A pick-up method, characterized in that it has at least a pick-up step of selectively picking up the semiconductor chips (1) by adsorbing them to the semiconductor chip mounting surface (13) according to a desired electrification pattern from among the arrayed plurality of semiconductor chips (1). did
Description
본 발명은 배열된 복수의 반도체 칩으로부터 원하는 반도체 칩을 픽업하는 픽업 방법, 픽업 장치, 및 실장 장치에 관한 것이다.[0001] The present invention relates to a pickup method, a pickup apparatus, and a mounting apparatus for picking up a desired semiconductor chip from a plurality of arrayed semiconductor chips.
반도체 칩은, 비용 저감을 위해서 소형화하고, 소형화한 반도체 칩을 고속·고정밀도로 실장하기 위한 노력이 이루어지고 있다. 특히, 디스플레이에 사용되는 LED 는 마이크로 LED 라고 불리는 50 ㎛ × 50 ㎛ 이하의 LED 칩을 수 ㎛ 의 정밀도로 고속으로 실장하는 것이 요구되고 있다.BACKGROUND ART Efforts have been made to miniaturize a semiconductor chip for cost reduction, and to mount the miniaturized semiconductor chip with high speed and high precision. In particular, LEDs used in displays are required to mount an LED chip of 50 μm × 50 μm or less called micro LED at a high speed with an accuracy of several μm.
특허문헌 1 에는, 웨이퍼에 격자상으로 형성된 반도체 칩에 띠상의 레이저 광을 조사하여 1 라인 또는 복수 라인마다 일괄적으로 전사 기판 (200) 에 전사한 후, 전사 기판 (200) 에 전사된 후의 복수의 반도체 칩에 띠상의 레이저 광을 조사하여 1 라인 또는 복수 라인마다 전사 기판 (300) 에 일괄적으로 전사하는 구성이 기재되어 있다.In
그러나, 특허문헌 1 에 기재된 것은, 하나의 전사 기판으로부터 다른 전사 기판으로 반도체 칩을 전사 (픽업) 할 때, 반도체 칩이 유지되어 있는 점착력 등의 영향으로 하나의 전사 기판으로부터 분리되지 않아, 다른 전사 기판에 순조롭게 전사할 수 없을 우려가 있다는 문제가 있었다.However, the one described in
본 발명은 상기 문제점을 해결하여, 점착력 등의 영향을 없애, 반도체 칩의 픽업 및 실장을 신뢰성 높게 실시하는 것을 과제로 한다.The present invention solves the above problems, eliminates the influence of adhesive force, etc., and makes it a subject to perform pickup and mounting of semiconductor chips with high reliability.
상기 과제를 해결하기 위해서 본 발명은, 최표층이 반도체 칩 탑재면을 갖는 정전 전사판에 의해 반도체 칩을 픽업하는 픽업 방법으로서,In order to solve the above problems, the present invention provides a pickup method for picking up a semiconductor chip by an electrostatic transfer plate having an outermost layer having a semiconductor chip mounting surface,
상기 반도체 칩 탑재면에 원하는 대전 패턴을 형성하는 대전 공정과,a charging step of forming a desired charging pattern on the semiconductor chip mounting surface;
배열된 복수의 상기 반도체 칩 중, 상기 원하는 대전 패턴에 따라 상기 반도체 칩 탑재면에 흡착시킴으로써, 선택적으로 상기 반도체 칩을 픽업하는 픽업 공정을 적어도 갖는 것을 특징으로 하는 픽업 방법을 제공하는 것이다.It is to provide a pickup method, characterized by comprising at least a pickup step of selectively picking up the semiconductor chips by adsorbing them to the semiconductor chip mounting surface according to the desired electrification pattern from among a plurality of the arrayed semiconductor chips.
이 구성에 의해, 대전한 정전기로 반도체 칩을 픽업함으로써, 점착력 등의 영향을 없애, 반도체 칩의 픽업을 신뢰성 높게 실시할 수 있다.According to this configuration, by picking up the semiconductor chip with the charged static electricity, the influence of adhesive force or the like is eliminated, and the pickup of the semiconductor chip can be performed with high reliability.
상기 정전 전사판은 절연층을 구비하고, 상기 절연층의 표면이 상기 반도체 칩 탑재면이고, 상기 대전 공정에 있어서는, 상기 반도체 칩 탑재면에 고전압을 인가한 전극을 선택적으로 접촉 또는 근접시킴으로써, 상기 정전 전사판의 상기 반도체 칩 탑재면에 상기 원하는 대전 패턴을 형성하는 구성으로 해도 된다.The electrostatic transfer plate includes an insulating layer, the surface of the insulating layer is the semiconductor chip mounting surface, and in the charging step, by selectively contacting or approaching an electrode to which a high voltage is applied to the semiconductor chip mounting surface, the It is good also as a structure which forms the said desired electrification pattern on the said semiconductor chip mounting surface of an electrostatic transfer plate.
이 구성에 의해, 확실하게 원하는 대전 패턴을 형성할 수 있다.With this configuration, it is possible to reliably form a desired charging pattern.
상기 정전 전사판은 광 도전성을 갖는 절연층을 구비하고, 상기 절연층의 표면이 상기 반도체 칩 탑재면이고,The electrostatic transfer plate includes an insulating layer having photoconductivity, and a surface of the insulating layer is the semiconductor chip mounting surface;
상기 대전 공정이, 상기 반도체 칩 탑재면을 균일하게 대전하는 균일 대전 공정과,The charging step includes a uniform charging step of uniformly charging the semiconductor chip mounting surface;
상기 원하는 대전 패턴에 따라 광 에너지를 상기 반도체 칩 탑재면에 대해 조사하는 노광 공정에 의해 상기 정전 전사판의 상기 반도체 칩 탑재면에 상기 원하는 대전 패턴을 형성하는 구성으로 해도 된다.The desired charging pattern may be formed on the semiconductor chip mounting surface of the electrostatic transfer plate by an exposure step of irradiating light energy to the semiconductor chip mounting surface according to the desired charging pattern.
이 구성에 의해서도, 확실하게 원하는 대전 패턴을 형성할 수 있다.Even with this configuration, it is possible to reliably form a desired charging pattern.
또, 상기 과제를 해결하기 위해서 본 발명은, 최표층이 반도체 칩 탑재면을 갖는 정전 전사판에 의해 반도체 칩을 픽업하는 픽업 장치로서,In addition, in order to solve the above problems, the present invention provides a pickup device for picking up a semiconductor chip by an electrostatic transfer plate having a semiconductor chip mounting surface as an outermost layer,
상기 반도체 칩 탑재면에 원하는 대전 패턴을 형성하는 대전 패턴 형성 장치와,a charging pattern forming device for forming a desired charging pattern on the semiconductor chip mounting surface;
복수의 반도체 칩을 배열하는 재치대 (載置臺) 와,a mounting table for arranging a plurality of semiconductor chips;
상기 정전 전사판을 이재 (移載) 하는 정전 전사판 이재 헤드를 적어도 구비하고,at least an electrostatic transfer plate transfer head for transferring the electrostatic transfer plate;
상기 정전 전사판 이재 헤드는, 상기 재치대까지 상기 정전 전사판을 이재하고, 상기 원하는 대전 패턴에 따라, 상기 재치대에 배열된 복수의 상기 반도체 칩 중 선택적으로 상기 반도체 칩을, 상기 반도체 칩 탑재면에 흡착하여 픽업하는 것을 특징으로 하는 픽업 장치를 제공하는 것이다.The electrostatic transfer plate transfer head transfers the electrostatic transfer plate to the mounting table, and selectively places the semiconductor chip among a plurality of the semiconductor chips arranged on the mounting table according to the desired charging pattern, the semiconductor chip is mounted It is to provide a pickup device, characterized in that the pick-up by adsorption on the surface.
이 구성에 의해, 대전한 정전기로 반도체 칩을 픽업함으로써, 점착력 등의 영향을 없애, 반도체 칩의 픽업을 신뢰성 높게 실시할 수 있다.According to this configuration, by picking up the semiconductor chip with the charged static electricity, the influence of adhesive force or the like is eliminated, and the pickup of the semiconductor chip can be performed with high reliability.
상기 정전 전사판은 절연층을 구비하고, 상기 절연층의 표면이 상기 반도체 칩 탑재면이고, 상기 대전 패턴 형성 장치가, 전압을 인가한 전극을 상기 반도체 칩 탑재면에 대해 선택적으로 접촉 또는 근접시킴으로써, 상기 원하는 대전 패턴을 상기 정전 전사판의 상기 반도체 칩 탑재면에 형성하는 구성으로 해도 된다.The electrostatic transfer plate has an insulating layer, the surface of the insulating layer is the semiconductor chip mounting surface, and the charging pattern forming apparatus selectively contacts or approaches the electrode to which a voltage is applied to the semiconductor chip mounting surface. , the desired charging pattern may be formed on the semiconductor chip mounting surface of the electrostatic transfer plate.
이 구성에 의해, 확실하게 원하는 대전 패턴을 형성할 수 있다.With this configuration, it is possible to reliably form a desired charging pattern.
상기 절연층이 광 도전성을 갖는 것이고, 상기 절연층의 표면이 상기 반도체 칩 탑재면이고, 상기 대전 패턴 형성 장치가, 상기 반도체 칩 탑재면을 균일하게 대전하는 균일 대전 장치와, 상기 원하는 대전 패턴에 따라 광 에너지를 상기 반도체 칩 탑재면에 대해 조사하는 노광 장치를 갖는 구성으로 해도 된다.wherein the insulating layer has photoconductivity, the surface of the insulating layer is the semiconductor chip mounting surface, and the charging pattern forming apparatus includes a uniform charging device for uniformly charging the semiconductor chip mounting surface; It is good also as a structure which has an exposure apparatus which irradiates light energy with respect to the said semiconductor chip mounting surface.
이 구성에 의해서도, 확실하게 원하는 대전 패턴을 형성할 수 있다.Even with this configuration, it is possible to reliably form a desired charging pattern.
픽업 장치에 의해 픽업한 상기 반도체 칩을, 기판 상에 일괄적으로 실장하는 구성으로 해도 된다.It is good also as a structure which mounts the said semiconductor chip picked up by the pickup apparatus collectively on a board|substrate.
이 구성에 의해, 점착력 등의 영향을 없애, 정전 전사판에 픽업된 반도체 칩의 실장을 신뢰성 높게 실시할 수 있다.With this configuration, the influence of adhesive force and the like can be eliminated, and the semiconductor chip picked up on the electrostatic transfer plate can be mounted with high reliability.
상기 반도체 칩이 50 ㎛ × 50 ㎛ 이하인 투영 면적을 갖는 LED 칩인 구성으로 해도 된다.It is good also as a structure in which the said semiconductor chip is an LED chip which has a projected area of 50 micrometers x 50 micrometers or less.
이 구성에 의해, 고정세한 디스플레이 장치를 실현할 수 있다.With this configuration, a high-definition display device can be realized.
본 발명의 픽업 방법, 픽업 장치, 및 실장 장치에 의해, 점착력 등의 영향을 없애, 반도체 칩의 픽업 및 실장을 신뢰성 높게 실시할 수 있다.According to the pickup method, pickup device, and mounting device of the present invention, the influence of adhesive force and the like can be eliminated, and pickup and mounting of a semiconductor chip can be performed with high reliability.
도 1 은, 본 발명의 실시예 1 에 있어서의 재치대 대전 공정 및 캐리어 기판 분리 공정을 설명하는 도면이다.
도 2 는, 본 발명의 실시예 1 에 있어서의 대전 공정을 설명하는 도면이다.
도 3 은, 본 발명의 실시예 1 에 있어서의 픽업 공정의 전반을 설명하는 도면이다.
도 4 는, 본 발명의 실시예 1 에 있어서의 픽업 공정의 후반을 설명하는 도면이다.
도 5 는, 본 발명의 실시예 1 에 있어서의 실장 공정을 설명하는 도면이다.
도 6 은, 본 발명의 실시예 2 에 있어서의 균일 대전 공정을 설명하는 도면이다.
도 7 은, 본 발명의 실시예 2 에 있어서의 노광 공정을 설명하는 도면이다.BRIEF DESCRIPTION OF THE DRAWINGS It is a figure explaining a mounting table charging process and a carrier substrate separation process in Example 1 of this invention.
Fig. 2 is a view for explaining a charging step in Example 1 of the present invention.
It is a figure explaining the first half of the pick-up process in Example 1 of this invention.
It is a figure explaining the latter half of the pick-up process in Example 1 of this invention.
5 is a view for explaining a mounting step in Example 1 of the present invention.
6 is a view for explaining a uniform charging step in Example 2 of the present invention.
7 is a view for explaining an exposure step in Example 2 of the present invention.
실시예 1Example 1
본 발명의 실시예 1 에 대해, 도 1 ∼ 도 5 를 참조하여 설명한다. 도 1 은, 본 발명의 실시예 1 에 있어서의 재치대 대전 공정 및 캐리어 기판 분리 공정을 설명하는 도면이다. 도 2 는, 본 발명의 실시예 1 에 있어서의 대전 공정을 설명하는 도면이다. 도 3 은, 본 발명의 실시예 1 에 있어서의 픽업 공정의 전반을 설명하는 도면이다. 도 4 는, 본 발명의 실시예 1 에 있어서의 픽업 공정의 후반을 설명하는 도면이다. 도 5 는, 본 발명의 실시예 1 에 있어서의 실장 공정을 설명하는 도면이다.A first embodiment of the present invention will be described with reference to FIGS. 1 to 5 . BRIEF DESCRIPTION OF THE DRAWINGS It is a figure explaining the mounting table charging process and the carrier substrate separation process in Example 1 of this invention. Fig. 2 is a view for explaining a charging step in Example 1 of the present invention. It is a figure explaining the first half of the pick-up process in Example 1 of this invention. It is a figure explaining the latter half of the pick-up process in Example 1 of this invention. 5 is a view for explaining a mounting step in Example 1 of the present invention.
도 1(b), 도 1(c) 에 나타내는 바와 같이, 사파이어로 이루어지는 캐리어 기판 (3) 에 반도체 칩 (1) 이 성장되어 형성되어 있고, 반도체 칩 (1) 은 캐리어 기판 (3) 에 유지된 일방의 면과 반대측의 면인 타방의 면이 외부에 노출되어 범프 (2) 가 형성되어 있다. 또, 캐리어 기판 (3) 은 원형 또는 사각형을 가지고 있고, 사파이어 이외에 갈륨비소로 이루어지는 것도 있다. 또, 반도체 칩 (1) 은 다이싱되어 캐리어 기판 (3) 에 복수개 (수 백개 ∼ 수 만개) 가 2 차원으로 배열되어 있다. 마이크로 LED 라고 불리는 소형의 반도체 칩 (1) 에서는, 50 ㎛ × 50 ㎛ 이하의 사이즈이고, 이 사이즈에 다이싱폭을 더한 피치로 배열되어 있다. 이와 같은 소형의 반도체 칩 (1) 은, 고정밀도 (예를 들어, 1 ㎛ 이하의 정밀도) 로 회로 기판에 실장하는 것이 요구되고 있다. 실시예 1 에 있어서의 반도체 칩 (1) 은, 사전에 각 반도체 칩 (1) 을 검사하여 불량의 LED 칩을 제거하고 있다. 구체적으로는, 후술하는 레이저 리프트 오프의 경우보다 강한 레이저 광을 조사하여, 불량 칩을 소실시키고 있다.1(b) and 1(c), the
먼저, 캐리어 기판 (3) 및 캐리어 기판 (3) 에 유지된 반도체 칩 (1) 을 재치대 (50) 에 단단히 유지시키기 위해, 도 1(a) 에 나타내는 바와 같이, 재치대 (50) 의 표면 전역을 대전시키는 재치대 대전 공정을 실행한다. 재치대 대전 공정에서는, 재치대 대전 장치 (60) 의 표면을 재치대 (50) 의 표면 전역에 접촉, 또는 근접시키고, 대략 1 KV 의 플러스 전압 (70) 을 인가한다. 재치대 (50) 는, 철 등의 금속으로 이루어지는 받침대 (51) 와 받침대 (51) 의 재치대 대전 장치 (60) 를 접촉시키는 측의 표면에 형성된 유리로 이루어지는 절연체 (52) 로 이루어진다. 이 재치대 (50) 의 절연체 (52) 에 플러스 전압을 인가함으로써, 재치대 (50) 의 표면 전역이 플러스 전위로 대전한다.First, in order to firmly hold the
또한, 실시예 1 에 있어서는, 재치대 (50) 를 플러스 전위로 대전시키고 있지만, 반드시 이것에 한정되는 것은 아니며 적절히 변경이 가능하다. 예를 들어, 마이너스 전위로 대전시켜도 된다. 그 경우, 대전열에 따라, 절연체 (52) 를 테플론 (등록상표) 이나 폴리프로필렌 등의 재료로 구성하면 된다.In addition, in Example 1, although the mounting table 50 is charged with positive electric potential, it is not necessarily limited to this, A change is possible as appropriate. For example, it may be charged to a negative potential. In that case, the
또, 실시예 1 에 있어서는, 재치대 (50) 의 표면을 대전시키기 위해, 재치대 대전 장치 (60) 의 표면을 재치대 (50) 의 표면 전역에 접촉 또는 근접시키는 구성으로 했지만, 반드시 이것에 한정되는 것은 아니며 적절히 변경이 가능하다. 예를 들어, 일렬로 코로나 방전부를 배열시킨 대전 바를 사용하고, 이 대전 바를 재치대 (50) 의 표면에 접촉 또는 근접시켜 코로나 방전부의 배열 방향과 직교하는 방향으로 재치대 (50) 에 대해 상대 이동시키도록 구성해도 된다. 이로써 간단한 구성으로 재치대 (50) 의 표면에 대전시킬 수 있다.In addition, in Example 1, in order to charge the surface of the mounting table 50, the surface of the mounting
다음으로, 재치대 대전 장치 (60) 를 제거한 후, 도시되지 않은 캐리어 기판 이재 헤드에 의해, 캐리어 기판 (3) 에 일방의 면이 유지된 복수의 반도체 칩 (1) 의 타방의 면을 표면이 대전된 재치대 (50) 에 재치한다 (도 1(b) 참조). 이로써, 캐리어 기판 (3) 을 유지된 반도체 칩 (1) 의 타방의 면은, 정전기에 의해 재치대 (50) 에 유지된다.Next, after the mounting
그리고, 캐리어 기판 (3) 으로부터 반도체 칩 (1) 의 일방의 면을 분리하는 캐리어 기판 분리 공정을 실행한다. 실시예 1 에 있어서는, 도시되지 않은 캐리어 기판 분리 장치에 의해, 캐리어 기판 (3) 에 대해 라인상으로 엑시머 레이저로 이루어지는 레이저 광 (90) 을 조사하고, 캐리어 기판 (3) 또는 라인상의 레이저 광 (90) 중 어느 것을 레이저 광 (90) 의 라인과 직교하는 방향으로 상대 이동시켜 캐리어 기판 (3) 전체에 레이저 광을 조사한다 (도 1(c) 참조). 그리고, 사파이어로 이루어지는 캐리어 기판 (3) 에 있어서의 GaN 층의 일부를 Ga 와 N 으로 분해시키고, 캐리어 기판 (3) 으로부터 반도체 칩 (1) 을 분리한다. 이 수법은 레이저 리프트 오프라고 불린다. 분리한 캐리어 기판 (3) 은, 캐리어 기판 이재 헤드 (20) 에 의해 제거할 수 있다.And the carrier substrate separation process which isolate|separates one surface of the
이상으로, 실장해야 할 반도체 칩 (1) 이 재치대 (50) 에 유지된다. 그리고, 캐리어 기판 분리 공정과 병행하거나, 또는 캐리어 기판 분리 공정 후에, 최표층이 반도체 칩 탑재면 (13) 을 갖는 정전 전사판 (10) 에 의해 반도체 칩 (1) 을 픽업하는 대전 공정을 실행한다 (도 2 참조). 정전 전사판 (10) 은 철 등의 금속으로 이루어지는 판 (11) 과 판 (11) 의 일방측에는 절연층 (12) 을 가지고 있다. 이 절연층 (12) 의 판 (11) 측과는 반대측의 표면을, 본 명세서에 있어서는, 반도체 칩 탑재면이라고 부른다. 대전 공정에서는, 반도체 칩 탑재면 (13) 을 대전 패턴 형성 장치 (30) 에 접촉 또는 근접시켜 원하는 대전 패턴을 반도체 칩 탑재면 (13) 에 형성한다.As described above, the
요컨대, 대전 패턴 형성 장치 (30) 는, 도 2 에 나타내는 바와 같이, 그 표면의 일부가 돌출된 복수의 돌출 전극부 (31) 와 돌출되어 있지 않은 복수의 비돌출부 (32) 를 구비하고 있다. 대전 패턴 형성 장치 (30) 에는 대략 1 KV 의 플러스 전압 (40) 이 인가되어 있고, 재치대 (50) 에 배열되어 있는 복수의 반도체 칩 (1) 중 원하는 반도체 칩 (1) 의 배열 피치에 맞춘 피치로 2 차원으로 (도 2 의 깊이 방향으로도) 돌출 전극부 (31) 가 돌출되어 있다. 정전 전사판 이재 헤드 (20) 로 정전 전사판 (10) 을 진공 흡착하여 유지하고, 이 대전 패턴 형성 장치 (30) 의 돌출 전극부 (31) 의 선단부에 정전 전사판 (10) 의 반도체 칩 탑재면 (13) 을 접촉 또는 근접시킨다.In other words, as shown in FIG. 2 , the charging
그리고, 대전 패턴 형성 장치 (30) 의 돌출 전극부 (31) 에 인가되어 있는 고전압에 의해, 정전 전사판 (10) 에 있어서의 돌출 전극부 (31) 가 접촉하고 있는 반도체 칩 탑재면 (13) 의 부분에 플러스 전위가 대전된다. 요컨대, 대전 패턴 형성 장치 (30) 에 있어서의 돌출 전극부 (31) 를 형성한 원하는 영역에 접촉한 정전 전사판 (10) 의 반도체 칩 탑재면 (13) 에 플러스 전위가 대전하여 원하는 대전 패턴이 형성된다. 이 때, 실제로는 돌출 전극부 (31) 에 접촉한 부분에 더하여, 그 주위의 약간의 영역에 대전되는 경우가 있기 때문에, 원하는 영역보다 작은 면적을 접촉시키도록 돌출 전극부 (31) 를 구성해도 된다.Then, by the high voltage applied to the protruding
요컨대, 대전 공정에서는, 정전 전사판 (10) 의 반도체 칩 탑재면 (13) 에 대해, 원하는 영역에는 전압을 인가한 돌출 전극 (31) 을 접촉시키고, 원하는 영역 이외에는 전압을 인가한 돌출 전극 (31) 을 접촉시키지 않게 비돌출부 (32) 를 형성한 대전 패턴 형성 장치 (30) 에 의해, 원하는 대전 패턴을 형성할 수 있다.That is, in the charging process, the projecting
또한, 실시예 1 에 있어서는, 복수의 돌출 전극부 (31) 와 복수의 비돌출부 (32) 를 구비한 대전 패턴 형성 장치 (30) 를 정전 전사판 (10) 의 반도체 칩 탑재면 (13) 에 접촉 또는 근접시켜 원하는 대전 패턴을 형성하도록 구성했지만, 반드시 이것에 한정되는 것은 아니며 적절히 변경이 가능하다. 예를 들어, 단일 전극부를 이동시키면서 정전 전사판 (10) 의 절연층 (12) 에 접촉 또는 근접시켜 원하는 대전 패턴을 형성하도록 구성해도 된다. 즉, 대전 공정에 있어서는, 절연층 (12) 에 고전압을 인가한 전극을 선택적으로 접촉 또는 근접시킴으로써, 원하는 대전 패턴을 형성하면 된다.Further, in Example 1, a charging
또, 실시예 1 에 있어서는, 복수의 반도체 칩 (1) 을 픽업하도록 원하는 대전 패턴을 형성하도록 구성했지만, 반드시 이것에 한정되는 것은 아니며 적절히 변경이 가능하다. 예를 들어, 하나의 반도체 칩 (1) 을 픽업하도록 원하는 대전 패턴을 형성하도록 구성해도 된다.Moreover, in Example 1, although it comprised so that a desired charging pattern might be formed so that the some
또한 실시예 1 에 있어서는, 정전 전사판 (10) 을 플러스 전위로 대전시키고 있지만, 반드시 이것에 한정되는 것은 아니며 적절히 변경이 가능하다. 예를 들어, 마이너스 전위로 대전시켜도 된다. 그 경우, 대전열에 따라, 절연층 (12) 를 테플론 (등록상표) 이나 폴리프로필렌 등의 재료로 구성하면 된다.Moreover, in Example 1, although the
다음으로, 정전 전사판 (10) 을 재치대 (50) 상의 반도체 칩 (1) 에 겹쳐 접촉시켜 픽업하지만, 그 직전에 재치대 (50) 의 표면에 대전한 전위를 제전해 둔다. 제전은, 재치대 (50) 에 광 방전이나 AC 제전 등에 의해 실시할 수 있다. 제전하면, 정전기에 의해 재치대 (50) 에 유지되어 있던 반도체 칩 (1) 이 흔들리는 경우도 있으므로, 정전 전사판 (10) 에 의해 픽업하기 직전에 제전한다.Next, the
그리고, 픽업 공정을 실행하고, 배열된 복수의 상기 반도체 칩 중, 원하는 대전 패턴에 따라 반도체 칩 탑재면 (13) 에 흡착시킴으로써, 선택적으로 반도체 칩을 픽업한다. 즉, 원하는 대전 패턴으로 대전한 정전 전사판 (10) 은, 정전 전사판 이재 헤드 (20) 가 흡착하여 재치대 (50) 에 재치된 반도체 칩 (1) 까지 이재하고 (도 3(a) 참조), 정전 전사판 (10) 의 원하는 대전 패턴으로 대전한 반도체 칩 탑재면 (13) 이 선택적으로 반도체 칩 (1) 에 겹쳐지도록 접촉시킨다 (도 3(b) 참조). 그리고, 정전 전사판 이재 헤드 (20) 가 재치대 (50) 로부터 멀어짐에 따라, 정전 전사판 (10) 도 재치대 (50) 로부터 멀어진다. 이 때, 정전 전사판 (10) 에는, 정전기에 의해 원하는 대전 패턴에 따른 복수의 반도체 칩 (1) 이 흡착하여 픽업된다 (도 4 참조).Then, the pick-up process is performed, and among the plurality of the semiconductor chips arranged above, the semiconductor chips are selectively picked up by adsorbing them to the semiconductor
여기서, 원하는 대전 패턴에 따라 픽업한다면, 재치대 (50) 상의 반도체 칩 (1) 의 집합의 특정한 위치에서 픽업할 필요는 없고, 어느 부분에서 픽업해도 된다.Here, if pickup is carried out according to a desired electrification pattern, it is not necessary to pick up at a specific position of the set of
실시예 1 에 있어서는, 기판에 실장하는 피치 및 배열수에 상당하는 반도체 칩 (1) 을 선택적으로 픽업함으로써, 후술하는 실장 공정에 효율적으로 이행할 수 있도록 하고 있다.In Example 1, by selectively picking up the
또한, 실시예 1 에 있어서는, 픽업 공정에 앞서 재치대 (50) 의 표면에 대전한 전위를 제전해 두도록 구성했지만, 반드시 이것에 한정되는 것은 아니며 적절히 변경이 가능하다. 예를 들어, 재치대 (50) 의 표면은 대전한 채로 하고, 대전 공정에서 정전 전사판 (10) 의 반도체 칩 탑재면 (13) 에 재치대 (50) 에 대전하고 있는 전위보다 높은 전위 (예를 들어, 2 KV 정도) 를 대전하여 픽업 공정을 실행하도록 구성해도 된다. 이로써, 재치대 (50) 의 표면에 대전한 전위의 제전이 불필요해짐과 함께, 용이하게 반도체 칩 (1) 을 픽업할 수 있다.Moreover, in Example 1, although it comprised so that the electric potential charged on the surface of the mounting table 50 may be statically removed prior to a pick-up process, it is not necessarily limited to this, A change is possible suitably. For example, the surface of the mounting table 50 remains charged, and in the charging step, the semiconductor
다음으로, 실장 공정을 실행하여 정전 전사판 (10) 에 유지된 반도체 칩 (1) 을 기판 (80) 에 실장한다. 즉, 정전 전사판 이재 헤드 (20) 가 정전 전사판 (10) 을 흡착하여 기판 (80) 까지 이재하여 정전 전사판 (10) 에 유지되어 있는 반도체 칩 (1) 을 기판 (80) 에 실장한다. 실장시에는, 반도체 칩 (1) 의 범프 (2) 와 기판 (80) 의 전극을 금속 접합에 의해 실시한다 (도 5(a) 참조). 그리고, 정전 전사판 이재 헤드 (20) 가 진공 흡착을 해제하여 정전 전사판 (10) 으로부터 멀어짐으로써 정전 전사판 (10) 과 반도체 칩 (1) 이 기판 (80) 에 남아, 실장 공정이 완료한다. 요컨대, 정전 전사판 이재 헤드 (20) 는, 정전 전사판 (10) 에 픽업된 반도체 칩 (1) 을 정전 전사판 (10) 과 함께 실장한다.Next, a mounting process is performed to mount the
그 후, 필요에 따라, 정전 전사판 (10) 의 제전을 실시하여, 정전 전사판 (10) 을 반도체 칩 (1) 으로부터 제거할 수 있다. 제전은, 정전 전사판 (10) 에 광 방전이나 AC 제전 등에 의해 실시할 수 있다. 또, 반도체 칩 (1) 은, 기판에 접합되어 있으므로, 정전 전사판 (10) 의 대전이 가벼우면, 제전하지 않아도 정전 전사판 이재 헤드 (20) 로 진공 흡착하여 제거할 수도 있다.After that, the
또한, 실시예 1 에 있어서는, 캐리어 기판 이재 헤드에 의해 캐리어 기판을 이재하고, 정전 전사판 이재 헤드에 의해 정전 전사판을 이재하도록 구성했지만, 반드시 이것에 한정되는 것은 아니며 적절히 변경이 가능하다. 예를 들어, 공통의 이재 헤드에 의해, 캐리어 기판 및 정전 전사판을 이재하도록 구성해도 된다.Further, in Example 1, the carrier substrate was transferred by the carrier substrate transfer head and the electrostatic transfer plate was transferred by the electrostatic transfer plate transfer head. For example, the carrier substrate and the electrostatic transfer plate may be transferred by a common transfer head.
이와 같이, 실시예 1 에 있어서는, 최표층이 반도체 칩 탑재면을 갖는 정전 전사판에 의해 반도체 칩을 픽업하는 픽업 방법으로서,As described above, in Example 1, as a pickup method for picking up a semiconductor chip by an electrostatic transfer plate whose outermost layer has a semiconductor chip mounting surface,
상기 반도체 칩 탑재면에 원하는 대전 패턴을 형성하는 대전 공정과,a charging step of forming a desired charging pattern on the semiconductor chip mounting surface;
배열된 복수의 상기 반도체 칩 중, 상기 원하는 대전 패턴에 따라 상기 반도체 칩 탑재면에 흡착시킴으로써, 선택적으로 상기 반도체 칩을 픽업하는 픽업 공정을 적어도 갖는 것을 특징으로 하는 픽업 방법에 의해, 점착력 등의 영향을 없애, 정전 전사판에 픽업된 반도체 칩의 실장을 신뢰성 높게 실시할 수 있다.Influence of adhesive force, etc. by a pickup method characterized by comprising at least a pickup step of selectively picking up the semiconductor chip by adsorbing it to the semiconductor chip mounting surface according to the desired charging pattern from among the plurality of semiconductor chips arranged In this case, the semiconductor chip picked up on the electrostatic transfer plate can be mounted with high reliability.
또, 최표층이 반도체 칩 탑재면을 갖는 정전 전사판에 의해 반도체 칩을 픽업하는 픽업 장치로서,In addition, as a pickup device for picking up a semiconductor chip by an electrostatic transfer plate having a semiconductor chip mounting surface as an outermost layer,
상기 반도체 칩 탑재면에 원하는 대전 패턴을 형성하는 대전 패턴 형성 장치와,a charging pattern forming device for forming a desired charging pattern on the semiconductor chip mounting surface;
복수의 반도체 칩을 배열하는 재치대와,a mounting table for arranging a plurality of semiconductor chips;
상기 정전 전사판을 이재하는 정전 전사판 이재 헤드를 적어도 구비하고,at least an electrostatic transfer plate transfer head for transferring the electrostatic transfer plate;
상기 정전 전사판 이재 헤드는, 상기 재치대까지 상기 정전 전사판을 이재하고, 상기 원하는 대전 패턴에 따라, 상기 재치대에 배열된 복수의 상기 반도체 칩 중 선택적으로 상기 반도체 칩을, 상기 반도체 칩 탑재면에 흡착하여 픽업하는 것을 특징으로 하는 픽업 장치에 의해, 점착력 등의 영향을 없애, 정전 전사판에 픽업된 반도체 칩의 실장을 신뢰성 높게 실시할 수 있다.The electrostatic transfer plate transfer head transfers the electrostatic transfer plate to the mounting table, and selectively places the semiconductor chip among a plurality of the semiconductor chips arranged on the mounting table according to the desired charging pattern, the semiconductor chip is mounted With the pickup device characterized in that the pickup device is picked up by adsorption on the surface, the influence of adhesive force or the like is eliminated, and the semiconductor chip picked up on the electrostatic transfer plate can be mounted with high reliability.
실시예 2Example 2
본 발명의 실시예 2 는, 대전 패턴 형성 장치 및 대전 공정의 구성이 실시예 1 과 상이하다. 실시예 2 에 대해, 도 6, 도 7 을 참조하여 설명한다. 도 6 은, 본 발명의 실시예 2 에 있어서의 균일 대전 공정을 설명하는 도면이다. 도 7 은, 본 발명의 실시예 2 에 있어서의 노광 공정을 설명하는 도면이다.
실시예 2 에 있어서는, 대전 패턴 형성 장치가 실행하는 대전 공정은, 균일 대전 공정과 노광 공정으로 구성된다.In Example 2, the charging process performed by the charging pattern forming apparatus consists of a uniform charging process and an exposure process.
실시예 2 에 있어서의 정전 전사판 (110) 은 철 등의 금속으로 이루어지는 판 (11) 과 판 (11) 의 일방의 면에는 광 도전성을 갖는 절연층 (112) 을 구비하고, 그 표면이 반도체 칩 탑재면 (113) 이다. 균일 대전 공정에서는, 정전 전사판 이재 헤드 (20) 가 흡착 유지하고 있는 정전 전사판 (110) 의 반도체 칩 탑재면 (113) 을 대전 패턴 형성 장치 (13) 의 표면이 균일하게 평탄면인 균일 대전부 (131) 에 접촉 또는 근접시킨다 (도 6 참조). 균일 대전부 (131) 는, 대략 1 KV 의 전압이 인가되어 있고, 이로써, 정전 전사판 (110) 의 반도체 칩 탑재면 (113) 은, 균일하게 플러스 전위가 대전한다. 그 후, 정전 전사판 이재 헤드 (20) 에 의해 정전 전사판 (110) 을 균일 대전부 (131) 로부터 떼어 놓는다.The
다음으로, 노광 공정을 실행하고, 정전 전사판 (110) 의 반도체 칩 탑재면 (113) 에 원하는 대전 패턴을 형성한다. 즉, 정전 전사판 이재 헤드 (20) 가 흡착 유지하고 있는 정전 전사판 (110) 의 반도체 칩 탑재면 (113) 에 대해, 도시되지 않은 노광부로부터 레이저 광 (190) 을 조사한다 (도 7(a) 참조). 레이저 광 (190) 을 반도체 칩 탑재면 (113) 에 대해 조사함으로써, 광 도전성을 갖는 절연층 (112) 의 도전율이 증가하여 대전하고 있는 전위가 소실된다. 따라서, 레이저 광 (190) 을 조사한 영역은 대전이 소실되고, 레이저 광 (190) 을 조사하지 않는 영역은 대전된 채로 할 수 있다. 실시예 2 에 있어서는, 이 성질을 이용하여, 정전 전사판 (110) 의 반도체 칩 탑재면 (113) 에 대해, 원하는 대전 패턴에 따라, 레이저 광 (190) 을 조사하지 않는 영역과 레이저 광 (190) 을 조사하는 영역을 선택한다. 이로써, 정전 전사판 (110) 의 반도체 칩 탑재면 (113) 에 원하는 대전 패턴을 형성시킬 수 있다 (도 7(b) 참조).Next, an exposure step is performed to form a desired electrification pattern on the semiconductor
레이저 광 (190) 을 조사하지 않는 영역과 레이저 광 (190) 을 조사하는 영역을 선택하기 위해서는, 노광부에 갈바노 미러를 구비하고, 갈바노 미러에 레이저 빔을 조사하여 레이저 광 (190) 을 조사하는 위치를 제어함으로써 실시할 수 있다.In order to select a region not irradiated with the
또한, 실시예 2 에 있어서는, 갈바노 미러에 의해 레이저 광 (190) 을 조사하는 위치를 제어하도록 구성했지만, 반드시 이것에 한정되는 것은 아니며 적절히 변경이 가능하다. 예를 들어, 원하는 대전 패턴의 영역을 차폐한 마스크를 노광부와 정전 전사판 (110) 의 반도체 칩 탑재면 (113) 사이에 배치하고, 레이저 광 (190) 을 마스크에 대해 남김없이 조사함으로써, 정전 전사판 (110) 의 반도체 칩 탑재면 (113) 에 있어서의 원하는 대전 패턴에 따라 조사시키도록 구성해도 된다.Moreover, in Example 2, although it comprised so that the position which irradiates the
또, 2 차원으로 발광 소자를 배열한 레이저 어레이를 사용하여, 원하는 대전 패턴 이외의 영역에만 레이저 광 (190) 을 조사하도록 레이저 어레이를 제어하여 정전 전사판 (110) 의 반도체 칩 탑재면 (113) 에 원하는 대전 패턴에 따라 조사시키도록 구성해도 된다.In addition, using a laser array in which light-emitting elements are arranged two-dimensionally, the laser array is controlled to irradiate the
또한 실시예 2 에 있어서는, 레이저 광 (190) 을 반도체 칩 탑재면 (113) 에 조사하도록 노광 공정을 구성했지만, 반드시 이것에 한정되는 것은 아니며 적절히 변경이 가능하다. 예를 들어, 레이저 광이 아닌 가시광 등의 광을 반도체 칩 탑재면 (113) 에 조사하도록 노광 공정을 구성해도 된다. 요컨대, 원하는 대전 패턴에 따라 광 에너지를 반도체 칩 탑재면 (113) 에 대해 조사하도록 노광 공정을 구성하면 된다.Moreover, in Example 2, although the exposure process was comprised so that the
이와 같이, 실시예 2 에 있어서는, 상기 정전 전사판은 광 도전성을 갖는 절연층을 구비하고, 상기 절연층의 표면이 상기 반도체 칩 탑재면이고,As described above, in the second embodiment, the electrostatic transfer plate includes an insulating layer having photoconductivity, and the surface of the insulating layer is the semiconductor chip mounting surface;
상기 대전 공정이, 상기 반도체 칩 탑재면을 균일하게 대전하는 균일 대전 공정과,The charging step includes a uniform charging step of uniformly charging the semiconductor chip mounting surface;
상기 원하는 대전 패턴에 따라 광 에너지를 상기 반도체 칩 탑재면에 대해 조사하는 노광 공정에 의해 상기 정전 전사판의 상기 반도체 칩 탑재면에 상기 원하는 대전 패턴을 형성하는 것임으로써, 확실하게 원하는 대전 패턴을 형성할 수 있다.By forming the desired charging pattern on the semiconductor chip mounting surface of the electrostatic transfer plate by an exposure step of irradiating light energy to the semiconductor chip mounting surface according to the desired charging pattern, the desired charging pattern is reliably formed can do.
또, 상기 절연층이 광 도전성을 갖는 것이고, 상기 절연층의 표면이 상기 반도체 칩 탑재면이고,In addition, the insulating layer has photoconductivity, the surface of the insulating layer is the semiconductor chip mounting surface,
상기 대전 패턴 형성 장치가, 상기 반도체 칩 탑재면을 균일하게 대전하는 균일 대전 장치와,a uniform charging device for uniformly charging the semiconductor chip mounting surface in the charging pattern forming device;
상기 원하는 대전 패턴에 따라 광 에너지를 상기 반도체 칩 탑재면에 대해 조사하는 노광 장치를 가짐으로써, 확실하게 원하는 대전 패턴을 형성할 수 있다.By having an exposure apparatus that irradiates light energy to the semiconductor chip mounting surface in accordance with the desired charging pattern, it is possible to reliably form a desired charging pattern.
본 발명에 있어서의 픽업 방법, 픽업 장치, 및 실장 장치는, 배열된 복수의 반도체 칩으로부터 원하는 반도체 칩을 픽업하는 분야에 널리 사용할 수 있다.The pickup method, pickup device, and mounting device in the present invention can be widely used in the field of picking up a desired semiconductor chip from a plurality of arrayed semiconductor chips.
1 : 반도체 칩
2 : 범프
3 : 캐리어 기판
10 : 정전 전사판
11 : 판
12 : 절연층
13 : 반도체 칩 탑재면
20 : 정전 전사판 이재 헤드
30 : 대전 패턴 형성 장치
31 : 돌출 전극부
32 : 비돌출부
40 : 플러스 전압
50 : 재치대
51 : 받침대
52 : 절연체
60 : 재치대 대전 장치
70 : 플러스 전압
80 : 기판
90 : 레이저 광
110 : 정전 전사판
112 : 절연층
113 : 반도체 칩 탑재면
130 : 대전 패턴 형성 장치
131 : 균일 대전부
190 : 레이저 광1: semiconductor chip
2: bump
3: carrier substrate
10: electrostatic transfer plate
11: plate
12: insulating layer
13: semiconductor chip mounting surface
20: electrostatic transfer plate transfer head
30: electrification pattern forming device
31: protruding electrode part
32: non-protrusion
40: positive voltage
50 : wit
51: pedestal
52: insulator
60: wit battle device
70: positive voltage
80: substrate
90: laser light
110: electrostatic transfer plate
112: insulating layer
113: semiconductor chip mounting surface
130: electrification pattern forming device
131: uniform electrification
190: laser light
Claims (8)
상기 반도체 칩 탑재면에 원하는 대전 패턴을 형성하는 대전 공정과,
배열된 복수의 상기 반도체 칩 중, 상기 원하는 대전 패턴에 따라 상기 반도체 칩 탑재면에 흡착시킴으로써, 선택적으로 상기 반도체 칩을 픽업하는 픽업 공정을 적어도 갖고,
상기 정전 전사판은 절연층을 구비하고, 상기 절연층의 표면이 상기 반도체 칩 탑재면이고, 상기 대전 공정에 있어서는, 상기 반도체 칩 탑재면에 고전압을 인가한 전극을 선택적으로 접촉 또는 근접시킴으로써, 상기 정전 전사판의 상기 반도체 칩 탑재면에 상기 원하는 대전 패턴을 형성하는 것을 특징으로 하는 픽업 방법.A pickup method for picking up a semiconductor chip by means of an electrostatic transfer plate having a semiconductor chip mounting surface as the outermost layer, the pickup method comprising:
a charging step of forming a desired charging pattern on the semiconductor chip mounting surface;
at least a pick-up step of selectively picking up the semiconductor chips by adsorbing them to the semiconductor chip mounting surface according to the desired charging pattern from among the plurality of semiconductor chips arranged in the array;
The electrostatic transfer plate includes an insulating layer, the surface of the insulating layer is the semiconductor chip mounting surface, and in the charging step, by selectively contacting or approaching an electrode to which a high voltage is applied to the semiconductor chip mounting surface, the and forming the desired electrification pattern on the semiconductor chip mounting surface of an electrostatic transfer plate.
상기 반도체 칩 탑재면에 원하는 대전 패턴을 형성하는 대전 공정과,
배열된 복수의 상기 반도체 칩 중, 상기 원하는 대전 패턴에 따라 상기 반도체 칩 탑재면에 흡착시킴으로써, 선택적으로 상기 반도체 칩을 픽업하는 픽업 공정을 적어도 갖고,
상기 정전 전사판은 광 도전성을 갖는 절연층을 구비하고, 상기 절연층의 표면이 상기 반도체 칩 탑재면이고,
상기 대전 공정이, 상기 반도체 칩 탑재면을 균일하게 대전하는 균일 대전 공정과,
상기 원하는 대전 패턴에 따라 광 에너지를 상기 반도체 칩 탑재면에 대해 조사하는 노광 공정에 의해 상기 정전 전사판의 상기 반도체 칩 탑재면에 상기 원하는 대전 패턴을 형성하는 것임을 특징으로 하는 픽업 방법.A pickup method for picking up a semiconductor chip by means of an electrostatic transfer plate having a semiconductor chip mounting surface as the outermost layer, the pickup method comprising:
a charging step of forming a desired charging pattern on the semiconductor chip mounting surface;
at least a pick-up step of selectively picking up the semiconductor chips by adsorbing them to the semiconductor chip mounting surface according to the desired charging pattern from among the plurality of semiconductor chips arranged in the array;
The electrostatic transfer plate includes an insulating layer having photoconductivity, and a surface of the insulating layer is the semiconductor chip mounting surface;
The charging step includes a uniform charging step of uniformly charging the semiconductor chip mounting surface;
and forming the desired charging pattern on the semiconductor chip mounting surface of the electrostatic transfer plate by an exposure step of irradiating light energy to the semiconductor chip mounting surface according to the desired charging pattern.
상기 반도체 칩 탑재면에 원하는 대전 패턴을 형성하는 대전 패턴 형성 장치와,
복수의 반도체 칩을 배열하는 재치대와,
상기 정전 전사판을 이재하는 정전 전사판 이재 헤드를 적어도 구비하고,
상기 정전 전사판은 절연층을 구비하고, 상기 절연층의 표면이 상기 반도체 칩 탑재면이고, 상기 대전 패턴 형성 장치가, 전압을 인가한 전극을 상기 반도체 칩 탑재면에 대해 선택적으로 접촉 또는 근접시킴으로써, 상기 원하는 대전 패턴을 상기 정전 전사판의 상기 반도체 칩 탑재면에 형성하는 것이며,
상기 정전 전사판 이재 헤드는, 상기 재치대까지 상기 정전 전사판을 이재하고, 상기 원하는 대전 패턴에 따라, 상기 재치대에 배열된 복수의 상기 반도체 칩 중 선택적으로 상기 반도체 칩을, 상기 반도체 칩 탑재면에 흡착하여 픽업하는 것을 특징으로 하는 픽업 장치.A pickup device for picking up a semiconductor chip by an electrostatic transfer plate having a semiconductor chip mounting surface as the outermost layer, the pickup device comprising:
a charging pattern forming device for forming a desired charging pattern on the semiconductor chip mounting surface;
a mounting table for arranging a plurality of semiconductor chips;
at least an electrostatic transfer plate transfer head for transferring the electrostatic transfer plate;
The electrostatic transfer plate has an insulating layer, the surface of the insulating layer is the semiconductor chip mounting surface, and the charging pattern forming apparatus selectively contacts or approaches the electrode to which a voltage is applied to the semiconductor chip mounting surface. , to form the desired charging pattern on the semiconductor chip mounting surface of the electrostatic transfer plate,
The electrostatic transfer plate transfer head transfers the electrostatic transfer plate to the mounting table, and selectively places the semiconductor chip among a plurality of the semiconductor chips arranged on the mounting table according to the desired charging pattern, the semiconductor chip is mounted A pickup device, characterized in that the pickup is picked up by adsorption on the surface.
상기 반도체 칩 탑재면에 원하는 대전 패턴을 형성하는 대전 패턴 형성 장치와,
복수의 반도체 칩을 배열하는 재치대와,
상기 정전 전사판을 이재하는 정전 전사판 이재 헤드를 적어도 구비하고,
상기 정전 전사판은 절연층을 구비하고, 상기 절연층이 광 도전성을 갖는 것이고, 상기 절연층의 표면이 상기 반도체 칩 탑재면이고,
상기 대전 패턴 형성 장치가, 상기 반도체 칩 탑재면을 균일하게 대전하는 균일 대전 장치와,
상기 원하는 대전 패턴에 따라 광 에너지를 상기 반도체 칩 탑재면에 대해 조사하는 노광 장치를 갖고,
상기 정전 전사판 이재 헤드는, 상기 재치대까지 상기 정전 전사판을 이재하고, 상기 원하는 대전 패턴에 따라, 상기 재치대에 배열된 복수의 상기 반도체 칩 중 선택적으로 상기 반도체 칩을, 상기 반도체 칩 탑재면에 흡착하여 픽업하는 것을 특징으로 하는 픽업 장치.A pickup device for picking up a semiconductor chip by an electrostatic transfer plate having a semiconductor chip mounting surface as the outermost layer, the pickup device comprising:
a charging pattern forming device for forming a desired charging pattern on the semiconductor chip mounting surface;
a mounting table for arranging a plurality of semiconductor chips;
at least an electrostatic transfer plate transfer head for transferring the electrostatic transfer plate;
the electrostatic transfer plate has an insulating layer, the insulating layer has photoconductivity, the surface of the insulating layer is the semiconductor chip mounting surface;
a uniform charging device for uniformly charging the semiconductor chip mounting surface in the charging pattern forming device;
an exposure apparatus for irradiating light energy to the semiconductor chip mounting surface according to the desired electrification pattern;
The electrostatic transfer plate transfer head transfers the electrostatic transfer plate to the mounting table, and selectively places the semiconductor chip among a plurality of the semiconductor chips arranged on the mounting table according to the desired charging pattern, the semiconductor chip is mounted A pickup device, characterized in that the pickup is picked up by adsorption on the surface.
상기 반도체 칩이 50 ㎛ × 50 ㎛ 이하의 투영 면적을 갖는 LED 칩인 것을 특징으로 하는 실장 장치.6. The method of claim 5,
The mounting apparatus according to claim 1, wherein the semiconductor chip is an LED chip having a projected area of 50 µm x 50 µm or less.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017058622A JP6918537B2 (en) | 2017-03-24 | 2017-03-24 | Pickup method, pickup device, and mounting device |
JPJP-P-2017-058622 | 2017-03-24 | ||
PCT/JP2018/009067 WO2018173781A1 (en) | 2017-03-24 | 2018-03-08 | Pickup method, pickup device, and mounting device |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20190129872A KR20190129872A (en) | 2019-11-20 |
KR102416296B1 true KR102416296B1 (en) | 2022-07-01 |
Family
ID=63584254
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020197027401A KR102416296B1 (en) | 2017-03-24 | 2018-03-08 | Pickup method, pickup device, and mounting device |
Country Status (5)
Country | Link |
---|---|
JP (1) | JP6918537B2 (en) |
KR (1) | KR102416296B1 (en) |
CN (1) | CN110537252B (en) |
TW (1) | TWI754023B (en) |
WO (1) | WO2018173781A1 (en) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111146131B (en) * | 2018-11-06 | 2022-08-26 | 成都辰显光电有限公司 | Transfer device and transfer method of micro-element |
US11521887B2 (en) | 2019-12-18 | 2022-12-06 | Seoul Viosys Co., Ltd. | Method of transferring micro LED and micro LED transferring apparatus |
CN112967974B (en) * | 2020-06-17 | 2023-03-14 | 重庆康佳光电技术研究院有限公司 | Mass transfer device and mass transfer method |
JP2022058237A (en) | 2020-09-30 | 2022-04-11 | 信越化学工業株式会社 | Method for lifting optical device and device thereof, method for manufacturing receptor substrate to which optical device is transferred, and method for manufacturing display |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010161221A (en) | 2009-01-08 | 2010-07-22 | Sony Corp | Method of manufacturing mounting substrate, mounting substrate, and light emitting device |
JP2012119399A (en) * | 2010-11-29 | 2012-06-21 | Sumitomo Electric Ind Ltd | Electrostatic chuck and manufacturing method of semiconductor device |
JP2014533890A (en) | 2011-11-18 | 2014-12-15 | ルクスビュー テクノロジー コーポレイション | Micro LED structure with electrically insulating layer and method of forming an array of micro LED structures |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100495675C (en) * | 2005-03-17 | 2009-06-03 | 松下电器产业株式会社 | Package equipped with semiconductor chip and method for producing same |
JP2008103493A (en) * | 2006-10-18 | 2008-05-01 | Lintec Corp | Method and apparatus for picking up chip |
US8794501B2 (en) * | 2011-11-18 | 2014-08-05 | LuxVue Technology Corporation | Method of transferring a light emitting diode |
US9773750B2 (en) * | 2012-02-09 | 2017-09-26 | Apple Inc. | Method of transferring and bonding an array of micro devices |
KR102402189B1 (en) * | 2015-08-26 | 2022-05-25 | 엘지전자 주식회사 | Transfer unit for micro device |
-
2017
- 2017-03-24 JP JP2017058622A patent/JP6918537B2/en active Active
-
2018
- 2018-03-08 KR KR1020197027401A patent/KR102416296B1/en active IP Right Grant
- 2018-03-08 WO PCT/JP2018/009067 patent/WO2018173781A1/en active Application Filing
- 2018-03-08 CN CN201880025630.0A patent/CN110537252B/en active Active
- 2018-03-14 TW TW107108652A patent/TWI754023B/en active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010161221A (en) | 2009-01-08 | 2010-07-22 | Sony Corp | Method of manufacturing mounting substrate, mounting substrate, and light emitting device |
JP2012119399A (en) * | 2010-11-29 | 2012-06-21 | Sumitomo Electric Ind Ltd | Electrostatic chuck and manufacturing method of semiconductor device |
JP2014533890A (en) | 2011-11-18 | 2014-12-15 | ルクスビュー テクノロジー コーポレイション | Micro LED structure with electrically insulating layer and method of forming an array of micro LED structures |
Also Published As
Publication number | Publication date |
---|---|
CN110537252A (en) | 2019-12-03 |
WO2018173781A1 (en) | 2018-09-27 |
TW201903912A (en) | 2019-01-16 |
KR20190129872A (en) | 2019-11-20 |
CN110537252B (en) | 2023-04-18 |
JP2018163900A (en) | 2018-10-18 |
JP6918537B2 (en) | 2021-08-11 |
TWI754023B (en) | 2022-02-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102416296B1 (en) | Pickup method, pickup device, and mounting device | |
JP7130701B2 (en) | A method of assembling discrete components in parallel on a board | |
US10714369B2 (en) | Micro device transferring method and micro device transferring apparatus | |
CN109791959B (en) | Transfer method, mounting method, transfer device, and mounting device | |
KR102629259B1 (en) | Transfer device and transfer method of micro elements | |
KR20180030452A (en) | Pick-and-remove system and method for emissive display repair | |
CN109545815B (en) | Mass transfer method of micro light-emitting diode | |
GB1420863A (en) | Apparatus for handling arrays of semi-conductor chips | |
CN110034065B (en) | Method for manufacturing device chip and pick-up device | |
US20150155261A1 (en) | Chip separation process for photochemical component printing | |
TW201939665A (en) | Device transferring method | |
KR102529649B1 (en) | Inspection apparatus and inspection method | |
JP5345161B2 (en) | Wafer carrier for power device and inspection apparatus using this wafer carrier | |
KR102559566B1 (en) | Led probe device and transport deveice | |
TWI666683B (en) | Holding fixture for precision parts and manufacturing method thereof | |
US20200090975A1 (en) | Method of selecting semiconductor chips | |
JPH0373551A (en) | Chip tray | |
TWI653703B (en) | Method of changing the arrangement of electronic components | |
JP2022544300A (en) | Method and device for picking up and placing optoelectronic semiconductor chips | |
US20200234961A1 (en) | Substrate processing method | |
KR102294037B1 (en) | Imprint apparatus, and method of manufacturing article | |
CN108713264B (en) | Integrated electro-optic module assembly | |
JP2017220557A (en) | Electrostatic chuck sheet and processing method of wafer | |
TW202323841A (en) | Energization testing device and energization testing method | |
KR101615999B1 (en) | Wafer pin array frame module for manufacturing probe card |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant |