JP2017220557A - Electrostatic chuck sheet and processing method of wafer - Google Patents
Electrostatic chuck sheet and processing method of wafer Download PDFInfo
- Publication number
- JP2017220557A JP2017220557A JP2016113715A JP2016113715A JP2017220557A JP 2017220557 A JP2017220557 A JP 2017220557A JP 2016113715 A JP2016113715 A JP 2016113715A JP 2016113715 A JP2016113715 A JP 2016113715A JP 2017220557 A JP2017220557 A JP 2017220557A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- electrostatic chuck
- sheet
- chuck sheet
- base sheet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000003672 processing method Methods 0.000 title claims abstract description 32
- 229920005989 resin Polymers 0.000 claims abstract description 23
- 239000011347 resin Substances 0.000 claims abstract description 23
- 238000000034 method Methods 0.000 claims description 17
- 229920003002 synthetic resin Polymers 0.000 claims description 5
- 239000000057 synthetic resin Substances 0.000 claims description 5
- 229920001971 elastomer Polymers 0.000 claims description 4
- 239000004744 fabric Substances 0.000 claims description 4
- 239000005060 rubber Substances 0.000 claims description 4
- 229920002994 synthetic fiber Polymers 0.000 claims description 4
- 230000001678 irradiating effect Effects 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 48
- 238000004519 manufacturing process Methods 0.000 description 9
- 239000002390 adhesive tape Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000002360 preparation method Methods 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 239000012790 adhesive layer Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 238000007641 inkjet printing Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229920000098 polyolefin Polymers 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
Images
Landscapes
- Dicing (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Abstract
Description
本発明は、静電チャックシート及びウエーハの加工方法に関する。 The present invention relates to an electrostatic chuck sheet and a wafer processing method.
半導体回路、MEMS(Micro Electro Mechanical Systems)構造やLED(Light Emitting Diode)素子などが分割予定ラインによって区画された領域に形成されたウエーハにレーザー光線を照射し、形成した改質層に沿って破断する加工方法が知られている(特許文献1及び特許文献2参照)。
A semiconductor circuit, a MEMS (Micro Electro Mechanical Systems) structure, an LED (Light Emitting Diode) element, or the like is irradiated with a laser beam on a wafer formed in a region partitioned by a division line, and breaks along the formed modified layer. Processing methods are known (see
ウエーハの破断には、ウエーハを貼着したダイシングテープを拡張することでウエーハに外力を付与して破断する方法があり、この工程では、必ずウエーハの径より大きいダイシングテープにウエーハを貼着しておく必要がある。とくに、ウエーハに改質層を形成後薄化して、薄化による外力で改質層から亀裂を伸展させてウエーハを個々のデバイスチップに分割する加工方法では、分割後、チップ間の距離を空けてからピックアップするピックアップ装置に投入するためや、DAF(Die Attach Film)テープを貼着するために、ウエーハより径の大きいテープに張り替え、拡張する工程が発生する。この張り替え作業では、すでにチップに破断しているため、作業中にチップ同士が擦れて破損したりする恐れがある。 There is a method of breaking the wafer by extending the dicing tape to which the wafer is attached and applying an external force to the wafer to break the wafer. In this process, the wafer must be attached to a dicing tape larger than the diameter of the wafer. It is necessary to keep. In particular, in the processing method in which the wafer is divided into individual device chips by extending the cracks from the modified layer by external force due to the thinning after forming the modified layer on the wafer, the distance between the chips is increased after the division. In order to insert the tape into a pickup device that picks up afterwards or to attach a DAF (Die Attach Film) tape, a process of replacing and expanding the tape with a tape having a diameter larger than that of the wafer occurs. In this replacement work, since the chips have already been broken, the chips may be rubbed and damaged during the work.
本発明は、かかる問題点に鑑みてなされたものであり、その目的は、ウエーハの破損リスクを抑えたウエーハの加工を可能にする静電チャックシート及びウエーハの加工方法を提供することである。 The present invention has been made in view of such problems, and an object of the present invention is to provide an electrostatic chuck sheet and a wafer processing method capable of processing a wafer with reduced risk of wafer breakage.
上述した課題を解決し、目的を達成するために、本発明の静電チャックシートは、伸縮性のあるベースシートと、該ベースシートの上面に形成された電極回路と、該ベースシートの上面及び該電極回路を覆いウエーハを載置する保持面を構成する非導電性樹脂層と、該電極回路に接続する給電端子部と、を備え、伸縮性のあることを特徴とする。 In order to solve the above-described problems and achieve the object, an electrostatic chuck sheet of the present invention includes a stretchable base sheet, an electrode circuit formed on the upper surface of the base sheet, an upper surface of the base sheet, and A non-conductive resin layer that covers the electrode circuit and constitutes a holding surface on which a wafer is placed, and a power supply terminal portion that is connected to the electrode circuit, are elastic.
該電極回路は、該給電端子部と接続する幹部と、該幹部から複数に別れ波型に延出する枝部と、からなり、波型の該枝部は正極と負極が互い違いに配置されることができる。 The electrode circuit includes a trunk portion connected to the power supply terminal portion, and a branch portion that divides into a plurality of portions from the trunk portion and extends in a wave shape, and the corrugated branch portions are alternately arranged with a positive electrode and a negative electrode. be able to.
該ベースシートは、ゴム、合成樹脂又は布から構成されることができる。 The base sheet can be composed of rubber, synthetic resin or cloth.
本発明のウエーハの加工方法は、表面の交差する分割予定ラインによって区画された領域にデバイスが形成されたウエーハを加工するウエーハの加工方法であって、前記静電チャックシートで保持したウエーハにレーザー光線を照射し、ウエーハの内部に該分割予定ラインに沿った改質層を形成する改質層形成ステップと、該改質層形成ステップの後、ウエーハを保持したまま該静電チャックシートを拡張し、該改質層に沿ってウエーハを破断し複数のデバイスチップに分割する拡張ステップと、を備えることを特徴とする。 The wafer processing method of the present invention is a wafer processing method for processing a wafer in which a device is formed in a region defined by division lines that intersect with each other on the surface, and a laser beam is applied to the wafer held by the electrostatic chuck sheet. A modified layer forming step for forming a modified layer along the line to be divided inside the wafer, and after the modified layer forming step, the electrostatic chuck sheet is expanded while holding the wafer. And an expansion step of breaking the wafer along the modified layer and dividing it into a plurality of device chips.
ウエーハの加工方法は、該拡張ステップの後、該静電チャックシートの拡張を維持し、隣接する該デバイスチップの間隔が空いたウエーハの露出した面にダイシングテープを貼着するテープ貼着ステップを備えることができる。 In the wafer processing method, after the expansion step, the electrostatic chuck sheet is expanded, and a tape adhering step is performed in which a dicing tape is adhered to the exposed surface of the wafer in which the adjacent device chips are spaced. Can be provided.
そこで、本願発明の静電チャックシートは、ウエーハの破損リスクを抑えたウエーハの加工を可能にするという効果を奏する。 Therefore, the electrostatic chuck sheet of the present invention has an effect of enabling wafer processing with reduced risk of wafer breakage.
本発明を実施するための形態(実施形態)につき、図面を参照しつつ詳細に説明する。以下の実施形態に記載した内容により本発明が限定されるものではない。また、以下に記載した構成要素には、当業者が容易に想定できるもの、実質的に同一のものが含まれる。さらに、以下に記載した構成は適宜組み合わせることが可能である。また、本発明の要旨を逸脱しない範囲で構成の種々の省略、置換又は変更を行うことができる。 DESCRIPTION OF EMBODIMENTS Embodiments (embodiments) for carrying out the present invention will be described in detail with reference to the drawings. The present invention is not limited by the contents described in the following embodiments. The constituent elements described below include those that can be easily assumed by those skilled in the art and those that are substantially the same. Furthermore, the structures described below can be combined as appropriate. Various omissions, substitutions, or changes in the configuration can be made without departing from the scope of the present invention.
〔実施形態1〕
本発明の実施形態1に係る静電チャックシート1及びウエーハWの加工方法を図面に基づいて説明する。図1は、実施形態1に係る静電チャックシートの平面図である。図2は、図1中のII−II線に沿う断面図である。図3は、図1に示された静電チャックシートに保持されるウエーハの斜視図である。
A method for processing the
実施形態1に係る静電チャックシート1は、図3に示すウエーハWを保持するものである。ウエーハWは、本実施形態ではシリコン、サファイア、ガリウムなどを母材とする円板状の半導体ウエーハや光デバイスウエーハである。ウエーハWは、図3に示すように、表面WSの交差する複数の分割予定ラインSによって区画された各領域にデバイスDが形成されている。デバイスDとして、IC(Integrated Circuit)、LSI(Large Scale Integration)、MEMS(Micro Electro Mechanical Systems:微少電気機械システム)等が、各領域に形成される。
The
実施形態1に係る静電チャックシート1の平面形状は、図1に示すように、四角形に形成されている。静電チャックシート1は、伸縮性のあるシート状に形成されている。静電チャックシート1は、図2に示すように、伸縮性のあるベースシート2と、電極回路3と、非導電性樹脂層4と、電極回路3に接続する給電端子部5とを備える。
As shown in FIG. 1, the planar shape of the
ベースシート2は、ゴム、合成樹脂又は布から構成されている。ベースシート2は、合成樹脂により構成される際には、ポリイミド(Polyimide)又はポリオレフィン(Polyolefin)により構成されるのが望ましい。ベースシート2は、平面形状が四角形のシート状に形成されている。ベースシート2は、ベースシート2の表面に沿って伸縮自在である。ベースシート2の厚さは、100μm〜800μm程度であり、100μm〜300μm程度であるのが望ましい。
The
給電端子部5は、ベースシート2の上面に形成されている。給電端子部5は、図1に示すように、正極給電端子部5aと、負極給電端子部5bとを備える。正極給電端子部5aと、負極給電端子部5bとは、互いの間にベースシート2の中心を挟む外縁部1a,1bに設けられている。実施形態1において、正極給電端子部5aと負極給電端子部5bとは、それぞれ、ベースシート2の外縁部1a,1bの中央に配置されている。正極給電端子部5aと負極給電端子部5bとは、それぞれ、導電性の金属により構成されている。正極給電端子部5aは、プラスの電圧が印加され、負極給電端子部5bは、マイナスの電圧が印加される。
The power
電極回路3は、ベースシート2の上面に形成されている。電極回路3は、正極電極回路3aと、負極電極回路3bとを備える。正極電極回路3aは、正極給電端子部5aに接続され、負極電極回路3bは、負極給電端子部5bに接続されている。正極電極回路3aは、金属により構成され、かつ、正極給電端子部5aと接続する幹部7aと、幹部7aから複数に別れ波型に延出する枝部6aと、を備える。幹部7aは、正極給電端子部5aが設けられたベースシート2の外縁部1aと平行に直線状に形成されている。枝部6aは、正極給電端子部5aが設けられたベースシート2の外縁部1aから負極給電端子部5bが設けられたベースシート2の外縁部1bに向かって延びている。枝部6aは、外縁部1a,1bの間に複数設けられている。枝部6aは、外縁部1aから外縁部1bに向かうにしたがって左右に交互に蛇行する波型に形成されている。
The
負極電極回路3bは、金属により構成され、かつ、負極給電端子部5bと接続する幹部7bと、幹部7bから複数に別れ波型に延出する枝部6bと、を備える。幹部7bは、負極給電端子部5bが設けられたベースシート2の外縁部1bと平行に直線状に形成されている。枝部6bは、負極給電端子部5bが設けられたベースシート2の外縁部1bから正極給電端子部5aが設けられたベースシート2の外縁部1aに向かって延びている。枝部6bは、外縁部1a,1bの間に複数設けられている。枝部6bは、外縁部1bから外縁部1aに向かうにしたがって左右に交互に蛇行する波型に形成されている。また、正極電極回路3aの互いに隣り合う二本の枝部6aの間に負極電極回路3bの一本の枝部6bが配置され、負極電極回路3bの互いに隣り合う二本の枝部6bの間に正極電極回路3aの一本の枝部6aが配置されている。こうして、電極回路3は、枝部6aと枝部6bとが交互に配置されている。電極回路3の波型の枝部6a,6bは、正極電極回路3aの枝部6aと負極電極回路3bの枝部6bとが互い違いに配置されている。
The
実施形態1において、互いに隣り合う電極回路3の波型の枝部6a,6b間の間隔は、0.1mm以上でかつ5.0mm以下であるのが望ましく、0,5mm以上でかつ2,0mm以下であるのがさらに望ましい。また、電極回路3の枝部6a,6bは、波型に形成されて、伸縮性を有する。実施形態1において、枝部6a,6bは、波型に形成されているが、波型に限らず、鋸刃状に形成されても良い。また、給電端子部5と電極回路3は、銅ペースト又は銀ペーストにより構成されるのが望ましく、厚さが3μm〜30μmに形成されるのが望ましい。
In the first embodiment, the distance between the
非導電性樹脂層4は、非導電性でかつ伸縮性のある材料で構成されている。非導電性樹脂層4は、ベースシート2の上面及び電極回路3を覆いウエーハWを載置する保持面4aを構成する。非導電性樹脂層4は、各給電端子部5を露出させる切欠き4bが形成されている。切欠き4bは、各給電端子部5の全体又は一部を露出させる。非導電性樹脂層4は、帝国インキ製造(株)製のUV(Ultraviolet)型クリアーインキにより構成されるのが望ましく、厚さが20μm〜200μmに形成されるのが望ましい。
The
静電チャックシート1は、非導電性樹脂層4の保持面4a上にウエーハWが載置され、正極給電端子部5aから正極電極回路3aにプラスの電圧が印加され、負極給電端子部5bから負極電極回路3bにマイナスの電圧が印加されることにより、枝部6a,6b間に発生した力によってウエーハWを吸着保持する。なお、実施形態1において、給電端子部5a,5bから電極回路3a,3bに印加される電圧は、1000V以上でかつ2000V以下であるのが望ましい。
In the
次に、静電チャックシート1の製造方法を図面に基づいて説明する。図4は、実施形態1に係る静電チャックシートの製造方法のベースシート準備ステップを示す断面図である。図5は、実施形態1に係る静電チャックシートの製造方法の電極形成ステップを示す断面図である。図6は、実施形態1に係る静電チャックシートの製造方法の非導電性樹脂層形成ステップを示す断面図である。
Next, a method for manufacturing the
静電チャックシート1を製造する際には、まず、ベースシート準備ステップにおいて、図4に示すように、ベースシート2を準備する。その後、電極形成ステップにおいて、図5に示すように、スクリーン印刷又はインクジェット方式の印刷によりベースシート2の上面に給電端子部5及び電極回路3を形成する。そして、非導電性樹脂層形成ステップにおいて、図6に示すように、切欠き4bを除いて、帝国インキ製造(株)製のUV(Ultraviolet)型クリアーインキをベースシート2の上面及び電極回路3上にスキージを用いて塗り広げる、又は、スピンコートにより塗布して、非導電性樹脂層4を形成する。
When manufacturing the
次に、静電チャックシート1を用いたウエーハWの加工方法を図面に基づいて説明する。図7は、実施形態1に係るウエーハの加工方法の改質層形成ステップを示す側断面図である。図8は、実施形態1に係るウエーハの加工方法の拡張ステップを示す側断面図である。図9は、図8に示す搬送用のフレーム等を示す斜視図である。図10は、実施形態1に係るウエーハの加工方法のテープ貼着ステップを示す側断面図である。図11は、実施形態1に係るウエーハの加工方法のテープ貼着ステップを示す平面図である。
Next, a method for processing the wafer W using the
ウエーハWの加工方法(以下、単に加工方法と記す)は、図3に示すウエーハWを加工する方法であって、ウエーハWにレーザー光線L(図7に示す)を照射して内部に改質層K(図7等に示す)を形成して個々のデバイスチップDT(図8等に示す)に分割する方法である。である。デバイスチップDTは、デバイスDを含む。なお、改質層Kとは、密度、屈折率、機械的強度やその他の物理的特性が周囲のそれとは異なる状態になった領域のことを意味し、溶融処理領域、クラック領域、絶縁破壊領域、屈折率変化領域、及びこれらの領域が混在した領域等を例示できる。 The wafer W processing method (hereinafter simply referred to as a processing method) is a method of processing the wafer W shown in FIG. 3, and the wafer W is irradiated with a laser beam L (shown in FIG. 7) to form a modified layer inside. In this method, K (shown in FIG. 7, etc.) is formed and divided into individual device chips DT (shown in FIG. 8, etc.). It is. The device chip DT includes the device D. The modified layer K means a region where the density, refractive index, mechanical strength and other physical characteristics are different from those of the surroundings, and includes a melt-treated region, a crack region, and a dielectric breakdown region. , A refractive index change region, a region where these regions are mixed, and the like.
加工方法は、改質層形成ステップと、拡張ステップと、テープ貼着ステップとを備える。改質層形成ステップは、静電チャックシート1で保持したウエーハWにレーザー光線Lを照射し、ウエーハWの内部に分割予定ラインSに沿った改質層Kを形成するステップである。改質層形成ステップは、図7に示すように、レーザー加工装置10のチャックテーブル11のポーラス状の保持面11a上に静電チャックシート1のベースシート2を載置し、静電チャックシート1の非導電性樹脂層4の保持面4a上にウエーハWの表面WSを載置する。チャックテーブル11に切換え弁12を介して接続された真空吸引源13の吸引力を保持面11aに作用させて、静電チャックシート1を吸引し、静電チャックシート1を介してウエーハWの表面WS側をチャックテーブル11の保持面11aに吸引保持する。
The processing method includes a modified layer forming step, an expansion step, and a tape sticking step. The modified layer forming step is a step of irradiating the wafer W held by the
また、チャックテーブル11の給電端子部11a,11bを給電端子部5a,5bに接続し、電極回路3a,3bに所定の電圧を印加し、静電チャックシート1にウエーハWを吸引保持する。
Further, the power
そして、レーザー加工装置10の図示しない撮像手段が取得した画像に基いて、アライメントを遂行する。その後、チャックテーブル11とレーザー光線照射手段14とを相対的に移動手段により移動させながら、図7に示すように、チャックテーブル11に保持されたウエーハWの裏面WRからウエーハWに対して透過性を有する波長(例えば、1064nm)のレーザー光線LをウエーハWの内部に集光点を合わせて分割予定ラインSに沿って照射する。そして、分割予定ラインSに沿った改質層KをウエーハW内部に形成する。そして、拡張ステップに進む。
And alignment is performed based on the image which the imaging means (not shown) of the
拡張ステップは、改質層形成ステップの後、ウエーハWを保持したまま静電チャックシート1を拡張し、改質層Kに沿ってウエーハWを破断し複数のデバイスチップDTに分割するステップである。拡張ステップは、ウエーハWを囲繞する環状のフレーム30をウエーハWの外周に位置付けつつ環状のフレーム30により、静電チャックシート1をチャックテーブル11の保持面11aに押圧しつつ(リーク防止のため)、切換え弁12を切り換えてチャックテーブル11に切換え弁12を介して接続されたエアー供給源15の加圧された気体を保持面11aから噴出にさせて、伸縮性により、図8に示すように、静電チャックシート1を球面状に膨らます。静電チャックシート1が、拡張されると、静電チャックシート1が球面状となり、ウエーハWに半径方向に拡大する外力を付与して、分割予定ラインSに沿って形成された改質層Kに張力を作用させる。そして、改質層Kを起点に、ウエーハWは、分割予定ラインSに沿って個々のデバイスチップDTに破断分割され、デバイスチップDT同士は、互いに離れる。そして、テープ貼着ステップに進む。
The expansion step is a step of expanding the
拡張ステップからテープ貼着ステップに進む際は、ウエーハWをレーザー加工装置10から図10,11に示すテープ貼着装置20に搬送する。このとき、レーザー加工装置10が、静電チャックシート1を膨らました状態で、静電チャックシート1の外縁部1a,1b,1cに搬送用のフレーム31を載置する。実施形態1において。搬送用のフレーム31は、図9に示すように、静電チャックシート1の各外縁部1a,1b,1cに対応して4つ設けられている。
When proceeding from the expansion step to the tape sticking step, the wafer W is conveyed from the
搬送用のフレーム31は、四角柱に形成され、図示しない搬送装置の搬送アームに取り付けられている。搬送用のフレーム31は、吸引源32からの吸引力により静電チャックシート1の非導電性樹脂層4を吸引保持する。また、4本の搬送用のフレーム31のうち給電端子部5に重なる2本の搬送用のフレーム31aは、給電端子部5a,5bを介して電極回路3a,3bに所定の電圧を印加可能な電源33が接続している。
The
搬送用のフレーム31は、静電チャックシート1の外縁部1a,1b,1cに載置された後、静電チャックシート1の非導電性樹脂層4を吸引保持する。そして、レーザー加工装置10の給電端子部11a,11bからの給電端子部5a,5bを介した電極回路3a,3bへの所定の電力の印加を停止するとともに、2本の搬送用のフレーム31aに接続した電源33から給電端子部5a,5bを介して電極回路3a,3bへの所定の電力の印加を開始する。こうして、搬送装置が、静電チャックシート1にデバイスチップDTに分割されたウエーハWを吸引保持した状態で搬送可能となる。
The
搬送装置は、ウエーハWを吸引保持した静電チャックシート1をレーザー加工装置10のチャックテーブル11から取り外す。搬送用のフレーム31同士を若干離して、デバイスチップDT間の間隔を維持することもできる。搬送装置は、テープ貼着装置20のチャックテーブル21のポーラス状の保持面21a上にデバイスチップDTに分割されたウエーハWを吸引保持した静電チャックシート1を載置し、テープ貼着ステップを実行する。
The transport device removes the
テープ貼着ステップは、拡張ステップの後、静電チャックシート1の拡張を維持し、隣接するデバイスチップDTの間隔が空いたウエーハWの露出した面である裏面WRにダイシングテープTを貼着するステップである。テープ貼着ステップは、静電チャックシート1の外縁部1a,1bをチャックテーブル21のクランプ22でクランプして、静電チャックシート1の拡張を維持する。チャックテーブル21に切換え弁23を介して接続された真空吸引源24の吸引力を保持面21aに作用させて、静電チャックシート1を吸引し、静電チャックシート1を介してウエーハWの表面WS側をチャックテーブル11の保持面11aに吸引保持する。
In the tape adhering step, after the expansion step, the expansion of the
その後、搬送装置の搬送用のフレーム31の吸引保持を停止し、2本の搬送用のフレーム31aに接続した電源33から給電端子部5a,5bを介した電圧の印加を停止するとともに、チャックテーブル20のクランプ22から給電端子部5a,5bを介して電極回路3a,3bに所定の電力を印加して、搬送装置をテープ貼着装置20から退避させる。図10及び図11に示すように、静電チャックシート1の外縁部1a,1b,1cに環状のリングレームFを重ねて、テープ貼着装置20の貼着ユニット25を用いて、ダイシングテープTをデバイスチップDTに分割されたウエーハWの裏面WRとリングレームFとに貼着する。ダイシングテープTの貼着が完了すると、電極回路3a,3bへの印加を停止して、ダイシングテープTを貼着したウエーハWを次工程に搬送する。
Thereafter, the suction holding of the
以上のように、実施形態1に係る静電チャックシート1及び加工方法は、ベースシート2、電極回路3及び非導電性樹脂層4が伸縮性を有するので、改質層Kが形成されたウエーハWを保持した状態で拡張ステップにおいて拡張されることで、ウエーハWをデバイスチップDTに分割することができる。また、静電チャックシート1は、ベースシート2、電極回路3及び非導電性樹脂層4が伸縮性を有するので、デバイスチップDTに分割した後に拡張された状態でウエーハWを保持することができるので、デバイスチップDT、即ちウエーハWの破損リスクを抑えたウエーハWの加工を可能にすることができる。
As described above, in the
また、実施形態1に係る静電チャックシート1及び加工方法は、電極回路3a,3bの枝部6a,6b間に発生した力によりウエーハWを保持するので、粘着テープにウエーハWを保持する場合に比べて、デバイスDの表面に粘着層が貼着されないので糊残りがない、という効果がある。特に、実施形態1に係る静電チャックシート1及び加工方法は、電極バンプが配設されたウエーハWの表面WSを静電チャックシート1の保持面4aに固定させる場合、凹凸である電極バンプを粘着テープに固定すると粘着層の糊が電極バンプに残ってしまうという課題に対し有効である。
In addition, since the
また、実施形態1に係る静電チャックシート1は、電極回路3a,3bの枝部6a,6bが波型に形成されているので、電極回路3が破損することなく伸縮することができる。実施形態1に係る静電チャックシート1は、ベースシート2がゴム、合成樹脂又は布から構成されているので、伸縮自在となる。
The
また、実施形態1に係る加工方法は、改質層形成ステップの後に、ウエーハWを保持したまま静電チャックシート1を拡張してデバイスチップDTに分割する拡張ステップを備えるので、ウエーハWの破損リスクを抑えたウエーハWの加工を可能にすることができる。
In addition, the processing method according to the first embodiment includes an expansion step of expanding the
また、実施形態1に係る加工方法は、拡張ステップの後に、デバイスチップDT同士が間隔を空けたウエーハWの裏面WRにダイシングテープTを貼着するテープ貼着ステップを備えるので、分割後にデバイスチップDT同士が擦れることを抑制することができる。 In addition, since the processing method according to the first embodiment includes the tape sticking step of sticking the dicing tape T to the back surface WR of the wafer W in which the device chips DT are spaced apart from each other after the expansion step, the device chip after the division. It is possible to suppress rubbing between DTs.
〔実施形態2〕
本発明の実施形態2に係るウエーハの加工方法を図面に基いて説明する。図12は、実施形態2に係るウエーハの加工方法の拡張ステップを示す斜視図である。図12において、実施形態1と同一部分には、同一符号を付して説明を省略する。
[Embodiment 2]
A wafer processing method according to
実施形態2に係るウエーハWの加工方法は、図12に示すように、改質層形成ステップの後に、搬送装置の搬送用のフレーム31からの給電によりウエーハWを吸引保持した静電チャックシート1をバキュームによる吸引で保持する。実施形態2に係るウエーハWの加工方法は、その後、搬送用のフレーム31を互いに離れる方向に相対的に移動させて、静電チャックシート1を拡張し、ウエーハWを複数のデバイスチップDTに分割する。
As shown in FIG. 12, the processing method of the wafer W according to the second embodiment includes an
実施形態2に係るウエーハWの加工方法によれば、実施形態1と同様に、ベースシート2、電極回路3及び非導電性樹脂層4が伸縮性を有するので、改質層Kが形成されたウエーハWを保持した状態で拡張ステップにおいて拡張されることで、ウエーハWをデバイスチップDTに分割することができる。また、静電チャックシート1は、ベースシート2、電極回路3及び非導電性樹脂層4が伸縮性を有するので、デバイスチップDTに分割した後に拡張された状態でウエーハWを保持することができるので、デバイスチップDT、即ちウエーハWの破損リスクを抑えたウエーハWの加工を可能にすることができる。実施形態1及び実施形態2として、ダイシングテープTに張り替えるステップを例示したが、本発明は、拡張ステップの後に静電チャックシート1でウエーハWを保持したままデバイスチップDTをピックアップするピックアップ装置に搬入してもいい。特に、本発明は、デバイスDがMEMSであるウエーハWの場合、改質層形成ステップでMEMSの表面が露出しており、ダイシングテープTに張り替えて表裏を反転する必要が無いため、拡張ステップの後にピックアップすることになる。その場合、繰り返し使用できる静電チャックシート1により、ダイシングテープTなどの粘着テープという消耗品を使う必要が無くなり、製造コストを大幅に低減出来る。
According to the method for processing a wafer W according to the second embodiment, the modified layer K is formed because the
〔実施形態3〕
本発明の実施形態3に係る静電チャックシートを図面に基いて説明する。図13は、本発明の実施形態3に係る静電チャックシートの平面図である。図13において、実施形態1と同一部分には、同一符号を付して説明を省略する。
[Embodiment 3]
An electrostatic chuck sheet according to
実施形態3に係る静電チャックシート1は、図13に示すように、複数の電極ブロック8を備える。各電極ブロック8は、給電端子部5と電極回路3とを備え、互いに独立して電極回路3に電力が印加可能な構成である。実施形態3において、静電チャックシート1は、電極ブロック8を4つ備えている。
As shown in FIG. 13, the
実施形態3に係る静電チャックシート1によれば、実施形態1と同様に、ベースシート2、電極回路3及び非導電性樹脂層4が伸縮性を有するので、改質層Kが形成されたウエーハWを保持した状態で拡張ステップにおいて拡張されることで、ウエーハWをデバイスチップDTに分割することができる。また、静電チャックシート1は、ベースシート2、電極回路3及び非導電性樹脂層4が伸縮性を有するので、デバイスチップDTに分割した後に拡張された状態でウエーハWを保持することができるので、デバイスチップDT、即ちウエーハWの破損リスクを抑えたウエーハWの加工を可能にすることができる。
According to the
また、実施形態3に係る静電チャックシート1によれば、互いに独立した電極ブロック8を複数備えるので、分割後の大部分の電極ブロック8の電極回路3a,3bに電圧を印加して大部分のデバイスチップDTを吸着したまま、一部の電極ブロック8の電極回路3a,3bの電圧の印加を停止して、一部のデバイスチップDTを静電チャックシート1から取り外すことができる。
In addition, according to the
なお、本発明は、上記実施形態に限定されるものではない。即ち、本発明の骨子を逸脱しない範囲で種々変形して実施することができる。 The present invention is not limited to the above embodiment. That is, various modifications can be made without departing from the scope of the present invention.
1 静電チャックシート
2 ベースシート
3 電極回路
4 非導電性樹脂層
4a 保持面
5 給電端子部
6a,6b 枝部
7a,7b 幹部
W ウエーハ
WS 表面
WR 裏面(露出した面)
D デバイス
DT デバイスチップ
L レーザー光線
K 改質層
T ダイシングテープ
DESCRIPTION OF
D device DT device chip L laser beam K modified layer T dicing tape
Claims (5)
該ベースシートの上面に形成された電極回路と、
該ベースシートの上面及び該電極回路を覆いウエーハを載置する保持面を構成する非導電性樹脂層と、
該電極回路に接続する給電端子部と、を備える伸縮性のあることを特徴とする静電チャックシート。 An elastic base sheet,
An electrode circuit formed on the upper surface of the base sheet;
A non-conductive resin layer constituting a holding surface for covering the upper surface of the base sheet and the electrode circuit and placing the wafer thereon;
An electrostatic chuck sheet comprising a power supply terminal portion connected to the electrode circuit and having elasticity.
波型の該枝部は正極と負極が互い違いに配置されている請求項1に記載の静電チャックシート。 The electrode circuit is composed of a trunk part connected to the power supply terminal part, and a branch part extending in a wave shape from the trunk part.
The electrostatic chuck sheet according to claim 1, wherein the corrugated branch portion has a positive electrode and a negative electrode arranged alternately.
請求項1、2又は3記載の静電チャックシートで保持したウエーハにレーザー光線を照射し、ウエーハの内部に該分割予定ラインに沿った改質層を形成する改質層形成ステップと、
該改質層形成ステップの後、ウエーハを保持したまま該静電チャックシートを拡張し、該改質層に沿ってウエーハを破断し複数のデバイスチップに分割する拡張ステップと、を備えるウエーハの加工方法。 A wafer processing method for processing a wafer in which a device is formed in a region defined by lines to be divided on a surface,
A modified layer forming step of irradiating the wafer held by the electrostatic chuck sheet according to claim 1, 2 or 3 with a laser beam, and forming a modified layer along the planned division line inside the wafer;
After the modified layer forming step, the electrostatic chuck sheet is expanded while holding the wafer, and the wafer is processed along with the modified layer, and the wafer is broken and divided into a plurality of device chips. Method.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016113715A JP6773457B2 (en) | 2016-06-07 | 2016-06-07 | How to process electrostatic chuck sheet and wafer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016113715A JP6773457B2 (en) | 2016-06-07 | 2016-06-07 | How to process electrostatic chuck sheet and wafer |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017220557A true JP2017220557A (en) | 2017-12-14 |
JP6773457B2 JP6773457B2 (en) | 2020-10-21 |
Family
ID=60658055
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016113715A Active JP6773457B2 (en) | 2016-06-07 | 2016-06-07 | How to process electrostatic chuck sheet and wafer |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6773457B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110911330A (en) * | 2018-09-14 | 2020-03-24 | 东莞市中麒光电技术有限公司 | Sucker and method for transferring and fixing LED chips in batches by transferring wafers |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11251419A (en) * | 1998-03-05 | 1999-09-17 | Toshiba Ceramics Co Ltd | Electrostatic chuck for holding substrate and substrate holding method therefor |
JP2000326170A (en) * | 1999-05-20 | 2000-11-28 | Shin Etsu Chem Co Ltd | Elastically deformable electrostatic chuck and its manufacture |
JP2005245106A (en) * | 2004-02-25 | 2005-09-08 | Kyocera Corp | Electrostatic chuck |
JP2011166002A (en) * | 2010-02-12 | 2011-08-25 | Disco Abrasive Syst Ltd | Method for processing wafer |
JP2015079863A (en) * | 2013-10-17 | 2015-04-23 | 株式会社シンコーモールド | Method for fabricating electrode pattern made of conductive silicone rubber, all-silicone rubber electrostatic chuck, and method for manufacturing the same |
JP2018518844A (en) * | 2015-06-11 | 2018-07-12 | フラウンホッファー−ゲゼルシャフト ツァ フェルダールング デァ アンゲヴァンテン フォアシュンク エー.ファオ | Apparatus having a film for electrostatically coupling a substrate to a substrate carrier |
-
2016
- 2016-06-07 JP JP2016113715A patent/JP6773457B2/en active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11251419A (en) * | 1998-03-05 | 1999-09-17 | Toshiba Ceramics Co Ltd | Electrostatic chuck for holding substrate and substrate holding method therefor |
JP2000326170A (en) * | 1999-05-20 | 2000-11-28 | Shin Etsu Chem Co Ltd | Elastically deformable electrostatic chuck and its manufacture |
JP2005245106A (en) * | 2004-02-25 | 2005-09-08 | Kyocera Corp | Electrostatic chuck |
JP2011166002A (en) * | 2010-02-12 | 2011-08-25 | Disco Abrasive Syst Ltd | Method for processing wafer |
JP2015079863A (en) * | 2013-10-17 | 2015-04-23 | 株式会社シンコーモールド | Method for fabricating electrode pattern made of conductive silicone rubber, all-silicone rubber electrostatic chuck, and method for manufacturing the same |
JP2018518844A (en) * | 2015-06-11 | 2018-07-12 | フラウンホッファー−ゲゼルシャフト ツァ フェルダールング デァ アンゲヴァンテン フォアシュンク エー.ファオ | Apparatus having a film for electrostatically coupling a substrate to a substrate carrier |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110911330A (en) * | 2018-09-14 | 2020-03-24 | 东莞市中麒光电技术有限公司 | Sucker and method for transferring and fixing LED chips in batches by transferring wafers |
Also Published As
Publication number | Publication date |
---|---|
JP6773457B2 (en) | 2020-10-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6367084B2 (en) | Semiconductor chip bonding method and semiconductor chip bonding apparatus | |
KR102061369B1 (en) | Method for the temporary connection of a product substrate to a carrier substrate | |
JP7072977B2 (en) | How to relocate the device | |
JP6782617B2 (en) | How to fix the work piece and how to process the work piece | |
JP2014236034A (en) | Method for processing wafer | |
JP6189700B2 (en) | Wafer processing method | |
US10804131B2 (en) | Carrier plate removing method | |
CN102097372A (en) | Wafer processing method | |
JP2008290170A (en) | Semiconductor device manufacturing method | |
WO2019009123A1 (en) | Substrate treatment method and substrate treatment system | |
JP2018060905A (en) | Electrostatic chuck plate and manufacturing method for electrostatic chuck | |
TW201921545A (en) | Substrate processing system and substrate processing method | |
KR20160080075A (en) | Method of dividing wafer into dies | |
JP2017220557A (en) | Electrostatic chuck sheet and processing method of wafer | |
JP2015133442A (en) | Method for processing wafer | |
JP2018133497A (en) | Method for manufacturing device chip | |
TWI762698B (en) | Substrate processing method | |
JP2005209829A (en) | Method and apparatus of fixing semiconductor wafer, and structure to fix semiconductor wafer | |
JP2007005366A (en) | Method of manufacturing semiconductor device | |
JP2018160687A (en) | Semiconductor chip bonding method and semiconductor chip bonding device | |
JP7071785B2 (en) | Wafer processing method | |
JP2023114541A (en) | Semiconductor manufacturing device, and method of manufacturing semiconductor device | |
JP2022079241A (en) | Wafer processing method | |
JP2020024974A (en) | Wafer processing method | |
TW201503253A (en) | Processing method of wafer |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190424 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200422 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200512 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200708 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200915 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20201001 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6773457 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |