KR102413641B1 - 트렌치 파워 모스펫 제조 방법 및 그 방법에 의해 제조된 트렌치 파워 모스펫 - Google Patents

트렌치 파워 모스펫 제조 방법 및 그 방법에 의해 제조된 트렌치 파워 모스펫 Download PDF

Info

Publication number
KR102413641B1
KR102413641B1 KR1020200163132A KR20200163132A KR102413641B1 KR 102413641 B1 KR102413641 B1 KR 102413641B1 KR 1020200163132 A KR1020200163132 A KR 1020200163132A KR 20200163132 A KR20200163132 A KR 20200163132A KR 102413641 B1 KR102413641 B1 KR 102413641B1
Authority
KR
South Korea
Prior art keywords
trench
conductivity
self
counter
layer
Prior art date
Application number
KR1020200163132A
Other languages
English (en)
Other versions
KR20220074529A (ko
Inventor
박현
윤승복
김기현
양창헌
정은식
Original Assignee
주식회사 예스파워테크닉스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 예스파워테크닉스 filed Critical 주식회사 예스파워테크닉스
Priority to KR1020200163132A priority Critical patent/KR102413641B1/ko
Publication of KR20220074529A publication Critical patent/KR20220074529A/ko
Application granted granted Critical
Publication of KR102413641B1 publication Critical patent/KR102413641B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors

Abstract

본 발명은 파워 반도체에 관한 것이다. 본 발명의 일측면에 따른 실시예는 트렌치 파워 모스펫 제조 방법을 제공한다. 트렌치 파워 모스펫 제조 방법은, 하드 마스크로 형성된 트렌치 패턴을 이용하여, 제1 도전형 에피층 상부에 배치된 제2 도전형 웰에 카운터 도핑 이온을 주입하여 카운터 도핑 영역을 형성하는 단계, 상기 트렌치 패턴의 측벽에 제1 셀프 얼라인층을 형성하는 단계, 및 상기 제1 셀프 얼라인층을 이용하여, 상기 카운터 도핑층의 일부 및 상기 제1 도전형 에피층의 일부를 식각하여 트렌치를 형성하는 단계를 포함할 수 있다.

Description

트렌치 파워 모스펫 제조 방법 및 그 방법에 의해 제조된 트렌치 파워 모스펫{Trench power MOSFET and method of manufacturing the same}
본 발명은 파워 반도체에 관한 것이다.
이 연구는 2020년도 산업통상자원부 및 산업기술평가관리원(KEIT) 연구비 지원에 의한 연구임(20003540)
파워 반도체는, 전극에 인가된 제어 전압에 의해 순방향으로 전류를 흐르게 한다. 파워 반도체는, 전력 변환, 모터 등과 같이 고전압 및 대전류가 필요한 분야에 주로 이용된다. 일반적인 파워 반도체는, 전극이 대향하는 평면에 배치된 구조를 가지기 때문에, 전류가 두께 방향, 즉, 수직 방향으로 흐른다. 한편, 파워 반도체 내부에는 상당한 전계가 형성된다. 전계로 인해 파워 반도체 소자의 특정 부분이 손상되는 현상이 자주 발생하며, 이를 극복하기 위해 다양한 구조가 개발되었다. 트렌치 게이트 구조의 파워 반도체에서, 트렌치의 모서리 부근에 집중되는 전계는, 트렌치 절연막을 파괴한다. 이를 방지하기 위해서, P 쉴드는, 트렌치를 형성한 후 P형 불순물을 이온 주입 등을 통해 트렌치의 하부에 형성된다.
트렌치 게이트형 전력 반도체는, 트렌치 게이트에 접한 P 웰의 측면에 형성된 채널을 통해 전자가 이동한다. 그러나 P 웰에 형성된 채널을 통과할 때, 전자의 이동도는 높지 않기 때문에 채널 특성을 향상시킬 필요가 있다.
한국 공개특허공보 제10-2007-0032627호
본 발명은, 채널 특성을 향상시키면서 동시에 게이트 옥사이드의 절연 내압을 유지할 수 있는 방법을 제공하고자 한다.
본 발명의 일측면에 따른 실시예는 트렌치 파워 모스펫 제조 방법을 제공한다. 트렌치 파워 모스펫 제조 방법은, 하드 마스크로 형성된 트렌치 패턴을 이용하여, 제1 도전형 에피층 상부에 배치된 제2 도전형 웰에 카운터 도핑 이온을 주입하여 카운터 도핑 영역을 형성하는 단계, 상기 트렌치 패턴의 측벽에 제1 셀프 얼라인층을 형성하는 단계, 및 상기 제1 셀프 얼라인층을 이용하여, 상기 카운터 도핑층의 일부 및 상기 제1 도전형 에피층의 일부를 식각하여 트렌치를 형성하는 단계를 포함할 수 있다.
일 실시예로, 상기 제1 셀프 얼라인층의 가로 폭은, 0.0 um 내지 0.5 um일 수 있다.
일 실시예로, 트렌치 파워 모스펫 제조 방법은, 상기 트렌치 패턴의 측벽에 형성된 제1 셀프 얼라인층상에 제2 셀프 얼라인층을 형성하는 단계, 및 상기 제2 셀프 얼라인층을 이용하여, 제2 도전형 이온을 주입하는 단계를 더 포함할 수 있다.
일 실시예로, 상기 제2 셀프 얼라인층의 가로 폭에 의해, 상기 트렌치 하부에 주입된 제2 도전형 이온에 의해 형성된 제2 도전형 쉴드의 가로 길이는, 상기 트렌치의 가로 폭보다 작을 수 있다.
일 실시예로, 트렌치 파워 모스펫 제조 방법은, 상기 하드 마스크, 상기 제1 셀프 얼라인층 및 상기 제2 셀프 얼라인층을 제거하는 단계 및 전기적 연결을 위한 상부 구조 및 하부 구조를 형성하는 단계를 더 포함할 수 있다.
본 발명의 일측면에 따른 실시예는 트렌치 파워 모스펫을 제공한다. 트렌치 파워 모스펫은, 제2 도전형 웰의 상면부터 제1 도전형 에피층까지 연장된 트렌치, 상기 트렌치의 바닥 및 측벽에 형성된 게이트 옥사이드, 상기 게이트 옥사이드에 의해 전기적으로 절연된 게이트 및 상기 트렌치의 측벽과 상기 제2 도전형 웰 사이에 개재된 카운터 도핑 영역을 포함할 수 있다.
여기서, 상기 카운터 도핑 영역은, 상기 제2 도전형 웰에 주입된 카운터 도핑 이온의 일부가, 상기 트렌치 형성시 식각되지 않고 잔존하여 형성될 수 있다.
일 실시예로, 상기 카운터 도핑 영역은, 상기 게이트에 인가된 전압에 의해 상기 트렌치의 측벽을 따라 형성된 채널일 수 있다.
일 실시예로, 상기 카운터 도핑 영역은, 상기 제2 도전형 웰의 상면부터 하면까지 연장될 수 있다.
본 발명의 실시예에 따르면, 채널 특성을 향상시키면서 동시에 게이트 옥사이드의 절연 내압을 유지할 수 있게 된다. 특히, 채널 특성을 향상시키기 위해 경사 이온 주입 공정을 필요로 하지 않아서, 공정 난이도가 낮아지며, 공정 균일도를 일정하게 유지할 수 있게 된다.
이하에서, 본 발명은 첨부된 도면에 도시된 실시예를 참조하여 설명된다. 이해를 돕기 위해, 첨부된 전체 도면에 걸쳐, 동일한 구성 요소에는 동일한 도면 부호가 할당되었다. 첨부된 도면에 도시된 구성은 본 발명을 설명하기 위해 예시적으로 구현된 실시예에 불과하며, 본 발명의 범위를 이에 한정하기 위한 것은 아니다. 특히, 첨부된 도면들은, 발명의 이해를 돕기 위해서, 일부 구성 요소를 다소 과장하여 표현하고 있다. 도면은 발명을 이해하기 위한 수단이므로, 도면에 표현된 구성 요소의 폭이나 두께 등은 실제 구현시 달라질 수 있음을 이해하여야 한다. 한편, 발명의 상세한 설명 전체에 걸쳐서 동일한 구성 요소는 동일한 도면 부호를 참조하여 설명된다.
도 1은, 경사 이온 주입 방식에 의한 카운터 도핑층 형성 공정을 예시적으로 도시한 도면이다.
도 2a 및 도 2b는 제1 도전형 에피층에 형성된 카운터 도핑 영역에 의한 영향을 예시적으로 도시한 도면이다.
도 3a 내지 3i는, 셀프 얼라인 방식으로 카운터 도핑층을 형성하는 공정을 예시적으로 도시한 도면이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 이를 상세한 설명을 통해 상세히 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
층, 영역 또는 기판과 같은 요소가 다른 요소 "위(on)"에 존재하는 것으로 또는 "위로(onto)" 확장되는 것으로 기술되는 경우, 그 요소는 다른 요소의 직접 위에 있거나 직접 위로 확장될 수 있고, 또는 중간의 개입 요소가 존재할 수도 있다. 반면에, 하나의 요소가 다른 요소 "바로 위(directly on)"에 있거나 "바로 위로(directly onto)" 확장된다고 언급되는 경우, 다른 중간 요소들은 존재하지 않는다. 또한, 하나의 요소가 다른 요소에 "연결(connected)"되거나 "결합(coupled)"된다고 기술되는 경우, 그 요소는 다른 요소에 직접 연결되거나 직접 결합될 수 있고, 또는 중간의 개입 요소가 존재할 수도 있다. 반면에, 하나의 요소가 다른 요소에 "직접 연결(directly connected)"되거나 "직접 결합(directly coupled)"된다고 기술되는 경우에는 다른 중간 요소가 존재하지 않는다.
"아래의(below)" 또는 "위의(above)" 또는 "상부의(upper)" 또는 "하부의(lower)" 또는 "수평의(horizontal)" 또는 "측면의(lateral)" 또는 "수직의(vertical)"와 같은 상대적인 용어들은 여기에서 도면에 도시된 바와 같이 하나의 요소, 층 또는 영역의 다른 요소, 층 또는 영역에 대한 관계를 기술하는데 사용될 수 있다. 이들 용어들은 도면에 묘사된 방향(orientation)에 부가하여 장치의 다른 방향을 포괄하기 위한 의도를 갖는 것으로 이해되어야 한다.
도 1은, 경사 이온 주입 방식에 의한 카운터 도핑층 형성 공정을 예시적으로 도시한 도면으로, 도 1의 (a) 내지 (c)는 경사 이온 주입 방식에 의해 트렌치의 측벽 부근에 카운터 도핑층(14a, 14b)을 형성하는 과정이다.
도 1의 (a)에서, 제2 도전형 웰(11)은 이온 주입에 의해 제1 도전형 에피층(10)에 형성되며, 제1 도전형 에피층(10) 내부까지 연장된 트렌치(15)는 하드 마스크(12)를 이용하여 형성된다. 셀프 얼라인층(13)은, 경사 이온 주입 과정 후 트렌치(15)의 하부에 제2 도전형 이온을 주입하기 위해서, 트렌치(15)의 측벽 및 바닥에 형성된다. 이후 일정한 경사각으로 제1 도전형 이온(이하 카운터 도핑 이온)을 트렌치(15)의 측벽을 향해 주입한다. 여기서, 제1 도전형은 n형 불순물을, 제2 도전형은 p형 불순물을 지칭하지만, 반대의 경우도 가능하다.
제1 카운터 도핑층(14a)은, 트렌치(15)의 측벽과 접하는 제2 도전형 웰(11) 내에 형성된다. 제1 카운터 도핑층(14a)의 적어도 일부는, 게이트에 인가된 전압에 의해 트렌치(15)의 측벽을 따라 제2 도전형 웰(11)에 형성된 채널일 수 있다. 제1 카운터 도핑층(14a)에 포함된 제1 도전형 이온은, 채널의 전자 이동도를 향상시키고, 채널 저항 및 문턱전압을 감소시키는 역할을 한다.
한편, 제2 카운터 도핑층(14b)은, 제2 도전형 웰(11)의 하부로부터 제1 도전형 에피층(10)까지 연장된다. 제2 카운터 도핑층(14b)은, 카운터 도핑 이온이 셀프 얼라인층(13)을 통과하여 제1 도전형 에피층(10)까지 주입되어 형성된다. 제2 카운터 도핑층(14b)은, 트렌치(15)의 측벽에 접하는 제1 도전형 에피층(10)에 형성된 제1 도전형 영역으로, 게이트 옥사이드의 절연 내압을 감소시키는 역할을 하게 된다. 경사 이온 주입은, 경사각 조절이 용이하지 않고, 특히, 타겟 영역을 정밀하게 제어하기 어렵다. 따라서 제2 카운터 도핑층(14b)을 형성하지 않기 위해서, 경사각 및 타겟 영역을 미세하게 조정해야 해서, 공정 난이도가 필연적으로 증가된다.
도 2a 및 도 2b는 제1 도전형 에피층에 형성된 카운터 도핑 영역에 의한 영향을 예시적으로 도시한 도면이다.
도 2a를 참조하면, 트렌치 파워 모스펫에 역방향 전압이 인가될 때, 제1 도전형 에피층(10)에 형성되는 공핍층 D1, D2가 도시되어 있다. 공핍층 D1은 제2 도전형 웰(11)의 하부에 형성되며, 공핍층 D2는 제2 도전형 쉴드(15)의 측면과 하부에 각각 형성되며, 서로 인접하게 형성되기 때문에, 두 공핍층 D1, D2는 연속적으로 게이트 옥사이드의 하부와 측면을 감싸게 된다.
반면, 도 2b를 참조하면, 제2 도전형 웰(11) 이하에 카운터 도핑층(14b)이 형성될 경우, 카운터 도핑층(14b)은, 역방향 전압이 인가 되었을 때 공핍층 형성을 방해하는 역할로 작용한다. 이로 인해, 게이트 옥사이드에 직접적으로 전계가 인가된다. 제2 도전형 웰(11) 하부의 게이트 옥사이드와 제1 도전형 에피층(10)간 계면에서 카운터 도핑 이온의 농도 증가는, 단위면적 인가되는 전계 증가시킨다. 특히, 제2 도전형 쉴드(15)의 효과 저하를 유발하여, 항복전압 감소 및 게이트 옥사이드의 절연파괴 확률 증가될 수 있다. 만일, 이를 방지하기 위해서, 제2 도전형 쉴드(15) 또는 제2 도전형 웰(11)의 제2 도전형 이온의 농도를 증가할 경우, JFET 저항 증가되어 소자 특성이 열화될 수 있다.
도 3a 내지 3i는, 셀프 얼라인 방식으로 카운터 도핑층을 형성하는 공정을 예시적으로 도시한 도면이다.
도 3a 및 3b를 참조하면, 제1 도전형 에피층(100)의 상부에 제2 도전형 웰(110)이 형성된다. 제2 도전형 웰(110)은, 제1 도전형 에피층(100)의 상부에 제2 도전형 이온을 이온 주입하거나, 에피택셜 성장으로 형성될 수 있다. 제1 도전형 에피층(100)의 제1 도전형 이온 농도는, 약 5E15 내지 약 1E16 cm-3이며, 제2 도전형 웰(110)의 제2 도전형 이온의 농도는 약 1E17 내지 약 5E18 cm-3일 수 있다.
도 3c를 참조하면, 하드 마스크 HM이 제2 도전형 웰(110)의 상부에 형성된다. 하드 마스크 HM은, SiO2를 PECVD 공정을 통해 제1 도전형 에피층(200) 상면에 증착하여 형성될 수 있다. 제1 트렌치 패턴(120')은, 포토 및 식각 공정을 거쳐 형성된다. 제1 트렌치 패턴(120')은, 하드 마스크 HM의 상면으로부터 제2 도전형 웰(110)의 상면까지 연장되게 형성된다. 카운터 도핑층 CD는, 제1 트렌치 패턴(120')이 형성된 하드 마스크 HM를 이용하여, 카운터 도핑 이온을 제2 도전형 웰(110)에 주입하여 형성된다. 카운터 도핑층 CD는, 제2 도전형 웰(110)의 상면부터 수직 방향으로 제2 도전혀 웰(110)의 내부를 향해 연장된다. 예를 들어, 카운터 도핑층 CD는, 제2 도전형 웰(110)과 제1 도전형 에피층(100)의 경계까지 카운터 도핑 이온을 주입하여 형성될 수 있다. 카운터 도핑층 CD의 제1 도전형 이온의 농도는, 약 5E16 내지 약7E17 cm-3일 수 있다.
도 3d를 참조하면, 제1 셀프 얼라인층 SA1이 하드 마스크 HM의 상부 및 제1 트렌치 패턴(120')의 측벽에 형성된다. 제1 셀프 얼라인층 SA1에 의해 제2 트렌치 패턴(120'')이 형성된다. 제1 셀프 얼라인층 SA1은, 열산화 또는 PECVD 공정에 의해 형성될 수 있다. 셀프 얼라인 공정은, 일반적인 포토 공정의 허용 오차보다 작은 가로 폭을 갖는 카운터 도핑층(130)의 형성을 가능하게 한다. 제1 트렌치 패턴(120')의 측벽에 형성되는 제1 셀프 얼라인층 SA1의 가로 폭 WSA1은 약 0.0 um 내지 약 1.0 um 사이에서 조절이 가능한 반면, 포토 공정의 허용 오차 범위는 약 0.5 um이다. 따라서, 포토-식각-이온 주입 공정에 의해 형성할 수 있는 카운터 도핑 영역(130)의 최소 가로 폭은 약 0.5 um 이상이다. 이에 반해, 셀프 얼라인 공정은, 약 0.5 um 이하의 가로 폭을 갖는 카운터 도핑 영역(130)을 형성할 수 있다.
도 3e에서, 트렌치(120)는 제2 트렌치 패턴(120'')을 이용하여 카운터 도핑층 CD 및 제1 도전형 에피층(100)을 식각하여 형성된다. 식각되지 않고 남은, 트렌치(120) 측벽에 접한 카운터 도핑층 CDsms 이하에서 카운터 도핑 영역(130)이라 지칭한다. 카운터 도핑 영역(130)은, 트렌치(120)와 제2 도전형 웰(110) 사이에 위치하며, 카운터 도핑 영역(130)의 가로 폭은, 제1 셀프 얼라인 층 SA1의 가로 폭 WSA1과 실질적으로 동일할 수 있다. 예를 들어, 카운터 도핑 영역(130)의 가로 폭은 약 0.5 um 이하일 수 있다.
도 3f 및 3g에서, 제2 도전형 쉴드(140)를 형성하기 위해서, 제2 셀프 얼라인층 SA2가 트렌치(120)의 측벽에 형성된다. 제2 셀프 얼라인층 SA1은, 열산화 또는 PECVD 공정에 의해 형성될 수 있다. 트렌치(120)의 측벽에 형성되는 제2 셀프 얼라인층 SA2의 가로 폭 WSA2는, 트렌치(120) 하부에 형성되는 제2 도전형 쉴드(140)의 가로 길이를 규정한다. 즉, 제2 도전형 쉴드(140)의 가로 길이는, 트렌치(120)의 가로 폭보다 작다. 제2 셀프 얼라인층 SA2는, 제2 도전형 이온 주입시, 이온이 제1 도전형 에피층(100) 및 카운터 도핑 영역(130)에 주입되는 것을 방지한다. 제2 도전형 쉴드(140)의 제2 도전형 이온의 농도는 약 1E18 내지 약 7E19 cm-3일 수 있다.
도 3h에서, 제2 도전형 쉴드(140)를 형성한 후, 제2 셀프 얼라인층 SA2, 제1 셀프 얼라인층 SA1 및 하드 마스크 HM이 제거되며, 도 3i에서, 전기적 연결을 위한 상부 구조 및 하부 구조가 형성된다.
게이트 옥사이드(150)는, 트렌치(120)의 바닥 및 측벽에 형성되며, 게이트(160)를 절연시킨다. 제2 도전형 소스(111) 및 제1 도전형 소스(112)는 제2 도전형 웰(110) 내에 형성된다. 제2 도전형 소스(111) 및 제1 도전형 소스(112)는, 제2 도전형 웰(110)의 상면으로부터 제2 도전형 웰(110)의 내부를 향해 소정 깊이로 형성된다. 여기서, 제2 도전형 소스(111)의 깊이는 제1 도전형 소스(112)의 깊이보다 클 수 있다. 제2 도전형 소스(111)의 제2 도전형 이온 농도는 약 5E19~ cm-3 이상일 수 있으며, 제1 도전형 소스(112)의 제1 도전형 이온 농도는 약 5E19~ cm-3 이상일 수 있다.
제2 도전형 소스(111) 및 제1 도전형 소스(112)의 상면에는 오믹 접촉을 위한 소스 실리사이드층이 형성되며, 이를 통해 소스 메탈(170)에 전기적으로 연결된다. 드레인 실리사이드층은 제1 도전형 에피층(100)의 하부에 형성되며, 드레인 메탈(180)과의 오믹 접촉을 제공한다.
전술한 본 발명의 설명은 예시를 위한 것이며, 본 발명이 속하는 기술분야의 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 쉽게 변형이 가능하다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타나며, 특허청구범위의 의미 및 범위 그리고 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

Claims (8)

  1. 하드 마스크로 형성된 트렌치 패턴을 이용하여, 제1 도전형 에피층 상부에 배치된 제2 도전형 웰에 카운터 도핑 이온을 주입하여 카운터 도핑층을 형성하는 단계;
    상기 트렌치 패턴의 측벽에 제1 셀프 얼라인층을 형성하는 단계; 및
    상기 제1 셀프 얼라인층을 이용하여, 상기 카운터 도핑층의 일부 및 상기 제1 도전형 에피층의 일부를 식각하여 트렌치 및 상기 트렌치의 측벽에 카운터 도핑 영역을 형성하는 단계를 포함하는, 트렌치 파워 모스펫 제조 방법.
  2. 청구항 1에 있어서, 상기 제1 셀프 얼라인층의 가로 폭은, 0.0 um 내지 0.5 um인, 트렌치 파워 모스펫 제조 방법.
  3. 청구항 1에 있어서,
    상기 트렌치 패턴의 측벽에 형성된 제1 셀프 얼라인층상에 제2 셀프 얼라인층을 형성하는 단계; 및
    상기 제2 셀프 얼라인층을 이용하여, 제2 도전형 이온을 주입하는 단계를 더 포함하는, 트렌치 파워 모스펫 제조 방법.
  4. 청구항 3에 있어서, 상기 제2 셀프 얼라인층의 가로 폭에 의해, 상기 트렌치 하부에 주입된 제2 도전형 이온에 의해 형성된 제2 도전형 쉴드의 가로 길이는, 상기 트렌치의 가로 폭보다 작은, 트렌치 파워 모스펫 제조 방법.
  5. 청구항 3에 있어서,
    상기 하드 마스크, 상기 제1 셀프 얼라인층 및 상기 제2 셀프 얼라인층을 제거하는 단계; 및
    전기적 연결을 위한 상부 구조 및 하부 구조를 형성하는 단계를 더 포함하는, 트렌치 파워 모스펫 제조 방법.
  6. 삭제
  7. 삭제
  8. 삭제
KR1020200163132A 2020-11-27 2020-11-27 트렌치 파워 모스펫 제조 방법 및 그 방법에 의해 제조된 트렌치 파워 모스펫 KR102413641B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020200163132A KR102413641B1 (ko) 2020-11-27 2020-11-27 트렌치 파워 모스펫 제조 방법 및 그 방법에 의해 제조된 트렌치 파워 모스펫

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200163132A KR102413641B1 (ko) 2020-11-27 2020-11-27 트렌치 파워 모스펫 제조 방법 및 그 방법에 의해 제조된 트렌치 파워 모스펫

Publications (2)

Publication Number Publication Date
KR20220074529A KR20220074529A (ko) 2022-06-03
KR102413641B1 true KR102413641B1 (ko) 2022-06-27

Family

ID=81983389

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200163132A KR102413641B1 (ko) 2020-11-27 2020-11-27 트렌치 파워 모스펫 제조 방법 및 그 방법에 의해 제조된 트렌치 파워 모스펫

Country Status (1)

Country Link
KR (1) KR102413641B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060134867A1 (en) * 2003-05-29 2006-06-22 Third Dimension (3D) Semiconductor, Inc. Technique for forming the deep doped columns in superjunction

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4903055B2 (ja) 2003-12-30 2012-03-21 フェアチャイルド・セミコンダクター・コーポレーション パワー半導体デバイスおよびその製造方法
KR20190100598A (ko) * 2018-02-21 2019-08-29 주식회사 예스파워테크닉스 향상된 채널 이동도를 갖는 전력 반도체 및 그 제조 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060134867A1 (en) * 2003-05-29 2006-06-22 Third Dimension (3D) Semiconductor, Inc. Technique for forming the deep doped columns in superjunction

Also Published As

Publication number Publication date
KR20220074529A (ko) 2022-06-03

Similar Documents

Publication Publication Date Title
KR101439310B1 (ko) 반도체 장치
US8575702B2 (en) Semiconductor device and method for fabricating semiconductor device
US20110309464A1 (en) Semiconductor device including cell region and peripheral region having high breakdown voltage structure
US20060001110A1 (en) Lateral trench MOSFET
JP2009289904A (ja) 半導体装置
JP6715567B2 (ja) 半導体装置
JP6784921B2 (ja) スイッチング素子とその製造方法
JP6576926B2 (ja) 半導体装置のエッジ終端および対応する製造方法
JP2019079833A (ja) スイッチング素子とその製造方法
JP2017195224A (ja) スイッチング素子
CN112701153B (zh) 具有注入拖尾补偿区的碳化硅器件
KR102413641B1 (ko) 트렌치 파워 모스펫 제조 방법 및 그 방법에 의해 제조된 트렌치 파워 모스펫
KR102406116B1 (ko) 반도체 소자 및 그 제조 방법
JP2008147232A (ja) 炭化珪素半導体装置およびその製造方法
US20220165880A1 (en) High voltage device and manufacturing method thereof
KR20210009005A (ko) 반도체 소자 및 그 제조 방법
JP2008227240A (ja) 半導体装置とその製造方法
US20210043735A1 (en) Short channel trench power mosfet and method
US11164964B2 (en) Power semiconductor device and method of fabricating the same
JP2006237116A (ja) 半導体装置
JP2002016250A (ja) 半導体装置及びその製造方法
KR102094769B1 (ko) 다중 에피 성장법으로 구현된 p 쉴드 구조의 전력 반도체 및 그 제조 방법
JP7151446B2 (ja) 半導体装置の製造方法
KR102030464B1 (ko) 레터럴 타입의 전력 반도체 소자
KR20190100598A (ko) 향상된 채널 이동도를 갖는 전력 반도체 및 그 제조 방법

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant