KR102407538B1 - Organic light emitting diode display device and method of fabricating the same - Google Patents

Organic light emitting diode display device and method of fabricating the same Download PDF

Info

Publication number
KR102407538B1
KR102407538B1 KR1020140162848A KR20140162848A KR102407538B1 KR 102407538 B1 KR102407538 B1 KR 102407538B1 KR 1020140162848 A KR1020140162848 A KR 1020140162848A KR 20140162848 A KR20140162848 A KR 20140162848A KR 102407538 B1 KR102407538 B1 KR 102407538B1
Authority
KR
South Korea
Prior art keywords
oxide semiconductor
electrode
semiconductor layer
region
storage
Prior art date
Application number
KR1020140162848A
Other languages
Korean (ko)
Other versions
KR20150061579A (en
Inventor
추교섭
배종욱
조보경
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to US14/552,834 priority Critical patent/US9054061B1/en
Publication of KR20150061579A publication Critical patent/KR20150061579A/en
Application granted granted Critical
Publication of KR102407538B1 publication Critical patent/KR102407538B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask

Abstract

본 발명에서, 상부 스토리지 전극의 가장자리와 중첩하는 산화물 반도체층이 도체화되어 하부 스토리지 전극을 이루게 되고, 상부 및 하부 스토리지 전극과 이들 사이의 게이트 절연층이 스토리지 캐패시터를 구성하게 된다. 게이트 절연막은 비교적 작은 두께를 가지므로, 스토리지 용량이 향상된다.In the present invention, the oxide semiconductor layer overlapping the edge of the upper storage electrode is made into a conductor to form a lower storage electrode, and the upper and lower storage electrodes and a gate insulating layer therebetween constitute a storage capacitor. Since the gate insulating film has a relatively small thickness, the storage capacity is improved.

Description

유기발광다이오드 표시장치 및 그 제조 방법{Organic light emitting diode display device and method of fabricating the same}Organic light emitting diode display device and method of manufacturing the same

본 발명은 유기발광다이오드 표시장치에 관한 것으로, 특히 한정된 하나의 화소영역 내에서 스토리지 캐패시터의 면적 증가 없이도 스토리지 캐패시터의 정전용량을 향상시킬 수 있는 유기발광다이오드 표시장치 및 그 제조 방법에 관한 것이다.
The present invention relates to an organic light emitting diode display, and more particularly, to an organic light emitting diode display capable of improving capacitance of a storage capacitor without increasing the area of the storage capacitor within a limited pixel area, and a method for manufacturing the same.

근래에 들어 사회가 본격적인 정보화 시대로 접어듦에 따라 대량의 정보를 처리 및 표시하는 디스플레이(display) 분야가 급속도로 발전해 왔고, 이에 부응하여 여러 가지 다양한 평판표시장치가 개발되어 각광받고 있다. In recent years, as society enters a full-fledged information age, the field of display that processes and displays a large amount of information has developed rapidly, and in response to this, various types of flat panel display devices have been developed and are in the spotlight.

이 같은 평판표시장치의 구체적인 예로는 액정표시장치(Liquid Crystal Display device : LCD), 플라즈마표시장치(Plasma Display Panel device : PDP), 전계방출표시장치(Field Emission Display device : FED), 전기발광표시장치(Electroluminescence Display device : ELD), 유기발광다이오드 표시장치(organic light emitting diode display device : OLED) 등을 들 수 있는데, 이들 평판표시장치는 박형화, 경량화, 저소비전력화의 우수한 성능을 보여 기존의 브라운관(Cathode Ray Tube : CRT)을 빠르게 대체하고 있다.Specific examples of such a flat panel display device include a liquid crystal display device (LCD), a plasma display panel device (PDP), a field emission display device (FED), and an electroluminescence display device. (Electroluminescence Display device: ELD), organic light emitting diode display device (OLED), etc. are mentioned, and these flat panel display devices show excellent performance of thinness, light weight, and low power consumption, so that the conventional cathode It is rapidly replacing Ray Tube (CRT).

위와 같은 평판표시장치 중에서, 유기발광다이오드 표시장치는 자발광소자로서, 비발광소자인 액정표시장치에 사용되는 백라이트를 필요로 하지 않기 때문에 경량 박형이 가능하다. Among the flat panel display devices described above, the organic light emitting diode display device is a self-luminous device and does not require a backlight used in a liquid crystal display device, which is a non-light emitting device, so that it can be lightweight and thin.

그리고, 액정표시장치에 비해 시야각 및 대비비가 우수하며, 소비전력 측면에서도 유리하며, 직류 저전압 구동이 가능하고, 응답속도가 빠르며, 내부 구성요소가 고체이기 때문에 외부충격에 강하고, 사용 온도범위도 넓은 장점을 가지고 있다. In addition, the viewing angle and contrast ratio are superior to those of the liquid crystal display device, and it is advantageous in terms of power consumption, direct current low voltage driving is possible, the response speed is fast, and the internal component is solid, so it is strong against external impact, and the temperature range is wide. It has advantages.

특히, 제조공정이 단순하기 때문에 생산원가를 기존의 액정표시장치 보다 많이 절감할 수 있는 장점이 있다. In particular, since the manufacturing process is simple, there is an advantage in that the production cost can be greatly reduced compared to the conventional liquid crystal display device.

도 1은 일반적인 유기발광다이오드 표시장치의 한 화소에 대한 회로도이다. 1 is a circuit diagram of one pixel of a general organic light emitting diode display.

도시한 바와 같이 유기발광다이오드 표시장치의 하나의 화소영역(P)에는 제 1 방향으로 게이트배선(GL)이 형성되어 있고, 이 제 1 방향과 교차되는 제 2 방향으로 배치되어 화소영역(P)을 정의하는 데이터배선(DL)이 형성되어 있으며, 각각의 화소영역(P)에는 스위칭 박막트랜지스터(Tsw)와 구동 박막트랜지스터(Tdr), 스토리지 캐패시터(Cst), 그리고 발광다이오드(E)가 형성된다. As shown, a gate line GL is formed in a first direction in one pixel region P of the organic light emitting diode display device, and is disposed in a second direction intersecting the first direction to form a pixel region P. A data line DL defining .

데이터배선(DL)과 게이트배선(GL)이 교차하는 부분에는 스위칭 박막트랜지스터(Tsw)가 형성되어 있으며, 각 화소영역(P) 내부에는 스위칭 박막트랜지스터(Tsw)와 전기적으로 연결된 구동 박막트랜지스터(Tdr)가 형성되어 있다. A switching thin film transistor Tsw is formed at a portion where the data line DL and the gate line GL intersect, and a driving thin film transistor Tdr electrically connected to the switching thin film transistor Tsw inside each pixel area P. ) is formed.

이때, 구동 박막트랜지스터(Tdr)와 스토리지 캐패시터(Cst)는 스위칭 박막트랜지스터(Tsw)와 고전위 전압(VDD) 사이에 연결되며, 발광다이오드(E)는 구동 박막트랜지스터(Tdr)와 저전위 전압(VSS) 사이에 연결된다. At this time, the driving thin film transistor Tdr and the storage capacitor Cst are connected between the switching thin film transistor Tsw and the high potential voltage VDD, and the light emitting diode E is connected to the driving thin film transistor Tdr and the low potential voltage ( VSS) is connected between

따라서, 게이트배선(GL)을 통해 게이트신호가 인가되면 스위칭 박막트랜지스터(Tsw)가 온(on) 되고, 이때, 데이터배선(GL)으로 인가된 데이터신호가 스위칭 박막트랜지스터(Tsw)를 통해 구동 박막트랜지스터(Tdr)의 게이트전극과 스토리지 캐패시터(Cst)의 일전극으로 인가된다. Therefore, when a gate signal is applied through the gate line GL, the switching thin film transistor Tsw is turned on, and at this time, the data signal applied to the data line GL is applied to the driving thin film transistor Tsw through the switching thin film transistor Tsw. It is applied to the gate electrode of the transistor Tdr and one electrode of the storage capacitor Cst.

구동 박막트랜지스터(DTr)는 데이터신호에 따라 온(on) 되어, 발광다이오드(E)를 흐르는 전류를 제어하는 영상을 표시하게 된다. 즉, 발광다이오드(E)를 흐르는 전류의 양은 데이터신호의 크기에 비례하고, 발광다이오드(E)가 방출하는 빛의 세기는 발광다이오드(E)를 흐르는 전류의 양에 비례하므로, 화소영역(P)은 데이터신호의 크기에 따라 상이한 계조를 표시하고, 그 결과 유기발광다이오드 표시장치는 영상을 표시하게 된다. The driving thin film transistor DTr is turned on according to the data signal to display an image controlling the current flowing through the light emitting diode E. That is, since the amount of current flowing through the light emitting diode E is proportional to the size of the data signal, and the intensity of light emitted from the light emitting diode E is proportional to the amount of current flowing through the light emitting diode E, the pixel area P ) displays different gradations according to the size of the data signal, and as a result, the organic light emitting diode display displays an image.

이때, 스토리지 캐패시터(Cst)는 데이터 신호에 대응되는 전하를 일 프레임(frame) 동안 유지하여 발광다이오드(E)를 흐르는 전류의 양을 일정하게 하고 발광다이오드(E)가 표시하는 계조를 일정하게 유지시키는 역할을 한다. At this time, the storage capacitor Cst maintains the electric charge corresponding to the data signal for one frame to keep the amount of current flowing through the light emitting diode E constant and to maintain the gradation displayed by the light emitting diode E constant. serves to make

한편, 최근에는 표시장치의 고해상도화가 급격히 진행되고 있어, 표시장치의 고해상도를 실현시키기 위해서는 단위면적당 화소영역(P)의 수를 늘려야 하며, 이는 곧 하나의 화소영역(P)의 크기가 작아짐을 의미한다. Meanwhile, in recent years, the high resolution of the display device is rapidly progressing, and in order to realize the high resolution of the display device, it is necessary to increase the number of pixel areas (P) per unit area, which means that the size of one pixel area (P) becomes smaller. do.

그러나, 하나의 화소영역(P)의 크기가 작아지는 경우, 이를 구성하는 구성요소의 크기가 작아짐으로써 스토리지 캐패시터(Cst)의 면적이 작아지게 되며, 이는 곧 스토리지 용량의 저하를 의미하게 된다. However, when the size of one pixel area P decreases, the size of the components constituting the pixel area P decreases, so that the area of the storage capacitor Cst decreases, which means a decrease in storage capacity.

따라서, 하나의 화소영역(P)에 있어 스토리지 캐패시터(Cst) 형성을 위한 영역을 더욱 증가시켜야 하나, 하나의 화소영역(P) 전체 면적대비 화상을 구현할 수 있는 영역의 비를 개구율이라 하는데, 스토리지 캐패시터(Cst)의 면적을 증가시킬 경우 개구율이 저감되는 문제점이 발생하게 된다.
Therefore, the area for forming the storage capacitor Cst should be further increased in one pixel area P, but the ratio of the area capable of implementing an image to the total area of one pixel area P is called the aperture ratio. When the area of the capacitor Cst is increased, there is a problem in that the aperture ratio is reduced.

본 발명은 상기와 같은 문제점을 해결하기 위한 것으로, 유기발광다이오드 표시장치의 스토리지 캐패시터의 정전용량을 최대로 확보하면서도 개구율이 저하되지 않는 유기발광다이오드 표시장치를 제공하고자 하는 것을 목적으로 한다.
An object of the present invention is to solve the above problems, and an object of the present invention is to provide an organic light emitting diode display in which the aperture ratio is not reduced while maximally securing the capacitance of a storage capacitor of the organic light emitting diode display.

전술한 과제를 달성하기 위해, 본 발명은, 제 1 산화물 반도체층과, 상기 제 1 산화물 반도체층 상에 위치하는 제 1 절연막과, 상기 제 1 절연막 상에 위치하며, 상기 제 1 산화물 반도체층의 제 1 영역과 완전히 중첩하는 제 1 게이트 전극과, 상기 제 1 게이트 전극에서 연장되며 상기 제 1 산화물 반도체층의 제 2 영역과 중첩하는 제 1 스토리지 전극과, 상기 제 1 게이트 전극과 상기 제 1 스토리지 전극을 덮고 상기 제 1 산화물 반도체층의 상기 제 1 영역 양측의 제 3 및 제 4 영역을 노출하는 제 2 절연막과, 상기 제 2 절연막 상에 위치하며 상기 제 3 및 제 4 영역과 각각 접촉하는 제 1소스 전극 및 제 1드레인 전극과, 상기 제 1드레인 전극에 연결되는 발광다이오드를 포함하고, 상기 제 2 영역은 상기 제 1 스토리지 전극의 중앙부에 대응하는 부분을 제외하고 가장자리에 대응하는 부분이 도체화되어 제 2 스토리지 전극을 이루고, 상기 제 1 및 제 2 스토리지 전극과 상기 제 1 절연막은 제 1 스토리지 캐패시터를 구성하는 것을 특징으로 하는 유기발광다이오드 표시장치를 제공한다. In order to achieve the above object, the present invention provides a first oxide semiconductor layer, a first insulating film positioned on the first oxide semiconductor layer, and a first insulating film positioned on the first oxide semiconductor layer. a first gate electrode completely overlapping a first region; a first storage electrode extending from the first gate electrode and overlapping a second region of the first oxide semiconductor layer; the first gate electrode and the first storage a second insulating film covering the electrode and exposing the third and fourth regions on both sides of the first region of the first oxide semiconductor layer, and a second insulating film positioned on the second insulating film and in contact with the third and fourth regions, respectively a first source electrode, a first drain electrode, and a light emitting diode connected to the first drain electrode, wherein a portion corresponding to an edge of the second region is a conductor except for a portion corresponding to a central portion of the first storage electrode to form a second storage electrode, and the first and second storage electrodes and the first insulating layer constitute a first storage capacitor.

본 발명의 유기발광다이오드 표시장치에 있어서, 상기 제 1 산화물 반도체층을 따라 상기 제 1 소스 전극과 상기 제 1 드레인 전극을 연결하는 제 1 방향과 교차하는 제 2 방향에 대하여 상기 제 2 영역은 제 1 길이를 가지며, 상기 제 1 스토리지 전극과 상기 제 2 영역의 중첩 영역은 상기 제 2 방향에 대하여 상기 제 1 길이보다 작은 제 2 길이를 갖는 것을 특징으로 한다.In the organic light emitting diode display of the present invention, in a second direction crossing the first direction connecting the first source electrode and the first drain electrode along the first oxide semiconductor layer, the second region is 1 length, and an overlapping area of the first storage electrode and the second area may have a second length smaller than the first length in the second direction.

본 발명의 유기발광다이오드 표시장치에 있어서, 상기 제 1 절연막은 제 1 두께를 갖고 상기 제 2 절연막은 상기 제 1 두께보다 큰 제 2 두께를 갖는 것을 특징으로 한다.In the organic light emitting diode display of the present invention, the first insulating layer has a first thickness and the second insulating layer has a second thickness greater than the first thickness.

본 발명의 유기발광다이오드 표시장치는, 상기 제 1 절연막 하부에 위치하는 제 2 산화물 반도체층과, 상기 제 1 절연막 상에 위치하고 상기 제 2 절연막 하부에 위치하며 상기 제 2 산화물 반도체층과 중첩하는 제 2 게이트 전극과, 상기 제 2 절연막 상에 위치하며 상기 제 2 산화물 반도체층의 양측과 각각 접촉하는 제 2 소스 전극 및 제 2 드레인 전극과, 상기 제 2 드레인 전극으로부터 연장되며, 상기 제 2 드레인 전극과 상기 제 1 게이트 전극을 연결하는 연장부를 포함하고, 상기 연장부는 상기 제 1 산화물 반도체층의 제 5 영역과 중첩하며, 상기 제 5 영역은 도체화되고, 상기 연장부와 상기 제 5 영역 및 상기 제 2 절연막은 제 2 스토리지 캐패시터를 구성하는 것을 특징으로 한다.The organic light emitting diode display device of the present invention includes a second oxide semiconductor layer positioned under the first insulating film, a second oxide semiconductor layer positioned on the first insulating film, positioned under the second insulating film, and overlapping the second oxide semiconductor layer. a second gate electrode, a second source electrode and a second drain electrode disposed on the second insulating layer and in contact with both sides of the second oxide semiconductor layer, respectively, and extending from the second drain electrode, the second drain electrode and an extension portion connecting the first gate electrode, the extension portion overlapping a fifth region of the first oxide semiconductor layer, the fifth region being a conductor, the extension portion and the fifth region and the The second insulating film constitutes the second storage capacitor.

본 발명의 유기발광다이오드 표시장치는, 제 3 방향으로 연장되는 게이트 배선과, 제 4 방향으로 연장되어 상기 게이트 배선과 교차하는 데이터 배선과, 상기 게이트 배선 및 상기 데이터 배선 중 어느 하나와 평행하게 연장되는 파워 배선을 포함하고, 상기 제 2 게이트 전극은 상기 게이트 배선에 연결되고 상기 제 2 소스 전극은 상기 데이터 배선에 연결되며, 상기 제 1 소스 전극은 상기 파워 배선에 연결되는 것을 특징으로 한다.The organic light emitting diode display device of the present invention includes a gate line extending in a third direction, a data line extending in a fourth direction and intersecting the gate line, and extending in parallel with any one of the gate line and the data line and a power line that is a power line, wherein the second gate electrode is connected to the gate line, the second source electrode is connected to the data line, and the first source electrode is connected to the power line.

본 발명의 유기발광다이오드 표시장치에 있어서, 상기 제 1 산화물 반도체층, 제 1 게이트 전극, 상기 제 1 소스 전극, 상기 제 1 드레인 전극은 구동 박막트랜지스터를 구성하고, 상기 제 2 산화물 반도체층, 제 2 게이트 전극, 상기 제 2 소스 전극, 상기 제 2 드레인 전극은 구동 박막트랜지스터를 구성하며, 상기 게이트 배선 및 상기 데이터 배선 중 다른 하나와 평행하게 연장되는 기준 배선과, 상기 게이트 배선과, 상기 제 1 드레인 전극 및 상기 기준 배선에 전기적으로 연결되어 상기 구동 박막트랜지스터의 문턱 전압을 조절하는 기준 박막트랜지스터를 더 포함하는 것을 특징으로 한다.In the organic light emitting diode display of the present invention, the first oxide semiconductor layer, the first gate electrode, the first source electrode, and the first drain electrode constitute a driving thin film transistor, and the second oxide semiconductor layer, the second A second gate electrode, the second source electrode, and the second drain electrode constitute a driving thin film transistor, and a reference line extending in parallel with the other of the gate line and the data line; the gate line; and a reference thin film transistor electrically connected to the drain electrode and the reference line to adjust a threshold voltage of the driving thin film transistor.

본 발명의 유기발광다이오드 표시장치는, 상기 제 1 게이트 전극에서 연장되며 상기 제 1 산화물 반도체층의 제 6 영역과 중첩하는 제 3 스토리지 전극을 포함하고, 상기 제 6 영역은 상기 제 3 스토리지 전극의 중앙부에 대응하는 부분을 제외하고 가장자리에 대응하는 부분이 도체화되어 제 4 스토리지 전극을 이루고, 상기 제 3 및 제 4 스토리지 전극과 상기 제 1 절연막은 제 3 스토리지 캐패시터를 구성하는 것을 특징으로 한다.
The organic light emitting diode display device of the present invention includes a third storage electrode extending from the first gate electrode and overlapping a sixth region of the first oxide semiconductor layer, wherein the sixth region is a portion of the third storage electrode Except for a portion corresponding to the central portion, portions corresponding to the edges are made into conductors to form a fourth storage electrode, and the third and fourth storage electrodes and the first insulating layer may constitute a third storage capacitor.

다른 관점에서, 본 발명은, 기판 상에 산화물 반도체물질을 증착하여 산화물 반도체층을 형성하는 단계와, 상기 산화물 반도체층의 제 1 영역에 대응하여 제 1 절연 패턴 및 게이트 전극과 상기 산화물 반도체층의 제 2 영역에 대응하여 제 2 절연 패턴 및 제 1 스토리지 전극을 형성하는 단계와, 상기 산화물 반도체층에 대하여 플라즈마 공정을 진행함으로써 상기 제 1 스토리지 전극의 가장자리 내측으로 상기 제 2 영역의 일부를 환원시키는 단계와, 상기 게이트 전극과 상기 제 1 스토리지 전극을 덮고 상기 산화물 반도체층의 상기 제 1 영역 양측의 제 3 및 제 4 영역을 노출하는 절연막을 형성하는 단계와, 상기 절연막 상에 상기 제 3 및 제 4 영역과 각각 접촉하는 소스 전극 및 드레인 전극을 형성하는 단계와, 상기 드레인 전극과 연결되는 발광다이오드를 형성하는 단계를 포함하는 유기발광다이오드 표시장치의 제조 방법을 제공한다.In another aspect, the present invention includes the steps of forming an oxide semiconductor layer by depositing an oxide semiconductor material on a substrate, and a first insulating pattern and a gate electrode and the oxide semiconductor layer corresponding to the first region of the oxide semiconductor layer forming a second insulating pattern and a first storage electrode corresponding to the second region; and reducing a portion of the second region to an inside edge of the first storage electrode by performing a plasma process on the oxide semiconductor layer forming an insulating film covering the gate electrode and the first storage electrode and exposing third and fourth regions on both sides of the first region of the oxide semiconductor layer; There is provided a method of manufacturing an organic light emitting diode display, comprising: forming a source electrode and a drain electrode in contact with each of the four regions; and forming a light emitting diode connected to the drain electrode.

본 발명의 유기발광다이오드 표시장치 제조 방법에 있어서, 상기 산화물 반도체층에 대하여 플라즈마 공정을 진행함으로써 상기 제 1 스토리지 전극의 가장자리 내측으로 상기 산화물 반도체층의 일부를 환원시키는 단계에서, 상기 제 2 영역은 상기 제 1 스토리지 전극의 중앙부에 대응하는 부분을 제외하고 가장자리에 대응하는 부분이 도체화되어 제 2 스토리지 전극을 이루고, 상기 제 1 및 제 2 스토리지 전극과 상기 제 1 절연막은 스토리지 캐패시터를 구성하는 것을 특징으로 한다.In the method of manufacturing an organic light emitting diode display of the present invention, in the step of reducing a portion of the oxide semiconductor layer to the inside of the edge of the first storage electrode by performing a plasma process on the oxide semiconductor layer, the second region is Except for a portion corresponding to the central portion of the first storage electrode, portions corresponding to the edges are made into conductors to form a second storage electrode, and the first and second storage electrodes and the first insulating layer constitute a storage capacitor. characterized.

본 발명의 유기발광다이오드 표시장치 제조 방법에 있어서, 상기 산화물 반도체층의 제 1 영역에 대응하여 제 1 절연 패턴 및 게이트 전극과 상기 산화물 반도체층의 제 2 영역에 대응하여 제 2 절연 패턴 및 제 1 스토리지 전극을 형성하는 단계는, 상기 산화물 반도체층 상에 절연막과 금속층을 순차적으로 형성하는 단계와, 상기 제 1 및 제 2 영역에 대응하는 제 1 및 제 2 포토레지스트 패턴을 상기 금속층 상에 형성하는 단계와, 상기 제 1 및 제 2 포토레지스트 패턴을 이용하여 상기 금속층과 상기 절연막을 식각하여 상기 제 1 및 제 2 절연 패턴과, 상기 게이트 전극과 상기 제 1 스토리지 전극을 형성하는 단계를 포함하고, 상기 플라즈마 공정은, 상기 제 2 포토레지스트 패턴과 상기 제 1 스토리지 전극 중 적어도 어느 하나를 블로킹 마스크로 이용하며 SF6 또는 CF4 가스를 이용하는 것을 특징으로 한다.
In the method of manufacturing an organic light emitting diode display of the present invention, a first insulating pattern and a gate electrode corresponding to the first region of the oxide semiconductor layer, and a second insulating pattern and a second insulating pattern corresponding to a second region of the oxide semiconductor layer The forming of the storage electrode may include sequentially forming an insulating film and a metal layer on the oxide semiconductor layer, and forming first and second photoresist patterns corresponding to the first and second regions on the metal layer. and etching the metal layer and the insulating layer using the first and second photoresist patterns to form the first and second insulating patterns, the gate electrode, and the first storage electrode, In the plasma process, at least one of the second photoresist pattern and the first storage electrode is used as a blocking mask, and SF6 or CF4 gas is used.

본 발명에서는, 산화물 반도체층이 구동 박막트랜지스터의 게이트 전극으로부터 연장되는 제 1 스토리지 전극을 마스크로 하여 환원됨으로써, 제 1 스토리지 전극의 가장자리에 대응하는 산화물 반도체층의 일부가 도전 특성을 갖게 되어 제 2 스토리지 전극으로 기능하게 된다. 즉, 게이트 전극으로부터 연장되는 제 1 스토리지 전극과 산화물 반도체층의 일부인 제 2 스토리지 전극으로 구성되는 스토리지 캐패시터를 형성할 수 있다.In the present invention, the oxide semiconductor layer is reduced using the first storage electrode extending from the gate electrode of the driving thin film transistor as a mask, so that a portion of the oxide semiconductor layer corresponding to the edge of the first storage electrode has conductive properties, so that the second It will function as a storage electrode. That is, a storage capacitor including a first storage electrode extending from the gate electrode and a second storage electrode that is a part of the oxide semiconductor layer may be formed.

이때, 제 1 스토리지 전극과 제 2 스토리지 전극 사이에는 작은 두께의 게이트 절연막만이 존재하기 때문에, 스토리지 전극의 면적을 최소화하면서 스토리지 용량을 최대화할 수 있다. 또한, 또한, 센싱 박막트랜지스터에 의해 구동 박막트랜지스터의 문턱전압 편차를 감소시켜 화소들 간 휘도의 불균일이 발생하는 것을 방지할 수 있는 효과가 있다. In this case, since only a small-thick gate insulating layer exists between the first storage electrode and the second storage electrode, the storage capacity may be maximized while minimizing the area of the storage electrode. In addition, there is an effect of reducing the threshold voltage deviation of the driving thin film transistor by the sensing thin film transistor, thereby preventing the occurrence of non-uniformity in luminance between pixels.

또한, 고해상도 구현시 스토리지 캐패시터의 면적이 작아진다 하여도 충분한 스토리지 캐패시터의 정전용량을 갖는 스토리지 캐패시터 형성이 가능하므로, 안정적인 표시품질을 갖는 고해상도의 유기발광다이오드 표시장치를 제공할 수 있는 효과가 있다. In addition, since the storage capacitor having sufficient capacitance of the storage capacitor can be formed even when the area of the storage capacitor is reduced when realizing a high resolution, it is possible to provide a high resolution organic light emitting diode display having stable display quality.

또한, 기존과 동일한 스토리지 캐패시터의 정전용량을 구현할 경우에는, 스토리지 캐패시터가 형성되는 영역을 작게 할 수 있으므로, 하나의 화소영역 내에 타 구성요소의 배치에 여유를 가질 수 있어 설계 자유도를 향상시키게 되며, 나아가 개구율을 향상시킬 수 있는 효과가 있다.
In addition, when implementing the same capacitance of the storage capacitor as the existing one, the area in which the storage capacitor is formed can be made small, so that it is possible to have room for arrangement of other components in one pixel area, thereby improving design freedom. Furthermore, there is an effect of improving the aperture ratio.

도 1은 일반적인 유기발광다이오드 표시장치의 한 화소에 대한 회로도이다.
도 2는 본 발명의 실시예에 따른 유기발광다이오드 표시장치의 하나의 화소영역에 대한 회로도이다.
도 3은 본 발명의 제 1 실시예에 따른 유기발광다이오드 표시장치의 화소영역의 일부를 개략적으로 도시한 평면도이다.
도 4a 및 도 4b 각각은 도 3의 제 1 스토리지 캐패시터를 보여주는 평면도 및 단면도이다.
도 5는 도 3의 V-V'선을 따라 절단한 단면도이다.
도 6은 도 3의 VI-VI'선을 따라 절단한 단면도이다.
도 7은 제 1 스토리지 캐패시터에서 발생될 수 있는 문제점을 설명하기 위한 평면도이다.
도 8a 내지 도 8d는 본 발명의 제 1 실시예에 따른 유기발광다이오드 표시장치의 제 1 스토리지 캐패시터의 제조 공정을 보여주는 단면도이다.
도 9는 본 발명의 제 2 실시예에 따른 유기발광다이오드 표시장치의 화소영역의 일부를 개략적으로 도시한 평면도이다.
도 10은 도 9의 제 3 스토리지 캐패시터를 보여주는 평면도이다.
도 11은 도 9의 XI-XI'선을 따라 절단한 단면도이다.1 is a circuit diagram of one pixel of a general organic light emitting diode display.
2 is a circuit diagram of one pixel region of an organic light emitting diode display according to an embodiment of the present invention.
3 is a plan view schematically illustrating a portion of a pixel area of an organic light emitting diode display according to a first exemplary embodiment of the present invention.
4A and 4B are respectively a plan view and a cross-sectional view illustrating the first storage capacitor of FIG. 3 .
5 is a cross-sectional view taken along the line V-V' of FIG. 3 .
FIG. 6 is a cross-sectional view taken along line VI-VI' of FIG. 3 .
7 is a plan view for explaining a problem that may occur in the first storage capacitor.
8A to 8D are cross-sectional views illustrating a manufacturing process of a first storage capacitor of an organic light emitting diode display according to a first exemplary embodiment of the present invention.
9 is a plan view schematically illustrating a part of a pixel area of an organic light emitting diode display according to a second exemplary embodiment of the present invention.
10 is a plan view illustrating a third storage capacitor of FIG. 9 .
11 is a cross-sectional view taken along line XI-XI' of FIG. 9 .

이하, 도면을 참조하여 본 발명에 따른 실시예를 상세히 설명한다. Hereinafter, an embodiment according to the present invention will be described in detail with reference to the drawings.

도 2는 본 발명의 실시예에 따른 유기발광다이오드 표시장치의 하나의 화소영역에 대한 회로도이다. 2 is a circuit diagram of one pixel region of an organic light emitting diode display according to an embodiment of the present invention.

도 2에 도시된 바와 같이, 본 발명의 제 1 실시예에 따른 유기발광다이오드 표시장치는, 스위칭 박막트랜지스터(Ts)와, 구동 박막트랜지스터(Td)와, 기준 박막트랜지스터(Tr)와, 스토리지 캐패시터(Cst)와, 발광다이오드(E)를 포함한다.As shown in FIG. 2 , the organic light emitting diode display according to the first embodiment of the present invention includes a switching thin film transistor (Ts), a driving thin film transistor (Td), a reference thin film transistor (Tr), and a storage capacitor. (Cst) and a light emitting diode (E).

이에 대해 좀더 자세히 살펴보면 제 1 방향으로 게이트배선(GL)이 형성되어 있고, 제 1 방향과 교차되는 제 2 방향으로 배치되어 화소영역(P)을 정의하며 데이터배선(DL)이 형성되어 있다. 또한, 데이터 배선(DL)과 이격하며 구동 박막트랜지스터(Td)에 고전위 전압을 인가하기 위한 파워배선(VDD)과, 기준 박막트랜지스터(Tr)에 기준 전압을 인가하기 위한 기준 배선(RL)이 형성된다.In more detail, the gate line GL is formed in a first direction, and is disposed in a second direction crossing the first direction to define the pixel region P and the data line DL is formed. In addition, spaced apart from the data line DL, a power line VDD for applying a high potential voltage to the driving thin film transistor Td, and a reference line RL for applying a reference voltage to the reference thin film transistor Tr are provided. is formed

스위칭 박막트랜지스터(Ts)와, 구동 박막트랜지스터(Td)와, 기준 박막트랜지스터(Tr)와, 스토리지 캐패시터(Cst)와, 발광다이오드(E)는 각각의 화소영역에 형성된다. The switching thin film transistor Ts, the driving thin film transistor Td, the reference thin film transistor Tr, the storage capacitor Cst, and the light emitting diode E are formed in each pixel area.

스위칭 박막트랜지스터(Ts)의 게이트전극 및 소스전극은 각각 게이트배선(GL) 및 데이터배선(DL)에 연결되어 각각 게이트신호 및 데이터신호를 공급받고, 구동 박막트랜지스터(Td)의 게이트전극은 스위칭 박막트랜지스터(Ts)의 드레인전극에 연결되어 데이터신호를 공급받는다. The gate electrode and the source electrode of the switching thin film transistor Ts are respectively connected to the gate line GL and the data line DL to receive the gate signal and the data signal, respectively, and the gate electrode of the driving thin film transistor Td is the switching thin film It is connected to the drain electrode of the transistor Ts to receive a data signal.

구동 박막트랜지스터(Td)의 드레인 전극은 기준 박막트랜지스터(Tr)의 드레인전극 및 발광다이오드(E)의 애노드인 제 1 전극에 연결되며, 구동 박막트랜지스터(Td)의 소스 전극은 파워배선(VDD)에 연결된다. 발광다이오드(E)의 캐소드인 제 2 전극은 저전위 전압에 연결된다. The drain electrode of the driving thin film transistor Td is connected to the drain electrode of the reference thin film transistor Tr and the first electrode that is the anode of the light emitting diode E, and the source electrode of the driving thin film transistor Td is the power wiring VDD. is connected to The second electrode, which is a cathode of the light emitting diode (E), is connected to a low potential voltage.

기준 박막트랜지스터(Tr)의 게이트전극은 게이트 배선(GL)에 연결되고, 기준 박막트랜지스터(Tr)의 소스전극은 기준배선(RL)에 연결된다. 여기서, 기준 박막트랜지스터(Tr)의 소스전극과 드레인전극은 그 위치가 바뀔 수도 있다. 즉, 기준 박막트랜지스터(Tr)의 소스전극이 구동박막트랜지스터(Td)의 드레인전극과 연결되고, 기준 박막트랜지스터(Tr)의 드레인전극이 기준배선(RL)에 연결될 수도 있다. 또한, 기준 박막트랜지스터(Tr)의 게이트 전극은 게이트 배선(GL)이 아닌 별도의 신호 배선에 연결될 수도 있다.The gate electrode of the reference thin film transistor Tr is connected to the gate line GL, and the source electrode of the reference thin film transistor Tr is connected to the reference line RL. Here, the position of the source electrode and the drain electrode of the reference thin film transistor Tr may be changed. That is, the source electrode of the reference thin film transistor Tr may be connected to the drain electrode of the driving thin film transistor Td, and the drain electrode of the reference thin film transistor Tr may be connected to the reference line RL. Also, the gate electrode of the reference thin film transistor Tr may be connected to a separate signal line other than the gate line GL.

스토리지 캐패시터(Cst)는 제 1 스토리지 캐패시터(도 3의 Cst1) 및 제 2 스토리지 캐패시터(도 3의 Cst2)를 포함한다.The storage capacitor Cst includes a first storage capacitor (Cst1 in FIG. 3 ) and a second storage capacitor (Cst2 in FIG. 3 ).

제 1 스토리지 캐패시터(도 3의 Cst1)의 제 1 스토리지 전극은 스위칭박막트랜지스터(Ts)의 드레인전극 및 구동박막트랜지스터(Td)의 게이트전극에 전기적으로 연결되며, 제 1 스토리지 캐패시터(도 3의 Cst1)의 제 2 스토리지 전극은 구동 박막트랜지스터(Td)의 드레인 전극에 전기적으로 연결된다.The first storage electrode of the first storage capacitor (Cst1 in FIG. 3 ) is electrically connected to the drain electrode of the switching thin film transistor Ts and the gate electrode of the driving thin film transistor Td, and the first storage capacitor (Cst1 in FIG. 3 ) ) of the second storage electrode is electrically connected to the drain electrode of the driving thin film transistor Td.

또한, 제 2 스토리지 캐패시터(도 3의 Cst2)의 제 1 스토리지 전극은 구동 박막트랜지스터(Td)의 드레인 전극에 전기적으로 연결되며, 제 2 스토리지 캐패시터(도 3의 Cst2)의 제 2 스토리지 전극은 스위칭박막트랜지스터(Ts)의 드레인전극 및 구동박막트랜지스터(Td)의 게이트전극에 전기적으로 연결된다.In addition, the first storage electrode of the second storage capacitor (Cst2 in FIG. 3 ) is electrically connected to the drain electrode of the driving thin film transistor Td, and the second storage electrode of the second storage capacitor (Cst2 in FIG. 3 ) is switched It is electrically connected to the drain electrode of the thin film transistor Ts and the gate electrode of the driving thin film transistor Td.

스위칭 박막트랜지스터(Ts)는 게이트신호에 따라 스위칭 되어 데이터신호를 구동 박막트랜지스터(Td)의 게이트전극으로 공급하고, 구동 박막트랜지스터(Td)는 데이터신호에 따라 스위칭 되어 발광다이오드(E)의 전류를 제어한다. 이때, 스토리지 캐패시터(Cst)는 데이터신호에 대응되는 전하를 일 프레임(frame) 동안 유지하여 발광다이오드(E)를 흐르는 전류의 양을 일정하게 하고 발광다이오드(E)가 표시하는 계조를 일정하게 유지시키는 역할을 한다.The switching thin film transistor Ts is switched according to the gate signal to supply a data signal to the gate electrode of the driving thin film transistor Td, and the driving thin film transistor Td is switched according to the data signal to control the current of the light emitting diode E control At this time, the storage capacitor Cst maintains the electric charge corresponding to the data signal for one frame to keep the amount of current flowing through the light emitting diode E constant and to maintain the gradation displayed by the light emitting diode E constant. serves to make

따라서, 게이트배선(GL)을 통해 게이트신호가 인가되면 스위칭박막트랜지스터(Ts)가 온(on) 되고, 데이터배선(DL)의 신호가 구동 박막트랜지스터(Td)의 게이트전극으로 전달되어 구동박막트랜지스터(Td)가 스위칭되며, 구동 박막트랜지스터(Td)에 연결된 발광다이오드(E)로부터 빛이 출력된다. Accordingly, when a gate signal is applied through the gate line GL, the switching thin film transistor Ts is turned on, and the signal of the data line DL is transmitted to the gate electrode of the driving thin film transistor Td, and the driving thin film transistor Ts is turned on. (Td) is switched, and light is output from the light emitting diode (E) connected to the driving thin film transistor (Td).

이 때, 구동 박막트랜지스터(Td)가 온 상태가 되면, 발광다이오드(E)에 흐르는 전류의 레벨이 정해지며 이로 인해 발광다이오드(E)는 그레이 스케일(gray scale)을 구현할 수 있게 된다.At this time, when the driving thin film transistor Td is in the on state, the level of the current flowing through the light emitting diode E is determined, whereby the light emitting diode E can implement a gray scale.

또한, 스토리지 캐패시터 (Cst)는 스위칭 박막트랜지스터(Ts)가 오프(off) 되었을 때, 구동 박막트랜지스터(Td)의 게이트전압을 일정하게 유지시키는 역할을 한다. 따라서, 스위칭 박막트랜지스터(Ts)가 오프(off) 상태가 되더라도 다음 프레임(frame)까지 발광다이오드(E)에 흐르는 전류의 레벨을 일정하게 유지시킬 수 있게 된다.In addition, the storage capacitor Cst serves to constantly maintain the gate voltage of the driving thin film transistor Td when the switching thin film transistor Ts is turned off. Accordingly, even if the switching thin film transistor Ts is turned off, the level of the current flowing through the light emitting diode E can be constantly maintained until the next frame.

이 때, 기준 박막트랜지스터(Tr)를 온시키게 되면, 기준 박막트랜지스터(Tr)의 드레인 전극과 구동 박막트랜지스터(Td)의 드레인전극이 연결되어 구동 박막트랜지스터(Td)의 특성 편차를 감소시킬 수 있게 된다. 즉, 하나의 화소영역에 3개의 박막트랜지스터만을 형성하더라도 구동 박막트랜지스터(Td)의 특성 편차를 최소화할 수 있기 때문에, 유기발광다이오드 표시장치의 개구율이 향상된다. 이와 달리, 기준 박막트랜지스터(Tr)는 생략될 수 있다.At this time, when the reference thin film transistor Tr is turned on, the drain electrode of the reference thin film transistor Tr and the drain electrode of the driving thin film transistor Td are connected to reduce the characteristic deviation of the driving thin film transistor Td do. That is, even when only three thin film transistors are formed in one pixel area, since the characteristic deviation of the driving thin film transistor Td can be minimized, the aperture ratio of the organic light emitting diode display is improved. Alternatively, the reference thin film transistor Tr may be omitted.

여기서, 본 발명의 유기발광다이오드 표시장치는 개구율이 저하되지 않으면서도 스토리지 캐패시터 (Cst)의 정전용량을 최대로 확보할 수 있다. 이를 통해, 개구율이 저하되지 않은 고해상도의 유기발광다이오드 표시장치를 제공하는 동시에 유기발광다이오드 표시장치의 구동박막트랜지스터(Td)의 문턱전압 편차를 감소시켜 화소들 간 휘도의 불균일이 발생하는 것을 방지할 수 있다. Here, in the organic light emitting diode display device of the present invention, the capacitance of the storage capacitor Cst can be maximally secured without a decrease in the aperture ratio. Through this, it is possible to provide a high-resolution organic light emitting diode display device in which the aperture ratio is not lowered, and at the same time reduce the threshold voltage deviation of the driving thin film transistor (Td) of the organic light emitting diode display device to prevent non-uniformity in luminance between pixels. can

이에 대해 아래 도 3 내지 도 6을 참조하여 좀더 자세히 살펴보도록 하겠다.
This will be described in more detail with reference to FIGS. 3 to 6 below.

도 3은 본 발명의 제 1 실시예에 따른 유기발광다이오드 표시장치의 화소영역의 일부를 개략적으로 도시한 평면도이고, 도 4a 및 도 4b 각각은 도 3의 제 1 스토리지 캐패시터를 보여주는 평면도 및 단면도이다.3 is a plan view schematically illustrating a part of a pixel area of an organic light emitting diode display according to a first embodiment of the present invention, and FIGS. 4A and 4B are a plan view and a cross-sectional view illustrating the first storage capacitor of FIG. 3 , respectively. .

도 3에 도시된 바와 같이, 본 발명의 제 1 실시예에 따른 유기발광다이오드 표시장치에서는, 게이트 배선(GL)과 데이터 배선(DL)이 교차하여 화소영역을 정의하고 있다. 또한, 파워 배선(VDD)이 데이터 배선(DL)과 평행하게 이격하여 게이트 배선(GL)과 교차하고 있으며, 기준 배선(RL)이 게이트 배선(GL)과 평행하게 이격하여 데이터 배선(DL) 및 파워 배선(VDD)과 교차하고 있다.As shown in FIG. 3 , in the organic light emitting diode display according to the first embodiment of the present invention, the gate line GL and the data line DL intersect to define a pixel area. In addition, the power line VDD is spaced apart from the data line DL in parallel to intersect the gate line GL, and the reference line RL is spaced apart from the gate line GL in parallel to the data line DL and It intersects with the power wiring (VDD).

각 화소영역에는 스위칭 박막트랜지스터(도 2의 Ts)와, 구동 박막트랜지스터(도 2의 Td)와, 기준 박막트랜지스터(도 2의 Tr)와, 스토리지 캐패시터(Cst)와, 발광다이오드(도 2의 E)가 형성된다.
In each pixel area, a switching thin film transistor (Ts in FIG. 2), a driving thin film transistor (Td in FIG. 2), a reference thin film transistor (Tr in FIG. 2), a storage capacitor (Cst), and a light emitting diode (in FIG. 2) E) is formed.

구동 박막트랜지스터(Td)는 제 1 산화물 반도체층(110)과, 제 1 게이트 전극(142)과, 제 1 소스 전극(162)과, 제 1 드레인 전극(164)을 포함하고, 스위칭 박막트랜지스터(Ts)는 제 2 산화물 반도체층(120)과, 제 2 게이트 전극(144)과, 제 2 소스 전극(166)과, 제 2 드레인 전극(168)을 포함한다.The driving thin film transistor Td includes a first oxide semiconductor layer 110 , a first gate electrode 142 , a first source electrode 162 , and a first drain electrode 164 , and a switching thin film transistor ( Ts) includes a second oxide semiconductor layer 120 , a second gate electrode 144 , a second source electrode 166 , and a second drain electrode 168 .

도 3의 V-V'선을 따라 절단한 단면도인 도 5를 참조하면, 제 1 산화물 반도체층(110)의 제 1 영역(111)은 제 1 게이트 전극(142)과 중첩하여 구동 박막트랜지스터(Td)의 채널(channel)을 이루게 되고, 제 1 소스 전극(162)과 제 1 드레인 전극(164)은 제 1 산화물 반도체층(110)의 제 1 영역(111)의 양 측에 위치하는 제 3 및 제 4 영역(113, 114)과 접촉한다. 이때, 제 3 및 제 4 영역(113, 114)의 산화물 반도체 물질은 환원되어 도체 특성을 갖는다.Referring to FIG. 5 which is a cross-sectional view taken along line V-V' of FIG. 3 , the first region 111 of the first oxide semiconductor layer 110 overlaps the first gate electrode 142 to form a driving thin film transistor ( Td), the first source electrode 162 and the first drain electrode 164 are located on both sides of the first region 111 of the first oxide semiconductor layer 110. and the fourth regions 113 and 114 . At this time, the oxide semiconductor material of the third and fourth regions 113 and 114 is reduced to have conductor characteristics.

즉, 제 1 산화물 반도체층(110)의 제 1 영역(111) 상에 제 1 절연막(130)과 제 1 게이트 전극(142)이 적층되고, 제 1 산화물 반도체층(110)의 제 3 및 제 4 영역(113, 114)을 각각 노출하는 제 1 및 제 2 반도체층 콘택홀(151, 152)을 갖는 제 2 절연막(150)이 제 1 게이트 전극(142)을 덮으며 형성된다. 제 1 소스 전극(162)과 제 1 드레인 전극(164)은 제 2 절연막(150) 상에 형성되며 제 1 및 제 2 반도체층 콘택홀(151, 152)을 통해 제 1 산화물 반도체층(110)의 제 3 및 제 4 영역(113, 114) 각각과 접촉한다. 이때, 제 1 산화물 반도체층(110)의 제 3 및 제 4 영역(113, 114) 각각은 제 1 절연막(130)과 제 1 게이트 전극(142) 형성 공정에서 플라즈마 처리에 의해 환원됨으로써, 도체화된다. 제 1 절연막(130)은 게이트 절연막이고, 제 2 절연막(150)은 층간 절연막일 수 있다.That is, the first insulating layer 130 and the first gate electrode 142 are stacked on the first region 111 of the first oxide semiconductor layer 110 , and the third and third layers of the first oxide semiconductor layer 110 . A second insulating layer 150 having first and second semiconductor layer contact holes 151 and 152 exposing the four regions 113 and 114 respectively is formed to cover the first gate electrode 142 . The first source electrode 162 and the first drain electrode 164 are formed on the second insulating layer 150 and the first oxide semiconductor layer 110 through the first and second semiconductor layer contact holes 151 and 152 . in contact with each of the third and fourth regions 113 and 114 of At this time, each of the third and fourth regions 113 and 114 of the first oxide semiconductor layer 110 is reduced by plasma treatment in the process of forming the first insulating film 130 and the first gate electrode 142 to form a conductor. do. The first insulating layer 130 may be a gate insulating layer, and the second insulating layer 150 may be an interlayer insulating layer.

또한, 도 3의 VI-VI'선을 따라 절단한 단면도인 도 6을 참조하면, 제 2 산화물 반도체층(120)의 제 1 영역(121)은 제 2 게이트 전극(144)과 중첩하여 스위칭 박막트랜지스터(Ts)의 채널(channel)을 이루게 되고, 제 2 소스 전극(166)과 제 2 드레인 전극(168)은 제 2 산화물 반도체층(120)의 제 1 영역(121)의 양 측에 위치하는 제 2 및 제 3 영역(122, 123)과 접촉한다. 이때, 제 2 및 제 3 영역(122, 123)의 산화물 반도체 물질은 환원되어 도체 특성을 갖는다.Also, referring to FIG. 6 , which is a cross-sectional view taken along the line VI-VI' of FIG. 3 , the first region 121 of the second oxide semiconductor layer 120 overlaps the second gate electrode 144 and the switching thin film A channel of the transistor Ts is formed, and the second source electrode 166 and the second drain electrode 168 are positioned on both sides of the first region 121 of the second oxide semiconductor layer 120 . It contacts the second and third regions 122 , 123 . In this case, the oxide semiconductor material of the second and third regions 122 and 123 is reduced to have conductor characteristics.

즉, 제 2 산화물 반도체층(120)의 제 1 영역(121) 상에 제 1 절연막(130)과 제 2 게이트 전극(144)이 적층되고, 제 2 산화물 반도체층(120)의 제 2 및 제 3 영역(122, 123)을 각각 노출하는 제 3 및 제 4 반도체층 콘택홀(153, 154)을 갖는 제 2 절연막(150)이 제 2 게이트 전극(144)을 덮으며 형성된다. 제 2 소스 전극(166)과 제 2 드레인 전극(168)은 제 2 절연막(150) 상에 형성되며 제 3 및 제 4 반도체층 콘택홀(153, 154)을 통해 제 2 산화물 반도체층(120)의 제 2 및 제 3 영역(122, 123) 각각과 접촉한다. 이때, 제 2 산화물 반도체층(120)의 제 2 및 제 3 영역(122, 123) 각각은 제 1 절연막(130)과 제 2 게이트 전극(144) 형성 공정에서 플라즈마 처리에 의해 환원됨으로써, 도체화된다.That is, the first insulating layer 130 and the second gate electrode 144 are stacked on the first region 121 of the second oxide semiconductor layer 120 , and the second and second layers of the second oxide semiconductor layer 120 . A second insulating layer 150 having third and fourth semiconductor layer contact holes 153 and 154 exposing the third regions 122 and 123 respectively is formed to cover the second gate electrode 144 . The second source electrode 166 and the second drain electrode 168 are formed on the second insulating layer 150 and the second oxide semiconductor layer 120 through the third and fourth semiconductor layer contact holes 153 and 154 . in contact with each of the second and third regions 122 and 123 of At this time, each of the second and third regions 122 and 123 of the second oxide semiconductor layer 120 is reduced by plasma treatment in the process of forming the first insulating layer 130 and the second gate electrode 144 to form a conductor. do.

다시 도 3을 참조하면, 기준 박막트랜지스터(Tr)는 제 3 산화물 반도체층과, 제 3 게이트 전극(148)과, 제 3 소스 전극(172)과, 제 3 드레인 전극(174)을 포함한다. 도 3 에서 기준 박막트랜지스터(Tr)의 제 3 드레인 전극(174)과 구동 박막트랜지스터(Td)의 제 1 드레인 전극(164)이 동일한 구성으로 보여지고 있으나, 이들은 서로 이격되어 형성되고 연결 패턴을 통해 서로 전기적으로 연결될 수 있다. 이 경우, 제 3 산화물 반도체층과 제 1 산화물 반도체층(110) 역시 서로 이격되어 형성될 수 있다.Referring back to FIG. 3 , the reference thin film transistor Tr includes a third oxide semiconductor layer, a third gate electrode 148 , a third source electrode 172 , and a third drain electrode 174 . In FIG. 3 , the third drain electrode 174 of the reference thin film transistor Tr and the first drain electrode 164 of the driving thin film transistor Td are shown to have the same configuration, but they are formed spaced apart from each other and are formed through a connection pattern. may be electrically connected to each other. In this case, the third oxide semiconductor layer and the first oxide semiconductor layer 110 may also be formed to be spaced apart from each other.

다시 도 5를 참조하면, 제 1 산화물 반도체층(110)의 제 6 영역(116)은 제 3 게이트 전극(148)과 중첩하여 기준 박막트랜지스터(Tr)의 채널(channel)을 이루게 되고, 제 3 소스 전극(172)과 제 3 드레인 전극(174)은 제 1 산화물 반도체층(110)의 제 6 영역(116)의 양 측에 위치하는 제 4 및 제 7 영역(114, 117)과 접촉한다. 제 3 소스 전극(172)의 일단은 제 5 반도체층 콘택홀(156)을 통해 제 1 산화물 반도체층(110)과 접촉하고, 제 3 소스 전극(172)의 타단은 기준배선 콘택홀(157)을 통해 기준배선(RL)과 접촉한다. 이때, 제 4 및 제 7 영역(114, 117)의 산화물 반도체 물질은 환원되어 도체 특성을 갖는다. Referring back to FIG. 5 , the sixth region 116 of the first oxide semiconductor layer 110 overlaps the third gate electrode 148 to form a channel of the reference thin film transistor Tr, and the third region 116 overlaps with the third gate electrode 148 . The source electrode 172 and the third drain electrode 174 contact the fourth and seventh regions 114 and 117 positioned on both sides of the sixth region 116 of the first oxide semiconductor layer 110 . One end of the third source electrode 172 is in contact with the first oxide semiconductor layer 110 through the fifth semiconductor layer contact hole 156 , and the other end of the third source electrode 172 is a reference wiring contact hole 157 . It is in contact with the reference wiring (RL) through At this time, the oxide semiconductor material of the fourth and seventh regions 114 and 117 is reduced to have conductor characteristics.

다시 도 3을 참조하면, 스위칭 박막트랜지스터(Ts)는 게이트 배선(GL)과 데이터 배선(DL)에 전기적으로 연결되며, 이들의 교차 지점에 위치한다. 즉, 스위칭 박막트랜지스터(Ts)의 제 2 게이트 전극(144)은 게이트 배선(GL)에 연결되고, 스위칭 박막트랜지스터(Ts)의 제 2 소스 전극(166) 데이터 배선(DL)에 연결된다.Referring back to FIG. 3 , the switching thin film transistor Ts is electrically connected to the gate line GL and the data line DL, and is located at an intersection point between them. That is, the second gate electrode 144 of the switching thin film transistor Ts is connected to the gate line GL, and the second source electrode 166 of the switching thin film transistor Ts is connected to the data line DL.

구동 박막트랜지스터(Td)의 제 1 게이트 전극(142)은 스위칭 박막트랜지스터(Ts)의 제 2 드레인 전극(168)에 전기적으로 연결된다. 즉, 스위칭 박막트랜지스터(Ts)의 제 2 드레인 전극(168)으로부터 연장되는 연장부(170)와 구동 박막트랜지스터(Td)의 제 1 게이트 전극(142)이 게이트 콘택홀(155)을 통해 접촉함으로써, 구동 박막트랜지스터(Td)의 제 1 게이트 전극(142)은 스위칭 박막트랜지스터(Ts)의 제 2 드레인 전극(168)에 전기적으로 연결된다. 다시 말해, 도 5에서와 같이, 게이트 콘택홀(155)이 제 1 게이트 전극(142)의 연장부(146)를 노출하고 제 2 드레인 전극(168)의 연장부(170)가 게이트 콘택홀(155)에 형성됨으로써, 스위칭 박막트랜지스터(Ts)의 제 2 드레인 전극(168)의 연장부(170)와 구동 박막트랜지스터(Td)의 제 1 게이트 전극(142)의 연장부(146)가 서로 접촉하게 된다. 또한, 구동 박막트랜지스터(Td)의 제 1 소스 전극(162)은 파워 배선(VDD)에 연결되고, 구동 박막트랜지스터(Td)의 제 1 드레인 전극(164)은 기준 박막트랜지스터(Tr)의 제 3 드레인 전극(174)과 연결된다.The first gate electrode 142 of the driving thin film transistor Td is electrically connected to the second drain electrode 168 of the switching thin film transistor Ts. That is, the extension 170 extending from the second drain electrode 168 of the switching thin film transistor Ts and the first gate electrode 142 of the driving thin film transistor Td contact through the gate contact hole 155 . , the first gate electrode 142 of the driving thin film transistor Td is electrically connected to the second drain electrode 168 of the switching thin film transistor Ts. In other words, as shown in FIG. 5 , the gate contact hole 155 exposes the extension 146 of the first gate electrode 142 and the extension 170 of the second drain electrode 168 forms the gate contact hole ( 155 , the extension 170 of the second drain electrode 168 of the switching thin film transistor Ts and the extension 146 of the first gate electrode 142 of the driving thin film transistor Td come into contact with each other will do In addition, the first source electrode 162 of the driving thin film transistor Td is connected to the power wiring VDD, and the first drain electrode 164 of the driving thin film transistor Td is the third of the reference thin film transistor Tr. It is connected to the drain electrode 174 .

도 3에서는, 구동 박막트랜지스터(Td)와 기준 박막트랜지스터(Tr)가 드레인 전극을 공유하는 것이 보여지고 있으나, 이와 달리 구동 박막트랜지스터(Td)의 제 1 드레인 전극(164)과 기준 박막트랜지스터(Tr)의 제 3 드레인 전극(174)은 서로 이격되며 형성되고 서로 전기적으로 연결될 수 있다.In FIG. 3 , it is shown that the driving thin film transistor Td and the reference thin film transistor Tr share a drain electrode, but unlike the first drain electrode 164 of the driving thin film transistor Td and the reference thin film transistor Tr ), the third drain electrodes 174 may be formed to be spaced apart from each other, and may be electrically connected to each other.

기준 박막트랜지스터(Tr)의 제 3 게이트 전극(148)은 게이터 배선(GL)에 연결되고, 기준 박막트랜지스터(Tr)의 제 3 소스 전극(172)은 기준 배선(RL)에 연결된다.The third gate electrode 148 of the reference thin film transistor Tr is connected to the gate line GL, and the third source electrode 172 of the reference thin film transistor Tr is connected to the reference line RL.

제 1 내지 제 3 게이트 전극(142, 144, 148)과, 제 1 게이트 전극(142)의 연장부(146)와, 제 1 내지 제 3 소스 전극(162, 166, 172)과, 제 1 내지 제 3 드레인 전극(164, 168, 174)과, 제 2 드레인 전극(168)의 연장부(170)는 알루미늄(Al), 구리(Cu), 몰리브덴(Mo), 티타늄(Ti), 크롬(Cr) 및 이들의 합금과 같은 저저항 금속 물질로 이루어질 수 있다.The first to third gate electrodes 142 , 144 and 148 , the extension portion 146 of the first gate electrode 142 , the first to third source electrodes 162 , 166 , 172 , and the first to The third drain electrodes 164 , 168 , and 174 and the extension portion 170 of the second drain electrode 168 are formed of aluminum (Al), copper (Cu), molybdenum (Mo), titanium (Ti), and chromium (Cr). ) and alloys thereof.

발광다이오드(E)는 구동 박막트랜지스터(Td)의 제 1 드레인 전극(164)에 연결되며, 애노드와, 유기발광층과, 캐소드를 포함할 수 있다. 예를 들어, 발광다이오드(E)의 애노드가 구동 박막트랜지스터(Td)의 제 1 드레인 전극(164)에 연결될 수 있다. 본 발명에서, 유기발광다이오드 표시장치는, 유기발광층으로부터의 빛이 애노드와 기판(101)을 통과하여 영상을 표시하는 하부 발광(bottom-emission) 방식이거나, 유기발광층으로부터의 빛이 캐소드를 통과하여 영상을 표시하는 상부 발광(top-emission) 방식일 수 있다.The light emitting diode E is connected to the first drain electrode 164 of the driving thin film transistor Td, and may include an anode, an organic light emitting layer, and a cathode. For example, the anode of the light emitting diode E may be connected to the first drain electrode 164 of the driving thin film transistor Td. In the present invention, the organic light emitting diode display device is a bottom-emission method in which light from the organic light emitting layer passes through the anode and the substrate 101 to display an image, or light from the organic light emitting layer passes through the cathode It may be a top-emission method for displaying an image.

애노드는 비교적 일함수 값이 큰 도전성 물질로 이루어지고, 캐소드는 비교적 일함수 값이 작은 도전성 물질로 이루어진다. 예를 들어, 애노드는 인듐-틴-옥사이드(indium tin oxide: IZO)나 인듐-징크-옥사이드(indium zinc oxide: IZO)와 같은 투명 도전성 물질로 형성될 수 있다. 캐소드는 알루미늄(aluminum, Al), 마그네슘(magnesium, Mg), 은(silver, Ag), 금(gold, Au) 또는 이들의 합금으로 형성될 수 있다. The anode is made of a conductive material having a relatively high work function value, and the cathode is made of a conductive material having a relatively low work function value. For example, the anode may be formed of a transparent conductive material such as indium tin oxide (IZO) or indium zinc oxide (IZO). The cathode may be formed of aluminum (aluminum, Al), magnesium (Mg), silver (silver, Ag), gold (gold, Au), or an alloy thereof.

상부 발광 방식의 경우, 캐소드는 빛이 투과되도록 비교적 얇은 두께를 가진다. 이때, 캐소드의 빛 투과도는 약 45-50%일 수 있다. 상부 발광 방식의 경우, 애노드는 불투명 도전성 물질로 이루어진 반사층(도시하지 않음)을 더 포함할 수 있다. 일례로, 반사층은 알루미늄-팔라듐-구리(aluminum-palladium-copper: APC) 합금으로 형성될 수 있으며, 애노드는 ITO/APC/ITO의 3중층 구조를 가질 수 있다.In the case of the top emission type, the cathode has a relatively thin thickness so that light is transmitted. In this case, the light transmittance of the cathode may be about 45-50%. In the case of the top emission type, the anode may further include a reflective layer (not shown) made of an opaque conductive material. For example, the reflective layer may be formed of an aluminum-palladium-copper (APC) alloy, and the anode may have a triple layer structure of ITO/APC/ITO.

또한, 유기발광층은 단일층 구조를 갖거나, 발광 효율을 높이기 위해 애노드 상부로부터 순차적으로 적층된 정공주입층(hole injecting layer), 정공수송층(hole transporting layer), 발광물질층(light-emitting material layer), 전자수송층(electron transporting layer), 전자주입층(electron injecting layer)의 다층 구조를 가질 수 있다.In addition, the organic light emitting layer has a single layer structure, or a hole injecting layer, a hole transporting layer, and a light-emitting material layer sequentially stacked from the upper part of the anode to increase light emitting efficiency. ), an electron transporting layer, and an electron injecting layer may have a multilayer structure.

유기발광층은 화소영역에 형성되는 적색, 녹색, 청색의 유기발광패턴을 포함할 수 있다.The organic light emitting layer may include red, green, and blue organic light emitting patterns formed in the pixel area.

발광다이오드(E)에서는, 애노드로부터 주입된 정공과 캐소드로부터 주입된 전자가 유기발광층에서 결합되어 엑시톤(exciton)을 이루고, 엑시톤이 여기상태에서 기저상태로 천이되면서 유기발광층으로부터 빛이 방출된다.In the light emitting diode (E), holes injected from the anode and electrons injected from the cathode are combined in the organic light emitting layer to form an exciton, and light is emitted from the organic light emitting layer as the exciton transitions from the excited state to the ground state.

발광다이오드(E)는 구동 박막트랜지스터(Td)가 형성되는 기판(도 5의 101)에 형성되거나, 기판(101)과 마주하는 대향 기판(counter substrate)에 형성될 수 있다.The light emitting diode E may be formed on a substrate 101 on which the driving thin film transistor Td is formed (101 of FIG. 5 ), or may be formed on a counter substrate facing the substrate 101 .

스토리지 캐패시터(Cst)는 제 1 스토리지 캐패시터(Cst1)를 포함한다. 제 1 스토리지 캐패시터(Cst1)는 제 1 산화물 반도체층(110)의 일부와 제 1 게이트 전극(142)의 연장부(146)가 중첩하여 형성된다.The storage capacitor Cst includes a first storage capacitor Cst1. The first storage capacitor Cst1 is formed by overlapping a portion of the first oxide semiconductor layer 110 and the extension portion 146 of the first gate electrode 142 .

즉, 도 4a 및 도 4b를 참조하면, 제 1 스토리지 캐패시터(Cst1)는 제 1 게이트 전극(142)의 연장부(146) 가장자리 부분인 제 1 스토리지 전극(149)과, 제 1 게이트 전극(142)의 연장부(146)와 중첩하는 제 1 산화물 반도체층(110)의 제 2 영역(112) 가장자리인 제 2 스토리지 전극(118)을 포함한다. 제 1 산화물 반도체층(110)은 제 1 게이트 전극(142)의 연장부(146) 형성 공정에서 플라즈마 처리에 의해 환원되는데, 제 1 게이트 전극(142)의 연장부(146)가 블로킹 마스크로 이용되기 때문에 제 1 산화물 반도체층(110)의 제 2 영역(112)의 중앙부를 제외한 제 2 영역(112)의 가장자리만이 환원되어 도체화된다. 즉, 제 1 산화물 반도체층(110)의 제 2 영역(112) 중앙부는 제 1 게이트 전극(142)의 연장부(146) 및 제 1 절연막(130)에 의해 가려져 있기 때문에 도체화되지 않는다. That is, referring to FIGS. 4A and 4B , the first storage capacitor Cst1 includes the first storage electrode 149 that is the edge portion of the extension 146 of the first gate electrode 142 , and the first gate electrode 142 . ) and a second storage electrode 118 that is an edge of the second region 112 of the first oxide semiconductor layer 110 overlapping the extension portion 146 of the first oxide semiconductor layer 110 . The first oxide semiconductor layer 110 is reduced by plasma treatment in the process of forming the extension portion 146 of the first gate electrode 142 , and the extension portion 146 of the first gate electrode 142 is used as a blocking mask. Therefore, only the edges of the second region 112 except for the central portion of the second region 112 of the first oxide semiconductor layer 110 are reduced to form a conductor. That is, since the central portion of the second region 112 of the first oxide semiconductor layer 110 is covered by the extension 146 of the first gate electrode 142 and the first insulating layer 130 , the conductor is not formed.

이때, 제 2 스토리지 전극(118)은 제 1 게이트 전극(142)의 연장부(146) 가장자리 끝단으로부터 약 1.5㎛의 폭을 갖도록 형성된다.In this case, the second storage electrode 118 is formed to have a width of about 1.5 μm from the edge of the extension part 146 of the first gate electrode 142 .

따라서, 제 1 게이트 전극(142)의 연장부(146) 가장자리인 제 1 스토리지 전극(149)과, 제 1 스토리 전극(149)과 중첩하는 제 1 산화물 반도체층(110)의 제 2 영역(112) 가장자리인 제 2 스토리지 전극(118)과, 이들 사이에 위치하는 제 1 절연막(130)은 제 1 스토리지 캐패시터(Cst1)를 구성한다.Accordingly, the first storage electrode 149 , which is the edge of the extension portion 146 of the first gate electrode 142 , and the second region 112 of the first oxide semiconductor layer 110 overlapping the first story electrode 149 . ) edge, the second storage electrode 118 and the first insulating layer 130 positioned therebetween constitute the first storage capacitor Cst1.

또한, 스토리지 캐패시터(Cst)는 제 2 스토리지 캐패시터(Cst2)를 더 포함할 수 있다. 도 5 및 도 6을 참조하면, 제 2 스토리지 캐패시터(Cst2)는 제 1 산화물 반도체층(110) 중 도체화된 제 5 영역(115)인 제 3 스토리지 전극과, 제 2 드레인 전극(168)의 연장부(170)인 제 4 스토리지 전극과, 제 3 및 제 4 스토리지 전극 사이에 위치하는 제 2 절연막(150)을 유전체층으로서 포함한다.Also, the storage capacitor Cst may further include a second storage capacitor Cst2. 5 and 6 , the second storage capacitor Cst2 includes a third storage electrode that is a conductive fifth region 115 of the first oxide semiconductor layer 110 , and a second drain electrode 168 . The fourth storage electrode, which is the extension portion 170 , and the second insulating layer 150 positioned between the third and fourth storage electrodes are included as dielectric layers.

본 발명의 제 1 실시예에 따른 유기발광다이오드 표시장치에서, 제 1 및 제 2 스토리지 캐패시터(Cst1, Cst2)는 제 1 산화물 반도체층(110)의 제 2 및 제 5 영역(112, 115)을 제 2 및 제 3 스토리지 전극으로 이용하기 때문에, 개구율 저하 없이 정전 용량을 최대화할 수 있다.In the organic light emitting diode display according to the first embodiment of the present invention, the first and second storage capacitors Cst1 and Cst2 form the second and fifth regions 112 and 115 of the first oxide semiconductor layer 110 . Since the second and third storage electrodes are used, the capacitance can be maximized without lowering the aperture ratio.

이때, 제 1 스토리지 캐패시터(Cst1)는 제 1 게이트 전극(142)의 연장부(146) 가장자리를 따라 형성되기 때문에, 제 1 스토리 전극(149)과 제 2 스토리지 전극(118)의 면적은 비교적 작다. 그러나, 제 1 스토리지 캐패시터(Cst1)의 유전체층인 제 1 게이트 절연막(130)이 비교적 작은 두께를 갖기 때문에, 제 1 스토리지 캐패시터(Cst1)는 충분한 정전 용량을 갖는다.In this case, since the first storage capacitor Cst1 is formed along the edge of the extension part 146 of the first gate electrode 142 , the areas of the first story electrode 149 and the second storage electrode 118 are relatively small. . However, since the first gate insulating layer 130 , which is the dielectric layer of the first storage capacitor Cst1 , has a relatively small thickness, the first storage capacitor Cst1 has sufficient capacitance.

즉, 제 2 스토리지 캐패시터(Cst1)는 제 3 및 제 4 스토리지 전극 사이의 제 2 절연막(150)을 유전체층으로 포함하는 반면, 제 1 스토리지 캐패시터(Cst1)는 제 1 및 제 2 스토리지 전극(149, 118) 사이의 제 1 절연막(130)을 유전체층으로 포함한다. 이때, 제 1 절연막(130)은 무기 절연물질로 이루어지고 제 1 두께를 가지며, 제 2 절연막(150)은 유기 절연물질로 이루어지고 제 1 두께보다 큰 제 2 두께를 갖는다. 따라서, 제 1 스토리지 캐패시터(Cst1)의 제 1 및 제 2 스토리지 전극(149, 118)의 면적이 제 2 스토리지 캐패시터(Cst2)의 제 3 및 제 4 스토리지 전극보다 작더라도, 제 1 스토리지 캐패시터(Cst1)는 제 2 스토리지 캐패시터(Cst2)와 유사한 정전 용량을 갖는다.That is, the second storage capacitor Cst1 includes the second insulating layer 150 between the third and fourth storage electrodes as a dielectric layer, while the first storage capacitor Cst1 includes the first and second storage electrodes 149, The first insulating film 130 between the 118 is included as a dielectric layer. In this case, the first insulating layer 130 is made of an inorganic insulating material and has a first thickness, and the second insulating layer 150 is made of an organic insulating material and has a second thickness greater than the first thickness. Accordingly, even if the areas of the first and second storage electrodes 149 and 118 of the first storage capacitor Cst1 are smaller than the third and fourth storage electrodes of the second storage capacitor Cst2, the first storage capacitor Cst1 ) has a capacitance similar to that of the second storage capacitor Cst2.

이에 대해 좀더 자세히 살펴보면, 제 1 절연막(130)은 산화실리콘 또는 질화실리콘과 같은 무기 절연물질로 이루어지며 제 1 두께는 100Å 내지 200Å 정도가 된다. 한편, 제 2 절연막(150)은 포토아크릴과 같은 유기 절연물질로 이루어지며 제 2 두께는 300Å 내지 600Å 정도가 된다. 여기서, 소스 및 드레인전극과 게이트전극이 중첩하게 되는 경우 그 기생용량을 최소화하고 하부에 위치하는 구성요소의 의해 발생하는 단차를 최소화하기 위해, 제 2 절연막(150)은 유기절연물질로 비교적 두껍게 형성된다.In more detail, the first insulating layer 130 is made of an inorganic insulating material such as silicon oxide or silicon nitride, and the first thickness is about 100 Å to 200 Å. Meanwhile, the second insulating layer 150 is made of an organic insulating material such as photoacrylic, and the second thickness is about 300 Å to 600 Å. Here, in order to minimize the parasitic capacitance when the source and drain electrodes and the gate electrode overlap and to minimize the step difference caused by the components located below, the second insulating layer 150 is formed to be relatively thick with an organic insulating material. do.

제 1 절연막(130)과 제 2 절연막(150)은 제 1 및 제 스토리지 캐패시터(Cst1, Cst2)의 유전체층 역할을 하게 되는데, 정전용량 C는 다음과 같은 식으로 나타낼 수 있다.The first insulating layer 130 and the second insulating layer 150 serve as dielectric layers of the first and first storage capacitors Cst1 and Cst2, and the capacitance C may be expressed as follows.

Figure 112014112164060-pat00001
Figure 112014112164060-pat00001

(ε는 유전율, A는 전극의 면적, d는 두 전극간 거리)?(ε is the permittivity, A is the area of the electrode, d is the distance between the two electrodes)?

즉, 스토리지 캐패시터의 정전용량(C)은 전극의 면적(A)과 전극 유전체층의 유전율(ε)에 비례하며, 두 전극간의 거리(d)에 반비례함을 알 수 있다. 전극의 면적(A)이 넓을수록, 두 전극 사이에 위치하는 유전체층의 유전율(ε)이 높을수록, 두 전극간 거리(d)가 가까울수록 더 큰 정전용량(C)을 갖게된다.That is, it can be seen that the capacitance (C) of the storage capacitor is proportional to the area (A) of the electrode and the dielectric constant (ε) of the electrode dielectric layer, and is inversely proportional to the distance (d) between the two electrodes. The larger the area (A) of the electrodes, the higher the dielectric constant (ε) of the dielectric layer positioned between the two electrodes, and the closer the distance (d) between the two electrodes is, the greater the capacitance C is.

제 1 두께(100Å 내지 200Å)를 갖는 제 1 절연막(130)을 포함하는 제 1 스토리지 캐패시터(Cst1)에서 제 1 및 제 2 전극(149, 118) 사이 거리는 제 2 두께((300Å 내지 600Å)를 갖는 제 2 절연막(150)을 포함하는 제 2 스토리지 캐패시터(Cst2)에서 제 3 및 제 4 전극 사이 거리의 1/3 정도이다. 따라서, 제 1 및 제 2 스토리지 캐패시터(Cst1, Cst2)의 면적이 동일하다고 가정하면, 제 1 스토리지 캐패시터(Cst1)의 정전 용량은 제 2 스토리지 캐패시터(Cst2)의 정정 용량의 3배 정도가 된다.The distance between the first and second electrodes 149 and 118 in the first storage capacitor Cst1 including the first insulating layer 130 having a first thickness (100 Å to 200 Å) is the second thickness (300 Å to 600 Å). It is about 1/3 of the distance between the third and fourth electrodes in the second storage capacitor Cst2 including the second insulating layer 150. Accordingly, the areas of the first and second storage capacitors Cst1 and Cst2 are Assuming the same, the capacitance of the first storage capacitor Cst1 is approximately three times the capacitance of the second storage capacitor Cst2.

따라서, 제 1 스토리지 캐패시터(Cst1)의 면적이 제 2 스토리지 캐패시터(Cst2)에 비해 작더라도, 제 1 스토리지 캐패시터(Cst1)는 충분한 정전 용량을 갖게 된다. 이에 따라, 개구율의 저하를 최소화하면서 충분한 정전 용량을 확보할 수 있다.Accordingly, even if the area of the first storage capacitor Cst1 is smaller than that of the second storage capacitor Cst2 , the first storage capacitor Cst1 has sufficient capacitance. Accordingly, it is possible to secure sufficient capacitance while minimizing a decrease in the aperture ratio.

다시 도 4a를 참조하면, 제 1 스토리지 캐패시터(Cst1)는 제 1 산화물 반도체층(110)의 일부에 형성되는데, 제 1 스토리지 캐패시터(Cst1)에 의해 구동 박막트랜지스터(Td)의 전류 패스(path)가 막히지 않도록 제 1 스토리지 전극(149)을 포함하는 제 1 게이트 전극(142)의 연장부(146)는 제 1 산화물 반도체층(110)을 가로지르지 않아야 한다. 즉, 구동 박막트랜지스터(Td)의 전류 패스(path)에 위치하는 제 1 게이트 전극(142)의 연장부(146)의 두 측면은 제 1 산화물 반도체층(110) 내측에 위치하여야 한다.Referring back to FIG. 4A , the first storage capacitor Cst1 is formed on a part of the first oxide semiconductor layer 110 , and the current path of the thin film transistor Td driven by the first storage capacitor Cst1 is The extension portion 146 of the first gate electrode 142 including the first storage electrode 149 should not cross the first oxide semiconductor layer 110 so as not to block the first oxide semiconductor layer 110 . That is, the two side surfaces of the extension part 146 of the first gate electrode 142 positioned in the current path of the driving thin film transistor Td should be positioned inside the first oxide semiconductor layer 110 .

예를 들어, 제 1 스토리지 캐패시터에서 발생될 수 있는 문제점을 설명하기 위한 평면도인 도 7에서 보여지는 바와 같이, 제 1 게이트 전극(142)의 연장부(146)의 일측면이 제 1 산화물 반도체층(110)의 외측으로 돌출되도록 제 1 산화물 반도체층(110)을 가로지르는 경우, 제 1 소스 전극(162)에서 제 1 드레인 전극(164)으로의 전류 흐름이 방해된다. 이 경우, 제 1 게이트 전극(142)의 연장부(146) 역시 제 1 게이트 전극(142)으로 작용하고, 제 1 산화물 반도체층(110)의 제 2 영역(112)은 채널이 된다. 따라서, 원하는 채널 폭을 얻을 수 없고, 구동 박막트랜지스터(Td)의 특성이 변화된다.For example, as shown in FIG. 7 , which is a plan view for explaining a problem that may occur in the first storage capacitor, one side of the extension 146 of the first gate electrode 142 is the first oxide semiconductor layer. When crossing the first oxide semiconductor layer 110 so as to protrude outward of 110 , the flow of current from the first source electrode 162 to the first drain electrode 164 is hindered. In this case, the extension 146 of the first gate electrode 142 also serves as the first gate electrode 142 , and the second region 112 of the first oxide semiconductor layer 110 becomes a channel. Accordingly, a desired channel width cannot be obtained, and the characteristics of the driving thin film transistor Td are changed.

이러한 문제의 발생을 방지하기 위해서는, 제 1 스토리지 전극(149)을 포함하는 제 1 게이트 전극(142)의 연장부(146)는 제 1 산화물 반도체층(110)을 가로지르지 않아야 한다. In order to prevent such a problem from occurring, the extension 146 of the first gate electrode 142 including the first storage electrode 149 should not cross the first oxide semiconductor layer 110 .

다시 말해, 제 1 산화물 반도체층(110)을 따라 제 1 소스 전극(162)과 제 1 드레인 전극(164)을 연결하는 제 1 방향과 교차하는 제 2 방향에 대하여 제 1 산화물 반도체층(110)의 제 2 영역(112)은 제 1 길이(d1)를 가지며, 제 1 게이트 전극(142)의 연장부(146), 즉 제 1 스토리지 전극(149)과 상기 제 2 영역(112)의 중첩 영역은 제 2 방향에 대하여 제 1 길이(d1)보다 작은 제 2 길이(d2)를 갖도록 구성된다.In other words, the first oxide semiconductor layer 110 with respect to a second direction crossing the first direction connecting the first source electrode 162 and the first drain electrode 164 along the first oxide semiconductor layer 110 . The second region 112 of , has a first length d1 , and the extension 146 of the first gate electrode 142 , that is, an overlapping region between the first storage electrode 149 and the second region 112 . is configured to have a second length d2 less than the first length d1 with respect to the second direction.

도 7에서와 같이, 제 2 영역(112)의 제 3 길이(d3)와 제 1 스토리지 전극(149)과 상기 제 2 영역(112)의 중첩 영역의 제 4 길이(d4)가 같은 경우, 제 1 소스 전극(162)으로부터 제 1 드레인 전극(164)으로의 전류 패스가 차단되어 구동 박막트랜지스터(Td)의 특성이 저하된다.
As shown in FIG. 7 , when the third length d3 of the second region 112 and the fourth length d4 of the overlapping region of the first storage electrode 149 and the second region 112 are the same, the second Since the current path from the first source electrode 162 to the first drain electrode 164 is blocked, the characteristics of the driving thin film transistor Td are deteriorated.

도 8a 내지 도 8d는 본 발명의 제 1 실시예에 따른 유기발광다이오드 표시장치의 제 1 스토리지 캐패시터의 제조 공정을 보여주는 단면도이다. 8A to 8D are cross-sectional views illustrating a manufacturing process of a first storage capacitor of an organic light emitting diode display according to a first exemplary embodiment of the present invention.

도 8a에 도시된 바와 같이, 기판(101) 상에 산화물 반도체 물질을 증착하고 마스크 공정에 의해 패턴함으로써, 제 1 산화물 반도체층(도 5의 110)의 제 2 영역(112)을 형성한다. 예를 들어, 상기 산화물 반도체 물질은 인듐-갈륨-징크-옥사이드(indium-gallium-zinc-oxide, IGZO), 인듐-틴-징크-옥사이드(indium-tin-zinc-oxide, ITZO), 인듐-징크-옥사이드(indium-zinc-oxide, IZO), 인듐-갈륨-옥사이드(indium-gallium-oxide, IGO), 인듐-알루미늄-징크-옥사이드(indium-aluminum-zinc-oxide, IAZO) 중 어느 하나일 수 있다.As shown in FIG. 8A , the second region 112 of the first oxide semiconductor layer ( 110 of FIG. 5 ) is formed by depositing an oxide semiconductor material on the substrate 101 and patterning it by a mask process. For example, the oxide semiconductor material is indium-gallium-zinc-oxide (IGZO), indium-tin-zinc-oxide (ITZO), indium-zinc -Oxide (indium-zinc-oxide, IZO), indium-gallium-oxide (indium-gallium-oxide, IGO), indium-aluminum-zinc-oxide (indium-aluminum-zinc-oxide, IAZO) can be any one have.

다음, 도 8b에 도시된 바와 같이, 제 1 산화물 반도체층(110)의 제 2 영역(112) 상에 무기 절연물질층(132)과 금속 물질층(134)을 순차 적층하고, 제 1 게이트 전극(도 5의 142)의 연장부(도 5의 146)에 대응하여 포토레지스트 패턴(190)을 형성한다. 이때, 무기 절연물질층(132)은 산화실리콘 또는 질화실리콘과 같은 무기 절연물질로 이루어진다.Next, as shown in FIG. 8B , an inorganic insulating material layer 132 and a metal material layer 134 are sequentially stacked on the second region 112 of the first oxide semiconductor layer 110 , and the first gate electrode A photoresist pattern 190 is formed corresponding to the extension ( 146 of FIG. 5 ) of ( 142 of FIG. 5 ). In this case, the inorganic insulating material layer 132 is made of an inorganic insulating material such as silicon oxide or silicon nitride.

다음, 도 8c에 도시된 바와 같이, 포토레지스트 패턴(190)을 식각 마스크로 하여 무기 절연물질층(도 8b의 132)과 금속 물질층(도 8b의 134)을 식각함으로써, 제 1 게이트 전극(도 5의 142)의 연장부(146)과 제 1 절연막(130)을 형성한다.Next, as shown in FIG. 8C, by etching the inorganic insulating material layer (132 in FIG. 8B) and the metal material layer (134 in FIG. 8B) using the photoresist pattern 190 as an etching mask, the first gate electrode ( The extension 146 of 142 of FIG. 5 and the first insulating layer 130 are formed.

다음, 도 8d에 도시된 바와 같이, 포토레지스트 패턴(190), 제 1 게이트 전극(도 5의 142)의 연장부(146), 제 1 절연막(130) 중 적어도 어느 하나를 블로킹 마스크로 하여 플라즈마 공정을 진행함으로서, 제 1 산화물 반도체층(110)을 환원시킨다. 이때, 플라즈마 공정은 육불화황(sulfur hexafluoride, SF6) 또는 사불화탄소(carbon tetrafluoride, CF4) 가스를 이용할 수 있다. 이때, 포토레지스트 패턴(190)이 제거된 후, 플라즈마 공정이 진행될 수도 있다.Next, as shown in FIG. 8D , using at least one of the photoresist pattern 190 , the extension portion 146 of the first gate electrode ( 142 in FIG. 5 ), and the first insulating layer 130 as a blocking mask, plasma By performing the process, the first oxide semiconductor layer 110 is reduced. In this case, the plasma process may use sulfur hexafluoride (SF6) or carbon tetrafluoride (CF4) gas. In this case, after the photoresist pattern 190 is removed, a plasma process may be performed.

플라즈마 공정에 의해 제 1 산화물 반도체층(110)이 환원되어야 하기 때문에, 제 1 절연막(130)은 제 1 게이트 전극(도 5의 142)의 연장부(146)와 동일 형상을 가져야 한다. 즉, 제 1 절연막(130)은 제 1 게이트 전극(도 5의 142)의 연장부(146)와 동일하게 섬 형상을 갖는다.Since the first oxide semiconductor layer 110 must be reduced by the plasma process, the first insulating layer 130 must have the same shape as the extension 146 of the first gate electrode ( 142 in FIG. 5 ). That is, the first insulating layer 130 has the same island shape as the extension portion 146 of the first gate electrode ( 142 in FIG. 5 ).

플라즈마 공정에 의해 제 1 산화물 반도체층(110)이 환원됨으로써, 제 1 게이트 전극(도 5의 142)의 연장부(146) 외측에 위치하는 제 1 산화물 반도체층(110)은 도체 특성을 갖게 된다. 이때, 제 1 게이트 전극(도 5의 142)의 연장부(146) 가장자리 내측 일부도 플라즈마 공정의 가스에 의해 환원된다. 즉, 플라즈마 공정에 의해 제 1 산화물 반도체층(110)의 제 2 영역(112)은 환원되지 않은 중앙 영역(112a)과 환원되어 도체 특성을 갖는 가장자리 영역(112b)으로 나뉘게 되고, 가장자리 영역(112b)은 제 2 스토리지 전극(도 4b의 118)이 된다.As the first oxide semiconductor layer 110 is reduced by the plasma process, the first oxide semiconductor layer 110 positioned outside the extension 146 of the first gate electrode ( 142 in FIG. 5 ) has a conductor characteristic. . At this time, a portion of the inner edge of the extension 146 of the first gate electrode ( 142 in FIG. 5 ) is also reduced by the gas of the plasma process. That is, by the plasma process, the second region 112 of the first oxide semiconductor layer 110 is divided into an unreduced central region 112a and a reduced edge region 112b having conductor characteristics, and the edge region 112b. ) becomes the second storage electrode (118 in FIG. 4B ).

따라서, 제 1 절연막(130)만을 유전체층으로 포함하는 제 1 스토리지 캐패시터(Cst1)를 형성할 수 있으며, 전술한 바와 같이 개구율 저하를 최소화하면서 충분한 정전 용량을 얻을 수 있다.
Accordingly, the first storage capacitor Cst1 including only the first insulating layer 130 as a dielectric layer may be formed, and sufficient capacitance may be obtained while minimizing the decrease in the aperture ratio as described above.

도 9는 본 발명의 제 2 실시예에 따른 유기발광다이오드 표시장치의 화소영역의 일부를 개략적으로 도시한 평면도이고, 도 10은 도 9의 제 3 스토리지 캐패시터를 보여주는 평면도이며, 도 11은 도 9의 XI-XI'선을 따라 절단한 단면도이다.9 is a plan view schematically illustrating a part of a pixel region of an organic light emitting diode display according to a second exemplary embodiment of the present invention, FIG. 10 is a plan view showing the third storage capacitor of FIG. 9, and FIG. 11 is FIG. It is a cross-sectional view cut along the XI-XI' line.

도 9 내지 도 11에 도시된 바와 같이, 본 발명의 제 2 실시예에 따른 유기발광다이오드 표시장치에서는, 게이트 배선(GL)과 데이터 배선(DL)이 교차하여 화소영역을 정의하고 있다. 또한, 파워 배선(VDD)이 데이터 배선(DL)과 평행하게 이격하여 게이트 배선(GL)과 교차하고 있으며, 기준 배선(RL)이 게이트 배선(GL)과 평행하게 이격하여 데이터 배선(DL) 및 파워 배선(VDD)과 교차하고 있다.9 to 11 , in the organic light emitting diode display according to the second exemplary embodiment of the present invention, the gate line GL and the data line DL intersect to define a pixel area. In addition, the power line VDD is spaced apart from the data line DL in parallel to intersect the gate line GL, and the reference line RL is spaced apart from the gate line GL in parallel to the data line DL and It intersects with the power wiring (VDD).

각 화소영역에는 스위칭 박막트랜지스터(도 2의 Ts)와, 구동 박막트랜지스터(도 2의 Td)와, 기준 박막트랜지스터(도 2의 Tr)와, 스토리지 캐패시터(Cst)와, 발광다이오드(도 2의 E)가 형성된다.In each pixel area, a switching thin film transistor (Ts in FIG. 2), a driving thin film transistor (Td in FIG. 2), a reference thin film transistor (Tr in FIG. 2), a storage capacitor (Cst), and a light emitting diode (in FIG. 2) E) is formed.

구동 박막트랜지스터(Td)는 제 1 산화물 반도체층(210)과, 제 1 게이트 전극(242)과, 제 1 소스 전극(262)과, 제 1 드레인 전극(264)을 포함하고, 스위칭 박막트랜지스터(Ts)는 제 2 산화물 반도체층(220)과, 제 2 게이트 전극(244)과, 제 2 소스 전극(266)과, 제 2 드레인 전극(268)을 포함한다.The driving thin film transistor Td includes a first oxide semiconductor layer 210 , a first gate electrode 242 , a first source electrode 262 , and a first drain electrode 264 , and a switching thin film transistor ( Ts) includes a second oxide semiconductor layer 220 , a second gate electrode 244 , a second source electrode 266 , and a second drain electrode 268 .

제 1 산화물 반도체층(210)의 제 1 영역(미도시)은 제 1 게이트 전극(242)과 중첩하여 채널(channel)을 이루게 되고, 제 1 소스 전극(262)과 제 1 드레인 전극(264)은 제 1 산화물 반도체층(210)의 제 1 영역(미도시)의 양 측에 위치하는 제 3 및 제 4 영역(미도시)과 접촉한다. 이때, 제 3 및 제 4 영역(미도시)의 산화물 반도체 물질은 환원되어 도체 특성을 갖는다.A first region (not shown) of the first oxide semiconductor layer 210 overlaps the first gate electrode 242 to form a channel, and a first source electrode 262 and a first drain electrode 264 are formed. is in contact with the third and fourth regions (not shown) positioned on both sides of the first region (not shown) of the first oxide semiconductor layer 210 . At this time, the oxide semiconductor material of the third and fourth regions (not shown) is reduced to have conductor characteristics.

즉, 제 1 산화물 반도체층(210)의 제 1 영역(미도시) 상에 제 1 절연막(230)과 제 1 게이트 전극(242)이 적층되고, 제 1 산화물 반도체층(210)의 제 3 및 제 4 영역(미도시)을 각각 노출하는 제 1 및 제 2 반도체층 콘택홀(251, 252)을 갖는 제 2 절연막(250)이 제 1 게이트 전극(242)을 덮으며 형성된다. 제 1 소스 전극(262)과 제 1 드레인 전극(264)은 제 2 절연막(250) 상에 형성되며 제 1 및 제 2 반도체층 콘택홀(251, 252)을 통해 제 1 산화물 반도체층(210)의 제 3 및 제 4 영역(미도시) 각각과 접촉한다. 이때, 제 1 산화물 반도체층(210)의 제 3 및 제 4 영역(미도시) 각각은 제 1 절연막(230)과 제 1 게이트 전극(242) 형성 공정에서 플라즈마 처리에 의해 환원됨으로써, 도체화된다. 제 1 절연막(230)은 게이트 절연막이고, 제 2 절연막(250)은 층간 절연막일 수 있다.That is, the first insulating layer 230 and the first gate electrode 242 are stacked on the first region (not shown) of the first oxide semiconductor layer 210 , and the third and A second insulating layer 250 having first and second semiconductor layer contact holes 251 and 252 respectively exposing a fourth region (not shown) is formed to cover the first gate electrode 242 . The first source electrode 262 and the first drain electrode 264 are formed on the second insulating layer 250 and the first oxide semiconductor layer 210 through the first and second semiconductor layer contact holes 251 and 252. in contact with each of the third and fourth regions (not shown) of At this time, each of the third and fourth regions (not shown) of the first oxide semiconductor layer 210 is reduced by plasma treatment in the process of forming the first insulating film 230 and the first gate electrode 242 to become conductive. . The first insulating layer 230 may be a gate insulating layer, and the second insulating layer 250 may be an interlayer insulating layer.

또한, 제 2 산화물 반도체층(220)의 제 1 영역(미도시)은 제 2 게이트 전극(244)과 중첩하여 채널(channel)을 이루게 되고, 제 2 소스 전극(266)과 제 2 드레인 전극(268)은 제 2 산화물 반도체층(220)의 제 1 영역(미도시)의 양 측에 위치하는 제 2 및 제 3 영역(미도시)과 접촉한다. 이때, 제 2 및 제 3 영역(미도시)의 산화물 반도체 물질은 환원되어 도체 특성을 갖는다.In addition, the first region (not shown) of the second oxide semiconductor layer 220 overlaps the second gate electrode 244 to form a channel, and the second source electrode 266 and the second drain electrode ( 268 is in contact with second and third regions (not shown) positioned on both sides of the first region (not shown) of the second oxide semiconductor layer 220 . At this time, the oxide semiconductor material of the second and third regions (not shown) is reduced to have conductor characteristics.

즉, 제 2 산화물 반도체층(220)의 제 1 영역(미도시) 상에 제 1 절연막(230)과 제 2 게이트 전극(244)이 적층되고, 제 2 산화물 반도체층(220)의 제 2 및 제 3 영역(미도시)을 각각 노출하는 제 3 및 제 4 반도체층 콘택홀(253, 254)을 갖는 제 2 절연막(250)이 제 2 게이트 전극(244)을 덮으며 형성된다. 제 2 소스 전극(266)과 제 2 드레인 전극(268)은 제 2 절연막(250) 상에 형성되며 제 3 및 제 4 반도체층 콘택홀(253, 254)을 통해 제 2 산화물 반도체층(220)의 제 2 및 제 3 영역(222, 223) 각각과 접촉한다. 이때, 제 2 산화물 반도체층(220)의 제 2 및 제 3 영역(미도시) 각각은 제 1 절연막(230)과 제 2 게이트 전극(244) 형성 공정에서 플라즈마 처리에 의해 환원됨으로써, 도체화된다.That is, the first insulating layer 230 and the second gate electrode 244 are stacked on the first region (not shown) of the second oxide semiconductor layer 220 , and the second and second layers of the second oxide semiconductor layer 220 and A second insulating layer 250 having third and fourth semiconductor layer contact holes 253 and 254 exposing a third region (not shown), respectively, is formed to cover the second gate electrode 244 . The second source electrode 266 and the second drain electrode 268 are formed on the second insulating layer 250 and the second oxide semiconductor layer 220 through the third and fourth semiconductor layer contact holes 253 and 254 . in contact with each of the second and third regions 222 and 223 of At this time, each of the second and third regions (not shown) of the second oxide semiconductor layer 220 is reduced by plasma treatment in the process of forming the first insulating layer 230 and the second gate electrode 244 to become conductive. .

기준 박막트랜지스터(Tr)는 제 3 산화물 반도체층(미도시)과, 제 3 게이트 전극(248)과, 제 3 소스 전극(272)과, 제 3 드레인 전극(274)을 포함한다. 도 9 에서 기준 박막트랜지스터(Tr)의 제 3 드레인 전극(274)과 구동 박막트랜지스터(Td)의 제 1 드레인 전극(264)이 동일한 구성으로 보여지고 있으나, 이들은 서로 이격되어 형성되고 연결 패턴을 통해 서로 전기적으로 연결될 수 있다. 이 경우, 제 3 산화물 반도체층과 제 1 산화물 반도체층(210) 역시 서로 이격되어 형성될 수 있다.The reference thin film transistor Tr includes a third oxide semiconductor layer (not shown), a third gate electrode 248 , a third source electrode 272 , and a third drain electrode 274 . In FIG. 9 , the third drain electrode 274 of the reference thin film transistor Tr and the first drain electrode 264 of the driving thin film transistor Td are shown to have the same configuration, but they are formed spaced apart from each other and are formed through a connection pattern. may be electrically connected to each other. In this case, the third oxide semiconductor layer and the first oxide semiconductor layer 210 may also be formed to be spaced apart from each other.

제 1 산화물 반도체층(210)의 제 6 영역(미도시)은 제 3 게이트 전극(248)과 중첩하여 채널(channel)을 이루게 되고, 제 3 소스 전극(272)과 제 3 드레인 전극(274)은 제 1 산화물 반도체층(210)의 제 6 영역(미도시)의 양 측에 위치하는 제 4 및 제 7 영역(미도시)과 접촉한다. 제 3 소스 전극(272)의 일단은 제 5 반도체층 콘택홀(256)을 통해 제 1 산화물 반도체층(210)과 접촉하고, 제 3 소스 전극(272)의 타단은 기준배선 콘택홀(257)을 통해 기준배선(RL)과 접촉한다. 이때, 제 4 및 제 7 영역(미도시)의 산화물 반도체 물질은 환원되어 도체 특성을 갖는다.A sixth region (not shown) of the first oxide semiconductor layer 210 overlaps the third gate electrode 248 to form a channel, and a third source electrode 272 and a third drain electrode 274 are formed. is in contact with fourth and seventh regions (not shown) positioned on both sides of the sixth region (not shown) of the first oxide semiconductor layer 210 . One end of the third source electrode 272 contacts the first oxide semiconductor layer 210 through the fifth semiconductor layer contact hole 256 , and the other end of the third source electrode 272 has a reference wiring contact hole 257 . It is in contact with the reference wiring (RL) through At this time, the oxide semiconductor material of the fourth and seventh regions (not shown) is reduced to have conductor characteristics.

스위칭 박막트랜지스터(Ts)는 게이트 배선(GL)과 게이트 배선(DL)에 전기적으로 연결되며, 이들의 교차 지점에 위치한다. 즉, 스위칭 박막트랜지스터(Ts)의 제 2 게이트 전극(244)은 게이트 배선(GL)에 연결되고, 스위칭 박막트랜지스터(Ts)의 제 2 소스 전극(266) 데이터 배선(DL)에 연결된다.The switching thin film transistor Ts is electrically connected to the gate line GL and the gate line DL, and is positioned at an intersection point thereof. That is, the second gate electrode 244 of the switching thin film transistor Ts is connected to the gate line GL, and the second source electrode 266 of the switching thin film transistor Ts is connected to the data line DL.

구동 박막트랜지스터(Td)의 제 1 게이트 전극(242)은 스위칭 박막트랜지스터(Ts)의 제 2 드레인 전극(268)에 전기적으로 연결된다. 즉, 스위칭 박막트랜지스터(Ts)의 제 2 드레인 전극(268)으로부터 연장되는 연장부(270)와 구동 박막트랜지스터(Td)의 제 1 게이트 전극(242) 게이트 콘택홀(255)를 통해 접촉함으로써, 구동 박막트랜지스터(Td)의 제 1 게이트 전극(242)은 스위칭 박막트랜지스터(Ts)의 제 2 드레인 전극(268)에 전기적으로 연결된다. 또한, 구동 박막트랜지스터(Td)의 제 1 소스 전극(262)은 소스 콘택홀(251)을 통해 파워 배선(VDD)에 연결되고, 구동 박막트랜지스터(Td)의 제 1 드레인 전극(264)은 기준 박막트랜지스터(Tr)의 제 3 드레인 전극(274)과 연결된다. 도 9에서는, 구동 박막트랜지스터(Td)와 기준 박막트랜지스터(Tr)가 드레인 전극을 공유하는 것이 보여지고 있으나, 이와 달리 구동 박막트랜지스터(Td)의 제 1 드레인 전극(264)과 기준 박막트랜지스터(Tr)의 제 3 드레인 전극(274)은 서로 이격되며 형성되고 서로 전기적으로 연결될 수 있다.The first gate electrode 242 of the driving thin film transistor Td is electrically connected to the second drain electrode 268 of the switching thin film transistor Ts. That is, by contacting the extension 270 extending from the second drain electrode 268 of the switching thin film transistor Ts and the first gate electrode 242 of the driving thin film transistor Td through the gate contact hole 255, The first gate electrode 242 of the driving thin film transistor Td is electrically connected to the second drain electrode 268 of the switching thin film transistor Ts. In addition, the first source electrode 262 of the driving thin film transistor Td is connected to the power wiring VDD through the source contact hole 251 , and the first drain electrode 264 of the driving thin film transistor Td is the reference It is connected to the third drain electrode 274 of the thin film transistor Tr. In FIG. 9 , it is shown that the driving thin film transistor Td and the reference thin film transistor Tr share a drain electrode, but unlike the first drain electrode 264 of the driving thin film transistor Td and the reference thin film transistor Tr ), the third drain electrodes 274 may be formed to be spaced apart from each other, and may be electrically connected to each other.

기준 박막트랜지스터(Tr)의 제 3 게이트 전극(248)은 게이터 배선(GL)에 연결되고, 기준 박막트랜지스터(Tr)의 제 3 소스 전극(272)은 기준 배선(RL)에 연결된다.The third gate electrode 248 of the reference thin film transistor Tr is connected to the gate line GL, and the third source electrode 272 of the reference thin film transistor Tr is connected to the reference line RL.

발광다이오드(E)는 구동 박막트랜지스터(Td)의 제 1 드레인 전극(264)에 연결되며, 애노드와, 유기발광층과, 캐소드를 포함할 수 있다. 예를 들어, 발광다이오드(E)의 애노드가 구동 박막트랜지스터(Td)의 제 1 드레인 전극(264)에 연결될 수 있다. 본 발명에서, 유기발광다이오드 표시장치는, 유기발광층으로부터의 빛이 애노드와 기판(201)을 통과하여 영상을 표시하는 하부 발광(bottom-emission) 방식이거나, 유기발광층으로부터의 빛이 캐소드를 통과하여 영상을 표시하는 상부 발광(top-emission) 방식일 수 있다.The light emitting diode E is connected to the first drain electrode 264 of the driving thin film transistor Td, and may include an anode, an organic light emitting layer, and a cathode. For example, the anode of the light emitting diode E may be connected to the first drain electrode 264 of the driving thin film transistor Td. In the present invention, the organic light emitting diode display device is a bottom-emission method in which light from the organic light emitting layer passes through the anode and the substrate 201 to display an image, or light from the organic light emitting layer passes through the cathode It may be a top-emission method for displaying an image.

발광다이오드(E)는 구동 박막트랜지스터(Td)가 형성되는 기판(201)에 형성되거나, 기판(201)과 마주하는 대향 기판(counter substrate)에 형성될 수 있다.The light emitting diode E may be formed on the substrate 201 on which the driving thin film transistor Td is formed, or may be formed on a counter substrate facing the substrate 201 .

스토리지 캐패시터(Cst)는 제 1 스토리지 캐패시터(Cst1)를 포함한다. 제 1 스토리지 캐패시터(Cst1)는 제 1 산화물 반도체층(210)의 일부와 제 1 게이트 전극(242)의 제 1 연장부(246)가 중첩하여 형성된다.The storage capacitor Cst includes a first storage capacitor Cst1. The first storage capacitor Cst1 is formed by overlapping a portion of the first oxide semiconductor layer 210 and the first extension portion 246 of the first gate electrode 242 .

제 1 스토리지 캐패시터(Cst1)는 제 1 게이트 전극(242)의 제 1 연장부(246) 가장자리 부분인 제 1 스토리지 전극(미도시)과, 제 1 게이트 전극(242)의 제 1 연장부(246)와 중첩하는 제 1 산화물 반도체층(210)의 제 2 영역(미도시) 가장자리인 제 2 스토리지 전극(미도시)을 포함한다. 제 1 산화물 반도체층(210)은 제 1 게이트 전극(242)의 제 1 연장부(246) 형성 공정에서 플라즈마 처리에 의해 환원되는데, 제 1 게이트 전극(242)의 제 1 연장부(246)가 블로킹 마스크로 이용되기 때문에 제 1 산화물 반도체층(210)의 제 2 영역(미도시) 가장자리만이 환원되어 도체화된다. 즉, 제 1 산화물 반도체층(210)의 제 2 영역(미도시) 중앙부는 제 1 게이트 전극(242)의 제 1 연장부(246) 및 제 1 절연막(230)에 의해 가려져 있기 때문에 도체화되지 않는다. The first storage capacitor Cst1 includes a first storage electrode (not shown) that is an edge portion of the first extension 246 of the first gate electrode 242 , and the first extension 246 of the first gate electrode 242 . ) and a second storage electrode (not shown) that is an edge of a second region (not shown) of the first oxide semiconductor layer 210 . The first oxide semiconductor layer 210 is reduced by plasma treatment in the process of forming the first extension portion 246 of the first gate electrode 242 , wherein the first extension portion 246 of the first gate electrode 242 is Since it is used as a blocking mask, only the edge of the second region (not shown) of the first oxide semiconductor layer 210 is reduced to form a conductor. That is, since the central portion of the second region (not shown) of the first oxide semiconductor layer 210 is covered by the first extension portion 246 of the first gate electrode 242 and the first insulating film 230 , it is not conductive. does not

이때, 제 2 스토리지 전극(미도시)은 제 1 게이트 전극(242)의 제 1 연장부(246) 가장자리 끝단으로부터 약 1.5㎛의 폭을 갖도록 형성된다.In this case, the second storage electrode (not shown) is formed to have a width of about 1.5 μm from the edge end of the first extension part 246 of the first gate electrode 242 .

따라서, 제 1 게이트 전극(242)의 제 1 연장부(246) 가장자리인 제 1 스토리지 전극(미도시)과, 제 1 스토리 전극(미도시)과 중첩하는 제 1 산화물 반도체층(210)의 제 2 영역(미도시) 가장자리인 제 2 스토리지 전극(미도시)과, 이들 사이에 위치하는 제 1 절연막(230)은 제 1 스토리지 캐패시터(Cst1)를 구성한다.Accordingly, the first storage electrode (not shown), which is the edge of the first extension portion 246 of the first gate electrode 242 , and the first oxide semiconductor layer 210 overlapping the first story electrode (not shown) The second storage electrode (not shown), which is an edge of the second region (not shown), and the first insulating layer 230 positioned therebetween constitute the first storage capacitor Cst1.

또한, 스토리지 캐패시터(Cst)는 제 2 스토리지 캐패시터(Cst2)를 더 포함할 수 있다. 제 2 스토리지 캐패시터(Cst2)는 제 1 산화물 반도체층(210) 중 도체화된 제 5 영역(미도시)인 제 3 스토리지 전극과, 제 2 드레인 전극(268)의 연장부(270)인 제 4 스토리지 전극과, 제 3 및 제 4 스토리지 전극 사이에 위치하는 제 2 절연막(250)을 유전체층으로서 포함한다.Also, the storage capacitor Cst may further include a second storage capacitor Cst2. The second storage capacitor Cst2 includes a third storage electrode that is a fifth conductive region (not shown) of the first oxide semiconductor layer 210 , and a fourth storage electrode that is an extension 270 of the second drain electrode 268 . The storage electrode and the second insulating layer 250 positioned between the third and fourth storage electrodes are included as a dielectric layer.

또한, 스토리지 캐패시터(Cst)는 제 3 스토리지 캐패시터(Cst3)를 더 포함한다. 제 3 스토리지 캐패시터(Cst3)는 제 1 산화물 반도체층(210)의 일부와 제 1 게이트 전극(242)의 제 2 연장부(247)가 중첩하여 형성된다.In addition, the storage capacitor Cst further includes a third storage capacitor Cst3. The third storage capacitor Cst3 is formed by overlapping a portion of the first oxide semiconductor layer 210 and the second extension portion 247 of the first gate electrode 242 .

즉, 제 3 스토리지 캐패시터(Cst3)는 제 1 게이트 전극(242)의 제 2 연장부(247) 가장자리 부분인 제 5 스토리지 전극(282)과, 제 1 게이트 전극(242)의 제 2 연장부(247)와 중첩하는 제 1 산화물 반도체층(210)의 가장자리인 제 6 스토리지 전극(284)을 포함한다. 제 1 산화물 반도체층(210)은 제 1 게이트 전극(242)의 제 2 연장부(247) 형성 공정에서 플라즈마 처리에 의해 환원되는데, 제 1 게이트 전극(242)의 제 2 연장부(247)가 블로킹 마스크로 이용되기 때문에 제 1 산화물 반도체층(210)의 가장자리만이 환원되어 도체화된다. 즉, 제 1 게이트 전극(242)의 제 2 연장부(247)와 중첩하는 제 1 산화물 반도체층(210)의 중앙부는 제 1 게이트 전극(242)의 제 2 연장부(247)및 제 1 절연막(230)에 의해 가려져 있기 때문에 도체화되지 않는다. That is, the third storage capacitor Cst3 includes the fifth storage electrode 282 that is the edge portion of the second extension 247 of the first gate electrode 242 and the second extension of the first gate electrode 242 ( and a sixth storage electrode 284 that is an edge of the first oxide semiconductor layer 210 overlapping the 247 . The first oxide semiconductor layer 210 is reduced by plasma treatment in the process of forming the second extension portion 247 of the first gate electrode 242 , and the second extension portion 247 of the first gate electrode 242 is Since it is used as a blocking mask, only the edge of the first oxide semiconductor layer 210 is reduced to form a conductor. That is, the central portion of the first oxide semiconductor layer 210 overlapping the second extension portion 247 of the first gate electrode 242 includes the second extension portion 247 of the first gate electrode 242 and the first insulating layer. It is not conductive because it is obscured by (230).

이때, 제 6 스토리지 전극(284)은 제 1 게이트 전극(242)의 제 2 연장부(247)가장자리 끝단으로부터 약 1.5㎛의 폭을 갖도록 형성된다.In this case, the sixth storage electrode 284 is formed to have a width of about 1.5 μm from the end of the edge of the second extension portion 247 of the first gate electrode 242 .

따라서, 제 1 게이트 전극(242)의 제 2 연장부(247) 가장자리인 제 5 스토리지 전극(282)과, 제 5 스토리 전극(282)과 중첩하는 제 1 산화물 반도체층(210)의 가장자리인 제 6 스토리지 전극(284)과, 이들 사이에 위치하는 제 1 절연막(230)은 제 3 스토리지 캐패시터(Cst3)를 구성한다.Accordingly, the fifth storage electrode 282 that is the edge of the second extension 247 of the first gate electrode 242 and the fifth storage electrode 282 that is the edge of the first oxide semiconductor layer 210 overlapping the fifth story electrode 282 The 6 storage electrode 284 and the first insulating layer 230 interposed therebetween constitute the third storage capacitor Cst3 .

본 발명의 제 2 실시예에 따른 유기발광다이오드 표시장치에서, 제 1 내지 제 3 스토리지 캐패시터(Cst1, Cst2, Cst3)는 제 1 산화물 반도체층(210)의 일부를 제 2, 제 3 및 제 6 스토리지 전극으로 이용하기 때문에, 개구율 저하 없이 정전 용량을 최대화할 수 있다.In the organic light emitting diode display according to the second embodiment of the present invention, the first to third storage capacitors Cst1 , Cst2 , and Cst3 may form a portion of the first oxide semiconductor layer 210 with the second, third and sixth storage capacitors Cst1 , Cst2 , and Cst3 . Since it is used as a storage electrode, the capacitance can be maximized without lowering the aperture ratio.

이때, 제 1 스토리지 캐패시터(Cst1)와 제 3 스토리지 캐패시터(Cst3) 각각은 제 1 게이트 전극(242)의 제 1 및 제 2 연장부(246, 247) 가장자리를 따라 형성되기 때문에, 제 1 스토리지 캐패시터(Cst1)와 제 3 스토리지 캐패시터(Cst3) 각각의 면적은 비교적 작다. 그러나, 제 1 게이트 절연막(230)이 비교적 작은 두께를 갖기 때문에, 제 1 스토리지 캐패시터(Cst1) 및 제 3 스토리지 캐패시터(Cst3)는 충분한 정전 용량을 갖는다.In this case, since each of the first storage capacitor Cst1 and the third storage capacitor Cst3 is formed along the edges of the first and second extension portions 246 and 247 of the first gate electrode 242 , the first storage capacitor Areas of Cst1 and the third storage capacitor Cst3 are relatively small. However, since the first gate insulating layer 230 has a relatively small thickness, the first storage capacitor Cst1 and the third storage capacitor Cst3 have sufficient capacitance.

즉, 제 1 스토리지 캐패시터(Cst1) 및 제 3 스토리지 캐패시터(Cst3)는 제 1 절연막(130)을 유전체층으로 포함하는데, 제 1 절연막(130)은 무기 절연물질로 이루어지고 비교적 얇은 두께를 갖는다. 따라서, 제 1 스토리지 캐패시터(Cst1) 및 제 3 스토리지 캐패시터(Cst3)의 면적이 비교적 작더라도, 충분한 정전 용량을 얻을 수 있다.That is, the first storage capacitor Cst1 and the third storage capacitor Cst3 include the first insulating layer 130 as a dielectric layer, and the first insulating layer 130 is made of an inorganic insulating material and has a relatively thin thickness. Accordingly, even if the areas of the first storage capacitor Cst1 and the third storage capacitor Cst3 are relatively small, sufficient capacitance can be obtained.

전술한 바와 같이, 본 발명의 유기발광다이오드 표시장치에서는, 상부 스토리지 전극을 블로킹 마스크로 하여 하부의 산화물 반도체층이 환원되고, 산화물 반도체층의 환원된 부분이 하부 스토리지 전극으로 이용되기 때문에, 별도의 하부 전극을 형성할 필요가 없다. 따라서, 유기발광다이오드 표시장치의 개구율 감소 없이 정전 용량을 늘릴 수 있다.As described above, in the organic light emitting diode display device of the present invention, the lower oxide semiconductor layer is reduced by using the upper storage electrode as a blocking mask, and the reduced portion of the oxide semiconductor layer is used as the lower storage electrode. There is no need to form a lower electrode. Accordingly, the capacitance can be increased without reducing the aperture ratio of the organic light emitting diode display.

또한, 제 1 및 제 3 스토리지 캐패시터는 얇은 두께의 제 1 절연막을 유전체층으로 포함하기 때문에, 스토리지 전극이 비교적 작은 면적을 갖더라도 충분한 정전 용량을 얻을 수 있다. 따라서, 유기발광다이오드 표시장치의 개구율 저하를 최소화할 수 있다.
In addition, since the first and third storage capacitors include the thin first insulating film as a dielectric layer, sufficient capacitance can be obtained even if the storage electrode has a relatively small area. Accordingly, a decrease in the aperture ratio of the organic light emitting diode display can be minimized.

상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 통상의 기술자는 하기의 특허청구범위에 기재된 본 발명의 기술적 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
Although the above has been described with reference to the preferred embodiment of the present invention, those skilled in the art can variously modify and change the present invention within the scope without departing from the spirit and scope of the present invention described in the claims below You will understand that it can be done.

110, 120, 210, 220: 제 1 및 제 2 산화물 반도체층
130: 제 1 절연막
142, 144, 148, 242, 244, 248: 제 1 내지 제 3 게이트 전극
146, 246, 247: 제 1 게이트 전극의 연장부
150: 제 2 절연막
151, 152, 153, 154, 155: 제 1 내지 제 5 콘택홀
162, 166, 172, 262, 266, 272: 제 1 내지 제 3 소스 전극
164, 168, 174, 264, 268, 274: 제 1 내지 제 3 드레인 전극
170, 270: 제 2 드레인 전극의 연장부
149: 제 1 스토리지 전극 118: 제 2 스토리지 전극
282: 제 5 스토리지 전극 284: 제 6 스토리지 전극
Cst1, Cst2, Cst3: 제 1 내지 제 3 스토리지 캐패시터110, 120, 210, 220: first and second oxide semiconductor layers
130: first insulating film
142, 144, 148, 242, 244, 248: first to third gate electrodes
146, 246, 247: extended portions of the first gate electrode
150: second insulating film
151, 152, 153, 154, 155: first to fifth contact holes
162, 166, 172, 262, 266, 272: first to third source electrodes
164, 168, 174, 264, 268, 274: first to third drain electrodes
170, 270: an extension of the second drain electrode
149: first storage electrode 118: second storage electrode
282: fifth storage electrode 284: sixth storage electrode
Cst1, Cst2, Cst3: first to third storage capacitors

Claims (11)

제 1 산화물 반도체층과;
상기 제 1 산화물 반도체층 상에 위치하는 제 1 절연막과;
상기 제 1 절연막 상에 위치하며, 상기 제 1 산화물 반도체층의 제 1 영역과 완전히 중첩하는 제 1 게이트 전극과;
상기 제 1 게이트 전극에서 연장되며 상기 제 1 산화물 반도체층의 제 2 영역과 중첩하는 제 1 연장부와;
상기 제 1 게이트 전극과 상기 제 1 연장부를 덮고 상기 제 1 산화물 반도체층의 상기 제 1 영역 양측의 제 3 및 제 4 영역을 노출하는 제 2 절연막과;
상기 제 2 절연막 상에 위치하며 상기 제 3 및 제 4 영역과 각각 접촉하는 제 1 소스 전극 및 제 1 드레인 전극과;
상기 제 1 절연막 하부에 위치하는 제 2 산화물 반도체층과;
상기 제 1 절연막 상에 위치하고 상기 제 2 절연막 하부에 위치하며 상기 제 2 산화물 반도체층과 중첩하는 제 2 게이트 전극과;
상기 제 2 절연막 상에 위치하며 상기 제 2 산화물 반도체층의 양측과 각각 접촉하는 제 2 소스 전극 및 제 2 드레인 전극과;
상기 제 2 드레인 전극으로부터 연장되며, 상기 제 2 드레인 전극과 상기 제 1 게이트 전극을 연결하는 제 2 연장부와;
상기 제 1 드레인 전극에 연결되는 발광다이오드를 포함하고,
상기 제 1 연장부의 가장자리가 제 1 스토리지 전극을 이루며, 상기 제 2 영역 중 상기 제 1 스토리지 전극에 대응하는 부분이 도체화되어 제 2 스토리지 전극을 이루고, 상기 제 1 및 제 2 스토리지 전극과 상기 제 1 절연막은 제 1 스토리지 캐패시터를 구성하며,
상기 제 2 연장부는 상기 제 1 산화물 반도체층의 제 5 영역과 중첩하며, 상기 제 5 영역은 도체화되고, 상기 제 2 연장부와 상기 제 5 영역 및 상기 제 2 절연막은 제 2 스토리지 캐패시터를 구성하는 것을 특징으로 하는 유기발광다이오드 표시장치.
a first oxide semiconductor layer;
a first insulating film positioned on the first oxide semiconductor layer;
a first gate electrode positioned on the first insulating layer and completely overlapping a first region of the first oxide semiconductor layer;
a first extension portion extending from the first gate electrode and overlapping a second region of the first oxide semiconductor layer;
a second insulating layer covering the first gate electrode and the first extension portion and exposing third and fourth regions on both sides of the first region of the first oxide semiconductor layer;
a first source electrode and a first drain electrode positioned on the second insulating layer and in contact with the third and fourth regions, respectively;
a second oxide semiconductor layer positioned under the first insulating layer;
a second gate electrode positioned on the first insulating layer, positioned under the second insulating layer, and overlapping the second oxide semiconductor layer;
a second source electrode and a second drain electrode positioned on the second insulating layer and in contact with both sides of the second oxide semiconductor layer;
a second extension extending from the second drain electrode and connecting the second drain electrode and the first gate electrode;
a light emitting diode connected to the first drain electrode;
An edge of the first extension forms a first storage electrode, a portion of the second region corresponding to the first storage electrode becomes a conductor to form a second storage electrode, and the first and second storage electrodes and the second storage electrode 1 insulating film constitutes a first storage capacitor,
The second extension portion overlaps a fifth region of the first oxide semiconductor layer, the fifth region becomes a conductor, and the second extension portion, the fifth region, and the second insulating layer constitute a second storage capacitor Organic light emitting diode display device, characterized in that.
 제 1 항에 있어서,
상기 제 1 산화물 반도체층을 따라 상기 제 1 소스 전극과 상기 제 1 드레인 전극을 연결하는 제 1 방향과 교차하는 제 2 방향에 대하여 상기 제 2 영역은 제 1 길이를 가지며, 상기 제 1 연장부는 상기 제 2 방향에 대하여 상기 제 1 길이보다 작은 제 2 길이를 갖는 것을 특징으로 하는 유기발광다이오드 표시장치.
The method of claim 1,
The second region has a first length with respect to a second direction intersecting a first direction connecting the first source electrode and the first drain electrode along the first oxide semiconductor layer, and the first extension portion An organic light emitting diode display device having a second length smaller than the first length in a second direction.
 제 1 항에 있어서,
상기 제 1 절연막은 제 1 두께를 갖고 상기 제 2 절연막은 상기 제 1 두께보다 큰 제 2 두께를 갖는 것을 특징으로 하는 유기발광다이오드 표시장치.
The method of claim 1,
The organic light emitting diode display device of claim 1, wherein the first insulating layer has a first thickness and the second insulating layer has a second thickness greater than the first thickness.
 삭제delete 제 1 항에 있어서,
제 3 방향으로 연장되는 게이트 배선과;
제 4 방향으로 연장되어 상기 게이트 배선과 교차하는 데이터 배선과;
상기 게이트 배선 및 상기 데이터 배선 중 어느 하나와 평행하게 연장되는 파워 배선을 포함하고,
상기 제 2 게이트 전극은 상기 게이트 배선에 연결되고 상기 제 2 소스 전극은 상기 데이터 배선에 연결되며,
상기 제 1 소스 전극은 상기 파워 배선에 연결되는 것을 특징으로 하는 유기발광다이오드 표시장치.
The method of claim 1,
a gate wiring extending in a third direction;
a data line extending in a fourth direction and crossing the gate line;
a power line extending in parallel to any one of the gate line and the data line;
the second gate electrode is connected to the gate line and the second source electrode is connected to the data line;
and the first source electrode is connected to the power line.
 제 5 항에 있어서,
상기 제 1 산화물 반도체층, 제 1 게이트 전극, 상기 제 1 소스 전극, 상기 제 1 드레인 전극은 구동 박막트랜지스터를 구성하고,
상기 제 2 산화물 반도체층, 제 2 게이트 전극, 상기 제 2 소스 전극, 상기 제 2 드레인 전극은 스위칭 박막트랜지스터를 구성하며,
상기 게이트 배선 및 상기 데이터 배선 중 다른 하나와 평행하게 연장되는 기준 배선과, 상기 게이트 배선과, 상기 제 1 드레인 전극 및 상기 기준 배선에 전기적으로 연결되어 상기 구동 박막트랜지스터의 문턱 전압을 조절하는 기준 박막트랜지스터를 더 포함하는 것을 특징으로 하는 유기발광다이오드 표시장치.
6. The method of claim 5,
The first oxide semiconductor layer, the first gate electrode, the first source electrode, and the first drain electrode constitute a driving thin film transistor,
The second oxide semiconductor layer, the second gate electrode, the second source electrode, and the second drain electrode constitute a switching thin film transistor,
a reference line extending parallel to the other one of the gate line and the data line, and a reference thin film electrically connected to the gate line, the first drain electrode and the reference line to adjust a threshold voltage of the driving thin film transistor An organic light emitting diode display device further comprising a transistor.
 제 1 항에 있어서,
상기 제 1 게이트 전극에서 연장되며 상기 제 1 산화물 반도체층의 제 6 영역과 중첩하는 제 3 연장부를 포함하고,
상기 제 3 연장부의 가장자리가 제 3 스토리지 전극을 이루며, 상기 제 6 영역 중 상기 제 3 스토리지 전극에 대응하는 부분이 도체화되어 제 4 스토리지 전극을 이루고,
상기 제 3 및 제 4 스토리지 전극과 상기 제 1 절연막은 제 3 스토리지 캐패시터를 구성하는 것을 특징으로 하는 유기발광다이오드 표시장치.
The method of claim 1,
a third extension extending from the first gate electrode and overlapping a sixth region of the first oxide semiconductor layer;
an edge of the third extension forms a third storage electrode, and a portion of the sixth region corresponding to the third storage electrode becomes a conductor to form a fourth storage electrode;
and the third and fourth storage electrodes and the first insulating layer constitute a third storage capacitor.
 기판 상에 산화물 반도체물질을 증착하여 제 1 산화물 반도체층 및 제 2 산화물 반도체층을 형성하는 단계와;
상기 제 1 산화물 반도체층의 제 1 영역에 대응하는 제 1 절연 패턴 및 제 1 게이트 전극과, 상기 제 1 산화물 반도체층의 제 2 영역에 대응하는 제 2 절연 패턴 및 상기 제 1 게이트 전극으로부터 연장되는 제 1 연장부와, 상기 제 2 산화물 반도체층과 중첩하는 제 2 게이트 전극을 형성하는 단계와;
상기 제 1 연장부를 제 1 블로킹 마스크로 이용하고 상기 제 2 게이트 전극을 제 2 블로킹 마스크로 이용하여 상기 제 1 및 제 2 산화물 반도체층에 대하여 플라즈마 공정을 진행함으로써, 상기 제 1 연장부의 가장자리 내측으로 상기 제 2 영역의 일부와, 상기 제 2 영역 외측의 제 3 및 제 4 영역과, 상기 제 1 산화물 반도체층의 제 5 영역과, 상기 제 2 산화물 반도체층 양측을 환원시키는 단계와;
상기 제 1 및 제 2 게이트 전극과 상기 제 1 연장부를 덮고 상기 제 1 산화물 반도체층의 상기 제 1 영역 양측의 제 3 및 제 4 영역과 상기 제 2 산화물 반도체층의 양측을 노출하는 절연막을 형성하는 단계와;
상기 절연막 상에 상기 제 3 및 제 4 영역과 각각 접촉하는 제 1 소스 전극 및 제 1 드레인 전극과, 상기 제 2 산화물 반도체층의 양측과 각각 접촉하는 제 2 소스 전극 및 제 2 드레인 전극과, 상기 제 2 드레인 전극으로부터 연장되어 상기 제 2 드레인 전극과 상기 제 1 게이트 전극을 연결하는 제 2 연장부를 형성하는 단계와;
상기 제 1 드레인 전극과 연결되는 발광다이오드를 형성하는 단계를 포함하고,
상기 제 1 연장부의 가장자리가 제 1 스토리지 전극을 이루며, 상기 제 2 영역 중 상기 제 1 스토리지 전극에 대응하는 부분이 도체화되어 제 2 스토리지 전극을 이루고, 상기 제 1 및 제 2 스토리지 전극과 상기 제 2 절연 패턴은 제 1 스토리지 캐패시터를 구성하며,
상기 제 2 연장부는 상기 제 1 산화물 반도체층의 제 5 영역과 중첩하며, 상기 제 5 영역은 도체화되고, 상기 제 2 연장부와 상기 제 5 영역 및 상기 절연막은 제 2 스토리지 캐패시터를 구성하는 것을 특징으로 하는 유기발광다이오드 표시장치의 제조 방법.

depositing an oxide semiconductor material on a substrate to form a first oxide semiconductor layer and a second oxide semiconductor layer;
a first insulating pattern and a first gate electrode corresponding to the first region of the first oxide semiconductor layer, a second insulating pattern corresponding to the second region of the first oxide semiconductor layer, and extending from the first gate electrode forming a first extension portion and a second gate electrode overlapping the second oxide semiconductor layer;
A plasma process is performed on the first and second oxide semiconductor layers using the first extension as a first blocking mask and the second gate electrode as a second blocking mask, so that the edge of the first extension is inside. reducing a portion of the second region, third and fourth regions outside the second region, a fifth region of the first oxide semiconductor layer, and both sides of the second oxide semiconductor layer;
forming an insulating film covering the first and second gate electrodes and the first extension portion and exposing third and fourth regions on both sides of the first region of the first oxide semiconductor layer and both sides of the second oxide semiconductor layer step;
a first source electrode and a first drain electrode respectively contacting the third and fourth regions on the insulating layer, a second source electrode and a second drain electrode contacting both sides of the second oxide semiconductor layer, respectively; forming a second extension portion extending from the second drain electrode to connect the second drain electrode and the first gate electrode;
Forming a light emitting diode connected to the first drain electrode,
An edge of the first extension forms a first storage electrode, a portion of the second region corresponding to the first storage electrode becomes a conductor to form a second storage electrode, and the first and second storage electrodes and the second storage electrode 2 the insulating pattern constitutes the first storage capacitor,
The second extension portion overlaps a fifth region of the first oxide semiconductor layer, the fifth region becomes a conductor, and the second extension portion, the fifth region, and the insulating layer constitute a second storage capacitor Method of manufacturing an organic light emitting diode display, characterized in that.

 삭제delete 제 8항에 있어서,
상기 제 1 산화물 반도체층의 제 1 영역에 대응하는 제 1 절연 패턴 및 제 1 게이트 전극과, 상기 제 1 산화물 반도체층의 제 2 영역에 대응하는 제 2 절연 패턴 및 상기 제 1 게이트 전극으로부터 연장되는 제 1 연장부와, 상기 제 2 산화물 반도체층과 중첩하는 제 2 게이트 전극을 형성하는 단계는,
상기 제 1 산화물 반도체층 상에 절연물질층과 금속층을 순차적으로 형성하는 단계와;
상기 제 1 및 제 2 영역에 대응하는 제 1 및 제 2 포토레지스트 패턴을 상기 금속층 상에 형성하는 단계와;
상기 제 1 및 제 2 포토레지스트 패턴을 이용하여 상기 금속층과 상기 절연물질층을 식각하여 상기 제 1 및 제 2 절연 패턴과, 상기 제 1 게이트 전극과 상기 제 1 연장부를 형성하는 단계를 포함하고,
상기 플라즈마 공정은, SF6 또는 CF4 가스를 이용하는 것을 특징으로 하는 유기발광다이오드 표시장치의 제조 방법.
9. The method of claim 8,
a first insulating pattern and a first gate electrode corresponding to the first region of the first oxide semiconductor layer, a second insulating pattern corresponding to the second region of the first oxide semiconductor layer, and extending from the first gate electrode The forming of the first extension portion and the second gate electrode overlapping the second oxide semiconductor layer may include:
sequentially forming an insulating material layer and a metal layer on the first oxide semiconductor layer;
forming first and second photoresist patterns corresponding to the first and second regions on the metal layer;
etching the metal layer and the insulating material layer using the first and second photoresist patterns to form the first and second insulating patterns, the first gate electrode, and the first extension;
The plasma process is a method of manufacturing an organic light emitting diode display, characterized in that using SF6 or CF4 gas.
 산화물 반도체층과;
상기 산화물 반도체층 상에 위치하는 제 1 절연막과;
상기 제 1 절연막 상에 위치하며, 상기 산화물 반도체층의 제 1 영역과 완전히 중첩하는 게이트 전극과;
상기 게이트 전극에서 연장되며 상기 산화물 반도체층의 제 2 영역과 중첩하는 제 1 연장부와;
상기 게이트 전극과 상기 제 1 연장부를 덮고, 상기 산화물 반도체층의 상기 제 1 영역 양측의 제 3 및 제 4 영역을 각각 노출하는 제 1 및 제 2 콘택홀과 상기 제 1 연장부를 노출하는 제 3 콘택홀을 갖는 제 2 절연막과;
상기 제 2 절연막 상에 위치하며 상기 제 1 및 제 2 콘택홀을 통해 상기 제 3 및 제 4 영역과 각각 접촉하는 소스 전극 및 제 1 드레인 전극과;
상기 제 2 절연막 상에 위치하며 상기 제 3 콘택홀을 통해 상기 제 1 연장부에 연결되고 상기 산화물 반도체층의 제 5 영역과 중첩하며 스위칭 박막트랜지스터의 제 2 드레인 전극으로부터 연장되는 제 2 연장부와;
상기 제 1 드레인 전극에 연결되는 발광다이오드를 포함하고,
상기 제 1 연장부의 가장자리가 제 1 스토리지 전극을 이루며, 상기 제 2 영역 중 상기 제 1 스토리지 전극에 대응하는 부분이 도체화되어 제 2 스토리지 전극을 이루고, 상기 제 1 및 제 2 스토리지 전극과 상기 제 1 절연막은 제 1 스토리지 캐패시터를 구성하며,
상기 제 5 영역은 도체화되고, 상기 제 2 연장부와 상기 제 5 영역 및 상기 제 2 절연막은 제 2 스토리지 캐패시터를 구성하는 것을 특징으로 하는 유기발광다이오드 표시장치.
an oxide semiconductor layer;
a first insulating film positioned on the oxide semiconductor layer;
a gate electrode positioned on the first insulating layer and completely overlapping the first region of the oxide semiconductor layer;
a first extension extending from the gate electrode and overlapping the second region of the oxide semiconductor layer;
First and second contact holes covering the gate electrode and the first extension and exposing third and fourth regions on both sides of the first region of the oxide semiconductor layer, respectively, and a third contact exposing the first extension a second insulating film having a hole;
a source electrode and a first drain electrode positioned on the second insulating layer and in contact with the third and fourth regions through the first and second contact holes, respectively;
a second extension portion disposed on the second insulating layer, connected to the first extension portion through the third contact hole, overlapping a fifth region of the oxide semiconductor layer, and extending from the second drain electrode of the switching thin film transistor; ;
a light emitting diode connected to the first drain electrode;
An edge of the first extension forms a first storage electrode, a portion of the second region corresponding to the first storage electrode becomes a conductor to form a second storage electrode, and the first and second storage electrodes and the second storage electrode 1 insulating film constitutes a first storage capacitor,
The fifth region is a conductor, and the second extension portion, the fifth region, and the second insulating layer constitute a second storage capacitor.
KR1020140162848A 2013-11-26 2014-11-20 Organic light emitting diode display device and method of fabricating the same KR102407538B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US14/552,834 US9054061B1 (en) 2013-11-26 2014-11-25 Organic light emitting diode display device and method of fabricating the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020130144341 2013-11-26
KR20130144341 2013-11-26

Publications (2)

Publication Number Publication Date
KR20150061579A KR20150061579A (en) 2015-06-04
KR102407538B1 true KR102407538B1 (en) 2022-06-13

Family

ID=53316418

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140162848A KR102407538B1 (en) 2013-11-26 2014-11-20 Organic light emitting diode display device and method of fabricating the same

Country Status (2)

Country Link
KR (1) KR102407538B1 (en)
CN (1) CN104681585B (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3477705B1 (en) * 2017-10-30 2021-04-07 LG Display Co., Ltd. Display device
CN210607259U (en) * 2019-12-13 2020-05-22 北京京东方技术开发有限公司 Display substrate and display device
CN111584577A (en) 2020-05-14 2020-08-25 深圳市华星光电半导体显示技术有限公司 Display panel and manufacturing method thereof
KR20220113566A (en) * 2021-02-05 2022-08-16 삼성디스플레이 주식회사 Display device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012117695A1 (en) * 2011-02-28 2012-09-07 シャープ株式会社 Semiconductor device and process of producing same, and display device

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100899158B1 (en) * 2002-09-05 2009-05-27 엘지디스플레이 주식회사 Active Matrix Organic Electro-Luminescence Display Panel And Method Of Fabricating The Same
TWI353467B (en) * 2003-01-08 2011-12-01 Samsung Electronics Co Ltd Polysilicon thin film transistor array panel and m
KR101212153B1 (en) * 2005-12-30 2012-12-13 엘지디스플레이 주식회사 Organic Electroluminescence Display Device Method For The Same
KR101493086B1 (en) * 2008-05-16 2015-02-13 엘지디스플레이 주식회사 Organic electro-luminescence display device and manufacturing method thereof
KR101458373B1 (en) * 2008-10-24 2014-11-06 엘지디스플레이 주식회사 Organic electroluminescent display device
KR101681884B1 (en) * 2009-03-27 2016-12-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device, display device, and electronic appliance
KR20130037035A (en) * 2011-10-05 2013-04-15 엘지디스플레이 주식회사 Array substrate and method of fabricating the same
KR101995218B1 (en) * 2012-03-27 2019-07-02 엘지디스플레이 주식회사 Organic light-emitting display device
KR20130111872A (en) * 2012-04-02 2013-10-11 삼성디스플레이 주식회사 Thin film transistor, thin film transistor array panel including the same and manufacturing method thereof
KR20150044327A (en) * 2013-10-16 2015-04-24 삼성디스플레이 주식회사 Field relaxation thin film transistor, method of manufacturing the same and display apparatus including the same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012117695A1 (en) * 2011-02-28 2012-09-07 シャープ株式会社 Semiconductor device and process of producing same, and display device

Also Published As

Publication number Publication date
CN104681585A (en) 2015-06-03
CN104681585B (en) 2017-10-20
KR20150061579A (en) 2015-06-04

Similar Documents

Publication Publication Date Title
US9525015B2 (en) Organic light emitting diode device and method for fabricating the same
US11552151B2 (en) Display device and method for manufacturing display device
KR102124025B1 (en) Organic Light Emitting Diode Display Device and Method of Fabricating the Same
US8963137B2 (en) Organic light-emitting display device and method of fabricating the same
KR101818451B1 (en) Organic light emitting diode display device and method of fabricating the same
US9070896B2 (en) Organic light emitting diode display
US8866706B2 (en) Organic electroluminescent display device and manufacturing method of the same
JP6756560B2 (en) Display device
US7288477B2 (en) Electro-luminescence device including a thin film transistor and method of fabricating an electro-luminescence device
US20070012926A1 (en) Display device with reduced number of wires and manufacturing method thereof
KR20160006520A (en) Organic light emitting display device and method of fabricating the same
KR102407538B1 (en) Organic light emitting diode display device and method of fabricating the same
KR102082366B1 (en) Organic light emiiting diode device and method of fabricating the same
KR101820166B1 (en) White organic light emitting diode display device and method of fabricating the same
KR20160065647A (en) Display device and method for fabricaging the same
KR101622563B1 (en) Top emission type organic Electroluminescent Device
WO2021027160A1 (en) Display panel and manufacturing method thereof
US9054061B1 (en) Organic light emitting diode display device and method of fabricating the same
KR20160060835A (en) Organic Light Emitting Diode Display Device and Method of Fabricating the Same
KR102462238B1 (en) Organic light emitting display device
US9099360B2 (en) Display device and manufacturing method thereof
US20230217722A1 (en) Electroluminescence Display
KR20220029075A (en) Display device and its manufacturing method
KR102029169B1 (en) Display device and method for manufacturing the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant