KR101493086B1 - Organic electro-luminescence display device and manufacturing method thereof - Google Patents

Organic electro-luminescence display device and manufacturing method thereof Download PDF

Info

Publication number
KR101493086B1
KR101493086B1 KR20080045748A KR20080045748A KR101493086B1 KR 101493086 B1 KR101493086 B1 KR 101493086B1 KR 20080045748 A KR20080045748 A KR 20080045748A KR 20080045748 A KR20080045748 A KR 20080045748A KR 101493086 B1 KR101493086 B1 KR 101493086B1
Authority
KR
South Korea
Prior art keywords
region
driving transistor
line
connection line
resistance element
Prior art date
Application number
KR20080045748A
Other languages
Korean (ko)
Other versions
KR20090119599A (en
Inventor
구현모
정훈주
손원소
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR20080045748A priority Critical patent/KR101493086B1/en
Publication of KR20090119599A publication Critical patent/KR20090119599A/en
Application granted granted Critical
Publication of KR101493086B1 publication Critical patent/KR101493086B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3733Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon having a heterogeneous or anisotropic structure, e.g. powder or fibres in a matrix, wire mesh, porous structures
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/04Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of a single character by selection from a plurality of characters, or by composing the character by combination of individual elements, e.g. segments using a combination of such display devices for composing words, rows or the like, in a frame with fixed character positions
    • G09G3/16Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of a single character by selection from a plurality of characters, or by composing the character by combination of individual elements, e.g. segments using a combination of such display devices for composing words, rows or the like, in a frame with fixed character positions by control of light from an independent source
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02587Structure
    • H01L21/0259Microstructure
    • H01L21/02595Microstructure polycrystalline
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/122Pixel-defining structures or layers, e.g. banks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06Polymers
    • H01L2924/07Polyamine or polyimide
    • H01L2924/07025Polyimide

Abstract

유기발광 표시장치 및 그 제조 방법이 개시된다.An organic light emitting display and a method of manufacturing the same are disclosed.

본 발명의 유기발광 표시장치는, 매트릭스로 배열된 다수의 화소를 포함하고, 각 화소는, 게이트라인과 데이터라인에 연결된 스위칭트랜지스터와, 스위칭트랜지스터와 전압공급라인 사이에 연결된 구동트랜지스터와, 스위칭트랜지스터와 상기 전압공급라인 사이에 연결된 스토리지 캐패시터와, 구동트랜지스터에 연결된 유기발광다이오드와, 전압공급라인과 상기 구동트랜지스터 사이에 구동트랜지스터의 소오스영역으로부터 형성된 저항 소자를 포함한다.The organic light emitting display of the present invention includes a plurality of pixels arranged in a matrix, each pixel including a switching transistor connected to a gate line and a data line, a driving transistor connected between the switching transistor and the voltage supply line, An organic light emitting diode connected to the driving transistor, and a resistance element formed between the driving transistor and the source region of the driving transistor.

본 발명은 구동트랜지스터의 소오스영역을 저항 소자로 이용하여 각 화소의 이동도나 문턱전압의 변화에 따라 구동 전류를 보상하여 균일한 휘도를 유지하도록 한다. The present invention uses a source region of a driving transistor as a resistance element to compensate a driving current according to a change in mobility or a threshold voltage of each pixel to maintain a uniform luminance.

유기발광 표시장치, 소오스영역, 저항 소자, 휘도 An organic light emitting display, a source region, a resistance element, a luminance

Description

유기발광 표시장치 및 그 제조 방법{Organic electro-luminescence display device and manufacturing method thereof}[0001] The present invention relates to an organic light-emitting display device and a manufacturing method thereof,

본 발명은 유기발광 표시장치에 관한 것으로, 특히 휘도 균일도를 향상시킬 수 있는 유기발광 표시장치 및 그 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an organic light emitting display, and more particularly, to an organic light emitting display capable of improving luminance uniformity and a method of manufacturing the same.

정보화 사회의 발달로 인해, 정보를 표시할 수 있는 표시 장치가 활발히 개발되고 있다. 표시 장치는 액정표시장치(liquid crystal display device), 유기발광 표시장치(organic electro-luminescence display device), 플라즈마 표시장치(plasma display panel) 및 전계 방출 표시장치(field emission display device)를 포함한다.Due to the development of the information society, display devices capable of displaying information are actively being developed. The display device includes a liquid crystal display device, an organic electro-luminescence display device, a plasma display panel, and a field emission display device.

이 중에서, 유기발광 표시장치는 액정표시장치와는 달리 광을 발생시키는 백라이트 유닛을 사용하지 않고 스스로 광을 발생시키므로, 백라이트 유닛이 필요 없기 때문에 경박단소가 가능하다.Among them, the organic light emitting display device generates light by itself without using a backlight unit that generates light, unlike a liquid crystal display device.

또한, 유기발광 표시장치는 액정표시장치와 같이 액정이 사용되지 않기 때문에 공정이 단순하고 제조비용이 저렴한 장점이 있다.Further, since the organic light emitting display device does not use a liquid crystal like a liquid crystal display device, it has a simple process and a low manufacturing cost.

도 1은 종래의 유기발광 표시장치의 단위 화소를 도시한 회로도이다.1 is a circuit diagram showing a unit pixel of a conventional organic light emitting diode display.

유기발광 표시장치에는 다수의 화소가 매트릭스 형태로 배열될 수 있는데, 설명의 편의를 위해 도 1에는 다수의 화소 중 하나의 화소를 대표적으로 도시하였다.In the organic light emitting diode display, a plurality of pixels may be arranged in a matrix form. For convenience of explanation, FIG. 1 representatively shows one pixel of the plurality of pixels.

도 1에 도시한 바와 같이, 스위칭트랜지스터(TFT1)가 게이트라인(GL)과 데이터라인(DL)에 전기적으로 연결된다. As shown in Fig. 1, the switching transistor TFT1 is electrically connected to the gate line GL and the data line DL.

구동트랜지스터(TFT2)는 스위칭트랜지스터(TFT1)와 전압공급라인(VDD)에 전기적으로 연결된다.The driving transistor TFT2 is electrically connected to the switching transistor TFT1 and the voltage supply line VDD.

스토리지 캐패시터(Cst)가 구동트랜지스터(TFT2)의 게이트 단자와 소오스 단자 사이에 형성된다. 또한, 스토리지 캐패시터(Cst)는 스위칭트랜지스터(TFT1)와 전압공급라인(VDD) 사이에 전기적으로 연결된다.A storage capacitor Cst is formed between the gate terminal and the source terminal of the driving transistor TFT2. Further, the storage capacitor Cst is electrically connected between the switching transistor TFT1 and the voltage supply line VDD.

유기발광다이오드(OLED)가 구동트랜지스터(TFT2)와 그라운드 접지 사이에 전기적으로 연결된다.The organic light emitting diode OLED is electrically connected between the driving transistor TFT2 and the ground ground.

따라서, 게이트라인(GL)으로 공급된 선택신호에 의해 스위칭트랜지스터(TFT1)가 턴온되어 데이터라인(DL)으로 공급된 데이터전압이 스위칭트랜지스터(TFT1)를 경유하여 구동트랜지스터(TFT2)로 공급된다.The switching transistor TFT1 is turned on by the selection signal supplied to the gate line GL and the data voltage supplied to the data line DL is supplied to the driving transistor TFT2 via the switching transistor TFT1.

구동트랜지스터(TFT)는 하기의 수학식 1과 같은 구동 전류(IOLED)를 유기발광다이오드(OLED)로 공급한다. 이에 따라, 유기발광다이오드(OLED)는 구동 전류(IOLED)에 상응하는 휘도를 갖는 광이 발생된다.The driving transistor TFT supplies the driving current I OLED to the organic light emitting diode OLED as shown in Equation 1 below. Accordingly, the organic light emitting diode OLED generates light having luminance corresponding to the driving current I OLED .

Figure 112008034967843-pat00001
Figure 112008034967843-pat00001

여기서, Cox는 상수이고, μp는 이동도이고, W는 액티브층의 폭이고, L은 액티브층의 길이이며, Vdata는 데이터전압이고, VTH는 문턱전압이다.Where W is the width of the active layer, L is the length of the active layer, Vdata is the data voltage, and VTH is the threshold voltage.

구동트랜지스터(TFT2)의 액티브층의 이동도를 증가시키기 위해 아몰포스 실리콘(a-Si)을 엑시머 레이저 어닐링(eximer laser annealing)에 의해 결정화한 다결정화 실리콘(polycrystalline Si)이 형성될 수 있다.Polycrystalline Si crystallized by eximer laser annealing may be formed to increase the mobility of the active layer of the driving transistor TFT2.

이와 같이, 엑시머 레이저에 의해 어닐링을 하는 경우, 엑시머 레이저의 불안정으로 인해 유기발광 표시장치의 기판에 레이저가 세게 조사된 영역(밀한 영역)과 그렇지 않은 영역(소한 영역)이 존재하게 된다.In this way, when annealing is performed by an excimer laser, a region (dense region) where the laser is strongly irradiated on the substrate of the organic light emitting display device due to the instability of the excimer laser exists, and a region (small region) that is not.

이러한 경우, 밀한 영역에 형성된 구동트랜지스터와 소한 영역에 형성된 구동트랜지스터의 구동 특성이 달라진다. 즉, 밀한 영역에 형성된 구동트랜지스터는 이동도가 커지게 되고 문턱전압은 낮아지게 되는데 반해, 소한 영역에 형성된 구동트랜지스터는 이동도가 작아지게 되고 문턱전압은 커지게 된다.In this case, driving characteristics of the driving transistor formed in the dense region and the driving transistor formed in the small region are different. That is, the driving transistor formed in the dense region has a high mobility and a low threshold voltage, while the driving transistor formed in the small region has a small mobility and a large threshold voltage.

이와 같이, 각 화소의 구동트랜지스터의 이동도와 문턱전압이 서로 상이하게 됨에 따라, 동일한 데이터 전압이 각 화소에 공급되더라도 서로 상이한 구동 전류(IOLED)가 유기발광다이오드(OLED)에 공급되어, 결국 서로 상이한 휘도를 가지게 되어 휘도 불균일이 발생하게 된다.As described above, as the mobility and the threshold voltage of the driving transistor of each pixel become different from each other, even if the same data voltage is supplied to each pixel, different driving currents I OLED are supplied to the organic light emitting diode OLED, The luminance is different and the luminance unevenness occurs.

본 발명은 구동트랜지스터의 소오스 단에 저항 소자를 추가하여 휘도 균일성을 향상시킬 수 있는 유기발광 표시장치 및 그 제조 방법을 제공함에 그 목적이 있다.An object of the present invention is to provide an organic light emitting display device and a method of manufacturing the same that can improve a luminance uniformity by adding a resistance element to a source terminal of a driving transistor.

본 발명의 제1 실시예에 따르면, 유기발광 표시장치는, 매트릭스로 배열된 다수의 화소를 포함하고, 상기 각 화소는, 게이트라인과 데이터라인에 연결된 스위칭트랜지스터; 상기 스위칭트랜지스터와 전압공급라인 사이에 연결된 구동트랜지스터; 상기 스위칭트랜지스터와 상기 전압공급라인 사이에 연결된 스토리지 캐패시터; 상기 구동트랜지스터에 연결된 유기발광다이오드; 및 상기 전압공급라인과 상기 구동트랜지스터 사이에 상기 구동트랜지스터의 소오스영역으로부터 형성된 저항 소자를 포함한다.According to a first embodiment of the present invention, an organic light emitting display includes a plurality of pixels arranged in a matrix, each pixel including: a switching transistor connected to a gate line and a data line; A driving transistor connected between the switching transistor and the voltage supply line; A storage capacitor coupled between the switching transistor and the voltage supply line; An organic light emitting diode connected to the driving transistor; And a resistance element formed between the voltage supply line and the driving transistor and formed from a source region of the driving transistor.

본 발명의 제2 실시예에 따르면, 매트릭스로 배열된 다수의 화소를 포함하고, 상기 각 화소는 스위칭트랜지스터 영역, 스토리지 캐패시터 영역, 구동트랜지스터 영역 및 화소 영역을 포함하는 유기발광 표시장치의 제조 방법은, 상기 스위칭트랜지스터 영역과 상기 구동트랜지스터 영역 각각의 기판 상에 액티브층, 소오스영역 및 드레인영역을 형성하는 단계; 상기 기판 상에 게이트절연막을 형성하는 단계; 상기 게이트절연막 상에 게이트전극, 게이트라인 및 제1 연결라인을 형성하는 단계; 상기 게이트전극, 상기 게이트라인 및 상기 제1 연결라인 상에 상기 소오스영역, 상기 드레인영역 및 상기 제1 연결라인이 노출된 층간절연막을 형성하는 단계; 상기 층간절연막 상에 데이터라인, 제2 연결라인, 전압공급라인 및 제3 연결라인을 형성하는 단계; 상기 데이터라인, 상기 제2 연결라인, 상기 전압공급라인 및 상기 제3 연결라인 상에 상기 제3 연결라인이 노출된 보호층을 형성하는 단계; 및 상기 보호층 상에 상기 제3 연결라인과 연결된 유기발광다이오드를 형성하는 단계를 포함하고, 상기 제1 연결라인은 상기 스위칭트랜지스터 영역부터 상기 스토리지 캐패시터 영역을 경유하여 상기 구동트랜지스터 영역까지 형성되고, 상기 데이터라인은 상기 스위칭트랜지스터 영역의 소오스영역에 연결되고, 상기 제2 연결라인은 상기 스위칭트랜지스터 영역의 드레인영역과 상기 제1 연결라인에 연결되고, 상기 전압공급라인은 상기 구동트랜지스터 영역의 소오스영역에 연결되며, 상기 제3 연결라인은 상기 구동트랜지스터 영역의 드레인영역에 연결되고, 상기 구동트랜지스터 영역의 소오스 전극은 저항 소자로 사용된다.According to a second embodiment of the present invention, there is provided a method of manufacturing an organic light emitting display including a plurality of pixels arranged in a matrix, each pixel including a switching transistor region, a storage capacitor region, a driving transistor region and a pixel region, Forming an active layer, a source region, and a drain region on the substrate of the switching transistor region and the driving transistor region, respectively; Forming a gate insulating film on the substrate; Forming a gate electrode, a gate line, and a first connection line on the gate insulating film; Forming an interlayer insulating film in which the source region, the drain region, and the first connection line are exposed on the gate electrode, the gate line, and the first connection line; Forming a data line, a second connection line, a voltage supply line, and a third connection line on the interlayer insulating film; Forming a protective layer on which the third connection line is exposed on the data line, the second connection line, the voltage supply line, and the third connection line; And forming an organic light emitting diode connected to the third connection line on the protection layer, wherein the first connection line is formed from the switching transistor region to the driving transistor region via the storage capacitor region, Wherein the data line is connected to the source region of the switching transistor region and the second connection line is connected to the drain region of the switching transistor region and the first connection line, The third connection line is connected to the drain region of the driving transistor region, and the source electrode of the driving transistor region is used as a resistance element.

본 발명은 구동트랜지스터의 소오스영역을 저항 소자로 이용하여 각 화소의 이동도나 문턱전압의 변화에 따라 구동 전류를 보상하여 균일한 휘도를 유지하도록 한다. The present invention uses a source region of a driving transistor as a resistance element to compensate a driving current according to a change in mobility or a threshold voltage of each pixel to maintain a uniform luminance.

이하, 첨부된 도면을 참조하여 본 발명의 실시예를 설명한다.Hereinafter, embodiments of the present invention will be described with reference to the accompanying drawings.

도 2는 본 발명에 따른 유기발광 표시장치를 도시한 회로도이다.2 is a circuit diagram showing an organic light emitting display according to the present invention.

유기발광 표시장치에는 다수의 화소가 매트릭스 형태로 배열된다. In the organic light emitting display, a plurality of pixels are arranged in a matrix form.

도 2는 설명의 편의를 위해 다수의 화소 중에 하나의 화소를 대표적으로 도 시하였다.FIG. 2 representatively shows one pixel among a plurality of pixels for convenience of explanation.

도 2에 도시한 바와 같이, 스위칭트랜지스터(T1)가 게이트라인(GL)과 데이터라인(DL)에 전기적으로 연결된다. As shown in Fig. 2, the switching transistor T1 is electrically connected to the gate line GL and the data line DL.

구동트랜지스터(T2)는 스위칭트랜지스터(T1)에 전기적으로 연결된다. The driving transistor T2 is electrically connected to the switching transistor T1.

스토리지 캐패시터(Cst)는 구동트랜지스터(T2)의 게이트단자와 소오스단자 사이에 형성된다. 또한, 스토리지 캐패시터(Cst)는 스위칭트랜지스터(T1)와 전압공급라인(VDD) 사이에 전기적으로 연결된다.The storage capacitor Cst is formed between the gate terminal and the source terminal of the driving transistor T2. Further, the storage capacitor Cst is electrically connected between the switching transistor Tl and the voltage supply line VDD.

여기서, 게이트단자는 게이트전극이고, 소오스단자는 소오스영역이며, 트랜지스터(T1, T2)의 드레인단자는 드레인영역일 수 있다. Here, the gate terminal is the gate electrode, the source terminal is the source region, and the drain terminal of the transistors T1 and T2 may be the drain region.

저항 소자(Rs)는 구동트랜지스터(T2)와 전압공급라인(VDD) 사이에 전기적으로 연결된다.The resistance element Rs is electrically connected between the driving transistor T2 and the voltage supply line VDD.

유기발광다이오드(OLED)는 구동트랜지스터(TFT2)와 그라운드 접지 사이에 전기적으로 연결된다.The organic light emitting diode OLED is electrically connected between the driving transistor TFT2 and the ground ground.

스위칭트랜지스터(T1)와 구동트랜지스터(T2)의 액티브층은 비정질 실시콘(a-Si)을 엑시머 레이저 어닐링에 의해 결정화된 다결정 실리콘(polycrystalline Si)로 형성될 수 있다.The active layer of the switching transistor T1 and the driving transistor T2 may be formed of polycrystalline Si crystallized by excimer laser annealing of the amorphous conducting cone (a-Si).

앞서 설명한 바와 같이, 엑시머 레이저의 조사시 엑시머 레이저의 불안정으로 인해 다결정 실리콘은 밀한 영역과 소한 영역이 존재하고, 이러한 밀한 영역과 소한 영역에 형성된 액티브층들에 의해 각 화소의 스위칭트랜지스터(T1)와 구동트랜지스터(T2)는 서로 상이한 이동도와 문턱전압을 가진다. As described above, polycrystalline silicon exists in a dense region and a small region due to the instability of the excimer laser upon irradiation of the excimer laser, and the active layers formed in the dense region and the shallow region cause the switching transistors T1 and The driving transistor T2 has different mobility and threshold voltage.

특히, 구동트랜지스터(T2)의 구동 전류는 이동도(mobility)와 문턱전압(threshold voltage)에 직접적인 영향을 받게 된다. 따라서, 각 화소의 구동트랜지스터(T2)에는 동일한 계조 표현시 서로 상이한 구동 전류가 유기발광다이오드(OLED)로 공급되게 되어, 결국 각 화소 간에 서로 상이한 계조가 표현되게 되어 휘도 불균일을 야기한다.In particular, the driving current of the driving transistor T2 is directly affected by the mobility and the threshold voltage. Therefore, different driving currents are supplied to the organic light emitting diode (OLED) in the same gradation representation in the driving transistor T2 of each pixel, so that different gradations are expressed among the respective pixels, resulting in luminance unevenness.

본 발명에서는 각 화소에서 구동트랜지스터(T2)와 전압공급라인(VDD) 사이에 저항 소자가 형성됨에 따라, 이러한 저항 소자(Rs)에 의해 구동트랜지스터(T2)의 구동 전류가 서로 동일하도록 보상될 수 있다.In the present invention, since a resistance element is formed between the driving transistor T2 and the voltage supply line VDD in each pixel, the driving current of the driving transistor T2 can be compensated by the resistance element Rs to be equal to each other have.

이와 같이, 저항 소자(Rs)가 구동트랜지스터(T2)와 전압공급라인(VDD) 사이에 형성될 때, 구동트랜지스터(T2)의 구동 전류(IOLED)는 하기의 수학식 2 및 수학식 3과 같이 표현될 수 있다.As described above, when the resistance element Rs is formed between the driving transistor T2 and the voltage supply line VDD, the driving current I OLED of the driving transistor T2 is expressed by the following equations (2) and Can be expressed as.

Figure 112008034967843-pat00002
Figure 112008034967843-pat00002

Figure 112008034967843-pat00003
Figure 112008034967843-pat00003

여기서, Cox는 상수이고, μp는 이동도이고, W는 액티브층의 폭이고, L은 액티브층의 길이이며, Vdata는 데이터전압이고, VTH는 문턱전압이고, ID는 구동트랜지스터(T2)의 드레인 또는 소오스 전류이다.Vdata is a data voltage, V TH is a threshold voltage, and I D is a threshold voltage of the driving transistor T2. Here, Cox is a constant, 占 is mobility, W is the width of the active layer, L is the length of the active layer, Is the drain or source current of the transistor.

예를 들어, 데이터 전압(Vdata_)이 각 화소에 동일한 값으로 공급된다고 가 정한다.For example, it is assumed that the data voltage (Vdata_) is supplied to each pixel with the same value.

이러한 경우, 제1 화소에 형성된 구동트랜지스터의 이동도가 크거나 문턱전압이 작을 경우, 이동도가 크거나 문턱전압이 작기 때문에 드레인전류(ID)는 많이 흐르게 된다. 즉, 드레인전류(ID)가 커지게 된다. 드레인전류(ID)가 커짐에 따라 IDRs도 커지고, 이에 따라 V's는 작아지게 된다.In this case, when the mobility of the driving transistor formed in the first pixel is large or the threshold voltage is small, the drain current I D flows much because the mobility is large or the threshold voltage is small. That is, the drain current I D becomes large. As the drain current I D increases, I D Rs also increases, so that Vs becomes smaller.

따라서, V's-Vdata는 작아지게 되어, 결국 구동 전류(IOLED)가 작아지도록 보상될 수 있다.Therefore, V's-Vdata becomes small, and consequently, the driving current I OLED can be compensated to be small.

한편, 제2 화소에 형성된 구동트랜지스터의 이동도가 작거나 문턱전압이 커질 경우, 이동도가 작거나 문턱전압이 커지기 때문에 드레인전류(ID)는 적게 흐르게 된다. 즉, 드레인전류(ID)가 작아지게 된다. 드레인전류(ID)가 작아짐에 따라 IDRs도 작아지고, 이에 따라 V's는 커지게 된다.On the other hand, when the mobility of the driving transistor formed in the second pixel is small or the threshold voltage is large, the drain current I D flows less because the mobility is small or the threshold voltage is large. That is, the drain current I D becomes small. As the drain current I D becomes smaller, I D Rs also becomes smaller, so that Vs becomes larger.

따라서, V's-Vdata는 커지게 되어, 결국 구동 전류(IOLED)가 커지도록 보상될 수 있다.Therefore, Vs-Vdata becomes large, and consequently, the driving current I OLED can be compensated to become large.

결국, 각 화소의 구동트랜지스터의 이동도나 문턱전압이 다르다고 하더라도, 저항 소자(Rs)에 의해 구동 전류가 보상됨에 따라 각 화소에 거의 동일한 휘도의 광이 발생될 수 있다. 그러므로, 유기발광 표시장치의 각 화소에 형성된 구동트랜지스터의 이동도나 문턱전압에 관계없이 동일한 데이터 전압에 대해 동일한 휘도의 광이 발생되므로, 휘도 균일성을 향상시킬 수 있다.As a result, even if the mobility or threshold voltage of the driving transistor of each pixel is different, light of substantially the same luminance can be generated in each pixel as the driving current is compensated by the resistance element Rs. Therefore, since the light of the same luminance is generated for the same data voltage regardless of the mobility or the threshold voltage of the driving transistor formed in each pixel of the organic light emitting diode display, luminance uniformity can be improved.

도 3a 내지 도 3c는 본 발명의 제1 실시예에 따른 유기발광 표시장치를 도시한 도면이다. 즉, 도 3a는 인접한 두 개의 화소를 도시한 평면도이고, 도 3b는 도 3a의 단위 화소를 도시한 단면도이며, 도 3c는 도 3a에서 게이트전극, 게이트전극, 액티브층, 소오스영역, 드레인영역 및 다수의 콘택홀들을 도시한 평면도이다.FIGS. 3A to 3C illustrate an OLED display according to a first embodiment of the present invention. 3A is a plan view showing two adjacent pixels, FIG. 3B is a cross-sectional view of the unit pixel of FIG. 3A, FIG. 3C is a cross-sectional view of the gate electrode, the gate electrode, the active layer, the source region, And is a plan view showing a plurality of contact holes.

도 3a 내지 도 3c를 참조하면, 기판(1) 상에 다결정 실리콘을 패터닝하여 스위칭트랜지스터 영역에 제1 액티브층(3)을 형성하고, 구동트랜지스터 영역에 제2 액티브층(15)을 형성한다.3A to 3C, polycrystalline silicon is patterned on a substrate 1 to form a first active layer 3 in a switching transistor region and a second active layer 15 in a driving transistor region.

제1 및 제2 액티브층(3, 15)을 선택적으로 도핑(doping)하여 제1 및 제2 액티브층(3, 15) 각각의 양쪽 에지 영역에 소오스영역(5, 17)과 드레인영역(7, 19)을 형성한다. 즉, 스위칭트랜지스터 영역의 제1 액티브층(3)의 양쪽 에지 영역에 소오스영역(5)과 드레인영역(7)을 형성하고, 구동트랜지스터 영역의 제2 액티브층(15)의 양쪽 에지 영역에 소오스영역(17)과 드레인영역(19)을 형성한다.The first and second active layers 3 and 15 are selectively doped to form source regions 5 and 17 and drain regions 7 and 17 in both edge regions of the first and second active layers 3 and 15, , 19). That is, the source region 5 and the drain region 7 are formed in both edge regions of the first active layer 3 in the switching transistor region, and source regions 5 and drain regions 7 are formed in both edge regions of the second active layer 15 in the driving transistor region. The region 17 and the drain region 19 are formed.

이때, 도핑 물질은 보론(boron)이나 인(phosphorous)일 수 있다. 도핑 도즈(dose)량은 보론 과 인 모두 1.0E14 내지 6.0E14의 범위일 수 있다.At this time, the doping material may be boron or phosphorous. The amount of doping may range from 1.0E14 to 6.0E14 for both boron and phosphorus.

본 발명에서 구동트랜지스터(T2)의 소오스영역(17)은 저항 소자로 사용될 수 있다. 구동트랜지스터(T2)의 소오스영역(17)은 게이트라인에 평행하게 제2 액티브층(15)으로부터 나중에 설명될 전압공급라인(33)까지 연장되고, 전압공급라인(33)에서 절곡되어 전압공급라인(33)을 따라 소정 범위까지 연장되도록 형성될 수 있다. 소정 범위는 나중에 설명된 전압공급라인(33)에 평행하도록 형성된 화소의 단축 길이의 1/2배 내지 3배일 수 있다. 여기서, 본 발명에서는 게이트라인에 평행한 화소를 단축으로 정의되고, 데이터라인에 평행한 화소를 장축으로 정의될 수 있다.In the present invention, the source region 17 of the driving transistor T2 can be used as a resistance element. The source region 17 of the driving transistor T2 extends from the second active layer 15 to the voltage supply line 33 to be described later in parallel to the gate line and is bent at the voltage supply line 33, May extend to a predetermined range along the first direction (33). The predetermined range may be 1/2 to 3 times the minor axis length of the pixel formed to be parallel to the voltage supply line 33 described later. Here, in the present invention, a pixel parallel to a gate line can be defined as a short axis, and a pixel parallel to a data line can be defined as a long axis.

본 발명은 구동트랜지스터(T2)의 소오스영역(17)의 길이를 증가시켜 저항 성능을 갖도록 한다. 널리 알려진 바와 같이, 도전성 부재의 길이가 증가할수록 저항은 증가한다.The present invention increases the length of the source region 17 of the driving transistor T2 so as to have resistance performance. As is widely known, the resistance increases as the length of the conductive member increases.

본 발명에서 구동트랜지스터(T2)의 소오스영역(17)은 10㏀ 내지 100㏀의 범위의 저항값을 가질 수 있다. In the present invention, the source region 17 of the driving transistor T2 may have a resistance value in the range of 10 k? To 100 k ?.

한편, 구동트랜지스터(T2)의 소오스영역(17)의 저항은 도핑된 도즈량으로 결정될 수도 있다. 예를 들어, 소오스영역(17)의 도즈량이 적어질수록 저항은 커진다. On the other hand, the resistance of the source region 17 of the driving transistor T2 may be determined by the doped dose. For example, as the dose amount of the source region 17 becomes smaller, the resistance increases.

본 발명은 구동트랜지스터(T2)의 소오스영역(17)의 길이를 증가시켜 저항 소자를 형성할 수 있다.The present invention can increase the length of the source region 17 of the driving transistor T2 to form a resistance element.

또한, 본 발명은 구동트랜지스터(T2)의 소오스영역(17)의 도즈량을 적게 하여 저항 소자를 형성할 수 있다.Further, in the present invention, the resistance element can be formed by reducing the dose amount of the source region 17 of the driving transistor T2.

아울러, 본 발명은 구동트랜지스터(T2)의 소오스영역(17)의 길이와 도즈량을 조절하여 저항 소자를 형성할 수 있다.In addition, the present invention can form a resistance element by adjusting the length and the dose of the source region 17 of the driving transistor T2.

액티브층, 소오스영역(5, 17) 및 드레인영역(17, 19) 상에 게이트절연막(9, 제1 절연막이라 한다)을 형성하고, 게이트절연막(9) 상에 게이트전극(11, 21), 게이트라인(10) 및 제1 연결라인(25)을 형성한다. 제1 연결라인(25)은 스위칭트랜지스터 영역으로부터 구동트랜지스터 영역까지 형성될 수 있다. A gate insulating film 9 (referred to as a first insulating film) is formed on the active layer, the source regions 5 and 17 and the drain regions 17 and 19. Gate electrodes 11 and 21, The gate line 10 and the first connection line 25 are formed. The first connection line 25 may be formed from the switching transistor region to the driving transistor region.

따라서, 게이트전극(11), 제1 액티브층(3), 소오스영역(5) 및 드레인영역(7) 에 의해 스위칭트랜지스터(T1)가 형성되고, 게이트전극(21), 제2 액티브층(15), 소오스영역(17) 및 드레인영역(19)에 의해 구동트랜지스터(T2)가 형성될 수 있다.Therefore, the switching transistor T1 is formed by the gate electrode 11, the first active layer 3, the source region 5 and the drain region 7, and the gate electrode 21, the second active layer 15 ), The source region 17 and the drain region 19 can be formed.

게이트전극(11, 21), 게이트라인(10) 및 제1 연결라인(25) 상에 층간절연막(27, 제2 절연막이라 한다)을 형성하고 패터닝하여, 스위칭트랜지스터 영역에 소오스콘택홀(12a), 드레인콘택홀(12b), 제1 연결콘택홀(12c)을 형성하고, 구동트랜지스터 영역에 소오스콘택홀(12d) 및 드레인콘택홀(12e)을 형성할 수 있다.An interlayer insulating film 27 (referred to as a second insulating film) is formed and patterned on the gate electrodes 11 and 21, the gate line 10 and the first connecting line 25 to form source contact holes 12a in the switching transistor region, A drain contact hole 12b and a first connection contact hole 12c and a source contact hole 12d and a drain contact hole 12e in the driving transistor region.

스위칭트랜지스터 영역에서 소오스콘택홀(12a)은 소오스영역(5)이 노출되도록 형성되고, 드레인콘택홀(12b)은 드레인영역(7)이 노출되도록 형성되며, 제1 연결콘택홀(12c)은 제1 연결라인(25)이 노출되도록 형성될 수 있다. 구동트랜지스터 영역에서 소오스콘택홀(12d)은 소오스영역(17)이 노출되도록 형성되고, 드레인콘택홀(12e)은 드레인영역(19)이 노출되도록 형성될 수 있다. In the switching transistor region, the source contact hole 12a is formed to expose the source region 5, the drain contact hole 12b is formed to expose the drain region 7, and the first connection contact hole 12c is formed 1 connection line 25 may be exposed. The source contact hole 12d may be formed to expose the source region 17 and the drain contact hole 12e may be formed to expose the drain region 19 in the driving transistor region.

층간절연막(27) 상에 데이터라인(29), 제2 연결라인(31), 전압공급라인(33) 및 제3 연결라인(37)을 형성한다. A data line 29, a second connection line 31, a voltage supply line 33, and a third connection line 37 are formed on the interlayer insulating film 27.

데이터라인(29)은 게이트라인(10)과 교차하여 형성될 수 있다. 게이트라인(10)과 데이터라인(29)의 교차에 의해 화소가 정의될 수 있다.The data lines 29 may be formed so as to intersect the gate lines 10. A pixel can be defined by the intersection of the gate line 10 and the data line 29.

데이터라인(29)은 스위칭트랜지스터 영역에서 소오스콘택홀(12a)을 통해 소오스영역(5)에 전기적으로 연결될 수 있다.The data line 29 may be electrically connected to the source region 5 through the source contact hole 12a in the switching transistor region.

제2 연결라인(31)은 스위칭트랜지스터 영역에서 드레인콘택홀(12b)을 통해 드레인영역(7)에 전기적으로 연결되는 한편, 제1 연결콘택홀(12c)을 통해 제1 연결라인(25)과 전기적으로 연결될 수 있다. The second connection line 31 is electrically connected to the drain region 7 through the drain contact hole 12b in the switching transistor region and electrically connected to the first connection line 25 and the drain region 7 through the first connection contact hole 12c. And can be electrically connected.

전압공급라인(33)은 구동트랜지스터 영역에서 소오스콘택홀(12d)을 통해 소오스영역(17)에 전기적으로 연결되는 한편, 제1 연결라인(25)과 교차하여 오버랩되도록 게이트라인(10)에 평행하게 형성될 수 있다.The voltage supply line 33 is electrically connected to the source region 17 through the source contact hole 12d in the driving transistor region and parallel to the gate line 10 so as to intersect with and overlap the first connection line 25. [ .

따라서, 오버랩된 전압공급라인(33)과 제1 연결라인(25)은 층간절연막(27)을 사이에 두고 스토리지 캐패시터(Cst)를 형성할 수 있다.Therefore, the overlapped voltage supply line 33 and the first connection line 25 can form the storage capacitor Cst with the interlayer insulating film 27 therebetween.

제3 연결라인(37)은 구동트랜지스터 영역에서 드레인콘택홀(12e)을 통해 드레인영역(19)에 전기적으로 연결될 수 있다.The third connection line 37 may be electrically connected to the drain region 19 through the drain contact hole 12e in the driving transistor region.

제3 연결라인(37)은 구동트랜지스터(T2)의 드레인영역(19)과 나중에 설명될 유기발광다이오드(47)의 아노드전극(41)을 전기적으로 연결시킨다.The third connection line 37 electrically connects the drain region 19 of the driving transistor T2 and the anode electrode 41 of the organic light emitting diode 47 to be described later.

데이터라인(29), 제2 연결라인(31), 전압공급라인(33) 및 제3 연결라인(37) 상에 보호층(39)을 형성하고 패터닝하여 구동트랜지스터 영역에 제2 연결콘택홀을 형성한다. 제2 연결콘택홀은 제3 연결라인(37)이 노출되도록 형성될 수 있다.A protective layer 39 is formed and patterned on the data line 29, the second connection line 31, the voltage supply line 33 and the third connection line 37 to form a second connection contact hole in the driving transistor region . The second connection contact hole may be formed such that the third connection line 37 is exposed.

화소 영역의 보호층(39) 상에 아노드전극(41)이 제2 연결콘택홀을 통해 제3 연결라인(37)에 전기적으로 연결되도록 형성된다. 화소 영역은 나중에 설명될 유기발광층(43)이 형성되는 영역이다.The anode electrode 41 is formed on the protective layer 39 of the pixel region so as to be electrically connected to the third connection line 37 through the second connection contact hole. The pixel region is a region where the organic light emitting layer 43 to be described later is formed.

아노드전극(41)의 에지 영역과 상기 보호층(39) 상에 뱅크층(42)을 형성한다. 뱅크층(42)은 화소 영역을 구분할 뿐만 아니라 아노드전극(41)에 에지 영역에 고전압이 집중되어 손상되는 것을 방지하기 위해 형성될 수 있다.A bank layer 42 is formed on the edge region of the anode electrode 41 and on the protective layer 39. The bank layer 42 may be formed not only to separate the pixel region but also to prevent the high voltage from being concentrated on the edge region of the anode electrode 41 to be damaged.

아노드전극(41) 상에 유기발광층(43)을 형성한다. 유기발광층(43)은 화소별로 형성된 적색 유기발광층, 녹색 유기발광층 및 청색 유기발광층을 포함한다.An organic light emitting layer 43 is formed on the anode electrode 41. The organic light emitting layer 43 includes a red organic light emitting layer, a green organic light emitting layer, and a blue organic light emitting layer formed for each pixel.

유기발광층(43)은 아노드전극(41) 상에만 형성될 수도 있고, 도 3b에 도시한 바와 같이, 아노드전극(41)과 뱅크층(42)의 에지 영역에 형성될 수도 있다.The organic light emitting layer 43 may be formed only on the anode electrode 41 or may be formed on the edge regions of the anode electrode 41 and the bank layer 42 as shown in FIG.

뱅크층(42)과 유기발광층(43) 상에 캐소드전극(45)을 형성한다. 캐소드전극(45)은 모든 화소에 공통으로 그리고 일체로 형성될 수 있다.A cathode electrode 45 is formed on the bank layer 42 and the organic light emitting layer 43. The cathode electrode 45 may be formed integrally and in common with all of the pixels.

도 7은 구동트랜지스터의 소오스영역의 길이에 따른 이동도 변화를 도시한 도면이다.7 is a diagram showing a change in mobility according to the length of the source region of the driving transistor.

본 실험은 1㎛ 내지 16㎛의 소오스영역의 길이에서 50개의 샘플을 대상으로 이동도를 실험한 것이다.In this experiment, mobility of 50 samples was measured at a length of 1 탆 to 16 탆 in a source region.

도 7 및 하기 표 1에 도시한 바와 같이, 구동트랜지스터의 소오스영역의 길이가 증가할수록 이동도는 감소한다.As shown in Fig. 7 and the following Table 1, as the length of the source region of the driving transistor increases, the mobility decreases.

하지만, 하기 표 1에 나타낸 바와 같이, 각각 4㎛, 8㎛ 및 12㎛의 소오스영역의 길이에 대한 이동도 편차는 구동트랜지스터의 소오스영역의 길이가 증가할수록 감소함을 알 수 있다. 따라서, 구동트랜지스터의 소오스영역의 길이가 증가할수록 이동도가 거의 변하지 않게 됨으로써, 각 화소의 휘도 균일성을 확보할 수 있다.However, as shown in Table 1 below, it can be seen that the mobility deviation with respect to the length of the source region of 4 mu m, 8 mu m and 12 mu m, respectively, decreases as the length of the source region of the driving transistor increases. Therefore, as the length of the source region of the driving transistor increases, the mobility is hardly changed, thereby ensuring the luminance uniformity of each pixel.


소오스 영역의 길이[㎛]Length of source region [탆]
44 88 1212 이동도Mobility 평균[cm2/Vs]Average [cm2 / Vs] 22.5122.51 21.0821.08 19.8219.82 편차[%]Deviation[%] 2.422.42 2.082.08 1.891.89

이상과 같이, 본 발명은 구동트랜지스터의 소오스전극의 길이를 증가시켜 저항 소자로 이용함으로써, 구동트랜지스터의 이동도나 문턱전압의 변화에 관계없이 구동 전류를 보상하여 각 화소에 균일한 휘도를 유지할 수 있다.As described above, according to the present invention, by increasing the length of the source electrode of the driving transistor and using it as a resistance element, the driving current can be compensated regardless of the mobility of the driving transistor or the change in the threshold voltage, .

도 4a 내지 도 4d는 본 발명의 제1 실시예에 따른 유기발광 표시장치의 제조 공정을 도시한 공정도이다.4A to 4D are process diagrams illustrating a manufacturing process of the OLED display according to the first embodiment of the present invention.

도 4a에 도시한 바와 같이, 기판(1) 상에 다결정 실리콘을 형성하고 패터닝하여 스위칭트랜지스터 영역에 제1 액티브층(3)을 형성하고, 구동트랜지스터 영역에 제2 액티브층(15)을 형성한다.4A, polycrystalline silicon is formed on the substrate 1 and patterned to form the first active layer 3 in the switching transistor region and the second active layer 15 in the driving transistor region .

즉, 기판(1) 상에 아몰포스 실리콘을 형성하고, 엑시머 레이저를 이용하여 아몰포스 실리콘을 어닐링하여 다결정 실리콘으로 결정화한다. 이어서, 다결정 실리콘을 패터닝하여 스위칭트랜지스터 영역과 구동트랜지스터 영역에 각각 제1 및 제2 액티브층(3, 15)을 형성한다.That is, amorphous silicon is formed on the substrate 1, and amorphous silicon is annealed using an excimer laser to crystallize the amorphous silicon into polycrystalline silicon. Next, the polycrystalline silicon is patterned to form the first and second active layers 3 and 15 in the switching transistor region and the driving transistor region, respectively.

제1 및 제2 액티브층(3, 15) 각각의 양쪽 에지 영역을 선택적으로 도핑하여 제1 및 제2 액티브층(3, 15) 각각의 양쪽 에지 영역에 소오스영역(5, 17)과 드레인영역(7, 19)을 형성한다. 따라서, 도핑되지 않은 제1 및 제2 액티브층(3, 15)의 중앙 영역에는 그대로 액티브층으로 유지되고, 도핑된 제1 및 제2 액티브층(3, 15)의 양쪽 에지 영역은 소오스영역(5, 17)과 드레인영역(7, 19)이 된다. The edge regions of the first and second active layers 3 and 15 are selectively doped so that the source regions 5 and 17 and the drain region 5 are formed in both edge regions of the first and second active layers 3 and 15, (7, 19). Thus, the center regions of the undoped first and second active layers 3 and 15 are held as an active layer as they are, and both edge regions of the doped first and second active layers 3 and 15 are held in the source region 5 and 17 and drain regions 7 and 19, respectively.

이때, 도핑 물질은 보론(boron)이나 인(phosphorous)일 수 있다. 도핑 도즈(dose)량은 보론 과 인 모두 1.0E14 내지 6.0E14의 범위일 수 있다. 도핑 도즈량의 농도와 저항은 반비례 관계를 가질 수 있다. 즉, 도핑 도즈량이 증가되면 될수록 저항은 작아지고 감소되면 될수록 저항은 커지게 된다. At this time, the doping material may be boron or phosphorous. The amount of doping may range from 1.0E14 to 6.0E14 for both boron and phosphorus. The concentration and resistance of the doping dose may have an inverse relationship. That is, as the doping dose increases, the resistance decreases, and as the doping dose decreases, the resistance increases.

본 발명에서 구동트랜지스터의 소오스영역(17)은 저항 소자로 사용될 수 있다. In the present invention, the source region 17 of the driving transistor can be used as a resistance element.

따라서, 소오스영역(17)과 드레인영역(19)의 도즈량을 원하는 저항값이 되도록 조절하여 도핑함으로써, 구동트랜지스터의 소오스영역(17)이 저항 소자로 사용될 수 있다. Therefore, the source region 17 of the driving transistor can be used as a resistance element by adjusting the dose amount of the source region 17 and the drain region 19 to be a desired resistance value.

또한, 본 발명의 구동트랜지스터의 소오스영역(17)은 소정 범위까지 연장되도록 형성될 수 있다. 소정 범위는 화소의 단축 길이의 1/2배 내지 3배의 범위를 가질 수 있다. Further, the source region 17 of the driving transistor of the present invention may be formed to extend to a predetermined range. The predetermined range may have a range of 1/2 to 3 times the short axis length of the pixel.

본 발명은 구동트랜지스터의 소오스영역(17)의 길이를 증가시켜 저항 성능을 갖도록 한다. 널리 알려진 바와 같이, 도전성 부재의 길이가 증가할수록 저항은 증가한다.The present invention increases the length of the source region 17 of the driving transistor so as to have resistance performance. As is widely known, the resistance increases as the length of the conductive member increases.

본 발명에서 구동트랜지스터의 소오스영역(17)은 10㏀ 내지 100㏀의 범위의 저항을 가질 수 있다. In the present invention, the source region 17 of the driving transistor may have a resistance ranging from 10 k? To 100 k ?.

따라서, 본 발명은 구동트랜지스터의 소오스영역(17)의 길이를 증가시켜 저항 소자를 형성할 수 있다.Therefore, the present invention can increase the length of the source region 17 of the driving transistor to form a resistance element.

또한, 본 발명은 구동트랜지스터의 소오스영역(17)의 도즈량을 적게 하여 저항 소자를 형성할 수 있다.Further, the present invention can reduce the dose amount of the source region 17 of the driving transistor to form a resistance element.

아울러, 본 발명은 구동트랜지스터의 소오스영역(17)의 길이와 도즈량을 조절하여 저항 소자를 형성할 수 있다.In addition, the present invention can form a resistance element by adjusting the length and the dose of the source region 17 of the driving transistor.

제1 및 제2 액티브층(3, 15), 소오스영역(5, 17) 및 드레인영역(7, 19) 상에 제1 절연 물질을 형성하여 제1 절연막(9)을 형성하고, 제1 절연막(9) 상에 제1 금속 물질을 형성하고, 제1 금속 물질을 패터닝하여 게이트전극(11, 21), 게이트라인(10) 및 제1 연결라인(25)을 형성한다. 게이트전극(11, 21)은 각각 스위칭트랜지스터 영역의 제1 액티브층(3)에 대응하는 제1 절연막(9)과 구동트랜지스터 영역의 제2 액티브층(15)에 대응하는 제1 절연막(9) 상에 형성될 수 있다. 제1 연결라인(25)은 나중에 설명될 데이터라인(29)에 평행하게 스위칭트랜지스터 영역으로부터 구동트랜지스터 영역까지 형성될 수 있다. A first insulating film 9 is formed by forming a first insulating material on the first and second active layers 3 and 15, the source regions 5 and 17 and the drain regions 7 and 19, The first metal material is formed on the gate electrode 9 and the first metal material is patterned to form the gate electrodes 11 and 21, the gate line 10 and the first connection line 25. The gate electrodes 11 and 21 are connected to the first insulating film 9 corresponding to the first active layer 3 of the switching transistor region and the first insulating film 9 corresponding to the second active layer 15 of the driving transistor region, Lt; / RTI > The first connection line 25 may be formed from the switching transistor region to the driving transistor region in parallel to the data line 29 to be described later.

따라서, 게이트전극(11), 제1 액티브층(3), 소오스영역(5) 및 드레인영역(7)에 의해 스위칭트랜지스터가 형성되고, 게이트전극(21), 제2 액티브층(15), 소오스영역(17) 및 드레인영역(19)에 의해 구동트랜지스터가 형성될 수 있다.A switching transistor is formed by the gate electrode 11, the first active layer 3, the source region 5 and the drain region 7 and the gate electrode 21, the second active layer 15, The driving transistor can be formed by the region 17 and the drain region 19. [

도 4b에 도시한 바와 같이, 게이트전극(11, 21), 게이트라인(10) 및 제1 연결라인(25) 상에 제2 절연 물질을 형성하여 제2 절연막(27)을 형성하고, 제2 절연막(27)을 패터닝하여, 스위칭트랜지스터 영역에 소오스콘택홀(12a), 드레인콘택홀(12b), 제1 연결콘택홀(12c)을 형성하고, 구동트랜지스터 영역에 소오스콘택홀(12d) 및 드레인콘택홀(12e)을 형성할 수 있다.A second insulating film 27 is formed by forming a second insulating material on the gate electrodes 11 and 21, the gate line 10 and the first connecting line 25 as shown in FIG. 4B, A source contact hole 12a, a drain contact hole 12b and a first connection contact hole 12c are formed in the switching transistor region by patterning the insulating film 27. The source contact hole 12d and drain The contact hole 12e can be formed.

스위칭트랜지스터 영역에서 소오스콘택홀(12a)은 소오스영역(5)이 노출되도록 형성되고, 드레인콘택홀(12b)은 드레인영역(7)이 노출되도록 형성되며, 제1 연결콘택홀(12c)은 제1 연결라인(25)이 노출되도록 형성될 수 있다. 구동트랜지스터 영역에서 소오스콘택홀(12d)은 소오스영역(17)이 노출되도록 형성되고, 드레인콘택홀(12e)은 드레인영역(19)이 노출되도록 형성될 수 있다. In the switching transistor region, the source contact hole 12a is formed to expose the source region 5, the drain contact hole 12b is formed to expose the drain region 7, and the first connection contact hole 12c is formed 1 connection line 25 may be exposed. The source contact hole 12d may be formed to expose the source region 17 and the drain contact hole 12e may be formed to expose the drain region 19 in the driving transistor region.

제2 절연막(27) 상에 제2 금속 물질을 형성하고, 제2 금속 물질을 패터닝하여, 데이터라인(29), 제2 연결라인(31), 전압공급라인(33) 및 제3 연결라인(37)을 형성한다. The second metal material is formed on the second insulating film 27 and the second metal material is patterned to form the data line 29, the second connecting line 31, the voltage supplying line 33, 37 are formed.

데이터라인(29)은 스위칭트랜지스터 영역의 소오스콘택홀(12a)을 통해 소오스영역(5)에 전기적으로 연결될 수 있다.The data line 29 may be electrically connected to the source region 5 through the source contact hole 12a of the switching transistor region.

제2 연결라인(31)은 스위칭트랜지스터 영역의 드레인콘택홀(12b)을 통해 드레인영역(7)에 전기적으로 연결되고, 제1 연결콘택홀(12c)을 통해 제1 연결라인(25)에 전기적으로 연결될 수 있다.The second connection line 31 is electrically connected to the drain region 7 through the drain contact hole 12b of the switching transistor region and electrically connected to the first connection line 25 through the first connection contact hole 12c .

전압공급라인(33)은 구동트랜지스터 영역의 소오스콘택홀(12d)을 통해 소오스영역(17)과 전기적으로 연결되고, 제1 연결라인(25)과 교차하여 오버랩되도록 게이트라인(10)에 평행하게 형성될 수 있다.The voltage supply line 33 is electrically connected to the source region 17 through the source contact hole 12d of the driving transistor region and is parallel to the gate line 10 so as to intersect with and overlap the first connection line 25 .

따라서, 오버랩된 전압공급라인(33)과 제1 연결라인(25)은 제2 절연막(27)을 사이에 두고 스토리지 캐패시터(Cst)를 형성할 수 있다.Therefore, the overlapped voltage supply line 33 and the first connection line 25 can form the storage capacitor Cst with the second insulating film 27 therebetween.

제3 연결라인(37)은 구동트랜지스터 영역의 드레인콘택홀(12e)을 통해 드레인영역(19)에 전기적으로 연결될 수 있다.The third connection line 37 may be electrically connected to the drain region 19 through the drain contact hole 12e of the driving transistor region.

데이터라인(29)은 게이트라인(10)과 교차하여 형성될 수 있다. 게이트라인(10)과 데이터라인(29)의 교차에 의해 화소가 정의될 수 있다.The data lines 29 may be formed so as to intersect the gate lines 10. A pixel can be defined by the intersection of the gate line 10 and the data line 29.

본 발명의 화소는 스위칭트랜지스터 영역, 스토리지 캐패시터 영역, 구동트랜지스터 영역 및 화소 영역으로 구분될 수 있다.The pixel of the present invention can be divided into a switching transistor region, a storage capacitor region, a driving transistor region, and a pixel region.

도 4c에 도시한 바와 같이, 데이터라인(29), 제2 연결라인(31), 전압공급라인(33) 및 제3 연결라인(37) 상에 제3 절연 물질을 형성하고, 제2 절연 무질을 패터닝하여 구동트랜지스터 영역에 제2 연결콘택홀(40)을 갖는 제3 절연막(39)을 형성한다. 제2 연결콘택홀(40)은 제3 연결라인(37)이 노출되도록 형성될 수 있다. A third insulating material is formed on the data line 29, the second connecting line 31, the voltage supplying line 33 and the third connecting line 37 as shown in FIG. 4C, And a third insulating film 39 having a second connection contact hole 40 is formed in the driving transistor region. The second connection contact hole 40 may be formed such that the third connection line 37 is exposed.

제4 절연막(42) 상에 제3 금속 물질을 형성하고 패터닝하여 화소 영역의 제3 절연막(39) 상에 제2 연결콘택홀(40)을 통해 제3 연결라인(37)과 전기적으로 연결된 아노드전극(41)을 형성한다.A third metal material is formed on the fourth insulating film 42 and is patterned to form a third insulating film 39 on the third insulating film 39 in the pixel region through ohmic contact electrically connected to the third connecting line 37 through the second connecting contact hole 40 And the node electrode 41 is formed.

아노드전극(41)상에 제4 절연 물질을 형성하고 패터닝하여 아노드전극(41)의 에지 영역과 제3 절연막(39) 상에 제4 절연막(42)을 형성한다.A fourth insulating material is formed on the anode electrode 41 and patterned to form a fourth insulating film 42 on the edge region of the anode electrode 41 and the third insulating film 39.

아노드전극(41)에 선택적으로 색광을 발생시키는 유기 물질을 증착하여 유기발광층(43)을 형성한다. 유기 물질의 증착에는 하드 마스크가 이용될 수 있다.An organic material that selectively generates color light is deposited on the anode electrode 41 to form an organic light emitting layer 43. A hard mask may be used for deposition of the organic material.

제4 절연막(42)과 유기발광층(43) 상에 제4 금속 물질을 형성하여 캐소드전극(45)을 형성한다. 캐소드전극(45)은 모든 화소에 공통으로 그리고 일체로 형성될 수 있다.A fourth metal material is formed on the fourth insulating layer 42 and the organic light emitting layer 43 to form the cathode electrode 45. The cathode electrode 45 may be formed integrally and in common with all of the pixels.

이상에서, 제1 절연막(9)은 게이트절연막이고, 제2 절연막(27)은 층간절연막이고, 제3 절연막(39)은 보호층이며, 제4 절연막(42)은 뱅크층일 수 있다. 제2 내지 제4 절연막(42)은 폴리이미드나 BCB와 같은 유기 물질이나 실리콘나이트라이드(SiNx)나 실리콘옥사이드(SiOx)와 같은 무기 물질일 수 있다.In the above description, the first insulating film 9 is a gate insulating film, the second insulating film 27 is an interlayer insulating film, the third insulating film 39 is a protective layer, and the fourth insulating film 42 is a bank layer. The second to fourth insulating films 42 may be an organic material such as polyimide or BCB, or an inorganic material such as silicon nitride (SiNx) or silicon oxide (SiOx).

이상과 같은 제조 공정에 의해 제조된 유기발광표시장치는 구동트랜지스터의 소오스전극의 길이를 증가시켜 저항 소자로 이용함으로써, 구동트랜지스터의 이동도나 문턱전압의 변화에 관계없이 구동 전류를 보상하여 각 화소에 균일한 휘도를 유지할 수 있다.The organic light emitting display manufactured by the manufacturing process as described above increases the length of the source electrode of the driving transistor and uses it as a resistance element to compensate the driving current regardless of the mobility of the driving transistor or the threshold voltage, A uniform luminance can be maintained.

도 5a 및 도 5b는 본 발명의 제2 실시예에 따른 유기발광 표시장치를 도시한 도면이다. 5A and 5B are views illustrating an organic light emitting display according to a second embodiment of the present invention.

본 발명의 제2 실시예는 그 구조나 제조 공정은 앞서 설명한 본 발명의 제1 실시예와 거의 동일하다.The structure and manufacturing process of the second embodiment of the present invention are almost the same as those of the first embodiment of the present invention described above.

다만, 본 발명의 제2 실시예는 구동트랜지스터의 소오스영역(17')은 게이트라인(10)에 평행하게 제2 액티브층(15)으로부터 인접 화소에 배치된 전압공급라인(33)까지 연장되어 형성될 수 있다. However, in the second embodiment of the present invention, the source region 17 'of the driving transistor extends from the second active layer 15 in parallel to the gate line 10 to the voltage supply line 33 disposed in the adjacent pixel .

이와 같이, 구동트랜지스터의 소오스영역(17')의 길이를 제2 액티브층(15)으로부터 인접 화소의 전압공급라인(33)까지 증가시켜 저항 소자로 사용될 수 있다.In this way, the length of the source region 17 'of the driving transistor can be increased as the resistance element by increasing the length from the second active layer 15 to the voltage supply line 33 of the adjacent pixel.

이때, 구동트랜지스터의 소오스영역(17')은 인접 화소의 전압공급라인(33)과 콘택홀을 통해 전기적으로 연결될 수 있다.At this time, the source region 17 'of the driving transistor may be electrically connected to the voltage supply line 33 of the adjacent pixel through the contact hole.

도 6a 및 도 6b는 본 발명의 제3 실시예에 따른 유기발광 표시장치를 도시한 도면이다.6A and 6B illustrate an OLED display according to a third embodiment of the present invention.

본 발명의 제3 실시예는 그 구조나 제조 공정은 앞서 설명한 본 발명의 제1 실시예와 거의 동일하다.The structure and manufacturing process of the third embodiment of the present invention are almost the same as those of the first embodiment of the present invention described above.

다만, 본 발명의 제3 실시예는 구동트랜지스터의 소오스영역(17")은 제2 액티브층(15)보다 적어도 좁은 폭으로 형성되고, 제2 액티브층(15)으로부터 전압공급라인(33)까지 연장되도록 형성될 수 있다. However, in the third embodiment of the present invention, the source region 17 "of the driving transistor is formed at least narrower than the second active layer 15, and the second active layer 15 to the voltage supply line 33 As shown in FIG.

통상적으로, 라인의 폭과 저항값은 반비례 관계를 가질 수 있다. 즉, 라인의 폭이 좁아질수록 저항값은 커지게 된다. Typically, the line width and resistance value may have an inverse relationship. That is, as the width of the line becomes narrower, the resistance value becomes larger.

따라서, 본 발명의 제3 실시예에서는 구동트랜지스터의 소오스영역(17")의 길이를 증가시키는 한편, 그 폭을 제2 액티브층(15)의 폭보다 좁게 형성하여, 저항 소자로 사용될 수 있다. 따라서, 소오스영역(17")의 길이와 폭을 동시에 조정함으로써, 소오스영역(17")의 길이를 본 발명의 제1 실시예보다 다소 감소시키더라도 소오스영역(17")의 폭을 좁혀 본 발명의 제1 실시예의 소오스영역(17)과 동일한 저항값을 가질도록 할 수 있다.Therefore, in the third embodiment of the present invention, the length of the source region 17 "of the driving transistor is increased while the width of the source region 17 " is narrower than the width of the second active layer 15 and can be used as a resistance element. Therefore, by adjusting the length and width of the source region 17 "simultaneously, the width of the source region 17" is narrowed even if the length of the source region 17 "is somewhat smaller than that of the first embodiment of the present invention, It is possible to have the same resistance value as the source region 17 of the first embodiment of FIG.

한편, 필요에 따라, 본 발명의 제3 실시예의 구동트랜지스터의 소오스영역(17")은 소정 범위까지 연장되도록 형성될 수 있다. 소정 범위는 화소의 단축 길이의 1/2배 내지 3배의 범위를 가질 수 있다. If necessary, the source region 17 "of the driving transistor of the third embodiment of the present invention may be formed to extend to a predetermined range. The predetermined range may be a range of 1/2 to 3 times the short axis length of the pixel Lt; / RTI >

도 1은 종래의 유기발광 표시장치의 단위 화소를 도시한 회로도이다.1 is a circuit diagram showing a unit pixel of a conventional organic light emitting diode display.

도 2는 본 발명에 따른 유기발광 표시장치를 도시한 회로도이다.2 is a circuit diagram showing an organic light emitting display according to the present invention.

도 3a 내지 도 3c는 본 발명의 제1 실시예에 따른 유기발광 표시장치를 도시한 도면이다. FIGS. 3A to 3C illustrate an OLED display according to a first embodiment of the present invention.

도 4a 내지 도 4d는 본 발명의 제1 실시예에 따른 유기발광 표시장치의 제조 공정을 도시한 공정도이다.4A to 4D are process diagrams illustrating a manufacturing process of the OLED display according to the first embodiment of the present invention.

도 5a 및 도 5b는 본 발명의 제2 실시예에 따른 유기발광 표시장치를 도시한 도면이다. 5A and 5B are views illustrating an organic light emitting display according to a second embodiment of the present invention.

도 6a 및 도 6b는 본 발명의 제3 실시예에 따른 유기발광 표시장치를 도시한 도면이다.6A and 6B illustrate an OLED display according to a third embodiment of the present invention.

도 7은 구동트랜지스터의 소오스영역의 길이에 따른 이동도 변화를 도시한 도면이다.7 is a diagram showing a change in mobility according to the length of the source region of the driving transistor.

<도면의 주요 부분에 대한 부호의 설명>Description of the Related Art

1: 기판 3, 15: 액티브층1: substrate 3, 15: active layer

5, 17: 소오스영역 7, 19: 드레인영역5, 17: source region 7, 19: drain region

9: 게이트절연막 10: 게이트라인9: gate insulating film 10: gate line

11, 21: 게이트전극 13: 스위칭트랜지스터11, 21: gate electrode 13: switching transistor

23: 구동트랜지스터 25: 제1 연결라인23: driving transistor 25: first connection line

27: 층간절연막 29: 데이터라인27: interlayer insulating film 29: data line

31: 제2 연결라인 33: 전압공급라인31: second connection line 33: voltage supply line

37: 제3 연결라인 39: 보호층37: third connection line 39: protective layer

41: 아노드전극 42: 뱅크층41: anode electrode 42: bank layer

43: 유기발광층 45: 캐소드전극43: organic light emitting layer 45: cathode electrode

47: 유기발광다이오드47: Organic Light Emitting Diode

Claims (9)

매트릭스로 배열된 다수의 화소를 포함하고,A plurality of pixels arranged in a matrix, 상기 각 화소는,Each of the pixels includes: 게이트라인과 데이터라인에 연결된 스위칭트랜지스터;A switching transistor connected to the gate line and the data line; 상기 스위칭트랜지스터와 전압공급라인 사이에 연결된 구동트랜지스터;A driving transistor connected between the switching transistor and the voltage supply line; 상기 스위칭트랜지스터와 상기 전압공급라인 사이에 연결된 스토리지 캐패시터;A storage capacitor coupled between the switching transistor and the voltage supply line; 상기 구동트랜지스터에 연결된 유기발광다이오드; 및An organic light emitting diode connected to the driving transistor; And 상기 전압공급라인과 상기 구동트랜지스터 사이에 상기 구동트랜지스터의 소오스영역으로부터 형성된 저항 소자를 포함하고,And a resistance element formed between the voltage supply line and the driving transistor and formed from a source region of the driving transistor, 상기 저항 소자는 상기 구동트랜지스터의 액티브층으로부터 인접하는 화소의 전압공급라인까지 연장 형성되는 것을 특징으로 하는 유기발광 표시장치.Wherein the resistance element extends from an active layer of the driving transistor to a voltage supply line of an adjacent pixel. 제1항에 있어서, 상기 구동트랜지스터의 소오스영역으로부터 형성된 저항 소자는 상기 화소의 단축 길이의 1/2배 내지 3배의 범위를 갖는 것을 특징으로 하는 유기발광 표시장치.The organic light emitting diode display according to claim 1, wherein the resistance element formed from the source region of the driving transistor has a range of 1/2 to 3 times the short axis length of the pixel. 삭제delete 제1항에 있어서, 상기 저항 소자는 상기 구동트랜지스터의 액티브층보다 적어도 좁은 폭을 가지며, 상기 구동트랜지스터의 액티브층으로부터 상기 전압공급라인까지 연장 형성되는 것을 특징으로 하는 유기발광 표시장치.The OLED display of claim 1, wherein the resistance element is at least narrower than an active layer of the driving transistor and extends from an active layer of the driving transistor to the voltage supply line. 제1항에 있어서, 상기 저항 소자는 10㏀ 내지 100㏀의 범위의 저항값을 가지는 것을 특징으로 하는 유기발광 표시장치.The OLED display according to claim 1, wherein the resistance element has a resistance value ranging from 10 k? To 100 k ?. 매트릭스로 배열된 다수의 화소를 포함하고, 상기 각 화소는 스위칭트랜지스터 영역, 스토리지 캐패시터 영역, 구동트랜지스터 영역 및 화소 영역을 포함하는 유기발광 표시장치에 있어서,A plurality of pixels arranged in a matrix, each pixel including a switching transistor region, a storage capacitor region, a driving transistor region, and a pixel region, 상기 스위칭트랜지스터 영역과 상기 구동트랜지스터 영역 각각의 기판 상에 액티브층, 소오스영역 및 드레인영역을 형성하는 단계;Forming an active layer, a source region, and a drain region on the substrate of each of the switching transistor region and the driving transistor region; 상기 기판 상에 게이트절연막을 형성하는 단계;Forming a gate insulating film on the substrate; 상기 게이트절연막 상에 게이트전극, 게이트라인 및 제1 연결라인을 형성하는 단계;Forming a gate electrode, a gate line, and a first connection line on the gate insulating film; 상기 게이트전극, 상기 게이트라인 및 상기 제1 연결라인 상에 상기 소오스영역, 상기 드레인영역 및 상기 제1 연결라인이 노출된 층간절연막을 형성하는 단계;Forming an interlayer insulating film in which the source region, the drain region, and the first connection line are exposed on the gate electrode, the gate line, and the first connection line; 상기 층간절연막 상에 데이터라인, 제2 연결라인, 전압공급라인 및 제3 연결 라인을 형성하는 단계;Forming a data line, a second connection line, a voltage supply line, and a third connection line on the interlayer insulating film; 상기 데이터라인, 상기 제2 연결라인, 상기 전압공급라인 및 상기 제3 연결라인 상에 상기 제3 연결라인이 노출된 보호층을 형성하는 단계;Forming a protective layer on which the third connection line is exposed on the data line, the second connection line, the voltage supply line, and the third connection line; 상기 보호층 상에 상기 제3 연결라인과 연결된 유기발광다이오드를 형성하는 단계를 포함하고,And forming an organic light emitting diode connected to the third connection line on the protection layer, 상기 제1 연결라인은 상기 스위칭트랜지스터 영역부터 상기 스토리지 캐패시터 영역을 경유하여 상기 구동트랜지스터 영역까지 형성되고, Wherein the first connection line is formed from the switching transistor region to the driving transistor region via the storage capacitor region, 상기 데이터라인은 상기 스위칭트랜지스터 영역의 소오스영역에 연결되고, 상기 제2 연결라인은 상기 스위칭트랜지스터 영역의 드레인영역과 상기 제1 연결라인에 연결되고, 상기 전압공급라인은 상기 구동트랜지스터 영역의 소오스영역에 연결되며, 상기 제3 연결라인은 상기 구동트랜지스터 영역의 드레인영역에 연결되고,Wherein the data line is connected to the source region of the switching transistor region and the second connection line is connected to the drain region of the switching transistor region and the first connection line, And the third connection line is connected to a drain region of the driving transistor region, 상기 구동트랜지스터 영역의 소오스 전극은 저항 소자로 사용되는 것을 특징으로 하는 유기발광 표시장치의 제조 방법.Wherein the source electrode of the driving transistor region is used as a resistance element. 제6항에 있어서, 상기 저항 소자는 상기 화소의 단축 길이의 1/2배 내지 3배의 범위를 갖는 것을 특징으로 하는 유기발광 표시장치의 제조 방법.7. The method according to claim 6, wherein the resistance element has a length that is 1/2 to 3 times the short axis length of the pixel. 제6항에 있어서, 상기 저항 소자는 상기 구동트랜지스터 영역의 액티브층으로부터 인접하는 화소의 전압공급라인까지 연장 형성되는 것을 특징으로 하는 유기발광 표시장치의 제조 방법.7. The method according to claim 6, wherein the resistance element is extended from an active layer of the driving transistor region to a voltage supply line of an adjacent pixel. 제6항에 있어서, 상기 저항 소자는 상기 구동트랜지스터 영역의 액티브층보다 적어도 좁은 폭을 가지며, 상기 구동트랜지스터 영역의 액티브층으로부터 상기 전압공급라인까지 연장 형성되는 것을 특징으로 하는 유기발광 표시장치의 제조 방법.7. The organic light emitting diode display as claimed in claim 6, wherein the resistance element is at least narrower than the active layer of the driving transistor region and extends from the active layer of the driving transistor region to the voltage supply line. Way.
KR20080045748A 2008-05-16 2008-05-16 Organic electro-luminescence display device and manufacturing method thereof KR101493086B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR20080045748A KR101493086B1 (en) 2008-05-16 2008-05-16 Organic electro-luminescence display device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20080045748A KR101493086B1 (en) 2008-05-16 2008-05-16 Organic electro-luminescence display device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
KR20090119599A KR20090119599A (en) 2009-11-19
KR101493086B1 true KR101493086B1 (en) 2015-02-13

Family

ID=41603290

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20080045748A KR101493086B1 (en) 2008-05-16 2008-05-16 Organic electro-luminescence display device and manufacturing method thereof

Country Status (1)

Country Link
KR (1) KR101493086B1 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101486038B1 (en) 2012-08-02 2015-01-26 삼성디스플레이 주식회사 Organic light emitting diode display
KR101441958B1 (en) 2012-09-28 2014-09-18 엘지디스플레이 주식회사 Liquid crystal display device inculding tft compensation circuit
KR101398448B1 (en) * 2012-11-29 2014-05-30 삼성디스플레이 주식회사 Organic light emitting diode display
KR102407538B1 (en) * 2013-11-26 2022-06-13 엘지디스플레이 주식회사 Organic light emitting diode display device and method of fabricating the same
CN112397563B (en) * 2020-11-13 2024-03-12 京东方科技集团股份有限公司 Display panel, display device and manufacturing method of display panel

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002514320A (en) * 1997-04-23 2002-05-14 サーノフ コーポレイション Active matrix light emitting diode pixel structure and method
KR20030066428A (en) * 2002-02-04 2003-08-09 산요덴키가부시키가이샤 Display device
JP2004247130A (en) * 2003-02-13 2004-09-02 Shoen Kagi Kofun Yugenkoshi Device for improving yield and uniformity of active matrix organic light-emitting diode panel
KR20060047927A (en) * 2004-07-08 2006-05-18 세이코 엡슨 가부시키가이샤 Pixel circuit, method of driving the same, electro-optical device, and electronic apparatus

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002514320A (en) * 1997-04-23 2002-05-14 サーノフ コーポレイション Active matrix light emitting diode pixel structure and method
KR20030066428A (en) * 2002-02-04 2003-08-09 산요덴키가부시키가이샤 Display device
JP2004247130A (en) * 2003-02-13 2004-09-02 Shoen Kagi Kofun Yugenkoshi Device for improving yield and uniformity of active matrix organic light-emitting diode panel
KR20060047927A (en) * 2004-07-08 2006-05-18 세이코 엡슨 가부시키가이샤 Pixel circuit, method of driving the same, electro-optical device, and electronic apparatus

Also Published As

Publication number Publication date
KR20090119599A (en) 2009-11-19

Similar Documents

Publication Publication Date Title
US6762564B2 (en) Display apparatus
KR100867926B1 (en) Organic light emitting diode display device and fabrication method of the same
KR101980757B1 (en) Organic light-emitting diode display device
US20030146711A1 (en) Organic LED device
US7943934B2 (en) Thin film transistor array panel and method for manufacturing the same
KR101100885B1 (en) Thin film transistor array panel for organic electro-luminescence
US20060290633A1 (en) Light emitting display and thin film transistor (TFT)
US20060044232A1 (en) Organic light emitting diode display and manufacturing method thereof
JP2006018277A (en) Light emitting display
KR20030069668A (en) Active matrix type organic light emitting display device and method of manufacturing the same
JP2011023695A (en) Organic electroluminescence display device and method of manufacturing the same
JP2018077474A (en) Pixel circuit and method for forming pixel circuit
US20060157711A1 (en) Thin film transistor array panel
EP2889913B1 (en) Organic light emitting display device
KR20180066302A (en) Thin film transistor substrate
KR20170124129A (en) Display device
KR100825317B1 (en) Organic electro luminecense
US10529786B2 (en) Thin-film transistor and organic light-emitting display device including the same
JP2003223120A (en) Semiconductor display device
KR101493086B1 (en) Organic electro-luminescence display device and manufacturing method thereof
US7612377B2 (en) Thin film transistor array panel with enhanced storage capacitors
US7646044B2 (en) Thin film transistor and thin film transistor array panel
KR101073543B1 (en) Organic light emitting diode display
KR100560470B1 (en) Method for manufacturing diode transistor and image display apparatus using the same
US6897480B2 (en) Active matrix organic electroluminescence device and method of manufacturing the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190114

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20200116

Year of fee payment: 6