KR20090119599A - Organic electro-luminescence display device and manufacturing method thereof - Google Patents
Organic electro-luminescence display device and manufacturing method thereof Download PDFInfo
- Publication number
- KR20090119599A KR20090119599A KR1020080045748A KR20080045748A KR20090119599A KR 20090119599 A KR20090119599 A KR 20090119599A KR 1020080045748 A KR1020080045748 A KR 1020080045748A KR 20080045748 A KR20080045748 A KR 20080045748A KR 20090119599 A KR20090119599 A KR 20090119599A
- Authority
- KR
- South Korea
- Prior art keywords
- region
- driving transistor
- line
- light emitting
- organic light
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
- H01L23/3733—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon having a heterogeneous or anisotropic structure, e.g. powder or fibres in a matrix, wire mesh, porous structures
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/04—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of a single character by selection from a plurality of characters, or by composing the character by combination of individual elements, e.g. segments using a combination of such display devices for composing words, rows or the like, in a frame with fixed character positions
- G09G3/16—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of a single character by selection from a plurality of characters, or by composing the character by combination of individual elements, e.g. segments using a combination of such display devices for composing words, rows or the like, in a frame with fixed character positions by control of light from an independent source
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02587—Structure
- H01L21/0259—Microstructure
- H01L21/02595—Microstructure polycrystalline
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/122—Pixel-defining structures or layers, e.g. banks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/07—Polyamine or polyimide
- H01L2924/07025—Polyimide
Abstract
Description
본 발명은 유기발광 표시장치에 관한 것으로, 특히 휘도 균일도를 향상시킬 수 있는 유기발광 표시장치 및 그 제조 방법에 관한 것이다.BACKGROUND OF THE
정보화 사회의 발달로 인해, 정보를 표시할 수 있는 표시 장치가 활발히 개발되고 있다. 표시 장치는 액정표시장치(liquid crystal display device), 유기발광 표시장치(organic electro-luminescence display device), 플라즈마 표시장치(plasma display panel) 및 전계 방출 표시장치(field emission display device)를 포함한다.Due to the development of the information society, display devices capable of displaying information have been actively developed. The display device includes a liquid crystal display device, an organic electro-luminescence display device, a plasma display panel, and a field emission display device.
이 중에서, 유기발광 표시장치는 액정표시장치와는 달리 광을 발생시키는 백라이트 유닛을 사용하지 않고 스스로 광을 발생시키므로, 백라이트 유닛이 필요 없기 때문에 경박단소가 가능하다.Among them, the organic light emitting display device generates light by itself without using a backlight unit that generates light, unlike a liquid crystal display device, and thus a light and small size is possible because the backlight unit is not required.
또한, 유기발광 표시장치는 액정표시장치와 같이 액정이 사용되지 않기 때문에 공정이 단순하고 제조비용이 저렴한 장점이 있다.In addition, the organic light emitting display device has advantages such as a simple process and a low manufacturing cost since no liquid crystal is used like the liquid crystal display device.
도 1은 종래의 유기발광 표시장치의 단위 화소를 도시한 회로도이다.1 is a circuit diagram illustrating a unit pixel of a conventional organic light emitting display device.
유기발광 표시장치에는 다수의 화소가 매트릭스 형태로 배열될 수 있는데, 설명의 편의를 위해 도 1에는 다수의 화소 중 하나의 화소를 대표적으로 도시하였다.In the OLED display, a plurality of pixels may be arranged in a matrix form. For convenience of description, one pixel of the plurality of pixels is representatively illustrated in FIG. 1.
도 1에 도시한 바와 같이, 스위칭트랜지스터(TFT1)가 게이트라인(GL)과 데이터라인(DL)에 전기적으로 연결된다. As shown in FIG. 1, the switching transistor TFT1 is electrically connected to the gate line GL and the data line DL.
구동트랜지스터(TFT2)는 스위칭트랜지스터(TFT1)와 전압공급라인(VDD)에 전기적으로 연결된다.The driving transistor TFT2 is electrically connected to the switching transistor TFT1 and the voltage supply line VDD.
스토리지 캐패시터(Cst)가 구동트랜지스터(TFT2)의 게이트 단자와 소오스 단자 사이에 형성된다. 또한, 스토리지 캐패시터(Cst)는 스위칭트랜지스터(TFT1)와 전압공급라인(VDD) 사이에 전기적으로 연결된다.The storage capacitor Cst is formed between the gate terminal and the source terminal of the driving transistor TFT2. In addition, the storage capacitor Cst is electrically connected between the switching transistor TFT1 and the voltage supply line VDD.
유기발광다이오드(OLED)가 구동트랜지스터(TFT2)와 그라운드 접지 사이에 전기적으로 연결된다.The organic light emitting diode OLED is electrically connected between the driving transistor TFT2 and the ground ground.
따라서, 게이트라인(GL)으로 공급된 선택신호에 의해 스위칭트랜지스터(TFT1)가 턴온되어 데이터라인(DL)으로 공급된 데이터전압이 스위칭트랜지스터(TFT1)를 경유하여 구동트랜지스터(TFT2)로 공급된다.Accordingly, the switching transistor TFT1 is turned on by the selection signal supplied to the gate line GL, and the data voltage supplied to the data line DL is supplied to the driving transistor TFT2 via the switching transistor TFT1.
구동트랜지스터(TFT)는 하기의 수학식 1과 같은 구동 전류(IOLED)를 유기발광다이오드(OLED)로 공급한다. 이에 따라, 유기발광다이오드(OLED)는 구동 전류(IOLED)에 상응하는 휘도를 갖는 광이 발생된다.The driving transistor TFT supplies a driving current I OLED as shown in
여기서, Cox는 상수이고, μp는 이동도이고, W는 액티브층의 폭이고, L은 액티브층의 길이이며, Vdata는 데이터전압이고, VTH는 문턱전압이다.Where Cox is a constant, μp is mobility, W is the width of the active layer, L is the length of the active layer, Vdata is the data voltage, and V TH is the threshold voltage.
구동트랜지스터(TFT2)의 액티브층의 이동도를 증가시키기 위해 아몰포스 실리콘(a-Si)을 엑시머 레이저 어닐링(eximer laser annealing)에 의해 결정화한 다결정화 실리콘(polycrystalline Si)이 형성될 수 있다.In order to increase the mobility of the active layer of the driving transistor TFT2, polycrystalline Si obtained by crystallizing amorphous silicon (a-Si) by excimer laser annealing may be formed.
이와 같이, 엑시머 레이저에 의해 어닐링을 하는 경우, 엑시머 레이저의 불안정으로 인해 유기발광 표시장치의 기판에 레이저가 세게 조사된 영역(밀한 영역)과 그렇지 않은 영역(소한 영역)이 존재하게 된다.As described above, when annealing by the excimer laser, the excimer laser instability causes the laser irradiated region (dense region) and the other region (small region) on the substrate of the organic light emitting display device.
이러한 경우, 밀한 영역에 형성된 구동트랜지스터와 소한 영역에 형성된 구동트랜지스터의 구동 특성이 달라진다. 즉, 밀한 영역에 형성된 구동트랜지스터는 이동도가 커지게 되고 문턱전압은 낮아지게 되는데 반해, 소한 영역에 형성된 구동트랜지스터는 이동도가 작아지게 되고 문턱전압은 커지게 된다.In this case, the driving characteristics of the driving transistor formed in the dense area and the driving transistor formed in the small area are different. That is, the driving transistor formed in the dense area has a high mobility and the threshold voltage is low, whereas the driving transistor formed in the small area has a low mobility and a threshold voltage.
이와 같이, 각 화소의 구동트랜지스터의 이동도와 문턱전압이 서로 상이하게 됨에 따라, 동일한 데이터 전압이 각 화소에 공급되더라도 서로 상이한 구동 전류(IOLED)가 유기발광다이오드(OLED)에 공급되어, 결국 서로 상이한 휘도를 가지게 되어 휘도 불균일이 발생하게 된다.As such, as the mobility and the threshold voltage of the driving transistors of each pixel are different from each other, even if the same data voltage is supplied to each pixel, different driving currents I OLED are supplied to the organic light emitting diode OLED, and eventually, each other. Different luminance results in luminance unevenness.
본 발명은 구동트랜지스터의 소오스 단에 저항 소자를 추가하여 휘도 균일성을 향상시킬 수 있는 유기발광 표시장치 및 그 제조 방법을 제공함에 그 목적이 있다.It is an object of the present invention to provide an organic light emitting display device and a method of manufacturing the same, which can improve luminance uniformity by adding a resistance element to a source terminal of a driving transistor.
본 발명의 제1 실시예에 따르면, 유기발광 표시장치는, 매트릭스로 배열된 다수의 화소를 포함하고, 상기 각 화소는, 게이트라인과 데이터라인에 연결된 스위칭트랜지스터; 상기 스위칭트랜지스터와 전압공급라인 사이에 연결된 구동트랜지스터; 상기 스위칭트랜지스터와 상기 전압공급라인 사이에 연결된 스토리지 캐패시터; 상기 구동트랜지스터에 연결된 유기발광다이오드; 및 상기 전압공급라인과 상기 구동트랜지스터 사이에 상기 구동트랜지스터의 소오스영역으로부터 형성된 저항 소자를 포함한다.According to a first embodiment of the present invention, an organic light emitting display device includes a plurality of pixels arranged in a matrix, each pixel comprising: a switching transistor connected to a gate line and a data line; A driving transistor connected between the switching transistor and a voltage supply line; A storage capacitor connected between the switching transistor and the voltage supply line; An organic light emitting diode connected to the driving transistor; And a resistance element formed from a source region of the driving transistor between the voltage supply line and the driving transistor.
본 발명의 제2 실시예에 따르면, 매트릭스로 배열된 다수의 화소를 포함하고, 상기 각 화소는 스위칭트랜지스터 영역, 스토리지 캐패시터 영역, 구동트랜지스터 영역 및 화소 영역을 포함하는 유기발광 표시장치의 제조 방법은, 상기 스위칭트랜지스터 영역과 상기 구동트랜지스터 영역 각각의 기판 상에 액티브층, 소오스영역 및 드레인영역을 형성하는 단계; 상기 기판 상에 게이트절연막을 형성하는 단계; 상기 게이트절연막 상에 게이트전극, 게이트라인 및 제1 연결라인을 형성하는 단계; 상기 게이트전극, 상기 게이트라인 및 상기 제1 연결라인 상에 상기 소오스영역, 상기 드레인영역 및 상기 제1 연결라인이 노출된 층간절연막을 형성하는 단계; 상기 층간절연막 상에 데이터라인, 제2 연결라인, 전압공급라인 및 제3 연결라인을 형성하는 단계; 상기 데이터라인, 상기 제2 연결라인, 상기 전압공급라인 및 상기 제3 연결라인 상에 상기 제3 연결라인이 노출된 보호층을 형성하는 단계; 및 상기 보호층 상에 상기 제3 연결라인과 연결된 유기발광다이오드를 형성하는 단계를 포함하고, 상기 제1 연결라인은 상기 스위칭트랜지스터 영역부터 상기 스토리지 캐패시터 영역을 경유하여 상기 구동트랜지스터 영역까지 형성되고, 상기 데이터라인은 상기 스위칭트랜지스터 영역의 소오스영역에 연결되고, 상기 제2 연결라인은 상기 스위칭트랜지스터 영역의 드레인영역과 상기 제1 연결라인에 연결되고, 상기 전압공급라인은 상기 구동트랜지스터 영역의 소오스영역에 연결되며, 상기 제3 연결라인은 상기 구동트랜지스터 영역의 드레인영역에 연결되고, 상기 구동트랜지스터 영역의 소오스 전극은 저항 소자로 사용된다.According to a second embodiment of the present invention, a method of manufacturing an organic light emitting display device includes a plurality of pixels arranged in a matrix, each pixel including a switching transistor region, a storage capacitor region, a driving transistor region, and a pixel region. Forming an active layer, a source region, and a drain region on each of the substrates of the switching transistor region and the driving transistor region; Forming a gate insulating film on the substrate; Forming a gate electrode, a gate line, and a first connection line on the gate insulating film; Forming an interlayer insulating layer on the gate electrode, the gate line, and the first connection line to expose the source region, the drain region, and the first connection line; Forming a data line, a second connection line, a voltage supply line, and a third connection line on the interlayer insulating film; Forming a protective layer exposing the third connection line on the data line, the second connection line, the voltage supply line, and the third connection line; And forming an organic light emitting diode connected to the third connection line on the protective layer, wherein the first connection line is formed from the switching transistor region to the driving transistor region via the storage capacitor region. The data line is connected to the source region of the switching transistor region, the second connection line is connected to the drain region of the switching transistor region and the first connection line, and the voltage supply line is connected to the source region of the driving transistor region. The third connection line is connected to the drain region of the driving transistor region, and the source electrode of the driving transistor region is used as a resistance element.
본 발명은 구동트랜지스터의 소오스영역을 저항 소자로 이용하여 각 화소의 이동도나 문턱전압의 변화에 따라 구동 전류를 보상하여 균일한 휘도를 유지하도록 한다. According to the present invention, the source region of the driving transistor is used as a resistance element to compensate for the driving current according to the change in mobility or threshold voltage of each pixel, thereby maintaining uniform luminance.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 설명한다.Hereinafter, with reference to the accompanying drawings will be described an embodiment of the present invention.
도 2는 본 발명에 따른 유기발광 표시장치를 도시한 회로도이다.2 is a circuit diagram illustrating an organic light emitting display device according to an exemplary embodiment of the present invention.
유기발광 표시장치에는 다수의 화소가 매트릭스 형태로 배열된다. In the OLED display, a plurality of pixels are arranged in a matrix form.
도 2는 설명의 편의를 위해 다수의 화소 중에 하나의 화소를 대표적으로 도 시하였다.2 representatively illustrates one pixel among a plurality of pixels for convenience of description.
도 2에 도시한 바와 같이, 스위칭트랜지스터(T1)가 게이트라인(GL)과 데이터라인(DL)에 전기적으로 연결된다. As shown in FIG. 2, the switching transistor T1 is electrically connected to the gate line GL and the data line DL.
구동트랜지스터(T2)는 스위칭트랜지스터(T1)에 전기적으로 연결된다. The driving transistor T2 is electrically connected to the switching transistor T1.
스토리지 캐패시터(Cst)는 구동트랜지스터(T2)의 게이트단자와 소오스단자 사이에 형성된다. 또한, 스토리지 캐패시터(Cst)는 스위칭트랜지스터(T1)와 전압공급라인(VDD) 사이에 전기적으로 연결된다.The storage capacitor Cst is formed between the gate terminal and the source terminal of the driving transistor T2. In addition, the storage capacitor Cst is electrically connected between the switching transistor T1 and the voltage supply line VDD.
여기서, 게이트단자는 게이트전극이고, 소오스단자는 소오스영역이며, 트랜지스터(T1, T2)의 드레인단자는 드레인영역일 수 있다. The gate terminal may be a gate electrode, the source terminal may be a source region, and the drain terminals of the transistors T1 and T2 may be drain regions.
저항 소자(Rs)는 구동트랜지스터(T2)와 전압공급라인(VDD) 사이에 전기적으로 연결된다.The resistor element Rs is electrically connected between the driving transistor T2 and the voltage supply line VDD.
유기발광다이오드(OLED)는 구동트랜지스터(TFT2)와 그라운드 접지 사이에 전기적으로 연결된다.The organic light emitting diode OLED is electrically connected between the driving transistor TFT2 and ground.
스위칭트랜지스터(T1)와 구동트랜지스터(T2)의 액티브층은 비정질 실시콘(a-Si)을 엑시머 레이저 어닐링에 의해 결정화된 다결정 실리콘(polycrystalline Si)로 형성될 수 있다.The active layers of the switching transistor T1 and the driving transistor T2 may be formed of polycrystalline Si crystallized by excimer laser annealing of the amorphous implementation cone (a-Si).
앞서 설명한 바와 같이, 엑시머 레이저의 조사시 엑시머 레이저의 불안정으로 인해 다결정 실리콘은 밀한 영역과 소한 영역이 존재하고, 이러한 밀한 영역과 소한 영역에 형성된 액티브층들에 의해 각 화소의 스위칭트랜지스터(T1)와 구동트랜지스터(T2)는 서로 상이한 이동도와 문턱전압을 가진다. As described above, due to the instability of the excimer laser during irradiation of the excimer laser, the polycrystalline silicon has a dense region and a small region. The driving transistor T2 has different mobility and threshold voltages.
특히, 구동트랜지스터(T2)의 구동 전류는 이동도(mobility)와 문턱전압(threshold voltage)에 직접적인 영향을 받게 된다. 따라서, 각 화소의 구동트랜지스터(T2)에는 동일한 계조 표현시 서로 상이한 구동 전류가 유기발광다이오드(OLED)로 공급되게 되어, 결국 각 화소 간에 서로 상이한 계조가 표현되게 되어 휘도 불균일을 야기한다.In particular, the driving current of the driving transistor T2 is directly influenced by the mobility and the threshold voltage. Accordingly, different driving currents are supplied to the driving transistor T2 of each pixel when the same gray scale is expressed, and thus different gray scales are expressed between the pixels, causing uneven brightness.
본 발명에서는 각 화소에서 구동트랜지스터(T2)와 전압공급라인(VDD) 사이에 저항 소자가 형성됨에 따라, 이러한 저항 소자(Rs)에 의해 구동트랜지스터(T2)의 구동 전류가 서로 동일하도록 보상될 수 있다.According to the present invention, as the resistance element is formed between the driving transistor T2 and the voltage supply line VDD in each pixel, the driving current of the driving transistor T2 may be compensated to be the same by the resistance element Rs. have.
이와 같이, 저항 소자(Rs)가 구동트랜지스터(T2)와 전압공급라인(VDD) 사이에 형성될 때, 구동트랜지스터(T2)의 구동 전류(IOLED)는 하기의 수학식 2 및 수학식 3과 같이 표현될 수 있다.As such, when the resistance element Rs is formed between the driving transistor T2 and the voltage supply line VDD, the driving current I OLED of the driving transistor T2 is represented by
여기서, Cox는 상수이고, μp는 이동도이고, W는 액티브층의 폭이고, L은 액티브층의 길이이며, Vdata는 데이터전압이고, VTH는 문턱전압이고, ID는 구동트랜지스터(T2)의 드레인 또는 소오스 전류이다.Where Cox is a constant, μp is mobility, W is the width of the active layer, L is the length of the active layer, Vdata is the data voltage, V TH is the threshold voltage, and I D is the driving transistor T2. Is the drain or source current.
예를 들어, 데이터 전압(Vdata_)이 각 화소에 동일한 값으로 공급된다고 가 정한다.For example, it is assumed that the data voltage Vdata_ is supplied with the same value to each pixel.
이러한 경우, 제1 화소에 형성된 구동트랜지스터의 이동도가 크거나 문턱전압이 작을 경우, 이동도가 크거나 문턱전압이 작기 때문에 드레인전류(ID)는 많이 흐르게 된다. 즉, 드레인전류(ID)가 커지게 된다. 드레인전류(ID)가 커짐에 따라 IDRs도 커지고, 이에 따라 V's는 작아지게 된다.In this case, when the mobility of the driving transistor formed in the first pixel is large or the threshold voltage is small, the drain current I D flows because the mobility is large or the threshold voltage is small. That is, the drain current I D becomes large. As the drain current I D increases, I D Rs also increases, whereby V's decreases.
따라서, V's-Vdata는 작아지게 되어, 결국 구동 전류(IOLED)가 작아지도록 보상될 수 있다.Therefore, V's-Vdata becomes small, and can be compensated so that the driving current I OLED eventually becomes small.
한편, 제2 화소에 형성된 구동트랜지스터의 이동도가 작거나 문턱전압이 커질 경우, 이동도가 작거나 문턱전압이 커지기 때문에 드레인전류(ID)는 적게 흐르게 된다. 즉, 드레인전류(ID)가 작아지게 된다. 드레인전류(ID)가 작아짐에 따라 IDRs도 작아지고, 이에 따라 V's는 커지게 된다.On the other hand, when the mobility of the driving transistor formed in the second pixel is small or the threshold voltage becomes large, the drain current I D flows less because the mobility is small or the threshold voltage becomes large. In other words, the drain current I D becomes small. As the drain current I D decreases, I D Rs also decreases, thereby increasing V's.
따라서, V's-Vdata는 커지게 되어, 결국 구동 전류(IOLED)가 커지도록 보상될 수 있다.Therefore, V's-Vdata becomes large, and thus can be compensated for so that the driving current I OLED becomes large.
결국, 각 화소의 구동트랜지스터의 이동도나 문턱전압이 다르다고 하더라도, 저항 소자(Rs)에 의해 구동 전류가 보상됨에 따라 각 화소에 거의 동일한 휘도의 광이 발생될 수 있다. 그러므로, 유기발광 표시장치의 각 화소에 형성된 구동트랜지스터의 이동도나 문턱전압에 관계없이 동일한 데이터 전압에 대해 동일한 휘도의 광이 발생되므로, 휘도 균일성을 향상시킬 수 있다.As a result, even though the mobility or threshold voltage of the driving transistors of each pixel is different, light of substantially the same luminance may be generated in each pixel as the driving current is compensated by the resistance element Rs. Therefore, since light of the same luminance is generated for the same data voltage regardless of the mobility or threshold voltage of the driving transistor formed in each pixel of the organic light emitting display, luminance uniformity can be improved.
도 3a 내지 도 3c는 본 발명의 제1 실시예에 따른 유기발광 표시장치를 도시한 도면이다. 즉, 도 3a는 인접한 두 개의 화소를 도시한 평면도이고, 도 3b는 도 3a의 단위 화소를 도시한 단면도이며, 도 3c는 도 3a에서 게이트전극, 게이트전극, 액티브층, 소오스영역, 드레인영역 및 다수의 콘택홀들을 도시한 평면도이다.3A to 3C illustrate an organic light emitting display device according to a first embodiment of the present invention. That is, FIG. 3A is a plan view illustrating two adjacent pixels, FIG. 3B is a cross-sectional view illustrating the unit pixel of FIG. 3A, and FIG. 3C is a gate electrode, a gate electrode, an active layer, a source region, a drain region, and a drain region of FIG. A plan view illustrating a plurality of contact holes.
도 3a 내지 도 3c를 참조하면, 기판(1) 상에 다결정 실리콘을 패터닝하여 스위칭트랜지스터 영역에 제1 액티브층(3)을 형성하고, 구동트랜지스터 영역에 제2 액티브층(15)을 형성한다.3A to 3C, polycrystalline silicon is patterned on the
제1 및 제2 액티브층(3, 15)을 선택적으로 도핑(doping)하여 제1 및 제2 액티브층(3, 15) 각각의 양쪽 에지 영역에 소오스영역(5, 17)과 드레인영역(7, 19)을 형성한다. 즉, 스위칭트랜지스터 영역의 제1 액티브층(3)의 양쪽 에지 영역에 소오스영역(5)과 드레인영역(7)을 형성하고, 구동트랜지스터 영역의 제2 액티브층(15)의 양쪽 에지 영역에 소오스영역(17)과 드레인영역(19)을 형성한다.Selectively doping the first and second
이때, 도핑 물질은 보론(boron)이나 인(phosphorous)일 수 있다. 도핑 도즈(dose)량은 보론 과 인 모두 1.0E14 내지 6.0E14의 범위일 수 있다.In this case, the doping material may be boron or phosphorous. The doping dose may be in the range of 1.0E14 to 6.0E14 for both boron and phosphorus.
본 발명에서 구동트랜지스터(T2)의 소오스영역(17)은 저항 소자로 사용될 수 있다. 구동트랜지스터(T2)의 소오스영역(17)은 게이트라인에 평행하게 제2 액티브층(15)으로부터 나중에 설명될 전압공급라인(33)까지 연장되고, 전압공급라인(33)에서 절곡되어 전압공급라인(33)을 따라 소정 범위까지 연장되도록 형성될 수 있다. 소정 범위는 나중에 설명된 전압공급라인(33)에 평행하도록 형성된 화소의 단축 길이의 1/2배 내지 3배일 수 있다. 여기서, 본 발명에서는 게이트라인에 평행한 화소를 단축으로 정의되고, 데이터라인에 평행한 화소를 장축으로 정의될 수 있다.In the present invention, the
본 발명은 구동트랜지스터(T2)의 소오스영역(17)의 길이를 증가시켜 저항 성능을 갖도록 한다. 널리 알려진 바와 같이, 도전성 부재의 길이가 증가할수록 저항은 증가한다.The present invention increases resistance of the
본 발명에서 구동트랜지스터(T2)의 소오스영역(17)은 10㏀ 내지 100㏀의 범위의 저항값을 가질 수 있다. In the present invention, the
한편, 구동트랜지스터(T2)의 소오스영역(17)의 저항은 도핑된 도즈량으로 결정될 수도 있다. 예를 들어, 소오스영역(17)의 도즈량이 적어질수록 저항은 커진다. Meanwhile, the resistance of the
본 발명은 구동트랜지스터(T2)의 소오스영역(17)의 길이를 증가시켜 저항 소자를 형성할 수 있다.According to the present invention, the resistance element may be formed by increasing the length of the
또한, 본 발명은 구동트랜지스터(T2)의 소오스영역(17)의 도즈량을 적게 하여 저항 소자를 형성할 수 있다.In addition, according to the present invention, the resistance element can be formed by reducing the dose of the
아울러, 본 발명은 구동트랜지스터(T2)의 소오스영역(17)의 길이와 도즈량을 조절하여 저항 소자를 형성할 수 있다.In addition, according to the present invention, the resistance element may be formed by adjusting the length and dose of the
액티브층, 소오스영역(5, 17) 및 드레인영역(17, 19) 상에 게이트절연막(9, 제1 절연막이라 한다)을 형성하고, 게이트절연막(9) 상에 게이트전극(11, 21), 게이트라인(10) 및 제1 연결라인(25)을 형성한다. 제1 연결라인(25)은 스위칭트랜지스터 영역으로부터 구동트랜지스터 영역까지 형성될 수 있다. A gate insulating film 9 (referred to as a first insulating film) is formed on the active layer, the
따라서, 게이트전극(11), 제1 액티브층(3), 소오스영역(5) 및 드레인영역(7) 에 의해 스위칭트랜지스터(T1)가 형성되고, 게이트전극(21), 제2 액티브층(15), 소오스영역(17) 및 드레인영역(19)에 의해 구동트랜지스터(T2)가 형성될 수 있다.Accordingly, the switching transistor T1 is formed by the
게이트전극(11, 21), 게이트라인(10) 및 제1 연결라인(25) 상에 층간절연막(27, 제2 절연막이라 한다)을 형성하고 패터닝하여, 스위칭트랜지스터 영역에 소오스콘택홀(12a), 드레인콘택홀(12b), 제1 연결콘택홀(12c)을 형성하고, 구동트랜지스터 영역에 소오스콘택홀(12d) 및 드레인콘택홀(12e)을 형성할 수 있다.An interlayer insulating film 27 (referred to as a second insulating film) is formed on the
스위칭트랜지스터 영역에서 소오스콘택홀(12a)은 소오스영역(5)이 노출되도록 형성되고, 드레인콘택홀(12b)은 드레인영역(7)이 노출되도록 형성되며, 제1 연결콘택홀(12c)은 제1 연결라인(25)이 노출되도록 형성될 수 있다. 구동트랜지스터 영역에서 소오스콘택홀(12d)은 소오스영역(17)이 노출되도록 형성되고, 드레인콘택홀(12e)은 드레인영역(19)이 노출되도록 형성될 수 있다. In the switching transistor region, the
층간절연막(27) 상에 데이터라인(29), 제2 연결라인(31), 전압공급라인(33) 및 제3 연결라인(37)을 형성한다. The
데이터라인(29)은 게이트라인(10)과 교차하여 형성될 수 있다. 게이트라인(10)과 데이터라인(29)의 교차에 의해 화소가 정의될 수 있다.The
데이터라인(29)은 스위칭트랜지스터 영역에서 소오스콘택홀(12a)을 통해 소오스영역(5)에 전기적으로 연결될 수 있다.The
제2 연결라인(31)은 스위칭트랜지스터 영역에서 드레인콘택홀(12b)을 통해 드레인영역(7)에 전기적으로 연결되는 한편, 제1 연결콘택홀(12c)을 통해 제1 연결라인(25)과 전기적으로 연결될 수 있다. The
전압공급라인(33)은 구동트랜지스터 영역에서 소오스콘택홀(12d)을 통해 소오스영역(17)에 전기적으로 연결되는 한편, 제1 연결라인(25)과 교차하여 오버랩되도록 게이트라인(10)에 평행하게 형성될 수 있다.The
따라서, 오버랩된 전압공급라인(33)과 제1 연결라인(25)은 층간절연막(27)을 사이에 두고 스토리지 캐패시터(Cst)를 형성할 수 있다.Accordingly, the overlapped
제3 연결라인(37)은 구동트랜지스터 영역에서 드레인콘택홀(12e)을 통해 드레인영역(19)에 전기적으로 연결될 수 있다.The
제3 연결라인(37)은 구동트랜지스터(T2)의 드레인영역(19)과 나중에 설명될 유기발광다이오드(47)의 아노드전극(41)을 전기적으로 연결시킨다.The
데이터라인(29), 제2 연결라인(31), 전압공급라인(33) 및 제3 연결라인(37) 상에 보호층(39)을 형성하고 패터닝하여 구동트랜지스터 영역에 제2 연결콘택홀을 형성한다. 제2 연결콘택홀은 제3 연결라인(37)이 노출되도록 형성될 수 있다.The second connection contact hole is formed in the driving transistor region by forming and patterning a
화소 영역의 보호층(39) 상에 아노드전극(41)이 제2 연결콘택홀을 통해 제3 연결라인(37)에 전기적으로 연결되도록 형성된다. 화소 영역은 나중에 설명될 유기발광층(43)이 형성되는 영역이다.The
아노드전극(41)의 에지 영역과 상기 보호층(39) 상에 뱅크층(42)을 형성한다. 뱅크층(42)은 화소 영역을 구분할 뿐만 아니라 아노드전극(41)에 에지 영역에 고전압이 집중되어 손상되는 것을 방지하기 위해 형성될 수 있다.The
아노드전극(41) 상에 유기발광층(43)을 형성한다. 유기발광층(43)은 화소별로 형성된 적색 유기발광층, 녹색 유기발광층 및 청색 유기발광층을 포함한다.The organic
유기발광층(43)은 아노드전극(41) 상에만 형성될 수도 있고, 도 3b에 도시한 바와 같이, 아노드전극(41)과 뱅크층(42)의 에지 영역에 형성될 수도 있다.The organic
뱅크층(42)과 유기발광층(43) 상에 캐소드전극(45)을 형성한다. 캐소드전극(45)은 모든 화소에 공통으로 그리고 일체로 형성될 수 있다.The
도 7은 구동트랜지스터의 소오스영역의 길이에 따른 이동도 변화를 도시한 도면이다.7 is a diagram illustrating a change in mobility according to the length of a source region of a driving transistor.
본 실험은 1㎛ 내지 16㎛의 소오스영역의 길이에서 50개의 샘플을 대상으로 이동도를 실험한 것이다.In this experiment, we tested the mobility of 50 samples in the length of the source region of 1㎛ 16㎛.
도 7 및 하기 표 1에 도시한 바와 같이, 구동트랜지스터의 소오스영역의 길이가 증가할수록 이동도는 감소한다.As shown in FIG. 7 and Table 1, as the length of the source region of the driving transistor increases, the mobility decreases.
하지만, 하기 표 1에 나타낸 바와 같이, 각각 4㎛, 8㎛ 및 12㎛의 소오스영역의 길이에 대한 이동도 편차는 구동트랜지스터의 소오스영역의 길이가 증가할수록 감소함을 알 수 있다. 따라서, 구동트랜지스터의 소오스영역의 길이가 증가할수록 이동도가 거의 변하지 않게 됨으로써, 각 화소의 휘도 균일성을 확보할 수 있다.However, as shown in Table 1, it can be seen that the mobility deviation with respect to the length of the source region of 4 μm, 8 μm, and 12 μm, respectively, decreases as the length of the source region of the driving transistor increases. Therefore, as the length of the source region of the driving transistor increases, the mobility becomes almost unchanged, thereby ensuring luminance uniformity of each pixel.
이상과 같이, 본 발명은 구동트랜지스터의 소오스전극의 길이를 증가시켜 저항 소자로 이용함으로써, 구동트랜지스터의 이동도나 문턱전압의 변화에 관계없이 구동 전류를 보상하여 각 화소에 균일한 휘도를 유지할 수 있다.As described above, the present invention can increase the length of the source electrode of the driving transistor to use the resistance element, thereby compensating the driving current regardless of the mobility or threshold voltage of the driving transistor to maintain uniform luminance in each pixel. .
도 4a 내지 도 4d는 본 발명의 제1 실시예에 따른 유기발광 표시장치의 제조 공정을 도시한 공정도이다.4A to 4D are flowcharts illustrating a manufacturing process of an organic light emitting display device according to a first exemplary embodiment of the present invention.
도 4a에 도시한 바와 같이, 기판(1) 상에 다결정 실리콘을 형성하고 패터닝하여 스위칭트랜지스터 영역에 제1 액티브층(3)을 형성하고, 구동트랜지스터 영역에 제2 액티브층(15)을 형성한다.As shown in FIG. 4A, polycrystalline silicon is formed and patterned on the
즉, 기판(1) 상에 아몰포스 실리콘을 형성하고, 엑시머 레이저를 이용하여 아몰포스 실리콘을 어닐링하여 다결정 실리콘으로 결정화한다. 이어서, 다결정 실리콘을 패터닝하여 스위칭트랜지스터 영역과 구동트랜지스터 영역에 각각 제1 및 제2 액티브층(3, 15)을 형성한다.That is, amorphous silicon is formed on the
제1 및 제2 액티브층(3, 15) 각각의 양쪽 에지 영역을 선택적으로 도핑하여 제1 및 제2 액티브층(3, 15) 각각의 양쪽 에지 영역에 소오스영역(5, 17)과 드레인영역(7, 19)을 형성한다. 따라서, 도핑되지 않은 제1 및 제2 액티브층(3, 15)의 중앙 영역에는 그대로 액티브층으로 유지되고, 도핑된 제1 및 제2 액티브층(3, 15)의 양쪽 에지 영역은 소오스영역(5, 17)과 드레인영역(7, 19)이 된다. Selectively doping both edge regions of each of the first and second
이때, 도핑 물질은 보론(boron)이나 인(phosphorous)일 수 있다. 도핑 도즈(dose)량은 보론 과 인 모두 1.0E14 내지 6.0E14의 범위일 수 있다. 도핑 도즈량의 농도와 저항은 반비례 관계를 가질 수 있다. 즉, 도핑 도즈량이 증가되면 될수록 저항은 작아지고 감소되면 될수록 저항은 커지게 된다. In this case, the doping material may be boron or phosphorous. The doping dose may be in the range of 1.0E14 to 6.0E14 for both boron and phosphorus. The concentration of doping dose and resistance may be inversely related. That is, as the doping dose is increased, the resistance becomes smaller, and as it decreases, the resistance becomes larger.
본 발명에서 구동트랜지스터의 소오스영역(17)은 저항 소자로 사용될 수 있다. In the present invention, the
따라서, 소오스영역(17)과 드레인영역(19)의 도즈량을 원하는 저항값이 되도록 조절하여 도핑함으로써, 구동트랜지스터의 소오스영역(17)이 저항 소자로 사용될 수 있다. Therefore, the
또한, 본 발명의 구동트랜지스터의 소오스영역(17)은 소정 범위까지 연장되도록 형성될 수 있다. 소정 범위는 화소의 단축 길이의 1/2배 내지 3배의 범위를 가질 수 있다. In addition, the
본 발명은 구동트랜지스터의 소오스영역(17)의 길이를 증가시켜 저항 성능을 갖도록 한다. 널리 알려진 바와 같이, 도전성 부재의 길이가 증가할수록 저항은 증가한다.The present invention increases resistance of the
본 발명에서 구동트랜지스터의 소오스영역(17)은 10㏀ 내지 100㏀의 범위의 저항을 가질 수 있다. In the present invention, the
따라서, 본 발명은 구동트랜지스터의 소오스영역(17)의 길이를 증가시켜 저항 소자를 형성할 수 있다.Therefore, the present invention can increase the length of the
또한, 본 발명은 구동트랜지스터의 소오스영역(17)의 도즈량을 적게 하여 저항 소자를 형성할 수 있다.In addition, the present invention can reduce the dose of the
아울러, 본 발명은 구동트랜지스터의 소오스영역(17)의 길이와 도즈량을 조절하여 저항 소자를 형성할 수 있다.In addition, in the present invention, the resistance element may be formed by adjusting the length and dose of the
제1 및 제2 액티브층(3, 15), 소오스영역(5, 17) 및 드레인영역(7, 19) 상에 제1 절연 물질을 형성하여 제1 절연막(9)을 형성하고, 제1 절연막(9) 상에 제1 금속 물질을 형성하고, 제1 금속 물질을 패터닝하여 게이트전극(11, 21), 게이트라인(10) 및 제1 연결라인(25)을 형성한다. 게이트전극(11, 21)은 각각 스위칭트랜지스터 영역의 제1 액티브층(3)에 대응하는 제1 절연막(9)과 구동트랜지스터 영역의 제2 액티브층(15)에 대응하는 제1 절연막(9) 상에 형성될 수 있다. 제1 연결라인(25)은 나중에 설명될 데이터라인(29)에 평행하게 스위칭트랜지스터 영역으로부터 구동트랜지스터 영역까지 형성될 수 있다. The first insulating
따라서, 게이트전극(11), 제1 액티브층(3), 소오스영역(5) 및 드레인영역(7)에 의해 스위칭트랜지스터가 형성되고, 게이트전극(21), 제2 액티브층(15), 소오스영역(17) 및 드레인영역(19)에 의해 구동트랜지스터가 형성될 수 있다.Accordingly, the switching transistor is formed by the
도 4b에 도시한 바와 같이, 게이트전극(11, 21), 게이트라인(10) 및 제1 연결라인(25) 상에 제2 절연 물질을 형성하여 제2 절연막(27)을 형성하고, 제2 절연막(27)을 패터닝하여, 스위칭트랜지스터 영역에 소오스콘택홀(12a), 드레인콘택홀(12b), 제1 연결콘택홀(12c)을 형성하고, 구동트랜지스터 영역에 소오스콘택홀(12d) 및 드레인콘택홀(12e)을 형성할 수 있다.As shown in FIG. 4B, a second insulating material is formed on the
스위칭트랜지스터 영역에서 소오스콘택홀(12a)은 소오스영역(5)이 노출되도록 형성되고, 드레인콘택홀(12b)은 드레인영역(7)이 노출되도록 형성되며, 제1 연결콘택홀(12c)은 제1 연결라인(25)이 노출되도록 형성될 수 있다. 구동트랜지스터 영역에서 소오스콘택홀(12d)은 소오스영역(17)이 노출되도록 형성되고, 드레인콘택홀(12e)은 드레인영역(19)이 노출되도록 형성될 수 있다. In the switching transistor region, the
제2 절연막(27) 상에 제2 금속 물질을 형성하고, 제2 금속 물질을 패터닝하여, 데이터라인(29), 제2 연결라인(31), 전압공급라인(33) 및 제3 연결라인(37)을 형성한다. A second metal material is formed on the second insulating
데이터라인(29)은 스위칭트랜지스터 영역의 소오스콘택홀(12a)을 통해 소오스영역(5)에 전기적으로 연결될 수 있다.The
제2 연결라인(31)은 스위칭트랜지스터 영역의 드레인콘택홀(12b)을 통해 드레인영역(7)에 전기적으로 연결되고, 제1 연결콘택홀(12c)을 통해 제1 연결라인(25)에 전기적으로 연결될 수 있다.The
전압공급라인(33)은 구동트랜지스터 영역의 소오스콘택홀(12d)을 통해 소오스영역(17)과 전기적으로 연결되고, 제1 연결라인(25)과 교차하여 오버랩되도록 게이트라인(10)에 평행하게 형성될 수 있다.The
따라서, 오버랩된 전압공급라인(33)과 제1 연결라인(25)은 제2 절연막(27)을 사이에 두고 스토리지 캐패시터(Cst)를 형성할 수 있다.Therefore, the overlapped
제3 연결라인(37)은 구동트랜지스터 영역의 드레인콘택홀(12e)을 통해 드레인영역(19)에 전기적으로 연결될 수 있다.The
데이터라인(29)은 게이트라인(10)과 교차하여 형성될 수 있다. 게이트라인(10)과 데이터라인(29)의 교차에 의해 화소가 정의될 수 있다.The
본 발명의 화소는 스위칭트랜지스터 영역, 스토리지 캐패시터 영역, 구동트랜지스터 영역 및 화소 영역으로 구분될 수 있다.The pixel of the present invention may be divided into a switching transistor region, a storage capacitor region, a driving transistor region, and a pixel region.
도 4c에 도시한 바와 같이, 데이터라인(29), 제2 연결라인(31), 전압공급라인(33) 및 제3 연결라인(37) 상에 제3 절연 물질을 형성하고, 제2 절연 무질을 패터닝하여 구동트랜지스터 영역에 제2 연결콘택홀(40)을 갖는 제3 절연막(39)을 형성한다. 제2 연결콘택홀(40)은 제3 연결라인(37)이 노출되도록 형성될 수 있다. As shown in FIG. 4C, a third insulating material is formed on the
제4 절연막(42) 상에 제3 금속 물질을 형성하고 패터닝하여 화소 영역의 제3 절연막(39) 상에 제2 연결콘택홀(40)을 통해 제3 연결라인(37)과 전기적으로 연결된 아노드전극(41)을 형성한다.A third metal material is formed and patterned on the fourth insulating
아노드전극(41)상에 제4 절연 물질을 형성하고 패터닝하여 아노드전극(41)의 에지 영역과 제3 절연막(39) 상에 제4 절연막(42)을 형성한다.A fourth insulating material is formed on the
아노드전극(41)에 선택적으로 색광을 발생시키는 유기 물질을 증착하여 유기발광층(43)을 형성한다. 유기 물질의 증착에는 하드 마스크가 이용될 수 있다.An organic
제4 절연막(42)과 유기발광층(43) 상에 제4 금속 물질을 형성하여 캐소드전극(45)을 형성한다. 캐소드전극(45)은 모든 화소에 공통으로 그리고 일체로 형성될 수 있다.The fourth metal material is formed on the fourth insulating
이상에서, 제1 절연막(9)은 게이트절연막이고, 제2 절연막(27)은 층간절연막이고, 제3 절연막(39)은 보호층이며, 제4 절연막(42)은 뱅크층일 수 있다. 제2 내지 제4 절연막(42)은 폴리이미드나 BCB와 같은 유기 물질이나 실리콘나이트라이드(SiNx)나 실리콘옥사이드(SiOx)와 같은 무기 물질일 수 있다.In the above description, the first insulating
이상과 같은 제조 공정에 의해 제조된 유기발광표시장치는 구동트랜지스터의 소오스전극의 길이를 증가시켜 저항 소자로 이용함으로써, 구동트랜지스터의 이동도나 문턱전압의 변화에 관계없이 구동 전류를 보상하여 각 화소에 균일한 휘도를 유지할 수 있다.The organic light emitting display device manufactured according to the above manufacturing process increases the length of the source electrode of the driving transistor and uses it as a resistance element, thereby compensating the driving current regardless of the mobility or threshold voltage of the driving transistor, thereby making it possible for each pixel. It is possible to maintain uniform luminance.
도 5a 및 도 5b는 본 발명의 제2 실시예에 따른 유기발광 표시장치를 도시한 도면이다. 5A and 5B illustrate an organic light emitting display device according to a second embodiment of the present invention.
본 발명의 제2 실시예는 그 구조나 제조 공정은 앞서 설명한 본 발명의 제1 실시예와 거의 동일하다.The second embodiment of the present invention is almost the same in structure and manufacturing process as the first embodiment of the present invention described above.
다만, 본 발명의 제2 실시예는 구동트랜지스터의 소오스영역(17')은 게이트라인(10)에 평행하게 제2 액티브층(15)으로부터 인접 화소에 배치된 전압공급라인(33)까지 연장되어 형성될 수 있다. However, in the second embodiment of the present invention, the source region 17 'of the driving transistor extends from the second
이와 같이, 구동트랜지스터의 소오스영역(17')의 길이를 제2 액티브층(15)으로부터 인접 화소의 전압공급라인(33)까지 증가시켜 저항 소자로 사용될 수 있다.As such, the length of the
이때, 구동트랜지스터의 소오스영역(17')은 인접 화소의 전압공급라인(33)과 콘택홀을 통해 전기적으로 연결될 수 있다.In this case, the
도 6a 및 도 6b는 본 발명의 제3 실시예에 따른 유기발광 표시장치를 도시한 도면이다.6A and 6B illustrate an organic light emitting display device according to a third exemplary embodiment of the present invention.
본 발명의 제3 실시예는 그 구조나 제조 공정은 앞서 설명한 본 발명의 제1 실시예와 거의 동일하다.The third embodiment of the present invention is almost the same in structure and manufacturing process as the first embodiment of the present invention described above.
다만, 본 발명의 제3 실시예는 구동트랜지스터의 소오스영역(17")은 제2 액티브층(15)보다 적어도 좁은 폭으로 형성되고, 제2 액티브층(15)으로부터 전압공급라인(33)까지 연장되도록 형성될 수 있다. However, in the third embodiment of the present invention, the
통상적으로, 라인의 폭과 저항값은 반비례 관계를 가질 수 있다. 즉, 라인의 폭이 좁아질수록 저항값은 커지게 된다. Typically, the width of the line and the resistance value may have an inverse relationship. In other words, the narrower the line width, the larger the resistance value.
따라서, 본 발명의 제3 실시예에서는 구동트랜지스터의 소오스영역(17")의 길이를 증가시키는 한편, 그 폭을 제2 액티브층(15)의 폭보다 좁게 형성하여, 저항 소자로 사용될 수 있다. 따라서, 소오스영역(17")의 길이와 폭을 동시에 조정함으로써, 소오스영역(17")의 길이를 본 발명의 제1 실시예보다 다소 감소시키더라도 소오스영역(17")의 폭을 좁혀 본 발명의 제1 실시예의 소오스영역(17)과 동일한 저항값을 가질도록 할 수 있다.Therefore, in the third embodiment of the present invention, the length of the
한편, 필요에 따라, 본 발명의 제3 실시예의 구동트랜지스터의 소오스영역(17")은 소정 범위까지 연장되도록 형성될 수 있다. 소정 범위는 화소의 단축 길이의 1/2배 내지 3배의 범위를 가질 수 있다. On the other hand, if necessary, the
도 1은 종래의 유기발광 표시장치의 단위 화소를 도시한 회로도이다.1 is a circuit diagram illustrating a unit pixel of a conventional organic light emitting display device.
도 2는 본 발명에 따른 유기발광 표시장치를 도시한 회로도이다.2 is a circuit diagram illustrating an organic light emitting display device according to an exemplary embodiment of the present invention.
도 3a 내지 도 3c는 본 발명의 제1 실시예에 따른 유기발광 표시장치를 도시한 도면이다. 3A to 3C illustrate an organic light emitting display device according to a first embodiment of the present invention.
도 4a 내지 도 4d는 본 발명의 제1 실시예에 따른 유기발광 표시장치의 제조 공정을 도시한 공정도이다.4A to 4D are flowcharts illustrating a manufacturing process of an organic light emitting display device according to a first exemplary embodiment of the present invention.
도 5a 및 도 5b는 본 발명의 제2 실시예에 따른 유기발광 표시장치를 도시한 도면이다. 5A and 5B illustrate an organic light emitting display device according to a second embodiment of the present invention.
도 6a 및 도 6b는 본 발명의 제3 실시예에 따른 유기발광 표시장치를 도시한 도면이다.6A and 6B illustrate an organic light emitting display device according to a third exemplary embodiment of the present invention.
도 7은 구동트랜지스터의 소오스영역의 길이에 따른 이동도 변화를 도시한 도면이다.7 is a diagram illustrating a change in mobility according to the length of a source region of a driving transistor.
<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>
1: 기판 3, 15: 액티브층1:
5, 17: 소오스영역 7, 19: 드레인영역5, 17:
9: 게이트절연막 10: 게이트라인9: gate insulating film 10: gate line
11, 21: 게이트전극 13: 스위칭트랜지스터11, 21: gate electrode 13: switching transistor
23: 구동트랜지스터 25: 제1 연결라인23: drive transistor 25: first connection line
27: 층간절연막 29: 데이터라인27: interlayer insulating film 29: data line
31: 제2 연결라인 33: 전압공급라인31: second connection line 33: voltage supply line
37: 제3 연결라인 39: 보호층37: third connection line 39: protective layer
41: 아노드전극 42: 뱅크층41: anode electrode 42: bank layer
43: 유기발광층 45: 캐소드전극43: organic light emitting layer 45: cathode electrode
47: 유기발광다이오드47: organic light emitting diode
Claims (9)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR20080045748A KR101493086B1 (en) | 2008-05-16 | 2008-05-16 | Organic electro-luminescence display device and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR20080045748A KR101493086B1 (en) | 2008-05-16 | 2008-05-16 | Organic electro-luminescence display device and manufacturing method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20090119599A true KR20090119599A (en) | 2009-11-19 |
KR101493086B1 KR101493086B1 (en) | 2015-02-13 |
Family
ID=41603290
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR20080045748A KR101493086B1 (en) | 2008-05-16 | 2008-05-16 | Organic electro-luminescence display device and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101493086B1 (en) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103714784A (en) * | 2012-09-28 | 2014-04-09 | 乐金显示有限公司 | Liquid crystal display device including TFT compensation circuit |
KR101398448B1 (en) * | 2012-11-29 | 2014-05-30 | 삼성디스플레이 주식회사 | Organic light emitting diode display |
KR101486038B1 (en) * | 2012-08-02 | 2015-01-26 | 삼성디스플레이 주식회사 | Organic light emitting diode display |
KR20150061579A (en) * | 2013-11-26 | 2015-06-04 | 엘지디스플레이 주식회사 | Organic light emitting diode display device and method of fabricating the same |
CN112397563A (en) * | 2020-11-13 | 2021-02-23 | 京东方科技集团股份有限公司 | Display panel, display device and manufacturing method of display panel |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0978114A4 (en) * | 1997-04-23 | 2003-03-19 | Sarnoff Corp | Active matrix light emitting diode pixel structure and method |
JP2003295825A (en) * | 2002-02-04 | 2003-10-15 | Sanyo Electric Co Ltd | Display device |
JP2004247130A (en) * | 2003-02-13 | 2004-09-02 | Shoen Kagi Kofun Yugenkoshi | Device for improving yield and uniformity of active matrix organic light-emitting diode panel |
JP4020106B2 (en) * | 2004-07-08 | 2007-12-12 | セイコーエプソン株式会社 | Pixel circuit, driving method thereof, electro-optical device, and electronic apparatus |
-
2008
- 2008-05-16 KR KR20080045748A patent/KR101493086B1/en active IP Right Grant
Cited By (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10985234B2 (en) | 2012-08-02 | 2021-04-20 | Samsung Display Co., Ltd. | Organic light emitting diode display |
US10734470B2 (en) | 2012-08-02 | 2020-08-04 | Samsung Display Co., Ltd. | Organic light emitting diode display |
US10204976B2 (en) | 2012-08-02 | 2019-02-12 | Samsung Display Co., Ltd. | Organic light emitting diode display |
KR101486038B1 (en) * | 2012-08-02 | 2015-01-26 | 삼성디스플레이 주식회사 | Organic light emitting diode display |
US9899464B2 (en) | 2012-08-02 | 2018-02-20 | Samsung Display Co., Ltd. | Organic light emitting diode display |
US11690266B2 (en) | 2012-08-02 | 2023-06-27 | Samsung Display Co., Ltd. | Organic light emitting diode display with plurality of thin film transistors in portions of curved semiconductor layer |
US11574988B2 (en) | 2012-08-02 | 2023-02-07 | Samsung Display Co., Ltd. | Organic light emitting diode display with scan line between storage capacitor and voltage line |
US11574989B2 (en) | 2012-08-02 | 2023-02-07 | Samsung Display Co., Ltd. | Organic light emitting diode display with thin film transistors in portions of curved semiconductor layer |
US10483342B2 (en) | 2012-08-02 | 2019-11-19 | Samsung Display Co., Ltd. | Organic light emitting diode display |
US9660012B2 (en) | 2012-08-02 | 2017-05-23 | Samsung Display Co., Ltd. | Organic light emitting diode display |
US11574991B2 (en) | 2012-08-02 | 2023-02-07 | Samsung Display Co., Ltd. | Organic light emitting diode display with semiconductor layer having bent portion |
US11574990B2 (en) | 2012-08-02 | 2023-02-07 | Samsung Display Co., Ltd. | Organic light emitting diode display with curved channel region |
US9450040B2 (en) | 2012-08-02 | 2016-09-20 | Samsung Display Co., Ltd. | Organic light emitting diode display |
KR101441958B1 (en) * | 2012-09-28 | 2014-09-18 | 엘지디스플레이 주식회사 | Liquid crystal display device inculding tft compensation circuit |
CN103714784A (en) * | 2012-09-28 | 2014-04-09 | 乐金显示有限公司 | Liquid crystal display device including TFT compensation circuit |
CN103714784B (en) * | 2012-09-28 | 2016-03-23 | 乐金显示有限公司 | Comprise the liquid crystal display device of TFT compensating circuit |
US9019187B2 (en) | 2012-09-28 | 2015-04-28 | Lg Display Co., Ltd. | Liquid crystal display device including TFT compensation circuit |
KR101398448B1 (en) * | 2012-11-29 | 2014-05-30 | 삼성디스플레이 주식회사 | Organic light emitting diode display |
US9064833B2 (en) | 2012-11-29 | 2015-06-23 | Samsung Display Co., Ltd. | Organic light emitting diode display |
KR20150061579A (en) * | 2013-11-26 | 2015-06-04 | 엘지디스플레이 주식회사 | Organic light emitting diode display device and method of fabricating the same |
CN112397563A (en) * | 2020-11-13 | 2021-02-23 | 京东方科技集团股份有限公司 | Display panel, display device and manufacturing method of display panel |
CN112397563B (en) * | 2020-11-13 | 2024-03-12 | 京东方科技集团股份有限公司 | Display panel, display device and manufacturing method of display panel |
Also Published As
Publication number | Publication date |
---|---|
KR101493086B1 (en) | 2015-02-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6762564B2 (en) | Display apparatus | |
KR100867926B1 (en) | Organic light emitting diode display device and fabrication method of the same | |
JP5266188B2 (en) | Organic electroluminescent display device and manufacturing method thereof | |
TWI247262B (en) | Semiconductor device and display device | |
US7824952B2 (en) | Display apparatus and method of manufacturing thereof | |
US6501448B1 (en) | Electroluminescence display device with improved driving transistor structure | |
US7812895B2 (en) | Thin film transistor (TFT) array panel with TFTs having varying leakage currents | |
KR100542526B1 (en) | Organic electro luminescence panel and manufacturing method thereof | |
KR20030069668A (en) | Active matrix type organic light emitting display device and method of manufacturing the same | |
JP2006018277A (en) | Light emitting display | |
US20060157711A1 (en) | Thin film transistor array panel | |
EP2889913B1 (en) | Organic light emitting display device | |
JP2018077474A (en) | Pixel circuit and method for forming pixel circuit | |
JP2003223120A (en) | Semiconductor display device | |
US20060154422A1 (en) | Driving transistor and organic light emitting diode display having the same | |
KR100825317B1 (en) | Organic electro luminecense | |
US10529786B2 (en) | Thin-film transistor and organic light-emitting display device including the same | |
KR101493086B1 (en) | Organic electro-luminescence display device and manufacturing method thereof | |
JP2006227610A (en) | Thin-film transistor display panel | |
KR20080103736A (en) | Flat panel display | |
US20070194316A1 (en) | Display apparatus | |
KR100560470B1 (en) | Method for manufacturing diode transistor and image display apparatus using the same | |
JP4482287B2 (en) | Active matrix type image display device | |
JP2006184577A (en) | Display device, array substrate, and method of manufacturing display device | |
KR100622227B1 (en) | Transistor for driving organic light emitting diode and pixel circuit and display device using the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20190114 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20200116 Year of fee payment: 6 |