KR102404655B1 - Light emitting device and light emitting device package having thereof - Google Patents

Light emitting device and light emitting device package having thereof Download PDF

Info

Publication number
KR102404655B1
KR102404655B1 KR1020150157414A KR20150157414A KR102404655B1 KR 102404655 B1 KR102404655 B1 KR 102404655B1 KR 1020150157414 A KR1020150157414 A KR 1020150157414A KR 20150157414 A KR20150157414 A KR 20150157414A KR 102404655 B1 KR102404655 B1 KR 102404655B1
Authority
KR
South Korea
Prior art keywords
light emitting
layer
semiconductor layer
emitting structure
emitting device
Prior art date
Application number
KR1020150157414A
Other languages
Korean (ko)
Other versions
KR20170054805A (en
Inventor
이대희
박선우
Original Assignee
쑤저우 레킨 세미컨덕터 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 filed Critical 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드
Priority to KR1020150157414A priority Critical patent/KR102404655B1/en
Publication of KR20170054805A publication Critical patent/KR20170054805A/en
Application granted granted Critical
Publication of KR102404655B1 publication Critical patent/KR102404655B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12041LED

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

실시 예에 개시된 발광소자는, 제1 반도체층, 상기 제1 반도체층 아래에 활성층, 상기 활성층 아래에 제2 반도체층을 포함하는 발광구조물; 상기 제1반도체층 내에서 상기 제1반도체층의 서로 다른 영역에 접촉된 복수의 접촉전극; 상기 발광구조물 아래에 배치되며, 상기 제2 반도체층과 연결되며, 복수의 전도층을 갖는 제1전극층; 상기 제1전극층 아래에 배치되며, 상기 복수의 접촉 전극과 연결되는 제2전극층; 상기 제1전극층의 복수의 전도층 중 적어도 하나에 연결되며 상기 발광 구조물의 외측에 배치된 패드; 및 상기 제2전극층 하부에 배치된 전도성 지지부재를 포함하며, 상기 발광 구조물은 상기 패드와의 거리가 먼 영역일수록 더 두꺼운 두께를 포함한다. The light emitting device disclosed in the embodiment includes a light emitting structure including a first semiconductor layer, an active layer under the first semiconductor layer, and a second semiconductor layer under the active layer; a plurality of contact electrodes in contact with different regions of the first semiconductor layer within the first semiconductor layer; a first electrode layer disposed under the light emitting structure, connected to the second semiconductor layer, and having a plurality of conductive layers; a second electrode layer disposed under the first electrode layer and connected to the plurality of contact electrodes; a pad connected to at least one of the plurality of conductive layers of the first electrode layer and disposed outside the light emitting structure; and a conductive support member disposed under the second electrode layer, wherein the light emitting structure has a greater thickness as the distance from the pad increases.

Description

발광소자 및 이를 구비한 발광 소자 패키지{LIGHT EMITTING DEVICE AND LIGHT EMITTING DEVICE PACKAGE HAVING THEREOF}A light emitting device and a light emitting device package having the same

실시 예는 발광소자, 발광소자 패키지 및 라이트 유닛에 관한 것이다.The embodiment relates to a light emitting device, a light emitting device package, and a light unit.

발광소자의 하나로서 발광 다이오드(LED: Light Emitting Diode)가 많이 사용되고 있다. 발광 다이오드는 화합물 반도체의 특성을 이용해 전기 신호를 적외선, 가시광선, 자외선과 같은 빛의 형태로 변환한다.A light emitting diode (LED: Light Emitting Diode) is widely used as one of the light emitting devices. Light emitting diodes use the properties of compound semiconductors to convert electrical signals into light forms such as infrared, visible, and ultraviolet.

발광소자의 광 효율이 증가됨에 따라 표시장치, 차량용 램프, 각 종 조명기기를 비롯한 다양한 분야에 발광소자가 적용되고 있다.As the light efficiency of the light emitting device increases, the light emitting device is applied to various fields including display devices, vehicle lamps, and various lighting devices.

실시 예는 패드와의 거리에 비례한 반도체층의 두께를 갖는 발광소자를 제공한다.The embodiment provides a light emitting device having a thickness of a semiconductor layer that is proportional to a distance from a pad.

실시 예는 패드와의 거리가 먼 반도체층일수록 두께가 더 두꺼운 발광 소자를 제공한다.The embodiment provides a light emitting device having a thicker thickness as the distance from the pad increases as the distance from the semiconductor layer increases.

실시 예에 따른 제2전극층과 제2반도체층 간의 거리가 동일할 때, 제1반도체층의 두께를 패드와의 거리에 비례하여 증가시킨 발광 소자를 제공한다.Provided is a light emitting device in which the thickness of the first semiconductor layer is increased in proportion to the distance from the pad when the distance between the second electrode layer and the second semiconductor layer is the same according to the embodiment.

실시 예는 발광 소자를 갖는 발광 소자 패키지 및 라이트 유닛을 제공한다. The embodiment provides a light emitting device package and a light unit having a light emitting device.

실시 예에 따른 발광소자는, 제1 반도체층, 상기 제1 반도체층 아래에 활성층, 상기 활성층 아래에 제2 반도체층을 포함하는 발광구조물; 상기 제1반도체층 내에서 상기 제1반도체층의 서로 다른 영역에 접촉된 복수의 접촉 전극; 상기 제2 반도체층과 제2전극층 사이에 배치되며, 상기 제2 반도체층과 연결되며, 복수의 전도층을 갖는 제1전극층; 상기 발광구조물 아래에 배치되며, 상기 복수의 접촉 전극과 연결되며, 복수의 전도층을 갖는 상기 제2전극층; 상기 제1전극층의 복수의 전도층 중 적어도 하나에 연결되며, 상기 발광 구조물의 외측에 배치된 패드; 및 상기 제2전극층 하부의 전도성 지지부재를 포함하며, 상기 발광 구조물은 상기 발광 구조물과 상기 패드 사이의 거리가 먼 영역의 두께가 상기 발광 구조물과 상기 패드 사이의 거리가 가까운 영역의 두께보다 더 두꺼운 두께를 포함한다. A light emitting device according to an embodiment includes: a light emitting structure including a first semiconductor layer, an active layer under the first semiconductor layer, and a second semiconductor layer under the active layer; a plurality of contact electrodes in contact with different regions of the first semiconductor layer within the first semiconductor layer; a first electrode layer disposed between the second semiconductor layer and the second electrode layer, connected to the second semiconductor layer, and having a plurality of conductive layers; the second electrode layer disposed under the light emitting structure, connected to the plurality of contact electrodes, and having a plurality of conductive layers; a pad connected to at least one of the plurality of conductive layers of the first electrode layer and disposed outside the light emitting structure; and a conductive support member under the second electrode layer, wherein the light emitting structure has a greater thickness in a region where the distance between the light emitting structure and the pad is greater than that in a region where the distance between the light emitting structure and the pad is close. including thickness.

실시 예에 따른 발광 소자에서의 발광 구조물 내에서 전류 집중 문제를 개선할 수 있다. It is possible to improve the current concentration problem in the light emitting structure in the light emitting device according to the embodiment.

실시 예는 발광 구조물 내에서의 접촉 전극과 패드 사이의 거리에 따라 상기 접촉 전극들에 접촉된 반도체층의 두께를 상기 거리에 비례하도록 함으로써, 상기 접촉 전극들이 접촉된 반도체층에서의 저항 차이를 줄여줄 수 있다. According to the embodiment, the thickness of the semiconductor layer in contact with the contact electrodes is proportional to the distance according to the distance between the contact electrode and the pad in the light emitting structure, thereby reducing the resistance difference in the semiconductor layer in contact with the contact electrodes. can give

실시 예는 발광 소자의 전류 확산을 개선해 주어, 광 출력 저하를 방지할 수 있다.The embodiment improves the current diffusion of the light emitting device, thereby preventing a decrease in light output.

실시 예는 발광 소자 내의 발열 특성이 개선되고 칩 수명 및 신뢰성을 개선할 수 있다. The embodiment may improve heat generation characteristics in the light emitting device and improve chip lifespan and reliability.

실시 예에 따른 발광소자를 갖는 발광소자 패키지 및 라이트 유닛의 신뢰성을 개선시켜 줄 수 있다. It is possible to improve the reliability of the light emitting device package and the light unit having the light emitting device according to the embodiment.

도 1은 제1실시 예에 따른 발광 소자를 나타낸 평면도이다.
도 2는 도 1의 발광 소자의 A-A측 단면도이다.
도 3은 도 2의 발광 소자의 발광 구조물 내에서의 전류 흐름을 나타낸 도면이다.
도 4 내지 도 6은 도 1의 패드 위치에 따른 발광 구조물의 두께의 변형 예를 나타낸 도면이다.
도 7은 도 2의 발광 소자의 다른 예이다.
도 8은 제2실시 예에 따른 발광 소자의 평면도이다.
도 9는 도 8의 발광 소자의 측 단면도이다.
도 10은 제3실시 예에 따른 발광 소자의 예이다.
도 11은 실시 예에 따른 발광 소자를 갖는 발광 소자 패키지를 나타낸 도면이다.
도 12는 실시 예에 따른 발광 소자에 공급된 전류 크기에 따른 동작 특성을 나타낸 이미지이다.
도 13의 (A)(B)는 비교 예 및 실시 예에서 전류 크기에 따른 광 방출 특성을 비교한 이미지이다.
도 14는 실시 예에 따른 발광 소자에서 전류 크기에 따른 열 특성을 나타낸 이미지이다.
도 15는 실시 예에 있어서, 패드와의 거리와 반도체층 내의 저항의 관계를 나타낸 그래프이다.
도 16은 실시 예에 있어서, 반도체층의 두께에 따른 저항의 관계를 나타낸 그래프이다.
1 is a plan view showing a light emitting device according to a first embodiment.
FIG. 2 is a cross-sectional view on the AA side of the light emitting device of FIG. 1 .
3 is a view illustrating a current flow in a light emitting structure of the light emitting device of FIG. 2 .
4 to 6 are views illustrating variations of the thickness of the light emitting structure according to the pad position of FIG. 1 .
7 is another example of the light emitting device of FIG.
8 is a plan view of a light emitting device according to a second embodiment.
9 is a side cross-sectional view of the light emitting device of FIG. 8 .
10 is an example of a light emitting device according to the third embodiment.
11 is a view showing a light emitting device package having a light emitting device according to an embodiment.
12 is an image showing the operating characteristics according to the amount of current supplied to the light emitting device according to the embodiment.
13A and 13B are images comparing light emission characteristics according to current magnitudes in Comparative Examples and Examples.
14 is an image illustrating thermal characteristics according to a current magnitude in a light emitting device according to an embodiment.
15 is a graph illustrating a relationship between a distance to a pad and resistance in a semiconductor layer according to an embodiment.
16 is a graph illustrating a relationship between resistance according to a thickness of a semiconductor layer according to an embodiment.

실시 예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(on)"에 또는 "하/아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상/위(on)"와 "하/아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 상/위 또는 하/아래에 대한 기준은 도면을 기준으로 설명한다.
In the description of an embodiment, each layer (film), region, pattern or structure is “on” or “under” the substrate, each layer (film), region, pad or pattern. In the case of being described as being formed in, "on" and "under/under" include both "directly" or "indirectly" formed through another layer. do. In addition, the criteria for the upper / upper or lower / lower of each layer will be described with reference to the drawings.

이하, 첨부된 도면을 참조하여 실시 예들에 따른 발광소자, 및 발광소자 패키지에 대해 상세히 설명하도록 한다.Hereinafter, a light emitting device and a light emitting device package according to embodiments will be described in detail with reference to the accompanying drawings.

도 1은 제1실시 예에 따른 발광 소자를 나타낸 평면도이고, 도 2는 도 1의 발광 소자의 A-A측 단면도이며, 도 3은 도 2의 발광 소자의 전류 흐름을 비교한 도면이다. 1 is a plan view showing a light emitting device according to a first embodiment, FIG. 2 is a cross-sectional view taken along the A-A side of the light emitting device of FIG. 1 , and FIG. 3 is a view comparing the current flow of the light emitting device of FIG. 2 .

도 1 내지 도 3을 참조하면, 발광 소자(100)는 영역(10A,10B,10C)별 두께가 다른 복수의 반도체층(11,12,13)을 갖는 발광구조물(10), 상기 발광 구조물(10) 내의 복수의 접촉 전극(33), 상기 발광 구조물(10) 아래에 반사층(17)을 갖는 제1 전극층(81), 상기 제1전극층(81) 아래에 배치되며 상기 접촉 전극(33)에 연결된 제2 전극층(83), 및 상기 제1 및 제2전극층(81,83) 사이에 절연층(41), 및 패드(92)를 포함할 수 있다.1 to 3 , the light emitting device 100 includes a light emitting structure 10 having a plurality of semiconductor layers 11 , 12 , 13 having different thicknesses for each region 10A, 10B, and 10C, the light emitting structure ( A plurality of contact electrodes 33 in 10), a first electrode layer 81 having a reflective layer 17 under the light emitting structure 10, is disposed under the first electrode layer 81 and is disposed on the contact electrode 33 A second electrode layer 83 connected thereto, an insulating layer 41 between the first and second electrode layers 81 and 83 , and a pad 92 may be included.

상기 발광구조물(10)은 제1 반도체층(11), 활성층(12), 및 제2 반도체층(13)을 포함할 수 있다. 상기 활성층(12)은 상기 제1반도체층(11)과 상기 제2 반도체층(13) 사이에 배치될 수 있다. 상기 활성층(12)은 상기 제1 반도체층(11) 아래에 배치될 수 있으며, 상기 제2 반도체층(13)은 상기 활성층(12) 아래에 배치될 수 있다.The light emitting structure 10 may include a first semiconductor layer 11 , an active layer 12 , and a second semiconductor layer 13 . The active layer 12 may be disposed between the first semiconductor layer 11 and the second semiconductor layer 13 . The active layer 12 may be disposed under the first semiconductor layer 11 , and the second semiconductor layer 13 may be disposed under the active layer 12 .

상기 발광 구조물(10)의 측면은 상기 발광 구조물(10)의 하면에 대해 수직한 면, 경사진 면 또는 단차진 구조로 형성될 수 있으며, 이에 대해 한정하지는 않는다. The side surface of the light emitting structure 10 may be formed in a vertical, inclined, or stepped structure with respect to the lower surface of the light emitting structure 10, but is not limited thereto.

예로서, 상기 제1 반도체층(11)은 제1 도전형 도펀트 예컨대, n형 도펀트가 첨가된 n형 반도체층을 포함하고, 상기 제2 반도체층(13)은 제2 도전형 도펀트 예컨대, p형 도펀트가 첨가된 p형 반도체층을 포함할 수 있다. 다른 예로서, 상기 제1 반도체층(11)이 p형 반도체층으로 형성되고, 상기 제2 반도체층(13)이 n형 반도체층으로 형성될 수 있다.For example, the first semiconductor layer 11 includes an n-type semiconductor layer to which a first conductivity-type dopant, for example, an n-type dopant is added, and the second semiconductor layer 13 includes a second conductivity-type dopant, for example, p It may include a p-type semiconductor layer to which a type dopant is added. As another example, the first semiconductor layer 11 may be formed of a p-type semiconductor layer, and the second semiconductor layer 13 may be formed of an n-type semiconductor layer.

상기 제1 반도체층(11)은 화합물 반도체로 구현될 수 있다. 상기 제1 반도체층(11)은 예로서 II족-VI족 화합물 반도체 및 III족-V족 화합물 반도체 중에서 적어도 하나로 구현될 수 있다. 예컨대, 상기 제1 반도체층(11)은 InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 단층 또는 다층으로 구현될 수 있다. 상기 제1 반도체층(11)은, 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등에서 선택될 수 있으며, Si, Ge, Sn, Se, Te 등의 n형 도펀트가 도핑될 수 있다.The first semiconductor layer 11 may be implemented as a compound semiconductor. The first semiconductor layer 11 may be embodied as, for example, at least one of a group II-VI compound semiconductor and a group III-V compound semiconductor. For example, the first semiconductor layer 11 is a single layer or a semiconductor material having a composition formula of In x Al y Ga 1-xy N (0≤x≤1, 0≤y≤1, 0≤x+y≤1) It can be implemented in multiple layers. The first semiconductor layer 11 may be selected from, for example, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP, etc., Si, Ge, Sn, Se, An n-type dopant such as Te may be doped.

상기 제1반도체층(11)의 상면은 러프(rough)한 요철부(11A)로 형성될 수 있으며, 이러한 요철부(11A)는 광 추출 효율을 개선시켜 줄 수 있다. 상기 요철부(11A)의 측 단면은 다각형 형상, 또는 반구형 형상을 포함할 수 있다.The upper surface of the first semiconductor layer 11 may be formed of rough uneven portions 11A, and the uneven portions 11A may improve light extraction efficiency. A side cross-section of the concave-convex portion 11A may have a polygonal shape or a hemispherical shape.

상기 활성층(12)은 상기 제1반도체층(11)의 아래에 배치될 수 있다. 상기 활성층(12)은 상기 제1 반도체층(11)을 통해서 주입되는 전자(또는 정공)와 상기 제2 반도체층(13)을 통해서 주입되는 정공(또는 전자)이 서로 만나서, 상기 활성층(12)의 형성 물질에 따른 에너지 밴드(Energy Band)의 밴드갭(Band Gap) 차이에 의해서 빛을 방출하는 층이다. 상기 활성층(12)은 단일 우물 구조, 다중 우물 구조, 양자점 구조 또는 양자선 구조 중 어느 하나로 형성될 수 있으나, 이에 한정되는 것은 아니다.The active layer 12 may be disposed under the first semiconductor layer 11 . In the active layer 12, electrons (or holes) injected through the first semiconductor layer 11 and holes (or electrons) injected through the second semiconductor layer 13 meet each other to form the active layer 12 . It is a layer that emits light due to the difference in the band gap of the energy band according to the material forming of it. The active layer 12 may be formed of any one of a single well structure, a multi-well structure, a quantum dot structure, or a quantum wire structure, but is not limited thereto.

상기 활성층(12)은 화합물 반도체로 구현될 수 있다. 상기 활성층(12)은 예로서 II족-VI족 화합물 반도체 및 III족-V족 화합물 반도체 중에서 적어도 하나로 구현될 수 있다. 상기 활성층(12)은 예로서 InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 구현될 수 있다. 상기 활성층(12)이 상기 다중 우물 구조로 구현된 경우, 상기 활성층(12)은 복수의 우물층과 복수의 장벽층이 적층되어 구현될 수 있으며, 예를 들어, InGaN 우물층/GaN 장벽층, InGaN 우물층/AlGaN 장벽층, InAlGaN 우물층/InAlGaN 장벽층, AlGaN 우물층/AlGaN 장벽층, 또는 GaN 우물층/AlGaN 장벽층의 주기로 구현될 수 있다.The active layer 12 may be implemented with a compound semiconductor. The active layer 12 may be implemented, for example, by at least one of a group II-VI compound semiconductor and a group III-V compound semiconductor. The active layer 12 may be implemented as, for example, a semiconductor material having a composition formula of In x Al y Ga 1-xy N (0≤x≤1, 0≤y≤1, 0≤x+y≤1). When the active layer 12 is implemented in the multi-well structure, the active layer 12 may be implemented by stacking a plurality of well layers and a plurality of barrier layers, for example, an InGaN well layer/GaN barrier layer; It can be implemented with a cycle of InGaN well layer/AlGaN barrier layer, InAlGaN well layer/InAlGaN barrier layer, AlGaN well layer/AlGaN barrier layer, or GaN well layer/AlGaN barrier layer.

상기 제2반도체층(13)은 상기 활성층(12)의 아래에 배치될 수 있다. 상기 제2 반도체층(13)은 상기 제2 반도체층(13)은 예를 들어, p형 반도체층으로 구현될 수 있다. 상기 제2 반도체층(13)은 화합물 반도체로 구현될 수 있다. 상기 제2 반도체층(13)은 예로서 II족-VI족 화합물 반도체 및 III족-V족 화합물 반도체 중 적어도 하나로 구현될 수 있으며, 단층 또는 다층으로 형성될 수 있다. The second semiconductor layer 13 may be disposed under the active layer 12 . The second semiconductor layer 13 may be implemented as, for example, a p-type semiconductor layer. The second semiconductor layer 13 may be implemented as a compound semiconductor. The second semiconductor layer 13 may be implemented as, for example, at least one of a group II-VI compound semiconductor and a group III-V compound semiconductor, and may be formed as a single layer or multiple layers.

예컨대, 상기 제2 반도체층(13)은 InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 구현될 수 있다. 상기 제2 반도체층(13)은, 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등에서 선택될 수 있으며, Mg, Zn, Ca, Sr, Ba 등의 p형 도펀트가 도핑될 수 있다.For example, the second semiconductor layer 13 may be implemented with a semiconductor material having a composition formula of In x Al y Ga 1-xy N (0≤x≤1, 0≤y≤1, 0≤x+y≤1). can The second semiconductor layer 13 may be selected from, for example, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP, etc., Mg, Zn, Ca, Sr, A p-type dopant such as Ba may be doped.

다른 예로서, 상기 제2 반도체층(13) 아래에는 상기 제2반도체층(13)과 다른 도전형을 갖는 n형 반도체층이 더 형성될 수도 있다. 이에 따라, 상기 발광구조물(10)은 np, pn, npn, pnp 접합 구조 중 적어도 어느 하나를 가질 수 있다. 또한, 상기 제1 반도체층(11) 및 상기 제2 반도체층(13) 내의 불순물의 도핑 농도는 균일 또는 불균일하게 형성될 수 있다. 즉, 상기 발광구조물(10)의 구조는 다양하게 형성될 수 있으며, 이에 대해 한정하지는 않는다.As another example, an n-type semiconductor layer having a conductivity type different from that of the second semiconductor layer 13 may be further formed under the second semiconductor layer 13 . Accordingly, the light emitting structure 10 may have at least one of np, pn, npn, and pnp junction structures. In addition, doping concentrations of impurities in the first semiconductor layer 11 and the second semiconductor layer 13 may be uniformly or non-uniformly formed. That is, the structure of the light emitting structure 10 may be formed in various ways, but is not limited thereto.

또한, 상기 제1 반도체층(11)과 상기 활성층(12) 사이 또는 상기 제2반도체층(13)과 상기 활성층(12) 사이에는 서로 다른 반도체층이 교대로 배치된 예컨대, AlGaN/GaN, InGaN/GaN 또는 InGaN/InGaN 초격자 구조가 형성될 수도 있다. 또한, 상기 제2 반도체층(13)과 상기 활성층(12) 사이에는 제2도전형 도펀트가 첨가된 전자 차단층을 포함할 수 있으며, 예를 들어 상기 전자 차단층은 AlGaN층을 포함할 수도 있으나, 이에 한정하지 않는다.In addition, different semiconductor layers are alternately disposed between the first semiconductor layer 11 and the active layer 12 or between the second semiconductor layer 13 and the active layer 12, for example, AlGaN/GaN, InGaN. A /GaN or InGaN/InGaN superlattice structure may be formed. In addition, an electron blocking layer to which a second conductivity type dopant is added may be included between the second semiconductor layer 13 and the active layer 12 . For example, the electron blocking layer may include an AlGaN layer. , but not limited thereto.

상기 제1전극층(81)은 상기 제2반도체층(13)과 전기적으로 연결될 수 있으며, 상기 제2전극층(83)은 상기 제1반도체층(11)과 전기적으로 연결될 수 있다. 상기 제1 및 제2전극층(81,83) 중 적어도 하나 또는 모두는 상기 발광 구조물(10)의 아래에 배치될 수 있다. 상기 제2전극층(83)은 상기 제1반도체층(11) 내에 접촉 전극(33)을 갖고 상기 발광 구조물(10)의 아래에 배치될 수 있다. 상기 제1 및 제2전극층(81,83) 중 어느 하나는 상기 발광 소자(100)를 지지하는 지지 부재(70)를 포함할 수 있으며, 상기 지지 부재(70)는 전기 전도성의 지지 부재일 수 있다. 상기 지지 부재(70)는 상기 전극층(81,83) 중 어느 하나의 구성에 포함되거나 별도로 구성될 수 있으며, 이에 대해 한정하지는 않는다.The first electrode layer 81 may be electrically connected to the second semiconductor layer 13 , and the second electrode layer 83 may be electrically connected to the first semiconductor layer 11 . At least one or both of the first and second electrode layers 81 and 83 may be disposed under the light emitting structure 10 . The second electrode layer 83 may have a contact electrode 33 in the first semiconductor layer 11 and be disposed under the light emitting structure 10 . Any one of the first and second electrode layers 81 and 83 may include a support member 70 supporting the light emitting device 100, and the support member 70 may be an electrically conductive support member. have. The support member 70 may be included in any one of the electrode layers 81 and 83 or may be configured separately, but is not limited thereto.

상기 제1전극층(81)은 예컨대, 상기 발광 구조물(10)과 제2전극층(83) 사이에 배치되며, 상기 발광 구조물(10)의 제2반도체층(13)과 전기적으로 연결되며, 상기 제2전극층(83)과 전기적으로 절연된다. 상기 제1전극층(81)은 제1접촉층(15), 반사층(17) 및 캡핑층(35)을 포함할 수 있다. 상기 제1전극층(81)은 베리어층(21)을 포함할 수 있다. 상기 제1 접촉층(15)은 상기 반사층(17)과 제2반도체층(13) 사이에 배치되며, 상기 반사층(17)은 상기 제1 접촉층(15)과 상기 캡핑층(35) 사이에 배치된다. 상기 제1 접촉층(15), 반사층(17) 및 캡핑층(35)은 서로 다른 도전성 물질로 형성될 수 있으며, 이에 대해 한정하지는 않는다.The first electrode layer 81 is, for example, disposed between the light emitting structure 10 and the second electrode layer 83, is electrically connected to the second semiconductor layer 13 of the light emitting structure 10, and It is electrically insulated from the second electrode layer 83 . The first electrode layer 81 may include a first contact layer 15 , a reflective layer 17 , and a capping layer 35 . The first electrode layer 81 may include a barrier layer 21 . The first contact layer 15 is disposed between the reflective layer 17 and the second semiconductor layer 13 , and the reflective layer 17 is disposed between the first contact layer 15 and the capping layer 35 . are placed The first contact layer 15 , the reflective layer 17 , and the capping layer 35 may be formed of different conductive materials, but are not limited thereto.

상기 제1 접촉층(15)은 상기 제2 반도체층(13)에 접촉되며, 예컨대 상기 제2 반도체층(13)에 오믹 접촉을 형성할 수 있다. 상기 제1 접촉층(15)은 예컨대 전도성 산화막, 전도성 질화물 또는 금속으로 형성될 수 있다. 상기 제1 접촉층(15)은 예로서 ITO(Indium Tin Oxide), ITON(ITO Nitride), IZO(Indium Zinc Oxide), IZON(IZO Nitride), AZO(Aluminum Zinc Oxide), AGZO(Aluminum Gallium Zinc Oxide), IZTO(Indium Zinc Tin Oxide), IAZO(Indium Aluminum Zinc Oxide), IGZO(Indium Gallium Zinc Oxide), IGTO(Indium Gallium Tin Oxide), ATO(Antimony Tin Oxide), GZO(Gallium Zinc Oxide), IZON(IZO Nitride), ZnO, IrOx, RuOx, NiO, In, Au, W, Al, Pt, Ag, Ti 중에서 적어도 하나를 포함하여 형성될 수 있다.The first contact layer 15 may be in contact with the second semiconductor layer 13 , and for example, an ohmic contact may be formed with the second semiconductor layer 13 . The first contact layer 15 may be formed of, for example, a conductive oxide film, a conductive nitride, or a metal. The first contact layer 15 is, for example, ITO (Indium Tin Oxide), ITON (ITO Nitride), IZO (Indium Zinc Oxide), IZON (IZO Nitride), AZO (Aluminum Zinc Oxide), AGZO (Aluminum Gallium Zinc Oxide) ), IZTO(Indium Zinc Tin Oxide), IAZO(Indium Aluminum Zinc Oxide), IGZO(Indium Gallium Zinc Oxide), IGTO(Indium Gallium Tin Oxide), ATO(Antimony Tin Oxide), GZO(Gallium Zinc Oxide), GZO(Gallium Zinc Oxide) IZO Nitride), ZnO, IrOx, RuOx, NiO, In, Au, W, Al, Pt, Ag, may be formed to include at least one of Ti.

상기 반사층(17)은 상기 제1 접촉층(15)과 캡핑층(35)에 전기적으로 연결될 수 있다. 상기 반사층(17)은 상기 반사층(17)은 상기 발광구조물(10)로부터 입사되는 빛을 반사시켜 외부로 추출되는 광량을 증가시킬 수 있다.The reflective layer 17 may be electrically connected to the first contact layer 15 and the capping layer 35 . The reflective layer 17 may reflect the light incident from the light emitting structure 10 to increase the amount of light extracted to the outside.

상기 반사층(17)은 광 반사율이 70% 이상인 금속으로 형성될 수 있다. 예컨대 상기 반사층(17)은 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Cu, Au, Hf 중 적어도 하나를 포함하는 금속 또는 합금으로 형성될 수 있다. 또한, 상기 반사층(17)은 상기 금속 또는 합금과 ITO(Indium-Tin-Oxide), IZO(Indium-Zinc-Oxide), IZTO(Indium-Zinc-Tin-Oxide), IAZO(Indium-Aluminum-Zinc-Oxide), IGZO(Indium-Gallium-Zinc-Oxide), IGTO(Indium-Gallium-Tin-Oxide), AZO(Aluminum-Zinc-Oxide), ATO(Antimony-Tin-Oxide) 등의 투광성 전도성 물질을 이용하여 단층 또는 다층으로 형성될 수 있다. 예를 들어, 실시 예에서 상기 반사층(17)은 Ag, Al, Ag-Pd-Cu 합금, 또는 Ag-Cu 합금 중 적어도 어느 하나를 포함할 수 있다. 예를 들면, 상기 반사층(17)은 Ag 층과 Ni 층이 교대로 형성될 수도 있고, Ni/Ag/Ni, 혹은 Ti 층, Pt 층을 포함할 수 있다. 다른 예로서, 상기 제1 접촉층(15)은 상기 반사층(17) 아래에 형성되고, 적어도 일부가 상기 반사층(17)을 통과하여 상기 제2반도체층(13)과 접촉될 수도 있다. 다른 예로서, 상기 반사층(17)은 상기 제1 접촉층(15)의 아래에 배치되고, 일부가 상기 제1 접촉층(15)을 통과하여 상기 제2반도체층(13)과 접촉될 수 있다.
The reflective layer 17 may be formed of a metal having a light reflectance of 70% or more. For example, the reflective layer 17 may be formed of a metal or alloy including at least one of Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Cu, Au, and Hf. In addition, the reflective layer 17 and the metal or alloy and ITO (Indium-Tin-Oxide), IZO (Indium-Zinc-Oxide), IZTO (Indium-Zinc-Tin-Oxide), IAZO (Indium-Aluminum-Zinc-) Oxide), IGZO (Indium-Gallium-Zinc-Oxide), IGTO (Indium-Gallium-Tin-Oxide), AZO (Aluminum-Zinc-Oxide), ATO (Antimony-Tin-Oxide), etc. It may be formed in a single layer or in multiple layers. For example, in an embodiment, the reflective layer 17 may include at least one of Ag, Al, an Ag-Pd-Cu alloy, or an Ag-Cu alloy. For example, the reflective layer 17 may be formed of an Ag layer and a Ni layer alternately, and may include Ni/Ag/Ni, a Ti layer, or a Pt layer. As another example, the first contact layer 15 may be formed under the reflective layer 17 , and at least a portion may pass through the reflective layer 17 to contact the second semiconductor layer 13 . As another example, the reflective layer 17 may be disposed under the first contact layer 15 , and a portion may pass through the first contact layer 15 to contact the second semiconductor layer 13 . .

실시 예에 따른 발광소자는 상기 반사층(17) 아래에 캡핑층(capping layer)(35)을 포함할 수 있다. 상기 캡핑층(35)은 상기 반사층(17)의 하면과 접촉될 수 있다. 상기 캡핑층(35)은 외곽부의 일부에 패드(92)가 배치된 접촉부(34)를 구비할 수 있다. 상기 캡핑층(35)은 상기 패드(92)로부터 공급되는 전원을 전달하는 배선층일 수 있으며, 이에 한정하지 않는다. 상기 캡핑층(35)은 금속으로 형성될 수 있으며, 예컨대 Au, Cu, Ni, Ti, Ti-W, Cr, W, Pt, V, Fe, Mo 물질 중에서 적어도 하나를 포함할 수 있으며, 단층 또는 다층으로 형성될 수 있다.The light emitting device according to the embodiment may include a capping layer 35 under the reflective layer 17 . The capping layer 35 may be in contact with a lower surface of the reflective layer 17 . The capping layer 35 may include a contact portion 34 in which a pad 92 is disposed on a portion of the outer portion. The capping layer 35 may be a wiring layer that transmits power supplied from the pad 92 , but is not limited thereto. The capping layer 35 may be formed of a metal, for example, may include at least one of Au, Cu, Ni, Ti, Ti-W, Cr, W, Pt, V, Fe, and Mo materials, and may include a single layer or It may be formed in multiple layers.

상기 캡핑층(35)의 접촉부(34)는 상기 발광 구조물(10)과 수직 방향으로 오버랩되지 않는 영역에 배치되며, 상기 패드(92)와 수직 방향으로 오버랩될 수 있다. 상기 캡핑층(35)의 접촉부(34)는 상기 제1 접촉층(15) 및 반사층(17)과 수직 방향으로 오버랩되지 않는 영역에 배치된다. 상기 캡핑층(35)의 접촉부(34)는 상기 발광 구조물(10)보다 낮은 위치에 배치되며, 상기 패드(92)와 직접 접촉될 수 있다.The contact portion 34 of the capping layer 35 may be disposed in an area that does not overlap the light emitting structure 10 in the vertical direction, and may overlap the pad 92 in the vertical direction. The contact portion 34 of the capping layer 35 is disposed in a region that does not vertically overlap the first contact layer 15 and the reflective layer 17 . The contact portion 34 of the capping layer 35 may be disposed at a lower position than the light emitting structure 10 and may be in direct contact with the pad 92 .

상기 캡핑층(35)의 외곽부는 상기 발광 구조물(10)의 측면보다 더 외측에 배치될 수 있다. 상기 캡핑층(35)의 외곽부는 상기 보호층(30)의 외측부 및 페시베이션층(95)의 외측부에 대해 수직 방향으로 오버랩되게 배치될 수 있다.The outer portion of the capping layer 35 may be disposed more outside than the side surface of the light emitting structure 10 . An outer portion of the capping layer 35 may be disposed to overlap in a vertical direction with respect to an outer portion of the passivation layer 95 and an outer portion of the passivation layer 95 .

상기 패드(92)는 단층 또는 다층으로 형성될 수 있으며, Ti, Ag, Cu, Au 중 적어도 1개를 포함할 수 있다. 예를 들어, 단층은 Au일 수 있고, 다층인 경우 Ti/Ag/Cu/Au의 적층 구조이거나, Ti/Cu/Au 적층 구조일 수 있으나 이에 한정하지 않는다.The pad 92 may be formed as a single layer or a multilayer, and may include at least one of Ti, Ag, Cu, and Au. For example, the single layer may be Au, and in the case of a multilayer, it may be a Ti/Ag/Cu/Au stack structure or a Ti/Cu/Au stack structure, but is not limited thereto.

상기 반사층(17) 및 상기 제1 접촉층(15) 중 적어도 하나는 상기 패드(92)와 직접 접촉될 수 있으며, 이에 대해 한정하지는 않는다. At least one of the reflective layer 17 and the first contact layer 15 may be in direct contact with the pad 92 , but is not limited thereto.

상기 패드(92)는 상기 발광 구조물(10)의 외측 예컨대, 어느 한 측면(S1,S2)의 모서리 영역에 적어도 하나 또는 복수개가 배치될 수 있다. 상기 패드(92)는 제1전극층(81)의 외 측벽과 상기 발광 구조물(10) 사이의 영역(A1)에 배치될 수 있다. 상기 패드(92)는 하부 둘레에 상기 보호층(30) 및 페시베이션층(95)과 접촉될 수 있으며, 이에 대해 한정하지는 않는다.At least one or a plurality of the pads 92 may be disposed outside the light emitting structure 10 , for example, in a corner region of either side S1 or S2 . The pad 92 may be disposed in the area A1 between the outer sidewall of the first electrode layer 81 and the light emitting structure 10 . The pad 92 may be in contact with the protective layer 30 and the passivation layer 95 on the lower periphery, but is not limited thereto.

상기 보호층(30)은 상기 발광구조물(10)의 하면에 배치되며, 상기 제2반도체층(13)의 하면 및 상기 제1 접촉층(15)과 접촉될 수 있고, 상기 반사층(17)과 접촉될 수 있다.The protective layer 30 is disposed on the lower surface of the light emitting structure 10 , and may be in contact with the lower surface of the second semiconductor layer 13 and the first contact layer 15 , and the reflective layer 17 and can be contacted.

상기 보호층(30) 중 상기 발광 구조물(10)과 수직 방향으로 오버랩되는 내측부는 상기 제1접촉층(15)의 둘레에 배치될 수 있다. 상기 보호층(30)의 외측부는 상기 캡핑층(35)의 접촉부(34) 위로 연장되며 상기 캡핑층(35)의 접촉부(34) 및 외측부와 수직 방향으로 오버랩되게 배치된다. 상기 보호층(30)의 외측부는 상기 발광구조물(10)의 측벽보다 외측 영역(A1)으로 연장되어, 습기가 침투하는 것을 방지할 수 있고, 에칭 공정시 칩에 전달되는 충격으로부터 보호할 수 있다. 또한 상기 보호층(30)은 개별 발광구조물(10)에 대한 아이솔레이션 공정 시 에칭 스토퍼의 기능을 수행할 수 있으며, 또한 아이솔레이션 공정에 의하여 발광소자의 전기적인 특성이 저하되는 것을 방지할 수 있다.An inner portion of the protective layer 30 that vertically overlaps with the light emitting structure 10 may be disposed around the first contact layer 15 . The outer portion of the protective layer 30 extends above the contact portion 34 of the capping layer 35 and is disposed to vertically overlap with the contact portion 34 and the outer portion of the capping layer 35 . The outer portion of the protective layer 30 may extend to the outer region A1 than the sidewall of the light emitting structure 10 , thereby preventing moisture from penetrating and protecting it from impact transmitted to the chip during the etching process. . In addition, the protective layer 30 may function as an etching stopper during the isolation process for the individual light emitting structure 10 , and may also prevent deterioration of electrical characteristics of the light emitting device by the isolation process.

상기 보호층(30)은 채널층, 또는 저 굴절 재질, 아이솔레이션층으로 정의될 수 있다. 상기 보호층(30)은 절연물질로 구현될 수 있으며, 예컨대 산화물 또는 질화물로 구현될 수 있다. 예를 들어, 상기 보호층(30)은 SiO2, SixOy, Si3N4, SixNy, SiOxNy, Al2O3, TiO2, AlN 등으로 이루어진 군에서 적어도 하나가 선택되어 형성될 수 있다. 상기 보호층(30)은 투명한 재질로 형성될 수 있다.The protective layer 30 may be defined as a channel layer, a low refractive material, or an isolation layer. The protective layer 30 may be implemented with an insulating material, for example, it may be implemented with an oxide or nitride. For example, the protective layer 30 is at least one from the group consisting of SiO 2 , Si x O y , Si 3 N 4 , Si x N y , SiO x N y , Al 2 O 3 , TiO 2 , AlN, and the like. may be selected and formed. The protective layer 30 may be formed of a transparent material.

실시 예에 따른 발광 소자(100)는 상기 제1 전극층(81)의 아래 및 상기 제2 전극층(83)의 위에 절연층(41)을 포함할 수 있다. 상기 절연층(41)은 상기 제1전극층(81)과 제2전극층(83) 사이에 배치되어 상기 제1전극층(81)과 상기 제2전극층(83)을 전기적으로 절연시켜 준다. 상기 절연층(41)은 상기 제1 전극층(81)의 하면과 상기 제2전극층(83)의 상면에 접촉되며, 상기 보호층(30), 캡핑층(35), 제1접촉층(15), 반사층(17) 각각의 두께보다는 두껍게 형성될 수 있다. 상기 절연층(41)의 상부는 제1전극층(81)의 내부로 돌출되고 상기 보호층(30)에 접촉될 수 있다.The light emitting device 100 according to the embodiment may include an insulating layer 41 under the first electrode layer 81 and on the second electrode layer 83 . The insulating layer 41 is disposed between the first electrode layer 81 and the second electrode layer 83 to electrically insulate the first electrode layer 81 and the second electrode layer 83 . The insulating layer 41 is in contact with the lower surface of the first electrode layer 81 and the upper surface of the second electrode layer 83 , and the protective layer 30 , the capping layer 35 , and the first contact layer 15 . , may be formed to be thicker than each of the reflective layers 17 . An upper portion of the insulating layer 41 may protrude into the first electrode layer 81 and contact the protective layer 30 .

상기 절연층(41)은 예컨대 산화물 또는 질화물로 구현될 수 있다. 예를 들어, 상기 절연층(41)은 SiO2, SixOy, Si3N4, SixNy, SiOxNy, Al2O3, TiO2, AlN 등으로 이루어진 군에서 적어도 하나가 선택되어 형성될 수 있다.
The insulating layer 41 may be formed of, for example, oxide or nitride. For example, the insulating layer 41 is at least one from the group consisting of SiO 2 , Si x O y , Si 3 N 4 , Si x N y , SiO x N y , Al 2 O 3 , TiO 2 , AlN, and the like. may be selected and formed.

상기 제2 전극층(83)은 상기 절연층(41) 아래에 배치된 확산 방지층(50), 상기 확산 방지층(50) 아래에 배치된 본딩층(60) 및 상기 본딩층(60) 아래에 배치된 전도성 재질의 지지부재(70)를 포함할 수 있다. 상기 제2전극층(83)은 상기 제1반도체층(11)과 전기적으로 연결될 수 있다. 상기 제2 전극층(83)은 상기 확산 방지층(50), 상기 본딩층(60), 상기 지지부재(70) 중에서 1 개 또는 2 개를 선택적으로 포함하고, 상기 확산 방지층(50) 또는 상기 본딩층(60) 중 적어도 하나는 형성하지 않을 수 있다. 상기 지지 부재(70)는 상기 제2전극층(83)과 별도로 형성될 수 있으며, 이에 대해 한정하지는 않는다. The second electrode layer 83 includes a diffusion barrier layer 50 disposed under the insulating layer 41 , a bonding layer 60 disposed under the diffusion barrier layer 50 , and a bonding layer 60 disposed under the diffusion barrier layer 50 . It may include a support member 70 made of a conductive material. The second electrode layer 83 may be electrically connected to the first semiconductor layer 11 . The second electrode layer 83 may selectively include one or two of the diffusion barrier layer 50 , the bonding layer 60 , and the support member 70 , and the diffusion barrier layer 50 or the bonding layer At least one of (60) may not be formed. The support member 70 may be formed separately from the second electrode layer 83 , but is not limited thereto.

상기 확산 방지층(50)은 Cu, Ni, Ti, Ti-W, Cr, W, Pt, V, Fe, Mo 물질 중에서 적어도 하나를 포함할 수 있으며, 단층 또는 다층으로 형성될 수 있다. 상기 확산 방지층(50)은 절연층(41)과 본딩층(60) 사이에서 확산 장벽층으로 기능할 수도 있다. 상기 확산 방지층(50)은 본딩층(60) 및 전도성 지지부재(70)와 전기적으로 연결되고, 상기 제1반도체층(11)과 전기적으로 연결될 수 있다.The diffusion barrier layer 50 may include at least one of Cu, Ni, Ti, Ti-W, Cr, W, Pt, V, Fe, and Mo materials, and may be formed as a single layer or multiple layers. The diffusion barrier layer 50 may function as a diffusion barrier layer between the insulating layer 41 and the bonding layer 60 . The diffusion barrier layer 50 may be electrically connected to the bonding layer 60 and the conductive support member 70 , and may be electrically connected to the first semiconductor layer 11 .

상기 확산 방지층(50)은 상기 본딩층(60)이 제공되는 공정에서 상기 본딩층(60)에 포함된 물질이 상기 반사층(17) 방향으로 확산되는 것을 방지하는 기능을 수행할 수 있다. 예를 들어, 상기 확산 방지층(50)은 상기 본딩층(60)에 포함된 주석(Sn) 등의 물질이 상기 반사층(17)에 영향을 미치는 것을 방지할 수 있다. The diffusion barrier layer 50 may function to prevent the material included in the bonding layer 60 from being diffused in the direction of the reflective layer 17 in the process in which the bonding layer 60 is provided. For example, the diffusion barrier layer 50 may prevent a material such as tin (Sn) included in the bonding layer 60 from affecting the reflective layer 17 .

상기 본딩층(60)은 베리어 금속 또는 본딩 금속 등을 포함하며, 예를 들어, Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Ag, Nb, Pd 또는 Ta 중 적어도 하나를 포함할 수 있으며 단층 또는 다층으로 형성될 수 있다. 상기 지지부재(70)는 실시 예에 따른 상기 발광구조물(10)을 지지하며 방열 기능을 수행할 수 있다. 상기 본딩층(60)은 시드(seed) 층을 포함할 수도 있다.The bonding layer 60 includes a barrier metal or a bonding metal, for example, at least one of Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Ag, Nb, Pd, or Ta. may be included and may be formed in a single layer or in multiple layers. The support member 70 may support the light emitting structure 10 according to an embodiment and perform a heat dissipation function. The bonding layer 60 may include a seed layer.

상기 지지부재(70)는 금속 또는 캐리어 기판 예를 들어, Ti, Cr, Ni, Al, Pt, Au, W, Cu, Mo, Cu-W 또는 불순물이 주입된 반도체 기판(예: Si, Ge, GaN, GaAs, ZnO, SiC, SiGe 등) 중에서 적어도 어느 하나로 형성될 수 있으며, 단층 또는 다층으로 형성될 수 있다.The support member 70 is a metal or carrier substrate, for example, Ti, Cr, Ni, Al, Pt, Au, W, Cu, Mo, Cu-W or a semiconductor substrate implanted with impurities (eg, Si, Ge, GaN, GaAs, ZnO, SiC, SiGe, etc.) may be formed of at least one, and may be formed as a single layer or a multilayer.

한편, 접촉 전극(33)은 복수개가 상기 제1 반도체층(11)의 내부에 배치되고 상기 제1반도체층(11)과 접촉된다. 상기 접촉 전극(33)의 상면은 상기 제1반도체층(11)의 하면보다 위에 배치될 수 있으며, 제1반도체층(11)과 전기적으로 연결되고, 상기 활성층(12) 및 제2반도체층(13)과 절연된다. 도 2와 같이, 상기 복수의 접촉 전극(33)의 두께(T0) 또는 리세스(2)들의 깊이는 서로 동일할 수 있다. 상기 복수의 접촉 전극(33)의 두께(T0)는 상기 리세스(2)에 의해 상기 제1반도체층(11)의 일부가 노출되는 깊이이다. Meanwhile, a plurality of contact electrodes 33 are disposed inside the first semiconductor layer 11 and are in contact with the first semiconductor layer 11 . The upper surface of the contact electrode 33 may be disposed above the lower surface of the first semiconductor layer 11, is electrically connected to the first semiconductor layer 11, and the active layer 12 and the second semiconductor layer ( 13) and insulated. As shown in FIG. 2 , the thickness T0 of the plurality of contact electrodes 33 or the depth of the recesses 2 may be the same. A thickness T0 of the plurality of contact electrodes 33 is a depth at which a portion of the first semiconductor layer 11 is exposed by the recess 2 .

상기 접촉 전극(33)은 상기 제2 전극층(83)에 전기적으로 연결될 수 있다. 상기 접촉 전극(33)은 상기 활성층(12) 및 상기 제2반도체층(13)을 관통하여 배치될 수 있다. 상기 접촉 전극(33)은 상기 발광 구조물(10) 내에 배치된 리세스(recess)(2)에 배치되고, 상기 활성층(12) 및 제2반도체층(13)과 보호층(30)에 의해 절연된다. 상기 접촉 전극(33)은 복수개가 서로 이격되어 배치되어, 상기 제1반도체층(11) 내에서 전류를 확산시켜 줄 수 있다. The contact electrode 33 may be electrically connected to the second electrode layer 83 . The contact electrode 33 may be disposed through the active layer 12 and the second semiconductor layer 13 . The contact electrode 33 is disposed in a recess 2 disposed in the light emitting structure 10 , and is insulated by the active layer 12 , the second semiconductor layer 13 , and the protective layer 30 . do. A plurality of the contact electrodes 33 may be disposed to be spaced apart from each other to spread a current in the first semiconductor layer 11 .

상기 접촉 전극(33)은 제2전극층(83)의 돌기(51)에 연결될 수 있으며, 상기 돌기(51)는 상기 확산 방지층(50)으로부터 돌출되거나 별도로 형성될 수 있다. 상기 돌기(51)는 절연층(41) 및 보호층(30) 내에 배치된 홀(41A)을 통해 관통되고, 제1전극층(81)과 절연될 수 있으며, 단층 또는 다층으로 형성될 수 있다. The contact electrode 33 may be connected to the protrusion 51 of the second electrode layer 83 , and the protrusion 51 may protrude from the diffusion barrier layer 50 or be formed separately. The protrusion 51 penetrates through the hole 41A disposed in the insulating layer 41 and the protective layer 30 , and may be insulated from the first electrode layer 81 , and may be formed in a single layer or in multiple layers.

상기 접촉 전극(33)은 예컨대 Cr, V, W, Ti, Zn, Ni, Cu, Al, Au, Mo 중에서 적어도 하나를 포함할 수 있으며, 단층 또는 다층으로 형성될 수 있다. 상기 돌기(51)는 상기 확산 방지층(50) 및 본딩층(60)을 구성하는 물질 중 적어도 하나를 포함할 수 있으며, 이에 대해 한정하지 않는다. 예컨대 상기 돌기(51)는 예로서 Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Ag, Nb, Pd 또는 Ta 중 적어도 하나를 포함할 수 있다. 상기 제2전극층(83)은 상기 접촉 전극(33) 및 이에 연결된 돌기(51)를 포함할 수 있으며, 이에 대해 한정하지는 않는다.The contact electrode 33 may include, for example, at least one of Cr, V, W, Ti, Zn, Ni, Cu, Al, Au, and Mo, and may be formed as a single layer or multiple layers. The protrusion 51 may include at least one of a material constituting the diffusion barrier layer 50 and the bonding layer 60 , but is not limited thereto. For example, the protrusion 51 may include, for example, at least one of Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Ag, Nb, Pd, or Ta. The second electrode layer 83 may include the contact electrode 33 and the protrusion 51 connected thereto, but is not limited thereto.

상기 패드(92)는 상기 제1 전극층(81)에 전기적으로 연결되며, 상기 발광구조물(10)의 측벽 외측의 영역(A1)에 노출될 수 있다. 상기 패드(92)는 예컨대 Cu, Ni, Ti, Ti-W, Cr, W, Pt, V, Fe, Mo 물질 중에서 적어도 하나를 포함할 수 있으며, 단층 또는 다층으로 형성될 수 있다.The pad 92 may be electrically connected to the first electrode layer 81 and may be exposed in the area A1 outside the sidewall of the light emitting structure 10 . The pad 92 may include, for example, at least one of Cu, Ni, Ti, Ti-W, Cr, W, Pt, V, Fe, and Mo materials, and may be formed as a single layer or multiple layers.

페시베이션층(95)은 상기 발광구조물(10)의 표면을 보호하고, 상기 패드(92)와 상기 발광구조물(10)의 사이를 절연시킬 수 있고, 상기 보호층(30)의 주변부와 접촉될 수 있다. 상기 페시베이션층(95)은 상기 발광 구조물(10)을 구성하는 반도체층의 물질보다 낮은 굴절률을 가지며, 광 추출 효율을 개선시켜 줄 수 있다. 상기 페시베이션층(95)은 예컨대 산화물 또는 질화물로 구현될 수 있다. 예를 들어, 상기 페시베이션층(95)은 Si02, SixOy, Si3N4, SixNy, SiOxNy, Al2O3, TiO2, AlN 등으로 이루어진 군에서 적어도 하나가 선택되어 형성될 수 있다. 한편, 상기 페시베이션층(95)은 설계에 따라 생략될 수도 있다.
The passivation layer 95 may protect the surface of the light emitting structure 10 , and may insulate between the pad 92 and the light emitting structure 10 , and may come into contact with the peripheral portion of the protective layer 30 . can The passivation layer 95 may have a lower refractive index than a material of the semiconductor layer constituting the light emitting structure 10 , and may improve light extraction efficiency. The passivation layer 95 may be formed of, for example, oxide or nitride. For example, the passivation layer 95 is at least from the group consisting of SiO 2 , Si x O y , Si 3 N 4 , Si x N y , SiO x N y , Al 2 O 3 , TiO 2 , AlN, and the like. One can be selected and formed. Meanwhile, the passivation layer 95 may be omitted according to design.

실시 예에 의하면, 상기 발광구조물(10)은 상기 제1 전극층(81)과 상기 제2 전극층(83)에 의해 구동될 수 있다. 즉, 실시 예에 따른 발광소자는 하나의 소자 내에 개별 구동될 수 있는 복수의 발광구조물을 포함할 수 있다. 실시 예에서는 하나의 발광소자에 2 개의 발광구조물이 배치된 경우를 기준으로 설명하였으나, 하나의 발광소자에 3 개 또는 4 개 이상의 발광구조물이 배치될 수 있으며, 또한 개별 구동되도록 구현될 수 있다. 이러한 구조를 갖는 발광소자는 하나의 예로서 차량의 조명장치, 예컨대 전조등 또는 후미등에 유용하게 적용될 수 있다. According to an embodiment, the light emitting structure 10 may be driven by the first electrode layer 81 and the second electrode layer 83 . That is, the light emitting device according to the embodiment may include a plurality of light emitting structures that can be individually driven in one device. Although the embodiment has been described with reference to a case in which two light emitting structures are disposed in one light emitting device, three or four or more light emitting structures may be disposed in one light emitting device, and may be implemented to be individually driven. A light emitting device having such a structure may be usefully applied to a vehicle lighting device, for example, a headlamp or a tail lamp, as an example.

또한, 실시 예에 따른 발광소자는, 상기 발광구조물(10) 위에 형광체층(미도시)이 제공될 수 있으며, 상기 형광체층은 예컨대 컨포멀(conformal) 코팅을 통하여 균일한 두께로 형성될 수 있으나, 이에 한정하지 않는다. In addition, in the light emitting device according to the embodiment, a phosphor layer (not shown) may be provided on the light emitting structure 10, and the phosphor layer may be formed to a uniform thickness through, for example, conformal coating. , but not limited thereto.

또한 실시 예에 따른 발광 소자 상에는 광학 렌즈를 포함할 수 있으며, 이에 대해 한정하지는 않는다.
In addition, the light emitting device according to the embodiment may include an optical lens, but is not limited thereto.

도 1 및 도 2를 참조하면, 발광 구조물(10)은 두께(T4,T5,T6)가 다른 복수의 영역(10A,10B,10C)을 포함한다. 상기 복수의 영역(10A,10B,10C)은 상기 패드(92)로부터 먼 영역(10A,10B,10C)일수록 상기 발광 구조물(10)의 두께(T4,T5,T6)가 두꺼워질 수 있으며, 예컨대 점차 두꺼워지거나 상기 패드(92)와의 거리에 비례하여 두꺼워질 수 있다. 상기 상기 복수의 영역(10A,10B,10C)은 제1반도체층(11)에 배치될 수 있으며, 상기 복수의 영역(10A,10B,10C)은 적어도 2개, 3개 이상, 또는 4개 이상이 서로 다른 두께를 가질 수 있다. 상기 제1반도체층(11)의 영역(10A,10B,10C)들은 비 선형적, 계단형 또는 선형적으로 두꺼워질 수 있으며, 이에 대해 한정하지는 않는다. 1 and 2 , the light emitting structure 10 includes a plurality of regions 10A, 10B, and 10C having different thicknesses T4, T5, and T6. In the plurality of regions 10A, 10B, and 10C, the thicknesses T4, T5, and T6 of the light emitting structure 10 may become thicker as the regions 10A, 10B, and 10C are farther from the pad 92, for example. It may be gradually thickened or may be thickened in proportion to the distance from the pad 92 . The plurality of regions 10A, 10B, and 10C may be disposed on the first semiconductor layer 11 , and the plurality of regions 10A, 10B, and 10C may include at least two, three or more, or four or more. These can have different thicknesses. The regions 10A, 10B, and 10C of the first semiconductor layer 11 may be thickened non-linearly, stepwise, or linearly, but is not limited thereto.

상기 발광 구조물(10)은 제1반도체층(11)의 두께(T7,T8,T9)가 상기 패드(92)로부터 먼 영역(10A,10B,10C)일수록 두꺼워질 수 있다. 여기서, 상기 제2반도체층(13) 아래에 배치된 제2전극층(81)의 전기적인 특성이 동일하고 상기 제1반도체층(11)에 접촉된 접촉 전극(33)과 상기 제2전극층(81) 사이의 최단 거리가 동일한 경우, 상기 제1반도체층(11)의 각 영역(10A,10B,10C)은 상기 패드(92)와 상기 접촉 전극(33) 사이의 직선 거리(D2,D3,D4)에 따라 두께(T4,T5,T6)가 달라질 수 있다. The light emitting structure 10 may become thicker as the thicknesses T7 , T8 , and T9 of the first semiconductor layer 11 increase in regions 10A, 10B, and 10C that are farther from the pad 92 . Here, the second electrode layer 81 disposed under the second semiconductor layer 13 has the same electrical characteristics and the contact electrode 33 and the second electrode layer 81 in contact with the first semiconductor layer 11 are the same. ), the respective regions 10A, 10B, and 10C of the first semiconductor layer 11 are the straight-line distances D2, D3, and D4 between the pad 92 and the contact electrode 33. ), the thickness (T4, T5, T6) may vary.

상기 제1반도체층(11)의 두께(T7,T8,T9) 간의 차이는 접촉 전극(33)에 따라 달라질 수 있으나, 0.2㎛ 이상 예컨대, 0.3㎛ 내지 1㎛ 범위일 수 있다. 상기 두께(T7,T8,T9) 간의 차이가 상기 범위 미만일 경우, 상기 제1반도체층(11)의 표면에 요철부(11A)와 같은 추출 구조를 형성하거나 접촉 전극(33)을 위한 리세스 깊이 확보에 어려움이 있을 수 있고 단면적 차이가 줄어들어 저항 차이가 미미할 수 있으며, 상기 두께 범위를 초과할 경우 제1반도체층(11)의 두께 증가가 어려울 수 있어, 발광 구조물(10)의 사이즈를 대면화하는 데 어려움이 있다.
The difference between the thicknesses T7 , T8 , and T9 of the first semiconductor layer 11 may vary depending on the contact electrode 33 , but may be 0.2 μm or more, for example, 0.3 μm to 1 μm. When the difference between the thicknesses T7, T8, and T9 is less than the above range, an extraction structure such as an uneven portion 11A is formed on the surface of the first semiconductor layer 11 or a recess depth for the contact electrode 33 is formed. There may be difficulties in securing, and the difference in resistance may be insignificant due to a reduced cross-sectional area difference, and if the thickness exceeds the thickness range, it may be difficult to increase the thickness of the first semiconductor layer 11, so that the size of the light emitting structure 10 is increased have difficulty doing

실시 예는 상기 제1반도체층(11)은 상기 패드(92)로부터 먼 영역(10A,10B,10C)일수록 저항이 증가되기 때문에 상기 제1반도체층(11)의 두께(T7,T8,T9)를 점차 증가시켜 주어 저항 증가를 방지할 수 있다. 상기 제1반도체층(11)의 두께(T7,T8,T9)는 상기 패드(92)를 기준으로 먼 영역(10A,10B,10C)일수록 증가시켜 주되, 예컨대 상기 패드(92)와 직선 상에 놓인 접촉 전극(33)들 간의 경계 라인(E1)에서 증가되거나, 상기 접촉 전극(33)이 하나 또는 2개씩 증가할 때마다 증가되거나, 주기적으로 증가하거나, 접촉 전극(33)의 위치에 따라 증가시켜 줄 수 있다. In the embodiment, the thickness of the first semiconductor layer 11 (T7, T8, T9) because the resistance of the first semiconductor layer 11 increases as the regions 10A, 10B, and 10C are farther from the pad 92. It is possible to prevent an increase in resistance by gradually increasing the The thicknesses T7, T8, and T9 of the first semiconductor layer 11 are increased as the regions 10A, 10B, and 10C are farther from the pad 92, for example, on a straight line with the pad 92. It increases at the boundary line E1 between the placed contact electrodes 33 , increases every time the contact electrodes 33 increase by one or two, increases periodically, or increases according to the position of the contact electrodes 33 . can do it

상기 복수의 영역(10A,10B,10C) 간의 경계 라인(E1)는 상기 패드(92)를 기준으로 접촉 전극(33)의 중심을 지나는 직선을 그었을 때, 상기 직선 상에 놓인 접촉 전극(33)들 사이의 중간 부분일 수 있다. 상기 중간 부분은 도 1과 같이 가로 및 세로 방향으로 인접한 두 접촉 전극(33) 간의 간격(D1)의 1/2 지점이거나, 대각선 방향의 두 접촉 전극(33) 간의 간격(X3)의 1/2 지점을 포함할 수 있다. The boundary line E1 between the plurality of regions 10A, 10B, and 10C is the contact electrode 33 placed on the straight line when a straight line passing through the center of the contact electrode 33 is drawn with respect to the pad 92 . It may be an intermediate part between them. As shown in FIG. 1 , the middle portion is a point 1/2 of the distance D1 between two contact electrodes 33 adjacent in the horizontal and vertical directions, or 1/2 of the distance X3 between two contact electrodes 33 in the diagonal direction. It may contain branches.

상기 간격(D1)의 1/2은 X1이며, 간격(X3)의 1/2은 X2일 때, 상기 발광 구조물(10)의 각 영역(10A,10B,10C)의 크기는 상면에서 볼 때, 상기 간격(D1)이상이거나 X1의 2배 이상이거나, D1의 2배 이하이거나, X3의 2배 이하일 수 있다. 이러한 영역(10A,10B,10C)의 크기는 패드(92)를 기준으로 점차 증가하거나, 일정 이격된 위치부터 증가될 수 있다.
When 1/2 of the interval D1 is X1 and 1/2 of the interval X3 is X2, the size of each region 10A, 10B, 10C of the light emitting structure 10 is The interval D1 may be greater than or equal to twice X1, greater than or equal to two times D1, or less than or equal to twice X3. The sizes of the regions 10A, 10B, and 10C may be gradually increased based on the pad 92 or may be increased from positions spaced apart from each other.

도 1과 같이, 발광 구조물(10)의 제1 내지 제3영역(10A,10B,10C)은 패드(92)를 기준으로 직선 상에 1개의 접촉 전극(33)을 포함하는 것으로 설명하고 있으나, 2개의 접촉 전극(33)을 포함할 수 있으며, 또는 각 영역(10A,10B,10C)이 하나 또는 2개의 접촉 전극(33)을 포함할 수 있다. As shown in FIG. 1 , the first to third regions 10A, 10B, and 10C of the light emitting structure 10 are described as including one contact electrode 33 on a straight line with respect to the pad 92 , It may include two contact electrodes 33 , or each region 10A, 10B, and 10C may include one or two contact electrodes 33 .

도 2를 참조하면, 상기 패드(92)는 제1영역(10A) 내의 접촉 전극(33) 간의 직선 거리가 D2이고, 제2영역(10B) 내의 접촉 전극(33) 간의 직선 거리가 D3이고, 제3영역(10C) 내의 접촉 전극(33) 간의 직선 거리가 D4일 때, 상기 직선 거리가 D2<D3<D4이면, 제1 내지 제3영역(10A,10B,10C)의 두께 (T4,T5,T6)는 제1영역<제2영역<제3영역을 만족한다. 2, in the pad 92, the linear distance between the contact electrodes 33 in the first region 10A is D2, and the linear distance between the contact electrodes 33 in the second region 10B is D3, When the linear distance between the contact electrodes 33 in the third region 10C is D4, if the linear distance is D2<D3<D4, the thickness (T4, T5) of the first to third regions 10A, 10B, and 10C , T6) satisfies the first area < the second area < the third area.

상기 제1 내지 제3영역(10A,10B,10C) 내의 접촉 전극(33)은 상기 패드(92)로부터 직선 거리(D2,D3,D4)가 제1영역>제2영역>제3영역을 만족할 수 있다. 상기 제1반도체층(11)의 두께 (T7,T8,T9)는 제1영역<제2영역<제3영역을 만족한다.The contact electrodes 33 in the first to third regions 10A, 10B, and 10C may have linear distances D2, D3, and D4 from the pad 92 to satisfy the first region > the second region > the third region. can The thickness ( T7 , T8 , T9 ) of the first semiconductor layer 11 satisfies a first region < a second region < a third region.

상기 발광 구조물(10)의 각 영역(10A,10B,10C)에서 상기 접촉 전극(33)과 제2반도체층(13)의 하면 사이의 거리(T0)가 동일할 때, 상기 접촉 전극(33)을 기준으로 제1반도체층(11)의 상면까지의 거리는 제1영역<제2영역<제3영역의 거리 (D2<D3<D4)를 만족할 수 있다.When the distance T0 between the contact electrode 33 and the lower surface of the second semiconductor layer 13 in each region 10A, 10B, and 10C of the light emitting structure 10 is the same, the contact electrode 33 Based on , the distance to the top surface of the first semiconductor layer 11 may satisfy the first region < the second region < the third region (D2<D3<D4).

그리고, 패드(92)로부터의 접촉 전극(33) 사이의 거리와, 상기 접촉 전극(33)로부터 제1반도체층(11)의 각 영역(10A,10B,10C)의 표면까지의 거리 비율을 보면, D2/T1, D3/T2, 및 D4/T3 중 적어도 2개는 서로 동일한 값이거나, 오차 범위 내의 차이를 가질 수 있다. 상기 오차 범위는 반도체 재질, 제1반도체층 내의 도펀트 량, 또는 전류 크기에 따른 오차 값일 수 있다.When the ratio of the distance between the pad 92 to the contact electrode 33 and the distance from the contact electrode 33 to the surface of each region 10A, 10B, and 10C of the first semiconductor layer 11 is seen, , D2/T1, D3/T2, and D4/T3 may have the same value or a difference within an error range. The error range may be an error value according to a semiconductor material, an amount of dopant in the first semiconductor layer, or a current size.

상기 패드(92)로부터의 접촉 전극(33) 사이의 거리와, 상기 제1반도체층(11)의 두께(T7,T8,T9) 간의 비율을 보면, D2/T7, D3/D8, D4/D9 중 적어도 2개가 서로 동일한 값이거나 오차 범위 내의 차이를 가질 수 있다. 상기 오차 범위는 반도체 재질, 제1반도체층 내의 도펀트 량, 또는 전류 크기에 따른 오차 값일 수 있다.Looking at the ratio between the distance between the contact electrode 33 from the pad 92 and the thickness (T7, T8, T9) of the first semiconductor layer 11, D2/T7, D3/D8, D4/D9 At least two of them may have the same value or a difference within an error range. The error range may be an error value according to a semiconductor material, an amount of dopant in the first semiconductor layer, or a current size.

상기 제1 내지 제3영역(10A,10B,10C)은 상면 면적이 제3영역>제2영역>제1영역이거나, 제1영역>제3영역>제2영역을 만족할 수 있다. 즉, 상기 발광 구조물(10)의 상면 면적은 상기 영역(10A,10B,10C)들 중 패드(92)에 인접한 제1영역(10B)이 가장 작은 면적을 가질 수 있으며, 상기 패드(92)에 가장 먼 영역(10C)이 가장 큰 면적을 가질 수 있다. The top area of the first to third regions 10A, 10B, and 10C may satisfy the third region > second region > first region, or first region > third region > second region. That is, the first area 10B adjacent to the pad 92 may have the smallest area among the areas 10A, 10B, and 10C of the light emitting structure 10 , and the area of the top surface of the light emitting structure 10 may be the smallest. The furthest region 10C may have the largest area.

실시 예는 상기 패드(92)로부터 멀어질수록 제1반도체층(11)의 두께(T7,T8,T9)를 더 두껍게 배치하고 상기 접촉 전극(33)과 상기 제1반도체층(11)의 표면까지의 거리(T1,T2,T3)를 증가시켜 주어, 상기 제1반도체층(11) 내의 저항이 상기 패드(92)로부터 멀어질수록 증가되는 것을 억제할 수 있다. 즉, 도 2 및 도 15를 참조하면, 비교 예는 발광 구조물(10) 내에서의 저항(R1)이 패드(92)로부터 거리가 멀어질수록 선형적으로 증가하지만, 실시 예는 패드(92)와 접촉 전극(33) 사이의 거리가 멀어질수록 저항이 일정하도록 설정하거나 일정한 범위 내에 오도록 설정할 수 있다. 이는 도 16과 같이, 발광 구조물 내의 저항이 상기 발광 구조물의 두께 예컨대, 제1반도체층의 두께가 증가할 경우, 저항은 점차 감소하게 된다. 실시 예는 제1반도체층의 두께를 패드로부터 먼 영역일수록 점차 두껍게 하여 저항이 점차 증가되는 것을 억제하여, 도 15의 발광 구조물 내의 저항(R2)이 일정한 값을 가지도록 제공할 수 있다. In the embodiment, the thicknesses T7, T8, and T9 of the first semiconductor layer 11 are increased as the distance from the pad 92 is increased, and the surface of the contact electrode 33 and the first semiconductor layer 11 is increased. By increasing the distances T1 , T2 , and T3 , the resistance in the first semiconductor layer 11 can be suppressed from increasing as the distance from the pad 92 increases. That is, referring to FIGS. 2 and 15 , in the comparative example, the resistance R1 in the light emitting structure 10 increases linearly as the distance from the pad 92 increases, but in the embodiment, the pad 92 As the distance between the and the contact electrode 33 increases, the resistance may be set to be constant or may be set to come within a certain range. As shown in FIG. 16 , when the resistance in the light emitting structure increases, for example, the thickness of the first semiconductor layer increases, the resistance gradually decreases. In the embodiment, the resistance R2 in the light emitting structure of FIG. 15 may be provided so that the resistance R2 in the light emitting structure of FIG. 15 has a constant value by gradually increasing the thickness of the first semiconductor layer in the region further away from the pad.

여기서, 반도체층 내에 걸리는 저항(R)은 다음의 수학식 1에 의해 구해질 수 있다.Here, the resistance (R) applied to the semiconductor layer may be obtained by the following Equation (1).

Figure 112015109388616-pat00001
Figure 112015109388616-pat00001

ρ은 저항률이며, L은 거리이고, S는 단면적일 수 있다.
ρ may be resistivity, L may be distance, and S may be cross-sectional area.

그리고, 도 3을 참조하면, 상기 복수의 영역(10A,10B,10C) 각각의 아래에 배치된 접촉 전극(33) 중 어느 하나 또는 2개는 상기 접촉 전극(33)을 기준으로 각 영역(10A,10B,10C)의 중심부 보다는 경계 라인(E1)에 더 인접하게 배치될 수 있다. 즉, 상기 복수의 접촉 전극(33) 중 적어도 하나 또는 2개는 상기 각 영역(10A,10B,10C)에서 상기 접촉 전극(33)을 기준으로 패드(92)의 반대측 방향의 영역이나 외 측면에 더 인접하게 배치되어, 외측 영역까지의 전류 확산을 개선시켜 줄 수 있다.And, referring to FIG. 3 , any one or two of the contact electrodes 33 disposed under each of the plurality of areas 10A, 10B, and 10C is in each area 10A with respect to the contact electrode 33 . , 10B, and 10C may be disposed closer to the boundary line E1 than to the center. That is, at least one or two of the plurality of contact electrodes 33 are located in the area opposite to the pad 92 or on the outer side with respect to the contact electrode 33 in the respective areas 10A, 10B, and 10C. It may be arranged more closely to improve the current spread to the outer region.

도 3과 같이, 발광 구조물(10)의 제1반도체층(11) 내에서의 전류 확산 분포(I1,I2,I3)를 보면, 상기 패드(92)로부터 먼 영역(10C) 예컨대, 가장 두꺼운 영역(10C)에서의 전류 확산 분포(I3)가 가장 크며, 패드(92)에 가까워질수록 작아지게 된다. As shown in FIG. 3 , looking at the current diffusion distributions I1 , I2 , and I3 in the first semiconductor layer 11 of the light emitting structure 10 , the region 10C far from the pad 92 , for example, the thickest region. The current diffusion distribution I3 at 10C is the largest, and becomes smaller as it approaches the pad 92 .

실시 예는 제1반도체층(11)의 영역 (10A,10B,10C) 중 상기 패드(92)로부터 먼 영역(10C)에서의 전류 집중 문제를 방지하여 전류를 확산시켜 줄 수 있고 광 추출 효율의 개선과 방열 효율을 개선시켜 줄 수 있다. 또한 패드(92) 및 활성층(12)의 신뢰성을 개선시켜 줄 수 있다.
The embodiment prevents the current concentration problem in the region 10C far from the pad 92 among the regions 10A, 10B, and 10C of the first semiconductor layer 11 to spread the current and increase the light extraction efficiency. It can improve and improve heat dissipation efficiency. Also, the reliability of the pad 92 and the active layer 12 may be improved.

도 12는 실시 예에 따른 발광 소자에서 전류 크기에 따른 동작 특성을 나타낸 도면이다.12 is a diagram illustrating operating characteristics according to a current magnitude in a light emitting device according to an embodiment.

도 12를 참조하면, 발광 소자에 공급되는 전류가 1mA, 350mA, 1000mA로 증가할수록, 발광 구조물의 전 표면에서의 동작 특성이 일정하게 나타남을 알 수 있다. Referring to FIG. 12 , as the current supplied to the light emitting device increases to 1 mA, 350 mA, or 1000 mA, it can be seen that the operating characteristics on the entire surface of the light emitting structure are uniformly displayed.

도 13의 (A)는 실시 예의 발광 소자의 광 방출 특성이며, (B)는 비교 예의 발광 소자의 광 방출 특성을 나타낸 도면다. 여기서, 비교 예는 발광 구조물의 두께가 패드의 거리와 상관 없이 동일한 경우이다. 13(A) is a light emitting characteristic of the light emitting device of the Example, and (B) is a view showing the light emission characteristic of the light emitting device of the comparative example. Here, in the comparative example, the thickness of the light emitting structure is the same regardless of the distance of the pad.

도 13의 (A)와 같이, 발광 구조물은 전류 크기가 증가할수록 발광 구조물의 전 영역에서 일정한 광 방출 특성이 균일한 분포를 나타내지만, (B)는 전류가 증가할수록 예컨대, 1000mA의 전류에서 패드로부터 먼 발광 구조물의 영역에서 광 방출 특성이 저하됨을 알 수 있다. As shown in (A) of FIG. 13 , the light emitting structure exhibits a uniform distribution of light emission characteristics in the entire area of the light emitting structure as the amount of current increases. It can be seen that the light emission characteristic is lowered in the region of the light emitting structure far from the luminescent structure.

도 14의 (A)는 350mA에서 발광 소자의 열 특성을 비교한 도면이며, (B)는 1000mA에서 발광 소자의 열 특성을 도면이다. 도 14의 (A)와 같이, 실시 예의 발광 소자는 열 특성이 전 영역에서 균일한 분포를 가지지만, 비교 예는 패드로부터 먼 영역일수록 열 분포가 달라짐을 알 수 있다.
14 (A) is a diagram comparing the thermal characteristics of the light emitting device at 350 mA, (B) is a diagram showing the thermal characteristics of the light emitting device at 1000 mA. 14A , the light emitting device of the embodiment has a uniform distribution of thermal characteristics over the entire region, but in the comparative example, it can be seen that the heat distribution is different as the region is farther from the pad.

도 4는 도 1의 발광 소자의 다른 예이다.4 is another example of the light emitting device of FIG.

도 4를 참조하면, 발광 소자는 패드(92)와 접촉 전극(33) 사이의 직선 거리를 볼 때, 직선 상에 2개의 접촉 전극(33)을 갖는 제1영역(10A)은 제2영역(10B) 보다 얇고, 제2영역(10B)은 제3영역(10C)보다 얇을 수 있다. 상기 제2 및 제3영역(10B,10C) 각각은 상기 패드(92)와의 직선 거리에 놓인 접촉 전극(33)이 하나이거나 2개 또는 그 이상일 수 있으며, 이에 대해 한정하지는 않는다. 실시 예는 발광 소자 내의 영역(10A,10B,10C) 중 패드(92)에 인접한 영역(10A)의 크기는 저항 차이가 크지 않기 때문에 크게 배치하여, 두께 차이를 가지는 영역(10A,10B,10C)을 최소화할 수 있다.
Referring to FIG. 4 , in the light emitting device, when the straight distance between the pad 92 and the contact electrode 33 is viewed, the first region 10A having the two contact electrodes 33 on a straight line is the second region ( 10B), and the second region 10B may be thinner than the third region 10C. Each of the second and third regions 10B and 10C may have one, two, or more contact electrodes 33 disposed at a straight distance from the pad 92 , but the present invention is not limited thereto. In the embodiment, the size of the region 10A adjacent to the pad 92 among the regions 10A, 10B, and 10C in the light emitting device is large because the difference in resistance is not large, and the regions 10A, 10B, and 10C having a difference in thickness. can be minimized.

도 5를 참조하면, 발광 구조물(10)은 영역(10A,10B-1,10B-2,…,10C)들 사이에 대해 패드(92)를 기준으로 사선 형태로 배열할 수 있다. 상기 각 영역(10A,10B-1,10B-2,…,10C)에는 상기 패드(92)를 기준으로 연장한 직선 상에 0개, 하나 또는 2개의 접촉 전극(33)이 놓일 수 있으며, 이에 대해 한정하지는 않는다. Referring to FIG. 5 , the light emitting structure 10 may be arranged in an oblique shape with respect to the pad 92 between the regions 10A, 10B-1, 10B-2, ..., 10C. In each of the regions 10A, 10B-1, 10B-2, ..., 10C, zero, one, or two contact electrodes 33 may be disposed on a straight line extending from the pad 92 . not limited to

상기 각 영역(10A,10B-1,10B-2,…,10C)들의 경계 라인(E1)들은 적어도 일부가 서로 평행할 수 있다. 상기 각 영역(10A,10B-1,10B-2,…,10C) 중에서 상면 면적을 비교하면, 센터 영역(10B-3)이 가장 넓고, 상기 센터 영역(10B-3)으로부터 멀어질수록 좁아질 수 있다. At least some of the boundary lines E1 of each of the regions 10A, 10B-1, 10B-2, ..., 10C may be parallel to each other. Comparing the area of the top surface among the regions 10A, 10B-1, 10B-2, ..., 10C, the center region 10B-3 is the widest, and the center region 10B-3 becomes narrower as it moves away from the center region 10B-3. can

실시 예는 발광 소자 내에서 센터 영역(10B-3)으로부터 멀어질수록 두께는 증가하되, 발광 구조물의 면적을 줄여줌으로써, 먼 영역(10C)이나 이에 인접한 영역에서의 전류 뭉침 현상이나 발광 효율이 저하되는 문제를 억제할 수 있다.
In the embodiment, the thickness increases as the distance from the center region 10B-3 in the light emitting device increases, but by reducing the area of the light emitting structure, current aggregation or luminous efficiency in the distant region 10C or an area adjacent thereto decreases. problems can be suppressed.

도 6을 참조하면, 발광 소자는 패드(92)가 발광 구조물(10)의 어느 한 측면(S1)의 중심부에 인접하게 배치될 수 있다. 상기 패드(92)로부터 멀어질수록 발광 구조물(10)의 영역(10A,10B-1,10B-2,10C)이 점차 두꺼워질 수 있다. 상기 영역(10A,10B-1,10B-2,10C)의 경계 라인(E1)은 서로 평행하거나 서로 평행하지 않을 수 있다. 예컨대, 상기 영역(10A,10B-1,10B-2,10C)들 사이의 경계 라인(E1) 중 적어도 하나는 아치(arc) 형상이거나 각진 형상일 수 있으며, 이에 대해 한정하지는 않는다. Referring to FIG. 6 , in the light emitting device, a pad 92 may be disposed adjacent to the center of any one side S1 of the light emitting structure 10 . As the distance from the pad 92 increases, the regions 10A, 10B-1, 10B-2, and 10C of the light emitting structure 10 may gradually thicken. The boundary lines E1 of the regions 10A, 10B-1, 10B-2, and 10C may or may not be parallel to each other. For example, at least one of the boundary lines E1 between the regions 10A, 10B-1, 10B-2, and 10C may have an arc shape or an angular shape, but is not limited thereto.

이러한 발광 소자는 발광 구조물(10)의 전 영역(10A,10B-1,10B-2,10C)을 균일한 크기로 제공할 수 있어, 발광 소자 내의 전류 확산 효과를 개선시켜 줄 수 있다.
Such a light emitting device can provide all regions 10A, 10B-1, 10B-2, and 10C of the light emitting structure 10 in a uniform size, thereby improving the effect of current diffusion in the light emitting device.

도 7은 도 2의 발광 소자의 다른 예이다.7 is another example of the light emitting device of FIG.

도 7을 참조하면, 발광 소자의 발광 구조물(10)은 상기 패드(92)로부터 멀어질수록 두께가 점차 두꺼워진 복수의 영역(10A,10B,10C)을 포함할 수 있다. 상기 복수의 영역(10A,10B,10C)은 상기 패드(92)에 대응되는 면이 경사진 면(C1,C2,C3)일 수 있다. 상기 경사진 면(C1,C2,C3)은 상기 제1반도체층(11)에 형성될 수 있다. 이러한 경사진 면(C1,C2,C3)은 광 추출 효율을 개선시켜 줄 수 있다. Referring to FIG. 7 , the light emitting structure 10 of the light emitting device may include a plurality of regions 10A, 10B, and 10C whose thickness is gradually increased as the distance from the pad 92 increases. The plurality of regions 10A, 10B, and 10C may be surfaces C1, C2, and C3 in which a surface corresponding to the pad 92 is inclined. The inclined surfaces C1 , C2 , and C3 may be formed on the first semiconductor layer 11 . The inclined surfaces C1, C2, and C3 may improve light extraction efficiency.

상기 복수의 영역(10A,10B,10C) 각각의 내부에 배치된 접촉 전극(33,33A,33B)은 두께(Ta,Tb,Tc) 또는 리세스(2)의 깊이가 서로 동일하거나 다를 수 있다.
The contact electrodes 33 , 33A and 33B disposed inside each of the plurality of regions 10A, 10B, and 10C may have the same or different thicknesses Ta, Tb, and Tc or the depth of the recess 2 . .

도 8는 제2실시 예에 따른 발광 소자를 나타낸 평면도이며, 도 9는 도 8의 발광 소자의 B-B측 단면도이다. 8 is a plan view showing a light emitting device according to a second embodiment, and FIG. 9 is a cross-sectional view taken along the B-B side of the light emitting device of FIG. 8 .

도 8 및 도 9를 참조하면, 발광 소자(100)는 복수의 반도체층(11,12,13)을 갖는 발광구조물(10), 상기 발광 구조물(10) 내의 복수의 접촉 전극(33), 상기 발광 구조물(10) 아래에 반사층(17)을 갖는 제1 전극층(81), 상기 제1전극층(81) 아래에 배치되며 상기 접촉 전극(33)에 연결된 제2 전극층(83), 및 상기 제1 및 제2전극층(81,83) 사이에 절연층(41), 및 복수의 패드(92,92A)를 포함할 수 있다.8 and 9 , the light emitting device 100 includes a light emitting structure 10 having a plurality of semiconductor layers 11 , 12 , and 13 , a plurality of contact electrodes 33 in the light emitting structure 10 , and the A first electrode layer 81 having a reflective layer 17 under the light emitting structure 10 , a second electrode layer 83 disposed under the first electrode layer 81 and connected to the contact electrode 33 , and the first and an insulating layer 41 between the second electrode layers 81 and 83 , and a plurality of pads 92 and 92A.

상기 복수의 패드(92,92A)는 발광 구조물(10)의 외측에 서로 이격될 수 있으며, 상기 발광 구조물(10) 아래에 배치된 제2전극층(83)에 연결될 수 있다. The plurality of pads 92 and 92A may be spaced apart from each other on the outside of the light emitting structure 10 , and may be connected to the second electrode layer 83 disposed under the light emitting structure 10 .

상기 복수의 패드(92,92A)는 발광 구조물(10)의 어느 한 변(S2)의 양 모서리 영역(A1,A2)에 각각 배치되거나, 상기 발광 구조물(10)의 서로 반대측 모서리 영역이나 서로 반대측 변의 중심부에 각각 배치될 수 있다.The plurality of pads 92 and 92A are respectively disposed in both edge areas A1 and A2 of either side S2 of the light emitting structure 10 , or opposite corner areas or opposite sides of the light emitting structure 10 . Each may be disposed at the center of the side.

상기 발광 구조물(10)은 상기 복수의 패드(92,92A)로부터 멀어질수록 점차 두꺼워지는 복수의 영역(10A,10B,10C,10D)을 포함 수 있다. 상기 복수의 영역(10A,10B,10C,10D)은 상기 각 패드(92,92A) 각각에 인접한 제1영역(10A)과, 상기 각 패드(92,92A)를 기준으로 상기 제1영역(10A)의 외측에 배치된 제2영역(10B), 제3 및 제4영역(10C,10D)을 포함할 수 있다. 상기 제1내지 제4영역(10A,10B,10C,10D)의 두께는 제1영역<제2영역<제3영역<제4영역의 조건을 만족할 수 있다. 상기 제1내지 제4영역(10A,10B,10C,10D) 간의 저항 차이는 상기 두께 차이에 의해 비례하여 증가되는 것이 방지되어, 먼 영역에서의 전류 뭉침 현상을 방지할 수 있다.
The light emitting structure 10 may include a plurality of regions 10A, 10B, 10C, and 10D that are gradually thickened as the distance from the plurality of pads 92 and 92A increases. The plurality of regions 10A, 10B, 10C, and 10D includes a first region 10A adjacent to each of the pads 92 and 92A, and the first region 10A with respect to each of the pads 92 and 92A. ) may include a second region 10B, and third and fourth regions 10C and 10D disposed outside. The thickness of the first to fourth regions 10A, 10B, 10C, and 10D may satisfy the condition of first region < second region < third region < fourth region. The resistance difference between the first to fourth regions 10A, 10B, 10C, and 10D is prevented from being proportionally increased by the thickness difference, thereby preventing current aggregation in a distant region.

도 10은 제3실시 예에 따른 발광 소자를 나타낸 도면이다. 10 is a view showing a light emitting device according to a third embodiment.

도 10을 참조하면, 발광 소자(100)는 복수의 반도체층(11,12,13)을 갖는 발광구조물(10), 상기 발광 구조물(10) 내의 복수의 접촉 전극(33), 상기 발광 구조물(10) 아래에 반사층(17)을 갖는 제1 전극층(81), 상기 제1전극층(81) 아래에 배치되며 상기 접촉 전극(33)에 연결된 제2 전극층(83), 및 상기 제1 및 제2전극층(81,83) 사이에 절연층(41), 상기 발광 구조물(10) 상에 형광체층(150), 및 패드(92)를 포함할 수 있다.Referring to FIG. 10 , the light emitting device 100 includes a light emitting structure 10 having a plurality of semiconductor layers 11 , 12 , 13 , a plurality of contact electrodes 33 in the light emitting structure 10 , and the light emitting structure ( 10) a first electrode layer 81 having a reflective layer 17 underneath, a second electrode layer 83 disposed under the first electrode layer 81 and connected to the contact electrode 33, and the first and second An insulating layer 41 between the electrode layers 81 and 83 , a phosphor layer 150 on the light emitting structure 10 , and a pad 92 may be included.

상기 발광 구조물(10)은 두께가 다른 복수의 영역(10A,10B,10C)을 포함한다. 상기 복수의 영역(10A,10B,10C)은 상기 패드(92)로부터 먼 영역(10A,10B,10C)일수록 두께(T4<T5<T6)가 두꺼워질 수 있으며, 예컨대 점차 두꺼워지거나 상기 패드(92)와의 거리(D2<D3<D4)에 비례하여 두꺼워질 수 있다.The light emitting structure 10 includes a plurality of regions 10A, 10B, and 10C having different thicknesses. The plurality of regions 10A, 10B, and 10C may have a thickness T4 < T5 < T6 that becomes thicker as the regions 10A, 10B, and 10C are farther from the pad 92 . ) and may be thickened in proportion to the distance (D2<D3<D4).

상기 형광체층(150)은 상기 발광 구조물(10)의 서로 다른 두께(T4,T5,T6)를 갖는 영역(10A,10B,10C) 상에 배치될 수 있다. 상기 형광체층(150)은 상기 영역(10A,10B,10C)별 개별 필름이 배치되거나, 전 영역(10A,10B,10C) 상에 하나의 필름이 배치될 수 있다.The phosphor layer 150 may be disposed on the regions 10A, 10B, and 10C having different thicknesses T4 , T5 , and T6 of the light emitting structure 10 . In the phosphor layer 150 , individual films for each region 10A, 10B, and 10C may be disposed, or a single film may be disposed on all regions 10A, 10B, and 10C.

상기 형광체층(150)은 청색, 녹색, 황색, 적색 형광체 중 적어도 하나 또는 복수를 포함하며, 단층 또는 다층으로 배치될 수 있다. 상기 형광체층(150)은 투광성 수지 재료 내에 형광체가 첨가된다. 상기 투광성 수지 재료는 실리콘 또는 에폭시와 같은 물질을 포함하며, 상기 형광체는 YAG, TAG, Silicate, Nitride, Oxy-nitride 계 물질 중에서 선택적으로 형성될 수 있다. The phosphor layer 150 includes at least one or a plurality of blue, green, yellow, and red phosphors, and may be disposed in a single layer or in multiple layers. In the phosphor layer 150, a phosphor is added in a light-transmitting resin material. The light-transmitting resin material may include a material such as silicone or epoxy, and the phosphor may be selectively formed from among YAG, TAG, Silicate, Nitride, and Oxy-nitride-based materials.

상기 형광체층(150)은 상기 발광 구조물(10)의 각 영역(10A,10B,10C)에 배치되거나, 상기 발광 구조물(10)의 측면에 연장될 수 있다. 상기 형광체층(150)은 상기 발광 구조물(10)의 표면 상에 배치되어, 광의 파장을 변환시켜 줄 수 있다.The phosphor layer 150 may be disposed in each region 10A, 10B, and 10C of the light emitting structure 10 , or may extend on a side surface of the light emitting structure 10 . The phosphor layer 150 may be disposed on the surface of the light emitting structure 10 to convert a wavelength of light.

상기 형광체층(150)은 단층 또는 서로 다른 형광체층을 포함할 수 있으며, 상기 서로 다른 형광체층은 제1층이 적색, 황색, 녹색 형광체 중 적어도 한 종류의 형광체를 가질 수 있고, 제2층이 상기 제1층 위에 형성되며 적색, 황색, 녹색 형광체 중 상기 제1층과 다른 형광체를 가질 수 있다. 다른 예로서, 상기 서로 다른 형광체층은 3층 이상의 형광체층을 포함할 수 있으며, 이에 대해 한정하지는 않는다.The phosphor layer 150 may include a single layer or different phosphor layers. In the different phosphor layers, a first layer may have at least one type of red, yellow, or green phosphor, and the second layer may include a single phosphor layer. It is formed on the first layer and may have a phosphor different from that of the first layer among red, yellow, and green phosphors. As another example, the different phosphor layers may include three or more phosphor layers, but is not limited thereto.

다른 예로서, 상기 형광체층(150)은 필름 타입을 포함할 수 있다. 상기 필름 타입의 형광체층은 균일한 두께를 제공함으로써, 파장 변환에 따른 색 분포가 균일할 수 있다.
As another example, the phosphor layer 150 may include a film type. Since the film-type phosphor layer provides a uniform thickness, color distribution according to wavelength conversion may be uniform.

실시 예에 따른 발광소자는 하나의 소자 내에 개별 구동될 수 있는 복수의 발광구조물을 포함할 수 있다. 실시 예에서는 하나의 발광소자에 1 개의 발광구조물이 배치된 경우를 기준으로 설명하였으나, 하나의 발광소자에 2 개 또는 그 이상의 발광구조물이 배치될 수 있으며, 또한 개별 구동되도록 구현될 수 있다. 실시 예에 따른 발광 소자는 지지 부재를 전도성 재질로 설명하였으나, 절연성 지지부재일 수 있으며, 이에 대해 한정하지는 않는다.
The light emitting device according to the embodiment may include a plurality of light emitting structures that can be individually driven in one device. Although the embodiment has been described based on a case in which one light emitting structure is disposed in one light emitting device, two or more light emitting structures may be disposed in one light emitting device, and may be implemented to be individually driven. In the light emitting device according to the embodiment, the support member is described as a conductive material, but may be an insulating support member, but is not limited thereto.

상기와 같은 발광 소자는 패키징된 후 보드 상에 탑재되거나, 보드 상에 탑재될 수 있다. 이후 상기에 개시된 실시 예(들)의 발광 소자를 갖는 발광 소자 패키지 또는 발광 모듈을 설명하기로 한다.The light emitting device as described above may be mounted on a board or mounted on a board after being packaged. Hereinafter, a light emitting device package or a light emitting module having the light emitting device of the embodiment (s) disclosed above will be described.

도 11은 실시 예에 따른 발광 소자를 갖는 발광 소자 패키지의 단면도이다.11 is a cross-sectional view of a light emitting device package including a light emitting device according to an embodiment.

도 11을 참조하면, 발광 소자 패키지(500)는 몸체(515)와, 상기 몸체(515)에 배치된 복수의 리드 프레임(521,523)과, 상기 몸체(515)에 배치되어 상기 복수의 리드 프레임(521,523)과 전기적으로 연결되는 실시 예에 따른 발광 소자(100)와, 상기 발광 소자(100)를 포위하는 몰딩 부재(531)를 포함한다.11 , the light emitting device package 500 includes a body 515, a plurality of lead frames 521 and 523 disposed on the body 515, and a plurality of lead frames 521 and 523 disposed on the body 515 ( The light emitting device 100 according to the embodiment is electrically connected to 521 and 523 , and a molding member 531 surrounding the light emitting device 100 is included.

상기 몸체(515)는 실리콘과 같은 도전성 기판, 폴리프탈아미드(PPA) 등과 같은 합성수지 재질, 세라믹 기판, 절연 기판, 또는 금속 기판(예: MCPCB-Metal core PCB)을 포함하여 형성될 수 있다. 상기 몸체(515)는 상기 발광 소자(100)의 주위에 캐비티(517) 구조에 의해 경사면이 형성될 수 있다. 또한 몸체(515)의 외면도 수직하거나 기울기를 가지면서 형성될 수 있다. 상기 몸체(515)는 상부가 개방된 오목한 캐비티(517)을 갖는 반사부(513)와 상기 반사부(513)를 지지하는 지지부(511) 구조를 포함할 수 있으며, 이에 대해 한정하지는 않는다.The body 515 may include a conductive substrate such as silicon, a synthetic resin material such as polyphthalamide (PPA), a ceramic substrate, an insulating substrate, or a metal substrate (eg, MCPCB-Metal core PCB). The body 515 may have an inclined surface formed around the light emitting device 100 by the cavity 517 structure. Also, the outer surface of the body 515 may be formed while being vertical or inclined. The body 515 may include a reflective part 513 having a concave cavity 517 with an open top and a support part 511 for supporting the reflective part 513, but is not limited thereto.

상기 몸체(515)의 캐비티(517) 내에는 리드 프레임(521,523) 및 상기 발광 소자(100)가 배치된다. 상기 복수의 리드 프레임(521,523)은 상기 캐비티(517) 바닥에 서로 이격된 제1 리드 프레임(521) 및 제2리드 프레임(523)을 포함한다. 상기 발광 소자(100)는 제2리드 프레임(523) 상에 배치되고 연결부재(503)로 제1리드 프레임(521)과 연결될 수 있다. 상기 제1리드 프레임(521) 및 제2리드 프레임(523)은 서로 전기적으로 분리되며, 상기 발광 소자(100)에 전원을 제공한다. 상기 연결 부재(503)는 와이어를 포함할 수 있다. 또한, 상기 제1리드 프레임(521) 및 제2 리드 프레임(523)은 상기 발광 소자(100)에서 발생된 빛을 반사시켜 광 효율을 증가시킬 수 있다. 이를 위해 상기 제1리드 프레임(521) 및 제2 리드 프레임(523)상에 별도의 반사층이 더 형성될 수 있으나 이에 한정하지 않는다. 또한, 상기 제1,2 리드 프레임(521,523)은 상기 발광 소자(100)에서 발생된 열을 외부로 배출시키는 역할을 할 수도 있다. 상기 제1리드 프레임(521)의 리드부(522) 및 상기 제2리드 프레임(523)의 리드부(524)는 몸체(515)의 하면에 배치될 수 있다.Lead frames 521 and 523 and the light emitting device 100 are disposed in the cavity 517 of the body 515 . The plurality of lead frames 521 and 523 includes a first lead frame 521 and a second lead frame 523 spaced apart from each other at the bottom of the cavity 517 . The light emitting device 100 may be disposed on the second lead frame 523 and may be connected to the first lead frame 521 by a connecting member 503 . The first lead frame 521 and the second lead frame 523 are electrically isolated from each other and provide power to the light emitting device 100 . The connecting member 503 may include a wire. In addition, the first lead frame 521 and the second lead frame 523 may reflect the light generated by the light emitting device 100 to increase light efficiency. To this end, a separate reflective layer may be further formed on the first lead frame 521 and the second lead frame 523, but is not limited thereto. In addition, the first and second lead frames 521 and 523 may serve to discharge heat generated by the light emitting device 100 to the outside. The lead part 522 of the first lead frame 521 and the lead part 524 of the second lead frame 523 may be disposed on a lower surface of the body 515 .

상기 제1 및 제2리드 프레임(521,523)은 금속 재질, 예를 들어, 티타늄(Ti), 구리(Cu), 니켈(Ni), 금(Au), 크롬(Cr), 탄탈늄(Ta), 백금(Pt), 주석(Sn), 은(Ag), 인(P) 중 적어도 하나를 포함할 수 있다. 또한, 상기 제1, 2리드 프레임(521,523)은 단층 또는 다층 구조를 가지도록 형성될 수 있으며, 이에 대해 한정하지는 않는다.
The first and second lead frames 521 and 523 are made of a metal material, for example, titanium (Ti), copper (Cu), nickel (Ni), gold (Au), chromium (Cr), tantalum (Ta), It may include at least one of platinum (Pt), tin (Sn), silver (Ag), and phosphorus (P). In addition, the first and second lead frames 521 and 523 may be formed to have a single-layer or multi-layer structure, but are not limited thereto.

상기 몰딩 부재(531)는 실리콘 또는 에폭시와 같은 수지 재질을 포함하며, 상기 발광 소자(100)를 포위하여 상기 발광 소자(100)를 보호할 수 있다. 또한, 상기 몰딩 부재(531)에는 형광체가 포함되어 상기 발광 소자(100)에서 방출된 광의 파장을 변화시킬 수 있다. 상기 형광체는 YAG, TAG, Silicate, Nitride, Oxy-nitride 계 물질 중에서 선택적으로 형성될 수 있다. 상기 형광체는 적색 형광체, 황색 형광체, 녹색 형광체 중 적어도 하나를 포함한다. 상기 몰딩 부재(531)는 상면이 플랫하거나 오목 또는 볼록한 형상으로 형성할 수 있다.The molding member 531 may include a resin material such as silicone or epoxy, and may surround the light emitting device 100 to protect the light emitting device 100 . In addition, the molding member 531 may include a phosphor to change the wavelength of light emitted from the light emitting device 100 . The phosphor may be selectively formed from YAG, TAG, Silicate, Nitride, and Oxy-nitride-based materials. The phosphor includes at least one of a red phosphor, a yellow phosphor, and a green phosphor. The molding member 531 may have a flat upper surface, or a concave or convex shape.

상기 몰딩 부재(531) 위에는 렌즈가 배치될 수 있으며, 상기 렌즈는 상기 몰딩 부재(531)와 접촉되거나 비 접촉되는 형태로 구현될 수 있다. 상기 렌즈는 오목 또는 볼록한 형상을 포함할 수 있다. 상기 몰딩 부재(531)는 상면이 평평하거나 볼록 또는 오목하게 형성될 수 있으며 이에 한정하지 않는다.
A lens may be disposed on the molding member 531 , and the lens may be implemented in a form that is in contact with or not in contact with the molding member 531 . The lens may include a concave or convex shape. The molding member 531 may have a flat, convex, or concave upper surface, but is not limited thereto.

실시 예에 따른 발광소자 또는 발광소자 패키지는 복수 개가 기판 위에 어레이될 수 있으며, 상기 발광소자 패키지의 광 경로 상에 광학 부재인 렌즈, 도광판, 프리즘 시트, 확산 시트 등이 배치될 수 있다. 이러한 발광소자 패키지, 기판, 광학 부재는 라이트 유닛으로 기능할 수 있다. 상기 라이트 유닛은 탑뷰 또는 사이드 뷰 타입으로 구현되어, 휴대 단말기 및 노트북 컴퓨터 등의 표시 장치에 제공되거나, 조명장치 및 지시 장치 등에 다양하게 적용될 수 있다. 또 다른 실시 예는 상술한 실시 예들에 기재된 발광소자 또는 발광소자 패키지를 포함하는 조명 장치로 구현될 수 있다. 예를 들어, 조명 장치는 램프, 가로등, 전광판, 전조등을 포함할 수 있다.
A plurality of light emitting devices or light emitting device packages according to the embodiment may be arrayed on a substrate, and optical members such as lenses, light guide plates, prism sheets, diffusion sheets, etc. may be disposed on a light path of the light emitting device package. Such a light emitting device package, a substrate, and an optical member may function as a light unit. The light unit may be implemented as a top view or side view type, and may be provided to display devices such as portable terminals and notebook computers, or may be variously applied to lighting devices and indicator devices. Another embodiment may be implemented as a lighting device including the light emitting device or the light emitting device package described in the above-described embodiments. For example, the lighting device may include a lamp, a street lamp, an electric billboard, and a headlamp.

이상에서 실시 예들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시 예에 포함되며, 반드시 하나의 실시 예에만 한정되는 것은 아니다. 나아가, 각 실시 예에서 예시된 특징, 구조, 효과 등은 실시 예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시 예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.Features, structures, effects, etc. described in the above embodiments are included in at least one embodiment of the present invention, and are not necessarily limited to only one embodiment. Furthermore, features, structures, effects, etc. illustrated in each embodiment can be combined or modified for other embodiments by a person skilled in the art to which the embodiments belong. Accordingly, the contents related to such combinations and modifications should be interpreted as being included in the scope of the present invention.

또한, 이상에서 실시 예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시 예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시 예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
In addition, although the embodiment has been described above, it is merely an example and does not limit the present invention, and those of ordinary skill in the art to which the present invention pertains are exemplified above in a range that does not depart from the essential characteristics of the present embodiment. It can be seen that various modifications and applications that have not been made are possible. For example, each component specifically shown in the embodiment can be implemented by modification. And differences related to such modifications and applications should be construed as being included in the scope of the present invention defined in the appended claims.

10: 발광구조물 10A,10B,10C: 영역
11: 제1 반도체층 12: 활성층
13: 제2 반도체층 15: 제1접촉층
17: 반사층 30: 보호층
33: 접촉 전극 35: 캡핑층
41: 절연층 50: 확산 방지층
60: 본딩층 70: 지지부재
81: 제1전극층 83: 제2전극층
92: 패드 95: 페시베이션층
10: light emitting structure 10A, 10B, 10C: region
11: first semiconductor layer 12: active layer
13: second semiconductor layer 15: first contact layer
17: reflective layer 30: protective layer
33: contact electrode 35: capping layer
41: insulating layer 50: diffusion barrier layer
60: bonding layer 70: support member
81: first electrode layer 83: second electrode layer
92: pad 95: passivation layer

Claims (14)

제1 반도체층, 상기 제1 반도체층 아래에 활성층, 상기 활성층 아래에 제2 반도체층을 포함하는 발광구조물;
상기 제1반도체층 내에서 상기 제1반도체층의 서로 다른 영역에 접촉된 복수의 접촉 전극;
상기 제2 반도체층과 제2전극층 사이에 배치되며, 상기 제2 반도체층과 연결되며, 복수의 전도층을 갖는 제1전극층;
상기 발광구조물 아래에 배치되며, 상기 복수의 접촉 전극과 연결되며, 복수의 전도층을 갖는 상기 제2전극층;
상기 제1전극층의 복수의 전도층 중 적어도 하나에 연결되며, 상기 발광 구조물의 외측에 배치된 패드; 및
상기 제2전극층 하부의 전도성 지지부재를 포함하며,
상기 발광 구조물은 상기 발광 구조물과 상기 패드 사이의 거리가 먼 영역의 두께가 상기 발광 구조물과 상기 패드 사이의 거리가 가까운 영역의 두께보다 더 두꺼운 두께를 가지며,
상기 발광 구조물의 두께는 상기 발광 구조물의 각 영역에서 제1 반도체층의 상면에서 상기 제2 반도체층 하면 사이의 거리인, 발광 소자.
a light emitting structure including a first semiconductor layer, an active layer under the first semiconductor layer, and a second semiconductor layer under the active layer;
a plurality of contact electrodes in contact with different regions of the first semiconductor layer within the first semiconductor layer;
a first electrode layer disposed between the second semiconductor layer and the second electrode layer, connected to the second semiconductor layer, and having a plurality of conductive layers;
the second electrode layer disposed under the light emitting structure, connected to the plurality of contact electrodes, and having a plurality of conductive layers;
a pad connected to at least one of the plurality of conductive layers of the first electrode layer and disposed outside the light emitting structure; and
and a conductive support member under the second electrode layer,
In the light emitting structure, a thickness of a region having a far distance between the light emitting structure and the pad has a greater thickness than a thickness of a region having a close distance between the light emitting structure and the pad,
The thickness of the light emitting structure is a distance between the upper surface of the first semiconductor layer and the lower surface of the second semiconductor layer in each region of the light emitting structure.
제1항에 있어서,
상기 제1반도체층은 상기 제1반도체층과 상기 패드 사이의 거리가 먼 영역의 두께가 상기 반도체층과 상기 패드 사이의 거리가 가까운 영역의 두께보다 더 두꺼운 두께를 가지며,
상기 제1반도체층의 두께는 상기 제1반도체층의 각 영역에서의 하면에서 상면까지의 거리이며,
상기 제1반도체층에서 두께가 다른 영역들에는 상기 복수의 접촉 전극이 접촉되는 발광 소자.
According to claim 1,
In the first semiconductor layer, a thickness of a region having a greater distance between the first semiconductor layer and the pad is greater than a thickness of a region having a short distance between the semiconductor layer and the pad, and
The thickness of the first semiconductor layer is the distance from the lower surface to the upper surface in each region of the first semiconductor layer,
A light emitting device in which the plurality of contact electrodes are in contact with regions having different thicknesses in the first semiconductor layer.
제1항에 있어서,
상기 제1반도체층은 상기 제1반도체층의 하면을 기준으로 상기 패드에 가까운 영역의 상면 높이가 상기 패드에 먼 영역의 상면 높이보다 낮으며,
상기 제1반도체층에서 상면 높이가 다른 영역들은 적어도 3개이며,
상기 제1반도체층에서 상면 높이가 다른 영역들에는 상기 복수의 접촉 전극이 접촉되는 발광 소자.
According to claim 1,
In the first semiconductor layer, a height of a top surface of a region close to the pad is lower than a top surface height of a region far from the pad with respect to a bottom surface of the first semiconductor layer,
In the first semiconductor layer, there are at least three regions having different top surface heights,
A light emitting device in which the plurality of contact electrodes are in contact with regions having different top surface heights in the first semiconductor layer.
제2항 또는 제3항에 있어서,
상기 발광 구조물은 상기 발광 구조물의 하면부터 동일한 깊이를 갖는 복수의 리세스를 포함하며,
상기 복수의 접촉 전극 각각은 상기 복수의 리세스 각각에 배치되는 발광 소자.
4. The method of claim 2 or 3,
The light emitting structure includes a plurality of recesses having the same depth from the lower surface of the light emitting structure,
each of the plurality of contact electrodes is disposed in each of the plurality of recesses.
제2항 또는 제3항에 있어서,
상기 발광 구조물의 표면에 배치된 페시베이션층; 및 상기 제1 및 제2전극층 사이에 배치된 절연층을 포함하며,
상기 제1전극층은 반사층을 포함하며,
상기 패드는 상기 발광 구조물의 적어도 한 변의 중심 또는 어느 한 변의 적어도 한 모서리 영역에 배치되는 발광 소자.

4. The method of claim 2 or 3,
a passivation layer disposed on the surface of the light emitting structure; and an insulating layer disposed between the first and second electrode layers,
The first electrode layer includes a reflective layer,
The pad is a light emitting device disposed in the center of at least one side of the light emitting structure or at least one corner region of any one side.

삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete
KR1020150157414A 2015-11-10 2015-11-10 Light emitting device and light emitting device package having thereof KR102404655B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150157414A KR102404655B1 (en) 2015-11-10 2015-11-10 Light emitting device and light emitting device package having thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150157414A KR102404655B1 (en) 2015-11-10 2015-11-10 Light emitting device and light emitting device package having thereof

Publications (2)

Publication Number Publication Date
KR20170054805A KR20170054805A (en) 2017-05-18
KR102404655B1 true KR102404655B1 (en) 2022-06-02

Family

ID=59048988

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150157414A KR102404655B1 (en) 2015-11-10 2015-11-10 Light emitting device and light emitting device package having thereof

Country Status (1)

Country Link
KR (1) KR102404655B1 (en)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102098135B1 (en) * 2013-07-12 2020-04-08 엘지이노텍 주식회사 Light emitting device
KR20150017918A (en) * 2013-08-08 2015-02-23 엘지이노텍 주식회사 Light emitting device, and lighting system

Also Published As

Publication number Publication date
KR20170054805A (en) 2017-05-18

Similar Documents

Publication Publication Date Title
US8324649B2 (en) Light emitting device
KR101081135B1 (en) Light emitting device, method for fabricating the light emitting device and light emitting device package
US8071973B2 (en) Light emitting device having a lateral passivation layer
US10892390B2 (en) Light-emitting element and light-emitting element package including the same
US10340433B2 (en) Light emitting device
KR101154709B1 (en) Light emitting device, method for fabricating the light emitting device, light emitting device package and lighting system
JP5736479B2 (en) Light emitting device and light emitting device manufacturing method
US9276175B2 (en) Light emitting device, light emitting device package
KR102353570B1 (en) Light emitting device and light emitting device package having thereof
KR102212666B1 (en) Light emitting device
KR102250516B1 (en) Light emitting device
KR102164087B1 (en) Light emitting deviceand light emitting device package thereof
KR102237144B1 (en) Light emitting device and light emitting device package
KR20180076695A (en) Light emitting device
KR102200000B1 (en) Light emitting device and lighting system
KR102404655B1 (en) Light emitting device and light emitting device package having thereof
KR102075059B1 (en) Light emitting device and light emitting device package
KR102412620B1 (en) Light emitting device and lighting emitting apparatus having thereof
KR102175346B1 (en) Light emitting device and light emitting device package
KR20120022091A (en) Light emitting device, method for fabricating the light emitting device, light emitting device package and lighting system
KR20120042516A (en) Light emitting device, method for fabricating the light emitting device, light emitting device package and lighting system
KR101644501B1 (en) Light emitting device, light emitting device package, and lighting apparatus
KR102510591B1 (en) Light emitting device and light emitting device package
KR102346649B1 (en) Light emitting device and light emitting device package having thereof
KR101765912B1 (en) Light emitting device, method for fabricating the light emitting device, light emitting device package and lighting system

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right