KR102398688B1 - 이미지 센서 및 그 제조 방법 - Google Patents

이미지 센서 및 그 제조 방법 Download PDF

Info

Publication number
KR102398688B1
KR102398688B1 KR1020170065018A KR20170065018A KR102398688B1 KR 102398688 B1 KR102398688 B1 KR 102398688B1 KR 1020170065018 A KR1020170065018 A KR 1020170065018A KR 20170065018 A KR20170065018 A KR 20170065018A KR 102398688 B1 KR102398688 B1 KR 102398688B1
Authority
KR
South Korea
Prior art keywords
transistors
gate insulating
transistor
fluorine
image sensor
Prior art date
Application number
KR1020170065018A
Other languages
English (en)
Other versions
KR20180129257A (ko
Inventor
하만륜
Original Assignee
주식회사 디비하이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 디비하이텍 filed Critical 주식회사 디비하이텍
Priority to KR1020170065018A priority Critical patent/KR102398688B1/ko
Priority to US15/989,600 priority patent/US10403660B2/en
Publication of KR20180129257A publication Critical patent/KR20180129257A/ko
Application granted granted Critical
Publication of KR102398688B1 publication Critical patent/KR102398688B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14614—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor having a special gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/3115—Doping the insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14698—Post-treatment for the devices, e.g. annealing, impurity-gettering, shor-circuit elimination, recrystallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

이미지 센서와 그 제조 방법이 개시된다. 상기 이미지 센서는, 기판 내에 형성된 포토다이오드와, 상기 기판 상에 형성되며 상기 포토다이오드와 전기적으로 연결된 복수의 트랜지스터들을 포함하며, 상기 트랜지스터들 중에서 소스 팔로워 트랜지스터의 게이트 절연막에는 불소가 도입된다. 상기 불소는 상기 게이트 절연막 내의 댕글링 본드들과 같은 결함들을 치유할 수 있으며, 이에 따라 상기 이미지 센서의 플리커 노이즈가 감소된다.

Description

이미지 센서 및 그 제조 방법{Image sensor and method of manufacturing the same}
본 발명의 실시예들은 이미지 센서와 그 제조 방법에 관한 것이다. 보다 상세하게는, 노이즈가 감소된 씨모스 이미지 센서(CMOS Image Sensor; CIS)와 그 제조 방법에 관한 것이다.
일반적으로, 이미지 센서는 광학적 영상(optical image)을 전기적 신호로 변환하는 반도체 소자로서, 전하결합소자(charge coupled device; CCD)와 씨모스 이미지 센서(CMOS image sensor; CIS)로 구분될 수 있다.
씨모스 이미지 센서는 단위 화소 내에 포토다이오드와 모스 트랜지스터들을 형성하고 스위칭 방식으로 단위 화소의 전기적 신호를 순차적으로 검출함으로써 이미지를 형성할 수 있다.
씨모스 이미지 센서는 반도체 기판 상에 포토다이오드들과 상기 포토다이오드들과 연결된 트랜지스터들을 형성하고, 상기 트랜지스터들과 연결된 신호 라인들로서 기능하는 배선층들을 형성하며, 상기 배선층들 상에 컬러 필터층과 마이크로렌즈들을 형성함으로써 완성될 수 있다.
특히, 상기 씨모스 이미지 센서는 복수의 행과 복수의 열의 형태로 배열된 복수의 화소 영역들을 포함할 수 있으며, 각각의 화소 영역들은 포토다이오드와 복수의 트랜지스터들을 포함할 수 있다. 예를 들면, 상기 화소 영역은 상기 포토다이오드와 연결된 전송 트랜지스터, 리셋 트랜지스터, 소스 팔로워 트랜지스터 및 선택 트랜지스터를 포함할 수 있다. 또한, 상기 씨모스 이미지 센서는 상기 화소 영역들로부터 출력되는 아날로그 신호를 디지털 신호로 변환하기 위하여 프로그래머블 이득 증폭 회로(Programmable Gain Amplifier; PGA), 상관 이중 샘플링 회로(Correlated Double Sampling; CDS), 아날로그 디지털 컨버터(Analog Digital Converter; ADC) 등을 포함할 수 있다.
한편, 상기 화소 영역의 플로팅 확산 영역과 연결된 상기 소스 팔로워 트랜지스터의 게이트 절연막에 댕글링 본드와 같은 결함이 있는 경우 상기 댕글링 본드가 전자 트랩 사이트로서 기능할 수 있으며, 이에 의해 플리커 노이즈(Flicker Noise; 1/f Noise)와 같은 일시적 노이즈(Temporal Noise)가 발생될 수 있다. 또한, 상기 선택 트랜지스터와 전기적으로 연결된 프로그래머블 이득 증폭 회로 및/또는 상관 이중 샘플링 회로의 증폭 트랜지스터들의 게이트 절연막들에 상기 결함이 있는 경우 컬럼 형태로 나타나는 컬럼 플리커 노이즈(Column Flicker Noise)가 발생될 수 있다.
대한민국 공개특허공보 제10-2013-0059995호 (공개일자 2013년 06월 07일) 대한민국 공개특허공보 제10-2015-0075896호 (공개일자 2015년 07월 06일)
본 발명의 실시예들은 플리커 노이즈와 같은 일시적 노이즈를 감소시킬 수 있는 이미지 센서와 그 제조 방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 일 측면에 따른 이미지 센서는, 기판 내에 형성된 포토다이오드와, 상기 기판 상에 형성되며 상기 포토다이오드와 전기적으로 연결된 복수의 트랜지스터들을 포함할 수 있으며, 상기 트랜지스터들 중에서 소스 팔로워 트랜지스터의 게이트 절연막은 불소를 포함할 수 있다.
본 발명의 실시예들에 따르면, 상기 소스 팔로워 트랜지스터를 제외한 나머지 트랜지스터들의 게이트 절연막들은 불소를 포함하지 않는 것이 바람직하다.
본 발명의 실시예들에 따르면, 상기 트랜지스터들 중에서 선택 트랜지스터와 전기적으로 연결된 프로그래머블 이득 증폭 회로를 더 포함할 수 있으며, 상기 프로그래머블 이득 증폭 회로의 증폭 트랜지스터들의 게이트 절연막들이 불소를 포함할 수 있다.
본 발명의 실시예들에 따르면, 상기 트랜지스터들 중에서 선택 트랜지스터와 전기적으로 연결된 상관 이중 샘플링 회로를 더 포함할 수 있으며, 상기 상관 이중 샘플링 회로의 증폭 트랜지스터들의 게이트 절연막들이 불소를 포함할 수 있다.
상기 목적을 달성하기 위한 본 발명의 다른 측면에 따른 이미지 센서 제조 방법은, 기판 내에 포토다이오드를 형성하는 단계와, 상기 기판 상에 상기 포토다이오드와 전기적으로 연결되는 복수의 트랜지스터들을 형성하는 단계를 포함할 수 있으며, 상기 트랜지스터들 중에서 소스 팔로워 트랜지스터의 게이트 절연막에 불소가 도입될 수 있다.
본 발명의 실시예들에 따르면, 상기 소스 팔로워 트랜지스터를 제외한 나머지 트랜지스터들의 게이트 절연막들에는 불소가 도입되지 않는 것이 바람직하다.
본 발명의 실시예들에 따르면, 상기 방법은, 상기 트랜지스터들 중에서 선택 트랜지스터와 전기적으로 연결되는 프로그래머블 이득 증폭 회로를 형성하는 단계를 더 포함할 수 있으며, 상기 프로그래머블 이득 증폭 회로의 증폭 트랜지스터들은 상기 복수의 트랜지스터들과 동시에 형성될 수 있고, 상기 증폭 트랜지스터들의 게이트 절연막들에 불소가 도입될 수 있다.
본 발명의 실시예들에 따르면, 상기 방법은, 상기 트랜지스터들 중에서 선택 트랜지스터와 전기적으로 연결되는 상관 이중 샘플링 회로를 형성하는 단계를 더 포함할 수 있으며, 상기 상관 이중 샘플링 회로의 증폭 트랜지스터들은 상기 복수의 트랜지스터들과 동시에 형성될 수 있고, 상기 증폭 트랜지스터들의 게이트 절연막들에는 불소가 도입될 수 있다.
상기 목적을 달성하기 위한 본 발명의 또 다른 측면에 따른 이미지 센서 제조 방법은, 기판 내에 포토다이오드를 형성하는 단계와, 상기 기판 상에 절연막을 형성하는 단계와, 상기 절연막 상에 도전막을 형성하는 단계와, 상기 도전막의 적어도 일부에 선택적으로 불소를 이온 주입하는 단계와, 상기 도전막 및 상기 절연막을 패터닝하여 상기 포토다이오드와 전기적으로 연결되는 복수의 트랜지스터들의 게이트 전극들과 게이트 절연막들을 형성하는 단계를 포함할 수 있으며, 상기 불소 이온이 주입된 상기 도전막의 일부는 상기 트랜지스터들 중에서 소스 팔로워 트랜지스터의 게이트 전극으로 패터닝될 수 있다.
본 발명의 실시예들에 따르면, 상기 불소는 상기 소스 팔로워 트랜지스터의 게이트 전극이 형성될 부위에만 선택적으로 이온 주입될 수 있다.
본 발명의 실시예들에 따르면, 상기 방법은, 상기 이온 주입된 불소를 상기 소스 팔로워 트랜지스터의 게이트 절연막으로 확산시키기 위한 열처리를 수행하는 단계를 더 포함할 수 있다.
본 발명의 실시예들에 따르면, 상기 방법은, 상기 트랜지스터들 중 전송 트랜지스터와 리셋 트랜지스터 사이, 상기 리셋 트랜지스터와 상기 소스 팔로워 트랜지스터 사이, 상기 소스 팔로워 트랜지스터와 선택 트랜지스터 사이 및 상기 선택 트랜지스터의 일측의 상기 기판 부위들에 불순물 확산 영역들을 형성하는 단계를 더 포함할 수 있다.
본 발명의 실시예들에 따르면, 상기 불순물 확산 영역들을 형성하는 단계는, 상기 기판 부위들에 불순물을 이온 주입하는 단계와, 상기 불순물의 활성화를 위한 열처리를 수행하는 단계를 포함할 수 있으며, 상기 열처리를 수행하는 동안 상기 이온 주입된 불소가 상기 소스 팔로워 트랜지스터의 게이트 절연막으로 확산될 수 있다.
본 발명의 실시예들에 따르면, 상기 도전막 및 상기 절연막의 패터닝에 의해 상기 트랜지스터들 중에서 선택 트랜지스터와 전기적으로 연결되는 증폭 트랜지스터들의 게이트 전극들과 게이트 절연막들이 형성될 수 있으며, 상기 불소는 상기 증폭 트랜지스터들의 게이트 전극들이 형성될 부위에 이온 주입될 수 있다.
본 발명의 실시예들에 따르면, 상기 증폭 트랜지스터들은 상기 선택 트랜지스터와 전기적으로 연결되는 프로그래머블 이득 증폭 회로를 구성할 수 있다.
본 발명의 실시예들에 따르면, 상기 증폭 트랜지스터들은 상기 선택 트랜지스터와 전기적으로 연결되는 상관 이중 샘플링 회로를 구성할 수 있다.
상술한 바와 같은 본 발명의 실시예들에 따른 이미지 센서는, 기판 내에 형성된 포토다이오드와, 상기 기판 상에 형성되며 상기 포토다이오드와 전기적으로 연결된 복수의 트랜지스터들을 포함할 수 있으며, 상기 트랜지스터들 중에서 소스 팔로워 트랜지스터의 게이트 절연막에는 불소가 도입될 수 있다. 상기 불소는 상기 게이트 절연막 내의 댕글링 본드들과 결합될 수 있으며, 이에 따라 상기 이미지 센서의 플리커 노이즈가 크게 감소될 수 있다.
또한, 상기 트랜지스터들 중 선택 트랜지스터와 연결되는 프로그래머블 이득 증폭 회로 및/또는 상관 이중 샘플링 회로의 증폭 트랜지스터들의 게이트 절연막들에 불소가 도입될 수 있으며, 이에 따라 컬럼 형태로 나타나는 컬럼 플리커 노이즈가 크게 감소될 수 있다.
도 1은 본 발명의 일 실시예에 따른 이미지 센서를 설명하기 위한 개략적인 평면도이다.
도 2는 도 1에 도시된 이미지 센서를 설명하기 위한 회로도이다.
도 3은 도 1에 도시된 Ⅲ-Ⅲ' 라인을 따라 획득된 개략적인 단면도이다.
도 4는 도 1에 도시된 Ⅳ-Ⅳ' 라인을 따라 획득된 개략적인 단면도이다.
도 5 내지 도 7은 도 1의 이미지 센서의 제조 방법을 설명하기 위한 단면도들이다.
도 8은 본 발명의 다른 실시예에 따른 이미지 센서를 설명하기 위한 개략적인 구성도이다.
이하, 본 발명의 실시예들은 첨부 도면들을 참조하여 상세하게 설명된다. 그러나, 본 발명은 하기에서 설명되는 실시예들에 한정된 바와 같이 구성되어야만 하는 것은 아니며 이와 다른 여러 가지 형태로 구체화될 수 있을 것이다. 하기의 실시예들은 본 발명이 온전히 완성될 수 있도록 하기 위하여 제공된다기보다는 본 발명의 기술 분야에서 숙련된 당업자들에게 본 발명의 범위를 충분히 전달하기 위하여 제공된다.
본 발명의 실시예들에서 하나의 요소가 다른 하나의 요소 상에 배치되는 또는 연결되는 것으로 설명되는 경우 상기 요소는 상기 다른 하나의 요소 상에 직접 배치되거나 연결될 수도 있으며, 다른 요소들이 이들 사이에 개재될 수도 있다. 이와 다르게, 하나의 요소가 다른 하나의 요소 상에 직접 배치되거나 연결되는 것으로 설명되는 경우 그들 사이에는 또 다른 요소가 있을 수 없다. 다양한 요소들, 조성들, 영역들, 층들 및/또는 부분들과 같은 다양한 항목들을 설명하기 위하여 제1, 제2, 제3 등의 용어들이 사용될 수 있으나, 상기 항목들은 이들 용어들에 의하여 한정되지는 않을 것이다.
본 발명의 실시예들에서 사용된 전문 용어는 단지 특정 실시예들을 설명하기 위한 목적으로 사용되는 것이며, 본 발명을 한정하기 위한 것은 아니다. 또한, 달리 한정되지 않는 이상, 기술 및 과학 용어들을 포함하는 모든 용어들은 본 발명의 기술 분야에서 통상적인 지식을 갖는 당업자에게 이해될 수 있는 동일한 의미를 갖는다. 통상적인 사전들에서 한정되는 것들과 같은 상기 용어들은 관련 기술과 본 발명의 설명의 문맥에서 그들의 의미와 일치하는 의미를 갖는 것으로 해석될 것이며, 명확히 한정되지 않는 한 이상적으로 또는 과도하게 외형적인 직감으로 해석되지는 않을 것이다.
본 발명의 실시예들은 본 발명의 이상적인 실시예들의 개략적인 도해들을 참조하여 설명된다. 이에 따라, 상기 도해들의 형상들로부터의 변화들, 예를 들면, 제조 방법들 및/또는 허용 오차들의 변화는 충분히 예상될 수 있는 것들이다. 따라서, 본 발명의 실시예들은 도해로서 설명된 영역들의 특정 형상들에 한정된 바대로 설명되어지는 것은 아니라 형상들에서의 편차를 포함하는 것이며, 도면들에 설명된 요소들은 전적으로 개략적인 것이며 이들의 형상은 요소들의 정확한 형상을 설명하기 위한 것이 아니며 또한 본 발명의 범위를 한정하고자 하는 것도 아니다.
도 1은 본 발명의 일 실시예에 따른 이미지 센서를 설명하기 위한 개략적인 평면도이고, 도 2는 도 1에 도시된 이미지 센서를 설명하기 위한 회로도이다. 도 3은 도 1에 도시된 Ⅲ-Ⅲ' 라인을 따라 획득된 개략적인 단면도이며, 도 4는 도 1에 도시된 Ⅳ-Ⅳ' 라인을 따라 획득된 개략적인 단면도이다.
도 1 내지 도 4를 참조하면, 본 발명의 일 실시예에 따른 이미지 센서(100)는, 기판(102) 내에 형성된 포토다이오드(110)와, 상기 기판(102) 상에 형성되며 상기 포토다이오드(110)와 전기적으로 연결되는 복수의 트랜지스터들(130, 140, 150, 160)을 포함할 수 있다.
상기 포토다이오드(110)는 제1 도전형을 갖는 전하 저장 영역(112) 및 상기 전하 저장 영역(112) 상에 형성되며 제2 도전형을 갖는 피닝층(114)을 포함할 수 있다. 예를 들면, 상기 전하 저장 영역(112)으로는 N형 불순물 영역이 사용될 수 있으며, 상기 피닝층(114)으로는 고농도 P형 불순물 영역이 사용될 수 있다.
상기 포토다이오드(110)의 일측에는 플로팅 확산 영역으로서 기능하는 제1 불순물 확산 영역(170)이 배치될 수 있으며, 상기 포토다이오드(110)와 상기 제1 불순물 확산 영역(170) 사이에는 전송 트랜지스터(130)의 채널 영역(116)이 위치될 수 있다. 예를 들면, 상기 채널 영역(116) 상에는 상기 전송 트랜지스터(130)의 게이트 절연막(134)과 게이트 전극(132)이 배치될 수 있다.
또한, 상기 기판(102) 상에는 리셋 트랜지스터(140)와 소스 팔로워 트랜지스터(150) 및 선택 트랜지스터(160)가 형성될 수 있다. 상기 리셋 트랜지스터(140)와 소스 팔로워 트랜지스터(150) 및 선택 트랜지스터(160)는 각각 게이트 절연막(144, 154, 164)과 게이트 전극(142, 152, 162)을 포함할 수 있으며, 상기 리셋 트랜지스터(140)와 상기 소스 팔로워 트랜지스터(150) 사이, 상기 소스 팔로워 트랜지스터(150)와 상기 선택 트랜지스터(160) 사이 및 상기 선택 트랜지스터(160)의 일측에는 소스/드레인 영역들로서 기능하는 제2, 제3 및 제4 불순물 확산 영역들(172, 174, 176)이 배치될 수 있다. 아울러, 상기 트랜지스터들(130, 140, 150, 160)의 측벽들 상에는 스페이서들(136, 146, 156, 166)이 구비될 수 있으며, 상기 이미지 센서(100)는 소자 분리 영역(104)에 의해 주변 소자들과 격리될 수 있다.
상기 제1 불순물 확산 영역(170)은 상기 소스 팔로워 트랜지스터(150)의 게이트 전극(152)과 전기적으로 연결될 수 있으며, 상기 선택 트랜지스터(160)는 출력 신호 라인과 연결될 수 있다. 상기 제2 불순물 확산 영역(172)은 상기 리셋 트랜지스터(140)와 상기 소스 팔로워 트랜지스터(150)의 공통 드레인으로서 기능할 수 있으며, 전원 전위(Vdd)에 연결될 수 있다. 상기 제3 불순물 확산 영역(174)은 상기 소스 팔로워 트랜지스터(150)와 상기 선택 트랜지스터(160)의 소스/드레인 영역으로서 기능할 수 있고, 상기 제4 불순물 확산 영역(176)은 상기 선택 트랜지스터(160)의 소스 영역으로 기능할 수 있으며 상기 출력 신호 라인에 연결될 수 있다.
상기 포토다이오드(110)에 축적된 전하는 상기 전송 트랜지스터(130)의 온 동작에 의해 상기 제1 불순물 확산 영역(170)으로 전송될 수 있으며, 상기 제1 불순물 확산 영역(170)과 연결된 상기 소스 팔로워 트랜지스터(150)에서 상기 전송된 전하에 기초하는 전압 신호가 증폭될 수 있다. 이어서, 상기 선택 트랜지스터(160)의 온 동작에 의해 상기 소스 팔로워 트랜지스터(150)에서 증폭된 전압 신호가 상기 신호 출력 라인으로 출력될 수 있다. 또한, 상기 리셋 트랜지스터(140)의 온 동작에 의해 상기 제1 불순물 확산 영역(170)이 리셋될 수 있다.
본 발명의 일 실시예에 따르면, 상기 소스 팔로워 트랜지스터(150)의 게이트 절연막(154)은 불소를 포함할 수 있다. 상기 불소는 상기 게이트 절연막(154), 예를 들면, 실리콘 산화막의 댕글링 본드들과 결합될 수 있으며, 이에 의해 상기 게이트 절연막(154)의 전자 트랩 사이트들이 충분히 제거될 수 있다. 결과적으로, 상기 소스 팔로워 트랜지스터(150)의 게이트 절연막(154) 내의 댕글링 본드들에 의해 발생되는 플리커 노이즈가 감소될 수 있다.
상기 불소는 이온 주입 공정을 통해 상기 소스 팔로워 트랜지스터(150)의 게이트 전극(152)으로 주입될 수 있으며, 후속하는 열처리 공정에 의해 상기 소스 팔로워 트랜지스터(150)의 게이트 절연막(154)으로 확산될 수 있다.
한편, 상기 소스 팔로워 트랜지스터(150)를 제외한 나머지 트랜지스터들(130, 140, 160) 즉 상기 전송 트랜지스터(130)와 리셋 트랜지스터(140) 및 선택 트랜지스터(160)의 게이트 절연막들(134, 144, 164)은 불소를 포함하지 않는 것이 바람직하다. 이는 상기 플리커 노이즈의 원인이 상기 소스 팔로워 트랜지스터(150)의 게이트 절연막(154)의 댕글링 본드들에 있으며, 상기 나머지 트랜지스터들(130, 140, 160)의 게이트 절연막들(134, 144, 164)에 불소를 도입할 경우 상기 이미지 센서(100)의 전체적인 전기적 특성들이 변경될 수 있기 때문이다. 따라서, 상기 소스 팔로워 트랜지스터(150)의 게이트 절연막(154)에만 선택적으로 불소를 도입하여 상기 이미지 센서(100)의 전체적인 특성 변화없이 상기 플리커 노이즈를 감소시키는 것이 바람직하다.
도 5 내지 도 7은 도 1의 이미지 센서의 제조 방법을 설명하기 위한 단면도들이며, 첨부된 도면들을 참조하여 본 발명의 일 실시예에 따른 이미지 센서의 제조 방법을 설명하면 다음과 같다.
먼저, 기판(102) 내에 이온 주입 공정을 통해 포토다이오드(110)를 형성할 수 있다. 예를 들면, 상기 기판(102)으로는 P형 기판이 사용될 수 있으며, 이온 주입 공정을 통해 N형 전하 저장 영역(112)과 상기 N형 전하 저장 영역(112) 상에 P형 피닝층(114)을 포함하는 포토다이오드(110)를 형성할 수 있다.
이어서, 도 5에 도시된 바와 같이 상기 기판(102) 상에 절연막(120), 예를 들면, 실리콘 산화막을 형성하고, 상기 절연막(120) 상에 도전막(122), 예를 들면, N형 불순물로 도핑된 폴리실리콘막을 형성할 수 있다. 일 예로서, 상기 절연막(120)은 열산화 공정을 통해 형성될 수 있으며, 상기 도전막(122)은 저압화학기상증착 공정을 통해 형성될 수 있다.
계속해서, 상기 도전막(122) 상에 이온 주입 마스크(124)를 형성할 수 있다. 상기 이온 주입 마스크(124)로서 포토 레지스트 패턴이 사용될 수 있으며, 포토리소그래피 공정을 통해 형성될 수 있다. 상기 이온 주입 마스크(124)는 상기 소스 팔로워 트랜지스터(150)의 게이트 전극(152)이 형성될 상기 도전막(122)의 일부를 노출시킬 수 있으며, 상기 이온 주입 마스크(124)를 이용하는 불소 이온 주입 공정을 통해 상기 도전막(122)의 일부에 불소 이온을 주입할 수 있다. 상기 이온 주입 마스크(124)는 상기 불소 이온 주입 공정이 수행된 후 애싱 및/또는 스트립 공정을 통해 제거될 수 있다.
상기와 같이 불소 이온 주입 공정이 수행된 후 도 6에 도시된 바와 같이 상기 도전막(122) 및 상기 절연막(120)을 패터닝하여 상기 전송 트랜지스터(130), 리셋 트랜지스터(140), 소스 팔로워 트랜지스터(150) 및 선택 트랜지스터(160)의 게이트 전극들(132, 142, 152, 162)과 게이트 절연막들(134, 144, 154, 164)을 형성할 수 있다. 이때, 상기 불소 이온이 상기 소스 팔로워 트랜지스터(150)의 게이트 전극(150)이 형성될 부위에만 주입된 상태이므로 나머지 트랜지스터들(130, 140, 160)의 게이트 전극들(132, 142, 162)에는 불소가 포함되지 않는다.
도 7을 참조하면, 상기 이온 주입된 불소를 상기 소스 팔로워 트랜지스터(150)의 게이트 절연막(154)으로 확산시키기 위한 열처리가 수행될 수 있다. 상기 열처리에 의해 상기 게이트 절연막(154)까지 확산된 불소 이온들은 상기 게이트 절연막(154)의 댕글링 본드들과 결합하여 상기 게이트 절연막(154)의 전자 트랩 사이트들을 제거할 수 있다. 특히, 상기 열처리 공정을 상기 게이트 전극들(132, 142, 152, 162)의 패터닝 이후에 수행하는 것은 상기 소스 팔로워 트랜지스터(150) 이외의 다른 트랜지스터들(130, 140, 160)로 불소가 확산되는 것을 방지하기 위함이다.
이어서, 상기 기판(102) 상에 스페이서 형성을 위한 절연막을 형성하고, 상기 절연막을 이방성 식각함으로써 도 4에 도시된 바와 같이 상기 트랜지스터들(130, 140, 150, 160)의 측벽들 상에 게이트 스페이서들(136, 146, 156, 166)을 형성할 수 있다. 계속해서, 이온 주입 공정 및 열처리 공정을 통해 상기 제1 내지 제4 불순물 확산 영역들(170, 172, 174, 176)을 형성할 수 있다. 예를 들면, 상기 이온 주입 공정을 통해 상기 제1 내지 제4 불순물 확산 영역들(170, 172, 174, 176)에 N형 불순물들이 주입될 수 있으며, 이어서 열처리 공정을 통해 상기 주입된 불순물들이 활성화될 수 있다.
한편, 상기에서는 불소 이온 주입 후 상기 주입된 불소의 확산을 위해 열처리 공정을 별도로 수행하고 있으나, 상기 N형 불순물 활성화를 위한 열처리 공정을 통해 상기 불소 확산이 이루어질 수도 있다. 이 경우, 상기 불소 확산을 위한 별도의 열처리 공정은 생략될 수도 있다.
도 8은 본 발명의 다른 실시예에 따른 이미지 센서를 설명하기 위한 개략적인 구성도이다.
도 8을 참조하면, 본 발명의 다른 실시예에 따른 이미지 센서(200)는, 복수의 행과 열의 형태로 배치된 복수의 화소 영역들(100)을 포함하는 화소 어레이(210)와, 상기 화소 어레이(210)에 연결된 프로그래머블 이득 증폭(PGA; 220) 회로들과, 상기 프로그래머블 이득 증폭 회로들(220)과 연결된 상관 이중 샘플링(CDS; 230) 회로들과, 상기 상관 이중 샘플링 회로들(230)에 연결된 아날로그 디지털 컨버터(ADC) 회로들(240)을 포함할 수 있으며, 도시되지는 않았으나, 상기 아날로그 디지털 컨버터 회로들(240)은 디지털 신호 처리부(Digital Signal Process; DSP)와 연결될 수 있다.
상기 화소 영역들(100) 각각은 도 1 내지 도 4에 도시된 바와 같은 이미지 센서(100)와 실질적으로 동일한 구성을 가질 수 있으며, 이에 따라 상기 화소 영역들(100)에 대한 추가적인 상세 설명은 생략한다.
상기 프로그래머블 이득 증폭 회로들(220)은 상기 화소 어레이(210)의 화소 영역들(100)과 컬럼 단위로 연결될 수 있다. 즉, 복수의 출력 신호 라인들에는 복수의 화소 영역들(100)이 컬럼 단위로 각각 연결되고, 상기 출력 신호 라인들 각각에 상기 프로그래머블 이득 증폭 회로들(220)이 연결될 수 있다. 상기 프로그래머블 이득 증폭 회로들(220)은 상기 화소 어레이(210)의 출력 신호를 증폭시켜 출력할 수 있으며, 상기 상관 이중 샘플링 회로들(230)은 상기 화소 어레이(210)의 리셋 신호와 출력 신호를 상관 이중 샘플링을 수행할 수 있다.
한편, 도시된 바에 의하면, 상기 프로그래머블 이득 증폭 회로들(220)과 아날로그 디지털 컨버터 회로들(240) 사이에 상관 이중 샘플링 회로들(230)이 연결되고 있으나, 이와 다르게, 상기 프로그래머블 이득 증폭 회로들(220)과 상관 이중 샘플링 회로들(230) 중에서 어느 하나만을 사용할 수도 있으며, 아울러 상기 프로그래머블 이득 증폭 회로들(220)과 상기 상관 이중 샘플링 회로들(230)의 순서가 서로 바뀔 수도 있다.
도시되지는 않았으나, 상기 프로그래머블 이득 증폭 회로들(220)은 입력 신호를 증폭시키기 위한 증폭 트랜지스터들(미도시)과 복수의 커패시터들(미도시)을 이용하여 구성될 수 있으며, 상기 상관 이중 샘플링 회로들(230)은 입력 신호를 증폭시키기 위한 증폭 트랜지스터들(미도시)을 포함하는 차동 증폭기 형태로 구성될 수 있다.
특히, 상기 프로그래머블 이득 증폭 회로들(220)과 상기 상관 이중 샘플링 회로들(230)의 증폭 트랜지스터들의 게이트 절연막들에 댕글링 본드들과 같은 결함들이 존재하는 경우, 컬럼 형태로 발생되는 컬럼 플리커 노이즈가 발생될 수 있다.
본 실시예에 따르면, 상기 프로그래머블 이득 증폭 회로들(220)을 구성하는 증폭 트랜지스터들의 게이트 절연막들과 상기 상관 이중 샘플링 회로들(230)을 구성하는 증폭 트랜지스터들의 게이트 절연막들에는 상기 댕글링 본드들을 제거하기 위한 불소가 이온 주입될 수 있으며, 이에 의해 상기 컬럼 플리커 노이즈가 크게 감소될 수 있다.
특히, 상기 프로그래머블 이득 증폭 회로들(220)과 상기 상관 이중 샘플링 회로들(230)의 증폭 트랜지스터들은 상기 화소 영역들(100)의 전송 트랜지스터들(130), 리셋 트랜지스터들(140), 소스 팔로워 트랜지스터들(150) 및 선택 트랜지스터들(160)과 동시에 형성될 수 있으며, 이온 주입 공정 및 열처리 공정을 통해 상기 소스 팔로워 트랜지스터들(150)의 게이트 절연막들(154)과 상기 증폭 트랜지스터들의 게이트 절연막들에 불소가 도입될 수 있다.
상술한 바와 같은 본 발명의 실시예들에 따른 이미지 센서(100)는, 기판(102) 내에 형성된 포토다이오드(110)와, 상기 기판(102) 상에 형성되며 상기 포토다이오드(110)와 전기적으로 연결된 복수의 트랜지스터들(130, 140, 150, 160)을 포함할 수 있으며, 상기 트랜지스터들(130, 140, 150, 160) 중에서 소스 팔로워 트랜지스터(150)의 게이트 절연막(154)에는 불소가 도입될 수 있다. 상기 불소는 상기 게이트 절연막(154) 내의 댕글링 본드들과 결합될 수 있으며, 이에 따라 상기 이미지 센서(100)의 플리커 노이즈가 크게 감소될 수 있다.
또한, 상기 트랜지스터들(130, 140, 150, 160) 중 선택 트랜지스터(160)와 연결되는 프로그래머블 이득 증폭 회로(220) 및/또는 상관 이중 샘플링 회로(230)의 증폭 트랜지스터들의 게이트 절연막들에 불소가 도입될 수 있으며, 이에 따라 컬럼 형태로 나타나는 컬럼 플리커 노이즈가 크게 감소될 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
100 : 이미지 센서 102 : 기판
104 : 소자 분리 영역 110 : 포토다이오드
112 : 전하 저장 영역 114 : 피닝층
116 : 채널 영역 120 : 절연막
122 : 도전막 124 : 이온 주입 마스크
130 : 전송 트랜지스터 140 : 리셋 트랜지스터
150 : 소스 팔로워 트랜지스터 160 : 선택 트랜지스터
132, 142, 152, 162 : 게이트 전극 134, 144, 154, 164 : 게이트 절연막
136, 146, 156, 166 : 스페이서 170 : 제1 불순물 확산 영역
172 : 제2 불순물 확산 영역 174 : 제3 불순물 확산 영역
176 : 제4 불순물 영역 200 : 이미지 센서
210 : 화소 어레이 220 : 프로그래머블 이득 증폭 회로
230 : 상관 이중 샘플링 회로 240 : 아날로그 디지털 컨버터 회로

Claims (16)

  1. 기판 내에 형성된 포토다이오드;
    상기 기판 상에 형성되며 상기 포토다이오드와 전기적으로 연결된 복수의 트랜지스터들; 및
    상기 트랜지스터들 중에서 선택 트랜지스터와 전기적으로 연결된 프로그래머블 이득 증폭 회로를 포함하되,
    상기 트랜지스터들 중에서 소스 팔로워 트랜지스터의 게이트 절연막 및 상기 프로그래머블 이득 증폭 회로의 증폭 트랜지스터들의 게이트 절연막들은 불소를 포함하는 것을 특징으로 하는 이미지 센서.
  2. 제1항에 있어서, 상기 트랜지스터들 중에서 상기 소스 팔로워 트랜지스터를 제외한 나머지 트랜지스터들의 게이트 절연막들은 불소를 포함하지 않는 것을 특징으로 하는 이미지 센서.
  3. 삭제
  4. 제1항에 있어서, 상기 프로그래머블 이득 증폭 회로와 연결된 상관 이중 샘플링 회로를 더 포함하며,
    상기 상관 이중 샘플링 회로의 증폭 트랜지스터들의 게이트 절연막들이 불소를 포함하는 것을 특징으로 하는 이미지 센서.
  5. 기판 내에 포토다이오드를 형성하는 단계;
    상기 기판 상에 상기 포토다이오드와 전기적으로 연결되는 복수의 트랜지스터들을 형성하는 단계; 및
    상기 트랜지스터들 중에서 선택 트랜지스터와 전기적으로 연결되는 프로그래머블 이득 증폭 회로를 형성하는 단계를 포함하되,
    상기 프로그래머블 이득 증폭 회로의 증폭 트랜지스터들은 상기 복수의 트랜지스터들과 동시에 형성되고,
    상기 트랜지스터들 중에서 소스 팔로워 트랜지스터의 게이트 절연막 및 상기 프로그래머블 이득 증폭 회로의 증폭 트랜지스터들의 게이트 절연막들에 불소가 도입되는 것을 특징으로 하는 이미지 센서의 제조 방법.
  6. 제5항에 있어서, 상기 트랜지스터들 중에서 상기 소스 팔로워 트랜지스터를 제외한 나머지 트랜지스터들의 게이트 절연막들에는 불소가 도입되지 않는 것을 특징으로 하는 이미지 센서의 제조 방법.
  7. 삭제
  8. 제5항에 있어서, 상기 프로그래머블 이득 증폭 회로와 연결되는 상관 이중 샘플링 회로를 형성하는 단계를 더 포함하며,
    상기 상관 이중 샘플링 회로의 증폭 트랜지스터들은 상기 복수의 트랜지스터들과 동시에 형성되고,
    상기 상관 이중 샘플링 회로의 증폭 트랜지스터들의 게이트 절연막들에 불소가 도입되는 것을 특징으로 하는 이미지 센서의 제조 방법.
  9. 기판 내에 포토다이오드를 형성하는 단계;
    상기 기판 상에 절연막을 형성하는 단계;
    상기 절연막 상에 도전막을 형성하는 단계;
    상기 도전막의 기 설정된 부위들에 선택적으로 불소를 이온 주입하는 단계; 및
    상기 도전막 및 상기 절연막을 패터닝하여 상기 포토다이오드와 전기적으로 연결되는 복수의 트랜지스터들의 게이트 전극들과 게이트 절연막들을 형성하는 단계를 포함하되,
    상기 도전막 및 상기 절연막의 패터닝에 의해 상기 트랜지스터들 중에서 선택 트랜지스터와 연결되는 프로그래머블 이득 증폭 회로의 증폭 트랜지스터들의 게이트 전극들과 게이트 절연막들이 형성되고,
    상기 도전막 및 상기 절연막의 패터닝에 의해 상기 프로그래머블 이득 증폭 회로와 연결되는 상관 이중 샘플링 회로의 증폭 트랜지스터들의 게이트 전극들과 게이트 절연막들이 형성되며,
    상기 불소 이온이 주입된 상기 도전막 부위들은 상기 트랜지스터들 중에서 소스 팔로워 트랜지스터의 게이트 전극과 상기 프로그래머블 이득 증폭 회로의 증폭 트랜지스터들의 게이트 전극들 및 상기 상관 이중 샘플링 회로의 증폭 트랜지스터들의 게이트 전극들로 패터닝되는 것을 특징으로 하는 이미지 센서의 제조 방법.
  10. 제9항에 있어서, 상기 불소는 상기 트랜지스터들 중에서 전송 트랜지스터와 리셋 트랜지스터 및 상기 선택 트랜지스터의 게이트 전극들이 형성될 부위들에는 이온 주입되지 않는 것을 특징으로 하는 이미지 센서의 제조 방법.
  11. 제9항에 있어서, 상기 이온 주입된 불소를 상기 소스 팔로워 트랜지스터의 게이트 절연막과 상기 프로그래머블 이득 증폭 회로의 증폭 트랜지스터들의 게이트 절연막들 및 상기 상관 이중 샘플링 회로의 증폭 트랜지스터들의 게이트 절연막들로 확산시키기 위한 열처리를 수행하는 단계를 더 포함하는 것을 특징으로 하는 이미지 센서의 제조 방법.
  12. 제9항에 있어서, 상기 트랜지스터들 중 전송 트랜지스터와 리셋 트랜지스터 사이, 상기 리셋 트랜지스터와 상기 소스 팔로워 트랜지스터 사이, 상기 소스 팔로워 트랜지스터와 선택 트랜지스터 사이 및 상기 선택 트랜지스터의 일측의 상기 기판 부위들에 불순물 확산 영역들을 형성하는 단계를 더 포함하는 것을 특징으로 하는 이미지 센서의 제조 방법.
  13. 제12항에 있어서, 상기 불순물 확산 영역들을 형성하는 단계는,
    상기 기판 부위들에 불순물을 이온 주입하는 단계; 및
    상기 불순물의 활성화를 위한 열처리를 수행하는 단계를 포함하며,
    상기 열처리를 수행하는 동안 상기 이온 주입된 불소가 상기 소스 팔로워 트랜지스터의 게이트 절연막으로 확산되는 것을 특징으로 하는 이미지 센서의 제조 방법.
  14. 삭제
  15. 삭제
  16. 삭제
KR1020170065018A 2017-05-26 2017-05-26 이미지 센서 및 그 제조 방법 KR102398688B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020170065018A KR102398688B1 (ko) 2017-05-26 2017-05-26 이미지 센서 및 그 제조 방법
US15/989,600 US10403660B2 (en) 2017-05-26 2018-05-25 Image sensor and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170065018A KR102398688B1 (ko) 2017-05-26 2017-05-26 이미지 센서 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20180129257A KR20180129257A (ko) 2018-12-05
KR102398688B1 true KR102398688B1 (ko) 2022-05-16

Family

ID=64401400

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170065018A KR102398688B1 (ko) 2017-05-26 2017-05-26 이미지 센서 및 그 제조 방법

Country Status (2)

Country Link
US (1) US10403660B2 (ko)
KR (1) KR102398688B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102673856B1 (ko) 2021-07-02 2024-06-10 주식회사 디비하이텍 이미지 센서
KR102642229B1 (ko) 2021-07-07 2024-02-29 주식회사 디비하이텍 이미지 센서
KR20230132224A (ko) 2022-03-08 2023-09-15 주식회사 디비하이텍 이미지 센서

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010259109A (ja) * 2010-08-06 2010-11-11 Sony Corp 半導体装置の制御方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6191463B1 (en) * 1997-07-15 2001-02-20 Kabushiki Kaisha Toshiba Apparatus and method of improving an insulating film on a semiconductor device
KR101814661B1 (ko) 2011-11-29 2018-01-05 삼성전자주식회사 연산 증폭기 회로, 이를 포함하는 이미지 센서, 및 연산 증폭기의 주파수 응답 보상 방법
US20140273525A1 (en) 2013-03-13 2014-09-18 Intermolecular, Inc. Atomic Layer Deposition of Reduced-Leakage Post-Transition Metal Oxide Films
JP6234173B2 (ja) * 2013-11-07 2017-11-22 ルネサスエレクトロニクス株式会社 固体撮像素子の製造方法
KR102210539B1 (ko) 2013-12-26 2021-02-01 삼성전자주식회사 상관 이중 샘플링 회로, 이를 포함하는 아날로그-디지털 컨버터, 및 이미지 센서

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010259109A (ja) * 2010-08-06 2010-11-11 Sony Corp 半導体装置の制御方法

Also Published As

Publication number Publication date
KR20180129257A (ko) 2018-12-05
US10403660B2 (en) 2019-09-03
US20180342548A1 (en) 2018-11-29

Similar Documents

Publication Publication Date Title
JP6179865B2 (ja) 固体撮像装置及びその製造方法
US7115925B2 (en) Image sensor and pixel having an optimized floating diffusion
JP6960600B2 (ja) 撮像装置およびその製造方法
JP5538922B2 (ja) 固体撮像装置の製造方法
WO2014002362A1 (ja) 固体撮像装置及びその製造方法
US20150146061A1 (en) Solid-state imaging device
JP5358064B2 (ja) Ｃｍｏｓイメージセンサ及びその製造方法
JP2012124462A (ja) 固体撮像素子、固体撮像素子の製造方法及び撮像システム
JP2002043557A (ja) 固体撮像素子を有する半導体装置およびその製造方法
JP6305030B2 (ja) 光電変換装置の製造方法
KR20070007666A (ko) 이미지 센서 및 그 제조방법들
JP2005347759A (ja) 暗電流を減少させるためのイメージセンサー及びその製造方法
KR102398688B1 (ko) 이미지 센서 및 그 제조 방법
US9312296B2 (en) Solid-state imaging device and method for manufacturing solid-state imaging device
JP3793205B2 (ja) 電荷検出装置および固体撮像装置
US20070263105A1 (en) Solid-state imaging device
JP2006190769A (ja) 固体撮像装置及びその製造方法
JP4552240B2 (ja) 固体撮像装置及びその製造方法
JP5274118B2 (ja) 固体撮像装置
JP5355740B2 (ja) 光電変換装置の製造方法
JP4351667B2 (ja) 電荷検出装置の製造方法
KR20080008851A (ko) 이미지 센서 제조 방법
KR102499854B1 (ko) 격리 구조물 및 이를 포함하는 이미지 센서
KR100922930B1 (ko) 이미지 센서 및 이미지 센서의 제조 방법
JP2006041080A (ja) 固体撮像装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant