KR102398548B1 - 백플레인 기판, 이의 제조 방법 및 백플레인 기판을 적용한 유기 발광 표시 장치 및 이의 제조 방법 - Google Patents
백플레인 기판, 이의 제조 방법 및 백플레인 기판을 적용한 유기 발광 표시 장치 및 이의 제조 방법 Download PDFInfo
- Publication number
- KR102398548B1 KR102398548B1 KR1020150074988A KR20150074988A KR102398548B1 KR 102398548 B1 KR102398548 B1 KR 102398548B1 KR 1020150074988 A KR1020150074988 A KR 1020150074988A KR 20150074988 A KR20150074988 A KR 20150074988A KR 102398548 B1 KR102398548 B1 KR 102398548B1
- Authority
- KR
- South Korea
- Prior art keywords
- driving
- region
- active layer
- gate electrode
- electrode
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 61
- 238000000034 method Methods 0.000 title claims description 71
- 239000010409 thin film Substances 0.000 claims abstract description 74
- 238000003860 storage Methods 0.000 claims abstract description 66
- 239000003990 capacitor Substances 0.000 claims abstract description 61
- 238000004519 manufacturing process Methods 0.000 claims abstract description 33
- 229910052751 metal Inorganic materials 0.000 claims abstract description 17
- 239000002184 metal Substances 0.000 claims abstract description 17
- 239000011159 matrix material Substances 0.000 claims abstract description 11
- 239000010410 layer Substances 0.000 claims description 234
- 239000010408 film Substances 0.000 claims description 47
- 239000011229 interlayer Substances 0.000 claims description 41
- 229920002120 photoresistant polymer Polymers 0.000 claims description 33
- 239000012535 impurity Substances 0.000 claims description 31
- 230000000903 blocking effect Effects 0.000 claims description 21
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 9
- 238000000059 patterning Methods 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 4
- 238000004380 ashing Methods 0.000 claims description 3
- 230000000149 penetrating effect Effects 0.000 claims 2
- 239000011241 protective layer Substances 0.000 claims 1
- 230000008569 process Effects 0.000 description 41
- 230000015572 biosynthetic process Effects 0.000 description 15
- 239000012044 organic layer Substances 0.000 description 9
- 238000011161 development Methods 0.000 description 6
- 229910001111 Fine metal Inorganic materials 0.000 description 5
- 230000001681 protective effect Effects 0.000 description 5
- 238000007796 conventional method Methods 0.000 description 4
- 238000002161 passivation Methods 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 230000002776 aggregation Effects 0.000 description 2
- 238000002425 crystallisation Methods 0.000 description 2
- 230000008025 crystallization Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000005054 agglomeration Methods 0.000 description 1
- 238000004220 aggregation Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- H01L27/3246—
-
- H01L27/3248—
-
- H01L27/3262—
-
- H01L2227/32—
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
본 발명은 특히 게이트 전극의 위치를 조정하여 하부 금속의 사용을 생략하고 액티브층의 도핑 영역의 조정으로 스토리지 캐패시터의 영역을 정의하여, 마스크의 사용을 줄이고 신뢰성을 향상시킨 백플레인 기판, 이의 제조 방법 및 백플레인 기판을 적용한 유기 발광 표시 장치 및 이의 제조 방법에 관한 것으로, 본 발명의 백플레인 기판은, 복수개의 화소 영역을 매트릭스 상으로 갖고, 각 화소 영역에 서로 이격한 스토리지 캐패시터 영역과 구동 박막 트랜지스터 영역을 갖는 기판과, 상기 기판 상 각 화소 영역에, 상기 스토리지 캐패시터 영역과 구동 박막 트랜지스터 영역을 지나는 구동 게이트 전극과, 상기 구동 박막 트랜지스터 영역에서 상기 구동 게이트 전극의 상부에 대응된 채널과, 상기 채널 주변에 상기 구동 게이트 전극과 일부 중첩한 저농도 영역 및 상기 저농도 영역 주변의 상기 구동 게이트 전극으로부터 벗어난 영역에 고농도 영역을 갖고, 상기 고농도 영역의 일측에서 분기되어 상기 스토리지 캐패시터 영역의 상기 구동 게이트 전극과 중첩된 제 1 액티브층과, 상기 제 1 액티브층의 고농도 영역의 일측과 접속한 구동 드레인 전극 및 상기 제 1 액티브층의 고농도 영역 타측과 접속하는 구동 소오스 전극을 포함한 구동 전류 라인을 포함하여 이루어진다.
Description
본 발명은 백플레인 기판에 관한 것으로, 특히 게이트 전극의 위치를 조정하여 게이트 전극 하측의 금속의 사용을 생략하고 액티브층의 도핑 영역의 조정으로 스토리지 캐패시터의 영역을 정의하여, 마스크의 사용을 줄이고 신뢰성을 향상시킨 백플레인 기판, 이의 제조 방법 및 백플레인 기판을 적용한 유기 발광 표시 장치 및 이의 제조 방법에 관한 것이다.
이동통신 단말기, 노트북 컴퓨터와 같은 각종 휴대용 전자 기기가 발전함에 따라 이에 적용할 수 있는 평판 표시 장치(Flat Panel Display Device)에 대한 요구가 증대되고 있다.
평판 표시 장치로는 액정 표시 장치(Liquid Crystal Display Device), 플라즈마 표시 장치(Plasma Display Panel device), 전계 방출 표시 장치(Field Emission Display Device), 유기 또는 무기 발광 표시 장치(Organic or Inorganic Light Emitting Diode Display Device) 등이 연구되고 있다. 이러한 평판 표시 장치 중에서 특히 유기 발광 표시 장치는 양산 기술의 발전, 구동수단의 용이성, 저전력 소비, 고화질, 대화면 구현 및 연성화의 장점으로 적용 분야가 확대되고 있다.
또한, 이러한 평판 표시 장치는 복수개의 화소를 매트릭스상으로 구비하며, 각 화소를 개별적으로 제어할 수 있는 TFT(Thin Film Transistor: 박막 트랜지스터)를 화소 내에 하나 이상 구비한다.
그리고, 박막 트랜지스터는 게이트 전극의 위치에 따라 탑 게이트 구조와 바텀 게이트 구조로 구분된다.
일반적인 탑 게이트 구조의 TFT(Thin Film Transistor)는 먼저, 기판 상에, 비정질 실리콘(amorphous)층을 형성하고, 이를 엑시머 레이저(excimer laser)를 이용하여 결정화하여 다결정 실리콘(poly-silicon)화 한다. 이어, 결정화된 다결정 실리콘 상에 감광막(미도시)을 도포하고, 상기 감광막을 노광 및 현상하여, 감광막 패턴을 형성하고, 감광막 패턴을 마스크로 하여 상기 다결정 실리콘을 식각하여, 각 화소별 필요 부위에 액티브층을 남긴다. 그리고, 액티브층을 덮으며 게이트 절연막이 형성되고, 상기 액티브층 상부에 대응되도록 게이트 전극 상에 게이트 전극을 형성한다.
한편, 바텀 게이트 구조의 TFT는 상술한 탑 게이트 구조와 액티브층과 게이트 전극의 형성 순서를 반대로 한다. 그런데, 비정질 실리콘을 다결정화하는 결정화 공정은 400℃ 이상의 온도에서 진행되고, 이 과정에서, 바텀 게이트 구조에 있어서는, 매스 플로잉(mass flowing) 현상에 의한 집괴 현상이 발생하는데, 특히, 게이트 전극의 테이퍼 부분에서 이 현상이 심하여, 게이트 전극 상의 평탄한 부분과 게이트 전극의 테이퍼측의 경사진 부분의 경계에서 액티브층 단선이 문제되었다.
따라서, 최근 표시 장치에서는 이러한 액티브층 단선 문제를 방지하도록 결정화가 완료된 후에 게이트 전극을 형성하는 탑 게이트 구조의 박막 트랜지스터가 선호되고 있다.
이하, 도면을 이용하여, 종래의 유기 발광 표시 장치의 제조방법을 설명한다.
도 1은 종래의 유기 발광 표시 장치의 제조 방법을 나타낸 공정 순서도이다.
즉, 종래의 유기 발광 표시 장치의 제조 공정은 도 1과 같이, 하부 금속의 형성 (10S), 버퍼층 형성, 액티브층(20S) 정의, 게이트 절연막 형성, 하부 금속에 신호를 인가하기 위한 제 1 콘택홀 형성(30S), 액티브층에 일차 분순물 도핑을 진행하여 스토리지 캐패시터 영역을 정의하는 1차 불순물 도핑 공정(40S), 게이터 전극의 형성(50S), 2차 불순물 도핑 공정으로 저농도 영역을 포함한 고농도 영역의 정의(60S), 층간 절연막의 형성, 층간 절연막 내 제 2 콘택홀 형성(70S), 소오스 전극 및 드레인 전극의 형성(80S), 보호막 형성 및 보호막 내 제 3 콘택홀 형성(90S), 제 3 콘택홀과 접속되는 제 1 전극 형성(100S) 및 뱅크 형성(110S)을 포함하는 것으로, 최소 11개의 마스크 공정이 소요된다.
여기서, 하부 금속은 기판측으로 들어오는 광에 대해, 상기 액티브층의 채널을 가려주는 역할을 하는 것으로, 탑 게이트 구조 적용하는 유기 발광 표시 장치에서 필수적인 구성이다. 특히, 하부 금속 형성시, 하부 금속 자체의 패터닝과 액티브층 정의 후, 상기 하부 금속에 신호를 인가하기 위해 2회의 마스크가 소요되는 것으로, 마스크를 늘리는 주요 원인이 된다.
또한, 상술한 방식의 종래의 유기 발광 표시 장치의 스토리지 캐패시터는 도핑된 액티브층과 이와 중첩되는 금속에 의해 정의되는 것으로, 중첩되는 금속을 게이트 전극과 동일층의 금속으로 이용시, 게이트 전극에 의해 스토리지 캐패시터의 제 1 전극으로 기능하는 액티브층이 가려지므로, 게이트 전극 형성 전에 스토리지 캐패시터에 상당한 액티브층의 불순물 도핑 공정을 진행하여야 하므로, 마스크가 추가로 소요된다.
만일 스토리지 캐패시터를 도핑된 액티브층이 아닌 다른 층의 금속들의 중첩으로 정의할 경우, 이층의 게이트 전극을 이용하게 되는 것으로, 이 경우, 일층의 박막 트랜지스터의 게이트 전극과 동일층의 금속으로 형성하여도 추가적으로 보조 게이트 전극의 형성이 요구되어, 보조 게이트 전극의 패터닝을 위한 추가 마스크가 요구되어 이 경우에도 마스크의 추가가 문제시된다.
상술한 종래의 탑 게이트 구조를 박막 트랜지스터에 적용시 유기 발광 표시 장치용 백플레인 기판은 적어도 11개 이상의 마스크를 이용한다.
한편, 마스크간 정렬이 부정확한 경우, 수율을 저감시키는 직접적인 원인이 됨을 감안하면 마스크 수가 많을수록 수율이 떨어짐을 알 수 있다. 특히, 하나의 마스크 이용시 마스크 적용 전후의 세정, 노광, 현상 및 식각 공정 등이 요구되어, 실제 마스크 하나당 소요시 5회 이상의 세부 스텝이 필요한 것으로, 마스크 증가가 공정 부담을 크게하고 수율 저하의 직접적인 요인임을 알 수 있다.
본 발명은 상술한 문제점을 해결하기 위해 안출된 것으로, 게이트 전극의 위치를 조정하여 하부 금속의 사용을 생략하고 액티브층의 도핑 영역의 조정으로 스토리지 캐패시터의 영역을 정의하여, 마스크의 사용을 줄이고 신뢰성을 향상시킨 백플레인 기판, 이의 제조 방법 및 백플레인 기판을 적용한 유기 발광 표시 장치 및 이의 제조 방법을 제공하는 데, 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명의 백플레인 기판은, 복수개의 화소 영역을 매트릭스 상으로 갖고, 각 화소 영역에 서로 이격한 스토리지 캐패시터 영역과 구동 박막 트랜지스터 영역을 갖는 기판과, 상기 기판 상에 서로 교차하여 상기 복수개의 화소 영역을 구분하는 게이트 라인 및 데이터 라인과, 상기 기판 상 각 화소 영역에, 상기 스토리지 캐패시터 영역과 구동 박막 트랜지스터 영역을 지나는 구동 게이트 전극과, 상기 구동 박막 트랜지스터 영역에서 상기 구동 게이트 전극의 상부에 대응된 채널과, 상기 채널 주변에 상기 구동 게이트 전극과 일부 중첩한 저농도 영역 및 상기 저농도 영역 주변의 상기 구동 게이트 전극으로부터 벗어난 영역에 고농도 영역을 갖고, 상기 고농도 영역의 일측에서 분기되어 상기 스토리지 캐패시터 영역의 상기 구동 게이트 전극과 중첩된 제 1 액티브층과, 상기 제 1 액티브층의 고농도 영역의 일측과 접속한 구동 드레인 전극 및 상기 제 1 액티브층의 고농도 영역 타측과 접속하는 구동 소오스 전극을 포함한 구동 전류 라인을 포함하여 이루어질 수 있다.
여기서, 상기 스토리지 캐패시터의 영역의 상기 구동 게이트 전극과 중첩되는 제 1 액티브층은 고농도 영역인 것이 바람직하다.
또한, 상기 구동 드레인 전극 및 구동 소오스 전극은 각각 상기 제 1 액티브층의 고농도 영역의 일부를 관통한 홀을 통해 홀의 측부 및 홀 주위의 제 1 액티브층과 접속될 수 있다.
그리고, 상기 제 1 액티브층과 상기 구동 드레인 전극과의 접속부는 상기 구동 게이트 전극이 중첩되지 않은 부위에 위치하며, 상기 구동 드레인 전극은 연장되어 상기 구동 게이트 전극과 중첩될 수 있다.
또한, 상기 게이트 라인과 데이터 라인 사이에, 상기 게이트 라인을 중첩하여 지나며, 상기 데이터 라인과 구동 게이트 전극과 각각 접속되는 스위칭 박막 트랜지스터를 더 구비할 수 있으며, 상기 스위칭 박막 트랜지스터는, 상기 게이트 라인을 중첩하고, 양단에서 상기 데이터 라인과 상기 구동 게이트 전극과 중첩하는 제 2 액티브층을 포함할 수 있다. 이 경우, 상기 제 1, 제 2 액티브층은 동일층에 위치하는 것이 바람직하다.
또한, 동일한 목적을 달성하기 위한 본 발명의 백플레인 기판의 제조 방법은, 복수개의 화소 영역을 매트릭스 상으로 가지며, 각 화소 영역에 서로 이격한 스토리지 캐패시터 영역과 구동 박막 트랜지스터 영역을 갖는 기판을 준비하는 단계와, 제 1 마스크를 이용하여, 상기 기판의 스토리지 캐패시터 영역과 구동 박막 트랜지스터 영역을 지나는 구동 게이트 전극을 형성하는 단계와, 상기 구동 게이트 전극을 포함한 상기 기판 상에 게이트 절연막 및 비정질 실리콘층을 형성하는 단계와, 상기 비정질 실리콘을 결정화하고, 제 2 마스크를 이용하여 패터닝하여 상기 구동 게이트 전극 상부에, 상기 구동 박막 트랜지스터 영역과 스토리지 영역에 분기되어 구동 게이트 전극과 중첩하는 제 1 액티브층을 형성하는 단계와, 상기 구동 박막 트랜지스터 영역의 상기 구동 게이트 전극에 대응하여 차광부와, 상기 차광부 주변에 상기 구동 게이트 전극의 주변에 대응되는 반투과부와, 나머지 영역에 투과부를 갖는 제 3 마스크를 이용하여, 불순물을 도핑하여, 제 1 액티브층에 상기 반투과부에 대응되어 저농도 영역과, 투과부에 대응된 제 1 액티브층에 고농도 영역을 정의하는 단계와, 상기 제 1 액티브층을 포함한 상기 게이트 절연막 상에 층간 절연막을 형성하고, 제 4 마스크를 이용하여, 상기 층간 절연막을 선택적으로 제거하여, 상기 제 1 액티브층의 서로 이격된 고농도 영역에 각각 소오스 콘택홀 및 드레인 콘택홀을 형성하는 단계 및 상기 소오스 콘택홀 및 드레인 콘택홀을 금속을 증착 후, 제 5 마스크를 이용하여 패터닝하여, 상기 제 1 액티브층과 접속된 구동 소오스 전극 및 구동 드레인 전극을 형성하는 단계를 포함하여 이루어질 수 있다.
여기서, 상기 제 2 마스크를 이용하여 제 1 액티브층을 형성한 후, 제 3 마스크를 이용하여 불순물 도핑 공정 전 상기 기판 표면에 보조 층간 절연막을 더 구비하여, 불순물 도핑 공정에서의 백 채널 보호를 꾀할 수 있다.
이 경우, 상기 제 3 마스크를 이용한 저농도 영역과 고농도 영역의 정의하는 단계는, 상기 제 1 액티브층을 포함한 게이트 절연막 상에 감광막을 도포하는 단계와, 상기 제 3 마스크를 이용하여 상기 감광막을 노광 및 현상하여, 상기 차광부에 대응된 위치에 제 1 두께를 갖고, 상기 반투과부에 대응된 위치에 제 1 두께보다 낮은 제 2 두께를 갖는 제 1 감광막 패턴을 형성하는 단계와, 상기 제 1 감광막 패턴에 의해 노출된 상기 제 1 액티브층의 영역에 고농도 불순물을 도핑하는 단계와, 상기 제 2 두께를 제거하도록 상기 제 1 감광막 패턴을 애슁하여, 상기 차광부에 대응된 영역에만 제 2 감광막 패턴을 남기는 단계 및 상기 제 2 감광막 패턴에 의해 노출된 영역에 저농도 불순물을 도핑하여, 상기 게이트 전극과 일부 중첩되며, 상기 고농도 영역과 인접한 저농도 영역을 정의하는 단계를 포함할 수 있다.
한편, 상기 제 4 마스크를 이용하여 상기 층간 절연막을 선택적으로 제거하여 소오스 콘택홀 및 드레인 콘택홀을 형성하는 단계에서, 각각 소오스 콘택홀 및 드레인 콘택홀의 하부의 상기 제 1 액티브층의 고농도 영역을 함께 제거할 수 있다.
또한, 본 발명의 유기 발광 표시 장치는, 상술한 백플레인 기판의 구성과 유기 발광 다이오드를 포함하는 것으로, 복수개의 화소 영역을 매트릭스 상으로 갖고, 각 화소 영역에 서로 이격한 스토리지 캐패시터 영역과 구동 박막 트랜지스터 영역을 갖는 기판과, 상기 기판 상에 서로 교차하여 화소 영역을 구분하는 게이트 라인 및 데이터 라인과, 상기 구동 박막 트랜지스터 영역에 구동 게이트 전극과, 상기 구동 게이트 전극 상부에 대응된 채널과, 상기 채널 주변에 상기 구동 게이트 전극과 일부 중첩한 저농도 영역 및 상기 저농도 영역 주변의 상기 구동 게이트 전극으로부터 벗어난 영역에 고농도 영역을 갖는 제 1 액티브층과, 상기 제 1 액티브층의 고농도 영역의 일측과 접속한 구동 드레인 전극 및 상기 제 1 액티브층의 고농도 영역 타측과 접속하는 구동 소오스 전극을 포함한 구동 박막 트랜지스터와, 상기 스토리지 캐패시터 영역에 상기 제 1 액티브층의 고농도 영역의 일측에서 연장하여 분기된 패턴과 상기 구동 게이트 전극이 중첩하여 정의되는 스토리지 캐패시터 및 상기 구동 드레인 전극과 접속된 제 1 전극과, 상기 제 1 전극 상의 유기 발광층 및 상기 유기 발광층 상의 제 2 전극을 포함한 유기 발광 다이오드를 포함하여 이루어질 수 있다.
이 경우, 상기 제 1 액티브층과 상기 구동 드레인 전극과의 접속부는 상기 구동 게이트 전극이 중첩되지 않은 부위에 위치하며, 상기 구동 드레인 전극은 연장되어 상기 구동 게이트 전극과 중첩되는 것이 바람직하며, 상기 제 1 전극 상에, 각 화소 영역의 발광부를 노출시킨 뱅크를 더 구비할 수 있으며, 이 때, 상기 뱅크는 일부분에 두께가 두꺼운 돌출부를 구비할 수 있다.
또한, 상기 구동 소오스 전극과 일체형의 구동 전류 라인을 포함할 수 있다.
또한, 상기 유기 발광 표시 장치에는, 상기 게이트 라인과 데이터 라인 사이에, 상기 게이트 라인을 중첩하여 지나며, 상기 데이터 라인과 구동 게이트 전극과 각각 접속되는 스위칭 박막 트랜지스터를 더 구비할 수 있다.
한편, 본 발명의 유기 발광 표시 장치의 제조 방법은, 상술한 백플레인 기판의 제조 방법에, 상기 구동 소오스 전극 및 구동 드레인 전극을 포함한 층간 절연막 상에, 보호막을 도포한 후, 제 6 마스크를 이용하여 상기 드레인 전극의 일부를 노출시키는 단계와, 제 7 마스크를 이용하여, 상기 드레인 전극과 접속되는 제 1 전극을 형성하는 단계와, 상기 제 1 전극 상에, 제 8 마스크를 이용하여, 상기 화소 영역의 발광부를 제외하여 뱅크를 형성하는 단계 및 상기 뱅크를 포함한 제 1 전극 상에 차례로 유기 발광층 및 제 2 전극을 형성하는 단계를 더 포함하여 이루어질 수 있다.
이 경우, 상기 제 8 마스크는, 상기 발광부를 제외한 영역은 제 1 영역과 제 2 영역으로 구분되어, 상기 제 1 영역은 차광부, 상기 제 2 영역은 반투과부이며, 상기 발광부에 대응된 영역은 투과부일 수 있고, 상기 제 8 마스크를 이용하여 형성된 뱅크는, 상기 제 1 영역에 대응하여 돌출부와 상기 제 2 영역에 대응하여 상기 돌출부보다 낮은 두께를 가질 수 있다.
본 발명의 백플레인 기판, 이의 제조 방법 및 백플레인 기판을 적용한 유기 발광 표시 장치 및 이의 제조 방법은 다음과 같은 효과가 있다.
첫째, 하부 금속을 생략하여도 바텀 게이트 구조를 적용하여, 게이트 전극을 먼저 형성하고, 액티브층을 후에 형성하여, 액티브층이 하부의 외부광에 대한 영향을 방지할 수 있어, 종래 구조 대비 동일 기능을 유지한 채 마스크 사용을 2회 이상 줄일 수 있다.
둘째, 게이트 전극층과 이와 중첩되는 도핑된 액티브층의 영역에 스토리지 캐패시터를 정의하여, 스토리지 캐패시터 형성에, 별도 마스크 추가가 요구되지 않는다. 즉, 종래 방식에서, 스토리지 캐패시터 영역에 별도의 도핑 영역을 정의하는 과정 또는 별도의 보조 게이트 전극을 형성하는 과정에서 요구되는 마스크 추가 사용을 방지하여, 공정을 단순화할 수 있다.
셋째, 스토리지 캐패시터의 전극으로 이용되는 액티브층의 도핑 영역과, 박막 트랜지스터의 채널 주변에 정의되는 저농도 영역 및 고농도 영역의 정의로 하나의 마스크로 진행하여 공정을 단순화하는 이점이 있다. 이 경우, 불순물 도핑에 하프톤 마스크 혹은 회절 노광 마스크를 사용하고, 상기 하프톤 마스크 혹은 회절 노광 마스크를 이용하여 형성된 감광막 패턴이 서로 다른 두께를 갖도록 하고, 일차 고농도 영역 정의 후 감광막 패턴에 애슁(ashing)을 진행하여 저농도 영역을 정의하는 것으로, 상기 하프톤 마스크 또는 회절 노광 마스크에 구비된 반투과부에 형상에 따라 저농도 영역의 길이 조절이 용이하다.
넷째, 불순물 도핑 영역을 정의하는 공정 전 보조 층간 절연막을 적용하여, 백채널(back-channel)의 손상을 방지하여, 박막 트랜지스터의 신뢰성을 향상할 수 있다.
다섯째, 채널의 정의가 게이트 전극층 형성 후 이루어지는 것으로, 게이트 전극층의 형상으로부터 자유롭게 채널 영역 구비가 가능하여, 박막 트랜지스터의 구조 설계가 용이하다.
도 1은 종래의 유기 발광 표시 장치의 제조 공정을 나타낸 순서도
도 2는 본 발명의 유기 발광 표시 장치의 일 화소를 나타낸 회로도
도 3은 본 발명의 유기 발광 표시 장치의 일 화소의 개략적인 평면도
도 4는 도 3의 I~I' 선상을 지나는 단면도
도 5는 본 발명의 유기 발광 표시 장치의 제조 공정을 나타낸 순서도
도 6a 내지 도 6h는 본 발명의 유기 발광 표시 장치의 제조 방법을 나타낸 공정 단면도
도 7은 본 발명의 다른 실시예에 따른 유기 발광 표시 장치를 나타낸 단면도
도 8a 및 도 8b는 본 발명의 다른 실시예에 따른 백플레인 기판의 제조 방법 중 불순물 도핑 공정을 나타낸 공정 단면도
도 2는 본 발명의 유기 발광 표시 장치의 일 화소를 나타낸 회로도
도 3은 본 발명의 유기 발광 표시 장치의 일 화소의 개략적인 평면도
도 4는 도 3의 I~I' 선상을 지나는 단면도
도 5는 본 발명의 유기 발광 표시 장치의 제조 공정을 나타낸 순서도
도 6a 내지 도 6h는 본 발명의 유기 발광 표시 장치의 제조 방법을 나타낸 공정 단면도
도 7은 본 발명의 다른 실시예에 따른 유기 발광 표시 장치를 나타낸 단면도
도 8a 및 도 8b는 본 발명의 다른 실시예에 따른 백플레인 기판의 제조 방법 중 불순물 도핑 공정을 나타낸 공정 단면도
이하, 첨부된 도면들을 참조하여, 본 발명의 바람직한 실시예들을 설명한다. 명세서 전체에 걸쳐서 동일한 참조 번호들은 실질적으로 동일한 구성 요소들을 의미한다. 이하의 설명에서, 본 발명과 관련된 공지 기술 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다. 또한, 이하의 설명에서 사용되는 구성요소 명칭은 명세서 작성의 용이함을 고려하여 선택된 것으로, 실제 제품의 부품 명칭과 상이할 수 있다.
앞서 종래의 유기 발광 표시 장치에 있어서, 탑 게이트 구조를 사용하는 이유를 바텀 게이트 전극의 구조의 경우, 게이트 전극의 테이퍼를 그대로 따라 액티브층이 형성되고, 상기 액티브층은 결정화 과정에서, 결정질끼리 서로 응집하여 게이트 전극 테이퍼 부위에서 단선이 발생하여, 이 점을 방지하기 위한 것임을 설명하였다.
본 발명의 출원인은 이러한 바텀 게이트 구조를 사용한 경우에도 게이트 전극 형상을 변경하여, 액티브층 단선 문제를 해결한 사상을 출원번호 10-2015-0067321호로 출원한 바 있다.
따라서, 본 발명은 바텀 게이트 구조에서 게이트 전극의 측부의 낮은 경사, 예를 들어, 기판 표면과 게이트 전극의 측부가 이루는 각이 50°이하가 되도록 하여, 게이트 전극의 테이퍼에서 결정질 단선을 해결하며, 동시에 제조 과정에서 마스크 수를 줄여 수율 향상 및 공정 단순화를 꾀한 것이다.
도 2는 본 발명의 유기 발광 표시 장치의 일 화소를 나타낸 회로도이며, 도 3은 본 발명의 유기 발광 표시 장치의 일 화소의 개략적인 평면도이고, 도 4는 도 3의 I~I' 선상을 지나는 단면도이다.
본 발명에 의한 유기 발광 표시 장치는, 복수개의 게이트 라인(GL) 및 데이터 라인(DL)이 교차하여 정의되는 화소 영역을 매트릭스 상으로 가지며, 화소 영역에는 도 2에 도시된 바와 같이 스위칭 박막 트랜지스터(ST), 스위칭 박막 트랜지스터(ST)와 연결된 구동 박막 트랜지스터(DT), 및 구동 박막 트랜지스터(DT)에 접속된 유기발광 다이오드(OLED)를 포함한다. 스위칭 박막 트랜지스터(ST)는 게이트 라인(GL)과 데이터 라인(DL)이 교차하는 영역에 형성되어, 화소를 선택하는 기능을 한다. 그리고, 스토리지 캐패시터(Cst)는 구동 박막 트랜지스터(DT)의 게이트 전극(DG)과 유기 발광 다이오드(OLED) 사이에 위치한다.
그리고, 구동 박막 트랜지스터(DT)는 스위칭 박막 트랜지스터(ST)에 의해 선택된 화소의 유기발광 다이오드(OLED)를 구동하는 기능을 한다.
구체적으로 구동 박막 트랜지스터(DT)와 스토리지 캐패시터(Cst)의 구성을 도 3 및 도 4를 통해 살펴본다.
도 3 및 도 4와 같이, 각 화소 영역에 서로 이격한 스토리지 캐패시터 영역(스토리지 영역)과 구동 박막 트랜지스터 영역(DT 영역)을 갖는 기판(100)의 각 화소 영역에, 구동 박막 트랜지스터(DT)는, 상기 스토리지 캐패시터 영역과 구동 박막 트랜지스터 영역을 지나는 구동 게이트 전극(121)과, 상기 구동 박막 트랜지스터 영역에서 상기 구동 게이트 전극(121)의 상부에 대응된 채널(150a)과, 상기 채널(150a) 주변에 상기 구동 게이트 전극(121)과 일부 중첩한 저농도 영역(150b) 및 상기 저농도 영역(150b) 주변의 상기 구동 게이트 전극(121, DG)으로부터 벗어난 영역에 고농도 영역(150c)을 갖고, 상기 고농도 영역(150c)의 일측에서 분기된 분기 패턴(150d)을 통해 상기 스토리지 캐패시터 영역의 상기 구동 게이트 전극(121)과 중첩된 제 1 액티브층(150)과, 상기 제 1 액티브층(150)의 고농도 영역(150c)의 일측과 접속한 구동 드레인 전극(180, DD) 및 상기 제 1 액티브층(150)의 고농도 영역(150c) 타측과 접속하는 구동 소오스 전극(DS)을 포함한 구동 전류 라인(VDL)을 포함한다.
그리고, 스토리지 캐패시터(Cst)는 상기 스토리지 캐패시터의 영역의 상기 구동 게이트 전극(121)과 제 1 액티브층(150)과 중첩 영역에서 정의되며, 이러한 중첩 부위의 제 1 액티브층은 고농도 불순물이 도핑된 고농도 영역(150d)이다.
또한, 상기 구동 드레인 전극(180) 및 상기 구동 전류 라인(VDL)의 일체형의 구동 소오스 전극은 각각 층간 절연막(170), 보조 층간 절연막(160)과 상기 제 1 액티브층(150)의 고농도 영역(150c)의 일부를 관통한 제 1 및 제 2 콘택홀(170a, 170b)을 통해 홀의 측부 및 홀 주위의 제 1 액티브층(150), 그 중에서도 제 1 액티브층(150)의 고농도 영역(150c)의 측면 접속될 수 있다. 이 과정에서, 상기 제 1, 제 2 콘택홀(170a, 170b) 하부의 게이트 절연막(130)의 일부도 과식각되어 제거될 수 있다.
경우에 따라, 상기 제 1, 제 2 콘택홀(170a, 170b)은 층간 절연막(170), 보조 층간 절연막(160)에만 형성되어, 상기 제1 액티브층(150)의 고농도 영역(150c)의 일부를 노출할 수도 있다. 이 경우, 구동 소오스 전극과 구동 드레인 전극(180)은 제 1 액티브층(150)과 표면 접촉하게 된다.
그리고, 상기 제 1 액티브층(150)의 고농도 영역(150c)과 상기 구동 드레인 전극(180)과의 접속된 제 1 콘택홀(170a)은 상기 구동 게이트 전극(121)이 중첩되지 않은 부위에 위치한다.
상기 제 1 액티브층(150)의 저농도 영역(150b)은 구동 게이트 전극(121)과 일부 중첩하는 것으로, 이의 조절이 가능한 이유는, 구동 게이트 전극(121) 형성 후 별도 마스크로 저농도 영역(150b)을 정의하기 때문이다. 또한, 저농도 영역(150b)과 고농도 영역(150c)의 함께 정의하여, 후술되는 제조 방법에서 설명하는 바와 같이, 마스크 소요를 줄일 수 있다.
또한, 상기 구동 드레인 전극(180)은 연장되어 도면에 도시한 바와 같이, 상기 구동 게이트 전극(121)과 중첩될 수 있다. 그러나, 상기 구동 드레인 전극(180)이 구동 게이트 전극(121)과 필수적으로 중첩되어야 할 필요는 없으며, 구동 드레인 전극(180)이 제 1 콘택홀(170a)을 덮는 정도로만 형성하여도 좋다.
만일 구동 드레인 전극(180)이 구동 게이트 전극(121)과 중첩 영역을 가지면 이 사이에도 스토리지 캐패시터가 더 생성되어, 도핑된 고농도 영역의 제 1 액티브층의 분기 패턴(150d)과 구동 게이트 전극(121)간에 생성되는 스토리지 캐패시터 외에, 스토리지 캐패시턴스 값을 보다 향상시킬 수 있다.
상기 스토리지 캐패시터는 일 전극이 구동 게이트 전극(121, DG)으로 스위칭 박막 트랜지스터(ST)의 선택에 의해 구동 게이트 전극(121, DG)으로 들어오는 신호를 인가받으며, 다른 전극은 도핑된 제 1 액티브층의 분기 패턴(150d)이다. 또한, 제 1 액티브층의 분기 패턴(150d)은 스토리지 캐패시터 영역을 충분히 커버하도록 그 면적을 늘려 스토리지 캐패시턴스 값을 늘릴 수 있다.
한편, 상기 게이트 라인(GL)과 데이터 라인(DL) 사이에, 상기 게이트 라인(GL)을 중첩하여 지나며, 상기 데이터 라인(DL)과 구동 게이트 전극(121, DG)과 각각 접속되는 스위칭 박막 트랜지스터(ST)를 더 구비할 수 있으며, 상기 스위칭 박막 트랜지스터(ST)는, 상기 게이트 라인(GL)을 중첩하고, 양단에서 상기 데이터 라인(DL)과 상기 구동 게이트 전극(121, DG)과 중첩하여 접속하는 제 2 액티브층(155)을 포함할 수 있다. 이 경우, 상기 제 1, 제 2 액티브층(150, 155)은 서로 이격하여 동일층에서 함께 정의하는 것이 바람직하다.
그리고, 상기 제 2 액티브층(155)에도 채널 주변에 저농도 영역과, 고농도 영역을 함께 정의할 수 있다.
또한, 상기 제 2 액티브층(155)의 양단에도 각각 층간 절연막(170), 보조 층간 절연막(170) 및 제 2 액티브층(155)의 고농도 영역의 일부를 제거하여, 제 3, 제 4 콘택홀(170c, 170d)을 형성할 수 있다. 이 과정에서, 상기 제 3, 제 4 콘택홀(170c, 170d) 하부의 게이트 절연막(130)의 일부도 과식각되어 제거될 수 있다.
한편, 본 발명의 구동 박막 트랜지스터와 스토리지 캐패시터의 구성까지 완료한 상태를 백플레인 기판이라 하며, 이러한 백플레인 기판은 유기 발광 장치 뿐만 아니라 액정 표시 장치나 그 밖의 표시 장치에서도 이용할 수 있다.
특히, 본 발명의 유기 발광 표시 장치의 스토리지 캐패시터는, 그 일 전극이 도핑된 제 1 액티브층의 분기 패턴(150d)이고, 이의 신호 인가부분인 제 1 콘택홀(170a)의 위치가 구동 게이트 전극(121)가 중첩하지 않게 하여, 제 1 콘택홀(170a)에서, 제 1 액티브층의 분기 패턴(150d)이 구동 게이트 전극(121)과 쇼트되지 않게 한다. 이로써, 스토리지 캐패시터의 다른 전극인 구동 게이트 전극(121)과 유효한 스토리지 캐패시터가 형성될 수 있게 된다. 이 경우, 상기 제 1 액티브층이 구동 박막 트랜지스터의 반도체층의 기능 외에 연장되어, 구동 게이트 전극(121)가 중첩되어 스토리지 전극으로도 이용될 수 있는 것이다.
유기 발광 표시 장치에서는 구동 박막 트랜지스터의 구동 드레인 전극(DD)과 유기 발광 다이오드(OLED)를 연결시키는 것으로, 유기 발광 다이오드(OLED)는 구동 드레인 전극(DD)과 접속되는 제 1 전극(200), 상기 제 1 전극(200) 상의 유기 발광층을 포함한 유기층(220) 및 상기 유기층(220)을 포함한 전면에 형성되는 제 2 전극(230)을 포함한다.
도 4에서 설명하지 않은 층들은 절연막으로, 110은 버퍼층, 130은 게이트 절연막, 160은 보조 층간 절연막, 170은 층간 절연막, 190은 유기 보호막을 나타낸다.
여기서, 기판(100)은 글래스 기판 혹은 플라스틱 기판 중 어느 재료를 사용할 수 있다.
또한, 버퍼층(110)은 기판(100) 상에, 단일층의 실리콘 산화막 혹은 실리콘 질화막으로 형성하거나 이들 재료로 복수층으로 형성할 수 있다.
또한, 보조 층간 절연막(160)은 불순물 도핑 공정에서, 백채널이 손상됨을 방지하는 기능을 한다. 이 때, 보조 층간 절연막(160)의 두께는, 약 1000Å 내외의 두께로 얇게 하여 불순물이 예정된 영역에 도핑될 수 있도록 한다.
또한, 상기 유기 보호막(190)은 유기 발광 다이오드 형성 전 충분히 기판(100)의 표면을 평탄화하여, 화소 영역의 발광부에서 단차를 줄이고자 구비되는 것이다.
또한, 210은 뱅크로, 화소 영역의 발광부를 정의하기 위해 구비된다. 상기 뱅크 내부에 유기층(220)이 증착되며, 상기 뱅크(210)의 일부분이 상대적으로 돌출부를 갖게 높게 하여 형성될 수 있다. 이러한 뱅크(210)에 돌출부를 구비한 이유는, 유기층(220)에 상당한 유기물질을 각 발광 부에 대응하여 개구부를 갖는 별도의 파인 메탈 마스크를 통해 증착하는데, 이 과정에서, 파인 메탈 마스크가 평탄한 뱅크에 대응될 때, 뱅크가 그 높이가 유지되지 않고 무너지는 현상이 있는데, 이를 방지하기 위함이다. 즉, 실제 발광부의 가장자리와 이로부터 일정 폭에 대응하여서는 뱅크(210)는 정상 높이로 형성하고, 그 외곽에 대해서는 뱅크(210)의 돌출부를 구비한다.
이하, 도면을 참조하여, 본 발명의 백플레인 기판 및 유기 발광 표시 장치의 제조 방법에 있어서, 마스크가 소요되는 과정을 살펴본다.
도 5는 본 발명의 유기 발광 표시 장치의 제조 공정을 나타낸 순서도이며, 도 6a 내지 도 6h는 본 발명의 유기 발광 표시 장치의 제조 방법을 나타낸 공정 단면도이다.
본 발명의 유기 발광 표시 장치의 제조 방법은, 먼저, 도 6a와 같이, 복수개의 화소 영역을 매트릭스 상으로 가지며, 각 화소 영역에 서로 이격한 스토리지 캐패시터 영역(스토리지 영역)과 구동 박막 트랜지스터 영역(DT 영역)을 갖는 기판(100)을 준비한다.
이어, 상기 기판(100) 상에 버퍼층(110)을 형성한다. 상기 버퍼층(110)은 생략될 수도 있다.
이어, 도 5와 같이, 제 1 마스크를 이용하여, 상기 기판의 스토리지 캐패시터 영역과 구동 박막 트랜지스터 영역을 지나는 구동 게이트 전극(121)을 형성한다 (200S).
이어, 상기 구동 게이트 전극(121)을 포함한 상기 버퍼층(110) 상에 게이트 절연막(130) 및 비정질 실리콘층을 형성한다. 이어, 상기 비정질 실리콘을 결정화하고, 제 2 마스크를 이용하여 패터닝하여 상기 구동 게이트 전극 상부에, 상기 구동 박막 트랜지스터 영역과 스토리지 영역에 분기되어 구동 게이트 전극(121)과 중첩하는 제 1 액티브층(150)을 형성한다(210S).
이어, 도 6b와 같이, 상기 제 1 액티브층(150)을 포함한 게이트 절연막(130) 상에 보조 층간 절연막(160)을 형성한다. 여기서, 상기 제 2 마스크를 이용하여 제 1 액티브층을 형성한 후, 보조 층간 절연막(160)을 더 구비하는 이유는, 불순물 도핑 공정에서의 백채널(back-channel)의 손상을 방지하여, 백 채널 보호를 위함이다. 즉, 불순물 도핑 영역을 정의하는 공정 전 보조 층간 절연막(160)을 적용하여, 박막 트랜지스터의 신뢰성을 향상할 수 있다.
이어, 상기 구동 박막 트랜지스터 영역의 상기 구동 게이트 전극(121)에 대응하여 차광부와, 상기 차광부 주변에 상기 구동 게이트 전극(121)의 주변에 대응되는 반투과부와, 나머지 영역에 투과부를 갖는 제 3 마스크를 이용하여, 도 6c와 같이, 상기 보조 층간 절연막(160) 상에 감광막의 노광 및 현상 공정을 적용하여 감광막(310)을 형성한다. 이 경우, 상기 감광막(310)의 형성은, 상기 제 1 액티브층(150)을 포함한 보조 층간 절연막(160) 상에 감광막을 도포하는 단계와, 상기 제 3 마스크를 이용하여 상기 감광막을 노광 및 현상하여, 상기 차광부에 대응된 위치에 제 1 두께를 갖고, 상기 반투과부에 대응된 위치에 제 1 두께보다 낮은 제 2 두께를 갖는 감광막(310)을 형성하는 단계로 이루어진다.
그리고, 도 6c와 같이, 상기 감광막(310)에 의해 노출된 상기 제 1 액티브층(150)의 영역에 고농도 불순물을 도핑하여, 고농도 영역(150c)을 정의한다. 여기서, 제 1 액티브층(150)의 분기 패턴(150d)에도 고농도 불순물이 함께 도핑된다 (220S).
이어, 도 6d와 같이, 상기 감광막(310)의 상기 제 2 두께를 제거하도록 애슁(ashing)하여, 상기 제 3 마스크에서 차광부에 대응된 영역에만 감광막 패턴(310a)을 남긴다.
이어, 도 6d와 같이, 상기 감광막 패턴(310a)에 의해 노출된 영역에 저농도 불순물을 도핑하여, 상기 구동 게이트 전극(121)과 일부 중첩되며, 상기 고농도 영역(150c))과 인접한 저농도 영역(150b)을 정의한다.
스토리지 캐패시터의 전극으로 이용되는 액티브층의 도핑 영역과, 박막 트랜지스터의 채널 주변에 정의되는 저농도 영역 및 고농도 영역의 정의로 하나의 마스크로 진행하여 공정을 단순화하는 이점이 있다. 이 경우, 불순물 도핑에 하프톤 마스크 혹은 회절 노광 마스크를 사용하고, 상기 하프톤 마스크 혹은 회절 노광 마스크를 이용하여 형성된 감광막 패턴이 서로 다른 두께를 갖도록 하고, 일차 고농도 영역 정의 후 감광막 패턴에 애슁(ashing)을 진행하여 저농도 영역을 정의하는 것으로, 상기 하프톤 마스크 또는 회절 노광 마스크에 구비된 반투과부에 형상에 따라 저농도 영역의 길이 조절이 용이하다.
여기서, 제 1 액티브층(150)의 채널(150a)의 정의가 구동 게이트 전극(121)의 형성과 별개로 제 1 액티브층(150) 형성 이후에 이루어지는 것으로, 구동 게이트 전극(121)의 형상으로부터 자유롭게 채널(150a) 영역 및 저농도 영역(150b) 형성이 가능하여, 박막 트랜지스터의 구조 설계가 용이하다.
이어, 도 6e와 같이, 상기 층간 절연막(170), 보조 층간 절연막(160), 제 1 액티브층(150) 및 게이트 절연막(130)의 일부 두께를 선택적으로 제거하여, 상기 제 1 액티브층(150)의 서로 이격된 고농도 영역에 각각 제 1 콘택홀(드레인 콘택홀)(170a) 및 제2 콘택홀(소오스 콘택홀)(170b)을 형성한다.
이어, 상기 제 1, 제 2 콘택홀(170a, 170b)을 채우는 금속을 증착 후, 제 5 마스크를 이용하여 패터닝하여, 상기 제 1 액티브층(150)과 접속된 구동 소오스 전극(DS) 및 구동 드레인 전극(180b)을 형성한다 (240S).
한편, 상술한 제조 방법은 도시된 구동 박막 트랜지스터와 스토리지 캐패시터를 위주로 설명하였지만, 동일 공정에서 스위칭 박막 트랜지스터도 함께 형성된다.
또한, 상기 구동 게이트 전극(121)과 동일 공정에서, 게이트 라인(GL)이 일 방향으로 길게 형성되고, 상기 구동 소오스 전극(170a)과 일체형으로, 상기 게이트 라인(GL)에 교차하는 방향으로 구동 전류 라인(VDL)이 형성되고, 상기 구동 전류 라인(VDL)과 동일 공정에서, 구동 전류 라인(VDL)과 평행하며, 상기 스위칭 박막 트랜지스터의 소오스 전극과 일체형으로 데이터 라인(DL)이 형성될 수 있다.
또한, 이상에서 구동 박막 트랜지스터와 스위칭 박막 트랜지스터, 스토리지 캐패시터의 형성까지 백플레인 기판의 제조 방법으로 이용할 수 있다.
본 발명의 유기 발광 표시는 하부 차광 금속을 생략하여도 바텀 게이트 구조를 적용하여, 구동 게이트 전극(121)을 먼저 형성하고, 제 1 액티브층(150)을 후에 형성하여, 상기 구동 게이트 전극(121)이 하부의 외부광에 제 1 액티브층(150)에 영향을 주는 것을 방지할 수 있어, 종래 구조 대비 동일 기능을 유지한 채 마스크 사용을 2회 이상 줄일 수 있다.
또한, 구동 게이트 전극(121)과 이와 중첩되는 도핑된 제 1 액티브층(150)의 분기 패턴(150d)에 의해 스토리지 캐패시터를 정의하여, 스토리지 캐패시터 형성에, 별도 마스크 추가가 요구되지 않는다. 즉, 종래 방식에서, 스토리지 캐패시터 영역에 별도의 도핑 영역을 정의하는 과정 또는 별도의 보조 게이트 전극을 형성하는 과정에서 요구되는 마스크 추가 사용을 방지하여, 공정을 단순화할 수 있다.
이어, 도 6f와 같이, 상기 구동 소오스 전극(DS) 및 구동 드레인 전극(180)을 포함한 층간 절연막(180) 상에, 유기 보호막(190)을 도포한 후, 이를 선택적으로 제거하여 제 6 마스크를 이용하여 상기 구동 드레인 전극(180)의 일부를 노출시키는 보호막 콘택홀(190a)을 형성한다(250S).
이어, 제 7 마스크를 이용하여, 상기 구동 드레인 전극(180)과 접속되는 제 1 전극(200)을 형성한다(260S).
이어, 도 6g와 같이, 상기 제 1 전극(200) 상에, 제 8 마스크를 이용하여, 상기 화소 영역의 발광부를 제외하여 뱅크(210)를 형성한다(270S). 상기 제 8 마스크는, 상기 발광부를 제외한 영역은 제 1 영역과 제 2 영역으로 구분되어, 상기 제 1 영역은 차광부, 상기 제 2 영역은 반투과부이며, 상기 발광부에 대응된 영역은 투과부일 수 있다.
이에 따라 상기 제 8 마스크를 이용하여 형성된 뱅크(210)는, 상기 제 1 영역에 대응하여 돌출부(210b)와 상기 제 2 영역에 대응하여 상기 돌출부보다 낮은 두께의 평탄한 뱅크부(210a)를 가질 수 있다.
이어, 도 6h와 같이, 상기 뱅크(210)를 포함한 제 1 전극(200) 상에 차례로 유기 발광층을 포함한 유기층(220) 및 제 2 전극(230)을 형상한다.
여기서, 유기 발광층을 포함한 유기층(220)은 개구부를 갖는 파인 메탈 마스크를 이용하여 제 1 전극(200) 상에 증기 기상 증착 방식으로 증착할 수 있다. 경우에 따라, 유기층(220)은 영역을 구분하지 않고, 전 영역에 걸쳐 형성하고, 별도의 컬러 필터를 더 형성하여, 화소별 색상을 구분할 수도 있다. 이 경우, 뱅크 형성 공정은 생략될 수도 있다.
공정 단면도에서 제 1 내지 제 8 마스크는 도면 상에 도시하지는 않았고, 각 마스크 공정 후에 남아있는 패턴이 보이도록 도시하였다.
상기 유기층(220) 형성에 파인 메탈 마스크가 이용될 때, 상기 파인 메탈 마스크는, 노광 공정에 이용되는 마스크와 달리, 접촉 혹은 근접촉 방식으로 개구부 내부에 유기 물질을 증착하는 것으로, 상술한 제 1 내지 제 8 마스크와 같은 노광 및 현상 과정에서 요구되는 감광막을 이용하지 않는 것으로, 수율에 직접적인 영향을 받는 것은 아니다.
한편, 본 발명의 다른 실시예에 따른 유기 발광 표시 장치에 대해 설명한다.
도 7은 본 발명의 다른 실시예에 따른 유기 발광 표시 장치를 나타낸 단면도이다.
도 7과 다른 실시예에 따른 유기 발광 표시 장치는, 앞의 실시예와 비교하여, 보조 층간 절연막을 생략한 것이다.
보조 층간 절연막 생략시 불순물 도핑 공정이 제 1 액티브층(150) 형성 후 바로 이루어지는 것으로 앞서 설명한 실시예의 도 6a의 제 1 액티브층(150) 정의 후 바로 불순물 주입 공정이 이루어진다. 앞의 실시예와 동일한 구성에 대해서는 동일 부호로 나타내며, 설명은 생략한다.
도 8a 및 도 8b는 본 발명의 다른 실시예에 따른 백플레인 기판의 제조 방법 중 불순물 도핑 공정을 나타낸 공정 단면도이다.
즉, 도 8a와 같이, 제 1 액티브층(150)을 포함한 게이트 절연막(130) 상에 불순물 주입 공정을 진행한다.
상기 구동 박막 트랜지스터 영역의 상기 구동 게이트 전극(121)에 대응하여 차광부와, 상기 차광부 주변에 상기 구동 게이트 전극(121)의 주변에 대응되는 반투과부와, 나머지 영역에 투과부를 갖는 제 3 마스크를 이용하여, 도 8a와 같이, 상기 게이트 절연막(130) 상에 감광막의 노광 및 현상 공정을 적용하여 감광막(310)을 형성한다. 이 경우, 상기 감광막(310)의 형성은, 상기 제 1 액티브층(150)을 포함한 게이트 절연막(130) 상에 감광막을 도포하는 단계와, 상기 제 3 마스크를 이용하여 상기 감광막을 노광 및 현상하여, 상기 차광부에 대응된 위치에 제 1 두께를 갖고, 상기 반투과부에 대응된 위치에 제 1 두께보다 낮은 제 2 두께를 갖는 감광막(310)을 형성하는 단계로 이루어진다.
그리고, 상기 감광막(310)에 의해 노출된 상기 제 1 액티브층(150)의 영역에 고농도 불순물을 도핑하여, 고농도 영역(150c)을 정의한다. 여기서, 제 1 액티브층(150)의 분기 패턴(150d)에도 고농도 불순물이 함께 도핑된다 (220S).
이어, 도 8b와 같이, 상기 감광막(310)의 상기 제 2 두께를 제거하도록 애슁(ashing)하여, 상기 제 3 마스크에서 차광부에 대응된 영역에만 감광막 패턴(310a)을 남긴다.
이어, 상기 감광막 패턴(310a)에 의해 노출된 영역에 저농도 불순물을 도핑하여, 상기 구동 게이트 전극(121)과 일부 중첩되며, 상기 고농도 영역(150c))과 인접한 저농도 영역(150b)을 정의한다.
스토리지 캐패시터의 전극으로 이용되는 제 1 액티브층의 도핑 영역과, 박막 트랜지스터의 채널 주변에 정의되는 저농도 영역 및 고농도 영역의 정의로 하나의 마스크로 진행하여 공정을 단순화하는 이점이 있다.
상기 불순물 도핑 공정 이후에는, 본 발명의 다른 실시예에 따른 유기 발광 표시 장치의 제조 방법도 도 6e 내지 도 6h와 동일한 공정을 적용을 적용한다.
본 발명의 다른 실시예에 따른 유기 발광 표시 장치에 있어서, 보조 층간 절연막의 생략은, 불순물 주입시 예정되지 않은 영역에 확산없이 도핑 영역 조절이 용이할 때 이용할 수 있다.
한편, 이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
100: 기판 110: 버퍼층
GL: 게이트 라인 121: 구동 게이트 전극
130: 게이트 절연막 DL: 데이터 라인
160: 보조 층간 절연막 VDL: 구동 전류 라인
150: 제 1 액티브층 155: 제 2 액티브층
170: 층간 절연막 190: 보호막
170a~170d: 콘택홀 ST: 스위칭 트랜지스터
SG: 스위칭 게이트 전극 SS: 스위칭 소오스 전극
SD: 스위칭 드레인 전극 DT: 구동 트랜지스터
DG: 구동 게이트 전극 DS: 구동 소오스 전극
DD: 구동 드레인 전극 200: 제 1 전극
210: 뱅크 220: 유기층
230: 제 2 전극 190a: 보호막 콘택홀
GL: 게이트 라인 121: 구동 게이트 전극
130: 게이트 절연막 DL: 데이터 라인
160: 보조 층간 절연막 VDL: 구동 전류 라인
150: 제 1 액티브층 155: 제 2 액티브층
170: 층간 절연막 190: 보호막
170a~170d: 콘택홀 ST: 스위칭 트랜지스터
SG: 스위칭 게이트 전극 SS: 스위칭 소오스 전극
SD: 스위칭 드레인 전극 DT: 구동 트랜지스터
DG: 구동 게이트 전극 DS: 구동 소오스 전극
DD: 구동 드레인 전극 200: 제 1 전극
210: 뱅크 220: 유기층
230: 제 2 전극 190a: 보호막 콘택홀
Claims (23)
- 복수개의 화소 영역을 매트릭스 상으로 갖고, 각 화소 영역에 서로 이격한 스토리지 캐패시터 영역과 구동 박막 트랜지스터 영역을 갖는 기판;
상기 기판 상에 서로 교차하여 상기 복수개의 화소 영역을 구분하는 게이트 라인 및 데이터 라인;
상기 기판 상의 상기 구동 박막 트랜지스터 영역에, 구동 게이트 전극과, 게이트 절연막을 사이에 두고 상기 구동 게이트 전극의 상부에 대응된 채널과 상기 채널 주변에 상기 구동 게이트 전극과 일부 중첩한 저농도 영역 및 상기 저농도 영역 주변의 상기 구동 게이트 전극으로부터 벗어난 영역에 고농도 영역을 갖는 제 1 액티브층과, 상기 제 1 액티브층의 고농도 영역의 일측과 접속한 구동 드레인 전극 및 상기 제 1 액티브층의 고농도 영역 타측과 접속하는 구동 소오스 전극을 포함한 구동 박막 트랜지스터;
상기 스토리지 캐패시터 영역에, 상기 제 1 액티브층의 고농도 영역의 일측에서 연장하여 분기된 분기 패턴과, 상기 구동 게이트 전극의 연장부가 중첩하여 정의되는 스토리지 캐패시터; 및
상기 구동 소오스 전극을 포함한 구동 전류 라인을 포함한 백플레인 기판. - 제 1항에 있어서,
상기 스토리지 캐패시터의 영역에서 상기 구동 게이트 전극의 상기 연장부와 중첩되는 상기 제 1 액티브층의 상기 분기 패턴은 고농도 영역인 백플레인 기판. - 제 1항에 있어서,
상기 구동 드레인 전극 및 구동 소오스 전극은 각각 상기 제 1 액티브층의 고농도 영역의 일부를 관통한 콘택홀을 통해 상기 콘택홀의 측부 및 상기 콘택홀 주위의 제 1 액티브층과 접속되며,
상기 제1 액티브층을 관통한 상기 콘택홀은 상기 게이트 절연막의 일부 두께를 제거하여 형성된 백플레인 기판. - 제 1항에 있어서,
상기 제 1 액티브층과 상기 구동 드레인 전극과의 접속부는 상기 구동 게이트 전극이 중첩되지 않은 부위에 위치하며,
상기 구동 드레인 전극은 연장되어 상기 구동 게이트 전극과 중첩되는 백플레인 기판. - 제 1항에 있어서,
상기 게이트 라인과 데이터 라인 사이에, 상기 게이트 라인을 중첩하여 지나며, 상기 데이터 라인과 구동 게이트 전극과 각각 접속되는 스위칭 박막 트랜지스터를 더 구비한 백플레인 기판. - 제 5항에 있어서,
상기 스위칭 박막 트랜지스터는, 상기 게이트 라인을 중첩하고, 양단에서 상기 데이터 라인과 상기 구동 게이트 전극과 접속한 제 2 액티브층을 포함한 백플레인 기판. - 제 6항에 있어서,
상기 제 1, 제 2 액티브층은 동일층에 위치한 백플레인 기판. - 복수개의 화소 영역을 매트릭스 상으로 가지며, 각 화소 영역에 서로 이격한 스토리지 캐패시터 영역과 구동 박막 트랜지스터 영역을 갖는 기판을 준비하는 단계;
제 1 마스크를 이용하여, 상기 기판의 스토리지 캐패시터 영역과 구동 박막 트랜지스터 영역을 지나는 구동 게이트 전극을 형성하는 단계;
상기 구동 게이트 전극을 포함한 상기 기판 상에 게이트 절연막 및 비정질 실리콘층을 형성하는 단계;
상기 비정질 실리콘을 결정화하고, 제 2 마스크를 이용하여 패터닝하여 상기 구동 게이트 전극 상부에, 상기 구동 박막 트랜지스터 영역에 제 1 액티브층과 상기 제 1 액티브층과 일체형이며 상기 스토리지 캐패시터 영역으로 분기되어 구동 게이트 전극과 중첩하는 분기 패턴을 형성하는 단계;
상기 구동 박막 트랜지스터 영역의 상기 구동 게이트 전극에 대응하여 차광부와, 상기 차광부 주변에 상기 구동 게이트 전극의 주변에 대응되는 반투과부와, 나머지 영역에 투과부를 갖는 제 3 마스크를 이용하여, 불순물을 도핑하여, 상기 제 1 액티브층에 상기 반투과부에 대응되어 저농도 영역과, 투과부에 대응된 상기 제 1 액티브층 및 상기 분기 패턴에 고농도 영역을 정의하는 단계;
상기 제 1 액티브층을 포함한 상기 게이트 절연막 상에 층간 절연막을 형성하고, 제 4 마스크를 이용하여, 상기 층간 절연막을 선택적으로 제거하여, 상기 제 1 액티브층의 서로 이격된 고농도 영역에 각각 소오스 콘택홀 및 드레인 콘택홀을 형성하는 단계; 및
상기 소오스 콘택홀 및 드레인 콘택홀을 채우며 상기 층간 절연막 상에 금속을 증착 후, 제 5 마스크를 이용하여 패터닝하여, 상기 제 1 액티브층과 접속된 구동 소오스 전극 및 구동 드레인 전극을 형성하는 단계를 포함한 백플레인 기판의 제조 방법. - 제 8항에 있어서,
상기 제 3 마스크를 이용한 저농도 영역과 고농도 영역의 정의하는 단계는,
상기 제 1 액티브층 및 상기 분기 패턴을 포함한 게이트 절연막 상에 감광막을 도포하는 단계;
상기 제 3 마스크를 이용하여 상기 감광막을 노광 및 현상하여, 상기 차광부에 대응된 위치에 제 1 두께를 갖고, 상기 반투과부에 대응된 위치에 제 1 두께보다 낮은 제 2 두께를 갖는 제 1 감광막 패턴을 형성하는 단계;
상기 제 1 감광막 패턴에 의해 노출된 상기 제 1 액티브층 및 상기 분기 패턴의 영역에 고농도 불순물을 도핑하는 단계;
상기 제 2 두께를 제거하도록 상기 제 1 감광막 패턴을 애슁하여, 상기 차광부에 대응된 영역에만 제 2 감광막 패턴을 남기는 단계; 및
상기 제 2 감광막 패턴에 의해 노출된 영역에 저농도 불순물을 도핑하여, 상기 게이트 전극과 일부 중첩되며, 상기 고농도 영역과 인접한 저농도 영역을 정의하는 단계를 포함하는 백플레인 기판의 제조 방법. - 제 8항에 있어서,
상기 제 1 액티브층을 형성한 후, 제 3 마스크를 이용한 저농도 영역과 고농도 영역 정의 전 상기 제 1 액티브층을 포함한 게이트 절연막 상에 보조 층간 절연막을 형성하는 단계를 더 구비한 백플레인 기판의 제조 방법. - 제 8항에 있어서,
상기 제 4 마스크를 이용하여 상기 층간 절연막을 선택적으로 제거하여 소오스 콘택홀 및 드레인 콘택홀을 형성하는 단계에서,
각각 소오스 콘택홀 및 드레인 콘택홀의 하부의 상기 제 1 액티브층의 고농도 영역을 함께 제거하고, 상기 게이트 절연막의 일부 두께를 제거하는 백플레인 기판의 제조 방법. - 복수개의 화소 영역을 매트릭스 상으로 갖고, 각 화소 영역에 서로 이격한 스토리지 캐패시터 영역과 구동 박막 트랜지스터 영역을 갖는 기판;
상기 기판 상에 서로 교차하여 화소 영역을 구분하는 게이트 라인 및 데이터 라인;
상기 구동 박막 트랜지스터 영역에 구동 게이트 전극과, 게이트 절연막을 사이에 두고 상기 구동 게이트 전극 상부에 대응된 채널과, 상기 채널 주변에 상기 구동 게이트 전극과 일부 중첩한 저농도 영역 및 상기 저농도 영역 주변의 상기 구동 게이트 전극으로부터 벗어난 영역에 고농도 영역을 갖는 제 1 액티브층과, 상기 제 1 액티브층의 고농도 영역의 일측과 접속한 구동 드레인 전극 및 상기 제 1 액티브층의 고농도 영역 타측과 접속하는 구동 소오스 전극을 포함한 구동 박막 트랜지스터;
상기 스토리지 캐패시터 영역에 상기 제 1 액티브층의 고농도 영역의 일측에서 연장하여 분기된 분기 패턴과, 상기 구동 게이트 전극의 연장부가 중첩하여 정의되는 스토리지 캐패시터; 및
상기 구동 드레인 전극과 접속된 제 1 전극과, 상기 제 1 전극 상의 유기 발광층 및 상기 유기 발광층 상의 제 2 전극을 포함한 유기 발광 다이오드를 포함한 유기 발광 표시 장치. - 제 12항에 있어서,
상기 구동 드레인 전극 및 구동 소오스 전극은 각각 상기 제 1 액티브층의 고농도 영역의 일부를 관통한 콘택홀을 통해 상기 콘택홀의 측부 및 상기 콘택홀 주위의 상기 제 1 액티브층과 접속되며,
상기 제1 액티브층을 관통한 상기 콘택홀은 상기 게이트 절연막의 일부 두께를 제거하여 형성된 유기 발광 표시 장치. - 제 12항에 있어서,
상기 제 1 액티브층과 상기 구동 드레인 전극과의 접속부는 상기 구동 게이트 전극이 중첩되지 않은 부위에 위치하며,
상기 구동 드레인 전극은 연장되어 상기 구동 게이트 전극과 중첩되는 유기 발광 표시 장치. - 제 12항에 있어서,
상기 제 1 전극 상에, 각 화소 영역의 발광부를 노출시킨 뱅크를 더 구비한 유기 발광 표시 장치. - 제 12항에 있어서,
상기 구동 소오스 전극과 일체형이며 상기 데이터 라인에 평행한 구동 전류 라인을 포함한 유기 발광 표시 장치. - 제 15항에 있어서,
상기 뱅크는 일부분에 두께가 두꺼운 돌출부를 구비한 유기 발광 표시 장치. - 제 12항에 있어서,
제 1 액티브층의 고농도 영역의 일측과 상기 구동 드레인 전극의 접속부는 상기 구동 게이트 전극과 중첩하지 않게 위치하며,
상기 제 1 액티브층의 고농도 영역의 일측에서 연장하여 분기된 패턴은 상기 제 1 액티브층의 일측과 상기 구동 드레인 전극과의 접속부에서 연장되어, 상기 구동 게이트 전극으로 꺽여지는 유기 발광 표시 장치. - 제 12항에 있어서,
상기 게이트 라인과 데이터 라인 사이에, 상기 게이트 라인을 중첩하여 지나며, 상기 데이터 라인과 구동 게이트 전극과 각각 접속되는 스위칭 박막 트랜지스터를 더 구비한 유기 발광 표시 장치. - 복수개의 화소 영역을 매트릭스 상으로 가지며, 각 화소 영역에 서로 이격한 스토리지 캐패시터 영역과 구동 박막 트랜지스터 영역을 갖는 기판을 준비하는 단계;
제 1 마스크를 이용하여, 상기 기판의 스토리지 캐패시터 영역과 구동 박막 트랜지스터 영역을 지나는 구동 게이트 전극을 형성하는 단계;
상기 구동 게이트 전극을 포함한 상기 기판 상에 게이트 절연막 및 비정질 실리콘층을 형성하는 단계;
상기 비정질 실리콘을 결정화하고, 제 2 마스크를 이용하여 패터닝하여 상기 구동 게이트 전극 상부에, 상기 구동 박막 트랜지스터 영역에 제 1 액티브층과, 상기 제 1 액티브층과 일체형으로 상기 제 1 액티브층의 일측에서 상기 스토리지 캐패시터 영역의 상기 구동 게이트 전극과 중첩하는 분기 패턴을 형성하는 단계;
상기 구동 박막 트랜지스터 영역의 상기 구동 게이트 전극에 대응하여 차광부와, 상기 차광부 주변에 상기 구동 게이트 전극의 주변에 대응되는 반투과부와, 나머지 영역에 투과부를 갖는 제 3 마스크를 이용하여, 불순물을 도핑하여, 제 1 액티브층에 상기 반투과부에 대응되어 저농도 영역과, 상기 투과부에 대응된 제 1 액티브층 및 상기 분기 패턴에 고농도 영역을 정의하는 단계;
상기 제 1 액티브층을 포함한 상기 게이트 절연막 상에 층간 절연막을 형성하고, 제 4 마스크를 이용하여, 상기 층간 절연막을 선택적으로 제거하여, 상기 제 1 액티브층의 서로 이격된 고농도 영역에 각각 소오스 콘택홀 및 드레인 콘택홀을 형성하는 단계;
상기 소오스 콘택홀 및 드레인 콘택홀을 채우며 상기 층간 절연막 상에 금속을 증착 후, 제 5 마스크를 이용하여 패터닝하여, 상기 제 1 액티브층과 접속된 구동 소오스 전극 및 구동 드레인 전극을 형성하는 단계;
상기 구동 소오스 전극 및 구동 드레인 전극을 포함한 층간 절연막 상에, 보호막을 도포한 후, 제 6 마스크를 이용하여 상기 구동 드레인 전극의 일부를 노출시키는 단계;
제 7 마스크를 이용하여, 상기 구동 드레인 전극과 접속되는 제 1 전극을 형성하는 단계;
상기 제 1 전극 상에, 제 8 마스크를 이용하여, 상기 화소 영역의 발광부를 제외하여 뱅크를 형성하는 단계; 및
상기 뱅크를 포함한 제 1 전극 상에 차례로 유기 발광층 및 제 2 전극을 형성하는 단계를 포함한 유기 발광 표시 장치의 제조 방법. - 제 20항에 있어서,
상기 제 8 마스크는, 상기 발광부를 제외한 영역은 제 1 영역과 제 2 영역으로 구분되어, 상기 제 1 영역은 차광부, 상기 제 2 영역은 반투과부이며,
상기 발광부에 대응된 영역은 투과부인 유기 발광 표시 장치의 제조 방법. - 제 21항에 있어서,
상기 제 8 마스크를 이용하여 형성된 뱅크는,
상기 제 1 영역에 대응하여 돌출부와 상기 제 2 영역에 대응하여 상기 돌출부보다 낮은 두께를 갖는 유기 발광 표시 장치의 제조 방법. - 제 20항에 있어서,
상기 제 4 마스크를 이용하여 상기 층간 절연막을 선택적으로 제거하여 소오스 콘택홀 및 드레인 콘택홀을 형성하는 단계에서,
각각 소오스 콘택홀 및 드레인 콘택홀의 하부의 상기 제 1 액티브층의 고농도 영역을 함께 제거하고, 상기 게이트 절연막의 일부 두께를 제거하는 유기 발광 표시 장치의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020150074988A KR102398548B1 (ko) | 2015-05-28 | 2015-05-28 | 백플레인 기판, 이의 제조 방법 및 백플레인 기판을 적용한 유기 발광 표시 장치 및 이의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020150074988A KR102398548B1 (ko) | 2015-05-28 | 2015-05-28 | 백플레인 기판, 이의 제조 방법 및 백플레인 기판을 적용한 유기 발광 표시 장치 및 이의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20160139679A KR20160139679A (ko) | 2016-12-07 |
| KR102398548B1 true KR102398548B1 (ko) | 2022-05-17 |
Family
ID=57573145
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020150074988A KR102398548B1 (ko) | 2015-05-28 | 2015-05-28 | 백플레인 기판, 이의 제조 방법 및 백플레인 기판을 적용한 유기 발광 표시 장치 및 이의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102398548B1 (ko) |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6281552B1 (en) * | 1999-03-23 | 2001-08-28 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistors having ldd regions |
| KR20080015619A (ko) * | 2006-08-16 | 2008-02-20 | 삼성전자주식회사 | 마스크 및 이를 이용한 박막 트랜지스터 표시판의 제조방법 |
| KR101108177B1 (ko) * | 2010-07-07 | 2012-01-31 | 삼성모바일디스플레이주식회사 | 박막 트랜지스터의 ｌｄｄ 형성방법, 이를 이용한 박막 트랜지스터 및 유기 전계 발광 장치의 제조 방법 |
| KR101768489B1 (ko) * | 2011-07-04 | 2017-08-17 | 엘지디스플레이 주식회사 | 유기 발광 표시 장치 및 이의 제조 방법 |
| KR102227474B1 (ko) * | 2013-11-05 | 2021-03-15 | 삼성디스플레이 주식회사 | 박막트랜지스터 어레이 기판, 유기발광표시장치 및 박막트랜지스터 어레이 기판의 제조 방법 |
| KR102177587B1 (ko) * | 2013-11-18 | 2020-11-11 | 엘지디스플레이 주식회사 | 유기전계 발광소자 및 이의 제조 방법 |
-
2015
- 2015-05-28 KR KR1020150074988A patent/KR102398548B1/ko active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| KR20160139679A (ko) | 2016-12-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10403705B2 (en) | Organic light emitting display device and method for manufacturing the same | |
| JP4420462B2 (ja) | 液晶表示装置及びその製造方法 | |
| JP5080239B2 (ja) | 液晶表示装置用アレイ基板及びその製造方法 | |
| KR100584715B1 (ko) | 구동회로 일체형 액정표시장치용 어레이 기판의 제조 방법 | |
| US10978529B2 (en) | Active matrix substrate and method for manufacturing the same | |
| US7666697B2 (en) | Thin film transistor substrate and method of manufacturing the same | |
| EP2728619B1 (en) | Array substrate, display device manufacturing method | |
| KR101569766B1 (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| US9299763B2 (en) | Thin film transistor array substrate and method of manufacturing the same | |
| JP2008122968A (ja) | 薄膜トランジスタ液晶ディスプレイ画素構造及びその製造方法 | |
| JP5384088B2 (ja) | 表示装置 | |
| US9857648B2 (en) | Liquid crystal display device and method for manufacturing the same | |
| WO2018180723A1 (ja) | アクティブマトリクス基板およびその製造方法 | |
| US10978495B2 (en) | Array substrate and method of manufacturing the same, and display device | |
| KR20060118063A (ko) | 액정표시장치용 어레이 기판 및 그 제조 방법 | |
| KR20150066058A (ko) | 표시장치 및 그 제조방법 | |
| KR20110072042A (ko) | 액정 표시 장치 및 이의 제조 방법 | |
| KR102398548B1 (ko) | 백플레인 기판, 이의 제조 방법 및 백플레인 기판을 적용한 유기 발광 표시 장치 및 이의 제조 방법 | |
| KR102410396B1 (ko) | 수평 전계형 액정 표시장치 및 그 제조방법 | |
| KR102430574B1 (ko) | 유기 발광 표시 장치 및 이의 제조 방법 | |
| KR20060104219A (ko) | 액정표시장치용 어레이 기판 및 그 제조 방법 | |
| KR101277220B1 (ko) | 박막트랜지스터 기판과 이의 제조방법 | |
| KR20110078789A (ko) | 액정 표시 장치 및 이의 제조 방법 | |
| KR101136410B1 (ko) | 액정표시장치용 어레이 기판 및 그 제조 방법 | |
| KR20060104220A (ko) | 액정표시장치용 어레이 기판 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |