KR102380783B1 - 공정 스케줄링 장치 및 방법 - Google Patents

공정 스케줄링 장치 및 방법 Download PDF

Info

Publication number
KR102380783B1
KR102380783B1 KR1020190151013A KR20190151013A KR102380783B1 KR 102380783 B1 KR102380783 B1 KR 102380783B1 KR 1020190151013 A KR1020190151013 A KR 1020190151013A KR 20190151013 A KR20190151013 A KR 20190151013A KR 102380783 B1 KR102380783 B1 KR 102380783B1
Authority
KR
South Korea
Prior art keywords
information
scheduler
facility
scheduling
unit
Prior art date
Application number
KR1020190151013A
Other languages
English (en)
Other versions
KR20210062849A (ko
Inventor
이형석
배성한
Original Assignee
세메스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세메스 주식회사 filed Critical 세메스 주식회사
Priority to KR1020190151013A priority Critical patent/KR102380783B1/ko
Publication of KR20210062849A publication Critical patent/KR20210062849A/ko
Priority to KR1020220037622A priority patent/KR102465542B1/ko
Application granted granted Critical
Publication of KR102380783B1 publication Critical patent/KR102380783B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/418—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM]
    • G05B19/41865—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM] characterised by job scheduling, process planning, material flow
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/418—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM]
    • G05B19/4189—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM] characterised by the transport system
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/20—Pc systems
    • G05B2219/26—Pc applications
    • G05B2219/2609—Process control
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Automation & Control Theory (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Factory Administration (AREA)
  • Management, Administration, Business Operations System, And Electronic Commerce (AREA)

Abstract

공정 스케줄링 장치 및 방법이 제공된다. 공정 스케줄링 장치는 프로세서, 및 상기 프로세서에 의하여 실행되는 복수의 인스트럭션을 저장하는 메모리를 포함하되, 상기 복수의 인스트럭션은, 서로 다른 복수의 반도체 공정 설비에 대하여 공통적으로 적용되는 설비 공통 정보를 이용하여 스케줄러를 생성하는 인스트럭션과, 상기 복수의 반도체 공정 설비 중 선택된 반도체 공정 설비에 포함된 복수의 유닛 중 작업을 수행할 유닛을 결정하는 인스트럭션, 및 상기 결정된 유닛에 작업을 지시하는 인스트럭션을 포함한다.

Description

공정 스케줄링 장치 및 방법{Apparatus and method for scheduling process}
본 발명은 반도체 설비의 처리 공정을 스케줄링하는 공정 스케줄링 장치 및 방법에 관한 것이다.
반도체 장치 또는 디스플레이 장치를 제조할 때에는, 사진, 식각, 애싱, 이온주입, 박막증착, 세정 등 다양한 공정이 실시된다. 여기서, 사진공정은 도포, 노광, 그리고 현상 공정을 포함한다. 기판 상에 감광액을 도포하고(즉, 도포 공정), 감광막이 형성된 기판 상에 회로 패턴을 노광하며(즉, 노광 공정), 기판의 노광처리된 영역을 선택적으로 현상한다(즉, 현상 공정).
각각의 공정은 고유한 설비에서 수행될 수 있으며, 각 설비는 공정을 처리하기 위한 다양한 장비를 구비할 수 있다. 복수의 장비의 상호간의 연동 작업을 통하여 고유한 공정을 수행할 수 있다.
본 발명이 해결하고자 하는 과제는 반도체 설비의 처리 공정을 스케줄링하는 공정 스케줄링 장치 및 방법을 제공하는 것이다.
본 발명의 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 달성하기 위한 본 발명의 공정 스케줄링 장치의 일 면(aspect)은, 프로세서, 및 상기 프로세서에 의하여 실행되는 복수의 인스트럭션을 저장하는 메모리를 포함하되, 상기 복수의 인스트럭션은, 서로 다른 복수의 반도체 공정 설비에 대하여 공통적으로 적용되는 설비 공통 정보를 이용하여 스케줄러를 생성하는 인스트럭션과, 상기 복수의 반도체 공정 설비 중 선택된 반도체 공정 설비에 포함된 복수의 유닛 중 작업을 수행할 유닛을 결정하는 인스트럭션, 및 상기 결정된 유닛에 작업을 지시하는 인스트럭션을 포함한다.
상기 스케줄러를 생성하는 인스트럭션은 복수의 스케줄링 알고리즘 중 특정 조건에 대하여 우선순위가 부여된 스케줄링 알고리즘을 이용하여 상기 스케줄러를 생성하는 인스트럭션을 포함한다.
상기 복수의 스케줄링 알고리즘은, 품질에 우선순위가 부여된 스케줄링 알고리즘과, 생산량에 우선순위가 부여된 스케줄링 알고리즘, 및 다중 작업에 우선순위가 부여된 스케줄링 알고리즘 중 적어도 하나를 포함한다.
상기 스케줄러를 생성하는 인스트럭션은 상기 설비 공통 정보 중 상기 특정 조건에 대응하는 정보를 추출하는 인스트럭션을 포함한다.
상기 설비 공통 정보는, 반도체 공정 설비에 포함된 유닛 중 고정된 위치에서 작업을 수행하는 고정 유닛에 대한 정보, 및 반도체 공정 설비에 포함된 유닛 중 이동하면서 작업을 수행하는 이동 유닛에 대한 정보를 포함한다.
상기 스케줄러를 생성하는 인스트럭션은 상기 선택된 반도체 공정 설비에 대하여 특화되어 적용되는 설비 특화 정보를 이용하여 상기 스케줄러를 생성하는 인스트럭션을 포함한다.
상기 작업을 수행할 유닛을 결정하는 인스트럭션은 상기 선택된 반도체 공정 설비에 대하여 특화되어 적용되는 설비 특화 정보를 이용하여 작업을 수행할 유닛을 결정하는 인스트럭션을 포함한다.
본 발명의 공정 스케줄링 방법의 일 면(aspect)은 반도체 공정 설비의 공정을 스케줄링하는 장치에 의하여 수행되는 방법에 있어서, 서로 다른 복수의 반도체 공정 설비에 대하여 공통적으로 적용되는 설비 공통 정보를 이용하여 스케줄러를 생성하는 단계와, 상기 복수의 반도체 공정 설비 중 선택된 반도체 공정 설비에 포함된 복수의 유닛 중 작업을 수행할 유닛을 결정하는 단계, 및 상기 결정된 유닛에 작업을 지시하는 단계를 포함한다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
도 1은 본 발명의 일 실시예에 따른 공정 스케줄링 시스템을 나타낸 도면이다.
도 2는 도 1에 도시된 공정 스케줄링 장치의 블록도이다.
도 3은 도 2에 도시된 스케줄러 알고리즘의 세부구성을 설명하기 위한 도면이다.
도 4는 도 2에 도시된 설비 특화 정보의 세부구성을 설명하기 위한 도면이다.
도 5는 도 2에 도시된 스케줄러의 생성 방식을 설명하기 위한 도면이다.
도 6은 도 2에 도시된 설비 공통 정보를 설명하기 위한 도면이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다. 본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 게시되는 실시 예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시 예들은 본 발명의 게시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
비록 제1, 제2 등이 다양한 소자, 구성요소 및/또는 섹션들을 서술하기 위해서 사용되나, 이들 소자, 구성요소 및/또는 섹션들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 소자, 구성요소 또는 섹션들을 다른 소자, 구성요소 또는 섹션들과 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 소자, 제1 구성요소 또는 제1 섹션은 본 발명의 기술적 사상 내에서 제2 소자, 제2 구성요소 또는 제2 섹션일 수도 있음은 물론이다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않는 한 이상적으로 또는 과도하게 해석되지 않는다.
본 명세서에서, "~하도록 구성된(또는 설정된)(configured to)"은 상황에 따라, 예를 들면, 하드웨어적 또는 소프트웨어적으로 "~에 적합한," "~하는 능력을 가지는," "~하도록 변경된," "~하도록 만들어진," "~를 할 수 있는," 또는 "~하도록 설계된"과 상호 호환적으로(interchangeably) 사용될 수 있다. 어떤 상황에서는, "~하도록 구성된 장치"라는 표현은, 그 장치가 다른 장치 또는 부품들과 함께 "~할 수 있는" 것을 의미할 수 있다. 예를 들면, 문구 "A, B, 및 C를 수행하도록 구성된(또는 설정된) 프로세서"는 해당 동작을 수행하기 위한 전용 프로세서(예: 임베디드 프로세서), 또는 메모리 장치에 저장된 하나 이상의 소프트웨어 프로그램들을 실행함으로써, 해당 동작들을 수행할 수 있는 범용 프로세서(예: CPU 또는 application processor)를 의미할 수 있다.
도 1은 본 발명의 일 실시예에 따른 공정 스케줄링 시스템을 나타낸 도면이다.
도 1을 참조하면, 공정 스케줄링 시스템(10)은 반도체 공정 설비(100) 및 공정 스케줄링 장치(200)를 포함하여 구성된다.
반도체 공정 설비(100)는 반도체 부품 또는 디스플레이 부품에 대한 공정을 수행할 수 있다. 예를 들어, 반도체 공정 설비(100)는 사진, 식각, 애싱, 이온주입, 박막증착 또는 세정 등의 공정을 수행할 수 있다.
각각의 반도체 공정 설비(100)는 작업을 수행하는 복수의 유닛을 구비하여 고유한 공정을 수행할 수 있다. 복수의 유닛은 해당 반도체 공정 설비(100)의 고유한 공정을 위하여 적절히 배치되어 작업을 수행할 수 있다.
공정 스케줄링 장치(200)는 반도체 공정 설비(100)의 동작에 대한 스케줄링을 수행할 수 있다. 반도체 공정 설비(100)는 공정 스케줄링 장치(200)의 스케줄링에 의해 작업 순서가 결정되어 작업을 수행할 수 있는 것이다.
공정 스케줄링 장치(200)는 각 반도체 공정 설비(100)별로 스케줄링을 수행할 수 있다. 각 반도체 공정 설비(100)는 공정 스케줄링 장치(200)에 의하여 생성된 스케줄링에 의해 작업을 수행할 수 있다. 또는, 본 발명이 몇몇 실시예에 따르면 공정 스케줄링 장치(200)는 적어도 일부의 반도체 공정 설비(100)에 대한 스케줄링을 수행할 수도 있다. 복수의 반도체 공정 설비(100)는 공정 스케줄링 장치(200)의 스케줄링에 의해 연동하여 작업을 수행할 수 있다.
도 1은 하나의 공정 스케줄링 장치(200)가 복수의 반도체 공정 설비(100)에 대한 스케줄링을 수행하는 것으로 도시하고 있으나, 이는 예시적인 것으로서 복수의 공정 스케줄링 장치(200)가 복수의 반도체 공정 설비(100)에 대한 스케줄링을 수행할 수도 있다. 예를 들어, 각 반도체 공정 설비(100)별로 공정 스케줄링 장치(200)가 구비될 수도 있다. 이하, 하나의 공정 스케줄링 장치(200)가 복수의 반도체 공정 설비(100)에 대한 스케줄링을 수행하는 것을 위주로 설명하기로 한다.
도 2는 도 1에 도시된 공정 스케줄링 장치의 블록도이고, 도 3은 도 2에 도시된 스케줄러 알고리즘의 세부구성을 설명하기 위한 도면이고, 도 4는 도 2에 도시된 설비 특화 정보의 세부구성을 설명하기 위한 도면이며, 도 5는 도 2에 도시된 스케줄러의 생성 방식을 설명하기 위한 도면이다.
도 2를 참조하면, 공정 스케줄링 장치(200)는 시스템 버스(210), 프로세서(220), 메모리(230), 스토리지(240), 네트워크 인터페이스(250), 입력 수단(260) 및 출력 수단(270)을 포함하여 구성된다.
시스템 버스(210)는 프로세서(220), 메모리(230), 스토리지(240), 네트워크 인터페이스(250), 입력 수단(260) 및 출력 수단(270) 간의 데이터 송수신 통로 역할을 수행할 수 있다.
메모리(230)는 예를 들어 램(RAM; Random Access Memory)과 같은 휘발성 데이터 저장 장치일 수 있다. 스토리지(240)는 플래시 메모리(Flash Memory) 또는 하드 디스크와 같은 비휘발성 데이터 저장 장치일 수 있다.
본 발명에서 인스트럭션(instruction)은 기능을 기준으로 묶인 일련의 명령어들로서 프로세서(220)에 의해 실행되는 것을 나타낸다.
스토리지(240)는 스케줄링 정보(310), 스케줄러 알고리즘(320), 설비 특화 정보(330) 및 스케줄링 어플리케이션(340)의 실행 코드를 저장할 수 있다.
스케줄링 정보(310)는 스케줄러의 생성에 필요한 기본 정보를 포함할 수 있다. 예를 들어, 스케줄링 정보(310)는 유닛 정보, 작업 정보, 웨이퍼 정보 및 레시피 정보 등을 포함할 수 있다.
본 발명에서 스케줄링 정보(310)는 서로 다른 복수의 반도체 공정 설비(이하, 설비라 한다)(100)에 공통적으로 적용 가능한 설비 공통 정보를 포함할 수 있다. 예를 들어, 스케줄링 정보(310)에 포함된 설비 공통 정보 중 유닛 정보는 고정 유닛에 대한 정보 및 이동 유닛에 대한 정보를 포함할 수 있다. 여기서, 고정 유닛은 반도체 공정 설비(100)에 포함된 유닛 중 고정된 위치에서 작업을 수행하는 유닛을 나타내고, 이동 유닛은 반도체 공정 설비(100)에 포함된 유닛 중 이동하면서 작업을 수행하는 유닛을 나타낸다. 예를 들어, 웨이퍼를 운반하는 로봇은 이동 유닛에 포함되고, 웨이퍼에 대한 처리를 수행하는 공정 챔버는 고정 유닛에 포함될 수 있다.
유닛 정보에는 해당 유닛이 구체적으로 수행하는 세부적인 동작이 포함되어 있지 않을 수 있다. 즉, 유닛 정보에는 해당 유닛이 고정 유닛인지 이동 유닛인지만을 포함할 수 있다. 이와 마찬가지로, 스케줄링 정보(310)에 포함되는 작업 정보는 이동, 도어 개방, 도어 폐쇄, 작업 개시 또는 작업 중지 등의 정보가 포함될 수 있고, 웨이퍼 정보 및 레시피 정보도 기본적인 웨이퍼 및 레시피에 대한 정보만을 포함할 수 있다.
스케줄러 알고리즘(320)은 스케줄러를 생성하는데 필요한 알고리즘을 포함할 수 있다. 본 발명에서 스케줄러 알고리즘(320)은 특정 조건에 대하여 우선순위가 부여된 복수의 알고리즘을 포함할 수 있다. 도 3을 참조하여 설명하면, 스케줄러 알고리즘(320)은 품질 우선 알고리즘(321), 생산량 우선 알고리즘(322) 및 다중 작업 우선 알고리즘(323) 등을 포함할 수 있다.
품질 우선 알고리즘(321)은 품질에 우선순위가 부여된 스케줄링 알고리즘을 나타내고, 생산량 우선 알고리즘(322)은 생산량에 우선순위가 부여된 스케줄링 알고리즘을 나타내며, 다중 작업 우선 알고리즘(323)은 다중 작업에 우선순위가 부여된 스케줄링 알고리즘을 나타낸다.
구체적으로, 품질 우선 알고리즘(321)은 이동 유닛의 이동 속도를 감소시키거나 고정 유닛의 작업 시간을 확장하여 생산 부품의 품질을 향상시키도록 하는 알고리즘을 나타낸다. 생산량 우선 알고리즘(322)은 이동 유닛의 이동 속도를 증가시키거나 고정 유닛의 작업 시간을 감소시켜 생산 부품의 생산량을 증가시키도록 하는 알고리즘을 나타낸다. 다중 작업 우선 알고리즘(323)은 가급적 많은 수의 고정 유닛에 의한 작업이 동시에 수행되도록 하는 알고리즘을 나타낸다.
한편, 품질 우선 알고리즘(321), 생산량 우선 알고리즘(322) 및 다중 작업 우선 알고리즘(323)은 예시적인 것으로서 스케줄러 알고리즘(320)은 보다 다양한 알고리즘을 포함할 수 있다.
다시 도 2를 설명하면, 설비 특화 정보(330)는 복수의 반도체 공정 설비(100) 각각에 대한 정보를 포함한다. 특히, 본 발명에서 설비 특화 정보(330)는 복수의 반도체 공정 설비(100) 각각에 대한 특화된 설비 특화 정보를 포함할 수 있다. 도 4를 참조하여 설명하면, 설비 특화 정보(330)는 세정 설비 정보(331), 포토 설비 정보(332), 증착 설비 정보(333) 및 식각 설비 정보(334) 등을 포함할 수 있다.
세정 설비 정보(331)는 세정 설비에 포함된 각 유닛의 세부 정보가 포함될 수 있고, 포토 설비 정보(332)는 포토 설비에 포함된 각 유닛의 세부 정보가 포함될 수 있고, 증착 설비 정보(333)는 증착 설비에 포함된 각 유닛의 세부 정보가 포함될 수 있으며, 식각 설비 정보(334)는 식각 설비에 포함된 각 유닛의 세부 정보가 포함될 수 있다. 다시 말해, 설비 특화 정보(330)는 복수의 설비 각각의 설비 특화 정보를 포함하고 있는 것으로 이해될 수 있다.
다시 도 2를 설명하면, 스케줄링 어플리케이션(340)은 적어도 하나의 실행 코드를 구비하여 반도체 공정 설비(100)의 공정에 대한 스케줄링을 수행할 수 있다. 실행 코드는 인스트럭션의 형태로 제공될 수 있으며, 스케줄링 어플리케이션(340)은 복수의 인스트럭션을 구비하여 반도체 공정 설비(100)의 공정에 대한 스케줄링을 수행할 수 있다.
메모리(230)는 스토리지(240)에 저장된 정보 중 적어도 일부를 임시로 저장할 수 있다. 예를 들어, 메모리(230)에는 스케줄링 정보(310), 스케줄러 알고리즘(320), 설비 특화 정보(330) 및 스케줄링 어플리케이션(340)이 로딩될 수 있다. 스케줄링 어플리케이션(340)은 메모리(230)에 로딩되어 동작할 수 있으며, 이 때 메모리(230)에 로딩된 스케줄링 정보(310), 스케줄러 알고리즘(320) 및 설비 특화 정보(330)를 이용할 수 있다.
스케줄링 어플리케이션(340)에는 스케줄러 생성 인스트럭션(410), 유닛 결정 인스트럭션(420) 및 작업 지시 인스트럭션(430)이 포함될 수 있다.
스케줄러 생성 인스트럭션(410)은 스케줄러를 생성할 수 있다. 스케줄러 생성 인스트럭션(410)은 서로 다른 복수의 반도체 공정 설비(100)에 대하여 공통적으로 적용되는 설비 공통 정보를 이용하여 스케줄러를 생성할 수 있다. 설비 공통 정보는 메모리(230)에 로딩된 스케줄링 정보(310)에서 추출될 수 있다. 스케줄러 생성 인스트럭션(410)은 특정 반도체 공정 설비(100)에 대한 스케줄러를 생성할 수 있다. 즉, 스케줄러 생성 인스트럭션(410)은 스케줄링 정보(310)에서 선택된 반도체 공정 설비(100)에 적용 가능한 정보를 추출하여 스케줄러를 생성할 수 있다.
또한, 스케줄러 생성 인스트럭션(410)은 복수의 스케줄링 알고리즘 중 특정 조건에 대하여 우선순위가 부여된 스케줄링 알고리즘을 이용하여 스케줄러를 생성할 수 있다. 전술한 바와 같이, 스케줄러 알고리즘(320)은 품질 우선 알고리즘(321), 생산량 우선 알고리즘(322) 및 다중 작업 우선 알고리즘(323) 등을 포함할 수 있다. 스케줄러는 특정 조건에 대하여 우선순위가 부여되도록 반도체 공정 설비(100)의 유닛에 대한 동작을 스케줄링할 수 있다.
스케줄러 생성 인스트럭션(410)은 스케줄링 정보(310)에 포함된 설비 공통 정보 중 전술한 특정 우선순위 조건에 대응하는 정보를 추출하고, 추출된 정보를 참조하여 스케줄러를 생성할 수 있다. 예를 들어, 생산량에 우선수위가 부여된 경우 웨이퍼에 대한 고려 없이 공정이 수행되도록 할 수 있다. 이러한 경우 스케줄러 생성 인스트럭션(410)은 스케줄링 정보(310)에 포함된 설비 공통 정보 중 유닛 정보, 작업 정보 및 레시피 정보를 추출하여 스케줄러를 생성하지만, 웨이퍼 정보는 추출하지 않고 이를 참조하지 않을 수 있다.
스케줄러 생성 인스트럭션(410)은 설비 특화 정보(330)를 이용하여 스케줄러를 생성할 수 있다. 스케줄러 생성 인스트럭션(410)은 설비 공통 정보에 설비 특화 정보(330)를 적용하여 스케줄러를 생성할 수 있다. 예를 들어, 설비 공통 정보에 포함된 이동 유닛에 대하여 스케줄러 생성 인스트럭션(410)은 이동 로봇의 이동 경로, 이동 속도 등이 포함된 설비 특화 정보(330)를 적용할 수 있다. 또는, 설비 공통 정보에 포함된 고정 유닛에 대하여 스케줄러 생성 인스트럭션(410)은 식각 공정 챔버에 대한 세부 정보를 적용할 수 있다.
도 5를 참조하면, 스케줄러(600)는 설비 공통 정보(311), 설비 특화 정보(330) 및 스케줄러 알고리즘(320)이 이용되어 생성될 수 있다.
입력 수단(260)을 통하여 입력된 우선순위 조건(500)이 참조되어 스케줄링 정보(310)에서 설비 공통 정보(311)가 추출되고, 스케줄러 알고리즘(320) 중 하나가 선택될 수 있다. 설비 공통 정보(311)에 설비 특화 정보(330)가 적용되고, 설비 특화 정보(330)가 적용된 설비 공통 정보(311) 및 스케줄러 알고리즘(320)에 의해 스케줄러(600)가 생성될 수 있다.
정형적으로 마련된 설비 공통 정보(311)에 설비 특화 정보(330)가 적용됨에 따라 간편한 스케줄러(600)의 생성이 가능하게 된다.
다시 도 2를 설명하면, 유닛 결정 인스트럭션(420)은 복수의 반도체 공정 설비(100) 중 선택된 반도체 공정 설비(100)에 포함된 복수의 유닛 중 작업을 수행할 유닛을 결정하고, 작업 지시 인스트럭션(430)은 결정된 유닛에 작업을 지시할 수 있다. 유닛 결정 인스트럭션(420) 및 작업 지시 인스트럭션(430)은 스케줄러 생성 인스트럭션(410)에 의해 생성된 스케줄러(600)를 기초로 동작을 수행할 수 있다.
네트워크 인터페이스(250)는 반도체 공정 설비(100)와 통신을 수행할 수 있다. 네트워크 인터페이스(250)는 반도체 공정 설비(100)로 제어 명령을 송신하고, 반도체 공정 설비(100)로부터 모니터링 정보를 수신할 수 있다. 여기서, 제어 명령은 작업 지시 인스트럭션(430)에 의한 작업 지시가 포함될 수 있고, 모니터링 정보는 해당 반도체 공정 설비(100)에서 수행되는 작업에 대한 정보가 포함될 수 있다.
입력 수단(260)은 사용자 명령을 입력할 수 있다. 예를 들어, 사용자는 입력 수단(260)을 통하여 복수의 반도체 공정 설비(100) 중 특정 반도체 공정 설비(100)에 대한 선택 명령을 입력할 수 있다. 스케줄러 생성 인스트럭션(410)은 입력 수단(260)을 통하여 입력된 반도체 공정 설비(100)에 대한 스케줄러(600)를 생성하게 된다.
출력 수단(270)은 공정 스케줄링 장치(200)의 동작 상태를 표시할 수 있다. 예를 들어, 출력 수단(270)은 시각적 또는 청각적 방식으로 공정 스케줄링 장치(200)의 동작 상태를 표시할 수 있다. 이를 위하여, 출력 수단(270)은 디스플레이 장치(미도시) 및 스피커 장치(미도시)를 포함할 수 있다.
출력 수단(270)에서 표시된 정보를 통하여 사용자는 스케줄러(600)의 생성 상황, 유닛 결정 상황 및 작업 지시 상황 등을 확인할 수 있게 된다.
이상과 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
10: 공정 스케줄링 시스템 100: 반도체 공정 설비
200: 공정 스케줄링 장치 210: 시스템 버스
220: 프로세서 230: 메모리
240: 스토리지 250: 네트워크 인터페이스
260: 입력 수단 270: 출력 수단

Claims (7)

  1. 프로세서; 및
    상기 프로세서에 의하여 실행되는 복수의 인스트럭션을 저장하는 메모리를 포함하되,
    상기 복수의 인스트럭션은,
    서로 다른 복수의 반도체 공정 설비에 대하여 공통적으로 적용되는 설비 공통 정보를 이용하여 스케줄러를 생성하는 인스트럭션;
    상기 복수의 반도체 공정 설비 중 선택된 반도체 공정 설비에 포함된 복수의 유닛 중 작업을 수행할 유닛을 결정하는 인스트럭션; 및
    상기 결정된 유닛에 작업을 지시하는 인스트럭션을 포함하며,
    상기 스케줄러를 생성하는 인스트럭션은 상기 복수의 반도체 공정 설비에 대하여 공통적으로 적용되는 상기 설비 공통 정보를 추출하고, 추출된 상기 설비 공통 정보에 선택된 반도체 공정 설비에 대하여 특화되어 적용되는 설비 특화 정보를 적용하여 상기 스케줄러를 생성하며,
    상기 설비 공통 정보는 고정된 위치에서 반도체 공정과 관련된 작업을 수행하는 유닛에 대한 정보, 및 이동하면서 상기 반도체 공정과 관련된 작업을 수행하는 유닛에 대한 정보를 포함하는 공정 스케줄링 장치.
  2. 제1 항에 있어서,
    상기 스케줄러를 생성하는 인스트럭션은 복수의 스케줄링 알고리즘 중 특정 조건에 대하여 우선순위가 부여된 스케줄링 알고리즘을 이용하여 상기 스케줄러를 생성하는 인스트럭션을 포함하는 공정 스케줄링 장치.
  3. 제2 항에 있어서,
    상기 복수의 스케줄링 알고리즘은,
    품질에 우선순위가 부여된 스케줄링 알고리즘,
    생산량에 우선순위가 부여된 스케줄링 알고리즘, 및
    다중 작업에 우선순위가 부여된 스케줄링 알고리즘 중 적어도 하나를 포함하는 공정 스케줄링 장치.
  4. 제2 항에 있어서,
    상기 스케줄러를 생성하는 인스트럭션은 상기 설비 공통 정보 중 상기 특정 조건에 대응하는 정보를 추출하는 인스트럭션을 포함하는 공정 스케줄링 장치.
  5. 삭제
  6. 삭제
  7. 반도체 공정 설비의 공정을 스케줄링하는 장치에 의하여 수행되는 방법에 있어서,
    서로 다른 복수의 반도체 공정 설비에 대하여 공통적으로 적용되는 설비 공통 정보를 이용하여 스케줄러를 생성하는 단계;
    상기 복수의 반도체 공정 설비 중 선택된 반도체 공정 설비에 포함된 복수의 유닛 중 작업을 수행할 유닛을 결정하는 단계; 및
    상기 결정된 유닛에 작업을 지시하는 단계를 포함하며,
    상기 스케줄러를 생성하는 단계는 상기 복수의 반도체 공정 설비에 대하여 공통적으로 적용되는 상기 설비 공통 정보를 추출하고, 추출된 상기 설비 공통 정보에 선택된 반도체 공정 설비에 대하여 특화되어 적용되는 설비 특화 정보를 적용하여 상기 스케줄러를 생성하며,
    상기 설비 공통 정보는 고정된 위치에서 반도체 공정과 관련된 작업을 수행하는 유닛에 대한 정보, 및 이동하면서 상기 반도체 공정과 관련된 작업을 수행하는 유닛에 대한 정보를 포함하는 공정 스케줄링 방법.
KR1020190151013A 2019-11-22 2019-11-22 공정 스케줄링 장치 및 방법 KR102380783B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020190151013A KR102380783B1 (ko) 2019-11-22 2019-11-22 공정 스케줄링 장치 및 방법
KR1020220037622A KR102465542B1 (ko) 2019-11-22 2022-03-25 공정 스케줄링 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190151013A KR102380783B1 (ko) 2019-11-22 2019-11-22 공정 스케줄링 장치 및 방법

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020220037622A Division KR102465542B1 (ko) 2019-11-22 2022-03-25 공정 스케줄링 장치

Publications (2)

Publication Number Publication Date
KR20210062849A KR20210062849A (ko) 2021-06-01
KR102380783B1 true KR102380783B1 (ko) 2022-03-29

Family

ID=76375832

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020190151013A KR102380783B1 (ko) 2019-11-22 2019-11-22 공정 스케줄링 장치 및 방법
KR1020220037622A KR102465542B1 (ko) 2019-11-22 2022-03-25 공정 스케줄링 장치

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020220037622A KR102465542B1 (ko) 2019-11-22 2022-03-25 공정 스케줄링 장치

Country Status (1)

Country Link
KR (2) KR102380783B1 (ko)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3211689B2 (ja) * 1996-11-29 2001-09-25 日本電気株式会社 生産制御装置
KR101371006B1 (ko) * 2012-06-18 2014-03-25 (주)브이엠에스 솔루션스 반도체 공정을 위한 생산 시뮬레이트 장치
JP5932537B2 (ja) * 2012-07-18 2016-06-08 株式会社Ｓｃｒｅｅｎホールディングス 基板処理装置、基板処理方法およびプログラム
JP6005617B2 (ja) * 2013-10-08 2016-10-12 株式会社神戸製鋼所 スケジュール表示装置、該方法、及び、該プログラム
KR20180005843A (ko) * 2016-07-07 2018-01-17 인베니아 주식회사 기판 처리 장치 및 기판 처리 장치의 스케줄링 방법

Also Published As

Publication number Publication date
KR20210062849A (ko) 2021-06-01
KR102465542B1 (ko) 2022-11-11
KR20220043096A (ko) 2022-04-05

Similar Documents

Publication Publication Date Title
AU2018203641B2 (en) Controlling tasks performed by a computing system
KR101752807B1 (ko) 카운터 및 타이머 제약들
US7908127B2 (en) Method and system for scheduling a stream of products in a manufacturing environment by using a simulation process
CN107871194B (zh) 一种生产线设备的调度方法和装置
US7257459B1 (en) Method and apparatus for scheduling pilot lots
TWI414917B (zh) 自動化產能（Ｔｈrｏｕｇｈｐｕｔ）控制系統及操作該系統之方法
US9223307B1 (en) Method for scheduling single-arm cluster tools with wafer revisiting and residency time constraints
US7415316B2 (en) Method and system for modeling a stream of products in a manufacturing environment by process and tool categorization
CN108290704B (zh) 用于为至少一个电梯确定分配决策的方法和设备
TW200618046A (en) Controlling critical dimensions of structures formed on a wafer in semiconductor processing
US7650199B1 (en) End of line performance prediction
KR101275838B1 (ko) 샘플링되지 않은 워크피스에 관한 데이터 표시
US7315765B1 (en) Automated control thread determination based upon post-process consideration
KR102380783B1 (ko) 공정 스케줄링 장치 및 방법
TW202223566A (zh) 在積體基板處理系統中排程半導體基板處理序列的方法及系統和非暫時性電腦可讀取媒體
US20160103713A1 (en) Method for sequencing a plurality of tasks performed by a processing system and a processing system for implementing the same
CN113902112A (zh) 硬件计算模拟方法、系统及计算机可读存储介质
CN110119267B (zh) 一种对关系编程的性能提高方法及装置
US11511434B2 (en) Mode architecture for general purpose robotics
KR101818045B1 (ko) 노광장치 및 그 제어방법, 및 디바이스의 제조방법
KR101866857B1 (ko) 웨이퍼 제조 공정 레벨의 포토리소그래피 클러스터 장치 시뮬레이션을 제공하는 시뮬레이션 장치 및 이를 이용한 시뮬레이션 방법
KR102300097B1 (ko) 설비 모니터링 장치 및 방법
KR101885619B1 (ko) 출구 재귀 모델을 이용한 웨이퍼 제조 공정 레벨의 포토리소그래피 클러스터 장치 시뮬레이션을 제공하는 시뮬레이션 장치 및 이를 이용한 시뮬레이션 방법
KR20220097178A (ko) 공정 레시피 생성 방법
US12001326B2 (en) Fast operating system configuration option space exploration via cross-OS grafting

Legal Events

Date Code Title Description
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant