KR102374414B1 - 전자파 차폐 구조물 - Google Patents

Abstract

본 발명은 전자파 차폐 구조물에 관한 것으로, 전자파를 발생시키는 전자파 발생원; 상기 전자파 발생원을 매립하며, 표면에 표면 조도(roughness)를 포함하는 차폐 구조물; 및 상기 차폐 구조물을 매립하며, 상기 차폐 구조물의 표면 조도에 상응한 표면 조도가 형성되는 전자파 차폐용 금속층;을 포함하고, 상기 차폐 구조물은 상면과 측면의 표면 조도가 서로 상이하게 형성된다.

Description

전자파 차폐 구조물{STRUCTURE FOR SHIELDING ELECTROMAGNETIC WAVES}

본 발명의 실시예는 전자부품의 전자파를 효율적으로 차폐할 수 있는 구조물에 대한 것이다.

최근 전자제품 내의 부품이 집적화되고 처리속도가 고속화됨에 따라, 각 부품별 성능을 극대화되고, 인접 부품과의 전자기적 간섭에 의한 오작동, 성능저하, 열화 현상이 발생하는 문제가 있다.

이와 같은 인접 전자부품간의 전자기적 간섭현상을 방지하고 성능 향상을 위하여 기능적으로 분류된 단위 부품(device)에 금속 부재 등으로 전자파로 인한 방해(EMI;electro magnetic interference, 이하, 'EMI'라 한다.) 차폐를 구현한다.

하지만, 금속 부재의 경우 대상이 되는 소자를 커버하기 위해 넓은 부위를 덮어야 하고, 인접소자 및 해당 성능과 무관한 소자까지 커버해야 하며, 금속 부재의 높이, 금속 부재의 재질의 두께 등도 전자부품별로 고려해야하는 문제가 된다. 또한, 완전한 EMI 차폐는 어려워 전자부품이 실장되는 인쇄회로기판의 표면과 상술한 금속부재가 체결된 부위에서 전자파누설(EMI leak) 현상이 많이 발생한다.

본 발명은 전술한 문제를 해결하기 위해 안출된 것으로서, 특히 전자파 차폐 구조물의 내부에 전차파차폐를 위한 기능층을 구현하여, 전자기파의 누설(EMI leak)을 원천적으로 차단하며, 다양한 전자소자에 대한 전자파 차폐를 효율적으로 구현하여, 전자부품의 성능저하 및 오작동 현상을 최소화할 수 있는 전자파 차폐 구조물을 제공할 수 있도록 한다.

전술한 문제를 해결하기 위한 본 실시예에 따른 전자파 차폐 구조물은 전자파를 발생시키는 전자파 발생원; 상기 전자파 발생원을 매립하며, 표면에 표면 조도(roughness)를 포함하는 차폐 구조물; 및 상기 차폐 구조물을 매립하며, 상기 차폐 구조물의 표면 조도에 상응한 표면 조도가 형성되는 전자파 차폐용 금속층;을 포함하고, 상기 차폐 구조물은 상면과 측면의 표면 조도가 서로 상이하다.

본 발명의 다른 일실시예에 따르면, 상기 차폐 구조물의 측면의 표면 조도(Ra)는 상기 상면의 표면 조도(Ra)에 비해 보다 세밀하게 형성될 수 있다.

본 발명의 다른 일실시예에 따르면, 상기 차폐 구조물의 상면의 표면 조도(Ra)는 1㎛ 내지 30.0㎛의 범위로 형성될 수 있다.

본 발명의 다른 일실시예에 따르면, 상기 차폐 구조물의 측면의 표면 조도(Ra)는 0.1㎛ 내지 10.0㎛의 범위로 형성될 수 잇다.

본 발명의 다른 일실시예에 따르면, 상기 전자파 차폐용 금속층의 두께는 1 ㎛ 내지 10㎛로 형성될 수 있다.

본 발명의 다른 일실시예에 따르면, 상기 전자파 차폐용 금속층의 표면 조도는 상기 차폐 구조물의 상면 및 측면의 내측에 적어도 2 이상의 금속층이 패터닝되어 형성될 수 있다.

본 발명의 다른 일실시예에 따르면, 상기 금속층은 Cu 또는 Ni을 포함하는 금속층의 적층구조로 형성될 수 있다.

본 발명의 다른 일실시예에 따르면, 상기 금속층은 무전해 Cu 도금층, 전해 Cu 도금층 및 전해 Ni도금층이 적층될 수 있다.

본 발명의 실시예에 따르면, 전자파 차폐 구조물의 내부에 전차파차폐를 위한 기능층을 구현하여, 전자기파의 누설(EMI leak)을 원천적으로 차단하며, 다양한 전자소자에 대한 전자파 차폐를 효율적으로 구현하여, 전자부품의 성능저하 및 오작동 현상을 최소화할 수 있는 효과가 있다.

특히, 전자파 차폐 구조물 내부의 기능층을 표면처리구조물과 도금층을 통해 구현함으로써, 전자부품의 신뢰성 테스트시 발생하는 부품 표면에 기포가 발생하는 블리스터(blister) 현상이나 사이드 슬리핑(side sliping) 현상을 제거할 수 있도록 하며, 전자파 차폐 구조물의 측면의 차단율을 극대화하여 신뢰성을 높일 수 있도록 할 수 있다.

도 1은 본 발명의 실시예에 따른 전자파 차폐 구조물을 적용한 패키지의 개념도이며, 도 2는 도 1의 전자파 차폐 구조물의 확대 개념도이다.
도 3은 본 발명의 실시예에 따른 차폐 구조물의 표면조도를 구현하는 고정을 도시한 순서도이다.
도 4는 본 발명의 실시예에 따른 레이저를 이용한 표면 조도를 구현하는 방법을 도시한 도면이다.
도 5 내지 도 8은 본 발명의 실시예의 차폐 구조물의 상면의 단면도이다.
도 9 및 도 10 본 발명의 실시예의 차폐 구조물의 측면의 단면도이다.
도 11은 본 발명의 실시예에서의 전자파 차폐용 금속층의 두께에 따른 차폐효율의 실험그래프이다.
도 12는 도 11과 동일한 구조의 차폐 구조물에서 1GHz~10GHz의 고조파 대역의 전자파 차폐효율을 실험 그래프이다.

이하에서는 첨부한 도면을 참조하여 바람직한 본 발명의 일실시예에 대해서 상세히 설명한다. 다만, 실시형태를 설명함에 있어서, 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그에 대한 상세한 설명은 생략한다. 또한, 도면에서의 각 구성요소들의 크기는 설명을 위하여 과장될 수 있으며, 실제로 적용되는 크기를 의미하는 것은 아니다.

도 1은 본 발명의 실시예에 따른 전자파 차폐 구조물을 적용한 패키지의 개념도이며, 도 2는 도 1의 전자파 차폐 구조물의 확대 개념도이다.

도 1 및 도 2를 참조하면, 본 발명의 실시예에 따른 전자파 차폐 구조물은 전자파를 발생시키는 전자파 발생원(20), 상기 전자파 발생원(20)을 매립하는 차폐 구조물(100) 및 상기 차폐 구조물(100)을 매립하는 차폐용 금속층(120)을 포함한다.

전자파 발생원(20)은 인쇄회로기판(10) 상에 배치되며, 상기 전자파 발생원(20)의 주변부에는 인접 소자(30)가 더 배치될 수 있다.

이때, 상기 차폐 구조물(100)은 표면에 표면 조도(roughness)가 형성되며, 보다 구체적으로 상기 차폐 구조물(100)은 상면(101)과 측면(102)의 표면 조도가 서로 상이하게 형성된다.

특히, 상기 전자파 차폐용 금속층(120)은 차폐 구조물(100)의 내표면에 물리적 또는 화학적인 가공을 통해 표면처리가 구현되어, 차폐 구조물(100)의 표면과 전자파 차폐용 금속층(120) 사이의 이종 재료의 특성상 발생할 수 있는 재료 간 열팽창계수(CTE;coefficient of thermal expansion)의 불일치와 표면에너지의 차이에서 발생하는 접착불량을 제거할 수 있으며, 고정에너지(anchoring energy)를 충분히 제공할 수 있는 표면적을 확보하여 블리스터(blister) 현상과 사이드 쉽핑(side shiping) 현상을 제거할 수 있게 된다.

이러한 구조에서는 차폐 구조물(100)의 측면(102)에서 발생하는 전자파의 누설현상을 방지할 수 있도록 측면(102)에도 균일한 성막이 이루어지는 구조로 구현하여 차폐성능을 높일 수 있도록 하였다.

본 발명의 실시예에 따른 상기 차폐 구조물(100)은 도 1에 도시된 것과 같이, 다양한 전자파 발생원(20)이 되는 전자부품, 전자소자를 전체적으로 커버하여 포위하는 구조로 형성될 수 있다.

물론, 이 경우 상기 전자파 발생원(20)은 인쇄회로기판(10)과 같은 기재 상에 실장되는 구조로 구현되는바, 상기 차폐 구조물(100)은 상기 인쇄회로기판(10)과 밀착하는 구조로 형성되며, 특히 이 경우 상기 차폐 구조물(100)과 상기 인쇄회로기판(10)의 밀착부분에도 전자파 차폐 금속층(120)이 형성되록 하여 전자파 누설을 차단할 수 있도록 한다.

구체적으로, 상기 차폐 구조물(100)은 일정한 표면 조도를 구비할 수 있도록 물리적인 가공이나 화학적인 가공이 이루어지도록 구현될 수 있으며, 이러한 표면 조도를 구비한 내표면에 도금 등의 공정을 통해 박막의 금속층을 성막하여 전자파 차폐용 금속층(120)을 형성한다.

따라서, 차폐용 금속층(120)에는 상기 차폐 구조물(100)의 표면 조도에 상응한 표면 조도가 형성된다.

상기 차폐 구조물(100)에 형성되는 전자파 발생원(20)으로부터의 전자파의 영향을 받는 정도를 고려하여 차폐 구조물(100)의 상면(101)의 표면 조도와 측면(102)의 표면 조도가 서로 다르게 형성할 수 있다.

즉, 본 발명의 일실시예에 따르면 차폐 구조물(100) 또는 전자파 차폐용 금속층(120)의 측면(102)의 표면 조도(Ra)는 상기 상면(101)의 표면 조도(Ra)에 비해 보다 세밀하게 형성될 수 있으며, 보다 구체적으로, 상기 차폐 구조물(100)의 상면(101)의 표면 조도(Ra)는 1㎛ 내지 30.0㎛의 범위로 형성하고, 상기 차폐 구조물(100)의 측면(102)의 표면 조도(Ra)는 0.1㎛ 내지 10.0㎛의 범위로 구현할 수 있도록 한다. 상술한 표면 조도의 범위를 벗어나는 경우에는 금속층과 차폐 구조물(100)의 표면 사이에 블리스터(blister) 현상이나 계면에 국부적인 흠집현상인 칩핑(chipping) 현상이 발생하는 불량이 현저하게 증가하게 된다.

아울러, 본 발명의 실시예에서의 차폐 구조물(100)의 표면 조도는 상술한 것과 같이, 차폐 구조물(100)의 표면에 물리적, 화학적 가공을 통해 표면처리를 수행한 후, 금속층(120)을 구현하여 자연스럽게 금속층(120)에 표면 조도가 전사될 수 있도록 하는 방식으로 구현할 수 있다. 또는, 이와는 달리, 차폐 구조물(100)의 내표면에 금속층(120)을 성막할 경우, 금속층(120)을 패터닝하여 표면 조도처리를 구현할 수도 있다.

도 3은 본 발명의 실시예에 따른 차폐 구조물의 표면 조도를 구현하는 방법을 도시한 순서도이고, 도 4는 본 발명의 실시예에 따른 레이저를 이용한 표면 조도를 구현하는 방법을 도시한 도면이다.

또한, 도 5 내지 도 8은 본 발명의 실시예의 차폐 구조물의 상면(101)의 단면도이고, 도 9 및 도 10 본 발명의 실시예의 차폐 구조물의 측면(102)의 단면도이다.

도 3을 참조하면, 본 발명의 실시예에 따른 차폐 구조물에 표면 조도를 구비한 전자파차폐 금속층을 구현하기 위해, 차폐 구조물의 내부의 표면에 발포형 테이프를 접착하여 표면 조도를 구현할 영역을 형성한다(S310).

이후, 차폐 구조물의 내부의 표면에 표면 조도를 구현하기 위한 표면처리 작업을 수행한다(S320). 상기 표면처리 작업은 화학적(chemical) 표면처리 이후에 물리적 표면처리 방법을 이용하여 구현할 수 있다.

화학적 표면처리 방법의 일예로는, 글리콜 에테르(glycol ether)를 이용한 팽윤방법(swelling)이나, KMnO4와 같은 에칭액을 이용한 에칭, 황산(sulfuric acid) 등의 산성 액체를 이용한 중화법(Neutralization) 등이 있다.

도 4에 도시된 바와 같이 차폐 구조물(110)의 표면에 레이저(Laser)를 조사하여 표면 조도(103)를 형성할 수 있다.

보다 구체적으로, 물리적 표면처리로는 E-Beam, UV레이저, CO2레이저를 사용하여 표면 조도를 구현하는 방법을 적용할 수 있다. 이를테면, 전자에너지 30keV, E-Beam 지름을 30㎛ ~ 50㎛, 인가 시간을 10 ~ 20분을 설정하여 가공할 수 있다.

도 5 내지 도 8에서와 같이 차폐 구조물의 상면(101)의 내표면의 경우, 조도(Ra)를 1㎛ ~ 30.0㎛의 범위로 형성할 수 있으며, 도 9 및 도 10에서와 같이 차폐 구조물의 측면(102)의 내표면의 경우, 조도(Ra)를 0.1㎛ 내지 10.0㎛의 범위로 형성할 수 있다.

상술한 범위를 벗어나는 경우에는 블리스터 현상에 따른 불량률이 현저하게 높아진다.

이러한 표면 조도를 형성하는 공정 이후에는, 제1 도금처리를 통해 금속층을 구현할 수 있다(S330). 이 경우 금속층은 무전해도금을 통해 제1 금속층(이를테면, Cu 금속층)을 형성하게 되며, 차폐 구조물 표면의 표면 조도에 의해 상기 Cu 금속층은 표면에 접착력이 높아지게 됨은 물론, 일정한 표면 조도를 구비하는 형태로 형성할 수 있게 된다.

이후, 상술한 제1 금속층 상에 제2 도금처리를 통해 2 이상의 층을 적층하는 공정이 수행될 수 있다(S340). 이러한 금속층은 상기 제1 금속층 상에 전해도금법을 이용하여 Cu, Ni의 금속층을 적층하는 구조로 구현될 수 있다.

이후, 발포 테이프를 제거하여 공정을 마무리한다(S350). 발포 테이프의 경우 제거시 접촉 금속층의 계면에 버(burr)의 발생을 현저하게 줄일 수 있는 장점이 있다.

상술한 공정에서, 본 발명의 실시예에서의 전자파 차폐용 금속층의 두께는 1㎛ ~ 12㎛ 의 범위로 구현하는 경우, 상기 전자파 차폐용 금속층이 없는 경우의 차폐율과 비교시 약 250%의 효율증대를 구현할 수 있다.

도 11은 본 발명의 실시예에서의 전자파 차폐용 금속층의 두께를 무전해 Cu 도금층으로 12㎛로 구현하고, 차폐 구조물의 상면(101)의 표면 조도를 1㎛ ~ 7.0㎛, 평균 5㎛의 범위로 구현하며, 측면(102)의 표면 조도를 0.01㎛ ~ 3.0㎛, 평균 2㎛의 범위를 가지도록 구현한 경우, 30MHz~1GHz의 범위의 저주파대의 전자파의 차폐 효율을 실험한 결과이다.

비교예로서는, Ag 금속층을 스프레이 공정으로 20㎛의 두께로 구현하고, Al 테이프를 350㎛ 두께로, Ag를 SPT로 6㎛의 두께로 구현한 것과 비교한 것이다. 결과적으로 주파수 범위의 전 영역대에서, 본 발명의 무전해 Cu 도금층으로 12㎛로 구현한 예가 차폐효율(약 4dB, 250%개선)이 높음을 확인할 수 있다.

도 12는 도 11과 동일한 구조의 차폐 구조물에서 1GHz ~ 10GHz의 고조파 대역의 전자파 차폐효율을 실험한 것으로, 금속층을 구현하지 않는 비교예와의 차폐효율을 비교한 그래프이다.

전체적으로 본 발명의 실시예에 따른 차폐 구조물에서, 약 25dB 의 차폐효율의 개선효과가 발생함을 확인할 수 있다.

전술한 바와 같은 본 발명의 상세한 설명에서는 구체적인 실시예에 관해 설명하였다. 그러나 본 발명의 범주에서 벗어나지 않는 한도 내에서는 여러 가지 변형이 가능하다. 본 발명의 기술적 사상은 본 발명의 전술한 실시예에 국한되어 정해져서는 안 되며, 특허청구범위뿐만 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.

10: 인쇄회로기판
20: 전자파 발생원
30: 인접 소자
101: 상면
102: 측면
103: 표면 조도
100: 차폐 구조물
120: 차폐용 금속층

Claims (8)

1. 전자파를 발생시키는 전자파 발생원;
   상기 전자파 발생원을 매립하며, 표면에 표면 조도(roughness)를 포함하는 차폐 구조물; 및
   상기 차폐 구조물을 매립하며, 상기 차폐 구조물의 표면 조도에 상응한 표면 조도가 형성되는 전자파 차폐용 금속층;
   을 포함하고,
   상기 차폐 구조물은 상면과 측면의 표면 조도가 서로 상이하며,
   상기 전자파 차폐용 금속층은 무전해 Cu 도금층을 포함하고,
   상기 차폐 구조물의 상면은 1㎛ 내지 7.0㎛에서 평균 5㎛의 표면조도를 가지고, 측면의 표면 조도는 0.01㎛ ~ 3.0㎛에서 평균 2㎛의 표면조도를 가지며,
   30MHz 내지 1GHz미만의 주파수 대역에서 70 내지 90dB의 차폐율을 가지는 전자파 차폐 구조물.
2. 청구항 1에 있어서,
   상기 무전해 Cu 도금층은 12㎛의 두께를 가지는 전자파 차폐 구조물.
3. 삭제
4. 삭제
5. 청구항 1에 있어서,
   상기 전자파 차폐용 금속층의 두께는,
   1 ㎛ 내지 10㎛인 전자파 차폐 구조물.
6. 청구항 1에 있어서,
   상기 전자파 차폐용 금속층의 표면 조도는,
   상기 차폐 구조물의 상면 및 측면의 내측에 적어도 2 이상의 금속층이 패터닝되어 형성되는 전자파 차폐 구조물.
7. 삭제
8. 삭제

Images