KR102363037B1 - Semiconductor device package - Google Patents

Semiconductor device package Download PDF

Info

Publication number
KR102363037B1
KR102363037B1 KR1020170043052A KR20170043052A KR102363037B1 KR 102363037 B1 KR102363037 B1 KR 102363037B1 KR 1020170043052 A KR1020170043052 A KR 1020170043052A KR 20170043052 A KR20170043052 A KR 20170043052A KR 102363037 B1 KR102363037 B1 KR 102363037B1
Authority
KR
South Korea
Prior art keywords
light emitting
pad
disposed
electrode
type semiconductor
Prior art date
Application number
KR1020170043052A
Other languages
Korean (ko)
Other versions
KR20180112318A (en
Inventor
박용남
Original Assignee
쑤저우 레킨 세미컨덕터 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 filed Critical 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드
Priority to KR1020170043052A priority Critical patent/KR102363037B1/en
Priority to US16/500,216 priority patent/US11011675B2/en
Priority to PCT/KR2018/003916 priority patent/WO2018186655A1/en
Publication of KR20180112318A publication Critical patent/KR20180112318A/en
Application granted granted Critical
Publication of KR102363037B1 publication Critical patent/KR102363037B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED

Abstract

실시 예는, 캐비티를 포함하는 몸체; 상기 몸체에 배치되는 제1, 제2 리드 프레임; 상기 캐비티에 배치되는 제1, 제2 발광부를 포함하는 반도체구조물; 상기 제1, 제2 발광부를 상기 제1, 제2 리드 프레임과 전기적으로 연결하는 제1, 제2 와이어; 및 상기 제1 발광부와 제2 발광부를 병렬 연결하는 제3, 제4 와이어를 포함하고, 상기 제1 발광부와 제2 발광부는, 제1 도전형 반도체층, 제2 도전형 반도체층, 상기 제1 도전형 반도체층과 제2 도전형 반도체층 사이에 배치되는 활성층, 상기 제1 도전형 반도체층과 전기적으로 연결되는 제1 전극, 및 상기 제2 도전형 반도체층과 전기적으로 연결되는 제2 전극을 포함하고, 상기 제1 전극은 제1 패드, 제1 서브패드, 및 제1 가지전극을 포함하고, 상기 제2 전극은 제2 패드, 제2 서브패드, 및 제2 가지전극을 포함하고, 상기 제1 와이어는 상기 제1 서브패드와 상기 제1 리드 프레임을 전기적으로 연결하고, 상기 제2 와이어는 상기 제2 서브패드와 상기 제2 리드 프레임을 전기적으로 연결하고, 상기 제3 와이어는 상기 제1 발광부의 제1 패드와 상기 제2 발광부의 제1 패드를 전기적으로 연결하고, 상기 제4 와이어는 상기 제1 발광부의 제2 패드와 상기 제2 발광부의 제2 패드를 전기적으로 연결하는 반도체 소자 패키지를 개시한다.An embodiment includes a body including a cavity; first and second lead frames disposed on the body; a semiconductor structure including first and second light emitting units disposed in the cavity; first and second wires electrically connecting the first and second light emitting units to the first and second lead frames; and third and fourth wires connecting the first light emitting unit and the second light emitting unit in parallel, wherein the first light emitting unit and the second light emitting unit include a first conductivity type semiconductor layer, a second conductivity type semiconductor layer, and An active layer disposed between the first conductivity-type semiconductor layer and the second conductivity-type semiconductor layer, a first electrode electrically connected to the first conductivity-type semiconductor layer, and a second electrically connected to the second conductivity-type semiconductor layer an electrode, wherein the first electrode includes a first pad, a first sub-pad, and a first branched electrode, and the second electrode includes a second pad, a second sub-pad, and a second branched electrode; , the first wire electrically connects the first subpad and the first lead frame, the second wire electrically connects the second subpad and the second lead frame, and the third wire The first pad of the first light emitting part and the first pad of the second light emitting part are electrically connected, and the fourth wire electrically connects the second pad of the first light emitting part and the second pad of the second light emitting part. A semiconductor device package is disclosed.

Description

반도체 소자 패키지{SEMICONDUCTOR DEVICE PACKAGE}Semiconductor device package {SEMICONDUCTOR DEVICE PACKAGE}

실시 예는 반도체 소자 패키지에 관한 것이다.The embodiment relates to a semiconductor device package.

GaN, AlGaN 등의 화합물을 포함하는 반도체 소자는 넓고 조정이 용이한 밴드 갭 에너지를 가지는 등의 많은 장점이 있기 때문에 발광 소자, 수광 소자 및 각종 다이오드 등으로 다양하게 사용되고 있다.Semiconductor devices including GaN and AlGaN compounds have many advantages, such as wide and easily adjustable band gap energy, and thus are widely used as light emitting devices, light receiving devices, and various diodes.

특히, 반도체의 3-5족 또는 2-6족 화합물 반도체 물질을 이용한 발광 다이오드(Light Emitting Diode)나 레이저 다이오드(Laser Diode)와 같은 발광소자는 박막 성장 기술 및 소자 재료의 개발로 적색, 녹색, 청색 및 자외선 등 다양한 색을 구현할 수 있으며, 형광 물질을 이용하거나 색을 조합함으로써 효율이 좋은 백색 광선도 구현이 가능하며, 형광등, 백열등 등 기존의 광원에 비해 저소비전력, 반영구적인 수명, 빠른 응답속도, 안전성, 환경 친화성의 장점을 가진다. In particular, light emitting devices such as light emitting diodes or laser diodes using group 3-5 or group 2-6 compound semiconductor materials of semiconductors have developed red, green, and Various colors such as blue and ultraviolet light can be implemented, and efficient white light can be realized by using fluorescent materials or combining colors. , safety, and environmental friendliness.

뿐만 아니라, 광검출기나 태양 전지와 같은 수광 소자도 반도체의 3-5족 또는 2-6족 화합물 반도체 물질을 이용하여 제작하는 경우 소자 재료의 개발로 다양한 파장 영역의 빛을 흡수하여 광 전류를 생성함으로써 감마선부터 라디오 파장 영역까지 다양한 파장 영역의 빛을 이용할 수 있다. 또한 빠른 응답속도, 안전성, 환경 친화성 및 소자 재료의 용이한 조절의 장점을 가져 전력 제어 또는 초고주파 회로나 통신용 모듈에도 용이하게 이용할 수 있다.In addition, when a light receiving device such as a photodetector or a solar cell is manufactured using a semiconductor group 3-5 or group 2-6 compound semiconductor material, it absorbs light in various wavelength ranges and generates a photocurrent By doing so, light of various wavelength ranges from gamma rays to radio wavelength ranges can be used. In addition, it has the advantages of fast response speed, safety, environmental friendliness, and easy adjustment of device materials, so it can be easily used for power control or ultra-high frequency circuits or communication modules.

따라서, 반도체 소자는 광 통신 수단의 송신 모듈, LCD(Liquid Crystal Display) 표시 장치의 백라이트를 구성하는 냉음극관(CCFL: Cold Cathode Fluorescence Lamp)을 대체하는 발광 다이오드 백라이트, 형광등이나 백열 전구를 대체할 수 있는 백색 발광 다이오드 조명 장치, 자동차 헤드 라이트 및 신호등 및 Gas나 화재를 감지하는 센서 등에까지 응용이 확대되고 있다. 또한, 반도체 소자는 고주파 응용 회로나 기타 전력 제어 장치, 통신용 모듈에까지 응용이 확대될 수 있다.Therefore, the semiconductor device can replace a light emitting diode backlight, a fluorescent lamp or an incandescent light bulb that replaces a cold cathode fluorescence lamp (CCFL) constituting a transmission module of an optical communication means and a backlight of a liquid crystal display (LCD) display device. The application is expanding to include white light emitting diode lighting devices, automobile headlights and traffic lights, and sensors that detect gas or fire. In addition, the application of the semiconductor device may be extended to high-frequency application circuits, other power control devices, and communication modules.

최근에는 고효율 패키지를 구현하기 위해 2개의 반도체 소자를 병렬로 연결하는 기술이 개발되고 있다. 그러나, 2개의 칩을 병렬 연결하는 경우 와이어 본딩 횟수가 늘어나고, 칩 간에 동작 전압이 균일하지 않은 문제가 있다.Recently, a technology for connecting two semiconductor devices in parallel to implement a high-efficiency package has been developed. However, when two chips are connected in parallel, the number of wire bonding is increased, and there is a problem in that the operating voltage is not uniform between the chips.

실시 예는 복수의 발광부를 병렬로 연결한 반도체 소자 패키지를 제공한다.The embodiment provides a semiconductor device package in which a plurality of light emitting units are connected in parallel.

본 발명의 일 실시 예에 따른 반도체 소자 패키지는, 캐비티를 포함하는 몸체; 상기 몸체에 배치되는 제1, 제2 리드 프레임; 상기 캐비티에 배치되는 제1, 제2 발광부를 포함하는 반도체구조물; 상기 제1, 제2 발광부를 상기 제1, 제2 리드 프레임과 전기적으로 연결하는 제1, 제2 와이어; 및 상기 제1 발광부와 제2 발광부를 병렬 연결하는 제3, 제4 와이어를 포함하고, 상기 제1 발광부와 제2 발광부는, 제1 도전형 반도체층, 제2 도전형 반도체층, 상기 제1 도전형 반도체층과 제2 도전형 반도체층 사이에 배치되는 활성층, 상기 제1 도전형 반도체층과 전기적으로 연결되는 제1 전극, 및 상기 제2 도전형 반도체층과 전기적으로 연결되는 제2 전극을 포함하고, 상기 제1 전극은 제1 패드, 제1 서브패드, 및 제1 가지전극을 포함하고, 상기 제2 전극은 제2 패드, 제2 서브패드, 및 제2 가지전극을 포함하고, 상기 제1 와이어는 상기 제1 서브패드와 상기 제1 리드 프레임을 전기적으로 연결하고, 상기 제2 와이어는 상기 제2 서브패드와 상기 제2 리드 프레임을 전기적으로 연결하고, 상기 제3 와이어는 상기 제1 발광부의 제1 패드와 상기 제2 발광부의 제1 패드를 전기적으로 연결하고, 상기 제4 와이어는 상기 제1 발광부의 제2 패드와 상기 제2 발광부의 제2 패드를 전기적으로 연결한다.A semiconductor device package according to an embodiment of the present invention includes: a body including a cavity; first and second lead frames disposed on the body; a semiconductor structure including first and second light emitting units disposed in the cavity; first and second wires electrically connecting the first and second light emitting units to the first and second lead frames; and third and fourth wires connecting the first light emitting unit and the second light emitting unit in parallel, wherein the first light emitting unit and the second light emitting unit include a first conductivity type semiconductor layer, a second conductivity type semiconductor layer, and An active layer disposed between the first conductivity-type semiconductor layer and the second conductivity-type semiconductor layer, a first electrode electrically connected to the first conductivity-type semiconductor layer, and a second electrically connected to the second conductivity-type semiconductor layer an electrode, wherein the first electrode includes a first pad, a first sub-pad, and a first branched electrode, and the second electrode includes a second pad, a second sub-pad, and a second branched electrode; , the first wire electrically connects the first subpad and the first lead frame, the second wire electrically connects the second subpad and the second lead frame, and the third wire The first pad of the first light emitting unit and the first pad of the second light emitting unit are electrically connected, and the fourth wire electrically connects the second pad of the first light emitting unit and the second pad of the second light emitting unit. .

상기 반도체구조물은 제1방향으로 연장되어 상기 제1 발광부와 제2 발광부를 구획하는 제1 이격구간을 포함하고, 상기 제1 서브패드와 제2 서브패드는 상기 제1방향, 및 상기 제1방향과 수직한 제2 방향으로 오버랩되지 않을 수 있다.The semiconductor structure includes a first separation section extending in a first direction to partition the first light emitting part and the second light emitting part, and the first sub-pad and the second sub-pad are formed in the first direction and the first It may not overlap in the second direction perpendicular to the direction.

상기 반도체구조물은, 평면상 서로 마주보는 제1 측면과 제3 측면, 서로 마주보는 제2 측면과 제4 측면, 상기 제1 측면을 이등분하는 제1 중심선, 및 상기 제2 측면을 이등분하는 제2 중심선에 의해 구획되는 제1 내지 제4 영역을 포함하고, 상기 제1 영역은 상기 제1 측면과 상기 제2 측면을 포함하고, 상기 제2 영역은 상기 제2 측면과 상기 제3 측면을 포함하고, 상기 제3 영역은 상기 제3 측면과 상기 제4 측면을 포함하고, 상기 제4 영역은 상기 제4 측면과 상기 제1 측면을 포함하고, 상기 제1 서브패드는 상기 제2 영역에 배치되고, 상기 제2 서브패드는 상기 제4 영역에 배치될 수 있다.The semiconductor structure includes a first side surface and a third side surface facing each other in plan view, a second side surface and a fourth side facing each other, a first center line bisecting the first side surface, and a second side bisecting the second side surface first to fourth regions defined by a center line, wherein the first region includes the first side surface and the second side surface, and the second region includes the second side surface and the third side surface; , wherein the third area includes the third side surface and the fourth side surface, the fourth area includes the fourth side surface and the first side surface, and the first sub-pad is disposed in the second area; , the second sub-pad may be disposed in the fourth area.

상기 제1, 제2 와이어와 상기 제3, 제4 와이어는 재질이 상이할 수 있다.The first and second wires and the third and fourth wires may have different materials.

상기 제3, 제4 와이어는 은(Ag)을 포함할 수 있다.The third and fourth wires may include silver (Ag).

실시 예에 따르면, 복수 개의 발광부의 동작 전압이 일정하여 광 효율이 향상될 수 있다.According to an embodiment, since the operating voltages of the plurality of light emitting units are constant, light efficiency may be improved.

또한, 복수 개의 칩 사이의 저항을 줄일 수 있다.In addition, resistance between the plurality of chips can be reduced.

본 발명의 다양하면서도 유익한 장점과 효과는 상술한 내용에 한정되지 않으며, 본 발명의 구체적인 실시형태를 설명하는 과정에서 보다 쉽게 이해될 수 있을 것이다.Various and advantageous advantages and effects of the present invention are not limited to the above, and will be more easily understood in the course of describing specific embodiments of the present invention.

도 1은 본 발명의 제1 실시 예에 따른 반도체 소자의 평면도이고,
도 2는 도 1의 A-A 방향 단면도이고,
도 3은 도 1의 B-B 방향 단면도이고,
도 4는 도 1의 C-C 방향 단면도이고,
도 5는 본 발명의 제2 실시 예에 따른 반도체 소자의 평면도이고,
도 6은 본 발명의 제3 실시 예에 따른 반도체 소자의 평면도이고,
도 7은 본 발명의 제4 실시 예에 따른 반도체 소자의 평면도이고,
도 8은 본 발명의 제5 실시 예에 따른 반도체 소자의 평면도이고,
도 9는 비교 예와 실시 예의 발광 강도(Po)를 측정한 그래프이고,
도 10은 본 발명의 일 실시 예에 따른 반도체 소자 패키지의 평면도이고,
도 11은 본 발명의 제6 실시 예에 따른 반도체 소자의 평면도이고,
도 12a는 도 11의 제2 영역 확대도이고,
도 12b는 도 11의 제4 영역 확대도이고,
도 13은 본 발명의 다른 실시 예에 따른 반도체 소자 패키지의 평면도이다.1 is a plan view of a semiconductor device according to a first embodiment of the present invention;
Figure 2 is a cross-sectional view in the direction AA of Figure 1,
Figure 3 is a cross-sectional view in the BB direction of Figure 1,
Figure 4 is a cross-sectional view in the CC direction of Figure 1,
5 is a plan view of a semiconductor device according to a second embodiment of the present invention;
6 is a plan view of a semiconductor device according to a third embodiment of the present invention;
7 is a plan view of a semiconductor device according to a fourth embodiment of the present invention;
8 is a plan view of a semiconductor device according to a fifth embodiment of the present invention;
9 is a graph measuring the light emission intensity (Po) of Comparative Examples and Examples;
10 is a plan view of a semiconductor device package according to an embodiment of the present invention;
11 is a plan view of a semiconductor device according to a sixth embodiment of the present invention;
12A is an enlarged view of the second area of FIG. 11;
12B is an enlarged view of a fourth area of FIG. 11;
13 is a plan view of a semiconductor device package according to another embodiment of the present invention.

본 실시 예들은 다른 형태로 변형되거나 여러 실시 예가 서로 조합될 수 있으며, 본 발명의 범위가 이하 설명하는 각각의 실시 예로 한정되는 것은 아니다. The present embodiments may be modified in other forms or various embodiments may be combined with each other, and the scope of the present invention is not limited to each of the embodiments described below.

특정 실시 예에서 설명된 사항이 다른 실시 예에서 설명되어 있지 않더라도, 다른 실시 예에서 그 사항과 반대되거나 모순되는 설명이 없는 한, 다른 실시 예에 관련된 설명으로 이해될 수 있다. Even if a matter described in a specific embodiment is not described in another embodiment, it may be understood as a description related to another embodiment unless a description contradicts or contradicts the matter in another embodiment.

예를 들어, 특정 실시 예에서 구성 A에 대한 특징을 설명하고 다른 실시 예에서 구성 B에 대한 특징을 설명하였다면, 구성 A와 구성 B가 결합된 실시 예가 명시적으로 기재되지 않더라도 반대되거나 모순되는 설명이 없는 한, 본 발명의 권리범위에 속하는 것으로 이해되어야 한다.For example, if a characteristic of configuration A is described in a specific embodiment and a feature of configuration B is described in another embodiment, the opposite or contradictory description is provided even if an embodiment in which configuration A and configuration B are combined is not explicitly described. Unless otherwise stated, it should be understood as belonging to the scope of the present invention.

실시 예의 설명에 있어서, 어느 한 element가 다른 element의 "상(위) 또는 하(아래)(on or under)"에 형성되는 것으로 기재되는 경우에 있어, 상(위) 또는 하(아래)(on or under)는 두 개의 element가 서로 직접(directly)접촉되거나 하나 이상의 다른 element가 상기 두 element 사이에 배치되어(indirectly) 형성되는 것을 모두 포함한다. 또한 "상(위) 또는 하(아래)(on or under)"으로 표현되는 경우 하나의 element를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.In the description of the embodiment, in the case where one element is described as being formed in "on or under" of another element, on (above) or below (on) or under) includes both elements in which two elements are in direct contact with each other or one or more other elements are disposed between the two elements indirectly. In addition, when expressed as "up (up) or down (on or under)", it may include the meaning of not only an upward direction but also a downward direction based on one element.

이하에서는 첨부한 도면을 참고로 하여 본 발명의 실시 예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다.Hereinafter, with reference to the accompanying drawings, embodiments of the present invention will be described in detail so that those of ordinary skill in the art to which the present invention pertains can easily implement them.

도 1은 본 발명의 제1 실시 예에 따른 반도체 소자의 평면도이고, 도 2는 도 1의 A-A 방향 단면도이고, 도 3은 도 1의 B-B 방향 단면도이고, 도 4는 도 1의 C-C 방향 단면도이다.1 is a plan view of a semiconductor device according to a first embodiment of the present invention, FIG. 2 is a cross-sectional view in the AA direction of FIG. 1 , FIG. 3 is a cross-sectional view in the BB direction of FIG. 1 , and FIG. 4 is a cross-sectional view in the CC direction of FIG. 1 .

도 1을 참조하면, 실시 예에 따른 반도체 소자는, 제1 발광부(120A) 및 제2 발광부(120B)를 포함하는 반도체구조물(120A, 120B), 제1 발광부(120A)과 제2 발광부(120B)를 병렬 연결하는 제1 전극(130), 및 제2 전극(140)을 포함한다.Referring to FIG. 1 , a semiconductor device according to the embodiment includes semiconductor structures 120A and 120B including a first light emitting unit 120A and a second light emitting unit 120B, a first light emitting unit 120A and a second light emitting unit 120B. It includes a first electrode 130 and a second electrode 140 that connect the light emitting unit 120B in parallel.

제1 발광부(120A)와 제2 발광부(120B)는 아이솔레이션된 발광셀일 수 있다. 발광부는 독립적으로 활성층을 갖는 영역으로 정의할 수 있다. 제1 발광부(120A)와 제2 발광부(120B) 사이에는 제1 방향(X축 방향)으로 연장된 제1 이격구간(d1)이 배치될 수 있다. 제1 발광부(120A)와 제2 발광부(120B)는 제1 이격구간(d1)을 기준으로 제2 방향(Y축 방향)으로 이격 배치될 수 있다.The first light emitting unit 120A and the second light emitting unit 120B may be isolated light emitting cells. The light emitting part may be independently defined as a region having an active layer. A first separation section d1 extending in the first direction (X-axis direction) may be disposed between the first light emitting part 120A and the second light emitting part 120B. The first light emitting unit 120A and the second light emitting unit 120B may be disposed to be spaced apart from each other in the second direction (Y-axis direction) with respect to the first separation section d1 .

제1 전극(130)은 제1 발광부(120A)상에 배치되는 제1 패드(131), 제1 발광부(120A)상에 배치되는 제1 가지전극(132), 및 제2 발광부(120B)상에 배치되는 제1 연장전극(133)을 포함할 수 있다. The first electrode 130 includes a first pad 131 disposed on the first light emitting part 120A, a first branch electrode 132 disposed on the first light emitting part 120A, and a second light emitting part ( A first extension electrode 133 disposed on 120B may be included.

제1 전극(130)은 제1 발광부(120A)의 제1 도전형 반도체층과 제2 발광부(120B)의 제1 도전형 반도체층을 전기적으로 연결할 수 있다. 제1 전극(130)은 알루미늄(Al), 티타늄(Ti), 크롬(Cr), 니켈(Ni), 구리(Cu), 금(Au) 중 적어도 하나를 포함하며 단층 또는 다층 구조로 형성될 수 있다.The first electrode 130 may electrically connect the first conductivity type semiconductor layer of the first light emitting unit 120A and the first conductivity type semiconductor layer of the second light emitting unit 120B. The first electrode 130 includes at least one of aluminum (Al), titanium (Ti), chromium (Cr), nickel (Ni), copper (Cu), and gold (Au), and may be formed in a single-layer or multi-layer structure. have.

제1 패드(131)는 와이어가 본딩되는 영역일 수 있다. 제1 패드(131)의 형상은 특별히 제한되지 않는다. 제1 가지전극(132)과 제2 연장전극(143)은 제1-2방향(X2 방향)으로 연장될 수 있다. 제1 가지전극(132)과 제1 연장전극(133)의 폭은 특별히 한정하지 않는다.The first pad 131 may be a region to which a wire is bonded. The shape of the first pad 131 is not particularly limited. The first branch electrode 132 and the second extension electrode 143 may extend in the 1-2 direction (X2 direction). The widths of the first branch electrode 132 and the first extension electrode 133 are not particularly limited.

제1 전극(130)은 제1 가지전극(132)과 제1 연장전극(133)을 연결하는 제1 연결부(134)를 포함할 수 있다. 제1 연결부(134)는 제1 이격구간(d1)상에 배치될 수 있다. 제1 연결부(134)의 폭은 제1 가지전극(132) 및 제1 연장전극(133)의 폭보다 넓을 수 있다. The first electrode 130 may include a first connector 134 connecting the first branch electrode 132 and the first extension electrode 133 . The first connection part 134 may be disposed on the first separation section d1. The width of the first connection part 134 may be wider than that of the first branch electrode 132 and the first extension electrode 133 .

제1 가지전극(132)의 폭과 제1 연결부(134)의 폭의 비는 1:2 내지 1:5일 수 있다. 폭의 비가 1:2보다 작은 경우(예: 1:1.5)에는 제1 이격구간(d1)의 단차에 의해 제1 연결부(134)가 끊어질 수도 있다. 폭의 비가 1:5보다 큰 경우에는 상대적으로 발명 면적이 작아져 발광 효율이 감소할 수 있다. 예시적으로 제1 가지전극(132)과 제1 연장전극(133)의 폭은 2um 내지 6um일 수 있고, 제1 연결부(134)의 폭은 10um 내지 30um일 수 있으나 반드시 이에 한정하지 않는다.A ratio of the width of the first branch electrode 132 to the width of the first connection part 134 may be 1:2 to 1:5. When the width ratio is smaller than 1:2 (eg, 1:1.5), the first connection part 134 may be cut due to the step difference of the first separation section d1. When the width ratio is greater than 1:5, the invention area is relatively small, so that luminous efficiency may decrease. Exemplarily, the width of the first branch electrode 132 and the first extension electrode 133 may be 2 μm to 6 μm, and the width of the first connection part 134 may be 10 μm to 30 μm, but is not limited thereto.

제2 전극(140)은 제2 발광부(120B)상에 배치되는 제2 패드(141), 제2 발광부(120B)상에 배치되는 제2 가지전극(142), 및 제1 발광부(120A)상에 배치되는 제2 연장전극(143)을 포함할 수 있다. The second electrode 140 includes a second pad 141 disposed on the second light emitting part 120B, a second branch electrode 142 disposed on the second light emitting part 120B, and a first light emitting part ( A second extension electrode 143 disposed on 120A may be included.

제2 전극(140)은 제1 발광부(120A)의 제2 도전형 반도체층과 제2 발광부(120B)의 제2 도전형 반도체층을 전기적으로 연결할 수 있다. 제2 전극(140)은 알루미늄(Al), 티타늄(Ti), 크롬(Cr), 니켈(Ni), 구리(Cu), 금(Au) 중 적어도 하나를 포함하여 단층 또는 다층 구조로 형성될 수 있다.The second electrode 140 may electrically connect the second conductivity type semiconductor layer of the first light emitting unit 120A and the second conductivity type semiconductor layer of the second light emitting unit 120B. The second electrode 140 may include at least one of aluminum (Al), titanium (Ti), chromium (Cr), nickel (Ni), copper (Cu), and gold (Au) to have a single-layer or multi-layer structure. have.

제2 패드(141)는 와이어가 본딩되는 영역일 수 있다. 식별을 위해 제2 패드(141)의 형상은 제1 패드(131)의 형상과 다른 형상을 가질 수 있다. 예시적으로 제2 패드(141)는 원형 형상을 가질 수 있으나 특별히 이에 한정하지 않는다. 제2 가지전극(142)과 제2 연장전극(143)은 제1-1방향(X1 방향)으로 연장될 수 있다. 제2 가지전극(142)과 제2 연장전극(143)의 폭은 특별히 한정하지 않는다. 예시적으로 제2 가지전극(142)과 제2 연장전극(143)의 폭은 2um 내지 6um일 수 있다.The second pad 141 may be a region to which a wire is bonded. For identification, the shape of the second pad 141 may be different from that of the first pad 131 . For example, the second pad 141 may have a circular shape, but is not limited thereto. The second branch electrode 142 and the second extension electrode 143 may extend in the 1-1 direction (X1 direction). The widths of the second branch electrode 142 and the second extension electrode 143 are not particularly limited. Exemplarily, the width of the second branch electrode 142 and the second extension electrode 143 may be 2 μm to 6 μm.

제2 전극(140)은 제2 가지전극(142)과 제2 연장전극(143)을 연결하는 제2 연결부(144)를 포함할 수 있다. 제2 연결부(144)는 제1 이격구간(d1)상에 배치될 수 있다. 제2 연결부(144)의 폭은 제2 가지전극(142) 및 제2 연장전극(143)의 폭보다 넓을 수 있다. 제1 연결부(134)와 동일한 이유로 제2 가지전극(142)의 폭과 제2 연결부(144)의 폭의 비는 1:2 내지 1:5를 만족할 수 있다.The second electrode 140 may include a second connection part 144 connecting the second branch electrode 142 and the second extension electrode 143 . The second connection part 144 may be disposed on the first separation section d1. The width of the second connection part 144 may be wider than that of the second branch electrode 142 and the second extension electrode 143 . For the same reason as the first connection part 134 , a ratio of the width of the second branch electrode 142 to the width of the second connection part 144 may satisfy 1:2 to 1:5.

제2 가지전극(142)의 개수는 제1 가지전극(132)의 개수보다 많을 수 있다. 제2 가지전극(142)의 개수를 늘려 홀의 주입 효율을 개선할 수 있다. 또한, 제1 가지전극(132)은 발광부를 제1 방향으로 이등분하는 가상선 상에 배치될 수 있다. 제1 가지전극(132)이 발광부의 중앙에 배치되므로 전자(electron)가 균일하게 분산될 수 있다.The number of the second branch electrodes 142 may be greater than the number of the first branch electrodes 132 . Hole injection efficiency may be improved by increasing the number of second branch electrodes 142 . Also, the first branch electrode 132 may be disposed on an imaginary line that bisects the light emitting part in the first direction. Since the first branch electrode 132 is disposed at the center of the light emitting part, electrons may be uniformly dispersed.

반도체 소자는 평면상에서 서로 마주보는 제1 측면(S1)과 제3 측면(S3), 서로 마주보는 제2 측면(S2)과 제4 측면(S4), 제1 측면(S1)을 이등분하는 제1 중심선(C1), 및 제2 측면(S2)을 이등분하는 제2 중심선(C2)에 의해 구획되는 제1 내지 제4 영역(P1, P2, P3, P4)을 포함할 수 있다. 제1 측면 내지 제4 측면(S1, S2, S3, S4)은 반도체 소자 또는 기판(110)의 최외곽면을 이룰 수 있다. The semiconductor device includes a first side surface S1 and a third side surface S3 facing each other on a plane view, a second side surface S2 and a fourth side surface S4 facing each other, and a first halving of the first side surface S1. It may include first to fourth regions P1 , P2 , P3 , and P4 defined by a center line C1 and a second center line C2 bisecting the second side surface S2 . The first to fourth side surfaces S1 , S2 , S3 , and S4 may form an outermost surface of the semiconductor device or the substrate 110 .

제1 영역(P1)은 제1 측면(S1)과 제2 측면(S2)을 포함하고, 제2 영역(P2)은 제2 측면(S2)과 제3 측면(S3)을 포함하고, 제3 영역(P3)은 제3 측면(S3)과 제4 측면(S4)을 포함하고, 제4 영역(P4)은 제4 측면(S4)과 제1 측면(S1)을 포함할 수 있다.The first area P1 includes a first side surface S1 and a second side surface S2 , and the second area P2 includes a second side surface S2 and a third side surface S3 , and a third The region P3 may include a third side surface S3 and a fourth side surface S4 , and the fourth region P4 may include a fourth side surface S4 and a first side surface S1 .

실시 예에 따른 제1 패드(131)는 제2 영역(P2)에 배치되고, 제2 패드(141)는 제4 영역(P4)에 배치된다. 즉, 제1 패드(131)와 제2 패드(141)는 평면상 대각선 방향으로 배치될 수 있다. 이러한 구성에 의하면 전류 분산 효율이 향상될 수 있다. 만약, 제1 패드(131)와 제2 패드(141)가 모두 제1 발광부(120A)에만 배치되면 제1 발광부(120A)의 발광 강도가 제2 발광부(120B)보다 강해져 균일도가 저하되는 문제가 있다.The first pad 131 according to the embodiment is disposed in the second area P2 , and the second pad 141 is disposed in the fourth area P4 . That is, the first pad 131 and the second pad 141 may be disposed in a diagonal direction in plan view. According to this configuration, the current dissipation efficiency can be improved. If both the first pad 131 and the second pad 141 are disposed only on the first light emitting part 120A, the light emission intensity of the first light emitting part 120A is stronger than that of the second light emitting part 120B, and the uniformity is lowered. there is a problem to be

또한, 제1 패드(131)가 제1 영역(P1)에 배치되고 제2 패드(141)가 제4 영역(P4)에 배치된 경우(제2 방향으로 오버랩되게 배치), 전류 분산 효율이 감소할 수 있다. 따라서, 제1 패드(131)와 제2 패드(141)는 제2 방향(Y축 방향)으로 오버랩되지 않도록 대각선 방향으로 배치되는 것이 바람직할 수 있다.Also, when the first pad 131 is disposed in the first area P1 and the second pad 141 is disposed in the fourth area P4 (disposed to overlap in the second direction), the current dissipation efficiency is reduced. can do. Accordingly, it may be preferable that the first pad 131 and the second pad 141 are disposed in a diagonal direction so as not to overlap in the second direction (Y-axis direction).

도 2를 참조하면, 제1 발광부(120A)와 제2 발광부(120B)는 각각 제1 도전형 반도체층(121), 활성층(122), 및 제2 도전형 반도체층(123)을 포함할 수 있다. Referring to FIG. 2 , the first light emitting part 120A and the second light emitting part 120B each include a first conductivity type semiconductor layer 121 , an active layer 122 , and a second conductivity type semiconductor layer 123 . can do.

제1 도전형 반도체층(121)은 -Ⅴ족, -Ⅵ족 등의 화합물 반도체로 구현될 수 있으며, 제1도펀트가 도핑될 수 있다. 제1 도전형 반도체층(121)은 Inx1Aly1Ga1 -x1-y1N(0≤x1≤1, 0≤y1≤1, 0≤x1+y1≤1)의 조성식을 갖는 반도체 재료, 예를 들어 GaN, AlGaN, InGaN, InAlGaN 등에서 선택될 수 있다. 그리고, 제1도펀트는 Si, Ge, Sn, Se, Te와 같은 n형 도펀트일 수 있다. 제1도펀트가 n형 도펀트인 경우, 제1도펀트가 도핑된 제1 도전형 반도체층(121)은 n형 반도체층일 수 있다.The first conductivity type semiconductor layer 121 may be implemented as a compound semiconductor such as -V group or -VI group, and may be doped with a first dopant. The first conductivity type semiconductor layer 121 is a semiconductor material having a composition formula of In x1 Al y1 Ga 1 -x1 -y1 N (0≤x1≤1, 0≤y1≤1, 0≤x1+y1≤1), e.g. For example, it may be selected from GaN, AlGaN, InGaN, InAlGaN, and the like. In addition, the first dopant may be an n-type dopant such as Si, Ge, Sn, Se, or Te. When the first dopant is an n-type dopant, the first conductivity-type semiconductor layer 121 doped with the first dopant may be an n-type semiconductor layer.

활성층(122)은 제1 도전형 반도체층(121)과 제2 도전형 반도체층(123) 사이에 배치될 수 있다. 활성층(122)은 제1 도전형 반도체층(121)을 통해서 주입되는 전자(또는 정공)와 제2 도전형 반도체층(123)을 통해서 주입되는 정공(또는 전자)이 만나는 층이다. 활성층(122)은 전자와 정공이 재결합함에 따라 낮은 에너지 준위로 천이하며, 가시광 또는 자외선 파장을 가지는 빛을 생성할 수 있다.The active layer 122 may be disposed between the first conductivity-type semiconductor layer 121 and the second conductivity-type semiconductor layer 123 . The active layer 122 is a layer in which electrons (or holes) injected through the first conductivity type semiconductor layer 121 and holes (or electrons) injected through the second conductivity type semiconductor layer 123 meet. The active layer 122 may transition to a low energy level as electrons and holes recombine, and may generate light having a wavelength of visible light or ultraviolet light.

활성층(122)은 우물층과 장벽층을 포함하고, 단일 우물 구조, 다중 우물 구조, 단일 양자 우물 구조, 다중 양자 우물(Multi Quantum Well; MQW) 구조, 양자점 구조 또는 양자선 구조 중 어느 하나의 구조를 가질 수 있으며, 활성층(122)의 구조는 이에 한정하지 않는다.The active layer 122 includes a well layer and a barrier layer, and has any one of a single well structure, a multi well structure, a single quantum well structure, a multi quantum well (MQW) structure, a quantum dot structure, or a quantum wire structure. may have, and the structure of the active layer 122 is not limited thereto.

제2 도전형 반도체층(123)은 활성층(122) 상에 형성되며, -Ⅴ족, -Ⅵ족 등의 화합물 반도체로 구현될 수 있으며, 제2 도전형 반도체층(123)에 제2도펀트가 도핑될 수 있다. 제2 도전형 반도체층(123)은 Inx5Aly2Ga1 -x5- y2N (0≤x5≤1, 0≤y2≤1, 0≤x5+y2≤1)의 조성식을 갖는 반도체 물질 또는 AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 중 선택된 물질로 형성될 수 있다. 제2도펀트가 Mg, Zn, Ca, Sr, Ba 등과 같은 p형 도펀트인 경우, 제2도펀트가 도핑된 제2 도전형 반도체층(123)은 p형 반도체층일 수 있다.The second conductivity type semiconductor layer 123 is formed on the active layer 122 , and may be implemented as a compound semiconductor such as -V group or -VI group, and a second dopant is added to the second conductivity type semiconductor layer 123 . may be doped. The second conductivity type semiconductor layer 123 is a semiconductor material having a composition formula of In x5 Al y2 Ga 1 -x5- y2 N (0≤x5≤1, 0≤y2≤1, 0≤x5+y2≤1) or AlInN , AlGaAs, GaP, GaAs, GaAsP, may be formed of a material selected from AlGaInP. When the second dopant is a p-type dopant such as Mg, Zn, Ca, Sr, or Ba, the second conductivity-type semiconductor layer 123 doped with the second dopant may be a p-type semiconductor layer.

제2 도전형 반도체층(123)상에는 오믹접촉층(160)이 배치될 수 있다. 오믹접촉층(160)은 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IZON(IZO Nitride), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), ZnO, IrOx, RuOx, NiO, RuOx/ITO, Ni/IrOx/Au, 또는 Ni/IrOx/Au/ITO, Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Sn, In, Ru, Mg, Zn, Pt, Au, Hf 중 적어도 하나를 포함하여 형성될 수 있으나, 이러한 재료에 한정되는 않는다.An ohmic contact layer 160 may be disposed on the second conductivity type semiconductor layer 123 . The ohmic contact layer 160 includes indium tin oxide (ITO), indium zinc oxide (IZO), indium zinc tin oxide (IZTO), indium aluminum zinc oxide (IAZO), indium gallium zinc oxide (IGZO), and indium gallium tin (IGTO). oxide), AZO (aluminum zinc oxide), ATO (antimony tin oxide), GZO (gallium zinc oxide), IZON (IZO Nitride), AGZO (Al-Ga ZnO), IGZO (In-Ga ZnO), ZnO, IrOx, RuOx, NiO, RuOx/ITO, Ni/IrOx/Au, or Ni/IrOx/Au/ITO, Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Sn, In, Ru, Mg, Zn, Pt , Au, may be formed including at least one of Hf, but is not limited to these materials.

절연층(151)은 제1 발광부(120A)와 제2 발광부(120B) 사이에 배치될 수 있다. 절연층(151)은 SiO2, SixOy, Si3N4, SixNy, SiOxNy, Al2O3, TiO2, AlN 등으로 이루어진 군에서 적어도 하나가 선택되어 형성될 수 있으나, 이에 한정하지 않는다. The insulating layer 151 may be disposed between the first light emitting part 120A and the second light emitting part 120B. The insulating layer 151 may be formed by selecting at least one from the group consisting of SiO 2 , SixOy, Si 3 N 4 , SixNy, SiOxNy, Al 2 O 3 , TiO 2 , AlN, and the like, but is not limited thereto.

제2 전극(140)은 제2 발광부(120B)상에 배치되는 제2 패드(141), 제2 발광부(120B)상에 배치되는 제2 가지전극(142), 및 제1 발광부(120A)상에 배치되는 제2 연장전극(143)을 포함할 수 있다. The second electrode 140 includes a second pad 141 disposed on the second light emitting part 120B, a second branch electrode 142 disposed on the second light emitting part 120B, and a first light emitting part ( A second extension electrode 143 disposed on 120A may be included.

제2 패드(141) 및 제2 가지전극(142)은 제2 발광부(120B)의 제2 도전형 반도체층(123)상에 배치되고, 제2 연장전극(143)은 제1 발광부(120A)의 제2 도전형 반도체층(123)상에 배치될 수 있다. 제2 연결부(144)는 제2 가지전극(142)과 제2 연장전극(143)을 연결할 수 있다.The second pad 141 and the second branch electrode 142 are disposed on the second conductivity type semiconductor layer 123 of the second light emitting part 120B, and the second extension electrode 143 is formed on the first light emitting part ( 120A) may be disposed on the second conductivity type semiconductor layer 123 . The second connection part 144 may connect the second branch electrode 142 and the second extension electrode 143 to each other.

제1 가지전극(132)과 제2 연장전극(143)의 하부에는 전류차단층 (CBL; current blocking layer)(152)이 배치될 수 있다. 전류차단층(152)은 제2 전극(140)과 수직 방향으로 중첩되는 영역에 배치될 수 있으며, 이에 따라 전류가 집중되는 현상을 완화하여 발광 소자의 발광 효율을 향상시킬 수 있다.A current blocking layer (CBL) 152 may be disposed under the first branch electrode 132 and the second extension electrode 143 . The current blocking layer 152 may be disposed in a region overlapping the second electrode 140 in the vertical direction, thereby reducing the current concentration phenomenon and improving the luminous efficiency of the light emitting device.

전류차단층(152)은 전기 절연성을 갖거나 쇼트키 접촉을 형성하는 재질을 포함할 수 있다. 전류차단층(152)은 산화물, 질화물 또는 금속으로 형성될 수 있다. 예시적으로 전류차단층(152)은 SiO2, SiOx, SiOxNy, Si3N4, Al2O3, TiOx, Ti, Al, Cr 중 적어도 하나를 포함할 수 있다.The current blocking layer 152 may include a material having electrical insulation or forming a Schottky contact. The current blocking layer 152 may be formed of oxide, nitride, or metal. Exemplarily, the current blocking layer 152 may include at least one of SiO 2 , SiOx, SiOxNy, Si 3 N 4 , Al 2 O 3 , TiOx, Ti, Al, and Cr.

도 1 및 도 3을 참조하면, 제1 전극(130)은 제1 발광부(120A)상에 배치되는 제1 패드(131), 제1 발광부(120A)상에 배치되는 제1 가지전극(132), 및 제2 발광부(120B)상에 배치되는 제1 연장전극(133)을 포함할 수 있다. 1 and 3 , the first electrode 130 includes a first pad 131 disposed on the first light emitting part 120A, and a first branch electrode disposed on the first light emitting part 120A. 132), and a first extension electrode 133 disposed on the second light emitting part 120B.

제1 패드(131) 및 제1 가지전극(132)은 제1 발광부(120A)의 제1 도전형 반도체층(121)상에 배치되고 제1 연장전극(133)은 제2 발광부(120B)의 제1 도전형 반도체층(121)상에 배치될 수 있다. 제1 발광부(120A)와 제2 발광부(120B)는 제1 전극(130)이 노출되도록 제1 전극(130)과 대응되는 홈(H1)이 형성될 수 있다.The first pad 131 and the first branch electrode 132 are disposed on the first conductivity type semiconductor layer 121 of the first light emitting part 120A, and the first extension electrode 133 is the second light emitting part 120B. ) may be disposed on the first conductivity type semiconductor layer 121 . A groove H1 corresponding to the first electrode 130 may be formed in the first light emitting part 120A and the second light emitting part 120B to expose the first electrode 130 .

도 1 및 도 4를 참조하면, 제1 가지전극(132), 제1 연장전극(133), 제2 가지전극(142), 제2 연장전극(143)은 교대로 배치될 수 있다. 제1 연장전극(133)은 이웃한 제2 가지전극(142) 사이에 배치될 수 있다. 또한, 제1 가지전극(132)은 이웃한 제2 연장전극(143) 사이에 배치될 수 있다.1 and 4 , the first branch electrode 132 , the first extension electrode 133 , the second branch electrode 142 , and the second extension electrode 143 may be alternately disposed. The first extension electrode 133 may be disposed between the adjacent second branch electrodes 142 . Also, the first branch electrode 132 may be disposed between the adjacent second extension electrodes 143 .

제2 가지전극(142) 및 제2 연장전극(143)의 하부에는 전류차단층(152)이 배치될 수 있다. 제2 가지전극(142) 및 제2 연장전극(143)은 오믹전극층(160)상에 배치되어 제2 도전형 반도체층(123)과 전기적으로 연결되는 반면, 제1 가지전극(132)과 제1 연장전극(133)은 직접 제1 도전형 반도체층(121)과 접촉할 수 있다. 제1 전극(130)과 제2 전극(140)은 Cr, V, W, Ti, Zn, Ni, Cu, Al, Au, Mo, Ti/Au/Ti/Pt/Au, Ni/Au/Ti/Pt/Au, Cr/Al/Ni/Cu/Ni/Au 등에서 선택된 적어도 어느 하나를 포함할 수 있다.A current blocking layer 152 may be disposed under the second branch electrode 142 and the second extension electrode 143 . The second branched electrode 142 and the second extension electrode 143 are disposed on the ohmic electrode layer 160 and electrically connected to the second conductivity type semiconductor layer 123 , while the first branched electrode 132 and the first branched electrode 132 are disposed on the ohmic electrode layer 160 . The first extension electrode 133 may directly contact the first conductivity-type semiconductor layer 121 . The first electrode 130 and the second electrode 140 are Cr, V, W, Ti, Zn, Ni, Cu, Al, Au, Mo, Ti/Au/Ti/Pt/Au, Ni/Au/Ti/ It may include at least one selected from Pt/Au, Cr/Al/Ni/Cu/Ni/Au, and the like.

도 5는 본 발명의 제2 실시 예에 따른 반도체 소자의 평면도이고, 도 6은 본 발명의 제3 실시 예에 따른 반도체 소자의 평면도이고, 도 7은 본 발명의 제4 실시 예에 따른 반도체 소자의 평면도이고, 도 8은 본 발명의 제5 실시 예에 따른 반도체 소자의 평면도이다.5 is a plan view of a semiconductor device according to a second embodiment of the present invention, FIG. 6 is a plan view of a semiconductor device according to a third embodiment of the present invention, and FIG. 7 is a semiconductor device according to a fourth embodiment of the present invention. is a plan view of , and FIG. 8 is a plan view of a semiconductor device according to a fifth embodiment of the present invention.

도 5를 참조하면, 실시 예에 따른 반도체 소자는 4개의 발광부(120A, 120B, 120C, 120D)를 포함할 수 있다. 반도체 소자는 평면상에서 서로 마주보는 제1 측면(S1)과 제3 측면(S3), 서로 마주보는 제2 측면(S2)과 제4 측면(S4)을 포함하고, 제1 측면(S1)을 이등분하는 제1 이격구간(d1) 및 제2 측면(S2)을 이등분하는 제2 이격구간(d2)에 의해 4개의 발광부(120A, 120B, 120C, 120D)로 구획될 수 있다. 이와 동일한 방식으로 반도체구조물은 더 많은 발광부로 구획될 수 있다.Referring to FIG. 5 , the semiconductor device according to the embodiment may include four light emitting units 120A, 120B, 120C, and 120D. The semiconductor device includes a first side surface S1 and a third side surface S3 facing each other on a planar view, and a second side surface S2 and a fourth side surface S4 facing each other, and the first side surface S1 is halved. It may be divided into four light emitting units 120A, 120B, 120C, and 120D by a first spaced section d1 and a second spaced section d2 that bisects the second side surface S2. In the same manner, the semiconductor structure can be divided into more light emitting parts.

실시 예에 따른 제1 패드(131)는 제2 발광부(120B)에 배치되고, 제2 패드(141)는 제4 발광부(120D)에 배치될 수 있다. 즉, 제1 패드(131)와 제2 패드(141)는 평면상 대각선 방향으로 배치될 수 있다.The first pad 131 according to the embodiment may be disposed on the second light emitting part 120B, and the second pad 141 may be disposed on the fourth light emitting part 120D. That is, the first pad 131 and the second pad 141 may be disposed in a diagonal direction in plan view.

제1 전극(130)과 제2 전극(140)은 도 1에서 설명한 구성이 그대로 적용될 수 있다. 추가적으로 제1 전극(130)과 제2 전극(140)은 제2 이격구간(d2)상에 배치되는 수평 연결부(132c, 142c)를 포함할 수 있다. For the first electrode 130 and the second electrode 140 , the configuration described with reference to FIG. 1 may be applied as it is. Additionally, the first electrode 130 and the second electrode 140 may include horizontal connecting portions 132c and 142c disposed on the second separation section d2.

예시적으로 제1 가지전극의 수평 연결부(132c)는 제1 발광부(120A)에 배치된 제1-1 가지전극(132b)과 제2 발광부(120B)에 배치된 제1-2 가지전극(132a)을 전기적으로 연결할 수 있다. 수평 연결부(132c)는 제1 가지전극(132)에 비해 상대적으로 넓은 폭을 가질 수 있다. Exemplarily, the horizontal connection part 132c of the first branch electrode includes the 1-1 branch electrode 132b disposed on the first light emitting part 120A and the 1-2 branch electrode disposed on the second light emitting part 120B. (132a) may be electrically connected. The horizontal connection part 132c may have a relatively wider width than that of the first branch electrode 132 .

제1 가지전극(132)의 폭과 수평 연결부(132c)의 폭(Y 방향 폭)의 비는 1:2 내지 1:5일 수 있다. 폭의 비가 1:2보다 작은 경우(예: 1:1.5)에는 제2 이격구간(d2)의 단차에 의해 수평 연결부가 끊어질 수도 있다. 폭의 비가 1:5보다 큰 경우에는 발광 면적이 작아져 발광 효율이 감소할 수 있다. 예시적으로 수평 연결부의 폭은 10um 내지 30um일 수 있으나 반드시 이에 한정하지 않는다.A ratio of the width of the first branch electrode 132 to the width of the horizontal connection part 132c (the width in the Y direction) may be 1:2 to 1:5. When the width ratio is smaller than 1:2 (eg, 1:1.5), the horizontal connection portion may be broken due to the step difference of the second separation section d2. When the width ratio is greater than 1:5, the light emitting area becomes small, and the light emitting efficiency may decrease. Illustratively, the width of the horizontal connection portion may be 10 μm to 30 μm, but is not limited thereto.

도 6을 참조하면, 제1 발광부(120A)와 제2 발광부(120B) 사이에는 제3 발광부(120C)와 제4 발광부(120D)가 더 배치될 수 있다. 복수 개의 발광부 사이에는 제1 이격구간(d1)이 각각 배치될 수 있다.Referring to FIG. 6 , a third light emitting unit 120C and a fourth light emitting unit 120D may be further disposed between the first light emitting unit 120A and the second light emitting unit 120B. A first separation section d1 may be disposed between the plurality of light emitting units, respectively.

제1 전극(130)은 제1 발광부(120A)상에 배치되는 제1 패드(131), 및 제1 발광부(120A)상에 배치되는 제1 가지전극(132), 및 나머지 발광부(120B, 120C, 120D) 상에 각각 배치되는 복수 개의 제1 연장전극(133)을 포함할 수 있다. 또한, 제1 이격구간(d1)상에 배치되어 복수 개의 제1 연장전극(133)을 연결하는 제1 연결부(134)를 포함할 수 있다.The first electrode 130 includes a first pad 131 disposed on the first light emitting part 120A, a first branch electrode 132 disposed on the first light emitting part 120A, and the remaining light emitting part ( It may include a plurality of first extension electrodes 133 respectively disposed on 120B, 120C, and 120D. In addition, it may include a first connection part 134 disposed on the first separation section d1 to connect the plurality of first extension electrodes 133 .

제2 전극(140)은 제2 발광부(120B)상에 배치되는 제2 패드(141) 및 제2 발광부(120B)상에 배치되는 제2 가지전극(142), 및 나머지 발광부(120A, 120C, 120D) 상에 배치되는 복수 개의 제2 연장전극(143)을 포함할 수 있다. 또한, 제1 이격구간(d1)상에 배치되어 복수 개의 제1 연장전극(133)을 연결하는 제2 연결부(144)를 포함할 수 있다.The second electrode 140 includes a second pad 141 disposed on the second light emitting part 120B, a second branch electrode 142 disposed on the second light emitting part 120B, and the remaining light emitting part 120A. , 120C, and 120D may include a plurality of second extension electrodes 143 disposed on the. In addition, it may include a second connection part 144 disposed on the first separation section d1 to connect the plurality of first extension electrodes 133 .

도 7을 참조하면, 제1 전극(130)은 제1 발광부(120A)에 배치된 2개의 제1 가지전극(132), 제2 발광부(120B)에 배치된 2개의 제1 연장전극(133)을 포함할 수 있다. 제2 전극(140)은 제2 발광부(120B)에 배치된 3개의 제2 가지전극(142) 및 제1 발광부(120A)에 배치된 3개의 제2 연장전극(142)을 포함할 수 있다. 제1 연결부(134)는 제1 가지전극(132)과 제1 연장전극(133)을 연결할 수 있고, 제2 연결부(144)는 제2 가지전극(142)과 제2 연장전극(143)을 연결할 수 있다.Referring to FIG. 7 , the first electrode 130 includes two first branch electrodes 132 disposed on the first light emitting part 120A, and two first extension electrodes 132 disposed on the second light emitting part 120B. 133) may be included. The second electrode 140 may include three second branch electrodes 142 disposed on the second light emitting part 120B and three second extension electrodes 142 disposed on the first light emitting part 120A. have. The first connection part 134 may connect the first branch electrode 132 and the first extension electrode 133 , and the second connection part 144 connects the second branch electrode 142 and the second extension electrode 143 to each other. can be connected

이러한 구성에 의하면, 하나의 발광부당 제1, 제2 가지전극(132, 142)의 개수가 많아져 전류 주입 효율 및 분산 효율이 향상되므로 발광 효율이 향상될 수 있다.According to this configuration, since the number of the first and second branch electrodes 132 and 142 per one light emitting unit increases, current injection efficiency and dispersion efficiency are improved, so that the luminous efficiency can be improved.

도 8을 참조하면, 제1 전극(130)은 반도체구조물(120)상에 배치된 제1 패드(131), 및 2개의 제1 가지전극(132)을 포함한다. 제1 패드(131)는 반도체구조물(120)를 제1 방향으로 이등분한 중심선(C1)상에 배치될 수 있다. 반도체구조물(120)은 중심선(C1)을 기준으로 일 측에 배치되는 제1 영역(P51) 및 타 측에 배치되는 제2 영역(P52)으로 구분될 수 있다.Referring to FIG. 8 , the first electrode 130 includes a first pad 131 disposed on the semiconductor structure 120 , and two first branch electrodes 132 . The first pad 131 may be disposed on a center line C1 that bisects the semiconductor structure 120 in the first direction. The semiconductor structure 120 may be divided into a first region P51 disposed on one side of the center line C1 and a second region P52 disposed on the other side thereof.

제2 전극(140)은 제1 영역(P51)에 배치되는 제2-1 패드(141a), 제2 영역(P52)에 배치되는 제2-2 패드(141b), 제2-1 패드(141a)와 연결되는 제2-1 가지전극(142), 및 제2-2 패드(141b)와 연결되는 제2-2 가지전극(142), 및 제2-1 패드(141a)와 제2-2 패드(141b)를 연결하는 연결부(146)를 포함할 수 있다.The second electrode 140 includes a 2-1 th pad 141a disposed in the first region P51, a 2-2 th pad 141b disposed in the second region P52, and a 2-1 th pad 141a. ), the 2-1 th branch electrode 142 connected to the ), the 2-2 th branch electrode 142 connected to the 2-2 th pad 141b, and the 2-1 th pad 141a and the 2-2 th branch electrode 142 . A connection part 146 for connecting the pad 141b may be included.

실시 예에 따르면 단일의 반도체구조물에 제2 전극(140)의 패드를 복수 개 배치함으로써 홀의 주입 효율을 개선할 수 있다. 또한, 사이즈가 큰 칩에서 저항을 낮출 수 있다.According to an embodiment, hole injection efficiency may be improved by disposing a plurality of pads of the second electrode 140 in a single semiconductor structure. In addition, it is possible to lower the resistance in a large-sized chip.

도 9는 비교 예와 실시 예의 발광 강도(Po)를 측정한 그래프이다.9 is a graph of measuring light emission intensity (Po) of Comparative Examples and Examples.

도 9를 참조하면, Eo는 하나의 발광부에 제1 전극(130)과 제2 전극(140)이 배치된 기본 구조이다. Eo의 발광 강도를 기준으로 실시 예들의 상대적인 발광 강도를 측정하였다.Referring to FIG. 9 , Eo is a basic structure in which the first electrode 130 and the second electrode 140 are disposed in one light emitting part. The relative emission intensity of the Examples was measured based on the emission intensity of Eo.

측정 결과, 실시 예들은 모두 Eo에 비해 발광 강도가 향상되었음을 알 수 있다. 즉 반도체구조물을 복수 개로 구획하고 병렬로 연결하는 경우에는 상대적으로 높은 광속 및 광 효율을 확보할 수 있음을 알 수 있다.As a result of the measurement, it can be seen that the luminescence intensity was improved in all of the Examples compared to Eo. That is, it can be seen that relatively high luminous flux and luminous efficiency can be secured when a plurality of semiconductor structures are divided and connected in parallel.

도 10은 본 발명의 일 실시 예에 따른 반도체 소자 패키지의 평면도이다.10 is a plan view of a semiconductor device package according to an embodiment of the present invention.

도 10을 참조하면, 실시 예에 따른 반도체 소자 패키지는 캐비티(1010)를 포함하는 몸체(1001), 및 몸체(1001)에 배치되는 제1, 제2 리드프레임(1002, 1003), 캐비티(1010)에 배치되는 반도체 소자(10)를 포함할 수 있다.Referring to FIG. 10 , a semiconductor device package according to the embodiment includes a body 1001 including a cavity 1010 , and first and second leadframes 1002 and 1003 disposed in the body 1001 , and a cavity 1010 . ) may include a semiconductor device 10 disposed in the.

몸체(1001)는 폴리프탈아미드(PPA:Polyphthalamide)와 같은 수지 재질, 실리콘(Si), 알루미늄(Al), 알루미늄 나이트라이드(AlN), AlOx, 액정폴리머(PSG, photo sensitive glass), 폴리아미드9T(PA9T), 신지오택틱폴리스티렌(SPS), 금속 재질, 사파이어(Al2O3), 베릴륨 옥사이드(BeO), 세라믹 및 인쇄회로기판(PCB, Printed Circuit Board) 중 적어도 하나로 형성될 수 있다.The body 1001 is made of a resin material such as polyphthalamide (PPA), silicon (Si), aluminum (Al), aluminum nitride (AlN), AlOx, liquid crystal polymer (PSG, photo sensitive glass), polyamide 9T (PA9T), syngeotactic polystyrene (SPS), a metal material, sapphire (Al2O3), beryllium oxide (BeO), ceramic, and may be formed of at least one of a printed circuit board (PCB).

몸체(1001)의 상면 형상은 반도체 소자의 용도 및 설계에 따라 삼각형, 사각형, 다각형 및 원형 등 다양한 형상을 가질 수 있다.The shape of the upper surface of the body 1001 may have various shapes, such as a triangle, a square, a polygon, and a circle, depending on the use and design of the semiconductor device.

캐비티(1010)의 단면 형상은 컵 형상, 오목한 용기 형상 등으로 형성될 수 있으며, 캐비티(1010)의 내 측면은 하부에 대해 경사진 내측면이 될 수 있다. 또한, 캐비티(1010)의 전면 형상은 원형, 사각형, 다각형, 타원형 등의 형상일 수 있으며, 이에 한정하지 않는다.The cross-sectional shape of the cavity 1010 may be a cup shape, a concave container shape, or the like, and an inner side surface of the cavity 1010 may be an inner side surface inclined with respect to the lower portion. In addition, the front shape of the cavity 1010 may be a shape such as a circle, a rectangle, a polygon, an oval, etc., but is not limited thereto.

캐비티(1010)의 내측벽은 경사면을 이룰 수 있으며, 경사면의 각도에 따라 반도체 소자에서 방출되는 광의 반사각이 달라질 수 있으며, 이에 따라 외부로 방출되는 광의 지향각을 조절할 수 있다. 광의 지향각이 줄어들수록 반도체 소자에서 외부로 방출되는 광의 집중성은 증가하는 반면, 광의 지향각이 클수록 반도체 소자에서 외부로 방출되는 광의 집중성은 감소할 수 있다.The inner wall of the cavity 1010 may form an inclined surface, and the reflection angle of the light emitted from the semiconductor device may vary according to the angle of the inclined surface, and accordingly, the directivity angle of the light emitted to the outside may be adjusted. As the beam angle decreases, the concentration of light emitted to the outside from the semiconductor device may increase, whereas as the beam beam angle increases, the concentration of light emitted to the outside from the semiconductor device may decrease.

제1, 2 리드프레임(1002, 1003)은 금속 재질, 예를 들어, 티타늄(Ti), 구리(Cu), 니켈(Ni), 금(Au), 크롬(Cr), 탄탈늄(Ta), 백금(Pt), 주석(Sn), 은(Ag), 인(P), 알루미늄(Al), 인듐(In), 팔라듐(Pd), 코발트(Co), 실리콘(Si), 게르마늄(Ge), 하프늄(Hf), 루테늄(Ru), 철(Fe) 중에서 하나 이상의 물질 또는 합금을 포함할 수 있다.The first and second lead frames 1002 and 1003 are made of a metal material, for example, titanium (Ti), copper (Cu), nickel (Ni), gold (Au), chromium (Cr), tantalum (Ta), Platinum (Pt), tin (Sn), silver (Ag), phosphorus (P), aluminum (Al), indium (In), palladium (Pd), cobalt (Co), silicon (Si), germanium (Ge), It may include one or more materials or alloys of hafnium (Hf), ruthenium (Ru), and iron (Fe).

반도체 소자(10)는 전술한 구성이 모두 적용될 수 있다. 실시 예에 따른 반도체 소자는 도 2와 같이 평면상 제1 내지 제4 영역을 가질 수 있으며, 제1 패드(131)는 제2 영역에 배치되고 제2 패드(141)는 제4 영역에 배치될 수 있다.All of the above-described configurations may be applied to the semiconductor device 10 . The semiconductor device according to the embodiment may have first to fourth regions in a plan view as shown in FIG. 2 , wherein the first pad 131 is disposed in the second region and the second pad 141 is disposed in the fourth region. can

제1 패드(131)는 제1 와이어(1004)에 의해 제1 리드프레임(1002)과 전기적으로 연결될 수 있으며, 제2 패드(141)는 제2 와이어(1005)에 의해 제2 리드프레임(1003)과 전기적으로 연결될 수 있다.The first pad 131 may be electrically connected to the first leadframe 1002 by a first wire 1004 , and the second pad 141 may be electrically connected to the second leadframe 1003 by a second wire 1005 . ) can be electrically connected to.

실시 예에 따르면, 복수의 발광부가 칩 레벨에서 병렬 연결되므로 와이어 개수를 줄일 수 있다. 또한, 병렬 연결에 의해 광 효율이 향상될 수 있다.According to an embodiment, since the plurality of light emitting units are connected in parallel at the chip level, the number of wires may be reduced. In addition, light efficiency may be improved by parallel connection.

도 11은 본 발명의 제6 실시 예에 따른 반도체 소자의 평면도이고, 도 12a는 도 11의 제2 영역 확대도이고, 도 12b는 도 11의 제4 영역 확대도이고, 도 13은 본 발명의 다른 실시 예에 따른 반도체 소자 패키지의 평면도이다.11 is a plan view of a semiconductor device according to a sixth embodiment of the present invention, FIG. 12A is an enlarged view of a second area of FIG. 11 , FIG. 12B is an enlarged view of a fourth area of FIG. 11 , and FIG. 13 is an enlarged view of a fourth area of FIG. It is a plan view of a semiconductor device package according to another embodiment.

도 11을 참조하면, 실시 예에 따른 반도체 소자는 제1 발광부(120A)와 제2 발광부(120B)를 포함한다. 제1, 제2 발광부(120A, 120B)는 동일 반도체구조물에서 아이솔레이션에 의해 형성될 수 있다. 제1 발광부(120A)와 제2 발광부(120B)는 각각 제1 도전형 반도체층, 활성층, 및 제2 도전형 반도체층을 포함할 수 있다. 서브패드를 제외한 나머지 구성은 도 2 내지 도 4에서 설명한 구조가 그대로 적용될 수 있다.Referring to FIG. 11 , the semiconductor device according to the embodiment includes a first light emitting part 120A and a second light emitting part 120B. The first and second light emitting units 120A and 120B may be formed by isolation in the same semiconductor structure. Each of the first light emitting unit 120A and the second light emitting unit 120B may include a first conductivity type semiconductor layer, an active layer, and a second conductivity type semiconductor layer. The structures described with reference to FIGS. 2 to 4 may be applied to the rest of the configuration except for the sub-pad.

제1, 제2 발광부(120A, 120B)는 각각 별도로 제작된 반도체 소자일 수도 있다. 제1, 제2 발광부(120A, 120B)가 별도로 제작된 반도체 소자일 경우 각 발광부의 활성층은 서로 다른 조성을 가질 수도 있다. 예시적으로 제1 발광부(120A)의 활성층은 청색광을 방출하고 제2 발광부(120B)의 활성층은 녹색광을 방출할 수도 있다. 따라서, 다양한 종류의 반도체 소자를 병렬로 연결할 수 있다. 이하에서는 하나의 반도체구조물에서 아이솔레이션된 발광부로 설명한다.Each of the first and second light emitting units 120A and 120B may be a semiconductor device manufactured separately. When the first and second light emitting units 120A and 120B are separately manufactured semiconductor devices, the active layers of each light emitting unit may have different compositions. For example, the active layer of the first light emitting part 120A may emit blue light, and the active layer of the second light emitting part 120B may emit green light. Accordingly, various types of semiconductor devices can be connected in parallel. Hereinafter, an isolated light emitting unit in one semiconductor structure will be described.

제1 발광부(120A)와 제2 발광부(120B)는 각각 제1 도전형 반도체층과 전기적으로 연결된 제1 전극(130) 및 제2 도전형 반도체층과 전기적으로 연결된 제2 전극(140)을 포함할 수 있다. The first light emitting part 120A and the second light emitting part 120B are the first electrode 130 electrically connected to the first conductivity type semiconductor layer and the second electrode 140 electrically connected to the second conductivity type semiconductor layer, respectively. may include

제1 전극(130)은 제1 패드(131)와 제1 가지전극(132)을 포함하고, 제2 전극(140)은 제2 패드(141)와 제2 가지전극(142)을 포함할 수 있다. 이때, 제1 발광부(120A)의 제1 전극(130)은 제1 서브패드(137)를 더 포함할 수 있고, 제2 발광부(120B)의 제2 전극(140)은 제2 서브패드(147)를 더 포함할 수 있다.The first electrode 130 may include a first pad 131 and a first branched electrode 132 , and the second electrode 140 may include a second pad 141 and a second branched electrode 142 . have. In this case, the first electrode 130 of the first light emitting unit 120A may further include a first sub-pad 137 , and the second electrode 140 of the second light emitting unit 120B may include a second sub pad. (147) may be further included.

제3 와이어(1007)는 제1 발광부(120A)에 배치된 제1 패드(131)와 제2 발광부(120B)에 배치된 제1 패드(131)를 전기적으로 연결하고, 제4 와이어(1006)는 제1 발광부(120A)에 배치된 제2 패드(141)와 제2 발광부(120B)에 배치된 제2 패드(141)를 전기적으로 연결할 수 있다. 따라서, 제1 발광부(120A)와 제2 발광부(120B)는 제3, 제4 와이어(1007, 1006)에 의해 병렬로 연결될 수 있다.The third wire 1007 electrically connects the first pad 131 disposed on the first light emitting part 120A and the first pad 131 disposed on the second light emitting part 120B, and a fourth wire ( 1006 may electrically connect the second pad 141 disposed on the first light emitting part 120A and the second pad 141 disposed on the second light emitting part 120B. Accordingly, the first light emitting unit 120A and the second light emitting unit 120B may be connected in parallel by the third and fourth wires 1007 and 1006 .

제3 와이어(1007)와 제4 와이어(1006)는 실버 와이어일 수 있다. 일반적으로 사용되는 골드 와이어는 청색 파장대의 광을 흡수하므로 반사도가 높은 실버 와이어를 선택하는 것이 바람직할 수 있다. 실버 와이어의 직경은 0.7mm 내지 0.9mm일 수 있으나 반드시 이에 한정하지 않는다. 또한, 제3 와이어(1007)와 제4 와이어(1006)는 은(Ag)이 코팅된 와이어일 수도 있다. 실시 예에 따르면, 와이어에 의해 복수 개의 발광부를 연결하므로 발광부들의 동작 전압이 균일해지는 효과가 있다.The third wire 1007 and the fourth wire 1006 may be silver wires. Since a generally used gold wire absorbs light in a blue wavelength band, it may be desirable to select a silver wire having high reflectivity. The diameter of the silver wire may be 0.7 mm to 0.9 mm, but is not necessarily limited thereto. In addition, the third wire 1007 and the fourth wire 1006 may be wires coated with silver (Ag). According to an embodiment, since the plurality of light emitting units are connected by wires, there is an effect that the operating voltages of the light emitting units are uniform.

실시 예에 따르면 제1 발광부(120A)의 제1 패드(131)와 제2 발광부(120B)의 제1 패드(131)가 제3 와이어(1007)로 연결되고, 제1 발광부(120A)의 제2 패드(141)와 제2 발광부(120B)의 제2 패드(141)가 제4 와이어(1006)와 연결되므로, 리드 프레임과 연결을 위한 패드가 더 필요할 수 있다. 따라서, 제1 발광부(120A)의 제1 전극(130)은 제1 서브패드(137)를 더 포함할 수 있고, 제2 발광부(120B)의 제2 전극(140)은 제2 서브패드(147)를 더 포함할 수 있다. 제1 패드(131)와 제1 서브패드(137)의 형상은 동일할 수 있으며, 제2 패드(141)와 제2 서브패드(147)의 형상은 동일할 수 있다. 그러나, 서브패드의 형상은 반드시 이에 한정하지 않는다.According to an embodiment, the first pad 131 of the first light emitting unit 120A and the first pad 131 of the second light emitting unit 120B are connected by a third wire 1007 , and the first light emitting unit 120A ) and the second pad 141 of the second light emitting part 120B are connected to the fourth wire 1006, a pad for connection with the lead frame may be further required. Accordingly, the first electrode 130 of the first light-emitting unit 120A may further include a first sub-pad 137 , and the second electrode 140 of the second light-emitting unit 120B may include a second sub-pad. (147) may be further included. The shapes of the first pad 131 and the first sub-pad 137 may be the same, and the shapes of the second pad 141 and the second sub-pad 147 may be the same. However, the shape of the sub pad is not necessarily limited thereto.

반도체 소자는 평면상에서 서로 마주보는 제1 측면(S1)과 제3 측면(S3), 서로 마주보는 제2 측면(S2)과 제4 측면(S4), 제1 측면(S1)을 이등분하는 제1 중심선(C1), 및 제2 측면(S2)을 이등분하는 제2 중심선(C2)에 의해 구획되는 제1 내지 제4 영역(P1, P2, P3, P4)을 포함할 수 있다.The semiconductor device includes a first side surface S1 and a third side surface S3 facing each other on a plane view, a second side surface S2 and a fourth side surface S4 facing each other, and a first halving of the first side surface S1. It may include first to fourth regions P1 , P2 , P3 , and P4 defined by a center line C1 and a second center line C2 bisecting the second side surface S2 .

제1 영역(P1)은 제1 측면(S1)과 제2 측면(S2)을 포함하고, 제2 영역(P2)은 제2 측면(S2)과 제3 측면(S3)을 포함하고, 제3 영역(P3)은 제3 측면(S3)과 제4 측면(S4)을 포함하고, 제4 영역(P4)은 제4 측면(S4)과 제1 측면(S1)을 포함할 수 있다.The first area P1 includes a first side surface S1 and a second side surface S2 , and the second area P2 includes a second side surface S2 and a third side surface S3 , and a third The region P3 may include a third side surface S3 and a fourth side surface S4 , and the fourth region P4 may include a fourth side surface S4 and a first side surface S1 .

실시 예에 따른 제1 서브패드(137)는 제2 영역(P2)에 배치되고, 제2 서브패드(147)는 제4 영역(P4)에 배치된다. 즉, 제1 서브패드(137)와 제2 서브패드(147)는 대각선 방향으로 배치될 수 있다. 이러한 구성에 의하면 칩 저항을 개선할 수 있으며 전류 분산 효율이 향상될 수 있다.The first subpad 137 according to the embodiment is disposed in the second area P2 , and the second subpad 147 is disposed in the fourth area P4 . That is, the first sub-pad 137 and the second sub-pad 147 may be disposed in a diagonal direction. According to this configuration, chip resistance can be improved and current dissipation efficiency can be improved.

도 12a를 참조하면 제2 영역(P2)은 제3 측면(S3)을 이등분하는 제3 중심선(C11)과 제2 측면(S2)을 이등분하는 제4 중심선(C21)에 의해 제2-1 내지 제2-4 서브영역(P21, P22, P23, P24)으로 구분될 수 있다. Referring to FIG. 12A , the second region P2 is formed by a third center line C11 that bisects the third side surface S3 and a fourth center line C21 that bisects the second side surface S2. It may be divided into 2-4th sub-regions P21, P22, P23, and P24.

제2-1 서브영역(P21)은 제2 중심선(C2)과 제2 측면(S2)을 포함하고, 제2-2 서브영역(P22)은 제2 측면(S2)과 제3 측면(S3)을 포함하고, 제2-3 서브영역(P23)은 제3 측면(S3)과 제1 중심선(C1)을 포함하고, 제2-4 서브영역(P24)은 제1 중심선(C1)과 제2 중심선(C2)을 포함할 수 있다. 실시 예에 따른 제1 서브패드(137)는 제2-2 서브영역(P22)에 배치될 수 있다.The 2-1 sub-region P21 includes a second center line C2 and a second side surface S2, and the 2-2 sub-region P22 includes a second side surface S2 and a third side surface S3. The 2-3th sub-region P23 includes the third side surface S3 and the first center line C1, and the 2-4th sub-region P24 includes the first center line C1 and the second It may include a center line (C2). The first sub-pad 137 according to the embodiment may be disposed in the 2-2 sub-region P22.

도 12b를 참조하면, 제4 영역(P4)은 제1 측면(S1)을 이등분하는 제5 중심선(C12)과 제4 측면(S4)을 이등분하는 제6 중심선(C22)에 의해 제4-1 내지 제4-4 서브영역(P44)으로 구분될 수 있다. Referring to FIG. 12B , the fourth region P4 is formed at 4-1 by a fifth center line C12 that bisects the first side surface S1 and a sixth center line C22 that bisects the fourth side surface S4 . It may be divided into 4-4 sub-regions P44.

제4-1 서브영역(P41)은 제1 측면(S1)과 제1 중심선(C1)을 포함하고, 제4-2 서브영역(P42)은 제1 중심선(C1)과 제2 중심선(C2)을 포함하고, 제4-3 서브영역(P43)은 제2 중심선(C2)과 제4 측면(S4)을 포함하고, 제4-4 서브영역(P44)은 제4 측면(S4)과 제1 측면(S1)을 포함할 수 있다. 실시 예에 따른 제2 서브패드(147)는 제4-4 서브영역(P44)에 배치될 수 있다. 즉, 제1 서브패드(137)와 제2 서브패드(147)는 대각선 방향으로 배치될 수 있다. 이러한 구성에 의하면 칩 저항을 개선할 수 있으며 전류 분산 효율이 향상될 수 있다.The 4-1 th sub region P41 includes a first side surface S1 and a first center line C1 , and the 4-2 th sub region P42 includes a first center line C1 and a second center line C2 . The 4-3th sub-region P43 includes the second center line C2 and the fourth side surface S4, and the 4-4th sub-region P44 includes the fourth side surface S4 and the first side surface S4. It may include a side surface (S1). The second sub-pad 147 according to the embodiment may be disposed in the 4-4 sub-region P44. That is, the first sub-pad 137 and the second sub-pad 147 may be disposed in a diagonal direction. According to this configuration, chip resistance can be improved and current dissipation efficiency can be improved.

도 13을 참조하면, 실시 예에 따른 반도체 소자 패키지는 캐비티(1010)를 포함하는 몸체(1001), 및 몸체(1001)에 배치되는 제1, 제2 리드프레임(1002, 1003), 캐비티(1010)에 배치되는 반도체 소자(10)를 포함할 수 있다.Referring to FIG. 13 , the semiconductor device package according to the embodiment includes a body 1001 including a cavity 1010 , and first and second leadframes 1002 and 1003 disposed in the body 1001 , and a cavity 1010 . ) may include a semiconductor device 10 disposed in the.

몸체(1001)는 폴리프탈아미드(PPA:Polyphthalamide)와 같은 수지 재질, 실리콘(Si), 알루미늄(Al), 알루미늄 나이트라이드(AlN), AlOx, 액정폴리머(PSG, photo sensitive glass), 폴리아미드9T(PA9T), 신지오택틱폴리스티렌(SPS), 금속 재질, 사파이어(Al2O3), 베릴륨 옥사이드(BeO), 세라믹 및 인쇄회로기판(PCB, Printed Circuit Board) 중 적어도 하나로 형성될 수 있다.The body 1001 is made of a resin material such as polyphthalamide (PPA), silicon (Si), aluminum (Al), aluminum nitride (AlN), AlOx, liquid crystal polymer (PSG, photo sensitive glass), polyamide 9T (PA9T), syngeotactic polystyrene (SPS), a metal material, sapphire (Al2O3), beryllium oxide (BeO), ceramic, and may be formed of at least one of a printed circuit board (PCB).

몸체(1001)의 상면 형상은 반도체 소자의 용도 및 설계에 따라 삼각형, 사각형, 다각형 및 원형 등 다양한 형상을 가질 수 있다.The shape of the upper surface of the body 1001 may have various shapes, such as a triangle, a square, a polygon, and a circle, depending on the use and design of the semiconductor device.

캐비티(1010)의 단면 형상은 컵 형상, 오목한 용기 형상 등으로 형성될 수 있으며, 캐비티(1010)의 내 측면은 하부에 대해 경사진 내측면이 될 수 있다. 또한, 캐비티(1010)의 전면 형상은 원형, 사각형, 다각형, 타원형 등의 형상일 수 있으며, 이에 한정을 두지 않는다. The cross-sectional shape of the cavity 1010 may be a cup shape, a concave container shape, or the like, and an inner side surface of the cavity 1010 may be an inner side surface inclined with respect to the lower portion. In addition, the front shape of the cavity 1010 may be a shape such as a circle, a quadrangle, a polygon, an oval, and the like, but is not limited thereto.

캐비티(1010)의 내측벽은 경사면을 이룰 수 있으며, 상기 경사면의 각도에 따라 반도체 소자에서 방출되는 광의 반사각이 달라질 수 있으며, 이에 따라 외부로 방출되는 광의 지향각을 조절할 수 있다. 광의 지향각이 줄어들수록 반도체 소자에서 외부로 방출되는 광의 집중성은 증가하는 반면, 광의 지향각이 클수록 반도체 소자에서 외부로 방출되는 광의 집중성은 감소할 수 있다.The inner wall of the cavity 1010 may form an inclined surface, and the reflection angle of light emitted from the semiconductor device may vary according to the angle of the inclined surface, and accordingly, the directivity angle of light emitted to the outside may be adjusted. As the beam angle decreases, the concentration of light emitted to the outside from the semiconductor device may increase, whereas as the beam beam angle increases, the concentration of light emitted to the outside from the semiconductor device may decrease.

제1, 2 리드프레임(1002, 1003)은 금속 재질, 예를 들어, 티타늄(Ti), 구리(Cu), 니켈(Ni), 금(Au), 크롬(Cr), 탄탈늄(Ta), 백금(Pt), 주석(Sn), 은(Ag), 인(P), 알루미늄(Al), 인듐(In), 팔라듐(Pd), 코발트(Co), 실리콘(Si), 게르마늄(Ge), 하프늄(Hf), 루테늄(Ru), 철(Fe) 중에서 하나 이상의 물질 또는 합금을 포함할 수 있다.The first and second lead frames 1002 and 1003 are made of a metal material, for example, titanium (Ti), copper (Cu), nickel (Ni), gold (Au), chromium (Cr), tantalum (Ta), Platinum (Pt), tin (Sn), silver (Ag), phosphorus (P), aluminum (Al), indium (In), palladium (Pd), cobalt (Co), silicon (Si), germanium (Ge), It may include one or more materials or alloys of hafnium (Hf), ruthenium (Ru), and iron (Fe).

반도체 소자는 전술한 구성이 모두 적용될 수 있다. 실시 예에 따른 반도체 소자는 도 11과 같이 평면상 제1 내지 제4 영역(P1, P2, P3, P4)을 가질 수 있으며, 제1 서브패드(137)는 제2 영역(P2)에 배치되고 제2 서브패드(147)는 제4 영역(P4)에 배치될 수 있다.All of the above-described configurations may be applied to the semiconductor device. The semiconductor device according to the embodiment may have first to fourth regions P1 , P2 , P3 , and P4 in plan view as shown in FIG. 11 , and the first sub pad 137 is disposed in the second region P2 , The second subpad 147 may be disposed in the fourth area P4 .

제1 서브패드(137)는 제1 와이어(1004)에 의해 제1 리드프레임(1002)과 전기적으로 연결될 수 있으며, 제2 서브패드(147)는 제2 와이어(1005)에 의해 제2 리드프레임(1003)과 전기적으로 연결될 수 있다.The first subpad 137 may be electrically connected to the first leadframe 1002 by a first wire 1004 , and the second subpad 147 may be electrically connected to the second leadframe by a second wire 1005 . (1003) may be electrically connected.

제3 와이어(1007)는 제1 발광부(120A)와 제2 발광부(120B)의 제1 패드(131)를 전기적으로 연결하고, 제4 와이어(1006)는 제1 발광부(120A)와 제2 발광부(120B)의 제2 패드(141)를 전기적으로 연결할 수 있다.The third wire 1007 electrically connects the first pad 131 of the first light emitting unit 120A and the second light emitting unit 120B, and the fourth wire 1006 connects the first light emitting unit 120A and the first light emitting unit 120A. The second pad 141 of the second light emitting unit 120B may be electrically connected.

제3 와이어(1007)와 제4 와이어(1006)는 실버 와이어일 수 있다. 일반적으로 사용되는 골드 와이어는 청색 파장대의 광을 흡수하므로 반사도가 높은 실버 와이어를 선택하는 것이 바람직할 수 있다. 실버 와이어의 직경은 0.7mm 내지 0.9mm일 수 있으나 반드시 이에 한정하지 않는다. 또한, 제3 와이어(1007)와 제4 와이어(1006)는 은(Ag)이 코팅된 와이어일 수도 있다. 또한, 제1 와이어와 제2 와이어는 골드 와이어 또는 실버 와이어일 수 있다. 실시 예에 따르면, 와이어에 의해 복수 개의 발광부를 연결하므로 발광부들의 동작 전압이 균일해지는 효과가 있다.The third wire 1007 and the fourth wire 1006 may be silver wires. Since a generally used gold wire absorbs light in a blue wavelength band, it may be desirable to select a silver wire having high reflectivity. The diameter of the silver wire may be 0.7 mm to 0.9 mm, but is not necessarily limited thereto. In addition, the third wire 1007 and the fourth wire 1006 may be wires coated with silver (Ag). Also, the first wire and the second wire may be a gold wire or a silver wire. According to an embodiment, since the plurality of light emitting units are connected by wires, there is an effect that the operating voltages of the light emitting units are uniform.

반도체 소자는 조명 시스템의 광원으로 사용되거나, 영상표시장치의 광원이나 조명장치의 광원으로 사용될 수 있다. 즉, 반도체 소자는 케이스에 배치되어 광을 제공하는 다양한 전자 디바이스에 적용될 수 있다. 예시적으로, 반도체 소자와 RGB 형광체를 혼합하여 사용하는 경우 연색성(CRI)이 우수한 백색광을 구현할 수 있다.The semiconductor device may be used as a light source of a lighting system, or may be used as a light source of an image display device or a light source of a lighting device. That is, the semiconductor element may be applied to various electronic devices that are disposed in a case and provide light. For example, when a semiconductor device and RGB phosphor are mixed and used, white light having excellent color rendering properties (CRI) may be realized.

상술한 반도체 소자는 발광소자 패키지로 구성되어, 조명 시스템의 광원으로 사용될 수 있는데, 예를 들어 영상표시장치의 광원이나 조명 장치 등의 광원으로 사용될 수 있다.The above-described semiconductor device may be configured as a light emitting device package and may be used as a light source of a lighting system, for example, may be used as a light source of an image display device or a light source of a lighting device.

영상표시장치의 백라이트 유닛으로 사용될 때 에지 타입의 백라이트 유닛으로 사용되거나 직하 타입의 백라이트 유닛으로 사용될 수 있고, 조명 장치의 광원으로 사용될 때 등기구나 벌브 타입으로 사용될 수도 있으며, 또한 이동 단말기의 광원으로 사용될 수도 있다.When used as a backlight unit of an image display device, it can be used as an edge-type backlight unit or as a direct-type backlight unit. may be

발광 소자는 상술한 발광 다이오드 외에 레이저 다이오드가 있다.The light emitting device includes a laser diode in addition to the light emitting diode described above.

레이저 다이오드는, 발광소자와 동일하게, 상술한 구조의 제1도전형 반도체층과 활성층 및 제2도전형 반도체층을 포함할 수 있다. 그리고, p-형의 제1 도전형 반도체와 n-형의 제2 도전형 반도체를 접합시킨 뒤 전류를 흘러주었을 때 빛이 방출되는 electro-luminescence(전계발광) 현상을 이용하나, 방출되는 광의 방향성과 위상에서 차이점이 있다. 즉, 레이저 다이오드는 여기 방출(stimulated emission)이라는 현상과 보강간섭 현상 등을 이용하여 하나의 특정한 파장(단색광, monochromatic beam)을 가지는 빛이 동일한 위상을 가지고 동일한 방향으로 방출될 수 있으며, 이러한 특성으로 인하여 광통신이나 의료용 장비 및 반도체 공정 장비 등에 사용될 수 있다.The laser diode may include a first conductivity type semiconductor layer, an active layer, and a second conductivity type semiconductor layer having the above-described structure in the same manner as the light emitting device. In addition, an electro-luminescence phenomenon in which light is emitted when a current is passed after bonding a p-type first conductivity type semiconductor and an n-type second conductivity type semiconductor is used, but the directionality of the emitted light and there is a difference in phase. That is, the laser diode uses a phenomenon called stimulated emission and constructive interference, so that light having one specific wavelength (monochromatic beam) can be emitted with the same phase and in the same direction. Therefore, it can be used for optical communication, medical equipment, and semiconductor processing equipment.

수광 소자로는 빛을 검출하여 그 강도를 전기 신호로 변환하는 일종의 트랜스듀서인 광 검출기(photodetector)를 예로 들 수 있다. 이러한 광 검출기로서, 광전지(실리콘, 셀렌), 광 출력전 소자(황화 카드뮴, 셀렌화 카드뮴), 포토 다이오드(예를 들어, visible blind spectral region이나 true blind spectral region에서 피크 파장을 갖는 PD), 포토 트랜지스터, 광전자 증배관, 광전관(진공, 가스 봉입), IR(Infra-Red) 검출기 등이 있으나, 실시예는 이에 국한되지 않는다.As the light receiving element, a photodetector, which is a kind of transducer that detects light and converts its intensity into an electrical signal, may be exemplified. As such a photodetector, a photovoltaic cell (silicon, selenium), an optical output device (cadmium sulfide, cadmium selenide), a photodiode (for example, a PD having a peak wavelength in a visible blind spectral region or a true blind spectral region), a photo A transistor, a photomultiplier tube, a phototube (vacuum, gas-filled), an IR (Infra-Red) detector, etc., but the embodiment is not limited thereto.

또한, 광검출기와 같은 반도체 소자는 일반적으로 광변환 효율이 우수한 직접 천이 반도체(direct bandgap semiconductor)를 이용하여 제작될 수 있다. 또는, 광검출기는 구조가 다양하여 가장 일반적인 구조로는 p-n 접합을 이용하는 pin형 광검출기와, 쇼트키접합(Schottky junction)을 이용하는 쇼트키형 광검출기와, MSM(Metal Semiconductor Metal)형 광검출기 등이 있다. In addition, a semiconductor device such as a photodetector may be generally manufactured using a direct bandgap semiconductor having excellent light conversion efficiency. Alternatively, the photodetector has various structures, and the most common structures include a pin-type photodetector using a pn junction, a Schottky-type photodetector using a Schottky junction, and a Metal Semiconductor Metal (MSM) photodetector. have.

포토 다이오드(Photodiode)는 발광소자와 동일하게, 상술한 구조의 제1 도전형 반도체층과 활성층 및 제2도전형 반도체층을 포함할 수 있고, pn접합 또는 pin 구조로 이루어진다. 포토 다이오드는 역바이어스 혹은 제로바이어스를 가하여 동작하게 되며, 광이 포토 다이오드에 입사되면 전자와 정공이 생성되어 전류가 흐른다. 이때 전류의 크기는 포토 다이오드에 입사되는 광의 강도에 거의 비례할 수 있다.A photodiode may include a first conductivity type semiconductor layer, an active layer, and a second conductivity type semiconductor layer having the above-described structure in the same way as the light emitting device, and has a pn junction or pin structure. The photodiode operates by applying a reverse bias or zero bias, and when light is incident on the photodiode, electrons and holes are generated and a current flows. In this case, the magnitude of the current may be substantially proportional to the intensity of light incident on the photodiode.

광전지 또는 태양 전지(solar cell)는 포토 다이오드의 일종으로, 광을 전류로 변환할 수 있다. 태양 전지는, 발광소자와 동일하게, 상술한 구조의 제1 도전형 반도체층과 활성층 및 제2도전형 반도체층을 포함할 수 있다. A photovoltaic cell or solar cell is a type of photodiode, and may convert light into electric current. The solar cell may include a first conductivity type semiconductor layer, an active layer, and a second conductivity type semiconductor layer having the above-described structure, similarly to the light emitting device.

또한, p-n 접합을 이용한 일반적인 다이오드의 정류 특성을 통하여 전자 회로의 정류기로 이용될 수도 있으며, 초고주파 회로에 적용되어 발진 회로 등에 적용될 수 있다.In addition, it may be used as a rectifier of an electronic circuit through the rectification characteristics of a general diode using a p-n junction, and may be applied to an oscillation circuit by being applied to a very high frequency circuit.

또한, 상술한 반도체 소자는 반드시 반도체로만 구현되지 않으며 경우에 따라 금속 물질을 더 포함할 수도 있다. 예를 들어, 수광 소자와 같은 반도체 소자는 Ag, Al, Au, In, Ga, N, Zn, Se, P, 또는 As 중 적어도 하나를 이용하여 구현될 수 있으며, p형이나 n형 도펀트에 의해 도핑된 반도체 물질이나 진성 반도체 물질을 이용하여 구현될 수도 있다.In addition, the above-described semiconductor device is not necessarily implemented only as a semiconductor, and may further include a metal material in some cases. For example, a semiconductor device such as a light-receiving device may be implemented using at least one of Ag, Al, Au, In, Ga, N, Zn, Se, P, or As, and may be formed using a p-type or n-type dopant. It may be implemented using a doped semiconductor material or an intrinsic semiconductor material.

이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.In the above, the embodiment has been mainly described, but this is only an example and does not limit the present invention, and those of ordinary skill in the art to which the present invention pertains are not exemplified above in the range that does not depart from the essential characteristics of the present embodiment. It can be seen that various modifications and applications are possible. For example, each component specifically shown in the embodiment can be implemented by modification. And differences related to such modifications and applications should be construed as being included in the scope of the present invention defined in the appended claims.

Claims (5)

캐비티를 포함하는 몸체;
상기 몸체에 배치되는 제1, 제2 리드 프레임;
상기 캐비티에 배치되는 제1, 제2 발광부를 포함하는 반도체구조물;
상기 제1, 제2 발광부를 상기 제1, 제2 리드 프레임과 전기적으로 연결하는 제1, 제2 와이어; 및
상기 제1 발광부와 제2 발광부를 병렬 연결하는 제3, 제4 와이어를 포함하고,
상기 제1 발광부와 제2 발광부는,
제1 도전형 반도체층,
제2 도전형 반도체층,
상기 제1 도전형 반도체층과 제2 도전형 반도체층 사이에 배치되는 활성층,
상기 제1 도전형 반도체층과 전기적으로 연결되는 제1 전극, 및
상기 제2 도전형 반도체층과 전기적으로 연결되는 제2 전극을 포함하고,
상기 제1 전극은 상기 제1 발광부 상에 배치되는 제1 패드, 상기 제1 발광부 상에 배치되고 상기 제1 패드에 인접배치되는 제1 서브패드, 및 상기 제1 패드에서 연장되는 제1 가지전극을 포함하고,
상기 제2 전극은 상기 제2 발광부 상에 배치되는 제2 패드, 상기 제2 발광부 상에 배치되고 상기 제2 패드에 인접 배치되는 상기 제2 서브패드, 및 상기 제2 패드에서 연장되는 제2 가지전극을 포함하고,
상기 제1 와이어는 상기 제1 서브패드와 상기 제1 리드 프레임을 전기적으로 연결하고,
상기 제2 와이어는 상기 제2 서브패드와 상기 제2 리드 프레임을 전기적으로 연결하고,
상기 제3 와이어는 상기 제1 발광부의 제1 패드와 상기 제2 발광부의 제1 패드를 전기적으로 연결하고,
상기 제4 와이어는 상기 제1 발광부의 제2 패드와 상기 제2 발광부의 제2 패드를 전기적으로 연결하는 반도체 소자 패키지.
a body including a cavity;
first and second lead frames disposed on the body;
a semiconductor structure including first and second light emitting units disposed in the cavity;
first and second wires electrically connecting the first and second light emitting units to the first and second lead frames; and
and third and fourth wires connecting the first light emitting unit and the second light emitting unit in parallel,
The first light emitting unit and the second light emitting unit,
a first conductivity type semiconductor layer;
a second conductivity type semiconductor layer;
an active layer disposed between the first conductivity-type semiconductor layer and the second conductivity-type semiconductor layer;
a first electrode electrically connected to the first conductivity-type semiconductor layer; and
a second electrode electrically connected to the second conductivity-type semiconductor layer;
The first electrode may include a first pad disposed on the first light emitting part, a first sub pad disposed on the first light emitting part and disposed adjacent to the first pad, and a first pad extending from the first pad. including branch electrodes,
The second electrode may include a second pad disposed on the second light emitting part, the second sub pad disposed on the second light emitting part and disposed adjacent to the second pad, and a second pad extending from the second pad. including two electrodes,
the first wire electrically connects the first sub-pad and the first lead frame;
the second wire electrically connects the second sub-pad and the second lead frame;
The third wire electrically connects the first pad of the first light emitting unit and the first pad of the second light emitting unit,
The fourth wire electrically connects the second pad of the first light emitting unit and the second pad of the second light emitting unit.
 제1항에 있어서,
상기 반도체구조물은 제1방향으로 연장되어 상기 제1 발광부와 제2 발광부를 구획하는 제1 이격구간을 포함하고,
상기 제1 서브패드와 제2 서브패드는 상기 제1방향, 및 상기 제1방향과 수직한 제2 방향으로 오버랩되지 않는 반도체 소자 패키지.
According to claim 1,
The semiconductor structure includes a first separation section extending in a first direction to partition the first light emitting part and the second light emitting part,
The first sub-pad and the second sub-pad do not overlap in the first direction and in a second direction perpendicular to the first direction.
 제2항에 있어서,
상기 반도체구조물은, 평면상 서로 마주보는 제1 측면과 제3 측면, 서로 마주보는 제2 측면과 제4 측면, 상기 제1 측면을 이등분하는 제1 중심선, 및 상기 제2 측면을 이등분하는 제2 중심선에 의해 구획되는 제1 내지 제4 영역을 포함하고,
상기 제1 영역은 상기 제1 측면과 상기 제2 측면을 포함하고, 상기 제2 영역은 상기 제2 측면과 상기 제3 측면을 포함하고, 상기 제3 영역은 상기 제3 측면과 상기 제4 측면을 포함하고, 상기 제4 영역은 상기 제4 측면과 상기 제1 측면을 포함하고,
상기 제1 서브패드는 상기 제2 영역에 배치되고,
상기 제2 서브패드는 상기 제4 영역에 배치되는 반도체 소자 패키지.
3. The method of claim 2,
The semiconductor structure includes a first side and a third side facing each other in plan view, a second side and a fourth side facing each other, a first center line bisecting the first side surface, and a second side bisecting the second side surface. Including first to fourth regions defined by a center line,
The first region includes the first side surface and the second side surface, the second region includes the second side surface and the third side surface, and the third region includes the third side surface and the fourth side surface. Including, the fourth region includes the fourth side and the first side,
the first sub-pad is disposed in the second area;
and the second sub-pad is disposed in the fourth region.
 제1항에 있어서,
상기 제1, 제2 와이어와 상기 제3, 제4 와이어는 재질이 상이한 반도체 소자 패키지.
According to claim 1,
The first and second wires and the third and fourth wires have different materials of a semiconductor device package.
 제1항에 있어서,
상기 제3, 제4 와이어는 은(Ag)을 포함하는 반도체 소자 패키지.According to claim 1,
The third and fourth wires are a semiconductor device package including silver (Ag).
KR1020170043052A 2017-04-03 2017-04-03 Semiconductor device package KR102363037B1 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020170043052A KR102363037B1 (en) 2017-04-03 2017-04-03 Semiconductor device package
US16/500,216 US11011675B2 (en) 2017-04-03 2018-04-03 Semiconductor device and semiconductor device package including same
PCT/KR2018/003916 WO2018186655A1 (en) 2017-04-03 2018-04-03 Semiconductor device and semiconductor device package including same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170043052A KR102363037B1 (en) 2017-04-03 2017-04-03 Semiconductor device package

Publications (2)

Publication Number Publication Date
KR20180112318A KR20180112318A (en) 2018-10-12
KR102363037B1 true KR102363037B1 (en) 2022-02-15

Family

ID=63876432

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170043052A KR102363037B1 (en) 2017-04-03 2017-04-03 Semiconductor device package

Country Status (1)

Country Link
KR (1) KR102363037B1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090140280A1 (en) 2007-11-23 2009-06-04 Epistar Corporation Light-emitting device
KR101818466B1 (en) 2011-08-18 2018-01-15 엘지디스플레이 주식회사 Light emitting diode package

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140070116A (en) * 2012-11-30 2014-06-10 서울반도체 주식회사 Multi led package and manufacturing method thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090140280A1 (en) 2007-11-23 2009-06-04 Epistar Corporation Light-emitting device
KR101818466B1 (en) 2011-08-18 2018-01-15 엘지디스플레이 주식회사 Light emitting diode package

Also Published As

Publication number Publication date
KR20180112318A (en) 2018-10-12

Similar Documents

Publication Publication Date Title
US11011675B2 (en) Semiconductor device and semiconductor device package including same
KR102434368B1 (en) Semiconductor device
KR20180006821A (en) Semiconductor device
KR20180005896A (en) Semiconductor device
KR102363037B1 (en) Semiconductor device package
KR102363036B1 (en) Semiconductor device and semiconductor device package
KR20180001051A (en) Semiconductor device and light emitting device package having thereof
KR20180028338A (en) Semiconductor device and semiconductor device package including the same
KR102623610B1 (en) Semiconductor device and light emitting device package having thereof
KR20190109848A (en) Semiconductor device
KR102392866B1 (en) Semiconductor device
KR102648675B1 (en) Semiconductor device and light emitting device package having thereof
KR102632216B1 (en) Semiconductor device and light emitting device package having thereof
KR102328903B1 (en) Semiconductor device
KR20180074263A (en) Semiconductor device and light emitting device package having thereof
KR102468809B1 (en) Semiconductor device
KR20180009266A (en) Semiconductor device and light emitting device package having thereof
KR102385938B1 (en) Semiconductor device package
KR102417710B1 (en) Semiconductor device package and manufacturing method thereof
KR20180077535A (en) Semiconductor device
KR20180057144A (en) Semiconductor device and semiconductor package having the same
KR102388795B1 (en) Semiconductor device and method for manufacturing semiconductor device
KR102413442B1 (en) Semiconductor device package
KR20170143287A (en) Semiconductor device
KR102271173B1 (en) Semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant