KR102362743B1 - Communication method and display device using the same - Google Patents

Communication method and display device using the same Download PDF

Info

Publication number
KR102362743B1
KR102362743B1 KR1020170101175A KR20170101175A KR102362743B1 KR 102362743 B1 KR102362743 B1 KR 102362743B1 KR 1020170101175 A KR1020170101175 A KR 1020170101175A KR 20170101175 A KR20170101175 A KR 20170101175A KR 102362743 B1 KR102362743 B1 KR 102362743B1
Authority
KR
South Korea
Prior art keywords
data
interface
board
connector
cable
Prior art date
Application number
KR1020170101175A
Other languages
Korean (ko)
Other versions
KR20190016786A (en
Inventor
강승배
서준협
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020170101175A priority Critical patent/KR102362743B1/en
Publication of KR20190016786A publication Critical patent/KR20190016786A/en
Application granted granted Critical
Publication of KR102362743B1 publication Critical patent/KR102362743B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units

Abstract

본 발명은 제조 비용을 절감할 수 있는 통신 방법과 이를 이용한 표시장치에 관한 것이다. 본 발명의 일 실시예에 따른 표시장치는 타이밍 콘트롤러와 제1 커넥터를 포함하는 콘트롤 보드, 시스템 온 칩과 제2 커넥터를 포함하는 시스템 보드, 및 콘트롤 보드의 제1 커넥터와 시스템 보드의 제2 커넥터에 접속된 제1 케이블을 구비한다. 시스템 온 칩은 제1 케이블의 일부 레인들을 통해 타이밍 콘트롤러로 비디오 데이터와 PC 데이터 중 어느 하나를 제1 인터페이스로 전송한다.The present invention relates to a communication method capable of reducing manufacturing cost and a display device using the same. A display device according to an embodiment of the present invention includes a control board including a timing controller and a first connector, a system board including a system on chip and a second connector, and a first connector of the control board and a second connector of the system board and a first cable connected to The system-on-chip transmits any one of video data and PC data to the timing controller to the first interface through some lanes of the first cable.

Description

통신 방법과 이를 이용한 표시장치{COMMUNICATION METHOD AND DISPLAY DEVICE USING THE SAME}COMMUNICATION METHOD AND DISPLAY DEVICE USING THE SAME

본 발명은 통신 방법과 이를 이용한 표시장치에 관한 것이다.The present invention relates to a communication method and a display device using the same.

정보화 사회가 발전함에 따라 화상을 표시하기 위한 표시장치에 대한 요구가 다양한 형태로 증가하고 있다. 이에 따라, 최근에는 액정표시장치(LCD: Liquid Crystal Display), 플라즈마표시장치(PDP: Plasma Display Panel), 유기발광 표시장치(OLED: Organic Light Emitting Display)와 같은 여러가지 표시장치가 활용되고 있다. 이들 중에서 유기발광 표시장치는 저전압 구동이 가능하고, 박형이며, 시야각이 우수하고, 응답속도가 빠른 특성이 있다.As the information society develops, the demand for a display device for displaying an image is increasing in various forms. Accordingly, various display devices such as a liquid crystal display (LCD), a plasma display panel (PDP), and an organic light emitting display (OLED) have recently been used. Among them, the organic light emitting display device can be driven at a low voltage, is thin, has an excellent viewing angle, and has a fast response speed.

유기발광 표시장치는 데이터 라인들, 스캔 라인들, 데이터 라인들과 스캔 라인들의 교차부들에 형성된 화소들을 구비하는 표시패널, 스캔 라인들에 스캔 신호들을 공급하는 스캔 구동부, 데이터 라인들에 데이터전압들을 공급하는 데이터 구동부, 스캔 구동부와 데이터 구동부의 동작 타이밍을 제어하는 타이밍 제어부, 및 화소들, 스캔 구동부, 데이터 구동부, 및 타이밍 제어부에 구동 전압들을 공급하는 전원 공급부를 포함한다. 화소들 각각은 유기발광다이오드(organic light emitting diode), 게이트 전극의 전압에 따라 유기발광다이오드에 공급되는 전류의 양을 조절하는 구동 트랜지스터(transistor), 스캔 라인의 스캔 신호에 응답하여 데이터라인의 데이터전압을 구동 트랜지스터의 게이트 전극에 공급하는 스캔 트랜지스터, 및 구동 트랜지스터의 게이트 전극의 전압을 소정의 기간 동안 유지하기 위한 스토리지 커패시터를 포함한다.An organic light emitting display device includes a display panel including data lines, scan lines, pixels formed at intersections of data lines and scan lines, a scan driver supplying scan signals to the scan lines, and applying data voltages to the data lines. It includes a data driver that supplies the data driver, a timing controller that controls operation timings of the scan driver and the data driver, and a power supply that supplies driving voltages to pixels, the scan driver, the data driver, and the timing controller. Each of the pixels includes an organic light emitting diode, a driving transistor that adjusts the amount of current supplied to the organic light emitting diode according to the voltage of the gate electrode, and data on the data line in response to the scan signal of the scan line. A scan transistor for supplying a voltage to the gate electrode of the driving transistor, and a storage capacitor for maintaining the voltage of the gate electrode of the driving transistor for a predetermined period.

구동 트랜지스터의 문턱전압(threshold voltage)은 유기발광 표시장치의 제조시의 공정 편차 또는 장기간 구동으로 인한 구동 트랜지스터의 열화 등의 원인으로 인하여 화소마다 달라질 수 있다. 즉, 화소들에 동일한 데이터전압을 인가하는 경우 유기발광다이오드에 공급되는 전류는 동일하여야 하나, 화소들 사이의 구동 트랜지스터의 문턱전압의 차이로 인하여 화소들에 동일한 데이터전압을 인가하더라도 유기발광다이오드에 공급되는 전류가 화소마다 달라질 수 있다. 또한, 유기발광다이오드 역시 장기간 구동으로 인한 열화될 수 있으며, 이 경우 유기발광다이오드의 휘도가 화소마다 달라질 수 있다. 이에 따라, 화소들에 동일한 데이터전압을 인가하더라도, 유기발광다이오드가 발광하는 휘도가 화소마다 달라질 수 있다. 이를 해결하기 위해, 구동 트랜지스터의 문턱전압(threshold voltage)과 전자 이동도(mobility)를 보상하는 보상 방법이 제안되었다.The threshold voltage of the driving transistor may vary for each pixel due to a process deviation during manufacturing of the organic light emitting diode display or deterioration of the driving transistor due to long-term driving. That is, when the same data voltage is applied to the pixels, the current supplied to the organic light emitting diode must be the same. However, even when the same data voltage is applied to the pixels due to the difference in threshold voltage of the driving transistor between the pixels, the The supplied current may vary for each pixel. In addition, the organic light emitting diode may also be deteriorated due to long-term driving, and in this case, the luminance of the organic light emitting diode may vary for each pixel. Accordingly, even when the same data voltage is applied to the pixels, the luminance emitted by the organic light emitting diode may be different for each pixel. To solve this problem, a compensation method for compensating for a threshold voltage and electron mobility of a driving transistor has been proposed.

구동 트랜지스터의 문턱전압과 전자 이동도는 외부 보상 방법에 의해 보상될 수 있다. 외부 보상 방법은 화소에 미리 설정된 데이터전압을 공급하고, 미리 설정된 데이터전압에 따라 구동 트랜지스터의 소스 전압을 소정의 센싱 라인을 통해 센싱하며, 아날로그 디지털 컨버터(analog digital converter)를 이용하여 센싱된 전압을 디지털 데이터인 센싱 데이터로 변환하고, 센싱 데이터에 기초하여 보상 데이터를 산출하며, 보상 데이터에 따라 화소에 공급될 디지털 영상 데이터를 보상하는 방법이다.The threshold voltage and electron mobility of the driving transistor may be compensated by an external compensation method. In the external compensation method, a preset data voltage is supplied to the pixel, the source voltage of the driving transistor is sensed through a predetermined sensing line according to the preset data voltage, and the sensed voltage is obtained using an analog digital converter. A method of converting digital data into sensing data, calculating compensation data based on the sensing data, and compensating digital image data to be supplied to pixels according to the compensation data.

외부 보상 방법으로 구동 트랜지스터의 문턱전압과 전자 이동도를 보상하는 경우, 제품 출하 전에 컴퓨터를 이용하여 유기발광 표시장치의 타이밍 콘트롤러를 제어하여 보상 데이터를 산출하고, 보상 데이터를 유기발광 표시장치의 메모리에 저장한다. 구체적으로, 인터페이스 보드를 통해 유기발광 표시장치와 컴퓨터를 연결한다. 그리고 나서, 컴퓨터를 이용하여 유기발광 표시장치의 타이밍 콘트롤러를 제어하여 유기발광 표시장치의 센싱 데이터를 컴퓨터로 전송한다. 그리고 나서, 컴퓨터로부터 산출된 보상 데이터를 유기발광 표시장치로 전송하여 콘트롤 보드의 메모리에 저장한다. 콘트롤 보드는 타이밍 콘트롤러와 메모리가 실장되는 회로 보드이다.In the case of compensating for the threshold voltage and electron mobility of the driving transistor by an external compensation method, the timing controller of the organic light emitting diode display is controlled using a computer before shipment to calculate compensation data, and the compensation data is stored in the memory of the organic light emitting display device. save to Specifically, the organic light emitting display device and the computer are connected through the interface board. Then, a timing controller of the organic light emitting display device is controlled using a computer to transmit sensing data of the organic light emitting display device to the computer. Then, the compensation data calculated from the computer is transmitted to the organic light emitting display device and stored in the memory of the control board. The control board is a circuit board on which the timing controller and memory are mounted.

인터페이스 보드는 컴퓨터를 이용하여 유기발광 표시장치를 제어하기 위해 컴퓨터와 유기발광 표시장치의 콘트롤 보드에 연결된다. 콘트롤 보드는 케이블을 통해 인터페이스 보드와 연결되므로, 콘트롤 보드에는 케이블에 연결되기 위한 커넥터가 있어야 한다. 하지만, 인터페이스 보드는 제품 출하 전에 유기발광 표시장치의 메모리에 보상 데이터를 저장하기 위해 컴퓨터와 유기발광 표시장치를 연결하는데 사용되므로, 제품 출하 후에는 인터페이스 보드와 통신하기 위한 콘트롤 보드의 커넥터는 필요 없다. 따라서, 인터페이스 보드와 통신하기 위한 콘트롤 보드의 커넥터를 삭제하는 경우, 제조 비용은 절감될 수 있다.The interface board is connected to the computer and the control board of the organic light emitting display device to control the organic light emitting display device using a computer. Since the control board is connected to the interface board through a cable, the control board must have a connector to connect to the cable. However, since the interface board is used to connect the computer and the organic light emitting diode display to store compensation data in the memory of the organic light emitting diode display before product shipment, there is no need for a connector on the control board to communicate with the interface board after product shipment. . Accordingly, when the connector of the control board for communicating with the interface board is deleted, the manufacturing cost can be reduced.

본 발명은 제조 비용을 절감할 수 있는 통신 방법과 이를 이용한 표시장치를 제공하기 위한 것이다.An object of the present invention is to provide a communication method capable of reducing manufacturing cost and a display device using the same.

본 발명의 일 실시예에 따른 통신 방법은 케이블을 통해 시스템 보드에서 표시 모듈로 비디오 데이터와 PC 데이터 중 어느 하나를 제1 인터페이스로 전송하는 단계, 비디오 데이터가 입력되는 경우 비디오 데이터에 따라 영상을 표시하도록 표시 모듈을 표시 모드로 제어하는 단계, PC 데이터가 입력되는 경우 센싱 데이터를 산출하도록 표시 모듈을 제1 PC 통신 모드로 제어하는 단계, 및 케이블을 통해 표시 모듈로부터 시스템 보드로 센싱 데이터를 제2 인터페이스로 전송하는 단계를 포함한다.A communication method according to an embodiment of the present invention includes transmitting any one of video data and PC data to a first interface from a system board to a display module through a cable, and displaying an image according to the video data when video data is input controlling the display module in the display mode to do so, controlling the display module in the first PC communication mode to calculate sensed data when PC data is input, and transferring the sensed data from the display module to the system board through a cable sending to the interface.

본 발명의 일 실시예에 따른 표시장치는 타이밍 콘트롤러와 제1 커넥터를 포함하는 콘트롤 보드, 시스템 온 칩과 제2 커넥터를 포함하는 시스템 보드, 및 콘트롤 보드의 제1 커넥터와 시스템 보드의 제2 커넥터에 접속된 제1 케이블을 구비한다. 시스템 온 칩은 제1 케이블의 일부 레인들을 통해 타이밍 콘트롤러로 비디오 데이터와 PC 데이터 중 어느 하나를 제1 인터페이스로 전송한다.A display device according to an embodiment of the present invention includes a control board including a timing controller and a first connector, a system board including a system on chip and a second connector, and a first connector of the control board and a second connector of the system board and a first cable connected to The system-on-chip transmits any one of video data and PC data to the timing controller to the first interface through some lanes of the first cable.

본 발명의 실시예는 제1 케이블들을 이용하여 SoC로부터 타이밍 콘트롤러로 비디오 데이터를 전송할 수 있을 뿐만 아니라, 타이밍 콘트롤러로부터 인터페이스 보드로 센싱 데이터를 전송할 수 있다. 즉, 본 발명의 실시예는 제1 케이블들에서 SoC로부터 타이밍 콘트롤러로 비디오 데이터를 전송하고 남는 레인들을 이용하여 타이밍 콘트롤러로부터 인터페이스 보드로 센싱 데이를 전송할 수 있다. 그 결과, 본 발명의 실시예는 콘트롤 보드는 인터페이스 보드와 직접 연결되지 않으며, 시스템 보드를 통해 인터페이스 보드와 연결되어 통신할 수 있다. 따라서, 본 발명의 실시예는 콘트롤 보드에서 인터페이스 보드와 연결하기 위한 커넥터를 삭제할 수 있으므로, 제조 비용을 절감할 수 있다.An embodiment of the present invention may transmit video data from the SoC to the timing controller using the first cables, as well as transmit sensing data from the timing controller to the interface board. That is, in the embodiment of the present invention, video data is transmitted from the SoC to the timing controller through the first cables, and sensing data can be transmitted from the timing controller to the interface board using the remaining lanes. As a result, in the embodiment of the present invention, the control board is not directly connected to the interface board, but may be connected to and communicate with the interface board through the system board. Accordingly, in the embodiment of the present invention, since the connector for connecting to the interface board can be deleted from the control board, the manufacturing cost can be reduced.

도 1은 본 발명의 일 실시예에 따른 표시장치를 개략적으로 보여주는 블록도이다.
도 2는 도 1의 인터페이스 보드, 시스템 보드, 및 콘트롤 보드를 개략적으로 보여주는 블록도이다.
도 3은 본 발명의 일 실시예에 따른 통신 방법을 보여주는 흐름도이다.
도 4는 본 발명의 일 실시예에 따른 표시장치를 보여주는 사시도이다.
도 5는 도 4의 표시 모듈을 개략적으로 보여주는 블록도이다.
도 6은 도 5의 화소의 회로도이다.1 is a block diagram schematically illustrating a display device according to an exemplary embodiment of the present invention.
FIG. 2 is a block diagram schematically illustrating an interface board, a system board, and a control board of FIG. 1 .
3 is a flowchart illustrating a communication method according to an embodiment of the present invention.
4 is a perspective view illustrating a display device according to an exemplary embodiment.
5 is a block diagram schematically illustrating the display module of FIG. 4 .
6 is a circuit diagram of the pixel of FIG. 5 .

명세서 전체에 걸쳐서 동일한 참조번호들은 실질적으로 동일한 구성요소들을 의미한다. 이하의 설명에서, 본 발명의 핵심 구성과 관련이 없는 경우 및 본 발명의 기술분야에 공지된 구성과 기능에 대한 상세한 설명은 생략될 수 있다. 본 명세서에서 서술되는 용어의 의미는 다음과 같이 이해되어야 할 것이다.Like reference numerals refer to substantially identical elements throughout. In the following description, a detailed description of configurations and functions known in the art and cases not related to the core configuration of the present invention may be omitted. The meaning of the terms described in this specification should be understood as follows.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. Advantages and features of the present invention and methods of achieving them will become apparent with reference to the embodiments described below in detail in conjunction with the accompanying drawings. However, the present invention is not limited to the embodiments disclosed below, but will be implemented in a variety of different forms, and only these embodiments allow the disclosure of the present invention to be complete, and common knowledge in the technical field to which the present invention belongs It is provided to fully inform the possessor of the scope of the invention, and the present invention is only defined by the scope of the claims.

본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. The shapes, sizes, proportions, angles, numbers, etc. disclosed in the drawings for explaining the embodiments of the present invention are illustrative and the present invention is not limited to the illustrated matters. Like reference numerals refer to like elements throughout. In addition, in describing the present invention, if it is determined that a detailed description of a related known technology may unnecessarily obscure the gist of the present invention, the detailed description thereof will be omitted.

본 명세서에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다. When 'including', 'having', 'consisting', etc. mentioned in this specification are used, other parts may be added unless 'only' is used. When a component is expressed in the singular, the case in which the plural is included is included unless otherwise explicitly stated.

구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.In interpreting the components, it is construed as including an error range even if there is no separate explicit description.

위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.In the case of a description of the positional relationship, for example, when the positional relationship of two parts is described as 'on', 'on', 'on', 'beside', etc., 'right' Alternatively, one or more other parts may be positioned between two parts unless 'directly' is used.

시간 관계에 대한 설명일 경우, 예를 들어, '~후에', '~에 이어서', '~다음에', '~전에' 등으로 시간적 선후 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 연속적이지 않은 경우도 포함할 수 있다.In the case of a description of a temporal relationship, for example, 'immediately' or 'directly' when a temporal relationship is described with 'after', 'following', 'after', 'before', etc. It may include cases that are not continuous unless this is used.

제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있다.Although the first, second, etc. are used to describe various elements, these elements are not limited by these terms. These terms are only used to distinguish one component from another. Accordingly, the first component mentioned below may be the second component within the spirit of the present invention.

"X축 방향", "Y축 방향" 및 "Z축 방향"은 서로 간의 관계가 수직으로 이루어진 기하학적인 관계만으로 해석되어서는 아니 되며, 본 발명의 구성이 기능적으로 작용할 수 있는 범위 내에서보다 넓은 방향성을 가지는 것을 의미할 수 있다. "X-axis direction", "Y-axis direction", and "Z-axis direction" should not be interpreted only as a geometric relationship in which the relationship between each other is vertical, and is wider than within the scope where the configuration of the present invention can function functionally. It may mean having a direction.

"적어도 하나"의 용어는 하나 이상의 관련 항목으로부터 제시 가능한 모든 조합을 포함하는 것으로 이해되어야 한다. 예를 들어, "제 1 항목, 제 2 항목 및 제 3 항목 중에서 적어도 하나"의 의미는 제 1 항목, 제 2 항목 또는 제 3 항목 각각 뿐만 아니라 제 1 항목, 제 2 항목 및 제 3 항목 중에서 2개 이상으로부터 제시될 수 있는 모든 항목의 조합을 의미할 수 있다. The term “at least one” should be understood to include all possible combinations from one or more related items. For example, the meaning of “at least one of the first, second, and third items” means that each of the first, second, or third items as well as two of the first, second and third items It may mean a combination of all items that can be presented from more than one.

본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.Each feature of the various embodiments of the present invention can be partially or wholly combined or combined with each other, technically various interlocking and driving are possible, and each of the embodiments may be independently implemented with respect to each other or implemented together in a related relationship. may be

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명의 일 실시예에 따른 표시장치를 개략적으로 보여주는 블록도이다.1 is a block diagram schematically showing a display device according to an embodiment of the present invention.

도 1을 참조하면, 본 발명의 일 실시예에 따른 표시장치는 표시 모듈(100), 시스템 보드(200), 및 인터페이스 보드(300)를 포함한다. 도 2와 같이 표시 모듈(100)과 시스템 보드(200)는 제1 케이블(400)들을 통해 연결되고, 시스템 보드(200)와 인터페이스 보드(300)는 제2 케이블(500)을 통해 연결될 수 있다.Referring to FIG. 1 , a display device according to an exemplary embodiment includes a display module 100 , a system board 200 , and an interface board 300 . As shown in FIG. 2 , the display module 100 and the system board 200 may be connected through a first cable 400 , and the system board 200 and the interface board 300 may be connected through a second cable 500 . .

본 발명의 실시예에서는 표시 모듈(100)이 유기발광 표시장치(Organic Light Emitting Display)인 것을 중심으로 설명하였다. 표시 모듈(100)은 표시패널(110), 표시패널 구동부(120), 및 타이밍 콘트롤러(130)을 포함할 수 있다.In the embodiment of the present invention, the description has been focused on that the display module 100 is an organic light emitting display (OLED). The display module 100 may include a display panel 110 , a display panel driver 120 , and a timing controller 130 .

표시패널(110)은 데이터 라인들, 스캔 라인들, 및 데이터 라인들과 스캔 라인들의 교차 영역들에 형성된 화소들을 포함한다. 화소들 각각은 스캔 라인으로부터 게이트 신호(GS)가 인가되는 경우 데이터 라인으로부터 데이터 전압(DV)을 인가받으며, 데이터 전압에 따라 소정의 밝기로 발광한다. 이로 인해, 표시패널(100)은 화소들을 이용하여 화상을 표시할 수 있다.The display panel 110 includes data lines, scan lines, and pixels formed at intersections of the data lines and the scan lines. Each of the pixels receives the data voltage DV from the data line when the gate signal GS is applied from the scan line, and emits light with a predetermined brightness according to the data voltage. Accordingly, the display panel 100 may display an image using pixels.

표시패널 구동부(120)는 타이밍 콘트롤러(130)로부터 비디오 데이터(DATA) 또는 제1 PC 데이터(PCD1), 스캔 제어신호(GCS), 및 데이터 제어신호(DCS)를 전송받는다. 표시패널 구동부(120)는 스캔 제어신호(GCS)와 데이터 제어신호(DCS)에 따라 표시패널(100)을 구동하기 위한 구동 신호들을 생성하고, 표시패널(100)에 구동 신호들을 공급한다. 즉, 표시패널 구동부(120)는 스캔 제어신호(GCS)에 따라 스캔 신호(GS)들을 생성하여 표시패널(100)의 스캔 라인들에 공급하고, 비디오 데이터(DATA) 또는 제1 PC 데이터(PCD1)에 따라 데이터 전압(DV)들을 생성하여 표시패널(100)의 데이터 라인들에 공급한다.The display panel driver 120 receives the video data DATA or the first PC data PCD1 , the scan control signal GCS, and the data control signal DCS from the timing controller 130 . The display panel driver 120 generates driving signals for driving the display panel 100 according to the scan control signal GCS and the data control signal DCS, and supplies the driving signals to the display panel 100 . That is, the display panel driver 120 generates the scan signals GS according to the scan control signal GCS and supplies them to the scan lines of the display panel 100 , and the video data DATA or the first PC data PCD1 . ) to generate data voltages DV and supply them to data lines of the display panel 100 .

또한, 표시패널 구동부(120)는 기준전압 라인을 통해 표시패널(100)의 화소들의 구동 트랜지스터의 소스 전압들, 즉 센싱 전압(SV)들을 센싱할 수 있다. 표시패널 구동부(120)는 센싱 전압(SV)들을 디지털 비디오 데이터인 센싱 데이터(SD)로 변환하여 타이밍 콘트롤러(130)로 전송한다.Also, the display panel driver 120 may sense the source voltages of the driving transistors of the pixels of the display panel 100 through the reference voltage line, that is, the sensing voltages SV. The display panel driver 120 converts the sensing voltages SV into sensing data SD, which is digital video data, and transmits it to the timing controller 130 .

타이밍 콘트롤러(130)는 제1 케이블(400)들을 통해 시스템 보드(200)의 시스템 온 칩(system on chip, 이하 "SoC"라 칭함, 210)으로부터 비디오 데이터(DATA), 제1 PC 데이터(PCD1) 또는 제2 PC 데이터(PCD2)와 타이밍 신호들을 전송받는다. 타이밍 신호들은 수직동기신호(vertical sync signal), 수평동기신호(horizontal sync signal), 및 데이터 인에이블 신호(data enable signal)를 포함할 수 있다.The timing controller 130 receives video data DATA and first PC data PCD1 from a system on chip (hereinafter, referred to as “SoC”, 210 ) of the system board 200 through the first cables 400 . ) or the second PC data PCD2 and timing signals. The timing signals may include a vertical sync signal, a horizontal sync signal, and a data enable signal.

타이밍 콘트롤러(130)는 비디오 데이터(DATA)가 입력되는 경우 표시 모듈(100)을 표시 모드로 제어하고, 제1 PC 데이터(PCD1)가 입력되는 경우 표시 모듈(100)을 제1 PC 통신 모드로 제어하며, 제2 PC 데이터(PCD2)가 입력되는 경우 제2 PC 통신 모드로 제어한다. 제1 PC 통신 모드와 제2 PC 통신 모드는 외부 보상 방법으로 구동 트랜지스터의 문턱전압과 전자 이동도를 보상하는 경우, 제품 출하 전에 컴퓨터로 유기발광 표시장치의 타이밍 콘트롤러를 제어하여 보상 데이터를 산출하고, 보상 데이터를 유기발광 표시장치의 메모리에 저장하기 위한 모드들이다.The timing controller 130 controls the display module 100 in the display mode when the video data DATA is input, and sets the display module 100 to the first PC communication mode when the first PC data PCD1 is input. control, and when the second PC data PCD2 is input, the second PC communication mode is controlled. In the first PC communication mode and the second PC communication mode, when the threshold voltage and electron mobility of the driving transistor are compensated by an external compensation method, compensation data is calculated by controlling the timing controller of the organic light emitting display device with a computer before shipment of the product. , are modes for storing compensation data in the memory of the organic light emitting diode display.

타이밍 콘트롤러(130)는 표시 모드에서 타이밍 신호들에 기초하여 스캔 제어신호(GCS) 및 데이터 제어신호(DCS)를 생성하고, 비휘발성 메모리(electrically erasable programmable read-only memory)에 저장된 보상 데이터를 이용하여 비디오 데이터(DATA)를 외부 보상한다. 타이밍 콘트롤러(130)는 보상된 비디오 데이터(DATA), 스캔 제어신호(GCS) 및 데이터 제어신호(DCS)를 표시패널 구동부(120)로 공급한다.The timing controller 130 generates a scan control signal GCS and a data control signal DCS based on the timing signals in the display mode, and uses compensation data stored in an electrically erasable programmable read-only memory. to externally compensate the video data DATA. The timing controller 130 supplies the compensated video data DATA, the scan control signal GCS, and the data control signal DCS to the display panel driver 120 .

타이밍 콘트롤러(130)는 제1 PC 통신 모드에서 타이밍 신호들에 기초하여 스캔 제어신호(GCS) 및 데이터 제어신호(DCS)를 생성하고, 제1 PC 데이터(PCD1), 스캔 제어신호(GCS) 및 데이터 제어신호(DCS)를 표시패널 구동부(120)로 공급한다. 타이밍 콘트롤러(130)는 제1 PC 통신 모드에서 제1 PC 데이터(PCD1)에 따라 센싱된 센싱 데이터(SD)를 표시패널 구동부(120)로부터 전송받는다. 타이밍 콘트롤러(130)는 센싱 데이터(SD)를 LVDS(low voltage differential signal) 인터페이스로 시스템 보드(200)로 전송한다.The timing controller 130 generates a scan control signal GCS and a data control signal DCS based on the timing signals in the first PC communication mode, the first PC data PCD1, the scan control signal GCS, and The data control signal DCS is supplied to the display panel driver 120 . The timing controller 130 receives the sensed data SD sensed according to the first PC data PCD1 from the display panel driver 120 in the first PC communication mode. The timing controller 130 transmits the sensing data SD to the system board 200 through a low voltage differential signal (LVDS) interface.

타이밍 콘트롤러(130)는 제2 PC 통신 모드에서 제2 PC 데이터(PCD2)를 보상 데이터로서 비휘발성 메모리에 저장한다.The timing controller 130 stores the second PC data PCD2 as compensation data in the nonvolatile memory in the second PC communication mode.

시스템 보드(200)는 SoC(210)를 포함한다.The system board 200 includes an SoC 210 .

SoC(210)는 외부로부터 비디오 데이터(DATA)를 전송받거나 인터페이스 보드(300)를 통해 제1 PC 데이터(PCD1) 또는 제2 PC 데이터(PCD2)를 전송받는다. SoC(210)는 스케일러(scaler)를 포함함으로써 비디오 데이터(DATA)를 표시 모듈(100)이 표시하기에 적합한 해상도로 변환할 수 있다. SoC(210)는 비디오 데이터(DATA)가 입력되는 경우, 비디오 데이터(DATA)와 타이밍 신호들을 타이밍 콘트롤러(230)로 출력한다. SoC(210)는 제1 PC 데이터(PCD1) 또는 제2 PC 데이터(PCD2)가 입력되는 경우, 제1 PC 데이터(PCD1) 또는 제2 PC 데이터(PCD2)를 타이밍 콘트롤러(230)로 출력한다. SoC(210)는 브이 바이 원(V-by-one, 이하 "Vx1"으로 칭함) 인터페이스로 타이밍 콘트롤러(230)와 통신할 수 있다.The SoC 210 receives the video data DATA from the outside or receives the first PC data PCD1 or the second PC data PCD2 through the interface board 300 . The SoC 210 may convert the video data DATA to a resolution suitable for display by the display module 100 by including a scaler. When the video data DATA is input, the SoC 210 outputs the video data DATA and timing signals to the timing controller 230 . When the first PC data PCD1 or the second PC data PCD2 is input, the SoC 210 outputs the first PC data PCD1 or the second PC data PCD2 to the timing controller 230 . The SoC 210 may communicate with the timing controller 230 through a V-by-one (hereinafter, referred to as “Vx1”) interface.

Vx1 인터페이스는 고정 주파수의 클럭 전송이 필요 없는 고속 직렬 인터페이스이므로, 고정 주파수의 클럭 전송이 필요한 LVDS 인터페이스에 비해 EMI 노이즈를 줄일 수 있다. 또한, Vx1 인터페이스는 LVDS 인터페이스에 비해 빠른 속도로 데이터를 전송할 수 있다. 즉, 본 발명의 실시예는 더욱 많은 양의 데이터를 전송해야 하는 SoC(210)와 타이밍 콘트롤러(130) 간의 통신 인터페이스를 타이밍 콘트롤러(130)와 인터페이스 보드(300)의 송수신 모듈(310) 간의 통신 인터페이스보다 고속의 인터페이스로 적용할 수 있다. 그 결과, 본 발명의 실시예는 제1 케이블(400)들을 이용하여 SoC(210)로부터 타이밍 콘트롤러(130)로 비디오 데이터(DATA)를 전송할 수 있을 뿐만 아니라, 타이밍 콘트롤러(130)로부터 인터페이스 보드(300)로 센싱 데이터(SD)를 전송할 수 있다. Since the Vx1 interface is a high-speed serial interface that does not require fixed frequency clock transmission, EMI noise can be reduced compared to the LVDS interface that requires fixed frequency clock transmission. In addition, the Vx1 interface can transmit data at a higher speed than the LVDS interface. That is, in the embodiment of the present invention, the communication interface between the SoC 210 and the timing controller 130 that needs to transmit a larger amount of data is communicated between the timing controller 130 and the transmission/reception module 310 of the interface board 300 . It can be applied as a higher-speed interface than the interface. As a result, the embodiment of the present invention can transmit video data DATA from the SoC 210 to the timing controller 130 using the first cables 400 as well as from the timing controller 130 to the interface board ( 300) to transmit the sensing data SD.

이상에서 살펴본 바와 같이, 본 발명의 실시예는 제1 PC 통신 모드에서 제1 케이블(400)들에서 SoC(210)로부터 타이밍 콘트롤러(130)로 비디오 데이터(DATA)를 전송하고 남은 레인들을 이용하여 타이밍 콘트롤러(130)로부터 인터페이스 보드(300)로 센싱 데이터(SD)를 전송할 수 있다. 즉, 본 발명의 실시예에 따르면, 제1 케이블(400)들에서 SoC(210)로부터 타이밍 콘트롤러(130)로 비디오 데이터(DATA)를 전송하는 레인들과 타이밍 콘트롤러(130)로부터 인터페이스 보드(300)로 센싱 데이터(SD)를 전송하는 레인들이 상이하다.As described above, in the embodiment of the present invention, video data DATA is transmitted from the SoC 210 to the timing controller 130 in the first cables 400 in the first PC communication mode, and the remaining lanes are used to The sensing data SD may be transmitted from the timing controller 130 to the interface board 300 . That is, according to the embodiment of the present invention, lanes for transmitting video data DATA from the SoC 210 to the timing controller 130 through the first cables 400 and the interface board 300 from the timing controller 130 . ), the lanes for transmitting the sensing data SD are different.

한편, 표시 모드에서 제1 케이블(400)들에서 SoC(210)로부터 타이밍 콘트롤러(130)로 비디오 데이터(DATA)를 전송하는 일부 레인들을 제외한 나머지 레인들은 전송 레인들로 이용되지 않는다. 즉, 표시 모드에서 나머지 레인들은 더미 레인들(dummy lanes)일 수 있다.Meanwhile, in the display mode, lanes other than some lanes for transmitting video data DATA from the SoC 210 to the timing controller 130 in the first cables 400 are not used as transmission lanes. That is, in the display mode, the remaining lanes may be dummy lanes.

인터페이스 보드(300)는 송수신 모듈(310)을 포함한다. 송수신 모듈(310)은 이더넷 인터페이스로 전송되는 제1 PC 데이터(PCD1) 또는 제2 PC 데이터(PCD2)를 LVDS 인터페이스로 시스템 보드(200)의 SoC(210)로 전송할 수 있다. 또한, 송수신 모듈(310)은 LVDS 인터페이스로 전송되는 센싱 데이터(SD)를 이더넷 인터페이스로 컴퓨터로 전송할 수 있다.The interface board 300 includes a transceiver module 310 . The transceiver module 310 may transmit the first PC data PCD1 or the second PC data PCD2 transmitted through the Ethernet interface to the SoC 210 of the system board 200 through the LVDS interface. In addition, the transceiver module 310 may transmit the sensing data SD transmitted through the LVDS interface to the computer through the Ethernet interface.

도 2는 도 1의 인터페이스 보드, 시스템 보드, 및 표시 모듈의 콘트롤 보드를 개략적으로 보여주는 블록도이다.FIG. 2 is a block diagram schematically illustrating an interface board, a system board, and a control board of a display module of FIG. 1 .

도 2를 참조하면, 시스템 보드(200)는 제3 커넥터(430)를 통해 외부의 그래픽 소스 기기와 연결되거나 제2 케이블(500)과 연결되는 제4 커넥터(510)를 통해 인터페이스 보드(300)에 연결될 수 있다. 즉, 시스템 보드(200)는 외부의 그래픽 소스 기기 또는 인터페이스 보드 중 어느 하나에만 연결될 수 있다. 도 2에서는 설명의 편의를 위해 시스템 보드(200)가 제2 케이블(500)과 연결되는 제4 커넥터(510)를 통해 인터페이스 보드(300)에 연결된 것을 예시하였다.Referring to FIG. 2 , the system board 200 is connected to an external graphic source device through the third connector 430 or the interface board 300 through the fourth connector 510 connected to the second cable 500 . can be connected to That is, the system board 200 may be connected to only one of an external graphic source device or an interface board. 2 illustrates that the system board 200 is connected to the interface board 300 through the fourth connector 510 connected to the second cable 500 for convenience of explanation.

콘트롤 보드(160)는 타이밍 콘트롤러(130)와 제1 커넥터(410)들을 포함할 수 있다. 타이밍 콘트롤러(130)는 도 2와 같이 비디오 데이터 수신부(131), PC 데이터 수신부(132), 디멀티플렉서(133), 및 센싱 데이터 송신부(134)를 포함할 수 있다. 제1 커넥터(410)들 각각은 제1 케이블(400)들 각각에 연결될 수 있다. 도 2에서는 제1 케이블(400)이 복수 개인 것을 예시하였으나, 이에 한정되지 않는다.The control board 160 may include a timing controller 130 and first connectors 410 . The timing controller 130 may include a video data receiver 131 , a PC data receiver 132 , a demultiplexer 133 , and a sensing data transmitter 134 as shown in FIG. 2 . Each of the first connectors 410 may be connected to each of the first cables 400 . 2 illustrates that a plurality of first cables 400 are provided, but the present invention is not limited thereto.

비디오 데이터 수신부(131)는 디멀티플렉서(133)로부터 입력되는 Vx1 전송 패킷으로부터 비디오 데이터(DATA)를 복원하는 Vx1 수신 회로일 수 있다. 타이밍 콘트롤러(130)는 비디오 데이터 수신부(131)에 비디오 데이터(DATA)가 입력되는 경우, 표시 모듈(100)을 표시 모드로 제어한다.The video data receiving unit 131 may be a Vx1 receiving circuit that restores video data DATA from a Vx1 transport packet input from the demultiplexer 133 . When video data DATA is input to the video data receiver 131 , the timing controller 130 controls the display module 100 to be in a display mode.

PC 데이터 수신부(132)는 디멀티플레서(133)로부터 입력되는 Vx1 전송 패킷으로부터 제1 PC 데이터(PCD1) 또는 제2 PC 데이터(PCD2)를 복원하는 Vx1 수신 회로일 수 있다. 타이밍 콘트롤러(130)는 PC 데이터 수신부(132)에 제1 PC 데이터(PCD1)가 입력되는 경우, 표시 모듈(100)을 제1 PC 통신 모드로 제어한다. 또한, 타이밍 콘트롤러(130)는 PC 데이터 수신부(132)에 제2 PC 데이터(PCD2)가 입력되는 경우, 표시 모듈(100)을 제2 PC 통신 모드로 제어한다.The PC data receiving unit 132 may be a Vx1 receiving circuit that restores the first PC data PCD1 or the second PC data PCD2 from the Vx1 transport packet input from the demultiplexer 133 . When the first PC data PCD1 is input to the PC data receiver 132 , the timing controller 130 controls the display module 100 to the first PC communication mode. Also, when the second PC data PCD2 is input to the PC data receiver 132 , the timing controller 130 controls the display module 100 to the second PC communication mode.

디멀티플렉서(133)는 제1 케이블(400)들을 통해 시스템 보드(200)의 SoC(210)로부터 전송되는 Vx1 전송 패킷을 선택 신호(SEL)에 따라 비디오 데이터 수신부(131)와 PC 데이터 수신부(132) 중 어느 하나로 출력한다. 예를 들어, 디멀티플렉서(133)는 제1 로직 전압의 선택 신호(SEL)가 입력되는 경우 Vx1 전송 패킷을 비디오 데이터 수신부(131)로 출력하고, 제2 로직 전압의 선택 신호(SEL)가 입력되는 경우 Vx1 전송 패킷을 PC 데이터 수신부(132)로 출력한다. 이 경우, 제1 로직 전압은 0V의 로우 레벨 전압이고 제2 로직 전압은 3.3V의 하이 레벨 전압일 수 있다.The demultiplexer 133 selects the Vx1 transport packet transmitted from the SoC 210 of the system board 200 through the first cables 400 according to the selection signal SEL to the video data receiver 131 and the PC data receiver 132 . output one of For example, the demultiplexer 133 outputs a Vx1 transport packet to the video data receiver 131 when the selection signal SEL of the first logic voltage is input, and the selection signal SEL of the second logic voltage is input. In this case, the Vx1 transport packet is output to the PC data receiving unit 132 . In this case, the first logic voltage may be a low level voltage of 0V, and the second logic voltage may be a high level voltage of 3.3V.

센싱 데이터 송신부(134)는 제1 케이블(400)을 통해 시스템 보드(200)로 센싱 데이터(SD)를 전송한다. 센싱 데이터 송신부(134)는 LVDS 인터페이스로 센싱 데이터(SD)를 전송할 수 있다. 이 경우, 센싱 데이터 송신부(134)는 센싱 데이터(SD)를 저전압 차동 신호로 변환하여 시스템 보드(200)로 전송할 수 있다.The sensing data transmitter 134 transmits the sensing data SD to the system board 200 through the first cable 400 . The sensing data transmitter 134 may transmit the sensing data SD through the LVDS interface. In this case, the sensing data transmitter 134 may convert the sensing data SD into a low voltage differential signal and transmit it to the system board 200 .

시스템 보드(200)는 SoC(210), 제2 커넥터(420)들, 제3 커넥터(430), 및 제4 커넥터(510)를 포함할 수 있다. SoC(210)는 비디오 데이터 송신부(211), PC 데이터 송신부(212), 멀티플렉서(213), 및 선택 신호 생성부(214)를 포함할 수 있다. 제2 커넥터(420)들 각각은 제1 케이블(400)들 각각에 연결될 수 있다. 제3 커넥터(430)는 케이블을 통해 외부의 그래픽 소스 기기, 예를 들어 셋톱 박스(set top box), 컴퓨터의 그래픽 카드 등에 연결될 수 있다. 예를 들어, 제3 커넥터(430)는 HDMI(High-Definition Multimedia Interface) 포트일 수 있다. HDMI 인터페이스는 콘텐츠 복사를 방지하는 HDCP(High-bandwidth Digital Contents Protection) 기술을 지원한다. 제4 커넥터(510)는 제2 케이블(500)에 연결될 수 있다.The system board 200 may include an SoC 210 , second connectors 420 , a third connector 430 , and a fourth connector 510 . The SoC 210 may include a video data transmitter 211 , a PC data transmitter 212 , a multiplexer 213 , and a selection signal generator 214 . Each of the second connectors 420 may be connected to each of the first cables 400 . The third connector 430 may be connected to an external graphic source device, for example, a set top box, a graphic card of a computer, or the like through a cable. For example, the third connector 430 may be a High-Definition Multimedia Interface (HDMI) port. The HDMI interface supports HDCP (High-bandwidth Digital Contents Protection) technology to prevent content copying. The fourth connector 510 may be connected to the second cable 500 .

비디오 데이터 송신부(211)는 제3 커넥터(430)로부터 전송되는 HDMI 전송 패킷으로부터 비디오 데이터(DATA)를 복원한다. 이때, 비디오 데이터 송신부(211)는 HDCP로 암호화된 비디오 데이터(DATA)를 복원한다. 비디오 데이터 송신부(211)는 복원된 비디오 데이터(DATA)를 Vx1 전송 패킷으로 변환하여 멀티플렉서(213)로 출력한다. 즉, 비디오 데이터 송신부(211)는 HDMI 인터페이스로 입력되는 비디오 데이터(DATA)를 Vx1 인터페이스로 출력하는 HDMI-to-Vx1 변환 회로일 수 있다.The video data transmitter 211 restores the video data DATA from the HDMI transport packet transmitted from the third connector 430 . In this case, the video data transmitter 211 restores video data DATA encrypted with HDCP. The video data transmitter 211 converts the restored video data DATA into a Vx1 transport packet and outputs it to the multiplexer 213 . That is, the video data transmitter 211 may be an HDMI-to-Vx1 conversion circuit that outputs video data DATA input through the HDMI interface to the Vx1 interface.

PC 데이터 송신부(212)는 제2 케이블(500)을 통해 인터페이스 보드(300)의 송수신 모듈(310)로부터 전송되는 저전압 차동 신호를 제1 PC 데이터(PCD1) 또는 제2 PC 데이터(PCD2)로 변환한다. PC 데이터 송신부(212)는 제1 PC 데이터(PCD1) 또는 제2 PC 데이터(PCD2)를 Vx1 전송 패킷으로 변환하여 멀티플렉서(213)로 출력한다. 즉, 비디오 데이터 송신부(211)는 LVDS 인터페이스로 입력되는 제1 PC 데이터(PCD1) 또는 제2 PC 데이터(PCD2)를 Vx1 인터페이스로 출력하는 LVDS-to-Vx1 변환 회로일 수 있다.The PC data transmitter 212 converts the low voltage differential signal transmitted from the transceiver module 310 of the interface board 300 through the second cable 500 into the first PC data PCD1 or the second PC data PCD2. do. The PC data transmitter 212 converts the first PC data PCD1 or the second PC data PCD2 into a Vx1 transport packet and outputs the converted packet to the multiplexer 213 . That is, the video data transmitter 211 may be an LVDS-to-Vx1 conversion circuit that outputs the first PC data PCD1 or the second PC data PCD2 input through the LVDS interface to the Vx1 interface.

멀티플렉서(213)는 선택 신호 생성부(214)로부터 입력되는 선택 신호(SEL)에 따라 비디오 데이터 송신부(211)의 Vx1 전송 패킷과 PC 데이터 송신부(212)의 Vx1 전송 패킷 중 어느 하나를 제1 케이블(400)들을 통해 콘트롤 보드(160)의 타이밍 콘트롤러(130)로 출력한다. 예를 들어, 멀티플렉서(213)는 제1 로직 전압의 선택 신호(SEL)가 입력되는 경우 비디오 데이터 송신부(211)의 Vx1 전송 패킷을 출력하고, 제2 로직 전압의 선택 신호(SEL)가 입력되는 경우 PC 데이터 송신부(212)의 Vx1 전송 패킷을 PC 데이터 수신부(132)로 출력한다.The multiplexer 213 transmits any one of the Vx1 transport packet of the video data transmitter 211 and the Vx1 transport packet of the PC data transmitter 212 according to the selection signal SEL input from the selection signal generator 214 to the first cable. It is output to the timing controller 130 of the control board 160 through 400 . For example, when the selection signal SEL of the first logic voltage is input, the multiplexer 213 outputs the Vx1 transport packet of the video data transmitter 211, and the selection signal SEL of the second logic voltage is input. In this case, the Vx1 transport packet of the PC data transmitter 212 is output to the PC data receiver 132 .

선택 신호 생성부(214)는 제2 케이블(500)을 통해 인터페이스 보드(300)의 송수신 모듈(310)로부터 전송되는 PC 송신 신호(PSS)에 따라 선택 신호(SEL)를 생성하여 출력한다. PC 송신 신호(PSS)는 인터페이스 보드(300)의 송수신 모듈(310)의 제1 PC 데이터(PCD1) 또는 제2 PC 데이터(PCD2)의 전송 유무를 지시한다. 예를 들어, 인터페이스 보드(300)의 송수신 모듈(310)이 제2 케이블(500)을 통해 시스템 보드(200)의 SoC(210)로 제1 PC 데이터(PCD1) 또는 제2 PC 데이터(PCD2)를 전송하는 경우 PC 송신 신호(PSS)는 제2 로직 전압으로 발생하고, 그렇지 않은 경우 PC 송신 신호(PSS)는 제1 로직 전압으로 발생할 수 있다. 선택 신호 생성부(214)는 제1 로직 전압의 PC 송신 신호(PSS)가 전송되는 경우 제1 로직 전압의 선택 신호(SEL)를 멀티플렉서(213)에 전송하고, 제2 로직 전압의 PC 송신 신호(PSS)가 전송되는 경우 제 로직 전압의 선택 신호(SEL)를 멀티플렉서(213)에 전송할 수 있다.The selection signal generator 214 generates and outputs the selection signal SEL according to the PC transmission signal PSS transmitted from the transmission/reception module 310 of the interface board 300 through the second cable 500 . The PC transmission signal PSS indicates whether the first PC data PCD1 or the second PC data PCD2 is transmitted by the transmission/reception module 310 of the interface board 300 . For example, the transmission/reception module 310 of the interface board 300 transmits the first PC data PCD1 or the second PC data PCD2 to the SoC 210 of the system board 200 through the second cable 500 . In the case of transmitting , the PC transmission signal PSS may be generated as the second logic voltage, and otherwise, the PC transmission signal PSS may be generated as the first logic voltage. The selection signal generator 214 transmits the selection signal SEL of the first logic voltage to the multiplexer 213 when the PC transmission signal PSS of the first logic voltage is transmitted, and the PC transmission signal of the second logic voltage When PSS is transmitted, the selection signal SEL of the second logic voltage may be transmitted to the multiplexer 213 .

인터페이스 보드(300)는 송수신 모듈(310), 제5 커넥터(520), 및 제6 커넥터(530)를 포함한다. 제5 커넥터(520)는 제2 케이블(500)에 연결될 수 있다. 제6 커넥터(530)는 케이블을 통해 컴퓨터에 연결될 수 있다. 예를 들어, 제6 커넥터(530)는 이더넷(ethernet) 포트일 수 있다.The interface board 300 includes a transceiver module 310 , a fifth connector 520 , and a sixth connector 530 . The fifth connector 520 may be connected to the second cable 500 . The sixth connector 530 may be connected to a computer through a cable. For example, the sixth connector 530 may be an Ethernet port.

송수신 모듈(310)은 제6 커넥터(530)로부터 전송되는 이더넷 전송 패킷을 제1 PC 데이터(PCD1) 또는 제2 PC 데이터(PCD2)로 변환한다. 송수신 모듈(310)은 제1 PC 데이터(PCD1) 또는 제2 PC 데이터(PCD2)를 저전압 차동 신호로 변환하여 멀티플렉서(213)로 전송한다. 즉, 송수신 모듈(310)은 이더넷 인터페이스로 전송되는 제1 PC 데이터(PCD1) 또는 제2 PC 데이터(PCD2)를 LVDS 인터페이스로 전송하는 Ethernet-to-LVDS 변환 회로일 수 있다.The transmission/reception module 310 converts the Ethernet transmission packet transmitted from the sixth connector 530 into the first PC data PCD1 or the second PC data PCD2. The transceiver module 310 converts the first PC data PCD1 or the second PC data PCD2 into a low voltage differential signal and transmits the converted signal to the multiplexer 213 . That is, the transmission/reception module 310 may be an Ethernet-to-LVDS conversion circuit that transmits the first PC data PCD1 or the second PC data PCD2 transmitted through the Ethernet interface to the LVDS interface.

또한, 송수신 모듈(310)은 제2 케이블(500)을 통해 시스템 보드(200)로부터 전송되는 저전압 차동 신호를 센싱 데이터(SD)로 변환한다. 송수신 모듈(310)은 센싱 데이터(SD)를 이더넷 전송 패킷으로 변환하여 제6 커넥터(530)로 전송한다.In addition, the transceiver module 310 converts the low voltage differential signal transmitted from the system board 200 through the second cable 500 into sensing data SD. The transmission/reception module 310 converts the sensed data SD into an Ethernet transport packet and transmits it to the sixth connector 530 .

이상에서 살펴본 바와 같이, 본 발명의 실시예는 제1 케이블(400)들을 이용하여 SoC(210)로부터 타이밍 콘트롤러(130)로 비디오 데이터(DATA)를 전송할 수 있을 뿐만 아니라, 타이밍 콘트롤러(130)로부터 인터페이스 보드(300)로 센싱 데이터(SD)를 전송할 수 있다. 즉, 본 발명의 실시예는 제1 케이블(400)들에서 SoC(210)로부터 타이밍 콘트롤러(130)로 비디오 데이터(DATA)를 전송하고 남는 레인들을 이용하여 타이밍 콘트롤러(130)로부터 인터페이스 보드(300)로 센싱 데이터(SD)를 전송할 수 있다. 그 결과, 본 발명의 실시예는 콘트롤 보드(160)는 인터페이스 보드(300)와 직접 연결되지 않으며, 시스템 보드(200)를 통해 인터페이스 보드(300)와 연결되어 통신할 수 있다. 따라서, 본 발명의 실시예는 콘트롤 보드(160)에서 인터페이스 보드(300)와 연결하기 위한 커넥터를 삭제할 수 있으므로, 제조 비용을 절감할 수 있다.As described above, in the embodiment of the present invention, not only video data DATA can be transmitted from the SoC 210 to the timing controller 130 using the first cables 400 , but also from the timing controller 130 . The sensing data SD may be transmitted to the interface board 300 . That is, in the embodiment of the present invention, video data DATA is transmitted from the SoC 210 to the timing controller 130 through the first cables 400 and the remaining lanes are used to transfer the video data from the timing controller 130 to the interface board 300 . ) to transmit the sensing data SD. As a result, in the embodiment of the present invention, the control board 160 is not directly connected to the interface board 300 , but may be connected to and communicate with the interface board 300 through the system board 200 . Accordingly, in the embodiment of the present invention, since the connector for connecting to the interface board 300 from the control board 160 can be deleted, manufacturing cost can be reduced.

도 3은 본 발명의 일 실시예에 따른 통신 방법을 보여주는 흐름도이다.3 is a flowchart illustrating a communication method according to an embodiment of the present invention.

이하에서는, 도 2와 도 3을 결부하여 본 발명의 일 실시예에 따른 통신 방법을 상세히 설명한다.Hereinafter, a communication method according to an embodiment of the present invention will be described in detail with reference to FIGS. 2 and 3 .

첫 번째로, 비디오 데이터(DATA), 제1 PC 데이터(PCD1), 및 제2 PC 데이터(PCD2) 중 어느 하나를 시스템 보드(200)에서 표시 모듈(100)로 전송한다.First, any one of the video data DATA, the first PC data PCD1 , and the second PC data PCD2 is transmitted from the system board 200 to the display module 100 .

구체적으로, 시스템 보드(200)는 제3 커넥터(430)를 통해 외부의 그래픽 소스 기기와 연결되거나 제2 케이블(500)과 연결되는 제4 커넥터(510)를 통해 인터페이스 보드(300)에 연결될 수 있다. 즉, 시스템 보드(200)는 외부의 그래픽 소스 기기 또는 인터페이스 보드 중 어느 하나에만 연결될 수 있다. 도 2에서는 설명의 편의를 위해 시스템 보드(200)가 제2 케이블(500)과 연결되는 제4 커넥터(510)를 통해 인터페이스 보드(300)에 연결된 것을 예시하였다.Specifically, the system board 200 may be connected to an external graphic source device through the third connector 430 or connected to the interface board 300 through the fourth connector 510 connected to the second cable 500 . have. That is, the system board 200 may be connected to only one of an external graphic source device or an interface board. 2 illustrates that the system board 200 is connected to the interface board 300 through the fourth connector 510 connected to the second cable 500 for convenience of explanation.

시스템 보드(200)가 제3 커넥터(430)를 통해 외부의 그래픽 소스 기기와 연결되어 비디오 데이터(DATA)를 전송받는 경우, SoC(210)의 비디오 데이터 송신부(211)는 제3 커넥터(430)로부터 전송되는 HDMI 전송 패킷으로부터 비디오 데이터(DATA)를 복원하고, 복원된 비디오 데이터(DATA)를 Vx1 전송 패킷으로 변환하여 멀티플렉서(213)로 출력한다. SoC(210)의 동기 신호 생성부(214)는 인터페이스 보드(300)에 연결되지 않은 경우 PC 송신 신호(PSS)를 전송받지 못하므로, 제1 로직 전압의 선택 신호(SEL)를 생성하여 출력한다. 멀티플렉서(213)는 제1 로직 전압의 선택 신호(SEL)가 입력되는 경우 비디오 데이터 송신부(211)의 Vx1 전송 패킷을 제1 케이블(400)들을 통해 콘트롤 보드(160)의 타이밍 콘트롤러(130)로 전송한다.When the system board 200 is connected to an external graphic source device through the third connector 430 to receive video data DATA, the video data transmitter 211 of the SoC 210 is connected to the third connector 430 . Video data DATA is restored from the HDMI transport packet transmitted from , and the restored video data DATA is converted into a Vx1 transport packet and output to the multiplexer 213 . Since the synchronization signal generator 214 of the SoC 210 does not receive the PC transmission signal PSS when it is not connected to the interface board 300 , it generates and outputs the selection signal SEL of the first logic voltage. . The multiplexer 213 transmits the Vx1 transport packet of the video data transmitter 211 to the timing controller 130 of the control board 160 through the first cables 400 when the selection signal SEL of the first logic voltage is input. send.

시스템 보드(200)가 제2 케이블(500)과 연결되는 제4 커넥터(510)를 통해 인터페이스 보드(300)에 연결되어 비디오 데이터(DATA)를 전송받는 경우, SoC(210)의 PC 데이터 송신부(212)는 제2 케이블(500)을 통해 인터페이스 보드(300)의 송수신 모듈(310)로부터 전송되는 저전압 차동 신호를 제1 PC 데이터(PCD1) 또는 제2 PC 데이터(PCD2)로 변환하고, 제1 PC 데이터(PCD1) 또는 제2 PC 데이터(PCD2)를 Vx1 전송 패킷으로 변환하여 멀티플렉서(213)로 출력한다. SoC(210)의 동기 신호 생성부(214)는 인터페이스 보드(300)에 연결된 경우 제2 로직 전압의 PC 송신 신호(PSS)를 전송받으므로, 제2 로직 전압의 선택 신호(SEL)를 생성하여 출력한다. 멀티플렉서(213)는 제2 로직 전압의 선택 신호(SEL)가 입력되는 경우 PC 데이터 송신부(212)의 Vx1 전송 패킷을 제1 케이블(400)들을 통해 콘트롤 보드(160)의 타이밍 콘트롤러(130)로 전송한다. (도 3의 S101)When the system board 200 is connected to the interface board 300 through the fourth connector 510 connected to the second cable 500 to receive video data DATA, the PC data transmitter ( 212 converts the low voltage differential signal transmitted from the transceiver module 310 of the interface board 300 through the second cable 500 into the first PC data PCD1 or the second PC data PCD2, and The PC data PCD1 or the second PC data PCD2 is converted into a Vx1 transport packet and output to the multiplexer 213 . When connected to the interface board 300 , the synchronization signal generator 214 of the SoC 210 receives the PC transmission signal PSS of the second logic voltage, and thus generates a selection signal SEL of the second logic voltage. print out The multiplexer 213 transmits the Vx1 transmission packet of the PC data transmitter 212 to the timing controller 130 of the control board 160 through the first cables 400 when the selection signal SEL of the second logic voltage is input. send. (S101 in FIG. 3)

두 번째로, 타이밍 콘트롤러(130)는 비디오 데이터(DATA)가 전송되는 경우 비디오 데이터(DATA)에 따라 영상을 표시하도록 표시 모듈(100)을 표시 모드로 제어한다.Second, when the video data DATA is transmitted, the timing controller 130 controls the display module 100 to display an image according to the video data DATA in the display mode.

구체적으로, 타이밍 콘트롤러(130)의 디멀티플렉서(133)는 제1 로직 전압의 선택 신호(SEL)가 입력되는 경우 제1 케이블(400)들을 통해 시스템 보드(200)의 Soc(210)로부터 전송되는 Vx1 전송 패킷을 비디오 데이터 수신부(131)로 출력한다. 비디오 데이터 수신부(131)는 디멀티플렉서(133)로부터 입력되는 Vx1 전송 패킷으로부터 비디오 데이터(DATA)를 복원한다. 타이밍 콘트롤러(130)는 비디오 데이터 수신부(131)에 비디오 데이터(DATA)가 입력되는 경우, 표시 모듈(100)을 표시 모드로 제어한다. 타이밍 콘트롤러(130)는 표시 모드에서 시스템 보드(200)로부터 비디오 데이터(DATA)와 함께 전송되는 타이밍 신호들에 기초하여 스캔 제어신호(GCS) 및 데이터 제어신호(DCS)를 생성하고, 비휘발성 메모리(electrically erasable programmable read-only memory)에 저장된 보상 데이터를 이용하여 비디오 데이터(DATA)를 외부 보상한다. 타이밍 콘트롤러(130)는 보상된 비디오 데이터(DATA), 스캔 제어신호(GCS) 및 데이터 제어신호(DCS)를 표시패널 구동부(120)로 공급한다. (도 3의 S102)Specifically, the demultiplexer 133 of the timing controller 130 is Vx1 transmitted from the Soc 210 of the system board 200 through the first cables 400 when the selection signal SEL of the first logic voltage is input. The transport packet is output to the video data receiver 131 . The video data receiver 131 restores the video data DATA from the Vx1 transport packet input from the demultiplexer 133 . When video data DATA is input to the video data receiver 131 , the timing controller 130 controls the display module 100 to be in a display mode. The timing controller 130 generates a scan control signal GCS and a data control signal DCS based on timing signals transmitted together with the video data DATA from the system board 200 in the display mode, and a non-volatile memory Video data DATA is externally compensated using compensation data stored in an electrically erasable programmable read-only memory. The timing controller 130 supplies the compensated video data DATA, the scan control signal GCS, and the data control signal DCS to the display panel driver 120 . (S102 in FIG. 3)

세 번째로, 타이밍 콘트롤러(130)는 제1 PC 데이터(PCD1)가 전송되는 경우 센싱 데이터(SD)를 산출하도록 표시 모듈(100)을 제1 PC 통신 모드로 제어하고, 센싱 데이터(SD)를 표시 모듈(100)로부터 시스템 보드(200)로 전송한다.Third, when the first PC data PCD1 is transmitted, the timing controller 130 controls the display module 100 to the first PC communication mode to calculate the sensed data SD, and transmits the sensed data SD. It is transmitted from the display module 100 to the system board 200 .

타이밍 콘트롤러(130)의 디멀티플렉서(133)는 제2 로직 전압의 선택 신호(SEL)가 입력되는 경우 제1 케이블(400)들을 통해 시스템 보드(200)의 Soc(210)로부터 전송되는 Vx1 전송 패킷을 PC 데이터 수신부(132)로 출력한다. PC 데이터 수신부(132)는 디멀티플레서(133)로부터 입력되는 Vx1 전송 패킷으로부터 제1 PC 데이터(PCD1)를 복원한다.The demultiplexer 133 of the timing controller 130 receives the Vx1 transmission packet transmitted from the Soc 210 of the system board 200 through the first cables 400 when the selection signal SEL of the second logic voltage is input. It is output to the PC data receiving unit 132 . The PC data receiver 132 restores the first PC data PCD1 from the Vx1 transport packet input from the demultiplexer 133 .

타이밍 콘트롤러(130)는 PC 데이터 수신부(132)에 제1 PC 데이터(PCD1)가 입력되는 경우, 표시 모듈(100)을 제1 PC 통신 모드로 제어한다. 타이밍 콘트롤러(130)는 제1 PC 통신 모드에서 타이밍 신호들에 기초하여 스캔 제어신호(GCS) 및 데이터 제어신호(DCS)를 생성하고, 제1 PC 데이터(PCD1), 스캔 제어신호(GCS) 및 데이터 제어신호(DCS)를 표시패널 구동부(120)로 공급한다. 타이밍 콘트롤러(130)는 제1 PC 통신 모드에서 제1 PC 데이터(PCD1)에 따라 센싱된 센싱 데이터(SD)를 표시패널 구동부(120)로부터 전송받는다.When the first PC data PCD1 is input to the PC data receiver 132 , the timing controller 130 controls the display module 100 to the first PC communication mode. The timing controller 130 generates a scan control signal GCS and a data control signal DCS based on the timing signals in the first PC communication mode, the first PC data PCD1, the scan control signal GCS, and The data control signal DCS is supplied to the display panel driver 120 . The timing controller 130 receives the sensed data SD sensed according to the first PC data PCD1 from the display panel driver 120 in the first PC communication mode.

타이밍 콘트롤러(130)의 센싱 데이터 송신부(134)는 제1 케이블(400)을 통해 시스템 보드(200)로 센싱 데이터(SD)를 전송한다. 센싱 데이터 송신부(134)는 LVDS 인터페이스로 통신하므로, 센싱 데이터(SD)를 저전압 차동 신호로 변환하여 시스템 보드(200)로 전송할 수 있다. 이 경우, 센싱 데이터(SD)는 시스템 보드(200)와 제2 케이블(500)을 통해 연결된 인터페이스 보드(300)의 송수신 모듈(310)로 전송될 수 있다. 인터페이스 보드(300)의 송수신 모듈(310)은 저전압 차동 신호로 전송되는 센싱 데이터(SD)를 이더넷 전송 패킷으로 변환하여 제6 커넥터(530)로 전송한다. (도 3의 S103)The sensing data transmitter 134 of the timing controller 130 transmits the sensing data SD to the system board 200 through the first cable 400 . Since the sensing data transmitter 134 communicates with the LVDS interface, the sensing data SD may be converted into a low voltage differential signal and transmitted to the system board 200 . In this case, the sensing data SD may be transmitted to the transmission/reception module 310 of the interface board 300 connected through the system board 200 and the second cable 500 . The transmission/reception module 310 of the interface board 300 converts the sensing data SD transmitted as the low-voltage differential signal into an Ethernet transmission packet and transmits it to the sixth connector 530 . (S103 in FIG. 3)

네 번째로, 타이밍 콘트롤러(130)는 제2 PC 데이터(PCD2)가 전송되는 경우 제2 PC 데이터(PCD2)를 메모리에 저장하도록 표시 모듈(100)을 제2 PC 통신 모드로 제어한다.Fourth, when the second PC data PCD2 is transmitted, the timing controller 130 controls the display module 100 to store the second PC data PCD2 in the memory in the second PC communication mode.

구체적으로, 타이밍 콘트롤러(130)의 디멀티플렉서(133)는 제2 로직 전압의 선택 신호(SEL)가 입력되는 경우 제1 케이블(400)들을 통해 시스템 보드(200)의 Soc(210)로부터 전송되는 Vx1 전송 패킷을 PC 데이터 수신부(132)로 출력한다. PC 데이터 수신부(132)는 디멀티플레서(133)로부터 입력되는 Vx1 전송 패킷으로부터 제2 PC 데이터(PCD2)를 복원한다. 타이밍 콘트롤러(130)는 제2 PC 통신 모드에서 제2 PC 데이터(PCD2)를 보상 데이터로서 메모리에 저장한다. (도 3의 S104)Specifically, the demultiplexer 133 of the timing controller 130 is Vx1 transmitted from the Soc 210 of the system board 200 through the first cables 400 when the selection signal SEL of the second logic voltage is input. The transport packet is output to the PC data receiving unit 132 . The PC data receiver 132 restores the second PC data PCD2 from the Vx1 transport packet input from the demultiplexer 133 . The timing controller 130 stores the second PC data PCD2 as compensation data in the memory in the second PC communication mode. (S104 in Fig. 3)

도 4는 본 발명의 일 실시예에 따른 표시장치를 보여주는 사시도이다.4 is a perspective view illustrating a display device according to an exemplary embodiment.

도 4를 참조하면, 본 발명의 일 실시예에 따른 표시장치는 표시 모듈(100), 시스템 보드(200), 인터페이스 보드(300), 제1 케이블(400), 및 제2 케이블(500)을 포함한다.Referring to FIG. 4 , a display device according to an embodiment of the present invention includes a display module 100 , a system board 200 , an interface board 300 , a first cable 400 , and a second cable 500 . include

표시 모듈(100)은 도 4와 같이 표시패널(110), 표시패널 구동부(120)에 해당하는 소스 드라이브 IC(121)들, 연성 필름(122)들, 타이밍 콘트롤러(130), 소스 회로보드(140), 연성 케이블(150), 및 콘트롤 보드(160)을 포함할 수 있다.As shown in FIG. 4 , the display module 100 includes a display panel 110 , source drive ICs 121 corresponding to the display panel driver 120 , flexible films 122 , a timing controller 130 , and a source circuit board ( 140 ), a flexible cable 150 , and a control board 160 may be included.

표시패널(110)은 하부 기판(111)과 상부 기판(112)을 포함할 수 있다. 하부 기판(111)은 유리 또는 플라스틱으로 형성될 수 있으며, 상부 기판(112)은 플라스틱 필름, 봉지 필름, 또는 배리어 필름으로 형성될 수 있다.The display panel 110 may include a lower substrate 111 and an upper substrate 112 . The lower substrate 111 may be formed of glass or plastic, and the upper substrate 112 may be formed of a plastic film, an encapsulation film, or a barrier film.

표시패널 구동부(120)는 게이트 구동부, 및 데이터 구동부에 해당하는 소스 드라이브 IC(121)들을 포함할 수 있다. 소스 드라이브 IC(121)들 각각은 연성 필름(122)에 접착될 수 있다. 연성 필름(122)들 각각은 표시패널(110)의 하부 기판(111)과 소스 회로보드(140)에 부착될 수 있다. The display panel driver 120 may include a gate driver and source drive ICs 121 corresponding to the data driver. Each of the source drive ICs 121 may be adhered to the flexible film 122 . Each of the flexible films 122 may be attached to the lower substrate 111 and the source circuit board 140 of the display panel 110 .

소스 회로보드(140)들은 연성 케이블(150)을 통해 콘트롤 보드(160)에 연결될 수 있다. 연성 케이블(150)을 통해 연결되기 위해서 소스 회로보드(140)들과 콘트롤 보드(160) 각각에는 커넥터(151)들이 마련될 수 있다.The source circuit boards 140 may be connected to the control board 160 through the flexible cable 150 . Connectors 151 may be provided on each of the source circuit boards 140 and the control board 160 to be connected through the flexible cable 150 .

콘트롤 보드(160)에는 타이밍 콘트롤러(130), 커넥터(151)들, 제1 커넥터(410)들, 및 전원 공급부가 실장될 수 있다. 타이밍 콘트롤러(130)와 전원 공급부는 집적회로로 구현될 수 있다. 전원 공급부는 타이밍 콘트롤러(130)과 소스 드라이브 IC(121)들을 구동하기 위한 구동 전압들을 생성하고, 표시패널(110)의 화소들의 유기발광 다이오드를 구동하기 위한 고전위 전압과 저전위 전압들을 생성할 수 있다.A timing controller 130 , connectors 151 , first connectors 410 , and a power supply unit may be mounted on the control board 160 . The timing controller 130 and the power supply may be implemented as an integrated circuit. The power supply unit generates driving voltages for driving the timing controller 130 and the source drive ICs 121 , and generates high and low potential voltages for driving the organic light emitting diodes of the pixels of the display panel 110 . can

시스템 보드(200)는 도 4와 같이 SoC(210), 제2 커넥터(420)들, 제3 커넥터(430), 및 제4 커넥터(510)를 포함할 수 있으며, 인터페이스 보드(300)는 송수신 모듈(310), 제5 커넥터(520), 및 제6 커넥터(530)를 포함할 수 있다. SoC(210)와 송수신 모듈(310)은 집적회로로 구현될 수 있다.The system board 200 may include an SoC 210 , second connectors 420 , a third connector 430 , and a fourth connector 510 as shown in FIG. 4 , and the interface board 300 transmits and receives It may include a module 310 , a fifth connector 520 , and a sixth connector 530 . The SoC 210 and the transceiver module 310 may be implemented as an integrated circuit.

제1 케이블(400)들 각각은 콘트롤 보드(160)의 제1 커넥터(410)와 시스템 보드(200)의 제2 커넥터(420)를 연결한다. 도 4에서는 제1 케이블(400)이 복수 개인 것을 예시하였으나, 이에 한정되지 않는다. 제2 케이블(500)은 시스템 보드(200)의 제4 커넥터(510)와 인터페이스 보드(300)의 제5 커넥터(520)를 연결한다.Each of the first cables 400 connects the first connector 410 of the control board 160 and the second connector 420 of the system board 200 . 4 illustrates that a plurality of first cables 400 are provided, but the present invention is not limited thereto. The second cable 500 connects the fourth connector 510 of the system board 200 and the fifth connector 520 of the interface board 300 .

도 5는 도 4의 표시 모듈을 개략적으로 보여주는 블록도이다.5 is a block diagram schematically illustrating the display module of FIG. 4 .

이하에서는, 도 5를 결부하여 표시 모듈의 구성들을 상세히 설명한다. 본 발명의 실시예에서는 표시 모듈(100)이 유기발광 표시장치(Organic Light Emitting Display)인 것을 중심으로 설명하였다. Hereinafter, configurations of the display module will be described in detail with reference to FIG. 5 . In the embodiment of the present invention, the description has been focused on that the display module 100 is an organic light emitting display (OLED).

도 5를 참조하면, 표시패널(110)은 표시영역(AA)과 표시영역(AA)의 주변에 마련된 비표시영역(NDA)을 포함한다. 표시영역(AA)은 화소(P)들이 형성되어 화상을 표시하는 영역이다. 표시패널(110)에는 데이터 라인들(D1~Dm, m은 2 이상의 양의 정수), 기준전압 라인들(R1~Rp, p는 2 이상의 양의 정수), 스캔 라인들(S1~Sn, n은 2 이상의 양의 정수), 및 센싱신호 라인들(SE1~SEn)이 마련된다. 데이터 라인들(D1~Dm)과 기준전압 라인들(R1~Rp)은 스캔 라인들(S1~Sn)과 센싱신호 라인들(SE1~SEn)과 교차될 수 있다. 데이터 라인들(D1~Dm)과 기준전압 라인들(R1~Rp)은 서로 나란할 수 있다. 스캔 라인들(S1~Sn)과 센싱신호 라인들(SE1~SEn)은 서로 나란할 수 있다.Referring to FIG. 5 , the display panel 110 includes a display area AA and a non-display area NDA provided around the display area AA. The display area AA is an area in which pixels P are formed to display an image. The display panel 110 includes data lines (D1 to Dm, m is a positive integer greater than or equal to 2), reference voltage lines (R1 to Rp, p is a positive integer greater than or equal to 2), and scan lines (S1 to Sn, n). is a positive integer greater than or equal to 2), and sensing signal lines SE1 to SEn are provided. The data lines D1 to Dm and the reference voltage lines R1 to Rp may cross the scan lines S1 to Sn and the sensing signal lines SE1 to SEn. The data lines D1 to Dm and the reference voltage lines R1 to Rp may be parallel to each other. The scan lines S1 to Sn and the sensing signal lines SE1 to SEn may be parallel to each other.

화소(P)들 각각은 데이터 라인들(D1~Dm) 중 어느 하나, 기준전압 라인들(R1~Rp) 중 어느 하나, 스캔 라인들(S1~Sn) 중 어느 하나, 및 센싱신호 라인들(SE1~SEn) 중 어느 하나에 접속될 수 있다. 표시패널(110)의 화소(P)들 각각은 도 14와 같이 유기발광다이오드(organic light emitting diode, OLED)와 유기발광다이오드(OLED)에 전류를 공급하기 위한 다수의 트랜지스터들을 포함할 수 있다. 표시영역의 화소(P)들 각각에 대한 자세한 설명은 도 14를 결부하여 후술한다.Each of the pixels P includes any one of the data lines D1 to Dm, any one of the reference voltage lines R1 to Rp, any one of the scan lines S1 to Sn, and the sensing signal lines ( SE1 to SEn) may be connected to any one of. Each of the pixels P of the display panel 110 may include an organic light emitting diode (OLED) and a plurality of transistors for supplying current to the organic light emitting diode (OLED) as shown in FIG. 14 . A detailed description of each of the pixels P of the display area will be described later with reference to FIG. 14 .

표시패널 구동부(120)는 도 14와 같이 게이트 구동부(170)와 데이터 구동부(121D)를 포함할 수 있다. The display panel driver 120 may include a gate driver 170 and a data driver 121D as shown in FIG. 14 .

데이터 구동부(121D)는 도 14와 같이 다수의 소스 드라이브 IC(121)들을 포함할 수 있다. 소스 드라이브 IC(121)들 각각은 데이터전압 공급부와 센싱부를 포함할 수 있다.The data driver 121D may include a plurality of source drive ICs 121 as shown in FIG. 14 . Each of the source drive ICs 121 may include a data voltage supply unit and a sensing unit.

데이터전압 공급부는 데이터 라인들에 접속되어 데이터전압들을 공급한다. 데이터전압 공급부는 타이밍 콘트롤러(130)로부터 디지털 비디오 데이터(DATA)와 데이터 제어신호(DCS)를 전송 받는다. 데이터전압 공급부는 데이터 제어신호(DCS)에 따라 디지털 비디오 데이터(DATA)를 데이터 전압들로 변환하여 데이터 라인들에 공급한다.The data voltage supply unit is connected to the data lines to supply data voltages. The data voltage supply unit receives digital video data DATA and a data control signal DCS from the timing controller 130 . The data voltage supply unit converts the digital video data DATA into data voltages according to the data control signal DCS and supplies the data voltages to the data lines.

센싱부는 기준 전압 라인들(R1~Rz)에 기준 전압을 공급하고, 기준 전압 라인들(R1~Rz)을 통해 화소(P)들의 구동 트랜지스터들의 소스 전압들을 센싱하고, 센싱된 전압들을 디지털 데이터인 센싱 데이터로 변환하여 타이밍 콘트롤러(130)로 출력한다.The sensing unit supplies a reference voltage to the reference voltage lines R1 to Rz, senses the source voltages of the driving transistors of the pixels P through the reference voltage lines R1 to Rz, and converts the sensed voltages into digital data. It is converted into sensed data and output to the timing controller 130 .

스캔 구동부(170)는 스캔신호 출력부(171)와 센싱신호 출력부(172)를 포함한다.The scan driver 170 includes a scan signal output unit 171 and a sensing signal output unit 172 .

스캔신호 출력부(171)는 타이밍 콘트롤러(170)로부터 입력되는 스캔 제어신호(GCS)에 따라 스캔 라인들(S1~Sn)에 스캔 신호들을 공급한다. 센싱신호 출력부(172)는 타이밍 콘트롤러(170)로부터 입력되는 스캔 제어신호(GCS)에 따라 센싱신호 라인들(SE1~SEn)에 센싱 신호들을 공급한다.The scan signal output unit 171 supplies scan signals to the scan lines S1 to Sn according to the scan control signal GCS input from the timing controller 170 . The sensing signal output unit 172 supplies sensing signals to the sensing signal lines SE1 to SEn according to the scan control signal GCS input from the timing controller 170 .

스캔신호 출력부(171)와 센싱신호 출력부(172)는 다수의 트랜지스터들을 포함하여 GIP(Gate driver In Panel) 방식으로 표시패널(110)의 비표시영역(NDA)에 직접 형성될 수 있다. 또는, 스캔신호 출력부(171)와 센싱신호 출력부(172)는 구동 칩(chip) 형태로 형성되어 표시패널(110)에 접속되는 연성필름(미도시)상에 실장될 수 있다.The scan signal output unit 171 and the sensing signal output unit 172 may include a plurality of transistors and may be directly formed in the non-display area NDA of the display panel 110 in a gate driver in panel (GIP) method. Alternatively, the scan signal output unit 171 and the sensing signal output unit 172 may be formed in the form of a driving chip and mounted on a flexible film (not shown) connected to the display panel 110 .

타이밍 콘트롤러(130)는 시스템 보드(200)로부터 비디오 데이터(DATA), 제1 PC 데이터(PCD1) 또는 제2 PC 데이터(PCD2)를 전송받는다. 또한, 타이밍 콘트롤러(130)는 타이밍 신호들을 함께 전송받을 수 있다. 타이밍 신호들은 수직동기신호(vertical sync signal), 수평동기신호(horizontal sync signal), 데이터 인에이블 신호(data enable signal), 및 도트 클럭(dot clock)을 포함할 수 있다.The timing controller 130 receives the video data DATA, the first PC data PCD1 or the second PC data PCD2 from the system board 200 . Also, the timing controller 130 may receive timing signals together. The timing signals may include a vertical sync signal, a horizontal sync signal, a data enable signal, and a dot clock.

타이밍 콘트롤러(130)는 비디오 데이터(DATA)가 전송되는 경우 표시 모듈(100)을 표시 모드로 제어하고, 제1 PC 데이터(PCD1)가 전송되는 경우 표시 모듈(100)을 제1 PC 통신 모드로 제어하며, 제2 PC 데이터(PCD2)가 전송되는 경우 표시 모듈(100)을 제2 PC 통신 모드로 제어한다. 표시 모드는 화소(P)들에 비디오 데이터(DATA)에 따른 데이터전압들을 공급함으로써 영상을 표시하는 모드이다. 제1 PC 통신 모드는 화소(P)들에 제1 PC 데이터(PCD1)에 따른 데이터전압들을 공급하고, 기준전압 라인들(R1~Rp)을 통해 화소(P)들의 구동 트랜지스터들의 소스 전압을 센싱하는 모드이다. 제2 PC 통신 모드는 제2 PC 데이터(PCD2)를 보상 데이터로 콘트롤 보드(160)에 실장되는 메모리에 저장하는 모드이다.The timing controller 130 controls the display module 100 in the display mode when the video data DATA is transmitted, and sets the display module 100 to the first PC communication mode when the first PC data PCD1 is transmitted. and controls the display module 100 in the second PC communication mode when the second PC data PCD2 is transmitted. The display mode is a mode in which an image is displayed by supplying data voltages according to the video data DATA to the pixels P. In the first PC communication mode, data voltages according to the first PC data PCD1 are supplied to the pixels P, and source voltages of driving transistors of the pixels P are sensed through the reference voltage lines R1 to Rp. is the mode to The second PC communication mode is a mode for storing the second PC data PCD2 as compensation data in a memory mounted on the control board 160 .

타이밍 콘트롤러(130)는 표시 모드에서 메모리에 저장된 보상 데이터에 따라 비디오 데이터(DATA)를 보상하고, 타이밍 신호들에 따라 데이터 제어신호(DCS)와 스캔 제어 신호(GCS)를 생성한다. 타이밍 콘트롤러(130)는 표시 모드에서 데이터 제어신호(DCS)와 비디오 데이터(DATA)를 데이터 구동부(121D)로 출력하고, 스캔 제어신호(GCS)를 스캔 구동부(170)로 출력한다.The timing controller 130 compensates the video data DATA according to the compensation data stored in the memory in the display mode, and generates the data control signal DCS and the scan control signal GCS according to the timing signals. The timing controller 130 outputs the data control signal DCS and the video data DATA to the data driver 121D in the display mode, and outputs the scan control signal GCS to the scan driver 170 .

타이밍 콘트롤러(130)는 제1 PC 통신 모드에서 타이밍 신호들에 따라 데이터 제어신호(DCS)와 스캔 제어 신호(GCS)를 생성하고, 제1 PC 데이터(PCD1)와 데이터 제어신호(DCS)를 데이터 구동부(121D)로 출력하고, 스캔 제어신호(GCS)를 스캔 구동부(170)로 출력한다.The timing controller 130 generates the data control signal DCS and the scan control signal GCS according to the timing signals in the first PC communication mode, and transmits the first PC data PCD1 and the data control signal DCS to the data. It outputs to the driver 121D and outputs the scan control signal GCS to the scan driver 170 .

타이밍 콘트롤러(130)는 제2 PC 통신 모드에서 제2 PC 데이터(PCD2)를 콘트롤 보드(160)에 실장되는 메모리에 저장한다.The timing controller 130 stores the second PC data PCD2 in a memory mounted on the control board 160 in the second PC communication mode.

도 6은 도 5의 화소의 회로도이다.6 is a circuit diagram of the pixel of FIG. 5 .

도 6을 참조하면, 화소(P)는 유기발광다이오드(OLED), 구동 트랜지스터(DT), 제1 및 제2 스위칭 트랜지스터들(ST1, ST2), 및 스토리지 커패시터(Cst)를 포함할 수 있다. Referring to FIG. 6 , the pixel P may include an organic light emitting diode OLED, a driving transistor DT, first and second switching transistors ST1 and ST2 , and a storage capacitor Cst.

유기발광다이오드(OLED)는 구동 트랜지스터(DT)를 통해 공급되는 전류에 따라 발광한다. 유기발광다이오드(OLED)는 애노드 전극(anode electrode), 정공 수송층(hole transporting layer), 유기발광층(organic light emitting layer), 전자 수송층(electron transporting layer), 및 캐소드 전극(cathode electrode)을 포함할 수 있다. 유기발광다이오드(OLED)는 애노드전극과 캐소드전극에 전압이 인가되면 정공과 전자가 각각 정공 수송층과 전자 수송층을 통해 유기발광층으로 이동되며, 유기발광층에서 서로 결합하여 발광하게 된다. 유기발광다이오드(OLED)의 애노드 전극은 구동 트랜지스터(DT)의 소스 전극에 접속되고, 캐소드 전극은 제1 전원보다 낮은 제2 전원이 공급되는 제2 전원 라인(VSL)에 접속될 수 있다.The organic light emitting diode OLED emits light according to a current supplied through the driving transistor DT. An organic light emitting diode (OLED) may include an anode electrode, a hole transporting layer, an organic light emitting layer, an electron transporting layer, and a cathode electrode. have. In an organic light emitting diode (OLED), when a voltage is applied to an anode electrode and a cathode electrode, holes and electrons move to the organic light emitting layer through the hole transport layer and the electron transport layer, respectively, and combine with each other in the organic light emitting layer to emit light. An anode electrode of the organic light emitting diode OLED may be connected to a source electrode of the driving transistor DT, and a cathode electrode may be connected to a second power supply line VSL to which a second power lower than the first power is supplied.

구동 트랜지스터(DT)는 게이트 전극과 소스 전극의 전압 차에 따라 제1 전원 라인(EVL)으로부터 유기발광다이오드(OLED)로 흐르는 전류를 조정한다. 구동 트랜지스터(DT)의 게이트 전극은 제1 스위칭 트랜지스터(ST1)의 제1 전극에 접속되고, 소스 전극은 유기발광다이오드(OLED)의 애노드 전극에 접속되며, 드레인 전극은 제1 전원 라인(EVL)에 접속될 수 있다.The driving transistor DT adjusts a current flowing from the first power line EVL to the organic light emitting diode OLED according to a voltage difference between the gate electrode and the source electrode. The gate electrode of the driving transistor DT is connected to the first electrode of the first switching transistor ST1 , the source electrode is connected to the anode electrode of the organic light emitting diode OLED, and the drain electrode is connected to the first power line EVL can be connected to

제1 스위칭 트랜지스터(ST1)는 제k 스캔라인(Sk)의 제k 스캔신호에 의해 턴-온되어 제j 데이터라인(Dj)을 구동 트랜지스터(DT)의 게이트 전극에 접속시킨다. 제1 스위칭 트랜지스터(T1)의 게이트 전극은 제k 스캔라인(Sk)에 접속되고, 제1 전극은 제1 구동 트랜지스터(DT1)의 게이트 전극에 접속되며, 제2 전극은 제j 데이터라인(Dj)에 접속될 수 있다.The first switching transistor ST1 is turned on by the k-th scan signal of the k-th scan line Sk to connect the j-th data line Dj to the gate electrode of the driving transistor DT. The gate electrode of the first switching transistor T1 is connected to the k-th scan line Sk, the first electrode is connected to the gate electrode of the first driving transistor DT1, and the second electrode is connected to the j-th data line Dj. ) can be connected to

제2 스위칭 트랜지스터(ST2)는 제k 센싱신호라인(SEk)의 제k 센싱신호에 의해 턴-온되어 제u 기준전압 라인(Ru)을 구동 트랜지스터(DT)의 소스 전극에 접속시킨다. 제2 스위칭 트랜지스터(ST3)의 게이트 전극은 제k 센싱신호라인(SEk)에 접속되고, 제1 전극은 제u 기준전압 라인(Ru)에 접속되며, 제2 전극은 구동 트랜지스터(DT)의 소스 전극에 접속될 수 있다.The second switching transistor ST2 is turned on by the k-th sensing signal of the k-th sensing signal line SEk to connect the u-th reference voltage line Ru to the source electrode of the driving transistor DT. The gate electrode of the second switching transistor ST3 is connected to the k-th sensing signal line SEk, the first electrode is connected to the u-th reference voltage line Ru, and the second electrode is the source of the driving transistor DT. can be connected to the electrode.

제1 및 제2 스위칭 트랜지스터들(ST1, ST2) 각각의 제1 전극은 소스 전극이고, 제2 전극은 드레인 전극일 수 있으나, 이에 한정되지 않음에 주의하여야 한다. 즉, 제1 및 제2 스위칭 트랜지스터들(ST1, ST2) 각각의 제1 전극은 드레인 전극이고, 제2 전극은 소스 전극일 수 있다.The first electrode of each of the first and second switching transistors ST1 and ST2 may be a source electrode and the second electrode may be a drain electrode, but it should be noted that the present invention is not limited thereto. That is, the first electrode of each of the first and second switching transistors ST1 and ST2 may be a drain electrode, and the second electrode may be a source electrode.

스토리지 커패시터(Cst)는 구동 트랜지스터(DT)의 게이트 전극과 소스 전극 사이에 형성된다. 스토리지 커패시터(Cst)는 구동 트랜지스터(DT)의 게이트 전압과 소스 전압의 차전압을 저장한다.The storage capacitor Cst is formed between the gate electrode and the source electrode of the driving transistor DT. The storage capacitor Cst stores a difference voltage between the gate voltage and the source voltage of the driving transistor DT.

구동 트랜지스터(DT)와 제1 및 제2 스위칭 트랜지스터들(ST1, ST2)은 박막 트랜지스터(thin film transistor)로 형성될 수 있다. 또한, 도 4에서는 구동 트랜지스터(DT)와 제1 및 제2 스위칭 트랜지스터들(ST1, ST2)이 N 타입 MOSFET(Metal Oxide Semiconductor Field Effect Transistor)으로 형성된 것을 중심으로 설명하였으나, 이에 한정되지 않는 것에 주의하여야 한다. 구동 트랜지스터(DT)와 제1 및 제2 스위칭 트랜지스터들(ST1, ST2)은 P 타입 MOSFET으로 형성될 수도 있다.The driving transistor DT and the first and second switching transistors ST1 and ST2 may be formed of thin film transistors. In addition, in FIG. 4 , the driving transistor DT and the first and second switching transistors ST1 and ST2 have been mainly described as being formed of an N-type MOSFET (Metal Oxide Semiconductor Field Effect Transistor), but it should be noted that the present invention is not limited thereto. shall. The driving transistor DT and the first and second switching transistors ST1 and ST2 may be formed of a P-type MOSFET.

이상 첨부된 도면을 참조하여 본 발명의 실시예들을 더욱 상세하게 설명하였으나, 본 발명은 반드시 이러한 실시예로 국한되는 것은 아니고, 본 발명의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형 실시될 수 있다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 본 발명의 보호 범위는 청구 범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리 범위에 포함되는 것으로 해석되어야 할 것이다.Although embodiments of the present invention have been described in more detail with reference to the accompanying drawings, the present invention is not necessarily limited to these embodiments, and various modifications may be made within the scope without departing from the technical spirit of the present invention. . Accordingly, the embodiments disclosed in the present invention are not intended to limit the technical spirit of the present invention, but to explain, and the scope of the technical spirit of the present invention is not limited by these embodiments. Therefore, it should be understood that the embodiments described above are illustrative in all respects and not restrictive. The protection scope of the present invention should be construed by the claims, and all technical ideas within the scope equivalent thereto should be construed as being included in the scope of the present invention.

100: 표시 모듈 110: 표시패널
120: 표시패널 구동부 121D: 데이터 구동부
121: 소스 드라이브 IC 122: 연성 필름
130: 타이밍 콘트롤러 140: 소스 회로보드
150: 연성 케이블 160: 콘트롤 보드
170: 스캔 구동부 171: 스캔신호 출력부
172: 센싱신호 출력부 200: 시스템 보드
210: 시스템 온 칩 (SoC) 300: 인터페이스 보드
310: 송수신 모듈 400: 제1 케이블
500: 제2 케이블100: display module 110: display panel
120: display panel driver 121D: data driver
121: source drive IC 122: flexible film
130: timing controller 140: source circuit board
150: flexible cable 160: control board
170: scan driver 171: scan signal output unit
172: sensing signal output unit 200: system board
210: system on chip (SoC) 300: interface board
310: transmit/receive module 400: first cable
500: second cable

Claims (15)

제1 케이블을 통해 시스템 보드에서 표시 모듈로 비디오 데이터와 PC 데이터 중 어느 하나를 제1 인터페이스로 전송하는 단계;
상기 비디오 데이터가 입력되는 경우 비디오 데이터에 따라 영상을 표시하도록 상기 표시 모듈을 표시 모드로 제어하는 단계;
상기 PC 데이터가 입력되는 경우 센싱 데이터를 산출하도록 상기 표시 모듈을 제1 PC 통신 모드로 제어하는 단계; 및
상기 제1 케이블을 통해 상기 표시 모듈로부터 상기 시스템 보드로 상기 센싱 데이터를 제2 인터페이스로 전송하는 단계를 포함하고,
상기 제1 케이블을 통해 상기 시스템 보드에서 상기 표시 모듈로 상기 비디오 데이터와 상기 PC 데이터 중 어느 하나를 상기 제1 인터페이스로 전송하는 단계는,
상기 제1 케이블의 일부 레인들을 통해 상기 비디오 데이터와 상기 PC 데이터 중 어느 하나를 상기 제1 인터페이스로 전송하는 통신 방법.transmitting any one of video data and PC data from the system board to the display module to the first interface through the first cable;
controlling the display module in a display mode to display an image according to the video data when the video data is input;
controlling the display module in a first PC communication mode to calculate sensing data when the PC data is input; and
Transmitting the sensing data from the display module to the system board through the first cable to a second interface,
Transmitting any one of the video data and the PC data from the system board to the display module to the first interface through the first cable,
A communication method for transmitting any one of the video data and the PC data to the first interface through some lanes of the first cable. 삭제delete 제 1 항에 있어서,
상기 제1 케이블을 통해 상기 표시 모듈로부터 상기 시스템 보드로 상기 센싱 데이터를 상기 제2 인터페이스로 전송하는 단계는,
상기 제1 케이블의 또 다른 일부 레인들을 통해 상기 센싱 데이터를 상기 제2 인터페이스로 전송하는 통신 방법.The method of claim 1,
Transmitting the sensing data to the second interface from the display module to the system board through the first cable,
A communication method for transmitting the sensed data to the second interface through some other lanes of the first cable. 제 1 항에 있어서,
상기 제1 인터페이스의 전송 속도는 상기 제2 인터페이스의 전송 속도보다 높은 통신 방법.The method of claim 1,
The transmission rate of the first interface is higher than the transmission rate of the second interface. 제 1 항에 있어서,
인터페이스 보드에서 상기 시스템 보드로 상기 PC 데이터를 상기 제2 인터페이스로 전송하는 단계; 및
상기 시스템 보드에서 상기 인터페이스 보드로 상기 센싱 데이터를 상기 제2 인터페이스로 전송하는 단계를 더 포함하는 통신 방법.The method of claim 1,
transmitting the PC data from the interface board to the system board to the second interface; and
The method further comprising transmitting the sensed data from the system board to the interface board to the second interface. 제 5 항에 있어서,
컴퓨터에서 상기 인터페이스 보드로 상기 PC 데이터를 제3 인터페이스로 전송하는 단계; 및
상기 인터페이스 보드에서 상기 컴퓨터로 상기 센싱 데이터를 상기 제3 인터페이스로 전송하는 단계를 더 포함하는 통신 방법.6. The method of claim 5,
transmitting the PC data from the computer to the interface board through a third interface; and
The communication method further comprising the step of transmitting the sensed data from the interface board to the computer to the third interface. 타이밍 콘트롤러와 제1 커넥터를 포함하는 콘트롤 보드;
시스템 온 칩과 제2 커넥터를 포함하는 시스템 보드; 및
상기 콘트롤 보드의 상기 제1 커넥터와 상기 시스템 보드의 상기 제2 커넥터에 접속된 제1 케이블을 구비하고,
상기 시스템 온 칩은 상기 제1 케이블의 일부 레인들을 통해 상기 타이밍 콘트롤러로 비디오 데이터와 PC 데이터 중 어느 하나를 제1 인터페이스로 전송하고,
상기 타이밍 콘트롤러는 제1 PC 통신 모드에서 상기 제1 케이블의 나머지 레인들을 통해 상기 시스템 보드로 센싱 데이터를 제2 인터페이스로 전송하는 표시장치.a control board including a timing controller and a first connector;
a system board including a system on chip and a second connector; and
a first cable connected to the first connector of the control board and the second connector of the system board;
The system-on-chip transmits any one of video data and PC data to the timing controller to the first interface through some lanes of the first cable,
wherein the timing controller transmits sensing data to the system board through the remaining lanes of the first cable to a second interface in a first PC communication mode. 제 7 항에 있어서,
표시 모드에서 상기 제1 케이블의 나머지 레인들은 더미 레인들인 표시장치.8. The method of claim 7,
In the display mode, the remaining lanes of the first cable are dummy lanes. 삭제delete 제 7 항에 있어서,
상기 제1 인터페이스의 전송 속도는 상기 제2 인터페이스의 전송 속도보다 높은 표시장치.8. The method of claim 7,
a transmission rate of the first interface is higher than a transmission rate of the second interface. 제 7 항에 있어서,
상기 시스템 보드는 제3 커넥터와 제4 커넥터를 더 포함하는 표시장치.8. The method of claim 7,
The system board further includes a third connector and a fourth connector. 제 11 항에 있어서,
송수신 모듈과 제5 커넥터를 포함하는 인터페이스 보드; 및
상기 시스템 보드의 상기 제4 커넥터와 상기 인터페이스 보드의 상기 제5 커넥터에 접속된 제2 케이블을 더 구비하고,
상기 제1 PC 통신 모드에서 상기 송수신 모듈은 상기 제2 케이블을 통해 상기 시스템 보드로부터 상기 센싱 데이터를 상기 제2 인터페이스로 전송받는 표시장치.12. The method of claim 11,
an interface board including a transceiver module and a fifth connector; and
a second cable connected to the fourth connector of the system board and the fifth connector of the interface board;
In the first PC communication mode, the transceiver module receives the sensing data from the system board to the second interface through the second cable. 제 12 항에 있어서,
상기 제1 PC 통신 모드에서 상기 송수신 모듈은 상기 제2 케이블을 통해 상기 시스템 온 칩으로 상기 PC 데이터를 상기 제2 인터페이스로 전송하는 표시장치.13. The method of claim 12,
In the first PC communication mode, the transceiver module transmits the PC data to the system-on-chip through the second cable to the second interface. 제 12 항에 있어서,
상기 인터페이스 보드는 제6 커넥터를 더 포함하는 표시장치.13. The method of claim 12,
The interface board further includes a sixth connector. 제 14 항에 있어서,
상기 인터페이스 보드의 상기 제5 커넥터와 컴퓨터에 접속된 제3 케이블을 더 구비하고,
상기 제1 PC 통신 모드에서 상기 송수신 모듈은 상기 제3 케이블을 통해 상기 컴퓨터로 상기 센싱 데이터를 제3 인터페이스로 전송하는 표시장치.15. The method of claim 14,
a third cable connected to the fifth connector of the interface board and a computer;
In the first PC communication mode, the transceiver module transmits the sensed data to the computer through the third cable through a third interface.
KR1020170101175A 2017-08-09 2017-08-09 Communication method and display device using the same KR102362743B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170101175A KR102362743B1 (en) 2017-08-09 2017-08-09 Communication method and display device using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170101175A KR102362743B1 (en) 2017-08-09 2017-08-09 Communication method and display device using the same

Publications (2)

Publication Number Publication Date
KR20190016786A KR20190016786A (en) 2019-02-19
KR102362743B1 true KR102362743B1 (en) 2022-02-11

Family

ID=65528861

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170101175A KR102362743B1 (en) 2017-08-09 2017-08-09 Communication method and display device using the same

Country Status (1)

Country Link
KR (1) KR102362743B1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004289258A (en) * 2003-03-19 2004-10-14 Nec Access Technica Ltd Interface device and interface system
JP2008233869A (en) * 2007-03-16 2008-10-02 Lg Display Co Ltd Liquid crystal display device

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110097563A (en) * 2010-02-25 2011-08-31 삼성전자주식회사 Method and apparatus for transmitting data based on audio/video interface
KR102438484B1 (en) * 2015-12-10 2022-08-30 엘지디스플레이 주식회사 Write protection circuit, display device including the same, and their driving method

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004289258A (en) * 2003-03-19 2004-10-14 Nec Access Technica Ltd Interface device and interface system
JP2008233869A (en) * 2007-03-16 2008-10-02 Lg Display Co Ltd Liquid crystal display device

Also Published As

Publication number Publication date
KR20190016786A (en) 2019-02-19

Similar Documents

Publication Publication Date Title
CN108257551B (en) Electroluminescent display and driving device thereof
JP6483649B2 (en) OLED display device
US10013906B2 (en) Organic light emitting diode display device
US10559640B2 (en) Organic light emitting diode display device
KR102429137B1 (en) Organic light emitting display device and method for driving the same
KR102420998B1 (en) Communication method and display device using the same
KR20170033464A (en) Pixel, organic light emitting display device including the pixel and driving method of the pixel
KR20230106559A (en) Channel control device and display device using the gate
KR102407410B1 (en) Organic light emitting display device
KR102613421B1 (en) Chip on film and display device having the same
KR102425237B1 (en) Organic light emitting display device and its driving method
KR102531321B1 (en) Organic Light Emitting Diode Display Device and Method for driving the same
KR102362743B1 (en) Communication method and display device using the same
KR102384137B1 (en) Organic light emitting display device
KR102453658B1 (en) Organic light emitting diode display device and its driving method
KR20160092155A (en) Display Device
KR102377463B1 (en) Display device
KR102460112B1 (en) Display device
KR102451384B1 (en) Display device
KR102565235B1 (en) Display device
KR20190018302A (en) Communication method and display device using the same
KR20220063006A (en) Light emitting display panel and light emitting display apparatus using the same
KR20220096884A (en) Light emitting display panel and light emitting display apparatus using the same
KR20220096041A (en) Light emitting display apparatus

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant