KR102451384B1 - Display device - Google Patents

Display device Download PDF

Info

Publication number
KR102451384B1
KR102451384B1 KR1020170143521A KR20170143521A KR102451384B1 KR 102451384 B1 KR102451384 B1 KR 102451384B1 KR 1020170143521 A KR1020170143521 A KR 1020170143521A KR 20170143521 A KR20170143521 A KR 20170143521A KR 102451384 B1 KR102451384 B1 KR 102451384B1
Authority
KR
South Korea
Prior art keywords
sub
pixel
pixels
data
region
Prior art date
Application number
KR1020170143521A
Other languages
Korean (ko)
Other versions
KR20190048511A (en
Inventor
박정효
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020170143521A priority Critical patent/KR102451384B1/en
Publication of KR20190048511A publication Critical patent/KR20190048511A/en
Application granted granted Critical
Publication of KR102451384B1 publication Critical patent/KR102451384B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2003—Display of colours
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery

Abstract

본 출원은 본 출원은 색상 패턴의 경계선 상에서 최외곽에 배치된 서브 화소의 색상이 시인되는 문제를 방지하는 표시 장치에 관한 것이다. 본 출원에 따른 게이트 라인 및 게이트 라인과 교차하는 데이터 라인이 배치되고, 게이트 라인 및 데이터 라인에 연결된 복수의 화소들을 갖는 표시 패널, 게이트 라인에 게이트 신호를 공급하는 게이트 구동부, 데이터 라인에 데이터 전압을 공급하는 데이터 구동부, 및 게이트 구동부 및 데이터 구동부의 동작 타이밍을 제어하는 타이밍 컨트롤러를 포함한다. 복수의 화소들 중 구동하는 화소들은 제 1 영역을 이루고, 복수의 화소들 각각은 복수의 서브 화소들을 갖고, 타이밍 컨트롤러는 제 1 영역의 외곽에 배치된 화소들이 갖는 서브 화소들의 휘도를 가변시키도록 데이터 구동부를 제어한다.The present application relates to a display device that prevents a problem that a color of a sub-pixel disposed at the outermost side on a boundary line of a color pattern is visually recognized. According to the present application, a gate line and a data line crossing the gate line are disposed, the display panel having a plurality of pixels connected to the gate line and the data line, a gate driver supplying a gate signal to the gate line, and a data voltage applied to the data line and a data driver for supplying the data, and a timing controller for controlling operation timings of the gate driver and the data driver. Among the plurality of pixels, driving pixels form the first area, each of the plurality of pixels has a plurality of sub-pixels, and the timing controller changes the luminance of the sub-pixels of the pixels disposed outside the first area. Controls the data driver.

Description

표시 장치{DISPLAY DEVICE}display device {DISPLAY DEVICE}

본 출원은 표시 장치에 관한 것이다.This application relates to a display device.

정보화 사회에서 시각 정보를 영상 또는 화상으로 표시하기 위한 표시 장치 분야 기술이 많이 개발되고 있다. 표시 장치는 표시 패널, 게이트 구동부, 데이터 구동부, 타이밍 컨트롤러, 및 호스트 시스템을 구비한다. 표시 패널은 데이터 라인들, 게이트 라인들, 데이터 라인들과 게이트 라인들의 교차부에 형성되어 게이트 라인들에 게이트 신호들이 공급될 때 데이터 라인들의 데이터 전압들을 공급받는 복수의 화소들을 포함한다.In the information society, many technologies have been developed in the field of display devices for displaying visual information as images or images. A display device includes a display panel, a gate driver, a data driver, a timing controller, and a host system. The display panel includes data lines, gate lines, and a plurality of pixels formed at intersections of data lines and gate lines to receive data voltages of the data lines when gate signals are supplied to the gate lines.

복수의 화소들 각각이 적색 서브 화소, 녹색 서브 화소, 청색 서브 화소, 및 백색 서브 화소를 포함할 수 있다. 적색 서브 화소, 녹색 서브 화소, 청색 서브 화소, 및 백색 서브 화소를 이용하여 표시 패널에서 백색 영상을 표현하는 경우, 적색 서브 화소, 녹색 서브 화소, 청색 서브 화소를 이용하여 백색 영상을 표현하는 경우보다 소비 전력을 감소시킬 수 있다.Each of the plurality of pixels may include a red sub-pixel, a green sub-pixel, a blue sub-pixel, and a white sub-pixel. When a white image is expressed on the display panel using the red sub-pixel, the green sub-pixel, the blue sub-pixel, and the white sub-pixel, it is better than when the white image is expressed using the red sub-pixel, the green sub-pixel, and the blue sub-pixel. Power consumption can be reduced.

하나의 화소 내 서브 화소들은 게이트 라인 방향으로 배치된다. 백색 서브 화소를 추가하여 서브 화소의 개수가 3개에서 4개로 증가하는 경우, 각각의 화소 양 측에 배치된 두 서브 화소들 사이의 거리가 증가한다. 또한, 각각의 화소 양 측에 배치된 두 서브 화소의 색상이 혼합된 색상을 영상으로 표시하는 경우, 각각의 화소 양 측에 배치된 두 서브 화소들만 구동한다.The sub-pixels in one pixel are arranged in the direction of the gate line. When the number of sub-pixels increases from three to four by adding a white sub-pixel, the distance between two sub-pixels disposed on both sides of each pixel increases. Also, when a color in which the colors of two sub-pixels disposed on both sides of each pixel are mixed is displayed as an image, only the two sub-pixels disposed on both sides of each pixel are driven.

이에 따라, 각각의 화소 양 측에 배치된 두 서브 화소의 색상이 혼합된 색상 패턴을 영상으로 표시하는 경우, 색상 패턴의 양 측 경계선 상에서는 두 서브 화소의 색상들이 혼합된 색상이 시인되지 않는다. 색상 패턴의 양 측 경계선 상에서는 최외곽에 배치된 서브 화소의 색상이 시인되는 문제가 발생한다.Accordingly, when a color pattern in which colors of two sub-pixels disposed on both sides of each pixel are mixed is displayed as an image, a color in which colors of the two sub-pixels are mixed is not recognized on both sides of the color pattern. On both sides of the boundary line of the color pattern, a problem occurs in that the color of the sub-pixel disposed at the outermost side is visually recognized.

본 출원은 색상 패턴의 경계선 상에서 최외곽에 배치된 서브 화소의 색상이 시인되는 문제를 방지하는 표시 장치를 제공하고자 한다.An object of the present application is to provide a display device that prevents a problem that the color of the sub-pixel disposed at the outermost side on the boundary line of the color pattern is visually recognized.

본 출원에 따른 게이트 라인 및 게이트 라인과 교차하는 데이터 라인이 배치되고, 게이트 라인 및 데이터 라인에 연결된 복수의 화소들을 갖는 표시 패널, 게이트 라인에 게이트 신호를 공급하는 게이트 구동부, 데이터 라인에 데이터 전압을 공급하는 데이터 구동부, 및 게이트 구동부 및 데이터 구동부의 동작 타이밍을 제어하는 타이밍 컨트롤러를 포함한다. 복수의 화소들 중 구동하는 화소들은 제 1 영역을 이루고, 복수의 화소들 각각은 복수의 서브 화소들을 갖고, 타이밍 컨트롤러는 제 1 영역의 외곽에 배치된 화소들이 갖는 서브 화소들의 휘도를 가변시키도록 데이터 구동부를 제어한다.According to the present application, a gate line and a data line crossing the gate line are disposed, the display panel having a plurality of pixels connected to the gate line and the data line, a gate driver supplying a gate signal to the gate line, and a data voltage applied to the data line and a data driver for supplying the data, and a timing controller for controlling operation timings of the gate driver and the data driver. Among the plurality of pixels, driving pixels form the first area, each of the plurality of pixels has a plurality of sub-pixels, and the timing controller changes the luminance of the sub-pixels of the pixels disposed outside the first area. Controls the data driver.

본 출원에 따른 표시 장치는 색상 패턴의 경계선 상에서 최외곽에 배치된 서브 화소의 색상이 시인되는 문제를 방지할 수 있다.The display device according to the present application may prevent a problem in that the color of the sub-pixel disposed at the outermost side on the boundary line of the color pattern is visually recognized.

도 1은 본 출원에 따른 표시 장치의 사시도이다.
도 2는 본 출원에 따른 표시 장치의 블록도이다.
도 3은 도 2의 화소를 나타낸 회로도이다.
도 4는 본 출원의 일 예에 따른 하부 기판의 표시 화상을 나타낸 평면도이다.
도 5는 도 4의 A 영역의 확대도이다.
도 6은 본 출원의 일 예에 따른 A 영역의 서브 화소 별 구동을 나타낸 평면도이다.
도 7 은 본 출원의 다른 예에 따른 A 영역의 서브 화소 별 구동을 나타낸 평면도이다.
도 8은 본 출원의 또 다른 예에 따른 A 영역의 서브 화소 별 구동을 나타낸 평면도이다.
도 9는 본 출원의 또 다른 예에 따른 A 영역의 서브 화소 별 구동을 나타낸 평면도이다.1 is a perspective view of a display device according to the present application.
2 is a block diagram of a display device according to the present application.
3 is a circuit diagram illustrating the pixel of FIG. 2 .
4 is a plan view illustrating a display image of a lower substrate according to an example of the present application.
FIG. 5 is an enlarged view of area A of FIG. 4 .
6 is a plan view illustrating driving for each sub-pixel of region A according to an example of the present application.
7 is a plan view illustrating driving for each sub-pixel of region A according to another example of the present application.
8 is a plan view illustrating driving for each sub-pixel of region A according to another example of the present application.
9 is a plan view illustrating driving for each sub-pixel of region A according to another example of the present application.

본 출원의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 출원은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 출원이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 출원은 청구항의 범주에 의해 정의될 뿐이다.Advantages and features of the present application and methods of achieving them will become apparent with reference to the embodiments described below in detail in conjunction with the accompanying drawings. However, the present application is not limited to the embodiments disclosed below, but will be implemented in various different forms, and only the present embodiments allow the disclosure of the present invention to be complete, and common knowledge in the technical field to which this application belongs It is provided to fully inform the possessor of the scope of the invention, and the present application is only defined by the scope of the claims.

본 출원의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. The shapes, sizes, proportions, angles, numbers, etc. disclosed in the drawings for explaining the embodiments of the present application are exemplary and the present invention is not limited to the illustrated matters. Like reference numerals refer to like elements throughout. In addition, in describing the present invention, if it is determined that a detailed description of a related known technology may unnecessarily obscure the subject matter of the present invention, the detailed description thereof will be omitted.

본 명세서에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.When 'including', 'having', 'consisting', etc. mentioned in this specification are used, other parts may be added unless 'only' is used. When a component is expressed in the singular, the case in which the plural is included is included unless specifically stated otherwise.

구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.In interpreting the components, it is interpreted as including an error range even if there is no separate explicit description.

위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.In the case of a description of the positional relationship, for example, when the positional relationship of two parts is described as 'on', 'on', 'on', 'beside', etc., 'right' Alternatively, one or more other parts may be positioned between two parts unless 'directly' is used.

시간 관계에 대한 설명일 경우, 예를 들어, '~후에', '~에 이어서', '~다음에', '~전에' 등으로 시간적 선후 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 연속적이지 않은 경우도 포함할 수 있다.In the case of a description of a temporal relationship, for example, 'immediately' or 'directly' when a temporal relationship is described as 'after', 'following', 'after', 'before', etc. It may include cases that are not continuous unless this is used.

제 1, 제 2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제 1 구성요소는 본 출원의 기술적 사상 내에서 제 2 구성요소일 수도 있다.Although the first, second, etc. are used to describe various elements, these elements are not limited by these terms. These terms are only used to distinguish one component from another. Accordingly, the first component mentioned below may be the second component within the spirit of the present application.

"X축 방향", "Y축 방향" 및 "Z축 방향"은 서로 간의 관계가 수직으로 이루어진 기하학적인 관계만으로 해석되어서는 아니 되며, 본 발명의 구성이 기능적으로 작용할 수 있는 범위 내에서보다 넓은 방향성을 가지는 것을 의미할 수 있다."X-axis direction", "Y-axis direction", and "Z-axis direction" should not be interpreted only as a geometric relationship in which the relationship between each other is vertical, and is wider than the range in which the configuration of the present invention can function functionally. It may mean having a direction.

"적어도 하나"의 용어는 하나 이상의 관련 항목으로부터 제시 가능한 모든 조합을 포함하는 것으로 이해되어야 한다. 예를 들어, "제 1 항목, 제 2 항목 및 제 3 항목 중에서 적어도 하나"의 의미는 제 1 항목, 제 2 항목 또는 제 3 항목 각각 뿐만 아니라 제 1 항목, 제 2 항목 및 제 3 항목 중에서 2개 이상으로부터 제시될 수 있는 모든 항목의 조합을 의미할 수 있다.The term “at least one” should be understood to include all possible combinations from one or more related items. For example, the meaning of "at least one of the first, second, and third items" means 2 of the first, second, and third items as well as each of the first, second, or third items. It may mean a combination of all items that can be presented from more than one.

본 출원의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.Each feature of the various embodiments of the present application may be partially or wholly combined or combined with each other, technically various interlocking and driving are possible, and each of the embodiments may be independently implemented with respect to each other or may be implemented together in a related relationship. may be

이하, 첨부된 도면을 참조하여 본 출원의 실시예를 상세히 설명하기로 한다.Hereinafter, embodiments of the present application will be described in detail with reference to the accompanying drawings.

도 1은 본 출원에 따른 표시 장치의 사시도이다. 도 2는 본 출원에 따른 표시 장치의 블록도이다. 도 3은 도 2의 화소를 나타낸 회로도이다. 본 출원에 따른 표시 장치는 표시 패널(110), 게이트 구동부(120), 데이터 구동부(130), 연성필름(140), 인쇄회로보드(Printed Circuit Board, PCB)(150), 연결부(160), 세트(170), 타이밍 컨트롤러(Timing Controller, T-con)(200), 및 호스트 시스템(Host System)(300)을 포함한다. 이하에서는 본 출원에 따른 표시 장치가 유기 발광 표시 장치(Organic Light Emitting Display Device)인 경우를 가정하여 설명하기로 한다.1 is a perspective view of a display device according to the present application. 2 is a block diagram of a display device according to the present application. 3 is a circuit diagram illustrating the pixel of FIG. 2 . The display device according to the present application includes a display panel 110 , a gate driver 120 , a data driver 130 , a flexible film 140 , a printed circuit board (PCB) 150 , a connection unit 160 , a set 170 , a timing controller (T-con) 200 , and a host system 300 . Hereinafter, it is assumed that the display device according to the present application is an organic light emitting display device.

표시 패널(110)은 하부 기판(111)과 상부 기판(112)을 포함한다. 하부 기판(111)은 플라스틱 또는 유리로 이루어진 박막 트랜지스터 기판일 수 있다. 상부 기판(112)은 플라스틱 필름, 유리 기판, 또는 보호 필름으로 이루어진 봉지 기판일 수 있다.The display panel 110 includes a lower substrate 111 and an upper substrate 112 . The lower substrate 111 may be a thin film transistor substrate made of plastic or glass. The upper substrate 112 may be an encapsulation substrate made of a plastic film, a glass substrate, or a protective film.

하부 기판(111)은 표시 영역과 표시 영역의 주변에 마련된 비표시 영역을 포함한다. 표시 영역은 화소(P)들이 마련되어 화상을 표시하는 영역이다. 하부 기판(111)에는 게이트 라인들(GL1~GLp, p는 2 이상의 양의 정수), 데이터 라인들(DL1~DLq, q는 2 이상의 양의 정수) 및 센싱 라인들(SL1~SLq)이 배치된다. 데이터 라인들(DL1~DLq)과 센싱 라인들(SL1~SLq)은 서로 평행하게 배치될 수 있다. 데이터 라인들(DL1~DLq) 및 센싱 라인들(SL1~SLq)은 게이트 라인들(GL1~GLp)과 교차하도록 배치될 수 있다.The lower substrate 111 includes a display area and a non-display area provided around the display area. The display area is an area in which pixels P are provided to display an image. Gate lines GL1 to GLp, where p is a positive integer greater than or equal to 2), data lines DL1 to DLq, q is a positive integer greater than or equal to 2), and sensing lines SL1 to SLq are disposed on the lower substrate 111 . do. The data lines DL1 to DLq and the sensing lines SL1 to SLq may be disposed parallel to each other. The data lines DL1 to DLq and the sensing lines SL1 to SLq may be disposed to cross the gate lines GL1 to GLp.

화소(P)들 각각은 유기 발광 다이오드(organic light emitting diode, OLED) 및 화소 구동부(PD)를 포함한다. 도 2에서는 설명의 편의를 위해 제 j(j는 1≤≤j≤≤q을 만족하는 양의 정수) 데이터 라인(DLj), 제 j 센싱 라인(SLj), 제 k(k는 1≤≤k≤≤p을 만족하는 양의 정수) 스캔 라인(Sk), 및 제 k 센싱 신호 라인(SSk)에 접속된 화소(P)만을 도시하였다. 제 k 스캔 라인(Sk) 및 제 k 센싱 신호 라인(SSk)은 제 k 게이트 라인(GLk)에 포함된다.Each of the pixels P includes an organic light emitting diode (OLED) and a pixel driver PD. In FIG. 2 , for convenience of explanation, the jth (j is a positive integer satisfying 1≤≤j≤≤q) data line DLj, the jth sensing line SLj, and the kth (k is 1≤≤k) Only the pixel P connected to the scan line Sk and the k-th sensing signal line SSk (a positive integer satisfying ≤ ≤ p) is illustrated. The k-th scan line Sk and the k-th sensing signal line SSk are included in the k-th gate line GLk.

유기 발광 다이오드(OLED)는 구동 트랜지스터(DT)를 통해 공급되는 전류에 따라 발광한다. 유기 발광 다이오드(OLED)의 애노드 전극은 구동 트랜지스터(DT)의 소스 전극에 접속되고, 캐소드 전극은 고전위 전압(ELVDD)보다 낮은 저전위 전압(ELVSS)이 공급되는 저전위 전압 라인(ELVSSL)에 접속될 수 있다.The organic light emitting diode OLED emits light according to a current supplied through the driving transistor DT. The anode electrode of the organic light emitting diode OLED is connected to the source electrode of the driving transistor DT, and the cathode electrode is connected to the low potential voltage line ELVSSL to which the low potential voltage ELVSS lower than the high potential voltage ELVDD is supplied. can be connected.

유기 발광 다이오드(OLED)는 애노드 전극(anode electrode), 정공 수송층(hole transporting layer), 유기 발광층(organic light emitting layer), 전자 수송층(electron transporting layer), 및 캐소드 전극(cathode electrode)을 포함할 수 있다. 유기 발광 다이오드(OLED)는 애노드 전극과 캐소드 전극에 전압이 인가되면 정공과 전자가 각각 정공 수송층과 전자 수송층을 통해 유기 발광층으로 이동되며, 유기 발광층에서 정공과 전자가 서로 결합하여 발광하게 된다.An organic light emitting diode (OLED) may include an anode electrode, a hole transporting layer, an organic light emitting layer, an electron transporting layer, and a cathode electrode. have. In an organic light emitting diode (OLED), when a voltage is applied to an anode electrode and a cathode electrode, holes and electrons move to the organic light emitting layer through the hole transport layer and the electron transport layer, respectively, and the holes and electrons are combined with each other in the organic light emitting layer to emit light.

화소 구동부(PD)는 유기 발광 다이오드(OLED)와 제j 센싱 라인(SLj)으로 전류를 공급한다. 화소 구동부(PD)는 구동 트랜지스터(Driving Transistor)(DT), 스캔 라인(Sk)의 스캔 신호에 의해 제어되는 제 1 트랜지스터(ST1), 센싱 신호 라인(SSk)의 센싱 신호에 의해 제어되는 제 2 트랜지스터(ST2), 및 커패시터(capacitor)(C)를 포함할 수 있다.The pixel driver PD supplies current to the organic light emitting diode OLED and the j-th sensing line SLj. The pixel driver PD includes a driving transistor DT, a first transistor ST1 controlled by a scan signal of a scan line Sk, and a second transistor ST1 controlled by a sensing signal of a sensing signal line SSk. A transistor ST2 and a capacitor C may be included.

화소 구동부(PD)는 표시 모드에서 화소(P)에 접속된 스캔 라인(Sk)으로부터 스캔 신호가 공급될 때 화소(P)에 접속된 데이터 라인(DLj)의 데이터 전압(VDATA)을 공급받고, 데이터 전압(VDATA)에 따른 구동 트랜지스터(DT)의 전류를 유기 발광 다이오드(OLED)에 공급한다. 화소 구동부(PD)는 센싱 모드에서 화소(P)에 접속된 센싱 신호 라인(SSk)으로부터 센싱 신호가 공급될 때 구동 트랜지스터(DT)의 전류를 화소(P)에 접속된 센싱 라인(SLj)으로 흘린다.The pixel driver PD receives the data voltage VDATA of the data line DLj connected to the pixel P when a scan signal is supplied from the scan line Sk connected to the pixel P in the display mode, A current of the driving transistor DT according to the data voltage VDATA is supplied to the organic light emitting diode OLED. When a sensing signal is supplied from the sensing signal line SSk connected to the pixel P in the sensing mode, the pixel driver PD transfers the current of the driving transistor DT to the sensing line SLj connected to the pixel P. shedding

구동 트랜지스터(DT)는 고전위 전압 라인(ELVDDL)과 유기 발광 다이오드(OLED) 사이에 마련된다. 구동 트랜지스터(DT)는 게이트 전극과 소스 전극의 전압 차에 따라 고전위 전압 라인(ELVDDL)으로부터 유기 발광 다이오드(OLED)로 흐르는 전류를 조정한다. 구동 트랜지스터(DT)의 게이트 전극은 제 1 트랜지스터(ST1)의 제 1 전극에 접속되고, 소스 전극은 유기 발광 다이오드(OLED)의 애노드 전극에 접속되며, 드레인 전극은 고전위 전압(ELVDD)이 공급되는 고전위 전압 라인(ELVDDL)에 접속될 수 있다.The driving transistor DT is provided between the high potential voltage line ELVDDL and the organic light emitting diode OLED. The driving transistor DT adjusts a current flowing from the high potential voltage line ELVDDL to the organic light emitting diode OLED according to a voltage difference between the gate electrode and the source electrode. The gate electrode of the driving transistor DT is connected to the first electrode of the first transistor ST1 , the source electrode is connected to the anode electrode of the organic light emitting diode OLED, and the drain electrode is supplied with the high potential voltage ELVDD. may be connected to the high potential voltage line ELVDDL.

제 1 트랜지스터(ST1)는 제 k 스캔 라인(Sk)의 제 k 스캔 신호에 의해 턴-온 되어 제 j 데이터 라인(DLj)의 전압을 구동 트랜지스터(DT)의 게이트 전극에 공급한다. 제 1 트랜지스터(T1)의 게이트 전극은 제 k 스캔 라인(Sk)에 접속되고, 제 1 전극은 구동 트랜지스터(DT)의 게이트 전극에 접속되며, 제 2 전극은 제 j 데이터 라인(DLj)에 접속될 수 있다. 제1 트랜지스터(ST1)는 스캔 트랜지스터로 통칭될 수 있다.The first transistor ST1 is turned on by the k-th scan signal of the k-th scan line Sk to supply the voltage of the j-th data line DLj to the gate electrode of the driving transistor DT. The gate electrode of the first transistor T1 is connected to the k-th scan line Sk, the first electrode is connected to the gate electrode of the driving transistor DT, and the second electrode is connected to the j-th data line DLj. can be The first transistor ST1 may be collectively referred to as a scan transistor.

제 2 트랜지스터(ST2)는 제 k 센싱 신호 라인(SSk)의 제 k 센싱 신호에 의해 턴-온 되어 제 j 센싱 라인(SLj)을 구동 트랜지스터(DT)의 소스 전극에 접속시킨다. 제 2 트랜지스터(ST2)의 게이트 전극은 제 k 센싱 신호 라인(SSk)에 접속되고, 제 1 전극은 제 j 센싱 라인(SLj)에 접속되며, 제 2 전극은 구동 트랜지스터(DT)의 소스 전극에 접속될 수 있다. 제 2 트랜지스터(ST2)는 센싱 트랜지스터로 통칭될 수 있다.The second transistor ST2 is turned on by the k-th sensing signal of the k-th sensing signal line SSk to connect the j-th sensing line SLj to the source electrode of the driving transistor DT. The gate electrode of the second transistor ST2 is connected to the k-th sensing signal line SSk, the first electrode is connected to the j-th sensing line SLj, and the second electrode is connected to the source electrode of the driving transistor DT. can be connected. The second transistor ST2 may be collectively referred to as a sensing transistor.

커패시터(C)는 구동 트랜지스터(DT)의 게이트 전극과 소스 전극 사이에 마련된다. 커패시터(C)는 구동 트랜지스터(DT)의 게이트 전압과 소스 전압 간의 차전압을 저장한다.The capacitor C is provided between the gate electrode and the source electrode of the driving transistor DT. The capacitor C stores a difference voltage between the gate voltage and the source voltage of the driving transistor DT.

도 2에서는 구동 트랜지스터(DT)와 제 1 및 제 2 트랜지스터들(ST1, ST2)이 N 타입 MOSFET(Metal Oxide Semiconductor Field Effect Transistor)으로 형성된 것을 중심으로 설명하였으나, 이에 한정되지 않는 것에 주의하여야 한다. 구동 트랜지스터(DT)와 제 1 및 제 2 트랜지스터들(ST1, ST2)은 P 타입 MOSFET으로 형성될 수도 있다. 또한, 제 1 전극은 소스 전극일 수 있고 제 2 전극은 드레인 전극일 수 있으나, 이에 한정되지 않는 것에 주의하여야 한다. 즉, 제 1 전극은 드레인 전극일 수 있고 제 2 전극은 소스 전극일 수 있다.In FIG. 2 , the driving transistor DT and the first and second transistors ST1 and ST2 are mainly described as being formed of an N-type MOSFET (Metal Oxide Semiconductor Field Effect Transistor), but it should be noted that the present invention is not limited thereto. The driving transistor DT and the first and second transistors ST1 and ST2 may be formed of a P-type MOSFET. In addition, it should be noted that the first electrode may be a source electrode and the second electrode may be a drain electrode, but the present invention is not limited thereto. That is, the first electrode may be a drain electrode and the second electrode may be a source electrode.

표시 모드에서, 제 k 스캔 라인(Sk)에 스캔 신호가 공급될 때 제 j 데이터 라인(DLj)의 데이터 전압(VDATA)이 구동 트랜지스터(DT)의 게이트 전극에 공급되고, 제 k 센싱 신호 라인(SSk)에 센싱 신호가 공급될 때 제 j 센싱라인(SEj)의 초기화 전압이 구동 트랜지스터(DT)의 소스 전극에 공급된다. 이로 인해, 표시 모드에서 구동 트랜지스터(DT)의 게이트 전극의 전압과 소스 전극의 전압 간의 전압 차에 따라 흐르는 구동 트랜지스터(DT)의 전류가 유기 발광 다이오드(OLED)에 공급되며, 유기 발광 다이오드(OLED)는 구동 트랜지스터(DT)의 전류에 따라 발광한다. 이때, 데이터 전압(VDATA)은 구동 트랜지스터(DT)의 문턱 전압과 전자 이동도를 보상한 전압이므로, 구동 트랜지스터(DT)의 전류는 구동 트랜지스터(DT)의 문턱 전압과 전자 이동도에 의존하지 않는다.In the display mode, when a scan signal is supplied to the k-th scan line Sk, the data voltage VDATA of the j-th data line DLj is supplied to the gate electrode of the driving transistor DT, and the k-th sensing signal line ( When the sensing signal is supplied to SSk), the initialization voltage of the j-th sensing line SEj is supplied to the source electrode of the driving transistor DT. Accordingly, in the display mode, the current of the driving transistor DT flowing according to the voltage difference between the voltage of the gate electrode and the voltage of the source electrode of the driving transistor DT is supplied to the organic light emitting diode OLED, and the organic light emitting diode OLED ) emits light according to the current of the driving transistor DT. In this case, since the data voltage VDATA is a voltage that compensates for the threshold voltage and electron mobility of the driving transistor DT, the current of the driving transistor DT does not depend on the threshold voltage and electron mobility of the driving transistor DT. .

센싱 모드에서, 제 k 스캔 라인(Sk)에 스캔 신호가 공급될 때 제 j 데이터 라인의 센싱 전압이 구동 트랜지스터(DT)의 게이트 전극에 공급되고, 제 k 센싱 신호 라인(SSk)에 센싱 신호가 공급될 때 제 j 센싱 라인(SLj)의 초기화 전압이 구동 트랜지스터(DT)의 소스 전극에 공급된다. 또한, 제 k 센싱 신호 라인(SSk)에 센싱 신호가 공급될 때 제 2 트랜지스터(ST2)가 턴-온되어 구동 트랜지스터(DT)의 게이트 전극의 전압과 소스 전극의 전압 간의 전압 차에 따라 흐르는 구동 트랜지스터(DT)의 전류가 제 j 센싱 라인(SLj)으로 흐르도록 한다.In the sensing mode, when a scan signal is supplied to the k-th scan line Sk, the sensing voltage of the j-th data line is supplied to the gate electrode of the driving transistor DT, and the sensing signal is applied to the k-th sensing signal line SSk. When supplied, the initialization voltage of the j-th sensing line SLj is supplied to the source electrode of the driving transistor DT. In addition, when a sensing signal is supplied to the k-th sensing signal line SSk, the second transistor ST2 is turned on and the driving transistor DT flows according to a voltage difference between the voltage of the gate electrode and the voltage of the source electrode of the driving transistor DT. The current of the transistor DT flows to the j-th sensing line SLj.

게이트 구동부(120)는 타이밍 컨트롤러(200)로부터 게이트 구동부 제어 신호(GCS)를 입력받는다. 게이트 구동부(120)는 게이트 구동부 제어 신호(GCS)에 따라 게이트 신호들을 게이트 라인들(GL1~GLp)에 공급한다. 게이트 신호들은 스캔 신호 및 센싱 신호를 포함한다. 게이트 구동부(120)는 표시 패널(110)의 표시 영역의 일측 또는 양측 바깥쪽의 비표시 영역에 GIP(gate driver in panel) 방식으로 형성될 수 있다.The gate driver 120 receives the gate driver control signal GCS from the timing controller 200 . The gate driver 120 supplies gate signals to the gate lines GL1 to GLp according to the gate driver control signal GCS. The gate signals include a scan signal and a sensing signal. The gate driver 120 may be formed in a non-display area on one side or both sides of the display area of the display panel 110 by a gate driver in panel (GIP) method.

데이터 구동부(130)는 타이밍 컨트롤러(200)로부터 보상 디지털 비디오 데이터(CDATA)와 데이터 구동부 제어 신호(DCS)를 입력받는다. 보상 디지털 비디오 데이터(CDATA)는 디지털 비디오 데이터(DATA)에 구동 트랜지스터(DT)의 문턱 전압을 보상하는 외부 보상 및 유기 발광 다이오드(OLED)의 열화 정도를 보상하는 잔상 보상을 수행하여 보정된 디지털 비디오 데이터이다. 데이터 구동부(130)는 데이터 구동부 제어 신호(DCS)에 따라 보상 디지털 비디오 데이터(CDATA)를 아날로그 데이터 전압으로 변환하여 데이터 라인들(DL1~DLq)에 공급한다. 게이트 구동부(120)에서 공급하는 스캔 신호들에 의해 데이터 전압들이 공급될 화소(P)들이 선택된다. 선택된 화소(P)들은 데이터 전압들을 공급받아 소정의 밝기로 발광한다.The data driver 130 receives the compensation digital video data CDATA and the data driver control signal DCS from the timing controller 200 . The compensated digital video data CDATA is a digital video corrected by performing external compensation for compensating the threshold voltage of the driving transistor DT and afterimage compensation for compensating for the degree of deterioration of the organic light emitting diode (OLED) on the digital video data DATA. is data. The data driver 130 converts the compensation digital video data CDATA into an analog data voltage according to the data driver control signal DCS and supplies it to the data lines DL1 to DLq. Pixels P to which data voltages are to be supplied are selected by scan signals supplied from the gate driver 120 . The selected pixels P receive data voltages and emit light with a predetermined brightness.

데이터 구동부(130)는 센싱 라인들(SL1~SLq)로부터 센싱 전압 또는 센싱 전류를 공급받는다. 데이터 구동부(130)는 센싱 전압 또는 센싱 전류를 이용하여 각각의 화소(P)들의 구동 트랜지스터(DT)의 문턱 전압 및 유기 발광 다이오드(OLED)의 열화 정도에 관한 정보를 포함하는 센싱 데이터(SEN)를 생성한다. 데이터 구동부(130)는 센싱 데이터(SEN)를 타이밍 컨트롤러(200)로 공급한다.The data driver 130 receives a sensing voltage or a sensing current from the sensing lines SL1 to SLq. The data driver 130 uses the sensing voltage or the sensing current to detect the threshold voltage of the driving transistor DT of each pixel P and the sensing data SEN including information on the degree of deterioration of the organic light emitting diode (OLED). create The data driver 130 supplies the sensing data SEN to the timing controller 200 .

데이터 구동부(130)는 복수의 소스 드라이버 IC(Source Driver Integrated Circuit, SDIC)(131)들을 포함한다. 소스 드라이버 IC(131)들 각각은 연성필름(140)들 각각에 실장된다. 연성필름(140)들 각각은 이방성 도전 필름(Anisotropic Conductive Film, ACF)을 이용하여 TAB(Tape Automated Bonding) 방식으로 하부 기판(111) 상에 마련된 패드들 상에 부착될 수 있다. 패드들은 데이터 라인들(DL1~DLq)과 연결되어 있어, 소스 드라이버 IC(131)들은 데이터 라인들(DL1~DLq)에 연결될 수 있다.The data driver 130 includes a plurality of source driver integrated circuits (SDICs) 131 . Each of the source driver ICs 131 is mounted on each of the flexible films 140 . Each of the flexible films 140 may be attached to the pads provided on the lower substrate 111 by a tape automated bonding (TAB) method using an anisotropic conductive film (ACF). The pads are connected to the data lines DL1 to DLq, so that the source driver ICs 131 may be connected to the data lines DL1 to DLq.

연성필름(140)들 각각은 칩 온 필름(Chip On Film, COF) 방식 또는 칩 온 플라스틱(chip on plastic, COP) 방식으로 마련될 수 있다. 칩 온 필름은 폴리이미드(polyimide)와 같은 베이스 필름과 베이스 필름 상에 마련된 복수의 도전성 리드선들을 포함할 수 있다. 연성필름(140)들 각각은 휘어지거나 구부러질 수 있다. 연성필름(140)들 각각은 표시 패널(110)의 하부 기판(111)과 인쇄회로보드(150)에 부착될 수 있다.Each of the flexible films 140 may be provided by a chip on film (COF) method or a chip on plastic (COP) method. The chip-on-film may include a base film such as polyimide and a plurality of conductive lead wires provided on the base film. Each of the flexible films 140 may be bent or bent. Each of the flexible films 140 may be attached to the lower substrate 111 and the printed circuit board 150 of the display panel 110 .

인쇄회로보드(150)는 연성필름(140)들에 부착될 수 있다. 인쇄회로보드(150)는 타이밍 컨트롤러(200)를 실장할 수 있다. 인쇄회로보드(150)는 연성 인쇄회로보드(flexible printed circuit board, FPCB)일 수 있다. 인쇄회로보드(150)는 연결부(160)를 통해 세트(170)와 연결된다.The printed circuit board 150 may be attached to the flexible films 140 . The printed circuit board 150 may mount the timing controller 200 . The printed circuit board 150 may be a flexible printed circuit board (FPCB). The printed circuit board 150 is connected to the set 170 through the connection unit 160 .

연결부(160)는 인쇄회로보드(150)와 세트(170)를 연결한다. 연결부(160)는 타이밍 컨트롤러(200)와 호스트 시스템(300) 사이에서 Vx1 인터페이스를 적용한 입출력 단자인 버스(Bus)를 포함한 복수의 배선일 수 있다. Vx1 인터페이스는 빠른 속도로 복수의 입력 데이터를 처리할 수 있는 인터페이스이다. 그러나 이에 한정되지 않고, 연결부(160)는 데이터를 전송할 수 있는 임의의 인터페이스와 임의의 입출력 단자를 포함하는 복수의 배선으로 구현될 수 있다.The connection unit 160 connects the printed circuit board 150 and the set 170 . The connection unit 160 may be a plurality of wires including a bus, which is an input/output terminal to which a Vx1 interface is applied between the timing controller 200 and the host system 300 . The Vx1 interface is an interface that can process multiple input data at high speed. However, the present invention is not limited thereto, and the connection unit 160 may be implemented with a plurality of wires including an arbitrary interface capable of transmitting data and an arbitrary input/output terminal.

세트(170)는 표시 장치에 전원 전압들 및 구동 신호들을 공급한다. 세트(170)는 셋톱박스, 폰 시스템(Phone system), 개인용 컴퓨터(PC), 방송 수신기, 네비게이션 시스템, DVD 플레이어, 블루레이 플레이어, 홈 시어터 시스템 등으로 구현될 수 있다. 세트(170)는 호스트 시스템(300)을 실장할 수 있다. 세트(170)는 연결부(160)에 의해 인쇄회로보드(150)와 연결된다.The set 170 supplies power supply voltages and driving signals to the display device. The set 170 may be implemented as a set-top box, a phone system, a personal computer (PC), a broadcast receiver, a navigation system, a DVD player, a Blu-ray player, a home theater system, and the like. Set 170 may mount host system 300 . The set 170 is connected to the printed circuit board 150 by a connection unit 160 .

타이밍 컨트롤러(200)는 호스트 시스템(300)으로부터 디지털 비디오 데이터(DATA)와 타이밍 신호(TS)들을 입력받는다. 호스트 시스템(300)은 호스트 시스템은 스케일러(scaler)를 내장한 SoC(System on chip)을 포함한다. 호스트 시스템(300)은 외부로부터 입력된 디지털 비디오 데이터(DATA)를 표시 패널(110)에 표시하기에 적합한 형식(format)으로 변환한다.The timing controller 200 receives digital video data DATA and timing signals TS from the host system 300 . The host system 300 includes a system on chip (SoC) in which a scaler is embedded. The host system 300 converts the digital video data DATA input from the outside into a format suitable for display on the display panel 110 .

타이밍 신호(TS)들은 수직 동기 신호(vertical synchronization signal), 수평 동기 신호(horizontal synchronization signal), 데이터 인에이블 신호(data enable signal), 도트 클럭(dot clock) 등을 포함할 수 있다. 수직 동기 신호는 1 프레임 기간을 정의하는 신호이다. 수평 동기 신호는 표시 패널(110)의 1 수평 라인의 화소(P)들에 데이터 전압들을 공급하는 데 필요한 1 수평 기간을 정의하는 신호이다. 데이터 인에이블 신호는 유효한 데이터가 입력되는 기간을 정의하는 신호이다. 도트 클럭은 소정의 짧은 주기로 반복되는 신호이다.The timing signals TS may include a vertical synchronization signal, a horizontal synchronization signal, a data enable signal, a dot clock, and the like. The vertical sync signal is a signal defining one frame period. The horizontal synchronization signal is a signal defining one horizontal period required to supply data voltages to the pixels P of one horizontal line of the display panel 110 . The data enable signal is a signal defining a period in which valid data is input. The dot clock is a signal that is repeated with a predetermined short period.

타이밍 컨트롤러(200)는 게이트 구동부(120)와 데이터 구동부(130)의 동작 타이밍을 제어하기 위해, 타이밍 신호(TS)들에 기초하여 게이트 구동부(120)의 동작 타이밍을 제어하기 위한 게이트 구동부 제어 신호(GCS)와 데이터 구동부(130)의 동작 타이밍을 제어하기 위한 데이터 구동부 제어 신호(DCS)를 생성한다. 타이밍 컨트롤러(200)는 게이트 구동부(120)에 게이트 구동부 제어 신호(GCS)를 출력하고, 데이터 구동부(130)에 데이터 구동부 제어 신호(DCS)를 출력한다.The timing controller 200 controls the operation timing of the gate driver 120 and the data driver 130 , and a gate driver control signal for controlling the operation timing of the gate driver 120 based on the timing signals TS. A data driver control signal DCS for controlling the operation timing of the GCS and the data driver 130 is generated. The timing controller 200 outputs the gate driver control signal GCS to the gate driver 120 and outputs the data driver control signal DCS to the data driver 130 .

타이밍 컨트롤러(200)는 데이터 구동부(130)로부터 센싱 데이터(SEN)를 입력받는다. 타이밍 컨트롤러(200)는 센싱 데이터(SEN)를 이용하여 외부 보상 및 잔상 보상을 수행할 수 있는 보상 데이터를 생성한다. 타이밍 컨트롤러는 보상 데이터를 이용하여 외부 보상 및 잔상 보상을 수행한다. 타이밍 컨트롤러(200)는 외부 보상 및 잔상 보상을 완료한 보상 디지털 비디오 데이터(CDATA)를 데이터 구동부(130)로 공급한다.The timing controller 200 receives sensing data SEN from the data driver 130 . The timing controller 200 generates compensation data capable of performing external compensation and afterimage compensation by using the sensing data SEN. The timing controller performs external compensation and residual image compensation using compensation data. The timing controller 200 supplies the compensated digital video data CDATA for which external compensation and afterimage compensation have been completed, to the data driver 130 .

도 1 내지 도 3을 결부하여 설명한 내용을 정리하면, 본 출원은 게이트 라인(GL1~GLp) 및 게이트 라인(GL1~GLp)과 교차하는 데이터 라인(DL1~DLq)이 배치되고, 게이트 라인(GL1~GLp) 및 데이터 라인(DL1~DLq)에 연결된 복수의 화소(P)들을 갖는 표시 패널(110), 게이트 라인(GL1~GLp)에 게이트 신호를 공급하는 게이트 구동부(120), 데이터 라인(DL1~DLq)에 데이터 전압을 공급하는 데이터 구동부(130), 및 게이트 구동부(120) 및 데이터 구동부(130)의 동작 타이밍을 제어하는 타이밍 컨트롤러(200)를 포함한다.To summarize the contents described in connection with FIGS. 1 to 3 , in the present application, the gate lines GL1 to GLp and the data lines DL1 to DLq intersecting the gate lines GL1 to GLp are disposed, and the gate line GL1 GLp) and the display panel 110 having a plurality of pixels P connected to the data lines DL1 to DLq, the gate driver 120 supplying gate signals to the gate lines GL1 to GLp, and the data line DL1 to DLq) a data driver 130 for supplying a data voltage, and a timing controller 200 for controlling operation timings of the gate driver 120 and the data driver 130 .

도 4는 본 출원의 일 예에 따른 하부 기판(111)의 표시 화상을 나타낸 평면도이다.4 is a plan view illustrating a display image of the lower substrate 111 according to an example of the present application.

하부 기판(111) 상에는 복수의 화소들이 마련되어 다양한 표시 화상을 구현할 수 있다. 표시 화상은 하부 기판(111)에서 제 1 영역(R1)을 이룬다. 제 1 영역(R1) 상에 마련된 화소들은 구동한다. 하부 기판(111) 상에 마련된 복수의 화소들 중 구동하는 화소들은 제 1 영역(R1)을 이룬다. 타이밍 컨트롤러(200)는 하부 기판(111) 상에 마련된 화소들 중 제 1 영역(R1)에 마련된 화소들을 턴-온 시키도록 데이터 구동부(130)를 제어한다. 데이터 구동부(130)는 제 1 영역(R1) 상에 마련된 화소들 각각에 디지털 비디오 데이터(DATA)에 설정된 휘도에 대응하는 크기의 데이터 전압을 공급한다.A plurality of pixels may be provided on the lower substrate 111 to implement various display images. The display image forms the first region R1 in the lower substrate 111 . Pixels provided on the first region R1 are driven. Among the plurality of pixels provided on the lower substrate 111 , driving pixels form the first region R1 . The timing controller 200 controls the data driver 130 to turn on the pixels provided in the first region R1 among the pixels provided on the lower substrate 111 . The data driver 130 supplies a data voltage having a magnitude corresponding to the luminance set in the digital video data DATA to each of the pixels provided on the first region R1 .

제 1 영역(R1)은 다양한 형상 또는 패턴을 이룰 수 있다. 또한, 제 1 영역(R1)은 적어도 하나 이상의 색상으로 이루어진다. 도 4에서는 제 1 영역이 하부 기판(111)의 일부 영역 상에 사각형의 형상을 갖는 단색의 색상 패턴으로 이루어진 경우를 예시하였다.The first region R1 may have various shapes or patterns. Also, the first region R1 has at least one color. 4 exemplifies a case in which the first region is formed of a single color pattern having a rectangular shape on a partial region of the lower substrate 111 .

또한, 도 4 및 이하의 설명에서는 제 1 영역(R1)을 제외한 하부 기판(111) 상의 표시 영역은 블랙 계조를 표현하는 경우를 예시하였다. 이 경우, 제 1 영역(R1)을 제외한 하부 기판(111) 상의 화소들은 구동하지 않는다. 타이밍 컨트롤러(200)는 제 1 영역(R1)을 제외한 하부 기판(111) 상의 화소들을 턴-오프 시키도록 데이터 구동부(130)를 제어한다. 데이터 구동부(130)는 제 1 영역(R1)을 제외한 하부 기판(111) 상의 화소들에 데이터 전압을 공급하지 않는다.In addition, in FIG. 4 and the following description, a case in which the display area on the lower substrate 111 except for the first area R1 expresses a black gradation is exemplified. In this case, pixels on the lower substrate 111 except for the first region R1 are not driven. The timing controller 200 controls the data driver 130 to turn off the pixels on the lower substrate 111 except for the first region R1 . The data driver 130 does not supply a data voltage to pixels on the lower substrate 111 except for the first region R1 .

도 5는 도 4의 A 영역의 확대도이다. 도 5의 내지 도 9에서 색상 패턴을 구현하기 위해 화소들이 구동하는 영역은 제 1 영역(R1)이고, 블랙 계조를 표현하기 위해 화소들이 구동하지 않는 영역은 제 2 영역(R2)이다.FIG. 5 is an enlarged view of area A of FIG. 4 . 5 to 9 , a region driven by pixels to implement a color pattern is a first region R1 , and a region not driven by pixels to express a black grayscale is a second region R2 .

복수의 화소들 각각은 복수의 서브 화소들(SP1~SP4)을 갖는다.Each of the plurality of pixels has a plurality of sub-pixels SP1 to SP4.

일 예로, 복수의 화소들 각각은 제 1 색상으로 발광하는 제 1 서브 화소(SP1), 제 1 색상과 상이한 제 2 색상으로 발광하는 제 2 서브 화소(SP2), 제 1 색상 및 제 2 색상과 상이한 제 3 색상으로 발광하는 제 3 서브 화소(SP3), 및 제 1 색상 내지 제 3 색상과 상이한 제 4 색상으로 발광하는 제 4 서브 화소(SP4)를 갖는다.For example, each of the plurality of pixels includes a first sub-pixel SP1 that emits light in a first color, a second sub-pixel SP2 that emits light in a second color different from the first color, and includes a first color and a second color. It has a third sub-pixel SP3 emitting light in a different third color, and a fourth sub-pixel SP4 emitting light in a fourth color different from the first to third colors.

제 1 색상 내지 제 4 색상은 적색(R), 녹색(G), 청색(B), 및 백색(W)일 수 있다. 제 1 내지 제 4 서브 화소들(SP1~SP4)은 적색(R), 녹색(G), 청색(B), 및 백색(W) 중 어느 하나로 발광한다. 일 예로, 제 1 서브 화소(SP1)는 적색 서브 화소, 제 2 서브 화소(SP2)는 백색 서브 화소, 제 3 서브 화소(SP3)는 청색 서브 화소, 제 4 서브 화소(SP4)는 녹색 서브 화소일 수 있다.The first to fourth colors may be red (R), green (G), blue (B), and white (W). The first to fourth sub-pixels SP1 to SP4 emit light in any one of red (R), green (G), blue (B), and white (W). For example, the first sub-pixel SP1 is a red sub-pixel, the second sub-pixel SP2 is a white sub-pixel, the third sub-pixel SP3 is a blue sub-pixel, and the fourth sub-pixel SP4 is a green sub-pixel. can be

복수의 화소 각각이 갖는 제 1 서브 화소 내지 제 4 서브 화소(SP1~SP4)는 게이트 라인(GL1~GLp) 방향으로 순차적으로 배열된다. 임의의 화소를 구성하는 제 1 서브 화소 내지 제 4 서브 화소(SP1~SP4)들은 별도의 데이터 라인들(DL1~DLq)과 연결될 수 있다. 임의의 화소 내 제 1 서브 화소 내지 제 4 서브 화소(SP1~SP4) 각각은 개별적으로 턴-온 또는 턴-오프 될 수 있다. 또한, 임의의 화소 내 제 1 서브 화소 내지 제 4 서브 화소(SP1~SP4) 각각은 서로 다른 크기의 데이터 전압을 공급받을 수 있다. 이에 따라, 임의의 화소들 각각은 제 1 서브 화소 내지 제 4 서브 화소(SP1~SP4) 각각의 휘도 비율을 제어하여, 다양한 색상을 표현할 수 있다.The first to fourth sub-pixels SP1 to SP4 of each of the plurality of pixels are sequentially arranged in the direction of the gate lines GL1 to GLp. The first to fourth sub-pixels SP1 to SP4 constituting an arbitrary pixel may be connected to separate data lines DL1 to DLq. Each of the first to fourth sub-pixels SP1 to SP4 in any pixel may be individually turned on or turned off. In addition, each of the first to fourth sub-pixels SP1 to SP4 in a pixel may receive data voltages having different sizes. Accordingly, each of the arbitrary pixels may express various colors by controlling the luminance ratio of each of the first to fourth sub-pixels SP1 to SP4.

도 4와 같이 제 1 영역(R1)에서는 제 1 및 제 4 서브 화소(SP1, SP4)가 턴-온 되고, 제 2 및 제 3 서브 화소(SP2, SP3)는 턴-오프 될 수 있다. 일 예로, 제 1 서브 화소(SP1)는 적색 서브 화소, 제 2 서브 화소(SP2)는 백색 서브 화소, 제 3 서브 화소(SP3)는 청색 서브 화소, 제 4 서브 화소(SP4)는 녹색 서브 화소인 경우, 황색 색상 패턴을 제 1 영역(R1)에서 표시하기 위해서는 제 1 및 제 4 서브 화소(SP1, SP4)가 턴-온 되고, 제 2 및 제 3 서브 화소(SP2, SP3)는 턴-오프 되어야 한다. 제 2 영역(R2)에서는 제 1 내지 제 4 서브 화소(SP1~SP4)가 모두 턴-오프 되어 블랙 계조를 표현한다.4 , in the first region R1 , the first and fourth sub-pixels SP1 and SP4 may be turned on, and the second and third sub-pixels SP2 and SP3 may be turned off. For example, the first sub-pixel SP1 is a red sub-pixel, the second sub-pixel SP2 is a white sub-pixel, the third sub-pixel SP3 is a blue sub-pixel, and the fourth sub-pixel SP4 is a green sub-pixel. , in order to display the yellow color pattern in the first region R1 , the first and fourth sub-pixels SP1 and SP4 are turned on, and the second and third sub-pixels SP2 and SP3 are turned-on. should be off In the second region R2, all of the first to fourth sub-pixels SP1 to SP4 are turned off to express a black grayscale.

타이밍 컨트롤러(200)는 임의의 휘도를 갖는 디지털 비디오 데이터(DATA)를 데이터 구동부(130)에 공급한다. 데이터 구동부(130) 및 하부 기판(111)은 소비전력을 감소시킬 수 있도록 하나의 화소가 4개 서브 화소를 이용하는 RWGB 구동을 한다. 4개의 서브 화소를 갖는 화소에서는 양 끝에 배치된 2개의 서브 화소들만 구동하는 색상 패턴을 표시하는 경우, 양 끝에 배치된 서브 화소의 색상이 시인된다. 서브 화소의 크기가 증가하는 경우 또는 서브 화소들 사이의 거리가 증가하는 경우, 양 끝에 배치된 서브 화소의 색상이 보다 잘 시인된다.The timing controller 200 supplies digital video data DATA having an arbitrary luminance to the data driver 130 . The data driver 130 and the lower substrate 111 perform RWGB driving in which one pixel uses four sub-pixels to reduce power consumption. When a color pattern driving only two sub-pixels disposed at both ends is displayed in a pixel having four sub-pixels, the colors of the sub-pixels disposed at both ends are visually recognized. When the size of the sub-pixels increases or the distance between the sub-pixels increases, the colors of the sub-pixels disposed at both ends are more easily recognized.

일 예로, 제 1 서브 화소(SP1)는 적색 서브 화소, 제 2 서브 화소(SP2)는 백색 서브 화소, 제 3 서브 화소(SP3)는 청색 서브 화소, 제 4 서브 화소(SP4)는 녹색 서브 화소인 경우, 황색 색상 패턴을 제 1 영역(R1)에서 표시하기 위해서는 제 1 및 제 4 서브 화소(SP1, SP4)가 턴-온 되고, 제 2 및 제 3 서브 화소(SP2, SP3)는 턴-오프 된다. 이 때, 제 1 영역(R1)의 일 측에서는 제 1 서브 화소(SP1)가 이격되어 있어, 제 1 영역(R1)의 일 측을 따라 적색 라인이 시인된다. 또한, 제 1 영역(R1)의 타 측에서는 제 4 서브 화소(SP4)가 이격되어 있어, 제 1 영역(R1)의 타 측을 따라 녹색 라인이 시인된다. 제 1 영역(R1)의 양 측에 형성된 적색 라인 및 녹색 라인은 황색 색상 패턴을 표시할 때 시인되지 않아야 하는 라인이다.For example, the first sub-pixel SP1 is a red sub-pixel, the second sub-pixel SP2 is a white sub-pixel, the third sub-pixel SP3 is a blue sub-pixel, and the fourth sub-pixel SP4 is a green sub-pixel. , in order to display the yellow color pattern in the first region R1 , the first and fourth sub-pixels SP1 and SP4 are turned on, and the second and third sub-pixels SP2 and SP3 are turned-on. turns off In this case, since the first sub-pixel SP1 is spaced apart from one side of the first region R1 , a red line is visually recognized along one side of the first region R1 . In addition, since the fourth sub-pixel SP4 is spaced apart from the other side of the first region R1 , a green line is visually recognized along the other side of the first region R1 . The red line and the green line formed on both sides of the first region R1 are lines that should not be viewed when displaying the yellow color pattern.

도 6은 본 출원의 일 예에 따른 A 영역의 서브 화소 별 구동을 나타낸 평면도이다.6 is a plan view illustrating driving for each sub-pixel of region A according to an example of the present application.

본 출원의 일 예에 따른 타이밍 컨트롤러(200)는 제 1 영역(R1)의 외곽에 배치된 화소들이 갖는 서브 화소들(SP1~SP4)의 휘도를 가변시키도록 데이터 구동부(130)를 제어한다.The timing controller 200 according to an example of the present application controls the data driver 130 to vary the luminance of the sub-pixels SP1 to SP4 included in the pixels disposed outside the first region R1 .

타이밍 컨트롤러(200)는 임의의 휘도를 갖는 디지털 비디오 데이터(DATA)가 공급되어 색상 패턴을 표시하는 제 1 영역(R1)과 블랙 계조를 표시하는 디지털 비디오 데이터(DATA)가 공급되어 제 2 영역(R2)의 경계부를 인식할 수 있다. 타이밍 컨트롤러(200)는 제 1 영역(R1)과 제 2 영역(R2)의 경계부와 인접하게 배치된 제 1 영역(R1)의 화소들이 갖는 서브 화소들(SP1~SP4)의 휘도를 디지털 비디오 데이터(DATA)와 상이하도록 제어할 수 있다.The timing controller 200 receives digital video data DATA having an arbitrary luminance to supply a first region R1 displaying a color pattern and digital video data DATA indicating a black grayscale to a second region (R1). The boundary of R2) can be recognized. The timing controller 200 adjusts the luminance of the sub-pixels SP1 to SP4 of the pixels of the first region R1 disposed adjacent to the boundary between the first region R1 and the second region R2 as digital video data. It can be controlled to be different from (DATA).

타이밍 컨트롤러(200)는 미리 저장된 룩 업 테이블(LUT)을 이용하여 제 1 영역(R1)과 제 2 영역(R2)의 경계부의 휘도를 제어할 수 있다. 제 1 영역(R1)과 제 2 영역(R2)의 경계부와 인접하게 배치된 제 1 영역(R1)의 화소들이 갖는 서브 화소들(SP1~SP4)의 휘도를 제어하는 방법은 다양하다. 일 예로, 색상 패턴과 블랙 계조의 경계부에서 양 끝에 배치된 서브 화소의 색상 시인을 방지하기 위해서, 일괄적으로 양 끝에 배치된 서브 화소의 휘도를 감소시키도록 룩 업 테이블을 설정할 수 있다. 또는, 색상 패턴과 블랙 계조의 경계부에서 양 끝에 배치된 서브 화소의 색상 시인을 방지하기 위해서, 양 끝에 배치된 서브 화소의 사이에 배치된 서브 화소를 소정의 휘도로 턴-온 시키도록 룩 업 테이블을 설정할 수도 있다.The timing controller 200 may control the luminance of the boundary between the first region R1 and the second region R2 using a pre-stored lookup table LUT. There are various methods for controlling the luminance of the sub-pixels SP1 to SP4 of the pixels of the first region R1 disposed adjacent to the boundary between the first region R1 and the second region R2 . For example, in order to prevent color recognition of the sub-pixels disposed at both ends at the boundary between the color pattern and the black gradation, the look-up table may be set to collectively reduce the luminance of the sub-pixels disposed at both ends. Alternatively, in order to prevent color recognition of the sub-pixels disposed at both ends at the boundary between the color pattern and the black gradation, the look-up table may be used to turn on the sub-pixels disposed between the sub-pixels disposed at both ends with a predetermined luminance. can also be set.

본 출원의 일 예에 따라 타이밍 컨트롤러(200)에서 제 1 영역(R1)의 외곽에 배치된 화소들이 갖는 서브 화소들(SP1~SP4)의 휘도를 가변시키도록 데이터 구동부(130)를 제어하는 경우, 제 1 영역(R1)과 제 2 영역(R2)의 경계부와 인접하게 배치된 제 1 영역(R1)의 화소들에서 단일한 서브 화소가 방출하는 색상이 보다 적게 시인되도록 할 수 있다. 이에 따라, 원하지 않는 단일한 서브 화소의 색상이 시인되는 현상을 방지하여, 색상 패턴의 표시 품질을 향상시킬 수 있다.According to an example of the present application, when the timing controller 200 controls the data driver 130 to vary the luminance of the sub-pixels SP1 to SP4 included in the pixels disposed outside the first region R1 . , a color emitted by a single sub-pixel from pixels of the first region R1 disposed adjacent to the boundary between the first region R1 and the second region R2 may be less visible. Accordingly, it is possible to prevent a phenomenon in which an undesired color of a single sub-pixel is visually recognized, thereby improving the display quality of the color pattern.

본 출원의 일 예에 따른 타이밍 컨트롤러(200)는 제 1 영역(R1)의 외곽에 배치된 화소들이 갖는 서브 화소들(SP1~SP4) 중 구동하는 서브 화소들이 서로 이격되어 있는지 감지한다. 타이밍 컨트롤러(200)는 제 1 영역(R1)의 외곽에 배치된 화소들이 갖는 서브 화소들 중 구동하는 서브 화소들이 서로 이격된 경우 제 1 영역(R1)의 외곽에 배치된 화소들이 갖는 서브 화소들 중 최외곽에서 구동하는 서브 화소를 턴-오프 시키도록 데이터 구동부(130)를 제어한다.The timing controller 200 according to an example of the present application detects whether driving sub-pixels among the sub-pixels SP1 to SP4 included in the pixels disposed outside the first region R1 are spaced apart from each other. When driving sub-pixels among the sub-pixels of the pixels disposed outside the first region R1 are spaced apart from each other, the timing controller 200 controls the sub-pixels of the pixels disposed outside the first region R1. The data driver 130 is controlled to turn off the sub-pixel driven in the outermost part.

제 1 영역(R1)에서 표시하는 색상 패턴에 따라 구동하는 서브 화소들이 서로 이격된 경우, 제 1 영역(R1)의 외곽에 배치된 화소들이 갖는 서브 화소들 중 최외곽에서 구동하는 서브 화소의 색상이 가장 잘 시인된다. 따라서, 최외곽에서 구동하는 서브 화소를 턴-오프 시키는 경우, 최외곽에서 구동하는 서브 화소의 색상이 이질적으로 시인되는 현상을 방지할 수 있다.When the sub-pixels driven according to the color pattern displayed in the first region R1 are spaced apart from each other, the color of the sub-pixel driven at the outermost among the sub-pixels of the pixels disposed outside the first region R1 This is best acknowledged. Accordingly, when the outermost sub-pixels driven are turned off, it is possible to prevent a phenomenon in which the colors of the outermost sub-pixels are viewed as heterogeneous.

도 6과 같은 경우, 설정한 색상 패턴을 표현하기 위해 제 1 영역(R1)에서는 제 1 서브 화소(SP1) 및 제 4 서브 화소(SP4)가 배치된 영역이 활성화 영역(AA)에 해당하고, 제 2 서브 화소(SP2) 및 제 3 서브 화소(SP3)가 배치된 영역이 비활성화 영역(NAA)에 해당한다. 제 2 영역(R2)은 블랙 계조를 표현하기 위해 제 1 서브 화소(SP1) 내지 제 4 서브 화소(SP4)가 배치된 영역 모두 비활성화 영역(NAA)에 해당한다.In the case of FIG. 6 , in the first area R1 to express the set color pattern, the area in which the first sub-pixel SP1 and the fourth sub-pixel SP4 are disposed corresponds to the active area AA, An area in which the second sub-pixel SP2 and the third sub-pixel SP3 are disposed corresponds to the inactive area NAA. In the second region R2 , all regions in which the first sub-pixel SP1 to the fourth sub-pixel SP4 are disposed to express a black gray scale correspond to the inactive region NAA.

이 때, 제 1 영역(R1)에서 제 1 서브 화소(SP1) 및 제 4 서브 화소(SP4)가 구동하는 경우, 타이밍 컨트롤러(200)는 제 1 영역(R1)의 일 측에 배치된 제 1 서브 화소(SP1)를 턴-오프 시키도록 데이터 구동부(130)를 제어한다. 데이터 구동부(130)는 제 1 영역(R1)의 일 측에 배치된 제 1 서브 화소(SP1)에 데이터 전압을 공급하지 않는다. 이에 따라, 제 1 영역(R1)의 일 측에 배치된 제 1 서브 화소(SP1)는 비활성화 영역(NAA)에 해당하도록 전환된다.In this case, when the first sub-pixel SP1 and the fourth sub-pixel SP4 are driven in the first region R1 , the timing controller 200 controls the first sub-pixel SP1 and the fourth sub-pixel SP4 disposed at one side of the first region R1 . The data driver 130 is controlled to turn off the sub-pixel SP1. The data driver 130 does not supply the data voltage to the first sub-pixel SP1 disposed on one side of the first region R1 . Accordingly, the first sub-pixel SP1 disposed at one side of the first area R1 is switched to correspond to the inactive area NAA.

이 경우, 제 1 영역(R1)의 일 측에 배치된 제 1 서브 화소(SP1)에 의해 원하지 않는 색상의 라인이 시인되는 문제를 방지할 수 있다.In this case, it is possible to prevent a problem that a line of an undesired color is visually recognized by the first sub-pixel SP1 disposed on one side of the first region R1 .

일 예로, 제 1 서브 화소(SP1)는 적색 서브 화소, 제 2 서브 화소(SP2)는 백색 서브 화소, 제 3 서브 화소(SP3)는 청색 서브 화소, 제 4 서브 화소(SP4)는 녹색 서브 화소인 경우, 황색 색상 패턴을 제 1 영역(R1)에서 표시하기 위해서는 제 1 및 제 4 서브 화소(SP1, SP4)가 턴-온 되고, 제 2 및 제 3 서브 화소(SP2, SP3)는 턴-오프 된다. 이 때, 제 1 영역(R1)의 일 측에 배치된 제 1 서브 화소(SP1)를 턴-오프 시킨다. 이에 따라, 제 1 영역(R1)의 일 측을 따라 적색 라인이 시인되지 않는다. 또한, 제 1 영역(R1)의 타 측에서는 제 4 서브 화소(SP4)를 턴-오프 시킨다. 이에 따라, 제 1 영역(R1)의 타 측을 따라 녹색 라인이 시인되지 않는다.For example, the first sub-pixel SP1 is a red sub-pixel, the second sub-pixel SP2 is a white sub-pixel, the third sub-pixel SP3 is a blue sub-pixel, and the fourth sub-pixel SP4 is a green sub-pixel. , in order to display the yellow color pattern in the first region R1 , the first and fourth sub-pixels SP1 and SP4 are turned on, and the second and third sub-pixels SP2 and SP3 are turned-on. turns off At this time, the first sub-pixel SP1 disposed on one side of the first region R1 is turned off. Accordingly, the red line is not visually recognized along one side of the first region R1. In addition, the fourth sub-pixel SP4 is turned off on the other side of the first region R1 . Accordingly, the green line is not visually recognized along the other side of the first region R1 .

도 7은 본 출원의 다른 예에 따른 A 영역의 서브 화소 별 구동을 나타낸 평면도이다.7 is a plan view illustrating driving for each sub-pixel of region A according to another example of the present application.

본 출원의 일 예에 따른 타이밍 컨트롤러(200)는 제 1 영역(R1)의 외곽에 배치된 화소들이 갖는 서브 화소들(SP1~SP4) 중 구동하는 서브 화소들이 서로 이격되어 있는지 감지한다. 타이밍 컨트롤러(200)는 제 1 영역(R1)의 외곽에 배치된 화소들이 갖는 서브 화소들 중 구동하는 서브 화소들이 서로 이격된 경우 제 1 영역(R1)의 외곽에 배치된 화소들이 갖는 서브 화소들 중 최외곽에서 구동하는 서브 화소의 휘도를 감소시키도록 데이터 구동부(130)를 제어한다.The timing controller 200 according to an example of the present application detects whether driving sub-pixels among the sub-pixels SP1 to SP4 included in the pixels disposed outside the first region R1 are spaced apart from each other. When driving sub-pixels among the sub-pixels of the pixels disposed outside the first region R1 are spaced apart from each other, the timing controller 200 controls the sub-pixels of the pixels disposed outside the first region R1. The data driver 130 is controlled to reduce the luminance of the sub-pixel driven in the outermost part.

제 1 영역(R1)에서 표시하는 색상 패턴에 따라 구동하는 서브 화소들이 서로 이격된 경우, 제 1 영역(R1)의 외곽에 배치된 화소들이 갖는 서브 화소들 중 최외곽에서 구동하는 서브 화소의 색상이 가장 잘 시인된다. 따라서, 최외곽에서 구동하는 서브 화소의 휘도를 감소시키는 경우, 최외곽에서 구동하는 서브 화소의 색상이 이질적으로 시인되는 현상을 방지할 수 있다.When the sub-pixels driven according to the color pattern displayed in the first region R1 are spaced apart from each other, the color of the sub-pixel driven at the outermost among the sub-pixels of the pixels disposed outside the first region R1 This is best acknowledged. Accordingly, when the luminance of the sub-pixel driven in the outermost region is reduced, it is possible to prevent a phenomenon in which the color of the sub-pixel driven in the outermost region is recognized as heterogeneous.

도 7과 같은 경우, 설정한 색상 패턴을 표현하기 위해 제 1 영역(R1)에서는 제 1 서브 화소(SP1) 및 제 4 서브 화소(SP4)가 배치된 영역이 활성화 영역(AA)에 해당하고, 제 2 서브 화소(SP2) 및 제 3 서브 화소(SP3)가 배치된 영역이 비활성화 영역(NAA)에 해당한다. 제 2 영역(R2)은 블랙 계조를 표현하기 위해 제 1 서브 화소(SP1) 내지 제 4 서브 화소(SP4)가 배치된 영역 모두 비활성화 영역(NAA)에 해당한다.In the case of FIG. 7 , in the first area R1 to express the set color pattern, the area in which the first sub-pixel SP1 and the fourth sub-pixel SP4 are disposed corresponds to the active area AA, An area in which the second sub-pixel SP2 and the third sub-pixel SP3 are disposed corresponds to the inactive area NAA. In the second region R2 , all regions in which the first sub-pixel SP1 to the fourth sub-pixel SP4 are disposed to express a black gray scale correspond to the inactive region NAA.

이 때, 제 1 영역(R1)에서 제 1 서브 화소(SP1) 및 제 4 서브 화소(SP4)가 구동하는 경우, 타이밍 컨트롤러(200)는 제 1 영역(R1)의 일 측에 배치된 제 1 서브 화소(SP1)의 휘도가 감소하도록 데이터 구동부(130)를 제어한다. 데이터 구동부(130)는 제 1 영역(R1)의 일 측에 배치된 제 1 서브 화소(SP1)에 디지털 비디오 데이터(DATA)에 대응하는 데이터 전압 대비 크기가 감소한 데이터 전압을 공급한다. 이에 따라, 제 1 영역(R1)의 일 측에 배치된 제 1 서브 화소(SP1)는 제 1 부분적 활성화 영역(PAA1)에 해당하도록 전환된다.In this case, when the first sub-pixel SP1 and the fourth sub-pixel SP4 are driven in the first region R1 , the timing controller 200 controls the first sub-pixel SP1 and the fourth sub-pixel SP4 disposed at one side of the first region R1 . The data driver 130 is controlled to decrease the luminance of the sub-pixel SP1 . The data driver 130 supplies a data voltage having a reduced magnitude compared to a data voltage corresponding to the digital video data DATA to the first sub-pixel SP1 disposed on one side of the first region R1 . Accordingly, the first sub-pixel SP1 disposed on one side of the first region R1 is switched to correspond to the first partially active region PAA1 .

이 경우, 제 1 영역(R1)의 일 측에 배치된 제 1 서브 화소(SP1)에 의해 원하지 않는 색상의 라인이 시인되는 문제를 방지할 수 있다.In this case, it is possible to prevent a problem that a line of an undesired color is visually recognized by the first sub-pixel SP1 disposed on one side of the first region R1 .

일 예로, 제 1 서브 화소(SP1)는 적색 서브 화소, 제 2 서브 화소(SP2)는 백색 서브 화소, 제 3 서브 화소(SP3)는 청색 서브 화소, 제 4 서브 화소(SP4)는 녹색 서브 화소인 경우, 황색 색상 패턴을 제 1 영역(R1)에서 표시하기 위해서는 제 1 및 제 4 서브 화소(SP1, SP4)가 턴-온 되고, 제 2 및 제 3 서브 화소(SP2, SP3)는 턴-오프 된다. 이 때, 제 1 영역(R1)의 일 측에 배치된 제 1 서브 화소(SP1)의 휘도를 감소시킨다. 이에 따라, 제 1 영역(R1)의 일 측을 따라 적색 라인이 시인되지 않는다. 또한, 제 1 영역(R1)의 타 측에서는 제 4 서브 화소(SP4)의 휘도를 감소시킨다. 이에 따라, 제 1 영역(R1)의 타 측을 따라 녹색 라인이 시인되지 않는다.For example, the first sub-pixel SP1 is a red sub-pixel, the second sub-pixel SP2 is a white sub-pixel, the third sub-pixel SP3 is a blue sub-pixel, and the fourth sub-pixel SP4 is a green sub-pixel. , in order to display the yellow color pattern in the first region R1 , the first and fourth sub-pixels SP1 and SP4 are turned on, and the second and third sub-pixels SP2 and SP3 are turned-on. turns off In this case, the luminance of the first sub-pixel SP1 disposed on one side of the first region R1 is reduced. Accordingly, the red line is not visually recognized along one side of the first region R1. In addition, the luminance of the fourth sub-pixel SP4 is reduced on the other side of the first region R1 . Accordingly, the green line is not visually recognized along the other side of the first region R1 .

보다 구체적으로, 제 1 영역(R1)에서 제 1 서브 화소(SP1) 및 제 4 서브 화소(SP4)가 구동하는 경우, 타이밍 컨트롤러(200)는 제 1 영역(R1)의 일 측에 배치된 제 1 서브 화소(SP1)의 휘도를 디지털 비디오 데이터(DATA)에 따른 휘도 대비 제 1 비율만큼 감소시키도록 데이터 구동부(130)를 제어한다.More specifically, when the first sub-pixel SP1 and the fourth sub-pixel SP4 are driven in the first region R1 , the timing controller 200 may The data driver 130 is controlled to reduce the luminance of one sub-pixel SP1 by a first ratio to the luminance according to the digital video data DATA.

제 1 비율은 제 1 영역(R1)의 일 측에 배치된 제 1 서브 화소(SP1)에 의해 원하지 않는 색상의 라인이 시인되지 않는 비율로 설정할 수 있다. 일 예로, 제 1 비율은 40% 이상 80% 이하로 설정할 수 있다. 제 1 서브 화소(SP1)에 의해 원하지 않는 색상의 라인이 보다 잘 시인되는 경우, 제 1 비율을 증가시켜야 한다. 이에 따라, 제 1 비율은 서브 화소의 크기가 증가하는 경우 또는 서브 화소들 사이의 거리가 증가하는 경우 증가한다.The first ratio may be set to a ratio in which a line of an undesired color is not viewed by the first sub-pixel SP1 disposed on one side of the first region R1 . For example, the first ratio may be set to 40% or more and 80% or less. When a line of an undesired color is more easily recognized by the first sub-pixel SP1 , the first ratio needs to be increased. Accordingly, the first ratio increases when the size of the sub-pixels increases or when the distance between the sub-pixels increases.

또한, 제 1 비율은 디지털 비디오 데이터(DATA)에 의해 제 1 영역(R1)의 일 측에 배치된 제 1 서브 화소(SP1)에 공급되는 데이터 전압이 증가하는 경우 증가하고, 디지털 비디오 데이터(DATA)에 의해 제 1 영역(R1)의 일 측에 배치된 제 1 서브 화소(SP1)에 공급되는 데이터 전압이 감소하는 경우 감소한다.Also, the first ratio increases when the data voltage supplied to the first sub-pixel SP1 disposed on one side of the first region R1 by the digital video data DATA increases, and the digital video data DATA ) decreases when the data voltage supplied to the first sub-pixel SP1 disposed on one side of the first region R1 decreases.

제 1 영역(R1)의 일 측에 배치된 제 1 서브 화소(SP1)에 공급되는 데이터 전압이 증가하는 경우 이를 유지하는 경우 제 1 서브 화소(SP1)에서 발광하는 색상이 매우 강하게 시인되므로, 제 1 비율을 증가시켜 휘도 감소를 많이 시켜서 제 1 서브 화소(SP1)의 구동 비율을 크게 감소시켜야 한다.When the data voltage supplied to the first sub-pixel SP1 disposed at one side of the first region R1 increases and the data voltage is maintained, the color emitted from the first sub-pixel SP1 is strongly recognized, The driving ratio of the first sub-pixel SP1 should be greatly reduced by increasing the ratio of 1 to greatly decrease the luminance.

반면, 제 1 영역(R1)의 일 측에 배치된 제 1 서브 화소(SP1)에 공급되는 데이터 전압이 감소하는 경우 이를 유지하더라도 제 1 서브 화소(SP1)에서 발광하는 색상이 약하게 시인되므로, 제 1 비율을 감소시켜 휘도의 감소 비율을 작게 하여도 단일 색상 시인 문제가 해결된다.On the other hand, when the data voltage supplied to the first sub-pixel SP1 disposed on one side of the first region R1 decreases, even if the data voltage is maintained, the color emitted from the first sub-pixel SP1 is weakly recognized, Even if the reduction ratio of the luminance is reduced by decreasing the ratio of 1, the problem of single color recognition is solved.

제 1 영역(R1)의 일 측에 배치된 제 1 서브 화소(SP1)에 공급되는 데이터 전압의 크기에 따라 제 1 비율을 달리 적용하는 경우, 제 1 영역(R1)의 일 측에 배치된 제 1 서브 화소(SP1)에 의한 색상 시인을 최소화할 수 있다. 또한, 제 1 영역(R1)의 일 측에 배치된 제 1 서브 화소(SP1)에 공급되는 데이터 전압의 크기에 따라 제 1 비율을 달리 적용하는 경우, 디지털 비디오 데이터(DATA)를 최대한 유지하여 원래 화상의 왜곡을 최소화하면서도 제 1 서브 화소(SP1)에 의한 색상 시인을 최소화할 수 있다.When the first ratio is applied differently according to the magnitude of the data voltage supplied to the first sub-pixel SP1 disposed on one side of the first region R1, the first ratio disposed on one side of the first region R1 Color recognition by one sub-pixel SP1 may be minimized. In addition, when the first ratio is applied differently according to the magnitude of the data voltage supplied to the first sub-pixel SP1 disposed on one side of the first region R1, the digital video data DATA is maintained as much as possible and the original While image distortion is minimized, color recognition by the first sub-pixel SP1 may be minimized.

도 8은 본 출원의 또 다른 예에 따른 A 영역의 서브 화소 별 구동을 나타낸 평면도이다.8 is a plan view illustrating driving for each sub-pixel of region A according to another example of the present application.

본 출원의 일 예에 따른 타이밍 컨트롤러(200)는 제 1 영역(R1)의 외곽에 배치된 화소들이 갖는 서브 화소들(SP1~SP4) 중 구동하는 서브 화소들이 서로 이격되어 있는지 감지한다. 타이밍 컨트롤러(200)는 제 1 영역(R1)의 외곽에 배치된 화소들이 갖는 서브 화소들 중 구동하는 서브 화소들이 서로 이격된 경우 제 1 영역(R1)의 외곽에 배치된 화소들이 갖는 서브 화소들 중 최외곽에서 구동하는 서브 화소의 휘도를 감소시키도록 데이터 구동부(130)를 제어한다.The timing controller 200 according to an example of the present application detects whether driving sub-pixels among the sub-pixels SP1 to SP4 included in the pixels disposed outside the first region R1 are spaced apart from each other. When driving sub-pixels among the sub-pixels of the pixels disposed outside the first region R1 are spaced apart from each other, the timing controller 200 controls the sub-pixels of the pixels disposed outside the first region R1. The data driver 130 is controlled to reduce the luminance of the sub-pixel driven in the outermost part.

제 1 영역(R1)에서 표시하는 색상 패턴에 따라 구동하는 서브 화소들이 서로 이격된 경우, 제 1 영역(R1)의 외곽에 배치된 화소들이 갖는 서브 화소들 중 최외곽에서 구동하는 서브 화소의 색상이 가장 잘 시인된다. 따라서, 최외곽에서 구동하는 서브 화소의 휘도를 감소시키는 경우, 최외곽에서 구동하는 서브 화소의 색상이 이질적으로 시인되는 현상을 방지할 수 있다.When the sub-pixels driven according to the color pattern displayed in the first region R1 are spaced apart from each other, the color of the sub-pixel driven at the outermost among the sub-pixels of the pixels disposed outside the first region R1 This is best acknowledged. Accordingly, when the luminance of the sub-pixel driven in the outermost region is reduced, it is possible to prevent a phenomenon in which the color of the sub-pixel driven in the outermost region is recognized as heterogeneous.

도 8과 같은 경우, 설정한 색상 패턴을 표현하기 위해 제 1 영역(R1)에서는 제 2 서브 화소(SP2) 및 제 4 서브 화소(SP4)가 배치된 영역이 활성화 영역(AA)에 해당하고, 제 1 서브 화소(SP1) 및 제 3 서브 화소(SP3)가 배치된 영역이 비활성화 영역(NAA)에 해당한다. 제 2 영역(R2)은 블랙 계조를 표현하기 위해 제 1 서브 화소(SP1) 내지 제 4 서브 화소(SP4)가 배치된 영역 모두 비활성화 영역(NAA)에 해당한다.In the case of FIG. 8 , in the first area R1 to express the set color pattern, the area in which the second sub-pixel SP2 and the fourth sub-pixel SP4 are disposed corresponds to the active area AA, An area in which the first sub-pixel SP1 and the third sub-pixel SP3 are disposed corresponds to the inactive area NAA. In the second region R2 , all regions in which the first sub-pixel SP1 to the fourth sub-pixel SP4 are disposed to express a black gray scale correspond to the inactive region NAA.

이 때, 제 1 영역(R1)에서 제 2 서브 화소(SP2) 및 제 4 서브 화소(SP4)가 구동하는 경우, 타이밍 컨트롤러(200)는 제 1 영역(R1)의 일 측에 배치된 제 2 서브 화소(SP2)의 휘도가 감소하도록 데이터 구동부(130)를 제어한다. 데이터 구동부(130)는 제 1 영역(R1)의 일 측에 배치된 제 2 서브 화소(SP2)에 디지털 비디오 데이터(DATA)에 대응하는 데이터 전압 대비 크기가 감소한 데이터 전압을 공급한다. 이에 따라, 제 1 영역(R1)의 일 측에 배치된 제 2 서브 화소(SP2)는 제 2 부분적 활성화 영역(PAA2)에 해당하도록 전환된다.In this case, when the second sub-pixel SP2 and the fourth sub-pixel SP4 are driven in the first region R1 , the timing controller 200 controls the second sub-pixel SP2 and the fourth sub-pixel SP4 disposed at one side of the first region R1 . The data driver 130 is controlled to decrease the luminance of the sub-pixel SP2 . The data driver 130 supplies a data voltage having a reduced magnitude compared to a data voltage corresponding to the digital video data DATA to the second sub-pixel SP2 disposed on one side of the first region R1 . Accordingly, the second sub-pixel SP2 disposed on one side of the first area R1 is switched to correspond to the second partially activated area PAA2 .

이 경우, 제 1 영역(R1)의 일 측에 배치된 제 1 서브 화소(SP2)에 의해 원하지 않는 색상의 라인이 시인되는 문제를 방지할 수 있다.In this case, it is possible to prevent a problem that a line of an undesired color is visually recognized by the first sub-pixel SP2 disposed on one side of the first region R1 .

일 예로, 제 1 서브 화소(SP1)는 적색 서브 화소, 제 2 서브 화소(SP2)는 백색 서브 화소, 제 3 서브 화소(SP3)는 청색 서브 화소, 제 4 서브 화소(SP4)는 녹색 서브 화소인 경우, 백색이 혼합된 녹색 색상 패턴을 제 1 영역(R1)에서 표시하기 위해서는 제 2 및 제 4 서브 화소(SP2, SP4)가 턴-온 되고, 제 1 및 제 3 서브 화소(SP1, SP3)는 턴-오프 된다. 이 때, 제 1 영역(R1)의 일 측에 배치된 제 2 서브 화소(SP2)의 휘도를 감소시킨다. 이에 따라, 제 1 영역(R1)의 일 측을 따라 백색 라인이 시인되지 않는다. 또한, 제 1 영역(R1)의 타 측에서는 제 4 서브 화소(SP4)의 휘도를 감소시킨다. 이에 따라, 제 1 영역(R1)의 타 측을 따라 녹색 라인이 시인되지 않는다.For example, the first sub-pixel SP1 is a red sub-pixel, the second sub-pixel SP2 is a white sub-pixel, the third sub-pixel SP3 is a blue sub-pixel, and the fourth sub-pixel SP4 is a green sub-pixel. , the second and fourth sub-pixels SP2 and SP4 are turned on to display a green color pattern mixed with white in the first region R1, and the first and third sub-pixels SP1 and SP3 are turned on. ) is turned off. In this case, the luminance of the second sub-pixel SP2 disposed on one side of the first region R1 is reduced. Accordingly, the white line is not visually recognized along one side of the first region R1 . In addition, the luminance of the fourth sub-pixel SP4 is decreased on the other side of the first region R1 . Accordingly, the green line is not visually recognized along the other side of the first region R1.

보다 구체적으로, 제 1 영역(R1)에서 제 2 서브 화소(SP2) 및 제 4 서브 화소(SP4)가 구동하는 경우, 타이밍 컨트롤러(200)는 제 1 영역(R1)의 일 측에 배치된 제 2 서브 화소(SP2)의 휘도를 디지털 비디오 데이터(DATA)에 따른 휘도 대비 제 2 비율만큼 감소시키도록 데이터 구동부(130)를 제어한다.More specifically, when the second sub-pixel SP2 and the fourth sub-pixel SP4 are driven in the first region R1 , the timing controller 200 controls the second sub-pixel SP2 and the fourth sub-pixel SP4 disposed at one side of the first region R1 . The data driver 130 is controlled to reduce the luminance of the second sub-pixel SP2 by a second ratio to the luminance according to the digital video data DATA.

제 2 비율은 제 1 영역(R1)의 일 측에 배치된 제 2 서브 화소(SP2)에 의해 원하지 않는 색상의 라인이 시인되지 않는 비율로 설정할 수 있다. 일 예로, 제 2 비율은 20% 이상 30% 이하로 설정할 수 있다.The second ratio may be set to a ratio in which a line of an undesired color is not viewed by the second sub-pixel SP2 disposed on one side of the first region R1 . For example, the second ratio may be set to 20% or more and 30% or less.

제 2 비율은 제 1 비율보다 낮다. 제 2 서브 화소(SP2)와 제 4 서브 화소(SP4) 사이의 거리는 제 1 서브 화소(SP1)와 제 4 서브 화소(SP4) 사이의 거리보다 작다. 제 2 서브 화소(SP2)는 제 4 서브 화소(SP4)와 이격된 거리가 작기 때문에 제 4 서브 화소(SP4)에서 방출된 광과 보다 많이 혼합된 상태로 방출된다. 이에 따라, 제 1 영역(R1)의 일 측에 배치된 제 2 서브 화소(SP2)에 의해 원하지 않는 색상의 라인이 시인되는 정도는 제 1 서브 화소(SP1)에 의한 시인 정도보다 낮다. 따라서, 제 2 서브 화소(SP2)의 휘도 감소 비율은 적게 하더라도 제 2 서브 화소(SP2)에 의해 원하지 않는 색상의 라인이 시인되지 않도록 할 수 있다.The second ratio is lower than the first ratio. The distance between the second sub-pixel SP2 and the fourth sub-pixel SP4 is smaller than the distance between the first sub-pixel SP1 and the fourth sub-pixel SP4 . Since the second sub-pixel SP2 is spaced apart from the fourth sub-pixel SP4 by a small distance, the second sub-pixel SP2 is emitted in a mixed state with the light emitted from the fourth sub-pixel SP4 . Accordingly, a degree of recognizing a line of an undesired color by the second sub-pixel SP2 disposed on one side of the first region R1 is lower than that of the first sub-pixel SP1 . Accordingly, even though the luminance reduction ratio of the second sub-pixel SP2 is small, a line of an undesired color may not be viewed by the second sub-pixel SP2 .

도 9는 본 출원의 또 다른 예에 따른 A 영역의 서브 화소 별 구동을 나타낸 평면도이다.9 is a plan view illustrating driving for each sub-pixel of region A according to another example of the present application.

본 출원의 일 예에 따른 타이밍 컨트롤러(200)는 제 1 영역(R1)의 외곽에 배치된 화소들이 갖는 서브 화소들(SP1~SP4) 중 구동하는 서브 화소들이 서로 이격되어 있는지 감지한다. 타이밍 컨트롤러(200)는 제 1 영역(R1)의 외곽에 배치된 화소들이 갖는 서브 화소들 중 구동하는 서브 화소들이 인접한 경우 디지털 비디오 데이터(DATA)에 따른 휘도를 유지하도록 데이터 구동부(130)를 제어한다.The timing controller 200 according to an example of the present application detects whether driving sub-pixels among the sub-pixels SP1 to SP4 included in the pixels disposed outside the first region R1 are spaced apart from each other. The timing controller 200 controls the data driver 130 to maintain luminance according to the digital video data DATA when the driving sub-pixels among the sub-pixels of the pixels disposed outside the first region R1 are adjacent to each other. do.

제 1 영역(R1)의 외곽에 배치된 화소들이 갖는 서브 화소들 중 구동하는 서브 화소들이 인접한 경우에는 서브 화소들에서 방출된 광이 모두 혼합된 상태로 방출되므로, 하나의 서브 화소에 해당하는 색상이 시인되지 않는다. 따라서, 디지털 비디오 데이터(DATA)에 따른 휘도를 유지하면서 구동을 하더라도 원하지 않는 색상의 라인이 시인되는 문제가 발생하지 않는다. 따라서, 불필요한 구동 상의 휘도 감소 보정을 방지할 수 있다.When driving sub-pixels among the sub-pixels of the pixels disposed outside the first region R1 are adjacent to each other, all of the light emitted from the sub-pixels is emitted in a mixed state, and thus a color corresponding to one sub-pixel This is not admitted Accordingly, even if the driving is performed while maintaining the luminance according to the digital video data DATA, there is no problem in that lines of an undesired color are recognized. Accordingly, it is possible to prevent unnecessary luminance decrease correction during driving.

도 9와 같은 경우, 설정한 색상 패턴을 표현하기 위해 제 1 영역(R1)에서는 제 3 서브 화소(SP3) 및 제 4 서브 화소(SP4)가 배치된 영역이 활성화 영역(AA)에 해당하고, 제 1 서브 화소(SP1) 및 제 2 서브 화소(SP2)가 배치된 영역이 비활성화 영역(NAA)에 해당한다. 제 2 영역(R2)은 블랙 계조를 표현하기 위해 제 1 서브 화소(SP1) 내지 제 4 서브 화소(SP4)가 배치된 영역 모두 비활성화 영역(NAA)에 해당한다.In the case of FIG. 9 , in the first area R1 to express the set color pattern, the area in which the third sub-pixel SP3 and the fourth sub-pixel SP4 are disposed corresponds to the active area AA, An area in which the first sub-pixel SP1 and the second sub-pixel SP2 are disposed corresponds to the inactive area NAA. In the second region R2 , all regions in which the first sub-pixel SP1 to the fourth sub-pixel SP4 are disposed to express a black gray scale correspond to the inactive region NAA.

이 때, 제 1 영역(R1)에서 제 3 서브 화소(SP3) 및 제 4 서브 화소(SP4)가 구동하는 경우, 타이밍 컨트롤러(200)는 디지털 비디오 데이터(DATA)에 따른 휘도를 유지하도록 상기 데이터 구동부(130)를 제어한다.In this case, when the third sub-pixel SP3 and the fourth sub-pixel SP4 are driven in the first region R1 , the timing controller 200 maintains the luminance according to the digital video data DATA. The driving unit 130 is controlled.

데이터 구동부(130)는 제 1 영역(R1)의 일 측에 배치된 제 3 서브 화소(SP3) 및 제 4 서브 화소(SP4)에 디지털 비디오 데이터(DATA)에 대응하는 데이터 전압을 공급한다. 이에 따라, 타이밍 컨트롤러(200) 및 데이터 구동부(130)는 데이터 전압의 휘도 감소 보정 단계를 거치지 않고, 제 1 영역(R1)에 단일한 프로세스를 통해 데이터 전압을 공급할 수 있다.The data driver 130 supplies a data voltage corresponding to the digital video data DATA to the third sub-pixel SP3 and the fourth sub-pixel SP4 disposed on one side of the first region R1 . Accordingly, the timing controller 200 and the data driver 130 may supply the data voltage to the first region R1 through a single process without a luminance reduction correction step of the data voltage.

본 출원에 따른 표시 장치는 색상 패턴의 경계선 상에서 최외곽에 배치된 서브 화소의 색상이 시인되는 문제를 방지할 수 있다.The display device according to the present application may prevent a problem in that the color of the sub-pixel disposed at the outermost side on the boundary line of the color pattern is visually recognized.

이상 설명한 내용을 통해 이 분야의 통상의 기술자는 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허청구범위에 의해 정하여져야만 할 것이다.Those skilled in the art through the above-described content will be able to see that various changes and modifications are possible without departing from the technical spirit of the present invention. Accordingly, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification, but should be defined by the claims.

110: 표시 패널 111: 하부 기판
112: 상부 기판 120: 게이트 구동부
130: 데이터 구동부 131: 소스 드라이버 IC
140: 연성필름 150: 인쇄회로보드
160: 연결부 170: 세트
200: 타이밍 컨트롤러 300: 호스트 시스템110: display panel 111: lower substrate
112: upper substrate 120: gate driver
130: data driver 131: source driver IC
140: flexible film 150: printed circuit board
160: connection unit 170: set
200: timing controller 300: host system

Claims (15)

게이트 라인 및 상기 게이트 라인과 교차하는 데이터 라인이 배치되고, 상기 게이트 라인 및 상기 데이터 라인에 연결된 복수의 화소들을 갖는 표시 패널;
상기 게이트 라인에 게이트 신호를 공급하는 게이트 구동부;
상기 데이터 라인에 데이터 전압을 공급하는 데이터 구동부; 및
상기 게이트 구동부 및 상기 데이터 구동부의 동작 타이밍을 제어하는 타이밍 컨트롤러를 포함하며,
상기 복수의 화소들 중 구동하는 화소들은 제 1 영역을 이루고,
상기 복수의 화소들 각각은 복수의 서브 화소들을 갖고,
상기 타이밍 컨트롤러는,
상기 제 1 영역의 외곽에 배치된 화소들이 갖는 서브 화소들 중 구동하는 서브 화소들이 서로 이격되어 있는지 감지하고,
상기 제 1 영역의 외곽에 배치된 화소들이 갖는 서브 화소들 중 구동하는 서브 화소들이 서로 이격된 경우 상기 제 1 영역의 외곽에 배치된 화소들이 갖는 서브 화소들 중 최외곽에서 구동하는 서브 화소를 턴-오프 시키도록 상기 데이터 구동부를 제어하는, 표시 장치.a display panel having a gate line and a data line crossing the gate line, the display panel having a plurality of pixels connected to the gate line and the data line;
a gate driver supplying a gate signal to the gate line;
a data driver supplying a data voltage to the data line; and
a timing controller for controlling operation timings of the gate driver and the data driver;
Pixels driven among the plurality of pixels form a first area,
Each of the plurality of pixels has a plurality of sub-pixels,
The timing controller is
Detecting whether driving sub-pixels among sub-pixels of pixels disposed outside the first region are spaced apart from each other;
When the driving sub-pixels among the sub-pixels of the pixels disposed outside the first area are spaced apart from each other, the outermost driving sub-pixel among the sub-pixels of the pixels disposed outside the first area is turned - A display device that controls the data driver to be turned off. 삭제delete 삭제delete 삭제delete 삭제delete 게이트 라인 및 상기 게이트 라인과 교차하는 데이터 라인이 배치되고, 상기 게이트 라인 및 상기 데이터 라인에 연결된 복수의 화소들을 갖는 표시 패널;
상기 게이트 라인에 게이트 신호를 공급하는 게이트 구동부;
상기 데이터 라인에 데이터 전압을 공급하는 데이터 구동부; 및
상기 게이트 구동부 및 상기 데이터 구동부의 동작 타이밍을 제어하는 타이밍 컨트롤러를 포함하며,
상기 복수의 화소들 중 구동하는 화소들은 제 1 영역을 이루고,
상기 복수의 화소들 각각은 복수의 서브 화소들을 갖고,
상기 복수의 화소들 각각은,
제 1 색상으로 발광하는 제 1 서브 화소;
상기 제 1 색상과 상이한 제 2 색상으로 발광하는 제 2 서브 화소;
상기 제 1 색상 및 제 2 색상과 상이한 제 3 색상으로 발광하는 제 3 서브 화소; 및
상기 제 1 색상 내지 제 3 색상과 상이한 제 4 색상으로 발광하는 제 4 서브 화소를 갖고,
상기 복수의 화소 각각이 갖는 상기 제 1 서브 화소 내지 상기 제 4 서브 화소는 상기 게이트 라인 방향으로 순차적으로 배열되고,
상기 제 1 영역에서 제 1 서브 화소 및 상기 제 4 서브 화소가 구동하는 경우,
상기 타이밍 컨트롤러는 상기 제 1 영역의 일 측에 배치된 상기 제 1 서브 화소를 턴-오프 시키도록 상기 데이터 구동부를 제어하는 표시 장치.a display panel having a gate line and a data line crossing the gate line, the display panel having a plurality of pixels connected to the gate line and the data line;
a gate driver supplying a gate signal to the gate line;
a data driver supplying a data voltage to the data line; and
a timing controller for controlling operation timings of the gate driver and the data driver;
Pixels driven among the plurality of pixels form a first area,
Each of the plurality of pixels has a plurality of sub-pixels,
Each of the plurality of pixels,
a first sub-pixel emitting light in a first color;
a second sub-pixel emitting light in a second color different from the first color;
a third sub-pixel emitting light in a third color different from the first color and the second color; and
a fourth sub-pixel emitting light in a fourth color different from the first to third colors;
the first sub-pixel to the fourth sub-pixel included in each of the plurality of pixels are sequentially arranged in the gate line direction;
When the first sub-pixel and the fourth sub-pixel are driven in the first region,
The timing controller controls the data driver to turn off the first sub-pixel disposed at one side of the first region. 게이트 라인 및 상기 게이트 라인과 교차하는 데이터 라인이 배치되고, 상기 게이트 라인 및 상기 데이터 라인에 연결된 복수의 화소들을 갖는 표시 패널;
상기 게이트 라인에 게이트 신호를 공급하는 게이트 구동부;
상기 데이터 라인에 데이터 전압을 공급하는 데이터 구동부; 및
상기 게이트 구동부 및 상기 데이터 구동부의 동작 타이밍을 제어하는 타이밍 컨트롤러를 포함하며,
상기 복수의 화소들 중 구동하는 화소들은 제 1 영역을 이루고,
상기 복수의 화소들 각각은 복수의 서브 화소들을 갖고,
상기 복수의 화소들 각각은,
제 1 색상으로 발광하는 제 1 서브 화소;
상기 제 1 색상과 상이한 제 2 색상으로 발광하는 제 2 서브 화소;
상기 제 1 색상 및 제 2 색상과 상이한 제 3 색상으로 발광하는 제 3 서브 화소; 및
상기 제 1 색상 내지 제 3 색상과 상이한 제 4 색상으로 발광하는 제 4 서브 화소를 갖고,
상기 복수의 화소 각각이 갖는 상기 제 1 서브 화소 내지 상기 제 4 서브 화소는 상기 게이트 라인 방향으로 순차적으로 배열되고,
상기 제 1 영역에서 제 1 서브 화소 및 상기 제 4 서브 화소가 구동하는 경우,
상기 타이밍 컨트롤러는 상기 제 1 영역의 일 측에 배치된 상기 제 1 서브 화소의 휘도를 디지털 비디오 데이터에 따른 휘도 대비 제 1 비율만큼 감소시키도록 상기 데이터 구동부를 제어하는 표시 장치.a display panel having a gate line and a data line crossing the gate line, the display panel having a plurality of pixels connected to the gate line and the data line;
a gate driver supplying a gate signal to the gate line;
a data driver supplying a data voltage to the data line; and
a timing controller for controlling operation timings of the gate driver and the data driver;
Pixels driven among the plurality of pixels form a first area,
Each of the plurality of pixels has a plurality of sub-pixels,
Each of the plurality of pixels,
a first sub-pixel emitting light in a first color;
a second sub-pixel emitting light in a second color different from the first color;
a third sub-pixel emitting light in a third color different from the first color and the second color; and
a fourth sub-pixel emitting light in a fourth color different from the first to third colors;
the first sub-pixel to the fourth sub-pixel included in each of the plurality of pixels are sequentially arranged in the gate line direction;
When the first sub-pixel and the fourth sub-pixel are driven in the first region,
The timing controller controls the data driver to decrease the luminance of the first sub-pixel disposed at one side of the first region by a first ratio to the luminance according to digital video data. 제 7 항에 있어서, 상기 제 1 비율은,
상기 제 1 영역의 일 측에 배치된 상기 제 1 서브 화소에 디지털 비디오 데이터에 의해 공급되는 데이터 전압이 증가하는 경우 증가하고,
상기 제 1 영역의 일 측에 배치된 상기 제 1 서브 화소에 디지털 비디오 데이터에 의해 공급되는 데이터 전압이 감소하는 경우 감소하는 표시 장치.According to claim 7, wherein the first ratio,
increases when the data voltage supplied by digital video data to the first sub-pixel disposed at one side of the first region increases;
A display device that decreases when a data voltage supplied by digital video data to the first sub-pixel disposed at one side of the first region decreases. 제 7 항에 있어서, 상기 제 1 영역에서 제 2 서브 화소 및 상기 제 4 서브 화소가 구동하는 경우,
상기 타이밍 컨트롤러는 상기 제 1 영역의 일 측에 배치된 상기 제 2 서브 화소의 휘도를 디지털 비디오 데이터에 따른 휘도 대비 제 2 비율만큼 감소시키도록 상기 데이터 구동부를 제어하고,
상기 제 2 비율은 상기 제 1 비율보다 낮은 표시 장치.The method of claim 7 , wherein when the second sub-pixel and the fourth sub-pixel are driven in the first region,
the timing controller controls the data driver to decrease the luminance of the second sub-pixel disposed on one side of the first region by a second ratio to the luminance according to digital video data;
The second ratio is lower than the first ratio. 게이트 라인 및 상기 게이트 라인과 교차하는 데이터 라인이 배치되고, 상기 게이트 라인 및 상기 데이터 라인에 연결된 복수의 화소들을 갖는 표시 패널;
상기 게이트 라인에 게이트 신호를 공급하는 게이트 구동부;
상기 데이터 라인에 데이터 전압을 공급하는 데이터 구동부; 및
상기 게이트 구동부 및 상기 데이터 구동부의 동작 타이밍을 제어하는 타이밍 컨트롤러를 포함하며,
상기 복수의 화소들 중 구동하는 화소들은 제 1 영역을 이루고,
상기 복수의 화소들 각각은 복수의 서브 화소들을 갖고,
상기 복수의 화소들 각각은,
제 1 색상으로 발광하는 제 1 서브 화소;
상기 제 1 색상과 상이한 제 2 색상으로 발광하는 제 2 서브 화소;
상기 제 1 색상 및 제 2 색상과 상이한 제 3 색상으로 발광하는 제 3 서브 화소; 및
상기 제 1 색상 내지 제 3 색상과 상이한 제 4 색상으로 발광하는 제 4 서브 화소를 갖고,
상기 복수의 화소 각각이 갖는 상기 제 1 서브 화소 내지 상기 제 4 서브 화소는 상기 게이트 라인 방향으로 순차적으로 배열되고,
상기 제 1 영역에서 제 3 서브 화소 및 상기 제 4 서브 화소가 구동하는 경우,
상기 타이밍 컨트롤러는 디지털 비디오 데이터에 따른 휘도를 유지하도록 상기 데이터 구동부를 제어하는 표시 장치.a display panel having a gate line and a data line crossing the gate line, the display panel having a plurality of pixels connected to the gate line and the data line;
a gate driver supplying a gate signal to the gate line;
a data driver supplying a data voltage to the data line; and
a timing controller for controlling operation timings of the gate driver and the data driver;
Pixels driven among the plurality of pixels form a first area,
Each of the plurality of pixels has a plurality of sub-pixels,
Each of the plurality of pixels,
a first sub-pixel emitting light in a first color;
a second sub-pixel emitting light in a second color different from the first color;
a third sub-pixel emitting light in a third color different from the first color and the second color; and
a fourth sub-pixel emitting light in a fourth color different from the first to third colors;
the first sub-pixel to the fourth sub-pixel included in each of the plurality of pixels are sequentially arranged in the gate line direction;
When the third sub-pixel and the fourth sub-pixel are driven in the first area,
and the timing controller controls the data driver to maintain luminance according to digital video data. 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete
KR1020170143521A 2017-10-31 2017-10-31 Display device KR102451384B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170143521A KR102451384B1 (en) 2017-10-31 2017-10-31 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170143521A KR102451384B1 (en) 2017-10-31 2017-10-31 Display device

Publications (2)

Publication Number Publication Date
KR20190048511A KR20190048511A (en) 2019-05-09
KR102451384B1 true KR102451384B1 (en) 2022-10-05

Family

ID=66546049

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170143521A KR102451384B1 (en) 2017-10-31 2017-10-31 Display device

Country Status (1)

Country Link
KR (1) KR102451384B1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005312055A (en) 2005-04-21 2005-11-04 Sharp Corp Image display apparatus, image display method and recording medium
JP2017181983A (en) * 2016-03-31 2017-10-05 株式会社ジャパンディスプレイ Display device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005312055A (en) 2005-04-21 2005-11-04 Sharp Corp Image display apparatus, image display method and recording medium
JP2017181983A (en) * 2016-03-31 2017-10-05 株式会社ジャパンディスプレイ Display device

Also Published As

Publication number Publication date
KR20190048511A (en) 2019-05-09

Similar Documents

Publication Publication Date Title
KR102577493B1 (en) Organic light emitting device and its driving method
KR102460992B1 (en) Compensation marging controller and organic light emitting display device and method for driving the same
KR20180036200A (en) Organic light emitting display device and method for driving the same
KR102463348B1 (en) Organic light emitting display device
KR102429137B1 (en) Organic light emitting display device and method for driving the same
US11854495B2 (en) Display device and display driving method
KR102463347B1 (en) Organic light emitting display device
KR20230068004A (en) Display device, display panel and display driving method
KR102319202B1 (en) Organic light emitting display device
KR102425237B1 (en) Organic light emitting display device and its driving method
KR102626706B1 (en) Organic light emitting display device for preventing distortion of reference voltage
US11735123B2 (en) Display device and display driving method
KR20180024376A (en) Organic light emitting display device
KR102352693B1 (en) Video wall device and driving method of the same
KR102338038B1 (en) Organic Light Emitting Display Device And Method Of Driving The Same
KR102451384B1 (en) Display device
KR102624365B1 (en) Display panel and tiled display device including the same
KR102044133B1 (en) Organic Light Emitting diode display and method of driving the same
KR20200074522A (en) Display device, data driving circuit, and driving method
KR20190016728A (en) Organic light emitting display device
KR20230066873A (en) Display device, driving circuit and display driving method
KR102439155B1 (en) Display device and driving method of the same
KR102482993B1 (en) Organic light emitting diode display device and image snprocessing method thereof
KR102384137B1 (en) Organic light emitting display device
KR102627279B1 (en) Display device and its driving method

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant