KR102358914B1 - 반도체 공정 시스템의 정전기 제거 장치 - Google Patents

반도체 공정 시스템의 정전기 제거 장치 Download PDF

Info

Publication number
KR102358914B1
KR102358914B1 KR1020210027906A KR20210027906A KR102358914B1 KR 102358914 B1 KR102358914 B1 KR 102358914B1 KR 1020210027906 A KR1020210027906 A KR 1020210027906A KR 20210027906 A KR20210027906 A KR 20210027906A KR 102358914 B1 KR102358914 B1 KR 102358914B1
Authority
KR
South Korea
Prior art keywords
grid
semiconductor substrate
electrode
voltage
ions
Prior art date
Application number
KR1020210027906A
Other languages
English (en)
Inventor
박흥균
Original Assignee
박흥균
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박흥균 filed Critical 박흥균
Application granted granted Critical
Publication of KR102358914B1 publication Critical patent/KR102358914B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05F—STATIC ELECTRICITY; NATURALLY-OCCURRING ELECTRICITY
    • H05F3/00—Carrying-off electrostatic charges
    • H05F3/06—Carrying-off electrostatic charges by means of ionising radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01T—SPARK GAPS; OVERVOLTAGE ARRESTERS USING SPARK GAPS; SPARKING PLUGS; CORONA DEVICES; GENERATING IONS TO BE INTRODUCED INTO NON-ENCLOSED GASES
    • H01T23/00—Apparatus for generating ions to be introduced into non-enclosed gases, e.g. into the atmosphere

Landscapes

  • Health & Medical Sciences (AREA)
  • General Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Elimination Of Static Electricity (AREA)

Abstract

본 발명은 반도체 기판에 부분별로 형성된 정전기 전압에 대응되도록 이온이나 전자의 세기를 조절하여 반도체 기판의 해당 정전기 위치로 방출함으로써, 단시간내에 반도체 기판에 차징된 정전기를 제거할 수 있도록 해 주는 기술에 관한 것이다.
본 발명에 따른 반도체 공정 시스템의 정전기 제거 장치는, 서로 다른 곡률반경을 갖는 형상의 다수의 전극라인이 상호 절연되도록 나이테 형태로 배치됨과 더불어, 각 전극라인상에 다수의 홀이 형성되는 제1 그리드 전극을 포함하여 구성되어, 각 전극라인으로 인가되는 전압에 따라 상측에서 유입되는 이온 또는 전자의 세기를 하측에 배치된 반도체 기판의 정전기 전압에 대응되도록 변경하여 반도체 기판으로 방출하는 그리드 플레이트 및, 상기 그리드 전극의 각 전극라인으로 전원을 각각 공급하되, 반도체 기판에 형성된 정전기 전압에 대응되는 전압을 공급하는 그리드 제어부를 포함하여 구성된다.

Description

반도체 공정 시스템의 정전기 제거 장치{Electro static charge removal apparatus in semiconductor processing system}
본 발명은 반도체 기판에 부분별로 형성된 정전기 전압에 대응되도록 이온이나 전자의 세기, VUV(Vacuum Ultraviolet Ray)를 조절하여 반도체 기판의 해당 정전기 위치로 방출함으로써, 단시간내에 반도체 기판에 차징된 정전기를 제거할 수 있도록 해 주는 기술에 관한 것이다.
최근, 반도체 산업의 집적화가 높아질수록 반도체 소자의 크기가 감소하고 이에 따라 반도체 소자의 패턴을 형성하는 패턴의 크기와 박막의 두께가 감소하고 있다. 따라서, 패턴에 따라서 기판에 형성된 정전기에 대한 정확한 이해가 차세대 반도체 소자 개발에서 중요한 부분을 차지하게 되었다.
반도체 기판의 정전기 발생 원인은 이온이 제거된 용수(Deionized water) 이용 및 대전된 플라스틱 재료로부터 차지 이전(charge transfer), 또는 인덕션 차징(induction charge) 등이 있다.
이러한 반도체 기판의 정전기는 회전운동을 이용하는 포토 공정이나 세정 공정에서 주로 발생하며 이는 원심력 차이에 의하여 도1 (A)에 도시된 바와 같이 중앙부에 가장 많은 정전기가 집중하는 것으로 알려져 있다. 즉, 감광액(photo resist) 코팅 공정에서 웨이퍼(wafer)의 고속 회전으로 기판 중심부의 공기흐름 집중도는 외곽에 비해 3배 이상 높아져서 상대적으로 원심력이 약한 중심부를 중심으로 전기장 즉, 정전기가 형성되는 것이다. 특히 중심부에 형성되는 강한 전기장에 의한 정전기는 웨이퍼 표면 및 표면 내부에도 유도된 전하(도1 (A)의 S)에 의하여 차징된다.
도1 (A)에는 반도체 기판(1)의 중앙부분으로부터 외곽측으로 -50V, -30V, -10V의 정전기 전압이 나타난 형상이 예시되어 있다.
그러나, 도1 (A)에 도시된 바와 같이 반도체 기판(1)의 중심부를 중심으로 높은 전압으로 차징되는 경우, 도1 (B)에서 기판의 중앙부분에 해당하는 영역(도1 (A)에서 정전기 전압이 -50V 인 영역)에는 절연체인 P/R(Photo Resist) 혹은 옥사이드 등의 반도체 기판(1) 표면 뿐 아니라 기판 표면의 일정 깊이(D)까지 전하가 차징되어 낮은 운동 에너지를 갖는 이온에 의한 중화가 불가능한 상태가 발생될 수 있다.
또한, 반도체 기판에 차징되는 정전기 전압은 공정의 종류와 재료 및 패턴 형상 등의 많은 변수가 있으며, 일반적으로 -100V ~ +100V 사이로 형성된다.
예컨대, 도1 (B)에 도시된 바와 같이, 10nm 이내의 미세 회로내의 절연막 또는 "5" 이상의 종횡비(aspect ratio)를 갖는 패턴(P)이 형성되는 등의 반도체 기판(1)에 100V 이하의 차징 전압이 형성되는데, 패턴폭이 좁아서 이오나이저에서 발생되는 양이온과 음이온간의 자체 중화 효과 및 반도체 기판과 이온간의 낮은 전압차에 따른 낮은 기전력으로 인한 이온의 충돌 감소로 박막 내부에 축적된 정전기 제거에 어려움이 있다.
이와 관련하여 선행문헌1(한국등록특허 10-1698273호)과 선행문헌2(한국공개특허 10-2004-0040106호)에는 이온나이저를 이용하여 반도체 기판의 정전기를 제거하는 구성이 개시되어 있다.
그러나, 이오나이저를 이용한 자연 낙하 방식은 도2에 도시된 바와 같이, 반도체 기판에 1000V로 정전기가 차장된 경우, 이를 소프트 엑스레이(soft Xray) 이오나이저로 100V 내로 줄이는 것은 1~2초 내의 디케이(Decay) 타임을 가지나, 초기 100V 이하의 차징 전압이 형성되는 경우에는 차징 전압을 그 이하로 감소시키는데 오랜 시간이 소요된다.
또한, 이오나이저에서 자연낙하되는 이온과 전자들의 운동에너지는 너무 약하여 박막내에 차징된 정전기를 제거하는 것을 불가능하다.
또한, 일반적으로 이오나이저의 이온 밀도가 106 인 것을 고려할 때, 반도체 기판내 PR 하부의 실리콘 옥사이드층 내부에도 차징이 발생하여 이온 밀도가 108 이상으로 되는 경우에는 종래 이오나이저를 이용하여 반도체 기판(1)에 형성된 정전기를 제거할 수 없게 된다.
이에, 진공 챔버 내에 109 이상의 고밀도 플라즈마를 발생하여 반도체 기판의 정전기를 제거하는 방법이 있을 수 있다.
그러나, 진공 챔버 구성의 경우, 플라즈마 타입에 따른 셀프 바이어스와 플라즈마 균일도에 의해 전면에 이온빔이 추가로 차징되는 문제가 발생될 수 있다.
또한, 반도체 기판에는 미세 회로가 일정하지 않은 패턴으로 형성될 수 있고, 패턴의 특성에 따라 각 부분별로 서로 다른 전압의 정전기가 차징될 수 있다. 즉, 반도체 기판의 부분에 따라 -20 ~ -50V 이상의 정전기 전압이 분포될 수 있다.
즉, 도3에는 반도체 기판(1)의 서로 다른 부분(T1,T2,T3)에 서로 다른 전압(-45V,-20V,-15V)의 정전기가 분포된 상태가 예시되어 있다.
도3과 같은 상황에서, 그리드 전극 전체에 동일한 전압이 인가되면, 모든 부분에 정전기 제거를 위한 동일한 세기의 이온이 반도체 기판으로 방출되며, 이에 따라 반도체 기판에 발생된 정전기 전압보다 높은 전압 레벨이 인가된 영역에서는 오버 슈팅의 의한 차징이 추가로 발생할 수 있다.
이와 같이 반도체 기판상에 차징된 정전기 제거 처리가 정확하게 되지 않게 되면, 플라즈마 에칭 공정 또는 포토 공정에서 반도체 기판 접지시 과잉 차징으로 인해 정전기 방출(ESD) 또는 아크(ARC) 현상에 따른 패턴 변경이나 소자 파괴 등의 문제를 갖는다.
특히, 패턴이 10nm 이하의 극 미세화 구조인 반도체 기판의 경우, 양이온 또는 음이온 또는 전자에 의한 차징에 의해 반도체 소자의 성능 및 수율에 더욱더 많은 영향을 끼치게 된다.
1. 한국등록특허 제10-1698273호 (발명의 명칭 : 이온 생성 장치 및 이를 이용한 세정액 공급 시스템) 2. 한국공개특허 제10-2004-0040106호 (발명의 명칭 : 반도체 웨이퍼의 정전기 제거장치)
이에, 본 발명은 상기한 사정을 감안하여 창출된 것으로, 서로 다른 곡률반경을 갖는 다수의 전극라인으로 각각 서로 다른 전압을 공급하여 전극라인상에 형성된 홀을 통해 반도체 기판에 형성된 정전기 전압에 대응되는 세기로 이온이나 전자를 반도체 기판으로 방출함으로써, 단시간내에 반도체 기판의 일정 부분에 차징된 정전기를 정확하고 신속하게 제거할 수 있도록 해 주는 반도체 공정 시스템의 정전기 제거 장치를 제공함에 그 기술적 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 일측면에 따르면, 이오나이저를 통해 챔버 내부로 방출된 이온이 공정가스와 반응하여 이온 또는 전자를 생성하고, 이를 하측에 배치된 반도체 기판으로 방출하는 반도체 공정 시스템에 있어서, 상기 챔버 내부에 구비되면서, 이오나이저를 통해 하측으로 방출되는 이온이 공정가스와 반응하여 생성된 이온 또는 전자를 다수의 홀을 통해 균일한 밀도로 하측으로 방출하는 중앙 그리드와, 일정 면적의 절연판의 일면에 일정 면적을 가지면서 서로 다른 곡률반경을 갖는 형상의 다수의 전극라인이 나이테 형태로 배치됨과 더불어, 각 전극라인상에 절연판을 관통하는 다수의 홀이 형성되는 제1 그리드 전극을 포함하여 구성되어, 각 전극라인으로 인가되는 전압에 따라 상기 중앙 그리드로부터 유입되는 이온 또는 전자의 세기를 하측에 배치된 반도체 기판의 정전기 전압에 대응되도록 변경하여 반도체 기판으로 방출하는 그리드 플레이트 및, 상기 중앙 그리드 전체로는 동일한 전압을 공급하고, 상기 그리드 플레이트로는 그리드 전극의 각 전극라인으로 전원을 각각 공급하되, 그리드 플레이트로는 반도체 기판에 형성된 정전기 전압에 대응되는 전압을 공급하는 그리드 제어부를 포함하여 구성되고, 상기 그리드 제어부는 중앙 그리드로 양(+)과 부(-) 형태의 전압을 공급하여 중앙 그리드를 통해 이온 또는 전자를 균일한 밀도로 하측으로 방출하도록 제어하는 것을 특징으로 하는 반도체 공정 시스템의 정전기 제거 장치가 제공된다.
또한, 상기 목적을 달성하기 위한 본 발명의 또 다른 일측면에 따르면, 이오나이저를 통해 챔버 내부로 방출된 이온이 공정가스와 반응하여 전자를 생성하고, 이를 하측에 배치된 반도체 기판으로 방출하는 반도체 공정 시스템에 있어서, 상기 챔버 내부에 구비되면서, 이오나이저를 통해 하측으로 방출되는 이온이 공정가스와 반응하여 생성된 전자를 다수의 홀을 통해 균일한 밀도로 하측으로 방출하는 중앙 그리드와, 서로 다른 곡률 반경을 갖는 다수의 전극라인과 다수의 절연층이 교번되게 배치되어 각 전극라인이 상호 절연됨과 더불어 각 전극라인상에는 다수의 홀이 형성되는 제1 그리드 전극을 포함하여 구성되어, 각 전극라인으로 인가되는 전압에 따라 상기 중앙 그리드로부터 유입되는 전자의 세기를 하측에 배치된 반도체 기판의 정전기 전압에 대응되도록 변경하여 반도체 기판으로 방출하는 그리드 플레이트 및, 상기 중앙 그리드 전체로는 동일한 전압을 공급하고, 상기 그리드 플레이트로는 그리드 전극의 각 전극라인으로 전원을 각각 공급하되, 그리드 플레이트로는 반도체 기판에 형성된 정전기 전압에 대응되는 전압을 공급하는 그리드 제어부를 포함하여 구성되고, 상기 그리드 제어부는 중앙 그리드로 양(+)과 부(-) 형태의 전압을 공급하여 중앙 그리드를 통해 전자를 균일한 밀도로 하측으로 방출하도록 제어하는 것을 특징으로 하는 반도체 공정 시스템의 정전기 제거 장치가 제공된다.
또한, 상기 목적을 달성하기 위한 본 발명의 또 다른 일측면에 따르면, 빔 발생장치를 통해 챔버 내부로 방출된 균일한 밀도 특성의 대면적 빔을 하측에 배치된 반도체 기판으로 방출하는 반도체 공정 시스템에 있어서, 바이어스 전압을 인가할 수 있는 재질로 이루어지면서 상기 반도체 기판을 지지하는 기판 지지대와, 일정 면적의 절연판의 일면에 일정 면적을 가지면서 서로 다른 곡률반경을 갖는 형상의 다수의 전극라인이 나이테 형태로 배치됨과 더불어, 각 전극라인상에 절연판을 관통하는 다수의 홀이 형성되는 제1 그리드 전극을 포함하여 구성되어, 각 전극라인으로 인가되는 전압에 따라 대면적 빔이 공정가스와 반응하여 생성된 이온 또는 전자의 세기를 하측에 배치된 반도체 기판의 정전기 전압에 대응되도록 변경하여 반도체 기판으로 방출하는 그리드 플레이트 및, 상기 그리드 플레이트로 그리드 전극의 각 전극라인에 각각 결합되어 각 전극라인으로 반도체 기판에 형성된 정전기 전압에 대응되는 전압을 각각 공급하는 그리드 제어부를 포함하여 구성되고, 상기 기판 지지대는 다수의 세그먼트로 분리되며, 상기 그리드 제어부는 상기 기판 지지대로 바이어스 전압을 공급하되, 기판 지지대의 각 세그먼트에 대해 독립적으로 바이어스 전압을 공급하도록 구성되는 것을 특징으로 하는 반도체 공정 시스템의 정전기 제거 장치가 제공된다.
또한, 상기 목적을 달성하기 위한 본 발명의 또 다른 일측면에 따르면, 빔 발생장치를 통해 챔버 내부로 방출된 균일한 밀도 특성의 대면적 빔을 하측에 배치된 반도체 기판으로 방출하는 반도체 공정 시스템에 있어서, 바이어스 전압을 인가할 수 있는 재질로 이루어지면서 상기 반도체 기판을 지지하는 기판 지지대와, 서로 다른 곡률 반경을 갖는 다수의 전극라인과 다수의 절연층이 교번되게 배치되어 각 전극라인이 상호 절연됨과 더불어 각 전극라인상에는 다수의 홀이 형성되는 제1 그리드 전극을 포함하여 구성되어, 각 전극라인으로 인가되는 전압에 따라 대면적 빔이 공정가스와 반응하여 생성된 이온 또는 전자의 세기를 하측에 배치된 반도체 기판의 정전기 전압에 대응되도록 변경하여 반도체 기판으로 방출하는 그리드 플레이트 및, 상기 그리드 플레이트로 그리드 전극의 각 전극라인에 각각 결합되어 각 전극라인으로 반도체 기판에 형성된 정전기 전압에 대응되는 전압을 각각 공급하는 그리드 제어부를 포함하여 구성되고, 상기 기판 지지대는 다수의 세그먼트로 분리되며, 상기 그리드 제어부는 상기 기판 지지대로 바이어스 전압을 공급하되, 기판 지지대의 각 세그먼트에 대해 독립적으로 바이어스 전압을 공급하도록 구성되는 것을 특징으로 하는 반도체 공정 시스템의 정전기 제거 장치가 제공된다.
또한, 상기 목적을 달성하기 위한 본 발명의 또 다른 일측면에 따르면, 적어도 하나의 VUV(Vacuum Ultraviolet Ray) 이오나이저를 통해 챔버 내부로 방출된 VUV 를 이용하여 챔버 하측에 배치된 반도체 기판에 형성된 정전기를 제거하는 반도체 공정 시스템에 있어서, 바이어스 전압을 인가할 수 있는 재질로 이루어지면서 상기 반도체 기판을 지지하는 기판 지지대와, 챔버 내부에 구비되면서, 일정 면적의 절연판의 일면에 일정 면적을 가지면서 서로 다른 곡률반경을 갖는 형상의 전극라인이 나이테 형태로 다수 배치됨과 더불어, 각 전극라인상에 절연판을 관통하는 다수의 홀이 형성되는 제1 그리드 전극을 포함하여 구성되어, 각 전극라인으로 인가되는 전압에 따라 홀을 통해 방출되는 양이온 또는 전자의 세기를 하측에 배치된 반도체 기판의 정전기 전압에 대응되도록 변경하여 반도체 기판으로 방출함과 동시에 홀을 통해 VUV를 반도체 기판으로 방출하는 그리드 플레이트 및, 상기 그리드 플레이트로 그리드 전극의 각 전극라인에 각각 결합되어 각 전극라인으로 반도체 기판에 형성된 정전기 전압에 대응되는 전압을 각각 공급하는 그리드 제어부를 포함하여 구성되고, 상기 기판 지지대는 다수의 세그먼트로 분리되며, 상기 그리드 제어부는 상기 기판 지지대로 바이어스 전압을 공급하되, 기판 지지대의 각 세그먼트에 대해 독립적으로 바이어스 전압을 공급하도록 구성되는 것을 특징으로 하는 반도체 공정 시스템의 정전기 제거 장치가 제공된다.
또한, 상기 목적을 달성하기 위한 본 발명의 또 다른 일측면에 따르면, 적어도 하나의 VUV(Vacuum Ultraviolet Ray) 이오나이저를 통해 챔버 내부로 방출된 VUV 를 이용하여 챔버 하측에 배치된 반도체 기판에 형성된 정전기를 제거하는 반도체 공정 시스템에 있어서, 바이어스 전압을 인가할 수 있는 재질로 이루어지면서 상기 반도체 기판을 지지하는 기판 지지대와, 챔버 내부에 구비되면서,서로 다른 곡률 반경을 갖는 다수의 전극라인과 다수의 절연층이 교번되게 배치되어 각 전극라인이 상호 절연됨과 더불어 각 전극라인상에는 다수의 홀이 형성되는 제1 그리드 전극을 포함하여 구성되어, 각 전극라인으로 인가되는 전압에 따라 홀을 통해 방출되는 양이온 또는 전자의 세기를 하측에 배치된 반도체 기판의 정전기 전압에 대응되도록 변경하여 반도체 기판으로 방출함과 동시에 홀을 통해 VUV를 반도체 기판으로 방출하는 그리드 플레이트 및, 상기 그리드 플레이트로 그리드 전극의 각 전극라인에 각각 결합되어 각 전극라인으로 반도체 기판에 형성된 정전기 전압에 대응되는 전압을 각각 공급하는 그리드 제어부를 포함하여 구성되고, 상기 기판 지지대는 다수의 세그먼트로 분리되며, 상기 그리드 제어부는 상기 기판 지지대로 바이어스 전압을 공급하되, 기판 지지대의 각 세그먼트에 대해 독립적으로 바이어스 전압을 공급하도록 구성되는 것을 특징으로 하는 반도체 공정 시스템의 정전기 제거 장치가 제공된다.
또한, 상기 목적을 달성하기 위한 본 발명의 또 다른 일측면에 따르면, 이오나이저를 통해 챔버 내부로 방출된 이온이 공정가스와 반응하여 이온 또는 전자를 생성하고, 이를 하측에 배치된 반도체 기판으로 방출하는 반도체 공정 시스템에 있어서, 바이어스 전압을 인가할 수 있는 재질로 이루어지면서 상기 반도체 기판을 지지하는 기판 지지대와, 상기 챔버 내부에 구비되면서, 이오나이저를 통해 하측으로 방출되는 이온이 공정가스와 반응하여 생성된 이온 또는 전자를 다수의 홀을 통해 균일한 밀도로 하측으로 방출하는 중앙 그리드, 일정 면적의 절연판의 일면에 일정 면적을 가지면서 서로 다른 곡률반경을 갖는 형상의 다수의 전극라인이 나이테 형태로 배치됨과 더불어, 각 전극라인상에 절연판을 관통하는 다수의 홀이 형성되는 제1 그리드 전극을 포함하여 구성되어, 각 전극라인으로 인가되는 전압에 따라 상기 중앙 그리드로부터 유입되는 이온 또는 전자의 세기를 하측에 배치된 반도체 기판의 정전기 전압에 대응되도록 변경하여 반도체 기판으로 방출하는 그리드 플레이트 및, 상기 중앙 그리드 전체로는 동일한 전압을 공급하고, 상기 그리드 플레이트로는 그리드 전극의 각 전극라인으로 전원을 각각 공급하되, 그리드 플레이트로는 반도체 기판에 형성된 정전기 전압에 대응되는 전압을 공급하는 그리드 제어부를 포함하여 구성되고, 상기 기판 지지대는 다수의 세그먼트로 분리되며, 상기 그리드 제어부는 상기 기판 지지대로 바이어스 전압을 공급하되, 기판 지지대의 각 세그먼트에 대해 독립적으로 바이어스 전압을 공급하도록 구성되는 것을 특징으로 하는 반도체 공정 시스템의 정전기 제거 장치가 제공된다.
또한, 상기 목적을 달성하기 위한 본 발명의 또 다른 일측면에 따르면, 이오나이저를 통해 챔버 내부로 방출된 이온이 공정가스와 반응하여 이온 또는 전자를 생성하고, 이를 하측에 배치된 반도체 기판으로 방출하는 반도체 공정 시스템에 있어서, 바이어스 전압을 인가할 수 있는 재질로 이루어지면서 상기 반도체 기판을 지지하는 기판 지지대와, 상기 챔버 내부에 구비되면서, 이오나이저를 통해 하측으로 방출되는 이온이 공정가스와 반응하여 생성된 이온 또는 전자를 다수의 홀을 통해 균일한 밀도로 하측으로 방출하는 중앙 그리드와, 서로 다른 곡률 반경을 갖는 다수의 전극라인과 다수의 절연층이 교번되게 배치되어 각 전극라인이 상호 절연됨과 더불어 각 전극라인상에는 다수의 홀이 형성되는 제1 그리드 전극을 포함하여 구성되어, 각 전극라인으로 인가되는 전압에 따라 상기 중앙 그리드로부터 유입되는 이온 또는 전자의 세기를 하측에 배치된 반도체 기판의 정전기 전압에 대응되도록 변경하여 반도체 기판으로 방출하는 그리드 플레이트 및, 상기 중앙 그리드 전체로는 동일한 전압을 공급하고, 상기 그리드 플레이트로는 그리드 전극의 각 전극라인으로 전원을 각각 공급하되, 그리드 플레이트로는 반도체 기판에 형성된 정전기 전압에 대응되는 전압을 공급하는 그리드 제어부를 포함하여 구성되고, 상기 기판 지지대는 다수의 세그먼트로 분리되며, 상기 그리드 제어부는 상기 기판 지지대로 바이어스 전압을 공급하되, 기판 지지대의 각 세그먼트에 대해 독립적으로 바이어스 전압을 공급하도록 구성되는 것을 특징으로 하는 반도체 공정 시스템의 정전기 제거 장치가 제공된다.
본 발명에 의하면, 반도체 기판으로 차징된 정전기에 대응되게 그리드 플레이트로 인가되는 전원을 조절하여 이온이나 전자를 반도체 기판측으로 방출함으로써, 반도체 기판내에서 서로 다르게 차징된 정전기를 정확하게 제거할 수 있다.
따라서, 반도체 제조 공정에 의한 불량률을 최소화함은 물론, 보다 신뢰성있는 반도체 소자의 제조가 가능하다.
도1은 반도체 정전기 제거 문제점을 설명하기 위한 도면.
도2는 이오나이저를 이용한 자연 낙하 방식의 정전기 제거 특성을 설명하기 위한 도면.
도3은 반도체 기판의 정전기 발생 상태를 예시한 도면.
도4는 본 발명의 제1 실시예에 따른 정전기 제거 장치가 구비된 반도체 공정 시스템을 개략적으로 도시한 도면.
도5는 도4에 도시된 기판 지지대(10)의 구성을 예시한 도면.
도6과 도7은 본 발명의 또 다른 실시예에 따른 정전기 제거 장치가 구비된 반도체 공정 시스템을 개략적으로 도시한 도면.
도8 내지 도10은 도4와 도6 및 도7에 도시된 그리드 플레이트(300) 구성을 설명하기 위한 도면.
도11은 도8에 도시된 그리드 플레이트(300)에 의한 반도체 기판(1)의 정전기 제거방법을 설명하기 위한 도면.
도12와 도13은 본 발명의 또 다른 실시예에 따른 정전기 제거 장치가 구비된 반도체 공정 시스템을 개략적으로 도시한 도면.
본 발명에 기재된 실시예 및 도면에 도시된 구성은 본 발명의 바람직한 실시예에 불과할 뿐이고, 본 발명의 기술적 사상을 모두 표현하는 것은 아니므로, 본 발명의 권리범위는 본문에 설명된 실시예 및 도면에 의하여 제한되는 것으로 해석되어서는 아니 된다. 즉, 실시예는 다양한 변경이 가능하고 여러 가지 형태를 가질 수 있으므로 본 발명의 권리범위는 기술적 사상을 실현할 수 있는 균등물들을 포함하는 것으로 이해되어야 한다. 또한, 본 발명에서 제시된 목적 또는 효과는 특정 실시예가 이를 전부 포함하여야 한다거나 그러한 효과만을 포함하여야 한다는 의미는 아니므로, 본 발명의 권리범위는 이에 의하여 제한되는 것으로 이해되어서는 아니 될 것이다.
여기서 사용되는 모든 용어들은 다르게 정의되지 않는 한, 본 발명이 속하는 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가진다. 일반적으로 사용되는 사전에 정의되어 있는 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 것으로 해석되어야 하며, 본 발명에서 명백하게 정의하지 않는 이상적이거나 과도하게 형식적인 의미를 지니는 것으로 해석될 수 없다.
도4는 본 발명의 제1 실시예에 따른 정전기 제거 장치가 구비된 반도체 공정 시스템을 개략적으로 도시한 도면이다.
도4를 참조하면, 본 발명에 따른 반도체 공정 시스템은, 반도체 기판(1)이 배치되는 대기압 챔버(C1)의 상측에 이오나이저(100)가 배치되고, 대기압 챔버(C1)의 내측에는 중앙 그리드(200)와 그리드 플레이트(300)가 순차적으로 배치되며, 상기 중앙 그리드(200)와 그리드 플레이트(300)로 인가되는 전압을 제어하여 그리드 플레이트(300)를 통해 하측으로 방출되는 빔의 세기를 변경할 수 있도록 해 주는 그리드 제어장치(400)를 포함하여 구성된다.
이오나이저(100)는 소프트 X-ray, Vacuum UV, 코로나 방전 등을 이용하여 공급기체에 대응하는 양이온 및 음이온을 방출한다. 이때, 대기압 챔버(C1) 내부에는 공기(AIR) 또는 질소(N2)가 주입될 수 있다.
중앙 그리드(200)는 대기압 챔버(C1) 내부에 배치되되, 이오나이저(100)의 하측에 위치하여, 이오나이저(100)를 통해 방출되는 이온이 공정가스와 반응하여 생성된 이온과 전자들의 운동 속도를 향상시킨다. 중앙 그리드(200)는 그리드 제어장치(400)로부터 양(+)과 부(-)의 펄스 전압을 공급받아 양이온과 음이온 또는 전자를 홀(H)을 통해 균일한 밀도로 방출함으로써, 그리드 플레이트(300)에 균일한 밀도의 이온 또는 전자를 공급한다. 이때, 중앙 그리드(200)에는 +200 ~ -200 V 전압이 1~10KHz의 주기를 갖는 형태의 펄스 전압으로 공급되는데, 이와 같은 양(+)과 부(-)의 펄스 전압에 의해 양이온과 음이온, 전자의 자연 중화를 방지하여 이온 또는 전자의 운동속도를 향상시킴으로써, 결과적으로 그리드 플레이트(300)로의 이온 또는 전자의 전달 효율을 향상시킨다.
즉, 기전력은 전하장에 의해 발생하고 이는 반대극의 이온 또는 전자를 끌어 당기며 이 장은 유동흐름을 발생시키는 바, 대전된 물체를 향하여 이온 또는 전자를 가속시키게 된다. 이에 따라 중앙 그리드(200)는 이오나이저(100)의 디케이(Decay) 타임 이후의 낮은 차지 전압로 인해 이온 또는 전자의 운동 에너지가 감소하는 것을 방지하게 된다.
그리드 플레이트(300)는 중앙 그리드(200)의 하측에 배치되어, 그리드 제어장치(400)로부터 인가되는 전원에 따라 상측에 위치하는 이온 또는 전자를 하측에 배치된 반도체 기판(1)측으로 가속화하여 방출한다.
이러한 그리드 플레이트(300)는 서로 다른 곡률반경을 갖는 다수의 전극라인이 서로 절연되게 나이테 형태로 다수 배치됨과 더불어, 각 전극라인상에 다수의 홀이 형성되는 제1 그리드 전극을 포함하여 구성된다.
또한, 그리드 플레이트(300)는 판상의 서로 다른 그리드 전극(310,320,330)이 일정 거리 이격되어 전기적으로 절연되면서 적층 구조를 갖도록 구성할 수 있으며, 각 그리드 전극(310,320,330)은 다수의 전극 라인이 일정 거리 이격되게 형성되고, 각 그리드 전극(310,320,330)은 각 전극라인들이 교차 영역을 형성하도록 서로 다른 방향 또는 형상을 갖도록 구성될 수 있다.
그리드 제어장치(400)는 중앙 그리드(200) 전체로는 동일한 전압을 공급하고, 상기 그리드 플레이트(300)로는 반도체 기판(1)에 형성된 정전기 전압에 대응되는 전압을 공급하여, 상측의 이온 또는 전자가 그리드 플레이트(300)를 통해 가속화하면서부분에 따라 서로 다른 세기로 하측으로 방출되도록 제어한다.
즉, 그리드 제어장치(400)는 중앙 그리드(200)로 양(+)과 부(-)의 펄스 전압을 공급하여 중앙 그리드(200)를 통해 균일한 밀도 특성의 이온 또는 전자가 하측으로 방출되도록 제어하고, 그리드 플레이트(300)로는 반도체 기판(1)에 형성된 정전기 전압에 대응되도록 서로 다른 전극라인으로 서로 다른 전압을 공급하여 정전기 전압에 대응되는 세기의 이온 또는 전자를 반도체 기판(1)상에 공급하도록 함으로써, 반도체 기판(1)내에 차징된 정전기를 제거하도록 한다.
또한, 패턴이 형성된 반도체 기판(1)이 배치된 경우, 그리드 제어장치(400)는 중앙 그리드(200)로 양(+)의 펄스 전압 레벨(+30V)이 부(-)의 전압 레벨(-5V)보다 높게 설정되거나, 양(+)의 펄스 폭(TIME)이 부(-)의 퍽스 폭(TIME)보다 크게 설정된 펄스 전압을 공급하여 많은 양의 양이온(+)과 적은 양의 음이온(-)이 혼합된 형태로 하측에 방출함으로써, 결과적으로 반도체 기판(1)상에 주로 형성된 음 이온(-)은 제거하면서 패턴 사이의 벽면에 일부 차징되는 양 이온(+)도 함께 제거하도록 제어할 수 있다.
이때, 그리드 제어장치(400)는 반도체 기판(1)상에 형성되는 정전기 패턴을 미리 예측하거나 또는 공정 완료 후 정전기 패턴을 측정하여 해당 반도체 기판(1)에 대한 정전지 패턴을 획득하고, 이후 동일하게 제조된 반도체 기판(1)에 대한 공정 수행시 획득된 정전기 패턴정보를 근거로 정전기 패턴과 반대 특성을 갖도록 그리드 플레이트(300)로 공급되는 전압을 조절할 수 있다. 예컨대, 반도체 기판(1)에 대해 획득한 정전기 전압이 "+10V"인 경우, 해당 위치의 그리드 플레이트(300)로 대략 "-10V" 정도의 전압을 공급한다. 여기서, 반도체 기판(1)상의 정전기를 측정하는 장치로는 semilab 사의 model QC 2500e 또는 Qcept사의 chemitriq 500 가 이용될 수 있으며, Keyence사의 SK-H050 을 이용하여 반도체 기판(1)상의 정전기 분포를 위치별 volt 단위로 매핑할 수 있다.
또한, 그리드 제어장치(400)는 반도체 기판(1)의 박막 종류에 따라 정전기의 차징 깊이가 달라지는 것을 고려하여 그리드 플레이트(300)로 공급하는 전압 레벨을 조절할 수 있다.
한편, 기판지지대(10)는 반도체 기판(1)이 놓이는 부분으로, 반도체 기판(1) 면적에 대응되는 형상 및 크기로 이루어지며, 바이어스 전압을 인가할 수 있도록 알루미늄이나 스텐리스 스틸, 메탈 등의 전도성 재질이나 세라믹 등의 재질로 이루어질 수 있다. 그리고, 기판지지대(100)의 주변에는 반도체 공정시 사용되는 반도체 기판(1)을 히팅하기 위한 세라믹 히터 등의 히팅수단이나, 반도체 기판(1)을 냉각시키기 위한 쿨링수단 등이 추가로 구비될 수 있다.
이때, 그리드 제어장치(400)는 상기 그리드 플레이트(300)로 기 설정된 전압을 공급함과 동시에, 기판 지지대(100)로 20~2000V 범위의 양(+) 또는 부(-)의 바이어스 전압을 인가하여 그리드 플레이트(300)와 반도체 기판(1) 사이의 이온 또는 전자들을 반도체 기판(1)측으로 보다 신속하게 이동하도록 유도하도록 한다.
본 발명에서는 기판 지지대(10)를 다수의 세그먼트로 영역으로 분리되도록 구성하고, 그리드 제어장치(400)을 통해 각 세그먼트에 독립적으로 20~2000V 범위인 바이어스 전압을 제공하도록 실시할 수 있다.
도5에는 원형 또는 사각형의 기판(1)의 형상 및 크기에 대응되는 기판 지지대(10)가 예시되어 있다.
도5를 참조하면, 기판 지지대(10)는 동일한 중심(C)을 갖는 다수의 세그먼트로 분리 구성될 수 있으며, 이러한 세그먼트 분리구조는 이에 한정되지 않는다. 도5에는 원형의 기판 지지대(300)가 두개의 세그먼트(S1,S2)로 분리되고, 사각형의 기판 지지대(300)가 세개의 세그먼트(S1,S2,S3)로 분리된 구성이 예시되어 있다.
예컨대, 반도체 기판(1)의 중심부분에서 정전기가 많이 형성되는 경우, 그리드 제어장치(400)은 기판지지대(10)의 중심에서 외곽으로 갈수록 각 세그먼트로 인가되는 바이어스 전압레벨(도5에서 V1>V2>V3)을 보다 작게 설정할 수 있다.
즉, 그리드 제어장치(400)은 그리드 플레이트(300)로 이온 또는 전자를 하측으로 방출하도록 제어함과 동시에 기판지지대(10)의 각 세그먼트별로 기 설정된 부(-)의 바이어스 전압을 인가한다.
이에 따라 그리드 플레이트(300)와 반도체 기판(1) 사이에서 생성된 이온 또는 전자들이 기판지지대(10)의 음 전압레벨이 높은 위치로 보다 많이 집중되어 충돌하게 되는 바, 그리드 제어장치(400)은 반도체 공정으로 발생 예측되는 반도체 기판(1)의 위치별 정전기 차징 정도에 따라 서로 다른 레벨의 바이어스 전압을 기판 지지대(10)로 인가할 수 있으며, 특히, 정전기 차징 정도가 큰 위치일수록 바이어스 전압 레벨을 보다 높게 인가한다.
또한, 도6과 도7은 본 발명의 또 다른 실시예에 따른 본 발명에 따른 정전기 제거 장치가 구비된 반도체 공정 시스템을 개략적으로 도시한 도면으로, 도4에 도시된 장치와 동일한 장치에 대해서는 동일한 참조번호를 부여하고 그 설명을 생략한다.
도6을 참조하면, 본 발명에 따른 반도체 공정 시스템은, 반도체 기판(1)이 배치되는 진공 챔버(C2) 내의 상측에 빔 발생장치(500)가 배치되고, 그 하측에 그리드 플레이트(300)가 배치되어 구성된다.
상기 빔 발생장치(500)는 전자빔 또는 이온빔을 발생시키는 각종 형태의 장치로서, ICP　Plasma source , TCP plasma source ,ECR　plasma , pulse plasma source 등으로 이루어질 수 있으며, 반도체 기판(1)에 형성된 정전기를 제거하기 위해 균일한 특성을 갖는 고밀도의 대면적 빔을 발생한다.
또한, 본 발명은 도7에 도시된 바와 같이 빔 발생장치(500)가 진공챔버(C2)의 외측에 결합되어 진공챔버(C2)의 내측으로 빔(B)을 공급하는 구성에도 적용될 수 있다. 이때, 그리드 플레이트(300)는 진공챔버(C2)의 내측에 배치되되, 빔 발생장치(500)로부터 방출되는 빔(B)과 진공챔버(C2) 내부의 공정가스가 반응하여 형성되는 플라즈마 영역내에 배치되어, 플라즈마상의 이온 또는 전자를 하측방향으로 방출한다.
즉, 본 발명은 도4와 같은 대기압 환경 및 도6 및 도7과 같은 진공 환경의 반도체 공정 시스템에서 그리드 플레이트(300)를 이용하여 반도체 기판(1)상에 형성된 서로 다르게 차징된 부분들의 정전기를 보다 정확하게 제거하는 것이 주된 특징이다.
이와 같이 전자나 이온을 이용하여 반도체 기판(1)상의 정전기를 제거하는 반도체 공정 시스템은 주로 일정 두께 미만의 정전기 전압이 형성되는 반도체 기판(1)에 효율적으로 적용될 수 있다.
도8은 도4와 도6 및 도7에 도시된 그리드 플레이트(300)의 구성을 설명하기 위한 도면으로, 다수의 그리드 플레이트(300)로 이루어진 구조가 예시되어 있으며, 본 발명에서 그리드 플레이트(300)는 도8에 도시된 원형 구조의 제1 그리드 전극(310)만으로 이루어질 수 있다.
도8을 참조하면, 그리드 플레이트(300)는 (A)에 도시된 바와 같이 폴리이미드(PI)나 에폭시 등의 절연판(311)상에 알루미늄(Al)이나 구리(Cu) 등의 금속 재질이나 카본 등의 그래파이트를 포함하는 전도성 재료로 이루어지는 전극 라인(LX)이 서로 다른 곡률반경을 갖는 형상으로 다수 형성되는 메탈층(312)이 형성되고, 이 메탈층(312)에 일정 직경을 갖는 다수의 홀(H) 형성되는 제1 그리드 전극(310)과, 도전성 재질의 전극 라인(LY)이 제1 방향으로 일정 거리 이격되게 형성되는 제2 그리드 전극(320) 및, 도전성 재질의 전극 라인(LZ)이 제2 방향으로 일정 거리 이격되게 형성되는 제3 그리드 전극(330)이 일정 거리 이격되어 적층 배치되는 형태로 전기적으로 상호 접촉되지 않도록 구성된다. 여기서, 제1 그리드 전극(310)과 제2 그리드 전극(320) 및 제3 그리드 전극(330)의 위치는 서로 변경이 가능하다.
상기 제1 그리드 전극(3100은 서로 다른 곡률 반경을 갖는 다수의 전극라인과 다수의 절연층이 교번되게 배치되어 각 전극라인이 상호 절연됨과 더불어 각 전극라인상에는 다수의 홀이 형성될 수 있다.
도9 (A)에 도시된 바와 같이 제1 그리드 전극(1)은 일정 면적을 갖는 원형의 중앙 전극라인(LX)의 외주연을 따라 절연층이(I)이 형성되고, 절연층(I)의 외주연을 따라 전극라인(LX)이 형성되는 형태로 이루어지고, 각 전극라인(LX)은 그리드 제어장치(400)와 전기적으로 연결된다.
이러한 제1 그리드 전극(310)은 도9 (B)에 도시된 바와 같이, 원형의 제1 전극라인(LX1)이 준비된 상태에서, 그 외주연에 제1 곡률반경을 갖는 제1 절연층(I1)이 결합되고, 제1 절연층(I1)의 외주연에 제2 곡률반경을 갖는 제2 전극라인(LX2)가 결합되며, 제2 전극라인(LX2)의 외부연에 제3 곡률반경을 갖는 제2 절연층(I2)이 결합되는 형태로 전극판을 형성한 상태에서, 각 전극라인의 일단을 그리드 제어장치(400)와 전기적으로 각각 연결시킴으로써, 제1 그리드 전극(310)이 완성된다. 이때, 각 전극라인(LX)에는 다수의 홀(H)이 형성되며, 도9 (B)에는 홀(H)이 형성된 상태의 메탈 메쉬나 홀이 형성된 메탈판으로 이루어진 전극라인(LX)을 이용하여 제조하였으나, 전극판을 형성한 이후 각 전극라인(LX)상에 홀(H)을 형성할 수 있다. 그리고, 전극라인(LX)은 카본 등의 그래파이트나 구리(Cu)나 알루미늄(Al) 등의 메탈 소재를 포함하여 전기전도성을 갖는 재질로 이루어질 수 있다.
또한, 상기 제1 그리드 전극(310)은 일정 면적의 절연판의 일면에 일정 면적을 가지면서 서로 다른 곡률반경을 갖는 형상의 전극라인(LX)이 나이테 형태로 다수 배치되면서, 각 전극라인상에 절연판을 관통하는 다수의 홀이 형성되어 구성될 수 있으며, 도9와 같은 방법으로 생성될 수 있다. 제1 그리드 전극(310)의 전극라인(LX)의 형상은 동심원, 타원 등과 같이 곡률반경을 갖는 원형 타입이 될 수 있으며, 본 실시예에서는 동심원 형상이 예시되어 있다.
도10 (A)에 도시된 바와 같이 일정 크기의 절연판(311)을 준비하고(1단계), 절연판(311)의 상면에 동일 형상 및 크기를 갖는 판형상의 메탈층(312)을 라미네이션 또는 메탈 디포지션(deposition) 방식으로 적층한 상태에서(2단계), 서로 다른 직경을 갖는 다수의 원 형태로 패터닝 한 후, 메탈층(312)을 패턴을 따라 식각하여 나이테 형상으로 된 다수의 전극 라인(LX)를 형성한다(3단계). 그리고, 메탈층(312)에 형성된 전극라인(LX)과 절연판(311)이 관통되도록 다수의 홀(H)을 형성함과 더불어 각 전극라인(LX)의 일단을 그리드 제어장치(400)와 전기적으로 각각 연결시킴으로써, 제1 그리드 전극(310)이 완성된다. 이때, 상기 메탈층(312)는 메탈 메쉬로 이루어지거나, 메탈판상에 다수의 홀이 형성된 형태로 이루어질 수 있으며, 이 경우 메탈 메쉬나 메탈판상에 형성된 홀을 기준으로 절연판(311)을 관통하는 홀을 형성한다. 또한, 절연판(311)은 반드시 사각형상일 필요는 없으며, 원형을 포함하여 다양한 형상으로 이루어질 수 있다.
그리고, 메탈층(312)의 중앙 부분 전극 라인(LX)은 일정 면적을 갖도록 구성하여 제1 그리드 전극(310)의 중앙 부분에 보다 많은 홀(H)을 형성하도록 구성되며, 홀(H)의 직경은 0.1~5mm의 크기로 설정될 수 있다.
또한, 절연판(311)의 두께는 1mm ~ 30mm 범위로 설정되고, 메탈층(310) 두께는 1~ 10mm 범위로 설정되며, 메탈층(301)에 형성되는 전극라인(LX)의 폭은 10mm ~ 50mm 범위로 설정되며, 전극라인(LX) 간의 이격거리는 10mm ~ 50mm 범위로 설정된다. 이때, 절연판(311)의 중앙부에는 구리(Cu)나 알루미늄(Al) 등의 메탈 플레이트를 구비할 수 있다. 이는 홀(H) 벽면 도금시 접착력 증가 및 그리드 전극을 보다 견고하게 할 수 있다.
도10 (B)는 제1 그리드 전극(도10 (A)의 4단계)의 단면도로서, 본 발명에서는 전극 라인(LX) 상에 형성된 홀(H)의 내측에는 알루미늄(Al)이나 구리(Cu) 등의 메탈물질(313)이 코팅되어 구성될 수 있다. 이때, 홀(H)은 Drilling 공정을 이용하여 홀(H) 내부 벽면에 먼저 Ni 무전해 도금으로 접착력을 높인 후, 구리(Cu) 전해 도금을 이용하여 50μm ~ 200μm 두께로 코팅한다. 그리고, 홀(H)의 총 면적은 높을수록 좋으며 대략 전극 라인(LX) 면적의 70~80%로 형성된다.
또한, 제1 그리드 전극은 절연판(311)의 하면에 상면과 동일한 패턴으로 원형의 전극 라인(LX)이 다수 형성된 메탈층(314)을 추가로 포함하어 구성될 수 있다.
또한, 제2 및 제3 그리드 전극(320,330)의 각 전극라인(LY,LZ)은 0.1~20mm 두께의 스테인레스 전선으로 이루어질 수 있고, 각 전극 라인 사이의 이격 거리는 0.1~20mm 범위로 설정될 수 있다.
또한, 제1 그리드 전극(310)과 인접한 제2 그리드 전극(320)간의 이격 거리는 제1 그리드 전극(310)의 홀(H)을 통해 방출되는 이온 또는 전자들이 일정 범위로 확산된 상태로 제2 그리드 전극(320)에 유입될 수 있도록 일정 이상의 이격 거리를 갖는 것이 바람직하다.
그리고, 제1 그리드 전극(310)의 각 전극라인(LX)과 제2 그리드 전극(320)의 각 전극라인(LY) 및, 제3 그리드 전극(330)의 각 전극라인(LZ)는 그리드 제어장치(400)에 각각 결합된다. 즉, 그리드 제어장치(400)는 각 전극 라인(LX,LY,LZ)에 대해 독립적으로 전원을 공급한다.
또한, 제1 내지 제3 그리드 전극(310,320,330)은 챔버 내부에 구비된 지지수단(미도시)에 의해 챔버 내부에 고정되어 일정 이격 거리를 형성하도록 배치되거나, 제1 내지 제3 그리드 전극(310,320,330) 사이의 테두리 부분이나 테두리 부분을 포함한 일정 단위로 이격 거리에 대응되는 높이를 갖는 스페이서(미도시)를 추가로 구비하여 이격 거리를 형성함으로써, 전기적으로 절연되게 적층 배치된다.
제1 그리드 전극(310)은 서로 다른 직경을 갖는 타원이나 동심원형태로 일정 면적을 갖는 다수의 원형 전극라인(LX)이 동일 중심점을 기준으로 외측방향으로 일정 거리 이격된 나이테 형태로 배치된다. 이는 도1 (A)와 같이 일반적인 반도체 공정 특성에 의해 반도체 기판(1)상에 형성되는 정전기 패턴 특성에 따라 전극라인을 형성한 것이다.
제2 및 제3 그리드 전극(320,330)의 전극 라인(LY,LZ)은 10°~ 90°범위에서 임의의 교차 각도를 형성하도록 배치되고, 이를 상측에서 바라보면, 제2 그리드 전극(310)과 제3 그리드 전극(320)의 각 전극 라인이 교차함으로 인해 메쉬 형태를 갖게 된다. 바람직하게는 제2 및 제3 그리드 전극(320,330)의 전극 라인은 X축 방향과 Y축 방향으로 이루어져 격자패턴을 형성하도록 구성될 수 있다.
한편, 도10 (B)는 제1 내지 제3 그리드 전극(310,320,330)이 적층 배치된 형태를 상측에서 바라본 형상을 예시한 도면으로, 도10 (B)를 참조하면, 제1 그리드 전극(310)의 전극 라인(LX)에 형성된 홀(H)과 제2 및 제3 그리드 전극(320,330)의 전극 라인(LY,LZ)이 교차함에 따라 자동적으로 그리드 플레이트(300)의 상측에 위치한 이온이나 전자가 전극 라인(LX)에 형성된 홀(H)을 통해 하측으로 방출된다.
즉, 도11에 도시된 바와 같이, 반도체 공정이 완료된 상태에서 반도체 기판(1)의 정전기 특성 측정 결과, 양 전압의 제1 정전기 영역(T1)과 음 전압의 제2 정전기 영역(T2)가 존재하는 경우, 제1 정전기 영역(T1)에 해당하는 전극 라인(LX4,LX5,LY7,LY8,LY9,LZ1,LZ2,LZ3)으로 제1 정전기 영역(T1)의 역전압인 음 전압을 공급하고, 제2 정전기 영역(T3)에 해당하는 전극 라인(LX1,LX2,LY2,LY3,LY4,LZ5,LZ6,LZ7)으로는 제2 정전기 영역(T2)의 역전압인 양 전압을 공급한다. 예컨대, "+20V"인 제1 정전기 영역(T1)의 전극라인으로는 "-20V"의 역전압을 공급함과 동시에, "-50V"인 제2 정전기 영역(T2)의 전극라인으로는 "+50V"의 역전압을 공급하여, 반도체 기판(1)에 형성된 서로 다른 위치의 서로 다른 전압의 정전기 영역에 서로 다른 세기의 이온이나 전자들이 방출됨으로써, 서로 다른 영역에 형성된 서로 다른 특성의 정전기를 동시에 제거한다.
또한, 도11에서 제1 정전기 영역(T1) 및 제2 정전기 영역(T2)에 해당하는 전극라인으로는 해당 정전기 전압과 반대극성을 가지면서 정전기 전압보다 일정 레벨 미만으로 차이나는 레벨의 전압을 공급할 수 있다. 이는 그리드 플레이트(300)와 반도체 기판(1) 간의 거리를 고려하여 이온이나 전자의 세기가 반도체 기판(1)에서 감소되는 것을 고려하여 적절하게 설정될 수 있다.
또한, 도12와 도13은 본 발명의 또 다른 실시예에 따른 정정기 제거 장치가 구비된 반도체 공정 시스템을 개략적으로 도시한 도면으로, 도4에 도시된 장치와 동일한 장치에 대해서는 동일한 참조번호를 부여하고 그 설명을 생략한다.
도12를 참조하면, 본 발명에 따른 반도체 공정 시스템은, 반도체 기판(1)이 배치되는 챔버(C)의 상측에 VUV(Vacuum Ultraviolet Ray)이오나이저(700)가 배치되고, 그 하측에 그리드 플레이트(300)가 배치되며, 반도체 기판(1)을 지지하는 기판 지지대(10)의 하측에는 반도체 기판(1)을 회전시키기 위한 회전수단(800)이 배치되어 구성된다. 이때, 챔버(C)는 진공 챔버이거나 대기압 챔버가 될 수 있으며, 진공 챔버의 경우 내부 진공도는 10-1 ~ 10-4 Torr 로 설정될 수 있다. 이와 같이 VUV 이오나이저(700)를 구비한 반도체 공정 시스템은 주로 일정 이상의 정전기 전압이 형성되는 반도체 기판(1)에 적용될 수 있다.
상기 VUV 이오나이저(700)는 챔버(C) 내부로 110nm ~ 400nm 대역 파장의 광을 발생시켜며, UV가 챔버(C) 내부의 공정가스와 반응하여 가스 입자를 분해함으로써 양이온과 전자를 발생시킨다. 또한 박막의 밴드갭(band-gap)보다 큰 광에너지인 VUV(Vacuum Ultraviolet Ray)를 기판 하측의 정전기가 축적된 박막으로 방출하여 박막내에 전자와 홀 쌍들을 형성하여 적층된(embedded) 정전기를 중화한다. 이때 기판내에 차징된 형상에 따라서 구역별로 홀의 크기 및 개구율(openning ratio)을 조절한다.
그리드 플레이트(300)는 VUV 이오나이저(700)를 통해 출력되는 VUV에 의해 생성된 양이온과 전자 및 VUV를 홀(H)을 통해 분산시켜 하측의 반도체 기판(1)에 방출한다.
이때, 그리드 플레이트(300)는 그리드 제어장치(400)로부터 인가되는 전압 레벨에 따라 양이온 또는 전자를 하측으로 방출한다.
또한, 반도체 기판(1)의 내부 막인 SiO2은 장시간 예컨대 10초 이상 VUV에 노출되는 경우 VUV와 반응하여 막의 특성이 변경될 수 있는 바, 그리드 제어장치(400)는 정전기 제거 공정시 회전 수단(800)을 제어하여 반도체 기판(1)을 5~50Rpm 의 속도로 회전시키도록 제어한다.
또한, 일반적으로 VUV 이오나이저(700)는 110nm ~ 400nm 파장대의 UV를 이용하여 기판의 정전기를 제거하는 기능을 수행하는 것으로, 도1에서 반도체 기판(1)의 SiO2층의 내부에 침투하여 옥사이드 내에서 정공과 전자를 발생시키고, 이에 의해 막 내부에 축적된 전하, 즉 정전기를 제거하게 된다.
그러나, VUV 이오나이저(700)는 광원의 직진성이 높으며 출력 면적이 10mm ~ 20mm 정도가 작아 광원의 면적보다 큰 면적에 대한 처리가 용이하지 않다.
이에, 본 발명에서는 VUV 이오나이저(700)의 하측에 다수의 홀을 갖는 그리드 플레이트(300)를 배치하고, 그리드 플레이트(300)로 공급되는 전압 레벨을 조절하여 VUV에 의해 생성된 양이온과 전자를 변경하여 반도체 기판(1)으로 방출함과 동시에 그리드 플레이트(300)의 홀의 개구율에 대응되는 광량의 VUV를 반도체 기판(1)으로 방출한다. 이때, VUV 이오나이저(700)를 통해 출력되는 VUV는 그리드 플레이트(300)의 제1 그리드 전극(310)의 메탈층(312) 표면에 의해 VUV를 반사시킴으로써, VUV가 반사경로에 따라 주변으로 확산되어 그리드 플레이트(300)를 통해 보다 넓은 면적으로 출력된다.
즉, 본 발명에서는 그리드 플레이트(300)를 통해 방출되는 양이온 또는 전자이용하여 반도체 기판(1) 표면층의 정전기를 제거하고, VUV에 의해 반도체 기판(1) 내부 막층에 축적된 전하를 중화시키는 것이다.
한편, 대기압 챔버(C)에 VUV 이오나이저(700)가 배치되는 구조에서는, Deuterium 등을 이용한 VUV의 광출력이 200W 이오나이저시 0.4×10-6 W/nmm2 정도이며, 공기중의 광흡수율이 현저하게 높기 때문에, VUV광원과 반도체 기판(1)은 최대한 가까운 위치로 배치되어야 한다. 이에, 그리드 플레이트(300)와 반도체 기판(1)간의 거리는 예컨대, 5~10mm 범위로 설정할 수 있다.
또한, 상기 실시예에 있어서는 챔버(C)의 중앙 부분에 하나의 VUV 이오나이저(700)를 구비한 반도체 공정 시스템에 대해 설명하였으나, 도13에 도시된 바와 같이 챔버(C)의 상측에 서로 다른 위치에서 VUV를 출력하는 둘 이상의 VUV 이오나이저(710,720)를 구비한 반도체 공정 시스템에서도 적용하여 실시할 수 있다.
100 : 이오나이저, 200 : 중앙 그리드,
300 : 그리드 플레이트, 310,320,330 : 그리드 전극,
400 : 그리드 제어장치, 500 : 빔 발생장치,
1 : 기판, 10 : 기판 지지대,
C1 : 대기압 챔버, C2 : 진공 챔버,
LX, LY, LZ : 전극라인, T1,T2,T3 : 정전기 영역.

Claims (14)

  1. 이오나이저를 통해 챔버 내부로 방출된 이온이 공정가스와 반응하여 이온 또는 전자를 생성하고, 이를 하측에 배치된 반도체 기판으로 방출하는 반도체 공정 시스템에 있어서,
    상기 챔버 내부에 구비되면서, 이오나이저를 통해 하측으로 방출되는 이온이 공정가스와 반응하여 생성된 이온 또는 전자를 다수의 홀을 통해 균일한 밀도로 하측으로 방출하는 중앙 그리드와,
    일정 면적의 절연판의 일면에 일정 면적을 가지면서 서로 다른 곡률반경을 갖는 형상의 다수의 전극라인이 나이테 형태로 배치됨과 더불어, 각 전극라인상에 절연판을 관통하는 다수의 홀이 형성되는 제1 그리드 전극을 포함하여 구성되어, 각 전극라인으로 인가되는 전압에 따라 상기 중앙 그리드로부터 유입되는 이온 또는 전자의 세기를 하측에 배치된 반도체 기판의 정전기 전압에 대응되도록 변경하여 반도체 기판으로 방출하는 그리드 플레이트 및,
    상기 중앙 그리드 전체로는 동일한 전압을 공급하고, 상기 그리드 플레이트로는 그리드 전극의 각 전극라인으로 전원을 각각 공급하되, 그리드 플레이트로는 반도체 기판에 형성된 정전기 전압에 대응되는 전압을 공급하는 그리드 제어부를 포함하여 구성되고,
    상기 그리드 제어부는 중앙 그리드로 양(+)과 부(-) 형태의 전압을 공급하여 중앙 그리드를 통해 이온 또는 전자를 균일한 밀도로 하측으로 방출하도록 제어하는 것을 특징으로 하는 반도체 공정 시스템의 정전기 제거 장치. 것을 특징으로 하는 반도체 공정 시스템의 정전기 제거 장치.
  2. 이오나이저를 통해 챔버 내부로 방출된 이온이 공정가스와 반응하여 전자를 생성하고, 이를 하측에 배치된 반도체 기판으로 방출하는 반도체 공정 시스템에 있어서,
    상기 챔버 내부에 구비되면서, 이오나이저를 통해 하측으로 방출되는 이온이 공정가스와 반응하여 생성된 전자를 다수의 홀을 통해 균일한 밀도로 하측으로 방출하는 중앙 그리드와,
    서로 다른 곡률 반경을 갖는 다수의 전극라인과 다수의 절연층이 교번되게 배치되어 각 전극라인이 상호 절연됨과 더불어 각 전극라인상에는 다수의 홀이 형성되는 제1 그리드 전극을 포함하여 구성되어, 각 전극라인으로 인가되는 전압에 따라 상기 중앙 그리드로부터 유입되는 전자의 세기를 하측에 배치된 반도체 기판의 정전기 전압에 대응되도록 변경하여 반도체 기판으로 방출하는 그리드 플레이트 및,
    상기 중앙 그리드 전체로는 동일한 전압을 공급하고, 상기 그리드 플레이트로는 그리드 전극의 각 전극라인으로 전원을 각각 공급하되, 그리드 플레이트로는 반도체 기판에 형성된 정전기 전압에 대응되는 전압을 공급하는 그리드 제어부를 포함하여 구성되고,
    상기 그리드 제어부는 중앙 그리드로 양(+)과 부(-) 형태의 전압을 공급하여 중앙 그리드를 통해 전자를 균일한 밀도로 하측으로 방출하도록 제어하는 것을 특징으로 하는 반도체 공정 시스템의 정전기 제거 장치.
  3. 삭제
  4. 제1항 또는 제2항에 있어서,
    상기 이오나이저는 소프트 X ray, Vacuum UV, 코로나 타입 중 하나를 이용하여 양이온과 음이온을 발생시키는 것을 특징으로 하는 반도체 공정 시스템의 정전기 제거 장치.
  5. 빔 발생장치를 통해 챔버 내부로 방출된 균일한 밀도 특성의 대면적 빔을 하측에 배치된 반도체 기판으로 방출하는 반도체 공정 시스템에 있어서,
    바이어스 전압을 인가할 수 있는 재질로 이루어지면서 상기 반도체 기판을 지지하는 기판 지지대와,
    일정 면적의 절연판의 일면에 일정 면적을 가지면서 서로 다른 곡률반경을 갖는 형상의 다수의 전극라인이 나이테 형태로 배치됨과 더불어, 각 전극라인상에 절연판을 관통하는 다수의 홀이 형성되는 제1 그리드 전극을 포함하여 구성되어, 각 전극라인으로 인가되는 전압에 따라 대면적 빔이 공정가스와 반응하여 생성된 이온 또는 전자의 세기를 하측에 배치된 반도체 기판의 정전기 전압에 대응되도록 변경하여 반도체 기판으로 방출하는 그리드 플레이트 및,
    상기 그리드 플레이트로 그리드 전극의 각 전극라인에 각각 결합되어 각 전극라인으로 반도체 기판에 형성된 정전기 전압에 대응되는 전압을 각각 공급하는 그리드 제어부를 포함하여 구성되고,
    상기 기판 지지대는 다수의 세그먼트로 분리되며,
    상기 그리드 제어부는 상기 기판 지지대로 바이어스 전압을 공급하되, 기판 지지대의 각 세그먼트에 대해 독립적으로 바이어스 전압을 공급하도록 구성되는 것을 특징으로 하는 반도체 공정 시스템의 정전기 제거 장치.
  6. 빔 발생장치를 통해 챔버 내부로 방출된 균일한 밀도 특성의 대면적 빔을 하측에 배치된 반도체 기판으로 방출하는 반도체 공정 시스템에 있어서,
    바이어스 전압을 인가할 수 있는 재질로 이루어지면서 상기 반도체 기판을 지지하는 기판 지지대와,
    서로 다른 곡률 반경을 갖는 다수의 전극라인과 다수의 절연층이 교번되게 배치되어 각 전극라인이 상호 절연됨과 더불어 각 전극라인상에는 다수의 홀이 형성되는 제1 그리드 전극을 포함하여 구성되어, 각 전극라인으로 인가되는 전압에 따라 대면적 빔이 공정가스와 반응하여 생성된 이온 또는 전자의 세기를 하측에 배치된 반도체 기판의 정전기 전압에 대응되도록 변경하여 반도체 기판으로 방출하는 그리드 플레이트 및,
    상기 그리드 플레이트로 그리드 전극의 각 전극라인에 각각 결합되어 각 전극라인으로 반도체 기판에 형성된 정전기 전압에 대응되는 전압을 각각 공급하는 그리드 제어부를 포함하여 구성되고,
    상기 기판 지지대는 다수의 세그먼트로 분리되며,
    상기 그리드 제어부는 상기 기판 지지대로 바이어스 전압을 공급하되, 기판 지지대의 각 세그먼트에 대해 독립적으로 바이어스 전압을 공급하도록 구성되는 것을 특징으로 하는 반도체 공정 시스템의 정전기 제거 장치.
  7. 적어도 하나의 VUV(Vacuum Ultraviolet Ray) 이오나이저를 통해 챔버 내부로 방출된 VUV 를 이용하여 챔버 하측에 배치된 반도체 기판에 형성된 정전기를 제거하는 반도체 공정 시스템에 있어서,
    바이어스 전압을 인가할 수 있는 재질로 이루어지면서 상기 반도체 기판을 지지하는 기판 지지대와,
    챔버 내부에 구비되면서, 일정 면적의 절연판의 일면에 일정 면적을 가지면서 서로 다른 곡률반경을 갖는 형상의 전극라인이 나이테 형태로 다수 배치됨과 더불어, 각 전극라인상에 절연판을 관통하는 다수의 홀이 형성되는 제1 그리드 전극을 포함하여 구성되어, 각 전극라인으로 인가되는 전압에 따라 홀을 통해 방출되는 양이온 또는 전자의 세기를 하측에 배치된 반도체 기판의 정전기 전압에 대응되도록 변경하여 반도체 기판으로 방출함과 동시에 홀을 통해 VUV를 반도체 기판으로 방출하는 그리드 플레이트 및,
    상기 그리드 플레이트로 그리드 전극의 각 전극라인에 각각 결합되어 각 전극라인으로 반도체 기판에 형성된 정전기 전압에 대응되는 전압을 각각 공급하는 그리드 제어부를 포함하여 구성되고,
    상기 기판 지지대는 다수의 세그먼트로 분리되며,
    상기 그리드 제어부는 상기 기판 지지대로 바이어스 전압을 공급하되, 기판 지지대의 각 세그먼트에 대해 독립적으로 바이어스 전압을 공급하도록 구성되는 것을 특징으로 하는 반도체 공정 시스템의 정전기 제거 장치.
  8. 적어도 하나의 VUV(Vacuum Ultraviolet Ray) 이오나이저를 통해 챔버 내부로 방출된 VUV 를 이용하여 챔버 하측에 배치된 반도체 기판에 형성된 정전기를 제거하는 반도체 공정 시스템에 있어서,
    바이어스 전압을 인가할 수 있는 재질로 이루어지면서 상기 반도체 기판을 지지하는 기판 지지대와,
    챔버 내부에 구비되면서,서로 다른 곡률 반경을 갖는 다수의 전극라인과 다수의 절연층이 교번되게 배치되어 각 전극라인이 상호 절연됨과 더불어 각 전극라인상에는 다수의 홀이 형성되는 제1 그리드 전극을 포함하여 구성되어, 각 전극라인으로 인가되는 전압에 따라 홀을 통해 방출되는 양이온 또는 전자의 세기를 하측에 배치된 반도체 기판의 정전기 전압에 대응되도록 변경하여 반도체 기판으로 방출함과 동시에 홀을 통해 VUV를 반도체 기판으로 방출하는 그리드 플레이트 및,
    상기 그리드 플레이트로 그리드 전극의 각 전극라인에 각각 결합되어 각 전극라인으로 반도체 기판에 형성된 정전기 전압에 대응되는 전압을 각각 공급하는 그리드 제어부를 포함하여 구성되고,
    상기 기판 지지대는 다수의 세그먼트로 분리되며,
    상기 그리드 제어부는 상기 기판 지지대로 바이어스 전압을 공급하되, 기판 지지대의 각 세그먼트에 대해 독립적으로 바이어스 전압을 공급하도록 구성되는 것을 특징으로 하는 반도체 공정 시스템의 정전기 제거 장치.
  9. 제7항 또는 제8항에 있어서,
    상기 반도체 기판의 하측에는 상기 그리드 제어부의 제어에 따라 반도체 기판을 일정 속도로 회전시키는 회전수단을 추가로 구비하여 구성되는 것을 특징으로 하는 반도체 공정 시스템의 정전기 제거 장치.
  10. 제1항 또는 제2항 또는 제5항 또는 제6항 또는 제7항 또는 제8항 중 어느 한 항에 있어서,
    상기 그리드 플레이트는 상기 제1 그리드 전극을 포함하는 다수의 그리드 전극이 전기적으로 서로 절연되도록 일정 거리 이격되게 적층되는 구조로 이루어지고, 각 그리드 전극은 다수의 전극라인이 동일 형상으로 일정 거리 이격되게 배치되되, 각 그리드 전극의 전극 라인들이 교차되게 배치되어, 각 전극라인으로 인가되는 전압에 따라 교차 영역의 홀을 통해 방출되는 이온 또는 전자의 세기를 하측에 배치된 반도체 기판의 정전기 전압에 대응되도록 변경하여 반도체 기판으로 방출하는 것을 특징으로 하는 반도체 공정 시스템의 정전기 제거 장치.
  11. 제10항에 있어서,
    상기 그리드 플레이트는 제1 방향 직선 구조의 전극라인으로 이루어지는 제2 그리드 전극과, 제2 그리드 전극의 하측에 배치되어 제2 방향 직선 구조의 전극라인으로 이루어지는 제3 그리드 전극을 포함하여 구성되고,
    상기 제2 그리드 전극과 제3 그리드 전극의 각 전극라인에 의해 격자 패턴을 형성하도록 구성되는 것을 특징으로 하는 하도록 구성되는 반도체 공정 시스템의 정전기 제거 장치.
  12. 제1항 또는 제5항 또는 제7항 중 어느 한 항에 있어서,
    상기 제1 그리드 전극은 절연판의 양면에 동일 형상으로 원형의 전극라인을 다수 형성하도록 구성되는 것을 특징으로 하는 반도체 공정 시스템의 정전기 제거 장치.
  13. 이오나이저를 통해 챔버 내부로 방출된 이온이 공정가스와 반응하여 이온 또는 전자를 생성하고, 이를 하측에 배치된 반도체 기판으로 방출하는 반도체 공정 시스템에 있어서,
    바이어스 전압을 인가할 수 있는 재질로 이루어지면서 상기 반도체 기판을 지지하는 기판 지지대와,
    상기 챔버 내부에 구비되면서, 이오나이저를 통해 하측으로 방출되는 이온이 공정가스와 반응하여 생성된 이온 또는 전자를 다수의 홀을 통해 균일한 밀도로 하측으로 방출하는 중앙 그리드,
    일정 면적의 절연판의 일면에 일정 면적을 가지면서 서로 다른 곡률반경을 갖는 형상의 다수의 전극라인이 나이테 형태로 배치됨과 더불어, 각 전극라인상에 절연판을 관통하는 다수의 홀이 형성되는 제1 그리드 전극을 포함하여 구성되어, 각 전극라인으로 인가되는 전압에 따라 상기 중앙 그리드로부터 유입되는 이온 또는 전자의 세기를 하측에 배치된 반도체 기판의 정전기 전압에 대응되도록 변경하여 반도체 기판으로 방출하는 그리드 플레이트 및,
    상기 중앙 그리드 전체로는 동일한 전압을 공급하고, 상기 그리드 플레이트로는 그리드 전극의 각 전극라인으로 전원을 각각 공급하되, 그리드 플레이트로는 반도체 기판에 형성된 정전기 전압에 대응되는 전압을 공급하는 그리드 제어부를 포함하여 구성되고,
    상기 기판 지지대는 다수의 세그먼트로 분리되며,
    상기 그리드 제어부는 상기 기판 지지대로 바이어스 전압을 공급하되, 기판 지지대의 각 세그먼트에 대해 독립적으로 바이어스 전압을 공급하도록 구성되는 것을 특징으로 하는 반도체 공정 시스템의 정전기 제거 장치.
  14. 이오나이저를 통해 챔버 내부로 방출된 이온이 공정가스와 반응하여 이온 또는 전자를 생성하고, 이를 하측에 배치된 반도체 기판으로 방출하는 반도체 공정 시스템에 있어서,
    바이어스 전압을 인가할 수 있는 재질로 이루어지면서 상기 반도체 기판을 지지하는 기판 지지대와,
    상기 챔버 내부에 구비되면서, 이오나이저를 통해 하측으로 방출되는 이온이 공정가스와 반응하여 생성된 이온 또는 전자를 다수의 홀을 통해 균일한 밀도로 하측으로 방출하는 중앙 그리드와,
    서로 다른 곡률 반경을 갖는 다수의 전극라인과 다수의 절연층이 교번되게 배치되어 각 전극라인이 상호 절연됨과 더불어 각 전극라인상에는 다수의 홀이 형성되는 제1 그리드 전극을 포함하여 구성되어, 각 전극라인으로 인가되는 전압에 따라 상기 중앙 그리드로부터 유입되는 이온 또는 전자의 세기를 하측에 배치된 반도체 기판의 정전기 전압에 대응되도록 변경하여 반도체 기판으로 방출하는 그리드 플레이트 및,
    상기 중앙 그리드 전체로는 동일한 전압을 공급하고, 상기 그리드 플레이트로는 그리드 전극의 각 전극라인으로 전원을 각각 공급하되, 그리드 플레이트로는 반도체 기판에 형성된 정전기 전압에 대응되는 전압을 공급하는 그리드 제어부를 포함하여 구성되고,
    상기 기판 지지대는 다수의 세그먼트로 분리되며,
    상기 그리드 제어부는 상기 기판 지지대로 바이어스 전압을 공급하되, 기판 지지대의 각 세그먼트에 대해 독립적으로 바이어스 전압을 공급하도록 구성되는 것을 특징으로 하는 반도체 공정 시스템의 정전기 제거 장치.
KR1020210027906A 2021-02-24 2021-03-03 반도체 공정 시스템의 정전기 제거 장치 KR102358914B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020210024582 2021-02-24
KR20210024582 2021-02-24

Publications (1)

Publication Number Publication Date
KR102358914B1 true KR102358914B1 (ko) 2022-02-08

Family

ID=80252521

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210027906A KR102358914B1 (ko) 2021-02-24 2021-03-03 반도체 공정 시스템의 정전기 제거 장치

Country Status (1)

Country Link
KR (1) KR102358914B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023224235A1 (ko) * 2022-05-20 2023-11-23 (주)넥스틴 반도체 공정 시스템의 정전기 조절 장치

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4758304A (en) * 1987-03-20 1988-07-19 Mcneil John R Method and apparatus for ion etching and deposition
KR20040040106A (ko) 2002-11-06 2004-05-12 동부전자 주식회사 반도체 웨이퍼의 정전기 제거장치
KR20090033579A (ko) * 2007-10-01 2009-04-06 박흥균 전자빔 방출장치
KR101698273B1 (ko) 2015-08-26 2017-01-19 이진화 이온 생성 장치 및 이를 이용한 세정액 공급 시스템
KR102125063B1 (ko) * 2019-02-22 2020-06-19 박흥균 빔 조절 기능을 갖는 반도체 공정 시스템용 그리드 장치 및, 이를 이용한 반도체 박막 공정 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4758304A (en) * 1987-03-20 1988-07-19 Mcneil John R Method and apparatus for ion etching and deposition
KR20040040106A (ko) 2002-11-06 2004-05-12 동부전자 주식회사 반도체 웨이퍼의 정전기 제거장치
KR20090033579A (ko) * 2007-10-01 2009-04-06 박흥균 전자빔 방출장치
KR101698273B1 (ko) 2015-08-26 2017-01-19 이진화 이온 생성 장치 및 이를 이용한 세정액 공급 시스템
KR102125063B1 (ko) * 2019-02-22 2020-06-19 박흥균 빔 조절 기능을 갖는 반도체 공정 시스템용 그리드 장치 및, 이를 이용한 반도체 박막 공정 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023224235A1 (ko) * 2022-05-20 2023-11-23 (주)넥스틴 반도체 공정 시스템의 정전기 조절 장치

Similar Documents

Publication Publication Date Title
US10522332B2 (en) Plasma processing system, electron beam generator, and method of fabricating semiconductor device
US8409398B2 (en) Control of ion angular distribution function at wafer surface
JP2024020348A (ja) イオン－イオンプラズマ原子層エッチングプロセス及びリアクタ
JP5704577B2 (ja) プラズマ処理装置および処理対象物を処理する方法
JP2021536667A (ja) プラズマ処理の方法及び装置
CN105097403B (zh) 等离子体处理装置
US20130081761A1 (en) Radical passing device and substrate processing apparatus
US9390943B2 (en) Substrate processing apparatus
TW201628045A (zh) 使用離子束蝕刻以產生環繞式閘極結構
KR20160026776A (ko) 웨이퍼 틸트 또는 회전에 대한 필요가 없는 이온 빔 에칭
TWI600062B (zh) 離子植入方法、使用此方法的裝置及執行此方法的物件
KR102322101B1 (ko) 반도체 제조 장치
US20150197853A1 (en) Substrate processing apparatus
US10388528B2 (en) Non-ambipolar electric pressure plasma uniformity control
KR102358914B1 (ko) 반도체 공정 시스템의 정전기 제거 장치
WO2017184736A1 (en) Radio frequency extraction system for charge neutralized ion beam
EP2428975A2 (en) Plasma texturing reaction apparatus
KR102374482B1 (ko) 반도체 제조 장치
KR102358908B1 (ko) 반도체 공정 시스템의 정전기 제거 장치
KR102118604B1 (ko) 라인 형태의 이온빔 방출 장치
US20070077366A1 (en) Plasma doping method and plasma doping apparatus for performing the same
JP2001271163A (ja) 磁気中性線放電スパッタ装置
KR102497755B1 (ko) 반도체 기판의 정전기 제거 장치
TW202412057A (zh) 半導體處理系統的靜電荷控制裝置
KR100739959B1 (ko) 반도체 장치 제조용 식각 챔버

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant