KR102497755B1 - 반도체 기판의 정전기 제거 장치 - Google Patents

반도체 기판의 정전기 제거 장치 Download PDF

Info

Publication number
KR102497755B1
KR102497755B1 KR1020210106506A KR20210106506A KR102497755B1 KR 102497755 B1 KR102497755 B1 KR 102497755B1 KR 1020210106506 A KR1020210106506 A KR 1020210106506A KR 20210106506 A KR20210106506 A KR 20210106506A KR 102497755 B1 KR102497755 B1 KR 102497755B1
Authority
KR
South Korea
Prior art keywords
semiconductor substrate
vuv
light
vacuum chamber
light diffusing
Prior art date
Application number
KR1020210106506A
Other languages
English (en)
Inventor
나성주
박흥균
Original Assignee
(주)넥스틴
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)넥스틴 filed Critical (주)넥스틴
Priority to KR1020210106506A priority Critical patent/KR102497755B1/ko
Priority to JP2024508483A priority patent/JP2024534005A/ja
Priority to PCT/KR2022/008958 priority patent/WO2023017998A1/ko
Application granted granted Critical
Publication of KR102497755B1 publication Critical patent/KR102497755B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32697—Electrostatic control
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B27/00—Optical systems or apparatus not provided for by any of the groups G02B1/00 - G02B26/00, G02B30/00
    • G02B27/10—Beam splitting or combining systems
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B3/00—Simple or compound lenses
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B3/00—Simple or compound lenses
    • G02B3/0006—Arrays
    • G02B3/0037—Arrays characterized by the distribution or form of lenses
    • G02B3/0056—Arrays characterized by the distribution or form of lenses arranged along two different directions in a plane, e.g. honeycomb arrangement of lenses
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B5/00—Optical elements other than lenses
    • G02B5/02—Diffusing elements; Afocal elements
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B5/00—Optical elements other than lenses
    • G02B5/02—Diffusing elements; Afocal elements
    • G02B5/0273—Diffusing elements; Afocal elements characterized by the use
    • G02B5/0278—Diffusing elements; Afocal elements characterized by the use used in transmission
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05F—STATIC ELECTRICITY; NATURALLY-OCCURRING ELECTRICITY
    • H05F3/00—Carrying-off electrostatic charges

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Elimination Of Static Electricity (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명은 VUV 광을 이용하여 반도체 기판 및 반도체 기판에 위치하는 패턴에 형성된 정전기를 중화하는 장치에 관한 것으로, 보다 상세하게는 반도체 기판측으로 조사되는 VUV 광의 범위를 확장시켜 대면적 반도체 기판상의 박막 내부에 임배드된(embedded) 정전기를 용이하게 제거할 수 있도록 해 주는 기술에 관한 것이다.
본 발명에 따른 반도체 기판의 정전기 제거 장치는, 진공 챔버 내부에 배치된 반도체 기판으로 VUV(Vacuum Ultraviolet Ray) 광을 조사하여 반도체 기판상에 형성된 정전기를 제거하는 반도체 기판의 정전기 제거 장치에 있어서, 진공 챔버의 상측에 배치되어 진공 챔버의 내측으로 협대역의 VUV 광을 방출하는 VUV 램프가 구비된 VUV 발생기와, VUV 발생기의 하측에 배치되어 입사되는 VUV 광을 광대역으로 확산하여 하측에 위치하는 반도체 기판으로 출력하는 광 확산부를 포함하여 구성되는 것을 특징으로 한다.

Description

반도체 기판의 정전기 제거 장치{Electro static charge removal apparatus of wafer}
본 발명은 VUV 광을 이용하여 반도체 기판 및 반도체 기판에 위치하는 패턴에 형성된 정전기를 중화하는 장치에 관한 것으로, 보다 상세하게는 반도체 기판측으로 조사되는 VUV 광의 범위를 확장시켜 대면적 반도체 기판상의 박막 내부에 임배드된(embedded) 정전기를 용이하게 제거할 수 있도록 해 주는 기술에 관한 것이다.
최근, 반도체 산업의 집적화가 높아질수록 반도체 소자의 크기가 감소하는 추세이다. 이에 따라 반도체 소자를 형성하는 패턴의 크기와 박막의 두께가 감소하고 있으며, 특히 종래에는 크게 영향을 미치게 않은 요인들이 반도체 소자 개발에서 중요한 요소로 대두되는 추세이다. 이러한 요소들 중 하나로는 기판에 형성된 정전기가 있다.
반도체 기판에 형성되는 정전기의 발생 원인은 이온이 제거된 용수(Deionized water) 이용 및 대전된 플라스틱 재료로부터 차지 이전(charge transfer), 또는 인덕션 차징(induction charge) 등이 있다.
이러한 반도체 기판의 정전기는 회전운동을 이용하는 포토 공정이나 세정 공정에서 주로 발생하며 이는 원심력 차이에 의하여 중앙부에 가장 많은 정전기가 집중하는 것으로 알려져 있다. 즉, 포토 레지스트(photo resist) 코팅 공정에서 웨이퍼(wafer)의 고속 회전으로 기판 중심부의 공기흐름 집중도는 외곽에 비해 3배 이상 높아져서 상대적으로 원심력이 약한 중심부를 중심으로 정전기가 형성된다. 특히 중심부에 형성되는 강한 전기장에 의한 정전기는 웨이퍼상의 다층막 내부 및 표면에 형성된 포토 레지스트 패턴에 충전(charge)된다.
도1 (A)에는 반도체 기판(1)의 중앙부분으로부터 외곽측으로 -50V, -30V, -10V의 정전기 전압이 나타난 형상이 예시되어 있다.
그러나, 도1 (A)에 도시된 바와 같이 반도체 기판(1)의 중심부를 중심으로 높은 전압으로 차징되는 경우, 도1 (B)에서 기판의 중앙부분에 해당하는 영역(도1 (A)에서 정전기 전압이 -50V 인 영역)에는 절연체인 포토레지스트 패턴 (PR: Photo Resist) 혹은 산화막 등의 반도체 기판(1) 표면 뿐 아니라 기판 표면의 일정 깊이(D)까지 전하가 차징되어 낮은 운동 에너지를 갖는 이온에 의한 중화가 불가능한 상태가 발생될 수 있다. 이와같이 반도체 기판에 차징되는 정전기 전압은 공정의 종류와 재료 및 패턴 형상 등의 많은 변수가 있으며, 일반적으로 -200V ~ +200V 사이로 형성된다.
이와 관련하여 선행문헌1(한국등록특허 10-1698273호)과 선행문헌2(한국공개특허 10-2004-0040106호)에는 이온나이저를 이용하여 반도체 기판의 정전기를 제거하는 구성이 개시되어 있다.
예컨대, 도1 (B)에 도시된 바와 같이, 10nm 이내의 미세 회로내의 절연막 또는 "5" 이상의 종횡비(aspect ratio)를 갖는 패턴(P)이 형성되는 등의 반도체 기판(1)에 100V 이하의 차징 전압이 형성되면, 패턴폭이 좁아서 이오나이저에서 발생되는 양이온과 음이온간의 자체 중화 효과 및 반도체 기판과 이온간의 낮은 전압차에 따른 낮은 기전력으로 인한 이온의 충돌 감소로 기판상의 박막 내부에 축적된 정전기 제거에 어려움이 있다.
또한, 반도체 기판에 1000V로 충전된 정전기를 소프트 엑스레이(soft Xray) 이오나이저로 100V 내로 줄이는 것은 1~2초 내의 디케이(Decay) 타임이 요구되지만, 초기 100V 이하의 차징 전압이 형성될 때 차징 전압을 목적하는 전압 이하로 감소시키는데 오랜 시간이 소요된다.
또한, 이오나이저는 자외선을 발생시켜 기판상의 정전기를 제거하는데, 이오나이저의 램프에서 방출되는 자외선의 발산 각도는 대략 ±7°로 매우 작아 대면적 반도체 기판의 정전기 제거를 위해서는 이오나이저와 반도체 기판 사이에 매우 긴 이격 거리가 요구된다. 즉, 반도체 기판 면적에 대응하여 해당 반도체 기판의 정전기 제거 공정을 수행하는 진공 챔버 크기를 보다 크게 설계해야하는 문제가 있음은 물론, 자외선은 조사 거리에 따라 그 에너지가 급격히 감소하기 때문에 반도체 기판에 충전된 일정 레벨 이상의 정전기 제거를 위해서는 오랜 정전기 제거 시간이 요구되는 문제가 있다.
또한, 일반적으로 이오나이저의 이온 밀도가 106 인 것을 고려할 때, 반도체 기판내 포토 레지스트 하부의 산화막 내부에 이온 밀도가 108 이상으로 되는 경우에는 종래 이오나이저를 이용하여 반도체 기판에 형성된 정전기를 제거할 수 없게 된다.
이러한 경우에는 진공 챔버 내에 109 이상의 고밀도 플라즈마를 발생하여 반도체 기판의 정전기를 제거하는 방법이 있을 수 있다.
그러나, 진공 챔버 구성의 경우, 플라즈마 타입에 따른 셀프 바이어스와 플라즈마 균일도에 의해 전면에 이온빔이 추가로 차징되는 문제가 발생될 수 있다. 또한, 반도체 기판에는 미세 회로가 일정하지 않은 패턴으로 형성될 수 있고, 패턴의 특성에 따라 각 부분별로 서로 다른 전압의 정전기가 차징될 수 있다. 즉, 반도체 기판의 부분에 따라 -100 ~ +100V 의 정전기 전압이 분포될 수 있다.
따라서, 기판에 균일하게 이온을 제공하면, 기판의 표면 전체에 동일한 세기의 이온이 반도체 기판으로 방출되며, 이에 따라 반도체 기판에 발생된 정전기 전압보다 높은 전압 레벨이 인가된 영역에서는 오버 슈팅의 의한 차징이 추가로 발생할 수 있다.
나아가, 산화막 및/또는 패턴의 내부에 전하가 충전된 경우에는 정전기를 중화시키기 위하여 높은 에너지로 이온을 제공하여야 하나, 높은 에너지로 반응성 라디칼(radical) 및/또는 반응성 이온들을 기판에 조사하면 기판과 기판의 표면에 형성된 패턴에 충돌하여 손상을 일으킬 수 있다.
특히, 패턴이 10nm 이하의 극 미세화 구조인 반도체 기판의 경우, 양이온 또는 음이온 또는 전자에 의한 차징에 의해 반도체 소자의 성능 및 수율에 더욱 더 많은 영향을 끼치게 된다.
1. 한국등록특허 제10-1698273호 (발명의 명칭 : 이온 생성 장치 및 이를 이용한 세정액 공급 시스템) 2. 한국공개특허 제10-2004-0040106호 (발명의 명칭 : 반도체 웨이퍼의 정전기 제거장치)
이에, 본 발명은 상기한 사정을 감안하여 창출된 것으로, VUV 발생기로부터 발생되는 협소한 면적의 VUV광을 회절광학소자를 통해 확장하여 반도체 기판측으로 조사함으로써, 진공 챔버의 면적을 확장시키지 않고서도 대면적 반도체 기판상에 형성된 정전기를 용이하게 중화할 수 있도록 해 주는 반도체 기판의 정전기 제거 장치를 제공함에 그 기술적 목적이 있다.
또한, 본 발명에 의하면 상호 분리되는 서로 다른 영역의 다수의 전극영역으로 서로 다른 전압을 공급하여 전극영역상에 형성된 홀을 통해 반도체 기판에 형성된 정전기 전압에 대응되는 VUV 광을 반도체 기판으로 방출함으로써, 단시간내에 반도체 기판상의 박막 내부에 임배드된(embedded) 차징된 정전기를 정확하고 신속하게 제거할 수 있도록 해 주는 반도체 기판의 정전기 제거 장치를 제공함에 또 다른 기술적 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 일측면에 따르면, 진공 챔버 내부에 배치된 반도체 기판으로 VUV(Vacuum Ultraviolet Ray) 광을 조사하여 반도체 기판상의 박막 내부에 임배드된(embedded) 정전기를 제거하는 반도체 기판의 정전기 제거 장치에 있어서, 진공 챔버의 상측에 배치되어 진공 챔버의 내측으로 협대역의 VUV 광을 방출하는 VUV 램프가 구비된 VUV 발생기와, VUV 발생기의 하측에 배치되어 입사되는 VUV 광을 광대역으로 확산하여 하측에 위치하는 반도체 기판으로 출력하는 광 확산부를 포함하여 구성되는 것을 특징으로 하는 반도체 기판의 정전기 제거 장치가 제공된다.
또한, 상기 목적을 달성하기 위한 본 발명의 또 다른 일측면에 따르면, 진공 챔버 내부에 배치된 반도체 기판으로 VUV 광을 조사하여 반도체 기판상에 형성된 정전기를 제거하는 반도체 기판의 정전기 제거 장치에 있어서, 진공 챔버의 상측에 배치되면서 공정가스와 반응하여 플라즈마를 형성함으로써, 진공 챔버의 내측으로 VUV 광을 방출하는 플라즈마 발생기와, 플라즈마 발생기의 하측에 배치되어 입사되는 VUV 광을 광대역으로 확산하여 하측에 위치하는 반도체 기판으로 출력하는 광 확산부를 포함하여 구성되는 것을 특징으로 하는 반도체 기판의 정전기 제거 장치가 제공된다.
또한, 상기 광 확산부는 빔 스플리터인 것을 특징으로 하는 반도체 기판의 정전기 제거 장치가 제공된다.
또한, 상기 광 확산부는 메탈 메쉬 또는 다수의 홀이 형성된 메탈판으로 이루어지는 것을 특징으로 하는 반도체 기판의 정전기 제거 장치가 제공된다.
또한, 상기 광 확산부는 MgF2, CaF2, LiF 또는 사파이어 중 하나의 소재로 이루어지는 기판상에 다수의 마이크로 렌즈가 배치된 멀티 렌즈 어레이 구조로 이루어지는 것을 특징으로 하는 반도체 기판의 정전기 제거 장치가 제공된다.
또한, 상기 광 확산부의 하측에는 중앙부분에 배치되는 일정 크기의 중앙 전극영역과, 이 중앙 전극영역의 주변에 하나 이상의 띠 형상을 갖는 주변 전극영역이 하나 이상 배치되어 전극영역들이 분리된 구조를 갖는 그리드 플레이트가 추가 배치되어 구성되고, 상기 전극영역은 메탈 소재로 다수의 홀이 형성되면서, 각 전극영역으로 서로 다른 전압이 공급되는 것을 특징으로 하는 반도체 기판의 정전기 제거 장치가 제공된다.
또한, 상기 진공 챔버 내부에는 광 확산부를 기준으로 상부 공간과 하부 공간을 분리하는 분리판을 추가로 구비하여 구성되고, 상기 광 확산부는 분리판상에 형성되는 것을 특징으로 하는 반도체 기판의 정전기 제거 장치가 제공된다.
또한, 상기 진공 챔버의 상부 공간과 하부 공간에는 해당 공간의 진공상태를 설정하기 위한 진공 설정부가 각각 구비되어 구성되고, 상부 공간의 진공도는 하부 공간의 진공도보다 높게 설정되는 것을 특징으로 하는 반도체 기판의 정전기 제거 장치가 제공된다.
또한, 상기 기판 지지대는 메탈 소재로 이루어지면서 양(+) 또는 부(-)의 바이어스 전압이 공급되되, 전자를 반도체 기판(1)측으로 유도하기 위해서는 양(+)의 바이어스 전압이 공급되고, 이온을 반도체 기판(1)측으로 유도하기 위해서는 음(-)의 바이어스 전압이 공급되는 것을 특징으로 하는 반도체 기판의 정전기 제거 장치가 제공된다.
또한, 상기 진공 챔버의 상측에는 일정 간격 이격되게 VUV를 방출하는 다수의 VUV 발생기가 배치되고, 상기 광 확산부는 상기 VUV 발생기에서 방출되는 다수의 VUV광을 반도체 기판의 전면(全面)으로 확장하여 출력하는 것을 특징으로 하는 반도체 기판의 정전기 제거 장치가 제공된다.
또한, 상기 진공 챔버의 상측에는 일정 간격 이격되게 VUV를 방출하는 다수의 플라즈마 발생기가 배치되고, 상기 광 확산부는 상기 VUV 발생기에서 방출되는 다수의 VUV광을 반도체 기판의 전면(全面))으로 확장하여 출력하되, 상기 각 플라즈마 발생기는 서로 다른 공정가스와 반응하여 서로 다른 대역의 VUV를 방출하도록 구성되는 것을 특징으로 하는 반도체 기판의 정전기 제거 장치가 제공된다.
또한, 상기 반도체 기판을 지지하는 기판 지지대의 하측에는 VUV 발생기로부터 VUV 광이 방출되는 동안 기판 지지대를 회전시키는 회전수단이 구비되어 구성되고, 상기 광 확산부는 반도체 기판 중심으로부터 편심되어 위치하는 적어도 하나의 광확산 모듈로 이루어지는 것을 특징으로 하는 반도체 기판의 정전기 제거 장치가 제공된다.
본 발명에 의하면, 진공 챔버의 내부에서 반도체 기판측으로 조사되는 VUV의 출력 범위를 확장하여 진공 챔버 면적을 확장시키지 않고서도 대면적 반도체 기판상에 형성된 정전기를 용이하게 중화할 수 있다.
또한, 반도체 기판상에 차징된 정전기에 대응되게 그리드 플레이트로 인가되는 전원을 조절하며, 반도체 기판측으로 조사되는 VUV 광량을 조절함으로써, 반도체 기판상에 서로 다르게 차징된 정전기를 정확하게 제거하여 반도체 제조 공정에 의한 불량률을 최소화함은 물론, 보다 신뢰성있는 반도체 소자를 제조할 수 있다.
도1은 반도체 기판의 정전기 제거 문제점을 설명하기 위한 도면.
도2는 본 발명의 제1 실시예에 따른 반도체 기판의 정전기 제거 장치를 개략적으로 도시한 도면.
도3은 도2에 도시된 광 확산부(200)의 구조를 예시한 도면.
도4는 본 발명의 제2 실시예에 따른 반도체 기판의 정전기 제어 장치를 설명하기 위한 도면.
도5는 본 발명의 제3 실시예에 따른 반도체 기판의 정전기 제어 장치를 설명하기 위한 도면.
도6은 도5에 도시된 그리드 플레이트(400)의 구조를 예시한 도면.
도7은 본 발명의 제4 실시예에 따른 반도체 기판의 정전기 제어 장치를 설명하기 위한 도면.
도8은 도7에 도시된 광 확산부(200) 구조를 예시한 도면.
도9는 본 발명의 제5 실시예에 따른 반도체 기판의 정전기 제어 장치를 설명하기 위한 도면.
본 발명에 기재된 실시예 및 도면에 도시된 구성은 본 발명의 바람직한 실시예에 불과할 뿐이고, 본 발명의 기술적 사상을 모두 표현하는 것은 아니므로, 본 발명의 권리범위는 본문에 설명된 실시예 및 도면에 의하여 제한되는 것으로 해석되어서는 아니 된다. 즉, 실시예는 다양한 변경이 가능하고 여러 가지 형태를 가질 수 있으므로 본 발명의 권리범위는 기술적 사상을 실현할 수 있는 균등물들을 포함하는 것으로 이해되어야 한다. 또한, 본 발명에서 제시된 목적 또는 효과는 특정 실시예가 이를 전부 포함하여야 한다거나 그러한 효과만을 포함하여야 한다는 의미는 아니므로, 본 발명의 권리범위는 이에 의하여 제한되는 것으로 이해되어서는 아니 될 것이다.
여기서 사용되는 모든 용어들은 다르게 정의되지 않는 한, 본 발명이 속하는 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가진다. 일반적으로 사용되는 사전에 정의되어 있는 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 것으로 해석되어야 하며, 본 발명에서 명백하게 정의하지 않는 이상적이거나 과도하게 형식적인 의미를 지니는 것으로 해석될 수 없다.
도2는 본 발명의 제1 실시예에 따른 반도체 기판의 정전기 제거 장치를 개략적으로 도시한 도면이다.
도2를 참조하면, 본 발명에 따른 반도체 기판의 정전기 제거 장치는, 반도체 기판(1)이 배치되는 진공 챔버(CM)의 상측에 VUV 발생기(100)가 배치되고, 진공 챔버(CM)의 내측에는 VUV 발생기(100)에서 방출되는 VUV의 방출 범위를 확장시켜 출력하는 광 확산부(200)가 배치되며, 광 확산부(200)의 하측에는 기판 지지대(10)의 상면에 반도체 기판(1)이 배치된다. 그리고, 진공 챔버(CM) 내부에 배치된 장치들은 제어장치(미도시)를 통해 제어된다.
VUV 발생기(100)는 VUV(Vacuum Ultraviolet Ray)이오나이저로 이루어질 수 있다. VUV 이오나이저는 진공 챔버(CM) 내부로 110nm ~ 400nm 대역 파장의 VUV 광을 발생시켜며, VUV 광이 진공 챔버(CM) 내부의 공정가스와 반응하여 가스 입자를 분해함으로써 양이온과 전자를 발생시키면서 반도체 기판(1)측으로 조사된다. 이때, VUV 이오나이저는 박막의 밴드갭(band-gap)보다 큰 광에너지인 VUV(Vacuum Ultraviolet Ray)를 기판 하측의 정전기가 축적된 박막으로 방출하여 박막내에 전자와 홀 쌍들을 형성함으로써, 반도체 기판(1)상에 적층된(embedded) 정전기를 중화한다.
이때, VUV 이오나이저는 디테리움(deuterium) 램프를 통해 VUV를 진공 챔버(CM) 내부로 방출하는데, 디테리움 램프를 통해 방출되는 VUV의 광발산 면적은 약 10mm×10mm 정도이며, 광 발산 각도는 ±7°정도이다.
광 확산부(200)는 VUV 발생기(100)로부터 방출되는 VUV의 발산 각도를 확장하여 출력하는 것으로, 회절광학소자(DOE : Diffractive Optical Element)로 이루어질 수 있다.
DOE 는 렌즈 내부 또는 렌즈 표면의 구조에 의한 회절현상을 이용하여 광 경로를 확산시키는 광학소자로서, fresnel lens, binary optics, fresnel zone plate, hybrid lens 등을 이용하여 제조되며, Beam shaping, Dlite beam splitter, transmission grating random dot generation 등의 소자들이 있다. 특히 diffractive spot beam splitter가 이용될 수 있으며, 이러한 빔 스플리터는 MgF2, CaF2, LiF, 또는 사파이어로 이루어질 수 있다.
또한, 광 확산부(200)는 다수의 홀을 갖는 메탈 소재의 보드로 이루어질 수 있다. 예컨대, 메탈 보드는 도3 (A)에 도시된 바와 같이 메탈 소재의 메쉬 즉, 메탈 메쉬로 이루어지거나, 일정 두께를 가지면서 다수의 홀(H)이 형성된 메탈판으로 이루어질 수 있다.
메탈 보드는 VUV 발생기(100)로부터 방출되는 VUV를 메탈 소재에 의해 반사시키고, 홀을 통해 주변으로 확산시키면서 하측으로 방출되도록 한다. 예컨대, 메탈 보드의 광 반사도는 UV로 폴리쉬드된 알루미늄(Al)의 경우 120nm 파장대에서 70~80%의 반사도를 갖는다.
또한, 광 확산부(200)는 다수의 렌즈들이 배열된 구조의 멀티 렌즈 어레이(multi lens array) 구조로 이루어질 수 있다.
멀티 렌즈 어레이는 도3 (B)에 도시된 바와 같이 기판(I) 상에 다수의 마이크로 렌즈(L)들이 배열된 형태로서, MgF2, CaF2, LiF 또는 사파이어 중 하나의 소재로 이루어지는 기판(I)상에 포토레지스터로 패턴 형성한 후에 ICP 등의 플라즈마를 이용하여 마이크로 렌즈 어레이를 형성한다. 이때, 기판(I)의 중앙부분에 5배 이상의 광 폭이 확대되는 20mm×20mm 크기의 2μm 마이크로 렌즈 어레이를 배치하고, 반도체 기판(1)과의 거리를 100mm 이내로 배치하여 실험한 결과 300mm 웨이퍼 공정시 펌 아웃(pump out)시간 등을 고려할 때 반도체 기판(1)를 회전시키지 않은 상태에서 30% 이상의 효율이 증대되는 효과가 있음을 확인하였다. 이는 또는 반도체 기판(1)의 크기를 고려할 때 종래 3개 이상의 VUV 램프를 배치해야 하는 구조에 비해 1개의 VUV 램프만으로 정전기 제거가 가능하여 복수개 이용시 부분별로 발생하는 VUV에 의한 over dose 를 방지할 수 있다.
이러한 구조의 광 확산부(200)는 VUV 발생기(100)로부터 방출되는 10mm×10mm 크기의 협대역 범위의 광을 예컨대, 300nn×300mm 크기의 광대역 범위로 확장하여 하측으로 방출한다.
그리고, 광 확산부(200)를 통해 반도체 기판(1)으로 방출된 VUV는 반도체 기판(10)의 SiO2층 내부에 침투하여 옥사이드 내에서 정공과 전자를 발생시키고, 이에 의해 막 내부에 축전된 전하 즉, 정전기를 제거한다.
이때, VUV 발생기(100)에서 방출되는 VUV는 진공 챔버(CM)의 내부 진공도에 따라 에너지 감쇄가 심하기 때문에, VUV가 방출되는 진공 챔버(CM)의 진공도를 10-4 Torr로 설정하여 VUV의 에너지 감쇄를 최소화하도록 설정하는 것이 바람직하다.
또한, VUV 발생기(100)와 광 확산부(200) 간의 거리를 최소화하여 VUV 발생기(100)에서 방출되는 VUV 에너지 감쇄를 최소화하는 것이 바람직하다.
또한, 광 확산부(200)는 도4에 도시된 바와 같이 진공 챔버(CM)의 내부 공간을 분리하는 분리판(300)의 중앙부분에 배치될 수 있다.
분리판(300)은 광 확산부(200)가 진공 챔버(CM) 내측에 위치하도록 지지함과 더불어, 진공 챔버(CM)의 내측면에 접하면서 그 내접부분을 진공 실링하여 진공 챔버(CM) 내부를 광 확산부(200)를 기준으로 상부 공간(S1)과 하부 공간(S2)으로 분리하는 역할을 한다.
이때, 진공 챔버(CM)의 상부 공간(S1)과 하부 공간(S2)에는 해당 공간으로 가스를 주입하여 진공 상태를 조절하기 위한 진공 형성부(21,22)가 각각 구비될 수 있다. 이러한 진공 형성부(21,22)는 해당 공간 내부로 가스를 주입하는 가스 주입구와 진공 챔버 외부로 가스를 배출하는 가스 배출구를 포함하며, 상부 공간(S1)의 진공도와 하부 공간(S2)의 진공도를 다르게 설정할 수 있다.
예컨대, 본 발명에서 진공 챔버(CM)의 상부 공간(S1)은 VUV 발생기(100)로부터 방출되는 VUV 에너지 감쇄특성을 고려하여 진공도를 10-4 Torr로 설정하고, 진공 챔버(CM)의 하부 공간(S2)은 10-2 Torr로 설정할 수 있다.
또한, 진공 챔버(CM)의 상부 공간(S1)과 하부 공간(S2)으로는 서로 다른 공정가스를 주입할 수 있다.
또한, 진공 챔버(CM) 내부에 구비되는 기판 지지대(10)는 메탈 소재로 이루어지고, 이 기판 지지대(10)로 일정 레벨의 바이어스 전압이 공급될 수 있다. 이는 반도체 기판(1)측으로 유입되는 VUV 광에 의해 생성된 전자 또는 이온이 방향성을 가지면서 반도체 기판(1)의 하부 막까지 도달하도록 하기 위한 것으로, 전자를 반도체 기판(1)측으로 유도하기 위해서는 양(+)의 바이어스 전압이 공급되고, 이온을 반도체 기판(1)측으로 유도하기 위해서는 음(-)의 바이어스 전압이 공급된다. 이때, 바이어스 전압은 1V ~ ±200V 범위로 설정된다.
한편, 본 발명은 정전기 제거 대상 반도체 기판(1)의 상면에 일정 이상의 종횡비를 갖는 패턴들이 형성된 것을 고려하여 반도체 기판(1)측으로 VUV의 광경로가 수직하게 방출되는 구조를 갖도록 구성할 수 있다.
이를 위해 본 발명은 도5에 도시된 바와 같이 광 확산부(200)의 하측에 다수의 홀이 형성된 그리드 플레이트(400)를 추가 배치하여 구성할 수 있다. 이때, 그리드 플레이트(400)는 반도체 기판(1)와 100mm 이내 이격 거리를 갖는 위치에 배치되며, 크기는 반도체 기판(1)와 같거나 크게 설정되고, 반도체 기판(1)과 유사한 형상 예컨대, 원형 또는 사각형 형상으로 이루어진다.
그리드 플레이트(400)는 1~10mm 두께를 갖는 메탈 소재의 판 형상으로 이루어지면서 0.1~5mm 직경을 갖는 다수의 홀을 구비하되, 홀 전체 개구율은 그리드 플레이트 면적의 60% 이상이 되도록 설정될 수 있으며, 메탈 메쉬 또는 홀이 구비된 메탈 판(도3 (A)참조)구조로 구성될 수 있다.
즉, 그리드 플레이트(400)는 상측의 VUV가 홀 벽면에서 반사하면서 광 경로가 반도체 기판(1)으로 입사되도록 변경되어 반도체 기판(1)측으로 방출됨으로써, 반도체 기판(1)의 정전기가 형성된 박막으로의 VUV 침투 효율이 증가된다.
이러한 그리드 플레이트(400)는 중앙부분에 배치되는 일정 크기의 중앙 전극영역과, 이 중앙 전극영역의 주변에 하나 이상의 띠 형상을 갖는 주변 전극영역이 하나 이상 배치되어 전극영역들이 상호 분리된 구조를 갖는다.
예컨대, 그리드 플레이트(400)는 도6에 도시된 바와 같이 서로 다른 직경을 갖는 타원이나 동심원형태로 일정 면적을 갖는 다수개의 원형 전극영역(LX)이 동일 중심점을 기준으로 외측방향으로 일정 거리 이격된 나이테 형태로 배치되어 구성될 수 있다.
이때, 각 전극영역(LX)들은 절연판(I)상에 배치되어 절연판(I)에 의해 상호 전기적으로 절연되게 배치되고, 각 전극영역상에 형성되는 홀(H)은 절연판(I)을 관통하게 형성된다. 여기서, 절연판(I)의 홀(H) 벽면에는 알루미늄(Al)이나 구리(Cu) 등의 메탈물질이 코팅될 수 있다.
이는 반도체 공정 특성에 의해 반도체 기판(1)상에 형성된 정전기 전압이 반도체 기판(1)의 중앙부분에서 가장 높고, 외측으로 갈수록 낮아지는 패턴 특성에 따라 전극영역을 형성한 것이다.
이때, 그리드 플레이트(400)의 중앙부분 전극영역은 일정 면적을 갖는 원판형태로 구성하여 그 외측의 띠 형상의 전극영역들에 비해 보다 많은 홀(H)을 형성하도록 구성할 수 있으며, 홀의 직경은 0.1~5mm의 크기로 설정될 수 있다.
또한, 본 발명에서는 그리드 플레이트(400)의 각 전극영역(LX)으로 서로 다른 전압을 공급할 수 있다. 이때, 반도체 기판(1)상에 형성된 정전기 전압에 대응하여 반도체 기판(1)에 형성된 서로 다른 영역에 형성된 서로 다른 레벨의 정전기 전압을 중화시킬 수 있도록 광량을 조절한다. 예컨대, 중앙부분 전극영역(LX)의 전압(V1)을 가장 크게 설정하고, 그 외측으로 갈수록 전극영역(LX)의 전압이 점점 작아지도록 설정할 수 있다(V2 > V3 > V4 ...).
한편, 상기 실시예에 있어서는 진공 챔버(CM)의 중앙 부분에 하나의 VUV 이오나이저(700)를 구비한 반도체 공정 시스템에 대해 설명하였으나, 도7에 도시된 바와 같이 진공 챔버(CM)의 상측에 서로 다른 위치에서 VUV를 출력하는 둘 이상의 VUV 이오나이저(110,120)를 구비한 반도체 공정 시스템에서도 적용하여 실시할 수 있다. 도6에는 제1 및 제2 VUV 발생기(110,120)가 배치된 형상이 예시되어 있다.
이때, 광 확산부는 도7 (A)에 도시된 바와 같이 제1 및 제2 VUV 발생부(110),120)에 대응되는 위치에 일대일 대응되게 제1 및 제2 광 확산부(210,220)가 배치되어 구성될 수 있다.
또한, 광 확산부는 도7 (B)에 도시된 바와 같이 제1 및 제2 VUV 발생부(110,120)의 전체 크기에 대응되는 크기로 하나의 광 확산부(200)로 이루어질 수 있다.
이때, 기판 지지대(10)의 하면에는 기판 지지대(10)를 회전시키는 회전수단(500)이 추가 구비될 수 있고, 정전기 제거 공정에 따라 VUV 광이 발생되는 동안 기판 지지대(10)를 회전시킴으로써, 반도체 기판(1)을 일정 속도로 회전시킬 수 있다.
이와 같이 회전수단(500)이 구비된 구조에 있어서는 상기 광 확산부(200)의 중심이 도7 (A)에 도시된 바와 같이 반도체 기판(1)의 중심(C)으로부터 편심되어 위치할 수 있으며, 광 확산부(200)의 직경은 반도체 기판(1)의 반지름보다 크거나 같을 수 있다. 따라서, 광 확산부(200)의 직경이 비록 반도체 기판(10의 직경보다 작으나, 반도체 기판(1)이 회전함으로써 반도체 기판(1) 전면(全面)에 VUV가 제공된다.
또한, 광 확산부(200)는 다수의 광 확산부(210,220)를 구비하는 구조에 있어서도, 각 광 확산부(210,220)는 반도체 기판(1)의 반지름보다 작은 직경을 가질 수 있으며, 도8 (B)에 도시된 바와 같이 각 광 확산부(210,220)는 반도체 기판(1)의 중심(C)으로부터 편심되어 위치할 수 있다. 이때, 다수의 광 확산부(210,220)는 반도체 기판(1)이 회전할 때, 반도체 기판(1)에 VUV가 제공되지 않는 부분이 없도록 배치되며, 반도체 기판(1)의 중심 부분에 트랩된 보다 많은 양의 VUV가 조사되도록 배치될 수 있다.
한편, 본 발명에 있어서는 VUV 이오나이저(100)를 통해 방출되는 VUV를 이용하여 반도체 기판(1)에 트랩된 정전기를 제거하도록 실시하였으나, 도1과 도4, 도5 및 도7에 도시된 구조에서 VUV 발생기 대신 플라즈마 발생기를 구비하여 VUV를 생성함으로써, 반도체 기판(1)의 박막 내부에 임배드된(embedded) 정전기를 제거하도록 구성할 수 있다. 도9에는 다수의 플라즈마 발생기(700)가 구비된 구조가 예시되어 있다.
플라즈마 발생기(700)는 일 실시예로, 용량성 결합 플라즈마(CCP, capacitively coupled plasma) 형성 장치로, 장치 내에 위치하는 분리된 두 개의 금속 전극에 RF, 직류, 고주파 내지 저주파의 전기적 신호가 제공됨에 따라 플라즈마가 형성된다. 일 실시예로, 플라즈마 형성부(110)에 제공되는 전기적 신호는 펄스(pulse), 연속파(CW, continuous wave)일 수 있다. 일 실시예로, 플라즈마 형성부(110)에 제공되는 전기적 신호는 펄스(pulse), 연속파(CW, continuous wave)일 수 있다.
다른 실시예로, 플라즈마 발생기(700)는 유도 결합성 플라즈마(ICP, inductively coupled plasma) 형성장치로, 장치 내에 위치하는 코일에 전류가 흐름에 따라 자기장이 생성되며, 유도 결합성 플라즈마 형성 장치는 이와 같이 형성되는 자기장으로부터 플라즈마를 형성하는 장치이다. 일 실시예로, 플라즈마 형성부(110)에 제공되는 전기적 신호는 펄스(pulse), 연속파(CW, continuous wave)로, 1MHz 이상 대역의 신호가 제공될 수 있다.
또 다른 실시예로, 플라즈마 발생기(700)는 마이크로파 제공 장치일 수 있으며, RF 대역의 전기적 신호를 자외선 형성 진공 챔버에 제공하여 플라즈마를 생성할 수 있다. 일 실시예로, 플라즈마 발생기에 제공되는 전기적 신호의 주파수는 2.45GHz이상으로, 펄스 혹은 연속파가 제공될 수 있다. 플라즈마 형성부(110)는 예시된 것과 같이 플라즈마를 형성하며, 펄스 시간 변조된 플라즈마(pulse-time-modulated plasma)를 형성하는 것이 바람직하다.
즉, 플라즈마 발생기(700)에 의하여 형성된 플라즈마에서 여기된 전자들은 다시 바닥 상태로 내려오며, 여기 상태와 바닥 상태 사이의 에너지 차이에 상응하는 에너지를 가지는 광을 외부로 방출한다. 이와 같이 형성되는 광의 파장 대역은 적외선 영역, 가시광선 영역 및 자외선 영역일 수 있으나, 반도체 기판 및/또는 반도체 기판에 형성된 패턴 내에 트랩된 전하들을 중화시키기 위하여 본 실시예에서는 진공 자외선(VUV) 대역의 자외선을 형성한다.
또한, 플라즈마 발생기(700)는 플라즈마 소스 내에 사용하는 공정가스 종류에 따라 외부로 방출되는 VUV 파장대역이 다르게 설정되며, 반도체 기판(1)상에 형성되는 정전기를 영역별로 다를 수 있는 바, 본 발명에서는 반도체 기판(1)의 서로 다른 위치에 형성된 서로 다른 정전기 레벨에 따라 플라즈마 발생기(700)에서 방출되는 VUV 파장대역을 다르게 설정할 수 있다.
예컨대, 반도체 기판(1)상에 형성된 정전기 레벨이 작은 영역에 대응되는 위치의 제1 플라즈마 발생기는 아르곤(Ar)에 의해 플라즈마를 형성하여 104.4 nm 파장대역의 VUV 광을 방출하고, 정전기 레벨이 큰 영역에 대응되는 위치의 제2 플라즈마 발생기는 산소(O2)에 의해 플라즈마를 형성하여 130.5nm 파장대역의 VUV 광을 방출할 수 있다.
이는 정전기 레벨이 작은 영역의 반도체 기판(1)으로 고역대의 VUV 광에 의해 절연막으로 VUV 광이 침투하여 막 특성이 변화되는 것을 방지할 수 있다.
100 : VUV 발생기, 200 : 광 확산부,
300 : 분리판, 400 : 그리드 플레이트,
500 : 회전수단, 700 : 플라즈마 발생기,
1 : 기판, 10 : 기판 지지대,
C : 진공 챔버, S1 : 상부 공간,
S2 : 하부 공간.

Claims (13)

  1. 진공 챔버 내부에 배치된 반도체 기판으로 VUV(Vacuum Ultraviolet Ray) 광을 조사하여 반도체 기판상의 박막 내부에 임배드된(embedded) 정전기를 제거하는 반도체 기판의 정전기 제거 장치에 있어서,
    진공 챔버의 상측에 배치되어 진공 챔버의 내측으로 협대역의 VUV 광을 방출하는 VUV 램프가 구비된 VUV 발생기와,
    VUV 발생기의 하측에 배치되어 입사되는 VUV 광을 광대역으로 확산하여 하측에 위치하는 반도체 기판으로 출력하는 광 확산부를 포함하고,
    상기 진공 챔버 내부에는 광 확산부를 기준으로 상부 공간과 하부 공간을 분리하는 분리판을 추가로 구비하고,
    상기 광 확산부는 분리판상에 형성된 반도체 기판의 정전기 제거 장치.
  2. 진공 챔버 내부에 배치된 반도체 기판으로 VUV 광을 조사하여 반도체 기판상에 형성된 정전기를 제거하는 반도체 기판의 정전기 제거 장치에 있어서,
    진공 챔버의 상측에 배치되면서 공정가스와 반응하여 플라즈마를 형성함으로써, 진공 챔버의 내측으로 VUV 광을 방출하는 플라즈마 발생기와,
    플라즈마 발생기의 하측에 배치되어 입사되는 VUV 광을 광대역으로 확산하여 하측에 위치하는 반도체 기판으로 출력하는 광 확산부를 포함하고,
    상기 진공 챔버 내부에는 광 확산부를 기준으로 상부 공간과 하부 공간을 분리하는 분리판을 추가로 구비하고,
    상기 광 확산부는 분리판상에 형성된 반도체 기판의 정전기 제거 장치.
  3. 제1항 또는 제2항에 있어서,
    상기 광 확산부는 빔 스플리터인 것을 특징으로 하는 반도체 기판의 정전기 제거 장치.
  4. 제1항 또는 제2항에 있어서,
    상기 광 확산부는 메탈 메쉬 또는 다수의 홀이 형성된 메탈판으로 이루어지는 것을 특징으로 하는 반도체 기판의 정전기 제거 장치.
  5. 제1항 또는 제2항에 있어서,
    상기 광 확산부는 MgF2, CaF2, LiF 또는 사파이어 중 하나의 소재로 이루어지는 기판상에 다수의 마이크로 렌즈가 배치된 멀티 렌즈 어레이 구조로 이루어지는 것을 특징으로 하는 반도체 기판의 정전기 제거 장치.
  6. 제1항 또는 제2항에 있어서,
    상기 광 확산부의 하측에는 중앙부분에 배치되는 일정 크기의 중앙 전극영역과, 이 중앙 전극영역의 주변에 하나 이상의 띠 형상을 갖는 주변 전극영역이 하나 이상 배치되어 전극영역들이 분리된 구조를 갖는 그리드 플레이트가 추가 배치되어 구성되고,
    상기 전극영역은 메탈 소재로 다수의 홀이 형성되면서, 각 전극영역으로 서로 다른 전압이 공급되는 것을 특징으로 하는 반도체 기판의 정전기 제거 장치.
  7. 삭제
  8. 제1항에 있어서,
    상기 진공 챔버의 상부 공간과 하부 공간에는 해당 공간의 진공상태를 설정하기 위한 진공 설정부가 각각 구비되어 구성되고,
    상부 공간의 진공도와 하부 공간의 진공도는 다르게 설정되는 것을 특징으로 하는 반도체 기판의 정전기 제거 장치.
  9. 제1항 또는 제2항에 있어서,
    상기 정전기 제거 장치는 기판을 지지하는 기판 지지대를 더 포함하고,
    상기 기판 지지대는 메탈 소재로 이루어지면서 양(+) 또는 부(-)의 바이어스 전압이 공급되되,
    전자를 반도체 기판(1)측으로 유도하기 위해서는 양(+)의 바이어스 전압이 공급되고, 이온을 반도체 기판(1)측으로 유도하기 위해서는 음(-)의 바이어스 전압이 공급되는 것을 특징으로 하는 반도체 기판의 정전기 제거 장치.
  10. 제1항에 있어서,
    상기 진공 챔버의 상측에는 일정 간격 이격되게 VUV를 방출하는 다수의 VUV 발생기가 배치되고,
    상기 광 확산부는 상기 VUV 발생기에서 방출되는 다수의 VUV광을 반도체 기판의 전면(全面)으로 확장하여 출력하는 것을 특징으로 하는 반도체 기판의 정전기 제거 장치.
  11. 제2항에 있어서,
    상기 진공 챔버의 상측에는 일정 간격 이격되게 VUV를 방출하는 다수의 플라즈마 발생기가 배치되고,
    상기 광 확산부는 상기 플라즈마 발생기에서 방출되는 다수의 VUV광을 반도체 기판의 전면(全面))으로 확장하여 출력하되,
    상기 각 플라즈마 발생기는 서로 다른 공정가스와 반응하여 서로 다른 대역의 VUV를 방출하도록 구성되는 것을 특징으로 하는 반도체 기판의 정전기 제거 장치.
  12. 제10항에 있어서,
    상기 반도체 기판을 지지하는 기판 지지대의 하측에는 상기 VUV 발생기로부터 VUV 광이 방출되는 동안 기판 지지대를 회전시키는 회전수단이 구비되어 구성되고,
    상기 광 확산부는 반도체 기판 중심으로부터 편심되어 위치하는 적어도 하나의 광확산 모듈로 이루어지는 것을 특징으로 하는 반도체 기판의 정전기 제거 장치.
  13. 제11항에 있어서,
    상기 반도체 기판을 지지하는 기판 지지대의 하측에는 상기 플라즈마 발생기로부터 VUV 광이 방출되는 동안 기판 지지대를 회전시키는 회전수단이 구비되어 구성되고,
    상기 광 확산부는 반도체 기판 중심으로부터 편심되어 위치하는 적어도 하나의 광확산 모듈로 이루어지는 것을 특징으로 하는 반도체 기판의 정전기 제거 장치.
KR1020210106506A 2021-08-12 2021-08-12 반도체 기판의 정전기 제거 장치 KR102497755B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020210106506A KR102497755B1 (ko) 2021-08-12 2021-08-12 반도체 기판의 정전기 제거 장치
JP2024508483A JP2024534005A (ja) 2021-08-12 2022-06-23 半導体基板の静電気除去装置
PCT/KR2022/008958 WO2023017998A1 (ko) 2021-08-12 2022-06-23 반도체 기판의 정전기 제거 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210106506A KR102497755B1 (ko) 2021-08-12 2021-08-12 반도체 기판의 정전기 제거 장치

Publications (1)

Publication Number Publication Date
KR102497755B1 true KR102497755B1 (ko) 2023-02-08

Family

ID=85200020

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210106506A KR102497755B1 (ko) 2021-08-12 2021-08-12 반도체 기판의 정전기 제거 장치

Country Status (3)

Country Link
JP (1) JP2024534005A (ko)
KR (1) KR102497755B1 (ko)
WO (1) WO2023017998A1 (ko)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040040106A (ko) 2002-11-06 2004-05-12 동부전자 주식회사 반도체 웨이퍼의 정전기 제거장치
KR20040105356A (ko) * 2003-06-07 2004-12-16 주성엔지니어링(주) 정전척 및 기판 사이의 잔여 전하 제거 장치와 그 제거방법
JP2010199239A (ja) * 2009-02-24 2010-09-09 Tokyo Electron Ltd 被処理基板の除電方法及び基板処理装置
JP2014148706A (ja) * 2013-01-31 2014-08-21 Hoya Corp 薄膜付き基板の製造装置及び製造方法、並びに転写用マスクの製造方法
KR101698273B1 (ko) 2015-08-26 2017-01-19 이진화 이온 생성 장치 및 이를 이용한 세정액 공급 시스템
KR102125063B1 (ko) * 2019-02-22 2020-06-19 박흥균 빔 조절 기능을 갖는 반도체 공정 시스템용 그리드 장치 및, 이를 이용한 반도체 박막 공정 방법
KR20210021671A (ko) * 2019-08-19 2021-03-02 (주)선재하이테크 방사각이 확장된 x선관

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040040106A (ko) 2002-11-06 2004-05-12 동부전자 주식회사 반도체 웨이퍼의 정전기 제거장치
KR20040105356A (ko) * 2003-06-07 2004-12-16 주성엔지니어링(주) 정전척 및 기판 사이의 잔여 전하 제거 장치와 그 제거방법
JP2010199239A (ja) * 2009-02-24 2010-09-09 Tokyo Electron Ltd 被処理基板の除電方法及び基板処理装置
JP2014148706A (ja) * 2013-01-31 2014-08-21 Hoya Corp 薄膜付き基板の製造装置及び製造方法、並びに転写用マスクの製造方法
KR101698273B1 (ko) 2015-08-26 2017-01-19 이진화 이온 생성 장치 및 이를 이용한 세정액 공급 시스템
KR102125063B1 (ko) * 2019-02-22 2020-06-19 박흥균 빔 조절 기능을 갖는 반도체 공정 시스템용 그리드 장치 및, 이를 이용한 반도체 박막 공정 방법
KR20210021671A (ko) * 2019-08-19 2021-03-02 (주)선재하이테크 방사각이 확장된 x선관

Also Published As

Publication number Publication date
JP2024534005A (ja) 2024-09-18
WO2023017998A1 (ko) 2023-02-16

Similar Documents

Publication Publication Date Title
KR100367662B1 (ko) 하이퍼서멀 중성입자 발생 장치 및 이를 채용하는 중성입자 처리 장치
US20240071785A1 (en) Semiconductor manufacturing apparatus
US9340877B2 (en) Method and system for modifying photoresist using electromagnetic radiation and ion implantation
KR101911330B1 (ko) 레지스트 특징부들의 임계 치수 및 러프니스를 제어하기 위한 방법 및 시스템
KR100754370B1 (ko) 향상된 중성입자 플럭스를 갖는 중성입자빔 생성장치
US20120247674A1 (en) Plasma generator apparatus
JP2002289399A (ja) 中性粒子ビーム処理装置
WO2009146014A1 (en) Patterning resolution enhancement combining interference lithography and self-aligned double patterning techniques
JP7369835B2 (ja) 中性原子ビームを使用した被加工物処理のためのシステムおよび方法
US7804250B2 (en) Apparatus and method to generate plasma
WO2022063112A1 (zh) 半导体反应腔室
KR940010199B1 (ko) 저에너지 전자 조사 방법 및 조사 장치
JP5280440B2 (ja) 高ニュートラル密度プラズマ注入を用いるコンフォーマルドーピング
KR102190143B1 (ko) 플라스마 처리 장치 및 플라스마 처리 방법
JP2010532919A5 (ko)
KR102497755B1 (ko) 반도체 기판의 정전기 제거 장치
KR100476903B1 (ko) 중성입자 변환 효율이 향상된 중성입자 처리 장치
KR102374482B1 (ko) 반도체 제조 장치
KR102358914B1 (ko) 반도체 공정 시스템의 정전기 제거 장치
JPS6244936A (ja) イオンビ−ム発生方法および装置
KR20230162490A (ko) 반도체 공정 시스템의 정전기 조절 장치
KR100819336B1 (ko) 낮은 전자온도를 갖는 플라즈마 발생 방법 및 그 장치
KR20120091643A (ko) 스퍼터링 장비
KR20050090518A (ko) 엑시머 방전램프의 외부전극 형성방법
TW202412057A (zh) 半導體處理系統的靜電荷控制裝置

Legal Events

Date Code Title Description
GRNT Written decision to grant