KR102358535B1 - Liquid Crystal Display - Google Patents

Liquid Crystal Display Download PDF

Info

Publication number
KR102358535B1
KR102358535B1 KR1020150114849A KR20150114849A KR102358535B1 KR 102358535 B1 KR102358535 B1 KR 102358535B1 KR 1020150114849 A KR1020150114849 A KR 1020150114849A KR 20150114849 A KR20150114849 A KR 20150114849A KR 102358535 B1 KR102358535 B1 KR 102358535B1
Authority
KR
South Korea
Prior art keywords
sub
pixels
line
gate
lines
Prior art date
Application number
KR1020150114849A
Other languages
Korean (ko)
Other versions
KR20170020107A (en
Inventor
민병삼
황이연
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020150114849A priority Critical patent/KR102358535B1/en
Publication of KR20170020107A publication Critical patent/KR20170020107A/en
Application granted granted Critical
Publication of KR102358535B1 publication Critical patent/KR102358535B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/043—Compensation electrodes or other additional electrodes in matrix displays related to distortions or compensation signals, e.g. for modifying TFT threshold voltage in column driver
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

본 발명은 공통전압 리플현상을 줄여 화질을 개선하고, 공통전압 보상회로를 생략할 수 있는 액정표시장치에 관한 것으로서, 본 발명에 따른 액정표시장치는 각각 2개의 서브서브픽셀들로 구성된 R, G, B서브픽셀들과 게이트 라인들 및 상기 게이트 라인들과 교차되는 데이터 라인들로 구성되는 액정표시패널을 포함하며, 상기 각 서브픽셀을 구성하는 상기 2개의 서브서브픽셀들은 극성이 서로 다르고 크기가 동일한 데이터 전압으로 동시에 충전됨으로서 반전 구동시 특정 패턴에서 공통전압이 한쪽 극성으로 치우치게 않게 한다.The present invention relates to a liquid crystal display device capable of improving image quality by reducing a common voltage ripple phenomenon and omitting a common voltage compensation circuit. , B sub-pixels, gate lines, and a liquid crystal display panel comprising data lines intersecting the gate lines, wherein the two sub-pixels constituting each sub-pixel have different polarities and different sizes. It is simultaneously charged with the same data voltage so that the common voltage is not biased toward one polarity in a specific pattern during inversion driving.

Description

액정표시장치{Liquid Crystal Display}Liquid Crystal Display {Liquid Crystal Display}

본 발명은 액정표시장치에 관한 것으로, 특히 공통전압 리플현상을 줄여 화질을 개선할 수 있는 액정표시장치에 대한 것이다.The present invention relates to a liquid crystal display, and more particularly, to a liquid crystal display capable of improving image quality by reducing a common voltage ripple phenomenon.

액정표시장치는 서브픽셀마다 박막트랜지스터(Thin Film Transistor; 이하 "TFT"라 함)으로 이루어진 스위칭소자를 구비하고 있다.A liquid crystal display device includes a switching element formed of a thin film transistor (hereinafter, referred to as “TFT”) for each sub-pixel.

이러한 액정표시장치는 서로 교차하는 다수의 게이트 라인들과, 다수의 데이터 라인들과, 상기 다수의 게이트 라인들 및 데이터 라인들에 의해 정의된 서브픽셀영역마다 배열된 서브픽셀들을 포함한다.The liquid crystal display includes a plurality of gate lines crossing each other, a plurality of data lines, and subpixels arranged in subpixel areas defined by the plurality of gate lines and data lines.

액정표시장치의 액정에 동일한 극성으로 동일한 크기의 직류 전압을 계속 인가하면, 상기 액정이 극성을 따라 액정표시패널의 한쪽에 몰려서 작동을 하지 않게 되는 액정의 열화현상이 발생한다.If a DC voltage of the same magnitude and with the same polarity is continuously applied to the liquid crystal of the liquid crystal display device, the liquid crystal is concentrated on one side of the liquid crystal display panel according to the polarity and the liquid crystal deteriorates.

따라서 액정의 열화를 방지하기 위해, 액정표시장치는 프레임 반전, 라인 반전, 컬럼 반전 및 도트 반전과 같은 다양한 반전 구동으로 구동된다.Therefore, in order to prevent deterioration of liquid crystal, the liquid crystal display is driven by various inversion driving such as frame inversion, line inversion, column inversion, and dot inversion.

일반적으로 하나의 표시라인 상에 위치한 화소들은 하나의 공통전압라인에 연결되어 있어, 반전 구동시 특정 패턴에서 공통전압이 한쪽 극성으로 치우치게 된다. 상기와 같이 공통전압이 한쪽 극성으로 치우치게 되는 공통전압 리플현상으로 인하여 수평 CrossTalk, Smear 등 화질에 문제가 발생한다. 상기 공통전압 리플현상을 방지하기 위해 공통전압 보상회로를 추가하여도 공통전압 리플현상을 완벽하게 개선을 할 수 없다는 문제가 있다.In general, since pixels positioned on one display line are connected to one common voltage line, the common voltage is biased toward one polarity in a specific pattern during inversion driving. As described above, due to the common voltage ripple phenomenon in which the common voltage is biased toward one polarity, there is a problem in image quality such as horizontal crosstalk and smear. There is a problem in that even if a common voltage compensation circuit is added to prevent the common voltage ripple phenomenon, the common voltage ripple phenomenon cannot be completely improved.

본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로, 반전 구동 시 특정 패턴에서 공통전압이 한쪽 극성으로 치우치게 되는 공통전압 리플현상을 방지하여 화질을 개선하고, 공통전압 보상회로를 생략할 수 있는 액정표시장치를 제공하는데 그 목적이 있다.The present invention has been devised to solve the above problems, and it is possible to improve image quality by preventing the common voltage ripple phenomenon in which the common voltage is biased to one polarity in a specific pattern during inversion driving, and to omit the common voltage compensation circuit. An object of the present invention is to provide a liquid crystal display device.

상기와 같은 목적을 달성하기 위한 본 발명에 따른 액정표시장치는 각각 2개의 서브서브픽셀들로 구성된 R, G, B 서브픽셀들을 포함하고, 상기 각 R, G, B 서브픽셀을 구성하는 상기 2개의 서브서브픽셀들은 극성이 서로 다르고 크기가 동일한 데이터 전압으로 동시에 충전됨으로써, 반전 구동시 특정 패턴에서 공통전압이 한쪽 극성으로 치우치는 것을 방지한다.In order to achieve the above object, a liquid crystal display device according to the present invention includes R, G, and B sub-pixels each comprising two sub-pixels, and the 2 The sub-subpixels are simultaneously charged with data voltages having different polarities and the same size, thereby preventing the common voltage from being biased toward one polarity in a specific pattern during inversion driving.

본 발명에 따른 액정표시장치는 다음과 같은 효과가 있다.The liquid crystal display device according to the present invention has the following effects.

각 서브픽셀을 구성하는 2개의 서브서브픽셀들을 극성이 서로 다르고 크기가 동일한 데이터 전압으로 동시에 구동함으로써 공통전압의 리플 현상을 방지하여 화 질을 개선할 수 있다. 또한, 공통전압라인에 걸리는 전압이 상쇄되어 공통전압라인 폭을 줄일 수 있고, 공통전압 보상회로를 생략할 수 있다. 또한, 게이트 구동주파수를 분할되지 않은 서브픽셀들을 구동하기 위한 게이트 주파수의 2배로 증가시켜, 데이터 라인 수를 분할되지 않은 서브픽셀을 구동하기 위한 데이터 라인 수와 동일하게 유지할 수 있다.By simultaneously driving two sub-pixels constituting each sub-pixel with data voltages having different polarities and the same size, it is possible to prevent ripple of the common voltage and improve image quality. In addition, the voltage applied to the common voltage line is canceled, so that the width of the common voltage line can be reduced, and the common voltage compensation circuit can be omitted. In addition, by increasing the gate driving frequency to twice the gate frequency for driving undivided subpixels, the number of data lines may be maintained equal to the number of data lines for driving undivided subpixels.

도 1a는 본 발명의 실시예에 따른 액정표시장치의 구성도이다.
도 1b는 본 발명의 실시예에 따른 액정표시장치의 화소구조를 설명하기 위한 화소구조의 배치도이다
도 2는 본 발명의 제1 실시예에 따른 액정표시장치에서 액정표시패널의 게이트 라인들, 데이터 라인들 및 서브서브픽셀들의 배치도이다.
도 3은 본 발명의 제2 실시예에 따른 액정표시장치에서 액정표시패널의 게이트 라인들, 데이터 라인들 및 서브서브픽셀들의 배치도이다.
도 4는 본 발명의 제3 실시예에 따른 액정표시장치에서 액정표시패널의 게이트 라인들, 데이터 라인들 및 서브서브픽셀들의 배치도이다.
도 5는 본 발명의 제4 실시예에 따른 액정표시장치에서 액정표시패널의 게이트 라인들, 데이터 라인들 및 서브서브픽셀들의 배치도이다.
도 6은 본 발명의 제5 실시예에 따른 액정표시장치에서 액정표시패널의 게이트 라인들, 데이터 라인들 및 서브서브픽셀들의 배치도이다.
도 7은 본 발명의 제6 실시예에 따른 액정표시장치에서 액정표시패널의 게이트 라인들, 데이터 라인들 및 서브서브픽셀들의 배치도이다.1A is a block diagram of a liquid crystal display device according to an embodiment of the present invention.
1B is a layout diagram of a pixel structure for explaining a pixel structure of a liquid crystal display according to an embodiment of the present invention;
2 is a layout view of gate lines, data lines, and sub-pixels of a liquid crystal display panel in the liquid crystal display according to the first exemplary embodiment of the present invention.
3 is a layout view of gate lines, data lines, and sub-pixels of a liquid crystal display panel in a liquid crystal display according to a second exemplary embodiment of the present invention.
4 is a layout view of gate lines, data lines, and sub-pixels of a liquid crystal display panel in a liquid crystal display according to a third exemplary embodiment of the present invention.
5 is a layout view of gate lines, data lines, and sub-pixels of a liquid crystal display panel in a liquid crystal display according to a fourth exemplary embodiment of the present invention.
6 is a layout view of gate lines, data lines, and sub-pixels of a liquid crystal display panel in a liquid crystal display according to a fifth exemplary embodiment of the present invention.
7 is a layout view of gate lines, data lines, and sub-pixels of a liquid crystal display panel in a liquid crystal display according to a sixth exemplary embodiment of the present invention.

도 1a은 본 발명의 실시예에 따른 액정표시장치의 구성도이고, 도 1b는 본 발명의 실시예에 따른 액정표시장치의 화소구조를 설명하기 위한 화소구조의 배치도이다.1A is a block diagram of a liquid crystal display according to an embodiment of the present invention, and FIG. 1B is a layout diagram of a pixel structure for explaining a pixel structure of a liquid crystal display according to an embodiment of the present invention.

도 1a 및 1b에 도시된 바와 같이, 본 발명의 실시예에 따른 액정표시장치는, 각각 2개의 서브서브픽셀들로 구성되는 R, G, B서브픽셀들, 게이트 라인들(GL) 및 상기 게이트 라인들과 교차되는 데이터 라인들(DL)을 포함하는 액정표시패널(PN), 상기 게이트 라인들에 게이트신호를 공급하는 게이트 드라이버(GD), 상기 데이터 라인들에 영상데이터를 공급하는 데이터 드라이버(DD), 상기 게이트 드라이버(GD)와 상기 데이터 드라이버(DD)를 제어하기 위한 타이밍 컨트롤러(TC), 각 서브서브픽셀에 공통전압라인(CL)을 통해 공통전압을 공급하는 공통전압 공급부(CV)를 포함한다.1A and 1B , in the liquid crystal display according to an exemplary embodiment of the present invention, R, G, and B sub-pixels, gate lines GL, and the gate each are composed of two sub-sub-pixels. A liquid crystal display panel PN including data lines DL intersecting the lines, a gate driver GD supplying a gate signal to the gate lines, and a data driver supplying image data to the data lines DD), a timing controller TC for controlling the gate driver GD and the data driver DD, and a common voltage supply unit CV for supplying a common voltage to each sub-pixel through a common voltage line CL includes

상기 타이밍 컨트롤러(TC)는 수평동기신호(Hsync), 수직동기신호(Vsync) 및 클럭신호(CLK)를 이용하여 데이터 제어신호(DCS)와 게이트 제어신호(GCS)를 발생시킨다. 상기 타이밍 컨트롤러(TC)는 상기 게이트 제어신호(GCS)를 상기 게이트 드라이버(GD)에 공급하고, 외부 시스템에서 입력되는 영상데이터(R, G, B Data)를 액정표시패널(PN)의 구성에 맞게 정렬하여, 상기 정렬된 영상데이터(R, G, B Data)를 상기 데이터 제어신호(DCS)와 함께 상기 데이터 드라이버(DD)에 공급한다. 상기 게이트 제어신호(GCS)는 게이트 스타트 펄스, 게이트 쉬프트클럭, 게이트 출력인에이블 등을 포함하며, 상기 데이터 제어신호(DCS)는 도트클럭, 소스 쉬프트클럭, 소스 인에이블신호, 극성반전신호 등을 포함한다.The timing controller TC generates a data control signal DCS and a gate control signal GCS using the horizontal synchronization signal Hsync, the vertical synchronization signal Vsync, and the clock signal CLK. The timing controller TC supplies the gate control signal GCS to the gate driver GD, and applies image data R, G, and B data input from an external system to the configuration of the liquid crystal display panel PN. The aligned image data R, G, and B Data are supplied to the data driver DD together with the data control signal DCS. The gate control signal GCS includes a gate start pulse, a gate shift clock, a gate output enable, and the like, and the data control signal DCS includes a dot clock, a source shift clock, a source enable signal, a polarity inversion signal, and the like. include

상기 데이터 드라이버(DD)는 상기 타이밍컨트롤러(TC)로부터 입력받은 영상데이터(RGB Data)를 상기 데이터 제어신호(DCS)에 따라 정극성/ 부극성의 데이터 전압으로 변환하여 상기 데이터 라인들(DL)에 공급한다.The data driver DD converts the image data RGB Data received from the timing controller TC into positive/negative data voltages according to the data control signal DCS, so that the data lines DL supply to

상기 게이트 드라이버(GD)는 상기 타이밍 컨트롤러(TC)부터 입력받은 상기 게이트 스타트 펄스에 응답하여 스캔펄스를 발생하는 쉬프트 레지스터와, 상기 스캔펄스의 전압을 픽셀들의 구동에 적합한 전압레벨로 쉬프트시키기 위한 레벨쉬프터를 포함한다. 상기 타이밍 컨트롤러(TC)로부터 입력받은 상기 게이트 제어 신호(GCS)에 따라 게이트 라인(GL)에 게이트 펄스를 공급한다.The gate driver GD includes a shift register for generating a scan pulse in response to the gate start pulse input from the timing controller TC, and a level for shifting the voltage of the scan pulse to a voltage level suitable for driving pixels Includes shifters. A gate pulse is supplied to the gate line GL according to the gate control signal GCS input from the timing controller TC.

상기 액정표시패널(PN)은 액정층을 포함하고, 화상데이터를 표시하기 위한 복수개의 R, G, B 서브픽셀들을 포함한다. 도 1b를 참조하면, 도 1b의 좌측에 위치한 화소구조는 R, G, B서브픽셀들로만 이루어진 종래의 화소 구조이고, 도 1b의 우측 상단 및 우측 하단에 위치한 화소구조는 본 발명의 실시예에 따른 각각의 R, G, B서브픽셀이 각각 2개의 서브서브픽셀들로 구성되는 화소구조를 나타낸다. 도 1b의 우측 상단에 위치한 화소구조는 각각의 R, G, B서브픽셀들이 좌우로 분할되어 각각의 서브픽셀이 2개의 서브서브픽셀들로 구성된 형태이고, 도 1b의 우측 하단에 위치한 화소구조는 각각의 R, G, B서브픽셀들이 상하로 분할되어 각각의 서브픽셀이 2개의 서브서브픽셀들로 구성된 형태이다. 본 발명의 실시예에 따른 화소구조는 각각의 R, G, B서브픽셀들이 좌우로 분할되거나, 상하로 분할되어, 상기 각각의 R, G, B서브픽셀이 2개씩의 R, G, B서브서브픽셀들로 구성된다.The liquid crystal display panel PN includes a liquid crystal layer and includes a plurality of R, G, and B sub-pixels for displaying image data. Referring to FIG. 1B , the pixel structure located on the left side of FIG. 1B is a conventional pixel structure composed of only R, G, and B sub-pixels, and the pixel structure located on the upper right and lower right sides of FIG. 1B is a pixel structure according to an embodiment of the present invention. Each R, G, and B sub-pixel represents a pixel structure in which each of two sub-sub-pixels is configured. The pixel structure located at the upper right of FIG. 1B has each of the R, G, and B sub-pixels divided left and right so that each sub-pixel is composed of two sub-pixels, and the pixel structure located at the lower right of FIG. 1B is Each of the R, G, and B sub-pixels is divided vertically so that each sub-pixel is composed of two sub-sub-pixels. In the pixel structure according to the embodiment of the present invention, each of the R, G, and B sub-pixels is divided left and right or vertically, so that each of the R, G, and B sub-pixels is divided into two R, G, and B sub-pixels. It is made up of sub-pixels.

상기 각 서브픽셀을 구성하는 2개의 서브서브픽셀들은 서로 같은 게이트 라인에 연결되어 있거나, 동시에 구동되는 게이트 라인에 연결되어 있어서, 상기 각 서브픽셀을 구성하는 2개의 서브서브픽셀들은 데이터 전압이 동시에 충전된다. 그리고 상기 각 서브픽셀을 구성하는 2개의 서브서브픽셀들은 극성이 서로 다른 서로 인접한 데이터 라인에 각각 연결된다. 따라서, 상기 각 서브픽셀을 구성하는 2개의 서브서브픽셀들은 극성이 서로 다르고 크기가 동일한 데이터 전압으로 동시에 충전된다.The two sub-pixels constituting each sub-pixel are connected to the same gate line or are connected to a gate line driven at the same time. do. The two sub-sub-pixels constituting each sub-pixel are respectively connected to adjacent data lines having different polarities. Accordingly, the two sub-pixels constituting the respective sub-pixels are simultaneously charged with data voltages having different polarities and the same size.

상기 공통전압 공급부(CV)는 공통전압라인들(CL)을 통하여 상기 서브서브픽셀들에 공통전압을 공급한다. 상기 공통전압라인은 각 수직표시라인마다 배열되어 각 서브서브픽셀에 공통전압을 공급하거나, 각 수평표시라인마다 배열되어 각 서브서브픽셀에 공통전압을 공급하거나, 또는 각 수직표시라인 및 각 수평표시라인을 따라 그물모양으로 구비되어 상기 각 서브서브픽셀에 공통전압을 공급한다. 그리고, 상기 공통전압라인(CL)들은 전기적으로 서로 연결된 구성이다. 여기서, 상기 각 수직표시라인 및 상기 각 수평표시라인은 상기 서브서브픽셀을 기준으로 하지 않고, 상기 각 서브픽셀을 기준으로 한다. 따라서, 수평으로 한 줄로 나열된 서브픽셀들이 하나의 수평표시라인을 구성하며, 수직으로 한 줄로 나열된 서브픽셀들이 하나의 수직표시라인을 구성한다. 또한, 상기 공통전압라인은 서브서브픽셀마다 수직으로 배열되거나, 서브서브픽셀마다 수평으로 배열되거나, 또는 서브서브픽셀마다 수직 및 수평으로 배열되고, 전기적으로 서로 연결되어 각 서브서브픽셀에 공통전압을 공급할 수도 있다.The common voltage supply unit CV supplies a common voltage to the sub-pixels through common voltage lines CL. The common voltage line is arranged for each vertical display line to supply a common voltage to each sub-pixel, or for each horizontal display line to supply a common voltage to each sub-pixel, or each vertical display line and each horizontal display line. It is provided in a mesh shape along the line to supply a common voltage to each sub-sub-pixel. In addition, the common voltage lines CL are electrically connected to each other. Here, the respective vertical display lines and the respective horizontal display lines are not based on the sub-sub-pixels, but are based on the respective sub-pixels. Accordingly, subpixels arranged in one horizontal line constitute one horizontal display line, and subpixels arranged in one vertical row constitute one vertical display line. In addition, the common voltage lines are vertically arranged for each sub-subpixel, horizontally for each sub-sub-pixel, or vertically and horizontally for each sub-sub-pixel, and are electrically connected to each other to apply a common voltage to each sub-sub-pixel. can also supply.

본 발명의 실시예에 따른 액정표시장치에서 상기 각 서브픽셀을 구성하는 2개의 서브서브픽셀들은 극성이 반대이고 크기가 동일한 데이터 전압으로 동시에 충전되기 때문에, 상기 공통전압라인(CL)에서 볼 때에 상기 각 서브픽셀을 구성하는 2개의 서브서브픽셀들에 걸리는 데이터 전압이 상쇄되어 보인다. 따라서, 각 서브픽셀을 구성하는 2개의 서브서브픽셀들에 충전되는 데이터 전압에 의해 공통전압이 어느 한쪽 극성으로 치우치지 않게 되어, 공통전압 리플현상을 방지할 수 있으므로 화질을 개선할 수 있으며, 공통전압라인(CL)의 폭을 줄일 수 있다. 또한, 공통전압 보상회로가 필요가 없으므로 공통전압 보상회로를 생략할 수 있다.In the liquid crystal display according to the embodiment of the present invention, since the two sub-pixels constituting each sub-pixel have opposite polarities and are simultaneously charged with data voltages having the same size, when viewed from the common voltage line CL, the The data voltages applied to the two sub-pixels constituting each sub-pixel appear to be offset. Therefore, the common voltage is not biased toward either polarity by the data voltage charged to the two sub-pixels constituting each sub-pixel, and thus the common voltage ripple phenomenon can be prevented, thereby improving image quality and common The width of the voltage line CL may be reduced. In addition, since the common voltage compensation circuit is not required, the common voltage compensation circuit can be omitted.

또한, 상기 각 서브픽셀이 2개의 서브서브픽셀들로 분할되면, 각 서브서브픽셀들을 구동하기 위해, 각 서브픽셀이 분할되기 전보다 2배의 데이터 라인수가 필요하지만, 분할되지 않은 서브픽셀을 구동하는 데에 필요한 게이트 구동주파수를 2배로 증가시켜 상기 데이터 라인 수를 상기 데이터 라인수가 분할되지 않은 서브픽셀들을 구동하는 데에 필요한 데이터 라인수를 2배로 증가시키지 않을 수도 있다.In addition, when each sub-pixel is divided into two sub-pixels, in order to drive each sub-pixel, twice the number of data lines is required than before each sub-pixel is divided, but driving the undivided sub-pixels The number of data lines may not be doubled by doubling the number of data lines required to drive the subpixels in which the number of data lines is not divided by doubling the gate driving frequency required for this.

도2는 본 발명의 제1 실시예에 따른 액정표시장치에서 액정표시패널의 평면도이다.2 is a plan view of a liquid crystal display panel in the liquid crystal display according to the first embodiment of the present invention.

본 발명의 제1 실시예에 따른 액정표시장치는 도1a에서 설명한 타이밍 컨트롤러, 데이터 드라이버, 게이트 드라이버, 공통전압 공급부와 동일한 구성을 갖는다. 따라서 중복된 설명은 생략한다.The liquid crystal display according to the first embodiment of the present invention has the same configuration as the timing controller, data driver, gate driver, and common voltage supply unit described with reference to FIG. 1A. Therefore, a duplicate description will be omitted.

상기 액정표시패널(PN)은 액정층을 포함하고, 화상데이터를 표시하기 위한 복수개의 R, G, B 서브픽셀들을 포함한다. 또한, 상기 각 R, G, B서브픽셀은 좌우로 분할된 2개의 서브서브픽셀들로 구성된다. 예를 들면, R서브픽셀(100)은 상기 R서브픽셀(100)이 좌우로 분할된 2개의 R서브서브픽셀(101,102)들로 구성된다.The liquid crystal display panel PN includes a liquid crystal layer and includes a plurality of R, G, and B sub-pixels for displaying image data. In addition, each of the R, G, and B sub-pixels is composed of two sub-sub-pixels divided into left and right. For example, the R sub-pixel 100 is composed of two R sub-pixels 101 and 102 in which the R sub-pixel 100 is divided into left and right.

상기 액정표시패널의 데이터 라인(DL)수는 수평으로 배열된 서브서브픽셀의 갯수인 m개보다 2개가 많은 m+2개이고, 게이트 라인(GL)수는 수직으로 배열된 서브서브픽셀의 갯수인 n개보다 2배가 많은 2n개이고, 수평표시라인은 n개가 된다. 상기 서로 인접한 데이터 라인들(DL)에 인가된 데이터 전압의 극성은 서로 다르고, 상기 데이터 드라이버(DD)는 각 프레임마다 또는 각 게이트 라인(GL)마다 데이터 전압의 극성을 반전시킨다.The number of data lines DL of the liquid crystal display panel is m+2, which is two more than m, which is the number of horizontally arranged sub-sub-pixels, and the number of gate lines GL is the number of vertically arranged sub-sub-pixels. There are 2n, which is twice as many as n, and the number of horizontal display lines becomes n. The polarities of the data voltages applied to the adjacent data lines DL are different from each other, and the data driver DD inverts the polarities of the data voltages for each frame or each gate line GL.

상기 액정표시패널의 수평표시라인(LINE 1 내지 LINE n)마다 상기 수평표시라인(LINE 1 내지 LINE n)을 사이에 두고 상기 수평표시라인 상의 서브서브픽셀들을 구동하는 한 쌍의 게이트 라인들(GL1과 GL2, GL3와 GL4, ..., GL2n-1과 GL2n)이 수평으로 배열된다.A pair of gate lines GL1 for driving sub-pixels on the horizontal display line with the horizontal display lines LINE 1 to LINE n interposed therebetween for each horizontal display line LINE 1 to LINE n of the liquid crystal display panel and GL2, GL3 and GL4, ..., GL2n-1 and GL2n) are arranged horizontally.

예를 들면, 첫번째 수평표시라인(LINE 1)을 중심으로 첫번째 수평표시라인(LINE 1)의 상측에 첫번째 게이트 라인(GL1)이 배열되고, 첫번째 수평표시라인(LINE 1)의 하측에 두번째 게이트 라인(GL2)이 배열되며, 상기 게이트 라인(GL1 및 GL2)들은 첫번째 수평표시라인(LINE 1)상의 서브서브픽셀들을 구동한다.For example, with respect to the first horizontal display line LINE 1 , the first gate line GL1 is arranged above the first horizontal display line LINE 1 , and the second gate line is arranged below the first horizontal display line LINE 1 . GL2 is arranged, and the gate lines GL1 and GL2 drive sub-pixels on the first horizontal display line LINE 1 .

데이터 라인의 구조는 다음과 같다.The structure of the data line is as follows.

가장 좌측에 위치한 서브서브픽셀들의 좌측에 데이터 라인(DL1)이 수직으로 배열되고, 가장 우측에 위치한 서브서브픽셀들의 우측에 데이터 라인(DLm+2)가 수직으로 배열되고, 상기 각 서브픽셀을 구성하는 서브서브픽셀들 사이에 데이터 라인들(DL2 내지 DLm +1)이 수직으로 배열된다.The data line DL1 is vertically arranged on the left side of the leftmost sub-pixels, and the data line DLm+2 is vertically arranged on the right side of the rightmost sub-pixels, and each of the sub-pixels is configured. The data lines DL2 to DLm+1 are vertically arranged between the sub-pixels.

서로 인접한 서브픽셀들은 서로 다른 게이트 라인(GL)에 연결되며, 상기 각 서브픽셀을 구성하는 서브서브픽셀들은 서로 같은 게이트 라인(GL)에 연결된다.Subpixels adjacent to each other are connected to different gate lines GL, and sub-subpixels constituting the respective subpixels are connected to the same gate line GL.

홀수번째 수평표시라인 상에 위치한 서브서브픽셀들은 일방향으로 인접한 데이터 라인(DL)에 연결되고, 짝수번째 수평표시라인 상의 서브서브픽셀들은 타방향으로 인접한 데이터 라인(DL)에 연결된다. 또한, 서로 인접한 데이터 라인들에 인가된 데이터 전압의 극성이 서로 다르다.Sub-subpixels positioned on the odd-numbered horizontal display line are connected to adjacent data lines DL in one direction, and sub-subpixels positioned on the even-numbered horizontal display lines are connected to adjacent data lines DL in the other direction. Also, polarities of data voltages applied to adjacent data lines are different from each other.

예를 들면, 도 2에 도시된 바와 같이, 첫번째 수평표시라인(LINE 1) 상에서 2번째 데이터 라인(DL2)의 좌측 및 우측에 위치하는, 하나의 R서브픽셀(100)을 구성하는 상기 R서브서브픽셀들(101,102)은 서로 같은 첫번째 게이트 라인(GL1)에 연결되어 있고, 상기 R서브픽셀(100)의 우측에 인접한 G서브픽셀을 구성하는 2개의 G서브서브픽셀들은 모두 두번째 게이트 라인(GL2)에 연결되어 있다. 즉, 인접하는 서브픽셀끼리는 서로 다른 게이트 라인(GL)에 연결되어 있고, 각 서브픽셀을 구성하는 2개의 서브서브픽셀들은 서로 같은 게이트 라인(GL)에 연결되어 있다. 상기 각 서브픽셀을 구성하는 2개의 서브서브픽셀들은 서로 같은 게이트 라인에 연결되어 있기 때문에 데이터 전압이 동시에 충전된다.For example, as shown in FIG. 2 , the R sub-pixel constituting one R sub-pixel 100 positioned to the left and right of the second data line DL2 on the first horizontal display line LINE 1 . The subpixels 101 and 102 are connected to the same first gate line GL1 , and the two G subpixels constituting the G subpixel adjacent to the right side of the R subpixel 100 are all connected to the second gate line GL2 . ) is connected to That is, adjacent sub-pixels are connected to different gate lines GL, and two sub-pixels constituting each sub-pixel are connected to the same gate line GL. Since the two sub-pixels constituting each sub-pixel are connected to the same gate line, the data voltage is simultaneously charged.

서로 인접하는 데이터 라인의 극성은 서로 반대이다. 각 서브픽셀은 데이터 라인(DL)을 사이에 두고 데이터 라인(DL)의 좌측 및 우측으로 분할된 2개의 서브서브픽셀들로 구성된다. 따라서 상기 각 서브픽셀을 구성하는 2개의 서브서브픽셀들이 어느 한쪽 방향으로 인접하는 데이터 라인에 연결되면, 데이터 전압의 극성이 서로 다른 데이터 라인에 각각 연결되는 구성이 된다.The polarities of adjacent data lines are opposite to each other. Each sub-pixel is composed of two sub-pixels divided into left and right sides of the data line DL with the data line DL interposed therebetween. Accordingly, when two sub-pixels constituting each sub-pixel are connected to adjacent data lines in either direction, the data voltages are respectively connected to data lines having different polarities.

결국, 상기 각 서브픽셀을 구성하는 2개의 서브서브픽셀들은 극성이 서로 반대이며, 크기가 동일한 데이터 전압으로 동시에 충전된다. 따라서, 공통전압라인(CL)에서 볼 때에, 상기 각 서브픽셀을 구성하는 2개의 서브서브픽셀들에 인가되는 데이터 전압이 상쇄가 되는 것처럼 보이기 때문에, 공통전압이 상기 데이터 전압에 의해 어느 한쪽의 극성으로 치우치지 않게 된다. 따라서, 공통전압 리플현상을 방지할 수 있어서 화질을 개선할 수 있으며, 공통전압 보상회로가 필요가 없어 생략할 수 있고, 공통전압라인(CL)의 폭을 줄일 수 있게 된다.As a result, the two sub-pixels constituting each sub-pixel have opposite polarities and are simultaneously charged with data voltages having the same size. Accordingly, when viewed from the common voltage line CL, the data voltages applied to the two sub-pixels constituting the respective sub-pixels seem to cancel each other out, so that the common voltage is set to either polarity by the data voltage. will not be biased towards Accordingly, the common voltage ripple phenomenon can be prevented, so that image quality can be improved, the common voltage compensation circuit can be omitted because it is unnecessary, and the width of the common voltage line CL can be reduced.

도2에 도시된 바와 같이, 상기 데이터 드라이버(DD)가 소비전력을 가장 저감할 수 있는 컬럼반전 구동방식으로 구동되는 경우, 상기 액정표시패널 상에서는 수평방향으로 2도트반전, 수직방향으로 1도트반전으로 구동된다. 또한, 데이터 드라이버(DD)가 1도트반전 구동방식으로 구동되는 경우, 상기 액정표시패널 상에서는 수평방향으로 1도트반전, 수직방향으로는 1도트반전으로 구동된다. 상기와 같이, 상기 데이터 드라이버(DD)는 다양한 도트반전형식(1도트, 2도트, 3도트, 4도트..)으로 구동될 수 있다.As shown in FIG. 2 , when the data driver DD is driven by a column inversion driving method that can reduce power consumption the most, the liquid crystal display panel is inverted by 2 dots in the horizontal direction and inverted by 1 dot in the vertical direction on the liquid crystal display panel. is driven by In addition, when the data driver DD is driven in the 1-dot inversion driving method, the data driver DD is driven by 1-dot inversion in the horizontal direction and 1-dot inversion in the vertical direction on the liquid crystal display panel. As described above, the data driver DD may be driven in various dot inversion types (1 dot, 2 dots, 3 dots, 4 dots...).

또한, 상기 각 서브픽셀이 2개의 서브서브픽셀로 분할되면서 분할되지 않은 서브픽셀을 구동할 때보다 2배의 데이터 라인이 필요하지만, 본 발명의 제1 실시예에 따른 액정표시장치는 분할되지 않은 서브픽셀들을 구동하기 데에 필요한 게이트 주파수를 2배로 증가시켜서, 상기 분할되지 않은 서브픽셀을 구동하는 데에 필요한 데이터 라인수의 2배로 증가시킬 필요가 없게 된다.In addition, as each sub-pixel is divided into two sub-pixels, twice as many data lines are required as compared to driving an undivided sub-pixel. However, the liquid crystal display according to the first embodiment of the present invention By doubling the gate frequency required to drive the subpixels, there is no need to double the number of data lines required to drive the undivided subpixels.

도 3는 본 발명의 제2 실시예에 따른 액정표시장치에서 액정표시패널의 게이트 라인들, 데이터 라인들 및 서브서브픽셀들의 배치도이다.3 is a layout view of gate lines, data lines, and sub-pixels of a liquid crystal display panel in a liquid crystal display according to a second exemplary embodiment of the present invention.

본 발명의 제2 실시예에 따른 액정표시장치는 제1 실시예의 구성에서 게이트 라인들, 게이트 라인들 및 서브서브픽셀들을 제외한 나머지 구성은 동일하다. 따라서 중복된 설명은 생략한다.The liquid crystal display according to the second embodiment of the present invention has the same configuration as in the first embodiment except for the gate lines, gate lines, and sub-sub-pixels. Therefore, a duplicate description will be omitted.

상기 액정표시패널(PN)은 액정층을 포함하고, 화상데이터를 표시하기 위한 복수개의 R, G, B 서브픽셀들을 포함한다. 또한, 상기 각 R, G, B서브픽셀은 좌우로 분할된 2개의 서브서브픽셀들로 구성된다. 예를 들면, R서브픽셀(100)은 상기 R서브픽셀(100)이 좌우로 분할된 2개의 R서브서브픽셀(101,102)들로 구성된다.The liquid crystal display panel PN includes a liquid crystal layer and includes a plurality of R, G, and B sub-pixels for displaying image data. In addition, each of the R, G, and B sub-pixels is composed of two sub-sub-pixels divided into left and right. For example, the R sub-pixel 100 is composed of two R sub-pixels 101 and 102 in which the R sub-pixel 100 is divided into left and right.

상기 액정표시패널의 데이터 라인(DL)수는 수평으로 배열된 서브픽셀의 갯수인 m개보다 1개가 많은 m+1개이고, 게이트 라인(GL)수는 수직으로 배열된 서브서브픽셀의 갯수인 n개보다 2배가 많은 2n개이고, 수평표시라인은 n개가 된다.The number of data lines DL of the liquid crystal display panel is m+1, which is one more than m, which is the number of horizontally arranged sub-pixels, and the number of gate lines GL is n, which is the number of vertically arranged sub-subpixels. There are 2n, which is twice as many as the number, and the number of horizontal display lines becomes n.

상기 액정표시패널의 수평표시라인(LINE 1 내지 LINE n)마다 상기 수평표시라인(LINE 1 내지 LINE n)을 사이에 두고 상기 수평표시라인(LINE 1 내지 LINE n)상의 서브서브픽셀들을 구동하는 한 쌍의 게이트 라인들(GL1과 GL2, GL3와 GL4, ..., GL2n-1과 GL2n)이 수평으로 배열된다. 그리고 서로 인접한 서브픽셀들은 서로 다른 게이트 라인에 연결되며, 상기 각 서브픽셀을 구성하는 2개의 서브서브픽셀들은 서로 같은 게이트 라인에 연결된다. 예를 들면, 상기 R서브픽셀(100) 및 상기 R서브픽셀(100)의 우측에 인접한 G서브픽셀은 서로 다른 게이트 라인(GL 1, GL 2)에 각각 연결되어 있지만, 상기 R서브픽셀(100)을 구성하는 R서브서브픽셀들(101, 102)은 서로 같은 첫번째 게이트 라인에 연결되어 있다.As long as the sub-pixels on the horizontal display lines LINE 1 to LINE n are driven with the horizontal display lines LINE 1 to LINE n interposed therebetween for each horizontal display line LINE 1 to LINE n of the liquid crystal display panel. A pair of gate lines GL1 and GL2, GL3 and GL4, ..., GL2n-1 and GL2n are arranged horizontally. In addition, adjacent sub-pixels are connected to different gate lines, and two sub-sub-pixels constituting the respective sub-pixels are connected to the same gate line. For example, the R subpixel 100 and the G subpixel adjacent to the right side of the R subpixel 100 are respectively connected to different gate lines GL1 and GL2, but the R subpixel 100 ), the R sub-pixels 101 and 102 are connected to the same first gate line.

상기 데이터 라인들은 가장 일방향에 위치한 서브서브픽셀들의 상기 일방향측 및 상기 각 서브픽셀을 이루는 2개의 서브서브픽셀들 사이마다 수직으로 배열된다. 그리고, 상기 각 서브서브픽셀들은 일방향으로 인접한 데이터 라인에 각각 연결된다. 상기 각 서브픽셀은 상기 데이터 라인을 중심으로 좌측과 우측의 서브서브픽셀들로 분할되어 있으므로, 상기 각 서브서브픽셀들이 일방향으로 인접한 데이터 라인은 서로 다른 데이터 라인이며, 서로 인접하고 있는 데이터 라인이다. 서로 인접하고 있는 데이터 라인들에는 서로 극성이 다르고 크기가 동일한 데이터 전압이 인가된다.The data lines are vertically arranged between the one-direction side of the sub-sub-pixels positioned in the most one direction and between the two sub-sub-pixels constituting each sub-pixel. In addition, each of the sub-sub-pixels is respectively connected to adjacent data lines in one direction. Since each sub-pixel is divided into left and right sub-sub-pixels with respect to the data line, data lines adjacent to each of the sub-sub-pixels in one direction are different data lines and adjacent data lines. Data voltages having different polarities and the same magnitude are applied to adjacent data lines.

도 3에 도시된 바와 같이, 상기 일방향을 오른쪽으로 가정하면, 상기 데이터 라인들은 가장 우측(DLm+1) 및 상기 각 서브픽셀을 이루는 서브서브픽셀들의 사이(DL 1 내지 DLm)마다 수직으로 배열된다. 그리고, 상기 각 서브서브픽셀들은 오른쪽으로 인접한 데이터 라인에 연결된다.As shown in FIG. 3 , assuming the one direction is to the right, the data lines are vertically arranged at the rightmost side (DLm+1) and between sub-pixels constituting each sub-pixel (DL 1 to DLm). . In addition, each of the sub-sub-pixels is connected to a data line adjacent to the right.

상기와 다르게, 상기 일방향을 왼쪽으로 가정하면, 상기 데이터 라인들은 가장 좌측(DL 1) 및 상기 각 서브픽셀을 이루는 서브서브픽셀들의 사이(DL 2 내지 DLm+1)마다 수직으로 배열된다. 그리고, 상기 각 서브서브픽셀들은 좌측으로 인접한 데이터 라인에 연결된다.Unlike the above, assuming that the one direction is left, the data lines are vertically arranged at the leftmost side DL 1 and between sub-pixels constituting each sub-pixel (DL 2 to DLm+1). And, each of the sub-pixels is connected to the data line adjacent to the left.

따라서, 상기 각 서브픽셀을 구성하는 2개의 서브서브픽셀들은 데이터 전압의 극성이 서로 다르고, 데이터 전압의 크기가 동일한 데이터 라인에 각각 연결된다. 따라서, 공통전압 리플현상을 방지하여 화질을 개선할 수 있고, 공통전압 보상회로를 생략할 수 있으며, 상기 공통전압라인(CL)의 폭을 줄일 수 있다.Accordingly, the two sub-sub-pixels constituting each sub-pixel have different data voltage polarities and are respectively connected to data lines having the same data voltage magnitude. Accordingly, image quality can be improved by preventing the common voltage ripple phenomenon, the common voltage compensation circuit can be omitted, and the width of the common voltage line CL can be reduced.

도 3에 도시된 바와 같이, 상기 데이터 드라이버(DD)가 2도트반전 형식으로 구동되면, 상기 액정표시패널(PN) 상에서 수평으로 2도트반전, 수직으로 1도트반전으로 구동된다. 또한, 상기 데이터 드라이버(DD)는 다양한 도트반전형식(1도트, 2도트, 3도트, 4도트...)으로 구동될 수 있다.As shown in FIG. 3 , when the data driver DD is driven in a 2-dot inversion mode, it is driven in a horizontal 2-dot inversion and a vertical 1-dot inversion on the liquid crystal display panel PN. In addition, the data driver DD may be driven in various dot inversion types (1 dot, 2 dots, 3 dots, 4 dots...).

또한, 상기 각 서브픽셀이 2개의 서브서브픽셀로 분할되면서 분할되지 않은 서브픽셀을 구동할 때보다 2배의 데이터 라인이 필요하지만, 본 발명의 제2 실시예에 따른 액정표시장치는 분할되지 않은 서브픽셀들을 구동하기 데에 필요한 게이트 주파수를 2배로 증가시켜서, 상기 분할되지 않은 서브픽셀을 구동하는 데에 필요한 데이터 라인수의 2배로 증가시킬 필요가 없게 된다.In addition, as each sub-pixel is divided into two sub-pixels, twice as many data lines are required as compared to driving an undivided sub-pixel, but the liquid crystal display according to the second embodiment of the present invention is By doubling the gate frequency required to drive the subpixels, there is no need to double the number of data lines required to drive the undivided subpixels.

도 4는 본 발명의 제3 실시예에 따른 액정표시장치에서 액정표시패널의 게이트 라인들, 데이터 라인들 및 서브서브픽셀들의 배치도이다.4 is a layout view of gate lines, data lines, and sub-pixels of a liquid crystal display panel in a liquid crystal display according to a third exemplary embodiment of the present invention.

본 발명의 제3 실시예에 따른 액정표시장치는 제1 실시예의 구성에서 게이트 라인들, 게이트 라인들 및 서브서브픽셀들을 제외한 나머지 구성은 동일하다. 따라서 중복된 설명은 생략한다.The liquid crystal display according to the third embodiment of the present invention has the same configuration as the first embodiment except for the gate lines, gate lines, and sub-sub-pixels. Therefore, a duplicate description will be omitted.

상기 액정표시패널(PN)은 액정층을 포함하고, 화상데이터를 표시하기 위한 복수개의 R, G, B 서브픽셀들을 포함한다. 또한, 상기 각 R, G, B서브픽셀은 좌우로 분할된 2개의 서브서브픽셀들로 구성된다. 예를 들면, R서브픽셀(100)은 상기 R서브픽셀(100)이 좌우로 분할된 2개의 R서브서브픽셀(101,102)들로 구성된다.The liquid crystal display panel PN includes a liquid crystal layer and includes a plurality of R, G, and B sub-pixels for displaying image data. In addition, each of the R, G, and B sub-pixels is composed of two sub-sub-pixels divided into left and right. For example, the R sub-pixel 100 is composed of two R sub-pixels 101 and 102 in which the R sub-pixel 100 is divided into left and right.

상기 액정표시패널의 데이터 라인(DL)수는 수평으로 배열된 서브픽셀의 갯수인 m개보다 1개가 많은 m+1개이고, 게이트 라인(GL)수는 수직으로 배열된 서브서브픽셀의 갯수인 n개보다 2배가 많은 2n개이고, 수평표시라인은 n개가 된다.The number of data lines DL of the liquid crystal display panel is m+1, which is one more than m, which is the number of horizontally arranged sub-pixels, and the number of gate lines GL is n, which is the number of vertically arranged sub-subpixels. There are 2n, which is twice as many as the number, and the number of horizontal display lines becomes n.

상기 액정표시패널의 수평표시라인(LINE 1 내지 LINE n)마다 상기 수평표시라인(LINE 1, LINE 2, LINE 3...LINE n)을 사이에 두고 상기 수평표시라인 상의 서브서브픽셀들을 구동하는 한 쌍의 게이트 라인들(GL1과 GL2, GL3와 GL4,..,GL2n-1과 GL2n)이 수평으로 배열된다.and driving sub-pixels on the horizontal display lines with the horizontal display lines LINE 1, LINE 2, LINE 3...LINE n interposed therebetween for each horizontal display line LINE 1 to LINE n of the liquid crystal display panel. A pair of gate lines GL1 and GL2, GL3 and GL4,..., GL2n-1 and GL2n are horizontally arranged.

즉 첫번째 수평표시라인(LINE1)을 중심으로 상기 첫번째 수평표시라인(LINE 1)의 상측에 첫번째 게이트 라인(GL1)이 배열되고, 상기 첫번째 수평표시라인(LINE 1)의 하측에 두번째 게이트 라인(GL2)이 배열되며, 상기 게이트 라인(GL1 및 GL2)들은 첫번째 수평표시라인(LINE1) 상의 서브서브픽셀들을 구동한다.That is, the first gate line GL1 is arranged above the first horizontal display line LINE 1 with the first horizontal display line LINE1 as the center, and the second gate line GL2 is arranged below the first horizontal display line LINE 1 . ) are arranged, and the gate lines GL1 and GL2 drive sub-pixels on the first horizontal display line LINE1 .

즉, 서로 인접한 서브픽셀들은 서로 다른 게이트 라인에 연결되며, 상기 각 서브픽셀을 이루는 2개의 서브서브픽셀들은 서로 같은 게이트 라인에 연결된다.That is, adjacent sub-pixels are connected to different gate lines, and two sub-sub-pixels constituting the respective sub-pixels are connected to the same gate line.

따라서, 각 서브픽셀을 구성하는 2개의 서브서브픽셀들은 동시에 데이터 전압이 충전된다.Accordingly, two sub-pixels constituting each sub-pixel are simultaneously charged with the data voltage.

상기 데이터 라인의 구조는 다음과 같다.The structure of the data line is as follows.

가장 좌측에 위치한 서브서브픽셀들의 좌측에 데이터 라인(DL1)이 수직으로 배열되고, 가장 우측에 위치한 서브서브픽셀들의 우측에 데이터 라인(DLm+1)가 수직으로 배열되고, 상기 각 서브픽셀의 경계마다 데이터 라인들(DL2 ~ DLm)이 수직으로 배열된다. 서로 인접한 데이터 라인들에 인가된 데이터 전압의 극성은 서로 다르고, 상기 각 서브픽셀을 구성하는 2개의 서브서브픽셀들은 상기 서브서브픽셀들에 인접하는 서로 다른 데이터 라인에 각각 연결된다. 상기 각 서브픽셀을 구성하는 2개의 서브서브픽셀들은 상기 각 서브픽셀이 좌우로 분할된 서브서브픽셀들로서, 상대적으로 좌측에 위치하는 서브서브픽셀은 상기 서브서브픽셀의 좌측에 인접한 데이터 라인에 연결되고, 상대적으로 우측에 위치하는 서브서브픽셀은 상기 서브서브픽셀의 우측에 인접한 데이터 라인에 연결된다. 즉, 극성이 다른 서로 인접하는 데이터 라인에 연결되었기 때문에, 각 서브픽셀을 구성하는 2개의 서브서브픽셀들은 서로 다른 극성의 데이터 전압으로 충전된다.The data line DL1 is vertically arranged to the left of the leftmost sub-pixels, and the data line DLm+1 is vertically arranged to the right of the rightmost sub-pixels, and the boundary of each sub-pixel Each of the data lines DL2 to DLm is vertically arranged. The polarities of the data voltages applied to the data lines adjacent to each other are different from each other, and the two sub-pixels constituting the respective sub-pixels are respectively connected to different data lines adjacent to the sub-sub-pixels. The two sub-pixels constituting each sub-pixel are sub-pixels in which each sub-pixel is divided into left and right, and a sub-sub-pixel positioned on the left is connected to a data line adjacent to the left of the sub-pixel, , a sub-subpixel located on the relatively right side is connected to a data line adjacent to the right side of the sub-sub-pixel. That is, since they are connected to adjacent data lines having different polarities, the two sub-sub-pixels constituting each sub-pixel are charged with data voltages having different polarities.

따라서, 상기 각 서브픽셀을 구성하는 2개의 서브서브픽셀들은 극성이 서로 다르고, 크기가 서로 같은 데이터 전압으로 동시에 충전된다. 따라서, 상기 각 서브서브픽셀에 연결되는 공통전압이 어느 한쪽 극성으로 치우치게 되는 공통전압 리플현상을 방지할 수 있어서 화질을 개선할 수 있고, 공통전압 보상회로를 생략할 수 있으며, 공통전압라인(CL)의 폭을 줄일 수 있다.Accordingly, the two sub-pixels constituting each sub-pixel have different polarities and are simultaneously charged with data voltages having the same size. Accordingly, it is possible to prevent a common voltage ripple phenomenon in which the common voltage connected to each sub-subpixel is biased toward either polarity, thereby improving image quality, omitting the common voltage compensation circuit, and the common voltage line CL. ) can be reduced.

도 4에 도시된 바와 같이, 상기 데이터 드라이버(DD)가 2도트반전 형식으로 구동되면, 상기 액정표시패널(PN)상에서 수평으로 2도트반전, 수직으로 1도트반전으로 구동된다. 또한, 상기 데이터 드라이버(DD)는 다양한 도트반전형식(1도트, 2도트, 3도트, 4도트...)으로 구동될 수 있다.As shown in FIG. 4 , when the data driver DD is driven in a 2-dot inversion mode, it is driven in a horizontal 2-dot inversion and a vertical 1-dot inversion on the liquid crystal display panel PN. In addition, the data driver DD may be driven in various dot inversion types (1 dot, 2 dots, 3 dots, 4 dots...).

또한, 상기 각 서브픽셀이 2개의 서브서브픽셀로 분할되면서 분할되지 않은 서브픽셀을 구동할 때보다 2배의 데이터 라인이 필요하지만, 본 발명의 제3 실시예에 따른 액정표시장치는 분할되지 않은 서브픽셀들을 구동하기 데에 필요한 게이트 주파수를 2배로 증가시켜서, 상기 분할되지 않은 서브픽셀을 구동하는 데에 필요한 데이터 라인수의 2배로 증가시킬 필요가 없게 된다.In addition, since each sub-pixel is divided into two sub-pixels, twice as many data lines are required as compared to driving an undivided sub-pixel, but the liquid crystal display according to the third embodiment of the present invention is By doubling the gate frequency required to drive the subpixels, there is no need to double the number of data lines required to drive the undivided subpixels.

도 5는 본 발명의 제4 실시예에 따른 액정표시장치에서 액정표시패널의 게이트 라인들, 데이터 라인들 및 서브서브픽셀들의 배치도이다.5 is a layout view of gate lines, data lines, and sub-pixels of a liquid crystal display panel in a liquid crystal display according to a fourth exemplary embodiment of the present invention.

본 발명의 제4 실시예에 따른 액정표시장치는 제1 실시예의 구성에서 게이트 라인들, 게이트 라인들 및 서브서브픽셀들을 제외한 나머지 구성은 동일하다. 따라서 중복된 설명은 생략한다.The liquid crystal display according to the fourth embodiment of the present invention has the same configuration as the first embodiment except for the gate lines, gate lines, and sub-sub-pixels. Therefore, a duplicate description will be omitted.

상기 액정표시패널(PN)은 액정층을 포함하고, 화상데이터를 표시하기 위한 복수개의 R, G, B 서브픽셀들을 포함한다. 또한, 상기 각 R, G, B서브픽셀은 좌우로 분할된 2개의 서브서브픽셀들로 구성된다. 예를 들면, R서브픽셀(100)은 상기 R서브픽셀(100)이 좌우로 분할된 2개의 R서브서브픽셀(101,102)들로 구성된다.The liquid crystal display panel PN includes a liquid crystal layer and includes a plurality of R, G, and B sub-pixels for displaying image data. In addition, each of the R, G, and B sub-pixels is composed of two sub-sub-pixels divided into left and right. For example, the R sub-pixel 100 is composed of two R sub-pixels 101 and 102 in which the R sub-pixel 100 is divided into left and right.

상기 각 서브픽셀마다 상기 각 서브픽셀을 이루는 2개의 서브서브픽셀에 데이터 전압을 각각 공급하는 한 쌍의 데이터 라인들이 배열된다. 즉, 상기 데이터 라인(DL)은, 각 서브픽셀을 이루는 2개의 서브서브픽셀 사이에 한 쌍(DL1과 DL1', DL2와 DL2', DL3와 DL3',, DLn과 DLn')으로 배열될 수 있고, 상기 서브픽셀을 사이에 두고 양측으로 배열될 수 있고, 각 서브서브픽셀의 좌측마다 또는 우측마다 배열될 수 있다. 상기 한 쌍의 데이터 라인들은 상기 각 서브픽셀을 구성하는 2개의 서브서브픽셀들에 각각 데이터 전압을 공급한다. 서로 인접하고 있는 한 쌍의 데이터 라인에는 극성이 서로 다른 데이터 전압이 인가되므로, 상기 각 서브픽셀을 구성하는 2개의 서브서브픽셀들은 극성이 서로 다른 데이터 전압으로 충전된다.A pair of data lines for respectively supplying data voltages to two sub-pixels constituting each sub-pixel are arranged for each sub-pixel. That is, the data lines DL may be arranged in pairs (DL1 and DL1', DL2 and DL2', DL3 and DL3', DLn and DLn') between two sub-sub-pixels constituting each sub-pixel. and may be arranged on both sides with the sub-pixels interposed therebetween, and may be arranged on either the left side or the right side of each sub-sub-pixel. The pair of data lines respectively supplies a data voltage to two sub-pixels constituting the respective sub-pixels. Since data voltages having different polarities are applied to a pair of data lines adjacent to each other, two sub-pixels constituting the respective sub-pixels are charged with data voltages having different polarities.

상기 게이트 라인들(GL1 내지 GLn)은 수평표시라인마다 배열되고, 상기 수평표시라인 상의 모든 서브서브픽셀들에 연결된다. 즉, 상기 게이트 라인(GL)은 각 수평표시라인의 상측마다 또는 하측마다 배열될 수 있다.The gate lines GL1 to GLn are arranged for each horizontal display line and are connected to all sub-pixels on the horizontal display line. That is, the gate lines GL may be arranged at the upper side or at the lower side of each horizontal display line.

따라서, 각 서브픽셀을 구성하는 2개의 서브서브픽셀들은 극성이 서로 다르고 크기가 동일한 데이터 전압으로 동시에 충전되므로, 상기 각 서브서브픽셀에 공급되는 공통전압이 어느 한쪽으로 치우치게 되는 공통전압 리플현상을 방지하여 화질을 개선할 수 있고, 공통전압 보상회로를 생략할 수 있으며, 공통전압라인(CL)의 폭을 줄일 수 있다.Therefore, since the two sub-pixels constituting each sub-pixel are simultaneously charged with data voltages having different polarities and the same size, a common voltage ripple phenomenon in which the common voltage supplied to each sub-pixel is biased to one side is prevented Thus, the image quality can be improved, the common voltage compensation circuit can be omitted, and the width of the common voltage line CL can be reduced.

상기 데이터 드라이버(DD)가 1도트반전 형식으로 구동되면, 상기 액정표시패널(PN)상에서 수평으로 1도트반전, 수직으로 1도트반전으로 구동된다. 또한, 상기 데이터 드라이버(DD)는 다양한 도트반전형식(1도트, 2도트, 3도트, 4도트...)으로 구동될 수 있다.When the data driver DD is driven in a one-dot inversion format, it is driven in a horizontal one-dot inversion and a vertical one-dot inversion on the liquid crystal display panel PN. In addition, the data driver DD may be driven in various dot inversion types (1 dot, 2 dots, 3 dots, 4 dots...).

또한, 상기 각 서브픽셀을 구성하는 2개의 서브서브픽셀들을 구동하기 위해, 분할되지 않은 서브픽셀을 구동하는 데에 필요한 데이터 라인수를 2배로 증가시킨 구성이다.In addition, in order to drive the two sub-pixels constituting the respective sub-pixels, the number of data lines required to drive the undivided sub-pixels is doubled.

도 6은 본 발명의 제5 실시예에 따른 액정표시장치에서 액정표시패널의 게이트 라인들, 데이터 라인들 및 서브서브픽셀들의 배치도이다.6 is a layout view of gate lines, data lines, and sub-pixels of a liquid crystal display panel in a liquid crystal display according to a fifth exemplary embodiment of the present invention.

본 발명의 제5 실시예에 따른 액정표시장치는 제1 실시예의 구성에서 게이트 라인들, 게이트 라인들 및 서브서브픽셀들을 제외한 나머지 구성은 동일하다. 따라서 중복된 설명은 생략한다.The liquid crystal display according to the fifth embodiment of the present invention has the same configuration as in the first embodiment except for the gate lines, gate lines, and sub-sub-pixels. Therefore, a duplicate description will be omitted.

상기 액정표시패널(PN)은 액정층을 포함하고, 화상데이터를 표시하기 위한 복수개의 R, G, B 서브픽셀들을 포함한다. 또한, 상기 각 R, G, B서브픽셀은 상하로 분할된 2개의 서브서브픽셀들로 구성된다. 예를 들면, R서브픽셀(200)은 상기 R서브픽셀(200)이 상하로 분할된 2개의 R서브서브픽셀(201,202)들로 구성된다.The liquid crystal display panel PN includes a liquid crystal layer and includes a plurality of R, G, and B sub-pixels for displaying image data. In addition, each of the R, G, and B sub-pixels is composed of two sub-sub-pixels divided up and down. For example, the R sub-pixel 200 is composed of two R sub-pixels 201 and 202 in which the R sub-pixel 200 is divided vertically.

그리고 각 수평표시라인은 수평으로 나열된 한 줄의 서브픽셀로 구성되므로, 상기 각 수평표시라인은 수평으로 나열된 두 줄의 서브서브픽셀들을 포함한다 In addition, since each horizontal display line is composed of one horizontally arranged sub-pixel, each horizontal display line includes two horizontally arranged sub-sub-pixels.

상기 데이터 라인들(DL)은 가장 좌측에 위치한 서브픽셀들의 좌측에 수직으로 배열(DL1)되고, 가장 우측에 위치한 서브픽셀들의 우측에 수직으로 배열(DLm+1)되고, 상기 서브픽셀의 경계마다 수직으로 배열된다.The data lines DL are vertically arranged DL1 to the left of the leftmost subpixels and vertically arranged DLm+1 to the right of the rightmost subpixels, and at each boundary of the subpixels. arranged vertically.

3n-2번째(n은 자연수) 게이트 라인 및 3n-1번째 게이트 라인 사이에 위치하는 서브서브픽셀들은 일방향으로 인접한 데이터 라인에 연결되고, 3n-1번째 게이트 라인 및 3n번째 게이트 라인 사이에 위치하는 서브서브픽셀들은 타방향으로 인접한 데이터 라인에 연결된다. 즉, 각 서브픽셀을 구성하는 2개의 서브서브픽셀들은 서로 다른 데이터 라인에 연결된다. 서로 인접하는 데이터 라인들에 인가되는 데이터 전압의 극성이 서로 달라서, 상기 각 서브픽셀을 구성하는 2개의 서브서브픽셀들에 충전되는 데이터 전압의 극성은 서로 다르게 된다.The sub-subpixels positioned between the 3n-2th (n is a natural number) gate line and the 3n-1th gate line are connected to adjacent data lines in one direction, and are positioned between the 3n-1th gate line and the 3nth gate line. The sub-pixels are connected to adjacent data lines in the other direction. That is, two sub-pixels constituting each sub-pixel are connected to different data lines. Since polarities of data voltages applied to adjacent data lines are different from each other, polarities of data voltages charged to two sub-pixels constituting each sub-pixel are different from each other.

상기 게이트 라인들(GL)은 각 서브픽셀의 상측, 하측 및 상기 각 서브픽셀을 이루는 서브서브픽셀들의 사이에 수평으로 배열되고, 상기 각 서브픽셀을 구성하는 2개의 서브서브픽셀들을 구동한다. 예를 들면, 첫번째, 두번째, 세번째 게이트 라인들(GL1, GL2, GL3)은 첫번째와 세번째 게이트 라인 사이에 있는 서브서브픽셀들을 구동한다.The gate lines GL are horizontally arranged above and below each sub-pixel and between sub-pixels constituting each sub-pixel, and drive two sub-pixels constituting each sub-pixel. For example, the first, second, and third gate lines GL1 , GL2 , and GL3 drive sub-pixels between the first and third gate lines.

서로 마주보는 방향으로 인접한 게이트 라인에 같이 연결되는 2개의 서브서브픽셀들로 구성되는 서브픽셀 및 서로 멀어지는 방향으로 인접한 게이트 라인들에 연결되는 2개의 서브서브픽셀들로 구성되는 서브픽셀들은 교대로 배열되는데, 특히 수평방향으로 또는 수직 및 수평방향으로 교대로 배열될 수 있다.A subpixel including two sub-pixels connected together to adjacent gate lines in a direction opposite to each other and a sub-pixel including two sub-pixels connected to adjacent gate lines in a direction away from each other are alternately arranged In particular, it may be arranged horizontally or alternately in vertical and horizontal directions.

예를 들면, 도 6에 도시된 바와 같이, 첫번째 데이터 라인(DL1)과 두번째 데이터 라인(DL2) 사이 및 첫번째 게이트 라인(GL1)과 세번째 게이트 라인(GL3) 사이에 위치한 R+서브서브픽셀(201)과 R-서브서브픽셀(202)은 서로 멀어지는 방향으로 인접한 첫번째 게이트 라인(GL1)과 세번째 게이트 라인(GL3)에 각각 연결되어 있다. 또한, 상기 R+서브서브픽셀(201)과 R-서브서브픽셀(202)을 포함하는 R서브픽셀(200)의 우측에 인접한 G서브픽셀은 서로 마주보는 방향으로 인접한 두번째 게이트 라인(GL2)에 같이 연결된 G+서브서브픽셀과 G-서브서브픽셀로 구성된다.For example, as shown in FIG. 6 , the R+ sub-subpixel 201 is located between the first data line DL1 and the second data line DL2 and between the first gate line GL1 and the third gate line GL3. and the R-sub-subpixel 202 are respectively connected to the first gate line GL1 and the third gate line GL3 adjacent to each other in a direction away from each other. Also, the G sub-pixel adjacent to the right of the R sub-pixel 200 including the R+ sub-pixel 201 and the R- sub-pixel 202 is on the second gate line GL2 adjacent to each other in the opposite direction. It consists of connected G+ sub-subpixels and G- sub-subpixels.

상기 각 서브픽셀을 구성하는 상하로 분할된 2개의 서브서브픽셀들을 동시에 구동하기 위해서, 3n-2번째 게이트 라인과 3n번째 게이트 라인을 동시에 구동한다. 이후 3n-1번째 게이트 라인을 구동하여 각 서브픽셀을 구성하는 2개의 서브서브픽셀들을 동시에 구동한다.In order to simultaneously drive the two sub-sub-pixels divided up and down constituting each sub-pixel, the 3n-2 th gate line and the 3n th gate line are simultaneously driven. Thereafter, the 3n-1 th gate line is driven to simultaneously drive two sub-pixels constituting each sub-pixel.

따라서, 하나의 서브픽셀을 구성하는 서브서브픽셀들은 극성이 다르고 크기가 동일한 데이터 전압으로 동시에 충전된다. 따라서, 공통전압이 어느 한쪽으로 치우치게 되는 공통전압 리플현상을 방지할 수 있고, 공통전압 보상회로를 생략할 수 있으며, 공통전압라인(CL)의 폭을 줄일 수 있다.Accordingly, the sub-pixels constituting one sub-pixel are simultaneously charged with data voltages having different polarities and the same size. Accordingly, the common voltage ripple phenomenon in which the common voltage is biased to one side can be prevented, the common voltage compensation circuit can be omitted, and the width of the common voltage line CL can be reduced.

또한, 분할되지 않은 서브픽셀들을 구동하는 데에 필요한 게이트 주파수를 2배로 증가시켜서, 상기 분할되지 않은 서브픽셀을 구동하는 데에 필요한 데이터 라인수를 2배로 증가시킬 필요가 없다.In addition, it is not necessary to double the number of data lines required to drive the undivided subpixels by doubling the gate frequency required for driving the undivided subpixels.

도 7은 본 발명의 제6 실시예에 따른 액정표시장치에서 액정표시패널의 게이트 라인들, 데이터 라인들 및 서브서브픽셀들의 배치도이다.7 is a layout view of gate lines, data lines, and sub-pixels of a liquid crystal display panel in a liquid crystal display according to a sixth exemplary embodiment of the present invention.

본 발명의 제6 실시예에 따른 액정표시장치는 제1 실시예의 구성에서 게이트 라인들, 게이트 라인들 및 서브서브픽셀들을 제외한 나머지 구성은 동일하다. 따라서 중복된 설명은 생략한다.The liquid crystal display according to the sixth embodiment of the present invention has the same configuration as the first embodiment except for gate lines, gate lines, and sub-sub-pixels. Therefore, a duplicate description will be omitted.

상기 액정표시패널(PN)은 액정층을 포함하고, 화상데이터를 표시하기 위한 복수개의 R, G, B 서브픽셀들을 포함한다. 또한, 상기 각 R, G, B서브픽셀은 상하로 분할된 2개의 서브서브픽셀들로 구성된다. 예를 들면, R서브픽셀(200)은 상기 R서브픽셀(200)이 상하로 분할된 2개의 R서브서브픽셀(201,202)들로 구성된다.The liquid crystal display panel PN includes a liquid crystal layer and includes a plurality of R, G, and B sub-pixels for displaying image data. In addition, each of the R, G, and B sub-pixels is composed of two sub-sub-pixels divided up and down. For example, the R sub-pixel 200 is composed of two R sub-pixels 201 and 202 in which the R sub-pixel 200 is divided vertically.

상기 각각의 서브픽셀마다 상기 서브픽셀을 사이에 두고 한 쌍의 데이터 라인(DL1과 DL1', DL2와 DL2',,,DLm과 DLm')이 수직으로 배열된다. 수평표시라인은 수평으로 배열된 한 줄의 서브픽셀로 구성되므로, 본 발명의 제6 실시예에서의 각 서브픽셀은 상하로 분할된 서브서브픽셀들로 구성되므로, 2줄의 서브서브픽셀이 수평으로 배열되어 한 줄의 수평표시라인을 구성한다. 상기 서브서브픽셀에 데이터 전압을 공급하고, 상기 각 게이트 라인은 각각의 수평표시라인마다 배열되어 상기 수평표시라인 상의 서브픽셀을 구동한다. 상기 서로 인접한 데이터 라인들에 인가된 데이터 전압의 극성이 서로 다르다.A pair of data lines DL1 and DL1', DL2 and DL2', and DLm and DLm' are vertically arranged for each sub-pixel with the sub-pixel therebetween. Since the horizontal display line is composed of one row of horizontally arranged sub-pixels, each sub-pixel in the sixth embodiment of the present invention is composed of sub-sub-pixels divided up and down. are arranged to form a single horizontal display line. A data voltage is supplied to the sub-sub-pixels, and each of the gate lines is arranged for each horizontal display line to drive the sub-pixels on the horizontal display line. The polarities of the data voltages applied to the adjacent data lines are different from each other.

각 서브픽셀을 구성하는 서브서브픽셀들이 극성이 다르고 크기가 동일한 데이터 전압으로 동시에 충전된다. 따라서, 공통전압이 어느 한쪽으로 치우치게 되는 공통전압 리플현상을 방지할 수 있어 화질을 개선할 수 있고, 공통전압 보상회로를 생략할 수 있으며, 공통전압라인(CL)의 폭을 줄일 수 있다.Sub-sub-pixels constituting each sub-pixel are simultaneously charged with data voltages having different polarities and the same size. Accordingly, the common voltage ripple phenomenon in which the common voltage is biased to one side can be prevented, so that image quality can be improved, the common voltage compensation circuit can be omitted, and the width of the common voltage line CL can be reduced.

또한, 각 서브픽셀을 구성하는 2개의 서브서브픽셀들을 구동하기 위해, 데이터 라인(DL)수를 분할되지 않은 서브픽셀을 구동하기 위한 데이터 라인수의 2배로 증가시킨 구성이다.In addition, in order to drive two sub-pixels constituting each sub-pixel, the number of data lines DL is doubled as the number of data lines for driving undivided sub-pixels.

상기 데이터 드라이버(DD)가 소비전력을 가장 저감할 수 있는 컬럼반전 형식으로 구동되면, 상기 액정표시패널(PN)상에서 수평으로 1도트반전, 수직으로 1도트반전으로 구동된다. 또한, 상기 데이터 드라이버(DD)는 다양한 도트반전형식(1도트, 2도트, 3도트, 4도트...)으로 구동될 수 있다.When the data driver DD is driven in a column inversion type that can reduce power consumption the most, it is driven horizontally by one dot and vertically by one dot on the liquid crystal display panel PN. In addition, the data driver DD may be driven in various dot inversion types (1 dot, 2 dots, 3 dots, 4 dots...).

이상의 설명은 본 발명을 예시적으로 설명한 것에 불과하며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 본 발명의 기술적 사상에서 벗어나지 않는 범위에서 다양한 변형이 가능할 것이다. 따라서 본 발명의 명세서에 개시된 실시예들은 본 발명을 한정하는 것이 아니다. 본 발명의 범위는 특허청구범위에 의해 해석되어야 하며, 그와 균등한 범위 내에 있는 모든 기술도 본 발명의 범위에 포함되는 것으로 해석해야 할 것이다.The above description is merely illustrative of the present invention, and various modifications may be made by those of ordinary skill in the art to which the present invention pertains without departing from the technical spirit of the present invention. Therefore, the embodiments disclosed in the specification of the present invention do not limit the present invention. The scope of the present invention should be construed by the claims, and all technologies within the scope equivalent thereto should be construed as being included in the scope of the present invention.

TC: 타이밍 컨트롤러 DD: 데이터 드라이버
GD: 게이트 드라이버 PN: 액정표시패널
CV: 공통전압 발생부 CL: 공통전압라인
DL: 데이터 라인 GL: 게이트 라인TC: Timing Controller DD: Data Driver
GD: gate driver PN: liquid crystal display panel
CV: Common voltage generator CL: Common voltage line
DL: data line GL: gate line

Claims (11)

각각 2개의 서브서브픽셀들로 구성된 R, G, B서브픽셀들, 게이트 라인들 및 상기 게이트 라인들과 교차되는 데이터 라인들을 포함하는 액정표시패널;
상기 게이트 라인들에 게이트신호를 공급하는 게이트 드라이버; 및,
상기 데이터 라인들에 영상데이터를 공급하는 데이터 드라이버를 포함하고,
상기 각 서브픽셀을 구성하는 상기 2개의 서브서브픽셀들은 극성이 서로 다르고 크기가 동일한 데이터 전압으로 동시에 충전되는 액정표시장치.A liquid crystal display panel comprising: a liquid crystal display panel including R, G, and B sub-pixels each composed of two sub-pixels, gate lines, and data lines crossing the gate lines;
a gate driver supplying a gate signal to the gate lines; and,
a data driver supplying image data to the data lines;
The two sub-pixels constituting the respective sub-pixels are simultaneously charged with data voltages having different polarities and the same size. 제 1 항에 있어서,
상기 서브서브픽셀들을 구동하기 위한 게이트 구동주파수는 상기 서브서브픽셀들로 분할되지 않은 서브픽셀들을 구동하기 위한 게이트 구동주파수의 2배인 액정표시장치.The method of claim 1,
A gate driving frequency for driving the sub-pixels is twice the gate driving frequency for driving sub-pixels not divided into the sub-sub-pixels. 제 1 항에 있어서,
공통전압라인을 통해 상기 각 서브서브픽셀들에 공통전압을 공급하는 공통전압 공급부를 더 포함하고,
상기 공통전압라인은 각 수직표시라인마다, 각 수평표시라인마다, 또는 각 수직표시라인 및 각 수평표시라인을 따라 그물모양으로 배열되고,
상기 공통전압라인은 전기적으로 서로 연결된 액정표시장치.The method of claim 1,
Further comprising a common voltage supply unit for supplying a common voltage to each of the sub-pixels through a common voltage line,
The common voltage lines are arranged in a mesh shape for each vertical display line, for each horizontal display line, or along each vertical display line and each horizontal display line,
The common voltage line is electrically connected to each other. 제 1 항에 있어서,
상기 각 서브픽셀을 구성하는 상기 2개의 서브서브픽셀들은 상기 각 서브픽셀이 좌우로 분할된 서브서브픽셀들인 액정표시장치.The method of claim 1,
The two sub-pixels constituting the respective sub-pixels are sub-pixels in which the respective sub-pixels are divided into left and right sub-pixels. 제 4 항에 있어서,
상기 액정표시패널의 수평표시라인마다 상기 수평표시라인을 사이에 두고 상기 수평표시라인상의 서브서브픽셀들을 구동하는 한 쌍의 게이트 라인들이 수평으로 배열되고,
상기 데이터 라인들은 가장 좌측에 위치한 서브서브픽셀들의 좌측과, 가장 우측에 위치한 서브서브픽셀들의 우측과, 상기 각 서브픽셀을 이루는 2개의 서브서브픽셀들 사이마다 수직으로 배열되고,
서로 인접한 서브픽셀들은 서로 다른 게이트 라인에 연결되며, 상기 각 서브픽셀을 이루는 서브서브픽셀들은 서로 같은 게이트 라인에 연결되고,
홀수번째 수평표시라인 상에 위치한 서브서브픽셀들은 일방향으로 인접한 데이터 라인에 연결되고, 짝수번째 수평표시라인 상의 서브서브픽셀들은 타방향으로 인접한 데이터 라인에 연결되고,
서로 인접한 데이터 라인들에 인가되는 데이터 전압의 극성이 서로 다른 액정표시장치.5. The method of claim 4,
A pair of gate lines for driving sub-pixels on the horizontal display line with the horizontal display line interposed therebetween are horizontally arranged for each horizontal display line of the liquid crystal display panel;
The data lines are vertically arranged between the left side of the leftmost sub-pixels, the right side of the rightmost sub-pixels, and between the two sub-pixels constituting the respective sub-pixels;
Subpixels adjacent to each other are connected to different gate lines, and subsubpixels constituting the respective subpixels are connected to the same gate line,
sub-pixels positioned on an odd-numbered horizontal display line are connected to adjacent data lines in one direction, and sub-pixels on an even-numbered horizontal display line are connected to adjacent data lines in the other direction;
A liquid crystal display device having different polarities of data voltages applied to adjacent data lines. 제 4 항에 있어서,
상기 액정표시패널의 수평표시라인마다 상기 수평표시라인을 사이에 두고 상기 수평표시라인상의 서브서브픽셀들을 구동하는 한 쌍의 게이트 라인들이 수평으로 배열되고,
상기 데이터 라인들은 가장 일방향에 위치한 서브서브픽셀들의 상기 일방향측 및 상기 각 서브픽셀을 이루는 서브서브픽셀들의 사이마다 수직으로 배열되고,
서로 인접한 서브픽셀들은 서로 다른 게이트 라인에 연결되며, 상기 각 서브픽셀을 구성하는 서브서브픽셀들은 서로 같은 게이트 라인에 연결되고,
상기 각 서브서브픽셀들은 일방향으로 인접한 데이터 라인에 연결되고,
서로 인접한 데이터 라인들에 인가되는 데이터 전압의 극성이 서로 다른 액정표시장치.5. The method of claim 4,
A pair of gate lines for driving sub-pixels on the horizontal display line with the horizontal display line interposed therebetween are horizontally arranged for each horizontal display line of the liquid crystal display panel;
the data lines are vertically arranged between the one-direction side of the sub-pixels positioned in the most one direction and between the sub-pixels constituting the respective sub-pixels;
Subpixels adjacent to each other are connected to different gate lines, and sub-subpixels constituting the respective subpixels are connected to the same gate line,
Each of the sub-pixels is connected to an adjacent data line in one direction,
A liquid crystal display device having different polarities of data voltages applied to adjacent data lines. 제 4 항에 있어서,
상기 액정표시패널의 수평표시라인마다 상기 수평표시라인을 사이에 두고 상기 수평표시라인상의 서브서브픽셀들을 구동하는 한 쌍의 게이트 라인들이 수평으로 배열되고,
상기 데이터 라인들은 가장 좌측에 위치한 서브서브픽셀들의 좌측과, 가장 우측에 위치한 서브서브픽셀들의 우측과, 상기 서브픽셀의 경계마다 수직으로 배열되고,
서로 인접한 서브픽셀들은 서로 다른 게이트 라인에 연결되며, 상기 각 서브픽셀을 구성하는 서브서브픽셀들은 서로 같은 게이트 라인에 연결되고,
상기 각 서브픽셀을 구성하는 2개의 서브서브픽셀들은 상기 각 서브서브픽셀에 인접하는 데이터 라인에 각각 연결되고,
서로 인접한 데이터 라인들에 인가되는 데이터 전압의 극성이 서로 다른 액정표시장치.5. The method of claim 4,
A pair of gate lines for driving sub-pixels on the horizontal display line with the horizontal display line interposed therebetween are horizontally arranged for each horizontal display line of the liquid crystal display panel;
The data lines are vertically arranged at the left of the leftmost sub-pixels, the right-most sub-pixels on the right, and at each boundary of the sub-pixels;
Subpixels adjacent to each other are connected to different gate lines, and sub-subpixels constituting the respective subpixels are connected to the same gate line,
two sub-pixels constituting each sub-pixel are respectively connected to a data line adjacent to each sub-sub-pixel;
A liquid crystal display device having different polarities of data voltages applied to adjacent data lines. 제 4 항에 있어서,
상기 서브픽셀마다 상기 각 서브픽셀을 구성하는 2개의 서브서브픽셀들에 데이터 전압을 공급하는 한 쌍의 데이터 라인이 수직으로 배열되고,
서로 인접한 데이터 라인들에 인가된 데이터 전압의 극성이 서로 다르고,
상기 게이트 라인은 수평표시라인마다 배열되고, 상기 수평표시라인 상의 모든 서브서브픽셀들에 연결되는 액정표시장치.5. The method of claim 4,
A pair of data lines for supplying a data voltage to two sub-pixels constituting each sub-pixel are vertically arranged for each sub-pixel;
polarities of data voltages applied to adjacent data lines are different from each other;
The gate line is arranged for each horizontal display line and is connected to all sub-pixels on the horizontal display line. 제 1 항에 있어서,
상기 각 서브픽셀을 구성하는 상기 2개의 서브서브픽셀들은 상기 각 서브픽셀이 상하로 분할된 서브서브픽셀들인 액정표시장치.The method of claim 1,
The two sub-pixels constituting each of the sub-pixels are sub-pixels in which the respective sub-pixels are divided into upper and lower sub-pixels. 제 9 항에 있어서,
상기 데이터 라인들은 가장 좌측에 위치한 서브픽셀들의 좌측과, 가장 우측에 위치한 서브픽셀들의 우측과, 상기 서브픽셀의 경계마다 수직으로 배열되고,
상기 게이트 라인들은 각 서브픽셀의 상측, 하측 및 상기 각 서브픽셀을 구성하는 2개의 서브서브픽셀들의 사이마다 수평으로 배열되고,
서로 마주보는 방향으로 인접한 게이트 라인에 같이 연결되는 2개의 서브서브픽셀들로 구성되는 서브픽셀들 및 서로 멀어지는 방향으로 인접한 게이트 라인들에 연결되는 2개의 서브서브픽셀들로 구성되는 서브픽셀들은 교대로 배열되며,
3n-2번째(n은 자연수) 게이트 라인 및 3n-1번째 게이트 라인 사이에 위치하는 서브서브픽셀들은 일방향으로 인접한 데이터 라인에 연결되고, 상기 3n-1번째 게이트 라인 및 3n번째 게이트 라인 사이에 위치하는 서브서브픽셀들은 타방향으로 인접한 데이터 라인에 연결되고,
상기 3n-2번째 게이트 라인 및 상기 3n번째 게이트 라인이 게이트펄스를 동시에 공급하고, 이후에 상기 3n-1번째 게이트 라인이 게이트펄스를 공급하고,
서로 인접한 데이터 라인들에 인가되는 데이터 전압의 극성은 서로 다른 액정표시장치.10. The method of claim 9,
The data lines are vertically arranged on the left side of the leftmost subpixels, on the right side of the rightmost subpixels, and at boundaries of the subpixels;
the gate lines are horizontally arranged above and below each sub-pixel and between two sub-sub-pixels constituting each sub-pixel;
Subpixels composed of two sub-pixels connected together to gate lines adjacent to each other in a direction opposite to each other and sub-pixels composed of two sub-pixels connected to gate lines adjacent to each other in a direction away from each other are alternately arranged,
The sub-pixels positioned between the 3n-2th (n is a natural number) gate line and the 3n−1th gate line are connected to adjacent data lines in one direction, and are positioned between the 3n−1th gate line and the 3nth gate line. sub-pixels are connected to adjacent data lines in the other direction,
The 3n-2 th gate line and the 3n th gate line simultaneously supply a gate pulse, and then the 3n-1 th gate line supplies a gate pulse,
The polarities of data voltages applied to adjacent data lines are different from each other. 제 9 항에 있어서,
상기 각 서브픽셀마다 상기 각 서브픽셀을 사이에 두고 한 쌍의 데이터 라인들이 수직으로 배열되고, 상기 한 쌍의 데이터 라인 사이에 위치한 서브서브픽셀들에 데이터 전압을 공급하고,
상기 각 게이트 라인은 각각의 수평표시라인마다 배열되어 상기 수평표시라인 상의 서브픽셀을 구동하고,
서로 인접한 데이터 라인들에 인가되는 데이터 전압의 극성이 서로 다른 액정표시장치.10. The method of claim 9,
A pair of data lines are vertically arranged with each subpixel interposed therebetween for each subpixel, and a data voltage is supplied to the subsubpixels positioned between the pair of data lines;
each gate line is arranged for each horizontal display line to drive sub-pixels on the horizontal display line;
A liquid crystal display device having different polarities of data voltages applied to adjacent data lines.
KR1020150114849A 2015-08-13 2015-08-13 Liquid Crystal Display KR102358535B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150114849A KR102358535B1 (en) 2015-08-13 2015-08-13 Liquid Crystal Display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150114849A KR102358535B1 (en) 2015-08-13 2015-08-13 Liquid Crystal Display

Publications (2)

Publication Number Publication Date
KR20170020107A KR20170020107A (en) 2017-02-22
KR102358535B1 true KR102358535B1 (en) 2022-02-04

Family

ID=58315220

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150114849A KR102358535B1 (en) 2015-08-13 2015-08-13 Liquid Crystal Display

Country Status (1)

Country Link
KR (1) KR102358535B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110456586B (en) * 2019-08-22 2021-08-06 京东方科技集团股份有限公司 Display substrate, display panel and display device
KR20220014389A (en) 2020-07-24 2022-02-07 삼성디스플레이 주식회사 Display device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101289652B1 (en) 2010-12-10 2013-07-25 엘지디스플레이 주식회사 Liquid crystal display

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101604140B1 (en) * 2009-12-03 2016-03-17 엘지디스플레이 주식회사 Liquid crystal display
KR101887680B1 (en) * 2012-04-26 2018-08-13 엘지디스플레이 주식회사 Liquid crystal display
KR101966865B1 (en) * 2013-06-20 2019-04-10 엘지디스플레이 주식회사 Liquid Crystal Display Device and Manufacturing Method the same
KR102141542B1 (en) * 2013-12-31 2020-09-14 엘지디스플레이 주식회사 Display device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101289652B1 (en) 2010-12-10 2013-07-25 엘지디스플레이 주식회사 Liquid crystal display

Also Published As

Publication number Publication date
KR20170020107A (en) 2017-02-22

Similar Documents

Publication Publication Date Title
US9905152B2 (en) Liquid crystal display
US9548031B2 (en) Display device capable of driving at low speed
JP5025244B2 (en) Liquid crystal display
KR102279353B1 (en) Display panel
KR101563265B1 (en) Display device and method for driving the same
JP5374013B2 (en) Display device
KR101319345B1 (en) Driving circuit for liquid crystal display device and method for driving the same
CN102543016B (en) Liquid crystal display
KR101904013B1 (en) Liquid crystal display device
KR20100073544A (en) Driving circuit for liquid crystal display device and method for driving the same
KR20140058252A (en) Liquid crystal display device and driving method the same
KR20110067227A (en) Liquid crystal display and driving method thereof
KR102562943B1 (en) Display Device
KR102169032B1 (en) Display device
KR102184043B1 (en) Display device
KR102028587B1 (en) Display device
KR20100118356A (en) Liquid crystal display device and driving method thereof
KR20080095711A (en) Liquid crystal panel and liquid crystal display device having the same
KR102134320B1 (en) Liquid crystal display
KR102358535B1 (en) Liquid Crystal Display
KR100947771B1 (en) Liquid Crystal Display Panel And Driving Apparatus Thereof
KR101985245B1 (en) Liquid crystal display
KR101030535B1 (en) A driving method for a liquid crystal display device
KR101272338B1 (en) Liquid crystal display
KR20090013531A (en) Liquid crystal display

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant