KR100947771B1 - Liquid Crystal Display Panel And Driving Apparatus Thereof - Google Patents

Liquid Crystal Display Panel And Driving Apparatus Thereof Download PDF

Info

Publication number
KR100947771B1
KR100947771B1 KR1020030029607A KR20030029607A KR100947771B1 KR 100947771 B1 KR100947771 B1 KR 100947771B1 KR 1020030029607 A KR1020030029607 A KR 1020030029607A KR 20030029607 A KR20030029607 A KR 20030029607A KR 100947771 B1 KR100947771 B1 KR 100947771B1
Authority
KR
South Korea
Prior art keywords
subpixel
subpixels
gate line
data
pixel
Prior art date
Application number
KR1020030029607A
Other languages
Korean (ko)
Other versions
KR20040096706A (en
Inventor
채기성
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020030029607A priority Critical patent/KR100947771B1/en
Publication of KR20040096706A publication Critical patent/KR20040096706A/en
Application granted granted Critical
Publication of KR100947771B1 publication Critical patent/KR100947771B1/en

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264Details of driving circuits
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/22Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of characters or indicia using display control signals derived from coded signals representing the characters or indicia, e.g. with a character-code memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 문자표현능력을 향상시킬 수 있는 액정표시패널 및 그 구동장치에 관한 것이다.The present invention relates to a liquid crystal display panel and a driving device thereof capable of improving the character expression ability.

본 발명에 따른 액정표시패널은 데이터가 공급되는 데이터라인과, 스캔신호가 공급되며 적어도 일부가 절곡된 게이트라인과, 상기 게이트라인의 절곡된 부분에 의해 적어도 일부가 한정되는 다수의 서브 화소들과, 상기 스캔신호에 응답하여 상기 서브 화소들 각각을 구동하기 위한 스위치소자를 구비하고, 하나의 화소는 상호 대각선 방향에 각각 배열되는 적어도 4 개 이상의 상기 서브 화소들을 포함하며, 상기 서브 화소들 중 적어도 하나는 육각형 형태인 것을 특징으로 한다.According to an exemplary embodiment of the present invention, a liquid crystal display panel includes a data line to which data is supplied, a gate line to which at least a portion of the scan signal is bent, and a plurality of sub pixels at least partially defined by the bent portion of the gate line; And a switch element for driving each of the sub-pixels in response to the scan signal, wherein one pixel includes at least four or more of the sub-pixels arranged in diagonal directions to each other, and at least one of the sub-pixels One is characterized in that the hexagonal form.

Description

액정표시패널 및 그 구동장치{Liquid Crystal Display Panel And Driving Apparatus Thereof} Liquid Crystal Display Panel And Driving Apparatus Thereof}             

도 1은 통상적인 액정표시장치의 구성을 도시한 블록도이다.1 is a block diagram showing the configuration of a conventional liquid crystal display device.

도 2는 도 1에 도시된 액정패널의 액정셀 구조를 도시한 평면도이다.FIG. 2 is a plan view illustrating a liquid crystal cell structure of the liquid crystal panel shown in FIG. 1.

도 3은 도 2에 도시된 스트라이프 구조를 갖는 액정표시패널을 이용하여 사선을 갖는 "A"를 표현한 도면이다.FIG. 3 is a view showing “A” having diagonal lines using the liquid crystal display panel having the stripe structure shown in FIG. 2.

도 4는 스트라이프형 펜타일 매트릭스구조를 갖는 액정표시패널을 나타내는 평면도이다.4 is a plan view illustrating a liquid crystal display panel having a striped pentile matrix structure.

도 5는 사선형 펜타일 매트릭스구조를 갖는 액정표시패널을 나타내는 평면도이다.FIG. 5 is a plan view illustrating a liquid crystal display panel having a diagonal pentile matrix structure. FIG.

도 6은 본 발명의 제1 실시 예에 따른 헤타일 구조를 갖는 액정표시패널을 나타내는 평면도이다.6 is a plan view illustrating a liquid crystal display panel having a hetile structure according to the first embodiment of the present invention.

도 7은 본 발명의 제2 실시 예에 따른 헤타일 구조를 갖는 액정표시패널을 나타내는 평면도이다.7 is a plan view illustrating a liquid crystal display panel having a hetile structure according to a second exemplary embodiment of the present invention.

도 8은 도 7에 도시된 B서브화소와 G서브화소의 교차영역을 상세히 나타내는 도면이다. FIG. 8 is a diagram illustrating in detail an intersection area of a B subpixel and a G subpixel illustrated in FIG. 7.                 

도 9는 도 6 및 도 7에 도시된 액정표시패널을 구동하기 위한 구동장치를 나타내는 블럭도이다.9 is a block diagram illustrating a driving apparatus for driving the liquid crystal display panel illustrated in FIGS. 6 and 7.

도 10a 내지 도 10e는 본 발명의 제1 및 제2 실시 예에 따른 서브화소의 다양한 배치를 나타내는 도면이다.
10A to 10E are diagrams illustrating various arrangements of subpixels according to first and second embodiments of the present invention.

< 도면의 주요 부분에 대한 부호의 설명 ><Description of Symbols for Main Parts of Drawings>

2,52 : 액정표시패널 4,48 : 게이트 드라이버2,52 liquid crystal display panel 4,48 gate driver

6,50 : 데이터 드라이버 8 : 감마전압발생부6,50: Data driver 8: Gamma voltage generator

10,46 : 타이밍제어부 12,30 : 박막트랜지스터10,46: timing controller 12,30: thin film transistor

14 : 스토리지캐패시터 16 : 게이트전극14 storage capacitor 16 gate electrode

18 : 소스전극 20 : 드레인전극18: source electrode 20: drain electrode

22,70a,70b,80a,80b : 화소전극 40 : 프레임메모리22, 70a, 70b, 80a, 80b: pixel electrode 40: frame memory

42 : 화소데이터정렬부 44 : 제어신호발생부42: pixel data sorter 44: control signal generator

70c, 80c : 연결부 84a,84b : 접촉홀
70c, 80c: Connection portion 84a, 84b: Contact hole

본 발명은 액정표시패널에 관한 것으로, 특히 문자표현능력을 향상시킬 수 있는 액정표시패널 및 그 구동장치에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display panel, and more particularly, to a liquid crystal display panel and a driving device thereof capable of improving character display capability.                         

통상의 액정표시장치는 전계를 이용하여 액정의 광투과율을 조절함으로써 화상을 표시하게 된다. 이를 위하여, 액정표시장치는 액정셀들이 매트릭스 형태로 배열되어진 액정패널과 이 액정패널을 구동하기 위한 구동회로를 구비한다. Conventional liquid crystal display devices display an image by adjusting the light transmittance of the liquid crystal using an electric field. To this end, the liquid crystal display includes a liquid crystal panel in which liquid crystal cells are arranged in a matrix and a driving circuit for driving the liquid crystal panel.

실제로, 액정표시장치는 도 1에 도시된 바와 같이 액정셀들이 매트릭스 형태로 배열되어진 액정패널(2)과, 액정패널(2)의 게이트라인들(GL0 내지 GLn)을 구동하기 위한 게이트드라이버(4)와, 액정패널(2)의 데이터라인들(DL1 내지 DLm)을 구동하기 위한 데이터드라이버(6)와, 데이터드라이버(6)에 감마전압을 공급하기 위한 감마전압 발생부(8)와, 게이트드라이버(4)와 데이터드라이버(6)를 제어하기 위한 타이밍 제어부(10)를 구비한다.In fact, the liquid crystal display includes a liquid crystal panel 2 in which liquid crystal cells are arranged in a matrix as shown in FIG. 1, and a gate driver 4 for driving gate lines GL0 to GLn of the liquid crystal panel 2. ), A data driver 6 for driving the data lines DL1 to DLm of the liquid crystal panel 2, a gamma voltage generator 8 for supplying a gamma voltage to the data driver 6, and a gate. A timing controller 10 for controlling the driver 4 and the data driver 6 is provided.

타이밍 제어부(10)는 외부로부터 입력되는 클럭신호, 수평 및 수직 동기신호 등에 응답하여 게이트 드라이버(4)와 데이터드 라이버(6)의 구동 타이밍을 제어하게 된다. 다시 말하여, 타이밍 제어부(10)는 클럭신호와 수평 및 수직 동기신호에 응답하여 게이트 쉬프트 클럭(GSC), 게이트 스타트 펄스(GSP) 등을 생성하여 게이트 드라이버(4)에 공급한다. 또한, 타이밍 제어부(10)는 입력 클럭신호와 수평 및 수직 동기신호에 응답하여 데이터 클럭 신호, 데이터 제어 신호, 극성제어신호 등을 생성하여 데이터 드라이버(6)에 공급함과 아울러 데이터 클럭신호에 동기하여 외부로부터 입력되어진 적(R), 녹(G), 청(B) 비디오데이터들을 데이터드라이버(6)에 공급한다.The timing controller 10 controls the driving timing of the gate driver 4 and the data driver 6 in response to a clock signal, horizontal and vertical synchronization signals, etc. input from the outside. In other words, the timing controller 10 generates and supplies a gate shift clock GSC, a gate start pulse GSP, and the like to the gate driver 4 in response to the clock signal and the horizontal and vertical synchronization signals. In addition, the timing controller 10 generates a data clock signal, a data control signal, a polarity control signal, and the like in response to the input clock signal and the horizontal and vertical synchronization signals, and supplies the same to the data clock signal. The red (R), green (G), and blue (B) video data input from the outside are supplied to the data driver 6.

게이트 드라이버(4)는 타이밍 제어부(10)의 제어에 응답하여 게이트라인들(GL1 내지 GLn)에 해당 주사기간동안(1H) 게이트 하이전압을 공급하여 박막 트랜지스터들(TFT)이 구동되게 하고, 나머지 기간에서는 게이트 로우전압을 인가한다. 또한, 게이트 드라이버(4)는 첫번째 주사라인의 스토리지 캐패시터(Cst)를 위해 형성된 최상측의 게이트라인(GL0)에는 게이트 로우전압을 인가한다. The gate driver 4 supplies the gate high voltage to the gate lines GL1 to GLn during the corresponding syringe period (1H) in response to the control of the timing controller 10 to drive the thin film transistors TFT. In the period, the gate low voltage is applied. In addition, the gate driver 4 applies a gate low voltage to the uppermost gate line GL0 formed for the storage capacitor Cst of the first scan line.

데이터 드라이버(6)는 타이밍 제어부(10)의 제어에 응답하여 타이밍 제어부(10)로부터의 디지털 데이터신호를 아날로그 데이터신호로 변환하여 게이트라인(GL1 내지 GLn)에 게이트 하이전압이 공급되는 1수평기간(1H)마다 1수평라인분의 데이터신호를 데이터라인들(DL1 내지 DLm)에 공급한다. 이때, 감마전압 발생부(8)는 데이터신호의 전압레벨에 따라 서로 다른 레벨을 갖도록 미리 설정된 감마전압을 데이터 드라이버(6)에 공급한다. 데이터 드라이버(6)는 감마전압을 이용하여 디지털 데이터신호를 아날로그 데이터신호로 변환함으로써 액정표시장치에서의 감마특성이 보정되게 한다. 또한, 데이터 드라이버(6)는 타이밍제어부(10)로부터 극성제어신호에 따라 데이터라인들(DL1 내지 DLm)에 공급되는 데이터신호들의 극성을 반전시키게 된다. The data driver 6 converts a digital data signal from the timing controller 10 into an analog data signal in response to the control of the timing controller 10 to supply a gate high voltage to the gate lines GL1 to GLn for one horizontal period. The data signal for one horizontal line is supplied to the data lines DL1 to DLm every (1H). At this time, the gamma voltage generator 8 supplies the data driver 6 with a gamma voltage which is set in advance to have a different level according to the voltage level of the data signal. The data driver 6 converts the digital data signal into an analog data signal using the gamma voltage so that the gamma characteristic of the liquid crystal display device is corrected. In addition, the data driver 6 inverts the polarity of the data signals supplied to the data lines DL1 to DLm according to the polarity control signal from the timing controller 10.

액정패널(2)은 매트릭스 형태로 배열되어진 액정셀들과, n+1개의 게이트라인들(GL0 내지 GLn)과 m개의 데이터라인들(DL1 내지 DLm)의 교차부에 각각 형성된 박막트랜지스터(TFT)를 구비한다. 박막트랜지스터(TFT)는 게이트라인(GL1 내지 GLn)으로부터의 게이트하이전압에 응답하여 데이터라인(DL1 내지 DLm)으로부터의 데이터신호를 액정셀에 공급한다. 액정셀은 액정을 사이에 두고 대면하는 공통전극과 박막트랜지스터(TFT)에 접속된 화소전극을 포함하는 액정용량 캐패시터(Clc)로 등 가적으로 표시될 수 있다. 그리고, 액정셀 내에는 액정용량 캐패시터(Clc)에 충전된 데이터전압을 다음 데이터전압이 충전될 때까지, 즉 게이트로우전압이 인가되는 동안 유지시키기 위한 스토리지 캐패시터(Cst)가 더 형성된다. 스토리지 캐패시터(Cst)는 이전단 게이트라인과 화소전극 사이에 형성된다. The liquid crystal panel 2 is a thin film transistor TFT formed at intersections of liquid crystal cells arranged in a matrix form and n + 1 gate lines GL0 to GLn and m data lines DL1 to DLm. It is provided. The thin film transistor TFT supplies a data signal from the data lines DL1 to DLm to the liquid crystal cell in response to the gate high voltages from the gate lines GL1 to GLn. The liquid crystal cell may be equivalently represented as a liquid crystal capacitor Clc including a common electrode facing each other with a liquid crystal interposed therebetween and a pixel electrode connected to the thin film transistor TFT. A storage capacitor Cst is further formed in the liquid crystal cell to maintain the data voltage charged in the liquid crystal capacitor Clc until the next data voltage is charged, that is, while the gate low voltage is applied. The storage capacitor Cst is formed between the previous gate line and the pixel electrode.

이러한 액정패널(2)에서 액정셀의 형상을 좌우하는 박막 트랜지스터 어레이 기판을 상세히 하면 도 2에 도시된 바와 같다. In the liquid crystal panel 2, the thin film transistor array substrate that determines the shape of the liquid crystal cell is illustrated in FIG. 2.

도 2를 참조하면, 게이트라인들(GL0, GL1, ...)과 데이터라인들(DL1, DL2, ...)의 교차구조로 마련된 셀영역에는 화소전극(22)이 마련된다. 화소전극(22)은 박막 트랜지스터(12)의 소스 및 드레인 전극(18,20)을 경유하여 데이터라인들(DL1, DL2, ...) 중 어느 하나에 접속된다. 박막 트랜지스터(12)의 게이트전극(16)은 게이트라인들(GL1, GL2, ...) 중 어느 하나에 접속된다. 스토리지 캐패시터(14)는 해당 화소전극(22)과 이전단 게이트라인(GLi-1)과의 중첩부에 형성된다. 데이터라인들(DL1, DL2, ...) 각각에는 칼라표시를 위한 적, 녹, 청색 데이터신호가 각각 공급된다. Referring to FIG. 2, a pixel electrode 22 is provided in a cell region having a cross structure of gate lines GL0, GL1,..., And data lines DL1, DL2,. The pixel electrode 22 is connected to any one of the data lines DL1, DL2,... Through the source and drain electrodes 18, 20 of the thin film transistor 12. The gate electrode 16 of the thin film transistor 12 is connected to any one of the gate lines GL1, GL2,... The storage capacitor 14 is formed at an overlapping portion of the pixel electrode 22 and the previous gate line GLi-1. Each of the data lines DL1, DL2, ... is supplied with red, green, and blue data signals for color display.

이러한 박막트랜지스터 어레이 기판과 액정층을 사이에 두고 대면하는 도시하지 않은 상부기판에는 적, 녹, 청 칼라필터들이 화소전극(22)이 형성된 셀영역에 대응되게 형성됨과 아울러 액정층에 기준전압을 공급하기 위한 공통전극이 전면으로 형성된다. 적, 녹, 청 칼라필터가 형성된 액정셀들 각각은 서브화소(R, G, B)에 해당되고, 나란하게 배치된 적, 녹, 청 서브화소(R, G, B)의 조합으로 하나의 화소를 표현하게 된다. Red, green, and blue color filters are formed to correspond to the cell region in which the pixel electrode 22 is formed, and the reference voltage is supplied to the thin film transistor array substrate and the upper substrate, which faces the liquid crystal layer. The common electrode is formed in front. Each of the liquid crystal cells in which the red, green, and blue color filters are formed corresponds to the subpixels (R, G, and B), and is a combination of the red, green, and blue subpixels (R, G, and B) arranged side by side. The pixel is represented.                         

이러한 구성을 가지는 종래의 액정표시장치는 선명한 화상을 표시하기 위하여 고해상도화 되어감에 따라 화소수가 증가되어가고 있다. 이러한 화소수 증대로 그들을 구동하기 위한 드라이브 IC(Integrated Circuit)들의 수, 특히 고가의 데이터 드라이브 IC의 수가 증대되어 제조비용(Cost)이 상승되게 되었다. 또한, 종래 스트라이프 구조의 액정표시패널은 직선 표현은 용이하지만 사선 표현 능력이 떨어진다. 예를 들어, 도 3에 도시된 바와 같이 사선을 갖는 "A" 표현 능력이 떨어진다. 뿐만 아니라, 종래의 액정표시장치에서는 적(이하, R이라 함), 녹(이하, G라 함), 청(이하, B라 함) 서브화소들이 스트라이프 형상으로 고정배치됨에 따라 고해상도 구현에 한계가 있었다.In the conventional liquid crystal display device having such a configuration, the number of pixels is increasing as the resolution is increased to display a clear image. This increase in the number of pixels has led to an increase in the number of drive ICs (Integrated Circuits) for driving them, particularly expensive data drive ICs, thereby increasing the manufacturing cost. In addition, the liquid crystal display panel of the conventional stripe structure is easy to express a straight line, but the ability to express diagonal lines is poor. For example, as shown in Fig. 3, the ability to express "A" with diagonal lines is poor. In addition, in the conventional liquid crystal display device, since the red (hereinafter referred to as R), green (hereinafter referred to as G), and blue (hereinafter referred to as B) subpixels are fixedly arranged in a stripe shape, there is a limitation in implementing high resolution. there was.

이러한 해상도 한계를 극복하기 위하여, 최근에는 도 4 및 도 5에 도시된 바와 같이 하나의 화소가 5개의 서브화소로 구성되는 펜타일 매트릭스(PenTile Matrix) 구조가 제안되어졌다. 펜타일 매트릭스의 화소는 중앙에 위치하는 하나의 B 서브화소, 그 B 서브화소 주위에서 한 대각선 방향으로 위치하는 2개의 R 서브화소와, 다른 대각선 방향으로 위치하는 2개의 G 서브화소로 구성된다. In order to overcome this resolution limitation, recently, as illustrated in FIGS. 4 and 5, a PenTile Matrix structure in which one pixel is composed of five subpixels has been proposed. The pixel of the pentile matrix is composed of one B subpixel located at the center, two R subpixels positioned in one diagonal direction around the B subpixel, and two G subpixels positioned in the other diagonal direction.

도 4 및 도 5에 도시된 펜타일 매트릭스구조는 도 2에 도시된 바와 같이 서브화소들이 스트라이프 형상으로 배치된 기존 매트릭스구조보다 훨씬 작은 화소수로도 동등한 해상도 구현이 가능한다. 그러나, 도 5에 도시된 펜타일 매트릭스구조는 B서브화소가 마름모형태로 형성됨으로써 도 2에 도시된 기존 매트릭스구조보다 사선표현이 용이하지만 여전히 곡선의 표현이 용이하지 않은 문제점이 있다. 이에 따라, 최근에는 더욱 부드러운 폰트 구현이 가능한 액정표시패널이 요구되고 있다.4 and 5, the pentile matrix structure shown in FIG. 2 can realize equivalent resolution even with a much smaller number of pixels than the existing matrix structure in which subpixels are arranged in a stripe shape. However, the pentile matrix structure illustrated in FIG. 5 has a problem in that oblique expression is easier than the existing matrix structure illustrated in FIG. Accordingly, recently, there is a demand for a liquid crystal display panel capable of smoother fonts.

또한, 도 4 및 도 5에 도시된 펜타일 매트릭스의 액정표시패널은 한 화소가 5개의 서브화소를 구비함에 따라 기존과는 다른 데이터 구동방식으로 그 서브화소들에 데이터를 공급해야만 한다. 특히, 펜타일 매트릭스의 구동방법으로는 고가의 데이터 드라이브 IC의 수를 줄이기 위하여 R,G 서브화소가 하나의 데이터라인을 공유해야만 한다. 그러나, 하나의 데이터라인을 공유하는 기술적인 수단이 구체화되지 않은 상태이다.
In addition, in the liquid crystal display panel of the pentile matrix shown in FIGS. 4 and 5, since one pixel includes five subpixels, data must be supplied to the subpixels in a different data driving manner. In particular, the pentile matrix driving method requires that R and G subpixels share a single data line in order to reduce the number of expensive data drive ICs. However, technical means for sharing one data line are not specified.

따라서, 본 발명의 목적은 문자표현능력을 향상시킬 수 있는 액정표시패널 및 그 구동장치를 제공하는 것이다.
Accordingly, an object of the present invention is to provide a liquid crystal display panel and a driving device thereof capable of improving the character expression ability.

상기 목적을 달성하기 위하여, 본 발명에 따른 액정표시패널은 데이터가 공급되는 데이터라인과, 스캔신호가 공급되며 적어도 일부가 절곡된 게이트라인과, 상기 게이트라인의 절곡된 부분에 의해 적어도 일부가 한정되는 다수의 서브 화소들과, 상기 스캔신호에 응답하여 상기 서브 화소들 각각을 구동하기 위한 스위치소자를 구비하고, 하나의 화소는 상호 대각선 방향에 각각 배열되는 적어도 4 개 이상의 상기 서브 화소들을 포함하며, 상기 서브 화소들 중 적어도 하나는 육각형 형태인 것을 특징으로 한다.In order to achieve the above object, the liquid crystal display panel according to the present invention is limited at least in part by a data line to which data is supplied, a gate line to which at least a portion of the scan signal is bent, and a bent portion of the gate line. A plurality of sub-pixels, and a switch element for driving each of the sub-pixels in response to the scan signal, wherein one pixel includes at least four or more of the sub-pixels arranged in diagonal directions to each other; At least one of the sub-pixels may have a hexagonal shape.

상기 데이터라인은 제1 내지 제3 데이터라인을 포함하며, 상기 게이트라인은 제1 및 제2 게이트라인을 포함하는 것을 특징으로 한다.The data line may include first to third data lines, and the gate line may include first and second gate lines.

상기 적어도 4개 이상의 서브 화소는 상기 제1 데이터라인 및 제1 게이트라인에 의해 마련된 화소영역에 형성되는 제1 서브화소와, 상기 제1 데이터라인 및 제2 게이트라인에 의해 마련된 화소영역에 형성되는 제2 서브화소와, 상기 제1 서브화소와 상기 제2 게이트라인을 사이에 두고 대각선방향으로 마주보며 상기 제2 게이트라인과 제2 데이터라인에 의해 마련된 화소영역에 형성되는 제3 서브화소와, 상기 제2 서브화소와 상기 제2 게이트라인을 사이에 두고 상기 대각선방향과 교차하는 방향으로 마주보며 상기 제1 게이트라인과 제3 데이터라인에 의해 마련된 화소영역에 형성되는 제4 서브화소와, 상기 제1 및 제4 서브화소 사이에 위치하며 상기 제1 게이트라인과 제3 데이터라인에 의해 마련된 화소영역에 형성되는 제5 서브화소와, 상기 제3 및 제4 서브화소 사이에 위치하며 상기 제2 게이트라인과 제3 데이터라인에 의해 마련된 화소영역에 형성되는 제6 서브화소를 포함하는 것을 특징으로 한다.The at least four subpixels are formed in a first subpixel formed in a pixel region provided by the first data line and a first gate line, and in a pixel region formed by the first data line and a second gate line. A second subpixel, a third subpixel formed in a pixel area provided by the second gate line and the second data line, facing diagonally with the first subpixel and the second gate line interposed therebetween; A fourth subpixel formed in the pixel region provided by the first gate line and the third data line, facing the diagonal direction with the second subpixel and the second gate line interposed therebetween; A fifth subpixel positioned between the first and fourth subpixels and formed in the pixel area provided by the first gate line and the third data line, and the third and fourth standing pixels; Located between the pixel and is characterized in that it comprises a second gate line and the sixth sub-pixels formed in the pixel area provided by the third data line.

상기 제1 내지 제6 서브화소 각각은 제1 내지 제6 색 중 어느 한 색을 구현하는 것을 특징으로 한다.Each of the first to sixth subpixels may implement any one of the first to sixth colors.

상기 제1 및 제3 서브화소는 적색, 녹색 및 청색 중 어느 한 색을 구현하며, 상기 제2 및 제4 서브화소는 나머지 두 색 중 어느 한 색을 구현하며, 상기 제5 및 제6 서브화소는 나머지 한 색을 구현하는 것을 특징으로 한다.The first and third subpixels implement one of red, green, and blue colors, and the second and fourth subpixels implement one of the remaining two colors, and the fifth and sixth subpixels. Is characterized by implementing the other one color.

상기 제1 내지 제4 서브화소는 육각형 형태로 형성되며, 상기 제5 및 제6 서브화소는 마름모형태로 형성되는 것을 특징으로 한다. The first to fourth subpixels may have a hexagonal shape, and the fifth and sixth subpixels may have a rhombus shape.                     

상기 제1 게이트라인은 상기 제5 서브화소와 대응되는 영역에서 절곡되게 형성되며, 상기 제2 게이트라인은 상기 제6 서브화소와 대응되는 영역에서 절곡되게 형성되는 것을 특징으로 한다.The first gate line may be bent in an area corresponding to the fifth subpixel, and the second gate line may be bent in an area corresponding to the sixth subpixel.

상기 제1 데이터라인은 상기 제1 및 제2 서브화소와 대응되는 영역에서 절곡되게 형성되며, 상기 제2 데이터라인은 상기 제5 서브화소와 대응되는 영역에서 절곡되게 형성되며, 상기 제3 데이터라인은 상기 제6 서브화소와 대응되는 영역에서 절곡되게 형성되는 것을 특징으로 한다.The first data line is bent in an area corresponding to the first and second subpixels, and the second data line is bent in an area corresponding to the fifth subpixel, and the third data line Is bent in a region corresponding to the sixth sub-pixel.

상기 데이터라인은 제1 및 제2 데이터라인을 포함하며, 상기 게이트라인은 제1 및 제2 게이트라인을 포함하는 것을 특징으로 한다.The data line includes first and second data lines, and the gate line includes first and second gate lines.

상기 적어도 4개 이상의 서브 화소는 상기 제1 데이터라인과 제1 및 제2 게이트라인에 의해 마련된 화소영역에 형성되며 상기 제2 게이트라인을 가로질러 대각선방향으로 신장되어 형성되는 제1 서브화소와, 상기 제1 서브화소와 교차하며 상기 제2 게이트라인을 가로질러 상기 대각선방향과 교차하는 방향으로 신장되어 형성되는 제2 서브화소와, 상기 제1 및 제2 서브화소 사이에 위치하며, 상기 제2 데이터라인과 상기 제1 게이트라인에 의해 마련된 화소영역에 형성되는 제3 서브화소와, 상기 제1 및 제2 서브화소 사이에 위치하며, 상기 제2 데이터라인과 상기 제2 게이트라인에 의해 마련된 화소영역에 형성되는 제4 서브화소를 포함하는 것을 특징으로 한다.The at least four subpixels are formed in a pixel region formed by the first data line and the first and second gate lines, and are formed to extend diagonally across the second gate line; A second subpixel intersecting the first subpixel and extending in a direction intersecting the diagonal direction across the second gate line, and positioned between the first and second subpixels; A third subpixel formed in a pixel region provided by the data line and the first gate line, and a pixel disposed between the first and second subpixels and provided by the second data line and the second gate line And a fourth subpixel formed in the region.

상기 제1 내지 제4 서브화소 각각은 제1 내지 제4 색 중 어느 한 색을 구현하는 것을 특징으로 한다. Each of the first to fourth subpixels may implement any one of the first to fourth colors.                     

상기 제3 및 제4 서브화소는 적색, 녹색 및 청색 중 어느 한 색을 구현하며, 상기 제2 서브화소는 나머지 두 색 중 어느 한 색을 구현하며, 상기 제1 서브화소는 나머지 한 색을 구현하는 것을 특징으로 한다.The third and fourth subpixels implement one of red, green, and blue colors, the second subpixels implement one of the other two colors, and the first subpixels implement one other color. Characterized in that.

상기 제3 및 제4 서브화소는 마름모형태의 화소전극을 포함하는 것을 특징으로 한다.The third and fourth subpixels may include rhombus pixel electrodes.

상기 제1 및 제2 서브화소 중 적어도 어느 하나는 상기 화소영역에 육각형 형태로 형성되는 제1 및 제2 화소전극과, 상기 제2 게이트라인과 대응되는 영역에 형성되며 상기 제1 및 제2 화소전극을 연결하는 연결부를 포함하는 것을 특징으로 한다.At least one of the first and second subpixels may be formed in the pixel area in the first and second pixel electrodes having a hexagonal shape and in a region corresponding to the second gate line. It characterized in that it comprises a connection for connecting the electrode.

상기 제1 서브화소의 연결부와 상기 제2 서브화소의 연결부는 서로 다른 금속으로 형성되는 것을 특징으로 한다.The connecting portion of the first subpixel and the connecting portion of the second subpixel may be formed of different metals.

상기 제1 서브화소의 연결부는 상기 화소전극과 동일금속으로 형성되며, 상기 제2 서브화소의 연결부는 상기 화소전극 및 상기 게이트라인과 다른 금속으로 형성되는 것을 특징으로 한다.The connection portion of the first subpixel is formed of the same metal as the pixel electrode, and the connection portion of the second subpixel is formed of a metal different from the pixel electrode and the gate line.

상기 제2 서브화소의 연결부는 상기 제2 서브화소의 제1 및 제2 화소전극과 접촉홀을 통해 접속되는 것을 특징으로 한다.The connection part of the second subpixel is connected to the first and second pixel electrodes of the second subpixel through contact holes.

상기 제1 게이트라인은 상기 제1 서브화소와 대응되는 영역에서 절곡되게 형성되며, 상기 제2 게이트라인은 상기 제4 서브화소와 대응되는 영역에서 절곡되게 형성되는 것을 특징으로 한다.The first gate line may be bent in an area corresponding to the first subpixel, and the second gate line may be bent in an area corresponding to the fourth subpixel.

상기 제1 및 제2 데이터라인은 상기 제1 및 제2 서브화소와 대응되는 영역에 서 절곡되게 형성되는 것을 특징으로 한다.The first and second data lines may be bent in regions corresponding to the first and second subpixels.

상기 목적을 달성하기 위하여, 본 발명에 따른 액정표시패널의 구동장치는 데이터라인에 데이터를 공급하기 위한 데이터 구동부와, 적어도 일부가 절곡된 게이트라인에 스캔신호를 공급하기 위한 게이트구동부와, 상기 게이트라인의 절곡된 부분에 의해 적어도 일부가 한정되는 다수의 서브 화소들과, 상기 스캔신호에 응답하여 상기 서브 화소들 각각을 구동하기 위한 스위치소자를 구비하고, 하나의 화소는 상호 대각선 방향에 각각 배열되는 적어도 4개 이상의 상기 서브화소들을 포함하며, 상기 서브 화소들 중 적어도 하나는 육각형 형태로 이루어진 액정표시패널을 구비하는 것을 특징으로 한다.In order to achieve the above object, a driving apparatus of a liquid crystal display panel according to the present invention includes a data driver for supplying data to a data line, a gate driver for supplying a scan signal to at least a portion of the bent gate line, and the gate. A plurality of sub-pixels defined at least in part by a bent portion of a line, and a switch element for driving each of the sub-pixels in response to the scan signal, wherein one pixel is arranged in a diagonal direction to each other And at least four subpixels, wherein at least one of the subpixels includes a liquid crystal display panel formed in a hexagonal shape.

상기 적어도 4개 이상의 서브 화소는 6개의 서브화소를 포함하는 것을 특징으로 한다.The at least four subpixels may include six subpixels.

상기 적어도 4개 이상의 서브 화소는 4개의 서브화소를 포함하는 것을 특징으로 한다.The at least four subpixels may include four subpixels.

상기 목적들 외에 본 발명의 다른 목적 및 이점들은 첨부한 도면을 참조한 실시 예에 대한 상세한 설명을 통하여 명백하게 드러나게 될 것이다.Other objects and advantages of the present invention in addition to the above objects will become apparent from the detailed description of the embodiments with reference to the accompanying drawings.

이하, 본 발명의 바람직한 실시예들을 첨부한 도 6 내지 도 10e를 참조하여 상세하게 설명하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to FIGS. 6 to 10E.

도 6은 본 발명의 제1 실시 예에 따른 헤타일(Hetile) 구조의 액정표시패널을 나타내는 평면도이다. 헤타일구조에 포함되는 각 화소(P)들은 대각선 방향으로 마주보는 2개의 G 서브화소들(G1,G2)과, 다른 대각선 방향으로 마주보는 2개의 B 서브화소들(B1,B2)과, B서브화소(B1,B2)와 G 서브화소(G1,G2) 사이에 위치하는 2개 의 R 서브화소들(R1,R2)로 구성된다. 이렇게, 각 화소가 6개의 서브화소(R1,G1,B1,R2,G2,B2)로 구성됨에 따라 헤타일 구조는 각 화소가 5개의 서브화소로 구성된 종래의 펜타일매트릭스보다 적은 화소들을 이용하여 동일한 해상도를 구현할 수 있게 된다.6 is a plan view illustrating a liquid crystal display panel having a hetile structure according to the first embodiment of the present invention. Each pixel P included in the hetile structure includes two G subpixels G1 and G2 facing in a diagonal direction, two B subpixels B1 and B2 facing in a different diagonal direction, and B It consists of two R subpixels R1 and R2 positioned between the subpixels B1 and B2 and the G subpixels G1 and G2. Thus, as each pixel is composed of six subpixels R1, G1, B1, R2, G2, and B2, the hetile structure uses fewer pixels than the conventional pentile matrix of which each pixel is composed of five subpixels. The same resolution can be achieved.

각 서브화소(R1, G1, B1, R2, G2, B2)들에는 스위칭소자로서 게이트라인(GL)과 데이터라인(DL)에 접속된 6개의 박막트랜지스터(30)가 마련된다. 박막 트랜지스터(30)는 게이트라인들(GL11, GL12, GL21, GL22 ...)들 중 어느 하나에 접속된 게이트전극과 데이터라인들(DL11, DL12, DL13, DL21, DL22, DL23...) 중 어느 하나에 접속된 소스전극과, 게이트전극에 인가되는 게이트하이전압으로 반도체층(도시하지 않음)이 활성화되면 소스전극과 접속되는 드레인전극으로 구성된다. 그리고, 드레인전극에는 서브화소영역에 마련된 화소전극이 접속된다. 이러한 박막트랜지스터(30)들과 화소전극이 형성된 박막트랜지스터 기판과 액정층을 사이에 두고 대면하는 상부기판(도시하지 않음)에는 적, 녹, 청 칼라필터들이 화소전극이 형성된 서브화소영역에 대응되게 형성됨과 아울러, 액정층에 기준전압을 공급하기 위한 공통전극이 전면에 형성된다. 이에 따라, 서브화소들(R1, G1, B1, R2, G2, B2) 각각은 화소전극에 공급되는 데이터전압에 따라 구동되어 해당색의 빛을 방출함으로써 화상이 표시된다.Each of the subpixels R1, G1, B1, R2, G2, and B2 is provided with six thin film transistors 30 connected to the gate line GL and the data line DL as switching elements. The thin film transistor 30 may include a gate electrode and data lines DL11, DL12, DL13, DL21, DL22, DL23 ... connected to any one of the gate lines GL11, GL12, GL21, GL22. And a drain electrode connected to the source electrode when the semiconductor layer (not shown) is activated by the gate high voltage applied to the gate electrode. The pixel electrode provided in the subpixel area is connected to the drain electrode. On the thin film transistor 30 and the thin film transistor substrate on which the pixel electrode is formed and the upper substrate (not shown) facing each other with the liquid crystal layer interposed therebetween, the red, green, and blue color filters correspond to the sub pixel region where the pixel electrode is formed. In addition, a common electrode for supplying a reference voltage to the liquid crystal layer is formed on the entire surface. Accordingly, each of the subpixels R1, G1, B1, R2, G2, and B2 is driven according to the data voltage supplied to the pixel electrode to emit light of a corresponding color, thereby displaying an image.

도 6에 있어서, 한 화소에 포함되는 6개의 서브화소들(R1, G1, B1, R2, G2, B2)은 2개의 게이트라인(GLi1,GLi2)에 의해 구동된다. 예를 들면, 서브화소들 중 상단에 위치하는 제1 R 서브화소(R1), 제1 G 서브화소(G1) 및 제1 B 서브화소(B1) 들은 기수 게이트라인(GL11,GL21,GL31,...)에 게이트하이전압이 공급되는 기간에 구동되고, 하단에 위치하는 제2 R 서브화소(R2), 제2 G 서브화소(G2) 및 제2 B 서브화소(B2)들은 우수 게이트라인(GL12,GL22,GL32,...)에 게이트하이전압이 공급되는 기간에 구동된다. In FIG. 6, six subpixels R1, G1, B1, R2, G2, and B2 included in one pixel are driven by two gate lines GLi1 and GLi2. For example, the first R subpixel R1, the first G subpixel G1, and the first B subpixel B1 positioned at the top of the subpixels are the odd gate lines GL11, GL21, GL31,. The second R subpixel R2, the second G subpixel G2, and the second B subpixel B2 positioned at a lower end thereof are driven in a period where the gate high voltage is supplied to the gate high voltage. GL12, GL22, GL32, ...) are driven in the period in which the gate high voltage is supplied.

이러한 기수 게이트라인(GLi1) 및 우수게이트라인(GLi2)은 소정주기로 소정각도 구부러져 형성된다. 예를 들어, 기수게이트라인(GLi1)은 마름모형태로 형성된 제1 R 서브화소(R1), 제1 B 서브화소(B1) 및 제1 G 서브화소(G1) 사이에서 소정각도로 구부러져 형성된다. 우수게이트라인(GLi2)은 마름모형태로 형성된 제2 R 서브화소(R2), 제2 B 서브화소(B2) 및 제1 G 서브화소(G1) 사이에서 소정각도로 구부러져 형성된다. The odd gate line GLi1 and the even gate line GLi2 are formed by bending a predetermined angle at a predetermined period. For example, the odd gate line GLi1 is bent at a predetermined angle between the first R subpixel R1, the first B subpixel B1, and the first G subpixel G1 formed in a rhombus shape. The even gate line GLi2 is bent at a predetermined angle between the second R subpixel R2, the second B subpixel B2, and the first G subpixel G1 formed in a rhombus shape.

또한, 한 화소에 포함되는 서브화소들(R1, G1, B1, R2, G2, B2)은 3개의 데이터라인(DLk1,DLk2,DLk3)을 통해 데이터신호를 공급받는다. 예를 들면, 제1 B 서브화소(B1)와 제2 G 서브화소(G2)는 제k1 데이터라인(DLk1)에 접속되고, 제1 G 서브화소(G1)와 제2 B 서브화소(B2)는 제k2 데이터라인(DLk2)에 접속되고, 제1 및 제2 R 서브화소(R1,R2)는 제k3 데이터라인(DLk3)에 접속된다. 이에 따라, 제k1 데이터라인(DLk1)은 1수평주기마다 B 데이터신호와 G 데이터신호를 교번하여 제1 B 서브화소(B1)와 제2 G 서브화소(G2)에 공급하며, 제k2 데이터라인(DLk2)은 1수평주기마다 G 데이터신호와 B 데이터신호를 교번하여 제2 B 서브화소(B2)와 제1 G 서브화소(G1)에 공급한다.In addition, the subpixels R1, G1, B1, R2, G2, and B2 included in one pixel receive a data signal through three data lines DLk1, DLk2, and DLk3. For example, the first B subpixel B1 and the second G subpixel G2 are connected to the k1th data line DLk1, and the first G subpixel G1 and the second B subpixel B2. Is connected to the k2 th data line DLk2, and the first and second R subpixels R1 and R2 are connected to the k th data line DLk3. Accordingly, the k1 th data line DLk1 alternately supplies the B data signal and the G data signal to the first B subpixel B1 and the second G subpixel G2 every one horizontal period, and supplies the k2 data line. DLk2 alternately supplies the G data signal and the B data signal to the second B subpixel B2 and the first G subpixel G1 every one horizontal period.

이러한 제k1,k2,k3 데이터라인(DLk1,DLk2,DLk3)은 소정주기로 소정각도 구부 러져 형성된다. 예를 들어, 제k1 데이터라인(DLk1)은 이전 화소의 제2 R 서브화소(R2), 제1 B 서브화소(B1) 및 제2 G 서브화소(G2) 사이에서 소정각도로 구부러져 형성된다. 제k2 데이터라인(DLk2)은 제1 R 서브화소(R1), 제1 B 서브화소(B) 및 이전 화소의 제2 G 서브화소(G2) 사이에서 소정각도로 구부러져 형성된다. 제k3 데이터라인(DLk3)은 제2 R 서브화소(R2), 제2 B 서브화소(B2) 및 제1 G 서브화소(G1) 사이에서 소정각도로 구부러져 형성된다. The k1, k2, k3 data lines DLk1, DLk2, DLk3 are formed by bending at predetermined angles at predetermined periods. For example, the k1th data line DLk1 is bent at a predetermined angle between the second R subpixel R2, the first B subpixel B1, and the second G subpixel G2 of the previous pixel. The kth data line DLk2 is bent at a predetermined angle between the first R subpixel R1, the first B subpixel B, and the second G subpixel G2 of the previous pixel. The kth data line DLk3 is formed by bending at a predetermined angle between the second R subpixel R2, the second B subpixel B2, and the first G subpixel G1.

이와 같이, 본 발명의 제1 실시 예에 따른 헤타일 구조를 갖는 액정표시패널 및 그 구동장치는 각 화소가 6개의 서브화소(R1,G1,B1,R2,G2,B2)로 구성됨에 따라 각 화소가 5개의 서브화소로 구성된 종래의 펜타일매트릭스보다 적은 화소들을 이용하여 동일한 해상도를 구현할 수 있게 된다. 또한, 6개의 서브화소를 총 3개의 데이터라인으로 구동함으로써 데이터라인수를 줄일 수 있으며, 나아가 데이터 드라이브 IC의 수를 줄일 수 있다. 뿐만 아니라, 데이터라인과 게이트라인이 소정각도로 구부러져 형성됨으로써 데이터라인과 게이트라인의 화소영역에 형성되는 제1 내지 제6 서브화소들이 사선을 갖는 다각형 형태로 형성됨으로써 직선 표현뿐만 아니라 사선표현능력이 향상된다.As described above, the liquid crystal display panel and the driving apparatus thereof having the hetile structure according to the first exemplary embodiment of the present invention have each pixel as six sub-pixels R1, G1, B1, R2, G2, and B2. The same resolution can be realized by using fewer pixels than a conventional pentile matrix composed of five sub-pixels. In addition, by driving six subpixels with a total of three data lines, the number of data lines can be reduced, and further, the number of data drive ICs can be reduced. In addition, since the data line and the gate line are formed by bending at a predetermined angle, the first to sixth sub-pixels formed in the pixel region of the data line and the gate line are formed in a polygonal shape with diagonal lines, so that not only the linear representation but also the diagonal representation ability is provided. Is improved.

도 7은 본 발명의 제2 실시 예에 따른 헤타일 구조를 갖는 액정표시패널을 나타내는 평면도이다.7 is a plan view illustrating a liquid crystal display panel having a hetile structure according to a second exemplary embodiment of the present invention.

도 7을 참조하면, 본 발명의 제2 실시 예에 따른 헤타일 구조를 갖는 액정표시패널의 각 화소(P)들은 게이트라인(GL)을 사이에 두고 대각선방향으로 신장되어 형성된 B 서브화소(B)와, B 서브화소(B)를 가로지르도록 다른 대각선방향으로 신장 되어 형성된 G 서브화소(G)와, B서브화소(B)와 G 서브화소(G) 사이에 위치하는 2개의 R 서브화소들(R1,R2)로 구성된다. 여기서, B 서브화소(B)와 G 서브화소(G)의 면적은 각각 도 6에 도시된 2개의 B 서브화소(B)의 면적과 2개의 G 서브화소(G)의 면적과 유사하다.Referring to FIG. 7, each of the pixels P of the liquid crystal display panel having a hetile structure according to the second exemplary embodiment of the present invention extends in a diagonal direction with the gate line GL interposed therebetween. ), G subpixels G formed to extend in different diagonal directions to cross the B subpixels B, and two R subpixels positioned between the B subpixels B and the G subpixels G. It consists of R1 and R2. Here, the areas of the B subpixels B and the G subpixels G are similar to the areas of the two B subpixels B and the two G subpixels G shown in FIG. 6, respectively.

이렇게, 각 화소(P)는 총 4개의 서브화소(R1,R2,G,B)로 구성되며, 각 화소의 면적은 도 6에 도시된 각 화소의 면적과 유사하므로 각 화소가 5개의 서브화소로 구성된 종래의 펜타일매트릭스보다 적은 화소들을 이용하여 동일한 해상도를 구현할 수 있게 된다.In this way, each pixel P is composed of a total of four subpixels R1, R2, G, and B. Since the area of each pixel is similar to that of each pixel shown in FIG. 6, each pixel includes five subpixels. It is possible to implement the same resolution using fewer pixels than the conventional pentile matrix.

각 서브화소(R1, R2, G, B)들에는 스위칭소자로서 게이트라인(GL)과 데이터라인(DL)에 접속된 4개의 박막트랜지스터(30)가 마련된다. 박막 트랜지스터(30)는 게이트라인들(GL11, GL12, GL21, GL22 ...) 중 어느 하나에 접속된 게이트전극과 데이터라인들(DL11, DL12, DL21, DL22 ...) 중 어느 하나에 접속된 소스전극과, 게이트전극에 인가되는 게이트하이전압으로 반도체층(도시하지 않음)이 활성화되면 소스전극과 접속되는 드레인전극으로 구성된다. 그리고, 드레인전극에는 서브화소영역에 마련된 화소전극이 접속된다. 이러한 박막트랜지스터(30)들과 화소전극이 형성된 박막트랜지스터 기판과 액정층을 사이에 두고 대면하는 상부기판(도시하지 않음)에는 적, 녹, 청 칼라필터들이 화소전극이 형성된 서브화소영역에 대응되게 형성됨과 아울러, 액정층에 기준전압을 공급하기 위한 공통전극이 전면으로 형성된다. 이에 따라, 서브화소들(R1, R2, G, B) 각각은 화소전극에 공급되는 데이터전압에 따라 구동되어 해당색의 빛을 방출함으로써 화상이 표시된다. Each of the subpixels R1, R2, G, and B is provided with four thin film transistors 30 connected to the gate line GL and the data line DL as switching elements. The thin film transistor 30 is connected to any one of the gate electrodes connected to any one of the gate lines GL11, GL12, GL21, GL22... And the data lines DL11, DL12, DL21, DL22. And a drain electrode connected to the source electrode when the semiconductor layer (not shown) is activated by the gate high voltage applied to the gate electrode. The pixel electrode provided in the subpixel area is connected to the drain electrode. On the thin film transistor 30 and the thin film transistor substrate on which the pixel electrode is formed and the upper substrate (not shown) facing each other with the liquid crystal layer interposed therebetween, the red, green, and blue color filters correspond to the sub pixel region where the pixel electrode is formed. In addition, the common electrode for supplying a reference voltage to the liquid crystal layer is formed on the front surface. Accordingly, each of the subpixels R1, R2, G, and B is driven according to the data voltage supplied to the pixel electrode to emit light of a corresponding color, thereby displaying an image.                     

한편, 도 7에 도시된 G서브화소(G)와 B서브화소(B)는 각각 도 8에 도시된 바와 같이 제1 및 제2 화소전극(70a,70b,80a,80b)과 연결부(70c,80c)를 구비한다. 즉, G서브화소(G)와 B 서브화소(B)의 제1 및 제2 화소전극(70a,70b,80a,80b)은 2개의 게이트라인(GLi1,GLi2)과 2개의 데이터라인(DLk1,DLk2)에 의해 마련된 화소영역에 형성되며, 연결부(70c,80c)는 게이트라인(GLi2)과 중첩되는 영역에서 교차하는 G서브화소(G)와 B서브화소(B)의 교차영역에 형성된다.Meanwhile, as illustrated in FIG. 8, the G subpixel G and the B subpixel B shown in FIG. 7 are connected to the first and second pixel electrodes 70a, 70b, 80a, and 80b and the connection portions 70c, respectively. 80c). That is, the first and second pixel electrodes 70a, 70b, 80a, and 80b of the G subpixel G and the B subpixel B may have two gate lines GLi1, GLi2 and two data lines DLk1, The connection parts 70c and 80c are formed in the pixel area provided by the DLk2, and the connection parts 70c and 80c are formed in the intersection area of the G subpixel G and the B subpixel B that intersect in the area overlapping the gate line GLi2.

G서브화소의 연결부(70c)는 게이트라인(GL) 및 화소전극(70a,70b)과 다른 금속으로, 예를 들어 데이터라인(DL)과 동일금속으로 형성된다. 이러한 연결부(70c)는 제1 및 제2 접촉홀(84a,84b)을 통해 G서브화소의 제1 및 제2 화소전극(70a,70b)과 연결된다.The connection portion 70c of the G subpixel is formed of a metal different from the gate lines GL and the pixel electrodes 70a and 70b, for example, of the same metal as the data line DL. The connection part 70c is connected to the first and second pixel electrodes 70a and 70b of the G subpixel through the first and second contact holes 84a and 84b.

B서브화소의 연결부(80c)는 화소전극(80a,80b)과 동일금속으로 형성되어 접촉홀없이 B서브화소의 제1 및 제2 화소전극(80a,80b)과 직접 연결된다. The connection portion 80c of the B subpixel is formed of the same metal as the pixel electrodes 80a and 80b and is directly connected to the first and second pixel electrodes 80a and 80b of the B subpixel without contact holes.

이와 반대로, B 서브화소의 연결부(80c)는 접촉홀을 통해 제1 및 제2 화소전극(80a,80b)과 연결되고, G 서브화소의 연결부(70c)는 접촉홀없이 제1 및 제2 화소전극(70a,70b)과 연결될 수 있다.In contrast, the connection portion 80c of the B subpixel is connected to the first and second pixel electrodes 80a and 80b through the contact hole, and the connection portion 70c of the G subpixel is connected to the first and second pixels without the contact hole. It may be connected to the electrodes 70a and 70b.

도 7에 있어서, 한 화소에 포함되는 4개의 서브화소들(R1, R2, G, B)은 2개의 게이트라인(GL)에 의해 구동된다. 예를 들면, 서브화소들 중 제1 R 서브화소(R1), B 서브화소(B)들은 기수 게이트라인(GL11,GL21,GL31,...)에 게이트하이전압이 공급되는 기간에 구동되고, 제2 R 서브화소(R2), G 서브화소(G)들은 우수 게이트라인(GL12,GL22,GL32,...)에 게이트하이전압이 공급되는 기간에 구동된 다. In FIG. 7, four subpixels R1, R2, G, and B included in one pixel are driven by two gate lines GL. For example, the first R subpixels R1 and B subpixels B of the subpixels are driven in a period when a gate high voltage is supplied to the odd gate lines GL11, GL21, GL31, ..., The second R subpixels R2 and G subpixels G are driven during a period when a gate high voltage is supplied to the even gate lines GL12, GL22, GL32, ....

또한, 한 화소에 포함되는 서브화소들(R1, R2, G, B)은 2개의 데이터라인(DLk1,DLk2)을 통해 데이터신호를 공급받는다. 예를 들면, B 서브화소(B)와 G 서브화소(G2)는 제k1 데이터라인(DLk1)에 접속되고, 제1 R 서브화소(R1)와 제2 R 서브화소(R2)는 제k2 데이터라인(DLk2)에 접속된다. 이에 따라, 제k 데이터라인(DLk)은 1수평주기마다 B 데이터신호와 G 데이터신호를 교번하여 B 서브화소(B)와 G 서브화소(G)에 공급하며, 제k1 데이터라인(DLk1)은 1수평주기마다 R 데이터신호를 제1 R 서브화소(R1)와 제2 R 서브화소(R2)에 공급한다.In addition, the subpixels R1, R2, G, and B included in one pixel receive a data signal through two data lines DLk1 and DLk2. For example, the B subpixel B and the G subpixel G2 are connected to the k1th data line DLk1, and the first R subpixel R1 and the second R subpixel R2 are k2th data. It is connected to the line DLk2. Accordingly, the k-th data line DLk alternately supplies the B data signal and the G data signal to the B subpixel B and the G subpixel G every one horizontal period, and the kth data line DLk1 The R data signal is supplied to the first R subpixel R1 and the second R subpixel R2 every one horizontal period.

이와 같이, 본 발명의 제2 실시 예에 따른 헤타일 구조를 갖는 액정표시패널 및 그 구동장치는 각 화소가 4개의 서브화소(R1,G,B,R2)로 구성됨에 따라 각 화소당 4개의 TFT가 필요로 하므로 광투과율이 5개의 TFT가 필요로 하는 펜타일 매트릭스구조보다 향상된다. 또한, 4개의 서브화소를 구현하기 위해 총 2개의 데이터라인이 필요하므로 데이터라인 수를 종래보다 줄일 수 있으며, 데이터 드라이브 IC의 수를 스트라입 타입의 구조에 비해 2/3 감소시킬 수 있다. 뿐만 아니라, 데이터라인과 게이트라인이 소정각도로 구부러져 형성됨으로써 데이터라인과 게이트라인의 화소영역에 형성되는 제1 내지 제4 서브화소들이 사선을 갖는 다각형 형태로 형성됨으로써 직선 표현뿐만 아니라 사선표현능력이 향상된다.As described above, the liquid crystal display panel having the hetile structure and the driving apparatus thereof according to the second embodiment of the present invention have four subpixels R1, G, B, and R2 as each pixel includes four subpixels R1, G, B, and R2. Since the TFT is required, the light transmittance is improved over the pentile matrix structure required by the five TFTs. In addition, since two data lines are required to implement four sub-pixels, the number of data lines can be reduced, and the number of data drive ICs can be reduced by two-thirds compared to that of the stripe type structure. In addition, since the data line and the gate line are formed by bending at a predetermined angle, the first to fourth sub-pixels formed in the pixel region of the data line and the gate line are formed in a polygonal shape with diagonal lines, so that not only the linear representation but also the diagonal representation ability is provided. Is improved.

도 9는 본 발명의 제1 및 제2 실시 예에 따른 액정표시패널의 구동장치는 액정표시패널(52)의 게이트라인(GL)을 구동하기 위한 게이트 드라이버(48)와, 데이터라인(DL)들을 구동하기 위한 데이터 드라이버(50)와, 게이트 드라이버(48)와 데이 터드라이버(50)를 제어하기 위한 타이밍 제어부(46)를 구비한다.FIG. 9 shows a driving device of a liquid crystal display panel according to the first and second embodiments of the present invention, a gate driver 48 for driving a gate line GL of the liquid crystal display panel 52, and a data line DL. And a timing controller 46 for controlling the gate driver 48 and the data driver 50.

타이밍 제어부(46)는 화소데이터정렬을 위한 프레임메모리(40) 및 화소 데이터정렬부(42)와, 게이트 드라이버(48)를 제어하기 위한 게이트제어신호(GCS)와 데이터 드라이버(50)를 제어하기 위한 데이터제어신호(DCS)를 생성하는 제어신호발생부(44)를 구비한다. 프레임 메모리(40)는 외부로부터 입력되는 화소데이터들(RGB)을 프레임단위로 저장하여 출력한다. 화소데이터정렬부(42)는 프레임메모리(40)로부터의 화소데이터들을 기수 수평라인데이터와 우수 수평라인데이터로 분리하여 정렬한 다음 순차적으로 출력하게 된다. 예를 들면, 화소데이터정렬부(42)는 한 프레임분의 화소 데이터들 중 기수 수평라인의 화소데이터들을 출력하고, 그 다음 우수 수평라인의 화소데이터들을 출력한다.The timing controller 46 controls the frame memory 40 and the pixel data alignment unit 42 for pixel data alignment, the gate control signal GCS and the data driver 50 for controlling the gate driver 48. And a control signal generator 44 for generating a data control signal DCS. The frame memory 40 stores and outputs pixel data RGB input from the outside in units of frames. The pixel data sorter 42 separates pixel data from the frame memory 40 into odd horizontal line data and even horizontal line data, and then sequentially outputs them. For example, the pixel data alignment unit 42 outputs pixel data of odd horizontal lines among pixel data of one frame, and then outputs pixel data of even horizontal lines.

게이트 드라이버(48)는 액정표시패널(52)의 기수 수평라인들과 우수 수평라인들을 분리하여 구동한다. 예를 들면, 게이트 드라이버(48)는 한 프레임동안에 기수 게이트라인들(GLi1)에 순차적으로 게이트하이전압의 스캔펄스를 공급한 다음, 우수 게이트라인들(GLi2)에 순차적으로 게이트 하이전압의 스캔펄스를 공급하게 된다. 이 경우, 게이트 드라이버(48)는 스캔펄스를 한 수평기간마다 발생한다. The gate driver 48 drives the odd horizontal lines and the even horizontal lines of the liquid crystal display panel 52 separately. For example, the gate driver 48 sequentially supplies gate high voltage scan pulses to the odd gate lines GLi1 for one frame, and then sequentially scans gate high voltages to the even gate lines GLi2. Will be supplied. In this case, the gate driver 48 is generated every horizontal period in which a scan pulse is generated.

데이터 드라이버(50)는 기수 게이트라인(GLi1)들이 구동될 때에는 기수 수평라인분의 화소데이터들을 아날로그 화소신호로 변환하여 공급하고, 우수 게이트라인들(GLi2)이 구동될 때에는 우수 수평라인분의 화소데이터들을 아날로그 화소신호로 변환하여 공급하게 된다. 이에 따라, 각 프레임에서 기수 게이트라인(GLi1)에 의해 기수 수평라인들이 순차적으로 구동된 다음, 우수 게이트라인들(GLi2)에 의해 우수 수평라인들이 순차적으로 구동된다. The data driver 50 converts pixel data of odd horizontal lines into an analog pixel signal when the odd gate lines GLi1 are driven, and supplies pixels of even horizontal lines when the even gate lines GLi2 are driven. The data is converted into an analog pixel signal and supplied. Accordingly, the odd horizontal lines are sequentially driven by the odd gate line GLi in each frame, and the even horizontal lines are sequentially driven by the even gate lines GLi2.

이를 상세히 설명하면, 제n 프레임에서 도 6에 도시된 액정표시패널의 기수 수평라인들이 구동되는 경우 데이터 드라이버(50)는 제k1 데이터라인(DLk1)에 B 데이터신호를 공급하고, 제k2 데이터라인(DLk2)에는 G 데이터신호를 공급하고, 제k3 데이터라인(DLk3)에는 R 데이터신호를 공급한다. 그 다음, 제n 프레임에서 우수 수평라인들이 구동되는 경우 데이터 드라이버(50)는 제k1 데이터라인(DLk1)에 G 데이터신호를 공급하고, 제k2 데이터라인(DLk2)에는 B 데이터신호를 공급하고, 제k3 데이터라인(DLk3)에는 R 데이터신호를 공급한다.In detail, when the odd horizontal lines of the liquid crystal display panel illustrated in FIG. 6 are driven in the nth frame, the data driver 50 supplies the B data signal to the k1 th data line DLk1 and the k2 th data line. The G data signal is supplied to DLk2, and the R data signal is supplied to kth data line DLk3. Then, when the even horizontal lines are driven in the nth frame, the data driver 50 supplies a G data signal to the k1 th data line DLk1 and a B data signal to the k2 th data line DLk2. The R data signal is supplied to the k3 th data line DLk3.

또한, 제n 프레임에서 도 7에 도시된 액정표시패널의 기수 수평라인들이 구동되는 경우 데이터 드라이버(50)는 제k1 데이터라인(DLk1)에 B 데이터신호를 공급하고, 제k2 데이터라인(DLk2)에는 R 데이터신호를 공급한다. 그 다음, 제n 프레임에서 우수 수평라인들이 구동되는 경우 데이터 드라이버(50)는 제k1 데이터라인(DLk1)에 G 데이터신호를 공급하고, 제k2 데이터라인(DLk2)에는 R 데이터신호를 공급한다.In addition, when the odd horizontal lines of the liquid crystal display panel illustrated in FIG. 7 are driven in the nth frame, the data driver 50 supplies the B data signal to the k1 th data line DLk1 and the k2 th data line DLk2. Supplies an R data signal. Next, when the even horizontal lines are driven in the nth frame, the data driver 50 supplies a G data signal to the k1 th data line DLk1 and an R data signal to the k2 th data line DLk2.

한편, 본 발명에 따른 헤타일 구조의 액정표시패널은 도 10a 내지 도 10e에 도시된 바와 같이 R,G,B 서브화소의 배열 및 면적비를 다양한 형태로 변경할 수 있다. 즉, R 서브화소, G 서브화소 및 B 서브화소 중 어느 하나는 마름모 형태로 형성되며, 나머지 서브화소들은 육각형 형태로 형성된다. 또한, 본 발명에 따른 헤타일 구조의 액정표시패널을 구동하기 위해서 도 9에 제안된 장치이외에도 다른 장치로도 헤타일 구조의 액정표시패널을 구동할 수 있다. 뿐만 아니라, 본 발명에 따른 액정표시패널의 서브화소는 R(Red),G(Green),B(Blue) 중 어느 한 색을 구현하도록 설명되었지만, R,G,B 이외에도 다른 색, 예를 들어, Y(Yellow),C(Cyan), M(Magenta), W(White)를 구현할 수도 있다.
Meanwhile, as shown in FIGS. 10A to 10E, the liquid crystal display panel having a hetile structure according to the present invention may change the arrangement and area ratio of the R, G, and B subpixels in various forms. That is, any one of the R subpixel, the G subpixel, and the B subpixel is formed in a rhombus shape, and the remaining subpixels are formed in a hexagonal shape. In addition, in order to drive the liquid crystal display panel of the hetile structure according to the present invention, other devices besides the device proposed in FIG. 9 may drive the liquid crystal display panel of the hetile structure. In addition, although the sub-pixels of the liquid crystal display panel according to the present invention have been described to implement one of R (Red), G (Green), and B (Blue), other colors, for example, in addition to R, G, and B, , Y (Yellow), C (Cyan), M (Magenta), W (White) may be implemented.

상술한 바와 같이, 본 발명에 따른 액정표시패널 및 그 구동장치는 각 화소가 6개의 서브화소로 구성되거나, 6개의 서브화소와 유사한 면적을 갖는 4개의 서브화소로 구성된다. 이에 따라, 각 화소가 5개의 서브화소로 구성된 종래의 펜타일매트릭스보다 적은 화소들을 이용하여 동일한 해상도를 구현할 수 있게 된다. 또한, 최대 6개의 서브화소를 최대 3개의 데이터라인으로 구동함으로써 데이터라인수를 줄일 수 있으며, 나아가 데이터 드라이브 IC의 수를 줄일 수 있다. 뿐만 아니라, 데이터라인과 게이트라인이 소정각도로 구부러져 형성됨으로써 데이터라인과 게이트라인의 서브 화소영역에 형성되는 최대 6개의 서브화소들이 사선 또는 교차구조로 배열됨으로써 직선 표현뿐만 아니라 곡선과 필기체의 문자까지 표현할 수 있다.As described above, the liquid crystal display panel and its driving apparatus according to the present invention each pixel is composed of six subpixels, or four subpixels having an area similar to the six subpixels. Accordingly, the same resolution can be realized by using fewer pixels than the conventional pentile matrix composed of five sub-pixels. In addition, the number of data lines can be reduced by driving up to six subpixels with up to three data lines, and further, the number of data drive ICs can be reduced. In addition, the data line and the gate line are formed by bending at a predetermined angle, so that up to six sub-pixels formed in the sub-pixel area of the data line and the gate line are arranged in an oblique or intersecting structure, so that not only a straight line expression but also a character of a curve and a handwriting I can express it.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여 져야만 할 것이다.Those skilled in the art will appreciate that various changes and modifications can be made without departing from the technical spirit of the present invention. Therefore, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification but should be defined by the claims.

Claims (24)

데이터가 공급되는 데이터라인과,The data line to which the data is supplied, 스캔신호가 공급되며 적어도 일부가 절곡된 게이트라인과, A gate line supplied with a scan signal and at least partially bent; 상기 게이트라인의 절곡된 부분에 의해 적어도 일부가 한정되는 다수의 서브 화소들과,A plurality of sub-pixels at least partially defined by the bent portion of the gate line; 상기 스캔신호에 응답하여 상기 서브 화소들 각각을 구동하기 위한 스위치소자를 구비하고,A switch element for driving each of the sub-pixels in response to the scan signal; 하나의 화소는 상호 대각선 방향에 각각 배열되는 적어도 4 개 이상의 상기 서브 화소들을 포함하며,One pixel includes at least four or more sub-pixels, each arranged in a diagonal direction to each other, 상기 서브 화소들 중 적어도 하나는 육각형 형태인 것을 특징으로 하는 액정표시패널.And at least one of the sub-pixels has a hexagonal shape. 제 1 항에 있어서,The method of claim 1, 상기 데이터라인은 제1 내지 제3 데이터라인을 포함하며,The data line includes first to third data lines, 상기 게이트라인은 제1 및 제2 게이트라인을 포함하는 것을 특징으로 하는 액정표시패널.The gate line includes a first gate line and a second gate line. 제 2 항에 있어서,The method of claim 2, 상기 적어도 4개 이상의 서브 화소는The at least four sub pixels 상기 제1 데이터라인 및 제1 게이트라인에 의해 마련된 화소영역에 형성되는 제1 서브화소와, A first subpixel formed in the pixel region provided by the first data line and the first gate line; 상기 제1 데이터라인 및 제2 게이트라인에 의해 마련된 화소영역에 형성되는 제2 서브화소와, A second subpixel formed in the pixel region provided by the first data line and the second gate line; 상기 제1 서브화소와 상기 제2 게이트라인을 사이에 두고 대각선방향으로 마주보며 상기 제2 게이트라인과 제2 데이터라인에 의해 마련된 화소영역에 형성되는 제3 서브화소와,A third subpixel formed in a pixel area provided by the second gate line and the second data line and facing in a diagonal direction with the first subpixel and the second gate line interposed therebetween; 상기 제2 서브화소와 상기 제2 게이트라인을 사이에 두고 상기 대각선방향과 교차하는 방향으로 마주보며 상기 제1 게이트라인과 제3 데이터라인에 의해 마련된 화소영역에 형성되는 제4 서브화소와,A fourth subpixel formed in a pixel region formed by the first gate line and the third data line, facing the diagonal direction with the second subpixel and the second gate line interposed therebetween; 상기 제1 및 제4 서브화소 사이에 위치하며 상기 제1 게이트라인과 제3 데이터라인에 의해 마련된 화소영역에 형성되는 제5 서브화소와,A fifth subpixel positioned between the first and fourth subpixels and formed in a pixel region provided by the first gate line and the third data line; 상기 제3 및 제4 서브화소 사이에 위치하며 상기 제2 게이트라인과 제3 데이터라인에 의해 마련된 화소영역에 형성되는 제6 서브화소를 포함하는 것을 특징으로 하는 액정표시패널.And a sixth subpixel positioned between the third and fourth subpixels and formed in a pixel region provided by the second gate line and the third data line. 제 3 항에 있어서,The method of claim 3, wherein 상기 제1 내지 제6 서브화소 각각은 제1 내지 제6 색 중 어느 한 색을 구현하는 것을 특징으로 하는 액정표시패널.Each of the first to sixth subpixels implements one of the first to sixth colors. 제 4 항에 있어서,The method of claim 4, wherein 상기 제1 및 제3 서브화소는 적색, 녹색 및 청색 중 어느 한 색을 구현하며, 상기 제2 및 제4 서브화소는 나머지 두 색 중 어느 한 색을 구현하며, 상기 제5 및 제6 서브화소는 나머지 한 색을 구현하는 것을 특징으로 하는 액정표시패널.The first and third subpixels implement one of red, green, and blue colors, and the second and fourth subpixels implement one of the remaining two colors, and the fifth and sixth subpixels. The liquid crystal display panel, characterized in that to implement the other one color. 제 3 항에 있어서,The method of claim 3, wherein 상기 제1 내지 제4 서브화소는 육각형 형태로 형성되며, 상기 제5 및 제6 서브화소는 마름모형태로 형성되는 것을 특징으로 하는 액정표시패널.The first to fourth subpixels are formed in a hexagonal shape, and the fifth and sixth subpixels are formed in a rhombus shape. 제 3 항에 있어서,The method of claim 3, wherein 상기 제1 게이트라인은 상기 제5 서브화소와 대응되는 영역에서 절곡되게 형성되며,The first gate line is bent in a region corresponding to the fifth subpixel. 상기 제2 게이트라인은 상기 제6 서브화소와 대응되는 영역에서 절곡되게 형성되는 것을 특징으로 하는 액정표시패널.And the second gate line is bent in a region corresponding to the sixth subpixel. 제 3 항에 있어서,The method of claim 3, wherein 상기 제1 데이터라인은 상기 제1 및 제2 서브화소와 대응되는 영역에서 절곡되게 형성되며,The first data line is bent in an area corresponding to the first and second subpixels. 상기 제2 데이터라인은 상기 제5 서브화소와 대응되는 영역에서 절곡되게 형성되며,The second data line is formed to be bent in a region corresponding to the fifth subpixel. 상기 제3 데이터라인은 상기 제6 서브화소와 대응되는 영역에서 절곡되게 형성되는 것을 특징으로 하는 액정표시패널.And the third data line is bent in a region corresponding to the sixth subpixel. 제 1 항에 있어서,The method of claim 1, 상기 데이터라인은 제1 및 제2 데이터라인을 포함하며,The data line includes first and second data lines, 상기 게이트라인은 제1 및 제2 게이트라인을 포함하는 것을 특징으로 하는 액정표시패널.The gate line includes a first gate line and a second gate line. 제 9 항에 있어서,The method of claim 9, 상기 적어도 4개 이상의 서브 화소는The at least four sub pixels 상기 제1 데이터라인과 제1 및 제2 게이트라인에 의해 마련된 화소영역에 형성되며 상기 제2 게이트라인을 가로질러 대각선방향으로 신장되어 형성되는 제1 서브화소와, A first sub-pixel formed in a pixel region provided by the first data line and the first and second gate lines and extending in a diagonal direction across the second gate line; 상기 제1 서브화소와 교차하며 상기 제2 게이트라인을 가로질러 상기 대각선방향과 교차하는 방향으로 신장되어 형성되는 제2 서브화소와,A second subpixel that is formed to cross the first subpixel and extend in a direction crossing the diagonal direction across the second gate line; 상기 제1 및 제2 서브화소 사이에 위치하며 상기 제2 데이터라인과 상기 제1 게이트라인에 의해 마련된 화소영역에 형성되는 제3 서브화소와,A third subpixel positioned between the first and second subpixels and formed in a pixel region provided by the second data line and the first gate line; 상기 제1 및 제2 서브화소 사이에 위치하며 상기 제2 데이터라인과 상기 제2 게이트라인에 의해 마련된 화소영역에 형성되는 제4 서브화소를 포함하는 것을 특징으로 하는 액정표시패널.And a fourth subpixel positioned between the first and second subpixels and formed in a pixel region provided by the second data line and the second gate line. 제 10 항에 있어서,The method of claim 10, 상기 제1 내지 제4 서브화소 각각은 제1 내지 제4 색 중 어느 한 색을 구현하는 것을 특징으로 하는 액정표시패널.Each of the first to fourth subpixels implements any one of the first to fourth colors. 제 11 항에 있어서,The method of claim 11, 상기 제3 및 제4 서브화소는 적색, 녹색 및 청색 중 어느 한 색을 구현하며, 상기 제2 서브화소는 나머지 두 색 중 어느 한 색을 구현하며, 상기 제1 서브화소는 나머지 한 색을 구현하는 것을 특징으로 하는 액정표시패널.The third and fourth subpixels implement one of red, green, and blue colors, the second subpixels implement one of the other two colors, and the first subpixels implement one other color. Liquid crystal display panel characterized in that. 제 10 항에 있어서,The method of claim 10, 상기 제3 및 제4 서브화소는 마름모형태의 화소전극을 포함하는 것을 특징으로 하는 액정표시패널.And the third and fourth subpixels include a pixel electrode in a rhombus shape. 제 10 항에 있어서,The method of claim 10, 상기 제1 및 제2 서브화소 중 적어도 어느 하나는At least one of the first and second subpixels 상기 화소영역에 육각형 형태로 형성되는 제1 및 제2 화소전극과,First and second pixel electrodes formed in a hexagonal shape in the pixel region; 상기 제2 게이트라인과 대응되는 영역에 형성되며, 상기 제1 및 제2 화소전극을 연결하는 연결부를 포함하는 것을 특징으로 하는 액정표시패널.And a connection part formed in a region corresponding to the second gate line and connecting the first and second pixel electrodes. 제 14 항에 있어서,The method of claim 14, 상기 제1 서브화소의 연결부와 상기 제2 서브화소의 연결부는 서로 다른 금 속으로 형성되는 것을 특징으로 하는 액정표시패널.And the connecting portion of the first subpixel and the connecting portion of the second subpixel are formed of different metals. 제 14 항에 있어서,The method of claim 14, 상기 제1 서브화소의 연결부는 상기 화소전극과 동일금속으로 형성되며,The connection portion of the first subpixel is formed of the same metal as the pixel electrode. 상기 제2 서브화소의 연결부는 상기 화소전극 및 상기 게이트라인과 다른 금속으로 형성되는 것을 특징으로 하는 액정표시패널.And a connection portion of the second subpixel is formed of a metal different from the pixel electrode and the gate line. 제 14 항에 있어서,The method of claim 14, 상기 제2 서브화소의 연결부는 상기 제2 서브화소의 제1 및 제2 화소전극과 접촉홀을 통해 접속되는 것을 특징으로 하는 액정표시패널.And a connection portion of the second subpixel is connected to first and second pixel electrodes of the second subpixel through contact holes. 제 10 항에 있어서,The method of claim 10, 상기 제1 게이트라인은 상기 제1 서브화소와 대응되는 영역에서 절곡되게 형성되며,The first gate line is bent in a region corresponding to the first subpixel. 상기 제2 게이트라인은 상기 제4 서브화소와 대응되는 영역에서 절곡되게 형성되는 것을 특징으로 하는 액정표시패널.And the second gate line is bent in a region corresponding to the fourth subpixel. 제 10 항에 있어서,The method of claim 10, 상기 제1 및 제2 데이터라인은 상기 제1 및 제2 서브화소와 대응되는 영역에서 절곡되게 형성되는 것을 특징으로 하는 액정표시패널.And the first and second data lines are bent in a region corresponding to the first and second sub-pixels. 데이터라인에 데이터를 공급하기 위한 데이터 구동부와,A data driver for supplying data to the data line; 적어도 일부가 절곡된 게이트라인에 스캔신호를 공급하기 위한 게이트구동부와, A gate driver for supplying a scan signal to at least a portion of the bent gate line; 상기 게이트라인의 절곡된 부분에 의해 적어도 일부가 한정되는 다수의 서브 화소들과, 상기 스캔신호에 응답하여 상기 서브 화소들 각각을 구동하기 위한 스위치소자를 구비하고,A plurality of sub-pixels defined at least in part by the bent portion of the gate line, and a switch element for driving each of the sub-pixels in response to the scan signal; 하나의 화소는 상호 대각선 방향에 각각 배열되는 적어도 4개 이상의 상기 서브화소들을 포함하며, 상기 서브 화소들 중 적어도 하나는 육각형 형태로 이루어진 액정표시패널을 구비하는 것을 특징으로 하는 액정표시패널의 구동장치.One pixel includes at least four or more subpixels arranged in a diagonal direction, and at least one of the subpixels includes a liquid crystal display panel having a hexagonal shape. . 제 20 항에 있어서,The method of claim 20, 상기 데이터라인은 제1 내지 제3 데이터라인을 포함하며,The data line includes first to third data lines, 상기 게이트라인은 제1 및 제2 게이트라인을 포함하는 것을 특징으로 하는 액정표시패널의 구동장치.And the gate line includes first and second gate lines. 제 21 항에 있어서,The method of claim 21, 상기 적어도 4개 이상의 서브 화소는 6개의 서브화소를 포함하는 것을 특징으로 하는 액정표시패널의 구동장치.And the at least four sub-pixels include six sub-pixels. 제 20 항에 있어서,The method of claim 20, 상기 데이터라인은 제1 및 제2 데이터라인을 포함하며,The data line includes first and second data lines, 상기 게이트라인은 제1 및 제2 게이트라인을 포함하는 것을 특징으로 하는 액정표시패널의 구동장치.And the gate line includes first and second gate lines. 제 23 항에 있어서,The method of claim 23, 상기 적어도 4개 이상의 서브 화소는 4개의 서브화소를 포함하는 것을 특징으로 하는 액정표시패널의 구동장치.And the at least four sub-pixels comprise four sub-pixels.
KR1020030029607A 2003-05-10 2003-05-10 Liquid Crystal Display Panel And Driving Apparatus Thereof KR100947771B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030029607A KR100947771B1 (en) 2003-05-10 2003-05-10 Liquid Crystal Display Panel And Driving Apparatus Thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030029607A KR100947771B1 (en) 2003-05-10 2003-05-10 Liquid Crystal Display Panel And Driving Apparatus Thereof

Publications (2)

Publication Number Publication Date
KR20040096706A KR20040096706A (en) 2004-11-17
KR100947771B1 true KR100947771B1 (en) 2010-03-18

Family

ID=37375227

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030029607A KR100947771B1 (en) 2003-05-10 2003-05-10 Liquid Crystal Display Panel And Driving Apparatus Thereof

Country Status (1)

Country Link
KR (1) KR100947771B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9231033B2 (en) 2013-07-22 2016-01-05 Samsung Display Co., Ltd. Display panel and method of manufacturing the same
US10957231B2 (en) 2018-09-04 2021-03-23 Lg Display Co., Ltd. Display apparatus

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10832616B2 (en) 2012-03-06 2020-11-10 Samsung Display Co., Ltd. Pixel arrangement structure for organic light emitting diode display
KR101615332B1 (en) 2012-03-06 2016-04-26 삼성디스플레이 주식회사 Pixel arrangement structure for organic light emitting display device
KR102063973B1 (en) 2012-09-12 2020-01-09 삼성디스플레이 주식회사 Organic Light Emitting Display Device and Driving Method Thereof
KR101427593B1 (en) 2013-04-26 2014-08-07 삼성디스플레이 주식회사 Organic light emitting diode display
KR102150080B1 (en) 2013-09-12 2020-09-01 삼성디스플레이 주식회사 Display panel and display device having the same
US10103205B2 (en) 2013-11-04 2018-10-16 Shenzhen Yunyinggu Technology Co., Ltd. Subpixel arrangements of displays and method for rendering the same
KR102270210B1 (en) * 2018-09-28 2021-06-29 삼성디스플레이 주식회사 Pixel arrangement structure for organic light emitting display device
KR102400654B1 (en) * 2020-01-02 2022-05-23 삼성디스플레이 주식회사 Organic Light Emitting Display Device and Driving Method Thereof

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3236495B2 (en) * 1996-02-21 2001-12-10 シャープ株式会社 Color liquid crystal display
KR20030031207A (en) * 2001-10-12 2003-04-21 엘지.필립스 엘시디 주식회사 Data wire structure of pentile matrix panel

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3236495B2 (en) * 1996-02-21 2001-12-10 シャープ株式会社 Color liquid crystal display
KR20030031207A (en) * 2001-10-12 2003-04-21 엘지.필립스 엘시디 주식회사 Data wire structure of pentile matrix panel

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9231033B2 (en) 2013-07-22 2016-01-05 Samsung Display Co., Ltd. Display panel and method of manufacturing the same
US9704929B2 (en) 2013-07-22 2017-07-11 Samsung Display Co., Ltd. Display panel and method of manufacturing the same
US10957231B2 (en) 2018-09-04 2021-03-23 Lg Display Co., Ltd. Display apparatus

Also Published As

Publication number Publication date
KR20040096706A (en) 2004-11-17

Similar Documents

Publication Publication Date Title
KR102306598B1 (en) Display apparatus
KR100807524B1 (en) Data wire structure of pentile matrix panel
US8587504B2 (en) Liquid crystal display and method of driving the same
US20070091044A1 (en) Liquid crystal display with improved pixel configuration
JP5483517B2 (en) Liquid crystal display
US10304397B2 (en) Display device
US9460674B2 (en) Display panel and driving method thereof, and display apparatus
US20100207970A1 (en) Liquid crystal display
US9978322B2 (en) Display apparatus
JP2016057619A (en) Display device and drive method of the same
JP2006085131A (en) Liquid crystal display
US9734778B2 (en) Display apparatus having increased lateral image quality
JP2016143056A (en) Display device
KR102562943B1 (en) Display Device
KR101061855B1 (en) Driving voltage generation circuit and display device including same
KR101048700B1 (en) LCD and its driving method
KR100947771B1 (en) Liquid Crystal Display Panel And Driving Apparatus Thereof
KR101067555B1 (en) Liquid Crystal Display Device
KR20160092126A (en) Display apparatus and driving method thereof
KR101985245B1 (en) Liquid crystal display
KR102358535B1 (en) Liquid Crystal Display
KR100853771B1 (en) Liquid crystal display
KR101001052B1 (en) Liquid Crystal Display Panel And Driving Method Thereof
KR100885018B1 (en) Liquid crystal display and driving method thereof
KR100977224B1 (en) liquid crystal display device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121228

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20131227

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150227

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160226

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180213

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20200219

Year of fee payment: 11