KR102355604B1 - Light emitting device and light unit having thereof - Google Patents

Light emitting device and light unit having thereof Download PDF

Info

Publication number
KR102355604B1
KR102355604B1 KR1020150095038A KR20150095038A KR102355604B1 KR 102355604 B1 KR102355604 B1 KR 102355604B1 KR 1020150095038 A KR1020150095038 A KR 1020150095038A KR 20150095038 A KR20150095038 A KR 20150095038A KR 102355604 B1 KR102355604 B1 KR 102355604B1
Authority
KR
South Korea
Prior art keywords
layer
superlattice
layers
light emitting
emitting device
Prior art date
Application number
KR1020150095038A
Other languages
Korean (ko)
Other versions
KR20170004544A (en
Inventor
홍정엽
김명희
Original Assignee
쑤저우 레킨 세미컨덕터 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 filed Critical 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드
Priority to KR1020150095038A priority Critical patent/KR102355604B1/en
Publication of KR20170004544A publication Critical patent/KR20170004544A/en
Application granted granted Critical
Publication of KR102355604B1 publication Critical patent/KR102355604B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12041LED

Abstract

실시 예는 발광소자에 관한 것이다.
실시 예에 개시된 발광 소자는, 제1도전성 반도체층; 상기 제1도전성 반도체층 상에 배치되며 복수의 장벽층 및 복수의 우물층을 갖는 활성층; 상기 제1도전성 반도체층 아래에 배치된 복수의 초격자층; 및 상기 활성층 위에 제2도전성 반도체층을 포함하며, 상기 복수의 초격자층은 제1초격자층 및 상기 제1초격자층과 제1도전성 반도체층 사이에 배치된 제2초격자층을 포함하며, 상기 제1초격자층은 복수의 제1층 및 제2층의 페어를 구비하며, 상기 제2초격자층은 복수의 제3층 및 제4층의 페어를 구비하며, 상기 제1층은 AlN이며, 상기 제2 내지 제4층은 AlGaN계 반도체를 포함하며, 상기 제3 및 제4층은 상기 제2층의 알루미늄 조성보다 높은 알루미늄 조성을 가지며, 상기 활성층은 자외선 파장을 방출한다.
The embodiment relates to a light emitting device.
The light emitting device disclosed in the embodiment, the first conductive semiconductor layer; an active layer disposed on the first conductive semiconductor layer and having a plurality of barrier layers and a plurality of well layers; a plurality of superlattice layers disposed under the first conductive semiconductor layer; and a second conductive semiconductor layer on the active layer, wherein the plurality of superlattice layers include a first superlattice layer and a second superlattice layer disposed between the first superlattice layer and the first conductive semiconductor layer, , The first superlattice layer includes a plurality of pairs of first and second layers, the second superlattice layer includes a plurality of pairs of third and fourth layers, the first layer includes AlN, wherein the second to fourth layers include an AlGaN-based semiconductor, the third and fourth layers have an aluminum composition higher than that of the second layer, and the active layer emits an ultraviolet wavelength.

Description

발광 소자 및 이를 구비한 라이트 유닛{LIGHT EMITTING DEVICE AND LIGHT UNIT HAVING THEREOF}A light emitting device and a light unit having the same

실시 예는 발광소자에 관한 것이다.The embodiment relates to a light emitting device.

실시 예는 자외선 발광 소자에 관한 것이다.The embodiment relates to an ultraviolet light emitting device.

실시 예는 자외선 발광 소자를 갖는 라이트 유닛에 관한 것이다.The embodiment relates to a light unit having an ultraviolet light emitting device.

일반적으로 질소(N)와 같은 Ⅴ족 소스와, 갈륨(Ga), 알루미늄(Al), 또는 인듐(In)과 같은 Ⅲ족 소스를 포함하는 질화물 반도체 소재는 열적 안정성이 우수하고 직접 천이형의 에너지 밴드(band) 구조를 갖고 있어, 질화물계 반도체 소자 예컨대, 자외선 영역의 질화물계 반도체 발광소자 및 태양전지용 물질로 많이 사용되고 있다. In general, a nitride semiconductor material including a Group V source such as nitrogen (N) and a Group III source such as gallium (Ga), aluminum (Al), or indium (In) has excellent thermal stability and is a direct transition type energy source. Since it has a band structure, it is widely used as a material for a nitride-based semiconductor device, for example, a nitride-based semiconductor light emitting device in the ultraviolet region and a solar cell.

질화물계 물질은 0.7eV에서 6.2eV의 폭넓은 에너지 밴드갭을 가지고 있어 태양광스펙트럼 영역과 일치하는 특성으로 인하여 태양전지소자용 물질로 많이 사용되고 있다. 특히, 자외선 발광소자는 경화기 장치, 의료분석기 및 치료기기 및 살균, 정수, 정화시스템 등 다양한 산업분야에서 활용되고 있으며, 향후 반도체 조명 광원으로써 일반조명에 사용 가능한 물질로서 주목을 받고 있다.
Nitride-based materials have a wide energy bandgap of 0.7eV to 6.2eV, and are often used as materials for solar cell devices due to their characteristics matching the solar spectrum region. In particular, the ultraviolet light emitting device is used in various industrial fields such as curing device, medical analyzer and treatment device, sterilization, water purification, and purification system, and is attracting attention as a material that can be used for general lighting as a semiconductor lighting light source in the future.

실시 예는 제1도전성 반도체층 아래에 복수의 초격자층을 갖는 발광 소자 및 이를 구비한 라이트 유닛을 제공한다.The embodiment provides a light emitting device having a plurality of superlattice layers under a first conductive semiconductor layer and a light unit having the same.

실시 예는 제1도전성 반도체층과 기판 사이에 복수의 초격자층을 배치하여 결함을 줄여줄 수 있도록 한 발광 소자 및 이를 구비한 라이트 유닛을 제공한다.The embodiment provides a light emitting device capable of reducing defects by disposing a plurality of superlattice layers between a first conductive semiconductor layer and a substrate, and a light unit having the same.

실시 예는 복수의 초격자층 각각의 페어 중 적어도 한 층의 알루미늄의 조성이 활성층에 인접할수록 점차 증가하는 발광 소자 및 이를 구비한 라이트 유닛을 제공한다.The embodiment provides a light emitting device and a light unit having the same, in which the composition of aluminum of at least one layer of each pair of a plurality of superlattice layers gradually increases as it approaches the active layer.

실시 예는 자외선 파장 예컨대, UV(Ultraviolet) 파장을 방출하는 발광 소자 및 이를 구비하 라이트 유닛을 제공한다.The embodiment provides a light emitting device emitting an ultraviolet wavelength, for example, a UV (Ultraviolet) wavelength, and a light unit having the same.

실시 예에 따른 발광 소자는, 제1도전성 반도체층; 상기 제1도전성 반도체층 상에 배치되며 복수의 장벽층 및 복수의 우물층을 갖는 활성층; 상기 제1도전성 반도체층 아래에 배치된 복수의 초격자층; 및 상기 활성층 위에 제2도전성 반도체층을 포함하며, 상기 복수의 초격자층은 제1초격자층 및 상기 제1초격자층과 제1도전성 반도체층 사이에 배치된 제2초격자층을 포함하며, 상기 제1초격자층은 복수의 제1층 및 제2층의 페어를 구비하며, 상기 제2초격자층은 복수의 제3층 및 제4층의 페어를 구비하며, 상기 제1층은 AlN이며, 상기 제2 내지 제4층은 AlGaN계 반도체를 포함하며, 상기 제3 및 제4층은 상기 제2층의 알루미늄 조성보다 높은 알루미늄 조성을 가지며, 상기 활성층은 자외선 파장을 방출한다.A light emitting device according to an embodiment includes a first conductive semiconductor layer; an active layer disposed on the first conductive semiconductor layer and having a plurality of barrier layers and a plurality of well layers; a plurality of superlattice layers disposed under the first conductive semiconductor layer; and a second conductive semiconductor layer on the active layer, wherein the plurality of superlattice layers include a first superlattice layer and a second superlattice layer disposed between the first superlattice layer and the first conductive semiconductor layer, , The first superlattice layer includes a plurality of pairs of first and second layers, the second superlattice layer includes a plurality of pairs of third and fourth layers, the first layer includes AlN, wherein the second to fourth layers include an AlGaN-based semiconductor, the third and fourth layers have an aluminum composition higher than that of the second layer, and the active layer emits ultraviolet wavelengths.

실시 예에 따른 라이트 유닛은 상기 발광 소자를 포함한다.
A light unit according to an embodiment includes the light emitting device.

실시 예에 따른 발광 소자에 의하면, 활성층으로 전달되는 결함을 제거할 수 있다. According to the light emitting device according to the embodiment, it is possible to remove the defect transferred to the active layer.

실시 예에 따른 발광 소자에 의하면, 내부 양자 효율을 개선시켜 줄 수 있다.According to the light emitting device according to the embodiment, it is possible to improve the internal quantum efficiency.

실시 예는 살균용 자외선 발광 소자의 신뢰성을 개선시켜 줄 수 있다.The embodiment may improve the reliability of the ultraviolet light emitting device for sterilization.

실시 예는 자외선 발광 소자를 갖는 발광소자 패키지 및 자외선 램프와 같은 라이트 유닛을 제공할 수 있다.The embodiment may provide a light emitting device package having an ultraviolet light emitting device and a light unit such as an ultraviolet lamp.

도 1은 실시 예에 따른 발광 소자를 나타낸 도면이다.
도 2는 도 1의 복수의 초격자층을 설명하기 위한 도면이다.
도 3은 도 1의 발광 소자에 전극을 배치한 일 예이다.
도 4는 도 1의 발광 소자에 전극을 배치한 다른 예이다.
도 5는 도 3의 발광 소자를 갖는 발광 소자 패키지를 나타낸 단면도이다.
도 6은 실시 예에 따른 발광 소자의 다른 예를 나타낸 도면이다.
도 7은 도 6의 발광 소자에 전극을 배치한 일 예이다.
도 8은 도 6의 발광 소자를 갖는 발광 소자 패키지를 나타낸 단면도이다.
도 9는 실시 예에 따른 발광 소자를 갖는 라이트 유닛을 나타낸 도면이다.
1 is a view showing a light emitting device according to an embodiment.
FIG. 2 is a view for explaining a plurality of superlattice layers of FIG. 1 .
FIG. 3 is an example in which electrodes are disposed in the light emitting device of FIG. 1 .
FIG. 4 is another example in which electrodes are disposed in the light emitting device of FIG. 1 .
5 is a cross-sectional view illustrating a light emitting device package including the light emitting device of FIG. 3 .
6 is a view showing another example of a light emitting device according to an embodiment.
7 is an example in which electrodes are disposed in the light emitting device of FIG. 6 .
8 is a cross-sectional view illustrating a light emitting device package including the light emitting device of FIG. 6 .
9 is a view showing a light unit having a light emitting device according to an embodiment.

실시 예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(on/over)"에 또는 "하/아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상/위(on/over)"와 "하/아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 상/위 또는 하/아래에 대한 기준은 도면을 기준으로 설명한다.In the description of the embodiment, each layer (film), region, pattern or structure is “on/over” or “under” the substrate, each layer (film), region, pad or patterns. )", "on/over" and "under/under" are "directly" or "indirectly" formed through another layer. includes all that is In addition, the criteria for the upper / upper or lower / lower of each layer will be described with reference to the drawings.

<발광소자><Light emitting element>

도 1는 실시예에 따른 발광소자의 단면도이고, 도 2는 도 1의 발광 소자의 초격자층의 상세 구성도이다.1 is a cross-sectional view of a light emitting device according to an embodiment, and FIG. 2 is a detailed configuration diagram of a superlattice layer of the light emitting device of FIG. 1 .

도 1 및 도 2를 참조하면, 실시예에 따른 발광소자는 기판(21)과, 상기 기판(21) 상에 배치된 복수의 초격자층(31,35)과, 상기 복수의 초격자층(31,35) 상에 배치된 제1도전성 반도체층(41)과, 상기 제1도전성 반도체층(41) 상에 배치된 활성층(51)과, 상기 활성층(51) 상에 배치된 전자 차단층(61)과, 상기 전자 차단층(61) 상에 배치된 제2도전성 반도체층(71)을 포함할 수 있다.1 and 2, the light emitting device according to the embodiment includes a substrate 21, a plurality of superlattice layers 31 and 35 disposed on the substrate 21, and the plurality of superlattice layers ( 31 and 35) a first conductive semiconductor layer 41 disposed on, an active layer 51 disposed on the first conductive semiconductor layer 41, and an electron blocking layer disposed on the active layer 51 ( 61 ) and a second conductive semiconductor layer 71 disposed on the electron blocking layer 61 .

상기 발광 소자는 자외선 파장의 광을 방출하게 된다. 상기 발광 소자는 300nm 파장 이하 예컨대, 280nm 내지 320nm 범위의 파장을 발광할 수 있다. 상기 발광 소자는 UV-B 파장을 발광하는 소자일 수 있다.
The light emitting device emits light having an ultraviolet wavelength. The light emitting device may emit light at a wavelength of 300 nm or less, for example, in a range of 280 nm to 320 nm. The light emitting device may be a device that emits UV-B wavelengths.

상기 기판(21)은 예를 들어, 투광성, 전도성 기판 또는 절연성 기판일 수 있다. 예를 들어, 상기 기판(21)은 AlN, Al2O3, SiC, Si, GaAs, GaN, ZnO, GaP, InP, Ge, and Ga2O3 중 적어도 하나를 포함할 수 있다. 상기 기판(21)은 예컨대, AlN 템플리트(template)일 수 있다. 상기 기판(21)의 상면 및/또는 하면에는 복수의 돌출부(미도시)가 형성될 수 있으며, 상기 복수의 돌출부 각각은 측 단면이, 반구형 형상, 다각형 형상, 타원 형상 중 적어도 하나를 포함하며 스트라이프 형태 또는 매트릭스 형태로 배열될 수 있다. 상기 돌출부는 광 추출 효율을 개선시켜 줄 수 있다.The substrate 21 may be, for example, a light-transmitting, conductive, or insulating substrate. For example, the substrate 21 may include at least one of AlN, Al 2 O 3 , SiC, Si, GaAs, GaN, ZnO, GaP, InP, Ge, and Ga 2 O 3 . The substrate 21 may be, for example, an AlN template. A plurality of protrusions (not shown) may be formed on the upper and/or lower surfaces of the substrate 21, and each of the plurality of protrusions includes at least one of a hemispherical shape, a polygonal shape, and an elliptical shape and has a side cross-section. It may be arranged in a form or a matrix form. The protrusion may improve light extraction efficiency.

상기 기판(21) 위에는 복수의 화합물 반도체층이 성장될 수 있으며, 상기 복수의 화합물 반도체층의 성장 장비는 전자빔 증착기, PVD(physical vapor deposition), CVD(chemical vapor deposition), PLD(plasma laser deposition), 이중형의 열증착기(dual-type thermal evaporator) 스퍼터링(sputtering), MOCVD(metal organic chemical vapor deposition) 등에 의해 형성할 수 있으며, 이에 대해 한정하지는 않는다. A plurality of compound semiconductor layers may be grown on the substrate 21 , and equipment for growing the plurality of compound semiconductor layers is an electron beam evaporator, physical vapor deposition (PVD), chemical vapor deposition (CVD), or plasma laser deposition (PLD). , a dual-type thermal evaporator may be formed by sputtering, metal organic chemical vapor deposition (MOCVD), or the like, but is not limited thereto.

상기 기판(21)과 상기 제1도전성 반도체층(41) 사이에는 복수의 초격자층(31,35)이 배치될 수 있다. 상기 제1도전성 반도체층(41) 상에는 활성층(51)이 배치될 수 있다. A plurality of superlattice layers 31 and 35 may be disposed between the substrate 21 and the first conductive semiconductor layer 41 . An active layer 51 may be disposed on the first conductive semiconductor layer 41 .

상기 복수의 초격자층(31,35)은 적어도 2개의 초격자층 또는 그 이상의 초격자층을 포함할 수 있다. 상기 복수의 초격자층(31,35) 각각은 적어도 2개의 서로 다른 층을 하나의 페어로 하며 복수의 페어를 구비할 수 있다. 상기 복수의 초격자층(31,35)은 각 페어의 어느 한 층은 예로서 II족-VI족 또는 III족-V족 화합물 반도체로 구현될 수 있으며, 다른 한 층은 예로서 II족-VI족 또는 III족-V족 화합물 반도체로 구현될 수 있다.The plurality of superlattice layers 31 and 35 may include at least two superlattice layers or more superlattice layers. Each of the plurality of superlattice layers 31 and 35 may include at least two different layers as one pair and include a plurality of pairs. In the plurality of superlattice layers 31 and 35, one layer of each pair may be implemented as, for example, a group II-VI or group III-V compound semiconductor, and the other layer is, for example, a group II-VI It may be implemented as a group or group III-V compound semiconductor.

상기 복수의 초격자층(31,35) 사이에는 적어도 하나의 제1반도체층(33)이 배치될 수 있다. 상기 제1반도체층(33)은 II족-VI족 또는 III족-V족 화합물 반도체로 구현될 수 있으며, 상기 초격자층(31,35)의 어느 한 층과 동일한 알루미늄 조성을 가질 수 있다. At least one first semiconductor layer 33 may be disposed between the plurality of superlattice layers 31 and 35 . The first semiconductor layer 33 may be implemented as a group II-VI or group III-V compound semiconductor, and may have the same aluminum composition as any one of the superlattice layers 31 and 35 .

도 2를 참조하면, 상기 복수의 초격자층(31,35)은 제1 및 제2초격자층(31,35)을 포함하며, 상기 제1초격자층(31)은 서로 다른 AlN계 반도체층이 교대로 반복될 수 있으며, 상기 제2초격자층(35)은 상기 제1초격자층(31)의 알루미늄의 조성과 다른 알루미늄 조성을 갖는 서로 다른 AlN계 반도체층이 교대로 반복될 수 있다. Referring to FIG. 2 , the plurality of superlattice layers 31 and 35 include first and second superlattice layers 31 and 35 , and the first superlattice layer 31 is a different AlN-based semiconductor. The layers may be alternately repeated, and the second superlattice layer 35 may be alternately repeated with different AlN-based semiconductor layers having an aluminum composition different from that of the aluminum of the first superlattice layer 31 . .

상기 제1초격자층(31)은 상기 기판(21)과 제2초격자층(35) 사이에 배치되며, 상기 제2초격자층(35)은 상기 제1초격자층(31)과 제1도전성 반도체층(41) 사이에 배치될 수 있다.The first superlattice layer 31 is disposed between the substrate 21 and the second superlattice layer 35 , and the second superlattice layer 35 includes the first superlattice layer 31 and the second superlattice layer 35 . It may be disposed between the first conductive semiconductor layers 41 .

상기 제1초격자층(31)은 복수의 제1층(11) 및 제2층(12)의 페어를 포함하며, 상기 페어는 8 내지 20페어 예컨대 10내지 15페어를 포함할 수 있다. 상기 제1층(11)은 AlN일 수 있으며, 상기 제2층(12)은 AlxGa1-xN(0.5≤x<0.6) 조성식을 갖는 반도체일 수 있다. 상기 제1초격자층(31)에서 제1층(11)과 제2층(12)의 알루미늄의 조성 차이는 40% 이상의 차이를 가질 수 있다. The first superlattice layer 31 includes a plurality of pairs of the first layer 11 and the second layer 12, and the pair may include 8 to 20 pairs, for example, 10 to 15 pairs. The first layer 11 may be AlN, and the second layer 12 may be a semiconductor having a composition formula of Al x Ga 1-x N (0.5≤x<0.6). In the first superlattice layer 31 , a difference in aluminum composition between the first layer 11 and the second layer 12 may have a difference of 40% or more.

상기 제1초격자층(31)에서 제1층(11)의 두께(T1)는 15nm 이하, 예컨대 5nm 내지 10nm 범위를 포함한다. 상기 제1초격자층(31)에서 제2층(12)의 두께(T2)는 15nm 이하, 5nm 내지 10nm 범위를 포함한다. 상기 제1초격자층(31)의 제1층(11) 및 제2층(12)의 두께(T1,T2)를 상기한 범위로 제공해 줌으로써, 상기 기판(21)과의 격자 상수 차이에 의한 결함을 줄여줄 수 있고 제2초격자층(35)으로 전달되는 응력을 줄여줄 수 있다. 상기 제1초격자층(31)의 제1층(11) 및 제2층(12)의 두께(T1,T2)는 서로 동일한 두께이거나 서로 다른 두께일 수 있으며, 이에 대해 한정하지는 않는다.The thickness T1 of the first layer 11 in the first superlattice layer 31 is 15 nm or less, for example, in the range of 5 nm to 10 nm. The thickness T2 of the second layer 12 in the first superlattice layer 31 is 15 nm or less, and includes a range of 5 nm to 10 nm. By providing the thicknesses T1 and T2 of the first layer 11 and the second layer 12 of the first superlattice layer 31 in the above-described range, the lattice constant difference with the substrate 21 is Defects may be reduced and stress transferred to the second superlattice layer 35 may be reduced. The thicknesses T1 and T2 of the first layer 11 and the second layer 12 of the first superlattice layer 31 may be the same thickness or different thicknesses, but are not limited thereto.

상기 제1초격자층(31)의 AlN/AlGaN의 적층 구조를 보면, a축 격자 상수 값은 AlN>AlGaN>GaN의 순으로 나열되며, 상기 a축 격자 상수 값이 작은 AlGaN 위에 AlN을 성장하면 압축 응력(compressive stress)이 걸리게 되고, 다시 AlN 위에 AlGaN을 성장하면 인장 응력(tensile stress)이 걸리게 된다. 이러한 AlGaN/AlN을 주기적으로 반복해 줌으로써, 서로 반대의 응력인 압축 응력과 신장 응력이 상쇄되는 효과가 있다. 또한 AlGaN과 AlN은 결정학적으로 동일한 부르자이트(wurzite) 결정 구조를 갖고 있어 안정적인 초격자 구조를 제공할 수 있다.
Looking at the AlN/AlGaN stack structure of the first superlattice layer 31, the a-axis lattice constant values are arranged in the order of AlN>AlGaN>GaN, and when AlN is grown on AlGaN with a small a-axis lattice constant value, Compressive stress is applied, and when AlGaN is grown on AlN again, tensile stress is applied. By periodically repeating such AlGaN/AlN, compressive stress and tensile stress, which are opposite stresses, are offset. In addition, AlGaN and AlN can provide a stable superlattice structure because they have a crystallographically identical wurzite crystal structure.

상기 제1반도체층(33)은 상기 제1초격자층(31) 위에 AlGaN 반도체로 형성될 수 있다. 상기 제1반도체층(33)은 예컨대 상기 제2층(12)과 동일한 알루미늄 조성을 가질 수 있다. 상기 제1반도체층(33)의 알루미늄 조성은 상기 제1초격자층(31)의 제2층(12)의 알루미늄 조성과 상기 제2초격자층(35)의 알루미늄 조성 사이를 가질 수 있다. The first semiconductor layer 33 may be formed of an AlGaN semiconductor on the first superlattice layer 31 . The first semiconductor layer 33 may have, for example, the same aluminum composition as that of the second layer 12 . The aluminum composition of the first semiconductor layer 33 may be between the aluminum composition of the second layer 12 of the first superlattice layer 31 and the aluminum composition of the second superlattice layer 35 .

상기 제2초격자층(35)은 복수의 제3층(13) 및 제4층(14)의 페어를 포함하며, 상기 페어는 8 내지 20페어 예컨대, 10내지 15페어를 포함할 수 있다. 상기 제3층(13) 및 제4층(14)은 AlGaN계 반도체로 형성될 수 있다. 상기 제3층(13) 및 제4층(14)은 서로 다른 알루미늄 조성을 가질 수 있으며, 상기 제2층(12)의 알루미늄 조성보다는 높은 알루미늄 조성을 가질 수 있다. 상기 제3층(13) 및 제4층(14)은 상기 제2층(12)의 알루미늄과의 조성 차이가 0.5% 범위에서 20% 범위로 차이를 가지게 되므로, 상기 제1초격자층(33)에 조사되는 레이저가 투과되는 것을 방지할 수 있다. The second superlattice layer 35 includes a plurality of pairs of the third layer 13 and the fourth layer 14, and the pair may include 8 to 20 pairs, for example, 10 to 15 pairs. The third layer 13 and the fourth layer 14 may be formed of an AlGaN-based semiconductor. The third layer 13 and the fourth layer 14 may have different aluminum compositions, and may have a higher aluminum composition than that of the second layer 12 . Since the third layer 13 and the fourth layer 14 have a difference in composition with the aluminum of the second layer 12 in the range of 0.5% to 20%, the first superlattice layer 33 ) can prevent the laser irradiated from being transmitted.

상기 제2초격자층(35)에서 제3층(13)은 AlyGa1-yN (0.6<y<1)의 조성식을 갖는 반도체 재료이며, 상기 제4층(14)은 AlzGa1-zN (0.6<z<1)의 조성식을 갖는 반도체 재료로 형성될 수 있다. 상기 제2초격자층(33)에서 제3층(13)과 제4층(14)의 알루미늄의 조성 차이는 10% 이상의 차이를 가질 수 있으며, 예컨대, 0.6<z<y<1의 조건과 0.1≤y-z의 조건을 만족할 수 있다. 여기서, 상기 y는 0.8≤y 이하일 수 있다. In the second superlattice layer 35 , the third layer 13 is a semiconductor material having a composition formula of Al y Ga 1-y N (0.6<y<1), and the fourth layer 14 is Al z Ga It can be formed of a semiconductor material having a compositional formula of 1-z N (0.6<z<1). In the second superlattice layer 33, the difference in the aluminum composition of the third layer 13 and the fourth layer 14 may have a difference of 10% or more, for example, under the condition of 0.6<z<y<1 and The condition of 0.1≤yz may be satisfied. Here, y may be 0.8≤y or less.

상기 제2초격자층(35)의 제3 및 제4층(13,14)의 알루미늄 조성이 60% 미만일 경우, 320nm 파장의 빛이 투과되지 않는 문제가 발생되고, 상기 알루미늄 조성이 80%를 초과할 경우 활성층(51)에 인접한 표면이 결함이 발생될 수 있다. 상기 제2초격자층(35)의 알루미늄 조성을 60% 초과로 함으로써, UV-B 파장 또는 320nm 이하의 파장의 광을 투과시켜 줄 수 있고 결함 발생을 억제할 수 있다.When the aluminum composition of the third and fourth layers 13 and 14 of the second superlattice layer 35 is less than 60%, there is a problem that light of a wavelength of 320 nm is not transmitted, and the aluminum composition is 80% If it is exceeded, a defect may occur in the surface adjacent to the active layer 51 . By setting the aluminum composition of the second superlattice layer 35 to more than 60%, light having a UV-B wavelength or a wavelength of 320 nm or less can be transmitted and the occurrence of defects can be suppressed.

상기 제2초격자층(35)에서 제3층(13)의 두께(T3)는 15nm 이하, 예컨대 5nm 내지 10nm 범위를 포함하며, 제4층(14)의 두께(T4)는 15nm 이하, 예컨대 5nm 내지 10nm 범위를 포함한다. 상기 제2초격자층(35)의 제3층(13) 및 제4층(14)의 두께(T3,T4)를 상기한 범위로 제공해 줌으로써, 상기 제1초격자층(31)을 통해 전달되는 결함을 줄여줄 수 있고 활성층(51)으로 전달되는 응력을 줄여줄 수 있다. 상기 제2초격자층(33)의 제3층(13)의 두께(T3)는 제4층(14)의 두께(T4)와 동일하거나 다른 두께일 수 있으며, 이에 대해 한정하지는 않는다.The thickness T3 of the third layer 13 in the second superlattice layer 35 is 15 nm or less, for example, in the range of 5 nm to 10 nm, and the thickness T4 of the fourth layer 14 is 15 nm or less, for example 5 nm to 10 nm. By providing the thickness (T3, T4) of the third layer 13 and the fourth layer 14 of the second superlattice layer 35 in the above-described range, it is transmitted through the first superlattice layer 31 . It is possible to reduce the defects and reduce the stress transferred to the active layer 51 . The thickness T3 of the third layer 13 of the second superlattice layer 33 may be the same as or different from the thickness T4 of the fourth layer 14, but is not limited thereto.

상기 제2초격자층(35)은 제3층(13) 및 제4층(14)의 알루미늄 조성 차이로 인해 DBR(Distributed Bragg Reflector) 구조로 형성될 수 있다. 상기 복수의 초격자층(33,35)의 제2층(12), 제3층(13) 및 제4층(14) 중에서 활성층(51)에 인접한 층일수록 알루미늄의 조성이 높게 배치된다.
The second superlattice layer 35 may be formed in a DBR (Distributed Bragg Reflector) structure due to a difference in aluminum composition between the third layer 13 and the fourth layer 14 . Among the second layer 12 , the third layer 13 , and the fourth layer 14 of the plurality of superlattice layers 33 and 35 , the layer adjacent to the active layer 51 has a higher aluminum composition.

상기 제1초격자층(31)이 AlN/AlGaN 페어이고 상기 제2초격자층(33)이 AlGaN/AlGaN 페어로 배치됨으로써, 자외선 파장에 대한 투과율을 개선시켜 줄 수 있다. Since the first superlattice layer 31 is an AlN/AlGaN pair and the second superlattice layer 33 is disposed as an AlGaN/AlGaN pair, it is possible to improve transmittance with respect to ultraviolet wavelengths.

실시 예는 기판(21) 상에 복수의 초격자층(31,35)을 배치함으로써, 기판(21) 상에 단일의 n형 반도체층을 배치한 경우에 비해 결함(dislocation)을 효과적으로 차단할 수 있고, 격자 상수 차이로 인한 품질 저하를 방지할 수 있다. In the embodiment, by disposing a plurality of superlattice layers 31 and 35 on the substrate 21 , it is possible to effectively block dislocation compared to a case in which a single n-type semiconductor layer is disposed on the substrate 21 and , it is possible to prevent deterioration in quality due to differences in lattice constants.

상기 복수의 초격자층(31,35)은 제1도전형의 도펀트 예컨대, Si, Ge, Sn, Se, Te와 같은 n형 도펀트를 포함할 수 있다. 상기 복수의 초격자층(31,35)은 n형 반도체층일 수 있으며, 예컨대 각 초격자층(31,35)의 제1 내지 제4층(11,12,13,14)은 n형 반도체층이 될 수 있다.
The plurality of superlattice layers 31 and 35 may include dopants of the first conductivity type, for example, n-type dopants such as Si, Ge, Sn, Se, and Te. The plurality of superlattice layers 31 and 35 may be n-type semiconductor layers, for example, the first to fourth layers 11, 12, 13, and 14 of each superlattice layer 31 and 35 are n-type semiconductor layers. this can be

도 1을 참조하면, 상기 제1도전성 반도체층(41)은 복수의 초격자층(31,35) 위에 배치될 수 있다. 상기 제1도전성 반도체층(41)은 상기 제2초격자층(35) 위에 배치될 수 있다. 상기 제1도전성 반도체층(41)은 상기 제2초격자층(35)의 제2층(14) 위에 배치될 수 있다.Referring to FIG. 1 , the first conductive semiconductor layer 41 may be disposed on the plurality of superlattice layers 31 and 35 . The first conductive semiconductor layer 41 may be disposed on the second superlattice layer 35 . The first conductive semiconductor layer 41 may be disposed on the second layer 14 of the second superlattice layer 35 .

상기 제1도전성 반도체층(41)은 AlGaN계 반도체로 형성될 수 있으며, 상기 알루미늄의 조성은 60% 이상일 수 있다. The first conductive semiconductor layer 41 may be formed of an AlGaN-based semiconductor, and the aluminum composition may be 60% or more.

상기 제1도전성 반도체층(41)의 두께(T5)는 상기 제1도전성 반도체층(41)에 인접한 제2초격자층(35)의 제4층(14)의 두께(T4)보다 두껍게 예컨대, 10배 이상 두꺼울 수 있다. 상기 제1도전성 반도체층(41)은 예컨대, 알루미늄의 조성이 60% 내지 80% 범위를 갖고, 두께는 20nm 내지 1000nm 범위를 가질 수 있다. 이러한 제1도전성 반도체층(41)의 알루미늄은 AlN의 알루미늄의 조성과 거의 40% 정도의 차이를 갖고 두껍게 제공해 줌으로써, 활성층(51)으로 전달되는 분극 현상 및 결함을 줄여줄 수 있다.The thickness T5 of the first conductive semiconductor layer 41 is thicker than the thickness T4 of the fourth layer 14 of the second superlattice layer 35 adjacent to the first conductive semiconductor layer 41, for example, It can be 10 times or more thick. The first conductive semiconductor layer 41 may have, for example, a composition of aluminum in a range of 60% to 80%, and a thickness in a range of 20 nm to 1000 nm. The aluminum of the first conductive semiconductor layer 41 has a difference of about 40% from the aluminum composition of AlN and is provided thickly, thereby reducing polarization and defects transmitted to the active layer 51 .

상기 제1도전성 반도체층(41)은 알루미늄을 포함하는 다른 반도체 예컨대, InAlGaN, AlInN, AlGaAs, AlGaInP 재료 중 적어도 하나를 포함할 수 있다. 상기 제1도전성 반도체층(41)은 제1도전형 도펀트 예컨대, Si, Ge, Sn, Se, Te 등의 n형 도펀트가 도핑된 n형 반도체층이 될 수 있다.
The first conductive semiconductor layer 41 may include other semiconductors including aluminum, for example, at least one of InAlGaN, AlInN, AlGaAs, and AlGaInP materials. The first conductive semiconductor layer 41 may be an n-type semiconductor layer doped with a first conductive dopant, for example, an n-type dopant such as Si, Ge, Sn, Se, or Te.

상기 활성층(51)은 단일 우물, 단일 양자우물, 다중 우물, 다중 양자우물 구조(MQW: Multi Quantum Well), 양자 선(Quantum-Wire) 구조, 또는 양자 점(Quantum Dot) 구조 중 적어도 하나로 형성될 수 있다. The active layer 51 may be formed of at least one of a single well, a single quantum well, a multiple well, a multi quantum well (MQW) structure, a quantum wire (Quantum-Wire) structure, or a quantum dot structure. can

상기 활성층(51)은 상기 제1도전성 반도체층(41)을 통해서 주입되는 전자(또는 정공)와 상기 제2도전성 반도체층(71)을 통해서 주입되는 정공(또는 전자)이 서로 만나서, 상기 활성층(51)의 형성 물질에 따른 에너지 밴드(Energy Band)의 밴드 갭(Band Gap) 차이에 의해서 빛을 방출하는 층이다. In the active layer 51, electrons (or holes) injected through the first conductive semiconductor layer 41 and holes (or electrons) injected through the second conductive semiconductor layer 71 meet each other, and the active layer ( 51) is a layer that emits light due to the difference in the band gap of the energy band according to the forming material.

상기 활성층(51)은 화합물 반도체로 구현될 수 있다. 상기 활성층(51)은 예로서 II족-VI족 및 III족-V족 화합물 반도체 중에서 적어도 하나로 구현될 수 있다.The active layer 51 may be implemented with a compound semiconductor. The active layer 51 may be implemented, for example, by at least one of a group II-VI group and a group III-V compound semiconductor.

상기 활성층(51)이 다중 우물 구조로 구현된 경우, 상기 활성층(51)은 복수의 우물층(미도시)과 복수의 장벽층(미도시)을 포함한다. 상기 활성층(51)은 우물층과 장벽층이 교대로 배치된다. 상기 우물층과 상기 장벽층의 페어는 2~30주기로 형성될 수 있다. When the active layer 51 is implemented as a multi-well structure, the active layer 51 includes a plurality of well layers (not shown) and a plurality of barrier layers (not shown). In the active layer 51, well layers and barrier layers are alternately disposed. A pair of the well layer and the barrier layer may be formed in 2 to 30 cycles.

상기 우물층은 예컨대, InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 배치될 수 있다. 상기 장벽층은 예컨대, InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 형성될 수 있다. The well layer may be formed of, for example, a semiconductor material having a compositional formula of In x Al y Ga 1-xy N (0≤x≤1, 0≤y≤1, 0≤x+y≤1). The barrier layer may be formed of, for example, a semiconductor material having a compositional formula of In x Al y Ga 1-xy N (0≤x≤1, 0≤y≤1, 0≤x+y≤1).

상기 우물층/장벽층의 주기는 예를 들어, InGaN/GaN, GaN/AlGaN, AlGaN/AlGaN, InGaN/AlGaN, InGaN/InGaN, AlGaAs/GaAs, InGaAs/GaAs, InGaP/GaP, AlInGaP/InGaP, InP/GaAs의 페어 중 적어도 하나를 포함한다. The period of the well layer/barrier layer is, for example, InGaN/GaN, GaN/AlGaN, AlGaN/AlGaN, InGaN/AlGaN, InGaN/InGaN, AlGaAs/GaAs, InGaAs/GaAs, InGaP/GaP, AlInGaP/InGaP, InP contains at least one of the pairs of /GaAs.

실시 예에 따른 활성층(51)의 우물층은 AlGaN으로 구현될 수 있으며, 상기 장벽층은 AlGaN으로 구현될 수 있다. 상기 활성층(51)은 자외선 파장을 발광할 수 있으며, 예컨대 200nm 내지 290nm 범위로 발광할 수 있다.The well layer of the active layer 51 according to the embodiment may be implemented with AlGaN, and the barrier layer may be implemented with AlGaN. The active layer 51 may emit ultraviolet light, for example, in a range of 200 nm to 290 nm.

상기 장벽층의 알루미늄 조성은 상기 우물층의 알루미늄의 조성보다 높은 조성을 갖는다. 상기 우물층의 알루미늄 조성은 20% 내지 40% 범위일 수 있으며, 상기 장벽층의 알루미늄 조성은 40% 내지 95% 범위일 수 있다. 상기 장벽층은 도펀트를 포함할 수 있으며, 예컨대 n형 도펀트를 포함할 수 있다.
The aluminum composition of the barrier layer has a higher composition than that of the aluminum of the well layer. The aluminum composition of the well layer may be in the range of 20% to 40%, and the aluminum composition of the barrier layer may be in the range of 40% to 95%. The barrier layer may include a dopant, for example, an n-type dopant.

상기 전자 차단층(61)은 상기 활성층(51) 상에 배치될 수 있다. 상기 전자 차단층(61)은 AlGaN 반도체로 배치될 수 있으며, 상기 활성층의 장벽층보다 높은 알루미늄의 조성을 가질 수 있다. 상기 전자 차단층(61)의 알루미늄의 조성은 50% 이상일 수 있다.The electron blocking layer 61 may be disposed on the active layer 51 . The electron blocking layer 61 may be formed of an AlGaN semiconductor, and may have a higher aluminum composition than the barrier layer of the active layer. The composition of aluminum of the electron blocking layer 61 may be 50% or more.

상기 전자 차단층(61)은 다층 구조를 포함하며, 예컨대 알루미늄의 조성이 서로 다른 복수의 반도체층을 포함할 수 있으며, 적어도 한 층은 알루미늄의 조성은 50% 이상일 수 있다.
The electron blocking layer 61 may have a multilayer structure, for example, may include a plurality of semiconductor layers having different aluminum compositions, and at least one layer may have an aluminum composition of 50% or more.

상기 제2도전성 반도체층(71)은 상기 전자 차단층(61) 위에 배치된다. 상기 제2도전성 반도체층(71)은 AlGaN계 반도체를 포함할 수 있다. 상기 제2도전성 반도체층(71)은 제2도전형의 도펀트 예컨대, p형 도펀트를 갖는 p형 반도체층일 수 있다. 다른 예로서, 상기 제2도전성 반도체층(71)은 AlN, InAlGaN, AlInN, AlGaAs, 또는 AlGaInP 중에서 적어도 하나를 포함할 수 있으며, Mg, Zn, Ca, Sr, Ba와 같은 p형 도펀트를 포함할 수 있다. 이러한 제2도전성 반도체층(71)은 자외선 파장의 흡수를 방지하기 위해, AlGaN계 반도체로 배치될 수 있다.The second conductive semiconductor layer 71 is disposed on the electron blocking layer 61 . The second conductive semiconductor layer 71 may include an AlGaN-based semiconductor. The second conductive semiconductor layer 71 may be a p-type semiconductor layer having a dopant of a second conductivity type, for example, a p-type dopant. As another example, the second conductive semiconductor layer 71 may include at least one of AlN, InAlGaN, AlInN, AlGaAs, and AlGaInP, and may include a p-type dopant such as Mg, Zn, Ca, Sr, or Ba. can The second conductive semiconductor layer 71 may be formed of an AlGaN-based semiconductor to prevent absorption of ultraviolet wavelengths.

상기 제2도전성 반도체층(71)은 다층일 수 있으며, 이에 대해 한정하지는 않는다. The second conductive semiconductor layer 71 may be multi-layered, but is not limited thereto.

실시 예는 제1도전형은 n형 및 제2도전형은 p형으로 설명하였으나, 다른 예로서, 제1도전형은 p형 및 제2도전형은 n형일 수 있다. 또는 발광 소자는 n-p 접합 구조, p-n 접합 구조, n-p-n 접합 구조, p-n-p 접합 구조 중 어느 한 구조를 포함할 수 있다.
Although the embodiment has been described as n-type as the first conductivity type and p-type as the second conductivity type, as another example, the first conductivity type may be p-type and the second conductivity type may be n-type. Alternatively, the light emitting device may include any one of an np junction structure, a pn junction structure, an npn junction structure, and a pnp junction structure.

도 3은 도 1의 발광소자에 전극을 배치한 예를 나타낸다. 도 3을 설명함에 있어서, 상기에 개시된 구성과 동일한 부분은 상기에 개시된 실시 예의 설명을 참조하기로 한다.FIG. 3 shows an example in which electrodes are disposed in the light emitting device of FIG. 1 . In the description of FIG. 3 , the same parts as those of the above-described configuration will be referred to in the description of the above-described embodiment.

도 3을 참조하면, 발광소자(101)는 제1전극(91) 및 제2전극(95)을 포함한다. 상기 제1전극(91)은 제1도전형의 반도체층 예컨대, 복수의 초격자층(31,35) 중 어느 한 층에 전기적으로 연결되며, 상기 제2전극(95)는 제2도전성 반도체층(71)에 전기적으로 연결될 수 있다. Referring to FIG. 3 , the light emitting device 101 includes a first electrode 91 and a second electrode 95 . The first electrode 91 is electrically connected to a first conductive semiconductor layer, for example, any one of the plurality of superlattice layers 31 and 35, and the second electrode 95 is a second conductive semiconductor layer. (71) may be electrically connected.

상기 제1전극(91)은 상기 제1도전형의 반도체층 예컨대, 복수의 초격자층(31,35) 및 제1도전성 반도체층(41) 중 적어도 하나의 위에 배치될 수 있으며, 상기 제2전극(95)은 제2도전성 반도체층(71) 위에 배치될 수 있다. The first electrode 91 may be disposed on the first conductive semiconductor layer, for example, on at least one of the plurality of superlattice layers 31 and 35 and the first conductive semiconductor layer 41 , and the second The electrode 95 may be disposed on the second conductive semiconductor layer 71 .

상기 제1전극(91) 및 상기 제2전극(95) 중 적어도 하나 또는 모두는 암(arm) 구조 또는 핑거(finger) 구조의 전류 확산 패턴이 더 형성될 수 있다. 상기 제1전극(91) 및 제2전극(95)은 오믹 접촉, 접착층, 본딩층의 특성을 갖는 금속으로 비 투광성으로 이루어질 수 있으며, 이에 대해 한정하지는 않는다. 상기 제1전극(93) 및 제2전극(95)은 Ti, Ru, Rh, Ir, Mg, Zn, Al, In, Ta, Pd, Co, Ni, Si, Ge, Ag 및 Au와 이들의 선택적인 합금 중에서 선택될 수 있다.At least one or both of the first electrode 91 and the second electrode 95 may further have a current diffusion pattern having an arm structure or a finger structure. The first electrode 91 and the second electrode 95 may be made of non-transmissive metal having characteristics of an ohmic contact, an adhesive layer, and a bonding layer, but is not limited thereto. The first electrode 93 and the second electrode 95 are selected from Ti, Ru, Rh, Ir, Mg, Zn, Al, In, Ta, Pd, Co, Ni, Si, Ge, Ag and Au, and their selections. alloys can be selected.

상기 제2전극(95)과 상기 제2도전성 반도체층(71) 사이에는 전극층(미도시)이 배치될 수 있으며, 상기 전극층은 70% 이상의 광을 투과하는 투광성 물질이거나 70% 이상의 광을 반사하는 반사성 특성을 갖는 물질로 형성될 수 있으며, 예컨대 금속 또는 금속 산화물로 형성될 수 있다. 상기 전극층은 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), ZnO, IrOx, RuOx, NiO, Al, Ag, Pd, Rh, Pt, Ir 중 선택적으로 형성될 수 있다. 상기 전극층은 투광성 층/반사 금속층의 적층 구조일 수 있다.An electrode layer (not shown) may be disposed between the second electrode 95 and the second conductive semiconductor layer 71, and the electrode layer is a transmissive material that transmits 70% or more of light or reflects 70% or more of light. It may be formed of a material having reflective properties, for example, it may be formed of a metal or a metal oxide. The electrode layer includes indium tin oxide (ITO), indium zinc oxide (IZO), indium zinc tin oxide (IZTO), indium aluminum zinc oxide (IAZO), indium gallium zinc oxide (IGZO), indium gallium tin oxide (IGTO), and AZO. (aluminum zinc oxide), antimony tin oxide (ATO), gallium zinc oxide (GZO), ZnO, IrOx, RuOx, NiO, Al, Ag, Pd, Rh, Pt, and Ir may be selectively formed. The electrode layer may have a laminate structure of a light-transmitting layer/reflective metal layer.

또한 상기 기판(21)은 자외선 파장을 흡수를 줄이기 위해, 20㎛ 이하의 두께로 제공될 수 있다. 또한 상기 기판(21)은 발광 소자로부터 분리될 수 있으며, 이에 대해 한정하지는 않는다. 실시 예에 따른 발광 소자(101)는 자외선 파장의 예컨대, UV-B 파장을 발광할 수 있다.
In addition, the substrate 21 may be provided with a thickness of 20 μm or less in order to reduce absorption of ultraviolet wavelengths. In addition, the substrate 21 may be separated from the light emitting device, but is not limited thereto. The light emitting device 101 according to the embodiment may emit light of an ultraviolet wavelength, for example, a UV-B wavelength.

도 4는 도 1의 발광소자를 이용한 수직형 발광소자의 예를 나타낸 도면이다. 도 4를 설명함에 있어서, 상기에 개시된 구성과 동일한 부분은 상기에 개시된 실시 예의 설명을 참조하기로 한다.FIG. 4 is a view showing an example of a vertical light emitting device using the light emitting device of FIG. 1 . In the description of FIG. 4 , the same parts as those of the above-described configuration will be referred to in the description of the above-described embodiment.

도 4를 참조하면, 발광소자(102)는 복수의 초격자층(31,35), 상기 복수의 초격자층(31,35) 중 적어도 하나 예컨대, 제1초격자층(31) 위에 제1전극(91)이 배치되고, 상기 복수의 초격자층(31,35) 아래에 제1도전성 반도체층(41) 및 활성층(51)이 배치되고, 제2도전성 반도체층(71) 아래에 복수의 전도층(96,97,98,99)을 갖는 제2전극을 포함한다. Referring to FIG. 4 , the light emitting device 102 includes a plurality of superlattice layers 31 and 35 , and at least one of the plurality of superlattice layers 31 and 35 , for example, a first on the first superlattice layer 31 . An electrode 91 is disposed, a first conductive semiconductor layer 41 and an active layer 51 are disposed under the plurality of superlattice layers 31 and 35 , and a plurality of conductive semiconductor layers 71 are disposed under the second conductive semiconductor layer 71 . and a second electrode having conductive layers 96 , 97 , 98 , 99 .

상기 제1초격자층(31)의 상면(11A)은 제1전극(91)이 배치될 수 있으며, 도 2의 제1층(11) 또는 제2층(12)이 상기 제1전극(91)과 접촉될 수 있다. 상기 상면(11A)는 러프한 요철 구조일 수 있으며, 이에 대해 한정하지는 않는다. A first electrode 91 may be disposed on the upper surface 11A of the first superlattice layer 31 , and the first layer 11 or the second layer 12 of FIG. 2 is the first electrode 91 . ) can be in contact with The upper surface 11A may have a rough uneven structure, but is not limited thereto.

상기 제2전극은 상기 제2도전성 반도체층(71) 아래에 배치되며, 접촉층(96), 반사층(97), 본딩층(98) 및 지지 부재(99)를 포함한다. 상기 접촉층(96)은 반도체층 예컨대, 제2도전성 반도체층(71)과 접촉된다. 상기 접촉층(96)은 ITO, IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO 등과 같은 저 전도성 물질이거나 Ni, Ag의 금속을 이용할 수 있다. 상기 접촉층(96) 아래에 반사층(97)이 배치되며, 상기 반사층(97)은 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 및 그 조합으로 구성된 그룹으로부터 선택된 물질로 이루어진 적어도 하나의 층을 포함하는 구조로 형성될 수 있다. 상기 반사층(97)은 상기 제2도전성 반도체층(71) 아래에 접촉될 수 있으며, 이에 대해 한정하지는 않는다.The second electrode is disposed under the second conductive semiconductor layer 71 , and includes a contact layer 96 , a reflective layer 97 , a bonding layer 98 , and a support member 99 . The contact layer 96 is in contact with a semiconductor layer, for example, the second conductive semiconductor layer 71 . The contact layer 96 may be formed of a low-conductivity material such as ITO, IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO, or a metal of Ni or Ag. A reflective layer 97 is disposed under the contact layer 96, and the reflective layer 97 is composed of Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf, and combinations thereof. It may be formed into a structure comprising at least one layer made of a material selected from the group. The reflective layer 97 may be in contact under the second conductive semiconductor layer 71 , but is not limited thereto.

상기 반사층(97) 아래에는 본딩층(98)이 배치되며, 상기 본딩층(98)은 베리어 금속 또는 본딩 금속으로 사용될 수 있으며, 그 물질은 예를 들어, Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Ag 및 Ta와 선택적인 합금 중에서 적어도 하나를 포함할 수 있다. A bonding layer 98 is disposed under the reflective layer 97, and the bonding layer 98 may be used as a barrier metal or a bonding metal, and the material is, for example, Ti, Au, Sn, Ni, Cr, at least one of Ga, In, Bi, Cu, Ag and Ta and an optional alloy.

상기 제2도전성 반도체층(71)과 제2전극 사이에 채널층(83) 및 전류 블록킹층(85)이 배치된다. A channel layer 83 and a current blocking layer 85 are disposed between the second conductive semiconductor layer 71 and the second electrode.

상기 채널층(83)은 상기 제2도전성 반도체층(71)의 하면 에지를 따라 형성되며, 링 형상, 루프 형상 또는 프레임 형상으로 형성될 수 있다. 상기 채널층(83)은 투명한 전도성 물질 또는 절연성 물질을 포함하며, 예컨대 ITO, IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO, SiO2, SiOx, SiOxNy, Si3N4, Al2O3, TiO2 중 적어도 하나를 포함할 수 있다. 상기 채널층(163)의 내측부는 상기 제2도전성 반도체층(71) 아래에 배치되고, 외측부는 상기 발광 구조물의 측면보다 더 외측에 배치된다.The channel layer 83 is formed along the lower edge of the second conductive semiconductor layer 71 and may be formed in a ring shape, a loop shape, or a frame shape. The channel layer 83 includes a transparent conductive material or an insulating material, for example, ITO, IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO, SiO 2 , SiO x , SiO x N y , Si 3 N 4 , At least one of Al 2 O 3 and TiO 2 may be included. An inner portion of the channel layer 163 is disposed under the second conductive semiconductor layer 71 , and an outer portion of the channel layer 163 is disposed more outside than a side surface of the light emitting structure.

상기 전류 블록킹층(85)은 제2도전성 반도체층(71)과 접촉층(96) 또는 반사층(97) 사이에 배치될 수 있다. 상기 전류 블록킹층(85)은 절연물질을 포함하며, 예컨대 SiO2, SiOx, SiOxNy, Si3N4, Al2O3, TiO2 중에서 적어도 하나를 포함할 수 있다. 다른 예로서, 상기 전류 블록킹층(85)은 쇼트키 접촉을 위한 금속으로도 형성될 수 있다. The current blocking layer 85 may be disposed between the second conductive semiconductor layer 71 and the contact layer 96 or the reflective layer 97 . The current blocking layer 85 includes an insulating material, and may include, for example, at least one of SiO 2 , SiO x , SiO x N y , Si 3 N 4 , Al 2 O 3 , and TiO 2 . As another example, the current blocking layer 85 may be formed of a metal for a Schottky contact.

상기 전류 블록킹층(85)은 상기 제1전극(91)과 수직 방향으로 대응되게 배치된다. 상기 전류 블록킹층(85)은 상기 제2전극으로부터 공급되는 전류를 차단하여, 다른 경로로 확산시켜 줄 수 있다. 상기 전류 블록킹층(85)은 하나 또는 복수로 배치될 수 있으며, 제1전극(91)과 수직 방향으로 적어도 일부 또는 전 영역이 오버랩될 수 있다. The current blocking layer 85 is disposed to correspond to the first electrode 91 in a vertical direction. The current blocking layer 85 may block the current supplied from the second electrode and spread it to another path. One or a plurality of the current blocking layers 85 may be disposed, and at least a portion or an entire region of the first electrode 91 may overlap in a vertical direction.

상기 본딩층(98) 아래에는 지지 부재(99)가 형성되며, 상기 지지 부재(99)는 전도성 부재로 형성될 수 있으며, 그 물질은 구리(Cu-copper), 금(Au-gold), 니켈(Ni-nickel), 몰리브덴(Mo), 구리-텅스텐(Cu-W), 캐리어 웨이퍼(예: Si, Ge, GaAs, ZnO, SiC 등)와 같은 전도성 물질로 형성될 수 있다. 상기 지지부재(99)는 다른 예로서, 전도성 시트로 구현될 수 있다.
A support member 99 is formed under the bonding layer 98 , and the support member 99 may be formed of a conductive member, and the material is copper (Cu-copper), gold (Au-gold), or nickel. It may be formed of a conductive material such as (Ni-nickel), molybdenum (Mo), copper-tungsten (Cu-W), or a carrier wafer (eg, Si, Ge, GaAs, ZnO, SiC, etc.). As another example, the support member 99 may be implemented as a conductive sheet.

여기서, 상기 수직형 발광 소자를 제공하기 위해, 도 1의 기판은 제거하게 된다. 상기 성장 기판의 제거 방법은 도 5와 같이, 상기 기판(21) 상에서 소정 파장(248nm)의 레이저(예: KrF)를 상기 기판(21)의 표면으로 조사하게 되면, 상기 레이저의 파장에 의해 상기 제1초격자층(31) 내의 소정 위치의 제2층(12) 즉, 60% 이하의 알루미늄 조성을 갖는 층이 용융하게 되며, 상기 용융된 제2층(12)에 의해 도 6과 같이 기판(21)이 리프트 오프(lift off)될 수 있다. Here, in order to provide the vertical light emitting device, the substrate of FIG. 1 is removed. In the method of removing the growth substrate, as shown in FIG. 5 , when a laser (eg, KrF) of a predetermined wavelength (248 nm) is irradiated onto the surface of the substrate 21 on the substrate 21, the The second layer 12 at a predetermined position in the first superlattice layer 31, that is, the layer having an aluminum composition of 60% or less is melted, and the substrate ( 21) can be lifted off.

이때 상기 레이저의 파장은 상기 제2초격자층(35)의 DBR 구조에 의해 투과되지 않게 될 수 있어, 활성층(51)을 보호할 수 있다. In this case, the wavelength of the laser may not be transmitted by the DBR structure of the second superlattice layer 35 , and thus the active layer 51 may be protected.

이에 따라 상기 제1초격자층(31)은 분리된 제2영역(31A)과 남아있는 제1영역(31B)으로 나누어질 수 있으며, 상기 남아있는 제1영역(31B)의 최 상층은 제1층(11)이거나 상기 제2층(12)의 일부가 될 수 있다. 여기서, 상기 제1초격자층(31)의 제1영역(31B)의 표면을 연마하여 제1층(11) 또는 제2층(12)이 노출시켜 줄 수 있다. Accordingly, the first superlattice layer 31 can be divided into a separated second region 31A and the remaining first region 31B, and the uppermost layer of the remaining first region 31B is the first It can be layer 11 or it can be part of the second layer 12 . Here, the surface of the first region 31B of the first superlattice layer 31 may be polished to expose the first layer 11 or the second layer 12 .

그리고, 상기 기판(21)이 제거된 방향을 통해 아이솔레이션 에칭을 수행하고, 상기 제1초격자층(31) 상에 제1전극(91)을 형성하고 개별 칩 단위로 분리할 수 있다. In addition, isolation etching may be performed in the direction in which the substrate 21 is removed, and the first electrode 91 may be formed on the first superlattice layer 31 and separated into individual chips.

이에 따라 발광 구조물 위에 제1전극(91) 및 아래에 지지 부재(99)를 갖는 수직형 전극 구조를 갖는 발광소자(102)가 제조될 수 있다. 실시 예에 따른 발광 소자(102)는 자외선 파장의 예컨대, UV-B 파장을 발광할 수 있다.
Accordingly, the light emitting device 102 having a vertical electrode structure including the first electrode 91 on the light emitting structure and the support member 99 below may be manufactured. The light emitting device 102 according to the embodiment may emit light of an ultraviolet wavelength, for example, a UV-B wavelength.

<발광소자 패키지><Light emitting device package>

도 5은 도 4의 발광소자를 갖는 발광소자 패키지를 나타낸 도면이다. FIG. 5 is a view showing a light emitting device package including the light emitting device of FIG. 4 .

도 5를 참조하면, 발광소자 패키지는 지지부재(110), 상기 지지 부재(110) 위에 캐비티(112)를 갖는 반사부재(111), 상기 지지부재(110)의 위 및 상기 캐비티(112) 내에 실시 예에 따른 발광 소자(101), 및 상기 캐비티(112) 상에 투명 윈도우(115)를 포함한다.Referring to FIG. 5 , the light emitting device package includes a support member 110 , a reflective member 111 having a cavity 112 on the support member 110 , an upper portion of the support member 110 and within the cavity 112 . The light emitting device 101 according to the embodiment includes a transparent window 115 on the cavity 112 .

상기 지지부재(110)는 수지 계열의 인쇄회로기판(PCB), 실리콘(silicon) 또는 실리콘 카바이드(silicon carbide: SiC)와 같은 실리콘 계열, 질화 알루미늄(aluminum nitride; AlN)과 같은 세라믹 계열, 폴리프탈아마이드(polyphthalamide: PPA)와 같은 수지 계열, 고분자액정(Liquid Crystal Polymer), 바닥에 금속층을 갖는 PCB(MCPCB: Metal core PCB) 중에서 적어도 하나로 형성될 수 있으며, 이러한 재질로 한정하지는 않는다. The support member 110 is a resin-based printed circuit board (PCB), silicon-based such as silicon or silicon carbide (SiC), ceramic-based such as aluminum nitride (AlN), polyphthalic It may be formed of at least one of a resin series such as amide (polyphthalamide: PPA), liquid crystal polymer, and a metal core PCB (MCPCB) having a metal layer on the bottom, but is not limited to these materials.

상기 지지부재(110)는 제1금속층(131), 제2금속층(133), 제1연결 부재(138), 제2연결 부재(139), 제1전극층(135) 및 제2전극층(137)를 포함한다. 상기 제1금속층(131) 및 제2금속층(132)은 상기 지지부재(110)의 바닥에 서로 이격되게 배치된다. 상기 제1전극층(135) 및 제2전극층(137)은 상기 지지부재(110)의 상면에 서로 이격되게 배치된다. 상기 제1연결 부재(138)는 상기 지지부재(110)의 내부 또는 제1측면에 배치될 수 있으며, 상기 제1금속층(131)과 상기 제1전극층(135)을 서로 연결해 준다. 상기 제2연결 부재(139)는 상기 지지부재(110)의 내부 또는 제2측면에 배치될 수 있으며, 상기 제2금속층(133) 및 상기 제2전극층(137)를 서로 연결해 준다. The support member 110 includes a first metal layer 131 , a second metal layer 133 , a first connection member 138 , a second connection member 139 , a first electrode layer 135 , and a second electrode layer 137 . includes The first metal layer 131 and the second metal layer 132 are disposed on the bottom of the support member 110 to be spaced apart from each other. The first electrode layer 135 and the second electrode layer 137 are disposed on the upper surface of the support member 110 to be spaced apart from each other. The first connection member 138 may be disposed inside or on the first side surface of the support member 110 , and connects the first metal layer 131 and the first electrode layer 135 to each other. The second connection member 139 may be disposed inside or on the second side surface of the support member 110 , and connects the second metal layer 133 and the second electrode layer 137 to each other.

상기 제1금속층(131), 제2금속층(133), 제1전극층(135) 및 제2전극층(137)은 금속 재질, 예를 들어, 티타늄(Ti), 구리(Cu), 니켈(Ni), 금(Au), 크롬(Cr), 탄탈늄(Ta), 백금(Pt), 주석(Sn), 은(Ag), 인(P) 중 적어도 하나 또는 이들의 선택적 합금으로 형성될 수 있으며, 단일 금속층 또는 다층 금속층으로 형성될 수 있다.The first metal layer 131 , the second metal layer 133 , the first electrode layer 135 , and the second electrode layer 137 are made of a metal material, for example, titanium (Ti), copper (Cu), or nickel (Ni). , may be formed of at least one of gold (Au), chromium (Cr), tantalum (Ta), platinum (Pt), tin (Sn), silver (Ag), phosphorus (P), or a selective alloy thereof, It may be formed of a single metal layer or a multi-layered metal layer.

상기 제1연결 부재(138) 및 상기 제2연결 부재(139)는 비아, 비아 홀, 쓰루 홀 중 적어도 하나를 포함한다.The first connecting member 138 and the second connecting member 139 include at least one of a via, a via hole, and a through hole.

상기 반사 부재(111)는 상기 지지부재(110) 상에서 상기 캐비티(112)의 둘레에 배치되며, 상기 발광 소자(101)로부터 방출된 자외선 광을 반사시켜 줄 수 있다.The reflective member 111 is disposed around the cavity 112 on the support member 110 , and may reflect the ultraviolet light emitted from the light emitting device 101 .

상기 반사부재(111)는 수지 계열의 인쇄회로기판(PCB), 실리콘(silicon) 또는 실리콘 카바이드(silicon carbide: SiC)과 같은 실리콘 계열, AlN(aluminum nitride; AlN)과 같은 세라믹 계열, 폴리프탈아마이드(polyphthalamide: PPA)과 같은 수지 계열, 고분자액정(Liquid Crystal Polymer) 중에서 적어도 하나로 형성될 수 있으며, 이러한 재질로 한정하지는 않는다. 상기 지지부재(110) 및 반사부재(111)는 세라믹 계열의 재질을 포함할 수 있으며, 이러한 세라믹 계열의 재질은 방열 효율이 수지 재질보다 높은 특징이 있다.The reflective member 111 is a resin-based printed circuit board (PCB), silicon-based such as silicon or silicon carbide (SiC), ceramic-based such as AlN (aluminum nitride; AlN), polyphthalamide It may be formed of at least one of a resin series such as (polyphthalamide: PPA) and a liquid crystal polymer, but is not limited to these materials. The support member 110 and the reflective member 111 may include a ceramic-based material, and the ceramic-based material has a higher heat dissipation efficiency than a resin material.

상기 발광 소자(101)는 상기 제2전극층(137) 상에 배치되거나 상기 지지 부재(110) 상에 배치될 수 있으며, 상기 제1전극층(135)과 상기 제2전극층(137)과 전기적으로 연결된다. 상기 발광 소자(101)는 와이어(121)로 연결될 수 있다. 다른 예로서, 상기 발광 소자(101)는 플립 칩 방식으로 본딩될 수 있다.The light emitting device 101 may be disposed on the second electrode layer 137 or on the support member 110 , and may be electrically connected to the first electrode layer 135 and the second electrode layer 137 . do. The light emitting device 101 may be connected with a wire 121 . As another example, the light emitting device 101 may be bonded using a flip chip method.

상기 발광 소자(101)는 자외선 파장을 발광하거나, 상기 발광 소자(101) 상에 형광체층이 배치된 경우 다른 파장의 광을 발광할 수 있다. The light emitting device 101 may emit ultraviolet light, or when a phosphor layer is disposed on the light emitting device 101, light of a different wavelength may be emitted.

상기 투명 윈도우(115)는 상기 캐비티(112) 상에 배치되며, 상기 발광 소자(101)로부터 방출된 피크 파장을 방출하게 된다. 이러한 투명 윈도우(115)는 유리 재질, 세라믹 재질, 또는 투광성 수지 재질을 포함할 수 있다.The transparent window 115 is disposed on the cavity 112 and emits a peak wavelength emitted from the light emitting device 101 . The transparent window 115 may include a glass material, a ceramic material, or a light-transmitting resin material.

또한 상기 캐비티(112) 상에는 광학 렌즈, 또는 형광체층이 더 배치될 수 있으며, 이에 대해 한정하지는 않는다. In addition, an optical lens or a phosphor layer may be further disposed on the cavity 112 , but the present disclosure is not limited thereto.

실시 예에 따른 발광 소자 또는 발광 소자 패키지는, 라이트 유닛에 적용될 수 있다. 상기 라이트 유닛은 하나 또는 복수의 발광소자 또는 발광소자 패키지를 갖는 어셈블리로서, 자외선 램프를 포함될 수 있다.
The light emitting device or the light emitting device package according to the embodiment may be applied to a light unit. The light unit is an assembly including one or a plurality of light emitting devices or light emitting device packages, and may include an ultraviolet lamp.

도 6은 실시 예에 따른 발광 소자의 다른 예를 나타낸 측 단면도이다. 도 6을설명함에 있어서, 제1실시 예와 동일한 구성은 제1실시 예의 설명을 참조하기로 한다.6 is a side cross-sectional view illustrating another example of a light emitting device according to the embodiment. In describing FIG. 6 , the same configuration as that of the first embodiment will be referred to with reference to the description of the first embodiment.

도 6을 참조하면, 실시 예에 따른 발광소자는 기판(21)과, 상기 기판(21) 상에 배치된 복수의 초격자층(31,35)과, 상기 복수의 초격자층(31,35) 상에 배치된 제1도전성 반도체층(41)과, 상기 제1도전성 반도체층(41) 상에 배치된 활성층(51)과, 상기 활성층(51) 상에 배치된 전자 차단층(61)과, 상기 전자 차단층(61) 상에 배치된 제2 도전성 반도체층(71), 상기 제2도전성 반도체층(71) 상에 배치된 제3도전성 반도체층(73)을 포함할 수 있다.Referring to FIG. 6 , the light emitting device according to the embodiment includes a substrate 21 , a plurality of superlattice layers 31 and 35 disposed on the substrate 21 , and the plurality of superlattice layers 31 and 35 . ) a first conductive semiconductor layer 41 disposed on, an active layer 51 disposed on the first conductive semiconductor layer 41 , an electron blocking layer 61 disposed on the active layer 51 , and , a second conductive semiconductor layer 71 disposed on the electron blocking layer 61 , and a third conductive semiconductor layer 73 disposed on the second conductive semiconductor layer 71 .

상기 발광 소자는 자외선 파장의 광을 방출하게 된다. 상기 발광 소자는 320nm 파장 이하 예컨대, 280nm 내지 320nm 범위의 파장을 발광할 수 있다. 상기 발광 소자는 UV-B 파장을 발광하는 소자일 수 있다.The light emitting device emits light having an ultraviolet wavelength. The light emitting device may emit light at a wavelength of 320 nm or less, for example, in a range of 280 nm to 320 nm. The light emitting device may be a device that emits UV-B wavelengths.

상기 기판(21)과 상기 제1도전성 반도체층(41) 사이에는 복수의 초격자층(31,35)이 배치될 수 있다. 상기 제1도전성 반도체층(41) 상에는 활성층(51)이 배치될 수 있다. A plurality of superlattice layers 31 and 35 may be disposed between the substrate 21 and the first conductive semiconductor layer 41 . An active layer 51 may be disposed on the first conductive semiconductor layer 41 .

상기 복수의 초격자층(31,35)은 도 2와 같이, 제1 및 제2초격자층(31,35)을 포함한다. 상기 제1초격자층(31)은 제1층(11) 및 제2층(12)의 페어를 포함하며, 상기 페어는 8 내지 20페어 예컨대 10내지 15페어를 포함할 수 있다. 상기 제1층(11)은 AlN일 수 있으며, 상기 제2층(12)은 AlxGa1-xN(0.5≤x<0.6) 조성식을 갖는 반도체일 수 있다. 상기 제1초격자층(31)에서 제1층(11)과 제2층(12)의 알루미늄의 조성 차이는 40% 이상의 차이를 가질 수 있다. The plurality of superlattice layers 31 and 35 includes first and second superlattice layers 31 and 35 as shown in FIG. 2 . The first superlattice layer 31 includes a pair of the first layer 11 and the second layer 12, and the pair may include 8 to 20 pairs, for example, 10 to 15 pairs. The first layer 11 may be AlN, and the second layer 12 may be a semiconductor having a composition formula of Al x Ga 1-x N (0.5≤x<0.6). In the first superlattice layer 31 , a difference in aluminum composition between the first layer 11 and the second layer 12 may have a difference of 40% or more.

상기 제1반도체층(33)은 상기 제1초격자층(31) 위에 AlGaN 반도체로 형성될 수 있다. 상기 제1반도체층(33)은 예컨대 상기 제2층(12)과 동일한 알루미늄 조성을 가질 수 있다. 상기 제1반도체층(33)의 알루미늄 조성은 상기 제1초격자층(31)의 제2층(12)의 알루미늄 조성과 상기 제2초격자층(35)의 알루미늄 조성 사이를 가질 수 있다. The first semiconductor layer 33 may be formed of an AlGaN semiconductor on the first superlattice layer 31 . The first semiconductor layer 33 may have, for example, the same aluminum composition as that of the second layer 12 . The aluminum composition of the first semiconductor layer 33 may be between the aluminum composition of the second layer 12 of the first superlattice layer 31 and the aluminum composition of the second superlattice layer 35 .

상기 제2초격자층(35)은 제3층(13) 및 제4층(14)의 페어를 포함하며, 상기 페어는 8 내지 20페어 예컨대 10내지 15페어를 포함할 수 있다. 상기 제3층(13) 및 제4층(14)은 AlGaN계 반도체로 형성될 수 있다. 상기 제3층(13) 및 제4층(14)은 서로 다른 알루미늄 조성을 가질 수 있으며, 상기 제2층(12)의 알루미늄 조성보다는 높은 알루미늄 조성을 가질 수 있다. 상기 제3층(13) 및 제4층(14)은 상기 제2층(12)의 알루미늄과의 조성 차이가 0.5% 범위에서 20% 범위로 차이를 가지게 되므로, 상기 제1초격자층(33)에 조사되는 레이저가 투과되는 것을 방지할 수 있다. The second superlattice layer 35 includes a pair of the third layer 13 and the fourth layer 14, and the pair may include 8 to 20 pairs, for example, 10 to 15 pairs. The third layer 13 and the fourth layer 14 may be formed of an AlGaN-based semiconductor. The third layer 13 and the fourth layer 14 may have different aluminum compositions, and may have a higher aluminum composition than that of the second layer 12 . Since the third layer 13 and the fourth layer 14 have a difference in composition with the aluminum of the second layer 12 in the range of 0.5% to 20%, the first superlattice layer 33 ) can prevent the laser irradiated from being transmitted.

상기 제2초격자층(35)에서 제3층(13)은 AlyGa1-yN (0.6<y<1)의 조성식을 갖는 반도체 재료이며, 상기 제4층(14)은 AlzGa1-zN (0.6<z<1)의 조성식을 갖는 반도체 재료로 형성될 수 있다. 상기 제2초격자층(33)에서 제3층(13)과 제4층(14)의 알루미늄의 조성 차이는 10% 이상의 차이를 가질 수 있으며, 예컨대, 0.6<z<y<1의 조건과 0.1≤y-z의 조건을 만족할 수 있다. 여기서, 상기 y는 0.8≤y 이하일 수 있다. In the second superlattice layer 35 , the third layer 13 is a semiconductor material having a composition formula of Al y Ga 1-y N (0.6<y<1), and the fourth layer 14 is Al z Ga It can be formed of a semiconductor material having a compositional formula of 1-z N (0.6<z<1). In the second superlattice layer 33, the difference in the aluminum composition of the third layer 13 and the fourth layer 14 may have a difference of 10% or more, for example, under the condition of 0.6<z<y<1 and The condition of 0.1≤yz may be satisfied. Here, y may be 0.8≤y or less.

상기 제2초격자층(35)의 제3 및 제4층(13,14)의 알루미늄 조성이 60% 미만일 경우, 320nm 파장의 빛이 투과되지 않는 문제가 발생되고, 상기 알루미늄 조성이 80%를 초과할 경우 활성층(51)에 인접한 표면이 결함이 발생될 수 있다. 상기 제2초격자층(35)의 알루미늄 조성을 60% 초과로 함으로써, UV-B 파장 또는 320nm 이하의 파장의 광을 투과시켜 줄 수 있고 결함 발생을 억제할 수 있다.When the aluminum composition of the third and fourth layers 13 and 14 of the second superlattice layer 35 is less than 60%, there is a problem that light of a wavelength of 320 nm is not transmitted, and the aluminum composition is 80% If it is exceeded, a defect may occur in the surface adjacent to the active layer 51 . By setting the aluminum composition of the second superlattice layer 35 to more than 60%, light having a UV-B wavelength or a wavelength of 320 nm or less can be transmitted and the occurrence of defects can be suppressed.

상기 제2초격자층(35)은 제3층(13) 및 제4층(14)의 알루미늄 조성 차이로 인해 DBR(Distributed Bragg Reflector) 구조로 형성될 수 있다. 상기 복수의 초격자층(33,35)의 제2층(12), 제3층(13) 및 제4층(14) 중에서 활성층(51)에 인접한 층일수록 알루미늄의 조성이 높게 배치된다. The second superlattice layer 35 may be formed in a DBR (Distributed Bragg Reflector) structure due to a difference in aluminum composition between the third layer 13 and the fourth layer 14 . Among the second layer 12 , the third layer 13 , and the fourth layer 14 of the plurality of superlattice layers 33 and 35 , the layer adjacent to the active layer 51 has a higher aluminum composition.

상기 제1초격자층(31)이 AlN/AlGaN 페어이고 상기 제2초격자층(33)이 AlGaN/AlGaN 페어로 배치됨으로써, 자외선 파장에 대한 투과율을 개선시켜 줄 수 있다. Since the first superlattice layer 31 is an AlN/AlGaN pair and the second superlattice layer 33 is disposed as an AlGaN/AlGaN pair, it is possible to improve transmittance with respect to ultraviolet wavelengths.

상기 복수의 초격자층(31,35)은 제1도전형의 도펀트 예컨대, Si, Ge, Sn, Se, Te와 같은 n형 도펀트를 포함할 수 있다. 상기 복수의 초격자층(31,35)은 n형 반도체층일 수 있으며, 예컨대 각 초격자층(31,35)의 제1 내지 제4층(11,12,13,14)은 n형 반도체층이 될 수 있다. 이러한 복수의 초격자층(31,35)은 도 2의 설명을 참조하기로 한다.
The plurality of superlattice layers 31 and 35 may include dopants of the first conductivity type, for example, n-type dopants such as Si, Ge, Sn, Se, and Te. The plurality of superlattice layers 31 and 35 may be n-type semiconductor layers, for example, the first to fourth layers 11, 12, 13, and 14 of each superlattice layer 31 and 35 are n-type semiconductor layers. this can be The plurality of superlattice layers 31 and 35 will be described with reference to FIG. 2 .

상기 복수의 초격자층(31,35) 상에는 제1도전성 반도체층(41)이 배치되며, 상기 제1도전성 반도체층(41) 상에는 활성층(51)이 배치되며, 상기 활성층(51) 상에는 전자 차단층(61)이 배치되고, 상기 전자 차단층(61) 상에는 제2도전성 반도체층(71)이 배치되고, 상기 제2도전성 반도체층(71) 상에는 제3도전성 반도체층(73)이 배치될 수 있다.A first conductive semiconductor layer 41 is disposed on the plurality of superlattice layers 31 and 35 , an active layer 51 is disposed on the first conductive semiconductor layer 41 , and an electron blocking layer is disposed on the active layer 51 . A layer 61 may be disposed, a second conductive semiconductor layer 71 may be disposed on the electron blocking layer 61 , and a third conductive semiconductor layer 73 may be disposed on the second conductive semiconductor layer 71 . have.

상기 제2 및 제3도전성 반도체층(71,73)은 AlGaN계 반도체 예컨대, AlGaN일 수 있다. 상기 제2도전성 반도체층(71)은 알루미늄의 조성이 50% 이상일 수 있으며, p형 도펀트가 첨가될 수 있다. 상기 p형 도펀트 농도는 1E16cm-3 내지 1E21cm-3 범위일 수 있으며, 이러한 p형 도펀트 농도가 상기 범위보다 낮으면 홀 주입 효율이 저하되고 상기 범위보다 높으면 결정 품질이 저하될 수 있고 제3도전성 반도체층(73)의 전기적인 특성에 영향을 줄 수 있다. The second and third conductive semiconductor layers 71 and 73 may be formed of an AlGaN-based semiconductor, for example, AlGaN. The second conductive semiconductor layer 71 may have an aluminum composition of 50% or more, and a p-type dopant may be added thereto. The p-type dopant concentration may be in the range of 1E16cm-3 to 1E21cm-3, and when the p-type dopant concentration is lower than the range, hole injection efficiency is lowered, and when the p-type dopant concentration is higher than the range, the crystal quality may be lowered, and the third conductive semiconductor The electrical properties of the layer 73 may be affected.

상기 제3도전성 반도체층(73)이 GaN인 경우, 자외선 파장이 흡수되므로 광 추출 효율이 감소될 수 있다. 그리고 제3도전성 반도체층(73) 상에 ITO와 같은 산화물 층을 배치한 경우, 자외선 파장의 흡수로 인해 광 추출 효율이 저하될 수 있다. 실시 예는 제3도전성 반도체층(73)의 알루미늄 조성에 의해 제2전극(95)과의 오믹 접촉될 수 있는 층을 제공할 수 있다. 이를 위해, 상기 제3도전성 반도체층(73)은 제2전극(95)과 접촉되는 전극 접촉층 또는 오믹 접촉층일 수 있으며, 상기 제2전극(95)과 오믹 접촉될 수 있다. When the third conductive semiconductor layer 73 is GaN, an ultraviolet wavelength is absorbed, so that light extraction efficiency may be reduced. In addition, when an oxide layer such as ITO is disposed on the third conductive semiconductor layer 73 , light extraction efficiency may be reduced due to absorption of ultraviolet wavelengths. The embodiment may provide a layer capable of ohmic contact with the second electrode 95 by the aluminum composition of the third conductive semiconductor layer 73 . To this end, the third conductive semiconductor layer 73 may be an electrode contact layer or an ohmic contact layer in contact with the second electrode 95 , and may be in ohmic contact with the second electrode 95 .

상기 제3도전성 반도체층(73)의 알루미늄이 조성은 40% 이하 예컨대, 20% 내지 40% 범위일 수 있다. 상기 제3도전성 반도체층(73)의 알루미늄의 조성이 상기 범위를 벗어난 경우 제2전극(95)과의 접촉 저항이 증가된다. 상기 제3도전성 반도체층(73)은 제2도전형의 도펀트 예컨대, p형 도펀트가 첨가될 수 있으며, 상기 p형 도펀트 농도는 1Ecm-18 이상 예컨대, 1Ecm-18 내지 1Ecm-21 범위일 수 있으며, 상기 p형 도펀트 농도가 상기 범위보다 낮으면 접촉 저항이 급격하게 증가하게 되며, 상기 범위보다 높으면 막질이 저하되어 오믹 특성이 변화되는 문제가 있다. The aluminum composition of the third conductive semiconductor layer 73 may be 40% or less, for example, 20% to 40%. When the composition of the aluminum of the third conductive semiconductor layer 73 is out of the above range, the contact resistance with the second electrode 95 is increased. The third conductive semiconductor layer 73 may include a second conductive dopant, for example, a p-type dopant, and the p-type dopant concentration may be in the range of 1 Ecm-18 or more, for example, 1 Ecm-18 to 1 Ecm-21. , when the p-type dopant concentration is lower than the above range, the contact resistance is rapidly increased, and when it is higher than the above range, there is a problem in that the film quality is deteriorated and the ohmic characteristics are changed.

상기 제3도전성 반도체층(73)은 50nm 이하의 두께 예컨대, 40nm 이하의 두께일 수 있으며, 이는 제3도전성 반도체층(73)의 재질 및 두께에 따른 자외선 파장의 투과율에 따라 달라질 수 있다.The third conductive semiconductor layer 73 may have a thickness of 50 nm or less, for example, a thickness of 40 nm or less, which may vary according to the transmittance of an ultraviolet wavelength according to the material and thickness of the third conductive semiconductor layer 73 .

상기 제2전극(95)은 상기 제3도전성 반도체층(73)과 접촉된 금속 예컨대, Ti, Ru, Rh, Ir, Mg, Zn, Al, In, Ta, Pd, Co, Ni, Si, Ge, Ag 및 Au와 이들의 선택적인 합금 중에서 선택될 수 있다. 이러한 제2 및 제3도전성 반도체층(73,75)을 제공함으로써 제2전극(95)와의 접촉 저항을 낮출 수 있고, 광 투과율도 개선시켜 줄 수 있다.
The second electrode 95 is formed of a metal in contact with the third conductive semiconductor layer 73 , for example, Ti, Ru, Rh, Ir, Mg, Zn, Al, In, Ta, Pd, Co, Ni, Si, Ge. , Ag and Au and their optional alloys. By providing the second and third conductive semiconductor layers 73 and 75 , contact resistance with the second electrode 95 can be lowered and light transmittance can be improved.

도 7은 도 6의 발광 소자에 전극을 배치한 예이다.FIG. 7 is an example in which electrodes are disposed in the light emitting device of FIG. 6 .

도 7을 참조하면, 발광 소자는 기판(21), 실시 예에 따른 복수의 초격자층(31,35), 제1도전성 반도체층(41), 활성층(51), 전자 차단층(61), 제2실시 예에 따른 제2 및 제3도전성 반도체층(73,75)를 포함한다.Referring to FIG. 7 , the light emitting device includes a substrate 21 , a plurality of superlattice layers 31 and 35 according to an embodiment, a first conductive semiconductor layer 41 , an active layer 51 , an electron blocking layer 61 , The second and third conductive semiconductor layers 73 and 75 according to the second embodiment are included.

상기 발광 소자는 제1전극(91) 및 제2전극(95)를 포함하며, 상기 제1전극(91)은 복수의 초격자층(31,35) 및 제1도전성 반도체층(41) 중 적어도 하나의 아래에 배치될 수 있고, 상기 제2전극(95)은 제3도전성 반도체층(75) 아래에 배치될 수 있다.The light emitting device includes a first electrode 91 and a second electrode 95 , and the first electrode 91 includes at least one of a plurality of superlattice layers 31 and 35 and a first conductive semiconductor layer 41 . It may be disposed under one, and the second electrode 95 may be disposed under the third conductive semiconductor layer 75 .

상기 제2전극(95)과 상기 제3도전성 반도체층(75) 사이에는 접촉층 및 반사층을 포함하며, 상기 접촉층은 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), ZnO, IrOx, RuOx, NiO, Al, Ag, Pd, Rh, Pt, Ir 중 적어도 하나 또는 복수의 혼합 물질을 포함하며, 상기 반사층은 Al, Ag, Pd, Rh, Pt, Ir 중 적어도 하나를 포함할 수 있다. A contact layer and a reflective layer are included between the second electrode 95 and the third conductive semiconductor layer 75 , and the contact layer includes indium tin oxide (ITO), indium zinc oxide (IZO), and indium zinc tin (IZTO). oxide), IAZO (indium aluminum zinc oxide), IGZO (indium gallium zinc oxide), IGTO (indium gallium tin oxide), AZO (aluminum zinc oxide), ATO (antimony tin oxide), GZO (gallium zinc oxide), ZnO, At least one or a mixture of IrOx, RuOx, NiO, Al, Ag, Pd, Rh, Pt, and Ir is included, and the reflective layer may include at least one of Al, Ag, Pd, Rh, Pt, and Ir. have.

상기 기판(21)은 광 흡수를 최소화하고 광 투과율을 개선하기 위해 20㎛ 이하의 두께로 제공할 수 있다. 또한 기판(21)의 상면은 러프니스와 같은 광 추출 구조(21A)가 배치될 수 있다. The substrate 21 may have a thickness of 20 μm or less to minimize light absorption and improve light transmittance. In addition, a light extraction structure 21A such as roughness may be disposed on the upper surface of the substrate 21 .

상기 기판(21)은 제1초격자층(31)의 제1층(11,13,15,17)인 AlGaN의 성장을 위해 벌크(bluk) AlN 기판이거나 사파이어 기판일 수 있다.
The substrate 21 may be a bulk AlN substrate or a sapphire substrate for growth of AlGaN, which is the first layer 11 , 13 , 15 , and 17 of the first superlattice layer 31 .

이러한 발광 소자(103)는 플립 구조로 배치되어, 광을 기판 방향으로 추출할 수 있다. 예컨대, 도 7의 발광 소자는 도 8과 같이 플립 칩 구조로 탑재될 수 있다.
The light emitting device 103 may be arranged in a flip structure to extract light in the direction of the substrate. For example, the light emitting device of FIG. 7 may be mounted in a flip-chip structure as shown in FIG. 8 .

도 9는 실시 예에 따른 발광 소자 또는 발광 소자 패키지를 갖는 광원 모듈을 제공할 수 있다. 실시 예에 따른 광원 모듈은 라이트 유닛일 수 있다.9 may provide a light source module having a light emitting device or a light emitting device package according to an embodiment. The light source module according to the embodiment may be a light unit.

도 9를 참조하면, 실시 예에 따른 광원 모듈은 실시 예에 개시된 발광 소자(103)를 갖는 발광 소자 패키지(201), 상기 발광 소자 패키지(201)가 배치된 회로 기판(301), 및 상기 발광 소자 패키지(201) 및 상기 회로 기판(301)을 덮는 방습 필름(275)을 포함한다.
Referring to FIG. 9 , the light source module according to the embodiment includes a light emitting device package 201 having a light emitting device 103 disclosed in the embodiment, a circuit board 301 on which the light emitting device package 201 is disposed, and the light emitting device. It includes a device package 201 and a moisture-proof film 275 covering the circuit board 301 .

상기 발광 소자 패키지(201)는 캐비티(211)를 갖는 몸체(210), 상기 캐비티(211)에 배치된 복수의 전극(221,225), 상기 복수의 전극(221,225) 중 적어도 하나의 위에 배치된 발광 소자(103), 상기 캐비티(111) 상에 배치된 투명 윈도우(261)를 포함한다. The light emitting device package 201 includes a body 210 having a cavity 211 , a plurality of electrodes 221 and 225 disposed in the cavity 211 , and a light emitting device disposed on at least one of the plurality of electrodes 221 and 225 . 103 , a transparent window 261 disposed on the cavity 111 .

상기 발광 소자(103)은 자외선 파장부터 가시광선 파장의 범위 내에서 선택적인 피크 파장을 포함할 수 있다. 상기 발광 소자(103)은 예컨대, UV-B 파장 즉, 280nm-320nm 범위의 자외선 파장을 발광할 수 있다. The light emitting device 103 may include a selective peak wavelength within a range from an ultraviolet wavelength to a visible light wavelength. The light emitting device 103 may emit, for example, a UV-B wavelength, that is, an ultraviolet wavelength in the range of 280 nm to 320 nm.

상기 몸체(210)는 절연 재질 예컨대, 세라믹 소재를 포함한다. 상기 세라믹 소재는 동시 소성되는 저온 소성 세라믹(LTCC: low temperature co-fired ceramic) 또는 고온 소성 세라믹(HTCC: high temperature co-fired ceramic)을 포함한다. 상기 몸체(210)의 재질은 예를 들면, AlN일 수 있으며, 열 전도도가 140 W/mK 이상인 금속 질화물로 형성할 수 있다.The body 210 includes an insulating material, for example, a ceramic material. The ceramic material includes a co-fired low temperature co-fired ceramic (LTCC) or a high temperature co-fired ceramic (HTCC). The material of the body 210 may be, for example, AlN, and may be formed of a metal nitride having a thermal conductivity of 140 W/mK or more.

상기 몸체(210)의 상부 둘레는 단차 구조(215)를 포함한다. 상기 단차 구조(215)는 상기 몸체(210)의 상면보다 낮은 영역으로서, 상기 캐비티(211)의 상부 둘레에 배치된다. 상기 단차 구조(215)의 깊이는 상기 몸체(210)의 상면으로부터의 깊이로서, 투명 윈도우(261)의 두께보다 깊게 형성될 수 있으며, 이에 대해 한정하지는 않는다.The upper periphery of the body 210 includes a stepped structure 215 . The stepped structure 215 is a region lower than the upper surface of the body 210 and is disposed around the upper portion of the cavity 211 . The depth of the stepped structure 215 is a depth from the upper surface of the body 210 , and may be formed to be deeper than the thickness of the transparent window 261 , but is not limited thereto.

상기 캐비티(211)는 상기 몸체(210)의 상부 영역의 일부가 개방된 영역이며 상기 몸체(210)의 상면으로부터 소정 깊이로 형성될 수 있다. The cavity 211 is a region in which a part of the upper region of the body 210 is open, and may be formed to a predetermined depth from the upper surface of the body 210 .

상기 캐비티(211) 및 몸체(210) 내의 전극(221,225)는 몸체(210)의 하면에 배치된 전극 패드(241,245)에 전기적으로 연결될 수 있다. 이러한 전극(221,225) 및 전극 패드(241,245)의 재질은 금속 예컨대, 백금(Pt), 티타늄(Ti), 구리(Cu), 니켈(Ni), 금(Au), 탄탈늄(Ta), 알루미늄(Al)을 선택적으로 포함할 수 있다. The electrodes 221 and 225 in the cavity 211 and the body 210 may be electrically connected to electrode pads 241,245 disposed on the lower surface of the body 210 . The materials of the electrodes 221 and 225 and the electrode pads 241,245 are metal, for example, platinum (Pt), titanium (Ti), copper (Cu), nickel (Ni), gold (Au), tantalum (Ta), aluminum ( Al) may be optionally included.

상기 발광 소자(103)는 상기 캐비티(211) 내에서 전극(221,225) 상에 별도의 와이어 없이 플립 칩 방식으로 탑재될 수 있다. 상기 발광 소자(103)은 제1,2실시 예에 따른 자외선 발광 다이오드로서, 280nm 내지 320nm 범위의 파장을 가지는 자외선 발광 소자일 수 있다. The light emitting device 103 may be mounted on the electrodes 221 and 225 in the cavity 211 in a flip-chip method without a separate wire. The light emitting device 103 is an ultraviolet light emitting diode according to the first and second embodiments, and may be an ultraviolet light emitting device having a wavelength in the range of 280 nm to 320 nm.

상기 투명 윈도우(261)는 캐비티(211) 상에 배치된다. 상기 투명 윈도우(261)는 글래스(glass) 재질 예컨대, 석영 글래스를 포함한다. 이에 따라 상기 투명 윈도우(261)는 상기 발광 소자(103)으로부터 방출된 광 예컨대, 자외선 파장에 의해 분자 간의 결합 파괴와 같은 손해 없이 투과시켜 줄 수 있는 재질로 정의할 수 있다. The transparent window 261 is disposed on the cavity 211 . The transparent window 261 includes a glass material, for example, quartz glass. Accordingly, the transparent window 261 may be defined as a material that can transmit the light emitted from the light emitting device 103 without damage such as breakage of bonds between molecules by, for example, ultraviolet wavelengths.

상기 투명 윈도우(261)는 외측 둘레가 상기 몸체(210)의 단차 구조(215) 상에 결합된다. 상기 투명 윈도우(261)와 상기 몸체(210)의 단차 구조(215) 사이에는 접착층(263)이 배치되며, 상기 접착층(263)은 실리콘 또는 에폭시와 같은 수지 재질을 포함한다. The transparent window 261 has an outer circumference coupled to the stepped structure 215 of the body 210 . An adhesive layer 263 is disposed between the transparent window 261 and the stepped structure 215 of the body 210 , and the adhesive layer 263 includes a resin material such as silicone or epoxy.

상기 투명 윈도우(261)는 상기 발광 소자(103)으로부터 이격될 수 있다. 상기 투명 윈도우(261)가 상기 발광 소자(103)로부터 이격됨으로써, 상기 발광 소자(103)에 의해 발생된 열에 의해 팽창되는 것을 방지할 수 있다.The transparent window 261 may be spaced apart from the light emitting device 103 . Since the transparent window 261 is spaced apart from the light emitting device 103 , it is possible to prevent expansion due to heat generated by the light emitting device 103 .

상기 회로 기판(301)은 복수의 본딩 패드(304,305)를 포함하며, 상기 복수의 본딩 패드(304,305)는 상기 몸체(210)의 하면에 배치된 패드(241,245)와 전기적으로 연결될 수 있다. The circuit board 301 includes a plurality of bonding pads 304 and 305 , and the plurality of bonding pads 304 and 305 may be electrically connected to pads 241,245 disposed on the lower surface of the body 210 .

상기 회로 기판(301)은 외부 연결 단자(307,308)를 통해 신호 케이블(311,313)로 연결될 수 있으며, 상기 신호 케이블(311,313)은 외부로부터 전원을 공급하게 된다. The circuit board 301 may be connected to signal cables 311 and 313 through external connection terminals 307 and 308, and the signal cables 311 and 313 supply power from the outside.

방습 필름(275)은 발광 소자 패키지(201)의 상면 및 측면과 상기 회로 기판(301)의 상면에 배치된다. 상기 방습 필름(275)은 상기 발광 소자 패키지(201)의 투명 윈도우(261)의 상면, 상기 몸체(210)의 상면 및 측면에 배치된다. 상기 방습 필름(275)의 연장부(271)는 상기 몸체(210)의 측면부터 상기 회로 기판(301)의 상면까지 연장되어 배치된다.The moisture barrier film 275 is disposed on the upper surface and side surfaces of the light emitting device package 201 and the upper surface of the circuit board 301 . The moisture-proof film 275 is disposed on the upper surface of the transparent window 261 of the light emitting device package 201 , and on the upper surface and side surfaces of the body 210 . The extension portion 271 of the moisture-proof film 275 is disposed to extend from a side surface of the body 210 to an upper surface of the circuit board 301 .

상기 방습 필름(275)은 불소 수지계 재료로서, 상기 발광 소자(103)으로부터 방출된 광에 의해 파괴되지 않고 상기 광을 투과시켜 줄 수 있다. 이러한 방습 필름(275)은 PCTFE (Polychlorotrifluoroethylene), ETFE (Ethylene + Tetrafluoroethylene), FEP (Fluorinated ethylene propylene copoly-mer), PFA (Perfluoroalkoxy) 중 적어도 하나로 사용될 수 있다. The moisture-proof film 275 is a fluororesin-based material, and may transmit the light without being destroyed by the light emitted from the light emitting device 103 . The moisture-proof film 275 may be used as at least one of polychlorotrifluoroethylene (PCTFE), ethylene + tetrafluoroethylene (ETFE), fluorinated ethylene propylene copoly-mer (FEP), and perfluoroalkoxy (PFA).

상기 방습 필름(275)은 회로기판(301)으로 침투하는 수분 또는 습기뿐만 아니라, 상기 발광 소자 패키지(201)의 측면 및 상면을 통해 침투하는 수분 또는 습기를 차단할 수 있다. 상기 방습 필름(275)의 두께는 0.5㎛-10㎛ 범위로 형성될 수 있으며, 상기 방습 필름(275)의 두께가 상기의 범위를 초과하면 광 투과율이 현저하게 저하되며, 상기 범위의 미만이면 내습성이 떨어진다.The moisture-proof film 275 may block not only moisture or moisture penetrating into the circuit board 301 , but also moisture or moisture penetrating through the side and top surfaces of the light emitting device package 201 . The thickness of the moisture-proof film 275 may be formed in the range of 0.5 μm-10 μm, and when the thickness of the moisture-proof film 275 exceeds the above range, the light transmittance is significantly reduced, and if it is less than the range, the Habits drop.

상기 방습 필름(275)은 상기 외부 연결 단자(307,308)와 신호 케이블(311,313)의 본딩 영역으로부터 이격될 수 있다. 다른 예로서, 상기 방습 필름(275)은 상기 외부 연결 단자(307,308)를 커버할 수 있다. 이 경우 방습 필름(275)은 외부 연결 단자(307,308)를 통한 수분 또는 습기 침투를 방지할 수 있다.
The moisture-proof film 275 may be spaced apart from bonding regions of the external connection terminals 307 and 308 and the signal cables 311 and 313 . As another example, the moisture-proof film 275 may cover the external connection terminals 307 and 308 . In this case, the moisture-proof film 275 may prevent penetration of moisture or moisture through the external connection terminals 307 and 308 .

이상에서 실시예들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.Features, structures, effects, etc. described in the above embodiments are included in at least one embodiment of the present invention, and are not necessarily limited to only one embodiment. Furthermore, features, structures, effects, etc. illustrated in each embodiment can be combined or modified for other embodiments by those of ordinary skill in the art to which the embodiments belong. Accordingly, the contents related to such combinations and modifications should be interpreted as being included in the scope of the present invention.

또한, 이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.In addition, although the embodiment has been described above, it is merely an example and does not limit the present invention, and those of ordinary skill in the art to which the present invention pertains are exemplified above in a range that does not depart from the essential characteristics of the present embodiment. It can be seen that various modifications and applications that have not been made are possible. For example, each component specifically shown in the embodiment can be implemented by modification. And differences related to such modifications and applications should be construed as being included in the scope of the present invention defined in the appended claims.

11,13,15,17: 제1층 12,14,16,18: 제2층
21: 기판 31,35: 초격자층
33: 제1반도체층 41: 제1도전성 반도체층
51: 활성층 61: 전자 차단 구조층
71: 제2도전성 반도체층 73: 제3도전성 반도체층
75: 접촉층 77: 반사층
91: 제1전극 95: 제2전극
11,13,15,17: first floor 12,14,16,18: second floor
21: substrate 31, 35: superlattice layer
33: first semiconductor layer 41: first conductive semiconductor layer
51: active layer 61: electron blocking structure layer
71: second conductive semiconductor layer 73: third conductive semiconductor layer
75: contact layer 77: reflective layer
91: first electrode 95: second electrode

Claims (12)

제1도전성 반도체층;
상기 제1도전성 반도체층 상에 배치되며 복수의 장벽층 및 복수의 우물층을 갖는 활성층;
상기 제1도전성 반도체층 아래에 배치된 복수의 초격자층; 및
상기 활성층 위에 제2도전성 반도체층을 포함하며,
상기 복수의 초격자층은 제1초격자층 및 상기 제1초격자층과 제1도전성 반도체층 사이에 배치된 제2초격자층을 포함하며,
상기 제1도전성 반도체층과 상기 제2도전성 반도체층은 AlGaN계 반도체를 포함하며,
상기 제1초격자층은 복수의 제1층 및 제2층의 페어를 구비하며,
상기 제2초격자층은 복수의 제3층 및 제4층의 페어를 구비하며,
상기 제1층은 AlN이며,
상기 제2 내지 제4층은 AlGaN계 반도체를 포함하며,
상기 제3 및 제4층은 상기 제2층의 알루미늄 조성보다 높은 알루미늄 조성을 가지며,
상기 제1층과 제2층은 알루미늄의 조성 차이가 40% 이상이며,
상기 제3층과 상기 제4층은 알루미늄의 조성이 60% 초과이며, 서로 다른 조성을 가지며,
상기 활성층은 자외선 파장을 방출하는 발광 소자.
a first conductive semiconductor layer;
an active layer disposed on the first conductive semiconductor layer and having a plurality of barrier layers and a plurality of well layers;
a plurality of superlattice layers disposed under the first conductive semiconductor layer; and
A second conductive semiconductor layer is included on the active layer,
The plurality of superlattice layers includes a first superlattice layer and a second superlattice layer disposed between the first superlattice layer and the first conductive semiconductor layer,
The first conductive semiconductor layer and the second conductive semiconductor layer include an AlGaN-based semiconductor,
The first superlattice layer has a plurality of pairs of first and second layers,
The second superlattice layer has a plurality of pairs of third and fourth layers,
The first layer is AlN,
The second to fourth layers include an AlGaN-based semiconductor,
The third and fourth layers have an aluminum composition higher than that of the second layer,
The first layer and the second layer have a composition difference of 40% or more of aluminum,
The third layer and the fourth layer have an aluminum composition of more than 60%, and have different compositions,
The active layer is a light emitting device that emits ultraviolet wavelengths.
제1항에 있어서,
상기 제3층과 제4층의 알루미늄의 조성 차이는 10% 이상이며,
상기 제3층은 알루미늄의 조성이 80% 이하이며, 상기 제4층보다 상기 제1초격자층에 더 인접하게 배치되는 발광 소자.
The method of claim 1,
The difference in the composition of aluminum between the third layer and the fourth layer is 10% or more,
The third layer has an aluminum composition of 80% or less, and the light emitting device is disposed closer to the first superlattice layer than the fourth layer.
제2항에 있어서,
상기 제1초격자층과 상기 제2초격자층 사이에 상기 제1초격자층의 제2층의 알루미늄 조성과 동일한 알루미늄 조성을 갖는 제1반도체층을 더 포함하며,
상기 제1반도체층은 AlGaN 반도체로 형성되는 발광 소자.
3. The method of claim 2,
A first semiconductor layer having the same aluminum composition as that of the second layer of the first superlattice layer is further included between the first superlattice layer and the second superlattice layer,
The first semiconductor layer is a light emitting device formed of an AlGaN semiconductor.
제1항 내지 제3항 중 어느 한 항에 있어서,
상기 제1도전성 반도체층 및 상기 복수의 초격자층은 n형 도펀트를 포함하며,
상기 제2도전성 반도체층은 p형 도펀트를 포함하며,
상기 복수의 초격자층 아래에 배치된 AlN 기판을 포함하며,
상기 활성층은 UV-B 파장을 발광하는 발광 소자.
4. The method according to any one of claims 1 to 3,
The first conductive semiconductor layer and the plurality of superlattice layers include an n-type dopant,
The second conductive semiconductor layer includes a p-type dopant,
Including an AlN substrate disposed under the plurality of superlattice layers,
The active layer is a light emitting device that emits UV-B wavelength.
캐비티를 갖는 몸체;
상기 캐비티 내에 배치된 청구항 제4항의 발광 소자;
상기 캐비티 상에 투명 윈도우; 및
상기 투명 윈도우 및 몸체 상에 배치된 방습 필름을 가지며,
상기 발광소자는 상기 복수의 초격자층 중 어느 한 층 아래에 제1전극; 및 상기 제2도전성 반도체층 위에 반사층을 갖는 제2전극을 포함하는 라이트 유닛.
a body having a cavity;
The light emitting device of claim 4 disposed in the cavity;
a transparent window over the cavity; and
Having a moisture-proof film disposed on the transparent window and the body,
The light emitting device includes a first electrode under any one of the plurality of superlattice layers; and a second electrode having a reflective layer on the second conductive semiconductor layer.
삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete
KR1020150095038A 2015-07-03 2015-07-03 Light emitting device and light unit having thereof KR102355604B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150095038A KR102355604B1 (en) 2015-07-03 2015-07-03 Light emitting device and light unit having thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150095038A KR102355604B1 (en) 2015-07-03 2015-07-03 Light emitting device and light unit having thereof

Publications (2)

Publication Number Publication Date
KR20170004544A KR20170004544A (en) 2017-01-11
KR102355604B1 true KR102355604B1 (en) 2022-01-26

Family

ID=57832811

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150095038A KR102355604B1 (en) 2015-07-03 2015-07-03 Light emitting device and light unit having thereof

Country Status (1)

Country Link
KR (1) KR102355604B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102447104B1 (en) * 2018-07-30 2022-09-26 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 A surface-emitting laser device and light emitting device including the same
WO2020005006A1 (en) * 2018-06-29 2020-01-02 엘지이노텍 주식회사 Surface-emitting laser device and light-emitting device comprising same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007142397A (en) 2005-11-14 2007-06-07 Palo Alto Research Center Inc Superlattice strain relief layer for semiconductor device
KR100973485B1 (en) 2004-04-15 2010-08-03 사에스 게터스 에스.페.아. Integrated Getter For Vacuum or Inert Gas Packaged LEDs
JP2015084453A (en) 2015-01-19 2015-04-30 Dowaエレクトロニクス株式会社 Group iii nitride semiconductor light emitting element and manufacturing method of the same

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7115896B2 (en) * 2002-12-04 2006-10-03 Emcore Corporation Semiconductor structures for gallium nitride-based devices

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100973485B1 (en) 2004-04-15 2010-08-03 사에스 게터스 에스.페.아. Integrated Getter For Vacuum or Inert Gas Packaged LEDs
JP2007142397A (en) 2005-11-14 2007-06-07 Palo Alto Research Center Inc Superlattice strain relief layer for semiconductor device
JP2015084453A (en) 2015-01-19 2015-04-30 Dowaエレクトロニクス株式会社 Group iii nitride semiconductor light emitting element and manufacturing method of the same

Also Published As

Publication number Publication date
KR20170004544A (en) 2017-01-11

Similar Documents

Publication Publication Date Title
KR102237154B1 (en) Light emitting device and light unit having thereof
JP5450399B2 (en) Semiconductor light emitting device and manufacturing method thereof
KR102329719B1 (en) Light emitting device and light unit having thereof
KR102268109B1 (en) Light emitting device and light emitting device package having thereof
KR102303502B1 (en) Light emitting device and light emitting device package having thereof
KR102164087B1 (en) Light emitting deviceand light emitting device package thereof
KR102355604B1 (en) Light emitting device and light unit having thereof
KR20180076497A (en) Semiconductor device and semiconductor device package having thereof
KR102250516B1 (en) Light emitting device
KR102282945B1 (en) Light emitting device
KR102251237B1 (en) Light emitting device
KR102608142B1 (en) Semiconductor device and lighting module having thereof
KR102426781B1 (en) Semiconductor device and light emitting module having thereof
KR102408619B1 (en) Light emitting device package and method for fabricating the same, and light source unit
KR102237137B1 (en) Light emitting device and light emitting device package thereof
KR102346649B1 (en) Light emitting device and light emitting device package having thereof
US10971648B2 (en) Ultraviolet light-emitting element and light-emitting element package
KR102486036B1 (en) Uv light emitting device, method of manufacturing uv light emitting device and light emitting device package
KR102249637B1 (en) Light emitting device and light emitting device package thereof
KR102181503B1 (en) Light emitting device and light emitting device package thereof
KR20170004476A (en) Uv light emitting device and light emitting device package
KR20160120085A (en) Uv light emitting device and lighting system
KR20160084033A (en) Light emitting device
KR20160014921A (en) Light emitting device and lighting apparatus

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right