KR102349277B1 - 표시 장치 및 유기 발광 표시 장치 - Google Patents

표시 장치 및 유기 발광 표시 장치 Download PDF

Info

Publication number
KR102349277B1
KR102349277B1 KR1020210077423A KR20210077423A KR102349277B1 KR 102349277 B1 KR102349277 B1 KR 102349277B1 KR 1020210077423 A KR1020210077423 A KR 1020210077423A KR 20210077423 A KR20210077423 A KR 20210077423A KR 102349277 B1 KR102349277 B1 KR 102349277B1
Authority
KR
South Korea
Prior art keywords
pad
wiring
layer
disposed
display area
Prior art date
Application number
KR1020210077423A
Other languages
English (en)
Other versions
KR20210075943A (ko
Inventor
김병선
김광민
이원세
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020210077423A priority Critical patent/KR102349277B1/ko
Publication of KR20210075943A publication Critical patent/KR20210075943A/ko
Application granted granted Critical
Publication of KR102349277B1 publication Critical patent/KR102349277B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/3262—
    • H01L27/3276—
    • H01L51/5237—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10106—Light emitting diode [LED]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10128—Display
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10166—Transistor

Abstract

본 발명은 본딩 불량을 개선하기 위한 패드 구조로, 기판; 기판 상에 형성된 제1배선; 상기 제1배선과 전기적으로 연결되며 제1배선과 동일한 층에 형성된 제1패드; 상기 제1배선과 절연층을 사이에 두고 다른 층에 형성된 제2배선; 상기 제1패드와 동일한 층에 형성된 제2패드; 및 상기 제2배선과 상기 제2패드를 전기적으로 연결하는 연결부; 를 포함하는 표시 장치를 제공한다.

Description

표시 장치 및 유기 발광 표시 장치 {DISPLAY APPARATUS AND ORGANIC LUMINESCENSE DISPLAY APPARATUS}
본 발명은 화상이 표시되는 표시 영역 주변의 비표시 영역에 배치된 패드들을 포함하는 표시 장치 및 유기 발광 표시 장치에 관한 것이다.
근래에 표시 장치는 휴대가 가능한 박형의 평판 표시 장치로 대체되는 추세이다. 평판 표시 장치에는 수광형 표시 장치로 액정 표시 장치 등이 있으며, 발광형 표시 장치로 유기 발광 표시 장치, 플라즈마 표시 장치 등이 있다.
이러한 평판 표시 장치는 기판 상에 화상이 표시되는 표시 영역 및 표시 영역 주변의 비표시 영역으로 구획된다. 비표시 영역에는 드라이버 IC와 접속하는 패드들 및 표시 영역과 패드들을 연결하는 배선들이 구비된다.
드라이버 IC는 도전성 물질이 함유된 접착제를 이용하여 패드들에 본딩시킨다. 그런데 패드들 하부에 형성된 절연막의 두께가 다른 경우, 패드들간에 높이 차이가 발생하여 드라이버 IC와 패드들 사이에 본딩 불량이 발생하는 문제가 있다.
본 발명은 상술한 본딩 불량을 개선하기 위한 패드들의 구조를 개시하는 표시 장치 및 유기 발광 표시 장치에 관한 것이다.
상술한 과제를 해결하기 위한 본 발명의 일 실시예에 따르면, 기판; 기판 상에 형성된 제1배선; 상기 제1배선과 전기적으로 연결되며 제1배선과 동일한 층에 형성된 제1패드; 상기 제1배선과 절연층을 사이에 두고 다른 층에 형성된 제2배선; 상기 제1패드와 동일한 층에 형성된 제2패드; 및 상기 제2배선과 상기 제2패드를 전기적으로 연결하는 연결부; 를 포함하는 표시 장치를 개시한다.
복수개의 상기 제1배선들과 복수개의 상기 제2배선들은 서로 교번하여 배치된다.
*복수개의 상기 제1패드들과 복수개의 상기 제2패드들은 서로 교번하여 엇갈리게 배치된다.
상기 제1배선과 상기 제1패드는 일체로 형성된다.
상기 제1패드의 일부를 노출하는 제1개구를 포함하는 제1및 제2 절연층; 및 상기 제1개구를 통해 노출된 상기 제1패드를 덮는 제1보호층; 을 더 포함한다.
상기 제2패드의 일부를 노출하는 제2개구를 포함하는 제1및 제2 절연층; 및 상기 제2개구를 통해 노출된 상기 제2패드를 덮는 제2보호층; 을 더 포함한다.
상기 제2절연층은 상기 제2배선을 덮으며 상기 제2배선과 상기 연결부를 연결하기 위한 컨택홀을 포함하며, 상기 연결부는 상기 제2보호층과 일체로 형성된다.
상기 제1패드의 일부를 노출하는 제1개구를 포함하는 제1절연층; 및 상기 제1개구를 통해 노출된 상기 제1패드를 덮는 제1보호층; 을 더 포함한다.
상기 제2패드의 일부를 노출하는 제2개구를 포함하는 제1절연층; 및 상기 제2개구를 통해 노출된 상기 제2패드를 덮는 제2보호층; 을 더 포함한다.
상기 제2배선 상에 제2절연층 및 상기 제1절연층이 형성되고, 상기 제1 및 제2절연층은 상기 제2배선과 상기 연결부를 연결하기 위한 컨택홀을 포함하며, 상기 연결부는 상기 제2보호층과 일체로 형성된다.
상기 제1배선 및 상기 제2배선의 일단을 화상을 표시하는 표시 영역에 연결된다.
상술한 과제를 해결하기 위한 본 발명의 일 실시예에 따르면, 화상이 표시되는 표시 영역과 상기 표시 영역 주변의 비표시 영역으로 구획된 기판; 상기 표시 영역에 형성되며 제1방향으로 연장되는 복수의 제1게이트선; 상기 표시 영역에 형성되며, 상기 제1게이트선과 제1절연층에 의해 절연되며 제2방향으로 연장되는 복수의 제2게이트선; 상기 표시 영역에 형성되며, 상기 제2게이트선과 제2절연층에 의해 절연되며 제1방향과 교차하는 제2방향으로 연장되는 복수의 데이터선; 상기 제1게이트선 또는 상기 제2게이트선과 상기 데이터선에 전기적으로 연결되는 구동 회로부를 포함하는 화소; 상기 화소에 포함되며 상기 구동 회로부에 전기적으로 연결되어 발광하는 유기 발광 소자; 상기 비표시 영역에 배치된 패드들; 및 상기 패드들과 상기 표시 영역을 연결하는 배선들; 을 포함하며, 상기 배선들은 제1배선들, 상기 제1배선들과 절연층을 사이에 두고 다른 층에 형성된 제2배선들을 포함하고, 상기 패드들은 상기 제1배선과 전기적으로 연결되며 제1배선과 동일한 층에 형성된 제1패드들, 상기 제1패드와 동일한 층에 형성된 제2패드들을 포함하며, 여기서, 상기 제2배선과 상기 제2패드를 전기적으로 연결하는 연결부; 를 더 포함하는 유기 발광 표시 장치를 개시한다.
복수개의 상기 제1배선들과 복수개의 상기 제2배선들은 서로 교번하여 배치된다.
복수개의 상기 제1패드들과 복수개의 상기 제2패드들은 서로 교번하여 엇갈리게 배치된다.
상기 제1배선과 상기 제1패드는 일체로 형성된다.
상기 제1패드은 상기 제1게이트선과 동일층에 형성되며, 상기 제1 및 제2절연층은 상기 제1패드의 일부를 노출하는 제1개구를 포함하며, 상기 제1개구를 통해 노출된 상기 제1패드를 덮는 제1보호층; 을 더 포함한다.
상기 제2패드는 상기 제1게이트선과 동일층에 형성되며, 상기 제1 및 제2절연층은 상기 제2패드의 일부를 노출하는 제2개구를 포함하며, 상기 제2개구를 통해 노출된 상기 제2패드를 덮는 제2보호층; 을 더 포함한다.
상기 제2배선은 상기 제2게이트선과 동일층에 형성되며, 상기 제2절연층은 상기 제2배선을 덮으며 상기 제2배선과 상기 연결부를 연결하기 위한 컨택홀을 포함하며, 상기 연결부는 상기 제2보호층과 일체로 형성된다.
상기 제1패드은 상기 제2게이트선과 동일층에 형성되며, 상기 제2절연층은 상기 제1패드의 일부를 노출하는 제1개구를 포함하며, 상기 제1개구를 통해 노출된 상기 제1패드를 덮는 제1보호층; 을 더 포함한다.
상기 제2패드은 상기 제2게이트선과 동일층에 형성되며, 상기 제2절연층은 상기 제2패드의 일부를 노출하는 제2개구를 포함하며, 상기 제2개구를 통해 노출된 상기 제2패드를 덮는 제2보호층; 을 더 포함한다.
상기 제2배선은 상기 제1게이트선과 동일층에 형성되며, 상기 제1 및 제2절연층은 상기 제2배선과 상기 연결부를 연결하기 위한 컨택홀을 포함하며, 상기 연결부는 상기 제2보호층과 일체로 형성된다.
본 발명의 일 실시예에 따르면, 서로 다른 층에 형성된 배선들에 연결된 패드들이라도 연결부를 통해 동일한 층에 형성함으로써, 패드들과 드라이버IC 간에 본딩 불량을 개선하였다.
한편, 본 발명의 일 실시예에 따르면, 비표시 영역에 배치된 배선들은 서로 다른 층에 교번하여 배치함으로써, 배선들 간의 간격을 줄여 데드 스페이스를 최소화하고 소형 패널이나 고해상도 표시 장치에서 용이한 팬 아웃부 설계가 가능하다.
도 1은 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 표시 기판(100)을 개략적으로 나타낸 도면이다.
도 2는 도 1를 Ⅱ-Ⅱ선에 따라 자른 면이다.
도 3 은 도 1의 화소 부분을 확대한 도면이다.
도 4는 도 1의 A를 확대한 도면이다.
도 5는 도 4를 Ⅴ-Ⅴ선에 따라 자른 면이다.
도 6은 도 4의 Ⅵ-Ⅵ선을 따라 자른 면이다.
도 7은 도 4의 Ⅶ-Ⅶ선을 따라 자른 면이다.
도 8은 본 발명의 다른 실시예에 의한 도 1의 A를 나타낸 도면이다.
도 9는 도 8을 ⅠⅩ-ⅠⅩ선에 따라 자른 면이다.
도 10은 도 8의 Ⅹ-Ⅹ선을 따라 자른 면이다.
이하, 첨부한 도면을 참고로 하여 본 발명의 여러 실시예들에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예들에 한정되지 않는다.
본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 구성요소들은 용어들에 의해 한정되어서는 안 된다. 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 청구항 제8항 내지 제10항에 작성된 제1패드, 제2패드, 제1배선 및 제2배선은 각각 도 8 내지 도 10의 제2a패드, 제1a패드, 제2팬 아웃 배선, 제1팬 아웃 배선을 지칭할 수 있다.
본 명세서에서 층, 막, 영역, 판 등의 부분이 다른 부분 위에 또는 상에 있다고 할 때, 이는 다른 부분 바로 위에 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 그리고 도면에서, 설명의 편의를 위해 일부 층 및 영역의 두께를 과장되게 나타내었다.
이하 도면을 참조하여 본 발명의 일 실시예에 따른 표시 장치에 대해 상세히 알아본다. 본 실시예에서는 표시 장치가 유기 발광 표시 장치인 것을 예로 설명하고 있으나, 이는 예시적인 것에 불과하며 본 발명의 일 실시예는 액정 표시 장치, 플라즈마 표시 장치 등과 같이 비표시 영역에 패드들을 포함하는 표시 장치에는 모두 적용할 수 있다.
도 1은 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 표시 기판(100)을 개략적으로 나타낸 도면이다. 도 2는 도 1을 Ⅱ-Ⅱ선에 따라 자른 면이다. 도 3 은 도 1의 화소 부분을 확대한 도면이다. 도 4는 도 1의 A를 확대한 도면이다. 도 5는 도 4를 Ⅴ-Ⅴ선에 따라 자른 면이다. 도 6은 도 4의 Ⅵ-Ⅵ선을 따라 자른 면이다. 도 7은 도 4의 Ⅶ-Ⅶ선을 따라 자른 면이다.
도 1을 참조하면, 본 발명의 일 실시예에 의한 유기 발광 표시 장치는 표시기판(100) 및 도시되지 않은 밀봉 기판을 포함한다. 표시 기판(100)은 화상이 표시되는 표시 영역(DA)과 표시 영역(DA) 주변의 비표시 영역(NDA)으로 구획된다. 도시되지 않았으나, 비표시 영역(NDA)에는 표시 영역(DA)을 외기로부터 밀봉하는 밀봉 기판을 접합하기 위해 표시 영역(DA)을 둘러싸도록 밀봉 부재가 배치된다. 그러나, 밀봉 기판이 박막 봉지 형태인 경우 밀봉 부재는 생략될 수 있다. 밀봉 부재를 사이에 두고 표시 기판(100)과 대향 하도록 밀봉 기판이 배치되나 도 1에서 밀봉기판은 도시되지 않았다. 이하에서는, 본 발명의 특징이 포함된 표시 기판(100)에 대하여 상세히 설명한다.
먼저 도 1 내지 도 3을 참조하여, 표시 기판(100)의 표시 영역(DA)에 대해 구체적으로 알아본다. 도 1 내지 도 3에서는 하나의 제1게이트 배선(GL1), 제2게이트 배선(GL2) 및 데이터 배선(DL)과 하나의 화소(P)를 도시하였으나 이는 예시적인 것이며 표시 영역(DA) 전체에 복수개의 배선들 및 화소들이 배치될 수 있다.
도 1 내지 도 3을 참조하면, 표시 영역(DA)은 화상이 표시되는 영역이며, 각종 신호 배선들 및 각종 신호 배선들에 연결된 화소(P)들이 배치되는 영역이다. 신호 배선들로는 제1방향으로 연장되는 제1게이트 배선들(GL1) 및 제2게이트 배선들(GL2)과 제2방향으로 연장되는 데이터 배선들(DL)이 포함되며, 제1게이트 배선들(GL1) 및 제2게이트 배선들(GL2)과 데이터 배선들(DL)이 교차되는 영역에 화소(P)가 배치된다.
제1게이트 배선들(GL1)은 제1게이트 절연막(113) 상에 구비되며 제1방향(X)으로 연장되어 있다. 제1 게이트 배선들(GL1)은 이전 스캔 라인 및 발광 제어 라인 등을 포함할 수 있으나 이에 한정된 것은 아니다. 제1게이트 배선들(GL1)은 미도시된 게이트 구동부 또는 미도시된 발광 제어 구동부에 연결되어 스캔 신호 또는 발광 제어 신호를 공급받을 수 있으나 이에 한정된 것은 아니다.
제2게이트 배선들(GL2)은 제2게이트 절연막(123)을 사이에 두고 제1게이트 배선들(GL1)과 절연되며, 제1방향(X)으로 연장되어 있다. 제2게이트 배선들(GL2)은 스캔 라인 및 초기화 전원 라인 등을 포함할 수 있으나 이에 한정된 것은 아니다. 제2게이트 배선들(GL2)은 미도시된 게이트 구동부 또는 미도시된 초기화 전원 구동부에 연결되어 스캔 신호 또는 초기화 전원을 공급받을 수 있으나 이에 한정된 것은 아니다.
제1 게이트 배선들(GL1) 및 제2 게이트 배선들(GL2)은 서로 비중첩되어 있다. 즉, 제1 게이트 배선들(GL1)과 제2 게이트 배선들(GL2)은 서로 중첩되지 않는다. 이와 같이, 본 발명의 일실시예에 의한 표시 기판(100)은 게이트 배선들인 제1 게이트 배선들(GL1) 및 제2 게이트 배선들(GL2) 각각이 제2게이트 절연막(123)을 사이에 두고 서로 다른 층에 위치함으로써, 서로 다른 층에 위치하는 이웃하는 게이트 배선들 간의 거리(W1)를 좁게 형성할 수 있기 때문에, 동일한 면적에 보다 많은 화소(P)를 형성할 수 있다. 즉, 고해상도의 표시 장치를 형성할 수 있다.
상술한 제1 게이트 배선들(GL1) 및 제2 게이트 배선들(GL2)이 구성하는 신호 배선의 종류, 신호 배선이 전달하는 신호의 종류 및 신호 배선이 연결되는 구동부의 종류와 개수, 위치 등은 기재한 내용 및 도시된 내용에 한정되지 않고 설계 내용에 따라 다양하게 응용 및 변화될 수 있다.
데이터 배선들(DL)은 층간 절연막(105)을 사이에 두고 게이트 배선들(GL1, GL2)과 절연되며, 제1 방향(X)과 교차하는 제2 방향(Y)으로 연장되어 있다. 데이터 배선들(DL)은 비표시 영역(NDA)에 장착된 드라이버 IC(미도시)와 패드 및 팬아웃 배선을 통해 연결되어 있다. 데이터 배선(DL)은 드라이버 IC(미도시)로부터 팬 아웃 배선들을 통해 데이터 신호를 공급받는다.
제1 게이트 배선들(GL1), 제2 게이트 배선들(GL2), 및 데이터 배선들(DL)의 교차 영역에 복수의 화소(P)가 배치된다. 화소는 적색, 녹색, 또는 청색의 빛을 발광할 수 있으며, 이에 한정되지 않고 백색의 빛을 발광할 수도 있다.
화소(P)는 데이터 신호에 대응되는 구동 전류에 상응하는 휘도로 발광하는 유기 발광 소자(OLED)와, 유기 발광 소자(OLED)에 흐르는 구동 전류를 제어하기 위한 화소 회로(또는 구동 회로)를 포함한다. 화소 회로는 제1 게이트 배선들(GL1), 제2 게이트 배선들(GL2) 및 데이터 배선들(DL) 각각과 연결되어 있으며, 유기 발광 소자(OLED)는 화소 회로에 연결되어 있다. 화소 회로는 복수의 박막 트랜지스터(Ta,Tb) 및 적어도 하나의 커패시터(미도시)를 구비할 수 있다.
도 3을 참조하여, 화소 회로 및 유기 발광 소자를 포함하는 화소(P)의 구조에 대해 상세히 설명한다.
한편, 도 3은 화소(P)에 포함된 두 개의 박막 트랜지스터 및 유기 발광 소자를 도시하였으나, 화소(P)는 도시된 소자 이외에도 추가의 박막 트랜지스터 및 커패시터를 더 포함할 수 있다.
화소(P)는 기판(10) 상에 형성된다. 기판(10)은 글래스재, 플라스틱재, 또는 금속재로 형성될 수 있다. 자유롭게 접거나 구부릴 수 있는 플렉서블(flexible) 표시 장치를 구현하기 위해서 기판(10)은 가요성 있는 소재, 예컨데 폴리이미드 필름으로 형성될 수도 있다.
기판(10)상에는 기판(10)상부에 평탄면을 제공하고, 기판(10)방향으로 수분 및 이물이 침투하는 것을 방지하도록 절연물을 함유하는 버퍼층(101)이 형성되어 있다.
버퍼층(101)상에는 박막 트랜지스터(Ta,Tb(TFT:thin film transistor))와 도시되지 않은 캐패시터(미도시)를 포함하는 화소 회로 및 화소 회로와 연결된 유기 발광 소자(OLED:organic light emitting device)가 형성된다. 박막 트랜지스터(Ta,Tb)는 크게 활성층(102a,b), 게이트 전극(104a,b), 소스/드레인 전극(106sa,da,sb,db)을 포함한다. 두 개의 박막 트랜지스터(Ta,Tb)는 게이트 전극(104a,b)이 서로 다른 레이어에 형성된 것을 특징으로 한다.
구체적으로 제1박막 트랜지스터(Ta)의 경우, 버퍼층(101)의 윗면에는 소정 패턴으로 형성된 활성층(102a)이 배치된다. 활성층(102a)은 실리콘과 같은 무기 반도체 물질, 유기 반도체 물질 또는 인듐(In), 갈륨(Ga), 주석(Sn), 하프늄(Hf), 아연(Zn) 등의 산화물을 포함하는 산화물 반도체 물질을 함유할 수 있다. 또한 필요에 따라 p형 또는 n형의 도펀트를 주입할 수 있다. 활성층(102a)상부에는 제1게이트 절연막(113)이 형성된다. 제1게이트 절연막(113)의 상부에는 활성층(102a)과 대응되도록 제1게이트 전극(104a)이 형성된다. 제1게이트 전극(104a)을 덮도록 제2게이트 절연막(123) 및 층간 절연막(105)이 형성되고, 층간 절연막(105) 상에 소스/드레인 전극(106sa,da)이 형성되는 데, 활성층(102a)의 소정의 영역과 접촉되도록 형성된다.
다음으로 제2박막 트랜지스터(Tb)의 경우, 버퍼층(101) 윗면에 소정의 패턴으로 형성된 활성층(102b)이 배치되고, 활성층(102b)의 상부에 제1게이트 절연막(113) 및 제2게이트 절연막(123)이 형성된다. 제2게이트 절연막(123) 상부에는 활성층(102b)과 대응되도록 제2게이트 전극(104b)이 형성된다. 제2게이트 전극(104b)을 덮도록 층간 절연막(105)이 형성되고 층간 절연막(105) 상에 활성층(102b)과 접촉하도록 소스/드레인 전극(106sb,db)이 형성된다.
여기서 제1게이트 절연막(113) 및 제2게이트 절연막(123)은 산화실리콘이나, 질화실리콘 같은 무기의 단층 또는 다층으로 이루어질 수 있다. 또한, 여기서 층간 절연막(105)은 산화실리콘이나, 질화실리콘 같은 무기의 단층 또는 다층으로 이루어질 수 있다. 층간 절연막(105)의 두께(d3)는 제1게이트 절연막(113)의 두께(d1)이나 제2게이트 절연막(123)의 두께(d2)에 비해 두껍게 형성되어 표면을 평탄화하고, 소스/드레인 전극(106sa,sb,da,db)과 하부 도전층 간에 기생 커패시턴스의 발생을 막는다.
한편 상술한 바와 같이 박막 트랜지스터(Ta,Tb)마다 게이트 전극(104a,b)과 활성층(102a,b) 사이의 게이트 절연막의 두께(d1,d1+d2)를 다르게 함으로써, 다음과 같은 효과를 얻을 수 있다. 먼저 구동 박막 트랜지스터로 사용되는 박막 트랜지스터가 두꺼운 게이트 절연막을 가지도록 형성되는 경우 게이트 전압(Vgs)의 구동 범위(Dr range)가 넓어져 구동 박막 트랜지스터의 게이트 전극에 인가되는 게이트 전압(Vgs)의 크기를 달리하여 유기 발광 소자로부터 발광되는 빛이 보다 풍부한 계조를 가지도록 제어할 수 있다. 한편, 스위칭 박막 트랜지스터로 사용되는 박막 트랜지스터가 얇은 게이트 절연막을 가지도록 형성할 수 있어 빠른 속도로 턴온 및 턴 오프를 수행할 수 있는 특징을 가지며 게이트 전극과 활성층 사이에 발생하는 기생 커패시턴스를 줄일 수 있다. 따라서, 유기 발광 표시 장치에 최적인 화소 회로 구조를 구현할 수 있는 특징이 있다.
박막 트랜지스터들(Ta,Tb)의 소스/드레인 전극(106sa,sb,da,db)을 덮도록 패시베이션층(107)이 형성된다. 패시베이션층(107)상부에는 평탄화를 위하여 별도의 절연막을 더 형성할 수도 있다.
패시베이션층(107) 상에 유기 발광 소자(OLED)를 형성한다. 유기 발광 소자(OLED)는 제1 전극(111), 제2 전극(112) 및 중간층(114)을 포함한다.
패시베이션층(107)상에 제1 전극(111)을 형성한다. 제1 전극(111)은 소스/드레인 전극(106sa,sb,da,db)중 어느 하나와 전기적으로 연결되도록 형성한다. 그리고, 제1 전극(111)을 덮도록 화소정의막(109)이 형성된다. 이 화소정의막(109)에 소정의 개구를 형성한 후, 이 개구로 한정된 영역 내에 유기 발광층을 구비하는 중간층(114)을 형성한다. 중간층(114)상에 제 2 전극(112)을 형성한다.
한편, 상기 유기 발광 소자(OLED)가 풀 컬러 유기 발광 소자(OLED)일 경우, 유기 발광층은 적색 부화소, 녹색 부화소 및 청색 부화소에 따라 각각 적색 발광층, 녹색 발광층 및 청색 발광층으로 패터닝될 수 있다.
한편, 유기 발광층은 백색광을 방출할 수 있도록 적색 발광층, 녹색 발광층 및 청색 발광층이 적층된 다층 구조를 갖거나, 적색 발광 물질, 녹색 발광 물질 및 청색 발광 물질을 포함한 단일층 구조를 가질 수 있다. 이와 같은 유기 발광층을 구비한 유기 발광 소자(OLED)는 적색 컬러 필터, 녹색 컬러 필터 및 청색 컬러 필터를 추가로 구비함으로써, 풀 컬러를 방출할 수 있다.유기 발광 표시 장치가 기판(10)의 방향으로 발광하는 배면 발광 형(bottom emission type)인 경 우에는 제1전극(111) 투명 전극이 되고, 제2전극(112)은 반사 전극이 된다. 한편, 기판(10)의 반대 방향으로 발광하는 전면 발광 형(top emission type)인 경우에는 제1전극(111)이 반사 전극이 되고 제2전극(112)이 반투과 전극이 된다. 양면 발광 형(dual emission type)인 경우에는 제1전극(111)이 투명 전극이 되고 제2전극(112)이 반투과 전극이 된다.
한편 도시 되지 않았으나, 각 화소는 외광을 투과할 수 있는 투명창 구조를 구비함으로써, 투명 표시 장치를 구현할 수도 있다.
다음으로, 도 1과 도 4 내지 도 7을 참조하여 표시 기판(100)의 비표시 영역(NDA)에 대하여 구체적으로 살펴본다.
도 1 및 도 4 내지 도 7을 참조하면, 비표시 영역(NDA)은 화상이 표시되지 않으며 표시 영역(DA)을 구동을 위한 각종 부재 및 그 밖의 다른 모듈들이 장착되는 영역이다. 비표시 영역(NDA)에는 드라이버IC(미도시), 드라이버 IC(미도시)와 표시 영역(DA)을 연결시키는 패드들(300) 및 팬 아웃부(200)가 형성된다.
드라이버 IC(미도시)는 데이터 신호를 공급하기 위한 데이터 구동부가 포함될 수 있으며 그 밖에도 표시 영역(DA)의 구동에 필요한 각종 기능부가 포함될 수 있다. 드라이버 IC(미도시)는 COG(chip on glass) 타입으로 표시 기판(100)에 실장된다. 드라이버 IC(미도시)의 일측에는 표시 기판(100) 상에 형성된 패드들(300)과 전기적으로 접속하는 접속 단자(미도시)를 포함한다. 패드들(300)과 접속 단자(미도시) 사이에는 도전성 볼을 포함하여 통전이 가능한 접착 물질을 개재하여 패드들(300)과 접속 단자(미도시)를 본딩할 수 있다. 이러한 접착 물질로는 예를 들어 이방성 도전 필름 (Anisotropic Conductive Film), 자가 정렬형 전도 필름(Self Organizing Conductive Film) 등을 사용할 수 있다.
패드들(300)은 표시 기판(100) 상에 형성되어, 드라이버 IC(미도시)의 접속 단자가 전기적으로 접속하는 부분이다. 패드들(200)은 각각 팬 아웃 배선들(210, 220)로부터 신장된다.
패드들(300)은 제1패드들(311) 및 제2패드들(312)을 포함한다. 제1패드(311) 및 제2패드(312)는 연결된 팬 아웃 배선들(210, 220)의 레이어(layer)에 따라 구별한 것이다. 즉, 제1패드(311)는 후술할 제1팬 아웃 배선(210)에서 신장된 패드이고, 제2패드(312)는 후술할 제2팬 아웃 배선(220)에서 신장된 패드이다. 제1패드들(311) 및 제2패드들(312)은 서로 교번하여 배치된다.
제1패드(311)는 비표시 영역(NDA)의 제1위치에 형성된다. 제2패드(312)는 비표시 영역(NDA)의 제2위치에 형성되며, 제2위치는 제1위치와 X방향으로 동일 선 상에 있지 않다. 따라서, 제1패드(311) 및 제2패드(312)는 동일 선 상에 줄지어 배치되는 것이 아니라, 서로 엇갈려서 배치된다. 이와 같이 제1패드들(311) 및 제2패드들(312)이 엇갈려서 배치될 때 두 패드는 도 4에 도시된 V1, V2, V3 영역만큼 오버랩된다. 이로써, 본 발명의 일 실시예에 의하면, X방향으로 폭이 좁은 공간에도 많은 패드들(300)을 배치할 수 있으며, 결국, 비표시 영역(NDA)의 데드 스페이스(dead space)를 줄일 수 있다.
패드들(300)과 표시 영역(DA) 사이에는 이들을 연결하는 팬 아웃 배선들(210, 220)이 배치된다. 팬 아웃 배선들(210, 220)은 형성된 레이어(layer)에 따라 제1팬 아웃 배선들(210) 및 제2팬 아웃 배선들(220)을 포함한다. 복수의 제1팬 아웃 배선(210)들과 복수의 제2팬 아웃 배선(220)들은 서로 교번하여 배치된다.
제1팬 아웃 배선(210)은 제1게이트 절연막(113) 상에 형성되며, 제1게이트 배선(GL1)과 동일한 층에 동일한 물질로 형성된다. 제1팬 아웃 배선(210)의 일측은 제1패드(311)와 연결되며, 타측은 표시 영역(DA), 예컨데 표시 영역의 데이터 배선(DL)과 연결된다. 제1팬 아웃 배선(210)은 드라이버 IC(미도시)로부터 데이터 신호를 데이터 배선(DL)으로 전달할 수 있다.
제2팬 아웃 배선(220)은 제2게이트 절연막(123) 상에 형성되며, 제2게이트 배선(GL2)과 동일한 층에 동일한 물질로 형성된다. 제2팬 아웃 배선(220)의 일측은 제2패드(312)와 연결되며, 타측은 표시 영역(DA), 예컨데 표시 영역의 데이터 배선(DL)과 연결된다. 제2팬 아웃 배선(220)은 드라이버 IC(미도시)로부터 데이터 신호를 데이터 배선(DL)으로 전달할 수 있다.
제1팬 아웃 배선(210)과 제2팬 아웃 배선(220)은 제2게이트 절연막(123)을 사이에 두고 절연되며, 서로 다른 레이어(layer)에 형성된다. 제1팬 아웃 배선(210)과 제2팬 아웃 배선(220)은 서로 비중첩한다. 왜냐하면, 제1팬 아웃 배선(210)과 제2팬 아웃 배선(220) 사이에 형성되는 제2게이트 절연막(123)의 두께(d2)는 비교적 얇은 막이기 때문에, 제1팬 아웃 배선(210)과 제2팬 아웃 배선(220)이 중첩하는 경우 배선 영역의 기생 커패시턴스가 커지는 문제가 발생하기 때문이다.
도 6은 제1팬 아웃 배선(210) 및 제1팬 아웃 배선(210)과 전기적으로 연결된 제1패드(311)를 도시한 단면도이다.
제1패드(311)는 제1게이트 절연막(113) 상에 형성된다. 제1팬 아웃 배선(210) 또한 제1게이트 절연막(113) 상에 형성되므로, 제1패드(311)와 제1팬 아웃 배선(210)은 일체로 형성될 수 있다. 제1패드(311)와 제1팬 아웃 배선(201) 상에는 제2게이트 절연막(123) 및 층간 절연막(105)이 형성된다. 제1패드(311)는 드라이버 IC(미도시)와 접촉되어야 하므로, 제1패드(311) 상에 형성된 제2게이트 절연막(123) 및 층간 절연막(105)에는 제1개구(321)가 형성되어 제1패드(311)를 노출한다. 따라서, 제2게이트 절연막(123) 및 층간 절연막(105)은 제1패드(311)의 가장자리를 덮고, 제1개구(321)는 제1패드(311)의 중앙을 노출할 수 있다. 그러나 제1팬 아웃 배선(210)은 외부로부터 절연되어야 하므로 제1팬 아웃 배선(210) 상에 형성된 절연막들에는 개구가 형성되지 않는다.
제1팬 아웃 배선(210) 및 제1패드(311)는 동일한 물질로 형성될 수 있다. 예를 들어, 제1팬 아웃 배선(210) 및 제1패드(311)는 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 은(Ag) 및 티타늄(Ti) 중 선택된 적어도 하나를 포함하는 저저항 금속 물질로 단일층 또는 다층으로 형성될 수 있다. 그런데 제1패드(311)와 같이 외부로 노출되는 부분은 금속 물질로 형성되어 부식되거나 손상을 받기 쉽다. 따라서, 제1개구(321)에 의해 노출된 제1패드(311) 상에는 제1보호층(331)이 형성된다.
제1보호층(331)은 제1개구(321)를 통해 노출된 제1패드(311)와 제2게이트 절연막(123) 및 층간 절연막(105)의 일부를 덮도록 형성된다. 제1보호층(331)은 제1패드(311)의 부식을 방지하고, 제1패드(311)와 절연막들 간의 들뜸을 방지하여 패드 신뢰성을 개선하는 역할을 한다. 제1보호층(331)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 은(Ag) 및 티타늄(Ti)과 같은 저저항 금속물질 및 투명 도전성 산화물(TCO) 중 선택된 하나 이상의 물질을 포함하는 단일층 및 다층으로 이루어질 수 있다. 여기서 투명 도전성 산화물은 인듐틴옥사이드(indium tin oxide: ITO), 인듐징크옥사이드(indium zink oxide: IZO), 징크옥사이드(zink oxide: ZnO), 인듐옥사이드(indium oxide: In2O3), 인듐갈륨옥사이드(indium galium oxide: IGO), 및 알루미늄징크옥사이드(aluminium zink oxide: AZO)을 포함하는 그룹에서 선택된 적어도 하나 이상을 포함할 수 있다.
다음으로, 도 7은 제2팬 아웃 배선(220) 및 제2팬 아웃 배선(220)과 전기적으로 연결된 제2패드(312)를 도시한 단면도이다.
제2패드(312)는 제1패드(311)와 동일하게 제1게이트 절연막(113) 상에 형성된다. 그런데 제2팬 아웃 배선(220)은 제2게이트 절연막(123) 상에 형성되므로 서로 다른 레이어(layer)에 형성된 제2패드(312)와 연결하기 위한 구조가 필요하다. 이에 본 발명은 연결부(333)를 두어 제2패드(312)와 제2팬 아웃 배선(220)을 연결한다.
제2패드(312) 상에는 제1패드(311)와 동일하게 제2게이트 절연막(123) 및 층간 절연막(105)이 형성된다. 제2패드(312)는 드라이버 IC(미도시)와 접촉되어야 하므로, 제2패드(312) 상에 형성된 제2게이트 절연막(123) 및 층간 절연막(105)에는 제2개구(322)가 형성되어 제2패드(312)를 노출한다. 따라서, 제2게이트 절연막(123) 및 층간 절연막(105)은 제2패드(312)의 가장자리를 덮고, 제2개구(322)는 제2패드(312)의 중앙을 노출할 수 있다. 한편, 제2팬 아웃 배선(220) 상에는 층간 절연막(105)이 형성된다. 제2팬 아웃 배선(220)은 외부로부터 보호되어야 하므로 제2팬 아웃 배선(220)은 층간 절연막(105)에 덮여 있다. 다만, 제2팬 아웃 배선(220)은 제2패드(312)와 전기적으로 연결되어야 하므로, 층간 절연막(105)에는 제2팬 아웃 배선(220)과 연결부(333)를 연결하기 위한 컨택홀(323)이 형성될 수 있다. 여기서, 컨택홀(323)의 개수, 배치, 모양 등은 도시된 바에 한정되지 않고 다양하게 구현될 수 있다.
제2팬 아웃 배선(220) 및 제2패드(312)는 서로 다른 물질로 형성될 수도 있다. 예를 들어, 제2팬 아웃 배선(220) 및 제2패드(312)는 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 은(Ag) 및 티타늄(Ti) 중 선택된 적어도 하나를 포함하는 저저항 금속 물질로 단일층 또는 다층으로 형성될 수 있다. 그러나, 이에 한정되지 않고, 제2팬 아웃 배선(220) 및 제2패드(312)는 동일한 물질로 형성될 수도 있다. 그런데 제2패드(312)와 같이 외부로 노출되는 부분은 금속 물질로 형성되어 부식되거나 손상을 받기 쉽다. 따라서, 제2개구(322)에 의해 노출된 제2패드(312) 상에는 제2보호층(332)이 형성된다.
제2보호층(332)은 제2개구(322)를 통해 노출된 제2패드(312)와 제2게이트 절연막(123) 및 층간 절연막(105)의 일부를 덮도록 형성된다. 제2보호층(332)은 제2패드(312)의 부식을 방지하고, 제2패드(312)와 절연막들 간의 들뜸을 방지하여 패드 신뢰성을 개선하는 역할을 한다. 제2보호층(332)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 은(Ag) 및 티타늄(Ti)과 같은 저저항 금속물질 및 투명 도전성 산화물(TCO) 중 선택된 하나 이상의 물질을 포함하는 단일층 및 다층으로 이루어질 수 있다. 여기서 투명 도전성 산화물은 투명도전물로는 인듐틴옥사이드(indium tin oxide: ITO), 인듐징크옥사이드(indium zink oxide: IZO), 징크옥사이드(zink oxide: ZnO), 인듐옥사이드(indium oxide: In2O3), 인듐갈륨옥사이드(indium galium oxide: IGO), 및 알루미늄징크옥사이드(aluminium zink oxide: AZO)을 포함하는 그룹에서 선택된 적어도 하나 이상을 포함할 수 있다.
한편, 상술한 연결부(333)는 제2보호층(332)과 일체로 형성될 수 있다. 이에 따라, 연결부(333)는 제2팬 아웃 배선(220) 상에 배치된 층간 절연막(105)에 형성된 컨택홀(323)을 통해 제2팬 아웃 배선(220)과 제2보호층(332)을 연결한다. 제2보호층(332)은 제2패드(312)와 직접 접촉한다. 제2보호층(332)은 상술한 도전성 물질로 이루어져 있으므로 결과적으로 제2패드(312)는 제2팬 아웃 배선(220)과 전기적으로 연결될 수 있다.
본 발명의 일 실시예에 의하면, 패드들(300)을 모두 동일한 레이어(layer)에 형성함으로써, 패드들(300)의 높이 차이로 드라이버 IC(미도시)와 패드들(300) 간에 본딩 불량이 발생하는 문제를 해소하였다. 상세히, 제1패드(311)들의 하부에는 버퍼층(101) 및 제1게이트 절연막(113)이 존재하고 제2패드(312)들의 하부에도 버퍼층(101) 및 제1게이트 절연막(113)이 존재한다. 따라서 제1패드(311)들 및 제2패드(312)들은 모두 기판(10)으로부터, 버퍼층(101) 및 제1게이트 절연막(113) 두께만큼의 높이에 위치하게 된다. 즉, 패드들(300)이 기판(10)으로부터 모두 일정한 높이에 배치된다. 이 경우 드라이버 IC(미도시)와 패드들(300)을 접착 물질로 본딩할 때, 본딩 불량이 발생하지 않게 된다.
하지만, 비교예로 제2패드가 제2팬 아웃 배선과 동일한 레이어에 형성될 경우, 제2패드 하부에는 버퍼층, 제1게이트 절연막 및 제2게이트 절연막이 존재한다. 따라서, 제1패드에 비해 제2게이트 절연막 두께만큼의 높이차가 발생하게 된다. 이 경우 드라이버 IC 단자와 패드 표면 사이에 뜨는 부분이 발생하여 본딩시 공기, 수분, 이불이 침투할 공간이 생겨 밀착 본딩이 어렵고, 본딩 후에도 신뢰성을 지속하기 어려운 문제가 있다. 그러나 본 발명의 일 실시예와 같이 연결부를 통해 패드들의 높이를 차이를 해소함으로써 이와 같은 문제를 해결하고 신뢰성을 향상시킬 수 있다.
한편, 본 발명의 일 실시예에 의하면 연결부(333)는 제1 및 제2 보호층(331,332)을 형성할 때 함께 형성함으로써, 공정을 간소화하고 접촉 신뢰성을 보다 향상시킬 수 있다.
또한, 본 발명의 일 실시예에 의하면, 종래에 모두 동일한 레이어에 형성하던 팬 아웃 배선들을 서로 다른 레이어로 분산하여 형성함으로써, 팬 아웃부의 크기를 줄일 수 있는 특징이 있다. 이로써, 데드 스페이스를 줄이고 보다 많은 수의 배선을 팬 아웃부에 배치할 수 있다. 따라서, 동일한 면적에 보다 많은 배선들을 형성할 수 있고, 고해상도의 표시 장치를 형성할 수 있다. 또한, 소형 패널에서도 고해상도를 구현할 수 있는 장점이 있다.
도 8은 본 발명의 다른 실시예에 의한 도 1의 A를 나타낸 도면이다. 도 9는 도 8을 ⅠⅩ-ⅠⅩ선에 따라 자른 면이다. 도 10은 도 8의 Ⅹ-Ⅹ선을 따라 자른 면이다.
도 8 내지 도 10에 도시된 본 발명의 다른 실시예에 의하면, 이전 실시예에 비하여 패드들(300)이 제2게이트 절연막(123) 상에 형성되는 점이 상이하다. 도 8 내지 도 10에 도시된 도면 부호 중 도 1 내지 도 7과 동일한 도면 부호는 동일한 기능 및 동일한 작용을 하므로 이에 대한 중복적인 설명은 생략한다. 이하에서는 도 8 내지 도 10에 특유한 특징을 바탕으로 기술한다.
도 8 및 도 9를 참조하면, 제1a패드(311a)는 제2게이트 절연막(123) 상에 형성된다. 그런데 제1팬 아웃 배선(210)은 제1게이트 절연막(113) 상에 형성되므로 서로 다른 레이어에 형성된 제1a패드(311a)와 제1팬 아웃 배선(210)을 연결하기 위한 구조가 필요하다. 이에 본 발명은 연결부(333a)를 두어 제1a패드(311a)와 제1팬 아웃 배선(210)을 연결한다.
제1a패드(311a) 상에는 층간 절연막(105)이 형성된다. 제1a패드(311a)는 드라이버 IC(미도시)와 접촉되어야 하므로, 제1a패드(311a) 상에 형성된 층간 절연막(105)에는 제1a개구(321a)가 형성되어 제1a패드(311a)를 노출한다. 한편, 제1팬 아웃 배선(210)은 외부로부터 절연되어야 하므로 제1팬 아웃 배선(210)은 제2게이트 절연막(123) 및 층간 절연막(105)에 덮여 있다. 다만, 제1팬 아웃 배선(210)은 제1a패드(311a)와 전기적으로 연결되어야 하므로, 제2게이트 절연막(123) 및 층간 절연막(105)에는 제1팬 아웃 배선(210)과 연결부(333a)를 연결하기 위한 컨택홀(323a)이 형성될 수 있다.
제1a패드(311a)는 상술한 금속 물질로 이루어 질 수 있는데, 외부로 노출되므로 제1a패드(311a)는 부식되거나 손상을 받기 쉽다. 따라서, 제1a개구(321a)에 의해 노출된 제1a패드(311a) 상에는 제1a보호층(331a)이 형성된다.
제1a보호층(331a)은 제1a개구(321a)를 통해 노출된 제1a패드(311a)와 층간 절연막(105)의 일부를 덮도록 형성된다. 제1a보호층(331a)은 제1a패드(311a)의 부식을 방지하고, 제1a패드(311a)와 절연막들 간의 들뜸을 방지하여 패드 신뢰성을 개선하는 역할을 한다.
한편, 상술한 연결부(333a)는 제1a보호층(331a)과 일체로 형성될 수 있다. 이에 따라, 연결부(333a)는 제1팬 아웃 배선(210) 상에 배치된 제2게이트 절연막(123) 및 층간 절연막(105)에 형성된 컨택홀(323a)을 통해 제1팬 아웃 배선(210)과 제1a보호층(331a)을 연결한다. 제1a보호층(331a)은 제1a패드(311a)와 직접 접촉한다. 제1a보호층(331a)은 상술한 도전성 물질로 이루어져 있으므로 결과적으로 제1a패드(311a)는 제1팬 아웃 배선(210)과 전기적으로 연결될 수 있다.
다음으로 도 8 및 도 10을 참조하면, 제2a패드(312a)는 제1a패드(311a)와 동일하게 제2게이트 절연막(123) 상에 형성된다. 제2팬 아웃 배선(220) 또한 제2게이트 절연막(123) 상에 형성되므로, 제2a패드(312a)와 제2팬 아웃 배선(220)은 일체로 형성될 수 있다. 제2a패드(312a)와 제2팬 아웃 배선(220) 상에는 층간 절연막(105)이 형성된다. 제2a패드(312a)는 드라이버 IC(미도시)와 접촉되어야 하므로, 제2a패드(312a) 상에 형성된 층간 절연막(105)에는 제2a개구(322a)가 형성되어 제2a패드(312a)를 노출한다.
제2a패드(312a)는 금속 물질로 형성될 수 있어 노출시 부식되거나 손상을 받기 쉽다. 따라서, 제2a개구(322a)에 의해 노출된 제2a패드(312a) 상에는 제2a보호층(332a)이 형성된다.
제2a보호층(332a)은 제2a개구(322a)를 통해 노출된 제2a패드(312a)와 층간 절연막(105)의 일부를 덮도록 형성된다. 제2a보호층(332a)은 제2a패드(312a)의 부식을 방지하고, 제2a패드(312a)와 절연막들 간의 들뜸을 방지하여 패드 신뢰성을 개선하는 역할을 한다.
본 발명의 다른 실시예의 경우도 이전 실시예와 동일하게 패드와 드라이버 IC의 본딩 신뢰성을 향상시키는 효과를 가진다.
한편, 제1보호층(331), 제1a보호층(331a), 제2보호층(332), 제2보호층(332a) 및 연결부(333, 333a)는 표시 영역(DA)에 데이터 배선(DL)을 형성할 때 동시에 형성될 수 있으며, 이에 따라 데이터 배선(DL)과 동일한 레이어(layer)에 동일한 물질로 형성될 수 있다.
한편, 본 발명의 도 6, 7, 9, 및 10에 도시된 제1 및 제2 보호층(331,332, 331a, 332a) 상에는 추가의 보호층이 더 형성될 수 있으며 이러한 추가의 보호층은 패드의 부식 방지를 위해 인듐틴옥사이드(indium tin oxide: ITO), 인듐징크옥사이드(indium zink oxide: IZO), 징크옥사이드(zink oxide: ZnO), 인듐옥사이드(indium oxide: In2O3), 인듐갈륨옥사이드(indium galium oxide: IGO), 및 알루미늄징크옥사이드(aluminium zink oxide: AZO)을 포함하는 그룹에서 선택된 투명 도전성 산화물로 형성할 수 있다.
한편, 도 5 내지 7, 도 9 및 도 10에는 도시되지 않았지만, 팬 아웃 배선들(210,220) 상에는 패시베이션층(도 2의 107)이 더 형성되어 표면을 평탄화하고, 하부의 배선들을 보호할 수 있다. 여기서 패시베이션층(도 2의 107)은 산화실리콘 또는 질화실리콘 같은 무기물을 포함하거나, 폴리이미드, 폴리아마이드, 아크릴 수지, 벤조사이클로부텐 및 페놀 수지로 이루어진 군에서 선택되는 하나 이상의 유기물을 포함할 수도 있다.
본 발명을 앞서 기재한 바에 따라 바람직한 실시예를 통해 설명하였지만, 본 발명은 이에 한정되지 않으며 다음에 기재하는 특허청구범위의 개념과 범위를 벗어나지 않는 한, 다양한 수정 및 변형이 가능하다는 것을 본 발명이 속하는 기술 분야에 종사하는 자들은 쉽게 이해할 것이다.
210,220: 팬 아웃 배선
310,320: 패드

Claims (15)

  1. 화상이 표시되는 표시 영역과 상기 표시 영역 주변의 비표시 영역을 포함하는 기판;
    상기 표시 영역에 배치된 박막트랜지스터 및 상기 박막트랜지스터와 연결된 표시 소자;
    상기 표시 영역에서 서로 다른 층에 배치되며 동일한 방향으로 연장된 제1게이트선 및 제2게이트선;
    상기 표시 영역에서 상기 제1게이트선과 교차하는 방향으로 연장된 데이터선;
    상기 비표시 영역에 배치되며, 상기 제1게이트선과 동일한 층에 배치된 제1 배선;
    상기 제1 배선과 절연층을 사이에 두고 배치되며, 상기 제2게이트선과 동일한 층에 배치된 제2 배선;
    상기 제1 배선과 연결된 제1 패드;
    상기 제2 배선과 연결된 제2 패드;
    상기 제1 배선 및 상기 제2 배선은 제1 방향으로 연장되며, 상기 제1 배선은 상기 제2 배선과 상기 제1 방향과 교차하는 제2 방향으로 이웃하여 배치되고,
    상기 제1 패드의 중심 및 상기 제2 패드의 중심은 서로 엇갈리게 배치된, 표시 장치.
  2. 제1항에 있어서,
    상기 제1 배선과 상기 제1 패드는 일체로 구비된, 표시 장치.
  3. 제1항에 있어서,
    상기 제1 패드는 상기 제2 패드와 동일한 층에 배치된, 표시 장치.
  4. 제1항에 있어서,
    상기 제1 패드 상에 배치되어, 상기 제1 패드와 전기적으로 연결되는 제1 보호층; 및
    상기 제2 패드 상에 배치되어, 상기 제2 패드와 전기적으로 연결되는 제2 보호층;을 더 포함하는, 표시 장치.
  5. 제4항에 있어서,
    상기 제1 보호층과 상기 제2 보호층은 동일한 층에 배치된, 표시 장치.
  6. 제4항에 있어서,
    상기 제2 보호층은 상기 제2 배선과 적어도 일부 중첩하며, 상기 제2 배선과 컨택홀을 통해 연결된, 표시 장치.
  7. 제4항에 있어서,
    상기 제1 보호층 및 상기 제2 보호층은 상기 데이터선과 동일한 재료로 구비된, 표시 장치.
  8. 제4항에 있어서,
    상기 표시 소자는 제1 전극, 중간층, 및 제2 전극을 포함하며,
    상기 제1 보호층 및 상기 제2 보호층은 상기 제1 전극과 동일한 재료로 구비된, 표시 장치.
  9. 제1항에 있어서,
    상기 제1 패드와 상기 제2 패드는 상기 제2 방향으로 오버랩되도록 배치된, 표시 장치.
  10. 제1항에 있어서,
    상기 제1 배선 및 상기 제2 배선의 일단은 상기 표시 영역에 연결된, 표시 장치.
  11. 제1항에 있어서,
    상기 제2 배선은 단면상 상기 제2 패드와 비중첩하는, 표시 장치.
  12. 제1항에 있어서,
    상기 제1 배선 및 제2 배선은 복수로 구비되며,
    상기 복수의 제1 배선 및 상기 복수의 제2 배선은 상기 제2 방향을 따라 교번적으로 배치된, 표시 장치.
  13. 제1항에 있어서,
    상기 제1 패드 및 제2 패드는 복수로 구비되며,
    상기 복수의 제1 패드 및 상기 복수의 제2 패드는 상기 제2 방향을 따라 교번적으로 배치된, 표시 장치.
  14. 제1항에 있어서,
    상기 제1 패드의 중심과 상기 제2 패드의 중심은 상기 제1 방향 및 상기 제2 방향에 대해 엇갈리게 배치된, 표시 장치.
  15. 제1항에 있어서,
    상기 제1 패드 및 제2 패드는 복수로 구비되며,
    상기 복수의 제1 패드의 중심은 상기 제2 방향과 나란한 가상의 제1가상선을 따라 일렬로 배치되고,
    상기 복수의 제2 패드의 중심은 상기 제1가상선과 나란히 이격된 제2가상선을 따라 일렬로 배치된, 표시 장치.


KR1020210077423A 2020-11-17 2021-06-15 표시 장치 및 유기 발광 표시 장치 KR102349277B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020210077423A KR102349277B1 (ko) 2020-11-17 2021-06-15 표시 장치 및 유기 발광 표시 장치

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020200154091A KR102269139B1 (ko) 2019-09-20 2020-11-17 표시 장치 및 유기 발광 표시 장치
KR1020210077423A KR102349277B1 (ko) 2020-11-17 2021-06-15 표시 장치 및 유기 발광 표시 장치

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020200154091A Division KR102269139B1 (ko) 2019-09-20 2020-11-17 표시 장치 및 유기 발광 표시 장치

Publications (2)

Publication Number Publication Date
KR20210075943A KR20210075943A (ko) 2021-06-23
KR102349277B1 true KR102349277B1 (ko) 2022-01-11

Family

ID=73645975

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020200154091A KR102269139B1 (ko) 2019-09-20 2020-11-17 표시 장치 및 유기 발광 표시 장치
KR1020210077423A KR102349277B1 (ko) 2020-11-17 2021-06-15 표시 장치 및 유기 발광 표시 장치

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020200154091A KR102269139B1 (ko) 2019-09-20 2020-11-17 표시 장치 및 유기 발광 표시 장치

Country Status (1)

Country Link
KR (2) KR102269139B1 (ko)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005062582A (ja) * 2003-08-18 2005-03-10 Hitachi Displays Ltd 表示装置
KR101217500B1 (ko) * 2005-12-26 2013-01-02 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
BRPI0917025A2 (pt) * 2008-07-23 2016-02-16 Sharp Kk substrato de matriz ativo, dispositivo de exibição, método para inspecionar o substrato de matriz ativa, e método para inspecionar o dispositivo de exibição
JP5220692B2 (ja) 2009-06-17 2013-06-26 株式会社ジャパンディスプレイイースト 表示装置
KR101622645B1 (ko) * 2009-12-10 2016-05-20 엘지디스플레이 주식회사 유기발광 표시장치의 제조방법

Also Published As

Publication number Publication date
KR20200132809A (ko) 2020-11-25
KR20210075943A (ko) 2021-06-23
KR102269139B1 (ko) 2021-06-25

Similar Documents

Publication Publication Date Title
KR102025835B1 (ko) 표시 장치 및 유기 발광 표시 장치
US8975761B2 (en) Organic light-emitting display comprising a substrate having a fan-out unit configured to connect a display region with a pad unit
TWI738058B (zh) 顯示裝置及陣列基板
KR20160075954A (ko) 유기 발광 표시 장치
US20200203442A1 (en) Display panel
US9954009B2 (en) Display device
KR20210013449A (ko) 표시 장치
US20220293579A1 (en) Display device
KR20190012970A (ko) 발광 다이오드 표시 장치 및 이를 이용한 멀티 스크린 표시 장치
CN111971732A (zh) 显示装置
JP7046627B2 (ja) 表示装置
TWI719570B (zh) 顯示裝置
CN114664895A (zh) 透明显示装置
CN113314569A (zh) 显示装置
KR102182538B1 (ko) 표시 장치 및 유기 발광 표시 장치
KR102349277B1 (ko) 표시 장치 및 유기 발광 표시 장치
US20220068902A1 (en) Display device
WO2021024722A1 (ja) 表示装置
KR20210157926A (ko) 표시 장치
KR20210084990A (ko) 표시 장치
CN111971730B (zh) 显示设备
KR20230094649A (ko) 전계 발광 표시장치
KR20230101325A (ko) 전계 발광 표시장치
KR20230102376A (ko) 표시 장치
KR20230101208A (ko) 마이크로 캐비티 구조를 갖는 상부 발광형 전계 발광 표시장치

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant