KR102346628B1 - Light emitting device and light emitting device package - Google Patents

Light emitting device and light emitting device package Download PDF

Info

Publication number
KR102346628B1
KR102346628B1 KR1020150088346A KR20150088346A KR102346628B1 KR 102346628 B1 KR102346628 B1 KR 102346628B1 KR 1020150088346 A KR1020150088346 A KR 1020150088346A KR 20150088346 A KR20150088346 A KR 20150088346A KR 102346628 B1 KR102346628 B1 KR 102346628B1
Authority
KR
South Korea
Prior art keywords
layer
insulating layer
light emitting
electrode
emitting device
Prior art date
Application number
KR1020150088346A
Other languages
Korean (ko)
Other versions
KR20160150403A (en
Inventor
홍준희
Original Assignee
쑤저우 레킨 세미컨덕터 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 filed Critical 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드
Priority to KR1020150088346A priority Critical patent/KR102346628B1/en
Publication of KR20160150403A publication Critical patent/KR20160150403A/en
Application granted granted Critical
Publication of KR102346628B1 publication Critical patent/KR102346628B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/642—Heat extraction or cooling elements characterized by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED

Abstract

실시예는 자외선 발광소자, 자외선 발광소자의 제조방법, 발광소자 패키지 및 조명장치에 관한 것이다.
실시 예에 따른 자외선 발광소자는 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 발광구조물과, 활성층 및 제2 도전형 반도체층의 일부가 제거되어 노출된 제1 도전형 반도체층 상에 배치된 제1 전극과, 제2 도전형 반도체층 상에 배치된 제2 전극과, 제1 및 제2 전극의 일부를 노출시키는 절연층과, 절연층 상에 위치하여 절연층으로부터 노출된 상기 제1 전극과 전기적으로 연결된 제1 전극패드와, 절연층 상에 위치하여 절연층으로부터 노출된 제2 전극과 전기적으로 연결된 제2 전극패드, 및 제1 및 제2 전극패드의 분리된 영역에 위치한 열팽창 보상층을 포함할 수 있다.The embodiment relates to an ultraviolet light emitting device, a method for manufacturing an ultraviolet light emitting device, a light emitting device package, and a lighting device.
An ultraviolet light emitting device according to an embodiment includes a light emitting structure including a first conductivity type semiconductor layer, an active layer, and a second conductivity type semiconductor layer, and a first conductivity type semiconductor exposed by partially removing the active layer and the second conductivity type semiconductor layer. A first electrode disposed on the layer, a second electrode disposed on the second conductivity type semiconductor layer, an insulating layer exposing a portion of the first and second electrodes, and an insulating layer disposed on the insulating layer and exposed from the insulating layer a first electrode pad electrically connected to the first electrode, a second electrode pad positioned on the insulating layer and electrically connected to the second electrode exposed from the insulating layer, and separated regions of the first and second electrode pads It may include a thermal expansion compensation layer located in the.

Description

발광소자 및 발광소자 패키지{LIGHT EMITTING DEVICE AND LIGHT EMITTING DEVICE PACKAGE}Light emitting device and light emitting device package {LIGHT EMITTING DEVICE AND LIGHT EMITTING DEVICE PACKAGE}

실시예는 발광소자, 발광소자의 제조방법, 발광소자 패키지 및 조명장치에 관한 것이다.The embodiment relates to a light emitting device, a method of manufacturing a light emitting device, a light emitting device package, and a lighting device.

발광소자(Light Emitting Device)는 전기에너지가 빛 에너지로 변환되는 특성의 p-n 접합 다이오드를 주기율표상에서 3족-5족 원소 또는 2족-6족 원소가 화합되어 생성될 수 있고, 화합물 반도체의 조성비를 조절함으로써 다양한 색상구현이 가능하다.A light emitting device (Light Emitting Device) can be produced by combining a pn junction diode with a characteristic in which electric energy is converted into light energy, a group 3-5 element or a group 2-6 element on the periodic table, and the composition ratio of the compound semiconductor is Various colors can be realized by adjusting.

질화물 반도체는 높은 열적 안정성과 폭 넓은 밴드갭 에너지에 의해 광소자 및 고출력 전자소자 개발 분야에서 큰 관심을 받고 있다. 특히, 질화물 반도체를 이용한 자외선(UV) 발광소자, 청색(Blue) 발광소자, 녹색(Green) 발광소자, 적색(RED) 발광소자 등은 상용화되어 널리 사용되고 있다.Nitride semiconductors are receiving great attention in the field of developing optical devices and high-power electronic devices due to their high thermal stability and wide bandgap energy. In particular, ultraviolet (UV) light-emitting devices, blue light-emitting devices, green light-emitting devices, and red light-emitting devices using nitride semiconductors have been commercialized and widely used.

발광소자는 고집적 추세에 따라 발광소자 실장기술로 플립칩 발광소자가 사용되고 있다.As a light emitting device, flip-chip light emitting device is used as a light emitting device mounting technology according to the trend of high integration.

플립칩 발광소자는 도전성 재질의 솔더를 이용하여 발광소자를 패키지 기판에 직접 실장하는 기술로서, 와이어 공정을 삭제하므로 와이어에 의한 광효율 저하 및 박형화에 한계를 개선할 수 있었다.The flip-chip light emitting device is a technology for directly mounting the light emitting device on a package substrate by using a conductive solder, and since the wire process is eliminated, it is possible to improve the limit of reduction in light efficiency and thinning due to the wire.

그러나, 일반적인 플립칩 발광소자는 발광소자의 전극들에서 열에 의한 파손이 발생하여 전기적 신뢰성에 저하되는 문제가 있다.
However, a general flip-chip light emitting device has a problem in that electrical reliability is deteriorated due to heat damage in electrodes of the light emitting device.

실시 예는 열에 의한 파손을 개선하여 신뢰성을 향상시킬 수 있는 발광소자, 발광소자의 제조방법, 발광소자 패키지 및 조명장치를 제공할 수 있다.The embodiment may provide a light emitting device, a method for manufacturing a light emitting device, a light emitting device package, and a lighting device capable of improving reliability by improving heat damage.

또한, 실시 예는 광 효율이 향상된 발광소자, 발광소자의 제조방법, 발광소자 패키지 및 조명장치를 제공할 수 있다.In addition, the embodiment may provide a light emitting device with improved light efficiency, a method for manufacturing a light emitting device, a light emitting device package, and a lighting device.

실시 예에 따른 발광소자는 제1 도전형 반도체층(112), 활성층(114) 및 제2 도전형 반도체층(116)을 포함하는 발광구조물(110); 상기 활성층(114) 및 상기 제2 도전형 반도체층(116)의 일부가 제거되어 노출된 상기 제1 도전형 반도체층(112) 상에 배치된 제1 전극(132); 상기 제2 도전형 반도체층(116) 상에 배치된 제2 전극(133); 상기 제1 및 제2 전극(132, 133)의 일부를 노출시키는 절연층(143); 상기 절연층(143) 상에 위치하여 상기 절연층(143)으로부터 노출된 상기 제1 전극(132)과 전기적으로 연결된 제1 전극패드(151); 상기 절연층(143) 상에 위치하여 상기 절연층(143)으로부터 노출된 상기 제2 전극(133)과 전기적으로 연결된 제2 전극패드(153); 및 상기 제1 및 제2 전극패드(151, 153)의 분리된 영역에 위치한 열팽창 보상층(160)을 포함할 수 있다.The light emitting device according to the embodiment includes a light emitting structure 110 including a first conductivity type semiconductor layer 112 , an active layer 114 , and a second conductivity type semiconductor layer 116 ; a first electrode 132 disposed on the first conductivity type semiconductor layer 112 exposed by removing a portion of the active layer 114 and the second conductivity type semiconductor layer 116; a second electrode 133 disposed on the second conductivity-type semiconductor layer 116; an insulating layer 143 exposing a portion of the first and second electrodes 132 and 133; a first electrode pad 151 positioned on the insulating layer 143 and electrically connected to the first electrode 132 exposed from the insulating layer 143; a second electrode pad 153 positioned on the insulating layer 143 and electrically connected to the second electrode 133 exposed from the insulating layer 143; and a thermal expansion compensation layer 160 positioned in the separated regions of the first and second electrode pads 151 and 153 .

실시 예에 따른 발광소자 패키지는 상기 발광소자를 포함할 수 있다.
The light emitting device package according to the embodiment may include the light emitting device.

실시 예는 전극패드들의 분리된 영역에서 집중되는 열에 의한 스트레스를 개선하여 전극패드들의 파손을 방지함으로써, 신뢰성을 향상시킬 수 있다.The embodiment may improve reliability by preventing damage to the electrode pads by improving stress due to heat concentrated in the separated regions of the electrode pads.

또한, 실시 예는 광 효율을 향상시킬 수 있다.In addition, embodiments may improve light efficiency.

도 1은 일 실시 예에 따른 발광소자를 도시한 단면도이다.
도 2 내지 도 6은 일 실시 예에 따른 발광소자의 제조방법을 도시한 단면도이다.
도 7은 실시 예에 따른 발광 소자 패키지를 도시한 단면도이다.
도 8은 다른 실시 예에 따른 발광소자를 도시한 단면도이다.
도 9는 또 다른 실시 예에 따른 발광소자를 도시한 단면도이다.1 is a cross-sectional view illustrating a light emitting device according to an embodiment.
2 to 6 are cross-sectional views illustrating a method of manufacturing a light emitting device according to an exemplary embodiment.
7 is a cross-sectional view illustrating a light emitting device package according to an embodiment.
8 is a cross-sectional view illustrating a light emitting device according to another exemplary embodiment.
9 is a cross-sectional view illustrating a light emitting device according to another embodiment.

실시 예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(on/over)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상/위(on/over)"와 "아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 상/위 또는 아래에 대한 기준은 도면을 기준으로 설명한다.
In the description of embodiments, each layer (film), region, pattern or structure is “on/over” or “under” the substrate, each layer (film), region, pad or pattern. In the case of being described as being formed on, “on/over” and “under” include both “directly” or “indirectly” formed through another layer. do. In addition, the reference for the upper / upper or lower of each layer will be described with reference to the drawings.

도 1은 일 실시 예에 따른 발광소자를 도시한 단면도이다.1 is a cross-sectional view illustrating a light emitting device according to an embodiment.

도 1에 도시된 바와 같이, 일 실시 예에 따른 발광소자는 발광구조물(110)을 포함할 수 있다.1 , the light emitting device according to an embodiment may include a light emitting structure 110 .

상기 발광구조물(110)은 제1 도전형 반도체층(112), 상기 제1 도전형 반도체층(112) 상에 위치한 활성층(114) 및 상기 활성층(114) 아래에 위치한 제2 도전형 반도체층(116)을 포함할 수 있다.The light emitting structure 110 includes a first conductivity type semiconductor layer 112 , an active layer 114 located on the first conductivity type semiconductor layer 112 , and a second conductivity type semiconductor layer ( 116) may be included.

상기 제1 도전형 반도체층(112)은 반도체 화합물, 예컨대 3족-5족, 2족-6족 등의 화합물 반도체로 구현될 수 있으며, 제1 도전형 도펀트가 도핑될 수 있다. 상기 제1 도전형 반도체층(112)이 n형 반도체층인 경우, n형 도펀트로서, Si, Ge, Sn, Se, Te를 포함할 수 있으나 이에 한정되는 것은 아니다. 예컨대 상기 제1 도전형 반도체층(112)은 AlGaP, InGaP, AlInGaP, InP, GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN,AlGaAs, InGaAs, AlInGaAs, GaP 중 어느 하나 이상으로 형성될 수 있다.The first conductivity-type semiconductor layer 112 may be implemented with a semiconductor compound, for example, a compound semiconductor such as Group III-5, Group II-6, and may be doped with a first conductivity-type dopant. When the first conductivity-type semiconductor layer 112 is an n-type semiconductor layer, the n-type dopant may include Si, Ge, Sn, Se, and Te, but is not limited thereto. For example, the first conductivity type semiconductor layer 112 may be formed of at least one of AlGaP, InGaP, AlInGaP, InP, GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN, AlGaAs, InGaAs, AlInGaAs, and GaP. .

상기 활성층(114)은 상기 제1 도전형 반도체층(112) 상에 형성될 수 있다. 상기 활성층(114)은 상기 활성층(114)은 양자우물(미도시)과 양자벽(미도시)을 포함할 수 있다. 도면에는 도시되지 않았지만, 상기 활성층(114)은 복수의 서브 활성층을 포함할 수 있다. 여기서, 상기 복수의 서브 활성층 각각은 양자우물과 양자벽을 포함할 수 있다. 상기 활성층(114)의 양자우물/양장벽은 InGaN/GaN, InGaN/InGaN, GaN/AlGaN, InGaN/AlGaN, InAlGaN/GaN, GaAs(InGaAs)/AlGaAs, GaP(InGaP)/AlGaP 중 어느 하나 이상의 페어 구조로 형성될 수 있으나 이에 한정되는 것은 아니다.The active layer 114 may be formed on the first conductivity-type semiconductor layer 112 . The active layer 114 may include a quantum well (not shown) and a quantum wall (not shown). Although not shown in the drawings, the active layer 114 may include a plurality of sub-active layers. Here, each of the plurality of sub-active layers may include a quantum well and a quantum wall. The quantum wells/both barriers of the active layer 114 may include any one or more pairs of InGaN/GaN, InGaN/InGaN, GaN/AlGaN, InGaN/AlGaN, InAlGaN/GaN, GaAs (InGaAs)/AlGaAs, and GaP (InGaP)/AlGaP pairs. It may be formed in a structure, but is not limited thereto.

상기 제2 도전형 반도체층(116)은 상기 활성층(114)상에 형성될 수 있다. 상기 제2 도전형 반도체층(116)은 반도체 화합물, 예컨대 3족-5족, 2족-6족 등의 화합물 반도체로 구현될 수 있으며, 제1 도전형 도펀트가 도핑될 수 있다. 상기 제2 도전형 반도체층(116)이 p형 반도체층인 경우, p형 도펀트로서, Mg, Zn, Ca, Sr, Ba 등를 포함할 수 있으나 이에 한정되는 것은 아니다. 예컨대 상기 제2 도전형 반도체층(116)은 AlGaP, InGaP, AlInGaP, InP, GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN,AlGaAs, InGaAs, AlInGaAs, GaP 중 어느 하나 이상으로 형성될 수 있다.The second conductivity type semiconductor layer 116 may be formed on the active layer 114 . The second conductivity type semiconductor layer 116 may be implemented with a semiconductor compound, for example, a compound semiconductor such as a group 3-5 or group 2-6, and may be doped with a first conductivity type dopant. When the second conductivity-type semiconductor layer 116 is a p-type semiconductor layer, the p-type dopant may include Mg, Zn, Ca, Sr, Ba, or the like, but is not limited thereto. For example, the second conductivity type semiconductor layer 116 may be formed of at least one of AlGaP, InGaP, AlInGaP, InP, GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN, AlGaAs, InGaAs, AlInGaAs, and GaP. .

상기 발광구조물(110)은 기판(101) 상에 형성될 수 있다. 상기 기판(101)은 상기 기판(101)은 열전도성이 뛰어난 물질일 수 있다. 상기 기판(101)는 단층 또는 다층으로 형성될 수 있다. 상기 기판(101)은 전도성 기판 또는 절연성 기판일 수 있다. 예컨대 상기 기판(101)은 GaAs, 사파이어(Al2O3), SiC, Si, GaN, ZnO, GaP, InP, Ge 및 Ga203 중 적어도 하나일 수 있다. 상기 기판(101)은 요철구조(102)를 포함할 수 있다. 상기 요철구조(102)는 상기 기판(101)의 일면 상에 위치할 수 있다. 예컨대 상기 요철구조(102)는 상기 발광구조물(110)이 형성되는 상기 기판(101)의 상부면 상에 형성될 수 있다.The light emitting structure 110 may be formed on the substrate 101 . The substrate 101 may be a material having excellent thermal conductivity. The substrate 101 may be formed in a single layer or in multiple layers. The substrate 101 may be a conductive substrate or an insulating substrate. For example, the substrate 101 may be at least one of GaAs, sapphire (Al 2 O 3 ), SiC, Si, GaN, ZnO, GaP, InP, Ge, and Ga 2 0 3 . The substrate 101 may include an uneven structure 102 . The concave-convex structure 102 may be positioned on one surface of the substrate 101 . For example, the uneven structure 102 may be formed on the upper surface of the substrate 101 on which the light emitting structure 110 is formed.

일 실시 예의 발광소자(100)는 제1 도전형 반도체층(112) 상에 위치한 제1 전극(132) 및 상기 제2 도전형 반도체층(116) 상에 위치한 제2 전극(133)을 포함할 수 있다. The light emitting device 100 according to an embodiment may include a first electrode 132 positioned on the first conductivity-type semiconductor layer 112 and a second electrode 133 positioned on the second conductivity-type semiconductor layer 116 . can

상기 제1 전극(132)은 상기 활성층(114) 및 상기 제2 도전형 반도체층(116)의 일부가 제거되어 노출된 상기 제1 도전형 반도체층(112) 상에 형성될 수 있다. 상기 제1 전극(132)은 상기 제1 도전형 반도체층(112)과 직접 접촉할 수 있다. The first electrode 132 may be formed on the first conductivity-type semiconductor layer 112 exposed by removing portions of the active layer 114 and the second conductivity-type semiconductor layer 116 . The first electrode 132 may directly contact the first conductivity-type semiconductor layer 112 .

상기 제2 전극(133)은 상기 제2 도전형 반도체층(116) 상에 형성될 수 있다.The second electrode 133 may be formed on the second conductivity-type semiconductor layer 116 .

상기 제1 및 제2 전극(132, 133)은 반사층을 포함할 수 있다. 상기 제1 및 제2 전극(132, 133)은 반사성이 우수하고, 전기적인 접촉이 우수한 물질로 형성될 수 있다. 예컨대 상기 제1 및 제2 전극(132, 133)은 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 중 적어도 하나를 포함하는 금속 또는 합금으로 형성될 수 있다.The first and second electrodes 132 and 133 may include a reflective layer. The first and second electrodes 132 and 133 may be formed of a material having excellent reflectivity and excellent electrical contact. For example, the first and second electrodes 132 and 133 may be formed of a metal or alloy including at least one of Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, and Hf. have.

일 실시 예의 발광소자는 제2 도전형 반도체층(116) 상에 오믹층(131)을 포함할 수 있다. 상기 오믹층(131)은 상기 제2 도전형 반도체층(116) 상면에 직접 접촉될 수 있다. 상기 오믹층(131)은 상기 제2 도전형 반도체층(116)과 상기 제2 전극(133) 사이에 위치할 수 있다. 상기 오믹층(131)은 효율적인 캐리어 주입을 위해 단일 금속, 금속 합금, 금속 산화물 등일 수 있고, 적어도 하나 이상의 복수의 층이 적층될 수 있다. 상기 오믹층(131)은 반도체와 전기적인 접촉인 우수한 물질로 형성될 수 있다. 예컨대 상기 오믹층(131)은 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IZON(IZO Nitride), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), ZnO, IrOx, RuOx, NiO, RuOx/ITO, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO, Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 중 적어도 하나를 포함하여 형성될 수 있으며, 이에 한정되는 것은 아니다.The light emitting device according to an embodiment may include an ohmic layer 131 on the second conductivity type semiconductor layer 116 . The ohmic layer 131 may directly contact the upper surface of the second conductivity-type semiconductor layer 116 . The ohmic layer 131 may be positioned between the second conductivity-type semiconductor layer 116 and the second electrode 133 . The ohmic layer 131 may be a single metal, a metal alloy, a metal oxide, etc. for efficient carrier injection, and at least one or more layers may be stacked. The ohmic layer 131 may be formed of an excellent material that is in electrical contact with the semiconductor. For example, the ohmic layer 131 may include indium tin oxide (ITO), indium zinc oxide (IZO), indium zinc tin oxide (IZTO), indium aluminum zinc oxide (IAZO), indium gallium zinc oxide (IGZO), or indium gallium (IGTO). tin oxide), AZO (aluminum zinc oxide), ATO (antimony tin oxide), GZO (gallium zinc oxide), IZON (IZO Nitride), AGZO (Al-Ga ZnO), IGZO (In-Ga ZnO), ZnO, IrOx , RuOx, NiO, RuOx/ITO, Ni/IrOx/Au, and Ni/IrOx/Au/ITO, Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, It may be formed including at least one of Hf, but is not limited thereto.

일 실시 예의 발광소자는 상기 발광구조물(110)을 감싸는 제1 절연층(141) 및 제2 절연층(143)을 포함한다.The light emitting device according to an embodiment includes a first insulating layer 141 and a second insulating layer 143 surrounding the light emitting structure 110 .

상기 제1 절연층(141)은 상기 발광구조물(110) 상에 형성될 수 있다. 상기 제2 절연층(143)은 상기 발광구조물(110)의 측면을 덮고, 상기 오믹층(131), 제1 및 제2 전극(132, 133)을 노출시킬 수 있다. 상기 제1 절연층(141)은 상기 제1 및 제2 전극(132, 133)을 제외한 상기 발광구조물(110)의 노출영역 상에 형성될 수 있다.The first insulating layer 141 may be formed on the light emitting structure 110 . The second insulating layer 143 may cover a side surface of the light emitting structure 110 and expose the ohmic layer 131 and the first and second electrodes 132 and 133 . The first insulating layer 141 may be formed on an exposed region of the light emitting structure 110 except for the first and second electrodes 132 and 133 .

상기 제2 절연층(143)은 상기 제1 절연층(141) 상에 위치할 수 있다. 상기 제2 절연층(143)은 상기 제1 및 제2 전극(132, 133)의 일부를 노출시킬 수 있다.The second insulating layer 143 may be positioned on the first insulating layer 141 . The second insulating layer 143 may expose a portion of the first and second electrodes 132 and 133 .

상기 제1 및 2 절연층(141, 143)은 산화물, 질화물, 불화물, 황화물 등 절연물질 또는 절연성 수지를 포함할 수 있다. 상기 제1 및 제2 절연층(141, 143)은 예컨대 Al, Cr, Si, Ti, Zn, Zr 중 적어도 하나를 포함할 수 있다. 상기 제1 및 제2 절연층(141, 143)은 예컨대, SiO2, Si3N4, Al2O3, TiO2 중에서 선택적으로 형성될 수 있다. 상기 제1 및 제2 절연층(141, 143)은 단층 또는 다층으로 형성될 수 있으며, 이에 한정되는 것은 아니다.The first and second insulating layers 141 and 143 may include an insulating material such as oxide, nitride, fluoride, or sulfide, or an insulating resin. The first and second insulating layers 141 and 143 may include, for example, at least one of Al, Cr, Si, Ti, Zn, and Zr. The first and second insulating layers 141 and 143 may be selectively formed from , for example, SiO 2 , Si 3 N 4 , Al 2 O 3 , and TiO 2 . The first and second insulating layers 141 and 143 may be formed as a single layer or a multilayer, but are not limited thereto.

일 실시 예의 발광소자는 상기 제2 절연층(143) 상에 제1 및 제2 전극패드(151, 153)를 포함할 수 있다.The light emitting device according to an embodiment may include first and second electrode pads 151 and 153 on the second insulating layer 143 .

상기 제1 전극패드(151)는 상기 제2 절연층(143) 상에 형성될 수 있고, 상기 제1 전극(132)이 노출된 영역에 형성될 수 있다. 상기 제1 전극패드(151)는 상기 제2 절연층(143)으로부터 노출된 상기 제1 전극(132)과 전기적으로 연결될 수 있다.The first electrode pad 151 may be formed on the second insulating layer 143 , and may be formed in a region where the first electrode 132 is exposed. The first electrode pad 151 may be electrically connected to the first electrode 132 exposed from the second insulating layer 143 .

상기 제2 전극패드(153)는 상기 제2 절연층(143) 상에 형성될 수 있고, 상기 제2 전극(133)이 노출된 영역에 형성될 수 있다. 상기 제2 전극패드(153)는 상기 제2 절연층(133)으로부터 노출된 상기 제2 전극(133)과 전기적으로 연결될 수 있다.The second electrode pad 153 may be formed on the second insulating layer 143 , and may be formed in a region where the second electrode 133 is exposed. The second electrode pad 153 may be electrically connected to the second electrode 133 exposed from the second insulating layer 133 .

상기 제1 및 제2 전극패드(151, 153)는 일정 간격 이격될 수 있다.The first and second electrode pads 151 and 153 may be spaced apart from each other by a predetermined interval.

일 실시 예의 발광소자(100)는 상기 제1 및 제2 전극패드(151, 153) 사이에 위치한 열팽창 보상층(160)을 포함할 수 있다. 상기 열팽창 보상층(160)은 상기 제1 및 제2 전극패드(151, 153) 사이의 제2 절연층(143) 상에 형성될 수 있다. 상기 열팽창 보상층(60)은 상기 제2 절연층(143)의 상부면과 직접 접촉되고, 서로 대면되어 분리된 상기 제1 및 제2 전극패드(151, 153)의 측면들과 직접 접촉될 수 있다. 상기 열팽창 보상층(160)은 상기 제1 및 제2 전극패드(151, 153)가 분리되는 영역에 위치하여 열에 의한 제1 및 제2 전극패드(151, 153)의 파손을 개선할 수 있다. 상기 열팽창 보상층(160)의 열팽창 계수는 3×10-6/K 내지 9×10-6/K일 수 있으나 이에 한정되는 것은 아니다. 상기 열팽창 보상층(160)은 단층 또는 다층으로 형성될 수 있다. 상기 열팽창 보상층(160)은 반사기능을 포함할 수 있다. 예컨대 상기 열팽창 보상층(160)은 서로 상이한 제1 굴절률을 갖는 제1 층과 제2 굴절률을 갖는 제2 층이 교대로 2페어 이상 적층된 구조를 포함할 수 있다. 상기 제1 및 제2 층은 절연성 물질을 포함하는 DBR(Distributed bragg reflection)일 수 있다. 상기 열팽창 보상층(160)의 두께는 상기 제1 및 제2 전극패드(151, 153)의 두께와 대응될 수 있다. 상기 열팽창 보상층(160)의 두께는 상기 제2 절연층(143)의 상부면을 기준으로 상기 제1 및 제2 전극패드(151, 153)의 두께와 동일하거나 작을 수 있다.The light emitting device 100 according to an embodiment may include a thermal expansion compensation layer 160 positioned between the first and second electrode pads 151 and 153 . The thermal expansion compensation layer 160 may be formed on the second insulating layer 143 between the first and second electrode pads 151 and 153 . The thermal expansion compensation layer 60 may be in direct contact with the upper surface of the second insulating layer 143 and may be in direct contact with the side surfaces of the first and second electrode pads 151 and 153 separated by facing each other. have. The thermal expansion compensation layer 160 may be located in a region where the first and second electrode pads 151 and 153 are separated to improve damage to the first and second electrode pads 151 and 153 due to heat. The thermal expansion coefficient of the thermal expansion compensation layer 160 may be 3×10 -6 /K to 9×10 -6 /K, but is not limited thereto. The thermal expansion compensation layer 160 may be formed in a single layer or in multiple layers. The thermal expansion compensation layer 160 may include a reflection function. For example, the thermal expansion compensation layer 160 may include a structure in which two or more pairs of a first layer having a different first refractive index and a second layer having a second refractive index are alternately stacked. The first and second layers may be distributed bragg reflection (DBR) including an insulating material. The thickness of the thermal expansion compensation layer 160 may correspond to the thickness of the first and second electrode pads 151 and 153 . The thickness of the thermal expansion compensation layer 160 may be the same as or smaller than the thickness of the first and second electrode pads 151 and 153 based on the upper surface of the second insulating layer 143 .

일 실시 예의 발광소자(100)는 제1 및 제2 전극패드(151, 153) 사이에 열팽창 보상층(160)이 배치되어 제1 및 제2 전극패드(151, 153)의 분리되는 영역의 열에 의한 스트레스를 개선함으로써, 상기 제1 및 제2 전극패드(151, 153)의 파손을 개선하여 신뢰성을 향상시킬 수 있다.In the light emitting device 100 according to an embodiment, a thermal expansion compensation layer 160 is disposed between the first and second electrode pads 151 and 153, so that the first and second electrode pads 151 and 153 are separated from each other. By improving the stress caused by the temperature, the damage of the first and second electrode pads 151 and 153 can be improved, and reliability can be improved.

일 실시 예의 발광소자(100)는 반사기능을 포함하여 상기 발광구조물(110)로부터의 광을 반사함으로써, 광 추출 효율을 향상시킬 수 있다.The light emitting device 100 according to an embodiment reflects light from the light emitting structure 110 including a reflection function, thereby improving light extraction efficiency.

도 2 내지 도 6은 일 실시 예에 따른 발광소자의 제조방법을 도시한 단면도이다.2 to 6 are cross-sectional views illustrating a method of manufacturing a light emitting device according to an exemplary embodiment.

도 2를 참조하면, 발광구조물(110)은 기판(101) 상에 형성될 수 있다.Referring to FIG. 2 , the light emitting structure 110 may be formed on a substrate 101 .

상기 기판(101)은 열전도성이 뛰어난 물질로 형성될 수 있으며, 전도성 기판 또는 절연성 기판일수 있다. 예컨대 상기 기판(101)은 사파이어(Al2O3), SiC, Si, GaAs, GaN, ZnO, GaP, InP, Ge, and Ga203 중 적어도 하나를 사용할 수 있다. 상기 기판(101) 상에는 요철 구조(102)가 형성될 수 있으며, 이에 한정되는 것은 아니다.The substrate 101 may be formed of a material having excellent thermal conductivity, and may be a conductive substrate or an insulating substrate. For example, the substrate 101 may include at least one of sapphire (Al 2 O 3 ), SiC, Si, GaAs, GaN, ZnO, GaP, InP, Ge, and Ga 2 0 3 . A concave-convex structure 102 may be formed on the substrate 101, but is not limited thereto.

도면에는 도시되지 않았지만, 상기 기판(101) 상에는 버퍼층(미도시)이 형성될 수 있다. 상기 버퍼층(미도시)은 상기 발광구조물(110)과 기판(101)의 격자 부정합을 완화시킬 수 있다.Although not shown in the drawings, a buffer layer (not shown) may be formed on the substrate 101 . The buffer layer (not shown) may alleviate a lattice mismatch between the light emitting structure 110 and the substrate 101 .

상기 제1 도전형 반도체층(112)은 반도체 화합물, 예컨대 3족-5족, 2족-6족 등의 화합물 반도체로 구현될 수 있으며, 제1 도전형 도펀트가 도핑될 수 있다. 상기 제1 도전형 반도체층(112)이 n형 반도체층인 경우, 상기 제1 도전형 도펀트는 n형 도펀트로서, Si, Ge, Sn, Se, Te를 포함할 수 있으나, 이에 한정되는 것은 아니다.The first conductivity-type semiconductor layer 112 may be implemented with a semiconductor compound, for example, a compound semiconductor such as Group III-5 or Group II-6, and may be doped with a first conductivity-type dopant. When the first conductivity-type semiconductor layer 112 is an n-type semiconductor layer, the first conductivity-type dopant is an n-type dopant and may include Si, Ge, Sn, Se, and Te, but is not limited thereto. .

예컨대 상기 제1 도전형 반도체층(112)은 GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN,AlGaAs, InGaAs, AlInGaAs, GaP, AlGaP, InGaP, AlInGaP, InP 중 어느 하나 이상으로 형성될 수 있다.For example, the first conductivity type semiconductor layer 112 may be formed of any one or more of GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN, AlGaAs, InGaAs, AlInGaAs, GaP, AlGaP, InGaP, AlInGaP, and InP. .

상기 제1 도전형 반도체층(112)은 화학증착방법(CVD) 혹은 분자선 에피택시 (MBE) 혹은 스퍼터링 혹은 수산화물 증기상 에피택시(HVPE) 등의 방법을 사용하여 N형 GaN층을 형성할 수 있다. 또한, 상기 제1 도전형 반도체층(112)은 챔버에 트리메틸 갈륨 가스(TMGa), 암모니아 가스(NH3), 질소 가스(N2), 및 실리콘(Si)와 같은 n 형 불순물을 포함하는 실란 가스(SiH4)가 주입되어 형성될 수 있다.The first conductivity type semiconductor layer 112 may be formed of an N-type GaN layer using a method such as chemical vapor deposition (CVD), molecular beam epitaxy (MBE), sputtering, or hydroxide vapor phase epitaxy (HVPE). . In addition, the first conductivity type semiconductor layer 112 is silane containing n-type impurities such as trimethyl gallium gas (TMGa), ammonia gas (NH 3 ), nitrogen gas (N 2 ), and silicon (Si) in a chamber. Gas (SiH 4 ) may be injected and formed.

상기 활성층(114)은 단일 양자 우물 구조, 다중 양자 우물 구조(MQW: Multi Quantum Well), 양자 선(Quantum-Wire) 구조, 또는 양자 점(Quantum Dot) 구조 중 적어도 어느 하나로 형성될 수 있다. 예컨대 상기 활성층(112)은 트리메틸 갈륨 가스(TMGa), 암모니아 가스(NH3), 질소 가스(N2), 및 트리메틸 인듐 가스(TMIn)가 주입되어 다중 양자우물구조가 형성될 수 있으나, 이에 한정되는 것은 아니다.The active layer 114 may be formed of at least one of a single quantum well structure, a multi quantum well (MQW) structure, a quantum-wire structure, or a quantum dot structure. For example, trimethyl gallium gas (TMGa), ammonia gas (NH 3 ), nitrogen gas (N 2 ), and trimethyl indium gas (TMIn) may be injected into the active layer 112 to form a multi-quantum well structure, but limited thereto it's not going to be

상기 활성층(114)은 우물층/장벽층 구조를 포함할 수 있다. 예컨대 상기 활성층(114)은 InGaN/GaN, InGaN/InGaN, GaN/AlGaN, InAlGaN/GaN, GaAs/AlGaAs, InGaAs/AlGaAs, GaP/AlGaP, InGaP/AlGaP 중 어느 하나 이상의 페어 구조로 형성될 수 있으나, 이에 한정되는 것은 아니다.The active layer 114 may include a well layer/barrier layer structure. For example, the active layer 114 may be formed in a pair structure of any one or more of InGaN/GaN, InGaN/InGaN, GaN/AlGaN, InAlGaN/GaN, GaAs/AlGaAs, InGaAs/AlGaAs, GaP/AlGaP, InGaP/AlGaP, The present invention is not limited thereto.

상기 제2 도전형 반도체층(116)은 반도체 화합물, 예컨대 3족-5족, 2족-6족 등의 화합물 반도체로 구현될 수 있으며, 제2 도전형 도펀트가 도핑될 수 있다. 상기 제2 도전형 반도체층(116)이 p형 반도체층인 경우, 상기 제2 도전형 도펀트는 p형 도펀트로서, Mg, Zn, Ca, Sr, Ba 등을 포함할 수 있다.The second conductivity-type semiconductor layer 116 may be implemented with a semiconductor compound, for example, a compound semiconductor such as Group III-5, Group II-6, and may be doped with a second conductivity-type dopant. When the second conductivity-type semiconductor layer 116 is a p-type semiconductor layer, the second conductivity-type dopant is a p-type dopant and may include Mg, Zn, Ca, Sr, Ba, or the like.

상기 제2 도전형 반도체층(116)은 챔버에 트리메틸 갈륨 가스(TMGa), 암모니아 가스(NH3), 질소 가스(N2), 및 마그네슘(Mg)과 같은 p 형 불순물을 포함하는 비세틸 사이클로 펜타디에닐 마그네슘(EtCp2Mg){Mg(C2H5C5H4)2}가 주입되어 p형 GaN층이 형성될 수 있으나, 이에 한정되는 것은 아니다.The second conductivity-type semiconductor layer 116 is a bisethyl cycle containing trimethyl gallium gas (TMGa), ammonia gas (NH 3 ), nitrogen gas (N 2 ), and p-type impurities such as magnesium (Mg) in a chamber. Magnesium pentadienyl (EtCp 2 Mg) {Mg(C 2 H 5 C 5 H 4 ) 2 } may be implanted to form a p-type GaN layer, but is not limited thereto.

실시예에서 상기 제1 도전형 반도체층(112)은 n형 반도체층, 상기 제2 도전형 반도체층(116)은 p형 반도체층일 수 있으나, 이에 한정되는 것은 아니다. 상기 제2 도전형 반도체층(116) 위에는 상기 제2 도전형과 반대의 극성을 갖는 반도체 예컨대 n형 반도체층(미도시)이 형성될 수 있다. 이에 따라 실시 예의 발광구조물(110)은 n-p 접합 구조, p-n 접합 구조, n-p-n 접합 구조, p-n-p 접합 구조 중 어느 한 구조로 구현할 수 있다.In an embodiment, the first conductivity-type semiconductor layer 112 may be an n-type semiconductor layer, and the second conductivity-type semiconductor layer 116 may be a p-type semiconductor layer, but is not limited thereto. A semiconductor having a polarity opposite to that of the second conductivity type, for example, an n-type semiconductor layer (not shown) may be formed on the second conductivity type semiconductor layer 116 . Accordingly, the light emitting structure 110 of the embodiment may be implemented as any one of an n-p junction structure, a p-n junction structure, an n-p-n junction structure, and a p-n-p junction structure.

도 3을 참조하면, 제1 도전형 반도체층(112)의 일부는 상기 활성층(114) 및 상기 제2 도전형 반도체층(116)의 일부가 식각되어 노출될 수 있다.Referring to FIG. 3 , a portion of the first conductivity type semiconductor layer 112 may be exposed by etching a portion of the active layer 114 and the second conductivity type semiconductor layer 116 .

제1 절연층(141)은 발광구조물(110) 상에 형성될 수 있다. 상기 제1 절연층(141)은 상기 제2 도전형 반도체층(116)의 상부면을 노출시키는 제1 홀(H1)과 상기 제1 도전형 반도체층(112)의 상부면을 노출시키는 제2 홀(H2)을 포함할 수 있다. 상기 제1 절연층(141)은 산화물, 질화물, 불화물, 황화물 등 절연물질 또는 절연성 수지를 포함할 수 있다. 상기 제1 절연층(141)은 예컨대 Al, Cr, Si, Ti, Zn, Zr 중 적어도 하나를 포함할 수 있다. 상기 제1 절연층(141)은 예컨대, SiO2, Si3N4, Al2O3, TiO2 중에서 선택적으로 형성될 수 있다. 상기 제1 절연층(141)은 단층 또는 다층으로 형성될 수 있으며, 이에 한정되는 것은 아니다.The first insulating layer 141 may be formed on the light emitting structure 110 . The first insulating layer 141 includes a first hole H1 exposing the upper surface of the second conductivity-type semiconductor layer 116 and a second hole H1 exposing the upper surface of the first conductivity-type semiconductor layer 112 . It may include a hole H2. The first insulating layer 141 may include an insulating material such as oxide, nitride, fluoride, or sulfide, or an insulating resin. The first insulating layer 141 may include, for example, at least one of Al, Cr, Si, Ti, Zn, and Zr. The first insulating layer 141 may be selectively formed from , for example, SiO 2 , Si 3 N 4 , Al 2 O 3 , and TiO 2 . The first insulating layer 141 may be formed as a single layer or a multilayer, but is not limited thereto.

도 4를 참조하면, 제1 전극(132)은 제1 절연층(141)으로부터 노출된 제1 도전형 반도체층(112) 상에 형성될 수 있다. 상기 제2 전극(133)은 상기 제1 절연층(141)으로부터 놀출된 제2 도전형 반도체층(116) 상에 형성될 수 있다.Referring to FIG. 4 , the first electrode 132 may be formed on the first conductivity-type semiconductor layer 112 exposed from the first insulating layer 141 . The second electrode 133 may be formed on the second conductivity-type semiconductor layer 116 protruding from the first insulating layer 141 .

상기 제1 및 제2 전극(132, 133)은 반사성이 우수하고, 전기적인 접촉이 우수한 물질로 형성될 수 있다. 예컨대 상기 제1 및 제2 전극(132, 133)은 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 중 적어도 하나를 포함하는 금속 또는 합금으로 형성될 수 있다.The first and second electrodes 132 and 133 may be formed of a material having excellent reflectivity and excellent electrical contact. For example, the first and second electrodes 132 and 133 may be formed of a metal or alloy including at least one of Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, and Hf. have.

상기 제2 전극(133)과 상기 제2 도전형 반도체층(116) 사이에 오믹층(131)이 형성될 수 있다. 상기 오믹층(131)은 상기 제2 도전형 반도체층(116) 상면에 직접 접촉될 수 있다. 즉, 상기 오믹층(131)은 상기 제2 전극(133) 아래에 위치할 수 있다. 상기 오믹층(131)은 효율적인 캐리어 주입을 위해 단일 금속, 금속 합금, 금속 산화물 등일 수 있고, 적어도 하나 이상의 복수의 층이 적층될 수 있다. 상기 오믹층(131)은 반도체와 전기적인 접촉인 우수한 물질로 형성될 수 있다. 예컨대 상기 오믹층(131)은 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IZON(IZO Nitride), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), ZnO, IrOx, RuOx, NiO, RuOx/ITO, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO, Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 중 적어도 하나를 포함하여 형성될 수 있으며, 이에 한정되는 것은 아니다.An ohmic layer 131 may be formed between the second electrode 133 and the second conductivity-type semiconductor layer 116 . The ohmic layer 131 may directly contact the upper surface of the second conductivity-type semiconductor layer 116 . That is, the ohmic layer 131 may be positioned under the second electrode 133 . The ohmic layer 131 may be a single metal, a metal alloy, a metal oxide, etc. for efficient carrier injection, and at least one or more layers may be stacked. The ohmic layer 131 may be formed of an excellent material that is in electrical contact with the semiconductor. For example, the ohmic layer 131 may include indium tin oxide (ITO), indium zinc oxide (IZO), indium zinc tin oxide (IZTO), indium aluminum zinc oxide (IAZO), indium gallium zinc oxide (IGZO), or indium gallium (IGTO). tin oxide), AZO (aluminum zinc oxide), ATO (antimony tin oxide), GZO (gallium zinc oxide), IZON (IZO Nitride), AGZO (Al-Ga ZnO), IGZO (In-Ga ZnO), ZnO, IrOx , RuOx, NiO, RuOx/ITO, Ni/IrOx/Au, and Ni/IrOx/Au/ITO, Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, It may be formed including at least one of Hf, but is not limited thereto.

일 실시 예의 발광소자는 제1 절연층(141)을 형성한 후, 상기 오믹층(131),제1 및 제2 전극(132, 133)을 형성하는 제조방법을 한정하여 설명하고 있지만, 이에 한정되는 것은 아니다. 예컨대 제1 절연층(141)은 상기 오믹층(131), 제1 및 제2 전극(132, 133)이 형성된 후에 형성될 수도 있다.In the light emitting device of an embodiment, a manufacturing method of forming the ohmic layer 131 and the first and second electrodes 132 and 133 after forming the first insulating layer 141 is limitedly described, but limited to this it is not going to be For example, the first insulating layer 141 may be formed after the ohmic layer 131 and the first and second electrodes 132 and 133 are formed.

도 5를 참조하면, 제2 절연층(143)은 상기 제1 절연층(141), 제1 및 제2 전극(132, 133) 상에 형성될 수 있다. 상기 제2 절연층(143)은 상기 제1 전극(132)의 일부를 노출시키는 제3 홀(H3) 및 상기 제2 전극(133)의 일부를 노출시키는 제3 홀(H4)를 포함할 수 있다. 상기 제2 절연층(143)은 산화물, 질화물, 불화물, 황화물 등 절연물질 또는 절연성 수지를 포함할 수 있다. 상기 제2 절연층(143)은 예컨대 Al, Cr, Si, Ti, Zn, Zr 중 적어도 하나를 포함할 수 있다. 상기 제2 절연층(143)은 예컨대, SiO2, Si3N4, Al2O3, TiO2 중에서 선택적으로 형성될 수 있다. 상기 제2 절연층(143)은 단층 또는 다층으로 형성될 수 있으며, 이에 한정되는 것은 아니다.Referring to FIG. 5 , the second insulating layer 143 may be formed on the first insulating layer 141 and the first and second electrodes 132 and 133 . The second insulating layer 143 may include a third hole H3 exposing a portion of the first electrode 132 and a third hole H4 exposing a portion of the second electrode 133 . have. The second insulating layer 143 may include an insulating material such as oxide, nitride, fluoride, or sulfide, or an insulating resin. The second insulating layer 143 may include, for example, at least one of Al, Cr, Si, Ti, Zn, and Zr. The second insulating layer 143 may be selectively formed from , for example, SiO 2 , Si 3 N 4 , Al 2 O 3 , and TiO 2 . The second insulating layer 143 may be formed as a single layer or a multilayer, but is not limited thereto.

도 6을 참조하면, 제1 및 제2 전극패드(151, 153)는 제2 절연층(143) 상에 형성될 수 있다. 상기 제1 및 제2 전극패드(151, 153)는 서로 일정 간격 이격될 수 있다.Referring to FIG. 6 , the first and second electrode pads 151 and 153 may be formed on the second insulating layer 143 . The first and second electrode pads 151 and 153 may be spaced apart from each other by a predetermined interval.

상기 제1 전극패드(151)는 상기 제1 전극(132)이 노출된 영역에 형성될 수 있다. 상기 제1 전극패드(151)는 상기 제2 절연층(143)으로부터 노출된 상기 제1 전극(132)과 전기적으로 연결될 수 있다.The first electrode pad 151 may be formed in a region where the first electrode 132 is exposed. The first electrode pad 151 may be electrically connected to the first electrode 132 exposed from the second insulating layer 143 .

상기 제2 전극패드(153)는 상기 제2 전극(133)이 노출된 영역에 형성될 수 있다. 상기 제2 전극패드(153)는 상기 제2 절연층(143)으로부터 노출된 상기 제2 전극(133)과 전기적으로 연결될 수 있다.The second electrode pad 153 may be formed in a region where the second electrode 133 is exposed. The second electrode pad 153 may be electrically connected to the second electrode 133 exposed from the second insulating layer 143 .

일 실시 예의 발광소자(100)는 상기 제1 및 제2 전극패드(151, 153) 사이에 위치한 열팽창 보상층(160)을 포함할 수 있다. 상기 열팽창 보상층(160)은 상기 제1 및 제2 전극패드(151, 153) 사이의 제2 절연층(143) 상에 형성될 수 있다. 상기 열팽창 보상층(160)은 상기 제2 절연층(143)의 상부면과 직접 접촉되고, 서로 대면되어 분리된 상기 제1 및 제2 전극패드(151, 153)의 측면들과 직접 접촉될 수 있다. 상기 열팽창 보상층(160)은 상기 제1 및 제2 전극패드(151, 153)가 분리되는 영역에 위치하여 열에 의한 제1 및 제2 전극패드(151, 153)의 파손을 개선할 수 있다. 상기 열팽창 보상층(160)의 열팽창 계수는 3×10-6/K 내지 9×10-6/K일 수 있으나, 이에 한정되는 것은 아니다. 상기 열팽창 보상층(160)은 단층 또는 다층으로 형성될 수 있다. 상기 열팽창 보상층(160)은 반사기능을 포함할 수 있다. 예컨대 상기 열팽창 보상층(160)은 서로 상이한 제1 굴절률을 갖는 제1 층과 제2 굴절률을 갖는 제2 층이 교대로 2페어 이상 적층된 구조를 포함할 수 있다. 상기 제1 및 제2 층은 절연성 물질을 포함하는 DBR일 수 있다. 상기 열팽창 보상층(160)의 두께는 상기 제1 및 제2 전극패드(151, 153)의 두께와 대응될 수 있다. 상기 열팽창 보상층(160)의 두께는 상기 제2 절연층(143)의 상부면을 기준으로 상기 제1 및 제2 전극패드(151, 153)의 두께와 동일하거나 작을 수 있다.The light emitting device 100 according to an embodiment may include a thermal expansion compensation layer 160 positioned between the first and second electrode pads 151 and 153 . The thermal expansion compensation layer 160 may be formed on the second insulating layer 143 between the first and second electrode pads 151 and 153 . The thermal expansion compensation layer 160 may be in direct contact with the upper surface of the second insulating layer 143 and may be in direct contact with the side surfaces of the first and second electrode pads 151 and 153 separated by facing each other. have. The thermal expansion compensation layer 160 may be located in a region where the first and second electrode pads 151 and 153 are separated to improve damage to the first and second electrode pads 151 and 153 due to heat. The thermal expansion coefficient of the thermal expansion compensation layer 160 may be 3×10 -6 /K to 9×10 -6 /K, but is not limited thereto. The thermal expansion compensation layer 160 may be formed in a single layer or in multiple layers. The thermal expansion compensation layer 160 may include a reflection function. For example, the thermal expansion compensation layer 160 may include a structure in which two or more pairs of a first layer having a different first refractive index and a second layer having a second refractive index are alternately stacked. The first and second layers may be DBR including an insulating material. The thickness of the thermal expansion compensation layer 160 may correspond to the thickness of the first and second electrode pads 151 and 153 . The thickness of the thermal expansion compensation layer 160 may be the same as or smaller than the thickness of the first and second electrode pads 151 and 153 based on the upper surface of the second insulating layer 143 .

일 실시 예의 발광소자(100)는 제1 및 제2 전극패드(151, 153) 사이에 열팽창 보상층(160)이 배치되어 제1 및 제2 전극패드(151, 153)의 분리되는 영역의 열에 의한 스트레스를 개선함으로써, 상기 제1 및 제2 전극패드(151, 153)의 파손을 개선하여 신뢰성을 향상시킬 수 있다.In the light emitting device 100 according to an embodiment, a thermal expansion compensation layer 160 is disposed between the first and second electrode pads 151 and 153, so that the first and second electrode pads 151 and 153 are separated from each other. By improving the stress caused by the temperature, the damage of the first and second electrode pads 151 and 153 can be improved, and reliability can be improved.

일 실시 예의 발광소자(100)는 반사기능을 포함하여 상기 발광구조물(110)로부터의 광을 반사함으로써, 광 추출 효율을 향상시킬 수 있다.The light emitting device 100 according to an embodiment reflects light from the light emitting structure 110 including a reflection function, thereby improving light extraction efficiency.

도 7은 실시 예에 따른 발광 소자 패키지를 도시한 단면도이다.7 is a cross-sectional view illustrating a light emitting device package according to an embodiment.

도 7에 도시된 바와 같이, 실시 예에 따른 발광소자 패키지는 발광소자가 모듈 기판(170)상에 플립 방식으로 실장될 수 있으나, 이에 한정되는 것은 아니다.As shown in FIG. 7 , in the light emitting device package according to the embodiment, the light emitting device may be mounted on the module substrate 170 in a flip manner, but is not limited thereto.

상기 발광소자는 도 1 내지 도 6의 기술적 특징을 채용할 수 있다.The light emitting device may employ the technical features of FIGS. 1 to 6 .

상기 모듈 기판(170)은 회로패턴(미도시)을 포함하는 인쇄회로기판(PCB, Printed Circuit Board)일 수 있다. 상기 모듈 기판(170)은 수지 계열의 PCB, 메탈 코어 PCB(MCPCB, Metal Core PCB), 연성 PCB(FPCB, Flexible PCB) 등을 포함할 수도 있으며, 이에 대해 한정되는 것은 아니다.The module board 170 may be a printed circuit board (PCB) including a circuit pattern (not shown). The module substrate 170 may include a resin-based PCB, a metal core PCB (MCPCB, Metal Core PCB), a flexible PCB (FPCB, Flexible PCB), and the like, but is not limited thereto.

상기 모듈 기판(170)은 패키지 기판(171), 절연층(172)을 포함하며, 상기 절연층(172)을 관통하여 형성되는 제1 및 제2 기판패드(173, 174)를 포함할 수 있다. 상기 제1 기판패드(173)는 제1 패드전극(151)과 전기적으로 연결되고, 상기 제2 기판패드(174)는 제2 패드전극(153)과 전기적으로 연결될 수 있다.The module substrate 170 may include a package substrate 171 and an insulating layer 172 , and may include first and second substrate pads 173 and 174 formed through the insulating layer 172 . . The first substrate pad 173 may be electrically connected to the first pad electrode 151 , and the second substrate pad 174 may be electrically connected to the second pad electrode 153 .

상기 절연층(172) 상에는 상기 제1 기판패드(173), 제2 기판패드(174)를 제외한 영역에 보호층(175)이 형성되며, 상기 보호층(175)은 솔더 레지스트(Solder resist) 층으로서, 백색 또는 녹색 보호층을 포함할 수 있다.A passivation layer 175 is formed on the insulating layer 172 in a region excluding the first substrate pad 173 and the second substrate pad 174 , and the passivation layer 175 is a solder resist layer. As such, it may include a white or green protective layer.

상기 보호층(175)은 광을 효율적으로 반사시켜 주어, 반사 광량을 개선시켜 줄 수 있다.The passivation layer 175 may efficiently reflect light, thereby improving the amount of reflected light.

도 8은 다른 실시 예에 따른 발광소자를 도시한 단면도이다.8 is a cross-sectional view illustrating a light emitting device according to another exemplary embodiment.

도 9에 도시된 바와 같이, 다른 실시 예에 따른 발광소자는 일 실시 예에 따른 발광소자(도1의 100)의 기술적 특징을 채용할 수 있다.As shown in FIG. 9 , the light emitting device according to another embodiment may employ the technical features of the light emitting device 100 in FIG. 1 according to the exemplary embodiment.

다른 실시 예에 따른 발광소자는 열팽창 보상층(260)을 포함한다. 상기 열팽창 보상층(260)은 상기 제1 및 제2 전극패드(151, 153) 사이의 제2 절연층(143) 상에 형성될 수 있다. 상기 열팽창 보상층(260)은 상기 제2 절연층(143)의 상부면과 직접 접촉되고, 서로 대면되어 분리된 상기 제1 및 제2 전극패드(151, 153)의 측면들과 직접 접촉될 수 있다. 상기 열팽창 보상층(260)은 상기 제1 및 제2 전극패드(151, 153)가 분리되는 영역에 위치하여 열에 의한 제1 및 제2 전극패드(151, 153)의 파손을 개선할 수 있다. 상기 열팽창 보상층(260)의 열팽창 계수는 3×10-6/K 내지 9×10-6/K일 수 있으나, 이에 한정되는 것은 아니다. 상기 열팽창 보상층(260)의 두께는 상기 제1 및 제2 전극패드(151, 153)의 두께와 대응될 수 있다. 상기 열팽창 보상층(260)의 두께는 상기 제2 절연층(143)의 상부면을 기준으로 상기 제1 및 제2 전극패드(151, 153)의 두께와 동일하거나 작을 수 있다.A light emitting device according to another embodiment includes a thermal expansion compensation layer 260 . The thermal expansion compensation layer 260 may be formed on the second insulating layer 143 between the first and second electrode pads 151 and 153 . The thermal expansion compensation layer 260 may be in direct contact with the upper surface of the second insulating layer 143 and may be in direct contact with the side surfaces of the first and second electrode pads 151 and 153 separated by facing each other. have. The thermal expansion compensation layer 260 is located in a region where the first and second electrode pads 151 and 153 are separated, so that damage to the first and second electrode pads 151 and 153 due to heat can be improved. The thermal expansion coefficient of the thermal expansion compensation layer 260 may be 3×10 -6 /K to 9×10 -6 /K, but is not limited thereto. The thickness of the thermal expansion compensation layer 260 may correspond to the thickness of the first and second electrode pads 151 and 153 . The thickness of the thermal expansion compensation layer 260 may be the same as or smaller than the thickness of the first and second electrode pads 151 and 153 based on the upper surface of the second insulating layer 143 .

상기 열팽창 보상층(260)은 금속층(263), 제3 및 제4 절연층(261, 265)을 포함할 수 있다.The thermal expansion compensation layer 260 may include a metal layer 263 and third and fourth insulating layers 261 and 265 .

상기 열팽창 보상층(260)은 상기 제3 및 제4 절연층(261, 265) 사이에 상기 금속층(263)이 형성될 수 있다. 상기 금속층(263)은 플로팅 게이트(Floating Gate) 기능을 포함할 수 있다.In the thermal expansion compensation layer 260 , the metal layer 263 may be formed between the third and fourth insulating layers 261 and 265 . The metal layer 263 may include a floating gate function.

상기 제3 절연층(261)은 제1 및 제2 전극패드(151, 153)의 분리 영역에 형성될 수 있다. 상기 제3 절연층(261)은 상기 제1 및 제2 전극패드(151, 153)의 분리 영역에 노출된 제2 절연층(143) 상에 형성될 수 있다. 상기 제3 절연층(261)은 단층 또는 다층 구조일 수 있다.The third insulating layer 261 may be formed in the separation region of the first and second electrode pads 151 and 153 . The third insulating layer 261 may be formed on the second insulating layer 143 exposed in the separation regions of the first and second electrode pads 151 and 153 . The third insulating layer 261 may have a single-layer or multi-layer structure.

상기 금속층(263)은 상기 제3 절연층(261) 상에 형성될 수 있다. 상기 금속층(263)은 단층 또는 다층 구조일 수 있다.The metal layer 263 may be formed on the third insulating layer 261 . The metal layer 263 may have a single-layer or multi-layer structure.

상기 제4 절연층(265)은 상기 금속층(263) 상에 형성될 수 있다. 상기 제4 절연층(265)은 단층 또는 다층 구조일 수 있다.The fourth insulating layer 265 may be formed on the metal layer 263 . The fourth insulating layer 265 may have a single-layer or multi-layer structure.

다른 실시 예의 발광소자는 제1 및 제2 전극패드(151, 153) 사이에 열팽창 보상층(260)이 배치되어 제1 및 제2 전극패드(151, 153)의 분리되는 영역의 열에 의한 스트레스를 개선함으로써, 상기 제1 및 제2 전극패드(151, 153)의 파손을 개선하여 신뢰성을 향상시킬 수 있다.In the light emitting device according to another embodiment, a thermal expansion compensation layer 260 is disposed between the first and second electrode pads 151 and 153 to reduce stress due to heat in the separated regions of the first and second electrode pads 151 and 153 . By improving, damage to the first and second electrode pads 151 and 153 may be improved, thereby improving reliability.

다른 실시 예의 발광소자는 플로팅 게이트 기능을 포함하여 안정적인 구동 및 출력전압을 높일 수 있다.The light emitting device according to another exemplary embodiment may include a floating gate function to increase stable driving and output voltage.

도 10은 또 다른 실시 예에 따른 발광소자를 도시한 단면도이다.10 is a cross-sectional view illustrating a light emitting device according to another embodiment.

도 10에 도시된 바와 같이, 또 다른 실시예에 따른 발광소자는 다른 실시 예에 따른 발광소자의 기술적 특징을 채용할 수 있다.As shown in FIG. 10 , a light emitting device according to another embodiment may employ technical features of a light emitting device according to another embodiment.

또 다른 실시 예에 따른 발광소자는 열팽창 보상층(360)을 포함한다. 상기 열팽창 보상층(360)은 상기 제1 및 제2 전극패드(151, 153) 사이의 제2 절연층(143) 상에 형성될 수 있다. 상기 열팽창 보상층(360)은 상기 제2 절연층(143)의 상부면과 직접 접촉되고, 서로 대면되어 분리된 상기 제1 및 제2 전극패드(151, 153)의 측면들과 직접 접촉될 수 있다. 상기 열팽창 보상층(360)은 상기 제1 및 제2 전극패드(151, 153)가 분리되는 영역에 위치하여 열에 의한 제1 및 제2 전극패드(151, 153)의 파손을 개선할 수 있다. 상기 열팽창 보상층(360)의 열팽창 계수는 3×10-6/K 내지 9×10-6/K일 수 있으나, 이에 한정되는 것은 아니다. 상기 열팽창 보상층(360)의 두께는 상기 제1 및 제2 전극패드(151, 153)의 두께와 대응될 수 있다. 상기 열팽창 보상층(360)의 두께는 상기 제2 절연층(143)의 상부면을 기준으로 상기 제1 및 제2 전극패드(151, 153)의 두께와 동일하거나 작을 수 있다.A light emitting device according to another embodiment includes a thermal expansion compensation layer 360 . The thermal expansion compensation layer 360 may be formed on the second insulating layer 143 between the first and second electrode pads 151 and 153 . The thermal expansion compensation layer 360 may be in direct contact with the upper surface of the second insulating layer 143 and may be in direct contact with the side surfaces of the first and second electrode pads 151 and 153 separated by facing each other. have. The thermal expansion compensation layer 360 may be positioned in a region where the first and second electrode pads 151 and 153 are separated to improve damage to the first and second electrode pads 151 and 153 due to heat. The thermal expansion coefficient of the thermal expansion compensation layer 360 may be 3×10 -6 /K to 9×10 -6 /K, but is not limited thereto. The thickness of the thermal expansion compensation layer 360 may correspond to the thickness of the first and second electrode pads 151 and 153 . The thickness of the thermal expansion compensation layer 360 may be the same as or smaller than the thickness of the first and second electrode pads 151 and 153 based on the upper surface of the second insulating layer 143 .

상기 열팽창 보상층(360)은 금속층(363), 제3 및 제4 절연층(361, 365)을 포함할 수 있다.The thermal expansion compensation layer 360 may include a metal layer 363 and third and fourth insulating layers 361 and 365 .

상기 열팽창 보상층(360)은 상기 제3 및 제4 절연층(361, 365) 사이에 상기 금속층(363)이 형성될 수 있다. 상기 금속층(363)은 플로팅 게이트 기능을 포함할 수 있다.In the thermal expansion compensation layer 360 , the metal layer 363 may be formed between the third and fourth insulating layers 361 and 365 . The metal layer 363 may include a floating gate function.

상기 제3 절연층(361)은 제1 및 제2 전극패드(151, 153)의 분리 영역에 형성될 수 있다. 상기 제3 절연층(361)은 상기 제1 및 제2 전극패드(151, 153)의 분리 영역에 노출된 제2 절연층(143) 상에 형성될 수 있다. 상기 제3 절연층(361)은 단층 또는 다층 구조일 수 있다.The third insulating layer 361 may be formed in the separation region of the first and second electrode pads 151 and 153 . The third insulating layer 361 may be formed on the second insulating layer 143 exposed in the separation regions of the first and second electrode pads 151 and 153 . The third insulating layer 361 may have a single-layer or multi-layer structure.

상기 금속층(363)은 상기 제3 절연층(361) 상에 형성될 수 있다. 상기 금속층(363)은 단층 또는 다층 구조일 수 있다. 상기 금속층(363)은 상기 제4 절연층(365) 아래에 위치할 수 있다. 상기 금속층(363)의 끝단은 상기 제4 절연층(365) 아래에 위치할 수 있다.The metal layer 363 may be formed on the third insulating layer 361 . The metal layer 363 may have a single-layer or multi-layer structure. The metal layer 363 may be positioned under the fourth insulating layer 365 . An end of the metal layer 363 may be positioned under the fourth insulating layer 365 .

상기 제4 절연층(365)은 상기 금속층(363) 상에 형성될 수 있다. 상기 제4 절연층(365)는 상기 금속층(363) 전체를 덮을 수 있다. 즉, 상기 금속층(363)은 상기 제4 절연층(365)에 의해 외부로부터 차폐될 수 있다. 상기 제4 절연층(365)은 상기 제3 절연층(361)의 일부와 접촉될 수 있다. 상기 제4 절연층(365)은 상기 금속층(363)의 끝단으로부터 노출된 상기 제3 절연층(361)과 직접 접촉될 수 있다. 상기 제4 절연층(365)은 단층 또는 다층 구조일 수 있다. The fourth insulating layer 365 may be formed on the metal layer 363 . The fourth insulating layer 365 may cover the entire metal layer 363 . That is, the metal layer 363 may be shielded from the outside by the fourth insulating layer 365 . The fourth insulating layer 365 may be in contact with a portion of the third insulating layer 361 . The fourth insulating layer 365 may be in direct contact with the third insulating layer 361 exposed from the end of the metal layer 363 . The fourth insulating layer 365 may have a single-layer or multi-layer structure.

또 다른 실시 예의 발광소자는 제1 및 제2 전극패드(151, 153) 사이에 열팽창 보상층(360)이 배치되어 제1 및 제2 전극패드(151, 153)의 분리되는 영역의 열에 의한 스트레스를 개선함으로써, 상기 제1 및 제2 전극패드(151, 153)의 파손을 개선하여 신뢰성을 향상시킬 수 있다.In the light emitting device according to another exemplary embodiment, a thermal expansion compensation layer 360 is disposed between the first and second electrode pads 151 and 153, so that the first and second electrode pads 151 and 153 are separated from each other due to heat stress. By improving , damage to the first and second electrode pads 151 and 153 can be improved, thereby improving reliability.

또 다른 실시 예의 발광소자는 플로팅 게이트 기능을 포함하여 안정적인 구동 및 출력전압을 높일 수 있다.The light emitting device according to another embodiment may include a floating gate function to increase stable driving and output voltage.

또 다른 실시 예의 발광소자는 금속층(363)이 제4 절연층(365)에 의해 외부로부터 차폐되므로 금속층(363)의 부식 등을 개선하여 신뢰성을 향상시킬 수 있다.In the light emitting device of another embodiment, since the metal layer 363 is shielded from the outside by the fourth insulating layer 365 , corrosion of the metal layer 363 may be improved, thereby improving reliability.

이상에서 실시예들에 설명된 특징, 구조, 효과 등은 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 실시예의 범위에 포함되는 것으로 해석되어야 할 것이다.Features, structures, effects, etc. described in the above embodiments are included in at least one embodiment, and are not necessarily limited to only one embodiment. Furthermore, features, structures, effects, etc. illustrated in each embodiment can be combined or modified for other embodiments by those of ordinary skill in the art to which the embodiments belong. Accordingly, the contents related to such combinations and modifications should be interpreted as being included in the scope of the embodiments.

이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 실시예를 한정하는 것이 아니며, 실시예가 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 설정하는 실시예의 범위에 포함되는 것으로 해석되어야 할 것이다.In the above, the embodiment has been mainly described, but this is only an example and does not limit the embodiment, and those of ordinary skill in the art to which the embodiment pertains may find several not illustrated above within the range that does not deviate from the essential characteristics of the embodiment. It can be seen that variations and applications of branches are possible. For example, each component specifically shown in the embodiment can be implemented by modification. And differences related to such modifications and applications should be construed as being included in the scope of the embodiments set forth in the appended claims.

151: 제1 전극패드 153: 제2 전극패드
160, 260, 360: 열팽창 보상층 261, 361: 제3 절연층
263, 363: 금속층 265, 365: 제4 절연층151: first electrode pad 153: second electrode pad
160, 260, 360: thermal expansion compensation layer 261, 361: third insulating layer
263, 363: metal layer 265, 365: fourth insulating layer

Claims (13)

제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 발광구조물;
상기 활성층 및 상기 제2 도전형 반도체층의 일부가 제거되어 노출된 상기 제1 도전형 반도체층 상에 배치된 제1 전극;
상기 제2 도전형 반도체층 상에 배치된 제2 전극;
상기 제1 및 제2 전극의 일부를 노출시키는 제1 절연층;
상기 제1 절연층 상에 배치되며, 상기 제1 및 제2 전극의 일부를 노출시키는 제2 절연층;
상기 제2 절연층 상에 위치하여 상기 제2 절연층으로부터 노출된 상기 제1 전극과 전기적으로 연결된 제1 전극패드;
상기 제2 절연층 상에 위치하여 상기 제2 절연층으로부터 노출된 상기 제2 전극과 전기적으로 연결된 제2 전극패드; 및
상기 제2 절연층 상에 배치되며 상기 제1 및 제2 전극패드의 분리된 영역에 위치한 열팽창 보상층을 포함하고,
상기 열팽창 보상층은,
서로 대면되어 분리된 상기 제1 및 제2 전극패드의 측면들 사이에 배치되는 제3 절연층;
상기 제3 절연층 상에 배치되는 제4 절연층; 및
상기 제3 및 제4 절연층 사이에 배치되는 금속층을 포함하고,
상기 열팽창 보상층의 상기 제3 절연층은 상기 제2 절연층의 상부면과 직접 접촉되고, 서로 대면되어 분리된 상기 제1 및 제2 전극패드의 측면들과 직접 접촉하고,
상기 열팽창 보상층의 상기 제4 절연층 및 상기 금속층은 상기 제1 및 제2 전극패드와 이격되는 발광소자.a light emitting structure including a first conductivity type semiconductor layer, an active layer, and a second conductivity type semiconductor layer;
a first electrode disposed on the first conductivity-type semiconductor layer exposed by removing a portion of the active layer and the second conductivity-type semiconductor layer;
a second electrode disposed on the second conductivity-type semiconductor layer;
a first insulating layer exposing a portion of the first and second electrodes;
a second insulating layer disposed on the first insulating layer and exposing a portion of the first and second electrodes;
a first electrode pad positioned on the second insulating layer and electrically connected to the first electrode exposed from the second insulating layer;
a second electrode pad positioned on the second insulating layer and electrically connected to the second electrode exposed from the second insulating layer; and
a thermal expansion compensation layer disposed on the second insulating layer and positioned in separate regions of the first and second electrode pads;
The thermal expansion compensation layer,
a third insulating layer disposed between side surfaces of the first and second electrode pads facing each other and separated;
a fourth insulating layer disposed on the third insulating layer; and
A metal layer disposed between the third and fourth insulating layers,
The third insulating layer of the thermal expansion compensation layer is in direct contact with the upper surface of the second insulating layer, and is in direct contact with the side surfaces of the first and second electrode pads separated by facing each other,
The fourth insulating layer and the metal layer of the thermal expansion compensation layer are spaced apart from the first and second electrode pads. 제1 항에 있어서,
상기 열팽창 보상층의 열팽창 계수는 3×10-6/K 내지 9×10-6/K인 발광소자.According to claim 1,
The thermal expansion coefficient of the thermal expansion compensation layer is 3×10 -6 /K to 9×10 -6 /K of the light emitting device. 제1 항에 있어서,
상기 열팽창 보상층은 서로 상이한 제1 굴절률을 갖는 제1 층과 제2 굴절률을 갖는 제2 층이 교대로 2페어 이상 적층된 DBR(Distributed bragg reflection) 구조를 포함하는 발광소자.According to claim 1,
The thermal expansion compensation layer is a light emitting device including a distributed bragg reflection (DBR) structure in which two or more pairs of a first layer having a different first refractive index and a second layer having a second refractive index are alternately stacked. 제1 항에 있어서,
상기 열팽창 보상층의 두께는 상기 제1 및 제2 전극패드의 두께와 대응되고,
상기 열팽창 보상층의 상면은 상기 제1 및 제2 전극패드의 상면과 동일 평면 상에 배치되는 발광소자.According to claim 1,
The thickness of the thermal expansion compensation layer corresponds to the thickness of the first and second electrode pads,
A top surface of the thermal expansion compensation layer is a light emitting device disposed on the same plane as top surfaces of the first and second electrode pads. 제1 항에 있어서,
상기 제3 절연층은 상기 제1 및 제2 전극패드의 분리 영역에 노출된 제2 절연층 상에서 상기 제1 및 제2 전극패드의 측면까지 연장되고,
상기 금속층은 상기 제3 및 제4 절연층 사이에서 플로팅 게이트(Floating Gate) 기능을 포함하고,
상기 제3 절연층, 상기 제4 절연층 및 상기 금속층의 상면은 상기 제1 및 제2 전극패드의 상면과 동일 평면 상에 배치되는 발광소자.According to claim 1,
the third insulating layer extends to side surfaces of the first and second electrode pads on the second insulating layer exposed in the separation regions of the first and second electrode pads;
The metal layer includes a floating gate function between the third and fourth insulating layers,
Top surfaces of the third insulating layer, the fourth insulating layer, and the metal layer are disposed on the same plane as top surfaces of the first and second electrode pads. 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete
KR1020150088346A 2015-06-22 2015-06-22 Light emitting device and light emitting device package KR102346628B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150088346A KR102346628B1 (en) 2015-06-22 2015-06-22 Light emitting device and light emitting device package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150088346A KR102346628B1 (en) 2015-06-22 2015-06-22 Light emitting device and light emitting device package

Publications (2)

Publication Number Publication Date
KR20160150403A KR20160150403A (en) 2016-12-30
KR102346628B1 true KR102346628B1 (en) 2022-01-03

Family

ID=57737237

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150088346A KR102346628B1 (en) 2015-06-22 2015-06-22 Light emitting device and light emitting device package

Country Status (1)

Country Link
KR (1) KR102346628B1 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012243849A (en) * 2011-05-17 2012-12-10 Toshiba Corp Semiconductor light-emitting device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012243849A (en) * 2011-05-17 2012-12-10 Toshiba Corp Semiconductor light-emitting device

Also Published As

Publication number Publication date
KR20160150403A (en) 2016-12-30

Similar Documents

Publication Publication Date Title
US8071973B2 (en) Light emitting device having a lateral passivation layer
US8592843B2 (en) Light emitting device, light emitting device package and lighting system
EP2296197B1 (en) Light emitting device, light emitting device package and lighting system including the same
US20120119254A1 (en) Light emitting device, light emitting device package and lighting system including the same
US20110095332A1 (en) Light emitting device, light emitting device package, and lighting system
EP2405500B1 (en) Semiconducting light emitting device with resonance condition between bottom reflector and active layer
US8421106B2 (en) Light emitting device, system and package
EP2315272A2 (en) Light emitting device, light emitting device package and lighting system
KR102164087B1 (en) Light emitting deviceand light emitting device package thereof
KR20120138275A (en) Light emitting device
US9444016B2 (en) Light emitting device
US10038119B2 (en) Light emitting device, light emitting device package, light unit, and method of manufacturing same
KR102346628B1 (en) Light emitting device and light emitting device package
KR102261957B1 (en) Light emitting device and lighting system
KR102486036B1 (en) Uv light emitting device, method of manufacturing uv light emitting device and light emitting device package
KR102376672B1 (en) Light emitting device and light emitting device package
KR102261950B1 (en) Light emitting device and lighting system
US8692278B2 (en) Light emitting device
KR20120015882A (en) Light emitting device package
KR101880451B1 (en) Light emitting device
KR101871498B1 (en) Light emitting device
KR101856213B1 (en) Light emitting device and method for fabricating the same
KR20130016945A (en) Light emitting device and method for fabricating the same
KR20130019277A (en) Light emitting device
KR20170000494A (en) Light emitting device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant