KR102339650B1 - Display Device - Google Patents

Display Device Download PDF

Info

Publication number
KR102339650B1
KR102339650B1 KR1020150104880A KR20150104880A KR102339650B1 KR 102339650 B1 KR102339650 B1 KR 102339650B1 KR 1020150104880 A KR1020150104880 A KR 1020150104880A KR 20150104880 A KR20150104880 A KR 20150104880A KR 102339650 B1 KR102339650 B1 KR 102339650B1
Authority
KR
South Korea
Prior art keywords
data
color
control signal
data voltage
voltage
Prior art date
Application number
KR1020150104880A
Other languages
Korean (ko)
Other versions
KR20170012793A (en
Inventor
정대성
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020150104880A priority Critical patent/KR102339650B1/en
Publication of KR20170012793A publication Critical patent/KR20170012793A/en
Application granted granted Critical
Publication of KR102339650B1 publication Critical patent/KR102339650B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명의 표시장치는 표시패널, 데이터 구동부, 디멀티플렉서 및 타이밍 컨트롤러를 포함한다. 데이터 구동부는 타이밍 컨트롤러의 제어 하에 하나의 출력 채널을 통해 제1 컬러의 데이터 전압, 제2 컬러의 데이터 전압 및 제3 컬러의 데이터 전압을 순차 출력한 후, 제1 컬러의 데이터 전압을 재차 출력하고, 디멀티플렉서는 타이밍 컨트롤러의 제어 하에 제1 컬러의 데이터 전압을 제1 데이터 라인으로 공급하고, 제2 컬러의 데이터 전압을 제2 데이터 라인으로 공급한 후, 제3 컬러의 데이터 전압을 제3 데이터 라인에 공급한 다음, 제1 컬러의 데이터 전압을 제1 데이터 라인에 재차 공급하는 것을 포함한다.
본 발명은 디멀티플렉서를 이용하여 데이터 라인에 데이터 전압을 충전한 이후에 추가적으로 데이터 전압을 공급함으로써, 데이터 라인들 간의 커플링으로 인한 화질을 향상시킬 수 있다.A display device of the present invention includes a display panel, a data driver, a demultiplexer, and a timing controller. The data driver sequentially outputs the data voltage of the first color, the data voltage of the second color, and the data voltage of the third color through one output channel under the control of the timing controller, and then outputs the data voltage of the first color again , the demultiplexer supplies the data voltage of the first color to the first data line under the control of the timing controller, supplies the data voltage of the second color to the second data line, and then applies the data voltage of the third color to the third data line and then supplying the data voltage of the first color to the first data line again.
According to the present invention, image quality due to coupling between data lines can be improved by additionally supplying data voltages after charging data voltages to data lines using a demultiplexer.

Description

표시장치{Display Device}Display Device

본 발명은 표시장치에 관한 것으로, 보다 구체적으로는 디멀티플렉서를 포함하는 표시장치에 관한 것이다.The present invention relates to a display device, and more particularly, to a display device including a demultiplexer.

평판표시장치에는 액정표시장치(Liquid Crystal Display: LCD), 전계 방출 표시장치(Field Emission Display: FED), 플라즈마 디스플레이 패널(Plasma Display Panel: PDP) 및 유기 발광다이오드소자(Organic Light Emitting Diode Device, OLED) 등이 있다. 평판표시장치는 데이터 라인들과 게이트 라인들이 직교되도록 배치되고, 데이터 라인과 게이트 라인이 직교하는 영역이 하나의 화소로 정의된다. 화소들은 패널에서 매트릭스 형태로 복수 개가 형성된다. 각 화소들을 구동하기 위해서, 데이터 라인들에는 표시하고자 하는 컬러의 데이터전압이 공급되고 게이트 라인들에는 게이트펄스가 순차적으로 공급된다. 그리고 게이트펄스가 공급되는 표시라인의 픽셀들에 컬러의 데이터전압이 공급되며, 모든 표시라인들이 게이트펄스에 의해 순차적으로 스캐닝되면서 영상을 표시한다.Flat panel displays include Liquid Crystal Display (LCD), Field Emission Display (FED), Plasma Display Panel (PDP), and Organic Light Emitting Diode Device (OLED). ), etc. In a flat panel display device, data lines and gate lines are disposed to cross each other, and a region where the data lines and gate lines cross each other is defined as one pixel. A plurality of pixels are formed in a matrix form in the panel. To drive each pixel, a data voltage of a color to be displayed is supplied to the data lines and a gate pulse is sequentially supplied to the gate lines. In addition, a color data voltage is supplied to pixels of a display line to which a gate pulse is supplied, and an image is displayed while all display lines are sequentially scanned by the gate pulse.

도 1에 도시된 바와 같이, 데이터 라인에 제공되는 데이터전압은 데이터 구동부(400)에서 생성되어 각 채널을 통해 화소들에 제공된다. 데이터 구동부(400)는 표시패널(100)로 연결되는 데이터 라인의 수를 저감하기 위하여 디멀티플렉서(DEMUX)를 배치한다. 디멀티플렉서(DEMUX)는 데이터 구동부(400)와 표시패널(100) 사이에 배치된다.As shown in FIG. 1 , the data voltage provided to the data line is generated by the data driver 400 and provided to the pixels through each channel. The data driver 400 arranges a demultiplexer DEMUX to reduce the number of data lines connected to the display panel 100 . The demultiplexer DEMUX is disposed between the data driver 400 and the display panel 100 .

도 1의 (a)에 도시된 바와 같이, 종래의 표시패널(100)은 디스플레이되는 영상 표시영역(Active Area, A/A)이 사각 형상일 경우 영상 표시영역(Active Area, A/A)과 디멀티플렉서(DEMUX) 사이에 배치되는 데이터 라인의 길이가 모두 동일하다.As shown in (a) of FIG. 1 , the conventional display panel 100 has an image display area (Active Area, A/A) and an image display area (A/A) when the displayed image display area (A/A) is rectangular. All data lines disposed between the demultiplexers DEMUX have the same length.

도 1의 (b)에 도시된 바와 같이, 디스플레이되는 영상 표시영역(A/A)이 이형 형상일 경우 영상 표시영역(Active Area, A/A)과 디멀티플렉서(DEMUX) 사이에 배치되는 데이터 라인의 길이가 다르다. 영상표시 영역(A/A)의 중앙에 배치되는 데이터 라인의 길이는 영상표시 영역(A/A)의 양쪽 외곽에 배치되는 데이터 라인의 길이보다 짧게 형성된다. 데이터 라인의 길이는 영상표시 영역(A/A)의 양쪽 외곽으로 갈수록 증가되어 데이터 라인들 간의 기생 커패시턴스 차이를 유발한다.As shown in (b) of FIG. 1 , when the displayed image display area A/A has a heterogeneous shape, the data line disposed between the active area A/A and the demultiplexer DEMUX. different in length The length of the data line disposed at the center of the image display area A/A is shorter than the length of the data line disposed on both outer sides of the image display area A/A. The length of the data line increases toward both sides of the image display area A/A, causing a parasitic capacitance difference between the data lines.

도 2에 도시된 바와 같이, 디멀티플렉서(DEMUX)의 동작은 데이터 라인에 데이터 전압이 순차적으로 진행된다.As shown in FIG. 2 , in the operation of the demultiplexer DEMUX, data voltages are sequentially applied to data lines.

먼저, 화이트를 표현하는 데이터 라인의 경우, 적색(R), 녹색(G), 청색(B) 순서대로 디멀티플렉서(DEMUX)를 동작하여 데이터 전압을 충전한다.First, in the case of a data line expressing white, the data voltage is charged by operating the demultiplexer DEMUX in the order of red (R), green (G), and blue (B).

먼저 적색(R) 데이터 라인에 적색(R) 데이터 전압(Data_R)이 충전된다.First, the red (R) data voltage Data_R is charged to the red (R) data line.

녹색(G) 데이터 전압(Data_G)이 녹색(G) 데이터 라인에 충전되는 동안 적색(R) 데이터 라인과 녹색(G) 데이터 라인에 배치되는 커패시터소자(CRG)에 의한 커플링에 의해 녹색(G) 데이터 라인에 인접한 적색(R) 데이터 라인의 전압(△V(R))이 동반 상승하고, 청색(B) 데이터 전압(Data_B)이 청색(B) 데이터 라인에 충전되는 동안 적색(R) 데이터 라인과 청색(B) 데이터 라인에 배치되는 커패시터소자(CRB)에 의한 커플링에 의해 청색(B) 데이터 라인에 인접한 적색(R) 및 녹색(G) 데이터 라인의 전압(△V(R), (△V(G))이 동반 상승한다.While the green (G) data voltage Data_G is being charged on the green (G) data line, the green (R) data line and the green (G) data line are coupled by the capacitor C RG disposed on the green (G) data line. G) The voltage ΔV(R) of the red (R) data line adjacent to the data line rises simultaneously, and the blue (B) data voltage (Data_B) is charged in the blue (B) data line while the red (R) data line is charged. Voltages ΔV(R) of the red (R) and green (G) data lines adjacent to the blue (B) data line by coupling by the data line and the capacitor element C RB disposed on the blue (B) data line ) and (ΔV(G)) rise together.

또한, 블랙을 표현하는 데이터 라인의 경우, 적색(R), 녹색(G), 청색(B) 순서대로 디멀티플렉서(DEMUX)를 동작하여 데이터 전압을 충전한다.Also, in the case of a data line representing black, the data voltage is charged by operating the demultiplexer DEMUX in the order of red (R), green (G), and blue (B).

먼저 적색(R) 데이터 라인에 적색(R) 데이터 전압(Data_R)이 충전된다.First, the red (R) data voltage Data_R is charged to the red (R) data line.

녹색(G) 데이터 전압(Data_G)이 녹색(G) 데이터 라인에 충전되는 동안 적색(R) 데이터 라인과 녹색(G) 데이터 라인에 배치되는 커패시터소자(CRG)에 의한 커플링에 의해 녹색(G) 데이터 라인에 인접한 적색(R) 데이터 라인의 전압이 동반 하강하고, 청색(B) 데이터 전압(Data_B)이 청색(B) 데이터 라인에 충전되는 동안 적색(R) 데이터 라인과 청색(B) 데이터 라인에 배치되는 커패시터소자(CRB)에 의한 커플링에 의해 청색(B) 데이터 라인에 인접한 적색(R) 및 녹색(G) 데이터 라인의 전압이 동반 하강한다.While the green (G) data voltage Data_G is being charged on the green (G) data line, the green (R) data line and the green (G) data line are coupled by the capacitor C RG disposed on the green (G) data line. G) The voltage of the red (R) data line adjacent to the data line drops along with the red (R) data line and the blue (B) data line while the blue (B) data voltage (Data_B) is charged in the blue (B) data line. The voltages of the red (R) and green (G) data lines adjacent to the blue (B) data line drop together due to coupling by the capacitor device C RB disposed on the data line.

도 2를 참조하면, 커플링에 의한 전압변동이 자주 발생하는 적색(R) 데이터 라인이 배치되는 적색(R) 픽셀의 전압변동(△V(R))이 가장 크므로 이에 대한 래디쉬 현상이 발생하는 문제점이 있다. 커플링에 의한 전압변동이 청색(B) 데이터 라인에 자주 발생할 경우 블루쉬 현상이 발생한다.Referring to FIG. 2 , since the voltage fluctuation (ΔV(R)) of the red (R) pixel on which the red (R) data line, which frequently generates voltage fluctuation due to coupling, is disposed, has the largest voltage fluctuation (ΔV(R)). There are problems that arise. When voltage fluctuations due to coupling frequently occur in the blue (B) data line, a blueish phenomenon occurs.

또한, 영상표시 영역의 양쪽 외곽으로 갈수록 데이터 라인 간의 커패시턴스가 커지므로 커플링이 많이 일어난다. 이에 따라, 색이상 현상은 영상표시 영역의 양쪽 외곽으로 갈수록 심해지는 문제점이 발생한다.In addition, since the capacitance between the data lines increases toward both sides of the image display area, a lot of coupling occurs. Accordingly, there is a problem that the color abnormality becomes more severe toward both sides of the image display area.

본 발명의 목적은 상기 종래 기술의 문제점들을 해결하고자 안출된 발명으로써, 데이터 라인들 간의 커플링으로 인한 화질을 개선시킬 수 있는 표시장치를 제공하는데 그 목적이 있다.SUMMARY OF THE INVENTION It is an object of the present invention to provide a display device capable of improving image quality due to coupling between data lines.

또한, 본 발명은 베젤 폭이 얇은 표시장치를 제공하는 또 다른 목적이 있다.Another object of the present invention is to provide a display device having a thin bezel width.

본 발명의 표시장치는 다수의 데이터 라인들을 갖는 표시패널, 출력 채널들을 통해 데이터 전압을 순차 출력하는 데이터 구동부, 데이터 구동부의 출력 채널들과 데이터 라인들 사이에 배치되어 데이터 전압을 데이터 라인들로 공급하는 디멀티플렉서 및 데이터 구동부와 디멀티플렉서의 동작 타이밍을 제어하는 타이밍 컨트롤러를 포함한다.A display device according to the present invention includes a display panel having a plurality of data lines, a data driver sequentially outputting data voltages through output channels, and an output channel of the data driver disposed between the output channels and the data lines to supply the data voltages to the data lines and a demultiplexer and a data driver, and a timing controller for controlling operation timing of the demultiplexer.

데이터 구동부는 타이밍 컨트롤러의 제어 하에 하나의 출력 채널을 통해 제1 컬러의 데이터 전압, 제2 컬러의 데이터 전압 및 제3 컬러의 데이터 전압을 순차 출력한 후, 제1 컬러의 데이터 전압을 재차 출력하고, 디멀티플렉서는 타이밍 컨트롤러의 제어 하에 제1 컬러의 데이터 전압을 제1 데이터 라인으로 공급하고, 제2 컬러의 데이터 전압을 제2 데이터 라인으로 공급한 후, 제3 컬러의 데이터 전압을 제3 데이터 라인에 공급한 다음, 제1 컬러의 데이터 전압을 제1 데이터 라인에 재차 공급하는 것을 포함한다.The data driver sequentially outputs the data voltage of the first color, the data voltage of the second color, and the data voltage of the third color through one output channel under the control of the timing controller, and then outputs the data voltage of the first color again , the demultiplexer supplies the data voltage of the first color to the first data line under the control of the timing controller, supplies the data voltage of the second color to the second data line, and then applies the data voltage of the third color to the third data line and then supplying the data voltage of the first color to the first data line again.

데이터 구동부는 타이밍 컨트롤러의 제어 하에 제1 컬러의 데이터 전압을 재차 출력한 후 제2 컬러의 데이터 전압을 재차 출력할 수 있다.The data driver may output the data voltage of the first color again under the control of the timing controller and then output the data voltage of the second color again.

디멀티플렉서는 타이밍 컨트롤러의 제어 하에 제1 컬러의 데이터 전압을 제1 데이터 라인에 재차 공급한 후 제2 컬러의 데이터 전압을 제2 데이터 라인으로 재차 공급할 수 있다.The demultiplexer may re-supply the data voltage of the first color to the first data line under the control of the timing controller and then re-supply the data voltage of the second color to the second data line.

디멀티플렉서는 복수의 스위칭소자를 포함하고, 타이밍 컨트롤러는 재차 출력되는 제1 컬러의 데이터 전압을 제1 데이터 라인에 공급하기 위해 제1 스위칭소자가 턴 온되는 시간이 제1 컬러의 데이터 전압을 제1 데이터 라인에 공급하기 위해 제1 스위칭소자가 턴 온되는 시간과 동일하거나 짧도록 제어할 수 있다. The demultiplexer includes a plurality of switching devices, and the timing controller converts the data voltage of the first color to the data voltage of the first color when the first switching device is turned on to supply the data voltage of the first color that is output again to the first data line. In order to supply the data line, it is possible to control to be equal to or shorter than the time when the first switching element is turned on.

타이밍 컨트롤러는 제1 스위칭소자에 제1 먹스제어신호를 출력하고, 제2 스위칭소자에 제2 먹스제어신호를 출력하고, 제3 스위칭소자에 제3 먹스제어신호를 출력한 후 제1 먹스제어신호를 제1 스위칭소자에 재차 출력할 수 있다.The timing controller outputs a first mux control signal to the first switching element, outputs a second mux control signal to the second switching element, outputs a third mux control signal to the third switching element, and then outputs a first mux control signal may be output again to the first switching device.

타이밍 컨트롤러는 제1 먹스제어신호가 제1 스위칭소자에 재차 출력한 후 제2 먹스제어신호를 제2 스위칭소자에 재차 출력할 수 있다.The timing controller may output the second mux control signal to the second switching element again after the first mux control signal is output again to the first switching element.

타이밍 컨트롤러는 제1 컬러의 데이터 전압이 재차 출력되는 제1 먹스제어신호와 동기되어 출력되도록 데이터 구동부를 제어할 수 있다.The timing controller may control the data driver so that the data voltage of the first color is output in synchronization with the output first mux control signal again.

타이밍 컨트롤러는 제2 컬러의 데이터 전압이 재차 출력되는 제2 먹스제어신호와 동기되어 출력되도록 데이터 구동부를 제어할 수 있다.The timing controller may control the data driver so that the data voltage of the second color is output in synchronization with the second MUX control signal output again.

본 발명은 디멀티플렉서를 이용하여 데이터 라인에 데이터 전압을 충전한 이후에 추가적으로 데이터 전압을 공급함으로써, 데이터 라인들 간의 커플링으로 인한 화질을 향상시킬 수 있다.According to the present invention, image quality due to coupling between data lines can be improved by additionally supplying data voltages after charging data voltages to data lines using a demultiplexer.

또한, 본 발명은 디멀티플렉서를 통해 데이터 라인의 수를 현저하게 줄여 레이아웃 공간을 용이하기 축소함으로써, 베젤 폭을 얇게 할 수 있다.In addition, the present invention can reduce the bezel width by remarkably reducing the number of data lines through the demultiplexer to easily reduce the layout space.

도 1은 종래의 표시패널에서 디스플레이되는 사각 형상의 영상 표시영역과 이형 형상의 영상 표시영역를 나타낸 도이고,
도 2는 종래의 디멀티플렉서를 이용하여 데이터 전압이 데이터 라인에 공급되는 것을 나타낸 도이고,
도 3은 본 발명의 실시 예에 따른 표시장치를 나타낸 도이고,
도 4는 도 3에 도시된 화소의 일례를 나타낸 도이고,
도 5는 본 발명의 실시 예에 따른 디멀티플렉서에 배치되는 다수의 스위칭소자를 나타낸 도이고,
도 6은 본 발명의 실시 예에 의한 타이밍컨트롤러의 제어 하에 동작하는 디멀티플렉서의 동작 타이밍을 나타내는 도,
도 7은 본 발명의 실시 예에 따른 제1 먹스 제어신호와 재차 출력되는 제1 먹스 제어신호를 자세하게 나타낸 도이고,
도 8은 본 발명의 다른 실시 예에 의한 타이밍컨트롤러의 제어 하에 동작하는 디멀티플렉서의 동작 타이밍을 나타내는 도이고,
도 9는 본 발명의 실시 예에 따라 재차 출력되는 제1 먹스 제어신호를 시뮬레이션한 것을 나타낸 도이다.1 is a view showing a rectangular image display area and a heterogeneous image display area displayed on a conventional display panel;
2 is a diagram illustrating that a data voltage is supplied to a data line using a conventional demultiplexer;
3 is a view showing a display device according to an embodiment of the present invention;
4 is a view showing an example of the pixel shown in FIG. 3,
5 is a diagram illustrating a plurality of switching devices disposed in a demultiplexer according to an embodiment of the present invention;
6 is a diagram illustrating an operation timing of a demultiplexer operating under the control of a timing controller according to an embodiment of the present invention;
7 is a detailed diagram illustrating a first mux control signal and a first mux control signal output again according to an embodiment of the present invention;
8 is a diagram illustrating an operation timing of a demultiplexer operating under the control of a timing controller according to another embodiment of the present invention;
9 is a diagram illustrating a simulation of a first mux control signal output again according to an embodiment of the present invention.

이하 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시 예들을 상세히 설명한다. 명세서 전체에 걸쳐서 동일한 참조번호들은 실질적으로 동일한 구성요소들을 의미한다. 이하의 설명에서, 본 발명과 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다.Hereinafter, preferred embodiments according to the present invention will be described in detail with reference to the accompanying drawings. Like reference numerals refer to substantially identical elements throughout. In the following description, if it is determined that a detailed description of a known function or configuration related to the present invention may unnecessarily obscure the gist of the present invention, the detailed description thereof will be omitted.

도 3은 본 발명에 의한 표시장치를 나타내는 도면이다.3 is a view showing a display device according to the present invention.

도 3을 참조하면, 본 발명의 표시장치는 표시패널(100), 타이밍 컨트롤러(200) 및 데이터 구동부(400)를 포함한다.Referring to FIG. 3 , the display device of the present invention includes a display panel 100 , a timing controller 200 , and a data driver 400 .

표시패널(100)은 매트릭스 형태로 배치된 픽셀들이 형성된 픽셀 어레이를 포함하여 입력 영상 데이터를 표시한다. 픽셀 어레이는 도 4에서 보는 바와 같이, 하부 기판에 형성된 TFT 어레이, 상부 기판에 형성된 컬러필터 어레이, 및 하부 기판과 상부 기판 사이에 형성된 액정셀들을 포함한다. TFT 어레이에는 데이터 라인(11, DL), 데이터 라인(11, DL)과 교차되는 게이트 라인(12, GL), 데이터 라인(11, DL)과 게이트 라인(12, GL)의 교차부마다 형성된 TFT들, TFT에 접속된 화소전극(1), 스토리지 커패시터(Cst) 등이 형성된다. 컬러필터 어레이에는 블랙매트릭스와 컬러필터를 포함한 컬러필터 어레이가 형성된다. 공통전극(2)은 하부 기판이나 상부 기판에 형성될 수 있다. 액정셀들(Clc)은 데이터전압이 공급되는 화소전극(1)과, 공통전압(Vcom)이 공급되는 공통전극(2) 사이의 전계에 의해 구동된다.The display panel 100 displays input image data including a pixel array in which pixels arranged in a matrix form are formed. As shown in FIG. 4 , the pixel array includes a TFT array formed on a lower substrate, a color filter array formed on an upper substrate, and liquid crystal cells formed between the lower substrate and the upper substrate. In the TFT array, TFTs formed at the intersections of the data lines 11 and DL, the gate lines 12 and GL crossing the data lines 11 and DL, and the data lines 11 and DL and the gate lines 12 and GL. , a pixel electrode 1 connected to the TFT, a storage capacitor Cst, and the like are formed. A color filter array including a black matrix and a color filter is formed in the color filter array. The common electrode 2 may be formed on a lower substrate or an upper substrate. The liquid crystal cells Clc are driven by an electric field between the pixel electrode 1 to which the data voltage is supplied and the common electrode 2 to which the common voltage Vcom is supplied.

타이밍 컨트롤러(200)는 외부 호스트로부터 디지털 비디오 데이터(RGB)를 입력받고, 수직 동기신호(Vsync), 수평 동기신호(Hsync), 데이터 인에이블 신호(Data Enable, DE), 메인 클럭(CLK) 등의 타이밍 신호를 입력받는다. 타이밍 컨트롤러(200)는 후술할 데이터 구동부(400)와 디멀티플렉서(150)의 동작 타이밍을 제어한다. 타이밍 컨트롤러(200)는 디지털 비디오 데이터(RGB)를 데이터 구동부(400)에 전송한다. 타이밍 컨트롤러(200)는 타이밍 신호(Vsync, Hsync, DE, CLK)를 이용하여 데이터 구동부(400)의 동작 타이밍을 제어하기 위한 데이터 타이밍 제어신호, 후술할 게이트 구동부(300)의 레벨 쉬프터와 쉬프트 레지스터의 동작 타이밍을 제어하기 위한 게이트 타이밍 제어신호(ST, GCLK, MCLK) 및 디멀티플렉서(150)의 동작 타이밍을 제어하기 위한 먹스제어신호들을 생성한다.The timing controller 200 receives digital video data (RGB) from an external host, a vertical synchronization signal (Vsync), a horizontal synchronization signal (Hsync), a data enable signal (Data Enable, DE), a main clock (CLK), etc. of the timing signal. The timing controller 200 controls operation timings of the data driver 400 and the demultiplexer 150, which will be described later. The timing controller 200 transmits digital video data RGB to the data driver 400 . The timing controller 200 includes a data timing control signal for controlling the operation timing of the data driver 400 using the timing signals Vsync, Hsync, DE, and CLK, a level shifter and a shift register of the gate driver 300 to be described later. gate timing control signals ST, GCLK, and MCLK for controlling the operation timing of

게이트 구동부(300)는 게이트 타이밍 제어신호를 이용하여 게이트펄스(Gout)를 출력한다. 게이트 타이밍 제어신호는 게이트 스타트 펄스(GSP), 게이트 쉬프트 클럭(GSC) 및 게이트 출력 인에이블(GOE)을 포함한다. 게이트 스타트 펄스(GSP)는 게이트 구동부(300)가 첫 번째 게이트 펄스(Gout)를 출력하는 시작 라인을 지시한다. 게이트 쉬프트 클럭(GSC)는 게이트 스타트 펄스(GSP)를 쉬프트시키기 위한 클럭이다. 게이트 출력 인에이블(GOE)은 게이트펄스(Gout)의 출력 기간을 설정한다. The gate driver 300 outputs a gate pulse Gout using the gate timing control signal. The gate timing control signal includes a gate start pulse GSP, a gate shift clock GSC, and a gate output enable GOE. The gate start pulse GSP indicates a start line through which the gate driver 300 outputs the first gate pulse Gout. The gate shift clock GSC is a clock for shifting the gate start pulse GSP. The gate output enable GOE sets the output period of the gate pulse Gout.

데이터 구동부(400)는 출력 채널들을 통해 데이터 전압을 순차 출력한다. 데이터 구동부(400)는 다수의 소스 드라이브 집적회로(Integrated Circuit, 이하 "IC"라 함)를 포함한다. 데이터 구동부(400)는 타이밍 컨트롤러(200)의 제어 하에 하나의 출력 채널을 통해 제1 컬러의 데이터 전압(Data_R), 제2 컬러의 데이터 전압(Data_G) 및 제3 컬러의 데이터 전압(Data_B)을 순차 출력한 후, 제1 컬러의 데이터 전압(Data_R)을 재차 출력한다.The data driver 400 sequentially outputs data voltages through output channels. The data driver 400 includes a plurality of source drive integrated circuits (hereinafter referred to as "ICs"). The data driver 400 generates the data voltage Data_R of the first color, the data voltage Data_G of the second color, and the data voltage Data_B of the third color through one output channel under the control of the timing controller 200 . After sequentially outputting, the data voltage Data_R of the first color is output again.

데이터 구동부(400)는 도시되지 않았지만, 레지스터부, 래치, 디지털-아날로그-변환부(Digital to Analog Converter; 이하, DAC) 및 출력부를 포함한다.Although not shown, the data driver 400 includes a register unit, a latch, a digital-to-analog converter (DAC), and an output unit.

레지스터부는 타이밍 컨트롤러(200)로부터 제공받는 데이터 제어신호들(SSC, SSP)을 이용하여 입력 영상의 RGB 디지털 비디오 데이터 비트를 샘플링하고, 이를 래치에 제공한다. 래치는 레지스터부로부터 순차적으로 제공받은 클럭에 따라서 디지털 비디오 데이터 비트를 샘플링하여 래치하고, 소스출력인에이블신호(SOE)에 응답하여 순차적으로 출력한다. DAC는 래치로부터 입력된 비디오 데이터들을 감마보상전압(GMA)으로 변환하여 아날로그 비디오 데이터전압을 발생한다. 출력부는 타이밍 컨트롤러(200)의 제어 하에 소스 출력 인에이블신호(SOE)의 로우논리기간 동안에, 하나의 출력 채널을 통해 DAC에서 출력하는 아날로그 형태의 제1 컬러의 데이터 전압(Data_R), 제2 컬러의 데이터 전압(Data_G) 및 제3 컬러의 데이터 전압(Data_B)을 순차 출력한 후, 제1 컬러의 데이터 전압(Data_R)을 재차 출력한다.The register unit samples the RGB digital video data bits of the input image using the data control signals SSC and SSP provided from the timing controller 200 , and provides them to the latch. The latch samples digital video data bits according to a clock sequentially provided from the register unit, latches them, and sequentially outputs them in response to the source output enable signal SOE. The DAC converts video data input from the latch into a gamma compensation voltage (GMA) to generate an analog video data voltage. The output unit outputs an analog first color data voltage Data_R and a second color output from the DAC through one output channel during a low logic period of the source output enable signal SOE under the control of the timing controller 200 . After sequentially outputting the data voltage Data_G and the data voltage Data_B of the third color, the data voltage Data_R of the first color is again output.

디멀티플렉서(150)는 타이밍 컨트롤러(200)의 제어 하에 데이터 구동부(400)의 출력 채널들과 데이터 라인들 사이에 배치되어 소스 드라이브 IC로부터 입력되는 데이터 전압을 데이터 라인들로 분배한다. 디멀티플렉서(150)는 데이터 구동부(400)와 동기된다.The demultiplexer 150 is disposed between the output channels of the data driver 400 and the data lines under the control of the timing controller 200 to distribute the data voltage input from the source drive IC to the data lines. The demultiplexer 150 is synchronized with the data driver 400 .

디멀티플렉서(150)는 타이밍 컨트롤러(200)의 제어 하에 제1 컬러의 데이터 전압(Data_R)을 제1 데이터 라인(DL1)으로 공급하고, 제2 컬러의 데이터 전압(Data_G)을 제2 데이터 라인(DL2)으로 공급한 후, 제3 컬러의 데이터 전압(Data_B)을 제3 데이터 라인(DL3)에 공급한 다음, 제1 컬러의 데이터 전압(Data_R)을 제1 데이터 라인(DL1)에 재차 공급한다. 디멀티플렉서(150)는 데이터 구동부(400)에서 공급되는 제1 컬러의 데이터 전압(Data_R) 내지 제3 컬러의 데이터 전압(Data_B)을 하나의 출력 채널을 통해서 제공받아 제1 데이터 라인(DL1) 내지 제3 데이터 라인(DL3)에 순차적으로 분배한 후 제1 컬러의 데이터 전압(Data_R)을 제1 데이터 라인(DL1)에 재차 공급한다.The demultiplexer 150 supplies the data voltage Data_R of the first color to the first data line DL1 under the control of the timing controller 200 , and applies the data voltage Data_G of the second color to the second data line DL2 . ), the data voltage Data_B of the third color is supplied to the third data line DL3, and then the data voltage Data_R of the first color is supplied again to the first data line DL1. The demultiplexer 150 receives the data voltage Data_R of the first color to the data voltage Data_B of the third color supplied from the data driver 400 through one output channel, and receives the first data line DL1 through the first data line DL1 through one output channel. After being sequentially distributed to the three data lines DL3 , the data voltage Data_R of the first color is supplied again to the first data line DL1 .

디멀티플렉서(150)는 소스 드라이브 IC의 한 개 출력 채널을 통해 입력되는 데이터 전압을 시분할하여 세 개의 데이터 라인들로 공급한다. 따라서, 1:3 디멀티플렉서(150)를 사용하면, 표시패널(100)의 구동에 필요한 소스 드라이브 IC의 개수를 1/3로 줄일 수 있다. 디멀티플렉서(150)는 소스 드라이브 IC에 내장될 수 있다.The demultiplexer 150 time-divisions a data voltage input through one output channel of the source drive IC and supplies it to three data lines. Accordingly, if the 1:3 demultiplexer 150 is used, the number of source drive ICs required to drive the display panel 100 can be reduced by 1/3. The demultiplexer 150 may be embedded in the source drive IC.

본 발명에서는 디멀티플렉서(150)가 하나의 출력 채널을 통해서 제공받은 제1 컬러의 데이터 전압(Data_R) 내지 제3 컬러의 데이터 전압(Data_B)을 세 개의 데이터 라인들에 순차적으로 분배하는 것을 설명하였으나, 이에 한정되는 것은 아니며 하나의 출력 채널이 2개의 데이터 라인, n개의 데이터 라인으로 분배될 수 있다. 여기서 n은 2이상의 양의 정수이다.In the present invention, it has been described that the demultiplexer 150 sequentially distributes the data voltage (Data_R) of the first color to the data voltage (Data_B) of the third color provided through one output channel to the three data lines. The present invention is not limited thereto, and one output channel may be divided into two data lines and n data lines. where n is a positive integer greater than or equal to 2;

도 5는 본 발명의 실시 예에 의한 디멀티플렉서(150)를 나타내는 도면이고, 도 6은 본 발명의 실시 예에 의한 타이밍컨트롤러의 제어 하에 동작하는 제어신호의 타이밍을 나타내는 도면이다.5 is a diagram showing the demultiplexer 150 according to an embodiment of the present invention, and FIG. 6 is a diagram showing the timing of a control signal operated under the control of the timing controller according to an embodiment of the present invention.

도 5 및 도 6을 참조하면, 본 발명의 실시 예에 의한 디멀티플렉서(150)는 데이터 구동부(400)의 출력 채널들과 데이터 라인들 사이에 배치되고, 데이터 전압을 데이터 라인들로 공급하기 위해 복수의 스위칭소자를 포함한다.5 and 6 , the demultiplexer 150 according to an embodiment of the present invention is disposed between the output channels of the data driver 400 and the data lines, and a plurality of data voltages are supplied to the data lines. of the switching element.

제1 스위칭소자(Q1)는 타이밍 컨트롤러(200)에서 출력되는 제1 먹스제어신호(MUX_R)에 응답하여, 제1 출력 채널을 통해서 제공받은 제1 컬러의 데이터 전압(Data_R)을 제1 데이터 라인(DL1)에 공급한다. 제2 스위칭소자(Q2)는 타이밍 컨트롤러(200)에서 출력되는 제2 먹스제어신호(MUX_G)에 응답하여, 제1 출력 채널을 통해서 제공받은 제2 컬러의 데이터 전압(Data_G)을 제2 데이터 라인(DL2)에 공급한다. 제3 스위칭소자(Q3)는 타이밍 컨트롤러(200)에서 출력되는 제3 먹스제어신호(MUX_B)에 응답하여, 제1 출력 채널을 통해서 제공받은 제3 컬러의 데이터 전압(Data_B)을 제3 데이터 라인(DL3)에 공급한다.In response to the first mux control signal MUX_R output from the timing controller 200 , the first switching element Q1 applies the data voltage Data_R of the first color provided through the first output channel to the first data line. (DL1) is supplied. In response to the second mux control signal MUX_G output from the timing controller 200 , the second switching device Q2 applies the data voltage Data_G of the second color provided through the first output channel to the second data line. (DL2) is supplied. In response to the third mux control signal MUX_B output from the timing controller 200 , the third switching device Q3 applies the data voltage Data_B of the third color provided through the first output channel to the third data line. (DL3) is supplied.

제4 스위칭소자(Q4)는 타이밍 컨트롤러(200)에서 출력되는 제1 먹스제어신호(MUX_R)에 응답하여, 제2 출력 채널을 통해서 제공받은 제1 컬러의 데이터 전압(Data_R)을 제4 데이터 라인(DL4)에 공급한다. 제5 스위칭소자(Q5)는 타이밍 컨트롤러(200)에서 출력되는 제2 먹스제어신호(MUX_G)에 응답하여, 제2 출력 채널을 통해서 제공받은 제2 컬러의 데이터 전압(Data_G)을 제5 데이터 라인(DL5)에 공급한다. 제6 스위칭소자(Q6)는 타이밍 컨트롤러(200)에서 출력되는 제3 먹스제어신호(MUX_B)에 응답하여, 제2 출력 채널을 통해서 제공받은 제3 컬러의 데이터 전압(Data_B)을 제6 데이터 라인(DL6)에 공급한다. 이후 제4 스위칭소자(Q4)는 타이밍 컨트롤러(200)의 제어 하에 제1 먹스제어신호(MUX_R)에 재차 응답하여, 제2 출력 채널을 통해서 제공받은 제1 컬러의 데이터 전압(Data_R)을 제4 데이터 라인(DL4)에 재차 공급한다.In response to the first mux control signal MUX_R output from the timing controller 200 , the fourth switching device Q4 applies the data voltage Data_R of the first color provided through the second output channel to the fourth data line. (DL4) is supplied. In response to the second mux control signal MUX_G output from the timing controller 200 , the fifth switching element Q5 applies the data voltage Data_G of the second color provided through the second output channel to the fifth data line. (DL5) is supplied. In response to the third mux control signal MUX_B output from the timing controller 200 , the sixth switching element Q6 applies the data voltage Data_B of the third color provided through the second output channel to the sixth data line. (DL6) is supplied. Thereafter, the fourth switching element Q4 responds again to the first mux control signal MUX_R under the control of the timing controller 200 to convert the data voltage Data_R of the first color provided through the second output channel to the fourth It is again supplied to the data line DL4.

제7 스위칭소자(Q7)는 타이밍 컨트롤러(200)에서 출력되는 제1 먹스제어신호(MUX_R)에 응답하여, 제3 출력 채널을 통해서 제공받은 제1 컬러의 데이터 전압(Data_R)을 제7 데이터 라인(DL7)에 공급한다. 제8 스위칭소자(Q8)는 타이밍 컨트롤러(200)에서 출력되는 제2 먹스제어신호(MUX_G)에 응답하여, 제3 출력 채널을 통해서 제공받은 제2 컬러의 데이터 전압(Data_G)을 제8 데이터 라인(DL8)에 공급한다. 제9 스위칭소자(Q9)는 타이밍 컨트롤러(200)에서 출력되는 제3 먹스제어신호(MUX_B)에 응답하여, 제3 출력 채널을 통해서 제공받은 제3 컬러의 데이터 전압(Data_B)을 제9 데이터 라인(DL9)에 공급한다. 이후 제7 스위칭소자(Q7)는 타이밍 컨트롤러(200)의 제어 하에 제1 먹스제어신호(MUX_R)에 재차 응답하여, 제3 출력 채널을 통해서 제공받은 제1 컬러의 데이터 전압(Data_R)을 제7 데이터 라인(DL7)에 재차 공급한다.In response to the first mux control signal MUX_R output from the timing controller 200 , the seventh switching element Q7 applies the data voltage Data_R of the first color provided through the third output channel to the seventh data line. (DL7) is supplied. In response to the second mux control signal MUX_G output from the timing controller 200 , the eighth switching device Q8 applies the data voltage Data_G of the second color provided through the third output channel to the eighth data line. (DL8) is supplied. In response to the third mux control signal MUX_B output from the timing controller 200 , the ninth switching device Q9 applies the data voltage Data_B of the third color provided through the third output channel to the ninth data line. (DL9) is supplied. Thereafter, the seventh switching element Q7 responds again to the first mux control signal MUX_R under the control of the timing controller 200 to convert the data voltage Data_R of the first color provided through the third output channel to the seventh It is again supplied to the data line DL7.

제1 출력 채널 내지 제3 출력 채널은 제1 수평기간(1H) 내지 제3 수평기간(3H) 동안에 제1 컬러의 데이터 전압(Data_R), 제2 컬러의 데이터 전압(Data_G) 및 제3 컬러의 데이터 전압(Data_B)을 시분할로 제공한다.The first to third output channels have the data voltage Data_R of the first color, the data voltage Data_G of the second color, and the data voltage of the third color during the first horizontal period 1H to the third horizontal period 3H. The data voltage Data_B is provided in time division.

제1 수평기간(1H)에 제1 출력 채널은 부극성(-)의 데이터 전압을 출력하고, 제2 수평기간(2H)에 제2 출력 채널은 정극성(+)의 데이터전압을 출력하고, 제3 수평기간(3H)에 제3 출력 채널은 부극성(-)의 데이터 전압을 출력한다. 이에 한정되는 것은 아니며, 이와 반대의 데이터 전압으로 출력할 수도 있다. 인접하는 제1 데이터 라인(DL1)(DL1) 내지 제9 데이터 라인(DL9)(DL9)은 제1 출력 채널 내지 제3 출력 채널과 교번적으로 연결되기 때문에 수평 1도트 인버전 구동을 수행한다.In the first horizontal period (1H), the first output channel outputs a negative (-) data voltage, and in the second horizontal period (2H), the second output channel outputs a positive (+) data voltage, In the third horizontal period 3H, the third output channel outputs a negative (-) data voltage. The present invention is not limited thereto, and the opposite data voltage may be output. Since the adjacent first data lines DL1 ( DL1 ) to ninth data lines DL9 ( DL9 ) are alternately connected to the first to third output channels, horizontal 1-dot inversion driving is performed.

또한, 본 발명에서는 제1 컬러가 적색(Red)으로, 제2 컬러가 녹색(Green)으로, 제3 컬러가 청색(Blue)으로 설정된 것으로 설명하였으나, 이에 한정되는 것은 아니며, 제1 컬러가 청색(Blue)으로, 제2 컬러가 적색(Red)으로, 제3 컬러가 녹색(Green)으로 설정될 수 있고, 제1 컬러가 녹색(Green)으로, 제2 컬러가 청색(Blue)으로, 제3 컬러가 적색(Red)으로 설정될 수 있다.In addition, in the present invention, although it has been described that the first color is set to red, the second color is set to green, and the third color is set to blue color, the present invention is not limited thereto, and the first color is blue. (Blue), the second color may be set to red, the third color may be set to green, the first color may be set to green, the second color to be blue, and the second color may be set to blue. 3 colors may be set to red.

디멀티플렉서(150)는 타이밍 컨트롤러(200)에서 제공되는 복수의 먹스제어신호에 응답하여, 출력 채널을 통해서 제공받은 컬러의 데이터 전압을 데이터 라인에 공급한다. 이를 살펴보면 다음과 같다.The demultiplexer 150 supplies a data voltage of a color received through an output channel to a data line in response to a plurality of mux control signals provided from the timing controller 200 . Looking at this:

도 6을 살펴보면, 수평의 라인마다 블랙과 화이트를 번갈아 인가하는 수평 라인 바이 라인(Horizontal Line by Line) 패턴으로 디스플레이되는 동안 타이밍 컨트롤러(200)의 제어 하에 디멀티플렉서(150)가 동작하여 데이터 라인에 데이터 전압이 충전된다. LBL(Line by Line) 패턴은 GIP(Gate-driver In Panel) 순서대로 블랙과 화이트가 교차하면서 인가됨으로 데이터 라인에 높은 전압과 낮은 전압이 주기적으로 들어오는 패턴이다.Referring to FIG. 6 , the demultiplexer 150 operates under the control of the timing controller 200 while the display is displayed in a horizontal line by line pattern in which black and white are alternately applied to each horizontal line, and data is transmitted to the data line. voltage is charged. The LBL (Line by Line) pattern is a pattern in which high and low voltages are periodically applied to the data line by alternating black and white in the order of GIP (Gate-driver In Panel).

수평의 라인에서 블랙에서 화이트로 교차되거나 화이트에서 블랙으로 교차하는 과정에서 데이터 라인 간 기생 커패시턴스에 의한 커플링으로 인해 인접하는 데이터 라인들에 먼저 충전된 전압이 동반 상승하거나 하강할 수 있다.In the process of crossing from black to white or from white to black in a horizontal line, a voltage previously charged in adjacent data lines may rise or fall due to coupling due to parasitic capacitance between data lines.

제1 수평라인(블랙) 동안 타이밍 컨트롤러(200)의 제어 하에 제1 먹스제어신호(MUX_R) 내지 제3 먹스제어신호(MUX_B)가 순차적으로 제1 스위칭소자(Q1) 내지 제3 스위칭소자(Q3) 각각에 공급된다.During the first horizontal line (black), the first mux control signal MUX_R to the third mux control signal MUX_B are sequentially applied to the first switching device Q1 to the third switching device Q3 under the control of the timing controller 200 . ) is supplied to each.

제1 스위칭소자(Q1)는 제1 먹스제어신호(MUX_R)가 공급되면, 이에 응답하여 제1 데이터 라인(DL1)에 소정의 전압이 충전되도록 턴 온(Turn on)된다. 제2 스위칭소자(Q2)는 제2 먹스제어신호(MUX_G)가 공급되면, 이에 응답하여 제2 데이터 라인(DL2)에 소정의 전압이 충전되도록 턴 온(Turn on)된다. 제3 스위칭소자(Q3)는 제3 먹스제어신호(MUX_B)가 공급되면, 이에 응답하여 제3 데이터 라인(DL3)에 소정의 전압이 충전되도록 턴 온(Turn on)된다.When the first mux control signal MUX_R is supplied, the first switching device Q1 is turned on so that a predetermined voltage is charged to the first data line DL1 in response thereto. When the second mux control signal MUX_G is supplied, the second switching device Q2 is turned on so that a predetermined voltage is charged to the second data line DL2 in response thereto. When the third mux control signal MUX_B is supplied, the third switching element Q3 is turned on so that a predetermined voltage is charged to the third data line DL3 in response thereto.

제2 수평라인(화이트) 동안 타이밍 컨트롤러(200)의 제어 하에 제1 먹스제어신호(MUX_R) 내지 제3 먹스제어신호(MUX_B)가 순차적으로 제4 스위칭소자(Q4) 내지 제6 스위칭소자(Q6) 각각에 공급된 후 제1 먹스제어신호(MUX_R)가 제4 스위칭소자(Q4)에 재차 공급된다.During the second horizontal line (white), the first mux control signal MUX_R to the third mux control signal MUX_B are sequentially applied to the fourth switching device Q4 to the sixth switching device Q6 under the control of the timing controller 200 . ), the first mux control signal MUX_R is supplied to the fourth switching element Q4 again.

제4 스위칭소자(Q4)는 제1 먹스제어신호(MUX_R)가 공급되면, 이에 응답하여 제4 데이터 라인(DL4)에 제1 컬러의 데이터 전압(Data_R)이 충전되도록 턴 온(Turn on)된다.When the first mux control signal MUX_R is supplied, the fourth switching device Q4 is turned on so that the data voltage Data_R of the first color is charged to the fourth data line DL4 in response thereto. .

제5 스위칭소자(Q5)는 제2 먹스제어신호(MUX_G)가 공급되면, 이에 응답하여 제5 데이터 라인(DL5)에 제2 컬러의 데이터 전압(Data_G)이 충전되도록 턴 온(Turn on)된다. 제5 데이터 라인(DL5)에 제2 컬러의 데이터 전압(Data_G)이 충전되는 동안, 인접한 제4 데이터 라인(DL4)에 먼저 충전된 제1 컬러의 데이터 전압(Data_R)이 제5 데이터 라인(DL5)의 전압 변동에 커플링되어 상승한다. 이때 상승하는 제1 컬러의 데이터 전압(Data_R)의 양은 제4 데이터 라인(DL4)과 제5 데이터 라인(DL5)과의 커패시턴스에 따라 달라질 수 있다.When the second mux control signal MUX_G is supplied, the fifth switching device Q5 is turned on so that the data voltage Data_G of the second color is charged to the fifth data line DL5 in response thereto. . While the data voltage Data_G of the second color is charged in the fifth data line DL5, the data voltage Data_R of the first color previously charged in the fourth data line DL4 adjacent to the fifth data line DL5 ) is coupled to the voltage fluctuation and rises. In this case, the amount of the data voltage Data_R of the first color that rises may vary according to the capacitance between the fourth data line DL4 and the fifth data line DL5 .

제6 스위칭소자(Q6)는 제3 먹스제어신호(MUX_B)가 공급되면, 이에 응답하여 제6 데이터 라인(DL6)에 제3 컬러의 데이터 전압(Data_B)이 충전되도록 턴 온(Turn on)된다. 제6 데이터 라인(DL6)에 제3 컬러의 데이터 전압(Data_B)이 충전되는 동안, 인접한 제4 데이터 라인(DL4)에 먼저 충전된 제1 컬러의 데이터 전압(Data_R)과 제5 데이터 라인(DL5)에 먼저 충전된 제2 컬러의 데이터 전압(Data_G)이 제6 데이터 라인(DL6)의 전압 변동에 커플링되어 상승한다. 상승하는 제1 컬러의 데이터 전압(Data_R)의 양은 제4 데이터 라인(DL4), 제5 데이터 라인(DL5) 및 제6 데이터 라인(DL6)과의 커패시턴스에 따라 달라질 수 있고, 상승하는 제2 컬러의 데이터 전압(Data_G)의 양은 제5 데이터 라인(DL5) 및 제6 데이터 라인(DL6)과의 커패시턴스에 따라 달라질 수 있다.When the third mux control signal MUX_B is supplied, the sixth switching device Q6 is turned on so that the data voltage Data_B of the third color is charged to the sixth data line DL6 in response thereto. . While the data voltage Data_B of the third color is charged in the sixth data line DL6, the data voltage Data_R of the first color and the fifth data line DL5 that are first charged in the adjacent fourth data line DL4 are ), the data voltage Data_G of the second color first charged is coupled to the voltage change of the sixth data line DL6 and rises. The amount of the data voltage Data_R of the rising first color may vary according to capacitances with the fourth data line DL4 , the fifth data line DL5 , and the sixth data line DL6 , and the amount of the rising second color data voltage Data_R may vary. The amount of the data voltage Data_G may vary according to capacitance with the fifth data line DL5 and the sixth data line DL6.

이후, 제4 스위칭소자(Q4)는 제1 먹스제어신호(MUX_R)가 재차 공급되어 턴 온(Turn on)될 수 있다. 제4 스위칭소자(Q4)는 재차 공급되는 제1 먹스제어신호(MUX_R)에 응답하여, 제4 데이터 라인(DL4)에 제1 컬러의 데이터 전압(Data_R)이 공급되도록 턴 온(Turn on)된다.Thereafter, the fourth switching element Q4 may be turned on by receiving the first mux control signal MUX_R again. The fourth switching element Q4 is turned on so that the data voltage Data_R of the first color is supplied to the fourth data line DL4 in response to the first mux control signal MUX_R supplied again. .

즉, 타이밍 컨트롤러(200)는 제1 먹스제어신호(MUX_R), 제2 먹스제어신호(MUX_G) 및 제3 먹스제어신호(MUX_B)를 디멀티플렉서(150)에 출력한 후 보정을 위한 제1 먹스제어신호(MUX_R)를 디멀티플렉서(150)에 재차 출력할 수 있다. 이때 타이밍 컨트롤러(200)는 재차 출력되는 제1 먹스제어신호(MUX_R)와 동기되어 제1 컬러의 데이터 전압(Data_R)이 출력되도록 데이터 구동부(400)를 제어할 수 있다.That is, the timing controller 200 outputs the first mux control signal MUX_R, the second mux control signal MUX_G, and the third mux control signal MUX_B to the demultiplexer 150 and then controls the first mux for correction. The signal MUX_R may be output to the demultiplexer 150 again. In this case, the timing controller 200 may control the data driver 400 to output the data voltage Data_R of the first color in synchronization with the first mux control signal MUX_R output again.

이와 같이, 본 발명은 재차 출력되는 제1 먹스제어신호(MUX_R)에 의해 제4 스위칭소자(Q4)를 다시 턴 온(Turn on)하고, 제1 컬러의 데이터 전압(Data_R)이 제4 데이터 라인(DL4)에 재차 공급함으로써, 변동되는 전압에 의해 커플링되어 상승된 제4 데이터 라인(DL4)의 제1 컬러의 데이터 전압(Data_R)이 원래의 제1 컬러의 데이터 전압(Data_R)인 타켓 전압으로 복원될 수 있다.As described above, in the present invention, the fourth switching element Q4 is turned on again by the first mux control signal MUX_R output again, and the data voltage Data_R of the first color is applied to the fourth data line. By re-supplying to DL4 , the data voltage Data_R of the first color of the fourth data line DL4 coupled by the changed voltage and raised is the target voltage corresponding to the data voltage Data_R of the original first color. can be restored to

제3 수평라인(블랙) 동안 타이밍 컨트롤러(200)의 제어 하에 제1 먹스제어신호(MUX_R) 내지 제3 먹스제어신호(MUX_B)가 순차적으로 제7 스위칭소자(Q7) 내지 제9 스위칭소자(Q9) 각각에 공급된 후 제1 먹스제어신호(MUX_R)가 제7 스위칭소자(Q7)에 재차 공급된다.During the third horizontal line (black), the first mux control signal MUX_R to the third mux control signal MUX_B are sequentially applied to the seventh switching device Q7 to the ninth switching device Q9 under the control of the timing controller 200 . ), the first mux control signal MUX_R is supplied to the seventh switching element Q7 again.

제7 스위칭소자(Q7)는 제1 먹스제어신호(MUX_R)가 공급되면, 이에 응답하여 제7 데이터 라인(DL7)에 제1 컬러의 데이터 전압(Data_R)이 충전되도록 턴 온(Turn on)된다.When the first mux control signal MUX_R is supplied, the seventh switching element Q7 is turned on so that the data voltage Data_R of the first color is charged to the seventh data line DL7 in response thereto. .

제8 스위칭소자(Q8)는 제2 먹스제어신호(MUX_G)가 공급되면, 이에 응답하여 제8 데이터 라인(DL8)에 제2 컬러의 데이터 전압(Data_G)이 충전되도록 턴 온(Turn on)된다. 제8 데이터 라인(DL8)에 제2 컬러의 데이터 전압(Data_G)이 충전되는 동안, 인접한 제7 데이터 라인(DL7)에 먼저 충전된 제1 컬러의 데이터 전압(Data_R)이 제5 데이터 라인(DL5)의 전압 변동에 커플링되어 하강한다. 이때 하강하는 제1 컬러의 데이터 전압(Data_R)의 양은 제7 데이터 라인(DL7)과 제8 데이터 라인(DL8)과의 커패시턴스에 따라 달라질 수 있다.When the second mux control signal MUX_G is supplied, the eighth switching element Q8 is turned on so that the data voltage Data_G of the second color is charged to the eighth data line DL8 in response thereto. . While the data voltage Data_G of the second color is charged in the eighth data line DL8, the data voltage Data_R of the first color first charged in the adjacent seventh data line DL7 is applied to the fifth data line DL5 ) is coupled to the voltage fluctuation and falls. In this case, the amount of the falling first color data voltage Data_R may vary according to the capacitance between the seventh data line DL7 and the eighth data line DL8.

제9 스위칭소자(Q9)는 제3 먹스제어신호(MUX_B)가 공급되면, 이에 응답하여 제9 데이터 라인(DL9)에 제3 컬러의 데이터 전압(Data_B)이 충전되도록 턴 온(Turn on)된다. 제9 데이터 라인(DL9)에 제3 컬러의 데이터 전압(Data_B)이 충전되는 동안, 인접한 제7 데이터 라인(DL7)에 먼저 충전된 제1 컬러의 데이터 전압(Data_R)과 제8 데이터 라인(DL8)에 먼저 충전된 제2 컬러의 데이터 전압(Data_G)이 제9 데이터 라인(DL9)의 전압 변동에 커플링되어 하강한다. 하강하는 제1 컬러의 데이터 전압(Data_R)의 양은 제7 데이터 라인(DL7), 제8 데이터 라인(DL8) 및 제9 데이터 라인(DL9)과의 커패시턴스에 따라 달라질 수 있고, 하강하는 제2 컬러의 데이터 전압(Data_G)의 양은 제8 데이터 라인(DL8) 및 제9 데이터 라인(DL9)과의 커패시턴스에 따라 달라질 수 있다.When the third mux control signal MUX_B is supplied, the ninth switching device Q9 is turned on so that the data voltage Data_B of the third color is charged to the ninth data line DL9 in response thereto. . While the ninth data line DL9 is charged with the data voltage Data_B of the third color, the data voltage Data_R of the first color and the eighth data line DL8 that are first charged in the adjacent seventh data line DL7 are ), the data voltage Data_G of the second color first charged is coupled to the voltage change of the ninth data line DL9 and falls. The amount of the falling first color data voltage Data_R may vary according to capacitances with the seventh data line DL7, the eighth data line DL8, and the ninth data line DL9, and the falling second color amount may vary. The amount of the data voltage Data_G may vary according to capacitance with the eighth data line DL8 and the ninth data line DL9.

이후, 제7 스위칭소자(Q7)는 제1 먹스제어신호(MUX_R)가 재차 공급되어 턴 온(Turn on)될 수 있다. 제7 스위칭소자(Q7)는 재차 공급되는 제1 먹스제어신호(MUX_R)에 응답하여, 제7 데이터 라인(DL7)에 제1 컬러의 데이터 전압(Data_R)이 공급되도록 턴 온(Turn on)된다.Thereafter, the seventh switching element Q7 may be turned on by receiving the first mux control signal MUX_R again. The seventh switching element Q7 is turned on so that the data voltage Data_R of the first color is supplied to the seventh data line DL7 in response to the first mux control signal MUX_R supplied again. .

즉, 타이밍 컨트롤러(200)는 제1 먹스제어신호(MUX_R), 제2 먹스제어신호(MUX_G) 및 제3 먹스제어신호(MUX_B)를 디멀티플렉서(150)에 출력한 후 보정을 위한 제1 먹스제어신호(MUX_R)를 디멀티플렉서(150)에 재차 출력할 수 있다. 이때 타이밍 컨트롤러(200)는 재차 출력되는 제1 먹스제어신호(MUX_R)와 동기되어 제1 컬러의 데이터 전압(Data_R)이 출력되도록 데이터 구동부(400)를 제어할 수 있다.That is, the timing controller 200 outputs the first mux control signal MUX_R, the second mux control signal MUX_G, and the third mux control signal MUX_B to the demultiplexer 150 and then controls the first mux for correction. The signal MUX_R may be output to the demultiplexer 150 again. In this case, the timing controller 200 may control the data driver 400 to output the data voltage Data_R of the first color in synchronization with the first mux control signal MUX_R output again.

이와 같이, 본 발명은 재차 출력되는 제1 먹스제어신호(MUX_R)에 의해 제4 스위칭소자(Q4)를 다시 턴 온(Turn on)하고, 제1 컬러의 데이터 전압(Data_R)이 제7 데이터 라인(DL7)에 재차 공급함으로써, 변동되는 전압에 의해 커플링되어 상승된 제7 데이터 라인(DL7)의 제1 컬러의 데이터 전압(Data_R)이 원래의 제1 컬러의 데이터 전압(Data_R)인 타켓 전압으로 복원될 수 있다. 이에 따라, 인접한 제1 데이터 라인(DL1)과 제2 데이터 라인(DL2) 간의 커패시턴스와 관계없이 일정한 제1 컬러의 데이터 전압(Data_R)을 가질 수 있다.As described above, according to the present invention, the fourth switching element Q4 is turned on again by the first mux control signal MUX_R output again, and the data voltage Data_R of the first color is applied to the seventh data line. By re-supplying to DL7, the data voltage Data_R of the first color of the seventh data line DL7 coupled by the changed voltage and raised is the target voltage corresponding to the data voltage Data_R of the original first color. can be restored to Accordingly, the data voltage Data_R of the first color may be constant regardless of the capacitance between the adjacent first data line DL1 and the second data line DL2 .

도 7을 살펴보면, 타이밍 컨트롤러(200)는 재차 출력되는 제1 컬러의 데이터 전압(Data_R)을 제1 데이터 라인(DL1)에 공급하기 위해 복수의 스위칭소자(Q1 내지 Q9)가 턴 온(Turn on)되는 시간이 제1 컬러의 데이터 전압(Data_R)을 제1 데이터 라인(DL1)에 공급하기 위해 복수의 스위칭소자(Q1 내지 Q9)가 턴 온(Turn on)되는 시간과 동일하거나 짧도록 제어한다.Referring to FIG. 7 , the timing controller 200 turns on the plurality of switching devices Q1 to Q9 in order to supply the data voltage Data_R of the first color output again to the first data line DL1 . ) is the data voltage (Data_R) of the first color In order to supply the first data line DL1, the plurality of switching devices Q1 to Q9 are controlled to be equal to or shorter than the turn-on time.

타이밍 컨트롤러(200)는 제1 스위칭소자(Q1)를 턴 온(Turn on)시키기 위해 출력하는 제1 먹스제어신호(MUX_R)의 폭(W1)을 달리할 수 있다. 타이밍 컨트롤러(200)는 재차 출력되는 제1 먹스제어신호(MUX_R)의 폭(W2)을 제1 먹스제어신호(MUX_R)의 폭(W1, W2)과 동일하거나 짧게 출력할 수 있다.The timing controller 200 may vary the width W1 of the first mux control signal MUX_R output to turn on the first switching element Q1 . The timing controller 200 may output the re-output width W2 of the first mux control signal MUX_R equal to or shorter than the widths W1 and W2 of the first mux control signal MUX_R.

1 수평 라인(1 Horizontal Line)의 온 타임(On Time) 내에는 디멀티플렉서(150)의 동작기간과 스위칭소자들(Q1 내지 Q9)의 편차를 보상하는 보상동작을 수행하는 샘플링기간이 포함된다. 샘플링기간인 보상동작기간은 디멀티플렉서(150)의 동작기간이 길어질수록 상대적으로 짧아진다. 즉, 재차 출력되는 제1 먹스제어신호(MUX_R)의 폭(W2)이 길어질수록 스위칭소자들(Q1 내지 Q9)의 편차를 보상하는 보상동작이 짧아진다.An operation period of the demultiplexer 150 and a sampling period for compensating for a deviation of the switching elements Q1 to Q9 are included in the On Time of one horizontal line. The compensation operation period, which is the sampling period, becomes relatively shorter as the operation period of the demultiplexer 150 increases. That is, as the width W2 of the re-output first mux control signal MUX_R increases, the compensation operation for compensating for the deviation of the switching elements Q1 to Q9 becomes shorter.

이에 따라, 샘플링기간을 충분히 확보하기 위해서는 재차 출력되는 제1 먹스제어신호(MUX_R)의 폭(W2)을 제1 먹스제어신호(MUX_R)의 폭(W1)과 동일하거나 더 짧게 출력하는 것이 바람직하다.Accordingly, in order to sufficiently secure the sampling period, it is preferable to output the re-output width W2 of the first mux control signal MUX_R equal to or shorter than the width W1 of the first mux control signal MUX_R. .

도 8은 본 발명의 다른 실시 예에 의한 타이밍컨트롤러의 제어 하에 동작하는 제어신호의 타이밍을 나타내는 도면이다.8 is a diagram illustrating timing of a control signal operated under the control of a timing controller according to another embodiment of the present invention.

도 8을 참조하면, 본 발명의 실시 예에 의한 디멀티플렉서(150)는 데이터 구동부(400)의 출력 채널들과 데이터 라인들 사이에 배치되고, 데이터 전압을 데이터 라인들로 공급하기 위해 복수의 스위칭소자를 포함한다.Referring to FIG. 8 , the demultiplexer 150 according to an embodiment of the present invention is disposed between the output channels of the data driver 400 and the data lines, and a plurality of switching devices to supply data voltages to the data lines. includes

도 8에서는 도 5 내지 도 7과 중복되는 설명에 대해서는 생략하기로 한다.In FIG. 8 , descriptions overlapping those of FIGS. 5 to 7 will be omitted.

제1 스위칭소자(Q1)는 제1 컬러의 데이터 전압(Data_R)을 제1 데이터 라인(DL1)에 공급하고, 제2 스위칭소자(Q2)는 제2 컬러의 데이터 전압(Data_G)을 제2 데이터 라인(DL2)에 공급하고, 제3 스위칭소자(Q3)는 제3 컬러의 데이터 전압(Data_B)을 제3 데이터 라인(DL3)에 공급한다.The first switching device Q1 supplies the data voltage Data_R of the first color to the first data line DL1, and the second switching device Q2 applies the data voltage Data_G of the second color to the second data. It is supplied to the line DL2 , and the third switching device Q3 supplies the data voltage Data_B of the third color to the third data line DL3 .

제4 스위칭소자(Q4)는 제1 컬러의 데이터 전압(Data_R)을 제4 데이터 라인(DL4)에 공급하고, 제5 스위칭소자(Q5)는 제2 컬러의 데이터 전압(Data_G)을 제5 데이터 라인(DL5)에 공급하고, 제6 스위칭소자(Q6)는 제3 컬러의 데이터 전압(Data_B)을 제6 데이터 라인(DL6)에 공급한다. 이후 제4 스위칭소자(Q4)는 타이밍 컨트롤러(200)의 제어 하에 제1 먹스제어신호(MUX_R)에 재차 응답하여, 제2 출력 채널을 통해서 제공받은 제1 컬러의 데이터 전압(Data_R)을 제4 데이터 라인(DL4)에 재차 공급하고, 순차적으로 제5 스위칭소자(Q5)는 타이밍 컨트롤러(200)의 제어 하에 제2 먹스제어신호(MUX_G)에 재차 응답하여, 제2 출력 채널을 통해서 제공받은 제2 컬러의 데이터 전압(Data_G)을 제5 데이터 라인(DL5)에 재차 공급한다.The fourth switching device Q4 supplies the data voltage Data_R of the first color to the fourth data line DL4, and the fifth switching device Q5 applies the data voltage Data_G of the second color to the fifth data. The line DL5 is supplied, and the sixth switching device Q6 supplies the data voltage Data_B of the third color to the sixth data line DL6. Thereafter, the fourth switching element Q4 responds again to the first mux control signal MUX_R under the control of the timing controller 200 to convert the data voltage Data_R of the first color provided through the second output channel to the fourth The data line DL4 is supplied again, and the fifth switching element Q5 sequentially responds again to the second mux control signal MUX_G under the control of the timing controller 200 to receive the second output channel through the second output channel. The data voltages Data_G of the two colors are again supplied to the fifth data line DL5.

제7 스위칭소자(Q7)는 제1 컬러의 데이터 전압(Data_R)을 제7 데이터 라인(DL7)에 공급하고, 제8 스위칭소자(Q8)는 제2 컬러의 데이터 전압(Data_G)을 제8 데이터 라인(DL8)에 공급하고, 제9 스위칭소자(Q9)는 제3 컬러의 데이터 전압(Data_B)을 제9 데이터 라인(DL9)에 공급한다. 이후 제7 스위칭소자(Q7)는 타이밍 컨트롤러(200)의 제어 하에 제1 먹스제어신호(MUX_R)에 재차 응답하여, 제3 출력 채널을 통해서 제공받은 제1 컬러의 데이터 전압(Data_R)을 제7 데이터 라인(DL7)에 재차 공급하고, 순차적으로 제8 스위칭소자(Q8)는 타이밍 컨트롤러(200)의 제어 하에 제2 먹스제어신호(MUX_G)에 재차 응답하여, 제3 출력 채널을 통해서 제공받은 제2 컬러의 데이터 전압(Data_G)을 제8 데이터 라인(DL8)에 재차 공급한다.The seventh switching element Q7 supplies the data voltage Data_R of the first color to the seventh data line DL7, and the eighth switching element Q8 applies the data voltage Data_G of the second color to the eighth data. The line DL8 is supplied, and the ninth switching device Q9 supplies the data voltage Data_B of the third color to the ninth data line DL9. Thereafter, the seventh switching element Q7 responds again to the first mux control signal MUX_R under the control of the timing controller 200 to convert the data voltage Data_R of the first color provided through the third output channel to the seventh The data line DL7 is supplied again, and the eighth switching element Q8 sequentially responds to the second mux control signal MUX_G again under the control of the timing controller 200 to receive the second output channel through the third output channel. The data voltages Data_G of the two colors are again supplied to the eighth data line DL8.

제1 출력 채널 내지 제3 출력 채널은 제1 수평기간(1H) 내지 제3 수평기간(3H) 동안에 제1 컬러의 데이터 전압(Data_R), 제2 컬러의 데이터 전압(Data_G) 및 제3 컬러의 데이터 전압(Data_B)을 시분할로 제공한다.The first to third output channels have the data voltage Data_R of the first color, the data voltage Data_G of the second color, and the data voltage of the third color during the first horizontal period 1H to the third horizontal period 3H. The data voltage Data_B is provided in time division.

디멀티플렉서(150)는 타이밍 컨트롤러(200)에서 제공되는 복수의 먹스제어신호에 응답하여, 출력 채널을 통해서 제공받은 컬러의 데이터 전압을 데이터 라인에 공급한다. 이를 살펴보면 다음과 같다.The demultiplexer 150 supplies a data voltage of a color received through an output channel to a data line in response to a plurality of mux control signals provided from the timing controller 200 . Looking at this:

제1 수평라인(블랙)에 대한 설명은 도 5 내지 도 6에서 설명한 바와 실질적으로 동일하므로 여기서는 생략하기로 한다.Since the description of the first horizontal line (black) is substantially the same as that described with reference to FIGS. 5 to 6 , it will be omitted herein.

제2 수평라인(화이트) 동안 타이밍 컨트롤러(200)의 제어 하에 제1 먹스제어신호(MUX_R) 내지 제3 먹스제어신호(MUX_B)가 순차적으로 제4 스위칭소자(Q4) 내지 제6 스위칭소자(Q6) 각각에 공급된 후 제1 먹스제어신호(MUX_R)가 제4 스위칭소자(Q4)에 재차 공급되고, 제2 먹스제어신호(MUX_G)가 제5 스위칭소자(Q5)에 재차 공급된다.During the second horizontal line (white), the first mux control signal MUX_R to the third mux control signal MUX_B are sequentially applied to the fourth switching device Q4 to the sixth switching device Q6 under the control of the timing controller 200 . ), the first mux control signal MUX_R is supplied to the fourth switching element Q4 again, and the second mux control signal MUX_G is supplied to the fifth switching element Q5 again.

제4 스위칭소자(Q4)는 제1 먹스제어신호(MUX_R)가 공급되면, 이에 응답하여 제4 데이터 라인(DL4)에 제1 컬러의 데이터 전압(Data_R)이 충전되도록 턴 온(Turn on)된다.When the first mux control signal MUX_R is supplied, the fourth switching device Q4 is turned on so that the data voltage Data_R of the first color is charged to the fourth data line DL4 in response thereto. .

제5 스위칭소자(Q5)는 제2 먹스제어신호(MUX_G)가 공급되면, 이에 응답하여 제5 데이터 라인(DL5)에 제2 컬러의 데이터 전압(Data_G)이 충전되도록 턴 온(Turn on)된다. 제5 데이터 라인(DL5)에 제2 컬러의 데이터 전압(Data_G)이 충전되는 동안, 인접한 제4 데이터 라인(DL4)에 먼저 충전된 제1 컬러의 데이터 전압(Data_R)이 제5 데이터 라인(DL5)의 전압 변동에 커플링되어 상승한다.When the second mux control signal MUX_G is supplied, the fifth switching device Q5 is turned on so that the data voltage Data_G of the second color is charged to the fifth data line DL5 in response thereto. . While the data voltage Data_G of the second color is charged in the fifth data line DL5, the data voltage Data_R of the first color previously charged in the fourth data line DL4 adjacent to the fifth data line DL5 ) is coupled to the voltage fluctuation and rises.

제6 스위칭소자(Q6)는 제3 먹스제어신호(MUX_B)가 공급되면, 이에 응답하여 제6 데이터 라인(DL6)에 제3 컬러의 데이터 전압(Data_B)이 충전되도록 턴 온(Turn on)된다. 제6 데이터 라인(DL6)에 제3 컬러의 데이터 전압(Data_B)이 충전되는 동안, 인접한 제4 데이터 라인(DL4)에 먼저 충전된 제1 컬러의 데이터 전압(Data_R)과 제5 데이터 라인(DL5)에 먼저 충전된 제2 컬러의 데이터 전압(Data_G)이 제6 데이터 라인(DL6)의 전압 변동에 커플링되어 상승한다. 상승하는 제1 컬러의 데이터 전압(Data_R)의 양은 제4 데이터 라인(DL4), 제5 데이터 라인(DL5) 및 제6 데이터 라인(DL6)과의 커패시턴스에 따라 달라질 수 있고, 상승하는 제2 컬러의 데이터 전압(Data_G)의 양은 제5 데이터 라인(DL5) 및 제6 데이터 라인(DL6)과의 커패시턴스에 따라 달라질 수 있다.When the third mux control signal MUX_B is supplied, the sixth switching device Q6 is turned on so that the data voltage Data_B of the third color is charged to the sixth data line DL6 in response thereto. . While the data voltage Data_B of the third color is charged in the sixth data line DL6, the data voltage Data_R of the first color and the fifth data line DL5 that are first charged in the adjacent fourth data line DL4 are ), the data voltage Data_G of the second color first charged is coupled to the voltage change of the sixth data line DL6 and rises. The amount of the data voltage Data_R of the rising first color may vary according to capacitances with the fourth data line DL4 , the fifth data line DL5 , and the sixth data line DL6 , and the amount of the rising second color data voltage Data_R may vary. The amount of the data voltage Data_G may vary according to capacitance with the fifth data line DL5 and the sixth data line DL6.

이후, 제4 스위칭소자(Q4)와 제5 스위칭소자(Q5)는 순차적으로 턴 온(Turn on)된다. 제4 스위칭소자(Q4)는 제1 먹스제어신호(MUX_R)가 재차 공급되어 턴 온(Turn on)되고, 제5 스위칭소자(Q5)는 제2 먹스제어신호(MUX_G)가 재차 공급되어 턴 온(Turn on)될 수 있다.Thereafter, the fourth switching element Q4 and the fifth switching element Q5 are sequentially turned on. The fourth switching element Q4 is turned on by supplying the first mux control signal MUX_R again, and the fifth switching element Q5 is turned on by supplying the second mux control signal MUX_G again. It can be turned on.

제4 스위칭소자(Q4)는 재차 공급되는 제1 먹스제어신호(MUX_R)에 응답하여, 제4 데이터 라인(DL4)에 제1 컬러의 데이터 전압(Data_R)이 공급되도록 턴 온(Turn on)되고, 제5 스위칭소자(Q5)는 재차 공급되는 제2 먹스제어신호(MUX_G)에 응답하여, 제5 데이터 라인(DL5)에 제2 컬러의 데이터 전압(Data_G)이 공급되도록 턴 온(Turn on)된다.The fourth switching element Q4 is turned on so that the data voltage Data_R of the first color is supplied to the fourth data line DL4 in response to the first mux control signal MUX_R supplied again. , the fifth switching element Q5 is turned on so that the data voltage Data_G of the second color is supplied to the fifth data line DL5 in response to the second mux control signal MUX_G supplied again. do.

즉, 타이밍 컨트롤러(200)는 제1 먹스제어신호(MUX_R), 제2 먹스제어신호(MUX_G) 및 제3 먹스제어신호(MUX_B)를 디멀티플렉서(150)에 출력한 후 보정을 위한 제1 먹스제어신호(MUX_R)와 제2 먹스제어신호(MUX_G)를 디멀티플렉서(150)에 재차 순차적으로 출력할 수 있다. 이때 타이밍 컨트롤러(200)는 재차 출력되는 제1 먹스제어신호(MUX_R)와 제2 먹스제어신호(MUX_G)와 동기되어 제1 컬러의 데이터 전압(Data_R)과 제2 컬러의 데이터 전압(Data_G)이 순차적으로 출력되도록 데이터 구동부(400)를 제어할 수 있다.That is, the timing controller 200 outputs the first mux control signal MUX_R, the second mux control signal MUX_G, and the third mux control signal MUX_B to the demultiplexer 150 and then controls the first mux for correction. The signal MUX_R and the second mux control signal MUX_G may be sequentially output to the demultiplexer 150 again. At this time, the timing controller 200 synchronizes with the re-output first mux control signal MUX_R and the second mux control signal MUX_G so that the data voltage Data_R of the first color and the data voltage Data_G of the second color are The data driver 400 may be controlled to be sequentially output.

이와 같이, 본 발명은 재차 출력되는 제1 먹스제어신호(MUX_R)와 제2 먹스제어신호(MUX_G)에 의해 제4 스위칭소자(Q4)와 제5 스위칭소자(Q5)를 순차적으로 다시 턴 온(Turn on)하고, 제1 컬러의 데이터 전압(Data_R)과 제2 컬러의 데이터 전압(Data_G)이 제4 데이터 라인(DL4)과 제5 데이터 라인(DL5) 각각에 순차적으로 재차 공급됨으로써, 변동되는 전압에 의해 커플링되어 상승된 제4 데이터 라인(DL4)의 제1 컬러의 데이터 전압(Data_R) 및 제5 데이터 라인(DL5)의 제2 컬러의 데이터 전압(Data_G)이 원래의 제1 컬러의 데이터 전압(Data_R)과 제2 컬러의 데이터 전압(Data_G)인 타켓 전압으로 복원될 수 있다.As described above, in the present invention, the fourth switching element Q4 and the fifth switching element Q5 are sequentially turned on again ( turn on), and the data voltage Data_R of the first color and the data voltage Data_G of the second color are sequentially supplied to each of the fourth data line DL4 and the fifth data line DL5, so that The data voltage Data_R of the first color of the fourth data line DL4 and the data voltage Data_G of the second color of the fifth data line DL5, which are coupled by the voltage, and are increased, are equal to the original color of the first color. The data voltage Data_R and the data voltage Data_G of the second color may be restored to a target voltage.

제3 수평라인(블랙) 동안 타이밍 컨트롤러(200)의 제어 하에 제1 먹스제어신호(MUX_R) 내지 제3 먹스제어신호(MUX_B)가 순차적으로 제7 스위칭소자(Q7) 내지 제9 스위칭소자(Q9) 각각에 공급된 후 제1 먹스제어신호(MUX_R)가 제7 스위칭소자(Q7)에 재차 공급되고, 순차적으로 제2 먹스제어신호(MUX_G)가 제8 스위칭소자(Q8)에 재차 공급된다.During the third horizontal line (black), the first mux control signal MUX_R to the third mux control signal MUX_B are sequentially applied to the seventh switching device Q7 to the ninth switching device Q9 under the control of the timing controller 200 . ), the first mux control signal MUX_R is supplied again to the seventh switching element Q7, and the second mux control signal MUX_G is sequentially supplied again to the eighth switching element Q8.

제7 스위칭소자(Q7)는 제1 먹스제어신호(MUX_R)가 공급되면, 이에 응답하여 제7 데이터 라인(DL7)에 제1 컬러의 데이터 전압(Data_R)이 충전되도록 턴 온(Turn on)된다.When the first mux control signal MUX_R is supplied, the seventh switching element Q7 is turned on so that the data voltage Data_R of the first color is charged to the seventh data line DL7 in response thereto. .

제8 스위칭소자(Q8)는 제2 먹스제어신호(MUX_G)가 공급되면, 이에 응답하여 제8 데이터 라인(DL8)에 제2 컬러의 데이터 전압(Data_G)이 충전되도록 턴 온(Turn on)된다. 제8 데이터 라인(DL8)에 제2 컬러의 데이터 전압(Data_G)이 충전되는 동안, 인접한 제7 데이터 라인(DL7)에 먼저 충전된 제1 컬러의 데이터 전압(Data_R)이 제5 데이터 라인(DL5)의 전압 변동에 커플링되어 하강한다. 이때 하강하는 제1 컬러의 데이터 전압(Data_R)의 양은 제7 데이터 라인(DL7)과 제8 데이터 라인(DL8)과의 커패시턴스에 따라 달라질 수 있다.When the second mux control signal MUX_G is supplied, the eighth switching element Q8 is turned on so that the data voltage Data_G of the second color is charged to the eighth data line DL8 in response thereto. . While the data voltage Data_G of the second color is charged in the eighth data line DL8, the data voltage Data_R of the first color first charged in the adjacent seventh data line DL7 is applied to the fifth data line DL5 ) is coupled to the voltage fluctuation and falls. In this case, the amount of the falling first color data voltage Data_R may vary according to the capacitance between the seventh data line DL7 and the eighth data line DL8.

제9 스위칭소자(Q9)는 제3 먹스제어신호(MUX_B)가 공급되면, 이에 응답하여 제9 데이터 라인(DL9)에 제3 컬러의 데이터 전압(Data_B)이 충전되도록 턴 온(Turn on)된다. 제9 데이터 라인(DL9)에 제3 컬러의 데이터 전압(Data_B)이 충전되는 동안, 인접한 제7 데이터 라인(DL7)에 먼저 충전된 제1 컬러의 데이터 전압(Data_R)과 제8 데이터 라인(DL8)에 먼저 충전된 제2 컬러의 데이터 전압(Data_G)이 제9 데이터 라인(DL9)의 전압 변동에 커플링되어 하강한다.When the third mux control signal MUX_B is supplied, the ninth switching device Q9 is turned on so that the data voltage Data_B of the third color is charged to the ninth data line DL9 in response thereto. . While the ninth data line DL9 is charged with the data voltage Data_B of the third color, the data voltage Data_R of the first color and the eighth data line DL8 that are first charged in the adjacent seventh data line DL7 are ), the data voltage Data_G of the second color first charged is coupled to the voltage change of the ninth data line DL9 and falls.

이후, 제7 스위칭소자(Q7)와 제8 스위칭소자(Q8)는 순차적으로 턴 온(Turn on)된다. 제7 스위칭소자(Q7)는 제1 먹스제어신호(MUX_R)가 재차 공급되어 턴 온(Turn on)되고, 제8 스위칭소자(Q8)는 제2 먹스제어신호(MUX_G)가 재차 공급되어 턴 온(Turn on)될 수 있다.Thereafter, the seventh switching element Q7 and the eighth switching element Q8 are sequentially turned on. The seventh switching device Q7 is turned on by receiving the first mux control signal MUX_R again, and the eighth switching device Q8 is turned on by receiving the second mux control signal MUX_G again. It can be turned on.

제7 스위칭소자(Q7)는 재차 공급되는 제1 먹스제어신호(MUX_R)에 응답하여, 제7 데이터 라인(DL7)에 제1 컬러의 데이터 전압(Data_R)이 공급되도록 턴 온(Turn on)되고, 제8 스위칭소자(Q8)는 재차 공급되는 제2 먹스제어신호(MUX_G)에 응답하여, 제8 데이터 라인(DL8)에 제2 컬러의 데이터 전압(Data_G)이 공급되도록 턴 온(Turn on)된다.The seventh switching element Q7 is turned on so that the data voltage Data_R of the first color is supplied to the seventh data line DL7 in response to the first mux control signal MUX_R supplied again. , the eighth switching element Q8 is turned on so that the data voltage Data_G of the second color is supplied to the eighth data line DL8 in response to the second mux control signal MUX_G supplied again. do.

본 발명은 재차 출력되는 제1 먹스제어신호(MUX_R)와 제2 먹스제어신호(MUX_G)에 의해 제7 스위칭소자(Q7)와 제8 스위칭소자(Q8)를 다시 턴 온(Turn on)하고, 제1 컬러의 데이터 전압(Data_R)과 제2 컬러의 데이터 전압(Data_G)이 제7 데이터 라인(DL7)과 제8 데이터 라인(DL8) 각각에 재차 공급함으로써, 변동되는 전압에 의해 커플링되어 하강된 제7 데이터 라인(DL7)의 제1 컬러의 데이터 전압(Data_R) 및 제8 데이터 라인(DL8)의 제2 컬러의 데이터 전압(Data_G)이 원래의 제1 컬러의 데이터 전압(Data_R)과 제2 컬러의 데이터 전압(Data_G)인 타켓 전압으로 복원될 수 있다.In the present invention, the seventh switching element Q7 and the eighth switching element Q8 are turned on again by the first mux control signal MUX_R and the second mux control signal MUX_G that are output again, When the data voltage Data_R of the first color and the data voltage Data_G of the second color are supplied again to each of the seventh data line DL7 and the eighth data line DL8, they are coupled by the changed voltage and fall. The data voltage Data_R of the first color of the seventh data line DL7 and the data voltage Data_G of the second color of the eighth data line DL8 are equal to the data voltage Data_R of the original first color The two-color data voltage Data_G may be restored to a target voltage.

이에 따라, 인접한 제1 데이터 라인(DL1) 내지 제3 데이터 라인(DL3) 간의 커패시턴스와 관계없이 일정한 제1 컬러의 데이터 전압(Data_R)과 제2 컬러의 데이터 전압(Data_G)을 가질 수 있다.Accordingly, the data voltage Data_R of the first color and the data voltage Data_G of the second color may be constant regardless of the capacitance between the adjacent first and third data lines DL1 to DL3.

도 9를 살펴보면, 본 발명의 실시 예에 따라 시뮬레이션을 나타낸 것이다.Referring to FIG. 9 , a simulation is shown according to an embodiment of the present invention.

표시패널(100) 중 입력 영상 데이터를 표시되는 액티브 영역(A/A)의 위치에 따라 액티브 영역(A/A)으로 연결되는 데이터 라인들 간의 길이가 서로 다르다. 서로 다른 데이터 라인들 간의 길이에 의해 커패시턴스 차이가 발생된다.Lengths between data lines connected to the active area A/A are different from each other according to the location of the active area A/A in which input image data is displayed in the display panel 100 . A difference in capacitance is caused by lengths between different data lines.

도 9의 (a)와 (b)는 종래를 설명하기 위해 커패시턴스가 차이가 나는 것을 고려하여 데이터 라인 간 커패시턴스를 0~5pF 범위에서 1pF 단위로 증가시켜 제1 컬러의 데이터 전압(Data_R)이 충전되는 제1 데이터 라인(DL1)의 전압 변동을 시뮬레이션 한 것이다.9(a) and 9(b) show that the capacitance between data lines is increased in the range of 0 to 5pF by 1pF in consideration of the difference in capacitance to explain the prior art, so that the data voltage Data_R of the first color is charged. This is a simulation of the voltage fluctuation of the first data line DL1.

도 9의 (a)와 (b)에 도시된 바와 같이, 제1 먹스제어신호(MUX_R)가 제1 스위칭소자(Q1)에 공급되어 턴 온(Turn on)되면, 제1 컬러의 데이터 전압(Data_R)이 제1 데이터 라인(DL1)에 공급된다. 제2 먹스제어신호(MUX_G)가 제2 스위칭소자(Q2)에 공급되어 턴 온(Turn on)되면, 제2 컬러의 데이터 전압(Data_G)이 제2 데이터 라인(DL2)에 공급되는 동안 커플링에 의해 제2 데이터 라인(DL2)과 인접한 제1 데이터 라인(DL1)에 충전된 제1 컬러의 데이터 전압(Data_R)이 상승한다.(블랙에서는 제1 컬러의 데이터 전압(Data_R)이 하강한다.) 제3 먹스제어신호(MUX_B)가 제3 스위칭소자(Q3)에 공급되어 턴 온(Turn on)되면, 제3 컬러의 데이터 전압(Data_B)이 제3 데이터 라인(DL3)에 공급되는 동안 커플링에 의해 제3 데이터 라인(DL3)과 인접한 제1 데이터 라인(DL1)에 충전된 제1 컬러의 데이터 전압(Data_R)이 한번 더 상승하고, 제2 데이터 라인(DL2)에 충전된 제2 컬러의 데이터 전압(Data_G)도 상승한다. 이에 따라, 도 9의 (b)에 도시된 바와 같이, 제1 데이터 라인(DL1) 내지 제3 데이터 라인(DL3) 간 커패시턴스 별 데이터 전압 변동 차이가 발생한다.As shown in (a) and (b) of FIG. 9 , when the first mux control signal MUX_R is supplied to the first switching device Q1 and turned on, the data voltage of the first color ( Data_R) is supplied to the first data line DL1. When the second mux control signal MUX_G is supplied to the second switching element Q2 and turned on, the coupling is performed while the data voltage Data_G of the second color is supplied to the second data line DL2. Accordingly, the data voltage Data_R of the first color charged in the first data line DL1 adjacent to the second data line DL2 increases. (In black, the data voltage Data_R of the first color decreases. ) when the third mux control signal MUX_B is supplied to the third switching element Q3 and turned on, the third color data voltage Data_B is supplied to the third data line DL3 while being coupled Due to the ring, the data voltage Data_R of the first color charged in the first data line DL1 adjacent to the third data line DL3 increases once more, and the second color charged in the second data line DL2 is increased by the ring. The data voltage Data_G also increases. Accordingly, as shown in (b) of FIG. 9 , a difference in data voltage variation by capacitance occurs between the first data line DL1 to the third data line DL3 .

종래의 표시장치에서는 데이터 라인간 커패시턴스가 증가할 경우 데이터 전압 변동의 폭이 커지는 것으로 시뮬레이션을 통해 확인할 수 있다.In the conventional display device, it can be confirmed through simulation that when the capacitance between data lines increases, the width of the data voltage fluctuation increases.

도 9의 (c)와 (d)에 도시된 바와 같이, 제1 먹스제어신호(MUX_R) 내지 제3 먹스제어신호(MUX_B)가 제1 스위칭소자(Q1) 내지 제3 스위칭소자(Q3)에 각각 공급되어 턴 온(Turn on)되면, 제1 컬러의 데이터 전압(Data_R) 내지 제3 컬러의 데이터 전압(Data_B)이 제1 데이터 라인(DL1) 내지 제3 데이터 라인(DL3) 각각에 공급된다. 이에 대한 자세한 설명은 앞에서 설명하였으므로 여기서는 생략하기로 한다.As shown in (c) and (d) of Figure 9, the first mux control signal (MUX_R) to the third mux control signal (MUX_B) to the first switching device (Q1) to the third switching device (Q3) When they are respectively supplied and turned on, the data voltage Data_R of the first color to the data voltage Data_B of the third color are supplied to each of the first data lines DL1 to DL3. . A detailed description thereof has been described above, so it will be omitted here.

이후, 제1 먹스제어신호(MUX_R)가 제1 스위칭소자(Q1)에 재차 공급된다. 제1 스위칭소자(Q1)가 턴 온(Turn on)되고, 제1 컬러의 데이터 전압(Data_R)이 제1 데이터 라인(DL1)에 공급된다.Thereafter, the first mux control signal MUX_R is supplied to the first switching device Q1 again. The first switching device Q1 is turned on, and the data voltage Data_R of the first color is supplied to the first data line DL1.

이에 따라, 변동되는 전압에 의해 커플링되어 상승되거나 하강된 제1 데이터 라인(DL1)의 제1 컬러의 데이터 전압(Data_R)이 원래의 제1 컬러의 데이터 전압(Data_R)인 타켓 전압으로 복원될 수 있다.Accordingly, the data voltage Data_R of the first color of the first data line DL1 that is raised or lowered by being coupled by the variable voltage is restored to the target voltage that is the data voltage Data_R of the original first color. can

본 발명은 제1 먹스제어신호(MUX_R) 내지 제3 먹스제어신호(MUX_B)를 공급한 이후 다시 제1 먹스제어신호(MUX_R)를 공급하여 제1 컬러의 데이터 전압(Data_R)이 재차 공급되도록 함으로써, 커플링에 의해 상승되거나 하강된 제1 컬러의 데이터 전압(Data_R)을 타켓전압으로 복원시킬 수 있다. 이에 따라, 인접한 제1 데이터 라인(DL1)과 제2 데이터 라인(DL2) 간의 커패시턴스와 관계없이 일정한 제1 컬러의 데이터 전압(Data_R)을 가질 수 있다.According to the present invention, after supplying the first mux control signal MUX_R to the third mux control signal MUX_B, the first mux control signal MUX_R is supplied again so that the data voltage Data_R of the first color is supplied again. , the data voltage Data_R of the first color raised or lowered by the coupling may be restored to the target voltage. Accordingly, the data voltage Data_R of the first color may be constant regardless of the capacitance between the adjacent first data line DL1 and the second data line DL2 .

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.Those skilled in the art from the above description will be able to see that various changes and modifications are possible without departing from the technical spirit of the present invention. Accordingly, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification, but should be defined by the claims.

100 : 표시패널 150 : 디멀티플렉서
200 : 타이밍 컨트롤러 300 : 게이트 구동부
400 : 데이터 구동부100: display panel 150: demultiplexer
200: timing controller 300: gate driver
400: data driving unit

Claims (8)

다수의 데이터 라인들을 갖는 표시패널;
출력 채널들을 통해 데이터 전압을 순차 출력하는 데이터 구동부;
상기 데이터 구동부의 출력 채널들과 상기 데이터 라인들 사이에 배치되어 상기 데이터 전압을 상기 데이터 라인들로 공급하는 디멀티플렉서; 및
상기 데이터 구동부와 상기 디멀티플렉서의 동작 타이밍을 제어하는 타이밍 컨트롤러를 포함하고,
상기 데이터 구동부는 상기 타이밍 컨트롤러의 제어 하에 하나의 출력 채널을 통해 제1 수평 기간 동안 제1 컬러의 데이터 전압, 제2 컬러의 데이터 전압 및 제3 컬러의 데이터 전압을 순차 출력한 후, 상기 제1 컬러의 데이터 전압을 재차 출력하고,
상기 디멀티플렉서는 상기 타이밍 컨트롤러의 제어 하에 상기 제1 수평 기간 내에서 상기 제1 컬러의 데이터 전압을 제1 데이터 라인으로 공급하고, 상기 제2 컬러의 데이터 전압을 제2 데이터 라인으로 공급한 후, 상기 제3 컬러의 데이터 전압을 제3 데이터 라인에 공급한 다음, 상기 재차 출력된 제1 컬러의 데이터 전압을 상기 제1 데이터 라인에 재차 공급하는 것을 포함하는 표시장치.a display panel having a plurality of data lines;
a data driver sequentially outputting data voltages through output channels;
a demultiplexer disposed between output channels of the data driver and the data lines to supply the data voltage to the data lines; and
a timing controller for controlling operation timings of the data driver and the demultiplexer;
The data driver sequentially outputs a data voltage of a first color, a data voltage of a second color, and a data voltage of a third color for a first horizontal period through one output channel under the control of the timing controller, and then The data voltage of the color is output again,
The demultiplexer supplies the data voltage of the first color to the first data line within the first horizontal period under the control of the timing controller and supplies the data voltage of the second color to the second data line, A display device comprising: supplying a data voltage of a third color to a third data line, and then supplying the again output data voltage of the first color to the first data line. 제1 항에 있어서,
상기 데이터 구동부는 상기 타이밍 컨트롤러의 제어 하에 상기 제1 컬러의 데이터 전압을 재차 출력한 후 상기 제2 컬러의 데이터 전압을 재차 출력하는 표시장치.According to claim 1,
The data driver outputs the data voltage of the first color again under the control of the timing controller and then outputs the data voltage of the second color again. 제2 항에 있어서,
상기 디멀티플렉서는 상기 타이밍 컨트롤러의 제어 하에 상기 재차 출력된 제1 컬러의 데이터 전압을 상기 제1 데이터 라인에 재차 공급한 후 상기 재차 출력된 제2 컬러의 데이터 전압을 제2 데이터 라인으로 재차 공급하는 표시 장치.3. The method of claim 2,
The demultiplexer supplies the re-output data voltage of the first color to the first data line under the control of the timing controller and then supplies the re-output data voltage of the second color to the second data line Device. 제1 항에 있어서,
상기 디멀티플렉서는 복수의 스위칭소자를 포함하고,
상기 타이밍 컨트롤러는 상기 재차 출력된 상기 제1 컬러의 데이터 전압을 상기 제1 데이터 라인에 공급하기 위해 제1 스위칭소자가 턴 온되는 시간이 상기 제1 컬러의 데이터 전압을 상기 제1 데이터 라인에 공급하기 위해 상기 제1 스위칭소자가 턴 온되는 시간보다 짧도록 제어하는 표시 장치.According to claim 1,
The demultiplexer includes a plurality of switching elements,
The timing controller determines that the time when the first switching device is turned on to supply the re-output data voltage of the first color to the first data line determines the data voltage of the first color. A display device for controlling to be shorter than a time during which the first switching element is turned on to supply the first data line. 제4 항에 있어서,
상기 타이밍 컨트롤러는 상기 제1 스위칭소자에 제1 먹스제어신호를 출력하고, 제2 스위칭소자에 제2 먹스제어신호를 출력하고, 제3 스위칭소자에 제3 먹스제어신호를 출력한 후 상기 제1 먹스제어신호의 폭보다 짧은 폭을 가지는 제1 먹스제어신호를 상기 제1 스위칭소자에 재차 출력하는 표시 장치.5. The method of claim 4,
The timing controller outputs a first mux control signal to the first switching element, outputs a second mux control signal to a second switching element, and outputs a third mux control signal to a third switching element. A display device for re-outputting a first mux control signal having a width shorter than a width of the mux control signal to the first switching element. 제5 항에 있어서,
상기 타이밍 컨트롤러는 상기 제1 먹스제어신호의 폭보다 짧은 폭을 가지는 상기 제1 먹스제어신호가 상기 제1 스위칭소자에 재차 출력한 후 상기 제2 먹스제어신호의 폭 보다 짧은 폭을 가지는 제2 먹스제어신호를 상기 제2 스위칭소자에 재차 출력하는 표시장치.6. The method of claim 5,
The timing controller is configured to output the first mux control signal having a width shorter than a width of the first mux control signal to the first switching device again and then a second mux control signal having a width shorter than a width of the second mux control signal A display device for outputting a control signal to the second switching element again. 제6 항에 있어서,
상기 타이밍 컨트롤러는 상기 재차 출력되는 제1 컬러의 데이터 전압이 상기 재차 출력된 제1 먹스제어신호와 동기되어 출력되도록 데이터 구동부를 제어하는 표시장치.7. The method of claim 6,
The timing controller controls the data driver to output the re-output first color data voltage in synchronization with the re-output first MUX control signal. 제7 항에 있어서,
상기 타이밍 컨트롤러는 상기 재차 출력되는 제2 컬러의 데이터 전압이 상기 재차 출력된 상기 제2 먹스제어신호와 동기되어 출력되도록 데이터 구동부를 제어하는 표시장치.8. The method of claim 7,
The timing controller controls the data driver to output the re-output data voltage of the second color in synchronization with the re-output second MUX control signal.
KR1020150104880A 2015-07-24 2015-07-24 Display Device KR102339650B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150104880A KR102339650B1 (en) 2015-07-24 2015-07-24 Display Device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150104880A KR102339650B1 (en) 2015-07-24 2015-07-24 Display Device

Publications (2)

Publication Number Publication Date
KR20170012793A KR20170012793A (en) 2017-02-03
KR102339650B1 true KR102339650B1 (en) 2021-12-16

Family

ID=58156496

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150104880A KR102339650B1 (en) 2015-07-24 2015-07-24 Display Device

Country Status (1)

Country Link
KR (1) KR102339650B1 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008026769A (en) 2006-07-25 2008-02-07 Epson Imaging Devices Corp Electro-optical device and electronic apparatus

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102055622B1 (en) * 2013-01-10 2020-01-23 삼성디스플레이 주식회사 Flat panel display device and method of driving a flat panel display device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008026769A (en) 2006-07-25 2008-02-07 Epson Imaging Devices Corp Electro-optical device and electronic apparatus

Also Published As

Publication number Publication date
KR20170012793A (en) 2017-02-03

Similar Documents

Publication Publication Date Title
KR102350392B1 (en) Display Device
EP3327716B1 (en) Display device
KR101451589B1 (en) Driving apparatus for image display device and method for driving the same
US9647003B2 (en) Display device
EP2993663B1 (en) Liquid crystal display device
KR102544520B1 (en) Display device and driving method thereof
US9019187B2 (en) Liquid crystal display device including TFT compensation circuit
KR101152129B1 (en) Shift register for display device and display device including shift register
CN108109572B (en) Display device
EP3040978B1 (en) Display device
KR101943000B1 (en) Liquid crystal display device inculding inspection circuit and inspection method thereof
KR102114155B1 (en) Display device and driving method thereof
KR102482210B1 (en) Touch Device And Method Of Driving The Same
KR102684683B1 (en) Flat Panel display device
US20120162183A1 (en) Liquid Crystal Display (LCD) and Driving Method Thereof
US20160217754A1 (en) Display device and driving method thereof
KR101830604B1 (en) Flat panel display device
KR20210079789A (en) Display device
KR101878176B1 (en) Driving apparatus for image display device and method for driving the same
KR102339650B1 (en) Display Device
KR102016560B1 (en) Liquid Crystal Display Capable Of Driving High Voltage And Driving Method Of The Same
KR102503690B1 (en) Thin film transistor array substrate and display device including the same
KR102290615B1 (en) Display Device
KR20150145102A (en) Gate driver and liquid crystal display including the same
KR20160078804A (en) Display device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right