KR102338180B1 - 평탄화 공정 및 장치 - Google Patents

평탄화 공정 및 장치 Download PDF

Info

Publication number
KR102338180B1
KR102338180B1 KR1020180106252A KR20180106252A KR102338180B1 KR 102338180 B1 KR102338180 B1 KR 102338180B1 KR 1020180106252 A KR1020180106252 A KR 1020180106252A KR 20180106252 A KR20180106252 A KR 20180106252A KR 102338180 B1 KR102338180 B1 KR 102338180B1
Authority
KR
South Korea
Prior art keywords
substrate
superstrate
solidified
shrinkage
topography
Prior art date
Application number
KR1020180106252A
Other languages
English (en)
Other versions
KR20190030608A (ko
Inventor
니야즈 구스나트디노프
더글라스 제이. 레스닉
드웨인 엘. 라브레이크
Original Assignee
캐논 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 캐논 가부시끼가이샤 filed Critical 캐논 가부시끼가이샤
Publication of KR20190030608A publication Critical patent/KR20190030608A/ko
Application granted granted Critical
Publication of KR102338180B1 publication Critical patent/KR102338180B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0002—Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H01L21/02288—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating printing, e.g. ink-jet printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02345—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31058—After-treatment of organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Coating Apparatus (AREA)
  • Shaping Of Tube Ends By Bending Or Straightening (AREA)
  • Application Of Or Painting With Fluid Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

기판의 평탄화를 위한 방법 및 장치. 기판 토포그래피 변동에 따라 변동하는 재료가 기판에 분배된다. 슈퍼스트레이트가 재료에 접촉되고, 재료는 슈퍼스트레이트의 형상을 취한다. 재료는 응고된다. 슈퍼스트레이트는 응고된 재료로부터 상승된다. 재료는 제1 수축 계수를 갖는다. 제2 재료는 평균 두께로 응고된 재료에 분배된다. 평균 두께는 기판의 단차 높이 및 제1 수축 계수에 의존하는 제2 재료 두께 임계값보다 크다. 그 후 제2 재료는 응고된다.

Description

평탄화 공정 및 장치{PLANARIZATION PROCESS AND APPARATUS}
관련 출원에 대한 참조
본 특허 출원은 본원에 참조로 통합되는 2017년 9월 14일에 출원된 미국 가출원 번호 제62/558,577호에 대한 우선권을 주장한다.
본 개시내용은 평탄화 공정에 관한 것이다.
종종 기판을 평탄화하는 것이 필요하다. 예를 들어, 반도체 디바이스를 제작하는 공정은 기판에 재료를 반복적으로 추가 및 제거하여 불규칙적인 높이 변동(토포그래피(topography))을 갖는 적층형 기판을 생산하는 단계를 포함한다. 기판에 더 많은 층이 추가됨에 따라, 높이 변동이 증가한다. 이 높이 변동은 적층형 기판에 추가적인 층을 추가하는 능력에 대해 부정적인 영향을 준다. 이런 문제를 해결하는 한가지 방법은 피처(feature)가 달린 기판을 평탄화하는 것이다. 리소그래피 패터닝 방법은 평탄한 표면을 패터닝하는데 유리하다. ArFi 레이저 기반 리소그래피에서, 평탄화는 초점 심도(DOF), 임계 치수(CD) 및 임계 치수 균일성을 향상시킨다. 극자외선 리소그래피(EUV)에서, 평탄화는 피처 배치 및 DOF를 향상시킨다. 나노임프린트 리소그래피(NIL)에서, 평탄화는 패턴 전사 후의 피처 충전 및 CD 제어를 향상시킨다.
반도체 산업에서, 평탄화하는 가장 일반적인 방식은 화학적 및 기계적 연마(CMP)이다. CMP는 주로 금속 및 유전체 같은 경질 재료를 다루기 때문에 CMP에는 일부 단점이 있다. CMP를 레지스트 같은 연질 재료에 적용하는 것은 어려울 수 있고, 실행 및 유지가 어렵고 값비쌀 수 있는 조심스럽고 엄격한 공정 제어를 필요로 할 수 있다. CMP에 있어서의 다른 한계는 수 미크론보다 큰 대형 개방 피처를 갖는 토포그래피가 접시화(dishing)를 보일 수 있다는 것, 즉 평탄화가 이상적이지 않다는 것이다. 피처가 횡방향으로 작지 않은 한은 접시화는 방지될 수 없다. 대안적인 평탄화 기술이 요구된다.
한가지 대안적인 평탄화 기술은 Judith Ann PRYBYLA 등(이하, Prybyla)에 의한 미국 특허 제5,736,424호에 기재된 바와 같은 접촉 평탄화(CP)이다. Prybyla는 평탄화 액체에 의해 평탄하지 않은 표면을 코팅하는 제1 단계를 개시한다. 그 후 평평한 물체가 평탄화 액체와 접촉하게 된다. 그 후 평탄화 액체가 경화된다. 그 후 평평한 물체는 제거된다. 소정 환경 하에서의 Prybyla에 따르면, 이 공정은 500 나노미터(nm) 내지 10 마이크로미터(μm)의 두께 및 50 내지 200 nm 범위의 변동을 갖는 평탄화 막을 발생시킬 수 있다. Prybyla는, 소정의 이상적인 환경하에서, 평탄화 액체의 수축이 10% 미만인 경우, 평탄화 정도가 96%까지 될 수 있다는 것을 개시한다. 산업이 진보됨에 따라, 평탄화 요건 또한 진보되고, 그래서 Prybyla에 의해 기재된 공정은 더 이상 충분하지 않다.
다른 대안적인 평탄화 기술은 제1 표면과 템플릿 사이에 중합성 재료의 가변 방울 패턴을 분배하는 단계를 포함하는 적응형 잉크젯-기반 평탄화이다. 방울 패턴은 제1 표면의 토포그래피에 따라 변화한다. 그 후 템플릿이 중합성 재료와 접촉하게 된다. 그 후 중합성 재료는 응고된다. 그 후 응고된 중합성 재료 및 하부 기판은 평탄할 수 있는 제2 표면을 갖도록 에칭된다. 방울 패턴은 응고된 중합성 재료의 패턴 밀도 변동 및 체적 수축 같은 기생 효과를 보상하도록 조정될 수 있다. 템플릿을 변형시키거나 방울 패턴을 조정함으로써 체적 수축이 보상될 수 있음이 제안되었다. 그러나, 얼마나 큰 변형이 필요한지는 지금까지 개시되지 않았다.
오늘날 사용되는 예시적인 나노-제작 기술을 일반적으로 나노임프린트 리소그래피라 칭한다. 나노임프린트 리소그래피는, 예를 들어 CMOS 로직, 마이크로프로세서, NAND 플래시 메모리, NOR 플래시 메모리, DRAM 메모리, MRAM, 3D 크로스-포인트 메모리, Re-RAM, Fe-RAM, STT-RAM 등과 같은 통합 디바이스의 층의 제작을 포함하는 다양한 용례에 유용하다. 예시적인 나노임프린트 리소그래피 공정이 모두 본원에 참조로 통합되는 미국 특허 제8,349,241호, 미국 특허 제8,066,930호 및 미국 특허 제6,936,194호 같은 다양한 용례에 상세하게 기재되어 있다.
상술한 미국 특허 각각에 개시된 나노임프린트 리소그래피 기술은 임프린트 템플릿을 성형가능 재료와 접촉시키는 단계를 포함한다. 임프린트 템플릿이 성형가능 재료와 접촉된 후에, 성형가능 재료는 임프린트 템플릿 내의 오목부 안으로 유동하여 패턴을 형성한다. 성형가능 재료가 임프린트 템플릿 내의 오목부 모두를 충전한 후에, 성형가능 재료는 경화된다. 다른 리소그래피 기술은 ArFi, EUV 광학 소스를 사용할 수 있는 광학 리소그래피이다.
제1 실시형태는 기판의 평탄화 방법일 수 있다. 여기서, 기판의 기판 표면은 기판 토포그래피 변동을 갖는다. 여기서, 기판 토포그래피 변동은 복수의 단차 및 복수의 트렌치를 포함할 수 있다. 여기서, 복수의 단차 중의 기판 단차는 기판 단차 높이를 갖는다. 기판 표면은 복수의 트렌치 중 기판 단차에 인접하는 기판 트렌치를 포함한다. 여기서, 기판 트렌치는 소정의 트렌치 폭을 갖는다. 상기 방법은 제1 재료를 기판의 표면에 분배하는 단계를 포함할 수 있다. 여기서, 제1 재료의 체적은 기판 토포그래피 변동에 따라서 기판 표면에 걸쳐서 변동할 수 있다. 상기 방법은 제1 재료가 슈퍼스트레이트(superstrate)의 형상을 취하도록 슈퍼스트레이트를 제1 재료와 접촉시키는 단계를 포함할 수 있다. 상기 방법은 제1 재료를 응고시키는 단계를 포함할 수 있다. 여기서, 제1 재료의 제1 재료 특성은 제1 수축 계수이다. 상기 방법은 응고된 제1 재료로부터 슈퍼스트레이트를 상승시키는 단계를 포함할 수 있다. 상기 방법은 응고된 제1 재료에 제2 재료를 분배하는 단계를 포함할 수 있다. 상기 방법은 제2 재료를 응고시키는 단계를 포함할 수 있다.
제1 실시형태의 양태에서, 기판 단차는 제1 영역과 제2 영역 사이의 경계를 표시한다. 여기서, 제2 재료의 두께는 기판의 표면에 걸친 제1 재료의 두께의 수축의 변동에 의존할 수 있다.
제1 실시형태의 양태에서, 제1 영역의 제1 재료의 두께의 수축은 제1 영역의 제1 재료의 상부층 두께에 비례할 수 있다. 제2 영역의 제1 재료의 수축은 제2 영역의 제1 재료의 두께에 비례할 수 있다. 제1 재료의 수축의 변동은 제1 영역의 제1 재료의 수축과 제2 영역의 제1 재료의 수축 사이의 차이와 동일할 수 있다.
제1 실시형태의 양태에서, 제1 재료를 응고시키는 단계는 슈퍼스트레이트가 제1 재료와 접촉하는 동안 제1 재료를 화학 방사선에 노출시키는 단계를 포함할 수 있다.
제1 실시형태의 양태에서, 복수의 단차 중의 기판 단차는 기판 단차 높이에 의해 나누어지는 트렌치 폭의 비가 복수의 단차 중 가장 높은 단차일 수 있다.
제1 실시형태의 양태에서, 제2 재료가 소정의 평균 두께를 갖는 응고된 제1 재료 상에 분배된다. 평균 두께는 기판 단차 높이 및 제1 수축 계수에 의존하는 제2 재료 두께 임계값보다 클 수 있다. 제2 재료 두께 임계값은 제1 재료의 푸아송비에 의존할 수 있다.
제1 실시형태의 양태에서, 응고된 제1 재료는 5 내지 15 nm 또는 2 내지 20 nm인 제1 재료 경화후 토포그래피 변동을 가질 수 있다. 응고된 제2 재료는 0 내지 6 nm인 제2 재료 경화후 토포그래피 변동을 가질 수 있다.
제1 실시형태의 양태에서, 응고된 제1 재료는 제1 재료 경화후 토포그래피 변동을 가질 수 있다. 응고된 제2 재료는 제1 재료 경화후 토포그래피 변동의 절반 미만인 제2 재료 경화후 토포그래피를 가질 수 있다.
제1 실시형태의 양태에서, 응고 전에 제1 재료는 경화 전 토포그래피를 가질 수 있다. 기판 트렌치 위에서, 경화 전 토포그래피는 실질적으로 식 (a)에 따르는 추가적인 두께(ha)를 가질 수 있다. 여기서, 기판 단차 높이는 hf이고, 제1 수축 계수는 ks이다.
Figure 112018088525854-pat00001
(a)
제1 실시형태의 양태에서, 기판 트렌치의 제1 재료의 체적 및 슈퍼스트레이트의 형상 중 하나 또는 그 양자 모두는, 기판 단차 높이와의 트렌치 폭의 비가 제1 비보다 큰 복수의 트렌치 중의 제1 세트의 트렌치에서 추가적인 두께(ha)가 실질적으로 식 (a)에 따를 수 있도록 구성된다. 제1 세트의 트렌치 중에 있지 않는 복수의 트렌치 중의 트렌치에서는 추가적인 두께(ha)가 없을 수 있다.
제1 실시형태의 양태에서, 제1 비는 2일 수 있다.
제1 실시형태의 양태는, 제2 재료를 응고된 제1 재료에 분배하기 전에 응고된 제1 재료를 베이킹하는 단계를 더 포함할 수 있다.
제1 실시형태의 양태는, 제2 재료가 슈퍼스트레이트의 형상을 취하도록 슈퍼스트레이트를 제2 재료와 접촉시키는 단계를 더 포함할 수 있다.
제2 실시형태는 평탄화 장치일 수 있다. 여기서, 평탄화 장치는 기판을 평탄화하도록 구성될 수 있다. 여기서, 기판의 기판 표면은 기판 토포그래피 변동을 가질 수 있다. 여기서, 기판 토포그래피 변동은 복수의 단차 및 복수의 트렌치를 포함할 수 있다. 여기서, 복수의 단차 중의 기판 단차는 기판 단차 높이를 갖는다. 기판 표면은 복수의 트렌치 중 기판 단차에 인접하는 기판 트렌치를 포함한다. 여기서, 기판 트렌치는 소정의 트렌치 폭을 갖는다. 평탄화 장치는 제1 재료를 기판의 표면에 분배하기 위한 제1 분배기를 포함할 수 있다. 여기서, 제1 재료의 체적은 기판 토포그래피 변동에 따라서 기판 표면에 걸쳐서 변동할 수 있다. 평탄화 장치는 슈퍼스트레이트를 보유지지하도록 구성되는 슈퍼스트레이트 척을 포함할 수 있다. 여기서, 슈퍼스트레이트는 제1 재료가 슈퍼스트레이트의 형상을 취하도록 제1 재료와 접촉될 수 있다. 평탄화 장치는 제1 재료를 응고시키기 위한 제1 수단을 포함할 수 있다. 여기서, 슈퍼스트레이트는 제1 재료가 응고된 후에 응고된 제1 재료로부터 상승되도록 구성될 수 있다. 평탄화 장치는 제2 재료를 응고된 제1 재료에 분배하기 위한 제2 분배기를 포함할 수 있다. 평탄화 장치는 제2 재료를 응고시키기 위한 제2 수단을 포함할 수 있다.
제2 실시형태의 양태에서, 제1 재료를 응고시키기 위한 제1 수단은, 슈퍼스트레이트를 통과하는 화학 방사선의 소스, 슈퍼스트레이트에 의한 압력 적용, 및 열원 중 하나 이상일 수 있다.
제2 실시형태의 양태에서, 제1 분배기는 또한 제2 분배기일 수 있다.
제2 실시형태의 양태에서, 제1 분배기는 잉크젯 분배기일 수 있으며 제2 분배기는 제2 재료를 스펀 온 코팅(spun on coating)으로서 또는 잉크젯 분배기로부터의 액적으로서 분배할 수 있다.
제2 실시형태의 양태는, 응고된 제1 재료에 제2 재료를 분배하기 전에 응고된 제1 재료를 베이킹하도록 구성되는 열원을 더 포함한다.
제2 실시형태의 양태에서, 제2 재료를 응고시키는 제2 수단은, 화학 방사선의 소스, 압력 적용, 및 열원 중 하나 이상이다.
제3 실시형태는 기판 상의 물품을 제조하는 방법일 수 있다. 기판의 기판 표면은 기판 토포그래피 변동을 갖는다. 여기서, 기판 토포그래피 변동은 복수의 단차 및 복수의 트렌치를 포함한다. 여기서, 복수의 단차 중의 기판 단차는 기판 단차 높이를 갖는다. 기판 표면은 복수의 트렌치 중 기판 단차에 인접하는 기판 트렌치를 포함한다. 여기서, 기판 트렌치는 소정의 트렌치 폭을 갖는다. 물품을 제조하는 방법은 제1 재료를 기판의 표면에 분배하는 단계를 포함할 수 있다. 여기서, 제1 재료의 체적은 기판 토포그래피 변동에 따라서 기판 표면에 걸쳐서 변동할 수 있다. 물품을 제조하는 방법은 제1 재료가 슈퍼스트레이트의 형상을 취하도록 슈퍼스트레이트를 제1 재료와 접촉시키는 단계를 포함할 수 있다. 물품을 제조하는 방법은 제1 재료를 응고시키는 단계를 포함할 수 있다. 여기서, 제1 재료의 제1 재료 특성은 제1 수축 계수이다. 물품을 제조하는 방법은 슈퍼스트레이트를 응고된 제1 재료로부터 상승시키는 단계를 포함할 수 있다. 물품을 제조하는 방법은 제2 재료를 응고된 제1 재료에 분배하는 단계를 포함할 수 있다. 물품을 제조하는 방법은 제2 재료를 응고시키는 단계를 포함할 수 있다.
본 개시내용의 이들 및 다른 목적, 특징 및 장점은, 첨부된 도면 및 제공된 청구항과 연계하여 본 개시내용의 예시적인 실시형태에 대한 이하의 상세한 설명을 읽음으로써 명확해질 것이다.
본 발명의 특징 및 장점이 상세하게 이해될 수 있도록, 첨부된 도면에 도시된 실시형태를 참조하여 본 발명의 실시형태에 대해 더 구체적으로 설명하였다. 그러나, 본 발명은 다른 동일하게 효과적인 실시형태를 허용할 수 있으므로, 첨부된 도면은 본 발명의 전형적인 실시형태를 도시할 뿐이며, 따라서 본 발명의 범위를 제한하는 것으로 고려되지 않는다는 것을 유의해야 한다.
도 1은 일 실시형태에서 사용될 수 있는 평탄화 시스템을 도시한다.
도 2는 일 실시형태에서 사용되는 평탄화 공정의 일부를 도시한다.
도 3은 일 실시형태에서 사용되는 평탄화 공정의 일부를 도시한다.
도 4는 일 실시형태에서 사용되는 평탄화 공정의 일부를 도시한다.
도 5는 수축을 나타내는 평탄화 공정의 중간 결과를 도시한다.
도 6은 중간 단계 전 및 도중의 토포그래피 프로파일을 도시한다.
도 7a 내지 도 7d는 평탄화 공정의 다수의 단계를 도시한다.
도 8은 수축 효과를 도시한다.
도 9a 내지 도 9b는 일 실시형태에서 사용되는 공정을 도시한다.
도 10a 내지 도 10m은 일 실시형태의 결과에 대한 데이터를 도시한다.
도면 전체에 걸쳐서, 동일한 참조 번호 및 문자는 달리 설명되지 않는 한 도시된 실시형태의 동일한 피처, 요소, 구성요소 또는 부분을 나타내기 위해서 사용된다. 또한, 이제 도면을 참고하여 주제의 개시내용을 상세하게 설명하는 동안, 실례가 되는 예시적인 실시형태와 연계하여 설명을 행한다. 첨부된 청구항에 의해 규정되는 바와 같이, 주제의 개시내용의 진정한 범위 및 사상 내에서 기재된 예시적인 실시형태에 대해 변화 및 변경이 이루어질 수 있다.
공격적인 평탄화 대상을 만족시키는 시스템 및 공정이 필요하다. 이들 공격적인 평탄화 대상을 만족시키는 하나의 방법은 전체 웨이퍼 임프린트 도구를 사용하여 웨이퍼 표면 상에 평탄한 성형가능 재료를 분배하고 성형가능 재료를 경화시키는 단계를 포함하는 평탄화 방법을 사용하는 것이다. 출원인은, 방울 패턴을 변화시키고 템플릿을 변형시키는 것은 낮은 패턴 밀도 영역에서의 경계 조건 효과로 인해 체적 수축 및 패턴 밀도 변동의 양자 모두의 이중 기생 효과를 보상하기에 충분하지 않다고 판단하였다. 공격적인 평탄화 대상에 대해서는, 이들 보상 기술은 불충분하다. 공격적인 평탄화 대상은 개별 다이 내에만, 임프린트 필드 또는 노광 필드 내에, 또는 기판에 걸쳐서 존재할 수 있다.
평탄화 시스템
도 1은 임프린트 타입 평탄화 도구의 개략도이다. 슈퍼스트레이트 척(1)이 슈퍼스트레이트를 지지할 수 있고 기판(3)에 대해 슈퍼스트레이트를 위치시키도록 구성된다. 슈퍼스트레이트(2)는 슈퍼스트레이트 척(1)에 부착된다. 다양한 구성요소가 이들로 제한되는 것은 아니지만 보이스 코일 영구 자석, 스프링, 액추에이터, 리니어 모터, 피스톤 등을 포함하는 슈퍼스트레이트(2)를 위치시키기 위해서 사용될 수 있다. 슈퍼스트레이트(2)가 기판(3)의 상부 표면(9)에 대해 제어된 방식으로 이동되는 한은 정지하고 있는 부분에 대해 슈퍼스트레이트(2)를 이동시키기 위한 대안적인 방법도 채용될 수 있다. 평탄화 도구는 프로세서(20)에 의해 제어될 수 있다. 프로세서(20)는 명령어를 수신하고, 명령어를 실행하며, 명령어를 평탄화 도구에 송신할 수 있는 특정 목적을 위해 제작된 제어기, 범용 프로세서, ASIC, DSP, FPGA, CPU, MPU 또는 임의의 다른 디바이스일 수 있다. 임프린트 타입 평탄화 도구를 제어하기 위한 명령어는 메모리(21)에 저장될 수 있다. 메모리(21)는 프로세서(20)의 일부 또는 프로세서(20)와 별개일 수 있다. 메모리(21)는 국소적이거나 네트워크를 통해 액세스될 수 있다. 메모리(21)는 프로세서(20)에 의해 판독될 수 있는 명령어를 저장할 수 있는 CD, DVD, 하드 드라이브, SSD, ROM, RAM 또는 임의의 디바이스일 수 있다. 명령어는 비일시적 컴퓨터 판독가능 메모리(20)에 저장될 수 있고 프로세서(20)에 의해 실행될 수 있다.
슈퍼스트레이트(2)는 기판 척(10)에 부착되는 기판(3)(예를 들어, 웨이퍼)을 평탄화하기 위해 사용될 수 있다. 기판(3)은 미리형성된 패턴을 포함하는 상부 표면(9)을 갖는다. 미리형성된 패턴은 하나 이상의 피처 형성 단계의 결과일 수 있다. 예를 들어, 웨이퍼는 임프린트 도구, 광학 리소그래피 도구, 또는 이들의 조합에 의해 형성된 패턴인 에칭 상태의 패턴을 가질 수 있다. 기판(3)은 또한 패턴 자체에는 관련되지 않지만 웨이퍼 제조(예를 들어, 이전의 층 리소그래피, 막 코팅 등) 동안에 생성된 약간의 토포그래피를 가질 수도 있다. 모든 패턴 기반 토포그래피와 모든 비패턴 기반 토포그래피의 순 합계는 기판 토포그래피이다. 대안적인 실시형태에서, 평탄화 도구는 평탄화 공정의 베이킹 단계에서 사용되는 열원(4)을 포함할 수도 있다. 대안적인 실시형태에서, 열원(4)은 베이킹 단계에서 사용되는 오븐 같은 별도의 장치이다. 열원(4)은 방사선 열원; 전자기 열원; 전기 저항형 열원; 플라즈마 열원; 가스 열원; 개방 화염; 발열 화학 반응; 등 중 하나 이상을 포함할 수 있다.
평탄화 공정
슈퍼스트레이트(2)는 작업 표면(8)을 갖는다. 슈퍼스트레이트(2)의 작업 표면(8)은 성형가능 재료 액적(11)에 접촉하는 표면이다. 작업 표면(8)은 패터닝될 수 있거나 비패터닝될 수 있다. 예를 들어, 피처가 없는 평평한 슈퍼스트레이트가 평탄화를 위해 사용될 수 있다. 작업 표면(8)은 또한 슈퍼스트레이트에 대해 비균일 압력을 적용함으로써 왜곡될 수 있다. 이 패터닝 및 비균일 압력의 순 효과는 슈퍼스트레이트 토포그래피이다. 슈퍼스트레이트 토포그래피는 실질적으로 평탄하다(예를 들어, 2 nm 미만의 평균 표면 조도로 평활하다). 더 간단한 실시형태는 비균일 압력에 의해 왜곡되지 않는 패터닝되지 않은 슈퍼스트레이트를 포함할 수 있다.
평탄화 임프린트 공정은 도 2 내지 도 4에 개략적으로 도시되는 몇몇 스테이지를 포함한다. 도 2에 도시된 바와 같이, 평탄화 공정의 제1 단계는 기판(3)의 상부 표면(9)에 성형가능 재료 액적(11)을 분배하는 단계를 포함한다. 성형가능 재료 액적(11)의 밀도는 기판 토포그래피에 따라 변동할 수 있다. 상부 표면(9)은 약간의 기판 토포그래피를 갖는다. 기판 토포그래피는 이전의 처리 동작에 기초하여 알 수 있거나 Zygo NewView 8200 같은 광학 간섭 효과에 기초한 프로파일로미터, AFM, SEM, 또는 광학 표면 프로파일러를 사용하여 측정될 수 있다. 도 2는 또한 슈퍼스트레이트(2)가 성형가능 재료 액적(11)에 아직 접촉하지 않은 접촉전 단계를 도시한다.
도 3은 슈퍼스트레이트(2)가 성형가능 재료 액적(11)에 접촉되었지만 중합 공정이 개시되기 전의 접촉후 단계를 도시한다. 일단 슈퍼스트레이트(2)가 성형가능 재료 액적(11)과 접촉되면, 슈퍼스트레이트(2)와 기판(3) 사이의 공간이 성형가능 재료 막(12)으로 충전되기 시작함에 따라, 액적이 합쳐져서 상기 공간에 성형가능 재료 막(12)을 형성한다. 이상적으로는, 충전 공정은 어떠한 공기나 가스 버블도 슈퍼스트레이트(2)와 기판(3) 사이에 갇히지 않은 상태로 균일하게 일어난다. htl의 평균 두께를 갖는 상부층(13)이 도 3에서 파선에 의해 둘러싸이는 영역에 의해 나타낸 바와 같이 상부 표면(9)의 피처 위에 형성될 수 있다. 대부분의 환경하에서, 상부층(13)을 없애고 0의 상부층 두께(htl=0)를 달성하는 것은 가능하지 않거나 바람직하지 않다. 성형가능 재료 막(12)은 슈퍼스트레이트 토포그래피에 일치하도록 의도된 경화 전 토포그래피(16)를 갖는다.
성형가능 재료의 중합 공정 또는 경화는 화학 방사선(예를 들어, UV)에 의해 개시될 수 있지만, 또한 열, 압력, 화학 반응, 다른 종류의 방사선, 또는 이들의 조합을 사용하여 개시될 수 있다.
도 4는 슈퍼스트레이트(2)로부터의 분리 후의 경화된 성형가능 재료(14)를 도시한다. 전체 웨이퍼(3)의 규모에 대해서, 경화된 성형가능 재료(14)의 상부 표면은 평평하고 균일한 표면을 갖는 것으로 나타날 수 있다. 그럼에도 불구하고, 특별한 단계가 채용되지 않는 한, 반도체 및 다른 산업의 현재 요구를 충족하지 않는 경화후 토포그래피(14a)에 대한 불균일 수준이 있다.
도 5는 기판 단차(15) 주위 영역의 평탄화된 기판의 일부의 확대도를 도시한다. 경화후 토포그래피(14a)는 기판 토포그래피의 다양한 구역에서 수축이 상이한 것에 기인해서 형성되는 경화후 토포그래피 단차(17)(기판 단차(15) 전과 기판 단차(15) 후의 구역)를 포함한다. 경화후 토포그래피 단차(17)는 경화후 토포그래피 단차 높이(hrstep)를 갖는다. 기판 단차(15)는 대형 완전한 높이 피처로부터 대형 0 높이 피처 또는 낮은 높이 피처를 갖는 영역으로의 천이 지역의 경계를 형성할 수 있다. 일 실시형태에서, 완전 에칭 상태의 피처는 0의 상대적인 높이를 갖는 것으로 고려될 수 있다.
기판 단차(15)는 또한 도 5에 도시된 바와 같이 상이한 충전 인자의 패턴들 사이, 예를 들어 작은 조밀도의 피처의 패턴으로부터 0의 높이(또는 낮은 높이)를 갖는 대형 개방 구역으로의 천이 영역에 형성될 수 있다. 예시적인 실시형태에서, 기판 토포그래피는 0의 충전 인자 또는 거의 0의 충전 인자를 갖는(어떠한 에칭된 프로파일에도 성형가능 재료가 충전되는 것이 요구되지 않는) 완전한 높이의 대형 피처를 포함할 수 있다. 기판 토포그래피는 또한 도 5에 도시된 바와 같이 100%의 충전 인자를 갖는(피처 전부가 성형가능 재료로 충전될 필요가 있는) 0 높이 피처를 갖는 영역을 가질 수 있다. 기판 토포그래피는 또한 약간의 듀티 사이클로 교번하는 라인과 공간을 갖는 영역을 가질 수 있다. 일례로서, 교번하는 라인과 공간은 도 5에 도시된 바와 같이 50% 충전 인자를 가질 수 있다.
성형가능 재료 액적(11)의 체적은 기판(3)의 구역에 걸쳐 변동하며 기판 토포그래피의 충전 인자에 기초하여 계산될 수 있다. 이러한 체적의 변동은 잉크젯 분배기(19)로 성형가능 재료 액적(11)을 분배함으로써 달성될 수 있다. 성형가능 재료 액적이 분배된 후, 액적 확산 및 임프린트 슈퍼스트레이트(2)는 실질적으로 평평한 성형가능 재료 막(12)을 형성하는데 도움이 된다. 성형가능 재료 막(12)의 중합 및 슈퍼스트레이트(2)의 분리 후에, 성형가능 재료(12)의 수축이 발생하였으며 이는 도 5에 도시된 바와 같이 수축 단차(17)를 상승시키는 것이 명백하다.
대형 개방 구역의 중심 영역은 경계의 영향을 받지 않으며 따라서 경계가 없는 전형적인 성형가능 재료 막으로서 처리될 수 있다. 이러한 경우에, 성형가능 재료 막 수축(hsh2)은 이하의 식 (1)에 의해 설명되는 바와 같이 원래의 액체 성형가능 재료 막 두께(hlr)(도 3) 및 수축 계수(ks)에 비례한다. 수축 계수(ks)는 성형가능 재료의 특성이며 전형적으로 15% 미만이다.
Figure 112018088525854-pat00002
(1)
패턴 듀티 사이클이 낮거나 0인 기판 토포그래피의 구역에서, 상부층 수축(hsh1)은 htl(상부층 두께)에 거의 비례한다. 피처가 없으며 완전한 높이인 기판 토포그래피의 구역은 또한 상부층만을 가질 것이며 낮은 듀티 사이클 영역과 동일한 상부층 수축(hsh1)을 가질 것이다.
Figure 112018088525854-pat00003
(2)
경화된 성형가능 재료에서의 형성된 단차의 높이(hrstep)는 이하의 식 (3)을 사용하여 추정될 수 있다:
Figure 112018088525854-pat00004
(3)
도 6은 기판 단차(15)의 프로파일, 및 성형가능 재료 중합 및 슈퍼스트레이트 분리 후에 성형가능 재료 표면에 형성된 경화후 토포그래피(14a)의 일부인 경화후 토포그래피 단차(17)를 도시한다. 이들 프로파일은 AFM 프로브에 의해 취득되었다. 원래의 기판 단차 높이는 54 nm인 것으로 측정되었으며, 성형가능 재료 단차 높이는 6.5 nm인 것으로 측정되었다.
임프린트 평탄화 및 후속 성형가능 재료 수축은 전체 기판에 걸쳐 피처의 주위 전체에 경화후 토포그래피 단차(17)를 초래한다. 이들 단차는 대형 개방 구역으로부터 대형 완전한 높이 피처까지 또는 낮은 듀티 사이클 패턴을 갖는 구역까지의 천이 지역에서 발생한다.
일 실시형태는 도 7a에 도시된 바와 같이 제어된 방식으로 대형 개방 구역을 갖는 필요 영역의 추가적인 성형가능 재료 위에서 굴곡될 만큼 충분히 유연한 슈퍼스트레이트에 의해 임프린트를 행하면서 추가적인 성형가능 재료를 분배함으로써 성형가능 재료 수축을 보상하는 단계를 포함한다.
도 7a는 대형 개방 구역(27)을 경계 짓는 기판 단차(15)를 포함하는 기판(3)을 도시한다. 기판 토포그래피는 x 및 y의 양 방향을 따라 변동한다. 이 논의를 위해, 에지 및 에지의 프로파일과 관련하여 국소적인 토포그래피를 설명한다. 에지의 이 프로파일을 2개의 치수: 상대적인 높이; 및 에지에 수직인 치수(x)로 설명할 수 있다. 이러한 경우에, 기판 단차(15) 주위의 기판 토포그래피에 대한 국소 설명은 도 7a에 도시된 바와 같이 대형 개방 구역(27)의 에지에 0의 기준점이 위치되는 f2(x)로서 나타낸 단차 프로파일에 의해 표현될 수 있다. 도 7a는 또한 기판(3)과 가요성 슈퍼스트레이트(2) 사이의 성형가능 재료 막(12)을 도시한다. 슈퍼스트레이트(2)는 f2(x)와 동일한 0 기준점을 갖는 프로파일(f1(x))에 의해 표현되는 작업 표면(8)을 갖는다.
실시형태에서, 슈퍼스트레이트(2)는, 대형 개방 구역(27) 같이 더 수축될 것으로 기대되는 영역 위에 더 많은 성형가능 재료가 있도록, 평평하지 않은 슈퍼스트레이트 프로파일(f1(x))을 갖도록 구성된다. 평평하지 않은 슈퍼스트레이트 프로파일(f1(x))을 갖는 것 외에, 대형 개방 구역(27) 위의 영역이 수축차를 보상하도록 추가적인 두께(ha)를 갖는 성형가능 재료 막(12)을 갖도록, 대형 개방 구역(27)에 더 많은 성형가능 재료가 분배된다. 출원인은, 이 추가적인 두께(ha) 목표는 실질적으로(10 nm 미만의 정밀도로) 이하의 식 (4)에 의해 설명되는 바와 같이 기판 단차 높이(hf)와 성형가능 재료의 수축 계수(ks)의 양자 모두의 함수라고 판단하였다. 본 출원의 상황에서, 실질적으로는 슈퍼스트레이트의 변형 정밀도(10 nm 미만의 범위) 및/또는 액적 체적(서브-피코리터)을 제어하는 실시형태의 기계적인 능력 내를 의미한다.
Figure 112018088525854-pat00005
(4)
출원인은, 추가의 성형가능 재료가 추가되고 가요성 슈퍼스트레이트가 사용되는 경우에도, 결과적인 경화후 토포그래피는 대형 개방 구역(27) 부근의 에지에서 완전히 평탄하지 않다고 판단하였다. 도 7b는 결과적인 경화후 토포그래피를 도시한다.
딥 형성 기준 세트
경화된 성형가능 재료(14)는, 도 7b에 도시된 바와 같은 제1 딥(18)이 형성된 단차(15) 위의 구역을 제외하고 거의 평평한 경화후 토포그래피(14a)를 갖는다. 출원인은, 이 제1 딥이 하나 이상의 딥 형성 기준 세트를 충족하는 기판 토포그래피 위에 형성되는 경향이 있다고 판단하였다. 딥 형성 기준 세트 중 하나는 도 7b에 도시된 바와 같이 대형 개방 구역(27) 옆이다.
이 딥 형성 기준은 토포그래피 및 수축의 양자 모두의 함수이다. 전형적인 수축은 대략 10%이며, 성형가능 재료의 조성에 따라 어디서든 3% 내지 20%의 범위일 가능성이 있을 수 있다. 예시적인 실시형태에서, 도 5에 도시된 것과 같은 100 nm 깊이의 피처를 포함하는 기판의 평탄화는 대략 8 nm의 수축을 나타낸다. 예를 들어, 액체 성형가능 재료 두께(hlr)가 120 nm이고, 상부층 두께(htl)가 20 nm이며, 수축 계수(ks)가 ~8%인 경우, 막 수축(hsh2)은 9.6 nm이고 상부층 수축(hsh1)은 1.6 nm이며, 2개의 두께 사이의 차이, 따라서 형성된 단차의 높이(hrstep)는 8 nm이다.
출원인은 이들 상대적으로 좁은 피처에서 발생하는 이러한 8 nm 수축을 관찰하였다. 본 개시내용의 상황에서, 애스팩트비(AR)는
Figure 112018088525854-pat00006
으로서 규정되며, 여기서 hf는 피처 높이 또는 트렌치 깊이이다. 트렌치 폭은 2개의 평행한 측벽 사이의 최소 거리로서 규정될 수 있다. 직사각형, 다각형, 타원형 등을 포함하는 임의의 다른 형상의 트렌치가 일련의 선형 트렌치에 의해 근사될 수 있다. 일반적인 트렌치 폭은 모든 가능한 단면에서의 평행한 측벽 사이의 최소 단면 거리로서 규정된다. 예를 들어, 직사각형 피처의 트렌치 폭은 직사각형의 최단변 길이일 것이다. 피처의 AR이 증가함에 따라, 수축량은 감소한다. 기판은 비직사각형 피처를 포함할 수 있으며, 이 경우 피처는 직사각형인 하위-피처로 분할될 수 있다. 이러한 수축의 감소는 트렌치의 측벽에서의 경화된 성형가능 재료에 대한 전단 부하의 결과이다. 좁은 피처(작은 애스팩트비)에 대해, 피처 측벽으로부터 멀리 이동함에 따라 전단 부하는 감소되고, 의미 있는 수축은 그 최대값에서 발생할 수 있다. 도 8은 또한, 트렌치 깊이에 대한 트렌치 폭의 단차 비(본 개시내용의 상황에서, 이 단차비는 AR의 역함수로서 규정된다)가 관찰된 수축에 얼마나 영향을 주는지를 나타낸다. 트렌치 폭이 트렌치 높이의 3배일 때, 거의 완전한 수축이 관찰되었다. 트렌치 폭이 트렌치의 높이의 절반일 때, 수축은 최대값의 대략 35%까지 하강된다. 출원인은 또한, 트렌치 폭이 트렌치의 높이의 5분의 1에 근접함에 따라, 수축은 0에 근접한다는 것을 발견하였다. 푸아송비 또한 도 8에 도시된 바와 같은 효과를 갖는 것으로 나타났다.
이 정보는, 100 μm 내지 10 nm의 다양한 피처 크기를 갖는 다양한 피처를 갖는 실제 디바이스를 평탄화할 때 유용하다. 제1 예에서, 기판(2)은, 피처가 100 nm 내지 200 nm의 트렌치 높이 및 약 20 nm 내지 40 nm의 트렌치 폭을 갖는 대략 5:1(단차비
Figure 112018088525854-pat00007
0.2, AR
Figure 112018088525854-pat00008
5)의 애스팩트비를 갖는 1차 소형 절반 피치 패턴을 포함할 수 있다. 1차 소형 절반 피치 패턴에서는, 상부층만이 수축한다. 제2 예에서, 기판(2)은 단차(15)에 의해 경계 지어지는 1차 소형 절반 피치 패턴 바로 옆의 대형 개방 구역(27)인 트렌치를 포함한다. 대형 트렌치는, 트렌치 높이가 대략 200 nm이고 트렌치의 폭이 200 nm 초과 10 μm 이하일 수 있는 1:1(단차비
Figure 112018088525854-pat00009
1, AR
Figure 112018088525854-pat00010
1) 또는 1:2(단차비
Figure 112018088525854-pat00011
2, AR
Figure 112018088525854-pat00012
0.5)보다 큰 애스팩트비를 가질 수 있다. 이러한 경우에, 소형 피치 패턴에 바로 인접하는 대략 완전한 수축이 있을 것이다. 제3 예는 기판(3) 상의 절연된 트렌치이다. 절연된 트렌치의 예는 폭이 100 미크론 이하일 수 있는 대형 로직 타입 피처, 얼라인 마크, 메트롤로지 마크, 커프(kerf) 구역을 포함한다. 이들 절연된 트렌치는 완전한 재료 수축을 갖는 것으로 기대될 수 있는 한편, 절연된 트렌치 주위의 영역은 낮은 수축률을 가질 수 있다. 제4 예는 대략 수 밀리미터일 수 있는 다이 크기 트렌치(또는 상승된 구역)일 수 있다. 절연된 트렌치와 매우 닮은 다이 크기 트렌치는 완전한 재료 수축을 가질 것으로 기대된다.
출원인은, 단차(15)에 인접하는 대형 개방 구역(트렌치)이 0.5의 AR을 가질 때, 수축이 보상되는 경우에도 경화후 토포그래피(14a)에 제1 딥(18)이 형성될 것이라는 것을 발견하였다. 단차(15)의 에지는 수축을 달리 보상하기 위해서 증가된 체적의 성형가능 재료가 추가되어도 nm 스케일의 평탄도가 얻어지는 것을 막는다. 일부 경우에, 작은 범프가 또한 딥 옆의 경화후 토포그래피(14a)에 형성될 수 있다. 일 실시형태에서, 트렌치 폭이 제1 임계값보다 큰 경우, 복수의 트렌치 중의 기판 트렌치는 딥 형성 기준을 충족하는 것으로 고려될 수 있다. 제1 임계값은 분배된 성형가능 재료의 인접하는 단차 및/또는 재료 특성에 대한 애스팩트비의 함수일 수 있다.
출원인은, 프로파일 경화후 토포그래피(14a)의 분석 모델에 의해 경화후 토포그래피(14a)에 대한 기판 단차(15)의 효과를 이해하는 것이 유용하다는 것을 발견하였다. 예를 들어, 식 (5)에 의해 표현되는 바와 같은 단차 프로파일(f2)을 설명하기 위해 일반화된 헤비사이드(Heaviside) 단차 함수(θ(-x))가 사용될 수 있다:
Figure 112018088525854-pat00013
Figure 112018088525854-pat00014
(5)
한편, 액체 성형가능 재료 막의 두께(hlr)는 이하의 식 (6)에 의해 설명될 수 있다.
Figure 112018088525854-pat00015
(6)
출원인은, f1(x)가 슈퍼스트레이트(2)의 작업 표면(8)을 정확하게 나타내는 경우, 그것은 연속 파생 함수를 갖는 매끄럽게 변화하는 함수로 제한되어야 하며, 헤비사이드 함수를 추가하는 것은 hlr이 매끄럽게 변화하는 함수가 아니라는 것을 의미한다는 것을 발견했다. 경화후 토포그래피(14a)는 단순화된 식 (8)에 의해 설명될 수도 있는 식 (7)에 의해 설명된 바와 같이 함수 f3(x)에 의해 표현될 수 있다.
Figure 112018088525854-pat00016
(7)
Figure 112018088525854-pat00017
(8)
출원인은, 거의 평평한 경화후 토포그래피(14a)를 생성하는 것이 가능하지만, 경화후 토포그래피(14a)에 약간의 오목부 및 범프가 형성되는 영역이 남는다는 것을 발견했다. 출원인은, 이러한 높이의 변동이 단차 높이(hf) 및 수축 계수(ks)에 비례하는 식 8의 두번째 항에 의해 설명된다는 것을 발견했다.
출원인은, 경화후 토포그래피(14a)에서 이들 변동(즉, 제1 딥(18) 같은 딥 및 범프)를 없앰으로써 평탄화 효율(평탄도로부터의 편차)을 향상시키거나 이것을 특정 높이 범위 내로 하기 위해서는 추가적인 공정 단계가 필요하다고 판단하였다.
일 실시형태에서, 추가적인 공정 단계(추가적인 스테이지)는 hlr0의 두께를 갖도록 도 7c에 도시된 바와 같이 경화후 토포그래피(14a)에 액체 성형가능 재료(12b)의 제2 막을 균일하게 퇴적시키는 단계를 포함한다. 제2 막(12b)이 퇴적된 후에, 평평한 피처 없는 슈퍼스트레이트(2b)가 제2 막(12b)에 접촉될 수 있다. 대안적인 실시형태에서, 평평한 피처 없는 슈퍼스트레이트(2b)는 제2 막(12b)에 접촉되지 않고, 제2 막(12b)은 실질적으로 평탄한 상태로 이완된다. 중간 공정 단계(중간 스테이지)에 대조되는 추가적인 공정 단계에서, 제2 막(2)을 형성하기 위해 사용되는 액체 성형가능 재료는 기판(3)의 하부 패턴에 관계없이 두께가 균일한 막으로서 분배된다. 액체 성형가능 재료의 확산 시간은 경화후 토포그래피(14a)의 오목부 및 범프를 채우고 평탄화하도록 액체 성형가능 재료의 재분배를 허용하기 위해 충분히 길 수 있다. 추가적인 공정 단계는 액체 성형가능 재료 재유동에 의존하여 경화후 토포그래피(14a)의 결함을 평탄화할 수 있다.
액체 성형가능 재료의 확산 시간은 시간에 걸쳐 실질적으로 정지된 상태를 달성하도록(즉, 유동을 정지시키도록) 충분히 길어야 한다. 제1 예시적인 실시형태에서, 확산 시간은 6초이다. 제2 예시적인 실시형태에서, 확산 시간은 10초이다. 제3 예시적인 실시형태에서, 확산 시간은 6 내지 10초의 범위에서 조정가능하도록 구성된다. 확산 시간은 또한 1 내지 15초의 범위에서 조정가능하도록 구성될 수 있다.
액체 성형가능 재료가 확산되어 평탄한 표면을 갖는 제2 막(12b)을 형성한 후에, 제2 막(12b)은 경화되어 도 7d에 도시된 바와 같은 제2 경화된 성형가능 재료(14b)를 형성한다. 실시형태에서, 제2 경화된 성형가능 재료(14b)는 딥(18b) 및/또는 범프가 관찰될 수 있는 일부 피처 경계 구역을 제외하고 거의 평평하다. 출원인은 추가적인 공정 단계가 토포그래피의 변동을 감소시킬 수 있다는 것을 관찰하였다. 실시형태에서, 딥(18b)은 3 nm 이하일 수 있다.
공정
실시형태는 2개의 순차적인 성형가능 재료 층 임프린트로서 설명될 수도 있는 도 9a에 도시된 바와 같은 공정(900)일 수 있다.
공정(900)의 제1 단계(902)는, 분배된 성형가능 재료의 체적이 평탄화될 패턴에 대해 요구되는 체적에 일치하도록 패턴 목표 분배를 사용하는 단계를 포함할 수 있다. 성형가능 재료는 액적(11)으로서 분배될 수 있다. 방울 패턴은 충전 인자 및 수축 계수(ks)를 반영할 수 있다.
공정(900)의 제2 단계(904)는 슈퍼스트레이트(2)를 성형가능 재료 액적(11)과 접촉시켜 성형가능 재료 막(12)이 형성되게 하는 단계를 포함한다. 제3 단계(906)는, 슈퍼스트레이트(2)가 성형가능 재료 막(12)과 여전히 접촉하는 상태에서 성형가능 재료 막(12)을 응고시키는 단계를 포함한다. 성형가능 재료 막(12)은 화학 방사선; 압력; 화학적 노출; 및 열 중 하나 이상을 사용하여 응고될 수 있다. 제4 단계(908) 동안, 슈퍼스트레이트(2)는 경화된 성형가능 재료(14)로부터 상승된다. 경화 후에, 평탄화는 아직 이상적이지 않다. 수축이 불균일하기 때문에, 경화후 토포그래피(14a)에서 홈(예를 들어, 제1 딥(18)이 형성된다. 수축 패턴은 기판(3)의 하부 패턴을 반영한다(이는 패턴 자체, 그 에칭 깊이, 성형가능 재료 특성 및 성형가능 재료 분포에 의존한다).
단계 910 동안, 성형가능 재료는 균일한 사전 선택 두께로 경화된 성형가능 재료(14)에 분배된다. 이 사전 선택 두께는 제1 딥 높이(18)에 의해 결정된다. 사전 선택 두께는 딥보다 더 두꺼워야 한다. 사전 선택 두께는 또한 액체 성형가능 재료의 재유동 능력에 의해 결정된다. 예를 들어, 10 nm 깊이의 딥에 대해, 24 nm 두께의 균일한 막이 선택되었다. 실시형태에서, 액체 성형가능 재료의 사전 선택 두께는 딥 높이의 적어도 1.1배이다. 사전 선택 두께의 상한은 공정 900 후에 행해지는 후속 처리에 의해 제한된다. 상술한 바와 같이, 홈의 깊이는 패턴에서의 단차의 높이와 수축 계수의 함수이다. 그러나, 단차 모두가 이들 홈을 형성하게 하지는 않았다. 상술한 딥 형성 기준을 충족하는 단차만이 경화후 토포그래피(14a)의 이들 아티팩트가 형성되게 할 것이다. 분배 단계(910)는 분배 단계(902)와 상이하다. 분배 단계(902) 동안, 성형가능 재료의 체적은 기판(3)에 걸쳐 변화하고 하부 패턴에 의존한다. 분배 단계(910) 동안, 단위 표면적당의 성형가능 재료의 체적은 기판(3)에 걸쳐 변화하지 않는다. 기판(3)의 하부 패턴은 제2 막(12b)의 두께에 영향을 준다. 성형가능 재료가 자체적으로 재분배되어 이전 단계 후에 형성된 성형가능 재료 내의 홈에 충전될 수 있는 충분한 시간이 있어야 한다. 단계(912) 동안, 제2 막(12b)이 경화된다. 제2 막(12b)은 화학 방사선; 압력; 화학적 노출; 가스 노출; 및 열 중 하나 이상을 사용하여 응고될 수 있다. 제2 막(12b)은 층(14)보다 더 높은 평탄화 효율을 갖는 제2 경화된 성형가능 재료(14b)를 형성하도록 경화된다. 대안적인 실시형태에서, 제2 막(12b)은, 제2 막(12b)이 슈퍼스트레이트의 형상을 취하도록 슈퍼스트레이트와 접촉하여 경화된다.
대안적인 공정
상술한 공정은 높은 평탄화 효율을 갖는 경화된 성형가능 막(14b)을 생성한다. 출원인은, 후속 공정이 상술한 공정(900)에서 생성된 경화된 성형가능 막(14b)의 평탄화 효율을 감소시킬 수 있다는 것을 발견했다. 예를 들어, 경화된 성형가능 막(14b)을 가열하면 평탄화 효율이 감소될 수 있다. 예를 들어, 후속 공정은 실리콘 이산화물(SiO2) 경질 마스크의 화학적 기상 증착(CVD) 또는 스핀 온 글래스 하드 마스크의 스핀 온 디포지션(spin on deposition)을 포함할 수 있다. 경화된 성형가능 막은 그 후 불균일 상태로 수축하여 새로운 상부 표면의 평탄도에 영향을 줄 수 있다. 출원인은 도 9b에 도시된 대안적인 실시형태에서 이들 문제가 처리될 수 있다는 것을 발견하였다. 도 9b는, 단계 908 후 및 단계 910 전에 경화된 성형가능 재료(14)를 베이킹하는 단계(914)를 포함하는 것을 제외하고 방법(900)과 실질적으로 유사한 방법(900b)을 도시한다.
출원인은, 방법(900b)이 열 수축에 내성이 있는 패터닝된 기판의 상부에 평평한 표면을 달성할 수 있다는 것을 발견하였다. 방법(900b)은 마지막 상부층을 제외하고 각각의 분리 단계 후에 경화된 성형가능 재료(14)를 베이킹하는 단계(914)를 실행함으로써 이 임무를 달성한다. 대안적인 실시형태에서, 마지막 상부층 또한 후속 처리 전에 베이킹된다. 공정(900b)은 단계 902 내지 910의 평탄화 및 베이킹을 포함하는 사이클에서 실행될 수 있다. 베이킹 온도는 가열이 일어나는 이하의 후속 공정 단계에 의해 결정될 수 있다. 실시형태에서, 베이킹 온도는 이하의 후속 공정에 의해 달성되는 최대 온도 이상이다. 대안적인 실시형태에서, 경화된 성형가능 막(14b) 후에, 분배 단계(910) 동안, 단위 표면적당의 성형가능 재료의 체적은 가열 단계 후에 발생되는 추가적인 수축을 보상하기 위해 기판에 걸쳐 변화한다.
최종 베이킹 단계가 고객 특정 공정 단계 동안 고객에 의해 우연히 또는 고의로 실행될 수 있기 때문에, 상부 레지스트층은 베이킹되지 않을 수 있다. 상부층 레지스트는 필요한 경우 기재된 방법으로 베이킹될 수 있다.
실험 결과
출원인은 다양한 피처를 갖는 기판에 대한 공정(900)의 결과를 분석하였다. 분석된 피처는 약간의 듀티 사이클로 또는 약간의 공간 폭 대 선 폭 비로 주기적으로 교번하는 선 및 공간을 포함하였다. 이하는 ~ 106 내지 107 nm의 에칭 깊이 및 이하의 공간_선(μm) 피처: 즉 0.18_0.18; 0.25_0.25: 0.5_0.5; 1_1; 3_1; 5_1; 100_1; 2_2; 10_90; 50_50; 및 90_10을 갖는 공간-선 피처의 예이다. 도 10a는 평탄화 전, 중간 스테이지 후, 및 추가적인 스테이지 후의 이들 상이한 공간 선 조합의 측정된 단차 크기를 도시한다. 중간 스테이지 후에, 측정된 단차 크기는 6.38 nm 내지 8.75 nm였다. 추가적인 스테이지 후에, 측정된 단차 크기는 4.14 nm 내지 5.68 nm였다.
도 10b는 30 nm 선의 단일 평탄화의 SEM 현미경사진이다. 도 10c는 750 nm 선의 단일 평탄화의 SEM 현미경사진이다. 도 10d는 조밀 및 반조밀 선의 조합의 단일 평탄화의 SEM 현미경사진이다. 도 10e는 중간 스테이지 및 추가적인 스테이지 후의 완전한 높이의 선과 50(μm)_50(μm) 공간-선 패턴의 트렌치 사이의 107 nm 높이의 토포그래피 단차의 SEM 현미경사진이다.
이 공정은 원치않는 토포그래피를 형성하는 임의의 하부 막 적층물에 적용될 수 있다. 이 막 적층물은 실리콘, 실리콘 산화물(SiO2) 등을 포함하는 임의의 유형의 기판 상에 형성될 수 있다. 막 적층물의 하나의 예는 스핀-온-카본(spin-on-carbon)(SOC) 상부층을 갖는 적층물이다. SOC는 임의의 리소그래피 단계 전에 하부 패턴의 원치않는 토포그래피를 부분적으로 평탄화하기 위해 산업에서 사용된다. SOC 평탄화 기술은 이상적이지 않기 때문에, 그 후에는 상술한 평탄화 기술을 사용하여 요구되는 평탄화 수준에 도달한다. SOC 층은 또한 상술한 평탄화 공정의 상부에 퇴적될 수 있다. 대안적인 실시형태에서, 단계 910과 912 사이에서, 슈퍼스트레이트는 제2 재료와 접촉된다. 이하는 스핀-온-카본(SOC) 층의 상부에 대한 공정(900)을 설명한다.
도 10f는 조밀 패턴에 걸쳐 스핀 온 카본(SOC)을 사용한 단일 평탄화 층의 SEM 현미경사진을 나타낸다. 도 10g는 절연된 트렌치에 걸쳐 SOC를 사용한 동일한 단일 평탄화 층의 SEM 현미경사진을 나타낸다. "접시(dish)" 프로파일이 트렌치 위에 형성된다. 도 10f의 조밀 패턴에서, AR은, 평탄화 층이 담기는 절연된 트렌치에 걸쳐 평탄화 층이 평탄화를 유지하는 도 10g의 절연된 트렌치에서 보다 높다.
도 10h는, 임의의 평탄화 전, SOC 평탄화 후, SOC 평탄화의 상부에 대해 행해진 제1 슈퍼스트레이트 평탄화 후, 및 제1 기판 평탄화의 상부에 대한 공정(900) 후의 이들 상이한 공간 선 조합의 측정된 단차 크기를 도시한다. SOC 평탄화 후에, 측정된 단차 크기는 32.7 nm 내지 70.1 nm였다. SOC는 선-공간 패턴의 1:1 듀티 사이클로 0.25 미크론 미만의 피처에 걸쳐 더 양호한 평탄화를 나타낸다. SOC 평탄화의 상부에 대해 중간 스테이지가 행해진 후에, 측정된 단차 크기는 1.95 nm 내지 7 nm였다. 추가적인 스테이지 후에, 단차 크기는 0.516 nm 내지 3.15 nm였다. 이 토포그래피 변동 범위는 비-SOC 코팅 기판 막 적층물의 평탄화에 비해 향상된 것이다.
도 10i는 베이킹을 포함하는 이중 평탄화 공정에서의 다양한 단계 후의 토포그래피를 도시한다. 도 10i의 실선의 검은색 곡선은 기판 상에 2 μm 선 공간 격자가 형성된 기판의 AFM 단면도를 나타낸다. 도 10i의 검은색 점선 곡선은 높이 변동이 ~ 7.5 nm인 경화된 제1 재료 프로파일을 나타낸다. 도 10i의 회색 점선 곡선은 60초(s) 동안 200℃에서 베이킹 한 후의 경화된 제1 재료 프로파일을 나타낸다. 열 수축으로 인해, 표면 프로파일 높이 변동은 ~12 nm까지 증가한다.
도 10i의 검은색 파선 곡선은 베이킹된 층의 상부 상의 제2 경화층을 나타낸다. 볼 수 있는 바와 같이, 표면 높이 변동은 ~1.3 nm로 감소되고 UV 수축에 의해 발생할 수 있다. 회색 파선 곡선(5)은 제2 층 또한 60s 동안 200℃에서 베이킹되고 이것이 높이 변동을 ~1.6 nm까지 증가시킨 후의 표면 프로파일을 나타낸다.
코팅, 경화, 및 베이킹의 사이클은 추가적인 평탄화가 요구되는 경우 반복될 수 있다. 도 10i의 검은색 점선 곡선은 제3 코팅이 24 nm의 평균 막 두께로 적용되어 경화된 것을 나타낸다. 총 표면 높이 변동은 대략 0.4 nm이다. 도 10i의 회색 점선 곡선은 60s 동안의 200℃에서의 제3 베이킹 후의 표면 프로파일을 나타낸다. 총 표면 높이 변동은 대략 0.5 nm이다.
각각의 평탄화 후에 베이킹을 사용하는 장점은 레지스트 두께가 열적으로 설정되고 다른 가열 사이클 후에 변화되지 않는다는 것이다. 이는 평탄화 막의 후속 가열을 필요로 하는 공정에서의 열 수축의 기여를 최소화한다.
도 10j는 이하의 피처 세트: 즉 50% 듀티 사이클을 갖는 0.18/0.18 μm; 0.25/0.25 μm; 0.5/0.5 μm; 1/1 μm; 2/2 μm; 50/50/ μm 공간/선 격자 및 다양한 듀티 사이클을 갖는 3/1 μm, 5/1 μm, 50/1 μm, 10/90 μm 및 90/10 μm 공간/선 격자를 포함하는 테스트 패턴에 대한 다양한 평탄화 공정에 대한 결과를 도시한다. 도 10j의 점선 곡선은 관찰된 다양한 피처에 걸친 최대 높이 변동을 도시하며, 더 큰 격자에 대해서는 ~ 13 nm 표면 높이 변동이 관찰된다.
평탄화 공정 후에 사용될 수 있는 공정에 대한 추종자의 예는: 200℃에서의 실리콘 산화물 퇴적 공정; 250℃에서의 베이킹 후의 SOG(spin-on-glass) 재료의 스핀식 도포(spin-on application) 및/또는 400℃ 같은 고온을 필요로 할 수 있는 다른 공정이다.
도 10j의 파선은 패터닝된 기판이 단일 층으로 평탄화되고 그 후 60s 동안 200℃에서 베이킹된 후의 표면 높이 변동을 나타낸다. 출원인은 평탄화 층이 패턴에 걸쳐 균일하지 않게 수축한다는 것을 발견하였다. 평탄화 층은 레지스트 막 두께에 비례하여 수축한다. 출원인은, 막의 수축하는 부분은 더 얇기 때문에 패턴의 대형 개방 공간은 좁은 선 위의 영역보다 더 수축한다는 것을 발견했다. 도 10j의 실선은 60s 동안 200℃에서 2번 베이킹 된 단일 평탄화 층을 도시한다.
출원인은, 평탄화 단계 사이에 베이킹 단계가 있는 다중 평탄화(적어도 2개) 단계에 의해 수축이 해결될 수 있다는 것을 발견하였다. 여기서 각각의 평탄화 단계는 슈퍼스트레이트가 평탄화 재료와 접촉하고 있는 동안 응고되는 평탄화 재료와 접촉되는 슈퍼스트레이트를 사용한다. 도 10k는 평탄화 공정의 다양한 스테이지에서의 표면 높이 변동을 나타낸다. 도 10k의 파선은 단일 평탄화 공정 후의 표면 높이 변동을 나타낸다. 도 10k의 점선은 60s 동안 200℃에서 단일 평탄화 층이 베이킹된 후에 표면 높이 변동이 얼마나 증가하는지를 나타낸다. 검은색 실선은 베이킹 단계 후에 제2 평탄화 단계가 행해진 후에 표면 높이 변동이 얼마나 크게 감소될 수 있는지를 나타낸다.
도 10l은 베이킹 및 제3 평탄화 단계 후의 표면 높이 변동을 도시한다. 도 10l의 파선은 제2 평탄화 단계 후에 제2 베이킹 단계가 행해진 후의 높이 변동을 설명한다. 표면 높이 변동이 증가하지만, 그래도 단일 평탄화 공정에 비해 상당히 향상된다. 도 10l의 실선은 모든 피처 유형에 걸쳐 표면 높이 변동이 매우 낮은 제2 층이 베이킹된 후에 적용되는 제3 평탄화 층의 표면 높이 변동을 나타낸다.
실시형태에서, 베이킹 온도는 후속 처리 단계에서 행해지는 온도보다 높게 설정될 수 있다. 예를 들어, 후속 처리 단계가 250℃ 공정을 사용하는 경우, 중간 베이킹 단계는 350℃에서 행해질 수 있다. 출원인은 중간 베이킹 온도는 후속 처리 온도 이상이어야 하고 이는 평평하고 열적으로 안정된 기판을 생성한다는 것을 발견하였다.
도 10m은 제1 및 제2 평탄화 사이클 후의 평탄화 효율(PE)을 도시한다. 평탄화, 베이킹, 및 제2 평탄화를 포함하는 제1 평탄화 사이클 후에, 도 10m에서 점선으로 나타낸 바와 같이 큰 피처 크기 변동에 걸쳐 97%보다 높은 PE를 얻는다. 제2 베이킹 및 제3 평탄화 단계의 제2 처리 사이클은 도 10m에서 실선으로 나타낸 바와 같이 큰 피처 크기 변동에 걸쳐 99%보다 높은 PE를 나타낸다.
제작 공정의 일부로서 평탄화가 사용되는, CMOS 로직; 마이크로프로세서; NAND 플래시 메모리; NOR 플래시 메모리; DRAM 메모리; MRAM; 3D 크로스-포인트 메모리; Re-RAM; Fe-RAM; STT-RAM; 광전자 및 다른 디바이스 같은 기판 상의 디바이스를 제작하기 위해 임프린트 유형 평탄화 도구가 사용될 수 있다.
다른 기판 재료는 종래 기술에서 잘 알려진 유리; 용융 실리카; GaAs; GaN; InP; 사파이어, AlTiC; 및 다른 기판을 포함하지만 이것으로 한정되는 것은 아니다. 이들 기판 상에 제작되는 디바이스는 패터닝된 매체, 전계 효과 트랜지스트 디바이스, 헤테로구조 전계 효과 트랜지스터, 발광 다이오드, 판독/기입 헤드; 등을 포함한다.
다양한 양태의 추가적인 변형 및 대안적인 실시형태는 본 명세서 비추어 통상의 기술자에게 명확할 것이다. 따라서, 본 명세서는 단지 예시적으로만 해석되어야 한다. 본원에 도시되고 설명된 형태는 실시형태의 예로서 간주됨을 이해해야 한다. 본 명세서의 이익을 향유한 후에 통상의 기술자에게 명백해지는 바와 같이, 본원에 도시되고 설명된 것에 대해 요소들 및 재료들이 대용될 수 있고, 부분 및 공정은 역전될 수 있으며, 소정의 피처는 독립적으로 이용될 수 있다.

Claims (17)

  1. 기판의 평탄화 방법으로서, 상기 기판의 기판 표면은 기판 토포그래피 변동을 갖고, 상기 기판 토포그래피 변동은 복수의 단차 및 복수의 트렌치를 포함하고, 상기 복수의 단차 중의 기판 단차는 기판 단차 높이를 갖고, 상기 기판 표면은 상기 복수의 트렌치 중 상기 기판 단차에 인접하는 기판 트렌치를 포함하고, 상기 기판 트렌치는 트렌치 폭을 갖는, 평탄화 방법이며,
    상기 기판의 표면에 제1 재료를 분배하는 단계로서, 상기 제1 재료의 체적은 상기 기판 토포그래피 변동에 따라 상기 기판 표면에 걸쳐 변동하는, 분배 단계;
    상기 제1 재료가 슈퍼스트레이트(superstrate)의 형상을 취하도록 상기 슈퍼스트레이트를 상기 제1 재료에 접촉시키는 단계;
    상기 제1 재료를 응고시키는 단계로서, 상기 제1 재료의 제1 재료 특성은 제1 수축 계수인, 응고 단계;
    응고된 상기 제1 재료로부터 상기 슈퍼스트레이트를 상승시키는 단계;
    상기 응고된 제1 재료에 제2 재료를 분배하는 단계로서, 상기 제2 재료는 평균 두께를 갖는 상기 응고된 제1 재료에 분배되고, 상기 평균 두께는 상기 기판 단차 높이 및 상기 제1 수축 계수에 의존하는 제2 재료 두께 임계값보다 크며, 상기 제2 재료 두께 임계값은 상기 제1 재료의 푸아송비에 의존하는, 단계; 및
    상기 제2 재료를 응고시키는 단계를 포함하는, 평탄화 방법.
  2. 제1항에 있어서,
    상기 기판 단차는 제1 영역과 제2 영역 사이의 경계를 표시하고, 상기 제2 재료의 두께는 상기 기판의 표면에 걸친 상기 제1 재료의 두께의 수축의 변동에 의존하는, 평탄화 방법.
  3. 제2항에 있어서,
    상기 제1 영역의 상기 제1 재료의 두께의 수축은 상기 제1 영역의 피처 위의 상기 제1 재료의 평균 상부층 두께에 비례하고,
    상기 제2 영역의 상기 제1 재료의 수축은 상기 제2 영역의 상기 제1 재료의 두께에 비례하며,
    상기 제1 재료의 수축의 변동은 상기 제1 영역의 상기 제1 재료의 수축과 상기 제2 영역의 상기 제1 재료의 수축 사이의 차이와 동일한, 평탄화 방법.
  4. 제1항에 있어서,
    상기 제1 재료를 응고시키는 단계는, 상기 슈퍼스트레이트가 상기 제1 재료와 접촉하고 있는 상태에서 상기 제1 재료를 화학 방사선에 노출시키는 단계를 포함하는, 평탄화 방법.
  5. 제1항에 있어서,
    상기 복수의 단차 중의 상기 기판 단차는, 상기 기판 단차 높이에 의해 나누어진 상기 트렌치 폭의 비가 상기 복수의 단차 중 가장 높은 단차인, 평탄화 방법.
  6. 삭제
  7. 제1항에 있어서,
    응고된 상기 제1 재료는 2 내지 20 nm인 제1 재료 경화후 토포그래피 변동을 가지며,
    응고된 상기 제2 재료는 0 내지 6 nm인 제2 재료 경화후 토포그래피 변동을 갖는, 평탄화 방법.
  8. 제1항에 있어서,
    응고된 상기 제1 재료는 제1 재료 경화후 토포그래피 변동을 가지며,
    응고된 상기 제2 재료는 상기 제1 재료 경화후 토포그래피 변동의 절반 미만인 제2 재료 경화후 토포그래피를 갖는, 평탄화 방법.
  9. 기판의 평탄화 방법으로서, 상기 기판의 기판 표면은 기판 토포그래피 변동을 갖고, 상기 기판 토포그래피 변동은 복수의 단차 및 복수의 트렌치를 포함하고, 상기 복수의 단차 중의 기판 단차는 기판 단차 높이를 갖고, 상기 기판 표면은 상기 복수의 트렌치 중 상기 기판 단차에 인접하는 기판 트렌치를 포함하고, 상기 기판 트렌치는 트렌치 폭을 갖는, 평탄화 방법이며,
    상기 기판의 표면에 제1 재료를 분배하는 단계로서, 상기 제1 재료의 체적은 상기 기판 토포그래피 변동에 따라 상기 기판 표면에 걸쳐 변동하는, 분배 단계;
    상기 제1 재료가 슈퍼스트레이트(superstrate)의 형상을 취하도록 상기 슈퍼스트레이트를 상기 제1 재료에 접촉시키는 단계;
    상기 제1 재료를 응고시키는 단계로서, 상기 제1 재료의 제1 재료 특성은 제1 수축 계수인, 응고 단계;
    응고된 상기 제1 재료로부터 상기 슈퍼스트레이트를 상승시키는 단계;
    상기 응고된 제1 재료에 제2 재료를 분배하는 단계; 및
    상기 제2 재료를 응고시키는 단계를 포함하고,
    응고 전에 상기 제1 재료는 경화전 토포그래피를 갖고,
    상기 기판 트렌치 위에서, 상기 경화전 토포그래피는 식 (a)에 따르는 추가적인 두께(ha)를 가지며:
    Figure 112021054873172-pat00018
    (a)
    상기 기판 단차 높이는 hf이고, 상기 제1 수축 계수는 ks인, 평탄화 방법.
  10. 제9항에 있어서,
    상기 기판 트렌치 내의 상기 제1 재료의 체적과 상기 슈퍼스트레이트의 형상 중 하나 또는 그 양자 모두는, 상기 복수의 트렌치 중 상기 기판 단차 높이와의 상기 트렌치 폭의 비가 미리 정해진 비보다 큰 제1 세트의 트렌치에서 상기 추가적인 두께(ha)가 식 (a)에 따르도록 구성되며;
    상기 제1 세트의 트렌치 중에 있지 않은 상기 복수의 트렌치 중의 트렌치에는 추가적인 두께(ha)가 없는, 평탄화 방법.
  11. 제10항에 있어서,
    상기 미리 정해진 비는 2인, 평탄화 방법.
  12. 제1항에 있어서,
    상기 응고된 제1 재료에 제2 재료를 분배하기 전에, 상기 응고된 제1 재료를 베이킹하는 단계를 더 포함하는, 평탄화 방법.
  13. 제1항에 있어서,
    상기 제2 재료가 상기 슈퍼스트레이트의 형상을 취하도록, 상기 슈퍼스트레이트를 상기 제2 재료와 접촉시키는 단계를 더 포함하는, 평탄화 방법.
  14. 기판을 평탄화하도록 구성된 평탄화 장치로서, 상기 기판의 기판 표면은 기판 토포그래피 변동을 갖고, 상기 기판 토포그래피 변동은 복수의 단차 및 복수의 트렌치를 포함하고, 상기 복수의 단차 중의 기판 단차는 기판 단차 높이를 갖고, 상기 기판 표면은 상기 복수의 트렌치 중 상기 기판 단차에 인접하는 기판 트렌치를 갖고, 상기 기판 트렌치는 트렌치 폭을 갖는, 평탄화 장치이며,
    상기 기판의 표면에 제1 재료를 분배하는 제1 분배기로서, 상기 제1 재료의 체적은 상기 기판 토포그래피 변동에 따라 상기 기판 표면에 걸쳐 변동하는, 제1 분배기;
    슈퍼스트레이트를 보유지지하도록 구성된 슈퍼스트레이트 척으로서, 상기 제1 재료가 상기 슈퍼스트레이트의 형상을 취하도록 상기 슈퍼스트레이트가 상기 제1 재료와 접촉되는, 슈퍼스트레이트 척;
    상기 제1 재료를 응고시키기 위한 제1 수단으로서, 상기 제1 재료의 제1 재료 특성은 제1 수축 계수인, 제1 수단;
    - 상기 슈퍼스트레이트는 상기 제1 재료가 응고된 후에, 응고된 상기 제1 재료로부터 상승되도록 구성됨 -;
    상기 응고된 제1 재료에 제2 재료를 분배하기 위한 제2 분배기로서, 상기 제2 재료는 평균 두께를 갖는 상기 응고된 제1 재료에 분배되고, 상기 평균 두께는 상기 기판 단차 높이 및 상기 제1 수축 계수에 의존하는 제2 재료 두께 임계값보다 크며, 상기 제2 재료 두께 임계값은 상기 제1 재료의 푸아송비에 의존하는, 제2 분배기; 및
    상기 제2 재료를 응고시키기 위한 제2 수단을 포함하는, 평탄화 장치.
  15. 기판 상에 물품을 제조하는 방법으로서, 상기 기판의 기판 표면은 기판 토포그래피 변동을 갖고, 상기 기판 토포그래피 변동은 복수의 단차 및 복수의 트렌치를 포함하고, 상기 복수의 단차 중의 기판 단차는 기판 단차 높이를 갖고, 상기 기판 표면은 상기 복수의 트렌치 중 상기 기판 단차에 인접하는 기판 트렌치를 포함하고, 상기 기판 트렌치는 트렌치 폭을 갖는, 기판 상에 물품을 제조하는 방법이며,
    상기 기판의 표면에 제1 재료를 분배하는 단계로서, 상기 제1 재료의 체적은 상기 기판 토포그래피 변동에 따라 상기 기판 표면에 걸쳐 변동하는, 분배 단계;
    상기 제1 재료가 슈퍼스트레이트의 형상을 취하도록 상기 슈퍼스트레이트를 상기 제1 재료에 접촉시키는 단계;
    상기 제1 재료를 응고시키는 단계로서, 상기 제1 재료의 제1 재료 특성은 제1 수축 계수인, 응고 단계;
    응고된 상기 제1 재료로부터 상기 슈퍼스트레이트를 상승시키는 단계;
    상기 응고된 제1 재료에 제2 재료를 분배하는 단계로서, 상기 제2 재료는 평균 두께를 갖는 상기 응고된 제1 재료에 분배되고, 상기 평균 두께는 상기 기판 단차 높이 및 상기 제1 수축 계수에 의존하는 제2 재료 두께 임계값보다 크며, 상기 제2 재료 두께 임계값은 상기 제1 재료의 푸아송비에 의존하는, 단계; 및
    상기 제2 재료를 응고시키는 단계를 포함하는, 기판 상에 물품을 제조하는 방법.
  16. 기판을 평탄화하도록 구성된 평탄화 장치로서, 상기 기판의 기판 표면은 기판 토포그래피 변동을 갖고, 상기 기판 토포그래피 변동은 복수의 단차 및 복수의 트렌치를 포함하고, 상기 복수의 단차 중의 기판 단차는 기판 단차 높이를 갖고, 상기 기판 표면은 상기 복수의 트렌치 중 상기 기판 단차에 인접하는 기판 트렌치를 갖고, 상기 기판 트렌치는 트렌치 폭을 갖는, 평탄화 장치이며,
    상기 기판의 표면에 제1 재료를 분배하는 제1 분배기로서, 상기 제1 재료의 체적은 상기 기판 토포그래피 변동에 따라 상기 기판 표면에 걸쳐 변동하는, 제1 분배기;
    슈퍼스트레이트를 보유지지하도록 구성된 슈퍼스트레이트 척으로서, 상기 제1 재료가 상기 슈퍼스트레이트의 형상을 취하도록 상기 슈퍼스트레이트가 상기 제1 재료와 접촉되는, 슈퍼스트레이트 척;
    상기 제1 재료를 응고시키기 위한 제1 수단으로서, 상기 제1 재료의 제1 재료 특성은 제1 수축 계수인, 제1 수단;
    - 상기 슈퍼스트레이트는 상기 제1 재료가 응고된 후에, 응고된 상기 제1 재료로부터 상승되도록 구성됨 -;
    상기 응고된 제1 재료에 제2 재료를 분배하기 위한 제2 분배기; 및
    상기 제2 재료를 응고시키기 위한 제2 수단을 포함하고,
    응고 전에 상기 제1 재료는 경화전 토포그래피를 갖고,
    상기 기판 트렌치 위에서, 상기 경화전 토포그래피는 식 (a)에 따르는 추가적인 두께(ha)를 가지며:
    Figure 112021503008418-pat00045
    (a)
    상기 기판 단차 높이는 hf이고, 상기 제1 수축 계수는 ks인, 평탄화 장치.
  17. 기판 상에 물품을 제조하는 방법으로서, 상기 기판의 기판 표면은 기판 토포그래피 변동을 갖고, 상기 기판 토포그래피 변동은 복수의 단차 및 복수의 트렌치를 포함하고, 상기 복수의 단차 중의 기판 단차는 기판 단차 높이를 갖고, 상기 기판 표면은 상기 복수의 트렌치 중 상기 기판 단차에 인접하는 기판 트렌치를 포함하고, 상기 기판 트렌치는 트렌치 폭을 갖는, 기판 상에 물품을 제조하는 방법이며,
    상기 기판의 표면에 제1 재료를 분배하는 단계로서, 상기 제1 재료의 체적은 상기 기판 토포그래피 변동에 따라 상기 기판 표면에 걸쳐 변동하는, 분배 단계;
    상기 제1 재료가 슈퍼스트레이트의 형상을 취하도록 상기 슈퍼스트레이트를 상기 제1 재료에 접촉시키는 단계;
    상기 제1 재료를 응고시키는 단계로서, 상기 제1 재료의 제1 재료 특성은 제1 수축 계수인, 응고 단계;
    응고된 상기 제1 재료로부터 상기 슈퍼스트레이트를 상승시키는 단계;
    상기 응고된 제1 재료에 제2 재료를 분배하는 단계; 및
    상기 제2 재료를 응고시키는 단계를 포함하고,
    응고 전에 상기 제1 재료는 경화전 토포그래피를 갖고,
    상기 기판 트렌치 위에서, 상기 경화전 토포그래피는 식 (a)에 따르는 추가적인 두께(ha)를 가지며:
    Figure 112021054873172-pat00046
    (a)
    상기 기판 단차 높이는 hf이고, 상기 제1 수축 계수는 ks인, 기판 상에 물품을 제조하는 방법.

KR1020180106252A 2017-09-14 2018-09-06 평탄화 공정 및 장치 KR102338180B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762558577P 2017-09-14 2017-09-14
US62/558,577 2017-09-14
US16/049,003 2018-07-30
US16/049,003 US10580659B2 (en) 2017-09-14 2018-07-30 Planarization process and apparatus

Publications (2)

Publication Number Publication Date
KR20190030608A KR20190030608A (ko) 2019-03-22
KR102338180B1 true KR102338180B1 (ko) 2021-12-10

Family

ID=65631499

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180106252A KR102338180B1 (ko) 2017-09-14 2018-09-06 평탄화 공정 및 장치

Country Status (3)

Country Link
US (1) US10580659B2 (ko)
JP (1) JP6701286B2 (ko)
KR (1) KR102338180B1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7263088B2 (ja) * 2019-04-08 2023-04-24 キヤノン株式会社 インプリント装置、インプリント方法および物品の製造方法
US20200333702A1 (en) * 2019-04-19 2020-10-22 Canon Kabushiki Kaisha Forming apparatus, forming method, and article manufacturing method
US11264532B2 (en) 2019-07-08 2022-03-01 Samsung Electronics Co., Ltd. Manufacturing method of semiconductor light emitting device
US11776840B2 (en) 2019-10-29 2023-10-03 Canon Kabushiki Kaisha Superstrate chuck, method of use, and method of manufacturing an article
US11550216B2 (en) * 2019-11-25 2023-01-10 Canon Kabushiki Kaisha Systems and methods for curing a shaped film
US11562924B2 (en) * 2020-01-31 2023-01-24 Canon Kabushiki Kaisha Planarization apparatus, planarization process, and method of manufacturing an article
US11590687B2 (en) 2020-06-30 2023-02-28 Canon Kabushiki Kaisha Systems and methods for reducing pressure while shaping a film
US20220033665A1 (en) * 2020-07-31 2022-02-03 Canon Kabushiki Kaisha Photocurable composition
JP7414680B2 (ja) * 2020-09-17 2024-01-16 キオクシア株式会社 インプリント方法、インプリント装置、及び膜形成装置
US11869813B2 (en) 2020-12-15 2024-01-09 Canon Kabushiki Kaisha Planarization apparatus, planarization process, and method of manufacturing an article

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100012622A1 (en) * 2008-06-09 2010-01-21 Board Of Regents, The University Of Texas Adaptive Nanotopography Sculpting
JP2013211450A (ja) 2012-03-30 2013-10-10 Dainippon Printing Co Ltd 基板の製造方法、および、ナノインプリントリソグラフィ用テンプレートの製造方法
US20150048050A1 (en) * 2013-08-19 2015-02-19 Board Of Regents, The University Of Texas System Programmable deposition of thin films of a user-defined profile with nanometer scale accuracy
JP2015178221A (ja) 2014-03-19 2015-10-08 大日本印刷株式会社 テンプレート基板の製造方法、および、ナノインプリント用テンプレートの製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5736424A (en) 1987-02-27 1998-04-07 Lucent Technologies Inc. Device fabrication involving planarization
US6936194B2 (en) 2002-09-05 2005-08-30 Molecular Imprints, Inc. Functional patterning material for imprint lithography processes
US20040065252A1 (en) 2002-10-04 2004-04-08 Sreenivasan Sidlgata V. Method of forming a layer on a substrate to facilitate fabrication of metrology standards
US8349241B2 (en) 2002-10-04 2013-01-08 Molecular Imprints, Inc. Method to arrange features on a substrate to replicate features having minimal dimensional variability
US7186656B2 (en) 2004-05-21 2007-03-06 Molecular Imprints, Inc. Method of forming a recessed structure employing a reverse tone process
US7157036B2 (en) 2003-06-17 2007-01-02 Molecular Imprints, Inc Method to reduce adhesion between a conformable region and a pattern of a mold
US8076386B2 (en) 2004-02-23 2011-12-13 Molecular Imprints, Inc. Materials for imprint lithography
US7105452B2 (en) 2004-08-13 2006-09-12 Molecular Imprints, Inc. Method of planarizing a semiconductor substrate with an etching chemistry
US7241395B2 (en) 2004-09-21 2007-07-10 Molecular Imprints, Inc. Reverse tone patterning on surfaces having planarity perturbations
DK3256906T3 (da) * 2015-02-13 2019-07-15 Morphotonics Holding B V Fremgangsmåde til teksturering af diskrete substrater og fleksibelt stempel
JP6437387B2 (ja) 2015-05-25 2018-12-12 東芝メモリ株式会社 基板平坦化方法
CA3001848C (en) * 2015-10-15 2023-09-19 Board Of Regents, The University Of Texas System Versatile process for precision nanoscale manufacturing

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100012622A1 (en) * 2008-06-09 2010-01-21 Board Of Regents, The University Of Texas Adaptive Nanotopography Sculpting
JP2013211450A (ja) 2012-03-30 2013-10-10 Dainippon Printing Co Ltd 基板の製造方法、および、ナノインプリントリソグラフィ用テンプレートの製造方法
US20150048050A1 (en) * 2013-08-19 2015-02-19 Board Of Regents, The University Of Texas System Programmable deposition of thin films of a user-defined profile with nanometer scale accuracy
JP2016528741A (ja) 2013-08-19 2016-09-15 ボード・オブ・リージエンツ，ザ・ユニバーシテイ・オブ・テキサス・システム ナノメータスケール精度を有するユーザ定義プロファイルのプログラム可能な薄膜蒸着
JP2015178221A (ja) 2014-03-19 2015-10-08 大日本印刷株式会社 テンプレート基板の製造方法、および、ナノインプリント用テンプレートの製造方法

Also Published As

Publication number Publication date
KR20190030608A (ko) 2019-03-22
JP6701286B2 (ja) 2020-05-27
US10580659B2 (en) 2020-03-03
JP2019051507A (ja) 2019-04-04
US20190080922A1 (en) 2019-03-14

Similar Documents

Publication Publication Date Title
KR102338180B1 (ko) 평탄화 공정 및 장치
JP5349588B2 (ja) 適応ナノトポグラフィ・スカルプティング
KR102098438B1 (ko) 반전 톤 패터닝 방법
KR101860251B1 (ko) 평탄화를 위해 기판을 패터닝하는 방법
TWI380895B (zh) 控制殘餘層厚度之技術
JP7001788B2 (ja) スーパーストレート
TWI710858B (zh) 用於控制壓印材料的擴散之方法、製造裝置的方法、和基板
US11776840B2 (en) Superstrate chuck, method of use, and method of manufacturing an article
JP2011513972A (ja) テンプレート形成時の限界寸法制御
JP7222606B2 (ja) エッチングマスク構造を形成するための方法
US20230061361A1 (en) Planarization apparatus, planarization process, and method of manufacturing an article
KR102247865B1 (ko) 임프린트 리소그래피를 위한 유체 액적 방법 및 장치
JP4861044B2 (ja) 基板の加工方法、パターン領域を有する部材の製造方法
JP6727354B2 (ja) 毛管力低減による押し出し制御
US20230373065A1 (en) Planarization process, apparatus and method of manufacturing an article
US11294277B2 (en) Process of imprinting a substrate with fluid control features
US11249405B2 (en) System and method for improving the performance of a nanoimprint system
Sreenivasan et al. Adaptive nanotopography sculpting
CN116056865A (zh) 成型装置及物品制造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant