KR102326444B1

KR102326444B1 - 게이트 구동 회로 및 이를 포함하는 표시 장치

Info

Publication number: KR102326444B1
Application number: KR1020150097303A
Authority: KR
Inventors: 이형래; 김문주; 김은숙; 윤석근; 이광열; 최영민; 추종원
Original assignee: 삼성디스플레이 주식회사
Priority date: 2015-07-08
Filing date: 2015-07-08
Publication date: 2021-11-16
Also published as: US9881540B2; KR20170007586A; US20170011679A1

Abstract

게이트 구동 회로는 제1 펄스들을 출력하는 제1 쉬프트 레지스터, 상기 제1 펄스들과 다른 제2 펄스들을 출력하는 제2 쉬프트 레지스터, 및 선택 신호에 따라 제1 게이트 라인에 대해 상기 제1 펄스들 및 상기 제2 펄스들 중 하나를 선택하는 선택부를 포함하고, 상기 선택부가 상기 제1 게이트 라인에 대해 상기 제1 펄스들을 선택한 경우, 제1 하이 구간 및 상기 제1 하이 구간과 제1 간격만큼 떨어진 제2 하이 구간을 포함하도록 제1 게이트 신호를 생성하여 상기 제1 게이트 라인에 인가하며, 상기 선택부가 상기 제1 게이트 라인에 대해 상기 제2 펄스들을 선택한 경우, 상기 제1 하이 구간 및 상기 제1 하이 구간과 상기 제1 간격과 다른 제2 간격만큼 떨어진 제3 하이 구간을 포함하도록 상기 제1 게이트 신호를 생성하여 상기 제1 게이트 라인에 인가한다.

Description

게이트 구동 회로 및 이를 포함하는 표시 장치{GATE DRIVER AND DISPLAY APPARATUS COMPRISING THE SAME}

본 발명은 게이트 구동 회로 및 이를 포함하는 표시 장치에 관한 것으로, 보다 상세하게는 표시 품질을 향상시킬 수 있는 게이트 구동 회로 및 이를 포함하는 표시 장치에 관한 것이다.

일반적으로, 액정 표시 장치는 픽셀 전극을 포함하는 제1 기판, 공통 전극을 포함하는 제2 기판 및 상기 기판들 사이에 개재되는 액정층을 포함한다. 상기 두 전극에 전압을 인가하여 액정층에 전계를 생성하고, 이 전계의 세기를 조절하여 액정층을 통과하는 빛의 투과율을 조절함으로써 원하는 화상을 얻는다.

일반적으로, 표시 장치는 표시 패널 및 패널 구동부를 포함한다. 상기 표시 패널은 복수의 게이트 라인들, 복수의 데이터 라인들 및 상기 게이트 라인들 및 상기 데이터 라인들에 연결되는 복수의 픽셀들을 포함한다. 상기 패널 구동부는 상기 복수의 게이트 라인들에 게이트 신호를 제공하는 게이트 구동부 및 상기 데이터 라인들에 데이터 전압을 제공하는 데이터 구동부를 포함한다.

상기 픽셀의 충전율을 개선하기 위해 제N 게이트 라인을 제N 수평 주기 이전에 미리 액티베이트 하는 사전 충전 구동 방법이 개발되고 있다. 상기 사전 충전 구동 방법으로는 상기 제N 게이트 라인을 제N-1 수평 주기에 액티베이트 하는 방법 및 제N-2 수평 주기에 액티베이트 하는 방법이 있다. 상기 두 가지 방법은 표시되는 영상에 따라 각기 다른 문제점을 가지고 있으므로, 한 가지 방법만 사용할 경우에는 충전 관련 한계가 드러날 수밖에 없다.

이에 본 발명의 기술적 과제는 이러한 점에서 착안된 것으로, 본 발명의 목적은 표시 품질을 향상시키는 게이트 구동 회로를 제공하는 것이다.

본 발명의 다른 목적은 상기 게이트 구동 회로를 포함하는 표시 장치를 제공하는 것이다.

상기한 본 발명의 목적을 실현하기 위한 실시예들에 따른 게이트 구동 회로는 제1 펄스들을 출력하는 제1 쉬프트 레지스터, 상기 제1 펄스들과 다른 제2 펄스들을 출력하는 제2 쉬프트 레지스터, 및 선택 신호에 따라 제1 게이트 라인에 대해 상기 제1 펄스들 및 상기 제2 펄스들 중 하나를 선택하는 선택부를 포함하고, 상기 선택부가 상기 제1 게이트 라인에 대해 상기 제1 펄스들을 선택한 경우, 제1 하이 구간 및 상기 제1 하이 구간과 제1 간격만큼 떨어진 제2 하이 구간을 포함하도록 제1 게이트 신호를 생성하여 상기 제1 게이트 라인에 인가하며, 상기 선택부가 상기 제1 게이트 라인에 대해 상기 제2 펄스들을 선택한 경우, 상기 제1 하이 구간 및 상기 제1 하이 구간과 상기 제1 간격과 다른 제2 간격만큼 떨어진 제3 하이 구간을 포함하도록 상기 제1 게이트 신호를 생성하여 상기 제1 게이트 라인에 인가한다.

본 발명의 일 실시예에 있어서, 상기 제1 쉬프트 레지스터는 게이트 클럭 신호 및 제1 수직 개시 신호를 기초로 상기 제1 펄스들을 생성하고, 상기 제2 쉬프트 레지스터는 상기 게이트 클럭 신호 및 상기 제1 수직 개시 신호와 다른 제2 수직 개시 신호를 기초로 상기 제2 펄스들을 생성할 수 있다.

본 발명의 일 실시예에 있어서, 상기 제1 수직 개시 신호는 상기 게이트 클럭 신호의 제1 천이 시점 및 제2 천이 시점에서 하이 레벨을 가지고, 상기 제2 수직 개시 신호는 상기 게이트 클럭 신호의 상기 제1 천이 시점 및 제3 천이 시점에서 하이 레벨을 가질 수 있다.

본 발명의 일 실시예에 있어서, 상기 제1 천이 시점 및 상기 제2 천이 시점은 서로 인접할 수 있다.

본 발명의 일 실시예에 있어서, 상기 제2 천이 시점 및 상기 제3 천이 시점은 서로 인접할 수 있다.

본 발명의 일 실시예에 있어서, 상기 선택된 펄스들을 증폭하는 레벨 쉬프터, 및 상기 증폭된 펄스들을 버퍼링하여 상기 제1 게이트 신호를 생성하는 버퍼를 더 포함할 수 있다.

본 발명의 일 실시예에 있어서, 상기 제1 쉬프트 레지스터는 제3 펄스들을 출력하고, 상기 제2 쉬프트 레지스터는 상기 제3 펄스들과 다른 제4 펄스들을 출력하며, 상기 선택부는 상기 선택 신호에 따라 제2 게이트 라인에 대해 상기 제3 펄스들 및 상기 제4 펄스들 중 하나를 선택하고, 상기 선택부가 상기 제2 게이트 라인에 대해 상기 제3 펄스들을 선택한 경우, 제4 하이 구간 및 상기 제4 하이 구간과 상기 제1 간격만큼 떨어진 제5 하이 구간을 포함하도록 제2 게이트 신호를 생성하여 상기 제2 게이트 라인에 인가하며, 상기 선택부가 상기 제2 게이트 라인에 대해 상기 제4 펄스들을 선택한 경우, 상기 제4 하이 구간 및 상기 제4 하이 구간과 상기 제2 간격만큼 떨어진 제6 하이 구간을 포함하도록 상기 제2 게이트 신호를 생성하여 상기 제2 게이트 라인에 인가할 수 있다.

본 발명의 일 실시예에 있어서, 상기 제1 게이트 신호는 상기 제1 및 제2 하이 구간들을 포함하고, 상기 제2 게이트 신호는 상기 제4 및 제6 하이 구간들을 포함할 수 있다.

본 발명의 일 실시예에 있어서, 상기 제1 및 제2 펄스들과 다른 제3 펄스들을 출력하는 제3 쉬프트 레지스터를 더 포함하고, 상기 선택부는 상기 선택 신호에 따라 상기 제1 게이트 라인에 대해 상기 제1 내지 제3 펄스들 중 하나를 선택하며, 상기 선택부가 상기 제1 게이트 라인에 대해 상기 제3 펄스들을 선택한 경우, 상기 제1 하이 구간 및 상기 제1 하이 구간과 상기 제1 및 제2 간격들과 다른 제3 간격만큼 떨어진 제4 하이 구간을 포함하도록 상기 제1 게이트 신호를 생성하여 상기 제1 게이트 라인에 인가할 수 있다.

상기한 본 발명의 목적을 실현하기 위한 실시예들에 따른 표시 장치는 제1 게이트 라인을 포함하는 표시 패널, 입력 영상 데이터를 기초로 선택 신호를 생성하는 타이밍 컨트롤러, 제1 펄스들을 출력하는 제1 쉬프트 레지스터, 상기 제1 펄스들과 다른 제2 펄스들을 출력하는 제2 쉬프트 레지스터, 및 상기 선택 신호에 따라 상기 제1 게이트 라인에 대해 상기 제1 펄스들 및 상기 제2 펄스들 중 하나를 선택하는 선택부를 포함하고, 상기 선택부가 상기 제1 게이트 라인에 대해 상기 제1 펄스들을 선택한 경우, 제1 하이 구간 및 상기 제1 하이 구간과 제1 간격만큼 떨어진 제2 하이 구간을 포함하도록 제1 게이트 신호를 생성하여 상기 제1 게이트 라인에 인가하며, 상기 선택부가 상기 제1 게이트 라인에 대해 상기 제2 펄스들을 선택한 경우, 상기 제1 하이 구간 및 상기 제1 하이 구간과 상기 제1 간격과 다른 제2 간격만큼 떨어진 제3 하이 구간을 포함하도록 상기 제1 게이트 신호를 생성하여 상기 제1 게이트 라인에 인가하는 게이트 구동부, 및 상기 제1 게이트 라인에 대응하는 데이터 전압들을 출력하는 데이터 구동부를 포함한다.

본 발명의 일 실시예에 있어서, 상기 타이밍 컨트롤러는 게이트 클럭 신호, 제1 수직 개시 신호 및 상기 제1 수직 개시 신호와 다른 제2 수직 개시 신호를 출력하고, 상기 제1 쉬프트 레지스터는 상기 게이트 클럭 신호 및 상기 제1 수직 개시 신호를 기초로 상기 제1 펄스들을 생성하며, 상기 제2 쉬프트 레지스터는 상기 게이트 클럭 신호 및 상기 제2 수직 개시 신호를 기초로 상기 제2 펄스들을 생성할 수 있다.

본 발명의 일 실시예에 있어서, 상기 제1 천이 시점 및 상기 제2 천이 시점은 서로 인접하고, 상기 제2 천이 시점 및 상기 제3 천이 시점은 서로 인접할 수 있다.

본 발명의 일 실시예에 있어서, 상기 표시 패널은 제2 및 제3 게이트 라인들을 더 포함하고, 상기 제1 내지 제3 게이트 라인들은 역순으로 배열되며, 상기 데이터 구동부는 상기 제1 내지 제3 게이트 라인들에 각각 대응하는 데이터 전압들을 역순으로 출력하고, 상기 타이밍 컨트롤러는 상기 제1 게이트 라인에 대응하는 데이터를 상기 제2 게이트 라인에 대응하는 데이터 및 상기 제3 게이트 라인에 대응하는 데이터와 비교하여 상기 선택 신호를 생성할 수 있다.

본 발명의 일 실시예에 있어서, 상기 제3 게이트 라인에 대응하는 데이터보다 상기 제2 게이트 라인에 대응하는 데이터가 상기 제1 게이트 라인에 대응하는 데이터와 가까운 값을 가지면, 상기 선택부는 상기 선택 신호에 따라 상기 제1 게이트 라인에 대해 상기 제1 펄스들을 선택하고, 상기 제2 게이트 라인에 대응하는 데이터보다 상기 제3 게이트 라인에 대응하는 데이터가 상기 제1 게이트 라인에 대응하는 데이터와 가까운 값을 가지면, 상기 선택부는 상기 선택 신호에 따라 상기 제1 게이트 라인에 대해 상기 제2 펄스들을 선택할 수 있다.

본 발명의 일 실시예에 있어서, 상기 제1 하이 구간은 상기 제1 게이트 라인에 대응하는 데이터 전압들이 출력되는 구간이고, 상기 제2 하이 구간은 상기 제2 게이트 라인에 대응하는 데이터 전압들이 출력되는 구간이며, 상기 제3 하이 구간은 상기 제3 게이트 라인에 대응하는 데이터 전압들이 출력되는 구간일 수 있다.

본 발명의 일 실시예에 있어서, 상기 게이트 구동부는 상기 선택된 펄스들을 증폭하는 레벨 쉬프터, 및 상기 증폭된 펄스들을 버퍼링하여 상기 제1 게이트 신호를 생성하는 버퍼를 더 포함할 수 있다.

본 발명의 일 실시예에 있어서, 상기 표시 패널은 제2 게이트 라인을 더 포함하고, 상기 제1 쉬프트 레지스터는 제3 펄스들을 출력하며, 상기 제2 쉬프트 레지스터는 상기 제3 펄스들과 다른 제4 펄스들을 출력하고, 상기 선택부는 상기 선택 신호에 따라 상기 제2 게이트 라인에 대해 상기 제3 펄스들 및 상기 제4 펄스들 중 하나를 선택하며, 상기 선택부가 상기 제2 게이트 라인에 대해 상기 제3 펄스들을 선택한 경우, 제4 하이 구간 및 상기 제4 하이 구간과 상기 제1 간격만큼 떨어진 제5 하이 구간을 포함하도록 제2 게이트 신호를 생성하여 상기 제2 게이트 라인에 인가하고, 상기 선택부가 상기 제2 게이트 라인에 대해 상기 제4 펄스들을 선택한 경우, 상기 제4 하이 구간 및 상기 제4 하이 구간과 상기 제2 간격만큼 떨어진 제6 하이 구간을 포함하도록 상기 제2 게이트 신호를 생성하여 상기 제2 게이트 라인에 인가할 수 있다.

본 발명의 일 실시예에 있어서, 상기 게이트 구동부는 상기 제1 및 제2 펄스들과 다른 제3 펄스들을 출력하는 제3 쉬프트 레지스터를 더 포함하고, 상기 선택부는 상기 선택 신호에 따라 상기 제3 게이트 라인에 대해 상기 제1 내지 제3 펄스들 중 하나를 선택하며, 상기 선택부가 상기 제3 게이트 라인에 대해 상기 제3 펄스들을 선택한 경우, 상기 제1 하이 구간 및 상기 제1 하이 구간과 상기 제1 및 제2 간격들과 다른 제3 간격만큼 떨어진 제4 하이 구간을 포함하도록 상기 제1 게이트 신호를 생성하여 상기 제3 게이트 라인에 인가할 수 있다.

본 발명의 실시예들에 따른 게이트 구동 회로 및 이를 포함하는 표시 장치에 따르면, 표시되는 영상에 따라 각 게이트 라인별로 사전 충전 방식을 다르게 할 수 있으므로, 보다 효율적으로 충전율을 확보할 수 있다. 이에 따라, 표시 장치의 표시 품질을 향상시킬 수 있다.

도 1은 본 발명의 실시예들에 따른 표시 장치를 나타내는 블록도이다.
도 2는 도 1의 표시 장치에 포함되는 게이트 구동부를 나타내는 블록도이다.
도 3은 도 2의 게이트 구동부에 포함되는 선택부를 나타내는 회로도이다.
도 4a는 도 2의 게이트 구동부에 인가되는 신호들을 나타내는 파형도이다.
도 4b는 도 3의 선택부가 제1 펄스들을 선택한 경우의 신호들을 나타내는 파형도이다.
도 4c는 도 3의 선택부가 제2 펄스들을 선택한 경우의 신호들을 나타내는 파형도이다.
도 4d는 도 3의 선택부가 게이트 라인별로 다른 펄스들을 선택한 경우의 신호들을 나타내는 파형도이다.
도 5a는 사전 충전 방식이 적용되지 않은 제1 영상 패턴을 나타내는 도면이다.
도 5b는 도 1의 표시 장치에 포함되는 표시 패널에 표시된 제1 영상 패턴을 나타내는 도면이다.
도 6a는 사전 충전 방식이 적용되지 않은 제2 영상 패턴을 나타내는 도면이다.
도 6b는 도 1의 표시 장치에 포함되는 표시 패널에 표시된 제2 영상 패턴을 나타내는 도면이다.
도 7a는 사전 충전 방식이 적용되지 않은 제3 영상 패턴을 나타내는 도면이다.
도 7b는 도 1의 표시 장치에 포함되는 표시 패널에 표시된 제3 영상 패턴을 나타내는 도면이다.
도 8은 본 발명의 실시예들에 따른 표시 장치를 나타내는 블록도이다.
도 9는 도 8의 표시 장치에 포함되는 게이트 구동부를 나타내는 블록도이다.
도 10a는 도 9의 게이트 구동부에 인가되는 신호들을 나타내는 파형도이다.
도 10b는 도 9의 게이트 구동부에 포함되는 선택부가 게이트 라인별로 다른 펄스들을 선택한 경우의 신호들을 나타내는 파형도이다.

이하, 첨부한 도면들을 참조하여, 본 발명을 보다 상세하게 설명하고자 한다.

도 1은 본 발명의 실시예들에 따른 표시 장치를 나타내는 블록도이다.

도 1을 참조하면, 상기 표시 장치는 표시 패널(100) 및 패널 구동부를 포함한다. 상기 패널 구동부는 타이밍 컨트롤러(200), 게이트 구동부(300), 감마 기준 전압 생성부(400) 및 데이터 구동부(500)를 포함한다.

상기 표시 패널(100)은 영상을 표시하는 표시부 및 상기 표시부에 이웃하여 배치되는 주변부를 포함한다.

상기 표시 패널(100)은 복수의 게이트 라인들(GL), 복수의 데이터 라인들(DL) 및 상기 게이트 라인들(GL) 및 상기 데이터 라인들(DL) 각각에 전기적으로 연결된 복수의 픽셀들을 포함한다. 상기 게이트 라인들(GL)은 제1 방향(D1)으로 연장되고, 상기 데이터 라인들은 상기 제1 방향(D1)과 교차하는 제2 방향(D2)으로 연장된다.

각 픽셀은 스위칭 소자(미도시), 상기 스위칭 소자에 전기적으로 연결된 액정 캐패시터(미도시) 및 스토리지 캐패시터(미도시)를 포함할 수 있다. 상기 픽셀들은 매트릭스 형태로 배치된다.

상기 표시 패널(100)에 대해서는 도5a, 5b, 6a, 6b, 7a 및 7b에서 상세히 설명한다.

상기 타이밍 컨트롤러(200)는 외부의 장치(미도시)로부터 입력 영상 데이터(RGB) 및 입력 제어 신호(CONT)를 수신한다. 상기 입력 영상 데이터는 적색 영상 데이터(R), 녹색 영상 데이터(G) 및 청색 영상 데이터(B)를 포함할 수 있다. 상기 입력 제어 신호(CONT)는 마스터 클럭 신호, 데이터 인에이블 신호를 포함할 수 있다. 상기 입력 제어 신호(CONT)는 수직 동기 신호 및 수평 동기 신호를 더 포함할 수 있다.

상기 타이밍 컨트롤러(200)는 상기 입력 영상 데이터(RGB) 및 상기 입력 제어 신호(CONT)를 근거로 제1 제어 신호(CONT1), 제2 제어 신호(CONT2), 제3 제어 신호(CONT3), 데이터 신호(DAT) 및 선택 신호(SEL)를 생성한다.

상기 타이밍 컨트롤러(200)는 상기 입력 제어 신호(CONT)를 근거로 상기 게이트 구동부(300)의 동작을 제어하기 위한 상기 제1 제어 신호(CONT1)를 생성한다. 상기 타이밍 컨트롤러(200)는 상기 제1 제어 신호(CONT1)를 상기 게이트 구동부(300)에 출력한다. 상기 제1 제어 신호(CONT1)는 제1 수직 개시 신호 및 게이트 클럭 신호를 포함할 수 있다. 상기 제1 제어 신호(CONT1)는 제2 수직 개시 신호를 더 포함할 수 있다.

상기 수직 개시 신호에 대해서는 도 4a 내지 4d에서 상세히 설명한다.

상기 타이밍 컨트롤러(200)는 상기 입력 영상 데이터(RGB)를 근거로 상기 게이트 구동부(300)의 동작을 제어하기 위한 상기 선택 신호(SEL)를 생성한다. 상기 타이밍 컨트롤러(200)는 상기 게이트 라인들(GL) 각각에 대응하는 데이터 전압들을 비교하여 상기 선택 신호(SEL)를 생성할 수 있다. 상기 타이밍 컨트롤러(200)는 상기 선택 신호(SEL)를 상기 게이트 구동부(300)에 출력한다.

상기 선택 신호(SEL)에 대해서는 도 2 및 3에서 상세히 설명한다.

상기 타이밍 컨트롤러(200)는 상기 입력 제어 신호(CONT)를 근거로 상기 데이터 구동부(500)의 동작을 제어하기 위한 상기 제2 제어 신호(CONT2)를 생성한다. 상기 타이밍 컨트롤러(200)는 상기 제2 제어 신호(CONT2)를 상기 데이터 구동부(500)에 출력한다. 상기 제2 제어 신호(CONT2)는 수평 개시 신호 및 로드 신호를 포함할 수 있다.

상기 타이밍 컨트롤러(200)는 상기 입력 영상 데이터(RGB)를 근거로 상기 데이터 신호(DAT)를 생성한다. 상기 타이밍 컨트롤러(200)는 상기 데이터 신호(DAT)를 상기 데이터 구동부(500)에 출력한다.

상기 데이터 신호(DAT)에 대해서는 도 4a 내지 4d에서 상세히 설명한다.

상기 타이밍 컨트롤러(200)는 상기 입력 제어 신호(CONT)를 근거로 상기 감마 기준 전압 생성부(400)의 동작을 제어하기 위한 상기 제3 제어 신호(CONT3)를 생성한다. 상기 타이밍 컨트롤러(200)는 상기 제3 제어 신호(CONT3)를 상기 감마 기준 전압 생성부(400)에 출력한다.

상기 게이트 구동부(300)는 상기 타이밍 컨트롤러(200)로부터 입력 받은 상기 제1 제어 신호(CONT1) 및 상기 선택 신호(SEL)에 응답하여 상기 게이트 라인들(GL)을 구동하기 위한 게이트 신호들을 생성한다. 상기 게이트 구동부(300)는 상기 게이트 신호들을 상기 게이트 라인들(GL)에 순차적으로 출력한다.

상기 게이트 구동부(300)는 상기 표시 패널(100)에 직접 실장(mounted)되거나, 테이프 캐리어 패키지(tape carrier package: TCP) 형태로 상기 표시 패널(100)에 연결될 수 있다. 한편, 상기 게이트 구동부(300)는 상기 표시 패널(100)의 상기 주변부에 집적(integrated)될 수 있다.

상기 게이트 구동부(300)에 대해서는 도 2 및 3에서 상세히 설명한다.

상기 감마 기준 전압 생성부(400)는 상기 타이밍 컨트롤러(200)로부터 입력 받은 상기 제3 제어 신호(CONT3)에 응답하여 감마 기준 전압(VGREF)을 생성한다. 상기 감마 기준 전압 생성부(400)는 상기 감마 기준 전압(VGREF)을 상기 데이터구동부(500)에 제공한다. 상기 감마 기준 전압(VGREF)은 각각의 데이터 신호(DAT)에 대응하는 값을 갖는다.

본 발명의 일 실시예에서, 상기 감마 기준 전압 생성부(400)는 상기 타이밍 컨트롤러(200) 내에 배치되거나 상기 데이터 구동부(500) 내에 배치될 수 있다.

상기 데이터 구동부(500)는 상기 타이밍 컨트롤러(200)로부터 상기 제2 제어 신호(CONT2) 및 상기 데이터 신호(DAT)를 입력 받고, 상기 감마 기준 전압 생성부(400)로부터 상기 감마 기준 전압(VGREF)을 입력 받는다. 상기 데이터 구동부(500)는 상기 데이터 신호(DAT)를 상기 감마 기준 전압(VGREF)을 이용하여 아날로그 형태의 데이터 전압들로 변환한다. 상기 데이터 구동부(500)는 상기 데이터 전압들을 상기 데이터 라인들(DL)에 출력한다.

상기 데이터 구동부(500)는 상기 표시 패널(100)에 직접 실장되거나, 테이프 캐리어 패키지(tape carrier package: TCP) 형태로 상기 표시 패널(100)에 연결될 수 있다. 한편, 상기 데이터 구동부(500)는 상기 표시 패널(100)의 상기 주변부에 집적될 수도 있다.

도 2는 도 1의 표시 장치에 포함되는 게이트 구동부를 나타내는 블록도이다.

도 1 및 2를 참조하면, 상기 게이트 구동부(300)는 제1 쉬프트 레지스터(310), 제2 쉬프트 레지스터(320) 및 선택부(340)를 포함한다. 상기 게이트 구동부(300)는 레벨 쉬프터(350) 및 버퍼(360)를 더 포함할 수 있다.

상기 제1 쉬프트 레지스터(310)는 상기 타이밍 컨트롤러(200)로부터 상기 제1 제어 신호(CONT1)를 수신한다. 상기 제1 제어 신호(CONT1)는 제1 수직 개시 신호(STV1) 및 게이트 클럭 신호(CPV)를 포함할 수 있다. 상기 제1 쉬프트 레지스터(310)는 상기 제1 수직 개시 신호(STV1) 및 상기 게이트 클럭 신호(CPV)를 근거로 제1 펄스들(PS1)을 생성할 수 있다. 상기 제1 펄스들(PS1)은 제1 게이트 라인(GL1)에 대응될 수 있다. 상기 제1 쉬프트 레지스터(310)는 상기 제1 펄스들(PS1)을 상기 선택부(340)에 출력한다.

상기 제2 쉬프트 레지스터(320)는 상기 타이밍 컨트롤러(200)로부터 상기 제1 제어 신호(CONT1)를 수신한다. 상기 제1 제어 신호(CONT1)는 제2 수직 개시 신호(STV2) 및 상기 게이트 클럭 신호(CPV)를 포함할 수 있다. 상기 제2 수직 개시 신호(STV2)는 상기 제1 수직 개시 신호(STV1)와 다를 수 있다. 상기 제2 쉬프트 레지스터(320)는 상기 제2 수직 개시 신호(STV2) 및 상기 게이트 클럭 신호(CPV)를 근거로 제2 펄스들(PS2)을 생성할 수 있다. 상기 제2 펄스들(PS2)은 상기 제1 펄스들(PS1)과 다를 수 있다. 상기 제2 펄스들(PS2)은 상기 제1 게이트 라인(GL1)에 대응될 수 있다. 상기 제2 쉬프트 레지스터(320)는 상기 제2 펄스들(PS2)을 상기 선택부(340)에 출력한다.

상기 제1 및 제2 쉬프트 레지스터들(310, 320)에 대해서는 도 4a 내지 4d에서 상세히 설명한다.

상기 선택부(340)는 상기 타이밍 컨트롤러(200)로부터 상기 선택 신호(SEL)를 수신한다. 상기 선택부(340)는 상기 제1 쉬프트 레지스터(310)로부터 상기 제1 펄스들(PS1)을 수신한다. 상기 선택부(340)는 상기 제2 쉬프트 레지스터(320)로부터 상기 제2 펄스들(PS2)을 수신한다. 상기 선택부(340)는 상기 선택 신호(SEL)에 따라 상기 제1 게이트 라인(GL1)에 대해 상기 제1 펄스들(PS1) 및 상기 제2 펄스들(PS2) 중 하나를 선택한다. 상기 선택부(340)는 상기 선택된 펄스들(PS1 or PS2)을 상기 레벨 쉬프터(350)에 출력할 수 있다.

상기 선택부(340)에 대해서는 도 3에서 상세히 설명한다.

상기 레벨 쉬프터(350)는 외부로부터 공급되는 전압들을 근거로 상기 선택된 펄스들(PS1 or PS2)의 레벨을 증폭시킬 수 있다. 상기 레벨 쉬프터(350)는 상기 증폭된 펄스들을 상기 버퍼(360)에 출력할 수 있다.

상기 버퍼(360)는 상기 증폭된 펄스들을 버퍼링할 수 있다. 상기 버퍼(360)는 신호 지연으로 인한 게이트 전압의 감소를 고려하여 감소분만큼 증폭할 수 있다. 상기 버퍼(360)는 상기 제1 게이트 라인(GL1)에 제1 게이트 신호(GS1_1 or GS2_1)를 출력할 수 있다.

도 3은 도 2의 게이트 구동부에 포함되는 선택부를 나타내는 회로도이다.

도 1 내지 3을 참조하면, 상기 선택부(340)는 제1 스위칭 소자(M1) 및 제2 스위칭 소자(M2)를 포함할 수 있다. 상기 제1 스위칭 소자(M1)는 N-channel MOSFET(metal-oxide-semiconductor field-effect transistor)이고, 상기 제2 스위칭 소자(M2)는 P-channel MOSFET일 수 있다. 이와는 달리, 상기 제1 스위칭 소자(M1)는 P-channel MOSFET이고, 상기 제2 스위칭 소자(M2)는 N-channel MOSFET일 수 있다.

상기 제1 스위칭 소자(M1)의 일단에는 상기 제1 펄스들(PS1)이 인가될 수 있다. 상기 제2 스위칭 소자(M2)의 일단에는 상기 제2 펄스들(PS2)이 인가될 수 있다. 상기 제1 스위칭 소자(M1)의 게이트 전극 및 상기 제2 스위칭 소자(M2)의 게이트 전극으로 상기 선택 신호(SEL)가 인가될 수 있다.

상기 선택 신호(SEL)에 따라 상기 제1 스위칭 소자(M1)는 턴-온 되고, 상기 제2 스위칭 소자(M2)는 턴-오프 될 수 있다. 이 경우, 상기 선택부(340)는 상기 제1 펄스들(PS1)을 선택하게 된다.

이와는 달리, 상기 선택 신호(SEL)에 따라 상기 제1 스위칭 소자(M1)는 턴-오프 되고, 상기 제2 스위칭 소자(M2)는 턴-온 될 수 있다. 이 경우, 상기 선택부(340)는 상기 제2 펄스들(PS2)을 선택하게 된다.

도 4a는 도 2의 게이트 구동부에 인가되는 신호들을 나타내는 파형도이다.

도 1, 2 및 4a를 참조하면, 상기 타이밍 컨트롤러(200)는 상기 게이트 구동부(300)에 상기 제1 제어 신호(CONT1)를 출력한다. 상기 제1 제어 신호(CONT1)는 상기 제1 수직 개시 신호(STV1), 상기 제2 수직 개시 신호(STV2) 및 게이트 클럭 신호(CPV)를 포함할 수 있다. 상기 제2 수직 개시 신호(STV2)는 상기 제1 수직 개시 신호(STV1)와 다를 수 있다. 상기 게이트 클럭 신호(CPV)는 제1 내지 제3 천이 시점(E1, E2, E3)을 가질 수 있다.

상기 제1 수직 개시 신호(STV1)는 상기 게이트 클럭 신호(CPV)의 상기 제1 천이 시점(E1) 및 상기 제2 천이 시점(E2)에서 하이 레벨을 가질 수 있다. 상기 제2 수직 개시 신호(STV2)는 상기 게이트 클럭 신호(CPV)의 상기 제1 천이 시점(E1) 및 상기 제3 천이 시점에서 하이 레벨을 가질 수 있다. 상기 제1 천이 시점(E1) 및 상기 제2 천이 시점(E2)은 서로 인접할 수 있다. 상기 제2 천이 시점(E2) 및 상기 제3 천이 시점(E3)은 서로 인접할 수 있다. 상기 제1 천이 시점(E1)과 상기 제2 천이 시점(E2) 사이 및 상기 제2 천이 시점(E2)과 상기 제3 천이 시점(E3) 사이는 각각 1 수평 구간을 형성할 수 있다.

도 4b는 도 3의 선택부가 제1 펄스들을 선택한 경우의 신호들을 나타내는 파형도이다.

도 1, 2, 4a 및 4b를 참조하면, 상기 선택부(340)는 상기 선택 신호(SEL)에 따라 상기 제1 게이트 라인(GL1)에 대해 상기 제1 펄스들(PS1)을 선택한다. 상기 제1 펄스들(PS1)은 상기 제1 수직 개시 신호(STV1) 및 상기 게이트 클럭 신호(CPV)를 근거로 생성된 신호일 수 있다. 상기 제1 수직 개시 신호(STV1)는 상기 게이트 클럭 신호(CPV)의 상기 제1 및 제2 천이 시점들(E1, E2)에서 하이 레벨을 가질 수 있다. 상기 제1 및 제2 천이 시점들(E1, E2)은 서로 인접할 수 있다.

상기 게이트 구동부(300)는 상기 제1 게이트 라인(GL1)에 대응하는 제1 게이트 신호(GS1_1)를 생성한다. 상기 제1 게이트 신호(GS1_1)는 제1 및 제2 하이 구간들(H1, H2)을 포함한다. 상기 제2 하이 구간(H2)은 상기 제1 하이 구간(H1)과 제1 간격(I1)만큼 떨어져 있다. 상기 제1 간격(I1)은 무간격일 수 있다. 상기 제1 하이 구간(H1)은 제N 프레임에서 상기 제1 게이트 라인(GL1)에 대응하는 데이터 전압들(DAT_N_1)이 출력되는 구간일 수 있다. 상기 제2 하이 구간(H2)은 제N-1 프레임에서 제n 게이트 라인에 대응하는 데이터 전압들(DAT_N-1_n)이 출력되는 구간일 수 있다.

상기 표시 패널(100)은 제2 게이트 라인을 더 포함할 수 있다. 상기 제1 쉬프트 레지스터(310)는 제3 펄스들을 출력할 수 있다. 상기 제2 쉬프트 레지스터(320)는 제4 펄스들을 출력할 수 있다. 상기 제4 펄스들은 상기 제3 펄스들과 다를 수 있다. 상기 제3 펄스들 및 상기 제4 펄스들은 상기 제2 게이트 라인에 대응될 수 있다. 상기 선택부(340)는 상기 제2 게이트 라인에 대해 상기 제3 펄스들 및 상기 제4 펄스들 중 하나를 선택할 수 있다.

상기 선택부(340)는 상기 선택 신호(SEL)에 따라 상기 제2 게이트 라인에 대해 상기 제3 펄스들을 선택할 수 있다. 상기 제3 펄스들은 상기 제1 수직 개시 신호(STV1) 및 상기 게이트 클럭 신호(CPV)를 근거로 생성된 신호일 수 있다.

상기 게이트 구동부(300)는 상기 제2 게이트 라인에 대응하는 제2 게이트 신호(GS1_2)를 생성할 수 있다. 상기 제2 게이트 신호(GS1_2)는 제4 및 제5 하이 구간들(H4, H5)을 포함할 수 있다. 상기 제5 하이 구간(H5)은 상기 제4 하이 구간(H4)과 상기 제1 간격(I1)만큼 떨어져 있을 수 있다. 상기 제1 간격(I1)은 무간격일 수 있다. 상기 제4 하이 구간(H4)은 상기 제N 프레임에서 상기 제2 게이트 라인에 대응하는 데이터 전압들(DAT_N_2)이 출력되는 구간일 수 있다. 상기 제5 하이 구간(H5)은 상기 제N 프레임에서 상기 제1 게이트 라인(GL1)에 대응하는 데이터 전압들(DAT_N_1)이 출력되는 구간일 수 있다.

도 4c는 도 3의 선택부가 제2 펄스들을 선택한 경우의 신호들을 나타내는 파형도이다. 도 4b와 중복되는 설명은 생략한다.

도 1, 2, 4a 및 4c를 참조하면, 상기 선택부(340)는 상기 선택 신호(SEL)에 따라 상기 제1 게이트 라인(GL1)에 대해 상기 제2 펄스들(PS2)을 선택한다. 상기 제2 펄스들(PS2)은 상기 제2 수직 개시 신호(STV2) 및 상기 게이트 클럭 신호(CPV)를 근거로 생성된 신호일 수 있다. 상기 제2 수직 개시 신호(STV2)는 상기 게이트 클럭 신호(CPV)의 상기 제1 및 제3 천이 시점들(E1, E3)에서 하이 레벨을 가질 수 있다. 상기 제1 천이 시점(E1)과 상기 제3 천이 시점(E3) 사이에 상기 제2 천이 시점(E2)이 있을 수 있다.

상기 게이트 구동부(300)는 상기 제1 게이트 라인(GL1)에 대응하는 제1 게이트 신호(GS2_1)를 생성한다. 상기 제1 게이트 신호(GS2_1)는 제1 및 제3 하이 구간들(H1, H3)을 포함한다. 상기 제3 하이 구간(H3)은 상기 제1 하이 구간(H1)과 제2 간격(I2)만큼 떨어져 있다. 상기 제2 간격(I2)은 도 4b의 제1 간격(I1)과 다르다. 상기 제2 간격(I2)은 상기 제1 간격(I1)보다 1 수평 구간만큼 길 수 있다. 상기 제1 하이 구간(H1)은 제N 프레임에서 상기 제1 게이트 라인(GL1)에 대응하는 데이터 전압들(DAT_N_1)이 출력되는 구간일 수 있다. 상기 제3 하이 구간(H3)은 제N-1 프레임에서 제n-1 게이트 라인에 대응하는 데이터 전압들(DAT_N-1_n-1)이 출력되는 구간일 수 있다.

상기 표시 패널(100)은 제2 게이트 라인을 더 포함할 수 있다. 상기 선택부(340)는 상기 선택 신호(SEL)에 따라 상기 제2 게이트 라인에 대해 제4 펄스들을 선택할 수 있다. 상기 제4 펄스들은 상기 제2 수직 개시 신호(STV2) 및 상기 게이트 클럭 신호(CPV)를 근거로 생성된 신호일 수 있다.

상기 게이트 구동부(300)는 상기 제2 게이트 라인에 대응하는 제2 게이트 신호(GS2_2)를 생성할 수 있다. 상기 제2 게이트 신호(GS2_2)는 제4 및 제6 하이 구간들(H4, H6)을 포함할 수 있다. 상기 제6 하이 구간(H6)은 상기 제4 하이 구간(H4)과 상기 제2 간격(I2)만큼 떨어져 있을 수 있다. 상기 제2 간격(I2)은 도 4b의 제1 간격(I1)과 다르다. 상기 제2 간격(I2)은 상기 제1 간격(I1)보다 1 수평 구간만큼 길 수 있다. 상기 제4 하이 구간(H4)은 상기 제N 프레임에서 상기 제2 게이트 라인에 대응하는 데이터 전압들(DAT_N_2)이 출력되는 구간일 수 있다. 상기 제6 하이 구간(H6)은 상기 제N-1 프레임에서 제n 게이트 라인에 대응하는 데이터 전압들(DAT_N-1_n)이 출력되는 구간일 수 있다.

도 4d는 도 3의 선택부가 게이트 라인별로 다른 펄스들을 선택한 경우의 신호들을 나타내는 파형도이다. 도 4b 및 4c와 중복되는 설명은 생략한다.

도 1, 2 및 4a 내지 4d를 참조하면, 상기 타이밍 컨트롤러(200)는 상기 제N 프레임의 상기 제1 게이트 라인(GL1)에 대응하는 데이터(DAT_N_1)를 상기 제N-1 프레임의 상기 제n-1 게이트 라인에 대응하는 데이터(DAT_N-1_n-1) 및 상기 제N-1 프레임의 상기 제n 게이트 라인에 대응하는 데이터(DAT_N-1_n)와 비교할 수 있다.

상기 제N-1 프레임의 상기 제n-1 게이트 라인에 대응하는 데이터(DAT_N-1_n-1)보다 상기 제N-1 프레임의 상기 제n 게이트 라인에 대응하는 데이터(DAT_N-1_n)가 상기 제N 프레임의 상기 제1 게이트 라인(GL1)에 대응하는 데이터(DAT_N_1)와 가까운 값을 가지면, 상기 타이밍 컨트롤러(200)는 상기 제1 게이트 라인(GL1)에 대해 상기 제1 펄스들(PS1)을 선택하도록 상기 선택 신호(SEL)를 생성할 수 있다.

이와는 달리, 도시하지는 않았으나, 상기 제N-1 프레임의 상기 제n 게이트 라인에 대응하는 데이터(DAT_N-1_n)보다 상기 제N-1 프레임의 상기 제n-1 게이트 라인에 대응하는 데이터(DAT_N-1_n-1)가 상기 제N 프레임의 상기 제1 게이트 라인(GL1)에 대응하는 데이터(DAT_N_1)와 가까운 값을 가지면, 상기 타이밍 컨트롤러(200)는 상기 제1 게이트 라인(GL1)에 대해 상기 제2 펄스들(PS2)을 선택하도록 상기 선택 신호(SEL)를 생성할 수 있다.

상기 선택부(340)는 상기 선택 신호(SEL)에 따라 상기 제1 게이트 라인(GL1)에 대해 상기 제1 펄스들(PS1)을 선택할 수 있다. 상기 제1 펄스들(PS1)은 상기 제1 수직 개시 신호(STV1) 및 상기 게이트 클럭 신호(CPV)를 근거로 생성된 신호일 수 있다.

상기 게이트 구동부(300)는 상기 제1 게이트 라인(GL1)에 대응하는 상기 제1 게이트 신호(GS1_1)를 생성할 수 있다. 상기 제1 게이트 신호(GS1_1)는 상기 제1 및 제2 하이 구간들(H1, H2)을 포함할 수 있다. 상기 제2 하이 구간(H2)은 상기 제1 하이 구간(H1)과 상기 제1 간격(I1)만큼 떨어져 있을 수 있다. 상기 제1 간격(I1)은 무간격일 수 있다. 상기 제1 하이 구간(H1)은 상기 제N 프레임에서 상기 제1 게이트 라인(GL1)에 대응하는 데이터 전압들(DAT_N_1)이 출력되는 구간일 수 있다. 상기 제2 하이 구간(H2)은 상기 제N-1 프레임에서 상기 제n 게이트 라인에 대응하는 데이터 전압들(DAT_N-1_n)이 출력되는 구간일 수 있다.

상기 타이밍 컨트롤러(200)는 상기 제N 프레임의 상기 제2 게이트 라인에 대응하는 데이터(DAT_N_2)를 상기 제N-1 프레임의 상기 제n 게이트 라인에 대응하는 데이터(DAT_N-1_n) 및 상기 제N 프레임의 상기 제1 게이트 라인(GL1)에 대응하는 데이터(DAT_N_1)와 비교할 수 있다.

상기 제N 프레임의 상기 제1 게이트 라인(GL1)에 대응하는 데이터(DAT_N_1)보다 상기 제N-1 프레임의 상기 제n 게이트 라인에 대응하는 데이터(DAT_N-1_n)가 상기 제N 프레임의 상기 제2 게이트 라인에 대응하는 데이터(DAT_N_2)와 가까운 값을 가지면, 상기 타이밍 컨트롤러(200)는 상기 제2 게이트 라인에 대해 상기 제4 펄스들을 선택하도록 상기 선택 신호(SEL)를 생성할 수 있다.

이와는 달리, 도시하지는 않았으나, 상기 제N-1 프레임의 상기 제n 게이트 라인에 대응하는 데이터(DAT_N-1_n)보다 상기 제N 프레임의 상기 제1 게이트 라인(GL1)에 대응하는 데이터(DAT_N_1)가 상기 제N 프레임의 상기 제2 게이트 라인에 대응하는 데이터(DAT_N_2)와 가까운 값을 가지면, 상기 타이밍 컨트롤러(200)는 상기 제2 게이트 라인에 대해 상기 제3 펄스들을 선택하도록 상기 선택 신호(SEL)를 생성할 수 있다.

상기 선택부(340)는 상기 선택 신호(SEL)에 따라 상기 제2 게이트 라인에 대해 상기 제4 펄스들을 선택할 수 있다. 상기 제4 펄스들은 상기 제2 수직 개시 신호(STV2) 및 상기 게이트 클럭 신호(CPV)를 근거로 생성된 신호일 수 있다.

상기 게이트 구동부(300)는 상기 제2 게이트 라인에 대응하는 제2 게이트 신호(GS2_2)를 생성할 수 있다. 상기 제2 게이트 신호(GS2_2)는 제4 및 제6 하이 구간들(H4, H6)을 포함할 수 있다. 상기 제6 하이 구간(H6)은 상기 제4 하이 구간(H4)과 상기 제2 간격(I2)만큼 떨어져 있을 수 있다. 상기 제2 간격(I2)은 상기 제1 간격(I1)과 다를 수 있다. 상기 제2 간격(I2)은 상기 제1 간격(I1)보다 1 수평 구간만큼 길 수 있다. 상기 제4 하이 구간(H4)은 상기 제N 프레임에서 상기 제2 게이트 라인에 대응하는 데이터 전압들(DAT_N_2)이 출력되는 구간일 수 있다. 상기 제6 하이 구간(H6)은 상기 제N-1 프레임에서 제n 게이트 라인에 대응하는 데이터 전압들(DAT_N-1_n)이 출력되는 구간일 수 있다.

도 5a는 사전 충전 방식이 적용되지 않은 제1 영상 패턴을 나타내는 도면이다.

도 1 및 5a를 참조하면, 상기 표시 패널(100)은 제1 내지 제8 게이트 라인들(GL1, GL2, GL3, GL4, GL5, GL6, GL7, GL8), 제1 내지 제4 데이터 라인들(DL1, DL2, DL3, DL4) 및 복수의 픽셀들을 포함할 수 있다. 상기 제1 내지 제8 게이트 라인들(GL1 ~ GL8)은 제1 방향으로 연장될 수 있다. 상기 제1 내지 제4 데이터 라인들(DL1 ~ DL4)은 상기 제1 방향과 교차하는 제2 방향으로 연장될 수 있다. 상기 제1 내지 제8 게이트 라인들(GL1 ~ GL8)은 상기 제2 방향을 따라 순차적으로 배열될 수 있다. 상기 제1 내지 제4 데이터 라인들(DL1 ~ DL4)은 상기 제1 방향을 따라 순차적으로 배열될 수 있다. 각 픽셀은 상기 제1 내지 제8 게이트 라인들(GL1 ~ GL8) 중 하나 및 상기 제1 내지 제4 데이터 라인들(DL1 ~ DL4) 중 하나에 연결될 수 있다. 상기 픽셀들은 매트릭스 형태로 배치될 수 있다.

상기 제1 영상 패턴은 제1 및 제2 세로줄들로 구성되어 있다. 상기 제1 및 제2 세로줄들 각각은 상기 제2 방향을 따라 1 픽셀 열로 연장된다. 상기 제1 및 제2 세로줄들은 상기 제1 방향을 따라 1 픽셀 열을 사이에 두고 있다.

사전 충전 방식을 적용하지 않은 경우, 충전율 부족 현상에 의해 상기 제1 영상 패턴의 상기 제1 및 제2 세로줄들에 대응하는 픽셀들은 빗금 3개만큼의 휘도를 갖는다.

도 5b는 도 1의 표시 장치에 포함되는 표시 패널에 표시된 제1 영상 패턴을 나타내는 도면이다. 도 5a와 중복되는 설명은 생략한다.

도 1, 2, 4c, 5a 및 5b를 참조하면, 상기 타이밍 컨트롤러(200)는 상기 제3 게이트 라인(GL3)에 대응하는 데이터를 상기 제1 게이트 라인(GL1)에 대응하는 데이터 및 상기 제2 게이트 라인(GL2)에 대응하는 데이터와 비교할 수 있다.

예를 들어, 상기 제1 데이터 라인(DL1)에 연결된 픽셀들 중, 상기 제3 게이트 라인(GL3)에 연결된 픽셀에는 영상이 표시되지 않고, 상기 제2 게이트 라인(GL2)에 연결된 픽셀에는 영상이 표시되며, 상기 제1 게이트 라인(GL1)에 연결된 픽셀에는 영상이 표시되지 않는다. 즉, 상기 제2 게이트 라인(GL2)에 대응하는 데이터보다 상기 제1 게이트 라인(GL1)에 대응하는 데이터가 상기 제3 게이트 라인(GL3)에 대응하는 데이터와 가까운 값을 가진다.

상기 타이밍 컨트롤러(200)는 상기 비교 결과를 기초로 상기 제3 게이트 라인(GL3)에 대해 상기 제2 쉬프트 레지스터(320)로부터 출력되는 펄스들을 선택하도록 상기 선택 신호(SEL)를 생성할 수 있다.

상기 선택부(340)는 상기 선택 신호(SEL)에 따라 상기 제3 게이트 라인(GL3)에 대해 상기 제2 쉬프트 레지스터(320)로부터 출력되는 펄스들을 선택할 수 있다. 상기 제2 쉬프트 레지스터(320)로부터 출력되는 펄스들은 상기 제2 수직 개시 신호(STV2) 및 상기 게이트 클럭 신호(CPV)를 기초로 생성될 수 있다.

상기 게이트 구동부(300)는 상기 선택된 펄스들을 근거로 제3 게이트 신호를 생성할 수 있다. 상기 제3 게이트 신호는 서로 상기 제2 간격(I2)만큼 떨어진 2개의 하이 구간을 가질 수 있다.

다른 게이트 라인들에 대해서도 위와 동일한 방식을 적용할 수 있다.

이에 따라, 본 발명에 따른 상기 제1 영상 패턴의 상기 제1 및 제2 세로줄들에 대응하는 픽셀들은 충전율이 개선되어 빗금 5개만큼의 휘도를 갖는다.

도 6a는 사전 충전 방식이 적용되지 않은 제2 영상 패턴을 나타내는 도면이다. 도 5a와 중복되는 설명은 생략한다.

도 6a를 참조하면, 상기 제2 영상 패턴은 제1 및 제2 가로줄들로 구성되어 있다. 상기 제1 및 제2 가로줄들 각각은 상기 제1 방향을 따라 2 픽셀 행으로 연장된다. 상기 제1 및 제2 가로줄들은 상기 제2 방향을 따라 2 픽셀 행을 사이에 두고 있다.

사전 충전 방식을 적용하지 않은 경우, 충전율 부족 현상에 의해 상기 제2 영상 패턴의 상기 제1 및 제2 가로줄들에 대응하는 픽셀들은 빗금 3개만큼의 휘도를 갖는다.

도 6b는 도 1의 표시 장치에 포함되는 표시 패널에 표시된 제2 영상 패턴을 나타내는 도면이다. 도 5a 및 5b와 중복되는 설명은 생략한다.

도 1, 2, 4b, 6a 및 6b를 참조하면, 상기 타이밍 컨트롤러(200)는 상기 제4 게이트 라인(GL4)에 대응하는 데이터를 상기 제2 게이트 라인(GL2)에 대응하는 데이터 및 상기 제3 게이트 라인(GL3)에 대응하는 데이터와 비교할 수 있다.

예를 들어, 상기 제4 게이트 라인(GL4)에 연결된 픽셀들에는 영상이 표시되고, 상기 제3 게이트 라인(GL3)에 연결된 픽셀들에는 영상이 표시되며, 상기 제2 게이트 라인(GL2)에 연결된 픽셀들에는 영상이 표시되지 않는다. 즉, 상기 제2 게이트 라인(GL2)에 대응하는 데이터보다 상기 제3 게이트 라인(GL3)에 대응하는 데이터가 상기 제4 게이트 라인(GL4)에 대응하는 데이터와 가까운 값을 가진다.

상기 타이밍 컨트롤러(200)는 상기 비교 결과를 기초로 상기 제4 게이트 라인(GL4)에 대해 상기 제1 쉬프트 레지스터(310)로부터 출력되는 펄스들을 선택하도록 상기 선택 신호(SEL)를 생성할 수 있다.

상기 선택부(340)는 상기 선택 신호(SEL)에 따라 상기 제4 게이트 라인(GL4)에 대해 상기 제1 쉬프트 레지스터(310)로부터 출력되는 펄스들을 선택할 수 있다. 상기 제1 쉬프트 레지스터(310)로부터 출력되는 펄스들은 상기 제1 수직 개시 신호(STV1) 및 상기 게이트 클럭 신호(CPV)를 기초로 생성될 수 있다.

상기 게이트 구동부(300)는 상기 선택된 펄스들을 근거로 제4 게이트 신호를 생성할 수 있다. 상기 제4 게이트 신호는 서로 상기 제1 간격(I1)만큼 떨어진 2개의 하이 구간을 가질 수 있다.

이에 따라, 본 발명에 따른 상기 제2 영상 패턴의 상기 제1 및 제2 가로줄들 각 2행에 대응하는 픽셀들은 충전율이 개선되어 빗금 5개만큼의 휘도를 갖는다.

도 7a는 사전 충전 방식이 적용되지 않은 제3 영상 패턴을 나타내는 도면이다. 도 5a와 중복되는 설명은 생략한다.

도 5a, 6a 및 7a를 참조하면, 상기 제3 영상 패턴은 상기 제1 영상 패턴 및 상기 제2 영상 패턴을 포함한다.

상기 제3 영상 패턴의 상부는 상기 제1 및 제2 세로줄들로 구성되어 있다. 상기 제1 및 제2 세로줄들 각각은 상기 제2 방향을 따라 1 픽셀 열로 연장된다. 상기 제1 및 제2 세로줄들은 상기 제1 방향을 따라 1 픽셀 열을 사이에 두고 있다.

상기 제3 영상 패턴의 하부는 상기 제1 및 제2 가로줄들로 구성되어 있다. 상기 제1 및 제2 가로줄들 각각은 상기 제1 방향을 따라 2 픽셀 행으로 연장된다. 상기 제1 및 제2 가로줄들은 상기 제2 방향을 따라 2 픽셀 행을 사이에 두고 있다.

사전 충전 방식을 적용하지 않은 경우, 충전율 부족 현상에 의해 상기 제3 영상 패턴의 상기 제1 및 제2 세로줄들 및 상기 제1 및 제2 가로줄들에 대응하는 픽셀들은 빗금 3개만큼의 휘도를 갖는다.

도 7b는 도 1의 표시 장치에 포함되는 표시 패널에 표시된 제3 영상 패턴을 나타내는 도면이다.

도1, 2, 4d, 7a 및 7b를 참조하면, 상기 타이밍 컨트롤러(200)는 상기 제3 게이트 라인(GL3)에 대응하는 데이터를 상기 제1 게이트 라인(GL1)에 대응하는 데이터 및 상기 제2 게이트 라인(GL2)에 대응하는 데이터와 비교할 수 있다.

상기 타이밍 컨트롤러(200)는 상기 제8 게이트 라인(GL8)에 대응하는 데이터를 상기 제6 게이트 라인(GL6)에 대응하는 데이터 및 상기 제7 게이트 라인(GL7)에 대응하는 데이터와 비교할 수 있다.

예를 들어, 상기 제8 게이트 라인(GL8)에 연결된 픽셀들에는 영상이 표시되고, 상기 제7 게이트 라인(GL7)에 연결된 픽셀들에는 영상이 표시되며, 상기 제6 게이트 라인(GL6)에 연결된 픽셀들에는 영상이 표시되지 않는다. 즉, 상기 제6 게이트 라인(GL6)에 대응하는 데이터보다 상기 제7 게이트 라인(GL7)에 대응하는 데이터가 상기 제8 게이트 라인(GL8)에 대응하는 데이터와 가까운 값을 가진다.

상기 타이밍 컨트롤러(200)는 상기 비교 결과를 기초로 상기 제8 게이트 라인(GL8)에 대해 상기 제1 쉬프트 레지스터(310)로부터 출력되는 펄스들을 선택하도록 상기 선택 신호(SEL)를 생성할 수 있다.

상기 선택부(340)는 상기 선택 신호(SEL)에 따라 상기 제8 게이트 라인(GL8)에 대해 상기 제1 쉬프트 레지스터(310)로부터 출력되는 펄스들을 선택할 수 있다. 상기 제1 쉬프트 레지스터(310)로부터 출력되는 펄스들은 상기 제1 수직 개시 신호(STV1) 및 상기 게이트 클럭 신호(CPV)를 기초로 생성될 수 있다.

상기 게이트 구동부(300)는 상기 선택된 펄스들을 근거로 제8 게이트 신호를 생성할 수 있다. 상기 제8 게이트 신호는 서로 상기 제1 간격(I1)만큼 떨어진 2개의 하이 구간을 가질 수 있다.

이에 따르면, 상기 제3 영상 패턴이 표시될 때, 상기 타이밍 컨트롤러(200)는 상기 제3 영상 패턴의 상부와 하부에 대해 서로 다른 상기 선택 신호(SEL)를 출력한다. 상기 선택부(340)는 상기 선택 신호(SEL)에 따라 상기 제3 영상 패턴의 상부에서는 상기 제2 쉬프트 레지스터(320)로부터 출력되는 펄스들을 선택하고, 상기 제3 영상 패턴의 하부에서는 상기 제1 쉬프트 레지스터(310)로부터 출력되는 펄스들을 선택한다. 이에 따라, 상기 제1 및 제2 세로줄들에 대응하는 픽셀들 및 상기 제1 및 제2 가로줄들 각 2행에 대응하는 픽셀들은 충전율이 개선되어 빗금 5개만큼의 휘도를 갖는다.

도 8은 본 발명의 실시예들에 따른 표시 장치를 나타내는 블록도이다. 도 1과 중복되는 설명은 생략한다.

도 8을 참조하면, 상기 표시 장치는 표시 패널(100) 및 패널 구동부를 포함한다. 상기 패널 구동부는 타이밍 컨트롤러(200A), 게이트 구동부(300A), 감마 기준 전압 생성부(400) 및 데이터 구동부(500)를 포함한다.

상기 타이밍 컨트롤러(200A)는 상기 입력 영상 데이터(RGB) 및 상기 입력 제어 신호(CONT)를 근거로 제1 제어 신호(CONT1A), 제2 제어 신호(CONT2), 제3 제어 신호(CONT3), 데이터 신호(DAT) 및 선택 신호(SELA)를 생성한다.

상기 타이밍 컨트롤러(200A)는 상기 입력 제어 신호(CONT)를 근거로 상기 게이트 구동부(300A)의 동작을 제어하기 위한 상기 제1 제어 신호(CONT1A)를 생성한다. 상기 타이밍 컨트롤러(200A)는 상기 제1 제어 신호(CONT1A)를 상기 게이트 구동부(300A)에 출력한다. 상기 제1 제어 신호(CONT1A)는 제1 수직 개시 신호 및 게이트 클럭 신호를 포함할 수 있다. 상기 제1 제어 신호(CONT1A)는 제2 수직 개시 신호 및 제3 수직 개시 신호를 더 포함할 수 있다.

상기 수직 개시 신호에 대해서는 도 10a 및 10b에서 상세히 설명한다.

상기 타이밍 컨트롤러(200A)는 상기 입력 영상 데이터(RGB)를 근거로 상기 게이트 구동부(300A)의 동작을 제어하기 위한 상기 선택 신호(SELA)를 생성한다. 상기 타이밍 컨트롤러(200A)는 상기 게이트 라인들(GL) 각각에 대응하는 데이터 전압들을 비교하여 상기 선택 신호(SELA)를 생성할 수 있다. 상기 타이밍 컨트롤러(200A)는 상기 선택 신호(SELA)를 상기 게이트 구동부(300A)에 출력한다.

상기 선택 신호(SELA)에 대해서는 도 9에서 상세히 설명한다.

상기 게이트 구동부(300A)는 상기 타이밍 컨트롤러(200A)로부터 입력 받은 상기 제1 제어 신호(CONT1A) 및 상기 선택 신호(SELA)에 응답하여 상기 게이트 라인들(GL)을 구동하기 위한 게이트 신호들을 생성한다. 상기 게이트 구동부(300A)는 상기 게이트 신호들을 상기 게이트 라인들(GL)에 순차적으로 출력한다.

상기 게이트 구동부(300A)에 대해서는 도 8에서 상세히 설명한다.

도 9는 도 8의 표시 장치에 포함되는 게이트 구동부를 나타내는 블록도이다. 도 2와 중복되는 설명은 생략한다.

도 8 및 9를 참조하면, 상기 게이트 구동부(300A)는 제1 쉬프트 레지스터(310), 제2 쉬프트 레지스터(320), 제3 쉬프트 레지스터(330) 및 선택부(340A)를 포함한다. 상기 게이트 구동부(300A)는 레벨 쉬프터(350) 및 버퍼(360)를 더 포함할 수 있다.

상기 제1 쉬프트 레지스터(310)는 상기 타이밍 컨트롤러(200A)로부터 상기 제1 제어 신호(CONT1A)를 수신한다. 상기 제1 제어 신호(CONT1A)는 제1 수직 개시 신호(STV1) 및 게이트 클럭 신호(CPV)를 포함할 수 있다. 상기 제1 쉬프트 레지스터(310)는 상기 제1 수직 개시 신호(STV1) 및 상기 게이트 클럭 신호(CPV)를 근거로 제1 펄스들(PS1)을 생성할 수 있다. 상기 제1 펄스들(PS1)은 제1 게이트 라인(GL1)에 대응될 수 있다. 상기 제1 쉬프트 레지스터(310)는 상기 제1 펄스들(PS1)을 상기 선택부(340A)에 출력한다.

상기 제2 쉬프트 레지스터(320)는 상기 타이밍 컨트롤러(200A)로부터 상기 제1 제어 신호(CONT1A)를 수신한다. 상기 제1 제어 신호(CONT1A)는 제2 수직 개시 신호(STV2) 및 상기 게이트 클럭 신호(CPV)를 포함할 수 있다. 상기 제2 수직 개시 신호(STV2)는 상기 제1 수직 개시 신호(STV1)와 다를 수 있다. 상기 제2 쉬프트 레지스터(320)는 상기 제2 수직 개시 신호(STV2) 및 상기 게이트 클럭 신호(CPV)를 근거로 제2 펄스들(PS2)을 생성할 수 있다. 상기 제2 펄스들(PS2)은 상기 제1 펄스들(PS1)과 다를 수 있다. 상기 제2 펄스들(PS2)은 상기 제1 게이트 라인(GL1)에 대응될 수 있다. 상기 제2 쉬프트 레지스터(320)는 상기 제2 펄스들(PS2)을 상기 선택부(340A)에 출력한다.

상기 제3 쉬프트 레지스터(330)는 상기 타이밍 컨트롤러(200A)로부터 상기 제1 제어 신호(CONT1A)를 수신한다. 상기 제1 제어 신호(CONT1A)는 제3 수직 개시 신호(STV3) 및 상기 게이트 클럭 신호(CPV)를 포함할 수 있다. 상기 제3 수직 개시 신호(STV3)는 상기 제1 및 제2 수직 개시 신호들(STV1, STV2)과 다를 수 있다. 상기 제3 쉬프트 레지스터(330)는 상기 제3 수직 개시 신호(STV3) 및 상기 게이트 클럭 신호(CPV)를 근거로 제3 펄스들(PS3)을 생성할 수 있다. 상기 제3 펄스들(PS3)은 상기 제1 펄스들(PS1) 및 상기 제2 펄스들(PS2)과 다를 수 있다. 상기 제3 펄스들(PS3)은 상기 제1 게이트 라인(GL1)에 대응될 수 있다. 상기 제3 쉬프트 레지스터(330)는 상기 제3 펄스들(PS3)을 상기 선택부(340A)에 출력한다.

상기 제1 내지 제3 쉬프트 레지스터들(310, 320, 330)에 대해서는 도 10a 및 10b에서 상세히 설명한다.

상기 선택부(340A)는 상기 타이밍 컨트롤러(200A)로부터 상기 선택 신호(SELA)를 수신한다. 상기 선택부(340A)는 상기 제1 쉬프트 레지스터(310)로부터 상기 제1 펄스들(PS1)을 수신한다. 상기 선택부(340A)는 상기 제2 쉬프트 레지스터(320)로부터 상기 제2 펄스들(PS2)을 수신한다. 상기 선택부(340A)는 상기 제3 쉬프트 레지스터(330)로부터 상기 제3 펄스들(PS3)을 수신한다. 상기 선택부(340A)는 상기 선택 신호(SELA)에 따라 상기 제1 게이트 라인(GL1)에 대해 상기 제1 펄스들(PS1), 상기 제2 펄스들(PS2) 및 상기 제3 펄스들(PS3) 중 하나를 선택한다. 상기 선택부(340A)는 상기 선택된 펄스들(PS1 or PS2 or PS3)을 상기 레벨 쉬프터(350)에 출력할 수 있다.

상기 레벨 쉬프터(350)는 외부로부터 공급되는 전압들을 근거로 상기 선택된 펄스들(PS1 or PS2 or PS3)의 레벨을 증폭시킬 수 있다. 상기 레벨 쉬프터(350)는 상기 증폭된 펄스들을 상기 버퍼(360)에 출력할 수 있다.

상기 버퍼(360)는 상기 증폭된 펄스들을 버퍼링할 수 있다. 상기 버퍼(360)는 신호 지연으로 인한 게이트 전압의 감소를 고려하여 감소분만큼 증폭할 수 있다. 상기 버퍼(360)는 상기 제1 게이트 라인(GL1)에 제1 게이트 신호(GS1_1 or GS2_1 or GS3_1)를 출력할 수 있다.

도 10a는 도 9의 게이트 구동부에 인가되는 신호들을 나타내는 파형도이다.

도 8, 9 및 10a를 참조하면, 상기 타이밍 컨트롤러(200A)는 상기 게이트 구동부(300A)에 상기 제1 제어 신호(CONT1A)를 출력한다. 상기 제1 제어 신호(CONT1A)는 상기 제1 수직 개시 신호(STV1), 상기 제2 수직 개시 신호(STV2), 상기 제3 수직 개시 신호(STV3) 및 게이트 클럭 신호(CPV)를 포함할 수 있다. 상기 제1 수직 개시 신호(STV1), 상기 제2 수직 개시 신호(STV2) 상기 제3 수직 개시 신호(STV3)는 서로 다를 수 있다. 상기 게이트 클럭 신호(CPV)는 제1 내지 제4 천이 시점(E1, E2, E3, E4)을 가질 수 있다.

상기 제1 수직 개시 신호(STV1)는 상기 게이트 클럭 신호(CPV)의 상기 제1 천이 시점(E1) 및 상기 제2 천이 시점(E2)에서 하이 레벨을 가질 수 있다. 상기 제2 수직 개시 신호(STV2)는 상기 게이트 클럭 신호(CPV)의 상기 제1 천이 시점(E1) 및 상기 제3 천이 시점에서 하이 레벨을 가질 수 있다. 상기 제3 수직 개시 신호(STV3)는 상기 게이트 클럭 신호(CPV)의 상기 제1 천이 시점(E1) 및 상기 제4 천이 시점에서 하이 레벨을 가질 수 있다. 상기 제1 천이 시점(E1) 및 상기 제2 천이 시점(E2)은 서로 인접할 수 있다. 상기 제2 천이 시점(E2) 및 상기 제3 천이 시점(E3)은 서로 인접할 수 있다. 상기 제3 천이 시점(E3) 및 상기 제4 천이 시점(E4)은 서로 인접할 수 있다. 상기 제1 천이 시점(E1)과 상기 제2 천이 시점(E2) 사이, 상기 제2 천이 시점(E2)과 상기 제3 천이 시점(E3) 사이 및 상기 제3 천이 시점(E3)과 상기 제4 천이 시점(E4) 사이는 각각 1 수평 구간을 형성할 수 있다.

도 10b는 도 9의 게이트 구동부에 포함되는 선택부가 게이트 라인별로 다른 펄스들을 선택한 경우의 신호들을 나타내는 파형도이다.

도 8, 9, 10a 및 10b를 참조하면, 상기 타이밍 컨트롤러(200A)는 제N 프레임의 상기 제1 게이트 라인(GL1)에 대응하는 데이터(DAT_N_1)를 제N-1 프레임의 제n-2 게이트 라인에 대응하는 데이터(DAT_N-1_n-2), 상기 제N-1 프레임의 제n-1 게이트 라인에 대응하는 데이터(DAT_N-1_n-1) 및 상기 제N-1 프레임의 제n 게이트 라인에 대응하는 데이터(DAT_N-1_n)와 비교할 수 있다.

상기 제N-1 프레임의 상기 제n-1 게이트 라인에 대응하는 데이터(DAT_N-1_n-1) 및 상기 제N-1 프레임의 상기 제n 게이트 라인에 대응하는 데이터(DAT_N-1_n)보다 상기 제N-1 프레임의 상기 제n-2 게이트 라인에 대응하는 데이터(DAT_N-1_n-2)가 상기 제N 프레임의 상기 제1 게이트 라인(GL1)에 대응하는 데이터(DAT_N_1)와 가까운 값을 가지면, 상기 타이밍 컨트롤러(200A)는 상기 제1 게이트 라인(GL1)에 대해 상기 제3 펄스들(PS3)을 선택하도록 상기 선택 신호(SELA)를 생성할 수 있다.

이와는 달리, 도시하지는 않았으나, 상기 제N-1 프레임의 상기 제n-2 게이트 라인에 대응하는 데이터(DAT_N-1_n-2) 및 상기 제N-1 프레임의 상기 제n 게이트 라인에 대응하는 데이터(DAT_N-1_n)보다 상기 제N-1 프레임의 상기 제n-1 게이트 라인에 대응하는 데이터(DAT_N-1_n-1)가 상기 제N 프레임의 상기 제1 게이트 라인(GL1)에 대응하는 데이터(DAT_N_1)와 가까운 값을 가지면, 상기 타이밍 컨트롤러(200A)는 상기 제1 게이트 라인(GL1)에 대해 상기 제2 펄스들(PS2)을 선택하도록 상기 선택 신호(SELA)를 생성할 수 있다.

이와는 달리, 도시하지는 않았으나, 상기 제N-1 프레임의 상기 제n-2 게이트 라인에 대응하는 데이터(DAT_N-1_n-2) 및 상기 제N-1 프레임의 상기 제n-1 게이트 라인에 대응하는 데이터(DAT_N-1_n-1)보다 상기 제N-1 프레임의 상기 제n 게이트 라인에 대응하는 데이터(DAT_N-1_n)가 상기 제N 프레임의 상기 제1 게이트 라인(GL1)에 대응하는 데이터(DAT_N_1)와 가까운 값을 가지면, 상기 타이밍 컨트롤러(200A)는 상기 제1 게이트 라인(GL1)에 대해 상기 제1 펄스들(PS1)을 선택하도록 상기 선택 신호(SELA)를 생성할 수 있다.

상기 선택부(340A)는 상기 선택 신호(SELA)에 따라 상기 제1 게이트 라인(GL1)에 대해 상기 제3 펄스들(PS3)을 선택할 수 있다. 상기 제3 펄스들(PS3)은 상기 제3 수직 개시 신호(STV3) 및 상기 게이트 클럭 신호(CPV)를 근거로 생성된 신호일 수 있다.

상기 게이트 구동부(300A)는 상기 제1 게이트 라인(GL1)에 대응하는 상기 제1 게이트 신호(GS3_1)를 생성할 수 있다. 상기 제1 게이트 신호(GS3_1)는 상기 제1 및 제4 하이 구간들(H1, H4)을 포함할 수 있다. 상기 제4 하이 구간(H4)은 상기 제1 하이 구간(H1)과 제3 간격(I3)만큼 떨어져 있을 수 있다. 상기 제3 간격(I3)은 도 4d의 제1 및 제2 간격들(I1, I2)과 다를 수 있다. 상기 제1 하이 구간(H1)은 상기 제N 프레임에서 상기 제1 게이트 라인(GL1)에 대응하는 데이터 전압들(DAT_N_1)이 출력되는 구간일 수 있다. 상기 제4 하이 구간(H4)은 상기 제N-1 프레임에서 상기 제n-2 게이트 라인에 대응하는 데이터 전압들(DAT_N-1_n-2)이 출력되는 구간일 수 있다.

상기 타이밍 컨트롤러(200A)는 상기 제N 프레임의 제2 게이트 라인에 대응하는 데이터(DAT_N_2)를 상기 제N-1 프레임의 상기 제n-1 게이트 라인에 대응하는 데이터(DAT_N-1_n-1), 상기 제N-1 프레임의 상기 제n 게이트 라인에 대응하는 데이터(DAT_N-1_n) 및 상기 제N 프레임의 상기 제1 게이트 라인(GL1)에 대응하는 데이터(DAT_N_1)와 비교할 수 있다.

상기 제N-1 프레임의 상기 제n-1 게이트 라인에 대응하는 데이터(DAT_N-1_n-1) 및 상기 제N 프레임의 상기 제1 게이트 라인(GL1)에 대응하는 데이터(DAT_N_1)보다 상기 제N-1 프레임의 상기 제n 게이트 라인에 대응하는 데이터(DAT_N-1_n)가 상기 제N 프레임의 상기 제2 게이트 라인에 대응하는 데이터(DAT_N_2)와 가까운 값을 가지면, 상기 타이밍 컨트롤러(200A)는 상기 제2 게이트 라인에 대해 상기 제2 쉬프트 레지스터(320)로부터 출력된 펄스들을 선택하도록 상기 선택 신호(SELA)를 생성할 수 있다.

이와는 달리, 도시하지는 않았으나, 상기 제N-1 프레임의 상기 제n-1 게이트 라인에 대응하는 데이터(DAT_N-1_n-1) 및 상기 제N-1 프레임의 상기 제n 게이트 라인에 대응하는 데이터(DAT_N-1_n)보다 상기 제N 프레임의 상기 제1 게이트 라인(GL1)에 대응하는 데이터(DAT_N_1)가 상기 제N 프레임의 상기 제2 게이트 라인에 대응하는 데이터(DAT_N_2)와 가까운 값을 가지면, 상기 타이밍 컨트롤러(200A)는 상기 제2 게이트 라인에 대해 상기 제1 쉬프트 레지스터(310)로부터 출력된 펄스들을 선택하도록 상기 선택 신호(SELA)를 생성할 수 있다.

이와는 달리, 도시하지는 않았으나, 상기 제N-1 프레임의 상기 제n 게이트 라인에 대응하는 데이터(DAT_N-1_n) 및 상기 제N 프레임의 상기 제1 게이트 라인(GL1)에 대응하는 데이터(DAT_N_1)보다 상기 제N-1 프레임의 상기 제n-1 게이트 라인에 대응하는 데이터(DAT_N-1_n-1)가 상기 제N 프레임의 상기 제2 게이트 라인에 대응하는 데이터(DAT_N_2)와 가까운 값을 가지면, 상기 타이밍 컨트롤러(200A)는 상기 제2 게이트 라인에 대해 상기 제3 쉬프트 레지스터(330)로부터 출력된 펄스들을 선택하도록 상기 선택 신호(SELA)를 생성할 수 있다.

상기 선택부(340A)는 상기 선택 신호(SELA)에 따라 상기 제2 게이트 라인에 대해 상기 제2 쉬프트 레지스터(320)로부터 출력된 펄스들을 선택할 수 있다. 상기 제2 쉬프트 레지스터(320)로부터 출력된 펄스들은 상기 제2 수직 개시 신호(STV2) 및 상기 게이트 클럭 신호(CPV)를 근거로 생성된 신호일 수 있다.

상기 게이트 구동부(300A)는 상기 제2 게이트 라인에 대응하는 제2 게이트 신호(GS2_2)를 생성할 수 있다. 상기 제2 게이트 신호(GS2_2)는 제5 및 제7 하이 구간들(H5, H7)을 포함할 수 있다. 상기 제7 하이 구간(H7)은 상기 제5 하이 구간(H5)과 상기 제2 간격(I2)만큼 떨어져 있을 수 있다. 상기 제2 간격(I2)은 도 4d의 제1 간격(I1) 및 상기 제3 간격(I3)과 다를 수 있다. 상기 제2 간격(I2)은 상기 제3 간격(I3)보다 1 수평 구간만큼 짧을 수 있다. 상기 제5 하이 구간(H5)은 상기 제N 프레임에서 상기 제2 게이트 라인에 대응하는 데이터 전압들(DAT_N_2)이 출력되는 구간일 수 있다. 상기 제7 하이 구간(H7)은 상기 제N-1 프레임에서 제n 게이트 라인에 대응하는 데이터 전압들(DAT_N-1_n)이 출력되는 구간일 수 있다.

상기 타이밍 컨트롤러(200A)는 상기 제N 프레임의 제3 게이트 라인에 대응하는 데이터(DAT_N_3)를 상기 제N-1 프레임의 상기 제n 게이트 라인에 대응하는 데이터(DAT_N-1_n), 상기 제N 프레임의 상기 제1 게이트 라인(GL1)에 대응하는 데이터(DAT_N_1) 및 상기 제N 프레임의 상기 제2 게이트 라인에 대응하는 데이터(DAT_N_2)와 비교할 수 있다.

상기 제N-1 프레임의 상기 제n 게이트 라인에 대응하는 데이터(DAT_N-1_n) 및 상기 제N 프레임의 상기 제1 게이트 라인(GL1)에 대응하는 데이터(DAT_N_1)보다 상기 제N 프레임의 상기 제2 게이트 라인에 대응하는 데이터(DAT_N_2)가 상기 제N 프레임의 상기 제3 게이트 라인에 대응하는 데이터(DAT_N_3)와 가까운 값을 가지면, 상기 타이밍 컨트롤러(200A)는 상기 제3 게이트 라인에 대해 상기 제1 쉬프트 레지스터(310)로부터 출력된 펄스들을 선택하도록 상기 선택 신호(SELA)를 생성할 수 있다.

이와는 달리, 도시하지는 않았으나, 상기 제N-1 프레임의 상기 제n 게이트 라인에 대응하는 데이터(DAT_N-1_n) 및 상기 제N 프레임의 상기 제2 게이트 라인에 대응하는 데이터(DAT_N_2)보다 상기 제N 프레임의 상기 제1 게이트 라인(GL1)에 대응하는 데이터(DAT_N_1)가 상기 제N 프레임의 상기 제3 게이트 라인에 대응하는 데이터(DAT_N_3)와 가까운 값을 가지면, 상기 타이밍 컨트롤러(200A)는 상기 제3 게이트 라인에 대해 상기 제2 쉬프트 레지스터(320)로부터 출력된 펄스들을 선택하도록 상기 선택 신호(SELA)를 생성할 수 있다.

이와는 달리, 도시하지는 않았으나, 상기 제N 프레임의 상기 제1 게이트 라인(GL1)에 대응하는 데이터(DAT_N_1) 및 상기 제N 프레임의 상기 제2 게이트 라인에 대응하는 데이터(DAT_N_2)보다 상기 제N-1 프레임의 상기 제n 게이트 라인에 대응하는 데이터(DAT_N-1_n)가 상기 제N 프레임의 상기 제3 게이트 라인에 대응하는 데이터(DAT_N_3)와 가까운 값을 가지면, 상기 타이밍 컨트롤러(200A)는 상기 제3 게이트 라인에 대해 상기 제3 쉬프트 레지스터(330)로부터 출력된 펄스들을 선택하도록 상기 선택 신호(SELA)를 생성할 수 있다.

상기 선택부(340A)는 상기 선택 신호(SELA)에 따라 상기 제3 게이트 라인에 대해 상기 제1 쉬프트 레지스터(310)로부터 출력된 펄스들을 선택할 수 있다. 상기 제1 쉬프트 레지스터(310)로부터 출력된 펄스들은 상기 제1 수직 개시 신호(STV1) 및 상기 게이트 클럭 신호(CPV)를 근거로 생성된 신호일 수 있다.

상기 게이트 구동부(300A)는 상기 제3 게이트 라인에 대응하는 제3 게이트 신호(GS1_3)를 생성할 수 있다. 상기 제3 게이트 신호(GS1_3)는 제9 및 제10 하이 구간들(H9, H10)을 포함할 수 있다. 상기 제10 하이 구간(H10)은 상기 제9 하이 구간(H9)과 제1 간격(I1)만큼 떨어져 있을 수 있다. 상기 제1 간격(I1)은 상기 제2 및 제3 간격들(I2, I3)과 다를 수 있다. 상기 제1 간격(I2)은 상기 제2 간격(I2)보다 1 수평 구간만큼 짧을 수 있다. 상기 제9 하이 구간(H9)은 상기 제N 프레임에서 상기 제3 게이트 라인에 대응하는 데이터 전압들(DAT_N_3)이 출력되는 구간일 수 있다. 상기 제10 하이 구간(H10)은 상기 제N 프레임에서 제2 게이트 라인에 대응하는 데이터 전압들(DAT_N_2)이 출력되는 구간일 수 있다.

본 발명은 표시 장치 및 이를 포함하는 다양한 장치 및 시스템에 적용될 수 있다. 따라서 본 발명은 휴대폰, 스마트 폰, PDA, PMP, 디지털 카메라, 캠코더, PC, 서버 컴퓨터, 워크스테이션, 노트북, 디지털 TV, 셋-탑 박스, 음악 재생기, 휴대용 게임 콘솔, 네비게이션 시스템, 스마트 카드, 프린터 등과 같은 다양한 전자 기기에 유용하게 이용될 수 있다.

이상 실시예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

100: 표시 패널 200, 200A: 타이밍 컨트롤러
300, 300A: 게이트 구동부 400: 감마 기준 전압 생성부
500: 데이터 구동부

Claims

제1 펄스들을 출력하는 제1 쉬프트 레지스터;
상기 제1 펄스들과 다른 제2 펄스들을 출력하는 제2 쉬프트 레지스터; 및
선택 신호에 따라 제1 게이트 라인에 대해 상기 제1 펄스들 및 상기 제2 펄스들 중 하나를 선택하는 선택부를 포함하고,
상기 선택부가 상기 제1 게이트 라인에 대해 상기 제1 펄스들을 선택한 경우, 제1 하이 구간 및 상기 제1 하이 구간과 제1 간격만큼 떨어진 제2 하이 구간을 포함하도록 제1 게이트 신호를 생성하여 상기 제1 게이트 라인에 인가하며,
상기 선택부가 상기 제1 게이트 라인에 대해 상기 제2 펄스들을 선택한 경우, 상기 제1 하이 구간 및 상기 제1 하이 구간과 상기 제1 간격과 다른 제2 간격만큼 떨어진 제3 하이 구간을 포함하도록 상기 제1 게이트 신호를 생성하여 상기 제1 게이트 라인에 인가하는 게이트 구동 회로.
제1항에 있어서,
상기 제1 쉬프트 레지스터는 게이트 클럭 신호 및 제1 수직 개시 신호를 기초로 상기 제1 펄스들을 생성하고,
상기 제2 쉬프트 레지스터는 상기 게이트 클럭 신호 및 상기 제1 수직 개시 신호와 다른 제2 수직 개시 신호를 기초로 상기 제2 펄스들을 생성하는 것을 특징으로 하는 게이트 구동 회로.
제2항에 있어서,
상기 제1 수직 개시 신호는 상기 게이트 클럭 신호의 제1 천이 시점 및 제2 천이 시점에서 하이 레벨을 가지고,
상기 제2 수직 개시 신호는 상기 게이트 클럭 신호의 상기 제1 천이 시점 및 제3 천이 시점에서 하이 레벨을 가지는 것을 특징으로 하는 게이트 구동 회로.
제3항에 있어서,
상기 제1 천이 시점 및 상기 제2 천이 시점은 서로 인접한 것을 특징으로 하는 게이트 구동 회로.
제4항에 있어서,
상기 제2 천이 시점 및 상기 제3 천이 시점은 서로 인접한 것을 특징으로 하는 게이트 구동 회로.
제1항에 있어서,
상기 선택된 펄스들을 증폭하는 레벨 쉬프터; 및
상기 증폭된 펄스들을 버퍼링하여 상기 제1 게이트 신호를 생성하는 버퍼를 더 포함하는 것을 특징으로 하는 게이트 구동 회로.
제1항에 있어서,
상기 제1 쉬프트 레지스터는 제3 펄스들을 출력하고,
상기 제2 쉬프트 레지스터는 상기 제3 펄스들과 다른 제4 펄스들을 출력하며,
상기 선택부는 상기 선택 신호에 따라 제2 게이트 라인에 대해 상기 제3 펄스들 및 상기 제4 펄스들 중 하나를 선택하고,
상기 선택부가 상기 제2 게이트 라인에 대해 상기 제3 펄스들을 선택한 경우, 제4 하이 구간 및 상기 제4 하이 구간과 상기 제1 간격만큼 떨어진 제5 하이 구간을 포함하도록 제2 게이트 신호를 생성하여 상기 제2 게이트 라인에 인가하며,
상기 선택부가 상기 제2 게이트 라인에 대해 상기 제4 펄스들을 선택한 경우, 상기 제4 하이 구간 및 상기 제4 하이 구간과 상기 제2 간격만큼 떨어진 제6 하이 구간을 포함하도록 상기 제2 게이트 신호를 생성하여 상기 제2 게이트 라인에 인가하는 것을 특징으로 하는 게이트 구동 회로.
제7항에 있어서,
상기 제1 게이트 신호는 상기 제1 및 제2 하이 구간들을 포함하고, 상기 제2 게이트 신호는 상기 제4 및 제6 하이 구간들을 포함하는 것을 특징으로 하는 게이트 구동 회로.
제1항에 있어서,
상기 제1 및 제2 펄스들과 다른 제3 펄스들을 출력하는 제3 쉬프트 레지스터를 더 포함하고,
상기 선택부는 상기 선택 신호에 따라 상기 제1 게이트 라인에 대해 상기 제1 내지 제3 펄스들 중 하나를 선택하며,
상기 선택부가 상기 제1 게이트 라인에 대해 상기 제3 펄스들을 선택한 경우, 상기 제1 하이 구간 및 상기 제1 하이 구간과 상기 제1 및 제2 간격들과 다른 제3 간격만큼 떨어진 제4 하이 구간을 포함하도록 상기 제1 게이트 신호를 생성하여 상기 제1 게이트 라인에 인가하는 것을 특징으로 하는 게이트 구동 회로.
제1 게이트 라인을 포함하는 표시 패널;
입력 영상 데이터를 기초로 선택 신호를 생성하는 타이밍 컨트롤러;
제1 펄스들을 출력하는 제1 쉬프트 레지스터, 상기 제1 펄스들과 다른 제2 펄스들을 출력하는 제2 쉬프트 레지스터, 및 상기 선택 신호에 따라 상기 제1 게이트 라인에 대해 상기 제1 펄스들 및 상기 제2 펄스들 중 하나를 선택하는 선택부를 포함하고, 상기 선택부가 상기 제1 게이트 라인에 대해 상기 제1 펄스들을 선택한 경우, 제1 하이 구간 및 상기 제1 하이 구간과 제1 간격만큼 떨어진 제2 하이 구간을 포함하도록 제1 게이트 신호를 생성하여 상기 제1 게이트 라인에 인가하며, 상기 선택부가 상기 제1 게이트 라인에 대해 상기 제2 펄스들을 선택한 경우, 상기 제1 하이 구간 및 상기 제1 하이 구간과 상기 제1 간격과 다른 제2 간격만큼 떨어진 제3 하이 구간을 포함하도록 상기 제1 게이트 신호를 생성하여 상기 제1 게이트 라인에 인가하는 게이트 구동부; 및
상기 제1 게이트 라인에 대응하는 데이터 전압들을 출력하는 데이터 구동부를 포함하는 표시 장치.
제10항에 있어서,
상기 타이밍 컨트롤러는 게이트 클럭 신호, 제1 수직 개시 신호 및 상기 제1 수직 개시 신호와 다른 제2 수직 개시 신호를 출력하고,
상기 제1 쉬프트 레지스터는 상기 게이트 클럭 신호 및 상기 제1 수직 개시 신호를 기초로 상기 제1 펄스들을 생성하며,
상기 제2 쉬프트 레지스터는 상기 게이트 클럭 신호 및 상기 제2 수직 개시 신호를 기초로 상기 제2 펄스들을 생성하는 것을 특징으로 하는 표시 장치.
제11항에 있어서,
상기 제1 수직 개시 신호는 상기 게이트 클럭 신호의 제1 천이 시점 및 제2 천이 시점에서 하이 레벨을 가지고,
상기 제2 수직 개시 신호는 상기 게이트 클럭 신호의 상기 제1 천이 시점 및 제3 천이 시점에서 하이 레벨을 가지는 것을 특징으로 하는 표시 장치.
제12항에 있어서,
상기 제1 천이 시점 및 상기 제2 천이 시점은 서로 인접하고, 상기 제2 천이 시점 및 상기 제3 천이 시점은 서로 인접한 것을 특징으로 하는 표시 장치.
제10항에 있어서,
상기 표시 패널은 제2 및 제3 게이트 라인들을 더 포함하고, 상기 제1 내지 제3 게이트 라인들은 역순으로 배열되며,
상기 데이터 구동부는 상기 제1 내지 제3 게이트 라인들에 각각 대응하는 데이터 전압들을 역순으로 출력하고,
상기 타이밍 컨트롤러는 상기 제1 게이트 라인에 대응하는 데이터를 상기 제2 게이트 라인에 대응하는 데이터 및 상기 제3 게이트라인에 대응하는 데이터와 비교하여 상기 선택 신호를 생성하는 것을 특징으로 하는 표시 장치.
제14항에 있어서,
상기 제3 게이트 라인에 대응하는 데이터보다 상기 제2 게이트 라인에 대응하는 데이터가 상기 제1 게이트 라인에 대응하는 데이터와 가까운 값을 가지면, 상기 선택부는 상기 선택 신호에 따라 상기 제1 게이트 라인에 대해 상기 제1 펄스들을 선택하고,
상기 제2 게이트 라인에 대응하는 데이터보다 상기 제3 게이트 라인에 대응하는 데이터가 상기 제1 게이트 라인에 대응하는 데이터와 가까운 값을 가지면, 상기 선택부는 상기 선택 신호에 따라 상기 제1 게이트 라인에 대해 상기 제2 펄스들을 선택하는 것을 특징으로 하는 표시 장치.
제15항에 있어서,
상기 제1 하이 구간은 상기 제1 게이트 라인에 대응하는 데이터 전압들이 출력되는 구간이고,
상기 제2 하이 구간은 상기 제2 게이트 라인에 대응하는 데이터 전압들이 출력되는 구간이며,
상기 제3 하이 구간은 상기 제3 게이트 라인에 대응하는 데이터 전압들이 출력되는 구간인 것을 특징으로 하는 표시 장치.
제10항에 있어서,
상기 게이트 구동부는
상기 선택된 펄스들을 증폭하는 레벨 쉬프터; 및
상기 증폭된 펄스들을 버퍼링하여 상기 제1 게이트 신호를 생성하는 버퍼를 더 포함하는 것을 특징으로 하는 표시 장치.
제10항에 있어서,
상기 표시 패널은 제2 게이트 라인을 더 포함하고,
상기 제1 쉬프트 레지스터는 제3 펄스들을 출력하며,
상기 제2 쉬프트 레지스터는 상기 제3 펄스들과 다른 제4 펄스들을 출력하고,
상기 선택부는 상기 선택 신호에 따라 상기 제2 게이트 라인에 대해 상기 제3 펄스들 및 상기 제4 펄스들 중 하나를 선택하며,
상기 선택부가 상기 제2 게이트 라인에 대해 상기 제3 펄스들을 선택한 경우, 제4 하이 구간 및 상기 제4 하이 구간과 상기 제1 간격만큼 떨어진 제5 하이 구간을 포함하도록 제2 게이트 신호를 생성하여 상기 제2 게이트 라인에 인가하고,
상기 선택부가 상기 제2 게이트 라인에 대해 상기 제4 펄스들을 선택한 경우, 상기 제4 하이 구간 및 상기 제4 하이 구간과 상기 제2 간격만큼 떨어진 제6 하이 구간을 포함하도록 상기 제2 게이트 신호를 생성하여 상기 제2 게이트 라인에 인가하는 것을 특징으로 하는 표시 장치.
제18항에 있어서,
상기 제1 게이트 신호는 상기 제1 및 제2 하이 구간들을 포함하고, 상기 제2 게이트 신호는 상기 제4 및 제6 하이 구간들을 포함하는 것을 특징으로 하는 표시 장치.
제10항에 있어서,
상기 게이트 구동부는 상기 제1 및 제2 펄스들과 다른 제3 펄스들을 출력하는 제3 쉬프트 레지스터를 더 포함하고,
상기 선택부는 상기 선택 신호에 따라 상기 제3 게이트 라인에 대해 상기 제1 내지 제3 펄스들 중 하나를 선택하며,
상기 선택부가 상기 제3 게이트 라인에 대해 상기 제3 펄스들을 선택한 경우, 상기 제1 하이 구간 및 상기 제1 하이 구간과 상기 제1 및 제2 간격들과 다른 제3 간격만큼 떨어진 제4 하이 구간을 포함하도록 상기 제1 게이트 신호를 생성하여 상기 제3 게이트 라인에 인가하는 것을 특징으로 하는 표시 장치.