KR102314944B1 - 실리콘 링 전계효과트랜지스터 어레이에 의한 활성 안테나 장치 - Google Patents

실리콘 링 전계효과트랜지스터 어레이에 의한 활성 안테나 장치 Download PDF

Info

Publication number
KR102314944B1
KR102314944B1 KR1020200113599A KR20200113599A KR102314944B1 KR 102314944 B1 KR102314944 B1 KR 102314944B1 KR 1020200113599 A KR1020200113599 A KR 1020200113599A KR 20200113599 A KR20200113599 A KR 20200113599A KR 102314944 B1 KR102314944 B1 KR 102314944B1
Authority
KR
South Korea
Prior art keywords
antenna device
silicon substrate
region
gates
source
Prior art date
Application number
KR1020200113599A
Other languages
English (en)
Inventor
김경록
장이산
류민우
안상효
Original Assignee
울산과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 울산과학기술원 filed Critical 울산과학기술원
Priority to KR1020200113599A priority Critical patent/KR102314944B1/ko
Priority to PCT/KR2021/012114 priority patent/WO2022050816A1/ko
Priority to US17/636,666 priority patent/US11784249B2/en
Priority to JP2022511118A priority patent/JP7244156B2/ja
Application granted granted Critical
Publication of KR102314944B1 publication Critical patent/KR102314944B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q23/00—Antennas with active circuits or circuit elements integrated within them or attached to them
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/36—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith
    • H01Q1/38—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith formed by a conductive layer on an insulating support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q17/00—Devices for absorbing waves radiated from an antenna; Combinations of such devices with active antenna elements or systems
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q21/00—Antenna arrays or systems
    • H01Q21/06—Arrays of individually energised antenna units similarly polarised and spaced apart
    • H01Q21/061—Two dimensional planar arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Variable-Direction Aerials And Aerial Arrays (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

일 실시예에 따른 안테나 장치는 제1 타입 도핑의 실리콘 기판, 제1 타입 도핑과 구별되는 제2 타입 도핑에 의하여 형성되는 적어도 2개의 제1 도핑 영역, 제1 도핑 영역을 감싸는 채널 영역의 바깥에서 제2 타입 도핑에 의하여 형성되는 제2 도핑 영역, 유전층 상단에 배치되는 적어도 2개의 게이트를 포함할 수 있다. 일 실시예에 따른 안테나 장치는 적어도 2개의 게이트에 대하여 개별적으로 인가되는 외부 전압에 따라 공진 주파수(resonance frequency)가 조절되며, 적어도 2개의 게이트에서 측정되는 전기장의 패턴 및 양에 따라 테라헤르츠 광원의 분극(polarization) 정보를 획득할 수 있다.

Description

실리콘 링 전계효과트랜지스터 어레이에 의한 활성 안테나 장치{ACTIVE ANTENNA DEVICE BY SILICON RING FET ARRAY}
본 발명은 전계효과트랜지스터를 이용한 테라헤르츠 검출기에 관한 것으로, 더욱 상세하게는 게이트 어레이의 전계효과트랜지스터를 이용하여 테라헤르츠 전자기파를 검출하는 테라헤르츠 검출기에 관한 것이다.
일반적으로 전계효과트랜지스터 기반 테라헤르츠(Thz) 전자기파 검출기의 경우, 전계효과트랜지스터의 3개 연결 단자(소스(Source), 드레인(Drain), 게이트(Gate)) 중 게이트와 소스 사이에 교류 신호인 테라헤르츠 전자기파를 집광시킨다. 또한, 전계효과트랜지스터 기반 테라헤르츠 전자기파 검출기는 소스와 드레인 사이의 하부 반도체 채널 영역(Channel Region)의 전하량의 비대칭성을 유도하고, 비대칭적 전하분포에 의한 출력단자인 드레인의 직류 전압으로 광반응성(Photoresponse)을 검출함으로써 테라헤르츠 전자기파 신호를 검출할 수 있다.
일 실시예에 따른 안테나 장치(antenna device)는, 제1 타입 도핑의 실리콘 기판(silicon substrate), 상기 실리콘 기판에서 상기 제1 타입 도핑과 구별되는 제2 타입 도핑에 의하여 형성되는 적어도 2개의 제1 도핑 영역, 상기 실리콘 기판에 수직한 방향으로 볼 때 상기 적어도 2개의 제1 도핑 영역을 감싸는 형태의 채널 영역(channel region)의 바깥에서 제2 타입 도핑에 의하여 형성되는 제2 도핑 영역, 상기 실리콘 기판 표면 상에 형성되는 유전층(dielectric layer) 상단에서, 상기 실리콘 기판과 이격되어 상기 채널 영역에 대응하여 배치되는 적어도 2개의 게이트를 포함할 수 있고, 상기 적어도 2개의 게이트가 테라헤르츠 전자기파를 수신하는 경우에 응답하여, 상기 적어도 2개의 제1 도핑 영역과 상기 제2 도핑 영역이 상기 테라헤르츠 전자기파 중 일부 주파수 대역의 전자기파를 흡수할 수 있다.
일 실시예에 따른 안테나 장치에서 상기 제1 도핑 영역은 소스(source) 영역 및 드레인(drain) 영역 중 한 도핑 영역이고, 상기 제2 도핑 영역은 나머지 도핑 영역일 수 있다.
일 실시예에 따른 안테나 장치에서 상기 제1 타입 도핑은 n-타입 도핑 및 p-타입 도핑 중 한 타입 도핑이고, 상기 제2 타입 도핑은 나머지 타입 도핑일 수 있다.
일 실시예에 따른 안테나 장치에서 상기 일부 주파수 대역은, 상기 안테나 장치의 공진 주파수(resonance frequency)에 기초하여 결정될 수 있다.
일 실시예에 따른 안테나 장치에서 상기 적어도 2개의 제1 도핑 영역의 각 중심과 상기 적어도 2개의 제1 도핑 영역을 각각 감싸는 채널 영역의 중심은 서로 이격될 수 있다.
일 실시예에 따른 안테나 장치는, 상기 실리콘 기판에 수직한 방향으로 볼 때, 상기 적어도 2개의 제1 도핑 영역은 원형(circular form)이고, 상기 적어도 2개의 게이트는 링형(ring form)일 수 있다.
일 실시예에 따른 안테나 장치에서 상기 적어도 2개의 게이트는, 상기 실리콘 기판에 수직한 방향으로 볼 때 상기 채널 영역을 커버하는 영역으로 형성될 수 있다.
일 실시예에 따른 안테나 장치는, 상기 적어도 2개의 게이트에 대하여 인가되는 외부 전압에 따라 상기 안테나 장치의 공진 주파수가 조절될 수 있다.
일 실시예에 따른 안테나 장치는, 상기 적어도 2개의 게이트가 테라헤르츠 전자기파를 수신하는 경우, 상기 적어도 2개의 제1 도핑 영역과 상기 제2 도핑 영역이 상기 테라헤르츠 전자기파를 흡수함으로써 상기 실리콘 기판의 표면 상에 전기장(electric field)이 형성될 수 있다.
일 실시예에 따른 안테나 장치의 상기 적어도 2개의 게이트에서 측정되는 전기장의 패턴(pattern) 및 양(amount)이 테라헤르츠 광원의 분극(polarization)에 따라 변화할 수 있다.
일 실시예에 따른 안테나 장치에서 상기 적어도 2개의 게이트는 상기 실리콘 기판에 수직한 방향으로 볼 때 상기 제2 도핑 영역 내 가상의 격자(lattice) 및 상기 제2 도핑 영역의 둘레 중 하나를 따라 서로 이격되어 배치될 수 있다.
일 실시예에 따른 안테나 장치에서 상기 제2 도핑 영역은 상기 실리콘 기판에 수직한 방향으로 볼 때 서로 연결되어 마주하는 부채꼴 쌍(pair of sectors)을 포함하는 영역, 원형 영역(circular region), 다각형 영역(polygonal region), 및 타원 영역(ellipse region)중 하나일 수 있다.
도 1은 링 형의 전계효과트랜지스터(FET, field-effect transistor)의 측면도이다.
도 2는 링 형의 전계효과트랜지스터의 단면도이다.
도 3은 링 형의 전계효과트랜지스터의 평면도이다.
도 4는 안테나 장치가 테라헤르츠 전자기파를 흡수함으로써 실리콘 기판의 표면 상의 전기장(electric field) 분포를 도시한다.
도 5는 일 실시예에 따른 안테나 장치를 도시한다.
도 6은 일 실시예에 따른 안테나 장치의 평면도이다.
도 7에서는 외부 전압이 개별적으로 게이트에 인가되는 안테나 장치를 도시한다.
도 8은 테라헤르츠 전자기파의 도파관 모드(waveguide mode)에 따른 전기장 패턴(electric field pattern)을 도시한다.
도 9 내지 도 10은 안테나 장치의 적어도 2개 이상의 게이트가 드레인 영역에서 배치되는 예시적인 형태를 도시한다.
도 11 내지 도 12는 일 실시예에 따른 안테나 장치의 제2 도핑 영역의 예시적인 형태를 도시한다.
이하에서, 첨부된 도면을 참조하여 실시예들을 상세하게 설명한다. 그러나, 실시예들에는 다양한 변경이 가해질 수 있어서 특허출원의 권리 범위가 이러한 실시예들에 의해 제한되거나 한정되는 것은 아니다. 실시예들에 대한 모든 변경, 균등물 내지 대체물이 권리 범위에 포함되는 것으로 이해되어야 한다.
실시예에서 사용한 용어는 단지 설명을 목적으로 사용된 것으로, 한정하려는 의도로 해석되어서는 안된다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 실시예가 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
또한, 첨부 도면을 참조하여 설명함에 있어, 도면 부호에 관계없이 동일한 구성 요소는 동일한 참조부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다. 실시예를 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 실시예의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
또한, 실시 예의 구성 요소를 설명하는 데 있어서, 제 1, 제 2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질이나 차례 또는 순서 등이 한정되지 않는다. 어떤 구성 요소가 다른 구성요소에 "연결", "결합" 또는 "접속"된다고 기재된 경우, 그 구성 요소는 그 다른 구성요소에 직접적으로 연결되거나 접속될 수 있지만, 각 구성 요소 사이에 또 다른 구성 요소가 "연결", "결합" 또는 "접속"될 수도 있다고 이해되어야 할 것이다.
어느 하나의 실시 예에 포함된 구성요소와, 공통적인 기능을 포함하는 구성요소는, 다른 실시 예에서 동일한 명칭을 사용하여 설명하기로 한다. 반대되는 기재가 없는 이상, 어느 하나의 실시 예에 기재한 설명은 다른 실시 예에도 적용될 수 있으며, 중복되는 범위에서 구체적인 설명은 생략하기로 한다.
이하, 본 발명에 따른 바람직한 실시예을 첨부한 도면을 참조하여 구체적으로 설명한다.
도 1은 링 형의 전계효과트랜지스터(FET, field-effect transistor)의 측면도이다.
도 1에서는 게이트 메탈을 안테나로 활용한 링 형의 테라헤르츠파 검출용 전계효과트랜지스터를 설명한다. 도 1에 도시된 바와 같이, 안테나 장치(100)는 실리콘 기판(silicon substrate, 110)에 형성되는 1개의 소스(source, 120), 채널 영역(channel region, 130), 드레인(drain, 140), 및 1개의 게이트(Gate, 150)를 포함할 수 있다. 참고로, 채널 영역(130)은 드레인 및 소스 간에 전하가 이동하는 통로인 채널이 형성되는 영역을 나타낼 수 있다.
안테나 장치(100)의 실리콘 기판(110)은 제1 타입으로 도핑될 수 있다. 안테나 장치(100)의 소스(120)는 제1 타입 도핑의 실리콘 기판(110)에서, 제1 타입 도핑과 구별되는 제2 타입 도핑에 의하여 형성될 수 있다. 채널 영역(130)은 실리콘 기판에 수직한 방향으로 볼 때 소스(120)를 감싸는 형태를 나타낼 수 있다. 또한, 드레인(130)은 소스를 감싸는 형태의 채널 영역(130)의 바깥에서 제2 타입 도핑에 의하여 형성될 수 있다. 이때, 소스(120)는 실리콘 기판에 수직한 방향으로 볼 때 원형(cicular form)일 수 있다. 또한, 드레인(140)은 실리콘 기판에 수직한 방향으로 볼 때 링형(ring form)일 수 있다. 참고로, 명세서 전반에 걸쳐, 제1 타입 도핑은 n-타입 도핑 및 p-타입 도핑 중 한 타입 도핑일 수 있고, 제2 타입 도핑은 나머지 타입 도핑을 나타낼 수 있다.
유전층(dielectric layer)은 소스(120), 채널 영역(130), 및 드레인(140) 상단에 형성될 수 있다. 게이트(150)는 실리콘 기판 표면 상에 형성되는 유전층 상단에서 실리콘 기판(110)과 이격되어 채널 영역(130)에 대응하여 배치될 수 있다. 또한, 게이트(150)는 실리콘 기판(110)에 수직한 방향으로 볼 때 채널 영역(130)을 포함하는 영역으로 배치될 수 있다. 추가적으로, 게이트(150)는 실리콘 기판에 수직한 방향으로 볼 때 일부 면적이 소스(120)의 일부 및 드레인(140)의 일부와 오버랩(overlap) 되도록 구성될 수도 있다.
전계효과트랜지스터(FET, field effect transistor) 기반 테라헤르츠(Thz) 전자기파 검출기인 안테나 장치(100)는 테라헤르츠 전자기파(160)를 게이트(150) 를 통해 수신할 수 있다. 안테나 장치(100)의 소스(120) 및 드레인(140) 사이에 발생하는 전류 및 전압으로 테라헤르츠 전자기파(160) 신호를 검출할 수 있다. 테라헤르츠 전자기파 신호는 0.3 내지 3 테라헤르츠(Thz) 사이의 주파수를 갖는 전자기파 신호로서, 테라헤르츠파라고도 나타낼 수 있다.
도 2는 링 형의 전계효과트랜지스터의 단면도이다.
도 1에서 설명된 바와 같이, 안테나 장치(200)는 게이트 메탈을 안테나로 활용한 링 형의 테라헤르츠파 검출용 전계효과트랜지스터이다. 안테나 장치(200)는 제1 타입 도핑의 실리콘 기판(210), 실리콘 기판(210)에서 제2 타입 도핑에 의하여 형성되는 1개의 소스(220), 소스를 감싸는 형태의 채널 영역(230)의 바깥에서 제2 타입 도핑에 의하여 형성되는 드레인(240), 실리콘 기판 표면 상에 형성되는 유전층(260) 상단에 배치되는 게이트(250)를 포함할 수 있다.
도 3은 링 형의 전계효과트랜지스터의 평면도이다.
도 3은 도 1의 링 형의 전계효과트랜지스터를 실리콘 기판에 수직한 방향으로 본 평면도이다. 안테나 장치(300)는 도 1에 도시된 바와 같이, 소스(320)와 소스(320)를 감싸는 채널 영역(340)을 포함하여 구성된다. 소스(320)는 실리콘 기판에 수직한 방향으로 볼 때 원형 영역으로 형성될 수 있으며, 채널 영역(330)은 실리콘 기판에 수직한 방향으로 볼 때 둘레가 원형일 수 있다. 안테나 장치(300)에서 소스의 중심(321)과 채널의 중심(331)은 편심(eccentric)될 수 있다. 예를 들어, 실리콘 기판에 수직한 방향으로 볼 때, 안테나 장치(300)에서 소스의 중심(321)과 채널의 중심(331)은 이격되어 있어, 비대칭성이 극대화될 수 있다. 예를 들어, 소스(320)의 직경을 d1, 채널(330)의 직경을 d2, 소스(320)의 둘레와 채널 영역(330)의 둘레와의 가장 짧은 거리를 Lg, 소스(320)의 둘레와 채널 영역(330)의 둘레와의 가장 긴 거리를 L이라 하면, d2는 d1, Lg, L을 합한 값과 동일하다.
앞서 설명한 바와 같이, 안테나 장치(300)에서 실리콘 기판에 수직한 방향으로 볼 때 소스의 가상의 중심(321)과 채널 영역의 가상의 중심(331)이 서로 이격될 수 있다. 예를 들어, 안테나 장치(300)는 L의 값과 Lg의 값이 서로 상이할 수 있다. 소스(320)에서 드레인(340)으로 향하는 전하들의 도달거리는 Lg로부터 L까지 달라지는 구조를 가질 수 있다. 상술한 비대칭성에 의하여 안테나 장치(300)의 게이트(350)와 소스(320) 간의 전계가 강화될 수 있다. 안테나 장치(300)는 소스의 가상의 중심과 채널 영역의 가상의 중심이 편심되는 비대칭성의 구조를 통하여 테라헤르츠 대역에 대해 극대화된 광반응성에 기초하여 테라헤르츠 전자기파를 민감하게 검출할 수 있다.
도 4는 안테나 장치가 테라헤르츠 전자기파를 흡수함으로써 실리콘 기판의 표면 상의 전기장(electric field) 분포를 도시한다.
안테나 장치가 테라헤르츠 전자기파를 수신하는 경우에 응답하여, 드레인과 소스가 테라헤르츠 전자기파 중 일부 주파수 대역의 전자기파를 흡수할 수 있다. 안테나 장치가 테라헤르츠 전자기파를 흡수함으로써 소스 및 드레인에서 전류 및 전압이 발생할 수 있으며, 실리콘 기판의 표면 상에 전기장이 형성될 수 있다. 예를 들어, 안테나 장치는 게이트로부터 수신되는 테라헤르츠 전자기파에 의하여 여기(excite)될 수 있으며, 드레인 주위로 전기 쌍극자 모멘트(electric dipole moment)가 생성될 수 있다.
도 5는 일 실시예에 따른 안테나 장치를 도시한다.
일 실시예에 따른 안테나 장치(500)는 다수의 링형 전계효과트랜지스터 게이트 어레이(gate array)의 형태를 가질 수 있다. 즉, 일 실시예에 따른 안테나 장치(500)는 적어도 2개의 게이트를 포함할 수 있으며, 적어도 2개의 게이트의 다양한 배치들이 고려될 수 있다.
일 실시예에 따른 안테나 장치(500)는, 실리콘 기판(510)에 형성되는 2개의 제1 도핑 영역(521, 522), 소스를 감싸는 형태의 채널 영역(channel region)의 바깥에 형성되는 제2 도핑 영역(540), 유전층(560) 상단에서 실리콘 기판(510)과 이격되어 채널 영역에 대응하여 배치되는 2개의 게이트(551, 552)를 포함하여 구성될 수 있다. 이하에서는, 일 실시예에 따른 안테나 장치(500)의 구조를 보다 상세히 설명한다.
본 명세서에서 제1 도핑 영역은 소스 및 드레인 중 하나이고, 제2 도핑 영역은 나머지에 대응할 수 있다. 예를 들어, 제1 도핑 영역이 소스로서 동작하는 경우, 제2 도핑 영역이 드레인으로서 동작할 수 있다. 제1 도핑 영역이 드레인으로서 동작하는 경우, 제2 도핑 영역이 소스로서 동작할 수 있다. 이하에서는, 일 실시예에 따른 안테나 장치(500)에서 제1 도핑 영역이 소스로서 동작하고, 제2 도핑 영역이 드레인으로서 동작하는 것을 가정한다. 그러나 이에 한정하지 않으며, 일 실시예에 따른 안테나 장치(500)에서 제1 도핑 영역은 드레인으로 동작하고, 제2 도핑 영역은 소스로 동작할 수 있다.
일 실시예에 따른 안테나 장치(500)의 실리콘 기판(510)은 제1 타입으로 도핑될 수 있다. 또한, 안테나 장치(500)의 제1 소스(521) 및 제2 소스(522)는 제1 타입 도핑과 구별되는 제2 타입 도핑에 의하여 형성될 수 있다. 이때, 안테나 장치(500)의 제1 소스(521) 및 제2 소스(522)는 서로 이격되어 형성될 수 있다. 예를 들어, 제1 소스(521) 및 제2 소스(522)는, 제1 소스(521)를 감싸는 채널 영역과 제2 소스(522)를 감싸는 채널 영역이 서로 오버랩(overlap)되지 않도록 실리콘 기판에서 형성될 수 있다. 제1 소스(521) 및 제2 소스(522)는 실리콘 기판(510)에 수직한 방향으로 볼 때 원형(circular form)일 수 있다.
안테나 장치(500)의 드레인(540)은, 실리콘 기판(510)에 수직한 방향으로 볼 때 제1 소스(521) 및 제2 소스(522)를 감싸는 형태의 채널 영역의 바깥에서 제2 타입 도핑에 의하여 형성될 수 있다. 도 4에 도시된 바와 같이 드레인(540)은 실리콘 기판(510)에 수직한 방향으로 볼 때 원형일 수 있으나, 이에 한정하지 않고 드레인(540)은 서로 연결되어 마주하는 부채꼴 쌍(pair of sectors)을 포함하는 영역, 다각형 영역(polygonal region), 및 타원 영역(ellipse region) 중 하나일 수 있다. 하기 도 11 내지 도12b에서 후술한다.
안테나 장치(500)에서 유전층(dielectric layer)은 제1 소스 영역(521), 제2 소스 영역(522), 채널 영역, 및 드레인 영역(540)의 상단에 형성될 수 있다. 즉, 안테나 장치에서 유전층(560)은 실리콘 기판(510)의 표면 상에 형성될 수 있다. 예를 들어, 유전층(560)은 규소산화물(예를 들어, 이산화규소)와 같은 산화물로 구성될 수 있다.
안테나 장치(500)의 제1 게이트(551) 및 제2 게이트(552)는 실리콘 기판(510)의 표면 상에 형성되는 유전층(560)에 배치될 수 있다. 제1 게이트(551) 및 제2 게이트(552)는 실리콘 기판(510)과 이격되어 채널 영역에 대응하여 배치될 수 있다. 제1 게이트(551) 및 제2 게이트(552)는 실리콘 기판(510)에 수직한 방향으로 볼 때 링형(ring form)의 형태를 가질 수 있다. 예를 들어, 실리콘 기판(510)에 수직한 방향으로 볼 때, 제1 게이트(551)는 제1 소스(521)를 감싸는 채널 영역을 커버하는 영역으로 형성될 수 있고, 제2 게이트(552)는 제2 소스(522)를 감싸는 채널 영역을 커버하는 영역으로 형성될 수 있다. 예를 들어, 실리콘 기판(510)에 수직한 방향으로 볼 때, 제1 게이트(551)는 제1 소스(521)를 감싸는 채널 영역에 매칭하는 영역으로 형성될 수 있고, 제2 게이트(552)는 제2 소스(522)를 감싸는 채널 영역에 매칭하는 영역으로 형성될 수 있다.
추가적으로 안테나 장치(500)의 제1 게이트(551) 및 제2 게이트(552)는 실리콘 기판에 수직한 방향으로 볼 때 채널 영역을 포함하면서 소스 및 드레인과 일부 중첩되게 배치될 수 있다. 예를 들어, 실리콘 기판에 수직한 방향으로 볼 때, 제1 게이트(551)의 일부는 제1 소스(521)의 일부 및 드레인(540)의 일부와 오버랩(overlap) 되도록 형성될 수 있으며, 제2 게이트(552)의 일부는 제2 소스(522)의 일부 및 드레인(540)의 일부와 오버랩 되도록 형성될 수 있다. 상술한 바와 같이 드레인 및 소스가 오버랩되는 안테나 장치(500)의 구조는 안테나 장치(500)의 비대칭성을 추가적으로 증가시킬 수 있다.
또한, 일 실시예에 따른 안테나 장치(500)에서 제1 소스(551)의 가상의 중심과 제1 소스를 감싸는 채널 영역의 가상의 중심이 서로 이격될 수 있다. 마찬가지로 제2 소스(552)의 가상의 중심과 제2 소스를 감싸는 채널 영역의 가상의 중심도 서로 이격될 수 있다. 제1 소스의 중심이 채널 영역의 중심과 비교하여 편심된 방향과 제2 소스의 중심이 채널 영역의 중심과 비교하여 편심된 방향은 동일한 방향일 수 있다.
테라헤르츠 전자기파(580)는 안테나 장치(500)에 인가될 수 있다. 일 실시예에 따른 안테나 장치(500)의 제1 게이트(551) 및 제2 게이트(552)는 테라헤르츠 전자기파(580)를 수신할 수 있으며, 드레인(540) 및 소스들(551, 552)은 테라헤르츠 전자기파 중 일부 주파수 대역의 전자기파를 흡수할 수 있다. 일 실시예에 따른 안테나 장치(500)가 흡수하는 테라헤르츠 전자기파의 주파수 대역은, 안테나 장치(500)의 공진 주파수(resonance frequency)에 기초하여 결정될 수 있다.
1개 이상의 게이트를 포함하는 전계효과트랜지스터의 안테나 장치는 공진 주파수(resonance frequency)를 가질 수 있다. 안테나의 공진 주파수는 하기 수학식 1과 같이 커패시턴스 성분 및 인덕턴스 성분으로 표현될 수 있다.
Figure 112020094280559-pat00001
상술한 수학식 1에서 f는 전자기파를 이용한 생체 센서에 포함된 안테나의 공진 주파수, L은 안테나의 인덕턴스, C는 안테나의 커패시턴스를 나타낼 수 있다. 하나 이상의 게이트를 포함하는 전계효과트랜지스터의 안테나 장치의 도핑 영역들은 다이폴 안테나(dipole antenna)로서 작동할 수 있다.
도 5에서는 2개의 게이트로 구성되는 안테나 장치에 관하여 기술하고 있으나, 이에 한정하지 않고 일 실시예에 따른 안테나 장치는 2개 이상의 게이트로 구성될 수 있다. 일 실시예에 따른 안테나 장치는, 제1 타입 도핑의 실리콘 기판, 실리콘 기판에서 제1 타입 도핑과 구별되는 제2 타입 도핑에 의하여 형성되는 적어도 2개의 제1 도핑 영역, 실리콘 기판에 수직한 방향으로 볼 때 적어도 2개의 제1 도핑 영역을 감싸는 형태의 채널 영역의 바깥에서 제2 타입 도핑에 의하여 형성되는 제2 도핑 영역, 실리콘 기판 표면에 형성되는 유전층 상단에서 실리콘 기판과 이격되어 채널 영역에 대응하여 배치되는 적어도 2개의 게이트를 포함할 수 있다. 이때, 일 실시예에 따른 안테나 장치에서, 적어도 2개의 제1 도핑 영역의 각 가상의 중심과 적어도 2개의 제1 도핑 영역을 각각 감싸는 채널 영역의 중심은 서로 이격될 수 있다. 또한, 일 실시예에 따른 안테나 장치의 적어도 2개의 게이트가 테라헤르츠 전자기파를 수신하는 경우, 적어도 2개의 제1 도핑 영역과 제2 도핑 영역이 테라헤르츠 전자기파 중 일부 주파수 대역의 전자기파를 흡수할 수 있다. 일 실시예에 따른 안테나 장치의 적어도 2개의 게이트 어레이의 배치에 관하여서는 도 9 내지 도 10에서 설명한다.
도 6은 일 실시예에 따른 안테나 장치의 평면도이다.
도 6은 도 5의 다수의 게이트 어레이를 포함하는 안테나 장치를 실리콘 기판에 수직한 방향으로 바라본 평면도이다. 도 5에 도시된 바와 같이, 안테나 장치(600)는 실리콘 기판에 형성되는 2개의 제1 도핑 영역(621, 622), 제1 도핑 영역을 감싸는 형태의 채널 영역의 바깥에서 형성되는 제2 타입 도핑 영역(640), 유전층 상단에 실리콘 기판과 이격되어 배치되는 2개의 게이트(651, 652)를 포함하여 구성될 수 있다.
도 7에서는 외부 전압이 개별적으로 게이트에 인가되는 안테나 장치를 도시한다.
도 7은 도 5의 다수의 게이트 어레이를 포함하는 안테나 장치의 단면도이다. 도 5에 도시된 바와 같이, 안테나 장치(700)는 실리콘 기판(710)에 형성되는 2개의 제1 도핑 영역(721, 722), 제1 도핑 영역을 감싸는 형태의 채널 영역(730)의 바깥에서 형성되는 제2 타입 도핑 영역(740), 유전층(760) 상단에 실리콘 기판(710)과 이격되어 배치되는 제1 게이트(751) 및 제2 게이트(752)를 포함하여 구성될 수 있다. 이때, 일 실시예에 따른 안테나 장치(700)의 제1 게이트(751)에 외부 전압(VG1)이 인가될 수 있고, 제2 게이트(752)에 외부 전압(VG2)가 개별적으로 인가될 수 있다.
예를 들어, 일 실시예에 따른 안테나 장치(700)의 실리콘 기판(710)은 p-타입으로 도핑될 수 있다. 이때, 안테나 장치의 제1 게이트(751)에 문턱 전압(threshold voltage) 이상의 전압이 인가되는 경우, 제1 소스(721)에서 제1 소스(721)를 감싸는 채널 영역으로 전류가 흐르지 않을 수 있다. 또한, 안테나 장치의 제1 게이트(751)에 문턱 전압 이하의 전압이 인가되는 경우 제1 소스(721)에서 제1 소스(721)를 감싸는 채널 영역으로 전류가 흐를 수 있다. 즉, 실리콘 기판이 p-타입으로 도핑된 안테나 장치(700)에서 게이트에 전압이 문턱 전압 미만으로 인가되는 경우, 테라헤르츠 검출기(detector)인 게이트가 작동할 수 있다. 반대로, 실리콘 기판이 p-타입으로 도핑된 안테나 장치(700)에서 게이트에 전압이 문턱 전압 이상으로 인가되는 경우 테라헤르츠 검출기의 작동이 중단될 수 있다. 안테나 장치(700)의 제1 게이트(751) 및 제2 게이트(752)는 각각 인가되는 외부 전압(VG1, VG2)에 따라 개별적으로 작동하거나 작동하지 않을 수 있다.
일 실시예에 따른 안테나 장치(700)의 게이트 마다 인가되는 외부 전압의 패턴(pattern)에 따라, 안테나 장치의 특성 임피던스(characteristic impedance)가 결정될 수 있다. 예시적으로 특성 임피던스는 전압파와 전류파의 비율을 나타내며, 하기 수학식 2와 같이 표현될 수 있다.
Figure 112020094280559-pat00002
상술한 수학식 2에서, R은 안테나의 저항, L은 안테나의 인덕터스, C는 안테나의 커패시턴스, G는 안테나의 레지스턴스, w는 전자기파의 각속도를 나타낼 수 있다.
일 실시예에 따른 안테나 장치의 특성 임피던스는 제1 게이트(751) 및 제2 게이트(752)에 개별적으로 인가되는 외부 전압에 따라 조절될 수 있으며, 안테나 장치의 특성 임피던스에 따라 안테나 장치(700)의 공진 주파수(resonance frequency)가 결정될 수 있다. 다시 말해, 일 실시예에 따른 안테나 장치(700)는 게이트 마다 개별적으로 외부 전압을 인가하여 안테나 장치(700)의 특성 임피던스를 변화시킬 수 있고, 안테나 장치(700)는 인가되는 테라헤르츠 전자기파 중 임피던스 매칭이 된 주파수 대역의 전자기파를 흡수할 수 있다. 일 실시예에 따른 안테나 장치(700)는 2개의 게이트에 대하여 인가되는 외부 전압에 따라 공진 주파수(resonance frequency)가 조절될 수 있다.
일 실시예에 따른 2개 이상의 게이트를 포함하는 안테나 장치에서도 마찬가지로, 게이트 마다 외부 전압이 개별적으로 인가될 수 있다. 또한, 안테나 장치의 게이트에 인가되는 외부 전압의 패턴에 따라, 안테나 장치의 특성 저항이 조절될 수 있으며, 결정된 안테나 장치의 특성 저항에 따라 안테나 장치의 공진 주파수가 결정될 수 있다.
도 8은 테라헤르츠 전자기파의 도파관 모드(waveguide mode)에 따른 전기장 패턴(electric field pattern)을 도시한다.
도 8의 전기장 패턴(electric field pattern, 800)은 흡수하는 테라헤르츠 전자기파 광원의 도파관 모드에 따른 전기장 패턴을 도시한다. 예를 들어, 전기장 패턴(800)은 테라헤르츠 전자기파 광원의 TE 모드(Transverse mode)에 대한 전기장 패턴을 나타낼 수 있다. 여기서, l과 m은 모드 계수를 나타낼 수 있다.
일 실시예에 따른 적어도 2개의 게이트를 포함하는 안테나 장치를 사용하여 집광되는 테라헤르츠 전자기파 광원의 분극(polarization) 정보를 획득할 수 있다. 테라헤르츠 전자기파의 분극 정보란, 테라헤르츠 전자기파가 갖는 편광 정보를 의미한다. 편광 정보란, 전자기파가 진행할 때 파를 구성하는 전기장이나 자기장이 특정한 방향으로 진동하는 정보를 의미한다.
일 실시예에 따른 안테나 장치는 테라헤르츠 전자기파를 게이트를 통하여 수신할 수 있고, 소스 및 드레인은 특정한 도파관 모드(waveguide mode)를 가지는 테라헤르츠 전자기파를 흡수할 수 있다.
일 실시예에 따른 적어도 2개의 게이트가 테라헤르츠 전자기파를 수신하는 경우, 안테나 장치의 적어도 2개의 제1 도핑 영역과 제2 도핑 영역이 테라헤르츠 전자기파를 흡수함으로써 실리콘 기판의 표면 상에 전기장(electric field)이 형성될 수 있다. 이때, 안테나 장치의 적어도 2개의 게이트는 실리콘 기판 표면 상에서 위치가 서로 상이하므로, 게이트 마다 측정되는 전기장의 세기(intensity)는 서로 상이할 수 있다. 따라서, 게이트 마다 측정되는 전기장의 세기를 측정하여 안테나 장치의 테라헤르츠 전자기파에 의한 전기장의 패턴을 획득할 수 있다.
일 실시예에 따른 안테나 장치의 적어도 2개의 게이트에 의하여 측정되는 전기장의 패턴(pattern) 및 양(amount)에 따라 테라헤르츠 광원의 분극(polarization) 정보를 획득할 수 있다. 다시 말해, 테라헤르츠 전자기파 광원의 분극 정보에 따라 안테나 장치의 게이트에 의하여 측정되는 전기장의 패턴 및 양이 변화하므로, 게이트에서 형성 또는 관측되는 전기장의 패턴 및 양에 따라 테라헤르츠 광원의 분극 정보를 획득할 수 있다. 구체적으로, 테라헤르츠 전자기파를 흡수하는 안테나 장치의 적어도 2개의 게이트에서 측정된 전기장의 패턴과, 테라헤르츠 전자기파의 도파관 모드에 따른 특정 전기장 패턴(800)을 서로 비교함으로써 테라헤르츠 광원의 편광 정보를 얻을 수 있다.
일 실시예에 따른 안테나 장치는 각 게이트에 맺힌 전기장 세기(intensity)의 분포(distribution)에 따라, 테라헤르츠 전자기파의 도파관 모드에 따른 전기장 패턴(800)과 비교하여 테라헤르츠 전자기파의 도파관 모드를 결정할 수 있다.
도 9 내지 도 10은 안테나 장치의 적어도 2개 이상의 게이트가 드레인에서 배치되는 예시적인 형태를 도시한다.
도 9에서는 일 실시예에 따른 안테나 장치의 적어도 2개의 게이트는 실리콘 기판에 수직한 방향으로 볼 때 제2 도핑 영역 내 가상의 격자(lattice)를 따라 서로 이격되어 배치될 수 있다. 예를 들어, 실리콘 기판에 수직한 방향으로 볼 때 적어도 2개의 게이트 중 일부 게이트는 제2 도핑 영역을 가로지르는 가상의 제1 직선을 따라 서로 이격되고, 다른 일부 게이트는 제1 직선에 교차하는 제2 직선을 따라 서로 이격될 수 있다. 예를 들어, 제1 직선은 제2 도핑 영역의 중심을 통과하고, 제2 직선은 제2 도핑 영역의 중심에서 제2 직선에 직교할 수 있다. 추가적으로 또 다른 일부 게이트가 제1 직선 및 제2 직선과 교차하는 하나 이상의 제3 직선을 따라 서로 이격되어 배치될 수 있다. 제1 직선, 제2 직선, 및 하나 이상의 제3 직선 등은 격자를 형성할 수 있다.
도 10에서는 일 실시예에 따른 안테나 장치의 적어도 2개의 게이트는 실리콘 기판에 수직한 방향으로 볼 때 제2 도핑 영역의 둘레를 따라 서로 이격되어 배치될 수 있다.
도 9 내지 도 10에서 일 실시예에 따른 안테나 장치는, 적어도 2개의 제1 도핑 영역의 가상의 각 중심과 적어도 2개의 제1 도핑 영역을 각각 감싸는 채널 영역의 가상의 중심이 서로 이격될 수 있다. 예를 들어, 적어도 2개의 제1 도핑 영역의 가상의 중심들이 채널 영역의 중심과 비교하여 편심된 방향은 모두 동일한 방향일 수 있다.
도 11 내지 도 12는 일 실시예에 따른 안테나 장치의 제2 도핑 영역의 예시적인 형태를 도시한다.
도 11에서, 일 실시예에 따른 안테나 장치(1100)의 제2 도핑 영역은 실리콘 기판에 수직한 방향으로 볼 때 타원 영역일 수 있다.
도 12a에서, 일 실시예에 따른 안테나 장치(1201)의 제2 도핑 영역은 실리콘 기판에 수직한 방향으로 볼 때 1개의 서로 연결되어 마주하는 부채꼴 쌍(pair of sectors)을 포함하는 영역일 수 있다. 도 12b에서는 일 실시예에 따른 안테나 장치(1202)의 제2 도핑 영역은 실리콘 기판에 수직한 방향으로 볼 때 2개의 서로 연결되어 마주하는 부채꼴 쌍(pair of sectors)을 포함하는 영역일 수 있다. 이때, 2개의 서로 연결되어 마주하는 부채꼴 쌍들은 서로 교차하지 않을 수 있다.
일 실시예에 따른 안테나 장치는 제2 도핑 영역의 형태에 따라 테라헤르츠 전자기파 중 일부 주파수 대역의 전자기파를 흡수할 수 있다. 예를 들어, 일 실시예에 따른 안테나 장치의 제2 도핑 영역이 원형인 경우, 안테나 장치는 제2 도핑 영역의 지름의 길이(length)의 2배 또는 4배의 파장을 갖는 테라헤르츠 전자기파를 흡수할 수 있다. 또 다른 예를 들어, 일 실시예에 따른 안테나 장치의 제2 도핑 영역이 타원형인 경우, 안테나 장치는 제2 도핑 영역의 단축(minor axis) 길이의 2배 내지 장축(major axis) 길이의 2배 사이의 파장, 및 단축 길이의 4배 내지 장축 길이의 4배 사이의 파장을 갖는 테라헤르츠 전자기파의 주파수 대역을 흡수할 수 있다.
이상과 같이 실시예들이 비록 한정된 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가진 자라면 상기를 기초로 다양한 기술적 수정 및 변형을 적용할 수 있다. 예를 들어, 설명된 기술들이 설명된 방법과 다른 순서로 수행되거나, 및/또는 설명된 시스템, 구조, 장치, 회로 등의 구성요소들이 설명된 방법과 다른 형태로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다.
그러므로, 다른 구현들, 다른 실시예들 및 특허청구범위와 균등한 것들도 후술하는 청구범위의 범위에 속한다.

Claims (12)

  1. 안테나 장치(antenna device)에 있어서,
    제1 타입 도핑의 실리콘 기판(silicon substrate);
    상기 실리콘 기판에서 상기 제1 타입 도핑과 구별되는 제2 타입 도핑에 의하여 형성되는 적어도 2개의 제1 도핑 영역;
    상기 실리콘 기판에 수직한 방향으로 볼 때 상기 적어도 2개의 제1 도핑 영역을 감싸는 형태의 채널 영역(channel region)의 바깥에서 제2 타입 도핑에 의하여 형성되는 제2 도핑 영역;
    상기 실리콘 기판 표면 상에 형성되는 유전층(dielectric layer) 상단에서, 상기 실리콘 기판과 이격되어 상기 채널 영역에 대응하여 배치되는 적어도 2개의 게이트
    를 포함하고,
    상기 적어도 2개의 게이트가 테라헤르츠 전자기파를 수신하는 경우에 응답하여, 상기 적어도 2개의 제1 도핑 영역과 상기 제2 도핑 영역이 상기 테라헤르츠 전자기파 중 일부 주파수 대역의 전자기파를 흡수하는,
    안테나 장치.
  2. 제1항에 있어서,
    상기 제1 도핑 영역은 소스(source) 및 드레인(drain) 중 하나이고,
    상기 제2 도핑 영역은 상기 제1 도핑 영역이 소스인 경우 드레인이고 상기 제1 도핑 영역이 드레인인 경우 소스인,
    안테나 장치.
  3. 제1항에 있어서,
    상기 제1 타입 도핑은 n-타입 도핑 및 p-타입 도핑 중 한 타입 도핑이고,
    상기 제2 타입 도핑은 나머지 타입 도핑인,
    안테나 장치.
  4. 제1항에 있어서,
    상기 일부 주파수 대역은,
    상기 안테나 장치의 공진 주파수(resonance frequency)에 기초하여 결정되는,
    안테나 장치.
  5. 제1항에 있어서,
    상기 적어도 2개의 제1 도핑 영역의 각 중심과 상기 적어도 2개의 제1 도핑 영역을 각각 감싸는 채널 영역의 중심은 서로 이격된,
    안테나 장치.
  6. 제1항에 있어서,
    상기 실리콘 기판에 수직한 방향으로 볼 때, 상기 적어도 2개의 제1 도핑 영역은 원형(circular form)이고, 상기 적어도 2개의 게이트는 링형(ring form)인,
    안테나 장치.
  7. 제1항에 있어서,
    상기 적어도 2개의 게이트는,
    상기 실리콘 기판에 수직한 방향으로 볼 때 상기 채널 영역을 커버하는 영역으로 형성되는,
    안테나 장치.
  8. 제1항에 있어서,
    상기 적어도 2개의 게이트에 대하여 인가되는 외부 전압에 따라 상기 안테나 장치의 공진 주파수가 조절되는,
    안테나 장치.
  9. 제1항에 있어서,
    상기 적어도 2개의 게이트가 테라헤르츠 전자기파를 수신하는 경우, 상기 적어도 2개의 제1 도핑 영역과 상기 제2 도핑 영역이 상기 테라헤르츠 전자기파를 흡수함으로써 상기 실리콘 기판의 표면 상에 전기장(electric field)이 형성되는,
    안테나 장치.
  10. 제9항에 있어서,
    상기 적어도 2개의 게이트에서 측정되는 전기장의 패턴(pattern) 및 양(amount)이 테라헤르츠 광원의 분극(polarization)에 따라 변화하는,
    안테나 장치.
  11. 제1항에 있어서,
    상기 적어도 2개의 게이트는 상기 실리콘 기판에 수직한 방향으로 볼 때 상기 제2 도핑 영역 내 가상의 격자(lattice) 및 상기 제2 도핑 영역의 둘레 중 하나를 따라 서로 이격되어 배치되는,
    안테나 장치.
  12. 제1항에 있어서,
    상기 제2 도핑 영역은 상기 실리콘 기판에 수직한 방향으로 볼 때 서로 연결되어 마주하는 부채꼴 쌍(pair of sectors)을 포함하는 영역, 원형 영역(circular region), 다각형 영역(polygonal region), 및 타원 영역(ellipse region)중 하나인,
    안테나 장치.
KR1020200113599A 2020-09-07 2020-09-07 실리콘 링 전계효과트랜지스터 어레이에 의한 활성 안테나 장치 KR102314944B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020200113599A KR102314944B1 (ko) 2020-09-07 2020-09-07 실리콘 링 전계효과트랜지스터 어레이에 의한 활성 안테나 장치
PCT/KR2021/012114 WO2022050816A1 (ko) 2020-09-07 2021-09-07 실리콘 링 전계효과트랜지스터 어레이에 의한 활성 안테나 장치
US17/636,666 US11784249B2 (en) 2020-09-07 2021-09-07 Active antenna device based on silicon ring field effect transistor array
JP2022511118A JP7244156B2 (ja) 2020-09-07 2021-09-07 シリコンリング電界効果トランジスタアレイによる活性アンテナ装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200113599A KR102314944B1 (ko) 2020-09-07 2020-09-07 실리콘 링 전계효과트랜지스터 어레이에 의한 활성 안테나 장치

Publications (1)

Publication Number Publication Date
KR102314944B1 true KR102314944B1 (ko) 2021-10-21

Family

ID=78268770

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200113599A KR102314944B1 (ko) 2020-09-07 2020-09-07 실리콘 링 전계효과트랜지스터 어레이에 의한 활성 안테나 장치

Country Status (4)

Country Link
US (1) US11784249B2 (ko)
JP (1) JP7244156B2 (ko)
KR (1) KR102314944B1 (ko)
WO (1) WO2022050816A1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070035492A (ko) * 2004-04-27 2007-03-30 인피니언 테크놀로지스 아게 핀 전계 효과 트랜지스터 장치 및 핀 전계 효과 트랜지스터생산 방법
KR20170080010A (ko) * 2015-12-31 2017-07-10 울산과학기술원 게이트 메탈을 안테나로 활용한 링 형의 테라헤르쯔파 검출용 전계효과트랜지스터
KR101804362B1 (ko) * 2014-12-08 2017-12-04 광주과학기술원 테라헤르츠 방사장치 및 그 방사장치의 제조방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8264581B2 (en) * 2008-07-17 2012-09-11 Microsoft International Holdings B.V. CMOS photogate 3D camera system having improved charge sensing cell and pixel geometry
KR101388655B1 (ko) 2012-05-29 2014-04-25 한국전기연구원 반응도 향상을 위해 비대칭 구조를 적용한 전계효과트랜지스터 테라헤르츠 검출기
JP6654196B2 (ja) * 2015-01-23 2020-02-26 ユニスト（ウルサン ナショナル インスティテュート オブ サイエンス アンド テクノロジー） 電界効果トランジスタを用いたテラヘルツ検出器
KR101649441B1 (ko) * 2015-01-23 2016-08-18 울산과학기술원 전계효과트랜지스터를 이용한 테라헤르츠 검출기
US10020370B2 (en) * 2015-12-31 2018-07-10 Unist (Ulsan National Institute Of Science And Technology) Ring-type field effect transistor for terahertz wave detection, which uses gate metal as antenna
CN107342316B (zh) 2017-06-27 2019-11-12 成都海威华芯科技有限公司 一种矩阵排列的环形fet器件

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070035492A (ko) * 2004-04-27 2007-03-30 인피니언 테크놀로지스 아게 핀 전계 효과 트랜지스터 장치 및 핀 전계 효과 트랜지스터생산 방법
KR101804362B1 (ko) * 2014-12-08 2017-12-04 광주과학기술원 테라헤르츠 방사장치 및 그 방사장치의 제조방법
KR20170080010A (ko) * 2015-12-31 2017-07-10 울산과학기술원 게이트 메탈을 안테나로 활용한 링 형의 테라헤르쯔파 검출용 전계효과트랜지스터

Also Published As

Publication number Publication date
JP7244156B2 (ja) 2023-03-22
WO2022050816A1 (ko) 2022-03-10
US20220271160A1 (en) 2022-08-25
US11784249B2 (en) 2023-10-10
JP2022550003A (ja) 2022-11-30

Similar Documents

Publication Publication Date Title
US8053782B2 (en) Single and few-layer graphene based photodetecting devices
US9520510B2 (en) Embedded optical sensors using transverse Fabry-Perot resonator as detectors
WO2015188634A1 (zh) 一种基于光学天线的太赫兹探测器
US8921797B2 (en) Leakage current collection structure and a radiation detector with the same
JP4786924B2 (ja) フォトニックミキサー装置
US20170148928A1 (en) Schottky barrier diode and apparatus using the same
JP2010135520A (ja) テラヘルツ受信素子
JP6141027B2 (ja) 検出素子、検出器及びこれを用いた撮像装置
KR102314944B1 (ko) 실리콘 링 전계효과트랜지스터 어레이에 의한 활성 안테나 장치
KR20170080010A (ko) 게이트 메탈을 안테나로 활용한 링 형의 테라헤르쯔파 검출용 전계효과트랜지스터
KR102395373B1 (ko) 수직 핀 다이오드
KR101649441B1 (ko) 전계효과트랜지스터를 이용한 테라헤르츠 검출기
JP6503093B2 (ja) ゲートメタルをアンテナとして活用したリング状のテラヘルツ波検出用電界効果トランジスタ
JP2012175034A (ja) テラヘルツ波素子
US9356170B2 (en) THz distributed detectors and arrays
JP6654196B2 (ja) 電界効果トランジスタを用いたテラヘルツ検出器
CN111834732B (zh) 基于集成电路工艺的太赫兹多频探测器及其探测方法
KR102505015B1 (ko) 테라헤르츠파 검출을 위한 성능인자가 독립적인 일체형 전계효과 트랜지스터-안테나 융합소자
US20230352853A1 (en) Line-of-sight detector and communication system in sub-thz and thz ranges
CN219163414U (zh) 太赫兹光电探测器
KR20160019981A (ko) 입체 구조의 게이트 플라즈몬 웨이브 트랜지스터를 이용한 극광대역 전력 검출 소자
KR101579594B1 (ko) 안테나 및 그 모듈
KR20230014988A (ko) 테라헤르츠 소자 및 그를 포함하는 테라헤르츠 시스템
GB2516884A (en) FET Terahertz detector with large bandwidth and large dynamic range
NL2034511A (en) Adjustable Electrically Biased Suspended Graphene Field Effect Transistor

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant