KR102296472B1 - 액정표시장치 - Google Patents

액정표시장치 Download PDF

Info

Publication number
KR102296472B1
KR102296472B1 KR1020140169913A KR20140169913A KR102296472B1 KR 102296472 B1 KR102296472 B1 KR 102296472B1 KR 1020140169913 A KR1020140169913 A KR 1020140169913A KR 20140169913 A KR20140169913 A KR 20140169913A KR 102296472 B1 KR102296472 B1 KR 102296472B1
Authority
KR
South Korea
Prior art keywords
region
disposed
drain
array substrate
led
Prior art date
Application number
KR1020140169913A
Other languages
English (en)
Other versions
KR20160065652A (ko
Inventor
김재현
최동욱
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020140169913A priority Critical patent/KR102296472B1/ko
Publication of KR20160065652A publication Critical patent/KR20160065652A/ko
Application granted granted Critical
Publication of KR102296472B1 publication Critical patent/KR102296472B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명의 액정표시장치는 광전류(photocurrent)를 발생시키는 500nm이하 파장의 빛을 대부분 흡수하고, 그 이상 파장의 빛은 50%이상 투과시키는 비정질 실리콘을 불투명한 몰리브덴(Mo) 대신에 광 차단층(light shield layer)으로 사용하는 것을 특징으로 한다.
특히, 본 발명은 전계(electric filed)가 강하게 걸리는 드레인전극 쪽 일부분에만 광 차단층을 형성하거나, 듀얼 채널(dual channel) 중에 화소영역에 위치하는 채널 쪽에만 광 차단층을 형성함으로써 누설전류를 감소시키는 동시에 개구율을 향상시키는 효과를 제공한다.

Description

액정표시장치{LIQUID CRYSTAL DISPLAY DEVICE}
본 발명은 액정표시장치에 관한 것으로, 보다 상세하게는 박막 트랜지스터의 누설전류를 감소시킨 액정표시장치에 관한 것이다.
최근 정보 디스플레이에 관한 관심이 고조되고 휴대가 가능한 정보매체를 이용하려는 요구가 높아지면서 기존의 표시장치인 브라운관(Cathode Ray Tube; CRT)을 대체하는 경량 박막형 평판표시장치(Flat Panel Display; FPD)에 대한 연구 및 상업화가 중점적으로 이루어지고 있다. 특히, 이러한 평판표시장치 중 액정표시장치(Liquid Crystal Display; LCD)는 액정의 광학적 이방성을 이용하여 이미지를 표현하는 장치로서, 해상도와 컬러표시 및 화질 등에서 우수하여 노트북이나 데스크탑 모니터 등에 활발하게 적용되고 있다.
액정표시장치는 크게 컬러필터(color filter) 기판과 어레이(array) 기판 및 컬러필터 기판과 어레이 기판 사이에 형성된 액정층(liquid crystal layer)으로 구성된다.
액정표시장치에 주로 사용되는 구동 방식인 능동 매트릭스(Active Matrix; AM) 방식은 박막 트랜지스터(Thin Film Transistor; TFT)를 스위칭소자로 사용하여 화소부의 액정을 구동하는 방식이다.
이하, 도 1을 참조하여 일반적인 액정표시장치의 구조에 대해서 상세히 설명한다.
도 1은 일반적인 액정표시장치의 구조를 개략적으로 보여주는 분해사시도이다.
도 1을 참조하면, 액정표시장치는 크게 컬러필터 기판(5)과 어레이 기판(10) 및 컬러필터 기판(5)과 어레이 기판(10) 사이에 형성된 액정층(30)으로 구성된다.
컬러필터 기판(5)은 적(Red; R), 녹(Green; G) 및 청(Blue; B)의 색상을 구현하는 다수의 서브-컬러필터(7)로 구성된 컬러필터(C)와 서브-컬러필터(7) 사이를 구분하고 액정층(30)을 투과하는 광을 차단하는 블랙매트릭스(black matrix)(6), 그리고 액정층(30)에 전압을 인가하는 투명한 공통전극(8)으로 이루어져 있다.
어레이 기판(10)은 종횡으로 배열되어 다수의 화소영역(P)을 정의하는 다수의 게이트라인(16)과 데이터라인(17), 게이트라인(16)과 데이터라인(17)의 교차영역에 형성된 스위칭소자인 박막 트랜지스터(T) 및 화소영역(P) 위에 형성된 화소전극(18)으로 이루어져 있다.
이렇게 구성된 컬러필터 기판(5)과 어레이 기판(10)은 화상표시 영역의 외곽에 형성된 실런트(sealant)(미도시)에 의해 대향하도록 합착되어 액정패널을 구성하며, 컬러필터 기판(5)과 어레이 기판(10)의 합착은 컬러필터 기판(5) 또는 어레이 기판(10)에 형성된 합착 키(미도시)를 통해 이루어진다.
도 2는 일반적인 액정표시장치의 어레이 기판 일부를 개략적으로 보여주는 단면도이다.
도 2를 참조하면, 일반적인 액정표시장치의 어레이 기판(10)은 종횡으로 배열되어 다수의 화소영역을 정의하는 다수의 게이트라인(미도시)과 데이터라인(미도시), 게이트라인과 데이터라인의 교차영역에 형성된 스위칭소자인 박막 트랜지스터 및 화소영역에 형성된 화소전극(18)으로 이루어져 있다.
박막 트랜지스터는 게이트라인에 연결된 게이트전극(21), 데이터라인에 연결된 소오스전극(22) 및 화소전극(18)에 전기적으로 접속된 드레인전극(23)으로 구성되어 있다. 또한, 박막 트랜지스터는 게이트전극(21)에 공급되는 게이트 전압에 의해 소오스전극(22)과 드레인전극(23) 간에 전도채널(conductive channel)을 형성하는 액티브층(24)을 포함한다.
이때, 액티브층(24)으로 다결정 실리콘 박막을 이용할 수 있다.
참고로, 도면부호 11, 15a, 15b 및 15c는 각각 버퍼층, 게이트절연막, 층간절연막 및 평탄화막을 나타낸다.
이러한 일반적인 액정표시장치는 하부 백라이트(미도시)에서 조사된 빛이 액티브층(24)의 채널영역에 조사됨으로써 액티브층(24)을 활성화시켜, 누설전류를 형성한다. 따라서, 액티브층(24) 하부에는 몰리브덴(Mo)과 같은 불투명한 물질로 이루어진 광 차단층(light shield layer)(25)이 형성된다.
도 3은 일반적인 박막 트랜지스터의 트랜스퍼(transfer) 특성을 보여주는 그래프이다.
이때, 도 3은 광 차단층을 제거한 경우의 백라이트의 세기(0, 550, 2040, 4500, 7400 및 10800nit)에 따른 드레인 전압에 대한 드레인 전류를 보여주고 있다.
현재 다결정 실리콘 박막을 이용한 액정표시장치는 14000nit 수준의 백라이트를 사용하고 있으며, 편광판을 통과하면서 7000nit로 떨어진다.
하지만, 도 3을 참조하면, 7000nit 수준에서도 광전류(photocurrent)가 크게 발생되어 누설전류, 즉 오프-전류(off current; Ioff)가 크게 증가하는 것을 알 수 있다.
일 예로, 게이트 전압 -10V 기준으로 7400nit에서 약 8pA 수준의 오프-전류를 보여주고 있는데, 이는 약 75%의 오프-전류의 증가를 의미한다. 오프-전류의 증가는 소비전력의 증가를 가져온다.
이 때문에 광 차단을 위해 액티브층 하부에 몰리브덴(Mo)과 같은 불투명한 물질로 이루어진 광 차단층을 형성하여야 한다.
그런데, 몰리브덴(Mo)은 거의 모든 파장의 빛을 차단하기 때문에 광 차단층이 없는 경우에 비해 약 3% 수준의 투과율 감소가 발생하게 된다. 이는 액정패널의 고투과 요구에 반한다.
본 발명은 상기한 문제를 해결하기 위한 것으로, 박막 트랜지스터의 누설전류를 감소시키는 동시에 개구율을 향상시키도록 한 액정표시장치를 제공하는데 목적이 있다.
기타, 본 발명의 다른 목적 및 특징들은 후술되는 발명의 구성 및 특허청구범위에서 설명될 것이다.
상기한 목적을 달성하기 위하여, 본 발명의 일 실시예에 따른 액정표시장치는 다수의 게이트라인과 데이터라인이 교차하여 다수의 화소영역을 정의하는 어레이 기판, 어레이 기판 위에 배치되며, 비정질 실리콘으로 이루어진 광 차단층, 버퍼층 위에 배치되며, 적어도 하나의 채널영역과 소오스/드레인영역 및 엘디디영역으로 구분되는 액티브층, 게이트절연막이 배치된 채널영역 상부에 배치되는 적어도 하나의 게이트전극, 층간절연막 위에 배치되며, 소오스/드레인영역과 전기적으로 접속하는 소오스/드레인전극 및 어레이 기판과 대향하여 합착되는 컬러필터 기판을 포함하여 구성될 수 있다.
이때, 광 차단층이 배치된 어레이 기판 위에는 버퍼층이 배치될 수 있다.
액티브층이 배치된 어레이 기판 위에는 게이트절연막이 배치될 수 있다.
게이트전극이 배치된 어레이 기판 위에는 층간절연막이 배치될 수 있다.
광 차단층은 20 ~ 150nm의 두께를 가질 수 있다.
액티브층은 다결정 실리콘으로 이루어질 수 있다.
광 차단층은 드레인전극 쪽의 엘디디영역을 전부 가리면서 채널영역과 드레인영역의 일부를 가릴 수 있다.
게이트전극은 데이터라인 근처에 위치하는 제 1 게이트전극과 화소영역 내에 위치하는 제 2 게이트전극으로 구성될 수 있다.
이때, 액티브층은 제 1, 제 2 게이트전극 하부에 각각 위치하는 제 1, 제 2 채널영역과 소오스/드레인전극과 전기적으로 접속하는 제 1, 제 2 소오스/드레인영역 및 제 1, 제 2 채널영역과 제 1, 제 2 소오스/드레인영역 사이에 위치하는 제 1, 제 2 엘디디영역으로 구성될 수 있다.
이때, 광 차단층은 제 2 채널영역, 제 2 엘디디영역을 전부 가리면서 제 2 소오스/드레인영역의 일부를 가릴 수 있다.
또는, 광 차단층은 제 2 드레인전극 쪽의 제 2 엘디디영역을 전부 가리면서 제 2 채널영역과 제 2 드레인영역의 일부를 가릴 수 있다.
상술한 바와 같이, 본 발명의 일 실시예에 따른 액정표시장치는 광전류를 발생시키는 500nm이하 파장의 빛을 대부분 흡수하고, 그 이상 파장의 빛은 50%이상 투과시키는 비정질 실리콘을 불투명한 몰리브덴(Mo) 대신에 광 차단층으로 사용하는 것을 특징으로 한다.
특히, 본 발명은 전계(electric filed)가 강하게 걸리는 드레인전극 쪽 일부분에만 광 차단층을 형성하거나, 듀얼 채널(dual channel) 중에 화소영역에 위치하는 채널 쪽에만 광 차단층을 형성함으로써 누설전류를 감소시키는 동시에 개구율을 향상시키는 효과를 제공한다.
도 1은 일반적인 액정표시장치의 구조를 개략적으로 보여주는 분해사시도.
도 2는 일반적인 액정표시장치의 어레이 기판 일부를 개략적으로 보여주는 단면도.
도 3은 일반전인 박막 트랜지스터의 트랜스퍼(transfer) 특성을 보여주는 그래프.
도 4는 본 발명의 제 1 실시예에 따른 액정표시장치의 어레이 기판 일부를 개략적으로 보여주는 단면도.
도 5는 다결정 실리콘에 대한 파장대별 광전류를 보여주는 그래프.
도 6은 비정질 실리콘에 대한 파장대별 투과도를 보여주는 그래프.
도 7은 본 발명에 따른 액정표시장치에 있어, 투과 스펙트럼(transmittance spectrum)을 보여주는 그래프.
도 8은 본 발명의 제 2 실시예에 따른 액정표시장치의 어레이 기판 일부를 개략적으로 보여주는 단면도.
도 9a 및 도 9b는 본 발명의 제 3 실시예에 따른 박막 트랜지스터를 개략적으로 보여주는 평면도 및 단면도.
도 10a 및 도 10b는 본 발명의 제 4 실시예에 따른 박막 트랜지스터를 개략적으로 보여주는 평면도 및 단면도.
이하, 첨부한 도면을 참조하여 본 발명에 따른 액정표시장치의 바람직한 실시예를 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나, 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성요소를 지칭한다. 도면에서 층 및 영역들의 크기 및 상대적인 크기는 설명의 명료성을 위해 과장될 수 있다.
소자(element) 또는 층이 다른 소자 또는 "위(on)" 또는 "상(on)"으로 지칭되는 것은 다른 소자 또는 층의 바로 위뿐만 아니라 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 반면, 소자가 "직접 위(directly on)" 또는 "바로 위"로 지칭되는 것은 중간에 다른 소자 또는 층을 개재하지 않는 것을 나타낸다.
공간적으로 상대적인 용어인 "아래(below, beneath)", "하부(lower)", "위(above)", "상부(upper)" 등은 도면에 도시되어 있는 바와 같이 하나의 소자 또는 구성 요소들과 다른 소자 또는 구성 요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 또는 동작시 소자의 서로 다른 방향을 포함하는 용어로 이해되어야 한다. 예를 들면, 도면에 도시되어 있는 소자를 뒤집을 경우, 다른 소자의 "아래(below)" 또는 "아래(beneath)"로 기술된 소자는 다른 소자의 "위(above)"에 놓여질 수 있다. 따라서, 예시적인 용어인 "아래"는 아래와 위의 방향을 모두 포함할 수 있다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며, 따라서 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprise)" 및/또는 "포함하는(comprising)"은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
액정표시장치는 주사신호에 의해 매트릭스(matrix) 형태로 배열된 액정 셀들이 하나의 라인씩 순차적으로 선택되고, 그 선택된 라인의 액정 셀들에 화상정보에 따른 데이터 신호가 개별적으로 공급되어, 액정 셀들의 광투과율이 조절됨에 따라 원하는 화상이 표시되도록 하는 표시장치이다.
따라서, 액정표시장치는 화소 단위를 이루는 액정 셀들이 액티브(active) 매트릭스 형태로 배열되는 액정패널과 액정 셀들을 구동하기 위한 드라이버 집적회로(integrated circuit : IC)가 구비된다.
이때, 액정표시패널은 어레이 기판과 컬러필터 기판이 서로 대향하여 일정하게 이격되고, 어레이 기판과 컬러필터 기판 사이에 액정이 충진된 액정층이 구비된다.
그리고, 어레이 기판 상에는 데이터 드라이버 집적회로로부터 공급되는 데이터 신호를 액정 셀들에 전송하기 위한 다수의 데이터라인들과, 게이트 드라이버 집적회로로부터 공급되는 주사신호를 액정 셀들에 전송하기 위한 다수의 게이트라인들이 서로 직교하며, 이들 데이터라인들과 게이트라인들의 교차부마다 액정 셀들이 정의된다.
이때, 게이트 드라이버 집적회로는 다수의 게이트라인에 순차적으로 주사신호를 공급함으로써, 매트릭스 형태로 배열된 액정 셀들이 1개 라인씩 순차적으로 선택되도록 하고, 그 선택된 1개 라인의 액정 셀들에는 데이터 드라이버 집적회로로부터 데이터 신호가 공급된다.
어레이 기판과 컬러필터 기판의 대향하는 내측 면에는 각각 공통전극과 화소전극이 형성되어 액정층에 전계를 인가한다. 이때, 화소전극은 어레이 기판 상에 액정 셀별로 형성되는 반면에 공통전극은 컬러필터 기판의 전면에 일체화되어 형성된다. 따라서, 공통전극에 전압을 인가한 상태에서 화소전극에 인가되는 전압을 제어함으로써, 액정 셀들의 광투과율을 개별적으로 조절할 수 있게 된다.
다만, 본 발명이 이러한 트위스티드 네마틱(Twisted Nematic; TN) 방식의 액정표시장치에 한정되는 것은 아니며, 인-플레인 스위칭(In Plane Switching; IPS) 방식이나 프린지-필드 스위칭(Fringe Field Switching; FFS) 방식, 또는 Super-IPS 방식, reverse TN IPS 방식의 액정표시장치에도 적용될 수 있다.
이와 같이 화소전극에 인가되는 전압을 액정 셀별로 제어하기 위하여 각각의 액정 셀에는 스위칭 소자로 사용되는 박막 트랜지스터가 형성된다.
박막 트랜지스터의 게이트전극에 게이트라인을 통하여 주사신호가 공급된 액정 셀들에서는, 그 박막 트랜지스터의 소오스전극과 드레인전극 사이에 전도채널이 형성됨에 따라 데이터라인을 통해 박막 트랜지스터의 소오스전극에 공급된 데이터 신호가 박막 트랜지스터의 드레인전극을 경유하여 화소전극에 공급된다.
박막 트랜지스터의 전도채널이 형성되는 액티브층으로는 다결정 실리콘 박막이 적용될 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니며, 액티브층으로 비정질 실리콘 박막이나 산화물(oxide) 반도체, 또는 유기물(organic) 반도체 등이 적용될 수 있다.
이와 같이 박막 트랜지스터의 채널영역은 빛에 민감한 반도체로 구성되므로, 백라이트나 외부의 자연광이 액티브층에 조사될 경우에 누설전류(leakage current)가 발생한다.
누설전류가 발생함에 따라 박막 트랜지스터의 오프-전류가 높아지고 문턱 전압(threshold voltage)이 증가하게 된다. 그 결과 액정패널의 데이터 신호의 변화에 따라 박막 트랜지스터 내의 화소 전압에 변화가 발생할 수 있다. 따라서, 화질의 저하뿐만 아니라 신호 왜곡에 의한 화질의 크로스토크 현상이 발생할 수 있다.
이에 본 발명은 백라이트에 의해 박막 트랜지스터의 특성이 영향을 받는 것을 차단하기 위해 액티브층 하부에 광 차단층을 형성하는 것을 특징으로 한다.
여기서, 본 발명에서는 백라이트나 외부의 자연광을 효과적으로 흡수하여 차단하기 위해 현 공정에서 적용하고 있는 물질 중에서 광전류를 발생시키는 500nm이하 파장의 빛을 대부분 흡수하고, 그 이상 파장의 빛은 50%이상 투과시키는 비정질 실리콘을 광 차단층으로 사용하는 것을 특징으로 한다.
특히, 비정질 실리콘은 누설전류를 발생시키는 액티브층과 동일하거나 유사한 물질로써, 이를 광 차단층으로 사용하여 백라이트를 사전에 흡수함으로써 액티브층으로 흡수되는 것을 차단할 수 있게 되는데, 이는 도면을 참조하여 상세히 설명한다.
도 4는 본 발명의 제 1 실시예에 따른 액정표시장치의 어레이 기판 일부를 개략적으로 보여주는 단면도이다.
도시하지 않았지만, 본 발명에 따른 액정표시장치는 스페이서를 통해 일정한 셀 갭을 유지하는 컬러필터 기판과 어레이 기판(110) 및 컬러필터 기판과 어레이 기판(110) 사이의 셀 갭에 형성된 액정층으로 구성된다.
컬러필터 기판에는 적, 녹 및 청의 색상을 구현하는 다수의 서브-컬러필터로 구성된 컬러필터와 서브-컬러필터 사이를 구분하고 액정층을 투과하는 광을 차단하는 블랙매트릭스, 그리고 액정층에 전압을 인가하는 투명한 공통전극이 배치되어 있다.
전술한 바와 같이, 본 발명이 TN 방식의 액정표시장치에 한정되는 것은 아니며, IPS 방식이나 FFS 방식, 또는 Super-IPS 방식, reverse TN IPS 방식의 액정표시장치에도 적용될 수 있다.
도 4를 참조하면, 어레이 기판(110)에는 종횡으로 배열되어 다수의 화소영역을 정의하는 다수의 게이트라인(미도시)과 데이터라인(미도시), 게이트라인과 데이터라인의 교차영역에 형성된 스위칭소자인 박막 트랜지스터 및 화소영역에 형성된 화소전극(118)이 배치되어 있다.
박막 트랜지스터는 게이트라인에 연결된 게이트전극(121), 데이터라인에 연결된 소오스전극(122) 및 화소전극(118)에 전기적으로 접속된 드레인전극(123)으로 구성될 수 있다. 또한, 박막 트랜지스터는 게이트전극(121)에 공급되는 게이트 전압에 의해 소오스전극(122)과 드레인전극(123) 간에 전도채널을 형성하는 액티브층(124)을 포함할 수 있다.
이때, 액티브층(124)으로 다결정 실리콘 박막을 이용할 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니며, 전술한 바와 같이 비정질 실리콘 박막이나 산화물 반도체, 또는 유기물 반도체 등이 적용될 수 있다.
액티브층(124)은 게이트전극(121) 하부에 위치하여 전도채널을 형성하는 채널영역(124c)과 소오스/드레인전극(122, 123)과 전기적으로 접속하는 소오스/드레인영역(124a, 124b) 및 채널영역(124c)과 소오스/드레인영역(124a, 124b) 사이에 위치하는 엘디디(Lightly Doped Drain; LDD)영역(124l)으로 구성될 수 있다.
엘디디영역(124l)은 저농도의 n- 이온이 주입된 영역으로 오믹-컨택(ohmic contact)을 향상시키는 역할을 한다.
참고로, 도면부호 111, 115a, 115b 및 115c는 각각 버퍼층, 게이트절연막, 층간절연막 및 평탄화막을 나타낸다.
버퍼층(111)은 어레이 기판(110)으로부터 유출되는 알칼리 이온과 같은 불순물로부터 후속 공정에서 형성되는 박막 트랜지스터를 보호하기 위해서 형성될 수 있다.
이때, 본 발명의 제 1 실시예는 액티브층(124) 하부에 비정질 실리콘으로 이루어진 광 차단층(125)이 위치하는 것을 특징으로 한다.
이와 같이 본 발명의 광 차단층(125)은 기존의 불투명한 몰리브덴(Mo) 대신에 비정질 실리콘으로 형성함으로써 개구율을 높이는 동시에 백라이트에 의한 광전류의 상승을 적절히 제한하는 것을 특징으로 한다.
특히, 비정질 실리콘은 광전류를 발생시키는 500nm이하 파장의 빛을 대부분 흡수하고, 그 이상 파장의 빛은 50%이상 투과시키는 특성을 가지고 있다. 따라서, 시인성이 높은 파장은 적절하게 투과시켜 개구율을 높이는 한편, 광전류를 강하게 발생시키는 단(短)파장 영역의 빛은 흡수하여 차단함으로써 기존 몰리브덴(Mo)의 광 차단층이 갖는 개구율의 한계를 극복할 수 있다.
도 5는 다결정 실리콘에 대한 파장대별 광전류를 보여주는 그래프이다.
이때, 도 5에 도시된 그래프의 좌측은 다결정 실리콘 박막의 파장대별 광전류(Iph)를 표시하고 있다. 그래프의 우측은 백라이트의 파장대별 스펙트럼(BLU)과 편광판을 통과한 백라이트의 파장대별 스펙트럼(BLU+Pol.)을 표시하고 있다.
도 6은 비정질 실리콘에 대한 파장대별 투과도를 보여주는 그래프이다.
이때, 도 6에 도시된 그래프의 좌측은 50nm의 비정질 실리콘 박막의 파장대별 투과도(a-Si)를 표시하고 있다. 그래프의 우측은 백라이트의 파장대별 스펙트럼(BLU)과 편광판을 통과한 백라이트의 파장대별 스펙트럼(BLU+Pol.)을 표시하고 있다.
도 7은 본 발명에 따른 액정표시장치에 있어, 투과 스펙트럼(transmittance spectrum)을 보여주는 그래프이다.
이때, 도 7에 도시된 그래프의 좌측은 50nm의 비정질 실리콘 박막을 광 차단층으로 사용한 경우에 있어, 편광판과 광 차단층을 통과한 백라이트의 파장대별 스펙트럼(a-Si)을 표시하고 있다. 그래프의 우측은 편광판을 통과한 백라이트의 파장대별 스펙트럼(BLU+Pol.)을 표시하고 있다.
도 5를 참조하면, 다결정 실리콘 박막에 있어, 가시광(visible ray)의 파장대별 광전류(Iph)의 발생 비율을 보면, 400nm 파장에서 가장 크게 발생되며, 이후 파장 증가에 따라 감소하는 것을 알 수 있다.
그런데, 도 6을 참조하면, 50nm의 비정질 실리콘 박막은 400nm이하 파장의 빛을 90%이상 흡수하는 특성을 가지고 있음을 알 수 있다. 반면에 500nm이상 파장의 빛은 비정질 실리콘 박막을 50%이상 투과하는 것을 알 수 있다.
즉, 비정질 실리콘에 대한 파장대별 투과율은 멀티 패스를 가지며 장파장 영역으로 갈수록 투과율이 증가하는 것을 알 수 있다. 이때, 전 파장 영역에서의 평균 투과율은 26.7%정도로 낮은 편이며, 특히 상대적으로 높은 에너지를 가진 380 ~ 480nm의 단파장 영역에서의 평균 투과율은 0.8%정도에 그치는 것을 알 수 있다. 즉, 단파장 영역에서는 투과율이 낮아 빛이 투과되지 않고 거의 흡수되는 것을 알 수 있다.
이는 본 발명에서 목표로 하는 광 차단층이 없는 구조 대비 약 75%의 광전류 저감과 몰리브덴의 광 차단층 대비 투과도 향상을 가져오는 것을 알 수 있다(도 7 참조).
이때, 광전류의 억제 정도는 비정질 실리콘 박막의 두께를 제어함으로써 달성할 수 있다. 비정질 실리콘 박막의 두께는 약 50nm 수준이며, 필요로 하는 광전류의 억제 정도에 따라 20 ~ 150nm의 두께를 가질 수 있다.
한편, 본 발명에서는 비정질 실리콘을 불투명한 몰리브덴 대신에 광 차단층으로 사용하는 동시에 개구율 향상을 위해 전계(electric filed)가 강하게 걸리는 드레인 측 일부분에만 광 차단층을 형성할 수도 있으며, 이를 본 발명의 제 2 실시예를 통해 상세히 설명한다.
도 8은 본 발명의 제 2 실시예에 따른 액정표시장치의 어레이 기판 일부를 개략적으로 보여주는 단면도이다.
이때, 도 8에 도시된 본 발명의 제 2 실시예는 드레인전극 쪽 일부분에만 광 차단층을 형성한 것을 제외하고는 전술한 본 발명의 제 1 실시예와 실질적으로 동일한 구성으로 이루어져 있다.
즉, 도 8을 참조하면, 본 발명의 제 2 실시예에 따른 어레이 기판(210)에는 종횡으로 배열되어 다수의 화소영역을 정의하는 다수의 게이트라인(미도시)과 데이터라인(미도시), 게이트라인과 데이터라인의 교차영역에 형성된 스위칭소자인 박막 트랜지스터 및 화소영역에 형성된 화소전극(218)이 배치되어 있다.
박막 트랜지스터는 게이트라인에 연결된 게이트전극(221), 데이터라인에 연결된 소오스전극(222) 및 화소전극(218)에 전기적으로 접속된 드레인전극(223)으로 구성될 수 있다. 또한, 박막 트랜지스터는 게이트전극(221)에 공급되는 게이트 전압에 의해 소오스전극(222)과 드레인전극(223) 간에 전도채널을 형성하는 액티브층(224)을 포함할 수 있다.
이때, 액티브층(224)으로 다결정 실리콘 박막을 이용할 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니며, 전술한 바와 같이 비정질 실리콘 박막이나 산화물 반도체, 또는 유기물 반도체 등이 적용될 수 있다.
액티브층(224)은 게이트전극(221) 하부에 위치하여 전도채널을 형성하는 채널영역(224c)과 소오스/드레인전극(222, 223)과 전기적으로 접속하는 소오스/드레인영역(224a, 224b) 및 채널영역(224c)과 소오스/드레인영역(224a, 224b) 사이에 위치하는 엘디디영역(224l)으로 구성될 수 있다.
엘디디영역(224l)은 저농도의 n- 이온이 주입된 영역으로 오믹-컨택을 향상시키는 역할을 한다.
참고로, 도면부호 211, 215a, 215b 및 215c는 각각 버퍼층, 게이트절연막, 층간절연막 및 평탄화막을 나타낸다.
이때, 전술한 바와 같이 본 발명의 제 2 실시예는 액티브층(224) 하부에 비정질 실리콘으로 이루어진 광 차단층(225)이 위치하는 것을 특징으로 한다.
특히, 본 발명의 제 2 실시예에 따른 광 차단층(225)은 전계가 강하게 걸리는 드레인전극 쪽 일부분, 즉 드레인전극 쪽의 엘디디영역(224l)을 전부 가리면서 채널영역(224c)과 드레인영역(224b)을 일부 가리도록 위치하는 것을 특징으로 한다.
이와 같이 본 발명의 제 2 실시예에 따른 광 차단층(225)은 기존의 불투명한 몰리브덴 대신에 비정질 실리콘으로 대체하는 동시에 드레인전극 쪽 일부분에만 형성함으로써 광전류의 상승을 최소화하는 동시에 액정패널의 투과율을 극대화할 수 있다.
이러한 광 차단층(225)의 두께는 약 50nm 수준이며, 필요로 하는 광전류의 억제 정도에 따라 20 ~ 150nm의 두께를 가질 수 있다.
한편, 본 발명은 듀얼 게이트(dual gate) 또는 듀얼 채널(dual channel) 구조를 갖는 박막 트랜지스터에도 적용 가능하며, 이를 다음의 본 발명의 제 3, 제 4 실시예를 통해 상세히 설명한다.
도 9a 및 도 9b는 본 발명의 제 3 실시예에 따른 박막 트랜지스터를 개략적으로 보여주는 평면도 및 단면도이다. 이때, 도 9b는 도 9a에 도시된 본 발명의 제 3 실시예에 따른 박막 트랜지스터에 있어, A-A'선에 따라 절단한 단면을 개략적으로 보여주고 있다.
그리고, 도 10a 및 도 10b는 본 발명의 제 4 실시예에 따른 박막 트랜지스터를 개략적으로 보여주는 평면도 및 단면도이다. 이때, 도 10b는 도 10a에 도시된 본 발명의 제 4 실시예에 따른 박막 트랜지스터에 있어, B-B'선에 따라 절단한 단면을 개략적으로 보여주고 있다.
이때, 본 발명의 제 4 실시예는 드레인전극 쪽 일부분에만 광 차단층이 형성된 것을 제외하고는 본 발명의 제 3 실시예와 실질적으로 동일한 구성으로 이루어져 있다.
전술한 바와 같이, 본 발명에 따른 액정표시장치는 스페이서(미도시)를 통해 일정한 셀 갭을 유지하는 컬러필터 기판(미도시)과 어레이 기판(310, 410) 및 컬러필터 기판과 어레이 기판(310, 410) 사이의 셀 갭에 형성된 액정층(미도시)으로 구성된다.
어레이 기판(310, 410)에는 종횡으로 배열되어 다수의 화소영역을 정의하는 다수의 게이트라인(316, 416)과 데이터라인(미도시), 게이트라인(316, 416)과 데이터라인의 교차영역에 형성된 스위칭소자인 박막 트랜지스터 및 화소영역에 형성된 화소전극(미도시)이 배치되어 있다.
도 9a, 도 9b, 도 10a 및 도 10b를 참조하면, 본 발명의 제 3, 제 4 실시예에 따른 박막 트랜지스터는 게이트라인(316, 416)의 일부를 구성하는 제 1, 제 2 게이트전극(321',421', 321",421"), 데이터라인에 연결된 소오스전극(322, 422) 및 화소전극에 전기적으로 접속된 드레인전극(323, 423)으로 구성될 수 있다. 또한, 박막 트랜지스터는 게이트전극(321',421', 321",421")에 공급되는 게이트 전압에 의해 소오스전극(322, 422)과 드레인전극(323, 423) 간에 전도채널을 형성하는 액티브층(324, 424)을 포함할 수 있다.
제 1, 제 2 게이트전극(321',421', 321",421")은 데이터라인 근처에 위치하는 제 1 게이트전극(321', 421')과 화소영역 내에 위치하는 제 2 게이트전극(321", 421")으로 구성될 수 있다.
즉, 본 발명에서 제 1 게이트전극(321', 421')은 블랙매트릭스가 위치하는 데이터라인 근처에 위치하며, 제 2 게이트전극(321", 421")은 개구부를 형성하는 화소영역 내에 위치하는 경우를 예로 들고 있다.
이때, 액티브층(324, 424)으로 다결정 실리콘 박막을 이용할 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니며, 전술한 바와 같이 비정질 실리콘 박막이나 산화물 반도체, 또는 유기물 반도체 등이 적용될 수 있다.
본 발명의 제 3 실시예에 따른 액티브층(324)은 제 1, 제 2 게이트전극(321', 321") 하부에 위치하여 전도채널을 형성하는 제 1, 제 2 채널영역(324c', 324c")과 소오스/드레인전극(322, 323)과 전기적으로 접속하는 제 1, 제 2 소오스/드레인영역(324a',324a", 324b',324b") 및 제 1, 제 2 채널영역(324c', 324c")과 제 1, 제 2 소오스/드레인영역(324a',324a", 324b',324b") 사이에 위치하는 제 1, 제 2 엘디디영역(324l', 324l")으로 구성될 수 있다.
또한, 본 발명의 제 4 실시예에 따른 액티브층(424)은 제 1, 제 2 게이트전극(421', 421") 하부에 위치하여 전도채널을 형성하는 제 1, 제 2 채널영역(424c', 424c")과 소오스/드레인전극(422, 423)과 전기적으로 접속하는 제 1, 제 2 소오스/드레인영역(424a',424a", 424b',424b") 및 제 1, 제 2 채널영역(424c', 424c")과 제 1, 제 2 소오스/드레인영역(424a',424a", 424b',424b") 사이에 위치하는 제 1, 제 2 엘디디영역(424l', 424l")으로 구성될 수 있다.
제 1, 제 2 엘디디영역(324l',424l', 324l",424l")은 저농도의 n- 이온이 주입된 영역으로 오믹-컨택을 향상시키는 역할을 한다.
참고로, 도면부호 311,411, 315a,415a 및 315b,415b는 각각 버퍼층, 게이트절연막 및 층간절연막을 나타낸다.
이때, 전술한 바와 같이 본 발명의 제 3, 제 4 실시예는 액티브층(324, 424) 하부에 비정질 실리콘으로 이루어진 광 차단층(325, 425)이 위치하는 것을 특징으로 한다.
특히, 본 발명의 제 3, 제 4 실시예에 따른 광 차단층(325, 425)은 듀얼 채널 중에 개구부를 형성하는 화소영역 내에 위치하는 제 2 채널영역(324c", 424c') 쪽에만 형성되는 것을 특징으로 한다.
또한, 본 발명의 제 4 실시예에 따른 광 차단층(425)은 전계가 강하게 걸리는 드레인전극 쪽 일부분, 즉 드레인전극 쪽의 제 2 엘디디영역(424l")을 전부 가리면서 제 2 채널영역(424c")과 제 2 드레인영역(424b")을 일부 가리도록 위치하는 것을 특징으로 한다.
듀얼 채널 구조를 갖는 액정표시장치의 경우 소오스 쪽의 광 차단층을 제거하는 경우, 하나의 화소 기준으로 투과율이 약 2.3% 향상되는 것을 알 수 있다. 그리고, 문헌(IEEE Transactions on Electron Devices, Vol. 56, Issue 1, 2009, pp. 50~56 참조)을 통해 다결정 실리콘 박막 트랜지스터에서 광전류는 드레인 전계가 강한 드레인 정션(drain junction)에서 상대적으로 높게 발생되는 것을 알 수 있다.
이와 같이 본 발명의 제 3, 제 4 실시예는 광 차단층(325, 425)으로 기존의 불투명한 몰리브덴 대신에 비정질 실리콘으로 대체하는 동시에 전계가 강하게 걸리는 드레인전극 쪽 일부분에만 광 차단층(325, 425)을 형성하거나, 듀얼 채널 중에 화소영역에 위치하는 채널 쪽에만 광 차단층(325, 425)을 형성함으로써 광전류의 상승을 최소화하는 동시에 액정패널의 투과율을 극대화할 수 있다.
이러한 광 차단층(325, 425)의 두께는 약 50nm 수준이며, 필요로 하는 광전류의 억제 정도에 따라 20 ~ 150nm의 두께를 가질 수 있다.
상기에서 설명한 본 발명은 액정표시장치뿐만 아니라 박막 트랜지스터를 이용하여 제작하는 다른 표시장치, 예를 들면 스위칭 트랜지스터나 구동 트랜지스터에 유기전계발광소자(Organic Light Emitting Diodes; OLED)가 연결된 유기전계발광 디스플레이장치에도 이용될 수 있다.
상기한 설명에 많은 사항이 구체적으로 기재되어 있으나 이것은 발명의 범위를 한정하는 것이라기보다 바람직한 실시예의 예시로서 해석되어야 한다. 따라서 발명은 설명된 실시예에 의하여 정할 것이 아니고 특허청구범위와 특허청구범위에 균등한 것에 의하여 정하여져야 한다.
110,210,310,410 : 어레이 기판
121,221,321',321",421',421" : 게이트전극
122,222,322,422 : 소오스전극 123,223,323,423 : 드레인전극
124,224,324,424 : 액티브층 125,225,325,425 : 광 차단층

Claims (9)

  1. 다수의 게이트라인과 데이터라인이 교차하여 다수의 화소영역을 정의하는 어레이 기판;
    상기 어레이 기판 위에 배치되며, 비정질 실리콘으로 이루어진 광 차단층;
    상기 광 차단층이 배치된 어레이 기판 위에 배치되는 버퍼층;
    상기 버퍼층 위에 배치되며, 적어도 하나의 채널영역, 상기 채널영역의 양측에 각각 배치된 소오스영역 및 드레인영역, 상기 채널영역과 상기 소오스영역 사이 및 상기 채널영역과 상기 드레인영역 사이에 각각 배치된 제 1 엘디디영역 및 제 2 엘디디영역을 포함하는 액티브층;
    상기 액티브층이 배치된 어레이 기판 위에 배치되는 게이트절연막;
    상기 게이트절연막이 배치된 상기 채널영역 상부에 배치되는 적어도 하나의 게이트전극;
    상기 게이트전극이 배치된 어레이 기판 위에 배치되는 층간절연막;
    상기 층간절연막 위에 배치되며, 상기 소오스영역 및 드레인영역과 각각 전기적으로 접속하는 소오스전극 및 드레인전극;
    상기 화소영역에 형성되고 상기 드레인전극과 전기적으로 접속되는 화소전극; 및
    상기 어레이 기판과 대향하여 합착되는 컬러필터 기판을 포함하며,
    상기 광 차단층은 상기 제2엘디디영역 하부에 배치되며,
    상기 광 차단층은 상기 제2엘디디영역에서 상기 채널영역의 일부 영역과 상기 드레인영역의 일부 영역으로 연장되도록 형성되어 상기 채널영역의 일부 영역, 상기 드레인영역의 일부 영역, 상기 제2엘디디영역으로 입사되는 광은 차단하고, 상기 채널영역의 다른 영역, 상기 드레인영역의 다른 영역, 상기 소오스영역, 상기 제1엘디디영역으로 입사되는 광은 투과시키는 것을 특징으로 하는 액정표시장치.
  2. 제 1 항에 있어서, 상기 광 차단층은 20 ~ 150nm의 두께를 가지는 것을 특징으로 하는 액정표시장치.
  3. 제 1 항에 있어서, 상기 액티브층은 다결정 실리콘으로 이루어진 것을 특징으로 하는 액정표시장치.
  4. 삭제
  5. 다수의 게이트라인과 데이터라인이 교차하여 다수의 화소영역을 정의하는 어레이 기판;
    상기 어레이 기판 위에 배치되며, 비정질 실리콘으로 이루어진 광 차단층;
    상기 광 차단층이 배치된 어레이 기판 위에 배치되는 버퍼층;
    상기 버퍼층 위에 배치되며, 제 1 채널영역 및 제 2 채널영역과, 상기 제 1 채널영역 양측에 배치된 제 1 소오스영역 및 제 1 드레인영역과, 상기 제 2 채널영역 양측에 배치된 제 2 소오스영역 및 제 2 드레인영역과, 상기 제 1 채널영역과 상기 제 1 소오스영역 사이 및 상기 제 1 채널영역과 상기 제1 드레인영역 사이에 각각 배치되는 제 1 엘디디영역 및 제 2 엘디디영역과, 상기 제 2 채널영역과 상기 제 2 소오스영역 사이 및 상기 제 2 채널영역과 상기 제 2 드레인영역 사이에 각각 배치되는 제 3 엘디디영역 및 제 4 엘디디영역을 포함하는 액티브층;
    상기 액티브층이 배치된 어레이 기판 위에 배치되는 게이트절연막;
    상기 제 1 채널영역 및 상기 제 2 채널영역에 대응하는 상기 게이트절연막 상부에 배치되며, 상기 데이터라인 근처에 위치하는 제 1 게이트전극과 상기 화소영역 내에 위치하는 제 2 게이트전극을 포함하는 게이트전극;
    상기 게이트전극이 배치된 어레이 기판 위에 배치되는 층간절연막;
    상기 층간절연막 위에 배치되며, 상기 제 1 소오스영역 및 상기 제 2 드레인영역과 각각 전기적으로 접속하는 소오스전극 및 드레인전극;
    상기 화소영역에 형성되고 상기 드레인전극과 전기적으로 접속되는 화소전극; 및
    상기 어레이 기판과 대향하여 합착되는 컬러필터 기판을 포함하며,
    상기 광 차단층은 상기 제 4 엘디디영역 하부에 배치되며,
    상기 광 차단층은 상기 제 4 엘디디영역에서 상기 제 2 채널영역의 일부 영역과 상기 제 2 드레인영역의 일부 영역으로 연장되도록 형성되어 상기 제 2 채널영역의 일부 영역, 상기 제 2 드레인영역의 일부 영역, 상기 제 4 엘디디영역으로 입사되는 광은 차단하고, 상기 제 2 채널영역의 다른 영역, 상기 제 2 드레인영역의 다른 영역, 상기 제 2 소오스영역, 상기 제 3 엘디디영역, 상기 제 1 채널영역, 상기 제 1 소오스영역, 상기 제 1 드레인영역, 상기 제 1 엘디디영역, 상기 제 2 엘디디영역으로 입사되는 광은 투과시키는 것을 특징으로 하는 액정표시장치
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
KR1020140169913A 2014-12-01 2014-12-01 액정표시장치 KR102296472B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140169913A KR102296472B1 (ko) 2014-12-01 2014-12-01 액정표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140169913A KR102296472B1 (ko) 2014-12-01 2014-12-01 액정표시장치

Publications (2)

Publication Number Publication Date
KR20160065652A KR20160065652A (ko) 2016-06-09
KR102296472B1 true KR102296472B1 (ko) 2021-08-31

Family

ID=56138917

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140169913A KR102296472B1 (ko) 2014-12-01 2014-12-01 액정표시장치

Country Status (1)

Country Link
KR (1) KR102296472B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7045185B2 (ja) * 2017-12-27 2022-03-31 株式会社ジャパンディスプレイ アレイ基板、アレイ基板の製造方法、表示装置及びスイッチング素子
CN115373188A (zh) * 2021-05-20 2022-11-22 京东方科技集团股份有限公司 一种阵列基板、显示面板

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100546707B1 (ko) * 2003-04-30 2006-01-26 엘지.필립스 엘시디 주식회사 박막트랜지스터 및 그의 형성방법
KR102093192B1 (ko) * 2012-12-03 2020-03-25 엘지디스플레이 주식회사 박막 트랜지스터와 디스플레이 장치 및 그들의 제조방법

Also Published As

Publication number Publication date
KR20160065652A (ko) 2016-06-09

Similar Documents

Publication Publication Date Title
US10303021B2 (en) BOA liquid crystal display panel and manufacturing method thereof
US9559124B2 (en) Display panel
US8330898B2 (en) Flexible liquid crystal display device
KR20130015470A (ko) 디스플레이패널 및 이를 포함하는 디스플레이장치
KR20130015471A (ko) 디스플레이패널 및 이를 채용한 디스플레이장치
US8922743B2 (en) Liquid crystal display device and method of fabricating the same
JP6775325B2 (ja) 薄膜トランジスタ基板および液晶表示装置
US20150227015A1 (en) Liquid crystal display device
KR102296472B1 (ko) 액정표시장치
JP2008165029A (ja) 液晶表示装置
US9817291B2 (en) Liquid crystal display device
US20100231561A1 (en) Liquid crystal display device
JP2013127558A (ja) 液晶表示装置
KR102578543B1 (ko) 커버 윈도우 및 이를 포함하는 표시장치
US9134578B2 (en) Liquid crystal display device
US20180286891A1 (en) Thin film transistor and display device
JP2018064020A (ja) 表示装置
JP5879212B2 (ja) 液晶表示装置
KR20170061868A (ko) 미러 디스플레이 패널
CN212965693U (zh) 透明显示装置
US20230280625A1 (en) Liquid crystal display device
JP4294669B2 (ja) 表示装置
JP4294664B2 (ja) 表示装置
KR100744395B1 (ko) 액정표시장치
JP2007004204A (ja) 表示装置

Legal Events

Date Code Title Description
A201 Request for examination
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant