KR102295363B1 - 스위치드 커패시터 레귤레이터의 슬루 레이트 제어를 위한 회로 및 방법 - Google Patents

스위치드 커패시터 레귤레이터의 슬루 레이트 제어를 위한 회로 및 방법 Download PDF

Info

Publication number
KR102295363B1
KR102295363B1 KR1020207027043A KR20207027043A KR102295363B1 KR 102295363 B1 KR102295363 B1 KR 102295363B1 KR 1020207027043 A KR1020207027043 A KR 1020207027043A KR 20207027043 A KR20207027043 A KR 20207027043A KR 102295363 B1 KR102295363 B1 KR 102295363B1
Authority
KR
South Korea
Prior art keywords
switch
control unit
circuit
slew rate
coupled
Prior art date
Application number
KR1020207027043A
Other languages
English (en)
Other versions
KR20200123804A (ko
Inventor
토마스 리
즈펑 리
알베르토 알레산드로 안젤로 푸젤리
한스 메이베어트
Original Assignee
라이온 세미컨덕터 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 라이온 세미컨덕터 인크. filed Critical 라이온 세미컨덕터 인크.
Priority to KR1020217026722A priority Critical patent/KR102665144B1/ko
Publication of KR20200123804A publication Critical patent/KR20200123804A/ko
Application granted granted Critical
Publication of KR102295363B1 publication Critical patent/KR102295363B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0029—Circuits or arrangements for limiting the slope of switching signals, e.g. slew rate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Electronic Switches (AREA)
  • Power Conversion In General (AREA)

Abstract

회로는, 제1 커패시터(C1); VIN에 커플링된 제1 측부 및 C1의 제1 측부에 커플링된 제2 측부를 갖는 제1 스위치(S1); S1의 제2 측부에 커플링된 제1 측부를 갖는 제2 스위치(S2); S2의 제2 측부에 커플링된 제1 측부 및 C1의 제2 측부에 커플링된 제2 측부를 갖는 제3 스위치(S3); S3의 제2 측부에 커플링된 제1 측부 및 VSUPPLY에 커플링된 제2 측부를 갖는 제4 스위치(S4)를 포함하며, 제1 상태에서, S1 및 S3는 오프(off)이고, S2 및 S4는 온(on)이며; 제2 상태에서, S1 및 S3는 온이고, S2 및 S4는 오프이며; S1의 제어부, S2의 제어부, S3의 제어부, 및 S4의 제어부 중 적어도 하나는 시변 슬루 레이트(time-varying-slew-rate) 신호에 커플링된다.

Description

스위치드 커패시터 레귤레이터의 슬루 레이트 제어를 위한 회로 및 방법
스위치드 커패시터 레귤레이터는 잘 알려진 종류의 레귤레이터이며, 전압 또는 전류를 레귤레이팅하기 위해 사용될 수 있다. 여러 기존의 커패시터 레귤레이터에서, 레귤레이터 내의 스위치 네트워크가 레귤레이터를 2개의 상태 사이에서 스위칭한다. 그러한 레귤레이터의 출력 전압 또는 출력 전류는, 레귤레이터가 상태를 스위칭하는 주파수를 조정함으로써 레귤레이팅될 수 있다. 그러나, 스위칭 주파수를 변경하는 것은, 전자파 간섭(EMI, electromagnetic interference)에 민감한 전자 디바이스에서는 금제될 수 있다. 예컨대, 너무 많은 EMI는 통화 품질 및 무선 데이터 전송에 영향을 미칠 수 있기 때문에 모바일 전화는 EMI에 대해 엄격한 사양을 가지며, 모바일 전화 엔지니어는 통화 품질이 저하되지 않도록 보장하기 위해 다양한 칩이 중요 통신 신호와 간섭하는 것을 방지하도록 종종 다양한 칩의 동작 주파수를 조정할 필요가 있다. 엄격한 EMI 사양을 충족시키기 위해, SC 레귤레이터는, 예측가능한 단일 스위칭 주파수에서 동작할 필요가 있을 수 있다. 이 경우, SC 레귤레이터는 출력 전압을 레귤레이팅하기 위해 스위칭 주파수를 조정할 수 없다.
따라서, 스위치드 커패시터 레귤레이터의 출력을 레귤레이팅하기 위한 새로운 메커니즘이 바람직하다.
일부 실시예에 따라서, 스위치드 커패시터 레귤레이터의 슬루 레이트 제어를 위한 회로 및 방법이 제공된다. 더 구체적으로, 일부 실시예에서, 스위치드 커패시터 레귤레이터를 위한 회로가 제공되며, 회로는, 제1 측부 및 제2 측부를 갖는 제1 커패시터; 입력 전압에 커플링된 제1 측부, 제1 커패시터의 제1 측부에 커플링된 제2 측부, 및 제어부를 갖는 제1 스위치; 제1 스위치의 제2 측부에 커플링된 제1 측부, 제2 측부, 및 제어부를 갖는 제2 스위치; 제2 스위치의 제2 측부에 커플링된 제1 측부, 제1 커패시터의 제2 측부에 커플링된 제2 측부, 및 제어부를 갖는 제3 스위치; 제3 스위치의 제2 측부에 커플링된 제1 측부, 공급 전압에 커플링된 제2 측부, 및 제어부를 갖는 제4 스위치를 포함하며, 제1 상태에서, 제1 스위치는 오프(off)이고, 제2 스위치는 온(on)이고, 제3 스위치는 오프이고, 제4 스위치는 온이며, 제2 상태에서, 제1 스위치는 온이고, 제2 스위치는 오프이고, 제3 스위치는 온이고, 제4 스위치는 오프이며, 제1 스위치의 제어부, 제2 스위치의 제어부, 제3 스위치의 제어부, 및 제4 스위치의 제어부 중 적어도 하나는, 시간에 따라 변화하는 슬루 레이트(slew rate)를 갖는 제어 신호에 커플링된다.
더 구체적으로, 이들 실시예 중 일부에서, 제1 스위치는 PMOS FET이고, 제1 스위치의 제어부는 PMOS FET의 게이트이다.
더 구체적으로, 이들 실시예 중 일부에서, 제2 스위치는 NMOS FET이고, 제2 스위치의 제어부는 NMOS FET의 게이트이다.
더 구체적으로, 이들 실시예 중 일부에서, 제3 스위치는 PMOS FET이고, 제3 스위치의 제어부는 PMOS FET의 게이트이다.
더 구체적으로, 이들 실시예 중 일부에서, 제4 스위치는 NMOS FET이고, 제4 스위치의 제어부는 NMOS FET의 게이트이다.
더 구체적으로, 이들 실시예 중 일부에서, 공급 전압은 접지이다.
더 구체적으로, 이들 실시예 중 일부에서, 회로는, 제2 커패시터의 제2 측부에 커플링된 제1 측부 및 공급 전압에 커플링된 제2 측부를 갖는 제2 커패시터를 더 포함한다.
더 구체적으로, 이들 실시예 중 일부에서, 회로는, 제1 스위치의 제어부, 제2 스위치의 제어부, 제3 스위치의 제어부, 및 제4 스위치의 제어부 중 하나에 커플링된 제1 측부를 갖는 가변 커패시턴스를 더 포함한다. 더 구체적으로, 이들 실시예 중 일부에서, 가변 커패시턴스는 스위치드 커패시터의 뱅크(bank)이다. 더 구체적으로, 이들 실시예 중 일부에서, 가변 커패시턴스는 버랙터(varactor)이다.
더 구체적으로, 이들 실시예 중 일부에서, 회로는, 출력부를 갖는 가변 전류원; 공급 전압에 커플링된 제1 측부를 가지며, 제1 스위치의 제어부, 제2 스위치의 제어부, 제3 스위치의 제어부, 및 제4 스위치의 제어부 중 하나 및 가변 전류원의 출력부에 커플링된 제2 측부를 갖는 제3 커패시터를 더 포함한다.
도 1은 일부 실시예에 따른 N:M 스위치드 커패시터(SC; switched capacitor) 레귤레이터의 모델의 예이다.
도 2a는 일부 실시예에 따른 2:1 SC 레귤레이터의 예이다.
도 2b는, 일부 실시예에 따른, 도 2a의 2:1 SC 레귤레이터의 4개의 게이트에 대한 파형의 예를 도시한다.
도 3a 내지 도 3c는 일부 실시예에 따른 상이한 슬루 레이트를 갖는 게이트 구동 파형의 예를 도시한다.
도 3d는, 일부 실시예에 따른, 게이트 구동기 신호를 생성하는 구동기의 공급 전압을 조정함으로써 유효 VGS를 조정하기 위한 방식의 예를 도시한다.
도 4a는 일부 실시예에 따른 슬루 레이트를 변경하기 위한 제1 회로의 예이다.
도 4b는 일부 실시예에 따른 슬루 레이트를 변경하기 위한 제2 회로의 예이다.
일부 실시예에 따라서, 전력 스위치의 제어 신호에 대해 가변 슬루 레이트를 사용하여 스위치드 커패시터 레귤레이터의 출력을 레귤레이팅하기 위한 메커니즘이 제공된다.
도 1은 일부 실시예에 따른 N:M 스위치드 커패시터(SC) 레귤레이터의 모델의 예(100)를 도시한다. 예컨대, N이 2이고 M이 1이라면, SC 레귤레이터 모델(100)은 2:1 SC 레귤레이터를 기술한다. 입력 전압 VIN(102)에는 비율 M/N(108)이 곱해지며, 출력 저항 ROUT(106)이 뒤따른다. VOUT = M x VIN/N - ROUT x IOUT. ROUT(106)은, SC 레귤레이터의 스위칭 주파수를 변경함으로써 조정될 수 있지만, 특정 응용예에서 EMI 이유로 인해 이는 금제될 수 있다. ROUT(106)은 또한, 전력 스위치의 유효 저항을 변경함으로써 조정될 수 있다. 이를 행하기 위한 하나의 방식은, 전력 스위치로 가는 게이트 구동기 신호의 슬루 레이트를 변경하는 것이다.
도 2a는 일부 실시예에 따른 2:1 SC 레귤레이터(102)의 예를 도시한다. 도시된 바와 같이, 레귤레이터(102)는 4개의 전력 스위치 PTOP(202), NMID(204), PMID(206), 및 NBOT(208)를 포함한다. 일부 실시예에서 이들 스위치를 구현하기 위해 임의의 적합한 컴포넌트가 사용될 수 있다. 예컨대, 일부 실시예에서, PTOP(202) 및 PMID(206)는 PMOS FET 전력 스위치일 수 있고, NMID(204) 및 NBOT(208)는 NMOS FET 전력 스위치일 수 있다.
동작 중에, VIN(104)의 1/2에 가깝도록 VOUT(108)을 레귤레이팅하기 위해 레귤레이터가 상태 0과 상태 1 사이에서 전이하도록 하기 위해, 이들 스위치는 턴온(turn on) 및 턴오프(turn off)될 수 있다. 이들 스위치는 4개의 전력 스위치 PTOP(202), NMID(204), PMID(206), 및 NBOT(208)의 4개의 게이트 신호 PTOP_G(210), NMID_G(212), PMID_G(214), 및 NBOT_G(216)에 의해 제어될 수 있다. 게이트 신호는 PTOP(202), NMID(204), PMID(206), 및 NBOT(208)의 각 게이트를 구동시켜 이들을 턴온 또는 턴오프시킨다.
도 2a에 도시된 바와 같이, 상태 0에서, PTOP(202) 및 PMID(206)는 턴오프되고(파선에 의해 표시됨) NMID(204) 및 NBOT(208)는 턴온된다. 상태 1에서, PTOP(202) 및 PMID(206)는 턴온되고, NMID(204) 및 NBOT(208)는 턴오프된다(파선에 의해 표시됨). 도 2a에 도시된 바와 같이, 상태 0에서, CFLY(114)의 제1 측부는 NMID(204)에 의해 디커플링 커패시터 COUT(106)의 제1 측부 및 VOUT(108)을 출력하는 출력부에 커플링될 수 있고; CFLY(114)의 제2 측부는 NBOT(208)에 의해 접지에 커플링될 수 있다. 상태 1에서, CFLY(114)의 제1 측부는 PTOP(202)에 의해 VIN(104)에 커플링될 수 있고; CFLY(114)의 제2 측부는 PMID(206)에 의해 디커플링 커패시터 COUT(106)의 제1 측부 및 VOUT(108)을 출력하는 출력부에 커플링될 수 있다. 일부 실시예에서는, 상태 0 및 상태 1 둘 다에서, COUT(106)의 제2 노드는 접지(110)에 커플링될 수 있다.
도 2b는, 일부 실시예에서 사용될 수 있는 4개의 전력 스위치 PTOP(202), NMID(204), PMID(206), 및 NBOT(208)의 4개의 게이트 PTOP_G(210), NMID_G(212), PMID_G(214), 및 NBOT_G(216)에 대한 예시 파형을 각각 도시한다. 일부 실시예에서, VMID(218)는 VOUT(108)에 연결될 수 있거나, 입력 전압 VIN(104)의 1/2에 가까운 전압을 생성하는 별도의 전압 레귤레이터에 의해 공급될 수 있다.
일부 실시예에서, 도 2b에 도시된 바와 같이, PTOP_G(210)와 PMID_G(214)는 동일한 신호를 공유할 수 있고, NMID_G(212)와 NBOT_G(216)는 동일한 신호를 공유할 수 있다. 일부 실시예에서, 두 스위치 다가 절대로 동시에 턴온되지 않도록 - SC 레귤레이터의 오작동으로 이어질 수 있음 - 보장하기에 충분한 마진을 제공하기 위해, NMID_G(212)의 턴오프 시간과 PTOP_G(210)의 턴온 시간 사이에 부동 시간(dead time)(220)이 존재할 수 있다. 일부 실시예에서, 임의의 적합한 지속시간의 부동 시간이 사용될 수 있다.
전력 스위치가 온일 때에도, 비이상적인 기생 저항으로 인해 0이 아닌 온-상태 저항이 존재한다. 전력 스위치의 온-상태 저항은, ROUT을 조정하여 SC 레귤레이터를 레귤레이팅하도록 조정될 수 있다. MOSFET의 온-상태 저항은 (VGS - Vth)에 대략적으로 반비례하며(VGS는 MOSFET의 게이트-소스 전압이고, Vth는 MOSFET의 문턱 전압임), 따라서 스위치의 온-상태 동안 VGS의 평균 값을 변경하는 것은, 온-상태 저항을 변경하기 위한 하나의 방식이다.
이는, 게이트 구동 신호의 슬루 레이트를 조정함으로써 행해질 수 있다. 도 3a 내지 도 3c는, 게이트 구동 신호로서의 게이트 구동 파형일 수 있는 상이한 슬루 레이트를 갖는 게이트 구동 파형의 예를 도시한다. 상이한 파형을 사용함으로써, 온-상태 저항을 제어할 수 있다. 도 3a는 가장 높은 유효 VGS, 또는 온-상태 동안의 VGS의 가장 높은 평균 값을 가지며, 이는 NBOT(208)에 대한 가장 낮은 온-상태 저항으로 이어진다. 도 3b는 더 낮은 유효 VGS를 가지며 도 3c는 가장 낮은 유효 VGS를 갖는다. 일부 실시예에서, NBOT_G(216)에 대한 슬루 레이트를 감소시키는 것은, 더 낮은 유효 VGS 및 더 낮은 ROUT으로 이어질 수 있다. 일부 실시예에서, 이는 NBOT(208) 이외의 스위치에도 적용될 수 있다.
도 3d에 도시된 바와 같이, 일부 실시예에서, 유효 VGS를 조정하기 위한 또 다른 방식은, 게이트 구동기 신호(예컨대, NBOT_G(216))를 생성하는 구동기의 공급 전압을 조정하는 것일 수 있다. 도 3d에서, NBOT_G(216)는 GND(110)와 VLOW(318) 사이에서 스위칭되며, VLOW(318)는, VMID(218)보다 더 낮은 전압인 가변 전압 레벨이다. 이 방법의 결점은, 가변 전압 VLOW(318)를 생성하기 위해 추가적인 전압 레귤레이터를 요구한다는 것이다. VLOW(318)는 GND(110)와 VMID(218) 사이의 이의의 값일 수 있다. VLOW(318) 전압이 더 낮을수록, NBOT(208)의 온-상태 저항이 더 높아진다. NBOT(208)의 온-상태 저항을 조정함으로써, 레귤레이터는 출력 전압 또는 출력 전류를 레귤레이팅할 수 있다.
대조적으로, 슬루 레이트를 변경하는 것은, 매우 단순한 회로를 사용하여 행해질 수 있다. 일부 실시예에 따른, 슬루 레이트를 변경하기 위해 사용될 수 있는 회로의 2개의 예가 도 4a 내지 도 4b에 도시되어 있다. 도 4a에 도시된 바와 같이, NBOT(208)의 게이트 상에, 연결되거나 연결해제되는 커패시터의 어레이일 수 있는 조정가능 커패시터(402) 또는 버랙터가 존재할 수 있다. NBOT(208)의 온-상태 동안 더 높은 커패시턴스는 NBOT_G(216)의 더 낮은 슬루 레이트 및 더 낮은 유효 VGS를 초래한다. 도 4b에 도시된 바와 같이, 또 다른 예는, NBOT(208)의 게이트에 연결된 커패시터(404)에 전하를 제공하는 가변 전류원(406)(임의의 적절한 방식으로, 예컨대, 조정가능 게이트 전압을 갖는 MOSFET으로 구현될 수 있음)을 갖는 것이다. 전류가 증가함에 따라서, NBOT_G(216)에 대한 슬루 레이트가 증가한다. 일부 실시예에서, NBOT_G(216)에 대한 넓은 범위의 슬루 레이트를 허용하기 위해 가변 전류와 가변 커패시턴스 둘 다가 사용될 수 있다.
PTOP(202), NMID(204), 및 PMID(206)를 비롯한 다른 전력 스위치에 유사한 회로가 적용될 수 있다.
전술한 예시적인 실시예에서 본 발명이 설명 및 예시되었지만, 본 개시는 오직 예로서 이루어졌다는 것과 본 발명의 사상 및 범위로부터 벗어나지 않으면서 본 발명의 구현의 세부사항에서 다수의 변경이 이루어질 수 있다는 것이 이해되며, 본 발명은 다음의 청구범위에 의해서만 제한된다. 개시된 실시예의 특징은 다양한 방식으로 조합 및 재배열될 수 있다.

Claims (11)

  1. 스위치드 커패시터 레귤레이터를 위한 회로에 있어서,
    제1 측부 및 제2 측부를 갖는 제1 커패시터;
    입력 전압에 커플링된 제1 측부, 상기 제1 커패시터의 제1 측부에 커플링된 제2 측부, 및 제어부를 갖는 제1 스위치;
    상기 제1 스위치의 제2 측부에 커플링된 제1 측부, 제2 측부, 및 제어부를 갖는 제2 스위치;
    상기 제2 스위치의 제2 측부에 커플링된 제1 측부, 상기 제1 커패시터의 제2 측부에 커플링된 제2 측부, 및 제어부를 갖는 제3 스위치;
    상기 제3 스위치의 제2 측부에 커플링된 제1 측부, 공급 전압에 커플링된 제2 측부, 및 제어부를 갖는 제4 스위치
    를 포함하며,
    제1 상태에서, 상기 제1 스위치는 오프(off)이고, 상기 제2 스위치는 온(on)이고, 상기 제3 스위치는 오프이고, 상기 제4 스위치는 온이고,
    제2 상태에서, 상기 제1 스위치는 온이고, 상기 제2 스위치는 오프이고, 상기 제3 스위치는 온이고, 상기 제4 스위치는 오프이고,
    상기 제1 스위치의 제어부, 상기 제2 스위치의 제어부, 상기 제3 스위치의 제어부, 및 상기 제4 스위치의 제어부 중 적어도 하나는 제1 제어 신호에 커플링되고, 상기 제1 제어 신호는, 제1 로우(low) 전압 레벨을 갖는 제1 로우 상태와 제1 하이(high) 전압 레벨을 갖는 제1 하이 상태 사이에서 제1 미리 결정된 일정한 주파수로 반복적으로 전이하도록 제어되고,
    상기 제1 제어 신호는, 상기 제1 로우 상태로부터 상기 제1 하이 상태로의 제1 전이 동안 제1 슬루 레이트(slew rate)를 갖도록 제어되고, 상기 제1 슬루 레이트는 상기 제1 로우 상태로부터 상기 제1 하이 상태로의 제2 전이 동안의 제2 슬루 레이트와는 상이하고,
    상기 제1 스위치의 제어부, 상기 제2 스위치의 제어부, 상기 제3 스위치의 제어부, 및 상기 제4 스위치의 제어부 중 적어도 또 다른 하나는 제2 제어 신호에 커플링되고, 상기 제2 제어 신호는, 제2 로우 전압 레벨을 갖는 제2 로우 상태와 제2 하이 전압 레벨을 갖는 제2 하이 상태 사이에서 제2 미리 결정된 일정한 주파수로 반복적으로 전이하도록 제어되고,
    상기 제2 제어 신호는, 상기 제2 로우 상태로부터 상기 제2 하이 상태로의 제1 전이 동안 제3 슬루 레이트를 갖도록 제어되고, 상기 제3 슬루 레이트는 상기 제2 로우 상태로부터 상기 제2 하이 상태로의 제2 전이 동안의 제4 슬루 레이트와는 상이하고,
    상기 제1 로우 전압 레벨은 상기 제2 로우 전압 레벨과는 상이하고, 상기 제1 하이 전압 레벨은 상기 제2 하이 전압 레벨과는 상이하고,
    상기 제1 슬루 레이트, 상기 제2 슬루 레이트, 상기 제3 슬루 레이트, 및 상기 제4 슬루 레이트는, 상기 제2 스위치의 제2 측부에서의 전압을 레귤레이팅하기 위해 사용되는, 스위치드 커패시터 레귤레이터를 위한 회로.
  2. 제1항에 있어서, 상기 제1 스위치는 PMOS FET이고, 상기 제1 스위치의 제어부는 상기 PMOS FET의 게이트인, 스위치드 커패시터 레귤레이터를 위한 회로.
  3. 제2항에 있어서, 상기 제2 스위치는 NMOS FET이고, 상기 제2 스위치의 제어부는 상기 NMOS FET의 게이트인, 스위치드 커패시터 레귤레이터를 위한 회로.
  4. 제2항에 있어서, 상기 제3 스위치는 PMOS FET이고, 상기 제3 스위치의 제어부는 상기 PMOS FET의 게이트인, 스위치드 커패시터 레귤레이터를 위한 회로.
  5. 제4항에 있어서, 상기 제4 스위치는 NMOS FET이고, 상기 제4 스위치의 제어부는 상기 NMOS FET의 게이트인, 스위치드 커패시터 레귤레이터를 위한 회로.
  6. 제1항에 있어서, 상기 공급 전압은 접지인, 스위치드 커패시터 레귤레이터를 위한 회로.
  7. 제1항에 있어서, 상기 제2 스위치의 제2 측부에 커플링된 제1 측부 및 상기 공급 전압에 커플링된 제2 측부를 갖는 제2 커패시터를 더 포함하는, 스위치드 커패시터 레귤레이터를 위한 회로.
  8. 제1항에 있어서, 상기 제1 스위치의 제어부, 상기 제2 스위치의 제어부, 상기 제3 스위치의 제어부, 및 상기 제4 스위치의 제어부 중 하나에 커플링된 제1 측부를 갖는 가변 커패시턴스를 더 포함하는, 스위치드 커패시터 레귤레이터를 위한 회로.
  9. 제8항에 있어서, 상기 가변 커패시턴스는 스위치드 커패시터의 뱅크(bank)인, 스위치드 커패시터 레귤레이터를 위한 회로.
  10. 제8항에 있어서, 상기 가변 커패시턴스는 버랙터(varactor)인, 스위치드 커패시터 레귤레이터를 위한 회로.
  11. 제1항에 있어서,
    출력부를 갖는 가변 전류원; 및
    상기 공급 전압에 커플링된 제1 측부를 가지며, 상기 제1 스위치의 제어부, 상기 제2 스위치의 제어부, 상기 제3 스위치의 제어부, 및 상기 제4 스위치의 제어부 중 하나 및 상기 가변 전류원의 출력부에 커플링된 제2 측부를 갖는 제3 커패시터
    를 더 포함하는, 스위치드 커패시터 레귤레이터를 위한 회로.
KR1020207027043A 2018-02-23 2019-02-14 스위치드 커패시터 레귤레이터의 슬루 레이트 제어를 위한 회로 및 방법 KR102295363B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020217026722A KR102665144B1 (ko) 2018-02-23 2019-02-14 스위치드 커패시터 레귤레이터의 슬루 레이트 제어를 위한 회로 및 방법

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/903,974 US10715035B2 (en) 2018-02-23 2018-02-23 Circuits and methods for slew rate control of switched capacitor regulators
US15/903,974 2018-02-23
PCT/US2019/017950 WO2019164736A1 (en) 2018-02-23 2019-02-14 Circuits and methods for slew rate control of switched capacitor regulators

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020217026722A Division KR102665144B1 (ko) 2018-02-23 2019-02-14 스위치드 커패시터 레귤레이터의 슬루 레이트 제어를 위한 회로 및 방법

Publications (2)

Publication Number Publication Date
KR20200123804A KR20200123804A (ko) 2020-10-30
KR102295363B1 true KR102295363B1 (ko) 2021-08-31

Family

ID=67684489

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020207027043A KR102295363B1 (ko) 2018-02-23 2019-02-14 스위치드 커패시터 레귤레이터의 슬루 레이트 제어를 위한 회로 및 방법
KR1020217026722A KR102665144B1 (ko) 2018-02-23 2019-02-14 스위치드 커패시터 레귤레이터의 슬루 레이트 제어를 위한 회로 및 방법

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020217026722A KR102665144B1 (ko) 2018-02-23 2019-02-14 스위치드 커패시터 레귤레이터의 슬루 레이트 제어를 위한 회로 및 방법

Country Status (4)

Country Link
US (1) US10715035B2 (ko)
KR (2) KR102295363B1 (ko)
CN (1) CN111656302B (ko)
WO (1) WO2019164736A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8619445B1 (en) 2013-03-15 2013-12-31 Arctic Sand Technologies, Inc. Protection of switched capacitor power converter

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070296383A1 (en) 2006-06-27 2007-12-27 Ming Xu Non-Isolated Bus Converters with Voltage Divider Topology
US20150244260A1 (en) 2012-08-23 2015-08-27 Ams Ag Electric circuit of a switchable current source
US20160352218A1 (en) 2014-02-04 2016-12-01 The Trustees Of Dartmouth College System and method for reducing power loss in switched-capacitor power converters
US20170117795A1 (en) 2011-12-23 2017-04-27 Intel Corporation Apparatus and system for generating a signal with phase angle configuration

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5736890A (en) * 1996-04-03 1998-04-07 Semi Technology Design, Inc. Method and apparatus for controlling transistors as rectifiers
US6476683B1 (en) * 2000-07-25 2002-11-05 Yazaki North America, Inc. Adaptive switching speed control for pulse width modulation
US7081789B2 (en) * 2003-12-24 2006-07-25 Telefonaktiebolaget Lm Erisson (Publ) Switched capacitor circuit compensation apparatus and method
US7075343B2 (en) * 2004-12-07 2006-07-11 Analog Devices, Inc. Self-timed switching regulator pre-driver
US7250810B1 (en) * 2005-12-27 2007-07-31 Aimtron Technology Corp. Multi-mode charge pump drive circuit with improved input noise at a moment of mode change
US7598772B2 (en) * 2006-12-29 2009-10-06 Texas Instruments Incorporated Signal driver having selectable aggregate slew rate to compensate for varying process, voltage or temperature conditions
US8305053B2 (en) * 2010-08-18 2012-11-06 Texas Instruments Incorporated System and method for controlling a power switch in a power supply system
US9236856B2 (en) * 2010-12-09 2016-01-12 Taiwan Semiconductor Manufactuing Company, Ltd. Apparatus for controlling slew rate
JP6042091B2 (ja) * 2011-05-13 2016-12-14 ローム株式会社 スイッチングレギュレータの制御回路、スイッチングレギュレータおよび電子機器、スイッチング電源装置、テレビ
WO2017160821A1 (en) 2016-03-14 2017-09-21 Arctic Sand Technologies, Inc. Slew-controlled switched capacitors for ac-dc applications
TWI769160B (zh) * 2016-06-03 2022-07-01 美商英特矽爾美國有限公司 用以軟啟動大功率電荷泵的方法、電路，及電子系統
US10243457B2 (en) 2016-11-01 2019-03-26 Lion Semiconductor Inc. Feedback control for efficient high-speed battery charging

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070296383A1 (en) 2006-06-27 2007-12-27 Ming Xu Non-Isolated Bus Converters with Voltage Divider Topology
US20170117795A1 (en) 2011-12-23 2017-04-27 Intel Corporation Apparatus and system for generating a signal with phase angle configuration
US20150244260A1 (en) 2012-08-23 2015-08-27 Ams Ag Electric circuit of a switchable current source
US20160352218A1 (en) 2014-02-04 2016-12-01 The Trustees Of Dartmouth College System and method for reducing power loss in switched-capacitor power converters

Also Published As

Publication number Publication date
KR20210107169A (ko) 2021-08-31
CN111656302A (zh) 2020-09-11
CN111656302B (zh) 2022-03-22
US10715035B2 (en) 2020-07-14
US20190265743A1 (en) 2019-08-29
WO2019164736A1 (en) 2019-08-29
KR102665144B1 (ko) 2024-05-09
KR20200123804A (ko) 2020-10-30

Similar Documents

Publication Publication Date Title
CN108255228B (zh) 降低稳压器中输出端的负脉冲信号的电路及其稳压方法
CN105429625B (zh) 产生用于信号隔离器的通/断键控载波信号的方法和结构
JP4059387B2 (ja) 集積回路のノードにおけるディジタル信号の遷移エッジのスルー・レートを変化させる装置
US9112502B2 (en) Voltage controlled switching element gate drive circuit
US4877980A (en) Time variant drive circuit for high speed bus driver to limit oscillations or ringing on a bus
US20110181257A1 (en) Controlled Load Regulation and Improved Response Time of LDO with Adapative Current Distribution Mechanism
US8294443B2 (en) Overshoot/undershoot elimination for a PWM converter which requires voltage slewing
US10171016B2 (en) Motor driving circuit
US8441311B2 (en) Voltage regulation circuit
KR102295363B1 (ko) 스위치드 커패시터 레귤레이터의 슬루 레이트 제어를 위한 회로 및 방법
US11381236B2 (en) Miller transition control gate drive circuit
US11316513B2 (en) Gate driver
US10819236B2 (en) Control of a power stage of a switched-mode power supply
US20230231471A1 (en) Closed loop commutation control for a switching power converter
KR100846880B1 (ko) 높고 그리고 넓은 동작 전압 범위를 위한 바이어스 회로를구비한 게이트 드라이버 출력 단
US10152077B2 (en) Voltage generating circuit and pre-driving signal generating module
USRE41728E1 (en) High linearity, low power voltage controlled resistor
KR20170104164A (ko) 개선된 시간 응답 특성을 가지는 레벨 시프터 회로 및 그 제어 방법
CN104283548A (zh) 具有隔离反馈的单向输出级
TW201424224A (zh) 軟啓動電路以及電壓供應器
US6657469B1 (en) Multi-slew-rate switching circuit
KR100221072B1 (ko) 지연회로
EP4177786A1 (en) Electronic integrator circuit for driving inductor
US20050174147A1 (en) Current mode transmitter capable of cancel channel charge error
CN115314040A (zh) 放大器以及lpddr3输入缓冲器

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
A107 Divisional application of patent
GRNT Written decision to grant