KR102292521B1 - 기판 배치대 및 기판 검사 장치 - Google Patents

기판 배치대 및 기판 검사 장치 Download PDF

Info

Publication number
KR102292521B1
KR102292521B1 KR1020190065307A KR20190065307A KR102292521B1 KR 102292521 B1 KR102292521 B1 KR 102292521B1 KR 1020190065307 A KR1020190065307 A KR 1020190065307A KR 20190065307 A KR20190065307 A KR 20190065307A KR 102292521 B1 KR102292521 B1 KR 102292521B1
Authority
KR
South Korea
Prior art keywords
flow path
substrate
refrigerant
mounting table
stage
Prior art date
Application number
KR1020190065307A
Other languages
English (en)
Other versions
KR20190138592A (ko
Inventor
요시야스 가토
무네토시 나가사카
히로시 아메미야
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20190138592A publication Critical patent/KR20190138592A/ko
Application granted granted Critical
Publication of KR102292521B1 publication Critical patent/KR102292521B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67259—Position monitoring, e.g. misposition detection or presence detection

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

본 발명은, 배치대에 있어서의 냉매 유로의 유입구 근방의 온도 분포를 개선할 수 있는 기술을 제공하는 것을 목적으로 한다.
본 개시의 일 양태에 따른 기판 배치대는, 내부에 냉매 유로가 형성되고, 상면에 기판을 배치하는 기판 배치대로서, 상기 냉매 유로는, 유입구를 갖는 제1 유로와, 상기 제1 유로와 연통하고, 유출구를 갖는 제2 유로를 가지며, 상기 제1 유로는, 상기 제2 유로보다 아래쪽에 설치되어 있다.

Description

기판 배치대 및 기판 검사 장치{SUBSTRATE PEDESTAL AND SUBSTRATE INSPECTION APPARATUS}
본 개시는, 기판 배치대 및 기판 검사 장치에 관한 것이다.
반도체 디바이스가 형성된 기판을 배치하는 배치대와, 배치된 기판의 반도체 디바이스의 전기적 특성을 검사하는 검사부와, 배치대의 온도를 조정하는 온도 조정부와, 배치대를 통과하는 냉매 유로를 구비하는 기판 검사 장치가 알려져 있다(예컨대, 특허문헌 1 참조).
일본 특허 공개 제2014-209536호 공보
본 개시는, 배치대에 있어서의 냉매 유로의 유입구 근방의 온도 분포를 개선할 수 있는 기술을 제공한다.
본 개시의 일 양태에 따른 기판 배치대는, 내부에 냉매 유로가 형성되고, 상면에 기판을 배치하는 기판 배치대로서, 상기 냉매 유로는, 유입구를 갖는 제1 유로와, 상기 제1 유로와 연통하고, 유출구를 갖는 제2 유로를 가지며, 상기 제1 유로는, 상기 제2 유로보다 아래쪽에 설치되어 있다.
본 개시에 따르면, 배치대에 있어서의 냉매 유로의 유입구 근방의 온도 분포를 개선할 수 있다.
도 1은 프로버의 구성예를 나타낸 사시도.
도 2는 스테이지의 이동 기구의 구성예를 나타낸 사시도.
도 3은 스테이지의 구성예를 나타낸 단면도.
도 4는 스테이지 내부의 냉매 유로의 일례의 설명도.
도 5는 도 4의 A-A선 단면도.
도 6은 도 4의 B-B선 단면도.
도 7은 도 4의 C-C선 단면도.
도 8은 스테이지 내부의 냉매 유로의 다른 예의 설명도.
도 9는 스테이지 내부의 냉매 유로의 또 다른 예의 설명도.
도 10은 스테이지의 웨이퍼 배치면에 있어서의 온도 분포를 나타낸 도면.
이하, 첨부한 도면을 참조하면서, 본 개시의 한정적이지 않은 예시의 실시형태에 대해서 설명한다. 첨부한 전체 도면 중, 동일 또는 대응하는 부재 또는 부품에 대해서는 동일 또는 대응하는 참조 부호를 붙이고, 중복되는 설명을 생략한다.
(기판 검사 장치)
본 개시의 일 실시형태에 따른 기판 검사 장치에 대해서, 프로버를 예로 들어 설명한다. 도 1은 프로버의 구성예를 나타낸 사시도이다.
도 1에 도시된 바와 같이, 프로버(10)는 웨이퍼(W)를 배치하는 스테이지(11)를 내장하는 본체(12)와, 본체(12)에 인접하여 배치되는 로더(13)와, 본체(12)를 덮도록 배치되는 테스트 헤드(14)를 구비한다. 프로버(10)는, 대구경, 예컨대 직경이 300 ㎜나 450 ㎜인 웨이퍼(W)에 형성된 반도체 디바이스의 전기적 특성의 검사를 행한다.
본체(12)는, 내부가 공동(空洞)인 케이스 형상을 갖는다. 본체(12)의 천장부(12a)에는, 스테이지(11)에 배치된 웨이퍼(W)의 위쪽에 있어서 개구되는 개구부(12b)가 형성되어 있다. 개구부(12b)에는, 후술하는 프로브 카드(17)(도 2 참조)가 배치되고, 프로브 카드(17)는 웨이퍼(W)와 대향한다. 웨이퍼(W)는, 스테이지(11)에 대한 상대 위치가 어긋나지 않도록, 스테이지(11)에 진공 흡착된다.
테스트 헤드(14)는 방체 형상을 가지며, 본체(12) 상에 설치된 힌지 기구(15)에 의해 상방향으로 회동 가능하게 구성된다. 테스트 헤드(14)가 본체(12)를 덮을 때, 테스트 헤드(14)는 콘택트 링(도시하지 않음)을 통해 프로브 카드(17)와 전기적으로 접속된다. 또한, 테스트 헤드(14)는, 프로브 카드(17)로부터 전송되는 반도체 디바이스의 전기적 특성을 나타내는 전기 신호를 측정 데이터로서 기억하는 데이터 기억부(도시하지 않음)를 갖는다. 또한, 테스트 헤드(14)는, 측정 데이터에 기초하여 검사 대상의 웨이퍼(W)에 형성된 반도체 디바이스의 전기적인 결함의 유무를 판정하는 판정부(도시하지 않음)를 갖는다.
로더(13)는, FOUP(Front-Opening Unified Pod) 등의 반송 용기에 수용되어 있는 웨이퍼(W)를 꺼내어, 본체(12)의 스테이지(11)에 배치한다. 또한, 로더(13)는, 반도체 디바이스의 전기적 특성의 검사가 종료된 웨이퍼(W)를, 스테이지(11)로부터 꺼내어 반송 용기에 수용한다.
프로브 카드(17)의 하면에는, 웨이퍼(W)에 형성된 반도체 디바이스의 전극 패드나 땜납 범프에 대응하여, 다수의 프로브 침(도시하지 않음)이 배치된다. 프로브 침은, 전극 패드나 땜납 범프와 전기적으로 접촉 가능하게 구성된다. 스테이지(11)는, 프로브 카드(17) 및 웨이퍼(W)의 상대 위치를 조정하여 반도체 디바이스의 전극 패드 등을 각 프로브 침에 접촉시킨다.
반도체 디바이스의 전극 패드 등을 각 프로브 침에 접촉할 때, 테스트 헤드(14)는, 프로브 카드(17)의 각 프로브 침을 통해 반도체 디바이스에 검사 전류를 흐르게 하고, 그 후, 반도체 디바이스의 전기적 특성을 나타내는 전기 신호를 테스트 헤드(14)의 데이터 기억부에 전송한다. 테스트 헤드(14)의 데이터 기억부는, 전송된 전기 신호를 측정 데이터로서 기억하고, 판정부는 기억된 측정 데이터에 기초하여, 검사 대상의 반도체 디바이스의 전기적인 결함의 유무를 판정한다.
도 2는 스테이지(11)의 이동 기구의 구성예를 나타낸 사시도이다. 도 2에 도시된 바와 같이, 스테이지(11)의 이동 기구(18)는, 도 2 중에 도시된 Y 방향을 따라 이동하는 Y 스테이지(19)와, X 방향을 따라 이동하는 X 스테이지(20)와, Z 방향을 따라 이동하는 Z 이동부(21)를 갖는다.
Y 스테이지(19)는, Y 방향을 따라 배치된 볼나사(22)의 회동에 의해 Y 방향으로 고정밀도로 구동된다. 볼나사(22)는, 스테핑 모터인 Y 스테이지용 모터(23)에 의해 회동된다. X 스테이지(20)는, X 방향을 따라 배치된 볼나사(24)의 회동에 의해 X 방향으로 고정밀도로 구동된다. 볼나사(24)는, 볼나사(22)와 마찬가지로, 스테핑 모터인 X 스테이지용 모터(도시하지 않음)에 의해 회동된다. 또한, 스테이지(11)는, Z 이동부(21) 상에 있어서, 도 2 중에 도시한 θ 방향으로 회전 가능하게 배치되고, 스테이지(11) 상에 웨이퍼(W)가 배치된다.
이동 기구(18)에서는, Y 스테이지(19), X 스테이지(20), Z 이동부(21), 및 스테이지(11)가 협동하여, 웨이퍼(W)에 형성된 반도체 디바이스를 프로브 카드(17)와 대향하는 위치로 이동시키고, 또한, 반도체 디바이스의 전극 패드 등을 각 프로브 침에 접촉시킨다.
그런데, 스테이지(11)에 배치된 웨이퍼(W)에 형성된 반도체 디바이스에 대하여 프로브를 통해 검사 전류를 공급하고, 반도체 디바이스의 전기적 특성을 검사하는 경우, 웨이퍼(W)가 발열될 우려가 있다. 특히, NAND 플래시 메모리, DRAM용의 일괄 콘택트 테스트에서는 개개의 반도체 디바이스를 차례로 검사하는 경우와 비교하여, 웨이퍼(W)의 발열량이 크다. 그 때문에, 과도한 열량이 웨이퍼(W)에 가해져, 원하는 온도로 검사하는 것이 곤란해지는 경우가 있다. 또한, 일괄 콘택트 테스트에 있어서의 웨이퍼 발열시의 웨이퍼 면내 온도 분포가 작아지도록 제어한 상태에서, 반도체 디바이스의 전기적 특성을 검사할 수 있는 스테이지(11)의 시장 요구가 있다.
종래에서는, 내부에 냉매를 환류시키는 냉매 유로를 설치하여 웨이퍼(W)의 발열을 흡열하는 척톱을 갖는 스테이지가 이용되고 있다. 그러나, 종래의 척톱에서는, 냉매 유로가 동일 평면에 배치되어 있기 때문에, 냉매의 흐름의 상류측인 유입구 근방의 영역이, 그 밖의 영역보다 냉각되기 쉬워, 온도가 낮아진다고 하는 과제가 있었다.
그래서, 예의 검토한 결과, 척톱의 내부에, 유입구를 갖는 제1 유로와, 제1 유로와 연통하고 유출구를 갖는 제2 유로를 설치하여, 제1 유로를 제2 유로보다 아래쪽에 배치함으로써, 냉매 유로의 유입구 근방의 온도 분포를 개선할 수 있는 것을 발견하였다. 이하, 냉매 유로의 유입구 근방의 온도 분포를 개선할 수 있는 척톱을 포함하는 스테이지에 대해서 상세히 설명한다.
(스테이지)
도 3은 스테이지의 구성예를 나타낸 단면도이다. 도 4는 스테이지 내부의 냉매 유로의 일례의 설명도이다. 도 4는 평면에서 보았을 때의 냉매 유로의 형상의 개략을 나타낸다. 또한, 도 4에서는, 냉매가 흐르는 방향을 화살표로 나타낸다. 도 5, 도 6, 및 도 7은 각각 도 4의 A-A선 단면도, B-B선 단면도, 및 C-C선 단면도이다.
도 3에 도시된 바와 같이, 스테이지(11)는, 기재(11a)와, 지지부(11b)와, 척톱(11c)과, 히터(11d)를 갖는다.
기재(11a)는, Z 이동부(21)(도 2 참조) 상에 설치되어 있다. 기재(11a)는, 예컨대, 원판 형상을 가지며, 산화알루미늄(Al2O3)에 의해 형성되어 있다.
지지부(11b)는, 기재(11a) 상에 설치되어 있고, 척톱(11c)을 지지한다. 지지부(11b)는, 예컨대 원통 형상을 가지며, 기재(11a)의 상면과 척톱(11c)의 하면 사이에 공간(11s)을 형성한다. 지지부(11b)는, 예컨대 기재(11a)와 동일한 재료인 Al2O3에 의해 형성되어 있다.
척톱(11c)은, 기재(11a) 상에 지지부(11b)를 통해 설치되어 있다. 척톱(11c)은, 상면에 웨이퍼(W)를 배치 가능하게 구성되어 있다. 척톱(11c)의 내부에는, 냉매를 통류 가능한 냉매 유로(F)가 형성되어 있다. 냉매 유로(F)는, 예컨대 도 4에 도시된 바와 같이, 평면에서 보아 외주부로부터 중심부를 향해 나선형으로 연장되고, 또한 중심부로부터 외주부를 향해 나선형으로 연장되도록 형성되어 있다. 또한, 평면에서 보아, 외주부로부터 중심부를 향해 연장되는 나선형의 유로와, 중심부로부터 외주부를 향해 연장되는 나선형의 유로는, 교대로 배치되어 있다. 단, 냉매 유로(F)의 배치는 이것에 한정되는 것은 아니다. 냉매의 종류는 특별히 한정되지 않지만, 예컨대 질소, 공기 등의 기체, 물, 오일, 에틸렌글리콜 수용액, 불소계 액체 등의 액체를 이용할 수 있다.
척톱(11c)은, 예컨대 상면과 수직인 방향으로 구획된 복수의 층을 가지며, 복수의 층 중 적어도 상이한 2개의 층에 냉매 유로(F)가 형성되어 있다. 일 실시형태에서는, 예컨대 도 5에 도시된 바와 같이, 척톱(11c)은, 하부판(101), 중간판(102), 및, 상부판(103)을 가지며, 하부판(101) 및 중간판(102)에 냉매 유로(F)가 형성되어 있다. 단, 중간판(102) 및 상부판(103)에 냉매 유로(F)가 형성되어 있어도 좋고, 하부판(101), 중간판(102), 및 상부판(103)에 냉매 유로(F)가 형성되어 있어도 좋다.
하부판(101)은, 기재(11a) 상에 지지부(11b)를 통해 설치되어 있다. 하부판(101)은, 원판 형상을 가지며, 구리(Cu), 알루미늄(Al) 등의 열전도 재료에 의해 형성되어 있다. 하부판(101)의 상면에는, 홈(101a)이 형성되어 있다. 홈(101a)은, 예컨대, 도 4에 도시된 바와 같이, 척톱(11c)의 외주를 따라 원호형으로 형성되어 있디. 홈(101a)은, 하부판(101)의 상면에 중간판(102)이 접합됨으로써, 냉매 유로 (제1 유로(F1))로서 기능한다. 제1 유로(F1)는 유입구(I)를 가지며, 유입구(I)로부터 제1 유로(F1)에 냉매가 공급된다. 제1 유로(F1)를 흐르는 냉매는, 웨이퍼(W)에서 척톱(11c) 내로 전달된 열을 흡수한다. 제1 유로(F1)는, 예컨대 도 5에 도시된 바와 같이, 제2 유로(F2)보다 아래쪽에 설치되어 있다. 바꿔 말하면, 제1 유로(F1)는, 제2 유로(F2)보다 척톱(11c)의 상면(웨이퍼(W)의 배치면)으로부터 떨어진 위치에 설치되어 있다. 또한, 도 4에 도시된 바와 같이, 평면에서 보아, 제1 유로(F1)의 일부는, 제2 유로(F2)와 겹치도록 설치되어 있다. 또한, 평면에서 보아, 제1 유로(F1)는, 예각을 갖는 유로를 포함하지 않는다. 도 4의 예에서는, 제1 유로(F1)는, 둔각을 갖는 유로에 의해 형성되어 있다. 또한, 제1 유로(F1)는, 제2 유로(F2)보다 단면적이 작아지도록 형성되어 있다. 구체적으로는, 예컨대 홈(101a)의 깊이(D1)를 홈(102a)의 깊이(D2)보다 얕게 하여도 좋고, 홈(101a)의 폭(W1)을 홈(102a)의 폭(W2)보다 좁게 하여도 좋다.
중간판(102)은, 하부판(101)의 상면에 접합되어 있다. 중간판(102)은, 하부판(101)과 대략 같은 직경의 원판 형상을 가지며, Cu, Al 등의 열전도 재료에 의해 형성되어 있다. 중간판(102)의 하면은 평탄하게 형성되어 있고, 하부판(101)의 상면에 접합됨으로써, 홈(101a)의 홈 덮개로서 기능한다. 중간판(102)의 상면에는, 홈(102a)이 형성되어 있다. 홈(102a)의 길이는, 홈(101a)의 길이보다 길어지도록 형성되어 있다. 홈(102a)은, 예컨대 도 4에 도시된 바와 같이, 외주부로부터 중심부를 향해 나선형으로 연장되고, 또한 중심부로부터 외주부를 향해 나선형으로 연장되도록 형성되어 있다. 홈(102a)은, 중간판(102)의 상면에 상부판(103)이 접합됨으로써, 냉매 유로(제2 유로(F2))로서 기능한다. 또한, 중간판(102)에는, 두께 방향에 수직으로 관통하는 관통 구멍(102b)이 형성되어 있다. 관통 구멍(102b)은, 하부판(101)의 상면에 중간판(102)이 접합된 상태에서, 일단이 홈(101a)과 연통하고, 타단이 홈(102a)과 연통하도록 형성되어 있으며, 제1 유로(F1)와 제2 유로(F2)를 접속하는 접속부(F3)로서 기능한다. 제2 유로(F2)에는, 접속부(F3)를 통해 제1 유로(F1)로부터 냉매가 유입된다. 제2 유로(F2)를 흐르는 냉매는, 웨이퍼(W)로부터 척톱(11c) 내로 전달된 열을 흡수한다. 또한, 제2 유로(F2)는, 접속부(F3)와 반대쪽의 단부에 유출구(O)를 갖는다. 제2 유로(F2)를 흐르는 냉매는, 유출구(O)로부터 배출된다. 또한, 제2 유로(F2)에는, 예컨대 도 4에 도시된 바와 같이, 냉매의 흐름 방향을 따라 간격을 두고 복수의 흡열 촉진 부재(104)가 설치되어 있다. 흡열 촉진 부재(104)는, 예컨대 도 6에 도시된 바와 같이, 제2 유로(F2)의 내면측에 설치되어 있다. 보다 구체적으로는, 흡열 촉진 부재(104)는, 일단이 홈(102a)의 바닥면에 접합되고, 타단이 상부판(103)의 하면에 접합되어 있다. 제2 유로(F2)의 내면측에 흡열 촉진 부재(104)를 설치함으로써, 웨이퍼(W)로부터 척톱(11c)(중간판(102) 및 상부판(103)) 내로 전달된 열과, 제2 유로(F2)를 흐르는 냉매 사이에서 열교환이 행해지는 면적이 커지기 때문에, 흡열 효율이 향상된다. 또한, 유출구(O)는, 예컨대 도 7에 도시된 바와 같이, 유입구(I)보다 위쪽에 설치되어 있다.
상부판(103)은, 중간판(102)의 상면에 접합되어 있다. 상부판(103)은, 하부판(101)과 대략 같은 직경의 원판 형상을 가지며, 예컨대 Cu, Al 등의 열전도 재료에 의해 형성되어 있다. 상부판(103)의 상면에는, 웨이퍼(W)가 배치된다. 즉, 상부판(103)의 상면은, 배치면으로서 기능한다. 또한, 상부판(103)의 하면은 평탄하게 형성되어 있고, 중간판(102)의 상면에 접합됨으로써, 홈(102a)의 홈 덮개로서 기능한다.
이와 같이, 척톱(11c)의 내부에, 유입구(I)를 갖는 제1 유로(F1)와, 제1 유로(F1)와 연통하고 유출구(O)를 갖는 제2 유로(F2)를 설치하여, 제1 유로(F1)를 제2 유로(F2)보다 아래쪽에 배치하고 있다. 바꿔 말하면, 제1 유로(F1)를 제2 유로(F2)보다 웨이퍼(W)로부터 떨어진 위치에 설치하고 있다. 이것에 의해, 웨이퍼(W)로부터 척톱(11c) 내로 전달된 열과 제1 유로(F1)를 흐르는 냉매 사이의 열교환이 억제되기 때문에, 유입구(I) 근방의 영역에서의 과냉각을 억제할 수 있다. 그 결과, 냉매 유로(F)의 유입구(I) 근방의 온도 분포를 개선할 수 있다.
또한, 평면에서 보아, 제1 유로(F1)의 일부는 제2 유로(F2)와 겹치도록 설치되어 있다. 이것에 의해, 흐름 저항(압력 손실)을 억제함과 더불어, 상대적으로 냉매 온도가 낮은 제1 유로(F1)에 의한 과냉각 상태를, 상대적으로 냉매 온도가 높은 제2 유로(F2)에 의해 완화할 수 있기 때문에, 냉매 유로(F)의 유입구(I) 근방의 온도 분포를 더욱 개선할 수 있다.
또한, 평면에서 보아, 제1 유로(F1)는, 예각을 갖는 유로를 포함하지 않는다. 이것에 의해, 제1 유로(F1)에 있어서의 흐름 저항(압력 손실)이 작아지기 때문에, 제1 유로(F1)에 있어서의 냉매의 체류가 억제된다. 그 때문에, 제1 유로(F1)에 있어서 웨이퍼(W)로부터 척톱(11c) 내로 전달된 열과 제1 유로(F1)를 흐르는 냉매 사이에서의 열교환이 억제되기 때문에, 유입구(I) 근방의 영역에서의 과냉각을 특히 억제할 수 있다. 그 결과, 냉매 유로(F)의 유입구(I) 근방의 온도 분포를 더욱 개선할 수 있다.
또한, 제2 유로(F2)의 길이는, 제1 유로(F1)의 길이보다 길다. 이것에 의해, 냉매에 의한 흡열을 낭비 없이, 효율적으로 행하면서, 냉매 유로(F)의 유입구(I) 근방의 온도 분포를 개선할 수 있다.
또한, 제1 유로(F1)는, 제2 유로(F2)보다 단면적이 작다. 이것에 의해, 제1 유로(F1)를 흐르는 냉매의 유속이 제2 유로(F2)를 흐르는 냉매의 유속보다 커진다. 그 때문에, 제1 유로(F1)에 있어서 웨이퍼(W)로부터 척톱(11c) 내로 전달된 열과 제1 유로(F1)를 흐르는 냉매 사이에서의 열교환이 억제되기 때문에, 유입구(I) 근방의 영역에서의 과냉각을 특히 억제할 수 있다. 그 결과, 냉매 유로(F)의 유입구(I) 근방의 온도 분포를 더욱 개선할 수 있다.
또한, 제2 유로(F2)의 내면측에 흡열 촉진 부재(104)가 설치되어 있다. 이것에 의해, 웨이퍼(W)로부터 척톱(11c) 내로 전달된 열과, 제2 유로(F2)를 흐르는 냉매 사이에서 열교환이 행해지는 면적이 커지기 때문에, 흡열 효율이 향상된다. 그 때문에, 유입구(I) 근방의 영역과 그 밖의 영역 사이의 온도차를 작게 할 수 있다.
히터(11d)는, 척톱(11c)의 하면에 부착되어 있다. 히터(11d)는, 척톱(11c)을 통해 웨이퍼(W)를 가열한다. 이것에 의해, 냉매 유로(F)를 흐르는 냉매에 의한 온도 제어 이외에, 히터(11d)에 의한 온도 제어를 행할 수 있다. 또한, 척톱(11c)의 하면에 히터(11d)를 부착하는 구조를 채용함으로써, 냉매에 의해 척톱(11c)의 온도의 면내 균일성을 향상시킨 상태에서 척톱(11c)을 전체적으로 더 가열할 수 있다. 그 때문에, 척톱(11c)의 온도의 면내 균일성을 유지한 상태에서 고온측으로 온도 제어할 수 있다.
도 8은 스테이지(11) 내부의 냉매 유로(F)의 다른 예의 설명도이고, 제1 유로(F1)와 제2 유로(F2)의 접속부(F3)를 포함하는 척톱(11c)의 단면을 나타낸다.
도 8의 예에서는, 척톱(11c) 내에 두께 방향으로 소정의 각도로 경사져서 관통하는 관통 구멍(102b1)이 형성되어 있다. 또한, 그 밖의 점에 대해서는, 도 4 내지 도 7을 참조하여 설명한 척톱(11c)과 동일하다.
이와 같이, 관통 구멍(102b1)이 중간판(102)의 두께 방향에 소정의 각도로 경사져 있기 때문에, 접속부(F3)에 있어서의 흐름 저항(압력 손실)이 작아지고, 냉매의 접속부(F3)에 있어서의 체류가 억제된다. 그 때문에, 접속부(F3)에 있어서 웨이퍼(W)로부터 척톱(11c) 내로 전달된 열과 접속부(F3)를 흐르는 냉매 사이에서의 지나친 열교환이 억제되기 때문에, 접속부(F3) 근방의 영역에서의 과냉각을 억제할 수 있다. 그 결과, 접속부(F3) 근방의 영역의 온도가 주위의 영역의 온도보다 낮아지는 것을 억제할 수 있다.
도 9는 스테이지(11) 내부의 냉매 유로의 또 다른 예의 설명도이며, 평면에서 보았을 때의 냉매 유로의 형상의 개략을 나타낸다.
도 9의 예에서는, 스테이지(11) 내부에 냉매 유로가 복수 형성되어 있다. 일 실시형태에서는, 2개의 냉매 유로(FA, FB)가 형성되어 있다. 또한, 그 밖의 점에 대해서는, 도 4 내지 도 7을 참조하여 설명한 척톱(11c)과 동일하다.
냉매 유로(FA)는, 유입구(IA)를 갖는 제1 유로(FA1)와, 제1 유로(FA1)와 연통하고, 유출구(OA)를 갖는 제2 유로(FA2)를 가지며, 제1 유로(FA1)는, 제2 유로(FA2)보다 아래쪽에 설치되어 있다. 제1 유로(FA1)와 제2 유로(FA2)는 접속부(FA3)로써 접속되어 있다.
냉매 유로(FB)는, 유입구(IB)를 갖는 제1 유로(FB1)와, 제1 유로(FB1)와 연통하고, 유출구(OB)를 갖는 제2 유로(FB2)를 가지며, 제1 유로(FB1)는, 제2 유로(FB2)보다 아래쪽에 설치되어 있다. 제1 유로(FB1)와 제2 유로(FB2)는, 접속부(FB3)로써 접속되어 있다.
도 9의 예에서는, 도 4 내지 도 7을 참조하여 설명한 척톱(11c)과 동일한 효과가 발휘된다. 또한, 스테이지(11) 내부에 형성되는 냉매 유로의 수는, 3개 이상이어도 좋다.
(실시예)
도 10은 스테이지(11)의 웨이퍼 배치면에 있어서의 온도 분포를 나타낸 도면이다. 도 10의 상단에는, 도 4 내지 도 7을 참조하여 설명한 척톱(11C)을 갖는 스테이지(11)를 이용했을 때의 스테이지(11)의 웨이퍼 배치면에 있어서의 온도 분포의 시뮬레이션 결과(실시예의 결과)를 나타낸다. 한편, 도 10의 하단에는, 냉매 유로가 동일 평면에 배치되어 있는 척톱(11c)을 갖는 스테이지(11)를 이용했을 때의 스테이지(11)의 웨이퍼 배치면에 있어서의 온도 분포의 시뮬레이션 결과(비교예의 결과)를 나타낸다.
도 10에 도시된 바와 같이, 실시예에서는, 비교예보다 냉매 유로의 유입구 근방(영역 A를 참조)의 온도 분포를 개선할 수 있는 것을 알 수 있다. 또한, 시뮬레이션 결과, 실시예에 있어서의 스테이지(11)의 온도의 면내 균일성은 ±3% 이내이며, 비교예에 있어서의 스테이지(11)의 온도의 면내 균일성은 ±6∼7%였다. 이와 같이, 실시예에서는, 스테이지(11)의 온도의 면내 균일성을 높일 수 있는 것을 알 수 있다.
또한, 상기한 실시형태에 있어서, 웨이퍼(W)는 기판의 일례이고, 스테이지(11)는 기판 배치대의 일례이며, 테스트 헤드(14)는 검사부의 일례이다.
이번에 개시된 실시형태는 모든 점에서 예시이며 제한적인 것은 아니라고 생각되어야 한다. 상기한 실시형태는, 첨부한 청구범위 및 그 취지를 일탈하는 일 없이, 다양한 형태로 생략, 치환, 변경되어도 좋다.

Claims (7)

  1. 내부에 냉매 유로가 형성되고, 상면에 기판을 배치하는 기판 배치대로서,
    상기 냉매 유로는,
    유입구를 갖는 제1 유로와,
    상기 제1 유로와 연통하고, 유출구를 갖는 제2 유로
    를 가지며,
    상기 제1 유로는, 상기 제2 유로보다 아래쪽에 설치되어 있고,
    상기 제2 유로는 평면상에서 외주부로부터 중심부를 향해 연장되는 제2-1 유로와, 중심부로부터 외주부를 향해 연장되는 제2-2 유로를 포함하고,
    상기 제2-1 유로는 접속부에 의해 상기 제1 유로와 연통하는 기판 배치대.
  2. 제1항에 있어서, 평면에서 보아, 상기 제1 유로의 일부는 상기 제2 유로와 겹치도록 설치되어 있는 것인, 기판 배치대.
  3. 제1항 또는 제2항에 있어서, 평면에서 보아, 상기 제1 유로는, 예각을 갖는 유로를 포함하지 않는 것인, 기판 배치대.
  4. 제1항 또는 제2항에 있어서, 상기 제2 유로의 길이는, 상기 제1 유로의 길이보다 긴 것인, 기판 배치대.
  5. 제1항 또는 제2항에 있어서, 상기 제1 유로는, 상기 제2 유로보다 단면적이 작은 것인, 기판 배치대.
  6. 제1항 또는 제2항에 있어서, 상기 냉매 유로는, 복수개 형성되어 있는 것인, 기판 배치대.
  7. 기판에 형성된 반도체 디바이스의 전기적 특성을 검사하는 기판 검사 장치로서,
    상기 기판을 배치하는 기판 배치대와,
    상기 기판 배치대의 상기 기판이 배치되는 면에 대향하여 설치되고, 상기 반도체 디바이스와 전기적으로 접촉 가능한 다수의 프로브를 갖는 프로브 카드
    를 포함하고,
    상기 기판 배치대는, 내부에 형성된 냉매 유로를 가지며,
    상기 냉매 유로는,
    유입구를 갖는 제1 유로와,
    상기 제1 유로와 연통하고, 유출구를 갖는 제2 유로
    를 가지며,
    상기 제1 유로는, 상기 제2 유로보다 아래쪽에 설치되어 있고,
    상기 제2 유로는 평면상에서 외주부로부터 중심부를 향해 연장되는 제2-1 유로와, 중심부로부터 외주부를 향해 연장되는 제2-2 유로를 포함하고,
    상기 제2-1 유로는 접속부에 의해 상기 제1 유로와 연통하는 기판 검사 장치.
KR1020190065307A 2018-06-05 2019-06-03 기판 배치대 및 기판 검사 장치 KR102292521B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018108107A JP7090478B2 (ja) 2018-06-05 2018-06-05 基板載置台及び基板検査装置
JPJP-P-2018-108107 2018-06-05

Publications (2)

Publication Number Publication Date
KR20190138592A KR20190138592A (ko) 2019-12-13
KR102292521B1 true KR102292521B1 (ko) 2021-08-20

Family

ID=68846984

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190065307A KR102292521B1 (ko) 2018-06-05 2019-06-03 기판 배치대 및 기판 검사 장치

Country Status (2)

Country Link
JP (1) JP7090478B2 (ko)
KR (1) KR102292521B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7413112B2 (ja) * 2020-03-24 2024-01-15 東京エレクトロン株式会社 基板載置台及び基板処理装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005209981A (ja) * 2004-01-26 2005-08-04 Sumitomo Electric Ind Ltd 冷却ブロック、ヒータユニット及びそれを搭載した装置
JP2015031578A (ja) * 2013-08-01 2015-02-16 東京エレクトロン株式会社 プローバ
KR101561875B1 (ko) * 2014-07-07 2015-10-30 (주)나노테크 온도제어 시스템이 적용된 히터 조립체

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000124139A (ja) * 1998-10-15 2000-04-28 Hitachi Ltd プラズマ処理装置
JP3448740B2 (ja) 2000-10-16 2003-09-22 住友重機械工業株式会社 ウエハーチャック用冷却／加熱板及びウエハーチャック
JP5981245B2 (ja) 2012-06-29 2016-08-31 京セラ株式会社 流路部材およびこれを用いた熱交換器ならびに半導体製造装置
JP6162558B2 (ja) 2012-09-27 2017-07-12 京セラ株式会社 流路部材およびこれを用いた熱交換器ならびに半導体製造装置
WO2014084334A1 (ja) 2012-11-29 2014-06-05 京セラ株式会社 静電チャック
JP5980147B2 (ja) 2013-03-08 2016-08-31 日本発條株式会社 基板支持装置
JP6205225B2 (ja) 2013-03-25 2017-09-27 東京エレクトロン株式会社 基板検査装置及び基板温度調整方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005209981A (ja) * 2004-01-26 2005-08-04 Sumitomo Electric Ind Ltd 冷却ブロック、ヒータユニット及びそれを搭載した装置
JP2015031578A (ja) * 2013-08-01 2015-02-16 東京エレクトロン株式会社 プローバ
KR101561875B1 (ko) * 2014-07-07 2015-10-30 (주)나노테크 온도제어 시스템이 적용된 히터 조립체

Also Published As

Publication number Publication date
JP2019212775A (ja) 2019-12-12
JP7090478B2 (ja) 2022-06-24
KR20190138592A (ko) 2019-12-13

Similar Documents

Publication Publication Date Title
KR101493871B1 (ko) 웨이퍼 검사장치의 인터페이스 구조
US10663511B2 (en) Substrate mounting table and substrate inspection apparatus
US20120235697A1 (en) Systems and methods of testing semiconductor devices
KR101831038B1 (ko) 기판 검사 장치 및 기판 온도 조정 방법
US7921906B2 (en) Temperature control method and temperature control device
US7498680B2 (en) Test structure
KR102292521B1 (ko) 기판 배치대 및 기판 검사 장치
EP1750303A2 (en) Method for the mitigation of hot spots in integrated circuits chip
US9958500B2 (en) Vacuum socket and semiconductor testing system including the same
US20100308471A1 (en) Electronic device and method for manufacturing the same
JP2014179547A (ja) 半導体モジュール及びその製造方法
US9383389B2 (en) Prober and needle-tip polishing device for probe card
KR20010082138A (ko) 척 장치 및 척 방법
US8552534B2 (en) Laminated semiconductor substrate, semiconductor substrate, laminated chip package and method of manufacturing the same
US9140726B2 (en) Support body for contact terminals and probe card
KR20180138218A (ko) 하나 이상의 창을 포함하는 패키지 온 패키지 반도체 디바이스 조립체 및 관련 방법 및 패키지
US20120216559A1 (en) Mounting device
JP6233039B2 (ja) 半導体試験治具、測定装置、試験方法
JP2008235485A (ja) 半導体ウエハ及び電極パッド下ダメージ検査方法並びに半導体装置
US11561240B2 (en) Intermediate connecting member and inspection apparatus
WO2010106600A1 (ja) 半導体装置及びその製造方法
US20230145744A1 (en) Semiconductor wafer and testing module
KR100911453B1 (ko) 프로브 카드
WO2021039898A1 (ja) 検査治具、及び検査装置
US20240168084A1 (en) Semiconductor structure

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant