KR102284840B1 - 유기발광다이오드 표시장치 - Google Patents

유기발광다이오드 표시장치 Download PDF

Info

Publication number
KR102284840B1
KR102284840B1 KR1020140158348A KR20140158348A KR102284840B1 KR 102284840 B1 KR102284840 B1 KR 102284840B1 KR 1020140158348 A KR1020140158348 A KR 1020140158348A KR 20140158348 A KR20140158348 A KR 20140158348A KR 102284840 B1 KR102284840 B1 KR 102284840B1
Authority
KR
South Korea
Prior art keywords
transistor
node
block
electrode
signal
Prior art date
Application number
KR1020140158348A
Other languages
English (en)
Other versions
KR20160057596A (ko
Inventor
성기영
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020140158348A priority Critical patent/KR102284840B1/ko
Priority to CN201510763584.2A priority patent/CN105609046B/zh
Priority to US14/939,163 priority patent/US9715852B2/en
Publication of KR20160057596A publication Critical patent/KR20160057596A/ko
Application granted granted Critical
Publication of KR102284840B1 publication Critical patent/KR102284840B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G11C19/287—Organisation of a multiplicity of shift registers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0814—Several active elements per pixel in active matrix panels used for selection purposes, e.g. logical AND for partial update
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0205—Simultaneous scanning of several lines in flat panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0205—Simultaneous scanning of several lines in flat panels
    • G09G2310/021—Double addressing, i.e. scanning two or more lines, e.g. lines 2 and 3; 4 and 5, at a time in a first field, followed by scanning two or more lines in another combination, e.g. lines 1 and 2; 3 and 4, in a second field
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0218—Addressing of scan or signal lines with collection of electrodes in groups for n-dimensional addressing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery

Abstract

본 발명의 유기발광다이오드 표시장치는 표시패널 및 스테이지 블록을 포함한다. 표시패널은 유기발광다이오드가 배열되는 4m(m은 자연수) 개의 수평라인을 포함한다. 스테이지 블록은 각 수평라인에 스캔신호 및 발광제어신호를 제공한다. 제i(i는 m 이하의 자연수) 스테이지 블록은 블록신호 생성부, 발광제어신호 생성부 및 복수의 스캔신호 생성부를 포함한다. 제i 블록신호 생성부는 제1 내지 제5 게이트클럭을 이용하여, 제1 내지 제5 블록신호 중에서 어느 하나의 블록신호를 생성한다. 제i 발광제어신호 생성부는 제1 내지 제5 에미션클럭을 이용하여, 제i 발광제어신호를 생성한다. 제(4i-3) 내지 제4i 스캔신호 생성부는 제i 내지 제(i+3) 어시스트 클럭을 이용하여, 제(4i-3) 내지 제4i 스캔신호를 각각 생성한다.

Description

유기발광다이오드 표시장치{Organic Light Emitting Diode}
본 발명은 유기발광다이오드 표시장치에 관한 것이다.
평판 표시장치(FPD; Flat Panel Display)는 소형화 및 경량화에 유리한 장점으로 인해서 데스크탑 컴퓨터의 모니터 뿐만 아니라, 노트북컴퓨터, PDA 등의 휴대용 컴퓨터나 휴대 전화 단말기 등에 폭넓게 이용되고 있다. 이러한 평판 표시장치는 액정표시장치{Liquid Crystal Display; LCD), 플라즈마 표시장치(Plasma Display Panel; PDP), 전계 방출표시장치{Field Emission Display; FED) 및 유기발광다이오드 표시장치(Organic Light Emitting diode Display; 이하, OLED) 등이 있다.
이 중에서 유기발광다이오드 표시장치는 응답속도가 빠르고, 발광효율이 높은 휘도를 표현할 수 있으며 시야각이 큰 장점이 있다. 일반적으로 유기발광다이오드 표시장치는 스캔신호에 의해서 턴-온 되는 트랜지스터를 이용하여 데이터전압을 구동트랜지스터의 게이트 전극에 인가하고, 구동트랜지스터에 공급되는 데이터전압을 스토리지 커패시터에 충전한다. 그리고 발광제어신호를 이용하여 스토리지 커패시터에 충전된 데이터전압을 출력함으로써 유기발광다이오드를 발광시킨다. 즉, 유기발광다이오드에 공급되는 전류는 구동트랜지스터의 게이트전극에 인가되는 데이터전압에 의해서 조절된다. 그런데, 제조공정의 특성상 화소들에 형성되는 각각의 구동트랜지스터는 문턱전압(Vth)에 대한 편차가 발생한다. 구동트랜지스터의 문턱전압의 편차에 의해서 유기발광다이오드에 공급되는 전류는 설계된 값과 다른 값이 제공될 수 있고, 이에 따라서 발광하는 휘도가 원하는 값과 달라질 수 있다.
구동트랜지스터의 문턱전압 편차를 보상하기 위해서 여러 가지 방법들이 제안되었다. 그 중 한 가지 방법으로 구동트랜지스터의 게이트-소스 전위를 문턱전압으로 포화시키는 샘플링 동작을 이용하여 구동트랜지스터의 문턱전압 편차를 보상하는 방법이 있다. 샘플링 동작은 구동트랜지스터의 게이트-소스 전위를 문턱전압으로 포화시키기 위해서 충분한 시간을 확보하는 것이 중요하다. 하지만, 표시패널의 해상도가 높아질수록 하나의 수평라인을 스캔하기 위한 수평주기가 짧아지기 때문에 샘플링 기간을 확보하기가 쉽지 않다
상술한 배경기술의 문제점을 해결하기 위한 본 발명은 샘플링 기간을 충분히 확보하기 위한 유기발광다이오드 표시장치를 제공하기 위한 것이다.
상술한 과제 해결 수단으로 본 발명의 유기발광다이오드 표시장치는 표시패널 및 스테이지 블록을 포함한다. 표시패널은 유기발광다이오드가 배열되는 4m(m은 자연수) 개의 수평라인을 포함한다. 스테이지 블록은 각 수평라인에 스캔신호 및 발광제어신호를 제공한다. 제i(i는 m 이하의 자연수) 스테이지 블록은 블록신호 생성부, 발광제어신호 생성부 및 복수의 스캔신호 생성부를 포함한다. 제i 블록신호 생성부는 제1 내지 제5 게이트클럭을 이용하여, 제1 내지 제5 블록신호 중에서 어느 하나의 블록신호를 생성한다. 제i 발광제어신호 생성부는 제1 내지 제5 에미션클럭을 이용하여, 제i 발광제어신호를 생성한다. 제(4i-3) 내지 제4i 스캔신호 생성부는 제i 내지 제(i+3) 어시스트 클럭을 이용하여, 제(4i-3) 내지 제4i 스캔신호를 각각 생성한다.
본 발명은 복수의 수평라인을 블록으로 설정하고, 동일한 블록에 포함되는 수평라인들에 대해서는 샘플링 단계를 동시에 수행하기 때문에 샘플링 기간을 충분히 확보할 수 있다.
특히, 본 발명은 블록 구동을 수행하기 위해서 블록신호 생성부에서 출력하는 블록신호를 후단 블록신호 생성부의 캐리신호 및 GIP 구조의 클럭신호로 이용하고, 별도의 어시스트 클럭을 이용하여 스캔신호의 폴링 시점을 순차적으로 할 수 있다. 따라서, 각각의 스캔신호 생성부에서 출력되는 스캔신호의 파형을 서로 다르게 할 수 있어서 데이터기입 단계에서 순차구동을 위한 스캔신호를 출력할 수 있다.
도 1은 본 발명에 의한 유기발광다이오드 표시장치의 구성을 나타내는 도면.
도 2는 도 1에 도시된 화소구조의 일례를 나타내는 도면.
도 3은 도 2에 도시된 화소를 구동하기 위한 스캔신호 및 발광제어신호의 타이밍을 나타내는 도면.
도 4는 본 발명에 의한 쉬프트 레지스터의 구성을 나타내는 도면.
도 5는 제1 실시 예에 의한 제i 스테이지의 회로 구성도.
도 6은 도 5에 도시된 제i 스테이지의 동작 타이밍도.
도 7은 본 발명의 제2 실시 예에 따른 제i 스테이지의 회로 구성도.
도 8은 제1 실시 예에 의한 스테이지들에서 리셋스위칭 트랜지스터들의 연결관계에 의한 등가회로도.
이하 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시 예들을 상세히 설명한다. 명세서 전체에 걸쳐서 동일한 참조번호들은 실질적으로 동일한 구성요소들을 의미한다. 이하의 설명에서, 본 발명과 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다.
도 1은 본 발명에 의한 표시장치의 구성을 나타내는 블록도이다. 도 2는 도 1에서 제i(i는 4m 이하의 자연수이고, m은 자연수) 수평라인(HLi)에 배열된 화소(P)의 일례를 나타내는 도면이다.
도 1 및 도 2를 참조하면, 본 발명에 의한 표시장치는 표시패널(100), 타이밍 콘트롤러(110), 데이터 구동부(120) 및 스캔 구동부(130,140)를 포함한다.
표시패널(100)은 서브 픽셀들이 형성되는 표시영역(100A), 표시영역(100A)의 외측으로 각종 신호라인들이나 패드 등이 형성되는 비표시영역(100B)을 포함한다. 표시영역(100A)은 복수 개의 화소(P)를 포함하고, 각각의 화소(P)들이 표시하는 계조를 기반으로 영상을 표시한다. 화소(P)들은 수평라인(HL)을 따라서 복수 개가 배치된다. 화소(P)들은 수평라인(HL)을 따라서 형성되는 스캔라인(SL) 및 에미션라인(EML)을 통해서 각각 스캔신호(SCAN) 및 발광제어신호(Em)를 제공받는다. 그리고 화소(P)들은 데이터구동부(120)와 연결되는 데이터라인(DL) 및 초기화라인(IL)을 통해서 데이터전압(Vdata) 및 초기화전압(Vini)을 제공받는다.
타이밍 콘트롤러(110)는 영상보드에 연결된 LVDS 또는 TMDS 인터페이스 수신회로 등을 통해 수직 동기신호(Vsync), 수평 동기신호(Hsync), 데이터 인에이블 신호(DE), 도트 클럭(DLCK) 등의 타이밍신호를 입력받는다. 타이밍 콘트롤러(T110)는 입력된 타이밍신호를 기준으로 데이터 구동부(120)의 동작 타이밍을 제어하기 위한 데이터제어신호(DDC) 및 스캔구동부(130,140)의 동작 타이밍을 제어하기 위한 게이트제어신호(GDC)를 생성한다.
데이터 구동부(120)는 다수의 소스 드라이브 IC(Integrated Circuit)들을 포함한다. 소스 드라이브 IC들은 타이밍 콘트롤러(T110)로부터 디지털 비디오 데이터들(RGB)과 소스 타이밍 제어신호(DDC)를 공급받는다. 소스 드라이브 IC들은 소스 타이밍 제어신호(DDC)에 응답하여 디지털 비디오 데이터들(RGB)을 감마전압으로 변환하여 데이터전압을 생성하고, 데이터전압을 표시패널(100)의 데이터 라인들(DL)을 통해 공급한다.
스캔 구동부(130,140)는 레벨 시프터(130) 및 쉬프트 레지스터(140)를 포함한다. 쉬프트 레지스터(140)는 표시패널(100)의 비표시영역(100B)에 형성되는 게이트-인-패널(Gate In Panel; 이하 GIP) 방식으로 형성된다.
레벨 시프터(130)는 레벨 시프터(130)는 IC 형태로 표시패널(100)에 접속되는 인쇄회로기판(미도시)에 형성된다. 레벨 시프터(130)는 타이밍 콘트롤러(110)의 제어에 의해서 클럭신호들(CLK) 및 스타트신호(VST)를 레벨 쉬프팅한 후 쉬프트 레지스터(140)에 공급한다.
쉬프트 레지스터(140)는 GIP 방식에 의해 표시패널(100)의 비표시영역(100B)에서 다수의 박막 트랜지스터(이하 TFT) 조합으로 형성된다. 쉬프트 레지스터(140)는 클럭신호들(CLK) 및 스타트신호(VST)에 대응하여 스캔 신호를 시프트하고 출력한다. 제1 내지 제4m 수평라인(HL1~HLm)을 스캔하기 위해서, 쉬프트 레지스터(140)는 제1 내지 제m 스테이지 블록(STG_B1~STG_Bm)을 포함한다. 각각의 스테이지 블록은 복수 개의 수평라인(HL)에 각각 제공되는 스캔신호 및 발광제어신호를 출력한다.
각각의 화소(P)들은 유기발광다이오드(OLED), 구동트랜지스터(DT), 제1 내지 제3 트랜지스터(ST1~ST3), 스토리지 커패시터(Cst) 및 보조 커패시터(Csub)를 포함한다.
유기발광다이오드(OLED)는 구동트랜지스터(DT)로부터 공급되는 구동 전류에 의해 발광한다. 유기발광다이오드(OLED)의 애노드전극과 캐소드전극 사이에는 다층의 유기 화합물층이 형성된다. 유기 화합물층은 정공주입층(Hole Injection layer, HIL), 정공수송층(Hole transport layer, HTL), 발광층(Emission layer, EML), 전자수송층(Electron transport layer, ETL) 및 전자주입층(Electron Injection layer, EIL)을 포함한다. 유기발광다이오드(OLED)의 애노드전극은 구동트랜지스터(DT)의 소스전극에 접속되고, 캐소드전극은 접지단(VSS)에 연결된다.
구동트랜지스터(DT)는 자신의 게이트-소스 간의 전압으로 유기발광다이오드(OLED)에 인가되는 구동전류를 제어한다. 이를 위해서 구동트랜지스터(DT)의 게이트전극은 데이터전압(Vdata)의 입력단에 연결되고, 드레인전극은 구동전압(VDD)의 입력단에 연결되며, 소스전극은 저전압구동전압(VSS)과 연결된다.
제1 트랜지스터(ST1)는 발광제어신호(EM)에 응답하여, 구동전압(VDD) 입력단과 구동트랜지스터(DT) 간의 전류 경로를 제어한다. 이를 위해서 제1 트랜지스터(ST1)의 게이트 전극은 에미션라인(EML)에, 드레인전극은 구동전압(VDD) 입력단에, 소스전극은 구동트랜지스터(DT)에 연결된다.
제2 트랜지스터(T2)는 이전단 스캔신호(SCAN(n-1))에 응답하여, 초기화라인(IL)으로부터 제공받는 초기화전압(Vini)을 제2 노드(n2)로 제공한다. 이를 위해서 제2 트랜지스터(T2)의 게이트 전극은 이전단 게이트라인(15a)에, 드레인전극은 초기화라인(IL)에 소스전극은 제2 노드(n2)에 연결된다.
제3 트랜지스터(ST3)는 현재단 스캔신호(SCAN(n))에 응답하여, 데이터라인(14b)으로부터 제공받는 기준전압(Vref) 또는 데이터전압(Vdata)을 구동트랜지스터(DT)에 제공한다. 이를 위해서, 제3 트랜지스터(T3)의 게이트 전극은 현재단 게이트라인(GL)에, 드레인전극은 데이터라인(14b)에, 소스전극은 구동트랜지스터(DT)에 연결된다.
스토리지 커패시터(Cst)는 데이터라인(14b)으로부터 제공받는 데이터전압(Vdata)을 한 프레임동안 유지하여 구동트랜지스터(DT)가 일정한 전압을 유지하도록 한다. 이를 위해서 스토리지 커패시터(Cst)는 구동트랜지스터(DT)의 게이트 전극과 소스 전극에 연결된다. 보조커패시터(Csub)는 제2 노드(n2)에서 스토리지 커패시터(Cst)와 직렬로 연결되어, 데이터전압(Vdata)의 효율을 높여준다.
도 3은 본 발명에 따른 쉬프트 레지스터의 블록 구성을 나타내는 도면이다. 도 4는 도 3에 도시된 스테이지 블록이 출력하는 신호들을 나타내는 파형도이다.
도 3을 참조하면, 제1 실시 예에 의한 쉬프트 레지스터(140)는 제1 내지 제m 스테이지 블록(STG_B1~STG_Bm)을 포함한다. 제i(i는 m이하의 자연수) 스테이지 블록(STG_Bi)은 블록신호 생성부(BLOCK), 발광제어신호 생성부(EMD) 및 제(4i-3) 내지 제4i 스캔신호 생성부(UNIT[4i-3]~UNIT[4i])를 포함한다.
제i 스테이지 블록(STG_B[i])의 블록신호 생성부(BLOCKi)는 스타트신호(VST or BCLK[i-1]) 및 제i 게이트클럭(GCLKi), 제(i+2) 게이트클럭(GCLK[i+2]) 및 제(i+5) 게이트클럭(GCLK[i+5])을 이용하여, 제i 내지 제(i+4) 블록신호를 생성하여 출력신호로 출력한다. 제i 스테이지 블록(STG_B[i])에 입력되는 제i 게이트클럭(GCLKi)은 출력신호의 출력기간을 결정한다. 제(i+2) 게이트클럭(GCLK[i+2])은 출력신호의 종료시점을 결정하고, 제(i+4) 게이트클럭(GCLK[i+4])은 노드의 전위를 세팅한다.
제i 블록신호 생성부(BLOCKi)가 출력하는 제1 내지 제5 블록신호 중에서 어느 하나의 블록신호는 제i 발광제어신호 생성부(EMDi)의 클럭으로 이용된다. 그리고 제i 블록신호 생성부(BLOCKi)가 출력하는 제i 블록신호(BCLKi])는 제(i+1) 스테이지 블록(STG_B[i-1])에 대응하는 수평라인(HL)들에 배열된 제2 트랜지스터(T2)를 제어한다.
제i 스테이지 블록(STG_B[i])의 발광제어신호 생성부(EMD)는 제i 블록신호(BCLKi), 제i 에미션클럭(ECLKi), 제(i+2) 에미션클럭(ECLK[i+2]), 제(i+1) 에미션클럭(ECLK[i+1]) 및 제(i+4) 에미션클럭(ECLK[i+4])을 이용하여 제i 발광제어신호(EMi)를 생성한다. 제i 발광제어신호(EMi)는 제i 스테이지 블록(STG_Bi)에 대응하는 수평라인(HL[4i-3]~HL4i)들에 배열된 제1 트랜지스터(T1)를 제어한다.
제i 스테이지 블록(STG_B[i])은 제(4i-3) 스캔신호 생성부(UNIT[4i-3]) 내지 제4i 스캔신호 생성부(UNIT[4i])를 포함한다. 각각의 스캔신호 생성부(UNIT)는 스타트신호(VST or BCLK[i-1]) 및 제i 블록신호(GCLKi), 제(i+2) 블록신호(BCLK[i+2]) 및 제(i+3) 블록신호(BCLK[i+3])을 이용하여 스캔신호(SCAN)를 생성한다. 각 스캔신호는 화소(P)들의 제3 트랜지스터(T3)를 제어한다.
도 4를 참조하여, 본 발명의 화소(P)의 동작을 살펴보면 다음과 같다. 후술하는 설명에서 1수평주기(1H)는 순차적인 방법으로 수평라인(HL)을 스캔할 경우에 하나의 수평라인(HL)을 스캔하는 데에 소요되는 스캔기간을 의미한다. 스캔기간은 샘플링 기간 및 데이터기입 기간을 포함한다. 본 발명의 유기발광다이오드 표시장치의 구동방법은 복수의 수평라인의 스캔기간 중에서 일정기간이 중첩된다. 일례로 4개의 수평라인을 하나의 블록으로 설정하고, 각 블록의 스캔기간 중에서 샘플링 기간이 중첩된다. 따라서 종래에는 4개의 수평라인을 4수평주기(H) 동안에 순차적으로 스캔하기 때문에, 1수평주기(H) 동안에 샘플링 단계와 데이터기입 단계를 수행하였다. 이에 반해서, 본 발명은 4개의 수평라인에 대한 샘플링 기간이 중복되기 때문에 샘플링 기간을 더욱 확보할 수 있다.
이하, 제1 스테이지 블록(STG_B)을 중심으로 본 발명의 구동을 살펴보면 다음과 같다.
도 4를 참조하면, 본 발명에 의한 화소(P)의 동작은 구동트랜지스터(DT)의 게이트-소스 전위를 특정 전압으로 초기화하는 초기화기간(Ti), 구동트랜지스터(DT)의 문턱전압을 검출하는 샘플링기간(Ts), 데이터전압(Vdata)을 인가하는 데이터기입 기간(Tw), 문턱전압과 데이터전압(Vdata)을 이용하여 유기발광다이오드(OLED)에 인가되는 구동 전류를 문턱전압과 무관하게 보상하여 발광하는 발광기간(Te)을 포함한다.
초기화기간(Ti) 동안에, 제1 내지 제4 수평라인(HL1~HL4)에 배열된 제2 트랜지스터(T2)는 제5 블록신호(BCLK5)에 응답하여 초기화라인(IL)으로부터 제공받는 초기화전압(Vini)을 제2 노드(n2)에 공급한다. 따라서, 제2 노드(n2)의 전압인 구동트랜지스터(DT)의 소스전압(Vs)은 초기화전압(Vini)의 전위를 갖는다.
제1 수평라인(HL)에 배열된 제3 트랜지스터(T3)는 제1 스캔신호(SCAN1)에 응답하여 데이터라인(DL)으로부터 제공받는 기준전압(Vref)을 제1 노드(n1)에 공급한다. 이와 마찬가지로, 제2 수평라인(HL2) 내지 제4 수평라인(HL4)에 배열된 제3 트랜지스터(T3)들은 각각 제2 내지 제4 스캔신호(SCAN2~SCAN4)에 응답하여 기준전압(Vref)을 제1 노드(n1)에 공급한다. 기준전압(Vref)을 제공받은 제1 내지 제4 수평라인(HL)에 배치된 구동트랜지스터(DT)의 게이트전압(Vg)은 기준전압(Vref)의 전위를 갖는다. 초기화기간(Ti)에서 제2 노드(n2)에 공급되는 초기화전압(Vini)은 화소(P)를 일정 수준으로 초기화하기 위한 것으로서, 이때 초기화전압(Vini)의 크기는 유기발광다이오드(OLED)가 발광하지 않도록 유기발광다이오드(OLED)의 동작전압 보다 작은 전압값으로 설정된다. 예컨대, 초기화전압(Vini)은 -1 내지 +1(V)의 크기를 갖는 전압으로 설정할 수 있다.
샘플링기간(Ts) 동안에, 제1 수평라인(HL)에 배열된 제3 트랜지스터(T3)는 제1 스캔신호(SCAN1)에 응답하여 데이터라인(DL)으로부터 제공받는 기준전압(Vref)을 제1 노드(n1)에 공급한다. 이와 마찬가지로, 제2 수평라인(HL) 내지 제4 수평라인(HL)에 배열된 제3 트랜지스터(T3)들은 각각 제2 내지 제4 스캔신호(SCAN2~SCAN4)에 응답하여 기준전압(Vref)을 제1 노드(n1)에 공급한다. 그리고 제1 내지 제4 수평라인(HL1~HL4)에 배열된 제1 트랜지스터(T1)는 제1 발광제어신호(EM1)에 응답하여 구동전압(VDD)을 구동트랜지스터(DT)로 공급한다. 이때, 구동트랜지스터 게이트전극전압(Vg)은 기준전압(Vref)를 유지한다. 그리고 제2 노드(n2)가 플로팅(floating) 상태임에 따라서, 제2 노드(n2)의 전압은 구동전압(VDD)에서 제1 트랜지스터(T1)와 구동트랜지스터(DT)를 통해 흐르는 전류가 축적된다. 샘플링기간(Ts)을 통해서 상승한 전압은 기준전압(Vref)과 구동트랜지스터(DT)의 문턱전압(Vth) 간의 차이에 해당하는 크기를 갖는 전압으로 포화(saturation)된다. 즉, 샘플링 기간(Ts)의 동작을 통해서, 제1 내지 제4 수평라인(HL)에 배열된 구동트랜지스터(DT)의 게이트-소스 간의 전위차는 문턱전압(Vth)의 크기가 된다.
데이터기입 기간(Tw) 동안에 제1 내지 제4 수평라인(HL)에 배열된 화소(P)들은 순차적으로 데이터를 기입한다.
먼저, 제1 수평라인(HL)에 배열된 제1 및 제2 트랜지스터(T1,T2)는 턴-오프 된다. 그리고 제1 수평라인(HL)에 배열된 제3 트랜지스터(T3)는 제1 스캔신호(SCAN1)에 응답하여 데이터라인(14b)으로부터 제공받는 데이터전압(Vdata)을 제1 노드(n1)로 공급한다. 이때, 플로팅(floating) 상태인 제2 노드(n2) 전압은 스토리지 커패시터(Cs) 및 보조커패시터(C1)의 비율에 의해서 커플링(Coupling)되어서 상승하거나 하강한다.
제1 수평라인(HL)에 배열된 화소(P)들의 데이터기입이 종료된 이후에는 제2 내지 제3 수평라인(HL)에 배열된 화소(P)들의 데이터기입이 수행된다.
발광기간(Te) 동안에, 제1 내지 제4 수평라인(HL)에 배열된 화소(P)들의 제2 트랜지스터(T2)는 턴-오프 상태를 유지하고, 제3 트랜지스터(T3)는 턴-오프되며, 제1 트랜지스터(T1)는 턴-온된다. 발광기간 동안에 스토리지 커패시터(Cs)에 저장된 데이터전압(Vdata)은 유기발광다이오드(OLED)로 공급되고, 이에 따라서 유기발광다이오드(OLED)는 데이터전압(Vdata)에 비례하는 밝기로 발광한다. 이때, 데이터기입 기간(Tw)에서 결정된 제1 노드(n1) 및 제2 노드(n2)의 전압에 의해서 구동트랜지스터(DT)에 전류가 흐르게 되어 유기발광다이오드(OLED)로 원하는 전류가 공급되고, 이에 따라서 유기발광다이오드(OLED)는 데이터전압(Vdata)에 의해 밝기를 조절할 수 있다.
도 5는 제i 스테이지 블록(STG_B)의 블록신호 생성부(BLOCK) 및 발광제어신호 생성부(EMD)의 회로도이고, 도 6은 도 5에 도시된 회로도의 입력신호 및 출력신호를 나타내는 파형도이다. 이하, 제i 스테이지 블록(STG_Bi)의 블록신호 생성부(BLOCK) 및 발광제어신호 생성부(EMD)의 동작을 살펴보면 다음과 같다. 이하 설명에서 제i 블록신호 생성부(BLOCKi) 및 제i 발광제어신호 생성부(EMDi)는 각각 제i 블록신호(BCLKi) 및 제i 발광제어신호(EMi)를 생성하는 것을 일례로 설명하기로 한다.
게이트클럭(GCLK) 및 에미션클럭(ECLK)은 5상으로 구현되고, 각 클럭신호들은 연속적이다. 따라서, (i+k)(k는 1<k<5인 자연수)가 5보다 큰 클럭신호는 5를 감산한 서수의 클럭신호를 이용한다. 예컨대, 제3 스테이지(STG3)에서 제(i+4) 게이트클럭(GCLK[i+4])은 제2 게이트클럭(GCLK2)에 해당한다.
이와 같은 규칙성에 의해서, 제i 블록신호 생성부(BLOCKi)는 스타트신호(VST), 제1 게이트클럭(GCLK1), 제3 게이트클럭(GCLK3) 및 제5 게이트클럭(GCLK5)을 이용하여 제1 블록신호(BCLK1)를 출력한다. 제i 블록신호 생성부(BLOCK)에 입력되는 제i 게이트클럭(GCLKi)은 제i 블록신호(BCLKi)의 출력기간을 결정한다. 제(i+2) 게이트클럭(GCLK[i+2])은 제i 블록신호(BCLKi)의 종료시점을 결정하고, 제(i+4) 게이트클럭(GCLK[i+4])은 제i 블록신호(BCLKi)의 출력 이전에 제1 Q노드(Q)를 충전시키는 동작을 수행한다.
그리고 제i 발광제어신호 생성부(EMD)는 제1 스캔신호(SCAN1), 제1 에미션클럭(ECLK1), 제2 에미션클럭(ECLK2), 제3 에미션클럭(ECLK3) 및 제5 에미션클럭(ECLK5)을 이용하여 제1 발광제어신호(EM1)를 출력한다. 또한, 제1 스테이지(STG1)의 발광제어신호 생성부(140b)는 에미션리셋(ERST)을 이용하여 제1 발광제어신호(EM1)를 초기화한다. 제i 발광제어신호 생성부(EMD)에 입력되는 제i 에미션클럭(ECLKi)은 제i 발광제어신호(EMi)의 출력 타이밍을 결정한다. 제(i+2) 에미션클럭(ECLK[i+2])은 이전 프레임에 출력되던 발광제어신호(EM[i-1])의 종료시점을 결정한다. 제(i+1) 에미션클럭(ECLK[i+1]) 및 제(i+4) 에미션클럭(ECLK[i+4])은 제i 발광제어신호(EMi)가 하이레벨을 유지하도록 제어한다.
제i 블록신호 생성부(BLOCKi) 및 제i 발광제어신호 생성부(EMD)의 회로 구성을 살펴보면 다음과 같다. 도 5에서 고전위전압(VDD)에 의해서 항시 턴-온 상태를 유지하는 보조트랜지스터(Tbv)들은 회로의 안정화를 위한 것으로, 보조트랜지스터(Tbv)들은 항상 턴-온 상태를 유지하기 때문에 등가회로적으로 쇼트 상태인 것으로 간주하여 설명하기로 한다.
제i 블록신호 생성부(BLOCKi)는 제1 내지 제8 트랜지스터(T101~T108)를 포함한다.
제1 트랜지스터(T101)의 제1 전극은 고전위전압원(VDD)과 연결되고, 제2 전극은 제2 트랜지스터(T102)의 제1 전극과 연결되며, 게이트전극은 스타트신호(VST) 입력단자와 연결된다. 제2 트랜지스터(T102)의 제2 전극은 제1 Q노드(Q1)와 연결되고, 게이트전극은 제(i+4) 게이트클럭(GCLK[i+4]) 입력단자와 연결된다. 제1 및 제2 트랜지스터(T102)는 서로 직렬로 연결되고, 제1 및 제2 트랜지스터(T101,T102)는 동시에 턴-온 될 때 고전위전압(VDD)을 제1 Q노드(Q1)에 충전한다. 즉, 제1 및 제2 트랜지스터(T101,T102)는 스타트신호(VST)(또는 제(i-1) 스캔신호(SCAN[i-1])) 및 제(i+4) 게이트클럭(GCLK[i+4])이 동기될 때에 제1 Q노드(Q1)를 충전한다.
제3 트랜지스터(T103)의 제1 전극은 제1 Q노드(Q1)와 연결되고, 제2 전극은 저전위전압(VSS)과 연결되며, 게이트전극은 제1 QB노드(QB1)에 연결된다. 따라서, 제3 트랜지스터(T103)는 제1 QB노드(QB1)의 전위에 대응하여 Q노드의 전위를 저전위전압(VSS)으로 방전한다.
제4 트랜지스터(T104)는 제1 전극을 통해서 고전위전압(VDD)을 제공받고, 제2 전극은 제1 QB노드(QB1)와 연결되며, 게이트전극은 제(i+2) 게이트클럭(GCLK[i+2])과 연결된다. 이에 따라서, 제4 트랜지스터(T104)는 제(i+2) 게이트클럭(GCLK[i+2])에 응답하여, 제1 QB노드(QB1)를 충전한다. 즉, 제4 트랜지스터(T104)는 제(i+2) 게이트클럭(GCLK[i+2])에 응답하여, 제1 출력단(n11)을 방전시켜서, 저전위레벨의 제i 블록신호(BCLKi)를 출력한다.
제5 트랜지스터(T105)의 제1 전극은 제1 QB노드(QB1)에 연결되고, 제2 전극은 저전위전압(VSS)에 연결되며, 게이트전극은 스타트신호 입력단자를 통해서 스타트신호를 입력받는다. 제5 트랜지스터(T105)는 스타트신호(VST) 또는 제(i-1) 스캔신호(SCAN[i+1])에 응답하여 제1 QB노드(QB1)를 저전위전압으로 충전한다.
제6 트랜지스터(T106)의 게이트전극은 제1 Q노드(Q)에 연결되고, 제1 전극이 제i 게이트클럭(GCLKi) 입력단자에 연결되며, 제2 전극이 제1 출력단(n11)에 연결된다. 이에 따라서, 제6 트랜지스터(T106)는 제1 Q노드(Q1)의 전위에 대응하여 제i 게이트클럭(GCLKi)을 출력한다.
제7 트랜지스터(T107)는 제1 QB노드(QB)에 게이트전극이 연결되고 제1 전극을 통해서 저전위전압(VSS)을 제공받으며, 제2 전극이 제1 출력단(n11)에 연결된다. 이에 따라서, 제7 트랜지스터(T107)는 제1 QB노드(QB1)의 전위에 대응하여 제1 출력단(n11)의 전위를 저전위전압(VSS)으로 방전한다.
제8 트랜지스터(T108)는 제1 전극이 제1 QB노드(QB1)에 연결되고, 제2 전극이 저전위전압(VSS)에 연결되며, 게이트전극이 제1 Q노드(Q1)에 연결된다. 이에 따라서, 제8 트랜지스터(T108)는 제1 Q노드(Q1)의 전위에 대응하여 제1 Q노드(Q1)의 전위를 저전위전압(VSS)으로 방전한다.
제i 발광제어신호 생성부(EMD)는 제9 내지 제19 트랜지스터(T119)를 포함한다.
제9 트랜지스터(T109)의 제1 전극은 고전위전압(VDD)에 연결되고, 제2 전극은 제2 Q노드(Q2)에 연결되며, 게이트전극은 제i 에미션클럭(ECLKi) 입력단자에 연결된다. 이에 따라서, 제9 트랜지스터(T109)는 제i 에미션클럭(ECLKi)에 응답하여, 제2 Q노드(Q2)를 충전한다.
제10 트랜지스터(T110)의 제1 전극은 제2 Q노드(Q2)에 연결되고 제2 전극은 저전위전압(VSS)에 연결되며, 게이트전극은 제2 QB노드(QB2)에 연결된다. 이에 따라서, 제10 트랜지스터(T110)는 제2 QB노드(QB2)의 전위에 대응하여, 제2 Q노드(Q2)의 전위를 저전위전압(VSS)으로 방전한다.
제11 트랜지스터(T111)의 제1 전극은 제2 QB노드(QB2)에 연결되고, 제1 전극은 스타트신호(VST)의 입력단자에 연결되며, 게이트전극은 제(i+2) 에미션클럭(ECLK[i+2])에 연결된다. 이에 따라서, 제11 트랜지스터(T111)는 제(i+2) 에미션클럭(ECLK[i+2])에 응답하여, 스타트신호(VST)이 전위를 제2 QB노드(QB2)에 제공한다.
제12 트랜지스터(T112)의 제1 전극은 고전위전압(VDD)에 연결되고, 제2 전극은 제2 출력단(n12)에 연결되며, 게이트전극은 제2 Q노드(Q2)에 연결된다. 이에 따라서, 제12 트랜지스터(T112)는 제2 Q노드(Q2)의 전위에 대응하여, 제2 출력단(n12)으로 고전위전압(VDD)에 대응하는 제i 발광제어신호(EMi)를 출력한다.
풀다운 트랜지스터들인 제13 및 제14 트랜지스터(T114)들은 서로 직렬로 연결되며, 제13 및 제14 트랜지스터(T114)들 각각의 게이트전극은 제2 QB노드(QB2)에 연결되고, 제13 트랜지스터(T113)의 제1 전극은 제2 출력단(n12)에 연결되며, 제14 트랜지스터(T114)의 제2 전극은 저전위전압(VSS)에 연결된다. 이에 따라서, 제13 및 제14 트랜지스터(T114)는 제2 QB노드(QB2)의 전위에 대응하여, 제2 출력단(n12)의 전위를 저전위전압(VSS)으로 방전한다.
리셋스위칭 트랜지스터(T115)의 제1 전극은 고전위전압(VDD)에 연결되고, 제2 전극은 제2 QB노드(QB2)에 연결되며, 게이트전극은 에미션리셋(ERST)을 입력받는 제9 단자(9)에 연결된다. 이에 따라서, 리셋스위칭 트랜지스터(T115)는 에미션리셋(ERST)에 응답하여, 제2 QB노드(QB2)를 고전위전압(VDD)으로 충전한다.
스캔동기화 트랜지스터(T116)는 리셋스위칭 트랜지스터(T115)와 제2 QB노드(QB2) 사이에 형성되고, 게이트전극은 제1 출력단(n11)에 연결된다. 이에 따라서 스캔동기화 트랜지스터(T116)는 제1 출력단(n11)을 통해서 제i 스캔신호(SCANi)가 제공될 때에, 리셋스위칭 트랜지스터(T115)를 경유하는 고전위전압(VDD)을 제2 QB노드(QB2)에 충전한다.
제17 트랜지스터(T117)의 제1 전극은 제2 QB(QB)에 연결되고, 제2 전극은 저전위전압(VSS)에 연결되며, 게이트전극은 제(i+4) 에미션클럭(ECLK[i+4]) 입력단자에 연결된다. 제19 트랜지스터(T119)는 제1 전극은 제2 QB노드(QB2)에 연결되고, 제2 전극은 저전위전압(VSS)에 연결되며, 게이트전극은 제(i+1) 에미션클럭(ECLK[i+1]) 입력단자에 연결된다. 이에 따라서, 제17 및 제19 트랜지스터(T119)는 각각 제(i+4) 에미션클럭(ECLK[i+4]) 및 제(i+1) 에미션클럭(ECLK[i+1])에 응답하여 제13 트랜지스터(T113) 및 제14 트랜지스터(T114)를 턴-오프한다.
제18 트랜지스터(T118)의 제1 전극은 고전위전압(VDD)에 연결되고, 제2 전극은 제13 트랜지스터(T113)의 제2 전극에 연결되며, 게이트전극은 제2 출력단(n12)에 연결된다.
도 6을 참조하여, 제i 블록신호 생성부(BLOCK) 및 제i 발광제어신호 생성부의 동작 과정을 살펴보면 다음과 같다.
먼저, 제i 블록신호 생성부(BLOCK)가 제1 블록신호(BCLK1)를 출력하는 과정을 살펴보면 다음과 같다.
현재 프레임이 시작되는 제1 기간(t1) 동안에, 제1 및 제2 트랜지스터(T102)는 각각 하이레벨의 스타트신호(VST) 및 제5 게이트클럭(GCLK5)에 응답하여 턴-온되어서 제1 Q노드(Q1)를 충전한다. 즉, 제1 Q노드(Q1)는 스타트신호(VSS) 및 제5 게이트클럭(GCLK5)이 동기되는 동안에 프리챠징(precharging)된다.
제1 Q노드(Q1)가 프리챠징된 상태에서, 제1 풀업 트랜지스터(T106)의 제1 전극은 제1 게이트클럭(GCLK1) 입력단자를 통해서 제1 게이트클럭(GCLK1)이 제공될 때에 전위가 높아진다. 제1 풀업 트랜지스터(T106)의 제1 전극의 전위가 높아질 때, 게이트전극의 전위는 제1 부스팅 커패시터(C1)의 전위를 유지하기 위해서 부트스트래핑(bootstrapping)되면서 높아진다. 즉, 제1 풀업 트랜지스터(T6)의 게이트-소스 전위는 게이트전극이 프리챠징된 상태에서 제1 전극에 제공된는 전위에 의해서 더욱 높아지면서 턴-온된다. 그리고 제1 풀업 트랜지스터(T6)는 제1 전극을 통해서 입력되는 제1 게이트클럭(GCLK1)을 블록신호 출력단(n11)으로 출력한다
제8 트랜지스터(T8)는 제1 Q노드(Q1)가 충전된 상태일 때 제1 풀다운 트랜지스터(T7)의 게이트전압을 저전위전압(VSS)으로 유지한다. 즉, 제8 트랜지스터(T8)는 제1 풀업 트랜지스터(T6)가 제1 블록신호(BCLK1)를 출력하는 동안에 스캔신호 출력단(n11)이 방전되는 것을 방지한다.
발광제어신호 생성부(EMD)가 제1 발광제어신호(EM1)를 출력하는 과정을 살펴보면 다음과 같다.
제1 기간(t1) 동안에 스타트신호(VST) 및 제3 에미션클럭(ECLI3)은 동기되기 때문에, 제11 트랜지스터(T111)는 제2 QB노드(QB2)를 충전한다. 제2 QB노드(QB2)가 충전됨에 따라서, 제13 및 제14 트랜지스터(T113,T114)는 턴-온된다. 즉, 이전 프레임 기간의 발광기간(Te) 동안에 하이레벨을 유지하던 제2 출력단(n12)이 전위는 저전위전압(VSS)으로 방전된다.
제1 과도기 기간(t2)이 이후에 제3 기간(t3) 동안에 제17 트랜지스터(T117)는 제5 에미션클럭(ECLK5)에 응답하여 턴-온되고, 제17 트랜지스터(T117)가 턴-온되어서 제2 QB노드(QB2)는 저전위전압(VSS)이 유지된다.
제5 기간(t5) 동안에, 제9 트랜지스터(T109)는 제1 에미션클럭(ECLK1)에 의해서 턴-온된다. 즉, 제9 트랜지스터(T109)는 하이레벨의 제1 에미션클럭(ECLK1)에 응답하여 고전위전압(VDD)을 제공받아서 제2 Q노드(Q2)를 충전한다. 제2 Q노드(Q2)가 충전됨에 따라서, 제12 트랜지스터(T112)는 턴-온되고, 고전위전압(VDD)은 제12 트랜지스터(T112)를 경유하여 제2 출력단(n12)으로 출력된다. 즉, 제5 기간(t5) 동안에 제2 출력단(n12)은 고전위전압(VDD)의 전압레벨을 갖는 제1 발광제어신호(EM1)를 출력한다.
제6 기간(t6) 동안에, 제15 및 스캔동기화 트랜지스터(T115,T116) 각각은 에미션리셋(ERST) 및 고전위의 제1 스캔신호(SCAN1)에 응답하여 턴-온된다. 따라서, 제2 QB노드(QB2)는 충전되고, 이에 따라서 제13 및 제14 트랜지스터(T113,T114)는 턴-온된다. 제13 및 제14 트랜지스터(T113,T114)가 턴-온 되어서, 제5 기간(t5) 동안에 고전위전압(VDD)의 전압레벨을 출력하던 제2 출력단(n12)은 저전위전압(VSS)으로 방전된다. 즉, 제6 기간(t6) 동안에, 고전위의 에미션리셋(ERST) 및 고전위의 제1 스캔신호(SCAN1)는 제1 발광제어신호(EM1)를 저전위로 방전하면서, 제2 출력단(n12)을 초기화한다.
제7 기간(t7) 동안에, 제9 트랜지스터(T109)는 다시 고전위 전압레벨의 제1 에미션클럭(ECLK1)에 응답하여 고전위전압(VDD)을 제2 출력단(n12)으로 출력한다.
또한, 제7 기간(t7) 동안에, 제19 트랜지스터(T119)는 고전위 전압레벨의 제2 에미션클럭(ECLK2)에 응답하여 턴-온되고 제2 QB노드(QB2)를 저전위로 유지한다. 즉, 제7 기간(t7) 동안에 제19 트랜지스터(T119)는 제13 및 제14 트랜지스터(T114)를 턴-오프 상태로 유지시킨다.
그리고 발광기간(Te)동안에 제6 단자(6) 및 제8 단자(8)는 각각 일정한 간격으로 제2 에미션클럭(ECLK2) 및 제5 에미션클럭(ECLK5)을 입력받는다. 즉, 발광기간(Te) 동안에 제17 트랜지스터(T117) 및 제19 트랜지스터(T119)는 교번적으로 턴-온되어서, 제2 QB노드(QB2)를 저전위전압으로 유지하고, 이에 따라서 제13 및 제14 트랜지스터(T114)가 턴-온되는 것을 억제한다. 즉, 제2 및 제5 에미션클럭(ECLK2,ECLK5)은 발광기간(Te) 동안에 제2 출력단(n12)을 통해서 안정적으로 고전위의 제1 발광제어신호(EM1)가 출력되도록 한다.
발광기간(Te) 동안에 제1 스캔신호(SCAN1)는 저전위를 유지하기 때문에 제2 QB노드(QB2)는 플로팅(floating) 상태가 된다. 따라서 발광기간(Te) 동안에 제2 QB노드(QB2)의 전위는 불안정한 상태일 수 있는데, 제1 실시 예의 쉬프트 레지스터(140)는 제2 및 제5 에미션클럭(ECLK2~ECLK5)을 이용하여 발광기간(Te) 동안에 제2 QB노드(QB2)의 전위를 안정화시킬 수 있다. 따라서, 제1 실시 예의 쉬프트 레지스터(140)는 발광기간(Te) 동안에 제2 출력단(n12)을 통해서 안정적으로 고전위의 제1 발광제어신호(EM1)를 출력한다.
도 7은 제i 스캔신호 생성부(UNIT)의 회로도이고, 도 8은 도 7에 도시된 회로도의 입력신호 및 출력신호를 나타내는 파형도이다. 이하, 제i 스테이지 블록(STG_B)의 블록신호 생성부(BLOCK) 및 발광제어신호 생성부(EMD)의 동작을 살펴보면 다음과 같다.
제i 스캔신호 생성부(UNIT)는 제i 및 제(i+4) 블록신호(BCLKi,BCLK[i+4]), 제i 내지 제(i+2) 어시스트클럭(ACLK[i],ACLK[i+2]), 제(i+1) 및 제(i+3) 에미션클럭(ECLK[i+1],ECLK[i+3])을 이용하여 제1 스캔신호(SCAN1)를 출력한다.
제i 스캔신호 생성부(UNITi)는 제1 내지 제14 트랜지스터(T201~T214)를 포함한다.
제1 트랜지스터(T201)의 제1 전극은 고전위전압원(VDD)과 연결되고, 제2 전극은 제2 트랜지스터(T202)의 제1 전극과 연결되며, 게이트전극은 제i 블록신호(BCLKi) 입력단자와 연결된다. 제2 트랜지스터(T202)의 제2 전극은 제3 Q노드(Q3)와 연결되고, 게이트전극은 제(i+4) 에미션클럭(ECLK[i+4]) 입력단자와 연결된다. 제1 및 제2 트랜지스터(T201,T202)는 서로 직렬로 연결되고, 제1 및 제2 트랜지스터(T201,T202)는 동시에 턴-온 될 때 고전위전압(VDD)을 제2 Q노드(Q2)에 충전한다. 즉, 제1 및 제2 트랜지스터(T201,T202)는 제i 블록신호(BCLKi) 및 제(i+4) 에미션클럭(ECLK[i+4])이 동기될 때에 제1 Q노드(Q1)를 충전한다.
제3 트랜지스터(T203)의 제1 전극은 제1 트랜지스터(T201)의 제2 전극에 연결되고, 제2 전극은 제3 Q노드(Q3)에 연결되며, 게이트전극은 제1 어시스트클럭(ACLK1)에 연결된다. 따라서, 제1 및 제3 트랜지스터(T201,T203)는 제i 블록신호(BCLKi) 및 제i 어시스스트클럭(ACLK[i+4])이 동기될 때에 제3 Q노드(Q3)를 충전한다.
제4 트랜지스터(T204)는 제1 전극을 통해서 고전위전압(VDD)을 제공받고, 제2 전극은 제5 트랜지스터(T205)의 제1 전극에 연결되며, 게이트전극은 제(i+4) 블록신호(BCLK[i+4])과 연결된다. 제5 트랜지스터(T205)의 제2 전극은 제3 QB노드(QB3)에 연결되고, 게이트전극은 제i 어시스트클럭(ACLKi)에 연결된다. 이에 따라서, 제4 및 제5 트랜지스터(T204,T205)는 제(i+4) 블록신호(BCLK[i+4]) 및 제i 어시스트클럭(ACLKi)이 동기될 때에 제3 QB노드(QB3)를 충전한다. 즉, 제4 트랜지스터(T104)는 제(i+4) 블록신호(BCLK[i+4]) 및 제i 어시스트클럭(ACLKi)이 동기될 때에, 제3 출력단(n13)을 방전시킨다.
제3 풀업트랜지스터(T206)의 게이트전극은 제3 Q노드(Q3)에 연결되고, 제1 전극이 고전위전압(VDD) 입력단자에 연결되며, 제2 전극이 제3 출력단(n13)에 연결된다.
제3 풀다운트랜지스터(T207)는 게이트전극이 제3 QB노드(QB3)에 연결되고 제1 전극이 저전위전압(VSS) 입력단자에 연결되며, 제2 전극이 제3 출력단(n13)에 연결된다. 이에 따라서, 제3 풀다운트랜지스터(T307)는 제3 QB노드(QB3)의 전위에 대응하여 제3 출력단(n13)의 전위를 저전위전압(VSS)으로 방전한다.
제8 트랜지스터(T208)는 제1 전극이 고전위전압(VDD) 입력단자에 연결되고, 제2 전극이 제3 QB노드(QB3)에 연결되며, 게이트전극이 제(i+1) 어시스트클럭(ACLK[i+1]) 입력단자에 연결된다.
제9 트랜지스터(T209)는 제1 전극이 고전위전압(VDD) 입력단자에 연결되고, 제2 전극이 제3 QB노드(QB3)에 연결되며, 게이트전극이 제(i+2) 어시스트클럭(ACLK[i+2]) 입력단자에 연결된다.
제10 트랜지스터(T210)는 제1 전극이 고전위전압(VDD) 입력단자에 연결되고, 제2 전극이 제3 QB노드(QB3)에 연결되며, 게이트전극이 제i+2 에미션클럭(ECLK[i+2]) 입력단자에 연결된다.
제11 트랜지스터(T211)의 제1 전극은 제3 Q노드(Q3)와 연결되고, 제2 전극은 저전위전압(VSS)과 연결되며, 게이트전극은 제3 QB노드(QB3)에 연결된다. 따라서, 제11트랜지스터(T111)는 제3 QB노드(QB3)의 전위에 대응하여 제3 Q노드(Q3)의 전위를 저전위전압(VSS)으로 방전한다.
제12 트랜지스터(T212)는 제1 전극이 제3 QB노드(QB1)에 연결되고, 제2 전극이 제13 트랜지스터(T213)의 제1 전극에 연결되며, 게이트전극이 제i 블록신호(BCLKi) 입력단자에 연결된다. 제13 트랜지스터(T213)의 제2 전극은 저전위전압(VSS)에 연결되며, 게이트전극은 제(i+3) 에미션클럭(ECLK[i+3])에 연결된다. 이에 따라서, 제12 및 제13 트랜지스터(T212,T213)는 제3 Q노드(Q3)의 전위에 대응하여 제3 Q노드(Q3)의 전위를 저전위전압(VSS)으로 방전한다.
제14 트랜지스터(T214)의 제1 전극은 제12 트랜지스터의 제2 전극에 연결되고, 제2 전극은 저전위전압(VSS)원에 연결되며, 게이트전극은 제i 어시스트클럭(ACLK[i+1])에 연결된다.
도 8은 제1 내지 제4 스캔신호 생성부(UNIT1~UNIT4)의 입력과 출력을 나타내는 타이밍도이다.
초기화 기간(Ti) 동안에, 제1 내지 제4 스캔신호 생성부(UNIT1~UNIT4)의 제1 및 제2 트랜지스터(T1MT2)는 각각 제1 블록신호(BCLK1) 및 제4 에미션클럭(ECLK4)에 의해서 턴-온된다. 따라서 초기화 기간(Ti) 동안에, 제1 내지 제4 스캔신호 생성부(UNIT)의 제1 및 제2 트랜지스터(T1,T2)는 제3 Q노드(Q3)를 충전한다. 고전위로 충전된 제3 Q노드(Q3)의 전위에 대응하여 제3 풀업 트랜지스터(T206)는 고전위전압(VDD)을 제3 출력단(n13)으로 출력한다. 즉, 초기화 기간(Ti) 동안에 제1 내지 제4 스캔신호(SCAN1~SCAN4)는 제3 출력단(n13)을 통해서 출력된다.
초기화 기간(Ti)의 종료 시점에서, 제4 및 제5 트랜지스터(T204,T205)는 각각 제5 블록신호(BCLK5) 및 제1 어시스트클럭(ACLK1)을 입력받아서 턴-온된다. 턴-온된 제4 및 제5 트랜지스터(T204,T205)는 제3 QB노드(QB3)에 고전위전압(VDD)을 충전한다. 제3 QB노드(QB3)가 충전됨에 따라서, 제3 풀업 트랜지스터(T206)는 제3 출력단(N13)을 저전위전압(VSS)으로 방전한다. 즉, 초기화 기간(Ti)의 종료 시점에서 제1 내지 제4 스캔신호(SCAN1~SCAN4)는 저전위전압(vss)으로 방전된다.
샘플링 기간(tS) 동안에, 제1 내지 제4 스캔신호 생성부(UNIT)의 제1 및 제2 트랜지스터(T1,T2)는 각각 제1 블록제어신호(BCLK1) 및 제4 에미션클럭(ECLK4)에 의해서 턴-온된다. 따라서 초기화 기간(Ti) 동안에, 제1 내지 제4 스캔신호 생성부(UNIT1~UNIT4)의 제1 및 제2 트랜지스터(T201,T202)는 제3 Q노드(Q3)를 충전한다. 고전위로 충전된 제3 Q노드(Q3)의 전위에 대응하여 제3 풀업 트랜지스터(T206)는 고전위전압(VDD)을 제3 출력단(n13)으로 출력한다. 즉, 샘플링 기간(Ts) 동안에 제1 내지 제4 스캔신호(SCAN1~SCAN4)는 제3 출력단(n13)을 통해서 출력된다.
데이터기입 기간(Tw) 동안에 제1 내지 제4 스캔신호 생성부(UNIT1~UNIT4)의 동작을 살펴보면 다음과 같다.
먼저 제1 스캔신호 생성부(UNIT1)의 동작은 다음과 같다.
제2 데이터기입 기간(Tw2) 동안에, 제1 스캔신호 생성부(UNIT)의 제8 트랜지스터(T208)는 제2 어시스트클럭(ACLK2)에 의해서 턴-온되어 제3 QB노드(QB3)를 충전한다. 제3 QB노드(QB3)가 충전됨에 따라서, 제3 풀업 트랜지스터(T206)는 제3 출력단(n13)을 저전위전압(VSS)으로 방전한다. 즉, 제1 스캔신호(SCAN)는 제1 데이터기입 기간(Tw1) 이후에 출력이 중단된다.
제2 스캔신호 생성부(UNIT)의 동작은 다음과 같다.
제1 데이터기입 기간(Tw1) 동안에, 제2 스캔신호 생성부(UNIT2)의 제9 트랜지스터(T209)는 제1 어시스트클럭(ACLK1)에 의해서 턴-온되어 제3 QB노드(QB3)를 충전한다. 고전위로 충전된 제3 Q노드(Q3)의 전위에 대응하여 제3 풀업 트랜지스터(T206)는 고전위전압(VDD)을 제3 출력단(n13)으로 출력한다.
제2 데이터기입 기간(Tw2) 동안에, 제2 스캔신호 생성부(UNIT2)의 제1 및 제3 트랜지스터(T201,T203)는 각각 제1 블록신호(BCLK1) 및 제1 어시스트클럭(ACLK1)에 의해서 턴-온되어 제3 Q노드(Q3)를 충전한다. 고전위로 충전된 제3 Q노드(Q3)의 전위에 대응하여 제3 풀업 트랜지스터(T206)는 고전위전압(VDD)을 제3 출력단(n13)으로 출력한다.
제3 데이터기입 기간(Tw3) 동안에, 제3 스캔신호 생성부(UNIT3)의 제8 트랜지스터(T208) 제2 어시스트클럭(ACLK)에 의해서 턴-온되어 제3 QB노드(QB3)를 충전한다. 제3 QB노드(QB3)가 충전됨에 따라서, 제3 풀업 트랜지스터(T206)는 제3 출력단(n13)을 저전위전압(VSS)으로 방전한다.
제3 스캔신호 생성부(UNIT)의 동작은 다음과 같다.
제1 데이터기입 기간(Tw1) 동안에, 제3 스캔신호 생성부(UNIT3)의 제9 트랜지스터(9)는 제1 어시스트클럭(ACLK1)에 의해서 턴-온되어 제3 QB노드(QB3)를 충전한다. 고전위로 충전된 제3 Q노드(Q3)의 전위에 대응하여 제3 풀업 트랜지스터(T206)는 고전위전압(VDD)을 제3 출력단(n13)으로 출력한다.
제3 데이터기입 기간(Tw3) 동안에, 제3 스캔신호 생성부(UNIT3)의 제1 및 제3 트랜지스터(T201,T203)는 각각 제1 블록신호(BCLK1) 및 제3 어시스트클럭(ACLK3)에 의해서 턴-온되어 제3 Q노드(Q3)를 충전한다. 고전위로 충전된 제3 Q노드(Q3)의 전위에 대응하여 제3 풀업 트랜지스터(T206)는 고전위전압(VDD)을 제3 출력단(n13)으로 출력한다.
제4 데이터기입 기간(Tw4) 동안에, 제3 스캔신호 생성부(UNIT3)의 제8 트랜지스터(T208) 제4 어시스트클럭(ACLK4)에 의해서 턴-온되어 제3 QB노드(QB3)를 충전한다. 제3 QB노드(QB3)가 충전됨에 따라서, 제3 풀업 트랜지스터(T206)는 제3 출력단(n13)을 저전위전압(VSS)으로 방전한다.
제4 스캔신호 생성부(UNIT4)의 동작은 다음과 같다.
제1 데이터기입 기간(Tw1) 동안에, 제4 스캔신호 생성부(UNIT4)의 제9 트랜지스터(T209)는 제1 어시스트클럭(ACLK1)에 의해서 턴-온되어 제3 QB노드(QB3)를 충전한다. 고전위로 충전된 제3 Q노드(Q3)의 전위에 대응하여 제3 풀업 트랜지스터(T206)는 고전위전압(VDD)을 제3 출력단(n13)으로 출력한다.
제4 데이터기입 기간(Tw4) 동안에, 제4 스캔신호 생성부(UNIT4)의 제1 및 제3 트랜지스터(T201,T203)는 각각 제1 블록신호(BCLK1) 및 제4 어시스트클럭(ACLK4)에 의해서 턴-온되어 제3 Q노드(Q3)를 충전한다. 고전위로 충전된 제3 Q노드(Q3)의 전위에 대응하여 제3 풀업 트랜지스터(T206)는 고전위전압(VDD)을 제3 출력단(n13)으로 출력한다.
이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 상술한 본 발명의 기술적 구성은 본 발명이 속하는 기술 분야의 당업자가 본 발명의 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 한다. 아울러, 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어진다. 또한, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

Claims (7)

  1. 유기발광다이오드가 배열되는 4m(m은 자연수) 개의 수평라인을 포함하는 표시패널; 및
    상기 각 수평라인에 스캔신호 및 발광제어신호를 제공하는 제1 내지 제m 스테이지 블록을 포함하되,
    제i(i는 m 이하의 자연수) 스테이지 블록은
    제1 내지 제5 게이트클럭을 이용하여, 제1 내지 제5 블록신호 중에서 어느 하나의 블록신호를 제i 블록신호로 생성하는 제i 블록신호 생성부;
    상기 제i 블록신호와 제1 내지 제5 에미션클럭을 이용하여, 제i 발광제어신호를 생성하는 제i 발광제어신호 생성부; 및
    상기 제i 블록신호와 제1 내지 제4 어시스트 클럭을 이용하여, 제(4i-3) 내지 제4i 스캔신호를 각각 생성하는 제(4i-3) 내지 제4i 스캔신호 생성부를 포함하는 유기발광다이오드 표시장치.
  2. 제 1 항에 있어서,
    상기 제i 발광제어신호 생성부는 상기 제i 블록신호를 스타트 신호로 이용하는 유기발광다이오드 표시장치.
  3. 제 1 항에 있어서,
    상기 제1 내지 제4 어시스트 클럭은 상기 제(4i-3) 내지 제4i 스캔신호 생성부의 출력을 저전위로 하강시키기 위한 스위칭 신호로 이용되는 유기발광다이오드 표시장치.
  4. 제 1 항에 있어서,
    상기 제(4i-3) 내지 제4i 스캔신호는 적어도 일정기간 동안 서로 중첩되는 유기발광다이오드 표시장치.
  5. 삭제
  6. 삭제
  7. 삭제
KR1020140158348A 2014-11-13 2014-11-13 유기발광다이오드 표시장치 KR102284840B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020140158348A KR102284840B1 (ko) 2014-11-13 2014-11-13 유기발광다이오드 표시장치
CN201510763584.2A CN105609046B (zh) 2014-11-13 2015-11-11 有机发光显示装置
US14/939,163 US9715852B2 (en) 2014-11-13 2015-11-12 Organic light emitting display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140158348A KR102284840B1 (ko) 2014-11-13 2014-11-13 유기발광다이오드 표시장치

Publications (2)

Publication Number Publication Date
KR20160057596A KR20160057596A (ko) 2016-05-24
KR102284840B1 true KR102284840B1 (ko) 2021-08-04

Family

ID=55962408

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140158348A KR102284840B1 (ko) 2014-11-13 2014-11-13 유기발광다이오드 표시장치

Country Status (3)

Country Link
US (1) US9715852B2 (ko)
KR (1) KR102284840B1 (ko)
CN (1) CN105609046B (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9571093B2 (en) 2014-09-16 2017-02-14 Navitas Semiconductor, Inc. Half bridge driver circuits
US9401612B2 (en) 2014-09-16 2016-07-26 Navitas Semiconductor Inc. Pulsed level shift and inverter circuits for GaN devices
KR102218653B1 (ko) * 2015-02-12 2021-02-23 삼성디스플레이 주식회사 표시 장치의 게이트 드라이버 및 표시 장치
CN104821153B (zh) * 2015-05-29 2017-06-16 京东方科技集团股份有限公司 栅极驱动电路及oled显示装置
US10847077B2 (en) * 2015-06-05 2020-11-24 Apple Inc. Emission control apparatuses and methods for a display panel
KR102413874B1 (ko) * 2015-07-02 2022-06-29 삼성디스플레이 주식회사 발광제어 구동부 및 이를 포함하는 표시장치
US9831867B1 (en) 2016-02-22 2017-11-28 Navitas Semiconductor, Inc. Half bridge driver circuits
KR20180062276A (ko) * 2016-11-30 2018-06-08 엘지디스플레이 주식회사 유기 발광 다이오드 표시 장치
KR20180071642A (ko) * 2016-12-20 2018-06-28 엘지디스플레이 주식회사 게이트 구동회로 및 이를 포함하는 표시 장치
CN106782406B (zh) * 2017-02-08 2019-04-09 京东方科技集团股份有限公司 移位寄存器电路及其驱动方法、栅极驱动电路、显示面板
CN107731170B (zh) * 2017-10-31 2020-03-17 京东方科技集团股份有限公司 补偿模块、栅极驱动单元、电路及其驱动方法和显示装置
JP7116539B2 (ja) * 2017-11-27 2022-08-10 株式会社ジャパンディスプレイ 表示装置
CN108231003B (zh) * 2018-01-19 2019-11-22 昆山国显光电有限公司 像素电路及其驱动方法、有机电致发光器件、显示装置
US10339869B1 (en) * 2018-02-01 2019-07-02 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. OLED display device
CN108899344B (zh) * 2018-06-29 2021-02-09 京东方科技集团股份有限公司 一种oled显示面板、其驱动方法及显示装置
KR102616361B1 (ko) * 2018-12-11 2023-12-26 엘지디스플레이 주식회사 마이크로 디스플레이 장치 및 구동 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103150992A (zh) 2013-03-14 2013-06-12 友达光电股份有限公司 一种像素驱动电路

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100319856B1 (ko) * 1998-11-04 2002-02-19 윤종용 영상 신호의 전송장치
CN1246821C (zh) * 2002-08-22 2006-03-22 友达光电股份有限公司 发光器件的驱动方法与系统
JP4147872B2 (ja) * 2002-09-09 2008-09-10 日本電気株式会社 液晶表示装置及びその駆動方法並びに液晶プロジェクタ装置
JP3652676B2 (ja) * 2002-09-17 2005-05-25 松下電器産業株式会社 撮像装置および画像ピックアップシステム
CN1242488C (zh) * 2002-10-23 2006-02-15 友达光电股份有限公司 发光组件的驱动电路
JP2004191752A (ja) * 2002-12-12 2004-07-08 Seiko Epson Corp 電気光学装置、電気光学装置の駆動方法および電子機器
KR101056297B1 (ko) * 2009-11-03 2011-08-11 삼성모바일디스플레이주식회사 화소 및 이를 구비한 유기전계발광 표시장치
KR101101105B1 (ko) * 2009-11-04 2012-01-03 삼성모바일디스플레이주식회사 발광제어선 구동부 및 이를 이용한 유기전계발광 표시장치
KR101674153B1 (ko) * 2010-07-27 2016-11-10 삼성디스플레이 주식회사 유기전계발광 표시장치 및 그의 구동방법
KR101768667B1 (ko) * 2010-08-25 2017-08-31 삼성디스플레이 주식회사 주사 구동 장치, 발광 구동 장치 및 그 구동 방법
KR101871188B1 (ko) * 2011-02-17 2018-06-28 삼성디스플레이 주식회사 유기전계발광 표시장치 및 그의 구동방법
KR101865586B1 (ko) * 2011-04-08 2018-06-11 삼성디스플레이 주식회사 유기전계발광 표시장치 및 그의 구동방법
KR20130143318A (ko) * 2012-06-21 2013-12-31 삼성디스플레이 주식회사 스테이지 회로 및 이를 이용한 유기전계발광 표시장치
KR101965724B1 (ko) * 2012-10-18 2019-04-04 삼성디스플레이 주식회사 표시장치를 위한 발광 구동 장치, 표시장치 및 그 구동 방법
KR101970574B1 (ko) * 2012-12-28 2019-08-27 엘지디스플레이 주식회사 Oled 표시 장치
KR101980777B1 (ko) * 2013-03-25 2019-05-21 엘지디스플레이 주식회사 Oled 표시 장치 및 그의 구동 방법
KR102138865B1 (ko) * 2013-12-17 2020-07-29 삼성디스플레이 주식회사 표시 장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103150992A (zh) 2013-03-14 2013-06-12 友达光电股份有限公司 一种像素驱动电路

Also Published As

Publication number Publication date
CN105609046A (zh) 2016-05-25
CN105609046B (zh) 2018-05-04
US9715852B2 (en) 2017-07-25
US20160141352A1 (en) 2016-05-19
KR20160057596A (ko) 2016-05-24

Similar Documents

Publication Publication Date Title
KR102284840B1 (ko) 유기발광다이오드 표시장치
US11783781B2 (en) Organic light emitting display device
KR102523280B1 (ko) 유기발광다이오드 표시장치 및 이의 구동방법
US9646535B2 (en) Organic light emitting display device
KR102503160B1 (ko) 유기발광다이오드 표시장치
US10891903B2 (en) Gate-in-panel gate driver and organic light emitting display device having the same
US9293082B2 (en) Organic light-emitting diode display
KR101310912B1 (ko) 유기발광다이오드 표시소자 및 그의 구동 방법
KR20190020549A (ko) 게이트 구동회로 및 이를 이용한 표시장치와 그 구동 방법
US10181286B2 (en) Organic light emitting display device
US20130002630A1 (en) Scan driver and organic light emitting display using the same
KR20120028005A (ko) 발광제어 구동부 및 그를 이용한 유기전계발광 표시장치
US10607547B2 (en) Display apparatus and method of driving the same
KR102364098B1 (ko) 유기발광다이오드 표시장치
KR20210075851A (ko) 게이트 구동부와 이를 이용한 표시장치
KR101330405B1 (ko) 유기발광다이오드 표시장치 및 그의 구동 방법
KR102202798B1 (ko) 유기발광다이오드 표시장치
KR101977607B1 (ko) 게이트 드라이브 집적회로 및 이를 이용한 유기발광표시장치
KR102508806B1 (ko) 유기발광 표시장치
KR102476980B1 (ko) 표시 장치 및 이의 구동 방법
KR20210040727A (ko) 표시장치와 그 구동 방법
KR102555297B1 (ko) 게이트 구동부 및 이를 포함하는 유기 발광 다이오드 표시 장치
KR102299155B1 (ko) 유기발광다이오드 표시장치
KR102550292B1 (ko) 표시패널 및 이를 포함한 유기발광 표시장치
KR102199033B1 (ko) 유기발광다이오드 표시장치의 구동방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant