KR102282886B1 - Electronic devices and connectors - Google Patents

Electronic devices and connectors Download PDF

Info

Publication number
KR102282886B1
KR102282886B1 KR1020197025462A KR20197025462A KR102282886B1 KR 102282886 B1 KR102282886 B1 KR 102282886B1 KR 1020197025462 A KR1020197025462 A KR 1020197025462A KR 20197025462 A KR20197025462 A KR 20197025462A KR 102282886 B1 KR102282886 B1 KR 102282886B1
Authority
KR
South Korea
Prior art keywords
terminal
main terminal
conductor layer
main
sensing
Prior art date
Application number
KR1020197025462A
Other languages
Korean (ko)
Other versions
KR20190112097A (en
Inventor
소이치로 우메다
유지 모리나가
Original Assignee
신덴겐코교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신덴겐코교 가부시키가이샤 filed Critical 신덴겐코교 가부시키가이샤
Publication of KR20190112097A publication Critical patent/KR20190112097A/en
Application granted granted Critical
Publication of KR102282886B1 publication Critical patent/KR102282886B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2644—Adaptations of individual semiconductor devices to facilitate the testing thereof
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/0092—Arrangements for measuring currents or voltages or for indicating presence or sign thereof measuring current only
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/2856—Internal circuit aspects, e.g. built-in test features; Test chips; Measuring material aspects, e.g. electro migration [EM]
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2896—Testing of IC packages; Test features related to IC packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads

Abstract

전자 장치는, 밀봉부(90)와, 상기 밀봉부(90)로부터 외방으로 돌출되는 제 1 주단자(11)와, 상기 밀봉부(90)로부터 외방으로 돌출되는 제 2 주단자(12)와, 상기 제 1 주단자(11)에 표면이 전기적으로 접속되고, 상기 제 2 주단자(12)에 이면이 전기적으로 접속되어, 상기 밀봉부(90) 내에 마련된 전자 소자(95)와, 상기 전자 소자(95)의 표면에 접속되는 헤드부(40)와, 상기 밀봉부(90)로부터 외부로 돌출되어, 센싱을 위해 이용되는 표면측 센싱 단자(13)와, 상기 헤드부(40)와 일체로 형성되어, 상기 표면측 센싱 단자(13)에 전기적으로 접속되는 접속부(35)를 가지고 있다. 상기 표면측 센싱 단자(13) 및 상기 접속부(35) 내를 흐르는 전류의 센싱 전류 경로는, 상기 제 2 주단자(12), 상기 전자 소자(95) 및 상기 제 1 주단자(11)를 흐르는 주전류 경로와 중복되지 않는다.The electronic device includes a sealing portion (90), a first main terminal (11) protruding outwardly from the sealing portion (90), and a second main terminal (12) projecting outwardly from the sealing portion (90); , an electronic element 95 provided in the sealing portion 90 with a front surface electrically connected to the first main terminal 11 and a rear surface electrically connected to the second main terminal 12; The head part 40 connected to the surface of the element 95, the surface-side sensing terminal 13 protruding outward from the sealing part 90 and used for sensing, and the head part 40 are integral with each other It has a connection part 35 electrically connected to the surface-side sensing terminal 13 . The sensing current path of the current flowing in the surface-side sensing terminal 13 and the connection part 35 flows through the second main terminal 12 , the electronic device 95 and the first main terminal 11 . It does not overlap with the main current path.

Description

전자 장치 및 접속체Electronic devices and connectors

본 발명은, 전자 장치 및 접속체에 관한 것이다.The present invention relates to an electronic device and a connector.

종래부터, 반도체 소자를 기판의 도체층 위에 얹어 놓고, 당해 반도체 소자의 표면과 단자를 땜납을 통하여 와이어나 접속자에 의해 접속하는 것이 알려져 있다. 또한, 반도체 소자에 있어서의 전압을 검출할 목적으로 센싱 단자가 이용되는 경우가 있다(일본공개특허 특개평7-245401호). 이와 같은 센싱 단자는 접속자의 기단부에 접속된 도체층에 접속되어 있던 점에서, 반도체 소자의 전압을 측정하기 위한 센싱 전류 경로와 반도체 소자를 흐르는 전류 경로가 일부에서 중복되어버려 있으며, 접속자의 배선 저항분의 전압 강하가 센싱 단자에 의해 검출되는 전압에 영향을 끼치고 있었다.BACKGROUND ART Conventionally, it is known that a semiconductor element is placed on a conductor layer of a substrate, and the surface of the semiconductor element is connected to a terminal by a wire or a connector via solder. In addition, a sensing terminal is sometimes used for the purpose of detecting a voltage in a semiconductor element (Japanese Patent Application Laid-Open No. 7-245401). Since such a sensing terminal is connected to the conductor layer connected to the base end of the connector, the sensing current path for measuring the voltage of the semiconductor element and the current path flowing through the semiconductor element partially overlap, and the wiring resistance of the connector The voltage drop of one minute was affecting the voltage detected by the sensing terminal.

이와 같은 점을 감안하여, 본 발명은, 배선 저항에 의한 영향을 극력 받지 않아, 전자 소자의 정확한 전압을 검출할 수 있는 전자 장치 및 접속체를 제공한다.In view of the foregoing, the present invention provides an electronic device and a connector capable of accurately detecting the voltage of an electronic element without being affected by wiring resistance as much as possible.

본 발명의 일례에 의한 전자 장치는,An electronic device according to an example of the present invention,

밀봉부와,seal and

상기 밀봉부로부터 외방으로 돌출되는 제 1 주(主)단자와,a first main terminal protruding outward from the sealing part;

상기 밀봉부로부터 외방으로 돌출되는 제 2 주단자와,a second main terminal protruding outwardly from the sealing part;

상기 제 1 주단자에 표면이 전기적으로 접속되고, 상기 제 2 주단자에 이면이 전기적으로 접속되어, 상기 밀봉부 내에 마련된 전자 소자와,an electronic element having a front surface electrically connected to the first main terminal and a rear surface electrically connected to the second main terminal, provided in the sealing portion;

상기 전자 소자의 표면에 접속되는 헤드부와,a head part connected to the surface of the electronic device;

상기 밀봉부로부터 외부로 돌출되어, 센싱을 위해 이용되는 센싱 단자와,a sensing terminal protruding from the sealing part to the outside and used for sensing;

상기 헤드부와 일체로 형성되어, 상기 센싱 단자에 전기적으로 접속되는 접속부를 구비하고,It is formed integrally with the head part and has a connection part electrically connected to the sensing terminal,

센싱 전류 경로 중 상기 센싱 단자 및 상기 접속부 내를 흐르는 전류는, 상기 제 2 주단자, 상기 전자 소자 및 상기 제 1 주단자를 흐르는 주전류 경로와 중복되지 않는다.A current flowing in the sensing terminal and the connection part among the sensing current paths does not overlap with a main current path flowing through the second main terminal, the electronic device, and the first main terminal.

본 발명의 일례에 의한 전자 장치에 있어서,In the electronic device according to an example of the present invention,

상기 센싱 단자 및 상기 접속부와 상기 헤드부가 일체로 형성되어도 된다.The sensing terminal and the connection portion and the head portion may be integrally formed.

본 발명의 일례에 의한 전자 장치에 있어서,In the electronic device according to an example of the present invention,

상기 제 1 주단자와 상기 헤드부가 일체로 형성되어도 된다.The first main terminal and the head portion may be integrally formed.

본 발명의 일례에 의한 전자 장치는,An electronic device according to an example of the present invention,

상기 헤드부와 일체로 형성되며, 상기 밀봉부 내에서 도체층에 접속되는 기단부를 더 구비해도 된다.It is formed integrally with the said head part, and you may further provide the base end connected to the conductor layer in the said sealing part.

본 발명의 일례에 의한 전자 장치는,An electronic device according to an example of the present invention,

상기 전자 소자는 내압 구조를 가지고,The electronic device has a withstand voltage structure,

상기 헤드부와 일체로 형성되며, 상기 내압 구조와의 접촉을 회피하기 위한 회피부를 더 구비해도 된다.It is formed integrally with the said head part, and you may further provide the avoidance part for avoiding contact with the said pressure-resistant structure.

본 발명의 일례에 의한 접속체는,A connector according to an example of the present invention comprises:

밀봉부와, 상기 밀봉부로부터 외방으로 돌출되는 제 1 주단자와, 상기 밀봉부로부터 외방으로 돌출되는 제 2 주단자와, 상기 제 1 주단자에 표면이 전기적으로 접속되고, 상기 제 2 주단자에 이면이 전기적으로 접속되어, 상기 밀봉부 내에 마련된 전자 소자를 가지는 전자 장치에 이용되는 접속체로서,A sealing portion, a first main terminal protruding outward from the sealing portion, a second main terminal projecting outwardly from the sealing portion, and a surface electrically connected to the first main terminal, the second main terminal A connector for use in an electronic device having an electronic element provided in the sealing portion, the back surface of which is electrically connected to the

상기 전자 소자의 표면에 접속되는 헤드부와,a head part connected to the surface of the electronic device;

상기 밀봉부로부터 외부로 돌출되어 센싱을 위해 이용되는 센싱 단자에 전기적으로 접속되며, 상기 헤드부와 일체로 형성되는 접속부를 구비하고,It protrudes from the sealing part to the outside and is electrically connected to a sensing terminal used for sensing, and includes a connection part integrally formed with the head part,

센싱 전류 경로 중 상기 접속부 내를 흐르는 전류의 센싱 전류 경로는, 상기 제 2 주단자, 상기 전자 소자 및 상기 제 1 주단자를 흐르는 주전류 경로와 중복되지 않는다.Among the sensing current paths, a sensing current path of a current flowing in the connection unit does not overlap with a main current path flowing through the second main terminal, the electronic device, and the first main terminal.

본 발명에서는, 헤드부와 접속부가 일체로 형성되는 점에서 배선 저항에 의한 영향을 극력 방지할 수 있고, 센싱 전류 경로 중 접속부 내를 흐르는 전류가 제 1 주단자, 전자 소자 및 제 2 주단자를 흐르는 주전류 경로와 중복되지 않도록 되어 있는 점에서, 주전류 경로에 기인하는 배선 저항에 의한 영향도 방지할 수 있다. 이 때문에, 전자 소자의 전압을 보다 정확하게 검출할 수 있다.In the present invention, since the head part and the connection part are integrally formed, the influence of the wiring resistance can be prevented as much as possible, and the current flowing in the connection part in the sensing current path causes the first main terminal, the electronic device, and the second main terminal to be separated. Since the main current path is not overlapped with the flowing main current path, the influence of the wiring resistance due to the main current path can also be prevented. For this reason, the voltage of an electronic element can be detected more accurately.

도 1은, 본 발명의 제 1 실시 형태에 의한 반도체 장치의 사시도이다.
도 2는, 본 발명의 제 1 실시 형태에 의한 반도체 장치에 있어서, 밀봉부를 제거한 양태를 나타낸 사시도이다.
도 3은, 도 2에 나타낸 양태를 측방에서 본 측방도이다.
도 4는, 도 3을 확대한 측방도이다.
도 5는, 도 2에 나타낸 양태를 확대한 사시도이다.
도 6은, 본 발명의 제 1 실시 형태에서 이용되는 헤드부, 회피부 등의 관계를 나타낸 저면도이다.
도 7은, 본 발명의 제 1 실시 형태에 있어서, 지그를 이용하여 접속체를 설치하는 양태를 나타낸 측방도이다.
도 8은, 접속부와 표면측 센싱 단자가 별도로 되어 있는 양태를 나타낸 측방도이다.
도 9는, 본 발명의 제 2 실시 형태에서 이용되는 접속체를 나타낸 사시도이다.1 is a perspective view of a semiconductor device according to a first embodiment of the present invention.
Fig. 2 is a perspective view showing a state in which the sealing portion is removed in the semiconductor device according to the first embodiment of the present invention.
3 : is the side view which looked at the aspect shown in FIG. 2 from the side.
Fig. 4 is an enlarged side view of Fig. 3;
Fig. 5 is an enlarged perspective view of the aspect shown in Fig. 2;
Fig. 6 is a bottom view showing the relationship between the head portion, the avoidance portion, and the like used in the first embodiment of the present invention.
Fig. 7 is a side view showing a mode in which a connection body is installed using a jig in the first embodiment of the present invention.
Fig. 8 is a side view showing a state in which a connection portion and a surface-side sensing terminal are separate.
Fig. 9 is a perspective view showing a connector used in the second embodiment of the present invention.

제 1 실시 형태first embodiment

《구성》"Configuration"

본 실시 형태의 전자 장치의 일례인 반도체 장치는, 도 1에 나타내는 바와 같이, 밀봉 수지 등으로 이루어지는 밀봉부(90)와, 밀봉부(90)로부터 외방으로 돌출되는 제 1 주단자(11)와, 밀봉부(90)로부터 외방으로 돌출되는 제 2 주단자(12)를 가지고 있다. 반도체 장치는, 도 2에 나타내는 바와 같이, 제 1 주단자(11)에 표면이 전기적으로 접속되고, 제 2 주단자(12)에 이면이 전기적으로 접속되어, 밀봉부(90) 내에 마련된 반도체 소자(95)와, 반도체 소자(95)의 표면에 접속되는 헤드부(40)와, 밀봉부(90)로부터 외부로 돌출되어, 소스측의 센싱을 위해 이용되는 표면측의 센싱 단자(13)(이하 「표면측 센싱 단자(13)」라고 한다.)와, 헤드부(40)와 일체로 형성되어, 표면측 센싱 단자(13)에 전기적으로 접속되는 접속부(35)를 가지고 있다. 센싱 전류 경로 중, 표면측 센싱 단자(13) 및 접속부(35) 내를 흐르는 전류의 경로는, 제 2 주단자(12), 반도체 소자(95) 및 제 1 주단자(11)를 흐르는 주전류 경로와 중복되지 않도록 되어 있다(도 5 참조). 본 실시 형태에서는, 제 1 단자로서 주전류가 흐르는 제 1 주단자(11)를 이용하여 설명하고, 제 2 단자로서 주전류가 흐르는 표면측 센싱 단자(13)를 이용하여 설명하지만, 이에 한정되는 것은 아니다. 제 1 단자에 주전류가 흐르지 않는 양태를 채용할 수도 있고, 제 2 단자가 센싱을 위해 이용되지 않는 양태를 이용할 수도 있다.As shown in FIG. 1 , a semiconductor device as an example of the electronic device of the present embodiment includes a sealing portion 90 made of a sealing resin or the like, and a first main terminal 11 protruding outward from the sealing portion 90 , , has a second main terminal (12) protruding outward from the sealing portion (90). As shown in FIG. 2 , the semiconductor device has a front surface electrically connected to the first main terminal 11 , and a back surface electrically connected to the second main terminal 12 , and is a semiconductor element provided in the sealing portion 90 . (95), a head portion 40 connected to the surface of the semiconductor element 95, and a surface-side sensing terminal 13 protruding from the sealing portion 90 and used for sensing on the source side ( Hereinafter, it is referred to as "the front-side sensing terminal 13 .") and a connection part 35 integrally formed with the head part 40 and electrically connected to the front-side sensing terminal 13 . Among the sensing current paths, the path of the current flowing in the front sensing terminal 13 and the connecting portion 35 is the main current flowing through the second main terminal 12 , the semiconductor element 95 and the first main terminal 11 . It is designed not to overlap with the path (refer to FIG. 5). In this embodiment, the description is made using the first main terminal 11 through which the main current flows as the first terminal, and the surface-side sensing terminal 13 through which the main current flows as the second terminal. it is not An aspect in which a main current does not flow to the first terminal may be employed, and an aspect in which the second terminal is not used for sensing may be employed.

본 실시 형태에서는, 전자 장치로서 반도체 장치를 이용하여, 전자 소자로서 반도체 소자(95)를 이용하여 설명하지만, 이에 한정되는 것은 아니고, 특히 「반도체」일 필요는 없다.Although this embodiment demonstrates using the semiconductor device as an electronic device and using the semiconductor element 95 as an electronic device, it is not limited to this, It does not need to be a "semiconductor" in particular.

도 2에 나타내는 바와 같이, 반도체 장치는, 예를 들면 절연성 재료로 이루어지는 기판(5)과, 기판(5) 상에 마련되어, 구리 등으로 이루어지는 도체층(70)을 가져도 된다. 도 4에 나타내는 바와 같이, 기판(5)의 이면에는, 구리 등으로 이루어지는 방열판(79)이 마련되어도 된다.As shown in FIG. 2, a semiconductor device may have the board|substrate 5 which consists of an insulating material, and the conductor layer 70 which is provided on the board|substrate 5 and consists of copper etc., for example. As shown in FIG. 4 , a heat sink 79 made of copper or the like may be provided on the back surface of the substrate 5 .

도 2에 나타내는 양태에서는, 도체층(70)에 제 2 주단자(12)가 접속되고, 제 2 주단자(12)는 반도체 소자(95)의 이면과 도체층(70)을 개재하여 접속되어 있다. 제 2 주단자(12)의 도체층(70)과의 접속 개소의 주연에는, 땜납 등의 도전성 접착제가 흘러 나오는 것을 방지하기 위한 레지스트(도시 생략)가 마련되어도 된다. 반도체 소자(95)의 이면과 도체층(70)은, 땜납 등의 도전성 접착제를 개재하여 접속되어도 된다. 헤드부(40)와 반도체 소자(95)의 표면도, 땜납 등의 도전성 접착제(75)를 개재하여 접속되어도 된다(도 4 참조).In the embodiment shown in FIG. 2 , the second main terminal 12 is connected to the conductor layer 70 , and the second main terminal 12 is connected to the back surface of the semiconductor element 95 via the conductor layer 70 , there is. A resist (not shown) for preventing a conductive adhesive such as solder from flowing out may be provided on the periphery of the connection point of the second main terminal 12 with the conductor layer 70 . The back surface of the semiconductor element 95 and the conductor layer 70 may be connected via a conductive adhesive such as solder. The head portion 40 and the surface of the semiconductor element 95 may also be connected via a conductive adhesive 75 such as solder (see Fig. 4).

반도체 소자(95)는 가드링 등의 내압 구조를 가져도 된다. 이와 같은 내압 구조를 반도체 소자(95)가 가지고 있는 경우에는, 도 3에 나타내는 바와 같이, 헤드부(40)와 일체로 형성되어, 내압 구조와의 접촉을 회피하기 위한 회피부(31, 32)가 마련되어도 된다. 이와 같은 회피부(31, 32)는, 반도체 소자(95)의 내압 구조에 대응하여 마련되고, 가드링 등의 내압 구조의 배치 위치, 평면 방향의 굵기 등에 의거하여, 미리 설계되게 된다.The semiconductor element 95 may have a withstand voltage structure such as a guard ring. When the semiconductor element 95 has such a withstand voltage structure, as shown in FIG. 3 , it is formed integrally with the head portion 40 and avoids portions 31 and 32 for avoiding contact with the withstand pressure structure. may be provided. Such avoidance parts 31 and 32 are provided corresponding to the withstand voltage structure of the semiconductor element 95, and are designed in advance based on the arrangement position of the withstand pressure structure such as a guard ring, the thickness in the plane direction, and the like.

회피부(31, 32)는, 제 1 주단자(11) 및 헤드부(40)의 사이에 마련된 제 1 회피부(31)와, 표면측 센싱 단자(13) 및 헤드부(40)의 사이에 마련된 제 2 회피부(32)를 가져도 된다. 제 1 회피부(31)는 반도체 소자(95)로부터 이간하도록 움푹 들어간 제 1 오목부(31a)여도 되고, 제 2 회피부(32)는 반도체 소자(95)로부터 이간하도록 움푹 들어간 제 2 오목부(32a)여도 된다. 또한, 도 7에서는, 오목부가 이용되고 있지 않은 양태가 나타나 있다.The avoiding parts 31 and 32 are provided between the first avoiding part 31 provided between the first main terminal 11 and the head part 40 and between the front side sensing terminal 13 and the head part 40 . You may have the 2nd avoidance part 32 provided in the. The first avoiding portion 31 may be a first concave portion 31a recessed so as to be separated from the semiconductor element 95 , and the second avoiding portion 32 may be a second concave portion recessed so as to be spaced apart from the semiconductor element 95 . (32a) may be sufficient. In addition, in FIG. 7, the aspect in which the recessed part is not used is shown.

제 1 주단자(11) 및 제 2 주단자(12)는, 대용량의 전류가 흐르는 파워 단자여도 된다. 그리고, 주전류 경로는, 제 2 주단자(12), 도체층(70), 반도체 소자(95)의 이면 및 표면, 헤드부(40), 제 1 회피부(31) 및 제 1 주단자(11)를 통과하도록 하여 형성되어 있다(도 2 참조). 한편, 센싱 전류 경로는, 반도체 소자(95)의 표면, 헤드부(40), 제 2 회피부(32), 접속부(35) 및 표면측 센싱 단자(13)를 통과하도록 하여 형성되어 있다. 그리고, 반도체 소자(95)의 표면으로부터 헤드부(40)로 흐른 전류는, 일방에서는, 주전류 경로를 따라 제 1 회피부(31) 및 제 1 주단자(11)를 통과하고, 타방에서는, 센싱 전류 경로를 따라 제 2 회피부(32), 접속부(35) 및 표면측 센싱 단자(13)를 통과한다.The first main terminal 11 and the second main terminal 12 may be power terminals through which a large-capacity current flows. The main current path includes the second main terminal 12 , the conductor layer 70 , the back and front surfaces of the semiconductor element 95 , the head portion 40 , the first avoidance portion 31 and the first main terminal ( 11) to pass through (see FIG. 2). On the other hand, the sensing current path is formed to pass through the front surface of the semiconductor element 95 , the head portion 40 , the second avoidance portion 32 , the connection portion 35 , and the surface-side sensing terminal 13 . Then, the current flowing from the surface of the semiconductor element 95 to the head portion 40 passes through the first avoidance portion 31 and the first main terminal 11 along the main current path on one side, and on the other side, The sensing current passes through the second avoidance part 32 , the connection part 35 and the surface-side sensing terminal 13 along the path.

도 2에서 나타내는 바와 같이, 표면측 센싱 단자(13) 및 접속부(35)와 헤드부(40)는 일체로 형성되어도 된다. 이에 한정되지는 않고, 예를 들면, 도 8에 나타내는 바와 같이, 접속부(35)와 헤드부(40)는 일체로 형성되지만, 접속부(35)와 표면측 센싱 단자(13)는 별도가 되어도 된다. 일례로서는, 접속부(35)의 이면이 표면측 센싱 단자(13)의 표면과 도전성 접착제 등을 개재하여 전기적으로 접속되어도 된다.As shown in FIG. 2 , the front sensing terminal 13 and the connecting portion 35 and the head portion 40 may be integrally formed. Although not limited to this, for example, as shown in FIG. 8, although the connection part 35 and the head part 40 are formed integrally, the connection part 35 and the surface side sensing terminal 13 may be separate. . As an example, the back surface of the connection part 35 may be electrically connected to the surface of the front-side sensing terminal 13 via a conductive adhesive or the like.

도 2에서 나타내는 바와 같이, 제 1 주단자(11)와 헤드부(40)는 일체로 형성되어도 된다. 제 1 주단자(11)와 헤드부(40)가 일체로 형성되는 경우에는, 도 3 및 도 4에 나타내는 바와 같이, 제 1 주단자(11)는 도체층(70)에 접속되어 있지 않고, 도체층(70)으로부터 격리되어 마련되어도 된다. 또한, 이 양태에서는, 제 1 주단자(11)의 하방에는 도체층(70)이 마련되어 있지 않아도 되고, 제 1 회피부(31)의 도중에 제 1 회피부(31)가 밀봉부(90)의 측면으로부터 외부로 노출되어도 되며, 제 1 회피부(31)의 직후에 제 1 주단자(11)가 밀봉부(90)의 측면으로부터 외부로 노출되어도 된다.As shown in FIG. 2, the 1st main terminal 11 and the head part 40 may be formed integrally. When the first main terminal 11 and the head portion 40 are integrally formed, the first main terminal 11 is not connected to the conductor layer 70 as shown in FIGS. 3 and 4, It may be provided in isolation from the conductor layer 70 . In addition, in this aspect, the conductor layer 70 does not need to be provided below the 1st main terminal 11, and the 1st avoidance part 31 is in the middle of the 1st avoidance part 31 of the sealing part 90. It may be exposed to the outside from the side surface, and immediately after the 1st avoidance part 31, the 1st main terminal 11 may be exposed outside from the side surface of the sealing part 90. As shown in FIG.

제 1 주단자(11)와 헤드부(40)가 일체로 형성되어 있으며, 표면측 센싱 단자(13), 접속부(35) 및 헤드부(40)가 일체로 형성되어 있는 경우에는, 도 3 및 도 7에 나타내는 바와 같이, 제 1 주단자(11)의 이면측 높이와 표면측 센싱 단자(13)의 이면측 높이는 대응하고 있어도 된다. 여기서 높이가 대응한다는 것은, 제 1 주단자(11) 및 표면측 센싱 단자(13) 중 두께가 두꺼운 것의 단자의 두께에 대하여 10%의 범위에서 합치하고 있는 것을 의미한다. 제 1 주단자(11) 및 표면측 센싱 단자(13)의 두께 T0이 동일한 경우에는, 제 1 주단자(11)의 이면측 높이와 제 2 주단자(12)의 이면측 높이의 차이는, 당해 두께 T0의 10% 이내에 들어가 있으며, 0.1T0 이하의 범위에 들어가 있는 것을 의미한다. 제 1 주단자(11) 및 표면측 센싱 단자(13)의 두께가 상이한 경우에는, 두께가 두꺼운 것의 두께 T1의 10% 이내에 들어가 있으며, 0.1T1 이하의 범위에 들어가 있는 것을 의미한다. 제 1 주단자(11)의 이면측 높이와 표면측 센싱 단자(13)의 이면측 높이는 합치하고 있어도 된다. 합치하는 경우에는, 제 1 주단자(11)의 이면측 높이와 표면측 센싱 단자(13)의 이면측 높이의 차이는 제조 오차의 범위에 들어가 있는 것을 의미한다.In the case where the first main terminal 11 and the head part 40 are integrally formed, and the surface side sensing terminal 13, the connection part 35, and the head part 40 are integrally formed, FIG. 3 and As shown in FIG. 7 , the height on the back side of the first main terminal 11 and the height on the back side of the front side sensing terminal 13 may correspond to each other. Here, the corresponding height means that the thickness of the thicker terminal among the first main terminal 11 and the surface-side sensing terminal 13 coincides within a range of 10%. When the thickness T 0 of the first main terminal 11 and the front side sensing terminal 13 is the same, the difference between the height of the back side of the first main terminal 11 and the height of the back side of the second main terminal 12 is , means that it falls within 10% of the thickness T 0 , and falls within the range of 0.1T 0 or less. When the thicknesses of the first main terminal 11 and the surface-side sensing terminal 13 are different, it means that the thickness falls within 10% of the thickness T 1 of the thicker one and falls within the range of 0.1T 1 or less. The height on the back side of the first main terminal 11 and the height on the back side of the front side sensing terminal 13 may coincide with each other. In the case of coincidence, it means that the difference between the height of the back side of the first main terminal 11 and the height of the back side of the front side sensing terminal 13 is within the range of manufacturing error.

또한, 제 1 주단자(11)와 헤드부(40)가 일체로 형성되어 있으며, 접속부(35)와 헤드부(40)가 일체로 형성되어 있는 경우에는, 제 1 주단자(11)의 이면측 높이와 접속부(35)에 연결된 표면측 센싱 단자(13)의 이면측 높이는 대응하고 있어도 된다(도 8 참조). 여기서 높이가 대응한다는 것은, 상기 서술한 양태와 마찬가지로, 제 1 주단자(11) 및 표면측 센싱 단자(13) 중 두께가 두꺼운 것의 단자의 두께에 대하여 10%의 범위로 합치하고 있는 것을 의미한다. 제 1 주단자(11)의 이면측 높이와 표면측 센싱 단자(13)의 이면측 높이는 합치하고 있어도 된다. 합치하는 경우에는, 제 1 주단자(11)의 이면측 높이와 표면측 센싱 단자(13)의 이면측 높이의 차이는 제조 오차의 범위에 들어가 있는 것을 의미한다. 또한, 본 실시 형태에 있어서 「연결」에는 「일체」로 되어 있는 양태도 포함되어 있다.In addition, when the first main terminal 11 and the head portion 40 are integrally formed, and the connecting portion 35 and the head portion 40 are integrally formed, the back surface of the first main terminal 11 The side height and the back side height of the front side sensing terminal 13 connected to the connection part 35 may correspond (refer FIG. 8). Here, the corresponding height means that the thickness of the thick terminal among the first main terminal 11 and the surface-side sensing terminal 13 agrees within a range of 10%, similar to the above-described aspect. . The height on the back side of the first main terminal 11 and the height on the back side of the front side sensing terminal 13 may coincide with each other. In the case of coincidence, it means that the difference between the height of the back side of the first main terminal 11 and the height of the back side of the front side sensing terminal 13 is within the manufacturing error range. In addition, in this embodiment, the aspect made into "integration" is also included in "connection".

도 2 및 도 3에 나타내는 바와 같이, 표면측 센싱 단자(13) 및 접속부(35)와 제 1 주단자(11)는, 헤드부(40)로부터 역방향으로 연장되어 마련되어도 된다. 이 경우에는, 제 1 주단자(11)와 표면측 센싱 단자(13)를 지그(99)를 수용하기 위한 지그받이로서 이용해도 된다(도 7). 단, 표면측 센싱 단자(13) 및 접속부(35)와 제 1 주단자(11)는, 헤드부(40)에서 볼 때, 상이한 방향으로 연장되어 있으면 되고, 이에 한정되는 것은 아니다. 예를 들면, 표면측 센싱 단자(13) 및 접속부(35)와 제 1 주단자(11)는, 90도 또는 90도보다 큰 각도(둔각)를 형성하도록 하여 연장되어도 된다.As shown in FIGS. 2 and 3 , the front side sensing terminal 13 , the connection part 35 , and the first main terminal 11 may be provided extending in the reverse direction from the head part 40 . In this case, the first main terminal 11 and the front sensing terminal 13 may be used as a jig holder for accommodating the jig 99 (FIG. 7). However, the surface-side sensing terminal 13 and the connecting portion 35 and the first main terminal 11 may extend in different directions when viewed from the head portion 40 , and the present invention is not limited thereto. For example, the front-side sensing terminal 13 and the connecting portion 35 and the first main terminal 11 may be extended to form an angle (obtuse angle) greater than 90 degrees or 90 degrees.

도 6에 나타내는 바와 같이, 헤드부(40)는, 반도체 소자(95)측으로 돌출된 제 2 볼록부(42)와, 제 2 볼록부(42)로부터 반도체 소자(95)측으로 돌출되는 제 1 볼록부(41)를 가져도 된다.As shown in FIG. 6 , the head part 40 has a second convex part 42 protruding toward the semiconductor element 95 , and a first convex part 42 protruding from the second convex part 42 toward the semiconductor element 95 side. You may have the part 41.

도 2에 나타내는 양태에서는, 일례로서, 표면측 센싱 단자(13) 및 접속부(35)의 폭보다 제 1 회피부(31), 헤드부(40) 및 제 2 회피부(32)의 폭이 크게 되어 있으며, 제 1 회피부(31), 헤드부(40) 및 제 2 회피부(32)의 폭보다 제 1 주단자(11) 및 제 2 주단자(12)의 폭이 크게 되어 있다.In the aspect shown in FIG. 2, as an example, the width|variety of the 1st avoidance part 31, the head part 40, and the 2nd avoidance part 32 is larger than the width|variety of the front-side sensing terminal 13 and the connection part 35. The width of the first main terminal 11 and the second main terminal 12 is larger than the width of the first avoiding part 31, the head part 40, and the second avoiding part 32.

센싱 전류 경로에 관해서는 대용량의 전류를 흘려 보낼 필요가 없기 때문에, 제 2 회피부(32), 접속부(35) 및 표면측 센싱 단자(13)의 폭이 좁게 되어 있어도 된다. 일례로서는, 제 2 회피부(32), 접속부(35) 및 표면측 센싱 단자(13)의 각각의 폭이 좁게 되어 있으며, 헤드부(40)의 폭의 3분의 1 이하 또는 5분의 1 이하가 되어도 된다. 또한, 도 2에 나타내는 양태에서는, 제 2 회피부(32)의 헤드부측의 폭은 크게 되어 있지만, 이와 같은 양태로 되어 있을 필요는 없다. 단, 도 2와 같이 제 2 회피부(32)의 헤드부측의 폭은 크게 하여, 헤드부측의 폭을 헤드부(40)의 폭에 대응시킴으로써, 제 2 회피부(32)의 평면 형상 헤드부(40)의 폭을 확실하게 확보할 수 있다. 즉, 헤드부(40), 제 2 회피부(32) 등을 형성할 때에는 동판 등의 도전성 부재를 구멍을 뚫는 것이 생각되지만, 헤드부(40)의 폭을 확실하게 확보하는 관점에서는, 헤드부(40)에 인접하는 제 2 회피부(32)의 폭을 헤드부(40)의 폭과 동일한 정도로 하는 것이 바람직하다. 한편, 헤드부(40)의 폭을 조금이라도 희생으로 하는 경우에는, 제 2 회피부(32)의 폭을 전체에 걸쳐 좁게 하는 것도 생각할 수 있다.Since it is not necessary to pass a large-capacity current in the sensing current path, the widths of the second avoiding portion 32 , the connecting portion 35 , and the front sensing terminal 13 may be narrowed. As an example, each of the width of the second avoiding portion 32 , the connecting portion 35 , and the front-side sensing terminal 13 is narrowed, and not more than one third or one fifth of the width of the head portion 40 . It may be the following. In addition, in the aspect shown in FIG. 2, although the width|variety of the head part side of the 2nd avoidance part 32 is large, it is not necessary to be in such an aspect. However, as shown in FIG. 2 , by increasing the width of the second avoiding portion 32 on the head side and making the width of the head portion correspond to the width of the head portion 40 , the planar head portion of the second avoiding portion 32 is The width of (40) can be reliably ensured. That is, when forming the head portion 40, the second avoiding portion 32, etc., it is considered that a hole is punched in a conductive member such as a copper plate, but from the viewpoint of reliably securing the width of the head portion 40, the head portion It is preferable that the width of the second avoiding portion 32 adjacent to (40) be approximately equal to the width of the head portion (40). On the other hand, when the width of the head portion 40 is sacrificed even a little, it is also conceivable to narrow the width of the second avoidance portion 32 over the whole.

도 1에 나타내는 양태에서는, 밀봉부(90)의 일방측의 측면으로부터, 제 2 주단자(12), 표면측 센싱 단자(13), 이면측 센싱 단자(14) 및 제어 단자(15)가 외방으로부터 돌출되고, 밀봉부(90)의 타방측의 측면으로부터 제 1 주단자(11)가 외방으로 돌출되어 있다. 제 1 주단자(11), 제 2 주단자(12), 표면측 센싱 단자(13), 이면측 센싱 단자(14) 및 제어 단자(15)는 표면측으로 구부려져, 표면측에 마련된 제어 기판(도시 생략)과 접속되도록 되어 있다. 이 제어 기판은, 반도체 소자(95)를 제어하기 위해 이용되는 것이다.In the aspect shown in FIG. 1, the 2nd main terminal 12, the front side sensing terminal 13, the back side sensing terminal 14, and the control terminal 15 are outward from the side surface of one side of the sealing part 90. The first main terminal 11 protrudes outward from the side surface on the other side of the sealing portion 90 . The first main terminal 11, the second main terminal 12, the front side sensing terminal 13, the back side sensing terminal 14 and the control terminal 15 are bent toward the front side, and the control board provided on the front side ( not shown) to be connected. This control board is used to control the semiconductor element 95 .

반도체 장치의 밀봉부(90) 내의 구조는 선대칭으로 되어 있어도 된다. 일례로서는, 제 1 주단자(11), 제 2 주단자(12), 표면측 센싱 단자(13), 이면측 센싱 단자(14), 제어 단자(15) 및 도체층(70)의 각각이 임의의 직선에 대하여 선대칭이 되도록 하여 배치되어도 된다. 또한, 도 2에는 와이어(19)도 나타나 있다.The structure in the sealing portion 90 of the semiconductor device may be line-symmetrical. As an example, each of the first main terminal 11 , the second main terminal 12 , the front side sensing terminal 13 , the back side sensing terminal 14 , the control terminal 15 , and the conductor layer 70 is arbitrary. It may be arranged so as to be line symmetric with respect to the straight line of . Also shown in FIG. 2 is a wire 19 .

《작용·효과》《Action and Effect》

이어서, 상기 서술한 구성으로 이루어지는 본 실시 형태에 의한 작용·효과에 대하여 설명한다.Next, the effect|action and effect by this embodiment which consists of the structure mentioned above are demonstrated.

본 실시 형태에 의하면, 헤드부(40)와 접속부(35)가 일체로 형성되는 점에서 배선 저항에 의한 영향을 극력 방지할 수 있다. 또한, 센싱 전류 경로 중 표면측 센싱 단자(13) 및 접속부(35) 내를 흐르는 전류가, 제 1 주단자(11), 반도체 소자(95) 및 제 2 주단자(12)를 흐르는 주전류 경로와 중복되지 않도록 되어 있는 점에서(도 5 참조), 주전류 경로에 기인하는 배선 저항에 의한 영향도 방지할 수 있다. 이 때문에, 반도체 소자(95)의 전압을 보다 정확하게 검출할 수 있다.According to this embodiment, since the head part 40 and the connection part 35 are integrally formed, the influence by wiring resistance can be prevented as much as possible. In addition, in the sensing current path, the current flowing in the surface-side sensing terminal 13 and the connection part 35 flows through the first main terminal 11 , the semiconductor element 95 and the second main terminal 12 . Since it is not overlapped with (see Fig. 5), the influence of wiring resistance due to the main current path can also be prevented. For this reason, the voltage of the semiconductor element 95 can be detected more accurately.

종래의 구성에서는 반도체 소자(95)에 있어서의 전압을 검출하는 표면측 센싱 단자(13)는 접속자의 기단부에 접속된 도체층(70)에 접속되어 있던 점에서, 반도체 소자(95)의 전압을 측정하기 위한 센싱 전류 경로와 반도체 소자(95)를 흐르는 전류 경로가 적어도 동일한 접속자를 통과하도록 되어 있으며, 접속자의 배선 저항분의 전압 강하가 표면측 센싱 단자(13)에 의해 검출되는 전압에 영향을 끼치고 있었다. 이에 비하여, 본 실시 형태에 의하면, 반도체 소자(95)의 표면으로부터 헤드부(40)로 흐른 전류는, 일방에서는, 주전류 경로를 따라 제 1 회피부(31) 및 제 1 주단자(11)를 통과하고, 타방에서는, 센싱 전류 경로를 따라 제 2 회피부(32), 접속부(35) 및 표면측 센싱 단자(13)를 통과한다. 이 때문에, 표면측 센싱 단자(13)에 의해 검출되는 반도체 소자(95)의 전압은, 보다 정확한 값으로서 검출되게 된다.In the conventional configuration, the surface-side sensing terminal 13 for detecting the voltage in the semiconductor element 95 is connected to the conductor layer 70 connected to the base end of the connector, so that the voltage of the semiconductor element 95 is measured. The sensing current path for measurement and the current path flowing through the semiconductor element 95 pass through at least the same connector, and the voltage drop corresponding to the wiring resistance of the connector affects the voltage detected by the surface-side sensing terminal 13 . was inflicting On the other hand, according to the present embodiment, the current flowing from the surface of the semiconductor element 95 to the head portion 40 is, on one side, the first avoidance portion 31 and the first main terminal 11 along the main current path. and passes through the second avoiding portion 32 , the connecting portion 35 , and the surface-side sensing terminal 13 along the sensing current path on the other side. For this reason, the voltage of the semiconductor element 95 detected by the surface-side sensing terminal 13 is detected as a more accurate value.

또한, 제 1 주단자(11) 및 제 2 주단자(12)에 대용량의 전류(예를 들면 200A~300A 이상)이 흐르는 경우에는, 배선 저항에 의한 전압 강하의 영향이 커진다. 이 때문에, 이와 같이 용량의 전류가 흐르는 경우에, 본 실시 형태의 양태를 채용하는 것은, 매우 유익하다.Moreover, when a large-capacity current (for example, 200 A to 300 A or more) flows through the first main terminal 11 and the second main terminal 12, the influence of the voltage drop due to the wiring resistance becomes large. For this reason, it is very advantageous to employ the aspect of the present embodiment when the current of the capacitance flows in this way.

도 2 등에 나타내는 바와 같이, 표면측 센싱 단자(13) 및 접속부(35)와 헤드부(40)가 일체로 형성되어 있는 양태를 채용한 경우에는, 표면측 센싱 단자(13) 및 접속부(35)와 헤드부(40)를 동일한 재료로 일체 형성할 수 있는 점에서, 표면측 센싱 단자(13) 및 접속부(35)와 헤드부(40)가 별도가 된 경우와 같이 접속 양태에 의해 검출되는 전압이 영향을 받지 않는다. 이 때문에, 표면측 센싱 단자(13)에 의한 전압의 검지를 보다 정확하게 행할 수 있는 점에서 유익하다.As shown in FIG. 2 or the like, in the case of adopting an aspect in which the front side sensing terminal 13 and the connection part 35 and the head part 40 are integrally formed, the front side sensing terminal 13 and the connection part 35 are used. The voltage detected by the connection mode as in the case where the front sensing terminal 13 and the connection part 35 and the head part 40 are separate from the point that the head part 40 and the head part 40 can be integrally formed with the same material. not affected by this For this reason, it is advantageous in that the detection of the voltage by the front side sensing terminal 13 can be performed more accurately.

도 8에 나타내는 바와 같이, 헤드부(40)와 접속부(35)가 일체로 형성되고, 접속부(35)와 표면측 센싱 단자(13)가 별도로 형성되는 경우에도, 접속부(35)와 표면측 센싱 단자(13)가 도체층(70)을 개재하지 않고 접속될 때에는, 접속부(35)와 도체층(70) 및 표면측 센싱 단자(13)와 도체층(70)과의 사이의 접속 양태에 의해 검출되는 전압이 영향을 받지 않는다. 이 때문에, 표면측 센싱 단자(13)에 의한 전압의 검지를 정확하게 행할 수 있는 점에서 유익하다.As shown in FIG. 8 , even when the head part 40 and the connection part 35 are integrally formed, and the connection part 35 and the surface side sensing terminal 13 are separately formed, the connection part 35 and the front side sensing terminal. When the terminals 13 are connected without the conductor layer 70 interposed therebetween, depending on the connection mode between the connection portion 35 and the conductor layer 70 and the surface-side sensing terminal 13 and the conductor layer 70 . The detected voltage is not affected. For this reason, it is advantageous in that the voltage detection by the front side sensing terminal 13 can be performed accurately.

제 1 주단자(11)와 헤드부(40)가 일체로 형성되는 경우에는, 제 1 주단자(11)에 접속하기 위한 도체층(70)이 필요 없어져, 제 1 주단자(11)의 이면측에는 도체층(70)이 마련되어 있지 않아도 된다. 이와 같이 도체층(70)을 마련하지 않는 경우에는, 제조 비용을 낮출 수 있다. 또한, 제 1 주단자(11)와 헤드부(40)를 일체로 형성하는 경우에는, 도체층(70)을 개재하지 않고 단자를 밀봉부(90)의 측면으로부터 외방으로 노출시킬 수 있으므로, 도체층(70)을 마련하지 않는 만큼, 면내 방향에 있어서의 크기를 작게 하는 것도 기대할 수 있다. 또한, 종래의 구성에서는, 반도체 소자(95)에 있어서의 전압을 검출하는 표면측 센싱 단자(13)가 접속자의 기단부에 접속된 도체층(70)에 접속되어 있던 점에서, 이와 같은 도체층(70)을 마련할 필요가 있었다.When the first main terminal 11 and the head portion 40 are integrally formed, the conductor layer 70 for connecting to the first main terminal 11 is not required, and the back surface of the first main terminal 11 is not required. The conductor layer 70 does not need to be provided on the side. In this way, when the conductor layer 70 is not provided, the manufacturing cost can be lowered. In addition, when the first main terminal 11 and the head portion 40 are integrally formed, the terminal can be exposed outward from the side surface of the sealing portion 90 without interposing the conductor layer 70, so that the conductor As the layer 70 is not provided, it is also expected to reduce the size in the in-plane direction. Further, in the conventional configuration, since the surface-side sensing terminal 13 for detecting the voltage in the semiconductor element 95 is connected to the conductor layer 70 connected to the base end of the connector, such a conductor layer ( 70) was necessary.

내압 구조를 반도체 소자(95)가 가지고 있는 경우에, 헤드부(40)와 일체로 형성되어, 내압 구조와의 접촉을 회피하기 위한 회피부(31, 32)가 마련되어 있는 경우에는(도 4 등 참조), 반도체 소자(95)의 내압 구조와 접속체(50)가 전기적으로 접촉해버리는 것을 미연에 방지할 수 있다. 또한, 이 양태에 있어서, 도 2 등에 나타내는 바와 같이, 접속부(35)가, 표면측 센싱 단자(13), 제 2 회피부(32) 및 헤드부(40)와 일체로 형성되어 있는 양태를 채용한 경우에는, 헤드부(40)로부터 표면측 센싱 단자(13)까지의 사이의 부재를 일체로 형성할 수 있고, 이들 중 어느 하나가 별도가 된 경우와 같이 접속 양태에 의해 흐르는 전류가 변경되지 않는다. 이 때문에, 표면측 센싱 단자(13)에 의한 전압 또는 전류의 검지를 보다 정확하게 행할 수 있다.In the case where the semiconductor element 95 has a withstand voltage structure, it is formed integrally with the head portion 40, and in the case where the avoiding portions 31 and 32 for avoiding contact with the withstand pressure structure are provided (FIG. 4, etc.) reference), it is possible to prevent the electrical contact between the withstand voltage structure of the semiconductor element 95 and the connector 50 in advance. Moreover, in this aspect, as shown in FIG. 2 etc., the aspect in which the connection part 35 is formed integrally with the surface side sensing terminal 13, the 2nd avoidance part 32, and the head part 40 is employ|adopted. In one case, the member between the head portion 40 and the front sensing terminal 13 can be integrally formed, and the current flowing by the connection mode does not change as in the case where any one of these is separate. does not For this reason, the detection of a voltage or a current by the front-side sensing terminal 13 can be performed more accurately.

제 2 실시 형태second embodiment

이어서, 본 발명의 제 2 실시 형태에 대하여 설명한다.Next, a second embodiment of the present invention will be described.

제 1 실시 형태에서는, 헤드부(40)와 제 1 주단자(11)가 일체로 형성되어 있는 양태를 이용하여 설명했지만, 제 2 실시 형태의 접속체(50a)는, 도 9에 나타내는 바와 같이, 제 1 주단자(11)와 헤드부(40)는 별도로 되어 있다. 본 실시 형태에서는, 헤드부(40)와 일체로 형성되어, 밀봉부(90) 내에서 도체층(70)에 접속되는 기단부(45)가 마련되어 있다.In the first embodiment, the head portion 40 and the first main terminal 11 were integrally described. However, the connection body 50a of the second embodiment is as shown in FIG. 9 . , the first main terminal 11 and the head portion 40 are separate. In the present embodiment, a base end portion 45 formed integrally with the head portion 40 and connected to the conductor layer 70 in the sealing portion 90 is provided.

그 밖의 구성은, 제 1 실시 형태와 마찬가지이다. 제 2 실시 형태에 있어서, 제 1 실시 형태와 동일 또는 마찬가지의 부재 등에 대해서는 동일한 부호를 부여하고, 그 설명을 생략한다. 본 실시 형태에서는, 헤드부(40)와 제 1 주단자(11)가 일체로 형성되어 있는 경우의 효과 이외에 관해서는, 제 1 실시 형태에 의해 실현되는 효과와 마찬가지의 효과를 얻을 수 있다.Other configurations are the same as those of the first embodiment. In 2nd Embodiment, the same code|symbol is attached|subjected to the member same or the same as 1st Embodiment, and the description is abbreviate|omitted. In this embodiment, the same effect as the effect realized by the first embodiment can be obtained except for the effect in the case where the head portion 40 and the first main terminal 11 are integrally formed.

마지막으로, 상기 서술한 각 실시 형태의 기재, 변형예의 기재 및 도면의 개시는, 청구범위에 기재된 발명을 설명하기 위한 일례에 지나지 않고, 상기 서술한 실시 형태의 기재 또는 도면의 개시에 의해 청구범위에 기재된 발명이 한정되는 것은 아니다. 또한, 출원 당초의 청구항의 기재는 어디까지나 일례이며, 명세서, 도면 등의 기재에 의거하여, 청구항의 기재를 적절히 변경할 수도 있다.Finally, the description of each embodiment described above, description of modifications, and disclosure of drawings are only examples for explaining the invention described in the claims, and are claimed by the description of the above-described embodiments or disclosure of drawings. The invention described in is not limited. Note that the description of the claim at the beginning of the application is merely an example, and the description of the claim may be appropriately changed based on the description of the specification and drawings.

11 제 1 주단자
12 제 2 주단자
13 표면측 센싱 단자
31 제 1 회피부
32 제 2 회피부
35 접속부
40 헤드부
50, 50a 접속체
70 도체층
75 도전성 접착제
90 밀봉부
95 반도체 소자(전자 소자)11 1st main terminal
12 2nd main terminal
13 Surface side sensing terminal
31 1st avoidance part
32 Second avoidance part
35 connection
40 head
50, 50a connector
70 conductor layer
75 conductive adhesive
90 seal
95 Semiconductor devices (electronic devices)

Claims (6)

기판과,
상기 기판 상에 마련된 도체층과,
상기 도체층 상에 마련된 전자 소자와,
상기 전자 소자의 표면에 도전성 접착제를 개재하여 접속되는 접속체와,
상기 접속체를 개재하여 상기 전자 소자의 표면에 전기적으로 접속되는 제 1 주단자와,
상기 도체층에 접속되는 제 2 주단자와,
상기 전자 소자의 표면측의 전압을 검출하기 위한 센싱 단자와,
상기 도체층, 상기 전자 소자 및 상기 접속체를 내부에 밀봉하는 밀봉부를 구비하고,
상기 접속체는, 상기 전자 소자의 표면에 접속되는 헤드부와, 상기 센싱 단자와 접속되는 접속부를 가지고,
상기 제 2 주단자, 상기 도체층, 상기 전자 소자, 상기 헤드부 및 상기 제 1 주단자를 흐르는 주전류 경로와,
상기 전자 소자의 표면, 상기 헤드부, 상기 접속부 및 상기 센싱 단자를 흐르는 센싱 전류 경로를 가지는 전자 장치.board and
a conductor layer provided on the substrate;
an electronic device provided on the conductor layer;
a connector connected to the surface of the electronic element via a conductive adhesive;
a first main terminal electrically connected to the surface of the electronic element via the connecting body;
a second main terminal connected to the conductor layer;
a sensing terminal for detecting a voltage on the surface side of the electronic element;
and a sealing part for sealing the conductor layer, the electronic element, and the connection body therein;
The connection body has a head part connected to the surface of the electronic element, and a connection part connected to the sensing terminal,
a main current path flowing through the second main terminal, the conductor layer, the electronic element, the head unit, and the first main terminal;
An electronic device having a sensing current path flowing through a surface of the electronic device, the head unit, the connection unit, and the sensing terminal. 제 1 항에 있어서,
상기 제 1 주단자는 상기 접속체와 연결되어 있으며, 상기 제 1 주단자 및 상기 접속체가 일체로 형성되어 있는 전자 장치.The method of claim 1,
The first main terminal is connected to the connecting body, and the first main terminal and the connecting body are integrally formed. 제 1 항에 있어서,
상기 도체층은, 상기 기판 상에 마련된 제 1 도체층과, 상기 기판 상에 마련된 제 2 도체층을 가지고,
상기 전자 소자는, 상기 제 1 도체층 상에 마련되며,
상기 제 1 주단자는, 상기 제 2 도체층에 접속되고,
상기 접속체는, 상기 제 2 도체층에 접속되는 기단부를 가지는 전자 장치.The method of claim 1,
The conductor layer has a first conductor layer provided on the substrate and a second conductor layer provided on the substrate,
The electronic device is provided on the first conductor layer,
The first main terminal is connected to the second conductor layer,
The connection body has a base end connected to the second conductor layer. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
상기 센싱 단자는 상기 접속부와 연결되어 있으며, 상기 센싱 단자 및 상기 접속체가 일체로 형성되어 있는 전자 장치.4. The method according to any one of claims 1 to 3,
The sensing terminal is connected to the connection part, and the sensing terminal and the connection body are integrally formed with each other. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
상기 전자 소자는 내압 구조를 가지고,
상기 접속체는, 상기 헤드부와 일체로 형성되며, 상기 내압 구조와의 접촉을 회피하기 위한 회피부를 가지는 전자 장치.4. The method according to any one of claims 1 to 3,
The electronic device has a withstand voltage structure,
The connection body is formed integrally with the head part, and has an avoidance part for avoiding contact with the pressure resistant structure. 삭제delete
KR1020197025462A 2017-02-20 2017-02-20 Electronic devices and connectors KR102282886B1 (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2017/006025 WO2018150555A1 (en) 2017-02-20 2017-02-20 Electronic device and connector

Publications (2)

Publication Number Publication Date
KR20190112097A KR20190112097A (en) 2019-10-02
KR102282886B1 true KR102282886B1 (en) 2021-07-27

Family

ID=63169172

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197025462A KR102282886B1 (en) 2017-02-20 2017-02-20 Electronic devices and connectors

Country Status (6)

Country Link
US (1) US11211311B2 (en)
EP (1) EP3584592A4 (en)
JP (1) JP6517434B2 (en)
KR (1) KR102282886B1 (en)
CN (1) CN110168388B (en)
WO (1) WO2018150555A1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115380377A (en) * 2020-04-01 2022-11-22 松下知识产权经营株式会社 Semiconductor module
CN114628347B (en) * 2022-05-16 2022-07-22 山东中清智能科技股份有限公司 Semiconductor packaging structure and preparation method thereof

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009071064A (en) * 2007-09-13 2009-04-02 Mitsubishi Electric Corp Semiconductor device
US20140097528A1 (en) * 2012-10-05 2014-04-10 Infineon Technologies Ag Chip arrangements, a chip package and a method for manufacturing a chip arrangement

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2858390B2 (en) * 1994-03-02 1999-02-17 株式会社デンソー Method for measuring characteristics of vertical semiconductor device
JP3780061B2 (en) * 1997-04-17 2006-05-31 株式会社日立製作所 Surface mount semiconductor device
US6249041B1 (en) * 1998-06-02 2001-06-19 Siliconix Incorporated IC chip package with directly connected leads
US6307755B1 (en) * 1999-05-27 2001-10-23 Richard K. Williams Surface mount semiconductor package, die-leadframe combination and leadframe therefor and method of mounting leadframes to surfaces of semiconductor die
JP4623659B2 (en) * 2006-02-23 2011-02-02 パナソニック株式会社 Semiconductor device
CN101529259B (en) * 2006-09-08 2015-12-02 普罗米修斯设备有限责任公司 Monitor sensor, the method and system of transmission line
US20080185596A1 (en) * 2007-02-02 2008-08-07 Tpo Displays Corp. System for displaying images
JP2008227286A (en) 2007-03-14 2008-09-25 Sanyo Electric Co Ltd Semiconductor device and method of manufacturing the same
KR20090022512A (en) * 2007-08-30 2009-03-04 삼성전자주식회사 Image sensor and method of fabricating the same
JP2009231643A (en) * 2008-03-24 2009-10-08 Casio Comput Co Ltd Optical sensing element, photosensor, and display device
JP5701377B2 (en) * 2011-03-24 2015-04-15 三菱電機株式会社 Power semiconductor module and power unit device
JP5267959B2 (en) * 2011-05-30 2013-08-21 株式会社デンソー Semiconductor module and driving device using the same
JP2013004943A (en) * 2011-06-22 2013-01-07 Renesas Electronics Corp Semiconductor device and manufacturing method of the same
CN103855902A (en) * 2012-11-28 2014-06-11 姚其良 System for detecting working distribution angles of Hall sensors of outer-stator type two-phase direct-current motor
CN203275343U (en) * 2013-05-06 2013-11-06 海南大学 Semiconductor ozone sensor measuring circuit
EP2830218B1 (en) * 2013-07-23 2021-04-28 Infineon Technologies AG Thermal observer and overload protection for power switches
US9557351B2 (en) * 2013-12-18 2017-01-31 Deere & Company Sensorless current sensing methods for power electronic converters
CN203941234U (en) * 2014-05-27 2014-11-12 江苏瑞新科技股份有限公司 A kind of solar power silicon sheet resistivity current vortex proving installation
CN106416071A (en) * 2014-05-29 2017-02-15 康奈可关精株式会社 Drive circuit for semiconductor switching element
JP6335815B2 (en) * 2015-02-24 2018-05-30 三菱電機株式会社 Heat dissipation structure
EP3109649B1 (en) * 2015-06-25 2019-08-07 ABB Schweiz AG Aging determination of power semiconductor device in electric drive system

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009071064A (en) * 2007-09-13 2009-04-02 Mitsubishi Electric Corp Semiconductor device
US20140097528A1 (en) * 2012-10-05 2014-04-10 Infineon Technologies Ag Chip arrangements, a chip package and a method for manufacturing a chip arrangement

Also Published As

Publication number Publication date
JP6517434B2 (en) 2019-05-22
EP3584592A1 (en) 2019-12-25
CN110168388B (en) 2021-10-22
KR20190112097A (en) 2019-10-02
JPWO2018150555A1 (en) 2019-02-21
WO2018150555A1 (en) 2018-08-23
CN110168388A (en) 2019-08-23
US11211311B2 (en) 2021-12-28
US20200011904A1 (en) 2020-01-09
EP3584592A4 (en) 2020-11-18

Similar Documents

Publication Publication Date Title
US9995771B2 (en) Shunt resistor
US7400132B2 (en) Current sensor and method of manufacturing the same
US10969410B2 (en) Current sensor device
JP6467696B2 (en) Current measuring device
US10267824B2 (en) Shunt resistor
JP6650045B2 (en) Current sensor
KR102282886B1 (en) Electronic devices and connectors
CN108474810A (en) Current sensor with integrated leading body
US10622313B2 (en) Shielded electronic device module and method of measuring shielding thereof
CN212646790U (en) Current sensor
US9632148B2 (en) Sensor device
KR101049052B1 (en) Multi type current sensor
KR102048481B1 (en) Electronic device, connector and manufacturing method of the electronic device
US11073572B2 (en) Current sensor device with a routable molded lead frame
US20190378782A1 (en) Electronic device and connection body
JP6295410B2 (en) Method of measuring resistance value of chip resistor and mounting method of chip resistor
US20220201847A1 (en) Control unit for a motor vehicle and method for producing and measuring the tightness of a control unit
WO2016080135A1 (en) Current sensor
US20230101284A1 (en) Circuit assembly and electrical junction box
US10839990B2 (en) Chip resistor manufacturing method, and chip resistor
JP6842236B2 (en) Magnetic sensor module
EP3324195B1 (en) Electronic component

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant