KR102251120B1 - Light emitting device - Google Patents

Light emitting device Download PDF

Info

Publication number
KR102251120B1
KR102251120B1 KR1020140006819A KR20140006819A KR102251120B1 KR 102251120 B1 KR102251120 B1 KR 102251120B1 KR 1020140006819 A KR1020140006819 A KR 1020140006819A KR 20140006819 A KR20140006819 A KR 20140006819A KR 102251120 B1 KR102251120 B1 KR 102251120B1
Authority
KR
South Korea
Prior art keywords
layer
light
semiconductor layer
light emitting
emitting device
Prior art date
Application number
KR1020140006819A
Other languages
Korean (ko)
Other versions
KR20150086769A (en
Inventor
최재호
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020140006819A priority Critical patent/KR102251120B1/en
Publication of KR20150086769A publication Critical patent/KR20150086769A/en
Application granted granted Critical
Publication of KR102251120B1 publication Critical patent/KR102251120B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004Devices characterised by their operation
    • H01L33/0008Devices characterised by their operation having p-n or hi-lo junctions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

실시예에 따른 발광소자는 제1 반도체층, 제1 반도체층 상에 배치되며, 에너지 밴드갭이 다른 우물층 및 장벽층을 포함하는 활성층, 장벽층 상에 배치되며, 장벽층에 인접한 제1층 및 제1층 상에 제2층을 포함하는 제2반도체층, 장벽층 및 제1층 사이에 배치되고, 장벽층 및 제1층보다 낮은 에너지 밴드갭을 가지며, 제2반도체층의 두께 대비 0.4 내지 0.8배의 두께를 갖는 정공주입층을 포함할 수 있다.The light emitting device according to the embodiment is disposed on the first semiconductor layer and the first semiconductor layer, an active layer including a well layer and a barrier layer having different energy band gaps, a first layer disposed on the barrier layer, and adjacent to the barrier layer And a second semiconductor layer including a second layer on the first layer, disposed between the barrier layer and the first layer, has an energy band gap lower than that of the barrier layer and the first layer, and has a thickness of 0.4 compared to the thickness of the second semiconductor layer. It may include a hole injection layer having a thickness of 0.8 to.

Description

발광소자 {Light emitting device}Light emitting device {Light emitting device}

실시예는 발광소자에 관한 것이다.The embodiment relates to a light emitting device.

발광소자의 대표적인 예로, LED(Light Emitting Diode; 발광 다이오드)는 화합물 반도체의 특성을 이용해 전기 신호를 적외선, 가시광선 또는 빛의 형태로 변환시키는 소자로, 가정용 가전제품, 리모콘, 전광판, 표시기, 각종 자동화 기기 등에 사용되고, 점차 LED의 사용 영역이 넓어지고 있는 추세이다.As a representative example of a light emitting device, LED (Light Emitting Diode) is a device that converts an electric signal into infrared, visible light or light using the characteristics of a compound semiconductor. It is used in automation equipment and the like, and the area of use of LEDs is gradually expanding.

보통, 소형화된 LED는 PCB(Printed Circuit Board) 기판에 직접 장착하기 위해서 표면실장소자(Surface Mount Device)형으로 만들어지고 있고, 이에 따라 표시소자로 사용되고 있는 LED 램프도 표면실장소자 형으로 개발되고 있다. 이러한 표면실장소자는 기존의 단순한 점등 램프를 대체할 수 있으며, 이것은 다양한 칼라를 내는 점등표시기용, 문자표시기 및 영상표시기 등으로 사용된다.Usually, miniaturized LEDs are made in a surface mount device type to directly mount on a printed circuit board (PCB) substrate, and accordingly, LED lamps used as display devices are also being developed in a surface mount device type. . Such a surface mount device can replace the existing simple lighting lamp, and it is used as a lighting indicator, a character display, and an image display that emits a variety of colors.

이와 같이 LED의 사용 영역이 넓어지면서, 생활에 사용되는 전등, 구조 신호용 전등 등에 요구되는 휘도가 높이지는 바, LED의 발광효율을 증가시키는 것이 중요하다.As the area of use of the LED is expanded as described above, the luminance required for a light used for life, a light for a rescue signal, etc. is increased, so it is important to increase the luminous efficiency of the LED.

실시예의 목적은, p형 도펀트로 도핑된 제2 반도체층 및 활성층 사이에 p형 도펀트의 확산(diffusion)을 방지하는 정공주입층을 배치함으로써, 발광효율 및 신뢰성을 향상시킨 발광소자를 제공한다.An object of the embodiment is to provide a light emitting device having improved luminous efficiency and reliability by disposing a hole injection layer that prevents diffusion of a p-type dopant between a second semiconductor layer doped with a p-type dopant and an active layer.

실시예에 따른 발광소자는, 제1 반도체층, 제1 반도체층 상에 배치되며, 에너지 밴드갭이 다른 우물층 및 장벽층을 포함하는 활성층, 장벽층 상에 배치되며 장벽층에 인접한 제1층 및 제1층 상에 제2층을 포함하는 제2 반도체층, 장벽층 및 제1층 사이에 배치되고, 장벽층 및 제1층보다 낮은 에너지 밴드갭을 가지며, 제2반도체층의 두께 대비 0.4 내지 0.8배의 두께를 갖는 정공주입층을 포함할 수 있다.The light emitting device according to the embodiment is disposed on the first semiconductor layer and the first semiconductor layer, an active layer including a well layer and a barrier layer having different energy band gaps, and a first layer disposed on the barrier layer and adjacent to the barrier layer. And a second semiconductor layer including a second layer on the first layer, disposed between the barrier layer and the first layer, has an energy band gap lower than that of the barrier layer and the first layer, and has a thickness of 0.4 compared to the thickness of the second semiconductor layer. It may include a hole injection layer having a thickness of 0.8 to.

실시예에 따른 발광소자는, p형 도펀트로 도핑된 제2 반도체층과 활성층 사이에 정공주입층을 배치함으로써, 활성층으로 확산되는 p형 도펀트의 농도가 감소되고, 제2 반도체층으로부터 활성층으로 정공의 주입 효율을 향상시킴으로써, 발광효율이 향상되는 이점이 있다.In the light emitting device according to the embodiment, by disposing a hole injection layer between the second semiconductor layer doped with the p-type dopant and the active layer, the concentration of the p-type dopant diffused into the active layer is reduced, and holes from the second semiconductor layer to the active layer are reduced. By improving the injection efficiency of, there is an advantage in that the luminous efficiency is improved.

또한, 실시예에 따른 발광소자는, 제2 반도체층을 p형 도펀트의 농도가 다른 제1층 및 제2층을 배치하여 결정결함을 개선시킴으로써, 정공주입효율(hole injection efficiency) 및 전자와 정공의 재결합 확률을 향상시켜 발광효율을 개선시킬 수 있다.In addition, the light emitting device according to the embodiment improves crystal defects by arranging the second semiconductor layer with the first layer and the second layer having different concentrations of the p-type dopant, thereby improving hole injection efficiency and electrons and holes. It is possible to improve the luminous efficiency by improving the probability of recombination.

또한, 실시예에 따른 발광소자는, 전류가 증가함에 따라 내부양자효율(IQE:Internal Quantum Efficiency)이 감소하는 현상(Efficiency Droop)을 개선시킬 수 있다.In addition, the light emitting device according to the embodiment may improve an efficiency droop in which internal quantum efficiency (IQE) decreases as current increases.

도 1은 제1실시예에 따른 발광소자를 나타낸 단면도이다.
도 2는 도 1의 A를 확대한 부분 확대도이다.
도 3은 도 1에 나타낸 발광소자의 에너지 밴드 다이어그램을 나타낸 도면이다.
도 4는 제2실시예에 따른 발광소자를 나타낸 단면도이다.
도 5는 실시예에 따른 발광소자를 포함하는 발광소자 패키지를 나타낸 단면도이다.
도 6은 실시예에 따른 발광소자를 포함하는 표시장치의 분해 사시도이다.
도 7은 도 6의 표시장치의 단면도이다.
도 8은 실시예에 따른 발광소자를 포함하는 조명장치의 분해 사시도이다.
1 is a cross-sectional view showing a light emitting device according to a first embodiment.
FIG. 2 is a partially enlarged view of A in FIG. 1.
3 is a diagram showing an energy band diagram of the light emitting device shown in FIG. 1.
4 is a cross-sectional view showing a light emitting device according to a second embodiment.
5 is a cross-sectional view illustrating a light emitting device package including a light emitting device according to an embodiment.
6 is an exploded perspective view of a display device including a light emitting device according to an exemplary embodiment.
7 is a cross-sectional view of the display device of FIG. 6.
8 is an exploded perspective view of a lighting device including a light emitting device according to an embodiment.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.Advantages and features of the present invention, and a method of achieving them will become apparent with reference to the embodiments described below in detail together with the accompanying drawings. However, the present invention is not limited to the embodiments disclosed below, but may be implemented in a variety of different forms, and only these embodiments make the disclosure of the present invention complete, and common knowledge in the technical field to which the present invention pertains. It is provided to completely inform the scope of the invention to those who have, and the invention is only defined by the scope of the claims. The same reference numerals refer to the same elements throughout the specification.

공간적으로 상대적인 용어인 "아래(below)", "아래(beneath)", "하부(lower)", "위(above)", "상부(upper)" 등은 도면에 도시되어 있는 바와 같이 하나의 구성 요소들과 다른 구성 요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 또는 동작 시 구성요소의 서로 다른 방향을 포함하는 용어로 이해되어야 한다. 예를 들면, 도면에 도시되어 있는 구성요소를 뒤집을 경우, 다른 구성요소의 "아래(below)"또는 "아래(beneath)"로 기술된 구성요소는 다른 구성요소의 "위(above)"에 놓여질 수 있다. 따라서, 예시적인 용어인 "아래"는 아래와 위의 방향을 모두 포함할 수 있다. 구성요소는 다른 방향으로도 배향될 수 있고, 이에 따라 공간적으로 상대적인 용어들은 배향에 따라 해석될 수 있다.Spatially relative terms "below", "beneath", "lower", "above", "upper", etc. It can be used to easily describe the correlation between components and other components. Spatially relative terms should be understood as terms including different directions of components during use or operation in addition to the directions shown in the drawings. For example, if a component shown in a drawing is turned over, a component described as "below" or "beneath" of another component will be placed "above" the other component. I can. Accordingly, the exemplary term “below” may include both directions below and above. Components may be oriented in other directions, and thus spatially relative terms may be interpreted according to the orientation.

본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소, 단계 및/또는 동작은 하나 이상의 다른 구성요소, 단계 및/또는 동작의 존재 또는 추가를 배제하지 않는다.The terms used in the present specification are for describing exemplary embodiments and are not intended to limit the present invention. In this specification, the singular form also includes the plural form unless specifically stated in the phrase. As used herein, "comprises" and/or "comprising" refers to the recited elements, steps and/or actions excluding the presence or addition of one or more other components, steps and/or actions. I never do that.

다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않은 한 이상적으로 또는 과도하게 해석되지 않는다.Unless otherwise defined, all terms (including technical and scientific terms) used in the present specification may be used with meanings that can be commonly understood by those of ordinary skill in the art to which the present invention belongs. In addition, terms defined in a commonly used dictionary are not interpreted ideally or excessively unless explicitly defined specifically.

도면에서 각 구성요소의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기와 면적은 실제크기나 면적을 전적으로 반영하는 것은 아니다. In the drawings, the thickness or size of each component is exaggerated, omitted, or schematically illustrated for convenience and clarity of description. In addition, the size and area of each component do not fully reflect the actual size or area.

또한, 실시예의 구조를 설명하는 과정에서 언급하는 각도와 방향은 도면에 기재된 것을 기준으로 한다. 명세서에서 실시예를 이루는 구조에 대한 설명에서, 각도에 대한 기준점과 위치관계를 명확히 언급하지 않은 경우, 관련 도면을 참조하도록 한다.In addition, angles and directions mentioned in the process of describing the structure of the embodiment are based on those described in the drawings. In the description of the structure constituting the embodiment in the specification, when the reference point and the positional relationship with respect to the angle are not clearly mentioned, reference will be made to the related drawings.

이하, 본 발명의 실시예들에 의하여 발광소자를 설명하기 위한 도면들을 참고하여 본 발명에 대해 설명하도록 한다.Hereinafter, the present invention will be described with reference to the drawings for describing a light emitting device according to embodiments of the present invention.

도 1은 제1실시예에 따른 발광소자를 나타낸 단면도, 도 2는 도 1의 A를 확대한 부분 확대도, 도 3은 도 1에 나타낸 발광소자의 에너지 밴드 다이어그램을 나타낸 도면이다.1 is a cross-sectional view showing a light-emitting device according to a first embodiment, FIG. 2 is a partially enlarged view of A in FIG. 1, and FIG. 3 is a diagram showing an energy band diagram of the light-emitting device shown in FIG. 1.

도 1을 참조하면, 실시예에 따른 발광소자(100)는 기판(110), 기판(110) 상에 배치되는 발광구조물(160)을 포함할 수 있으며, 발광구조물(160)은 제1 반도체층(120), 제1 반도체층(120) 상에 배치되는 제2 반도체층(150), 제1 반도체층(120) 및 제2 반도체층(150) 사이에 배치되는 활성층(130) 및 활성층(130) 및 제2 반도체층(150) 사이에 배치되는 정공주입층(140)을 포함할 수 있다. 여기서, 제2 반도체층(150)은 제1 반도체층(120)에 인접한 제1층(151) 및 제1층(151) 상에 배치된 제2층(153)을 포함할 수 있다.Referring to FIG. 1, a light emitting device 100 according to an embodiment may include a substrate 110 and a light emitting structure 160 disposed on the substrate 110, and the light emitting structure 160 is a first semiconductor layer. 120, the second semiconductor layer 150 disposed on the first semiconductor layer 120, the active layer 130 disposed between the first semiconductor layer 120 and the second semiconductor layer 150, and the active layer 130 ) And a hole injection layer 140 disposed between the second semiconductor layer 150. Here, the second semiconductor layer 150 may include a first layer 151 adjacent to the first semiconductor layer 120 and a second layer 153 disposed on the first layer 151.

기판(110)은 광 투과적 성질을 가지는 재질, 예를 들어 사파이어(Al2O3), GaN, ZnO, AlO 중 어느 하나를 포함하여 형성될 수 있으나, 이에 한정하지는 않는다.The substrate 110 may be formed of a material having a light-transmitting property, for example , any one of sapphire (Al 2 O 3 ), GaN, ZnO, and AlO, but is not limited thereto.

기판(110)은 반도체 물질 성장에 적합한 물질, 캐리어 웨이퍼로 형성될 수 있다. 기판(110)은 열 전도성이 뛰어난 물질로 형성될 수 있으며, 전도성 기판 또는 절연성 기판을 포함할 수 있다. 예를 들어, 기판(110)은 사파이어(Al2O3) 기판에 비해 열전도성이 큰 SiC 기판 또는 Si, GaAs, GaP, InP, Ga2O3 중 적어도 하나를 사용할 수 있다.The substrate 110 may be formed of a material suitable for growth of semiconductor materials or a carrier wafer. The substrate 110 may be formed of a material having excellent thermal conductivity, and may include a conductive substrate or an insulating substrate. For example, the substrate 110 may be a SiC substrate having a higher thermal conductivity than a sapphire (Al 2 O 3 ) substrate, or at least one of Si, GaAs, GaP, InP, and Ga 2 O 3.

기판(110)의 상측면에는 광 추출 효율을 높이기 위해 요철 구조(미도시)가 형성될 수 있다.An uneven structure (not shown) may be formed on the upper side of the substrate 110 to increase light extraction efficiency.

한편, 기판(110) 상에는 기판(110)와 제1 반도체층(120) 사이의 격자 부정합을 완화하고 반도체층이 용이하게 성장될 수 있도록 하는 버퍼층(미도시)이 위치할 수 있다. Meanwhile, a buffer layer (not shown) may be positioned on the substrate 110 to relieve lattice mismatch between the substrate 110 and the first semiconductor layer 120 and allow the semiconductor layer to be easily grown.

버퍼층(미도시)은 저온 분위기에서 형성할 수 있으며, 발광구조물(160)과 기판(110)과의 격자상수 차이를 완화시켜 줄 수 있는 물질로 이루어 질 수 있다. 예를 들어, GaN, InN, AlN, AlInN, InGaN, AlGaN, 및 InAlGaN 과 같은 물질을 포함할 수 있으며 이에 한정되지 않는다.The buffer layer (not shown) may be formed in a low temperature atmosphere, and may be made of a material capable of reducing a difference in lattice constant between the light emitting structure 160 and the substrate 110. For example, materials such as GaN, InN, AlN, AlInN, InGaN, AlGaN, and InAlGaN may be included, but are not limited thereto.

버퍼층(미도시)은 기판(110) 상에 단결정으로 성장할 수 있으며, 단결정으로 성장한 버퍼층(미도시)은 버퍼층(미도시)상에 성장하는 제1 반도체층(120)의 결정성을 향상시킬 수 있다.The buffer layer (not shown) can be grown as a single crystal on the substrate 110, and the buffer layer (not shown) grown as a single crystal can improve the crystallinity of the first semiconductor layer 120 grown on the buffer layer (not shown). have.

버퍼층(미도시) 상에는 제1 반도체층(120), 활성층(130), 정공주입층(140) 및 제2 반도체층(150)을 포함한 발광 구조물(160)이 형성될 수 있다.A light emitting structure 160 including a first semiconductor layer 120, an active layer 130, a hole injection layer 140, and a second semiconductor layer 150 may be formed on the buffer layer (not shown).

버퍼층(미도시) 상에는 제1 반도체층(120)이 위치할 수 있다.The first semiconductor layer 120 may be positioned on the buffer layer (not shown).

제1 반도체층(120)은 n형 도펀트가 도핑된 반도체 화합물로 형성될 수 있다. 제1 반도체층(120)에 도핑된 n형 도펀트는 Si, Ge, Sn, Se, Te 등일 수 있다.The first semiconductor layer 120 may be formed of a semiconductor compound doped with an n-type dopant. The n-type dopant doped in the first semiconductor layer 120 may be Si, Ge, Sn, Se, Te, or the like.

제1 반도체층(120)은 활성층(130)에 전자를 제공할 수 있다.The first semiconductor layer 120 may provide electrons to the active layer 130.

제1 반도체층(120)은 예를 들어, InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 가질 수 있다. 즉, 제1 반도체층(120)은 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN 등에서 적어도 하나를 포함할 수 있다.The first semiconductor layer 120 may have a composition formula of, for example, In x Al y Ga 1-xy N (0≦x≦1, 0≦y≦1, 0≦x+y≦1). That is, the first semiconductor layer 120 may include at least one of GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, and the like.

또한, 제1 반도체층(120)은 기판(110)에 인접한 언도프트 반도체층(미도시)을 더 포함할 수 있으나, 이에 대해 한정하지는 않는다. 언도프트 반도체층(미도시)은 제1 반도체층(120)의 결정을 향상시킬 수 있다. In addition, the first semiconductor layer 120 may further include an undoped semiconductor layer (not shown) adjacent to the substrate 110, but is not limited thereto. The undoped semiconductor layer (not shown) may improve the crystal of the first semiconductor layer 120.

언도프드 반도체층(미도시)은 n형 도펀트가 도핑되지 않아 제1 반도체층(120)에 비해 낮은 전기전도성을 갖는 것을 제외하고는 제1 반도체층(120)과 동일할 수 있다.The undoped semiconductor layer (not shown) may be the same as the first semiconductor layer 120 except that the n-type dopant is not doped and thus has lower electrical conductivity than the first semiconductor layer 120.

상기 제1 반도체층(120) 상에는 활성층(130)이 형성될 수 있다. 활성층(130)은 3족-5족 원소의 화합물 반도체 재료를 이용하여 단일 또는 다중 양자 우물 구조, 양자 선(Quantum-Wire) 구조, 또는 양자 점(Quantum Dot) 구조 등으로 형성될 수 있다.An active layer 130 may be formed on the first semiconductor layer 120. The active layer 130 may be formed of a single or multiple quantum well structure, a quantum-wire structure, a quantum dot structure, or the like using a compound semiconductor material of a group 3-5 element.

활성층(130)은 양자우물구조로 형성된 경우 예컨대, InxAlyGa1-x-yN (0≤x≤1, 0 ≤y≤1, 0≤x+y≤1)의 조성식을 갖는 우물층(미도시)과 InaAlbGa1-a-bN (0≤a≤1, 0 ≤b≤1, 0≤a+b≤1)의 조성식을 갖는 장벽층(미도시)을 갖는 단일 또는 다중 양자우물구조를 가질 수 있다. 우물층은 장벽층의 밴드 갭보다 작은 밴드 갭을 갖는 물질로 형성될 수 있다.When the active layer 130 is formed in a quantum well structure, for example, a well layer having a composition formula of In x Al y Ga 1-xy N (0≤x≤1, 0≤y≤1, 0≤x+y≤1) ( (Not shown) and In a Al b Ga 1-ab N (0≦a≦1, 0≦b≦1, 0≦a+b≦1) having a barrier layer (not shown) having a composition formula of single or multiple quantum It can have a well structure. The well layer may be formed of a material having a band gap smaller than that of the barrier layer.

장벽층(미도시) 및 우물층(미도시)에 대한 자세한 설명은 후술하기로 한다.A detailed description of the barrier layer (not shown) and the well layer (not shown) will be described later.

활성층(130)의 위 또는/및 아래에는 도전성 클래드층(미도시)이 형성될 수 있다. 도전성 클래드층(미도시)은 AlGaN계 반도체로 형성될 수 있으며, 상기 활성층(130)의 밴드 갭보다는 큰 밴드 갭을 가질 수 있다.A conductive cladding layer (not shown) may be formed above or/and below the active layer 130. The conductive cladding layer (not shown) may be formed of an AlGaN-based semiconductor, and may have a band gap larger than that of the active layer 130.

제2 반도체층(150) 및 제1 반도체층(120) 사이에는 반도체층 간의 격자상수 차이 및 배향성에 의한 응력이 발생하여 생기는 압전분극(piezoelectric polariziton)이 발생할 수 있다. 발광소자를 형성하는 반도체 재료는 큰 값의 압전계수를 가지므로 작은 변형(strain)에도 매우 큰 분극을 초래할 수 있다. 두 개의 분극으로 유발된 정전기장(electric field)은 발광소자의 에너지 밴드 구조를 변화시켜 이에 따른 전자와 정공의 분포를 왜곡시키게 된다. 이러한 효과를 양자 구속 스타크 효과(quantum confined stark effect, QCSE)라고 하는데 이는 전자와 정공의 재결합으로 빛을 발생시키는 발광소자에 있어서 낮은 내부양자효율을 유발하고 발광 스펙트럼의 적색 편이(red shift) 등 발광소자의 전기적, 광학적 특성에 악영향을 끼칠 수 있다.Piezoelectric polarization may occur between the second semiconductor layer 150 and the first semiconductor layer 120 due to a difference in lattice constant between the semiconductor layers and stress due to orientation. Since the semiconductor material forming the light emitting device has a large piezoelectric coefficient, very large polarization may occur even with a small strain. The electric field caused by the two polarizations changes the structure of the energy band of the light emitting device, thereby distorting the distribution of electrons and holes. This effect is called the quantum confined stark effect (QCSE), which induces low internal quantum efficiency in a light emitting device that generates light by recombination of electrons and holes, and emits light such as red shift of the emission spectrum. It may adversely affect the electrical and optical properties of the device.

특히, 이러한 strain 에 의해서 상술한 바와 같은 분극 효과가 더욱 증대되어 내부 전기장이 강화되고, 이에 따라서 밴드가 전기장에 따라서 휘어서 뾰족한 형태의 (제2 반도체층(150)과 활성층(130)의 사이에) triangle potential 우물이 생기며, 이러한 triangle potential 우물에 전자나 홀이 집중되는 형상이 발생할 수 있다. 따라서 전자와 홀의 재결합율이 저하될 수 있다. 즉, 제2 반도체층(150)에서 활성층(130)으로의 정공주입효율을 저하시키는 문제점이 있다.In particular, the polarization effect as described above is further increased by this strain, and the internal electric field is strengthened, and accordingly, the band is bent according to the electric field and has a pointed shape (between the second semiconductor layer 150 and the active layer 130). A triangle potential well is formed, and a shape in which electrons or holes are concentrated in this triangle potential well may occur. Therefore, the recombination rate of electrons and holes may decrease. That is, there is a problem of lowering the hole injection efficiency from the second semiconductor layer 150 to the active layer 130.

이러한 현상을 방지하기 위하여, 활성층(130) 상에는 정공주입층(140)이 배치될 수 있다.To prevent this phenomenon, a hole injection layer 140 may be disposed on the active layer 130.

정공주입층(140)은 InxGa1-xN (0<x<1)의 조성식을 가질 수 있다. 이로써, 정공주입층(140)은 정공주입층(140)에 가장 근접한 활성층(130)의 장벽층(미도시)과 제2 반도체층(150) 간의 격자상수 차이로 인해 발생할 수 있는 압전분극(piezoelectric polarization)으로 인한 전자 및 정공 분포 왜곡 현상을 방지할 수 있다. 정공주입층(140)은 복수의 층이 적층된 구조로 구성될 수도 있으나, 이에 한정하지는 않는다.The hole injection layer 140 may have a composition formula of In x Ga 1-x N (0<x<1). As a result, the hole injection layer 140 has a piezoelectric polarization that may occur due to a difference in lattice constants between the barrier layer (not shown) of the active layer 130 and the second semiconductor layer 150 closest to the hole injection layer 140. Electron and hole distribution distortion due to polarization can be prevented. The hole injection layer 140 may have a structure in which a plurality of layers are stacked, but is not limited thereto.

정공주입층(140)은 활성층(130) 및 제2 반도체층(150) 사이에 배치된다.The hole injection layer 140 is disposed between the active layer 130 and the second semiconductor layer 150.

정공주입층(140)은 도펀트가 도핑되지 않는 언도프드(undoped) 반도체층으로 형성되거나 제2 반도체층(150)보다 낮은 p형 도펀트의 도핑농도를 가질 수 있다. 상기 p형 도펀트는, Mg, Zn, Ca, Sr 및 Ba 중 어느 하나를 포함할 수 있다. 이로써, 정공주입층(140)은 p형 도펀트가 활성층(130)으로 확산(diffusion)되는 현상을 방지하여 발광소자의 질적 향상을 가져올 수 있다.The hole injection layer 140 may be formed of an undoped semiconductor layer that is not doped with a dopant, or may have a doping concentration of a p-type dopant lower than that of the second semiconductor layer 150. The p-type dopant may include any one of Mg, Zn, Ca, Sr, and Ba. Accordingly, the hole injection layer 140 may prevent a phenomenon in which the p-type dopant diffuses into the active layer 130, thereby improving the quality of the light emitting device.

정공주입층(140)은 제2 반도체층(150)에 비해 낮은 전기전도성을 가질 수 있다.The hole injection layer 140 may have lower electrical conductivity than the second semiconductor layer 150.

정공주입층(140)에 대한 자세한 설명은 후술하기로 한다.A detailed description of the hole injection layer 140 will be described later.

정공주입층(140) 상에는 제2 반도체층(150)이 배치될 수 있다.A second semiconductor layer 150 may be disposed on the hole injection layer 140.

제2 반도체층(150)은 p형 도펀트가 도핑된 반도체 화합물로 형성될 수 있다. 제2 반도체층(150)에 도핑된 p형 도펀트는 Mg, Zn, Ca, Sr, Ba 등일 수 있다.The second semiconductor layer 150 may be formed of a semiconductor compound doped with a p-type dopant. The p-type dopant doped in the second semiconductor layer 150 may be Mg, Zn, Ca, Sr, Ba, or the like.

제2 반도체층(150)은 활성층(130)에 정공을 주입시킨다. The second semiconductor layer 150 injects holes into the active layer 130.

제2 반도체층(150)은 예를 들어, InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 가질 수 있다. 즉, 제2 반도체층(150)은 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN 등에서 적어도 하나를 포함할 수 있다.The second semiconductor layer 150 may have a composition formula of, for example, In x Al y Ga 1-xy N (0≦x≦1, 0≦y≦1, 0≦x+y≦1). That is, the second semiconductor layer 150 may include at least one of GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, and the like.

제2 반도체층(150)은 활성층(130)에 인접한 제1층(151) 및 제1층(151) 상에 배치된 제2층(153)을 포함할 수 있다.The second semiconductor layer 150 may include a first layer 151 adjacent to the active layer 130 and a second layer 153 disposed on the first layer 151.

제1층(151)에 도핑된 p형 도펀트의 농도는 제2층(153)에 도핑된 p형 도펀트의 농도보다 낮을 수 있다. 제1층(151)의 p형 도펀트의 도핑 농도를 제2층(153)보다 낮게 함으로써, 제2 반도체층(150)에서 활성층(130)으로의 정공 주입 효율을 증가시키고, 전류가 증가함에 따라 내부양자효율(IQE:Internal Quantum Efficiency)이 감소하는 현상(Efficiency Droop)을 개선시킬 수 있다.The concentration of the p-type dopant doped in the first layer 151 may be lower than the concentration of the p-type dopant doped in the second layer 153. By making the doping concentration of the p-type dopant of the first layer 151 lower than that of the second layer 153, the efficiency of hole injection from the second semiconductor layer 150 to the active layer 130 is increased, and as the current increases It is possible to improve the efficiency droop (IQE) decrease.

제1층(151) 및 제2층(153)에 대한 자세한 설명은 후술하기로 한다. A detailed description of the first layer 151 and the second layer 153 will be described later.

제2 반도체층(150) 상에는 투광성전극층(미도시)이 형성될 수 있다. 투광성전극층(미도시)은 ITO, IZO(In-ZnO), GZO(Ga-ZnO), AZO(Al-ZnO), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), IrOx, RuOx, RuOx/ITO, Ni/IrOx/Au 및 Ni/IrOx/Au/ITO 중 적어도 하나를 포함하여 형성될 수 있다. A translucent electrode layer (not shown) may be formed on the second semiconductor layer 150. Translucent electrode layers (not shown) include ITO, IZO (In-ZnO), GZO (Ga-ZnO), AZO (Al-ZnO), AGZO (Al-Ga ZnO), IGZO (In-Ga ZnO), IrOx, RuOx, It may be formed by including at least one of RuOx/ITO, Ni/IrOx/Au, and Ni/IrOx/Au/ITO.

따라서, 투광성전극층(미도시)은 활성층(130)에서 발생한 광을 외부로 발산할 수 있으며, 제2 반도체층(150)의 외측 일면 전체 또는 일부에 형성됨으로써, 전류군집(current crowding)현상을 방지할 수 있다.Accordingly, the light-transmitting electrode layer (not shown) can emit light generated from the active layer 130 to the outside, and is formed on the entire or part of the outer surface of the second semiconductor layer 150 to prevent current crowding. can do.

상술한 제1 반도체층(120), 활성층(130), 정공주입층(140) 및 제2 반도체층(150)은 예를 들어, 유기금속 화학 증착법(MOCVD; Metal Organic Chemical Vapor Deposition), 화학 증착법(CVD; Chemical Vapor Deposition), 플라즈마 화학 증착법(PECVD; Plasma-Enhanced Chemical Vapor Deposition), 분자선 성장법(MBE; Molecular Beam Epitaxy), 수소화물 기상 성장법(HVPE; Hydride Vapor Phase Epitaxy), 스퍼터링(Sputtering) 등의 방법을 이용하여 형성될 수 있으며, 이에 대해 한정하지는 않는다.The first semiconductor layer 120, the active layer 130, the hole injection layer 140, and the second semiconductor layer 150 described above are, for example, metal organic chemical vapor deposition (MOCVD) and chemical vapor deposition. (CVD; Chemical Vapor Deposition), Plasma-Enhanced Chemical Vapor Deposition (PECVD), Molecular Beam Epitaxy (MBE), Hydride Vapor Phase Epitaxy (HVPE), Sputtering ), and the like, but is not limited thereto.

제1 반도체층(120) 상에는 제1 반도체층(120)과 전기적으로 연결되는 제1 전극(172)이 배치될 수 있다. 예를 들면, 활성층(130)과 제2 반도체층(150)은 일부가 제거되어 제1 반도체층(120)의 일부가 노출될 수 있고, 노출된 제1 반도체층(120) 상에는 제1 전극(172)이 형성될 수 있다. 즉, 제1 반도체층(120)은 활성층(130)을 향하는 상면과 기판(110)을 향하는 하면을 포함하고, 상면은 적어도 일 영역이 노출된 영역을 포함하며, 제1 전극(172)은 상면의 노출된 영역 상에 배치될 수 있다. 다만, 이에 한정되지 않는다.A first electrode 172 electrically connected to the first semiconductor layer 120 may be disposed on the first semiconductor layer 120. For example, a part of the active layer 130 and the second semiconductor layer 150 may be removed to expose a part of the first semiconductor layer 120, and a first electrode ( 172) may be formed. That is, the first semiconductor layer 120 includes an upper surface facing the active layer 130 and a lower surface facing the substrate 110, the upper surface includes at least one exposed area, and the first electrode 172 is an upper surface It can be placed on the exposed area of the. However, it is not limited thereto.

제1 반도체층(120)의 일부가 노출되게 하는 방법은 소정의 식각 방법을 사용할 수 있으며, 이에 한정하지 아니한다. 또한, 식각방법은 습식 식각, 건식 식각방법을 사용할 수 있다.A method of exposing a part of the first semiconductor layer 120 may use a predetermined etching method, but is not limited thereto. In addition, the etching method may be a wet etching method or a dry etching method.

또한, 제2 반도체층(150) 상에는 제2 전극(174)이 형성될 수 있다.Also, a second electrode 174 may be formed on the second semiconductor layer 150.

제1 및 2 전극(172, 174)은 전도성 물질, 예를 들어 In, Co, Si, Ge, Au, Pd, Pt, Ru, Re, Mg, Zn, Hf, Ta, Rh, Ir, W, Ti, Ag, Cr, Mo, Nb, Al, Ni, Cu, 및 WTi 중에서 선택된 금속을 포함할 수 있으며, 또는 이들의 합금을 포함할 수 있고, 단층 또는 다층으로 형성될 수 있으며 이에 한정하지 아니한다.The first and second electrodes 172 and 174 are conductive materials such as In, Co, Si, Ge, Au, Pd, Pt, Ru, Re, Mg, Zn, Hf, Ta, Rh, Ir, W, Ti , Ag, Cr, Mo, Nb, Al, Ni, Cu, and WTi may include a metal selected from, or may include an alloy thereof, may be formed in a single layer or multi-layer, but is not limited thereto.

도 2를 참조하면, 발광소자(100)의 활성층(130)은 다중 양자우물 구조를 가질 수 있으며, 따라서 활성층(130)은 제1 내지 제3 우물층(Q1, Q2, Q3) 및 제1 내지 제3 장벽층(B1, B2. B3)을 포함할 수 있다. Referring to FIG. 2, the active layer 130 of the light emitting device 100 may have a multiple quantum well structure, and thus the active layer 130 includes first to third well layers Q1, Q2, Q3, and first to third well layers. It may include a third barrier layer (B1, B2, B3).

또한, 제1 내지 제3 우물층(Q1, Q2, Q3) 및 제1 내지 제3 장벽층(B1, B2, B3)은 도 2에 도시된 바와 같이 서로 교대로 적층되는 구조를 가질 수 있다.In addition, the first to third well layers Q1, Q2, and Q3 and the first to third barrier layers B1, B2, and B3 may have a structure alternately stacked with each other as shown in FIG. 2.

한편, 도 2에서는 각각 제1 내지 제3 우물층(Q1, Q2, Q3) 및 제1 내지 제3 장벽층(B1, B2, B3,)이 형성되고 제1 내지 제3 우물층(Q1, Q2, Q3)과 제1 내지 제3 장벽층(B1, B2, B3) 이 교대로 적층되게 형성되도록 도시되었으나, 이에 한정하지 아니하며, 우물층(Q1, Q2, Q3) 및 장벽층(B1, B2, B3)은 임의의 수를 갖도록 형성될 수 있으며, 배치 또한 임의의 배치를 가질 수 있다. 아울러, 상술한 바와 같이 각각의 우물층(Q1, Q2, Q3), 및 각각의 장벽층(B1, B2, B3)을 형성하는 재질의 조성비 및 밴드갭, 및 두께는 서로 상이할 수 있으며, 도 2에 도시된 바와 같이 한정하지 아니한다.Meanwhile, in FIG. 2, first to third well layers Q1, Q2, Q3 and first to third barrier layers B1, B2, B3, and the first to third well layers Q1 and Q2 are formed, respectively. , Q3) and the first to third barrier layers B1, B2, B3 are shown to be alternately stacked, but are not limited thereto, and the well layers Q1, Q2, Q3 and the barrier layers B1, B2, B3) can be formed to have any number, and the arrangement can also have any arrangement. In addition, as described above, the composition ratio, band gap, and thickness of materials forming each of the well layers Q1, Q2, and Q3, and each of the barrier layers B1, B2, and B3 may be different from each other. It is not limited as shown in 2.

장벽층(B1, B2, B3)은 우물층(Q1, Q2, Q3) 보다 큰 밴드갭 에너지를 가질 수 있다. 예를 들면, 장벽층(B1, B2, B3)이 GaN을 포함하고, 우물층(Q1, Q2, Q3)이 InGaN을 포함할 수 있다.The barrier layers B1, B2, and B3 may have a larger band gap energy than the well layers Q1, Q2, and Q3. For example, the barrier layers B1, B2, and B3 may contain GaN, and the well layers Q1, Q2, and Q3 may contain InGaN.

다시 도 1 및 도 2를 참조하면, 정공주입층(140)은 활성층(130)과 제2 반도체층(150) 사이에 배치될 수 있다. 정공주입층(140)은 p형 도펀트가 제2 반도체층(150)에서 활성층(130)으로 확산(diffusion)되는 현상을 방지한다.Referring back to FIGS. 1 and 2, the hole injection layer 140 may be disposed between the active layer 130 and the second semiconductor layer 150. The hole injection layer 140 prevents a phenomenon in which the p-type dopant is diffused from the second semiconductor layer 150 to the active layer 130.

정공주입층(140)은 InGaN을 포함할 수 있다. 정공주입층(140)은 InxGa1-xN(0 < x <1)의 조성식을 갖는다.The hole injection layer 140 may include InGaN. The hole injection layer 140 has a composition formula of In x Ga 1-x N (0 <x <1).

정공주입층(140)에서의 In 조성비는 10% 이하일 수 있다.The In composition ratio in the hole injection layer 140 may be 10% or less.

즉, 정공주입층(140)의 In 조성비는 Ga 조성비 내비 0.01 내지 0.1111배일 수 있다. In 조성비는 Ga 조성비 대비 0.1111배보다 크면, 밴드갭이 작아지므로 정공은 활성층(130)의 장벽층(미도시)으로 인해 제2 반도체층(150) 내부에 갇혀, 활성층(130)으로 공급되지 못할 수 있다. In 조성비는 Ga 조성비 대비 0.01배보다 작으면, 밴드갭이 커지므로 정공이 제2 반도체층(150)에서 활성층(130)으로 과도하게 공급되어 정공주입효율은 증가하나 정공과 전자의 재결합율이 감소하고, 결과적으로 내부양자효율이 감소하고, 발광소자의 발광효율이 저하될 수 있다. That is, the In composition ratio of the hole injection layer 140 may be 0.01 to 0.1111 times the Ga composition ratio. If the In composition ratio is greater than 0.1111 times the Ga composition ratio, the band gap becomes small, so holes are trapped inside the second semiconductor layer 150 due to the barrier layer (not shown) of the active layer 130, and cannot be supplied to the active layer 130. I can. If the In composition ratio is less than 0.01 times the Ga composition ratio, the band gap increases, so holes are excessively supplied from the second semiconductor layer 150 to the active layer 130, thereby increasing the hole injection efficiency, but reducing the recombination rate of holes and electrons. And, as a result, the internal quantum efficiency may decrease, and the luminous efficiency of the light emitting device may decrease.

도 3을 참조하면, 정공주입층(140)의 밴드갭 에너지는 장벽층(B1, B2, B3) 및 제1층(150)의 밴드갭 에너지 보다 작을 수 있다.Referring to FIG. 3, the band gap energy of the hole injection layer 140 may be smaller than the band gap energy of the barrier layers B1, B2 and B3 and the first layer 150.

정공주입층(140)의 밴드갭이 장벽층(B1, B2, B3)보다 크면, 정공이 제2 반도체층(150)에서 활성층(130)으로 과도하게 공급되어 정공주입효율은 증가하나 정공과 전자의 재결합율이 감소하고, 결과적으로 내부양자효율이 감소하고, 발광소자의 발광효율이 저하될 수 있다. If the band gap of the hole injection layer 140 is larger than the barrier layers B1, B2, B3, holes are excessively supplied from the second semiconductor layer 150 to the active layer 130, thereby increasing the hole injection efficiency, but holes and electrons The recombination rate of is decreased, and as a result, the internal quantum efficiency decreases, and the luminous efficiency of the light emitting device may decrease.

또한, 정공주입층(140)의 밴드갭이 제1층(151)보다 크면, 정공은 활성층(130)의 장벽층(미도시)으로 인해 제2 반도체층(150) 내부에 갇혀, 활성층(130)으로 공급되지 못할 수 있다. In addition, if the band gap of the hole injection layer 140 is larger than the first layer 151, the holes are trapped inside the second semiconductor layer 150 due to the barrier layer (not shown) of the active layer 130, and the active layer 130 ) May not be supplied.

정공주입층(140)의 두께(D1)는 제2반도체층의 두께(d1+d2) 대비 0.4 내지 0.8배의 두께를 가질 수 있고, 제1 및 제2층(151,153) 어느 하나의 두께 대비 0.2배 내지 0.7배일 수 있다. 즉, 제2반도체층의 두께(d1+d2)가 40nm 이하일 때, 정공주입층(140)의 두께(D1)는 5 내지 10 nm일 수 있다. 정공주입층(140)의 두께(D1)는 상기 제1 및 제2층(151,153) 중 적어도 하나의 두께보다 두껍게 형성될 경우 제2 반도체층(150)에서 활성층(130)으로의 정공주입효율이 저하될 수 있고, 얇게 형성될 경우 활성층(130)으로의 확산(diffusion)을 방지하는 층 자체의 특성이 사라질 수 있다.The thickness (D1) of the hole injection layer 140 may have a thickness of 0.4 to 0.8 times the thickness of the second semiconductor layer (d1+d2), and 0.2 compared to the thickness of either of the first and second layers (151,153). It may be times to 0.7 times. That is, when the thickness (d1+d2) of the second semiconductor layer is 40 nm or less, the thickness (D1) of the hole injection layer 140 may be 5 to 10 nm. When the thickness D1 of the hole injection layer 140 is thicker than at least one of the first and second layers 151 and 153, the hole injection efficiency from the second semiconductor layer 150 to the active layer 130 is reduced. It may be degraded, and if it is formed thin, a characteristic of the layer itself preventing diffusion into the active layer 130 may disappear.

정공주입층(140) 상에는 제2 반도체층(150)이 배치될 수 있다.A second semiconductor layer 150 may be disposed on the hole injection layer 140.

제2 반도체층(150)은 정공주입층(140)에 인접한 제1층(151)과 제1층(151) 상에 배치된 제2층(153)을 포함할 수 있다. The second semiconductor layer 150 may include a first layer 151 adjacent to the hole injection layer 140 and a second layer 153 disposed on the first layer 151.

제1층(151)에 도핑된 p형 도펀트의 농도(153)는 제2층(153)에 도핑된 p형 도펀트의 농도보다 낮을 수 있다. 이로써, 발광소자의 광도를 저하시키지 않고, 제2 반도체층(150)에서 활성층(130)으로 주입되는 정공의 주입효율을 개선하는 효과를 가진다. 제1층 및 제2층(151,153)을 포함하는 제2 반도체층(150)은 활성층(130)에서의 전자와 정공의 재결합 확률을 향상시키고, 발광소자의 발광효율을 향상시킬 수 있다.The concentration 153 of the p-type dopant doped in the first layer 151 may be lower than the concentration of the p-type dopant doped in the second layer 153. As a result, there is an effect of improving the injection efficiency of holes injected from the second semiconductor layer 150 to the active layer 130 without lowering the luminous intensity of the light emitting device. The second semiconductor layer 150 including the first and second layers 151 and 153 may improve a probability of recombination of electrons and holes in the active layer 130 and improve luminous efficiency of the light emitting device.

즉, 도 3에 나타낸 바와 같이, 제2층(153)의 밴드갭 에너지는 제1층(151)의 밴드갭 에너지 보다 크게 형성할 수 있다. That is, as shown in FIG. 3, the band gap energy of the second layer 153 may be greater than the band gap energy of the first layer 151.

결과적으로, 실시예의 발광소자는 광도의 저하 없이 발광효율이 향상되는 효과를 가진다. 또한, 발광소자의 작동전압도 감소하게 된다.As a result, the light emitting device of the embodiment has an effect of improving the luminous efficiency without lowering the luminous intensity. In addition, the operating voltage of the light emitting device is also reduced.

p형 도펀트가 Mg인 경우, 제1층(151)에 도핑된 p형 도펀트의 농도는 1017 내지 1018 cm-3 일 수 있다. 제1층(151)에 도핑된 p형 도펀트의 농도는 1018 cm-3 보다 클 경우, 활성층(130)으로 Mg가 확산(diffusion)될 수 있고, 이로써 발광소자의 질적 저하를 가져올 수 있으며, 1017 cm-3 보다 작을 경우, 제2 반도체층 내부의 평균적인 정공 농도가 낮아, 활성층(130)으로의 정공의 주입효율이 저하될 수 있다.When the p-type dopant is Mg, the concentration of the p-type dopant doped in the first layer 151 may be 10 17 to 10 18 cm -3. When the concentration of the p-type dopant doped in the first layer 151 is greater than 10 18 cm -3 , Mg may diffuse into the active layer 130, thereby reducing the quality of the light emitting device. If it is smaller than 10 17 cm -3 , the average hole concentration inside the second semiconductor layer is low, so that the injection efficiency of holes into the active layer 130 may be reduced.

제2층(153)에 도핑된 p형 도펀트의 농도는 1018 내지 1021 cm-3 일 수 있다.The concentration of the p-type dopant doped in the second layer 153 may be 10 18 to 10 21 cm -3.

또한, 제2층(153)에 도핑된 p형 도펀트의 농도가 1018 cm-3 보다 작은 경우 제1 층(151)으로의 Mg이 확산이 낮아지며, 1021 cm-3 보다 클 경우 제1 층(151)으로 확산되는 Mg가 증가됨으로써 제1 층(151)에서 활성층(130)으로 확산될 우려가 있다. In addition, when the concentration of the p-type dopant doped in the second layer 153 is less than 10 18 cm -3 , the diffusion of Mg into the first layer 151 is lower, and when it is greater than 10 21 cm -3, the first layer As Mg diffused to 151 is increased, there is a concern that it may diffuse from the first layer 151 to the active layer 130.

제1층(151)의 두께(d1)는 제2층의 두께(d2) 대비 0.5 내지 0.9배일 수 있다. 제1층(151)의 두께(d1)는 제2층(153)의 두께(d2) 대비 0.5배 보다 얇을 경우, 활성층(130)으로 p형 도펀트가 확산(diffusion)될 수 있고, 0.9배 보다 두꺼울 경우, 제2 반도체층 내부의 평균적인 정공 농도가 낮아, 활성층(130)으로의 정공의 주입효율이 저하될 수 있다.The thickness d1 of the first layer 151 may be 0.5 to 0.9 times the thickness d2 of the second layer. When the thickness d1 of the first layer 151 is less than 0.5 times the thickness d2 of the second layer 153, the p-type dopant may diffuse into the active layer 130 and is less than 0.9 times. When it is thick, the average hole concentration inside the second semiconductor layer is low, so that the injection efficiency of holes into the active layer 130 may be reduced.

즉, 제2 반도체층(150)의 두께가 40nm 이하로 결정된다면, 제1층(151)의 두께는 8 내지 15nm일 수 있고, 제2층(153)의 두께는 10 내지 25nm 일 수 있다.That is, if the thickness of the second semiconductor layer 150 is determined to be 40 nm or less, the thickness of the first layer 151 may be 8 to 15 nm, and the thickness of the second layer 153 may be 10 to 25 nm.

도 4는 제2실시예에 따른 발광소자를 나타낸 단면도이다.4 is a cross-sectional view showing a light emitting device according to a second embodiment.

도 4를 참조하면, 발광소자(200)는 기판(210), 기판(210) 상에 배치되는 제1 전극층(220), 제2 반도체층(230), 정공주입층(240), 활성층(250), 및 제1 반도체층(260)을 포함한 발광 구조물(270) 및 제2 전극층(282)을 포함할 수 있고, 제2 반도체층(230)은 활성층(250)과 인접한 제1층(231) 및 제1층(231) 하부에 배치되는 제2층(233)을 포함할 수 있다.Referring to FIG. 4, the light emitting device 200 includes a substrate 210, a first electrode layer 220 disposed on the substrate 210, a second semiconductor layer 230, a hole injection layer 240, and an active layer 250. ), and a light emitting structure 270 including a first semiconductor layer 260 and a second electrode layer 282, and the second semiconductor layer 230 is a first layer 231 adjacent to the active layer 250 And a second layer 233 disposed under the first layer 231.

기판(210)은 열전도성이 우수한 물질을 이용하여 형성할 수 있으며, 또한 전도성 물질로 형성할 수 있는데, 금속 물질 또는 전도성 세라믹을 이용하여 형성할 수 있다. 기판(210)은 단일층으로 형성될 수 있고, 이중 구조 또는 그 이상의 다중 구조로 형성될 수 있다.The substrate 210 may be formed of a material having excellent thermal conductivity, and may be formed of a conductive material, and may be formed of a metal material or a conductive ceramic. The substrate 210 may be formed as a single layer, and may be formed in a double structure or a multiple structure.

즉, 기판(210)은 금속, 예를 들어 Au, Ni, W, Mo, Cu, Al, Ta, Ag, Pt, Cr중에서 선택된 어느 하나로 형성하거나 둘 이상의 합금으로 형성할 수 있으며, 서로 다른 둘 이상의 물질을 적층하여 형성할 수 있다. 또한 기판(210)은 Si, Ge, GaAs, ZnO, SiC, SiGe, GaN, Ga2O3 와 같은 캐리어 웨이퍼로 구현될 수 있다.That is, the substrate 210 may be formed of a metal, for example, any one selected from Au, Ni, W, Mo, Cu, Al, Ta, Ag, Pt, and Cr, or may be formed of two or more alloys. It can be formed by laminating materials. Further, the substrate 210 may be implemented as a carrier wafer such as Si, Ge, GaAs, ZnO, SiC, SiGe, GaN, and Ga2O3.

이와 같은 기판(210)은 발광소자(200)에서 발생하는 열의 방출을 용이하게 하여 발광소자(200)의 열적 안정성을 향상시킬 수 있다.Such a substrate 210 may facilitate the release of heat generated from the light emitting device 200 to improve thermal stability of the light emitting device 200.

한편, 기판(210) 상에는 제1 전극층(220)이 형성될 수 있으며, 제1 전극층(220)은 오믹층(ohmic layer)(미도시), 반사층(reflective layer)(미도시), 본딩층(bonding layer)(미도시) 중 적어도 한 층을 포함할 수 있다. 예를 들어 제1 전극층(220)은 오믹층/반사층/본딩층의 구조이거나, 오믹층/반사층의 적층 구조이거나, 반사층(오믹 포함)/본딩층의 구조일 수 있으나, 이에 대해 한정하지는 않는다. 예컨대, 제1 전극층(220)은 절연층상에 반사층 및 오믹층이 순차로 적층된 형태일 수 있다.Meanwhile, a first electrode layer 220 may be formed on the substrate 210, and the first electrode layer 220 includes an ohmic layer (not shown), a reflective layer (not shown), and a bonding layer ( A bonding layer) (not shown) may include at least one layer. For example, the first electrode layer 220 may have a structure of an ohmic layer/reflective layer/bonding layer, a stacked structure of an ohmic layer/reflective layer, or a reflective layer (including ohmic)/bonding layer, but is not limited thereto. For example, the first electrode layer 220 may have a form in which a reflective layer and an ohmic layer are sequentially stacked on an insulating layer.

반사층(미도시)은 오믹층(미도시) 및 절연층(미도시) 사이에 배치될 수 있으며, 반사특성이 우수한 물질, 예를 들어 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 및 이들의 선택적인 조합으로 구성된 물질 중에서 형성되거나, 상기 금속 물질과 IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO 등의 투광성 전도성 물질을 이용하여 다층으로 형성할 수 있다. 또한 반사층(미도시)은 IZO/Ni, AZO/Ag, IZO/Ag/Ni, AZO/Ag/Ni 등으로 적층할 수 있다. 또한 반사층(미도시)을 발광 구조물(270)(예컨대, 제2 반도체층(230))과 오믹 접촉하는 물질로 형성할 경우, 오믹층(미도시)은 별도로 형성하지 않을 수 있으며, 이에 대해 한정하지는 않는다.The reflective layer (not shown) may be disposed between the ohmic layer (not shown) and the insulating layer (not shown), and a material having excellent reflective properties, such as Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg , Zn, Pt, Au, Hf, or formed from a material composed of a selective combination thereof, or formed in a multilayer using the metal material and a transparent conductive material such as IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO I can. In addition, the reflective layer (not shown) may be laminated with IZO/Ni, AZO/Ag, IZO/Ag/Ni, AZO/Ag/Ni, or the like. In addition, when the reflective layer (not shown) is formed of a material in ohmic contact with the light emitting structure 270 (eg, the second semiconductor layer 230), the ohmic layer (not shown) may not be separately formed, and is limited thereto. I don't.

오믹층(미도시)은 발광 구조물(270)의 하면에 오믹 접촉되며, 층 또는 복수의 패턴으로 형성될 수 있다. 오믹층(미도시)은 투광성 전극층과 금속이 선택적으로 사용될 수 있으며, 예를 들어, ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IrOx, RuOx, RuOx/ITO, Ni, Ag, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO 중 하나 이상을 이용하여 단층 또는 다층으로 구현할 수 있다. 오믹층(미도시)은 제2 반도체층(230)에 캐리어의 주입을 원활히 하기 위한 것으로, 반드시 형성되어야 하는 것은 아니다. 또한 제1 전극층(220)은 본딩층(미도시)을 포함할 수 있으며, 이때 본딩층(미도시)은 배리어 금속(barrier metal), 또는 본딩 금속, 예를 들어, Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Ag 또는 Ta 중 적어도 하나를 포함할 수 있으며 이에 한정하지 않는다.The ohmic layer (not shown) is in ohmic contact with the lower surface of the light emitting structure 270 and may be formed as a layer or a plurality of patterns. For the ohmic layer (not shown), a light-transmitting electrode layer and a metal may be selectively used, for example, indium tin oxide (ITO), indium zinc oxide (IZO), indium zinc tin oxide (IZTO), indium aluminum zinc oxide (IAZO). ), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IrOx, RuOx, RuOx/ITO, Ni, Ag , Ni/IrOx/Au, and Ni/IrOx/Au/ITO may be used to implement a single layer or a multilayer. The ohmic layer (not shown) is for smoothly injecting carriers into the second semiconductor layer 230 and does not necessarily have to be formed. In addition, the first electrode layer 220 may include a bonding layer (not shown), and in this case, the bonding layer (not shown) is a barrier metal or a bonding metal such as Ti, Au, Sn, Ni , Cr, Ga, In, Bi, Cu, Ag, and may include at least one of Ta, but is not limited thereto.

발광 구조물(270)은 적어도 제2 반도체층(230), 활성층(250) 및 제1 반도체층(260)을 포함할 수 있고, 제2 반도체층(230)과 제1 반도체층(260) 사이에 활성층(250)이 게재된 구성으로 이루어질 수 있다.The light emitting structure 270 may include at least a second semiconductor layer 230, an active layer 250, and a first semiconductor layer 260, and between the second semiconductor layer 230 and the first semiconductor layer 260. The active layer 250 may be published.

상기 제1 전극층(220) 상에는 제2 반도체층(230)이 형성될 수 있다. 상기 제2 반도체층(230)은 p형 도펀트가 도핑되어 구현될 수 있다. 제2 반도체층(230)은 InxAlyGa1-x-yN (0≤x≤1, 0 ≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료, 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN 등에서 선택될 수 있으며, Mg, Zn, Ca, Sr, Ba 등의 p형 도펀트가 도핑될 수 있다.A second semiconductor layer 230 may be formed on the first electrode layer 220. The second semiconductor layer 230 may be implemented by doping with a p-type dopant. The second semiconductor layer 230 is a semiconductor material having a composition formula of In x Al y Ga 1-xy N (0≤x≤1, 0≤y≤1, 0≤x+y≤1), for example, GaN, It may be selected from AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, and the like, and p-type dopants such as Mg, Zn, Ca, Sr, Ba, etc. may be doped.

제2 반도체층(230)은 활성층(250)에 인접한 제1층(231) 및 제1층(231) 하부에 배치된 제2층(233)을 포함할 수 있다.The second semiconductor layer 230 may include a first layer 231 adjacent to the active layer 250 and a second layer 233 disposed under the first layer 231.

제1층(231)에 도핑된 p형 도펀트의 농도는 제2층(233)에 도핑된 p형 도펀트의 농도보다 낮을 수 있다. 즉, 제2층(233)의 밴드갭 에너지는 제1층(231)의 밴드갭 에너지 보다 크게 형성할 수 있다.The concentration of the p-type dopant doped in the first layer 231 may be lower than the concentration of the p-type dopant doped in the second layer 233. That is, the band gap energy of the second layer 233 may be greater than the band gap energy of the first layer 231.

제1층(231)의 도핑 농도를 제2층(233)보다 더 작게 함으로써, 제2 반도체층(230)에서 활성층(250)으로의 정공 주입 효율을 증가시키고, 전류가 증가함에 따라 내부양자효율(IQE:Internal Quantum Efficiency)이 감소하는 현상(Efficiency Droop)을 개선할 수 있다.By making the doping concentration of the first layer 231 smaller than that of the second layer 233, the hole injection efficiency from the second semiconductor layer 230 to the active layer 250 is increased, and as the current increases, the internal quantum efficiency (IQE: Internal Quantum Efficiency) decreases (Efficiency Droop) can be improved.

결과적으로, 실시예의 발광소자는 광도의 저하 없이 발광효율이 향상되는 효과를 가진다. 또한, 발광소자의 작동전압도 감소하게 된다.As a result, the light emitting device of the embodiment has an effect of improving the luminous efficiency without lowering the luminous intensity. In addition, the operating voltage of the light emitting device is also reduced.

p형 도펀트가 Mg인 경우, 제1층(231)에 도핑된 p형 도펀트의 농도는 1017 내지 1018 cm-3 일 수 있다. 제1층(231)에 도핑된 p형 도펀트의 농도는 1018 cm-3 보다 클 경우, 활성층(250)으로 Mg이 확산(diffusion)될 수 있고, 이로써 발광소자의 질적 저하를 가져올 수 있으며, 1017 cm-3 보다 작을 경우, 제2 반도체층(230) 내부의 평균적인 정공 농도가 낮아, 활성층(250)으로의 정공의 주입효율이 저하될 수 있다.When the p-type dopant is Mg, the concentration of the p-type dopant doped in the first layer 231 may be 10 17 to 10 18 cm -3. When the concentration of the p-type dopant doped in the first layer 231 is greater than 10 18 cm -3 , Mg may diffuse into the active layer 250, thereby deteriorating the quality of the light emitting device. If it is smaller than 10 17 cm -3 , the average hole concentration inside the second semiconductor layer 230 is low, and thus the injection efficiency of holes into the active layer 250 may be reduced.

제2층(233)에 도핑된 p형 도펀트의 농도는 1018 내지 1021 cm-3 일 수 있다.The concentration of the p-type dopant doped in the second layer 233 may be 10 18 to 10 21 cm -3.

또한, 제2층(233)에 도핑된 p형 도펀트의 농도가 1018 cm-3 보다 작은 경우 제1 층(231)으로의 Mg이 확산이 낮아지며, 1021 cm-3 보다 클 경우 제1 층(231)으로 확산되는 Mg가 증가됨으로써 제1 층(231)에서 활성층(250)으로 확산될 우려가 있다. In addition, when the concentration of the p-type dopant doped in the second layer 233 is less than 10 18 cm -3 , the diffusion of Mg into the first layer 231 is lower, and when it is greater than 10 21 cm -3, the first layer As Mg diffused to 231 increases, there is a risk of diffusion from the first layer 231 to the active layer 250.

제1층(231)의 두께는 제2층(233)의 두께 대비 0.5 내지 0.9배일 수 있다. 제1층(231)의 두께(d3)는 제2층(233)의 두께(d4) 대비 0.5배 보다 얇을 경우, 활성층(250)으로 p형 도펀트가 확산(diffusion)될 수 있고, 0.9배 보다 두꺼울 경우, 제2 반도체층 내부의 평균적인 정공 농도가 낮아, 활성층(250)으로의 정공의 주입효율이 저하될 수 있다.The thickness of the first layer 231 may be 0.5 to 0.9 times the thickness of the second layer 233. When the thickness d3 of the first layer 231 is less than 0.5 times the thickness d4 of the second layer 233, the p-type dopant may diffuse into the active layer 250 and is less than 0.9 times. When the thickness is thick, the average hole concentration inside the second semiconductor layer is low, so that the injection efficiency of holes into the active layer 250 may be reduced.

즉, 제2반도체층(230)의 두께가 40nm 이하로 결정된다면, 제1층(231)의 두께는 8 내지 15nm일 수 있고, 제2층(233)의 두께는 10 내지 25nm 일 수 있다.That is, if the thickness of the second semiconductor layer 230 is determined to be 40 nm or less, the thickness of the first layer 231 may be 8 to 15 nm, and the thickness of the second layer 233 may be 10 to 25 nm.

제2 반도체층(230) 상에는 정공주입층(240)이 형성될 수 있다.A hole injection layer 240 may be formed on the second semiconductor layer 230.

정공주입층(240)은 제2 반도체층(230) 및 활성층(250) 사이에 배치되어, p형 도펀트가 제2 반도체층(230)에서 활성층(250)으로 확산(diffusion)되는 현상을 방지한다.The hole injection layer 240 is disposed between the second semiconductor layer 230 and the active layer 250 to prevent the p-type dopant from being diffused from the second semiconductor layer 230 to the active layer 250. .

정공주입층(240)은 도펀트가 도핑되지 않는 언도프드(undoped) 반도체층으로 형성되거나 제2 반도체층(230)보다 낮은 p형 도펀트의 도핑농도를 가질 수 있다. 상기 p형 도펀트는, Mg, Zn, Ca, Sr 및 Ba 중 어느 하나를 포함할 수 있다. 이로써, 정공주입층(240)은 p형 도펀트가 활성층(250)으로 확산(diffusion)되는 현상을 방지하여 발광소자의 질적 향상을 가져올 수 있다.The hole injection layer 240 may be formed of an undoped semiconductor layer that is not doped with a dopant, or may have a doping concentration of a p-type dopant lower than that of the second semiconductor layer 230. The p-type dopant may include any one of Mg, Zn, Ca, Sr, and Ba. Accordingly, the hole injection layer 240 may prevent a phenomenon in which the p-type dopant diffuses into the active layer 250, thereby improving the quality of the light emitting device.

정공주입층(240)은 제2 반도체층(230)에 비해 낮은 전기전도성을 가질 수 있다.The hole injection layer 240 may have lower electrical conductivity than the second semiconductor layer 230.

정공주입층(240)의 In 조성비는 Ga 조성비 대비 0.01 내지 0.1111배일 수 있다. In 조성비는 Ga 조성비 대비 0.1111배보다 크면, 밴드갭이 작아지므로 정공은 활성층(250)의 장벽층(미도시)으로 인해 제2 반도체층(230) 내부에 갇혀, 활성층(250)으로 공급되지 못할 수 있다. In 조성비는 Ga 조성비 대비 0.01배보다 작으면, 밴드갭이 커지므로 정공이 제2 반도체층(230)에서 활성층(250)으로 과도하게 공급되어 정공주입효율은 증가하나 정공과 전자의 재결합율이 감소하고, 결과적으로 내부양자효율이 감소하고, 발광소자의 발광효율이 저하될 수 있다.The In composition ratio of the hole injection layer 240 may be 0.01 to 0.1111 times the Ga composition ratio. If the In composition ratio is greater than 0.1111 times the Ga composition ratio, the band gap becomes smaller, so holes are trapped inside the second semiconductor layer 230 due to the barrier layer (not shown) of the active layer 250, and cannot be supplied to the active layer 250. I can. If the In composition ratio is less than 0.01 times the Ga composition ratio, the band gap increases, so holes are excessively supplied from the second semiconductor layer 230 to the active layer 250, thereby increasing the hole injection efficiency, but reducing the recombination rate of holes and electrons. And, as a result, the internal quantum efficiency may decrease, and the luminous efficiency of the light emitting device may decrease.

정공주입층(240)의 두께(D2)는 상기 제1 및 제2층(231,233) 중 적어도 하나의 두께보다 얇을 수 있거나, 또는 제1 및 제2층(231,233) 어느 하나의 두께 대비 0.2배 내지 0.7배일 수 있다. 즉, 제1층(d3) 및 제2층(d4)의 총 두께(d3+d4)가 40nm 이하일 때, 정공주입층(240)의 두께(D2)는 5 내지 10 nm일 수 있다. 정공주입층(240)의 두께(D2)는 상기 제1 및 제2층(231,233) 중 적어도 하나의 두께보다 두껍게 형성될 경우 제2 반도체층(230)에서 활성층(250)으로의 정공주입효율이 저하될 수 있고, 얇게 형성될 경우 활성층(250)으로의 p형 도펀트 확산(diffusion)을 방지하는 층 자체의 특성이 사라질 수 있다.The thickness D2 of the hole injection layer 240 may be thinner than at least one of the first and second layers 231 and 233, or 0.2 times or more than the thickness of any one of the first and second layers 231 and 233. It can be 0.7 times. That is, when the total thickness d3+d4 of the first layer d3 and the second layer d4 is 40 nm or less, the thickness D2 of the hole injection layer 240 may be 5 to 10 nm. When the thickness D2 of the hole injection layer 240 is thicker than at least one of the first and second layers 231 and 233, the hole injection efficiency from the second semiconductor layer 230 to the active layer 250 is reduced. It may be degraded, and if it is formed thin, the characteristic of the layer itself preventing diffusion of the p-type dopant into the active layer 250 may disappear.

정공주입층(240) 상에는 활성층(250)이 형성될 수 있다. 활성층(250)은 3족-5족 원소의 화합물 반도체 재료를 이용하여 단일 또는 다중 양자 우물 구조, 양자 선(Quantum-Wire) 구조, 또는 양자 점(Quantum Dot) 구조 등으로 형성될 수 있다.The active layer 250 may be formed on the hole injection layer 240. The active layer 250 may be formed of a single or multiple quantum well structure, a quantum-wire structure, a quantum dot structure, or the like using a compound semiconductor material of a group 3-5 element.

활성층(250)이 양자우물구조로 형성된 경우 예컨데, InxAlyGa1-x-yN (0≤x≤1, 0 ≤y≤1, 0≤x+y≤1)의 조성식을 갖는 우물층과 InaAlbGa1-a-bN (0≤a≤1, 0 ≤b≤1, 0≤a+b≤1)의 조성식을 갖는 장벽층(미도시)을 갖는 단일 또는 양자우물구조를 가질 수 있다. 우물층(미도시)은 장벽층(미도시)의 밴드 갭보다 작은 밴드 갭을 갖는 물질로 형성될 수 있다.When the active layer 250 is formed in a quantum well structure, for example, a well layer having a composition formula of In x Al y Ga 1-xy N (0 ≤ x ≤ 1, 0 ≤ y ≤ 1, 0 ≤ x + y ≤ 1) and In a Al b Ga 1-ab N (0≤a≤1, 0≤b≤1, 0≤a+b≤1) can have a single or quantum well structure having a barrier layer (not shown) having a composition formula have. The well layer (not shown) may be formed of a material having a band gap smaller than that of the barrier layer (not shown).

활성층(250)은 제1실시예와 마찬가지로, 다중 양자우물 구조를 가질 수 있으며, 따라서 활성층(130)은 제1 내지 제3 우물층(미도시) 및 제1 내지 제3 장벽층(미도시)을 포함할 수 있다. Like the first embodiment, the active layer 250 may have a multiple quantum well structure, and thus the active layer 130 includes first to third well layers (not shown) and first to third barrier layers (not shown). It may include.

또한, 제1 내지 제3 우물층(미도시) 및 제1 내지 제3 장벽층(미도시)은 서로 교대로 적층되는 구조를 가질 수 있으나, 이에 한정하지 아니한다.In addition, the first to third well layers (not shown) and the first to third barrier layers (not shown) may have a structure in which they are alternately stacked, but the present invention is not limited thereto.

우물층(미도시) 및 장벽층(미도시)은 임의의 수를 갖도록 형성될 수 있으며, 배치 또한 임의의 배치를 가질 수 있다. 아울러, 상술한 바와 같이 각각의 우물층(미도시), 및 각각의 장벽층(미도시)을 형성하는 재질의 조성비 및 밴드갭, 및 두께는 서로 상이할 수 있다.The well layer (not shown) and the barrier layer (not shown) may be formed to have any number, and the arrangement may also have any arrangement. In addition, as described above, a composition ratio, a band gap, and a thickness of a material forming each well layer (not shown) and each barrier layer (not shown) may be different from each other.

장벽층(미도시)은 우물층(미도시) 보다 큰 밴드갭 에너지를 가질 수 있다. 예를 들면, 장벽층(미도시)이 GaN을 포함하고, 우물층(미도시)이 InGaN을 포함할 수 있다.The barrier layer (not shown) may have a larger band gap energy than the well layer (not shown). For example, a barrier layer (not shown) may contain GaN, and a well layer (not shown) may contain InGaN.

정공주입층(240)의 밴드갭 에너지는 장벽층(미도시) 및 제1층(231)의 밴드갭 에너지 보다 작을 수 있다.The band gap energy of the hole injection layer 240 may be smaller than the band gap energy of the barrier layer (not shown) and the first layer 231.

정공주입층(240)의 밴드갭이 장벽층(미도시)보다 크면, 정공이 제2 반도체층(230)에서 활성층(250)으로 과도하게 공급되어 정공주입효율은 증가하나 정공과 전자의 재결합율이 감소하고, 결과적으로 내부양자효율이 감소하고, 발광소자의 발광효율이 저하될 수 있다.If the band gap of the hole injection layer 240 is larger than the barrier layer (not shown), holes are excessively supplied from the second semiconductor layer 230 to the active layer 250, thereby increasing the hole injection efficiency, but the recombination rate of holes and electrons This decreases, and as a result, the internal quantum efficiency decreases, and the luminous efficiency of the light emitting device may decrease.

또한, 정공주입층(240)의 밴드갭이 제1층(231)보다 크면, 정공은 활성층(250)의 장벽층(미도시)으로 인해 제2 반도체층(230) 내부에 갇혀, 활성층(250)으로 공급되지 못할 수 있다.In addition, when the band gap of the hole injection layer 240 is larger than the first layer 231, holes are trapped inside the second semiconductor layer 230 due to the barrier layer (not shown) of the active layer 250, and the active layer 250 ) May not be supplied.

활성층(250)의 위 또는/및 아래에는 도전형 클래드층(미도시)이 형성될 수 있다. 도전형 클래드층(미도시)은 AlGaN계 반도체로 형성될 수 있으며, 활성층(250)의 밴드 갭보다는 큰 밴드 갭을 가질 수 있다.A conductive cladding layer (not shown) may be formed above or/and below the active layer 250. The conductive cladding layer (not shown) may be formed of an AlGaN-based semiconductor, and may have a band gap larger than that of the active layer 250.

활성층(250) 상에는 n형 도펀트로 도핑된 제1 반도체층(260)이 형성될 수 있다. 제1 반도체층(260)은 예컨데, InxAlyGa1-x-yN (0≤x≤1, 0 ≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료, 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN 등에서 선택될 수 있으며, 예를 들어, Si, Ge, Sn, Se, Te와 같은 n형 도펀트가 도핑될 수 있다.A first semiconductor layer 260 doped with an n-type dopant may be formed on the active layer 250. The first semiconductor layer 260 is, for example, a semiconductor material having a composition formula of In x Al y Ga 1-xy N (0≤x≤1, 0≤y≤1, 0≤x+y≤1), for example It may be selected from GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, and the like, and for example, n-type dopants such as Si, Ge, Sn, Se, and Te may be doped.

제1 반도체층(260) 상에는 제1 반도체층(260)과 전기적으로 연결된 제2 전극층(282)이 형성될 수 있으며, 제2 전극층(282)은 적어도 하나의 패드 또는/및 소정 패턴을 갖는 전극을 포함할 수 있다. 제2 전극층(282)은 제1 반도체층(260)의 상면 중 센터 영역, 외측 영역 또는 모서리 영역에 배치될 수 있으며, 이에 대해 한정하지는 않는다. 제2 전극층(282)은 상기 제1 반도체층(260)의 위가 아닌 다른 영역에 배치될 수 있으며, 이에 대해 한정하지는 않는다.A second electrode layer 282 electrically connected to the first semiconductor layer 260 may be formed on the first semiconductor layer 260, and the second electrode layer 282 includes at least one pad or/and an electrode having a predetermined pattern. It may include. The second electrode layer 282 may be disposed in a center region, an outer region, or a corner region of the upper surface of the first semiconductor layer 260, but is not limited thereto. The second electrode layer 282 may be disposed in a region other than the first semiconductor layer 260, but is not limited thereto.

제2 전극층(282)은 전도성 물질, 예를 들어 In, Co, Si, Ge, Au, Pd, Pt, Ru, Re, Mg, Zn, Hf, Ta, Rh, Ir, W, Ti, Ag, Cr, Mo, Nb, Al, Ni, Cu, 및 WTi 중에서 선택된 금속 또는 합금을 이용하여 단층 또는 다층으로 형성될 수 있다.The second electrode layer 282 is a conductive material such as In, Co, Si, Ge, Au, Pd, Pt, Ru, Re, Mg, Zn, Hf, Ta, Rh, Ir, W, Ti, Ag, Cr , Mo, Nb, Al, Ni, Cu, and WTi may be formed in a single layer or multi-layer using a metal or alloy selected from.

한편, 발광 구조물(270)은 제1 반도체층(260) 상에 제1 반도체층(260)과 반대의 극성을 갖는 제3 반도체층(미도시)을 포함할 수 있다. 또한 제2 반도체층(230)이 n 형 반도체층이고, 제1 반도체층(260)이 p 형 반도체층으로 구현될 수도 있다. 이에 따라 발광 구조층(270)은 N-P 접합, P-N 접합, N-P-N 접합 및 P-N-P 접합 구조 중 적어도 하나를 포함할 수 있다.Meanwhile, the light emitting structure 270 may include a third semiconductor layer (not shown) having a polarity opposite to that of the first semiconductor layer 260 on the first semiconductor layer 260. In addition, the second semiconductor layer 230 may be an n-type semiconductor layer, and the first semiconductor layer 260 may be implemented as a p-type semiconductor layer. Accordingly, the light emitting structure layer 270 may include at least one of an N-P junction, a P-N junction, an N-P-N junction, and a P-N-P junction structure.

발광 구조물(270)의 상부에는 광 추출 구조(284)가 형성될 수 있다.A light extraction structure 284 may be formed on the light emitting structure 270.

광 추출 구조(284)는 제1 반도체층(260)의 상면에 형성되거나, 또는 발광 구조물(270)의 상부에 투광성 전극층(미도시)을 형성한 후 투광성 전극층(미도시)의 상부에 형성될 수 있으며, 이에 한정하지 아니한다.The light extracting structure 284 is formed on the upper surface of the first semiconductor layer 260 or formed on the light-transmitting electrode layer (not shown) after forming a light-transmitting electrode layer (not shown) on the light-emitting structure 270. It can be, but is not limited thereto.

광 추출 구조(284)는 투광성 전극층(미도시), 또는 제1 반도체층(260)의 상부 표면의 일부 또는 전체 영역에 형성될 수 있다. 광 추출 구조(284)는 투광성 전극층(미도시), 또는 제1 반도체층(260)의 상면의 적어도 일 영역에 대해 에칭을 수행함으로써 형성될 수 있으며, 이에 한정하지 않는다. The light extracting structure 284 may be formed on a light-transmitting electrode layer (not shown) or on a part or entire area of an upper surface of the first semiconductor layer 260. The light extracting structure 284 may be formed by performing etching on at least one region of the light-transmitting electrode layer (not shown) or the upper surface of the first semiconductor layer 260, but is not limited thereto.

상기 에칭 과정은 습식 또는/및 건식 에칭 공정을 포함하며, 에칭 과정을 거침에 따라서, 투광성 전극층(미도시)의 상면 또는 제1 반도체층(260)의 상면은 광 추출 구조(284)를 형성하는 러프니스를 포함할 수 있다.The etching process includes a wet or/and dry etching process, and according to the etching process, the top surface of the translucent electrode layer (not shown) or the top surface of the first semiconductor layer 260 forms a light extraction structure 284. May include roughness.

러프니스는 랜덤한 크기로 불규칙하게 형성될 수 있으며, 이에 대해 한정하지는 않는다. 러프니스는 평탄하지 않는 상면으로서, 텍스쳐(texture) 패턴, 요철 패턴, 평탄하지 않는 패턴(uneven pattern) 중 적어도 하나를 포함할 수 있다.The roughness may be irregularly formed with a random size, but is not limited thereto. The roughness is an uneven top surface and may include at least one of a texture pattern, an uneven pattern, and an uneven pattern.

러프니스는 측 단면이 원기둥, 다각기둥, 원뿔, 다각뿔, 원뿔대, 다각뿔대 등 다양한 형상을 갖도록 형성될 수 있으며, 바람직하게 뿔 형상을 포함한다.The roughness may be formed to have various shapes, such as a side cross-section of a cylinder, a polygonal column, a cone, a polygonal pyramid, a truncated cone, and a polygonal truncated cone, and preferably includes a horn shape.

한편, 상기 광추출구조(284)는 PEC(photo electro chemical) 등의 방법으로 형성될 수 있으며, 이에 한정하지 아니한다. 광추출구조(284)가 투광성 전극층(미도시)의 또는 제1 반도체층(260)의 상부면에 형성됨에 따라서 활성층(250)으로부터 생성된 빛이 투광성 전극층(미도시), 또는 제1 반도체층(260)의 상부면으로부터 전반사되어 재흡수되거나 산란되는 것이 방지될 수 있으므로, 발광소자(200)의 광 추출 효율의 향상에 기여할 수 있다.Meanwhile, the light extraction structure 284 may be formed by a method such as photo electrochemical (PEC), but is not limited thereto. As the light extraction structure 284 is formed on the light-transmitting electrode layer (not shown) or on the upper surface of the first semiconductor layer 260, the light generated from the active layer 250 is transmitted to the light-transmitting electrode layer (not shown) or the first semiconductor layer Since total reflection from the upper surface of the 260 may be prevented from being reabsorbed or scattered, it may contribute to the improvement of light extraction efficiency of the light emitting device 200.

발광 구조물(270)의 측면 및 상부 영역에는 패시베이션(미도시)이 형성될 수 있으며, 패시베이션(미도시)은 절연성 재질로 형성될 수 있다.A passivation (not shown) may be formed on the side and upper regions of the light emitting structure 270, and the passivation (not shown) may be formed of an insulating material.

도 5는 실시예에 따른 발광소자를 포함하는 발광소자 패키지를 나타낸 단면도이다.5 is a cross-sectional view illustrating a light emitting device package including a light emitting device according to an embodiment.

도 5를 참조하면, 실시예에 따른 발광소자 패키지(300)는 캐비티가 형성된 몸체(310), 몸체(310)의 캐비티에 실장된 광원부(320) 및 캐비티에 충진되는 수지부(350)를 포함할 수 있다.5, the light emitting device package 300 according to the embodiment includes a body 310 having a cavity, a light source unit 320 mounted in the cavity of the body 310, and a resin unit 350 filled in the cavity. can do.

몸체(310)는 폴리프탈아미드(PPA: Polyphthalamide)와 같은 수지 재질, 실리콘(Si), 알루미늄(Al), 알루미늄 나이트라이드(AlN), 액정폴리머(PSG, photo sensitive glass), 폴리아미드9T(PA9T), 신지오택틱폴리스티렌(SPS), 금속 재질, 사파이어(Al2O3), 베릴륨 옥사이드(BeO), 인쇄회로기판(PCB, Printed Circuit Board), 세라믹 중 적어도 하나로 형성될 수 있다.The body 310 is made of a resin material such as polyphthalamide (PPA), silicon (Si), aluminum (Al), aluminum nitride (AlN), liquid crystal polymer (PSG, photo sensitive glass), polyamide 9T (PA9T). ), neo-geotactic polystyrene (SPS), metal material, sapphire (Al2O3), beryllium oxide (BeO), printed circuit board (PCB, Printed Circuit Board), it may be formed of at least one of ceramic.

몸체(310)는 사출 성형, 에칭 공정 등에 의해 형성될 수 있으나 이에 대해 한정하지는 않는다.The body 310 may be formed by injection molding, an etching process, or the like, but is not limited thereto.

광원부(320)는 몸체(310)의 바닥면상에 배치되며, 일 예로 광원부(320)는 도 1 내지 도 4에서 도시하고 설명한 발광소자 중 어느 하나일 수 있다. 발광소자는 예를 들어, 적색, 녹색, 청색, 백색 등의 빛을 방출하는 유색 발광 소자 또는 자외선을 방출하는 UV(Ultra Violet) 발광소자일 수 있으나, 이에 대해 한정하지는 않는다. 또한, 발광 소자는 한 개 이상 실장될 수 있다.The light source unit 320 is disposed on the bottom surface of the body 310, for example, the light source unit 320 may be any one of the light emitting devices illustrated and described in FIGS. 1 to 4. The light-emitting device may be, for example, a colored light-emitting device that emits red, green, blue, or white light or an ultra violet (UV) light-emitting device that emits ultraviolet rays, but is not limited thereto. In addition, one or more light-emitting elements may be mounted.

몸체(310)는 제1 전극(330) 및 제2 전극(340)을 포함할 수 있다. 제1 전극(330) 및 제2 전극(340)은 광원부(320)와 전기적으로 연결되어 광원부(320)에 전원을 공급할 수 있다.The body 310 may include a first electrode 330 and a second electrode 340. The first electrode 330 and the second electrode 340 may be electrically connected to the light source unit 320 to supply power to the light source unit 320.

또한, 제1 전극(330) 및 제2 전극(340)은 서로 전기적으로 분리되며, 광원부(320)에서 발생된 빛을 반사시켜 광 효율을 증가시킬 수 있고, 또한 광원부(320)에서 발생된 열을 외부로 배출시킬 수 있다.In addition, the first electrode 330 and the second electrode 340 are electrically separated from each other, and reflect light generated from the light source unit 320 to increase light efficiency, and heat generated from the light source unit 320 Can be discharged to the outside.

도 5에는 제1 전극(330)과 제2 전극(340) 모두가 와이어(360)에 의해 광원부(320)와 본딩된 것을 도시하나, 이에 한정하지 않으며, 특히 수직형 발광소자의 경우는 제1 전극(330) 및 제2 전극(340) 중 어느 하나가 와이어(360)에 의해 광원부(320)와 본딩될 수 있으며, 플립칩 방식에 의해 와이어(360) 없이 광원부(320)와 전기적으로 연결될 수도 있다.5 shows that both the first electrode 330 and the second electrode 340 are bonded to the light source unit 320 by a wire 360, but the present invention is not limited thereto. Any one of the electrode 330 and the second electrode 340 may be bonded to the light source unit 320 by a wire 360, and may be electrically connected to the light source unit 320 without a wire 360 by a flip-chip method. have.

이러한 제1 전극(330) 및 제2 전극(340)은 금속 재질, 예를 들어, 티타늄(Ti), 구리(Cu), 니켈(Ni), 금(Au), 크롬(Cr), 탄탈늄(Ta), 백금(Pt), 주석(Sn), 은(Ag), 인(P), 알루미늄(Al), 인듐(In), 팔라듐(Pd), 코발트(Co), 실리콘(Si), 게르마늄(Ge), 하프늄(Hf), 루테늄(Ru), 철(Fe) 중에서 하나 이상의 물질 또는 합금을 포함할 수 있다. 또한, 제1 전극(330) 및 제2 전극(340)은 단층 또는 다층 구조를 가지도록 형성될 수 있으며, 이에 대해 한정하지는 않는다.The first electrode 330 and the second electrode 340 are made of metal, for example, titanium (Ti), copper (Cu), nickel (Ni), gold (Au), chromium (Cr), and tantalum ( Ta), platinum (Pt), tin (Sn), silver (Ag), phosphorus (P), aluminum (Al), indium (In), palladium (Pd), cobalt (Co), silicon (Si), germanium ( Ge), hafnium (Hf), ruthenium (Ru), iron (Fe) may include one or more materials or alloys. In addition, the first electrode 330 and the second electrode 340 may be formed to have a single-layer or multi-layer structure, but are not limited thereto.

수지부(350)는 캐비티에 충진될 수 있으며, 형광체(미도시)를 포함할 수 있다. 수지부(350)는 투명한 실리콘, 에폭시, 및 기타 수지 재질로 형성될 수 있으며, 캐비티 내에 충진한 후, 이를 자외선 또는 열 경화하는 방식으로 형성될 수 있다. The resin part 350 may be filled in the cavity and may include a phosphor (not shown). The resin part 350 may be formed of transparent silicone, epoxy, and other resin materials, and after filling the cavity, it may be formed by UV or thermal curing.

형광체(미도시)는 광원부(320)에서 방출되는 광의 파장에 따라 종류가 선택되어 발광소자 패키지(300)가 백색광을 구현하도록 할 수 있다.The type of the phosphor (not shown) may be selected according to the wavelength of light emitted from the light source unit 320 so that the light emitting device package 300 may implement white light.

수지부(350)에 포함되어 있는 형광체(미도시)는 광원부(320)에서 방출되는 광의 파장에 따라 청색 발광 형광체, 청록색 발광 형광체, 녹색 발광 형광체, 황녹색 발광 형광체, 황색 발광 형광체, 황적색 발광 형광체, 오렌지색 발광 형광체, 및 적색 발광 형광체중 하나가 적용될 수 있다. The phosphor (not shown) included in the resin part 350 is a blue light-emitting phosphor, a cyan light-emitting phosphor, a green light-emitting phosphor, a yellow-green light-emitting phosphor, a yellow light-emitting phosphor, a yellow-red light-emitting phosphor, depending on the wavelength of light emitted from the light source 320 , An orange light-emitting phosphor, and a red light-emitting phosphor may be applied.

즉, 형광체(미도시)는 광원부(320)에서 발생하는 빛의 파장을 변환시킬 수 있다. 광원부(320)에서 방출되는 광의 파장에 종류가 선택되어 발광소자 패키지가 백색광을 구현하도록 할 수 있다. 예를 들어, 광원부(320)가 청색 발광 다이오드이고 형광체(미도시)가 황색 형광체인 경우, 황색 형광체는 청색 빛에 의해 여기되어 황색 빛을 방출할 수 있으며, 청색 발광 다이오드에서 발생한 청색 빛 및 청색 빛에 의해 여기 되어 발생한 황색 빛이 혼색됨에 따라 발광소자 패키지(300)는 백색 빛을 제공할 수 있다.That is, the phosphor (not shown) may convert a wavelength of light generated from the light source unit 320. A type of light emitted from the light source unit 320 may be selected according to a wavelength so that the light emitting device package may implement white light. For example, when the light source unit 320 is a blue light emitting diode and a phosphor (not shown) is a yellow phosphor, the yellow phosphor is excited by blue light to emit yellow light, and blue light and blue light generated from the blue light emitting diode As yellow light generated by being excited by light is mixed, the light emitting device package 300 may provide white light.

실시예에 따른 발광소자는 조명 시스템에 적용될 수 있다. 조명 시스템은 복수의 발광소자가 어레이된 구조를 포함하며, 도 6 및 도 7에 나타낸 표시 장치, 도 8에 나타낸 조명 장치를 포함하고, 조명등, 신호등, 차량 전조등, 전광판 등이 포함될 수 있다.The light emitting device according to the embodiment may be applied to a lighting system. The lighting system includes a structure in which a plurality of light emitting devices are arrayed, and includes the display device shown in FIGS. 6 and 7, the lighting device shown in FIG. 8, and may include a lighting lamp, a traffic light, a vehicle headlight, an electric sign, and the like.

도 6은 실시예에 따른 발광소자를 포함하는 표시장치의 분해 사시도이다.6 is an exploded perspective view of a display device including a light emitting device according to an exemplary embodiment.

도 6을 참조하면, 실시예에 따른 표시 장치(1000)는 도광판(1041)과, 도광판(1041)에 빛을 제공하는 광원 모듈(1031)와, 도광판(1041) 아래에 반사 부재(1022)와, 도광판(1041) 위에 광학 시트(1051)와, 광학 시트(1051) 위에 표시 패널(1061)과, 도광판(1041), 광원 모듈(1031) 및 반사 부재(1022)를 수납하는 바텀 커버(1011)를 포함할 수 있으나, 이에 한정되지 않는다.6, the display device 1000 according to the embodiment includes a light guide plate 1041, a light source module 1031 providing light to the light guide plate 1041, a reflective member 1022 under the light guide plate 1041, and , A bottom cover 1011 housing the optical sheet 1051 on the light guide plate 1041, the display panel 1061 on the optical sheet 1051, the light guide plate 1041, the light source module 1031, and the reflective member 1022 It may include, but is not limited thereto.

바텀 커버(1011), 반사시트(1022), 도광판(1041), 광학 시트(1051)는 라이트유닛(1050)으로 정의될 수 있다.The bottom cover 1011, the reflective sheet 1022, the light guide plate 1041, and the optical sheet 1051 may be defined as a light unit 1050.

도광판(1041)은 빛을 확산시켜 면광원화 시키는 역할을 한다. 도광판(1041)은 투명한 재질로 이루어지며, 예를 들어, PMMA(polymethylmethacrylate)와 같은 아크릴 수지 계열, PET(polyethylene terephthalate), PC(poly carbonate), COC(cycloolefin copolymer) 및 PEN(polyethylene naphthalate) 수지 중 하나를 포함할 수 있다.The light guide plate 1041 serves to diffuse light into a surface light source. The light guide plate 1041 is made of a transparent material, for example, among acrylic resins such as PMMA (polymethylmethacrylate), PET (polyethylene terephthalate), PC (polycarbonate), COC (cycloolefin copolymer), and PEN (polyethylene naphthalate) resins. It can contain one.

광원 모듈(1031)은 도광판(1041)의 적어도 일 측면에 빛을 제공하며, 궁극적으로는 표시 장치의 광원으로써 작용하게 된다.The light source module 1031 provides light to at least one side of the light guide plate 1041, and ultimately acts as a light source of the display device.

광원 모듈(1031)은 적어도 하나를 포함하며, 도광판(1041)의 일 측면에서 직접 또는 간접적으로 광을 제공할 수 있다. 광원 모듈(1031)은 기판(1033)과 상기에 개시된 실시예에 따른 발광 발광 소자(1035)를 포함하며, 발광 소자(1035)는 기판(1033) 상에 소정 간격으로 어레이될 수 있다. The light source module 1031 includes at least one, and may directly or indirectly provide light from one side of the light guide plate 1041. The light source module 1031 includes a substrate 1033 and a light emitting device 1035 according to the disclosed embodiment, and the light emitting devices 1035 may be arrayed on the substrate 1033 at predetermined intervals.

기판(1033)은 회로패턴(미도시)을 포함하는 인쇄회로기판(PCB, Printed Circuit Board)일 수 있다. 다만, 기판(1033)은 일반 PCB 뿐 아니라, 메탈 코어 PCB(MCPCB, Metal Core PCB), 연성 PCB(FPCB, Flexible PCB) 등을 포함할 수도 있으며, 이에 대해 한정하지는 않는다. 발광소자(1035)는 바텀 커버(1011)의 측면 또는 방열 플레이트 상에 탑재될 경우, 기판(1033)은 제거될 수 있다. 여기서, 방열 플레이트의 일부는 바텀 커버(1011)의 상면에 접촉될 수 있다.The substrate 1033 may be a printed circuit board (PCB) including a circuit pattern (not shown). However, the substrate 1033 may include not only a general PCB, but also a metal core PCB (MCPCB, Metal Core PCB), a flexible PCB (FPCB, Flexible PCB), and the like, but is not limited thereto. When the light emitting device 1035 is mounted on a side surface of the bottom cover 1011 or on a heat dissipation plate, the substrate 1033 may be removed. Here, a part of the heat dissipation plate may contact the upper surface of the bottom cover 1011.

그리고, 복수의 발광소자(1035)는 기판(1033) 상에 빛이 방출되는 출사면이 도광판(1041)과 소정 거리 이격되도록 탑재될 수 있으며, 이에 대해 한정하지는 않는다. 발광소자(1035)는 도광판(1041)의 일측 면인 입광부에 광을 직접 또는 간접적으로 제공할 수 있으며, 이에 대해 한정하지는 않는다.In addition, the plurality of light emitting devices 1035 may be mounted on the substrate 1033 such that an emission surface from which light is emitted is spaced apart from the light guide plate 1041 by a predetermined distance, but the embodiment is not limited thereto. The light-emitting device 1035 may directly or indirectly provide light to a light-incident portion, which is one side of the light guide plate 1041, but is not limited thereto.

도광판(1041) 아래에는 반사 부재(1022)가 배치될 수 있다. 반사 부재(1022)는 도광판(1041)의 하면으로 입사된 빛을 반사시켜 위로 향하게 함으로써, 라이트유닛(1050)의 휘도를 향상시킬 수 있다. 반사 부재(1022)는 예를 들어, PET, PC, PVC 레진 등으로 형성될 수 있으나, 이에 대해 한정하지는 않는다. 반사 부재(1022)는 바텀 커버(1011)의 상면일 수 있으며, 이에 대해 한정하지는 않는다.A reflective member 1022 may be disposed under the light guide plate 1041. The reflective member 1022 reflects light incident on the lower surface of the light guide plate 1041 and directs it upward, thereby improving the luminance of the light unit 1050. The reflective member 1022 may be formed of, for example, PET, PC, PVC resin, or the like, but is not limited thereto. The reflective member 1022 may be an upper surface of the bottom cover 1011, but is not limited thereto.

바텀 커버(1011)는 상기 도광판(1041), 광원 모듈(1031) 및 반사 부재(1022) 등을 수납할 수 있다. 이를 위해, 바텀 커버(1011)는 상면이 개구된 박스(box) 형상을 갖는 수납부(1012)가 구비될 수 있으며, 이에 대해 한정하지는 않는다. 상기 바텀 커버(1011)는 탑 커버와 결합될 수 있으며, 이에 대해 한정하지는 않는다.The bottom cover 1011 may accommodate the light guide plate 1041, the light source module 1031, the reflective member 1022, and the like. To this end, the bottom cover 1011 may be provided with a receiving portion 1012 having a box shape with an open top surface, but the embodiment is not limited thereto. The bottom cover 1011 may be coupled to the top cover, but the embodiment is not limited thereto.

바텀 커버(1011)는 금속 재질 또는 수지 재질로 형성될 수 있으며, 프레스 성형 또는 압출 성형 등의 공정을 이용하여 제조될 수 있다. 또한 바텀 커버(1011)는 열 전도성이 좋은 금속 또는 비 금속 재료를 포함할 수 있으며, 이에 대해 한정하지는 않는다.The bottom cover 1011 may be formed of a metal material or a resin material, and may be manufactured using a process such as press molding or extrusion molding. In addition, the bottom cover 1011 may include a metal or non-metal material having good thermal conductivity, but is not limited thereto.

표시 패널(1061)은 예컨대, LCD 패널로서, 서로 대향되는 투명한 재질의 제 1 및 제 2기판, 그리고 제 1 및 제 2기판 사이에 개재된 액정층을 포함한다. 표시 패널(1061)의 적어도 일면에는 편광판이 부착될 수 있으며, 이러한 편광판의 부착 구조로 한정하지는 않는다. 표시 패널(1061)은 광학 시트(1051)를 통과한 광에 의해 정보를 표시하게 된다. 이러한 표시 장치(1000)는 각 종 휴대 단말기, 노트북 컴퓨터의 모니터, 랩탑 컴퓨터의 모니터, 텔레비젼 등에 적용될 수 있다.The display panel 1061 is, for example, an LCD panel, and includes first and second substrates made of transparent materials facing each other, and a liquid crystal layer interposed between the first and second substrates. A polarizing plate may be attached to at least one surface of the display panel 1061, and the structure of the polarizing plate is not limited thereto. The display panel 1061 displays information by light passing through the optical sheet 1051. The display device 1000 can be applied to various types of portable terminals, monitors of notebook computers, monitors of laptop computers, televisions, and the like.

광학 시트(1051)는 표시 패널(1061)과 도광판(1041) 사이에 배치되며, 적어도 한 장의 투광성 시트를 포함한다. 광학 시트(1051)는 예컨대 확산 시트, 수평 및 수직 프리즘 시트, 및 휘도 강화 시트 등과 같은 시트 중에서 적어도 하나를 포함할 수 있다. 확산 시트는 입사되는 광을 확산시켜 주고, 수평 또는/및 수직 프리즘 시트는 입사되는 광을 표시 영역으로 집광시켜 주며, 상기 휘도 강화 시트는 손실되는 광을 재사용하여 휘도를 향상시켜 준다. 또한 상기 표시 패널(1061) 위에는 보호 시트가 배치될 수 있으며, 이에 대해 한정하지는 않는다.The optical sheet 1051 is disposed between the display panel 1061 and the light guide plate 1041, and includes at least one translucent sheet. The optical sheet 1051 may include at least one of, for example, a diffusion sheet, a horizontal and vertical prism sheet, and a brightness enhancement sheet. The diffusion sheet diffuses incident light, the horizontal or/and vertical prism sheet condenses incident light to the display area, and the brightness enhancement sheet reuses lost light to improve brightness. In addition, a protective sheet may be disposed on the display panel 1061, but the embodiment is not limited thereto.

여기서, 광원 모듈(1031)의 광 경로 상에는 광학 부재로서, 도광판(1041), 및 광학 시트(1051)를 포함할 수 있으며, 이에 대해 한정하지는 않는다.Here, on the light path of the light source module 1031, as an optical member, a light guide plate 1041 and an optical sheet 1051 may be included, but the embodiment is not limited thereto.

도 7은 도 6의 표시장치의 단면도이다.7 is a cross-sectional view of the display device of FIG. 6.

도 7을 참조하면, 표시 장치(1100)는 바텀 커버(1152), 상기에 개시된 발광 소자(1124)가 어레이된 기판(1120), 광학 부재(1154), 및 표시 패널(1155)을 포함한다. Referring to FIG. 7, the display device 1100 includes a bottom cover 1152, a substrate 1120 on which the light emitting devices 1124 disclosed above are arrayed, an optical member 1154, and a display panel 1155.

기판(1120)과 발광 소자(1124)는 광원 모듈(1160)로 정의될 수 있다. 바텀 커버(1152), 적어도 하나의 광원 모듈(1160), 광학 부재(1154)는 라이트유닛(1150)으로 정의될 수 있다. 바텀 커버(1152)에는 수납부(1153)를 구비할 수 있으며, 이에 대해 한정하지는 않는다. 광원 모듈(1160)은 기판(1120) 및 기판(1120) 위에 배열된 복수의 발광 소자(1124)를 포함한다.The substrate 1120 and the light emitting device 1124 may be defined as a light source module 1160. The bottom cover 1152, at least one light source module 1160, and the optical member 1154 may be defined as a light unit 1150. The bottom cover 1152 may include an accommodating part 1153, but the embodiment is not limited thereto. The light source module 1160 includes a substrate 1120 and a plurality of light emitting devices 1124 arranged on the substrate 1120.

여기서, 광학 부재(1154)는 렌즈, 도광판, 확산 시트, 수평 및 수직 프리즘 시트, 및 휘도 강화 시트 등에서 적어도 하나를 포함할 수 있다. 도광판은 PC 재질 또는 PMMA(polymethyl methacrylate) 재질로 이루어질 수 있으며, 이러한 도광판은 제거될 수 있다. 확산 시트는 입사되는 광을 확산시켜 주고, 수평 및 수직 프리즘 시트는 입사되는 광을 표시 영역으로 집광시켜 주며, 휘도 강화 시트는 손실되는 광을 재사용하여 휘도를 향상시켜 준다.Here, the optical member 1154 may include at least one of a lens, a light guide plate, a diffusion sheet, a horizontal and vertical prism sheet, and a brightness enhancement sheet. The light guide plate may be made of a PC material or a polymethyl methacrylate (PMMA) material, and the light guide plate may be removed. The diffusion sheet diffuses incident light, the horizontal and vertical prism sheets condens the incident light to the display area, and the brightness enhancement sheet reuses lost light to improve brightness.

광학 부재(1154)는 광원 모듈(1160) 위에 배치되며, 광원 모듈(1160)로부터 방출된 광을 면 광원하거나, 확산, 집광 등을 수행하게 된다.The optical member 1154 is disposed on the light source module 1160, and performs a surface light source, diffusion, or condensation of light emitted from the light source module 1160.

도 8은 실시예에 따른 발광소자를 포함하는 조명장치의 분해 사시도이다.8 is an exploded perspective view of a lighting device including a light emitting device according to an embodiment.

도 8을 참조하면, 실시 예에 따른 조명 장치는 커버(2100), 광원 모듈(2200), 방열체(2400), 전원 제공부(2600), 내부 케이스(2700), 소켓(2800)을 포함할 수 있다. 또한, 실시 예에 따른 조명 장치는 부재(2300)와 홀더(2500) 중 어느 하나 이상을 더 포함할 수 있다. 광원 모듈(2200)은 실시 예에 따른 발광소자를 포함할 수 있다.Referring to FIG. 8, the lighting device according to the embodiment includes a cover 2100, a light source module 2200, a radiator 2400, a power supply unit 2600, an inner case 2700, and a socket 2800. I can. In addition, the lighting device according to the embodiment may further include at least one of the member 2300 and the holder 2500. The light source module 2200 may include a light emitting device according to the embodiment.

예컨대, 커버(2100)는 벌브(bulb) 또는 반구의 형상을 가지며, 속이 비어 있고, 일 부분이 개구된 형상으로 제공될 수 있다. 커버(2100)는 광원 모듈(2200)과 광학적으로 결합될 수 있다. 예를 들어, 커버(2100)는 광원 모듈(2200)로부터 제공되는 빛을 확산, 산란 또는 여기 시킬 수 있다. 커버(2100)는 일종의 광학 부재일 수 있다. 커버(2100)는 방열체(2400)와 결합될 수 있다. 커버(2100)는 방열체(2400)와 결합하는 결합부를 가질 수 있다.For example, the cover 2100 may have a shape of a bulb or a hemisphere, and may be provided in a shape with a hollow and an open portion. The cover 2100 may be optically coupled to the light source module 2200. For example, the cover 2100 may diffuse, scatter, or excite light provided from the light source module 2200. The cover 2100 may be a kind of optical member. The cover 2100 may be coupled to the radiator 2400. The cover 2100 may have a coupling portion coupled to the radiator 2400.

커버(2100)의 내면에는 유백색 도료가 코팅될 수 있다. 유백색의 도료는 빛을 확산시키는 확산재를 포함할 수 있다. 커버(2100)의 내면의 표면 거칠기는 커버(2100)의 외면의 표면 거칠기보다 크게 형성될 수 있다. 이는 광원 모듈(2200)로부터의 빛이 충분히 산란 및 확산되어 외부로 방출시키기 위함이다. A milky white paint may be coated on the inner surface of the cover 2100. The milky white paint may include a diffuser that diffuses light. The surface roughness of the inner surface of the cover 2100 may be larger than the surface roughness of the outer surface of the cover 2100. This is to allow the light from the light source module 2200 to be sufficiently scattered and diffused to be emitted outside.

커버(2100)의 재질은 유리(glass), 플라스틱, 폴리프로필렌(PP), 폴리에틸렌(PE), 폴리카보네이트(PC) 등일 수 있다. 여기서, 폴리카보네이트는 내광성, 내열성, 강도가 뛰어나다. 커버(2100)는 외부에서 광원 모듈(2200)이 보이도록 투명할 수 있고, 불투명할 수 있다. 커버(2100)는 블로우(blow) 성형을 통해 형성될 수 있다.The material of the cover 2100 may be glass, plastic, polypropylene (PP), polyethylene (PE), polycarbonate (PC), or the like. Here, polycarbonate is excellent in light resistance, heat resistance, and strength. The cover 2100 may be transparent or opaque so that the light source module 2200 can be seen from the outside. The cover 2100 may be formed through blow molding.

광원 모듈(2200)은 방열체(2400)의 일 면에 배치될 수 있다. 따라서, 광원 모듈(2200)로부터의 열은 방열체(2400)로 전도된다. 광원 모듈(2200)은 발광소자(2210), 연결 플레이트(2230), 커넥터(2250)를 포함할 수 있다.The light source module 2200 may be disposed on one surface of the radiator 2400. Accordingly, heat from the light source module 2200 is conducted to the heat sink 2400. The light source module 2200 may include a light emitting device 2210, a connection plate 2230, and a connector 2250.

부재(2300)는 상기 방열체(2400)의 상면 위에 배치되고, 복수의 발광소자(2210)들과 커넥터(2250)이 삽입되는 가이드홈(2310)들을 갖는다. 가이드홈(2310)은 발광소자(2210)의 기판 및 커넥터(2250)와 대응된다.The member 2300 is disposed on the upper surface of the radiator 2400 and has guide grooves 2310 into which a plurality of light emitting elements 2210 and a connector 2250 are inserted. The guide groove 2310 corresponds to the substrate and the connector 2250 of the light emitting device 2210.

부재(2300)의 표면은 빛 반사 물질로 도포 또는 코팅된 것일 수 있다. 예를 들면, 부재(2300)의 표면은 백색의 도료로 도포 또는 코팅된 것일 수 있다. 이러한 부재(2300)는 커버(2100)의 내면에 반사되어 광원 모듈(2200)측 방향으로 되돌아오는 빛을 다시 커버(2100) 방향으로 반사한다. 따라서, 실시 예에 따른 조명 장치의 광 효율을 향상시킬 수 있다.The surface of the member 2300 may be coated or coated with a light reflecting material. For example, the surface of the member 2300 may be coated or coated with a white paint. The member 2300 reflects light reflected on the inner surface of the cover 2100 and returning toward the light source module 2200 toward the cover 2100. Therefore, it is possible to improve the light efficiency of the lighting device according to the embodiment.

부재(2300)는 예로서 절연 물질로 이루어질 수 있다. 광원 모듈(2200)의 연결 플레이트(2230)는 전기 전도성의 물질을 포함할 수 있다. 따라서, 방열체(2400)와 연결 플레이트(2230) 사이에 전기적인 접촉이 이루어질 수 있다. 부재(2300)는 절연 물질로 구성되어 연결 플레이트(2230)와 방열체(2400)의 전기적 단락을 차단할 수 있다. 방열체(2400)는 광원 모듈(2200)로부터의 열과 전원 제공부(2600)로부터의 열을 전달받아 방열한다.The member 2300 may be made of an insulating material, for example. The connection plate 2230 of the light source module 2200 may include an electrically conductive material. Accordingly, electrical contact may be made between the radiator 2400 and the connection plate 2230. The member 2300 is made of an insulating material to block an electrical short between the connection plate 2230 and the radiator 2400. The radiator 2400 receives heat from the light source module 2200 and heat from the power supply unit 2600 to radiate heat.

홀더(2500)는 내부 케이스(2700)의 절연부(2710)의 수납홈(2719)을 막는다. 따라서, 내부 케이스(2700)의 상기 절연부(2710)에 수납되는 전원 제공부(2600)는 밀폐된다. 홀더(2500)는 가이드 돌출부(2510)를 갖는다. 가이드 돌출부(2510)는 전원 제공부(2600)의 돌출부(2610)가 관통하는 홀을 구비할 수 있다.The holder 2500 blocks the receiving groove 2719 of the insulating part 2710 of the inner case 2700. Accordingly, the power supply unit 2600 accommodated in the insulating unit 2710 of the inner case 2700 is sealed. The holder 2500 has a guide protrusion 2510. The guide protrusion 2510 may have a hole through which the protrusion 2610 of the power supply unit 2600 passes.

전원 제공부(2600)는 외부로부터 제공받은 전기적 신호를 처리 또는 변환하여 광원 모듈(2200)로 제공한다. 전원 제공부(2600)는 내부 케이스(2700)의 수납홈(2719)에 수납되고, 홀더(2500)에 의해 내부 케이스(2700)의 내부에 밀폐된다.The power supply unit 2600 processes or converts an electrical signal provided from the outside and provides it to the light source module 2200. The power supply unit 2600 is accommodated in the storage groove 2719 of the inner case 2700 and is sealed inside the inner case 2700 by the holder 2500.

전원 제공부(2600)는 돌출부(2610), 가이드부(2630), 베이스(2650), 돌출부(2670)를 포함할 수 있다.The power supply unit 2600 may include a protrusion 2610, a guide part 2630, a base 2650, and a protrusion 2670.

가이드부(2630)는 베이스(2650)의 일 측에서 외부로 돌출된 형상을 갖는다. 가이드부(2630)는 홀더(2500)에 삽입될 수 있다. 베이스(2650)의 일 면 위에 다수의 부품이 배치될 수 있다. 다수의 부품은 예를 들어, 외부 전원으로부터 제공되는 교류 전원을 직류 전원으로 변환하는 직류변환장치, 광원 모듈(2200)의 구동을 제어하는 구동칩, 광원 모듈(2200)을 보호하기 위한 ESD(ElectroStatic discharge) 보호 소자 등을 포함할 수 있으나 이에 대해 한정하지는 않는다.The guide part 2630 has a shape protruding from one side of the base 2650 to the outside. The guide part 2630 may be inserted into the holder 2500. A number of components may be disposed on one surface of the base 2650. A number of components include, for example, a DC converter that converts AC power provided from an external power source into a DC power source, a driving chip that controls the driving of the light source module 2200, and an electrostatic device (ESD) for protecting the light source module 2200. discharge) may include a protection element, but is not limited thereto.

돌출부(2670)는 베이스(2650)의 다른 일 측에서 외부로 돌출된 형상을 갖는다. 돌출부(2670)는 내부 케이스(2700)의 연결부(2750) 내부에 삽입되고, 외부로부터의 전기적 신호를 제공받는다. 예컨대, 돌출부(2670)는 내부 케이스(2700)의 연결부(2750)의 폭과 같거나 작게 제공될 수 있다. 돌출부(2670)에는 "+ 전선"과 "- 전선"의 각 일 단이 전기적으로 연결되고, "+ 전선"과 "- 전선"의 다른 일 단은 소켓(2800)에 전기적으로 연결될 수 있다.The protrusion 2670 has a shape protruding outward from the other side of the base 2650. The protrusion 2670 is inserted into the connection part 2750 of the inner case 2700 and receives an electrical signal from the outside. For example, the protrusion 2670 may be provided equal to or smaller than the width of the connection part 2750 of the inner case 2700. Each end of the "+ wire" and the "- wire" may be electrically connected to the protrusion 2670, and the other end of the "+ wire" and the "- wire" may be electrically connected to the socket 2800.

내부 케이스(2700)는 내부에 전원 제공부(2600)와 함께 몰딩부를 포함할 수 있다. 몰딩부는 몰딩 액체가 굳어진 부분으로서, 전원 제공부(2600)가 내부 케이스(2700) 내부에 고정될 수 있도록 한다.The inner case 2700 may include a molding unit together with the power supply unit 2600 therein. The molding part is a part where the molding liquid is solidified, and allows the power supply part 2600 to be fixed inside the inner case 2700.

이상에서는 본 발명의 바람직한 실시예에 대하여 도시하고 설명하였지만, 본 발명은 상술한 특정의 실시예에 한정되지 아니하며, 특허청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형실시들은 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해되어서는 안될 것이다.In the above, preferred embodiments of the present invention have been illustrated and described, but the present invention is not limited to the specific embodiments described above, and in the technical field to which the present invention pertains without departing from the gist of the present invention claimed in the claims. Various modifications may be possible by those of ordinary skill in the art, and these modifications should not be understood individually from the technical spirit or prospect of the present invention.

Claims (15)

제1 반도체층;
상기 제1 반도체층 상에 배치되며, 에너지 밴드갭이 다른 우물층 및 장벽층을 포함하는 활성층;
상기 장벽층 상에 배치되며, 상기 장벽층에 인접한 제1 층 및 상기 제1 층 상에 제2 층을 포함하는 제2 반도체층; 및
상기 장벽층 및 상기 제1 층 사이에 배치되고, 상기 장벽층 및 상기 제1 층보다 낮은 에너지 밴드갭을 가지며, 상기 제2 반도체층의 두께 대비 0.4 내지 0.8배의 두께를 갖는 정공주입층; 을 포함하고,
상기 정공주입층은 InxGa1-xN(0 < x <1)의 조성비를 가지고,
상기 정공주입층의 In 조성비는 10% 이하이고, In 조성비는 Ga 조성비 대비 0.01 내지 0.1111배이고,
상기 정공주입층은 상기 제2 반도체층보다 낮은 전기전도성을 가지고,
상기 정공주입층의 두께는 상기 제1 및 제2 층 어느 하나의 두께 대비 0.2배 내지 0.7배이고,
상기 제1 층의 밴드갭 에너지는 상기 제2 층 및 상기 장벽층의 밴드갭 에너지보다 작고,
상기 제1 반도체층은 n형 도펀트가 도핑되며, 상기 제2 반도체층은 p형 도펀트가 도핑되고,
상기 제1 층에 도핑된 p형 도펀트의 농도는 상기 제2 층에 도핑된 p형 도펀트의 농도보다 낮고
상기 제1 층의 두께는 상기 제2 층의 두께의 0.5배 내지 0.9배인 발광소자.
A first semiconductor layer;
An active layer disposed on the first semiconductor layer and including a well layer and a barrier layer having different energy band gaps;
A second semiconductor layer disposed on the barrier layer and including a first layer adjacent to the barrier layer and a second layer on the first layer; And
A hole injection layer disposed between the barrier layer and the first layer, having a lower energy band gap than that of the barrier layer and the first layer, and having a thickness of 0.4 to 0.8 times the thickness of the second semiconductor layer; Including,
The hole injection layer has a composition ratio of In x Ga 1-x N (0 <x <1),
The In composition ratio of the hole injection layer is 10% or less, the In composition ratio is 0.01 to 0.1111 times the Ga composition ratio,
The hole injection layer has an electrical conductivity lower than that of the second semiconductor layer,
The thickness of the hole injection layer is 0.2 to 0.7 times the thickness of any one of the first and second layers,
The band gap energy of the first layer is less than the band gap energy of the second layer and the barrier layer,
The first semiconductor layer is doped with an n-type dopant, the second semiconductor layer is doped with a p-type dopant,
The concentration of the p-type dopant doped in the first layer is lower than the concentration of the p-type dopant doped in the second layer,
The first layer has a thickness of 0.5 to 0.9 times the thickness of the second layer.
삭제delete 삭제delete 제1 항에 있어서,
상기 n형 도펀트는 Si, Ge, Sn, Se, Te 중 적어도 하나이고,
상기 p형 도펀트는 Mg, Zn, Ca, Sr, Ba 중 적어도 하나인 발광소자.
The method of claim 1,
The n-type dopant is at least one of Si, Ge, Sn, Se, and Te,
The p-type dopant is at least one of Mg, Zn, Ca, Sr, and Ba.
제1 항에 있어서,
상기 제1 층에 도핑된 상기 p형 도펀트의 농도는 1017 내지 1018 cm-3이고,
상기 제2 층에 도핑된 상기 p형 도펀트의 농도는 1018 내지 1021 cm-3인 발광소자.
The method of claim 1,
The concentration of the p-type dopant doped in the first layer is 10 17 to 10 18 cm -3 ,
The light emitting device having a concentration of the p-type dopant doped in the second layer is 10 18 to 10 21 cm -3.
삭제delete 삭제delete 삭제delete 삭제delete 제1 항에 있어서,
상기 정공주입층의 두께는 5nm 내지 10 nm이고,
상기 제1 층의 두께는 8nm 내지 15 nm이고,
상기 제2 층의 두께는 10nm 내지 25 nm인 발광소자.
The method of claim 1,
The thickness of the hole injection layer is 5 nm to 10 nm,
The thickness of the first layer is 8 nm to 15 nm,
The second layer has a thickness of 10 nm to 25 nm.
삭제delete 삭제delete 삭제delete 삭제delete 제1 항, 제4 항, 제5 항, 제10 항 중 어느 한 항의 발광소자를 포함하는 발광소자 패키지A light-emitting device package including the light-emitting device of any one of claims 1, 4, 5, and 10
KR1020140006819A 2014-01-20 2014-01-20 Light emitting device KR102251120B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140006819A KR102251120B1 (en) 2014-01-20 2014-01-20 Light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140006819A KR102251120B1 (en) 2014-01-20 2014-01-20 Light emitting device

Publications (2)

Publication Number Publication Date
KR20150086769A KR20150086769A (en) 2015-07-29
KR102251120B1 true KR102251120B1 (en) 2021-05-11

Family

ID=53876246

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140006819A KR102251120B1 (en) 2014-01-20 2014-01-20 Light emitting device

Country Status (1)

Country Link
KR (1) KR102251120B1 (en)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101778159B1 (en) * 2011-02-01 2017-09-26 엘지이노텍 주식회사 Light Emitting device and Light Emitting device Package
KR20130071088A (en) * 2011-12-20 2013-06-28 엘지디스플레이 주식회사 Nitride semiconductor light emitting device

Also Published As

Publication number Publication date
KR20150086769A (en) 2015-07-29

Similar Documents

Publication Publication Date Title
KR101081062B1 (en) Light emitting device, method for fabricating the light emitting device and light emitting device package
JP6062149B2 (en) Light emitting device and light emitting device package
KR20130021300A (en) Light emitting device, light emitting device package, and light unit
US20150090955A1 (en) Light emitting device
JP6039590B2 (en) Light emitting element
KR102008313B1 (en) Light emitting device, light emitting device package, and light unit
KR20130021296A (en) Light emitting device, light emitting device package, and light unit
KR102019849B1 (en) Light emitting device
KR20150032115A (en) Light emitting device
KR20150017241A (en) Light emitting device
KR20130045686A (en) Light emitting device, light emitting device package, and light unit
KR20130031932A (en) Light emitting device
KR101933443B1 (en) Light emitting device
KR102187474B1 (en) Light emitting device
KR102218719B1 (en) Light emitting device
KR20150062530A (en) Light emitting device
KR20150028081A (en) Light Emitting Device
KR102237113B1 (en) Light emitting device
KR102251120B1 (en) Light emitting device
KR20140099687A (en) Light emitting device
KR102163949B1 (en) Light emitting device
KR101956016B1 (en) Light emitting device, light emitting device package, and light unit
KR101852566B1 (en) Light emitting device, light emitting device package, and light unit
KR102019835B1 (en) Light emitting device
KR102019751B1 (en) Light emitting device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant