KR102008313B1 - Light emitting device, light emitting device package, and light unit - Google Patents

Light emitting device, light emitting device package, and light unit Download PDF

Info

Publication number
KR102008313B1
KR102008313B1 KR1020130015941A KR20130015941A KR102008313B1 KR 102008313 B1 KR102008313 B1 KR 102008313B1 KR 1020130015941 A KR1020130015941 A KR 1020130015941A KR 20130015941 A KR20130015941 A KR 20130015941A KR 102008313 B1 KR102008313 B1 KR 102008313B1
Authority
KR
South Korea
Prior art keywords
layer
light emitting
semiconductor layer
contact portion
disposed
Prior art date
Application number
KR1020130015941A
Other languages
Korean (ko)
Other versions
KR20140102509A (en
Inventor
정환희
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020130015941A priority Critical patent/KR102008313B1/en
Priority to EP14150357.3A priority patent/EP2755245A3/en
Priority to JP2014002980A priority patent/JP6039590B2/en
Priority to US14/153,339 priority patent/US9368688B2/en
Priority to CN201410016144.6A priority patent/CN103928585B/en
Publication of KR20140102509A publication Critical patent/KR20140102509A/en
Application granted granted Critical
Publication of KR102008313B1 publication Critical patent/KR102008313B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40Materials therefor
    • H01L33/405Reflective materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Abstract

실시 예에 따른 발광소자는, 제1 도전형 반도체층, 상기 제1 도전형 반도체층 아래에 활성층, 상기 활성층 아래에 제2 도전형 반도체층을 포함하는 발광구조물; 상기 발광구조물 아래에 배치되며 상기 제1 도전형 반도체층에 전기적으로 연결된 제1 전극; 상기 발광구조물 아래에 배치되며 상기 제2 도전형 반도체층에 전기적으로 연결된 제2 전극; 상기 발광구조물을 관통하여 배치되며, 제1 영역은 상기 제1 전극에 전기적으로 연결되고 제2 영역은 상기 제1 도전형 반도체층의 상부면에 접촉된 제1 컨택부; 상기 제1 컨택부의 둘레에 배치되며 상기 제1 컨택부와 상기 제2 도전형 반도체층을 절연시키는 절연성 이온 주입층; 을 포함한다.The light emitting device according to the embodiment may include a light emitting structure including a first conductive semiconductor layer, an active layer under the first conductive semiconductor layer, and a second conductive semiconductor layer under the active layer; A first electrode disposed under the light emitting structure and electrically connected to the first conductive semiconductor layer; A second electrode disposed under the light emitting structure and electrically connected to the second conductive semiconductor layer; A first contact portion disposed through the light emitting structure, the first region being electrically connected to the first electrode, and the second region being in contact with an upper surface of the first conductivity type semiconductor layer; An insulating ion implantation layer disposed around the first contact portion and insulating the first contact portion and the second conductive semiconductor layer; It includes.

Description

발광소자, 발광소자 패키지 및 라이트 유닛{LIGHT EMITTING DEVICE, LIGHT EMITTING DEVICE PACKAGE, AND LIGHT UNIT}Light-Emitting Device, Light-Emitting Device Package and Light Unit {LIGHT EMITTING DEVICE, LIGHT EMITTING DEVICE PACKAGE, AND LIGHT UNIT}

실시 예는 발광소자, 발광소자 패키지 및 라이트 유닛에 관한 것이다.Embodiments relate to a light emitting device, a light emitting device package, and a light unit.

발광소자의 하나로서 발광 다이오드(LED: Light Emitting Diode)가 많이 사용되고 있다. 발광 다이오드는 화합물 반도체의 특성을 이용해 전기 신호를 적외선, 가시광선, 자외선과 같은 빛의 형태로 변환한다.Light emitting diodes (LEDs) are widely used as one of light emitting devices. Light-emitting diodes use the properties of compound semiconductors to convert electrical signals into light, such as infrared, visible and ultraviolet light.

발광소자의 광 효율이 증가됨에 따라 표시장치, 조명기기를 비롯한 다양한 분야에 발광소자가 적용되고 있다.As the light efficiency of light emitting devices increases, light emitting devices have been applied to various fields including display devices and lighting devices.

실시 예는 광 추출 효율을 향상시키고 제조 수율을 향상시킬 수 있는 발광소자, 발광소자 패키지, 라이트 유닛을 제공한다.The embodiment provides a light emitting device, a light emitting device package, and a light unit capable of improving light extraction efficiency and improving manufacturing yield.

실시 예에 따른 발광소자는, 제1 도전형 반도체층, 상기 제1 도전형 반도체층 아래에 활성층, 상기 활성층 아래에 제2 도전형 반도체층을 포함하는 발광구조물; 상기 발광구조물 아래에 배치되며 상기 제1 도전형 반도체층에 전기적으로 연결된 제1 전극; 상기 발광구조물 아래에 배치되며 상기 제2 도전형 반도체층에 전기적으로 연결된 제2 전극; 상기 발광구조물을 관통하여 배치되며, 제1 영역은 상기 제1 전극에 전기적으로 연결되고 제2 영역은 상기 제1 도전형 반도체층의 상부면에 접촉된 제1 컨택부; 상기 제1 컨택부의 둘레에 배치되며 상기 제1 컨택부와 상기 제2 도전형 반도체층을 절연시키는 절연성 이온 주입층; 을 포함한다.The light emitting device according to the embodiment may include a light emitting structure including a first conductive semiconductor layer, an active layer under the first conductive semiconductor layer, and a second conductive semiconductor layer under the active layer; A first electrode disposed under the light emitting structure and electrically connected to the first conductive semiconductor layer; A second electrode disposed under the light emitting structure and electrically connected to the second conductive semiconductor layer; A first contact portion disposed through the light emitting structure, the first region being electrically connected to the first electrode, and the second region being in contact with an upper surface of the first conductivity type semiconductor layer; An insulating ion implantation layer disposed around the first contact portion and insulating the first contact portion and the second conductive semiconductor layer; It includes.

실시 예에 따른 발광소자 패키지는, 몸체; 상기 몸체 위에 배치된 발광소자; 상기 발광소자에 전기적으로 연결된 제1 리드 전극 및 제2 리드 전극; 을 포함하고, 상기 발광소자는, 제1 도전형 반도체층, 상기 제1 도전형 반도체층 아래에 활성층, 상기 활성층 아래에 제2 도전형 반도체층을 포함하는 발광구조물; 상기 발광구조물 아래에 배치되며 상기 제1 도전형 반도체층에 전기적으로 연결된 제1 전극; 상기 발광구조물 아래에 배치되며 상기 제2 도전형 반도체층에 전기적으로 연결된 제2 전극; 상기 발광구조물을 관통하여 배치되며, 제1 영역은 상기 제1 전극에 전기적으로 연결되고 제2 영역은 상기 제1 도전형 반도체층의 상부면에 접촉된 제1 컨택부; 상기 제1 컨택부의 둘레에 배치되며 상기 제1 컨택부와 상기 제2 도전형 반도체층을 절연시키는 절연성 이온 주입층; 을 포함한다.The light emitting device package according to the embodiment includes a body; A light emitting element disposed on the body; A first lead electrode and a second lead electrode electrically connected to the light emitting device; The light emitting device includes: a light emitting structure including a first conductive semiconductor layer, an active layer under the first conductive semiconductor layer, and a second conductive semiconductor layer under the active layer; A first electrode disposed under the light emitting structure and electrically connected to the first conductive semiconductor layer; A second electrode disposed under the light emitting structure and electrically connected to the second conductive semiconductor layer; A first contact portion disposed through the light emitting structure, the first region being electrically connected to the first electrode, and the second region being in contact with an upper surface of the first conductivity type semiconductor layer; An insulating ion implantation layer disposed around the first contact portion and insulating the first contact portion and the second conductive semiconductor layer; It includes.

실시 예에 따른 라이트 유닛은, 기판; 상기 기판 위에 배치된 발광소자; 상기 발광소자로부터 제공되는 빛이 지나가는 광학 부재; 를 포함하고, 상기 발광소자는, 제1 도전형 반도체층, 상기 제1 도전형 반도체층 아래에 활성층, 상기 활성층 아래에 제2 도전형 반도체층을 포함하는 발광구조물; 상기 발광구조물 아래에 배치되며 상기 제1 도전형 반도체층에 전기적으로 연결된 제1 전극; 상기 발광구조물 아래에 배치되며 상기 제2 도전형 반도체층에 전기적으로 연결된 제2 전극; 상기 발광구조물을 관통하여 배치되며, 제1 영역은 상기 제1 전극에 전기적으로 연결되고 제2 영역은 상기 제1 도전형 반도체층의 상부면에 접촉된 제1 컨택부; 상기 제1 컨택부의 둘레에 배치되며 상기 제1 컨택부와 상기 제2 도전형 반도체층을 절연시키는 절연성 이온 주입층; 을 포함한다.According to an embodiment, a light unit includes a substrate; A light emitting device disposed on the substrate; An optical member through which light provided from the light emitting device passes; The light emitting device includes: a light emitting structure including a first conductive semiconductor layer, an active layer under the first conductive semiconductor layer, and a second conductive semiconductor layer under the active layer; A first electrode disposed under the light emitting structure and electrically connected to the first conductive semiconductor layer; A second electrode disposed under the light emitting structure and electrically connected to the second conductive semiconductor layer; A first contact portion disposed through the light emitting structure, the first region being electrically connected to the first electrode, and the second region being in contact with an upper surface of the first conductivity type semiconductor layer; An insulating ion implantation layer disposed around the first contact portion and insulating the first contact portion and the second conductive semiconductor layer; It includes.

실시 예에 따른 발광소자, 발광소자 패키지, 라이트 유닛은 광 추출 효율을 향상시키고 제조 수율을 향상시킬 수 있는 장점이 있다.The light emitting device, the light emitting device package, and the light unit according to the embodiment have an advantage of improving light extraction efficiency and improving manufacturing yield.

도 1은 실시 예에 따른 발광소자를 나타낸 도면이다.
도 2는 도 1에 도시된 발광소자의 제1 컨택부 배치 예를 나타낸 도면이다.
도 3 내지 도 6은 실시 예에 따른 발광소자 제조방법을 나타낸 도면이다.
도 7은 실시 예에 따른 발광소자의 다른 예를 나타낸 도면이다.
도 8은 실시 예에 따른 발광소자 패키지를 나타낸 도면이다.
도 9는 실시 예에 따른 표시장치를 나타낸 도면이다.
도 10은 실시 예에 따른 표시장치의 다른 예를 나타낸 도면이다.
도 11은 실시 예에 따른 조명장치를 나타낸 도면이다.
1 is a view showing a light emitting device according to an embodiment.
FIG. 2 is a diagram illustrating an example of arranging a first contact portion of the light emitting device of FIG. 1.
3 to 6 are views illustrating a light emitting device manufacturing method according to an embodiment.
7 is a view showing another example of a light emitting device according to the embodiment.
8 is a view showing a light emitting device package according to the embodiment.
9 is a diagram illustrating a display device according to an exemplary embodiment.
10 is a diagram illustrating another example of a display device according to an exemplary embodiment.
11 is a view showing a lighting apparatus according to an embodiment.

실시 예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(on)"에 또는 "하/아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상/위(on)"와 "하/아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 상/위 또는 하/아래에 대한 기준은 도면을 기준으로 설명한다.In the description of an embodiment, each layer (region), region, pattern, or structure is "on" or "under" the substrate, each layer (film), region, pad, or pattern. In the case where it is described as being formed at, "up" and "under" include both "directly" or "indirectly" formed through another layer. do. In addition, the criteria for up / down or down / down each layer will be described based on the drawings.

도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시될 수 있다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.In the drawings, the thickness or size of each layer may be exaggerated, omitted, or schematically illustrated for convenience and clarity of description. In addition, the size of each component does not necessarily reflect the actual size.

이하, 첨부된 도면을 참조하여 실시 예들에 따른 발광소자, 발광소자 패키지, 라이트 유닛 및 발광소자 제조방법에 대해 상세히 설명하도록 한다.Hereinafter, a light emitting device, a light emitting device package, a light unit, and a light emitting device manufacturing method according to embodiments will be described in detail with reference to the accompanying drawings.

도 1은 실시 예에 따른 발광소자를 나타낸 도면이고, 도 2는 도 1에 도시된 발광소자의 제1 컨택부 배치 예를 나타낸 도면이다.1 is a view showing a light emitting device according to the embodiment, Figure 2 is a view showing an example of the arrangement of the first contact portion of the light emitting device shown in FIG.

실시 예에 따른 발광소자는, 도 1 및 도 2에 나타낸 바와 같이, 발광구조물(10), 제1 반도체층(30), 제1 전극(81), 제2 전극(82), 제1 컨택부(91)를 포함할 수 있다.1 and 2, the light emitting device according to the embodiment, the light emitting structure 10, the first semiconductor layer 30, the first electrode 81, the second electrode 82, the first contact portion (91).

상기 발광구조물(10)은 제1 도전형 반도체층(11), 활성층(12), 제2 도전형 반도체층(13)을 포함할 수 있다. 상기 활성층(12)은 상기 제1 도전형 반도체층(11)과 상기 제2 도전형 반도체층(13) 사이에 배치될 수 있다. 상기 활성층(12)은 상기 제1 도전형 반도체층(11) 아래에 배치될 수 있으며, 상기 제2 도전형 반도체층(13)은 상기 활성층(12) 아래에 배치될 수 있다.The light emitting structure 10 may include a first conductive semiconductor layer 11, an active layer 12, and a second conductive semiconductor layer 13. The active layer 12 may be disposed between the first conductive semiconductor layer 11 and the second conductive semiconductor layer 13. The active layer 12 may be disposed under the first conductive semiconductor layer 11, and the second conductive semiconductor layer 13 may be disposed under the active layer 12.

예로서, 상기 제1 도전형 반도체층(11)이 제1 도전형 도펀트로서 n형 도펀트가 첨가된 n형 반도체층으로 형성되고, 상기 제2 도전형 반도체층(13)이 제2 도전형 도펀트로서 p형 도펀트가 첨가된 p형 반도체층으로 형성될 수 있다. 또한 상기 제1 도전형 반도체층(11)이 p형 반도체층으로 형성되고, 상기 제2 도전형 반도체층(13)이 n형 반도체층으로 형성될 수도 있다.For example, the first conductivity type semiconductor layer 11 is formed of an n type semiconductor layer to which an n type dopant is added as a first conductivity type dopant, and the second conductivity type semiconductor layer 13 is a second conductivity type dopant. As a p-type dopant may be formed as a p-type semiconductor layer. In addition, the first conductive semiconductor layer 11 may be formed of a p-type semiconductor layer, and the second conductive semiconductor layer 13 may be formed of an n-type semiconductor layer.

상기 제1 도전형 반도체층(11)은 예를 들어, n형 반도체층을 포함할 수 있다. 상기 제1 도전형 반도체층(11)은 화합물 반도체로 구현될 수 있다. 상기 제1 도전형 반도체층(11)은 예로서 II족-VI족 화합물 반도체 또는 III족-V족 화합물 반도체로 구현될 수 있다. The first conductive semiconductor layer 11 may include, for example, an n-type semiconductor layer. The first conductivity type semiconductor layer 11 may be implemented as a compound semiconductor. The first conductivity type semiconductor layer 11 may be implemented as, for example, a group II-VI compound semiconductor or a group III-V compound semiconductor.

예컨대, 상기 제1 도전형 반도체층(11)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 구현될 수 있다. 상기 제1 도전형 반도체층(11)은, 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등에서 선택될 수 있으며, Si, Ge, Sn, Se, Te 등의 n형 도펀트가 도핑될 수 있다.For example, a semiconductor having a compositional formula of the first conductive type semiconductor layer 11 is In x Al y Ga 1 -x- y N (0≤x≤1, 0≤y≤1, 0≤x + y≤1) It can be implemented with materials. The first conductivity type semiconductor layer 11 may be selected from, for example, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP, and the like. N-type dopants such as Se and Te may be doped.

상기 활성층(12)은 상기 제1 도전형 반도체층(11)을 통해서 주입되는 전자(또는 정공)와 상기 제2 도전형 반도체층(13)을 통해서 주입되는 정공(또는 전자)이 서로 만나서, 상기 활성층(12)의 형성 물질에 따른 에너지 밴드(Energy Band)의 밴드갭(Band Gap) 차이에 의해서 빛을 방출하는 층이다. 상기 활성층(12)은 단일 우물 구조, 다중 우물 구조, 양자점 구조 또는 양자선 구조 중 어느 하나로 형성될 수 있으나, 이에 한정되는 것은 아니다.In the active layer 12, electrons (or holes) injected through the first conductivity type semiconductor layer 11 and holes (or electrons) injected through the second conductivity type semiconductor layer 13 meet each other. The layer emits light due to a band gap difference of an energy band according to a material forming the active layer 12. The active layer 12 may be formed of any one of a single well structure, a multiple well structure, a quantum dot structure, or a quantum line structure, but is not limited thereto.

상기 활성층(12)은 화합물 반도체로 구현될 수 있다. 상기 활성층(12)은 예로서 II족-VI족 또는 III족-V족 화합물 반도체로 구현될 수 있다.상기 활성층(12)은 예로서 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 구현될 수 있다. 상기 활성층(12)이 상기 다중 우물 구조로 구현된 경우, 상기 활성층(12)은 복수의 우물층과 복수의 장벽층이 적층되어 구현될 수 있으며, 예를 들어, InGaN 우물층/GaN 장벽층의 주기로 구현될 수 있다.The active layer 12 may be implemented with a compound semiconductor. The active layer 12 may be implemented by way of example to the Group II -VI group or a group III -V compound semiconductor. The active layer 12 is an example of a In x Al y Ga 1 -x- y N (0≤x It can be implemented with a semiconductor material having a composition formula of ≤ 1, 0 ≤ y ≤ 1, 0 ≤ x + y ≤ 1. When the active layer 12 is implemented as the multi-well structure, the active layer 12 may be implemented by stacking a plurality of well layers and a plurality of barrier layers, for example, an InGaN well layer / GaN barrier layer. Can be implemented in cycles.

상기 제2 도전형 반도체층(13)은 예를 들어, p형 반도체층으로 구현될 수 있다. 상기 제2 도전형 반도체층(13)은 화합물 반도체로 구현될 수 있다. 상기 제2 도전형 반도체층(13)은 예로서 II족-VI족 화합물 반도체 또는 III족-V족 화합물 반도체로 구현될 수 있다. The second conductive semiconductor layer 13 may be implemented with, for example, a p-type semiconductor layer. The second conductivity type semiconductor layer 13 may be implemented as a compound semiconductor. The second conductivity-type semiconductor layer 13 may be implemented by, for example, a group II-VI compound semiconductor or a group III-V compound semiconductor.

예컨대, 상기 제2 도전형 반도체층(13)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 구현될 수 있다. 상기 제2 도전형 반도체층(13)은, 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등에서 선택될 수 있으며, Mg, Zn, Ca, Sr, Ba 등의 p형 도펀트가 도핑될 수 있다.For example, a semiconductor having a composition formula of the second conductive type semiconductor layer 13 is In x Al y Ga 1 -x- y N (0≤x≤1, 0≤y≤1, 0≤x + y≤1) It can be implemented with materials. The second conductive semiconductor layer 13 may be selected from, for example, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP, and the like, and may include Mg, Zn, Ca, P-type dopants such as Sr and Ba may be doped.

한편, 상기 제1 도전형 반도체층(11)이 p형 반도체층을 포함하고 상기 제2 도전형 반도체층(13)이 n형 반도체층을 포함할 수도 있다. 또한, 상기 제2 도전형 반도체층(13) 아래에는 n형 또는 p형 반도체층을 포함하는 반도체층이 더 형성될 수도 있다. 이에 따라, 상기 발광구조물(10)은 np, pn, npn, pnp 접합 구조 중 적어도 어느 하나를 가질 수 있다. 또한, 상기 제1 도전형 반도체층(11) 및 상기 제2 도전형 반도체층(13) 내의 불순물의 도핑 농도는 균일 또는 불균일하게 형성될 수 있다. 즉, 상기 발광구조물(10)의 구조는 다양하게 형성될 수 있으며, 이에 대해 한정하지는 않는다.Meanwhile, the first conductive semiconductor layer 11 may include a p-type semiconductor layer, and the second conductive semiconductor layer 13 may include an n-type semiconductor layer. In addition, a semiconductor layer including an n-type or p-type semiconductor layer may be further formed below the second conductive semiconductor layer 13. Accordingly, the light emitting structure 10 may have at least one of np, pn, npn, and pnp junction structures. In addition, the doping concentrations of the impurities in the first conductive semiconductor layer 11 and the second conductive semiconductor layer 13 may be uniformly or non-uniformly formed. That is, the structure of the light emitting structure 10 may be formed in various ways, but is not limited thereto.

또한, 상기 제1 도전형 반도체층(11)과 상기 활성층(12) 사이에는 제1 도전형 InGaN/GaN 슈퍼래티스 구조 또는 InGaN/InGaN 슈퍼래티스 구조가 형성될 수도 있다. 또한, 상기 제2 도전형 반도체층(13)과 상기 활성층(12) 사이에는 제2 도전형의 AlGaN층이 형성될 수도 있다.In addition, a first conductivity type InGaN / GaN superlattice structure or an InGaN / InGaN superlattice structure may be formed between the first conductivity type semiconductor layer 11 and the active layer 12. In addition, a second conductive AlGaN layer may be formed between the second conductive semiconductor layer 13 and the active layer 12.

실시 예에 따른 발광소자는 반사층(17)을 포함할 수 있다. 상기 반사층(17)은 상기 제2 도전형 반도체층(13)에 전기적으로 연결될 수 있다. 상기 반사층(17)은 상기 발광구조물(10) 아래에 배치될 수 있다. 상기 반사층(17)은 상기 제2 도전형 반도체층(13) 아래에 배치될 수 있다. 상기 반사층(17)은 상기 발광구조물(10)로부터 입사되는 빛을 반사시켜 외부로 추출되는 광량을 증가시키는 기능을 수행할 수 있다.The light emitting device according to the embodiment may include a reflective layer 17. The reflective layer 17 may be electrically connected to the second conductivity type semiconductor layer 13. The reflective layer 17 may be disposed under the light emitting structure 10. The reflective layer 17 may be disposed under the second conductive semiconductor layer 13. The reflective layer 17 may perform a function of increasing the amount of light extracted to the outside by reflecting light incident from the light emitting structure 10.

실시 예에 의한 발광소자는, 상기 반사층(17)과 상기 제2 도전형 반도체층(13) 사이에 배치된 오믹접촉층(15)을 포함할 수 있다. 상기 오믹접촉층(15)은 상기 제2 도전형 반도체층(13)에 접촉되어 배치될 수 있다. 상기 오믹접촉층(15)은 상기 발광구조물(10)과 오믹 접촉이 되도록 형성될 수 있다. 상기 오믹접촉층(15)은 상기 발광구조물(10)과 오믹 접촉되는 영역을 포함할 수 있다. 상기 오믹접촉층(15)은 상기 제2 도전형 반도체층(13)과 오믹 접촉되는 영역을 포함할 수 있다. The light emitting device according to the embodiment may include an ohmic contact layer 15 disposed between the reflective layer 17 and the second conductive semiconductor layer 13. The ohmic contact layer 15 may be in contact with the second conductivity type semiconductor layer 13. The ohmic contact layer 15 may be formed to be in ohmic contact with the light emitting structure 10. The ohmic contact layer 15 may include a region in ohmic contact with the light emitting structure 10. The ohmic contact layer 15 may include a region in ohmic contact with the second conductivity-type semiconductor layer 13.

상기 오믹접촉층(15)은 예컨대 투명 전도성 산화막으로 형성될 수 있다. 상기 오믹접촉층(15)은 예로서 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), AZO(Aluminum Zinc Oxide), AGZO(Aluminum Gallium Zinc Oxide), IZTO(Indium Zinc Tin Oxide), IAZO(Indium Aluminum Zinc Oxide), IGZO(Indium Gallium Zinc Oxide), IGTO(Indium Gallium Tin Oxide), ATO(Antimony Tin Oxide), GZO(Gallium Zinc Oxide), IZON(IZO Nitride), ZnO, IrOx, RuOx, NiO, Pt, Ag, Ti 중에서 선택된 적어도 하나의 물질로 형성될 수 있다.The ohmic contact layer 15 may be formed of, for example, a transparent conductive oxide film. The ohmic contact layer 15 may include, for example, indium tin oxide (ITO), indium zinc oxide (IZO), aluminum zinc oxide (AZO), aluminum gallium zinc oxide (AGZO), indium zinc tin oxide (IZTO), and inaz Aluminum Zinc Oxide (IGZO), Indium Gallium Zinc Oxide (IGZO), Indium Gallium Tin Oxide (IGTO), Antimony Tin Oxide (ATO), Gallium Zinc Oxide (GZO), IZON (IZO Nitride), ZnO, IrOx, RuOx, NiO, Pt It may be formed of at least one material selected from Ag, Ti.

상기 반사층(17)은 고 반사율을 갖는 물질로 형성될 수 있다. 예컨대 상기 반사층(17)은 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Cu, Au, Hf 중 적어도 하나를 포함하는 금속 또는 합금으로 형성될 수 있다. 또한, 상기 반사층(17)은 상기 금속 또는 합금과 ITO(Indium-Tin-Oxide), IZO(Indium-Zinc-Oxide), IZTO(Indium-Zinc-Tin-Oxide), IAZO(Indium-Aluminum-Zinc-Oxide), IGZO(Indium-Gallium-Zinc-Oxide), IGTO(Indium-Gallium-Tin-Oxide), AZO(Aluminum-Zinc-Oxide), ATO(Antimony-Tin-Oxide) 등의 투광성 전도성 물질을 이용하여 다층으로 형성될 수 있다. 예를 들어, 실시 예에서 상기 반사층(17)은 Ag, Al, Ag-Pd-Cu 합금, 또는 Ag-Cu 합금 중 적어도 어느 하나를 포함할 수 있다.The reflective layer 17 may be formed of a material having a high reflectance. For example, the reflective layer 17 may be formed of a metal or an alloy including at least one of Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Cu, Au, and Hf. In addition, the reflective layer 17 may be formed of indium-tin-oxide (ITO), indium-zinc-oxide (IZO), indium-zinc-tin-oxide (IZTO), and indium-aluminum-zinc- (AZO). Transmissive conductive materials such as Oxide), Indium-Gallium-Zinc-Oxide (IGZO), Indium-Gallium-Tin-Oxide (IGTO), Aluminum-Zinc-Oxide (AZO), and Antimony-Tin-Oxide (ATO) It can be formed in multiple layers. For example, in the exemplary embodiment, the reflective layer 17 may include at least one of Ag, Al, Ag-Pd-Cu alloy, or Ag-Cu alloy.

예를 들면, 상기 반사층(17)은 Ag 층과 Ni 층이 교대로 형성될 수도 있고, Ni/Ag/Ni, 혹은 Ti 층, Pt 층을 포함할 수 있다. 또한, 상기 오믹접촉층(15)은 상기 반사층(17) 아래에 형성되고, 적어도 일부가 상기 반사층(17)을 통과하여 상기 발광구조물(10)과 오믹 접촉될 수도 있다.For example, the reflective layer 17 may be formed by alternately forming an Ag layer and a Ni layer, and may include a Ni / Ag / Ni, Ti layer, or Pt layer. In addition, the ohmic contact layer 15 may be formed under the reflective layer 17, and at least a part of the ohmic contact layer 15 may be in ohmic contact with the light emitting structure 10 through the reflective layer 17.

실시 예에 따른 발광소자는 상기 반사층(17) 아래에 배치된 제2 금속층(35)을 포함할 수 있다. 상기 제2 금속층(35)은 Au, Cu, Ni, Ti, Ti-W, Cr, W, Pt, V, Fe, Mo 물질 중에서 적어도 하나를 포함할 수 있다.The light emitting device according to the embodiment may include a second metal layer 35 disposed below the reflective layer 17. The second metal layer 35 may include at least one of Au, Cu, Ni, Ti, Ti-W, Cr, W, Pt, V, Fe, and Mo materials.

실시 예에 의하면, 상기 제2 전극(82)은 상기 반사층(17), 상기 오믹접촉층(15), 상기 제2 금속층(35) 중에서 적어도 하나를 포함할 수 있다. 예로서, 상기 제2 전극(82)은 상기 반사층(17), 상기 제2 금속층(35), 상기 오믹접촉층(15)을 모두 포함할 수도 있고, 선택된 1 개의 층 또는 선택된 2 개의 층을 포함할 수도 있다. In example embodiments, the second electrode 82 may include at least one of the reflective layer 17, the ohmic contact layer 15, and the second metal layer 35. For example, the second electrode 82 may include all of the reflective layer 17, the second metal layer 35, and the ohmic contact layer 15, and may include one selected layer or two selected layers. You may.

실시 예에 따른 상기 제2 전극(82)은 상기 발광구조물(10) 아래에 배치될 수 있다. 상기 제2 전극(82)은 상기 제2 도전형 반도체층(13)에 전기적으로 연결될 수 있다. The second electrode 82 according to the embodiment may be disposed under the light emitting structure 10. The second electrode 82 may be electrically connected to the second conductivity type semiconductor layer 13.

실시 예에 따른 발광소자는, 상기 발광구조물(10)의 하부 둘레에 배치된 채널층(30)을 포함할 수 있다. 상기 채널층(30)의 일단은 상기 제2 도전형 반도체층(13) 아래에 배치될 수 있다. 상기 채널층(30)의 일단은 상기 제2 도전형 반도체층(13)의 하부 면에 접촉되어 배치될 수 있다. 상기 채널층(30)의 일단은 상기 제2 도전형 반도체층(13)과 상기 반사층(17) 사이에 배치될 수 있다. 상기 채널층(30)의 일단은 상기 제2 도전형 반도체층(13)과 상기 오믹접촉층(15) 사이에 배치될 수 있다.The light emitting device according to the embodiment may include a channel layer 30 disposed around the lower portion of the light emitting structure 10. One end of the channel layer 30 may be disposed under the second conductivity type semiconductor layer 13. One end of the channel layer 30 may be disposed in contact with the lower surface of the second conductivity type semiconductor layer 13. One end of the channel layer 30 may be disposed between the second conductivity type semiconductor layer 13 and the reflective layer 17. One end of the channel layer 30 may be disposed between the second conductivity type semiconductor layer 13 and the ohmic contact layer 15.

상기 채널층(30)은 절연물질로 구현될 수 있다. 예컨대 상기 채널층(30)은 산화물 또는 질화물로 구현될 수 있다. 예를 들어, 상기 채널층(30)은 Si02, SixOy, Si3N4, SixNy, SiOxNy, Al2O3, TiO2, AlN 등으로 이루어진 군에서 적어도 하나가 선택되어 형성될 수 있다. 상기 채널층(30)은 아이솔레이션층으로 지칭될 수도 있다. 상기 채널층(30)은 추후 상기 발광구조물(10)에 대한 아이솔레이션 공정 시 에칭 스토퍼의 기능을 수행할 수 있으며, 또한 아이솔레이션 공정에 의하여 발광소자의 전기적인 특성이 저하되는 것을 방지할 수 있다.The channel layer 30 may be made of an insulating material. For example, the channel layer 30 may be formed of oxide or nitride. For example, the channel layer 30 may include at least one of Si0 2 , Si x O y , Si 3 N 4 , Si x N y , SiO x N y , Al 2 O 3 , TiO 2 , AlN, and the like. Can be selected and formed. The channel layer 30 may also be referred to as an isolation layer. The channel layer 30 may perform a function of an etching stopper in an isolation process for the light emitting structure 10 later, and may prevent the electrical characteristics of the light emitting device from being degraded by the isolation process.

실시 예에 따른 발광소자는 상기 제1 컨택부(91)를 포함할 수 있다. 상기 제1 컨택부(91)는 상기 발광구조물(10)을 관통하여 배치될 수 있다. 상기 제1 컨택부(91)는 상기 제1 도전형 반도체층(11), 상기 활성층(12), 상기 제2 도전형 반도체층(13)을 관통하여 배치될 수 있다.The light emitting device according to the embodiment may include the first contact portion 91. The first contact portion 91 may be disposed through the light emitting structure 10. The first contact portion 91 may pass through the first conductive semiconductor layer 11, the active layer 12, and the second conductive semiconductor layer 13.

예로서 실시 예에 따른 상기 발광구조물(10)에는 도 2에 도시된 바와 같이 복수의 제1 컨택부(91)가 형성될 수 있다. 상기 제1 컨택부(91)는 상기 발광구조물(10)의 상기 관통홀(20)을 따라 배치될 수 있다. 상기 제1 컨택부(91)의 제1 영역은 상기 제1 전극(81)에 전기적으로 연결되고, 상기 제1 컨택부(91)의 제2 영역은 상기 제1 도전형 반도체층(11)의 상부면에 접촉될 수 있다. 예컨대, 상기 제1 컨택부(91)의 제1 영역은 제1 금속층(33)에 접촉될 수 있다. 상기 제1 컨택부(91)의 제1 영역은 상기 제1 금속층(33)의 상부면에 접촉될 수 있다. 예컨대, 상기 발광구조물(10)이 GaN 기반 반도체층으로 성장되는 경우, 상기 제1 컨택부(91)는 상기 제1 도전형 반도체층(11)의 n 면(n face)에 접촉될 수 있다.For example, a plurality of first contact portions 91 may be formed in the light emitting structure 10 according to the embodiment as shown in FIG. 2. The first contact portion 91 may be disposed along the through hole 20 of the light emitting structure 10. The first region of the first contact portion 91 is electrically connected to the first electrode 81, and the second region of the first contact portion 91 is formed of the first conductivity type semiconductor layer 11. It may be in contact with the top surface. For example, a first region of the first contact portion 91 may contact the first metal layer 33. The first region of the first contact portion 91 may be in contact with the top surface of the first metal layer 33. For example, when the light emitting structure 10 is grown as a GaN based semiconductor layer, the first contact portion 91 may be in contact with an n face of the first conductivity type semiconductor layer 11.

도 1에 도시된 발광소자에는 상기 제1 컨택부(91)가 1 개만 도시되었지만, 도 2에 도시된 바와 같이 실시 예에 따른 상기 발광구조물(10)에는 복수의 제1 컨택부(91)가 형성될 수 있으며, 각 관통홀(20)에 각각의 제1 컨택부(91)가 형성될 수 있다. Although only one first contact portion 91 is illustrated in the light emitting device illustrated in FIG. 1, a plurality of first contact portions 91 may be provided in the light emitting structure 10 according to the embodiment. The first contact portion 91 may be formed in each through hole 20.

상기 복수의 제1 컨택부(91)는 상기 제1 도전형 반도체층(11)의 상부면에 서로 이격되어 배치될 수 있다. 상기 복수의 제1 컨택부(91)는 상기 발광구조물(10)에 분산되어 배치됨으로써 상기 제1 도전형 반도체층(11)에 인가되는 전류를 확산시켜 줄 수 있다. 이에 따라 상기 제1 도전형 반도체층(11)의 열화를 방지하고 상기 활성층(12)에서 전자와 정공의 결합 효율을 향상시킬 수 있게 된다.The plurality of first contact portions 91 may be spaced apart from each other on an upper surface of the first conductivity type semiconductor layer 11. The plurality of first contact parts 91 may be dispersed and disposed in the light emitting structure 10 to diffuse current applied to the first conductive semiconductor layer 11. Accordingly, the first conductive semiconductor layer 11 may be prevented from deteriorating and the coupling efficiency of electrons and holes in the active layer 12 may be improved.

실시 예에 의하면, 상기 제1 컨택부(91)는 오믹층, 중간층, 상부층으로 구현될 수 있다. 상기 오믹층은 Cr, V, W, Ti, Zn 등에서 선택된 물질을 포함하여 오믹 접촉을 구현할 수 있다. 상기 중간층은 Ni, Cu, Al 등에서 선택된 물질로 구현될 수 있다. 상기 상부층은 예컨대 Au를 포함할 수 있다. 상기 제1 컨택부(91)는 Cr, V, W, Ti, Zn, Ni, Cu, Al, Au, Mo 중에서 적어도 하나를 포함할 수 있다.According to an embodiment, the first contact portion 91 may be implemented as an ohmic layer, an intermediate layer, and an upper layer. The ohmic layer may include a material selected from Cr, V, W, Ti, and Zn to implement ohmic contact. The intermediate layer may be implemented with a material selected from Ni, Cu, Al, and the like. The top layer may comprise Au, for example. The first contact portion 91 may include at least one of Cr, V, W, Ti, Zn, Ni, Cu, Al, Au, and Mo.

실시 예에 따른 발광소자는 절연성 이온 주입층(31)을 포함할 수 있다. 상기 절연성 이온 주입층(31)은 상기 제1 컨택부(91)의 둘레에 배치될 수 있다. 상기 절연성 이온 주입층(31)은 상기 발광구조물(10) 내에 배치될 수 있다. 상기 절연성 이온 주입층(31)은 상기 제2 도전형 반도체층(13)과 상기 제1 컨택부(91) 사이에 배치될 수 있다. 상기 절연성 이온 주입층(31)은 상기 제1 컨택부(91)의 측면에 접촉될 수 있다.The light emitting device according to the embodiment may include an insulating ion implantation layer 31. The insulating ion implantation layer 31 may be disposed around the first contact portion 91. The insulating ion implantation layer 31 may be disposed in the light emitting structure 10. The insulating ion implantation layer 31 may be disposed between the second conductivity type semiconductor layer 13 and the first contact portion 91. The insulating ion implantation layer 31 may be in contact with a side surface of the first contact portion 91.

상기 절연성 이온 주입층(31)은 상기 활성층(12)과 상기 제2 도전형 반도체층(13)을 관통하여 형성될 수 있다. 상기 절연성 이온 주입층(31)은 상기 제1 컨택부(91)와 상기 제2 도전형 반도체층(13)을 절연시킬 수 있다. 상기 절연성 이온 주입층(31)은 상기 활성층(12)과 상기 제1 컨택부(91) 사이에 배치될 수 있다. 상기 절연성 이온 주입층(31)은 상기 제1 컨택부(91)와 상기 활성층(12)을 절연시킬 수 있다. 상기 절연성 이온 주입층(31)의 상부면은 상기 제1 도전형 반도체층(11)에 접촉될 수 있다. The insulating ion implantation layer 31 may be formed through the active layer 12 and the second conductive semiconductor layer 13. The insulating ion implantation layer 31 may insulate the first contact portion 91 from the second conductive semiconductor layer 13. The insulating ion implantation layer 31 may be disposed between the active layer 12 and the first contact portion 91. The insulating ion implantation layer 31 may insulate the first contact portion 91 from the active layer 12. An upper surface of the insulating ion implantation layer 31 may be in contact with the first conductivity type semiconductor layer 11.

상기 절연성 이온 주입층(31)의 하부면과 상기 제1 컨택부(91)의 하부면은 동일 평면에 배치될 수 있다. 상기 절연성 이온 주입층(31)의 하부면과 상기 제2 도전형 반도체층(13)의 하부면은 동일 평면에 배치될 수 있다.상기 제1 컨택부(91)의 하부면과 상기 제2 도전형 반도체층(13)의 하부면은 동일 평면에 배치될 수 있다. 상기 절연성 이온 주입층(31)의 하부면과 상기 채널층(30)의 상부면이 동일 평면에 배치될 수 있다.The lower surface of the insulating ion implantation layer 31 and the lower surface of the first contact portion 91 may be disposed on the same plane. The lower surface of the insulating ion implantation layer 31 and the lower surface of the second conductive semiconductor layer 13 may be disposed on the same plane. The lower surface of the first contact portion 91 and the second conductive portion may be disposed on the same plane. The lower surface of the type semiconductor layer 13 may be disposed on the same plane. The lower surface of the insulating ion implantation layer 31 and the upper surface of the channel layer 30 may be disposed on the same plane.

상기 절연성 이온 주입층(31)은 이온 임플란테이션 공정에 의하여 절연성 이온이 상기 발광구조물(10)에 주입되어 형성될 수 있다. 상기 절연성 이온 주입층(31)은 상기 제2 도전형 반도체층(13)의 일부 영역에 주입되어 형성될 수 있다. 상기 절연성 이온 주입층(31)은 상기 활성층(12)의 일부 영역에 주입되어 형성될 수 있다. 상기 절연성 이온 주입층(31)은 상기 제1 도전형 반도체층(11)의 일부 영역에 주입되어 형성될 수 있다. 예컨대, 상기 절연성 이온 주입층(31)은 N 이온, O 이온, Ar 이온 중에서 적어도 하나가 주입되어 형성될 수 있다.The insulating ion implantation layer 31 may be formed by implanting insulating ions into the light emitting structure 10 by an ion implantation process. The insulating ion implantation layer 31 may be formed by implanting in a portion of the second conductivity type semiconductor layer 13. The insulating ion implantation layer 31 may be formed by implanting in a portion of the active layer 12. The insulating ion implantation layer 31 may be formed by implanting in a portion of the first conductivity type semiconductor layer 11. For example, the insulating ion implantation layer 31 may be formed by implanting at least one of N ions, O ions, and Ar ions.

상기 절연성 이온 주입층(31) 둘레에 상기 제2 도전형 반도체층(13)이 배치될 수 있다. 상기 제2 도전형 반도체층(13)이 상기 절연성 이온 주입층(31)의 측면 둘레에 배치될 수 있다. 상기 제2 도전형 반도체층(13)이 상기 절연성 이온 주입층(31)의 측면에 접촉될 수 있다. 상기 절연성 이온 주입층(31) 둘레에 상기 활성층(12)이 배치될 수 있다. 상기 활성층(12)이 상기 절연성 이온 주입층(31)의 측면 둘레에 배치될 수 있다. 상기 활성층(12)이 상기 절연성 이온 주입층(31)의 측면에 접촉될 수 있다.The second conductive semiconductor layer 13 may be disposed around the insulating ion implantation layer 31. The second conductivity type semiconductor layer 13 may be disposed around the side surface of the insulating ion implantation layer 31. The second conductivity type semiconductor layer 13 may be in contact with the side surface of the insulating ion implantation layer 31. The active layer 12 may be disposed around the insulating ion implantation layer 31. The active layer 12 may be disposed around the side surface of the insulating ion implantation layer 31. The active layer 12 may be in contact with the side surface of the insulating ion implantation layer 31.

상기 절연성 이온 주입층(31)은 임플란테이션 공정 등을 통하여 상기 발광구조물(10)을 이루는 반도체층의 일부 영역에 형성될 수 있다. 이에 따라 상기 제1 컨택부(91) 주위에 배치되는 절연층을 형성하기 위하여 별도의 패터닝 공정을 수행하지 않아도 된다. The insulating ion implantation layer 31 may be formed in a portion of the semiconductor layer constituting the light emitting structure 10 through an implantation process or the like. Accordingly, a separate patterning process may not be performed to form the insulating layer disposed around the first contact portion 91.

또한, 상기 발광구조물(10) 내에 상기 제1 컨택부(91)를 형성함에 있어, 상기 제1 컨택부(91)가 제공될 수 있는 공간에 대응되도록 상기 관통홀(20)을 형성하면 되므로 상기 관통홀(20)의 폭을 최소화할 수 있다. 이에 따라, 상기 관통홀(20)의 폭은 3 마이크로 미터 내지 5 마이크로 미터의 크기로 형성될 수도 있다. 상기 관통홀(20)에 형성되는 상기 제1 컨택부(91)의 폭은 3 마이크로 미터 내지 5 마이크로 미터일 수 있다. 즉, 상기 발광구조물(10) 내에 배치된 상기 제1 컨택부(91)의 폭은 3 마이크로 미터 내지 5 마이크로 미터일 수 있다. 이와 같이 상기 제1 컨택부(91)의 폭을 작게 형성할 수 있으므로, 상기 활성층(12) 영역을 더 확보할 수 있게 되어 빛 발광 영역을 증대시킬 수 있다. In addition, in forming the first contact portion 91 in the light emitting structure 10, the through hole 20 may be formed so as to correspond to a space in which the first contact portion 91 may be provided. The width of the through hole 20 can be minimized. Accordingly, the width of the through hole 20 may be formed in the size of 3 micrometers to 5 micrometers. The width of the first contact portion 91 formed in the through hole 20 may be 3 micrometers to 5 micrometers. That is, the width of the first contact portion 91 disposed in the light emitting structure 10 may be 3 micrometers to 5 micrometers. As described above, since the width of the first contact portion 91 may be reduced, the active layer 12 may be further secured, thereby increasing the light emission region.

한편, 실시 예에 의하면 상기 제1 컨택부(91)의 일부 영역은 전도성 이온 주입층으로 형성될 수도 있다. 예컨대, 상기 제1 컨택부(91) 중에서 상기 발광구조물(10) 내에 배치된 영역을 전도성 이온 주입층으로 형성할 수도 있다. 이때, 전도성 이온 주입층은 임플란테이션 공정 등을 통하여 전도성 이온을 상기 발광구조물(10) 내에 주입시킴으로써 형성될 수 있다. 예로서, 상기 전도성 이온 주입층은 Ti 이온, Al 이온, Au 이온 중에서 적어도 하나가 주입되어 형성될 수 있다.In some embodiments, a portion of the first contact portion 91 may be formed as a conductive ion implantation layer. For example, a region of the first contact portion 91 disposed in the light emitting structure 10 may be formed as a conductive ion implantation layer. In this case, the conductive ion implantation layer may be formed by implanting conductive ions into the light emitting structure 10 through an implantation process. For example, the conductive ion implantation layer may be formed by implanting at least one of Ti ions, Al ions, and Au ions.

실시 예에 따른 발광소자는 상기 절연성 이온 주입층(31) 아래에 배치된 제1 금속층(33)을 포함할 수 있다. 상기 제1 금속층(33)은 Au, Cu, Ni, Ti, Ti-W, Cr, W, Pt, V, Fe, Mo 물질 중에서 적어도 하나를 포함할 수 있다. The light emitting device according to the embodiment may include a first metal layer 33 disposed under the insulating ion implantation layer 31. The first metal layer 33 may include at least one of Au, Cu, Ni, Ti, Ti-W, Cr, W, Pt, V, Fe, and Mo materials.

상기 제1 금속층(33)의 상부면은 상기 절연성 이온 주입층(31)의 하부면에 접촉될 수 있다. 상기 제1 컨택부(91) 아래에 상기 제1 금속층(33)이 배치될 수 있다. 상기 제1 금속층(33)은 상기 제1 컨택부(91)에 전기적으로 연결될 수 있다. 상기 제1 금속층(33)의 상부면은 상기 제1 컨택부(91)의 하부면에 접촉될 수 있다. 상기 제1 금속층(33)의 상부면과 상기 제1 컨택부(91)의 하부면이 동일 평면에 배치될 수 있다.An upper surface of the first metal layer 33 may contact the lower surface of the insulating ion implantation layer 31. The first metal layer 33 may be disposed under the first contact portion 91. The first metal layer 33 may be electrically connected to the first contact portion 91. An upper surface of the first metal layer 33 may contact the lower surface of the first contact portion 91. An upper surface of the first metal layer 33 and a lower surface of the first contact portion 91 may be disposed on the same plane.

상기 제1 금속층(33)과 상기 제2 금속층(35) 사이에 절연층(40)이 배치될 수 있다. 상기 절연층(40)은 산화물 또는 질화물로 구현될 수 있다. 예를 들어, 상기 절연층(40)은 Si02, SixOy, Si3N4, SixNy, SiOxNy, Al2O3, TiO2, AlN 등으로 이루어진 군에서 적어도 하나가 선택되어 형성될 수 있다. 상기 절연층(40)은 상기 제2 금속층(35) 아래에 배치될 수 있다. 상기 절연층(40)은 상기 절연성 이온 주입층(31) 아래에 배치될 수 있다. 상기 절연층(40)의 상부면이 상기 절연성 이온 주입층(31)의 하부면에 접촉될 수 있다. 상기 절연층(40)은 상기 제2 전극(82) 아래에 배치될 수 있다. 상기 절연층(40)은 상기 채널층(30) 아래에 배치될 수 있다. An insulating layer 40 may be disposed between the first metal layer 33 and the second metal layer 35. The insulating layer 40 may be formed of oxide or nitride. For example, the insulating layer 40 may be at least one of Si0 2 , Si x O y , Si 3 N 4 , Si x N y , SiO x N y , Al 2 O 3 , TiO 2 , AlN, and the like. Can be selected and formed. The insulating layer 40 may be disposed under the second metal layer 35. The insulating layer 40 may be disposed under the insulating ion implantation layer 31. An upper surface of the insulating layer 40 may contact the lower surface of the insulating ion implantation layer 31. The insulating layer 40 may be disposed under the second electrode 82. The insulating layer 40 may be disposed under the channel layer 30.

상기 제1 금속층(33) 아래에 상기 제3 금속층(50)이 배치될 수 있다. 상기 제3 금속층(50)은 상기 제1 컨택부(91)에 전기적으로 연결될 수 있다. 상기 제3 금속층(50)의 상부면은 상기 제1 금속층(33)의 하부면에 접촉될 수 있다. 상기 제3 금속층(50)은 상기 절연층(40) 아래에 배치될 수 있다. The third metal layer 50 may be disposed under the first metal layer 33. The third metal layer 50 may be electrically connected to the first contact portion 91. An upper surface of the third metal layer 50 may contact the lower surface of the first metal layer 33. The third metal layer 50 may be disposed under the insulating layer 40.

상기 제3 금속층(50)은 Cu, Ni, Ti, Ti-W, Cr, W, Pt, V, Fe, Mo 물질 중에서 적어도 하나를 포함할 수 있다. 상기 제3 금속층(50)은 확산장벽층의 기능을 수행할 수도 있다. 상기 제3 금속층(50) 아래에 본딩층(60), 전도성 지지부재(70)가 배치될 수 있다. The third metal layer 50 may include at least one of Cu, Ni, Ti, Ti-W, Cr, W, Pt, V, Fe, and Mo materials. The third metal layer 50 may also function as a diffusion barrier layer. The bonding layer 60 and the conductive support member 70 may be disposed below the third metal layer 50.

상기 제3 금속층(50)은 상기 본딩층(60)이 제공되는 공정에서 상기 본딩층(60)에 포함된 물질이 상기 반사층(17) 방향으로 확산되는 것을 방지하는 기능을 수행할 수 있다. 상기 제3 금속층(50)은 상기 본딩층(60)에 포함된 주석(Sn) 등의 물질이 상기 반사층(17)에 영향을 미치는 것을 방지할 수 있다. The third metal layer 50 may function to prevent the material included in the bonding layer 60 from diffusing in the direction of the reflective layer 17 in a process in which the bonding layer 60 is provided. The third metal layer 50 may prevent a material such as tin (Sn) included in the bonding layer 60 from affecting the reflective layer 17.

상기 본딩층(60)은 베리어 금속 또는 본딩 금속 등을 포함하며, 예를 들어, Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Ag, Nb, Pd 또는 Ta 중 적어도 하나를 포함할 수 있다. 상기 전도성 지지부재(70)는 실시 예에 따른 발광구조물(10)을 지지하며 방열 기능을 수행할 수 있다. 상기 본딩층(60)은 시드층으로 구현될 수도 있다.The bonding layer 60 includes a barrier metal or a bonding metal, and for example, at least one of Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Ag, Nb, Pd, or Ta. It may include. The conductive support member 70 may support the light emitting structure 10 according to the embodiment and perform a heat radiation function. The bonding layer 60 may be implemented as a seed layer.

상기 전도성 지지부재(70)는 예를 들어, Ti, Cr, Ni, Al, Pt, Au, W, Cu, Mo, Cu-W 또는 불순물이 주입된 반도체 기판(예: Si, Ge, GaN, GaAs, ZnO, SiC, SiGe 등) 중에서 적어도 어느 하나로 형성될 수 있다. The conductive support member 70 may be, for example, a semiconductor substrate in which Ti, Cr, Ni, Al, Pt, Au, W, Cu, Mo, Cu-W or impurities are implanted (eg, Si, Ge, GaN, GaAs). , ZnO, SiC, SiGe, etc.).

실시 예에 의하면, 상기 제1 전극(81)은 상기 제1 금속층(33), 상기 제3 금속층(50), 상기 본딩층(60), 상기 전도성 지지부재(70) 중에서 적어도 하나를 포함할 수 있다. 상기 제1 전극(81)은 상기 제1 금속층(33), 상기 제3 금속층(50), 상기 본딩층(60), 상기 전도성 지지부재(70) 모두를 포함할 수도 있다. 또한, 상기 제1 전극(81)은 상기 제1 금속층(33), 상기 제3 금속층(50), 상기 본딩층(60), 상기 전도성 지지부재(70) 중에서 1 개 또는 2 개를 선택적으로 포함할 수도 있다.According to an embodiment, the first electrode 81 may include at least one of the first metal layer 33, the third metal layer 50, the bonding layer 60, and the conductive support member 70. have. The first electrode 81 may include all of the first metal layer 33, the third metal layer 50, the bonding layer 60, and the conductive support member 70. In addition, the first electrode 81 may optionally include one or two of the first metal layer 33, the third metal layer 50, the bonding layer 60, and the conductive support member 70. You may.

상기 제1 전극(81)은 상기 발광구조물(10) 아래에 배치될 수 있다. 상기 제1 전극(81)은 상기 제1 도전형 반도체층(11)에 전기적으로 연결될 수 있다. 상기 제1 전극(81)의 하부면은 상기 제2 전극(82)의 하부면에 비해 더 낮게 배치될 수 있다. 상기 제1 전극(81)의 상부면은 상기 제2 전극(82)의 상부면과 동일 평면에 배치될 수 있다. 상기 제1 전극(81)과 상기 제2 전극(82) 사이에 상기 절연층(40)이 배치될 수 있다.The first electrode 81 may be disposed under the light emitting structure 10. The first electrode 81 may be electrically connected to the first conductivity type semiconductor layer 11. The lower surface of the first electrode 81 may be lower than the lower surface of the second electrode 82. The upper surface of the first electrode 81 may be disposed on the same plane as the upper surface of the second electrode 82. The insulating layer 40 may be disposed between the first electrode 81 and the second electrode 82.

또한, 실시 예에 따른 발광소자는 제2 컨택부(92)를 포함할 수 있다. 상기 제2 컨택부(92)는 상기 발광구조물(10)과 이격되어 배치될 수 있다. 상기 제2 컨택부(92)는 상기 제2 전극(82)에 전기적으로 연결될 수 있다. 상기 제2 컨택부(92)는 상기 채널층(30)을 관통하여 상기 제2 전극(82)에 전기적으로 연결될 수 있다. 상기 제2 컨택부(92)는 상기 제2 금속층(35)에 전기적으로 연결될 수 있다. 상기 제2 컨택부(92)는 상기 제2 금속층(35)의 상부면에 접촉될 수 있다. 상기 제2 컨택부(92)는 Cr, V, W, Ti, Zn, Ni, Cu, Al, Au, Mo 중에서 적어도 하나를 포함할 수 있다. 상기 제2 컨택부(92)는 상기 제1 컨택부(91)와 같은 물질로 형성될 수도 있다. 또한, 상기 제1 컨택부(91)와 상기 제2 컨택부(92)는 서로 다른 물질로 구현될 수도 있다.In addition, the light emitting device according to the embodiment may include a second contact portion 92. The second contact portion 92 may be spaced apart from the light emitting structure 10. The second contact portion 92 may be electrically connected to the second electrode 82. The second contact portion 92 may be electrically connected to the second electrode 82 through the channel layer 30. The second contact portion 92 may be electrically connected to the second metal layer 35. The second contact portion 92 may contact the upper surface of the second metal layer 35. The second contact portion 92 may include at least one of Cr, V, W, Ti, Zn, Ni, Cu, Al, Au, and Mo. The second contact portion 92 may be formed of the same material as the first contact portion 91. In addition, the first contact portion 91 and the second contact portion 92 may be formed of different materials.

상기 제1 도전형 반도체층(11)의 상부 면에 러프니스(roughness)가 형성될 수 있다. 이에 따라 상기 러프니스가 형성된 영역에서 상부 방향으로 추출되는 빛의 광량을 증가시킬 수 있게 된다.Roughness may be formed on an upper surface of the first conductive semiconductor layer 11. Accordingly, it is possible to increase the amount of light extracted in the upper direction in the region where the roughness is formed.

실시 예에 따른 발광소자는 상기 제2 금속층(35)과 상기 제3 금속층(50) 사이에 배치된 상기 절연층(40)을 포함할 수 있다. 상기 절연층(40)은 상기 제2 금속층(35)과 상기 제3 금속층(50)을 절연시킬 수 있다. 상기 절연층(40)은 상기 제2 금속층(35)과 상기 전도성 지지부재(70)를 절연시킬 수 있다. 상기 절연층(40)은 예컨대 산화물 또는 질화물로 구현될 수 있다. 예를 들어, 상기 절연층(40)은 Si02, SixOy, Si3N4, SixNy, SiOxNy, Al2O3, TiO2, AlN 등으로 이루어진 군에서 적어도 하나가 선택되어 형성될 수 있다. 상기 절연층(40)은 상기 제1 전극(81)과 상기 제2 전극(82) 사이에 배치될 수 있다. 상기 절연층(40)은 상기 제1 전극(81)과 상기 제2 전극(82)을 전기적으로 절연시킬 수 있다.The light emitting device according to the embodiment may include the insulating layer 40 disposed between the second metal layer 35 and the third metal layer 50. The insulating layer 40 may insulate the second metal layer 35 from the third metal layer 50. The insulating layer 40 may insulate the second metal layer 35 from the conductive support member 70. The insulating layer 40 may be formed of, for example, oxide or nitride. For example, the insulating layer 40 may be at least one of Si0 2 , Si x O y , Si 3 N 4 , Si x N y , SiO x N y , Al 2 O 3 , TiO 2 , AlN, and the like. Can be selected and formed. The insulating layer 40 may be disposed between the first electrode 81 and the second electrode 82. The insulating layer 40 may electrically insulate the first electrode 81 from the second electrode 82.

실시 예에 의하면, 상기 제1 전극(81) 및 상기 제2 전극(82)을 통하여 상기 발광구조물(10)에 전원이 인가될 수 있게 된다. 예로서, 실시 예에 따른 발광소자는 상기 제1 전극(81)의 전도성 지지부재(70)와 상기 제2 컨택부(92)에 전원을 인가함으로써 상기 발광구조물(10)에 전원이 인가될 수 있게 된다.According to an embodiment, power may be applied to the light emitting structure 10 through the first electrode 81 and the second electrode 82. For example, in the light emitting device according to the embodiment, power may be applied to the light emitting structure 10 by applying power to the conductive support member 70 and the second contact portion 92 of the first electrode 81. Will be.

이에 따라 상기 전도성 지지부재(70)를 본딩 패드에 부착시키는 방법 등을 통하여 상기 제1 도전형 반도체층(11)에 전원을 제공할 수 있게 된다. 또한, 실시 예에 의하면, 상기 제2 컨택부(92)가 상기 제2 전극(82)에 전기적으로 연결될 수 있다. 이에 따라 상기 제2 컨택부(92)를 와이어 본딩 등을 통하여 전원 패드에 연결시킴으로써 상기 제2 도전형 반도체층(13)에 전원을 제공할 수 있게 된다. Accordingly, power may be provided to the first conductive semiconductor layer 11 through a method of attaching the conductive support member 70 to a bonding pad. According to an embodiment, the second contact portion 92 may be electrically connected to the second electrode 82. Accordingly, power may be provided to the second conductive semiconductor layer 13 by connecting the second contact portion 92 to a power pad through wire bonding or the like.

이와 같이 실시 예에 따른 발광소자에 의하면, 상기 전도성 지지부재(70)와 상기 제2 컨택부(92)를 통하여 상기 발광구조물(10)에 전원을 제공할 수 있게 된다. 이에 따라 실시 예에 의하면 전류 집중을 방지하고 전기적 신뢰성을 향상시킬 수 있게 된다.As described above, according to the light emitting device, power may be provided to the light emitting structure 10 through the conductive support member 70 and the second contact portion 92. Accordingly, according to the embodiment, it is possible to prevent current concentration and improve electrical reliability.

실시 예에 따른 발광소자는 상기 발광구조물(10)의 상부면 방향으로부터 상기 관통홀(20)을 형성한다. 또한, 상기 제1 컨택부(91) 주위에 배치된 상기 절연성 이온 주입층(31)이 임플란테이션 공정에 의하여 형성될 수 있으므로, 상기 관통홀(20)의 폭 및 상기 제1 컨택부(91)의 폭을 줄일 수 있게 된다. 이에 따라 제조공정을 보다 단순화시킬 수 있으며 제조 수율을 향상시킬 수 있다. 또한, 실시 예에 따른 발광소자는 상기 발광구조물(10)의 상부면에 배치된 전극 면적을 줄일 수 있게 되며, 상기 발광구조물(10)의 상부면 또는 측면에 보호층이 배치되지 않을 수 있다. 이에 따라 상기 발광구조물(10)로부터 외부로 추출되는 광 추출 효율을 향상시킬 수 있게 된다. The light emitting device according to the embodiment forms the through hole 20 from the upper surface direction of the light emitting structure 10. In addition, since the insulating ion implantation layer 31 disposed around the first contact portion 91 may be formed by an implantation process, the width of the through hole 20 and the first contact portion 91 are formed. ) Width can be reduced. This can simplify the manufacturing process and improve the manufacturing yield. In addition, the light emitting device according to the embodiment may reduce the electrode area disposed on the upper surface of the light emitting structure 10, and a protective layer may not be disposed on the upper surface or the side surface of the light emitting structure 10. Accordingly, the light extraction efficiency extracted from the light emitting structure 10 to the outside can be improved.

그러면 도 3 내지 도 6을 참조하여 실시 예에 따른 발광소자 제조방법을 설명하기로 한다.Next, a method of manufacturing a light emitting device according to an embodiment will be described with reference to FIGS. 3 to 6.

실시 예에 따른 발광소자 제조방법에 의하면, 도 3에 도시된 바와 같이, 기판(5) 위에 제1 도전형 반도체층(11), 활성층(12), 제2 도전형 반도체층(13)을 형성할 수 있다. 상기 제1 도전형 반도체층(11), 상기 활성층(12), 상기 제2 도전형 반도체층(13)은 발광구조물(10)로 정의될 수 있다.According to the method of manufacturing the light emitting device according to the embodiment, as shown in FIG. 3, the first conductive semiconductor layer 11, the active layer 12, and the second conductive semiconductor layer 13 are formed on the substrate 5. can do. The first conductive semiconductor layer 11, the active layer 12, and the second conductive semiconductor layer 13 may be defined as a light emitting structure 10.

상기 기판(5)은 예를 들어, 사파이어 기판(Al2O3), SiC, GaAs, GaN, ZnO, Si, GaP, InP, Ge 중 적어도 하나로 형성될 수 있으며, 이에 대해 한정하지는 않는다. 상기 제1 도전형 반도체층(11)과 상기 기판(5) 사이에는 버퍼층이 더 형성될 수 있다.The substrate 5 may be formed of, for example, at least one of sapphire substrate (Al 2 O 3 ), SiC, GaAs, GaN, ZnO, Si, GaP, InP, Ge, but is not limited thereto. A buffer layer may be further formed between the first conductivity type semiconductor layer 11 and the substrate 5.

예로써, 상기 제1 도전형 반도체층(11)이 제1 도전형 도펀트로서 n형 도펀트가 첨가된 n형 반도체층으로 형성되고, 상기 제2 도전형 반도체층(13)이 제2 도전형 도펀트로서 p형 도펀트가 첨가된 p형 반도체층으로 형성될 수 있다. 또한 상기 제1 도전형 반도체층(11)이 p형 반도체층으로 형성되고, 상기 제2 도전형 반도체층(13)이 n형 반도체층으로 형성될 수도 있다.For example, the first conductivity type semiconductor layer 11 is formed of an n type semiconductor layer to which an n type dopant is added as a first conductivity type dopant, and the second conductivity type semiconductor layer 13 is a second conductivity type dopant. As a p-type dopant may be formed as a p-type semiconductor layer. In addition, the first conductive semiconductor layer 11 may be formed of a p-type semiconductor layer, and the second conductive semiconductor layer 13 may be formed of an n-type semiconductor layer.

상기 제1 도전형 반도체층(11)은 예를 들어, n형 반도체층을 포함할 수 있다. 상기 제1 도전형 반도체층(11)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 형성될 수 있다. 상기 제1 도전형 반도체층(11)은, 예를 들어 InAlGaN, GaN, AlGaN, AlInN, InGaN, AlN, InN 등에서 선택될 수 있으며, Si, Ge, Sn, Se, Te 등의 n형 도펀트가 도핑될 수 있다.The first conductive semiconductor layer 11 may include, for example, an n-type semiconductor layer. The first conductive semiconductor layer 11 is a semiconductor material having a compositional formula of In x Al y Ga 1 -x- y N (0≤x≤1, 0≤y≤1, 0≤x + y≤1) Can be formed. The first conductive semiconductor layer 11 may be selected from, for example, InAlGaN, GaN, AlGaN, AlInN, InGaN, AlN, InN, and the like, and doped with n-type dopants such as Si, Ge, Sn, Se, Te, or the like. Can be.

상기 활성층(12)은 상기 제1 도전형 반도체층(11)을 통해서 주입되는 전자(또는 정공)와 상기 제2 도전형 반도체층(13a)을 통해서 주입되는 정공(또는 전자)이 서로 만나서, 상기 활성층(12a)의 형성 물질에 따른 에너지 밴드(Energy Band)의 밴드갭(Band Gap) 차이에 의해서 빛을 방출하는 층이다. 상기 활성층(12)은 단일 우물 구조, 다중 우물 구조, 양자점 구조 또는 양자선 구조 중 어느 하나로 형성될 수 있으나, 이에 한정되는 것은 아니다.In the active layer 12, electrons (or holes) injected through the first conductive semiconductor layer 11 and holes (or electrons) injected through the second conductive semiconductor layer 13a meet each other. It is a layer that emits light due to a band gap difference of an energy band according to a material forming the active layer 12a. The active layer 12 may be formed of any one of a single well structure, a multiple well structure, a quantum dot structure, or a quantum line structure, but is not limited thereto.

상기 활성층(12)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 형성될 수 있다. 상기 활성층(12)이 상기 다중 우물 구조로 형성된 경우, 상기 활성층(12)은 복수의 우물층과 복수의 장벽층이 적층되어 형성될 수 있으며, 예를 들어, InGaN 우물층/GaN 장벽층의 주기로 형성될 수 있다.The active layer 12 may be formed of a semiconductor material having a compositional formula of In x Al y Ga 1 -x- y N (0≤x≤1, 0≤y≤1, 0≤x + y≤1). When the active layer 12 is formed in the multi-well structure, the active layer 12 may be formed by stacking a plurality of well layers and a plurality of barrier layers, for example, at intervals of an InGaN well layer / GaN barrier layer. Can be formed.

상기 제2 도전형 반도체층(13)은 예를 들어, p형 반도체층으로 구현될 수 있다. 상기 제2 도전형 반도체층(13)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 형성될 수 있다. 상기 제2 도전형 반도체층(13)은, 예를 들어 InAlGaN, GaN, AlGaN, InGaN, AlInN, AlN, InN 등에서 선택될 수 있으며, Mg, Zn, Ca, Sr, Ba 등의 p형 도펀트가 도핑될 수 있다.The second conductive semiconductor layer 13 may be implemented with, for example, a p-type semiconductor layer. The second conductive type semiconductor layer 13 of a semiconductor material having a compositional formula of In x Al y Ga 1 -x- y N (0≤x≤1, 0≤y≤1, 0≤x + y≤1) Can be formed. The second conductive semiconductor layer 13 may be selected from, for example, InAlGaN, GaN, AlGaN, InGaN, AlInN, AlN, InN, and the like, and dopants such as Mg, Zn, Ca, Sr, and Ba may be doped. Can be.

한편, 상기 제1 도전형 반도체층(11)이 p형 반도체층을 포함하고 상기 제2 도전형 반도체층(13)이 n형 반도체층을 포함할 수도 있다. 또한, 상기 제2 도전형 반도체층(13) 위에는 n형 또는 p형 반도체층을 포함하는 반도체층이 더 형성될 수도 있으며, 이에 따라, 상기 발광구조물(10)은 np, pn, npn, pnp 접합 구조 중 적어도 어느 하나를 가질 수 있다. 또한, 상기 제1 도전형 반도체층(11) 및 상기 제2 도전형 반도체층(13) 내의 불순물의 도핑 농도는 균일 또는 불균일하게 형성될 수 있다. 즉, 상기 발광구조물(10)의 구조는 다양하게 형성될 수 있으며, 이에 대해 한정하지는 않는다.Meanwhile, the first conductive semiconductor layer 11 may include a p-type semiconductor layer, and the second conductive semiconductor layer 13 may include an n-type semiconductor layer. In addition, a semiconductor layer including an n-type or p-type semiconductor layer may be further formed on the second conductivity-type semiconductor layer 13. Accordingly, the light emitting structure 10 may be np, pn, npn, or pnp junctions. It may have at least one of the structures. In addition, the doping concentrations of the impurities in the first conductive semiconductor layer 11 and the second conductive semiconductor layer 13 may be uniformly or non-uniformly formed. That is, the structure of the light emitting structure 10 may be formed in various ways, but is not limited thereto.

또한, 상기 제1 도전형 반도체층(11)과 상기 활성층(12) 사이에는 제1 도전형 InGaN/GaN 슈퍼래티스 구조 또는 InGaN/InGaN 슈퍼래티스 구조가 형성될 수도 있다. 또한, 상기 제2 도전형 반도체층(13)과 상기 활성층(12) 사이에는 제2 도전형의 AlGaN층이 형성될 수도 있다.In addition, a first conductivity type InGaN / GaN superlattice structure or an InGaN / InGaN superlattice structure may be formed between the first conductivity type semiconductor layer 11 and the active layer 12. In addition, a second conductive AlGaN layer may be formed between the second conductive semiconductor layer 13 and the active layer 12.

다음으로, 도 3에 나타낸 바와 같이, 절연성 이온 주입층(31)이 상기 발광구조물(10) 내부에 형성될 수 있다. 상기 절연성 이온 주입층(31)은 상기 발광구조물(10)의 일부 영역에 형성될 수 있다. 상기 절연성 이온 주입층(31)은 상기 제1 도전형 반도체층(11)의 일부 영역, 상기 활성층(12)의 일부 영역, 상기 제2 도전형 반도체층(13)의 일부 영역에 형성될 수 있다.Next, as shown in FIG. 3, an insulating ion implantation layer 31 may be formed in the light emitting structure 10. The insulating ion implantation layer 31 may be formed in a portion of the light emitting structure 10. The insulating ion implantation layer 31 may be formed in a portion of the first conductivity type semiconductor layer 11, a portion of the active layer 12, and a portion of the second conductivity type semiconductor layer 13. .

상기 절연성 이온 주입층(31)은 이온 임플란테이션 공정에 의하여 절연성 이온이 상기 발광구조물(10)에 주입되어 형성될 수 있다. 상기 절연성 이온 주입층(31)은 상기 제2 도전형 반도체층(13)의 일부 영역에 주입되어 형성될 수 있다. 상기 절연성 이온 주입층(31)은 상기 활성층(12)의 일부 영역에 주입되어 형성될 수 있다. 상기 절연성 이온 주입층(31)은 상기 제1 도전형 반도체층(11)의 일부 영역에 주입되어 형성될 수 있다. 예컨대, 상기 절연성 이온 주입층(31)은 N 이온, O 이온, Ar 이온 중에서 적어도 하나가 주입되어 형성될 수 있다.The insulating ion implantation layer 31 may be formed by implanting insulating ions into the light emitting structure 10 by an ion implantation process. The insulating ion implantation layer 31 may be formed by implanting in a portion of the second conductivity type semiconductor layer 13. The insulating ion implantation layer 31 may be formed by implanting in a portion of the active layer 12. The insulating ion implantation layer 31 may be formed by implanting in a portion of the first conductivity type semiconductor layer 11. For example, the insulating ion implantation layer 31 may be formed by implanting at least one of N ions, O ions, and Ar ions.

이어서 도 4에 도시된 바와 같이, 상기 발광구조물(10)에 오믹접촉층(15), 반사층(17)이 형성될 수 있다.Subsequently, as shown in FIG. 4, an ohmic contact layer 15 and a reflective layer 17 may be formed on the light emitting structure 10.

상기 반사층(17)과 상기 제2 도전형 반도체층(13) 사이에 상기 오믹접촉층(15)이 배치될 수 있다. 상기 오믹접촉층(15)은 상기 제2 도전형 반도체층(13)에 접촉되어 배치될 수 있다. The ohmic contact layer 15 may be disposed between the reflective layer 17 and the second conductive semiconductor layer 13. The ohmic contact layer 15 may be in contact with the second conductivity type semiconductor layer 13.

상기 오믹접촉층(15)은 상기 발광구조물(10)과 오믹 접촉이 되도록 형성될 수 있다. 상기 반사층(17)은 상기 제2 도전형 반도체층(13)에 전기적으로 연결될 수 있다. 상기 오믹접촉층(15)은 상기 발광구조물(10)과 오믹 접촉되는 영역을 포함할 수 있다.The ohmic contact layer 15 may be formed to be in ohmic contact with the light emitting structure 10. The reflective layer 17 may be electrically connected to the second conductivity type semiconductor layer 13. The ohmic contact layer 15 may include a region in ohmic contact with the light emitting structure 10.

상기 오믹접촉층(15)은 예컨대 투명 전도성 산화막으로 형성될 수 있다. 상기 오믹접촉층(15)은 예로서 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), AZO(Aluminum Zinc Oxide), AGZO(Aluminum Gallium Zinc Oxide), IZTO(Indium Zinc Tin Oxide), IAZO(Indium Aluminum Zinc Oxide), IGZO(Indium Gallium Zinc Oxide), IGTO(Indium Gallium Tin Oxide), ATO(Antimony Tin Oxide), GZO(Gallium Zinc Oxide), IZON(IZO Nitride), ZnO, IrOx, RuOx, NiO, Pt, Ag, Ti 중에서 선택된 적어도 하나의 물질로 형성될 수 있다.The ohmic contact layer 15 may be formed of, for example, a transparent conductive oxide film. The ohmic contact layer 15 may include, for example, indium tin oxide (ITO), indium zinc oxide (IZO), aluminum zinc oxide (AZO), aluminum gallium zinc oxide (AGZO), indium zinc tin oxide (IZTO), and inaz Aluminum Zinc Oxide (IGZO), Indium Gallium Zinc Oxide (IGZO), Indium Gallium Tin Oxide (IGTO), Antimony Tin Oxide (ATO), Gallium Zinc Oxide (GZO), IZON (IZO Nitride), ZnO, IrOx, RuOx, NiO, Pt It may be formed of at least one material selected from Ag, Ti.

상기 반사층(17)은 고 반사율을 갖는 물질로 형성될 수 있다. 예컨대 상기 반사층(17)은 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Cu, Au, Hf 중 적어도 하나를 포함하는 금속 또는 합금으로 형성될 수 있다. 또한, 상기 반사층(17)은 상기 금속 또는 합금과 ITO(Indium-Tin-Oxide), IZO(Indium-Zinc-Oxide), IZTO(Indium-Zinc-Tin-Oxide), IAZO(Indium-Aluminum-Zinc-Oxide), IGZO(Indium-Gallium-Zinc-Oxide), IGTO(Indium-Gallium-Tin-Oxide), AZO(Aluminum-Zinc-Oxide), ATO(Antimony-Tin-Oxide) 등의 투광성 전도성 물질을 이용하여 다층으로 형성될 수 있다. 예를 들어, 실시 예에서 상기 반사층(17)은 Ag, Al, Ag-Pd-Cu 합금, 또는 Ag-Cu 합금 중 적어도 어느 하나를 포함할 수 있다.The reflective layer 17 may be formed of a material having a high reflectance. For example, the reflective layer 17 may be formed of a metal or an alloy including at least one of Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Cu, Au, and Hf. In addition, the reflective layer 17 may be formed of indium-tin-oxide (ITO), indium-zinc-oxide (IZO), indium-zinc-tin-oxide (IZTO), and indium-aluminum-zinc- (AZO). Transmissive conductive materials such as Oxide), Indium-Gallium-Zinc-Oxide (IGZO), Indium-Gallium-Tin-Oxide (IGTO), Aluminum-Zinc-Oxide (AZO), and Antimony-Tin-Oxide (ATO) It can be formed in multiple layers. For example, in the exemplary embodiment, the reflective layer 17 may include at least one of Ag, Al, Ag-Pd-Cu alloy, or Ag-Cu alloy.

예를 들면, 상기 반사층(17)은 Ag 층과 Ni 층이 교대로 형성될 수도 있고, Ni/Ag/Ni, 혹은 Ti 층, Pt 층을 포함할 수 있다. 또한, 상기 오믹접촉층(15)은 상기 반사층(17) 위에 형성되고, 적어도 일부가 상기 반사층(17)을 통과하여 상기 발광구조물(10)과 오믹 접촉될 수도 있다.For example, the reflective layer 17 may be formed by alternately forming an Ag layer and a Ni layer, and may include a Ni / Ag / Ni, Ti layer, or Pt layer. In addition, the ohmic contact layer 15 may be formed on the reflective layer 17, and at least a part of the ohmic contact layer 15 may be in ohmic contact with the light emitting structure 10 through the reflective layer 17.

이어서, 도 5에 도시된 바와 같이, 상기 발광구조물(10) 위에 제1 금속층(33), 제2 금속층(35), 절연층(40), 제3 금속층(50), 본딩층(60), 전도성 지지부재(70)가 형성될 수 있다.Subsequently, as shown in FIG. 5, the first metal layer 33, the second metal layer 35, the insulating layer 40, the third metal layer 50, the bonding layer 60, on the light emitting structure 10. The conductive support member 70 may be formed.

상기 제1 금속층(33)은 Au, Cu, Ni, Ti, Ti-W, Cr, W, Pt, V, Fe, Mo 물질 중에서 적어도 하나를 포함할 수 있다. 상기 제2 금속층(35)은 Au, Cu, Ni, Ti, Ti-W, Cr, W, Pt, V, Fe, Mo 물질 중에서 적어도 하나를 포함할 수 있다. 상기 제1 금속층(33)과 상기 제2 금속층(35)은 같은 물질로 형성될 수 있다. 또한, 상기 제1 금속층(33)과 상기 제2 금속층(35)은 서로 다른 물질로 형성될 수도 있다.The first metal layer 33 may include at least one of Au, Cu, Ni, Ti, Ti-W, Cr, W, Pt, V, Fe, and Mo materials. The second metal layer 35 may include at least one of Au, Cu, Ni, Ti, Ti-W, Cr, W, Pt, V, Fe, and Mo materials. The first metal layer 33 and the second metal layer 35 may be formed of the same material. In addition, the first metal layer 33 and the second metal layer 35 may be formed of different materials.

실시 예에 의하면, 제2 전극(82)은 상기 반사층(17), 상기 오믹접촉층(15), 상기 제2 금속층(35) 중에서 적어도 하나를 포함할 수 있다. 예로서, 상기 제2 전극(82)은 상기 반사층(17), 상기 제2 금속층(35), 상기 오믹접촉층(15)을 모두 포함할 수도 있고, 선택된 1 개의 층 또는 선택된 2 개의 층을 포함할 수도 있다.In example embodiments, the second electrode 82 may include at least one of the reflective layer 17, the ohmic contact layer 15, and the second metal layer 35. For example, the second electrode 82 may include all of the reflective layer 17, the second metal layer 35, and the ohmic contact layer 15, and may include one selected layer or two selected layers. You may.

상기 제2 금속층(35) 위에 절연층(40)이 형성될 수 있다. 상기 절연층(40)은 산화물 또는 질화물로 구현될 수 있다. 예를 들어, 상기 절연층(40)은 Si02, SixOy, Si3N4, SixNy, SiOxNy, Al2O3, TiO2, AlN 등으로 이루어진 군에서 적어도 하나가 선택되어 형성될 수 있다. An insulating layer 40 may be formed on the second metal layer 35. The insulating layer 40 may be formed of oxide or nitride. For example, the insulating layer 40 may be at least one of Si0 2 , Si x O y , Si 3 N 4 , Si x N y , SiO x N y , Al 2 O 3 , TiO 2 , AlN, and the like. Can be selected and formed.

상기 절연층(40) 위에 상기 제3 금속층(50)이 형성될 수 있다. 상기 제3 금속층(50)은 Cu, Ni, Ti, Ti-W, Cr, W, Pt, V, Fe, Mo 물질 중에서 적어도 하나를 포함할 수 있다. 상기 제3 금속층(50)은 확산장벽층의 기능을 수행할 수도 있다. 상기 제3 금속층(50) 위에 상기 본딩층(60), 상기 전도성 지지부재(70)가 형성될 수 있다. The third metal layer 50 may be formed on the insulating layer 40. The third metal layer 50 may include at least one of Cu, Ni, Ti, Ti-W, Cr, W, Pt, V, Fe, and Mo materials. The third metal layer 50 may also function as a diffusion barrier layer. The bonding layer 60 and the conductive support member 70 may be formed on the third metal layer 50.

상기 제3 금속층(50)은 상기 본딩층(60)이 제공되는 공정에서 상기 본딩층(60)에 포함된 물질이 상기 반사층(17) 방향으로 확산되는 것을 방지하는 기능을 수행할 수 있다. 상기 제3 금속층(50)은 상기 본딩층(60)에 포함된 주석(Sn) 등의 물질이 상기 반사층(17)에 영향을 미치는 것을 방지할 수 있다. The third metal layer 50 may function to prevent the material included in the bonding layer 60 from diffusing in the direction of the reflective layer 17 in a process in which the bonding layer 60 is provided. The third metal layer 50 may prevent a material such as tin (Sn) included in the bonding layer 60 from affecting the reflective layer 17.

상기 본딩층(60)은 베리어 금속 또는 본딩 금속 등을 포함하며, 예를 들어, Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Ag, Nb, Pd 또는 Ta 중 적어도 하나를 포함할 수 있다. 상기 전도성 지지부재(70)는 실시 예에 따른 발광구조물(10)을 지지하며 방열 기능을 수행할 수 있다. 상기 본딩층(60)은 시드층으로 구현될 수도 있다.The bonding layer 60 includes a barrier metal or a bonding metal, and for example, at least one of Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Ag, Nb, Pd, or Ta. It may include. The conductive support member 70 may support the light emitting structure 10 according to the embodiment and perform a heat radiation function. The bonding layer 60 may be implemented as a seed layer.

상기 전도성 지지부재(70)는 예를 들어, Ti, Cr, Ni, Al, Pt, Au, W, Cu, Mo, Cu-W 또는 불순물이 주입된 반도체 기판(예: Si, Ge, GaN, GaAs, ZnO, SiC, SiGe 등) 중에서 적어도 어느 하나로 형성될 수 있다. The conductive support member 70 may be, for example, a semiconductor substrate in which Ti, Cr, Ni, Al, Pt, Au, W, Cu, Mo, Cu-W or impurities are implanted (eg, Si, Ge, GaN, GaAs). , ZnO, SiC, SiGe, etc.).

실시 예에 의하면, 제1 전극(81)은 상기 제1 금속층(33), 상기 제3 금속층(50), 상기 본딩층(60), 상기 전도성 지지부재(70) 중에서 적어도 하나를 포함할 수 있다. 상기 제1 전극(81)은 상기 제1 금속층(33), 상기 제3 금속층(50), 상기 본딩층(60), 상기 전도성 지지부재(70) 모두를 포함할 수도 있다. 또한, 상기 제1 전극(81)은 상기 제1 금속층(33), 상기 제3 금속층(50), 상기 본딩층(60), 상기 전도성 지지부재(70) 중에서 1 개 또는 2 개를 선택적으로 포함할 수도 있다.According to an embodiment, the first electrode 81 may include at least one of the first metal layer 33, the third metal layer 50, the bonding layer 60, and the conductive support member 70. . The first electrode 81 may include all of the first metal layer 33, the third metal layer 50, the bonding layer 60, and the conductive support member 70. In addition, the first electrode 81 may optionally include one or two of the first metal layer 33, the third metal layer 50, the bonding layer 60, and the conductive support member 70. You may.

다음으로 상기 제1 도전형 반도체층(11)으로부터 상기 기판(5)을 제거한다. 하나의 예로서, 상기 기판(5)은 레이저 리프트 오프(LLO: Laser Lift Off) 공정에 의해 제거될 수 있다. 레이저 리프트 오프 공정(LLO)은 상기 기판(5)의 하면에 레이저를 조사하여, 상기 기판(5)과 상기 제1 도전형 반도체층(11)을 서로 박리시키는 공정이다.Next, the substrate 5 is removed from the first conductivity type semiconductor layer 11. As one example, the substrate 5 may be removed by a laser lift off (LLO) process. The laser lift-off process LLO is a process of irradiating a lower surface of the substrate 5 to peel the substrate 5 and the first conductive semiconductor layer 11 from each other.

그리고, 도 6에 도시된 바와 같이, 아이솔레이션 에칭을 수행하여 상기 발광구조물(10)의 측면을 식각하고 상기 채널층(30)의 일부 영역이 노출될 수 있게 된다. 상기 아이솔레이션 에칭은 예를 들어, ICP(Inductively Coupled Plasma)와 같은 건식 식각에 의해 실시될 수 있으나, 이에 대해 한정하지는 않는다. As shown in FIG. 6, the side surface of the light emitting structure 10 may be etched by performing isolation etching, and a portion of the channel layer 30 may be exposed. The isolation etching may be performed by dry etching such as, for example, an inductively coupled plasma (ICP), but is not limited thereto.

상기 발광구조물(10)의 상부 면에 러프니스(roughness)가 형성될 수 있다. 상기 발광구조물(10)의 상부 면에 광 추출 패턴이 제공될 수 있다. 상기 발광구조물(10)의 상부 면에 요철 패턴이 제공될 수 있다. 상기 발광구조물(10)에 제공되는 광 추출 패턴은 하나의 예로서 PEC (Photo Electro Chemical) 식각 공정에 의하여 형성될 수 있다. 이에 따라 실시 예에 의하면 외부 광 추출 효과를 상승시킬 수 있게 된다.Roughness may be formed on an upper surface of the light emitting structure 10. A light extraction pattern may be provided on an upper surface of the light emitting structure 10. An uneven pattern may be provided on an upper surface of the light emitting structure 10. The light extraction pattern provided on the light emitting structure 10 may be formed by, for example, a PEC (Photo Electro Chemical) etching process. Accordingly, according to the embodiment, it is possible to increase the external light extraction effect.

다음으로, 도 6에 도시된 바와 같이, 제1 컨택부(91), 제2 컨택부(92)가 형성될 수 있다. Next, as shown in FIG. 6, the first contact portion 91 and the second contact portion 92 may be formed.

상기 발광구조물(10)에 관통홀(20)이 형성될 수 있다. 상기 관통홀(20)에 상기 제1 컨택부(91)가 형성될 수 있다. 상기 제1 컨택부(91)는 상기 발광구조물(10)을 관통하여 배치될 수 있다. 상기 제1 컨택부(91)는 상기 제1 도전형 반도체층(11), 상기 활성층(12), 상기 제2 도전형 반도체층(13)을 관통하여 배치될 수 있다.The through hole 20 may be formed in the light emitting structure 10. The first contact portion 91 may be formed in the through hole 20. The first contact portion 91 may be disposed through the light emitting structure 10. The first contact portion 91 may pass through the first conductive semiconductor layer 11, the active layer 12, and the second conductive semiconductor layer 13.

예로서 실시 예에 따른 상기 발광구조물(10)에는 도 2에 도시된 바와 같이 복수의 제1 컨택부(91)가 형성될 수 있다. 상기 제1 컨택부(91)는 상기 발광구조물(10)의 상기 관통홀(20)을 따라 배치될 수 있다. 상기 제1 컨택부(91)의 제1 영역은 상기 제1 전극(81)에 전기적으로 연결되고, 상기 제1 컨택부(91)의 제2 영역은 상기 제1 도전형 반도체층(11)의 상부면에 접촉될 수 있다. 예컨대, 상기 제1 컨택부(91)의 제1 영역은 상기 제1 금속층(33)에 접촉될 수 있다. 상기 제1 컨택부(91)의 제1 영역은 상기 제1 금속층(33)의 상부면에 접촉될 수 있다.For example, a plurality of first contact portions 91 may be formed in the light emitting structure 10 according to the embodiment as shown in FIG. 2. The first contact portion 91 may be disposed along the through hole 20 of the light emitting structure 10. The first region of the first contact portion 91 is electrically connected to the first electrode 81, and the second region of the first contact portion 91 is formed of the first conductivity type semiconductor layer 11. It may be in contact with the top surface. For example, a first region of the first contact portion 91 may be in contact with the first metal layer 33. The first region of the first contact portion 91 may be in contact with the top surface of the first metal layer 33.

예로서 실시 예에 따른 상기 발광구조물(10)에는 도 2에 도시된 바와 같이 복수의 제1 컨택부(91)가 형성될 수 있다. 상기 제1 컨택부(91)는 상기 발광구조물(10)의 상기 관통홀(20)을 따라 배치될 수 있다. 상기 제1 컨택부(91)의 제1 영역은 상기 제1 전극(81)에 전기적으로 연결되고, 상기 제1 컨택부(91)의 제2 영역은 상기 제1 도전형 반도체층(11)의 상부면에 접촉될 수 있다. 예컨대, 상기 제1 컨택부(91)의 제1 영역은 제1 금속층(33)에 접촉될 수 있다. 상기 제1 컨택부(91)의 제1 영역은 상기 제1 금속층(33)의 상부면에 접촉될 수 있다. 예컨대, 상기 발광구조물(10)이 GaN 기반 반도체층으로 성장되는 경우, 상기 제1 컨택부(91)는 상기 제1 도전형 반도체층(11)의 n 면(n face)에 접촉될 수 있다.For example, a plurality of first contact portions 91 may be formed in the light emitting structure 10 according to the embodiment as shown in FIG. 2. The first contact portion 91 may be disposed along the through hole 20 of the light emitting structure 10. The first region of the first contact portion 91 is electrically connected to the first electrode 81, and the second region of the first contact portion 91 is formed of the first conductivity type semiconductor layer 11. It may be in contact with the top surface. For example, a first region of the first contact portion 91 may contact the first metal layer 33. The first region of the first contact portion 91 may be in contact with the top surface of the first metal layer 33. For example, when the light emitting structure 10 is grown as a GaN based semiconductor layer, the first contact portion 91 may be in contact with an n face of the first conductivity type semiconductor layer 11.

도 6에 도시된 발광소자에는 상기 제1 컨택부(91)가 1 개만 도시되었지만, 도 2에 도시된 바와 같이 실시 예에 따른 상기 발광구조물(10)에는 복수의 제1 컨택부(91)가 형성될 수 있으며, 각 관통홀(20)에 각각의 제1 컨택부(91)가 형성될 수 있다. Although only one first contact portion 91 is shown in the light emitting device illustrated in FIG. 6, a plurality of first contact portions 91 may be formed in the light emitting structure 10 according to the embodiment. The first contact portion 91 may be formed in each through hole 20.

상기 복수의 제1 컨택부(91)는 상기 제1 도전형 반도체층(11)의 상부면에 서로 이격되어 배치될 수 있다. 상기 복수의 제1 컨택부(91)는 상기 발광구조물(10)에 분산되어 배치됨으로써 상기 제1 도전형 반도체층(11)에 인가되는 전류를 확산시켜 줄 수 있다. 이에 따라 상기 제1 도전형 반도체층(11)의 열화를 방지하고 상기 활성층(12)에서 전자와 정공의 결합 효율을 향상시킬 수 있게 된다.The plurality of first contact portions 91 may be spaced apart from each other on an upper surface of the first conductivity type semiconductor layer 11. The plurality of first contact parts 91 may be dispersed and disposed in the light emitting structure 10 to diffuse current applied to the first conductive semiconductor layer 11. Accordingly, the first conductive semiconductor layer 11 may be prevented from deteriorating and the coupling efficiency of electrons and holes in the active layer 12 may be improved.

실시 예에 의하면, 상기 제1 컨택부(91)는 오믹층, 중간층, 상부층으로 구현될 수 있다. 상기 오믹층은 Cr, V, W, Ti, Zn 등에서 선택된 물질을 포함하여 오믹 접촉을 구현할 수 있다. 상기 중간층은 Ni, Cu, Al 등에서 선택된 물질로 구현될 수 있다. 상기 상부층은 예컨대 Au를 포함할 수 있다. 상기 제1 컨택부(91)는 Cr, V, W, Ti, Zn, Ni, Cu, Al, Au, Mo 중에서 적어도 하나를 포함할 수 있다.According to an embodiment, the first contact portion 91 may be implemented as an ohmic layer, an intermediate layer, and an upper layer. The ohmic layer may include a material selected from Cr, V, W, Ti, and Zn to implement ohmic contact. The intermediate layer may be implemented with a material selected from Ni, Cu, Al, and the like. The top layer may comprise Au, for example. The first contact portion 91 may include at least one of Cr, V, W, Ti, Zn, Ni, Cu, Al, Au, and Mo.

상기 절연성 이온 주입층(31)은 상기 제1 컨택부(91)의 둘레에 배치될 수 있다. 상기 절연성 이온 주입층(31)은 상기 발광구조물(10) 내에 배치될 수 있다. 상기 절연성 이온 주입층(31)은 상기 제2 도전형 반도체층(13)과 상기 제1 컨택부(91) 사이에 배치될 수 있다. 상기 절연성 이온 주입층(31)은 상기 제1 컨택부(91)의 측면에 접촉될 수 있다.The insulating ion implantation layer 31 may be disposed around the first contact portion 91. The insulating ion implantation layer 31 may be disposed in the light emitting structure 10. The insulating ion implantation layer 31 may be disposed between the second conductivity type semiconductor layer 13 and the first contact portion 91. The insulating ion implantation layer 31 may be in contact with a side surface of the first contact portion 91.

상기 절연성 이온 주입층(31)은 상기 활성층(12)과 상기 제2 도전형 반도체층(13)을 관통하여 형성될 수 있다. 상기 절연성 이온 주입층(31)은 상기 제1 컨택부(91)와 상기 제2 도전형 반도체층(13)을 절연시킬 수 있다. 상기 절연성 이온 주입층(31)은 상기 활성층(12)과 상기 제1 컨택부(91) 사이에 배치될 수 있다. 상기 절연성 이온 주입층(31)은 상기 제1 컨택부(91)와 상기 활성층(12)을 절연시킬 수 있다. 상기 절연성 이온 주입층(31)의 상부면은 상기 제1 도전형 반도체층(11)에 접촉될 수 있다. The insulating ion implantation layer 31 may be formed through the active layer 12 and the second conductive semiconductor layer 13. The insulating ion implantation layer 31 may insulate the first contact portion 91 from the second conductive semiconductor layer 13. The insulating ion implantation layer 31 may be disposed between the active layer 12 and the first contact portion 91. The insulating ion implantation layer 31 may insulate the first contact portion 91 from the active layer 12. An upper surface of the insulating ion implantation layer 31 may be in contact with the first conductivity type semiconductor layer 11.

상기 절연성 이온 주입층(31)의 하부면과 상기 제1 컨택부(91)의 하부면은 동일 평면에 배치될 수 있다. 상기 절연성 이온 주입층(31)의 하부면과 상기 제2 도전형 반도체층(13)의 하부면은 동일 평면에 배치될 수 있다.상기 제1 컨택부(91)의 하부면과 상기 제2 도전형 반도체층(13)의 하부면은 동일 평면에 배치될 수 있다. 상기 절연성 이온 주입층(31)의 하부면과 상기 채널층(30)의 상부면이 동일 평면에 배치될 수 있다.The lower surface of the insulating ion implantation layer 31 and the lower surface of the first contact portion 91 may be disposed on the same plane. The lower surface of the insulating ion implantation layer 31 and the lower surface of the second conductive semiconductor layer 13 may be disposed on the same plane. The lower surface of the first contact portion 91 and the second conductive portion may be disposed on the same plane. The lower surface of the type semiconductor layer 13 may be disposed on the same plane. The lower surface of the insulating ion implantation layer 31 and the upper surface of the channel layer 30 may be disposed on the same plane.

상기 절연성 이온 주입층(31) 둘레에 상기 제2 도전형 반도체층(13)이 배치될 수 있다. 상기 제2 도전형 반도체층(13)이 상기 절연성 이온 주입층(31)의 측면 둘레에 배치될 수 있다. 상기 제2 도전형 반도체층(13)이 상기 절연성 이온 주입층(31)의 측면에 접촉될 수 있다. 상기 절연성 이온 주입층(31) 둘레에 상기 활성층(12)이 배치될 수 있다. 상기 활성층(12)이 상기 절연성 이온 주입층(31)의 측면 둘레에 배치될 수 있다. 상기 활성층(12)이 상기 절연성 이온 주입층(31)의 측면에 접촉될 수 있다.The second conductive semiconductor layer 13 may be disposed around the insulating ion implantation layer 31. The second conductivity type semiconductor layer 13 may be disposed around the side surface of the insulating ion implantation layer 31. The second conductivity type semiconductor layer 13 may be in contact with the side surface of the insulating ion implantation layer 31. The active layer 12 may be disposed around the insulating ion implantation layer 31. The active layer 12 may be disposed around the side surface of the insulating ion implantation layer 31. The active layer 12 may be in contact with the side surface of the insulating ion implantation layer 31.

상기 절연성 이온 주입층(31)은 임플란테이션 공정 등을 통하여 상기 발광구조물(10)을 이루는 반도체층의 일부 영역에 형성될 수 있다. 이에 따라 상기 제1 컨택부(91) 주위에 배치되는 절연층을 형성하기 위하여 별도의 패터닝 공정을 수행하지 않아도 된다. The insulating ion implantation layer 31 may be formed in a portion of the semiconductor layer constituting the light emitting structure 10 through an implantation process or the like. Accordingly, a separate patterning process may not be performed to form the insulating layer disposed around the first contact portion 91.

또한, 상기 발광구조물(10) 내에 상기 제1 컨택부(91)를 형성함에 있어, 상기 제1 컨택부(91)가 제공될 수 있는 공간에 대응되도록 상기 관통홀(20)을 형성하면 되므로 상기 관통홀(20)의 폭을 최소화할 수 있다. 이에 따라, 상기 관통홀(20)의 폭은 3 마이크로 미터 내지 5 마이크로 미터의 크기로 형성될 수도 있다. 상기 관통홀(20)에 형성되는 상기 제1 컨택부(91)의 폭은 3 마이크로 미터 내지 5 마이크로 미터일 수 있다. 즉, 상기 발광구조물(10) 내에 배치된 상기 제1 컨택부(91)의 폭은 3 마이크로 미터 내지 5 마이크로 미터일 수 있다. 이와 같이 상기 제1 컨택부(91)의 폭을 작게 형성할 수 있으므로, 상기 활성층(12) 영역을 더 확보할 수 있게 되어 빛 발광 영역을 증대시킬 수 있다. In addition, in forming the first contact portion 91 in the light emitting structure 10, the through hole 20 may be formed so as to correspond to a space in which the first contact portion 91 may be provided. The width of the through hole 20 can be minimized. Accordingly, the width of the through hole 20 may be formed in the size of 3 micrometers to 5 micrometers. The width of the first contact portion 91 formed in the through hole 20 may be 3 micrometers to 5 micrometers. That is, the width of the first contact portion 91 disposed in the light emitting structure 10 may be 3 micrometers to 5 micrometers. As described above, since the width of the first contact portion 91 may be reduced, the active layer 12 may be further secured, thereby increasing the light emission region.

한편, 실시 예에 의하면 상기 제1 컨택부(91)의 일부 영역은 전도성 이온 주입층으로 형성될 수도 있다. 예컨대, 상기 제1 컨택부(91) 중에서 상기 발광구조물(10) 내에 배치된 영역을 전도성 이온 주입층으로 형성할 수도 있다. 이때, 전도성 이온 주입층은 임플란테이션 공정 등을 통하여 전도성 이온을 상기 발광구조물(10) 내에 주입시킴으로써 형성될 수 있다. 예로서, 상기 전도성 이온 주입층은 Ti 이온, Al 이온, Au 이온 중에서 적어도 하나가 주입되어 형성될 수 있다.In some embodiments, a portion of the first contact portion 91 may be formed as a conductive ion implantation layer. For example, a region of the first contact portion 91 disposed in the light emitting structure 10 may be formed as a conductive ion implantation layer. In this case, the conductive ion implantation layer may be formed by implanting conductive ions into the light emitting structure 10 through an implantation process. For example, the conductive ion implantation layer may be formed by implanting at least one of Ti ions, Al ions, and Au ions.

또한, 실시 예에 따른 발광소자는 상기 제2 컨택부(92)를 포함할 수 있다. 상기 제2 컨택부(92)는 상기 발광구조물(10)과 이격되어 배치될 수 있다. 상기 제2 컨택부(92)는 상기 제2 전극(82)에 전기적으로 연결될 수 있다. 상기 제2 컨택부(92)는 상기 채널층(30)을 관통하여 상기 제2 전극(82)에 전기적으로 연결될 수 있다. 상기 제2 컨택부(92)는 상기 제2 금속층(35)에 전기적으로 연결될 수 있다. 상기 제2 컨택부(92)는 상기 제2 금속층(35)의 상부면에 접촉될 수 있다. 상기 제2 컨택부(92)는 Cr, V, W, Ti, Zn, Ni, Cu, Al, Au, Mo 중에서 적어도 하나를 포함할 수 있다. 상기 제2 컨택부(92)는 상기 제1 컨택부(91)와 같은 물질로 형성될 수도 있다. 또한, 상기 제1 컨택부(91)와 상기 제2 컨택부(92)는 서로 다른 물질로 구현될 수도 있다.In addition, the light emitting device according to the embodiment may include the second contact portion 92. The second contact portion 92 may be spaced apart from the light emitting structure 10. The second contact portion 92 may be electrically connected to the second electrode 82. The second contact portion 92 may be electrically connected to the second electrode 82 through the channel layer 30. The second contact portion 92 may be electrically connected to the second metal layer 35. The second contact portion 92 may contact the upper surface of the second metal layer 35. The second contact portion 92 may include at least one of Cr, V, W, Ti, Zn, Ni, Cu, Al, Au, and Mo. The second contact portion 92 may be formed of the same material as the first contact portion 91. In addition, the first contact portion 91 and the second contact portion 92 may be formed of different materials.

한편, 이상에서 설명된 제조공정은 예로서 설명된 것으로서 설계에 따라 제조 공정은 다양하게 변형될 수 있다.Meanwhile, the manufacturing process described above is described as an example, and the manufacturing process may be variously modified according to design.

실시 예에 의하면, 상기 제1 전극(81) 및 상기 제2 전극(82)을 통하여 상기 발광구조물(10)에 전원이 인가될 수 있게 된다. 예로서, 실시 예에 따른 발광소자는 상기 제1 전극(81)의 전도성 지지부재(70)와 상기 제2 컨택부(92)에 전원을 인가함으로써 상기 발광구조물(10)에 전원이 인가될 수 있게 된다.According to an embodiment, power may be applied to the light emitting structure 10 through the first electrode 81 and the second electrode 82. For example, in the light emitting device according to the embodiment, power may be applied to the light emitting structure 10 by applying power to the conductive support member 70 and the second contact portion 92 of the first electrode 81. Will be.

이에 따라 상기 전도성 지지부재(70)를 본딩 패드에 부착시키는 방법 등을 통하여 상기 제1 도전형 반도체층(11)에 전원을 제공할 수 있게 된다. 또한, 실시 예에 의하면, 상기 제2 컨택부(92)가 상기 제2 전극(82)에 전기적으로 연결될 수 있다. 이에 따라 상기 제2 컨택부(92)를 와이어 본딩 등을 통하여 전원 패드에 연결시킴으로써 상기 제2 도전형 반도체층(13)에 전원을 제공할 수 있게 된다. Accordingly, power may be provided to the first conductive semiconductor layer 11 through a method of attaching the conductive support member 70 to a bonding pad. According to an embodiment, the second contact portion 92 may be electrically connected to the second electrode 82. Accordingly, power may be provided to the second conductive semiconductor layer 13 by connecting the second contact portion 92 to a power pad through wire bonding or the like.

이와 같이 실시 예에 따른 발광소자에 의하면, 상기 전도성 지지부재(70)와 상기 제2 컨택부(92)를 통하여 상기 발광구조물(10)에 전원을 제공할 수 있게 된다. 이에 따라 실시 예에 의하면 전류 집중을 방지하고 전기적 신뢰성을 향상시킬 수 있게 된다.As described above, according to the light emitting device, power may be provided to the light emitting structure 10 through the conductive support member 70 and the second contact portion 92. Accordingly, according to the embodiment, it is possible to prevent current concentration and improve electrical reliability.

실시 예에 따른 발광소자는 상기 발광구조물(10)의 상부면 방향으로부터 상기 관통홀(20)을 형성한다. 또한, 상기 제1 컨택부(91) 주위에 배치된 상기 절연성 이온 주입층(31)이 임플란테이션 공정에 의하여 형성될 수 있으므로, 상기 관통홀(20)의 폭 및 상기 제1 컨택부(91)의 폭을 줄일 수 있게 된다. 이에 따라 제조공정을 보다 단순화시킬 수 있으며 제조 수율을 향상시킬 수 있다. 또한, 실시 예에 따른 발광소자는 상기 발광구조물(10)의 상부면에 배치된 전극 면적을 줄일 수 있게 되며, 상기 발광구조물(10)의 상부면 또는 측면에 보호층이 배치되지 않을 수 있다. 이에 따라 상기 발광구조물(10)로부터 외부로 추출되는 광 추출 효율을 향상시킬 수 있게 된다. The light emitting device according to the embodiment forms the through hole 20 from the upper surface direction of the light emitting structure 10. In addition, since the insulating ion implantation layer 31 disposed around the first contact portion 91 may be formed by an implantation process, the width of the through hole 20 and the first contact portion 91 are formed. ) Width can be reduced. This can simplify the manufacturing process and improve the manufacturing yield. In addition, the light emitting device according to the embodiment may reduce the electrode area disposed on the upper surface of the light emitting structure 10, and a protective layer may not be disposed on the upper surface or the side surface of the light emitting structure 10. Accordingly, the light extraction efficiency extracted from the light emitting structure 10 to the outside can be improved.

도 7은 실시 예에 따른 발광소자의 다른 예를 나타낸 도면이다. 도 7에 도시된 발광소자를 설명함에 있어서 도 1 및 도 2를 참조하여 설명된 부분과 중복되는 사항에 대해서는 설명을 생략하기로 한다.7 is a view showing another example of a light emitting device according to the embodiment. In the description of the light emitting device illustrated in FIG. 7, a description of the matters overlapping with those described with reference to FIGS. 1 and 2 will be omitted.

실시 예에 따른 발광소자에 의하면, 상기 발광구조물(10) 아래에 오믹 반사층(19)이 배치될 수 있다. 상기 오믹 반사층(19)은 반사층(17)과 오믹접촉층(15)의 기능을 모두 수행하도록 구현될 수 있다. 이에 따라 상기 오믹 반사층(19)은 상기 제2 도전형 반도체층(13)에 오믹 접촉되며, 상기 발광구조물(10)로부터 입사되는 빛을 반사시키는 기능을 수행할 수 있다. According to the light emitting device according to the embodiment, the ohmic reflective layer 19 may be disposed under the light emitting structure 10. The ohmic reflective layer 19 may be implemented to perform both the reflective layer 17 and the ohmic contact layer 15. Accordingly, the ohmic reflective layer 19 may be in ohmic contact with the second conductivity-type semiconductor layer 13 and perform a function of reflecting light incident from the light emitting structure 10.

여기서, 상기 오믹 반사층(19)은 여러 층으로 형성될 수 있다. 예를 들면, Ag층과 Ni층이 교대로 형성될 수도 있고, Ni/Ag/Ni, 혹은 Ti, Pt 층을 포함할 수도 있다.The ohmic reflective layer 19 may be formed of several layers. For example, the Ag layer and the Ni layer may be alternately formed, and may include Ni / Ag / Ni, Ti, or Pt layers.

실시 예에 따른 발광소자는, 상기 오믹 반사층(19)의 하부에 배치된 상기 전도성 지지부재(70)를 통하여 상기 오믹 반사층(19)의 상부에 배치된 상기 제1 도전형 반도체층(11)에 전기적으로 연결될 수 있다. The light emitting device according to the embodiment is connected to the first conductivity type semiconductor layer 11 disposed on the ohmic reflective layer 19 through the conductive support member 70 disposed below the ohmic reflective layer 19. Can be electrically connected.

실시 예에 따른 제2 전극(82)은 상기 오믹 반사층(19)과 제2 금속층(35) 중에서 적어도 하나를 포함할 수 있다. 실시 예에 따른 발광소자는, 상기 제2 전극(82)의 하부에 배치된 상기 전도성 지지부재(70)를 통하여 상기 제2 전극(82)의 상부에 배치된 상기 제1 도전형 반도체층(11)에 제1 컨택부(91)를 통해 전기적으로 연결될 수 있다. The second electrode 82 according to the embodiment may include at least one of the ohmic reflective layer 19 and the second metal layer 35. The light emitting device according to the embodiment may include the first conductive semiconductor layer 11 disposed on the second electrode 82 through the conductive support member 70 disposed below the second electrode 82. ) May be electrically connected to each other through the first contact portion 91.

실시 예에 따른 발광소자는, 상기 발광구조물(10)의 하부 둘레에 배치된 채널층(30)을 포함할 수 있다. 상기 채널층(30)의 일단은 상기 제2 도전형 반도체층(13) 아래에 배치될 수 있다. 상기 채널층(30)의 일단은 상기 제2 도전형 반도체층(13)의 하부 면에 접촉되어 배치될 수 있다. 상기 채널층(30)의 일단은 상기 제2 도전형 반도체층(13)과 상기 오믹 반사층(19) 사이에 배치될 수 있다. The light emitting device according to the embodiment may include a channel layer 30 disposed around the lower portion of the light emitting structure 10. One end of the channel layer 30 may be disposed under the second conductivity type semiconductor layer 13. One end of the channel layer 30 may be disposed in contact with the lower surface of the second conductivity type semiconductor layer 13. One end of the channel layer 30 may be disposed between the second conductivity type semiconductor layer 13 and the ohmic reflective layer 19.

상기 채널층(30)은 절연물질로 구현될 수 있다. 예컨대 상기 채널층(30)은 산화물 또는 질화물로 구현될 수 있다. 예를 들어, 상기 채널층(30)은 Si02, SixOy, Si3N4, SixNy, SiOxNy, Al2O3, TiO2, AlN 등으로 이루어진 군에서 적어도 하나가 선택되어 형성될 수 있다. 상기 채널층(30)은 아이솔레이션층으로 지칭될 수도 있다. 상기 채널층(30)은 추후 상기 발광구조물(10)에 대한 아이솔레이션 공정 시 에칭 스토퍼의 기능을 수행할 수 있으며, 또한 아이솔레이션 공정에 의하여 발광소자의 전기적인 특성이 저하되는 것을 방지할 수 있다.The channel layer 30 may be made of an insulating material. For example, the channel layer 30 may be formed of oxide or nitride. For example, the channel layer 30 may include at least one of Si0 2 , Si x O y , Si 3 N 4 , Si x N y , SiO x N y , Al 2 O 3 , TiO 2 , AlN, and the like. Can be selected and formed. The channel layer 30 may also be referred to as an isolation layer. The channel layer 30 may perform a function of an etching stopper in an isolation process for the light emitting structure 10 later, and may prevent the electrical characteristics of the light emitting device from being degraded by the isolation process.

실시 예에 따른 발광소자는 상기 제1 컨택부(91)를 포함할 수 있다. 상기 제1 컨택부(91)는 상기 발광구조물(10)을 관통하여 배치될 수 있다. 상기 제1 컨택부(91)는 상기 제1 도전형 반도체층(11), 상기 활성층(12), 상기 제2 도전형 반도체층(13)을 관통하여 배치될 수 있다.The light emitting device according to the embodiment may include the first contact portion 91. The first contact portion 91 may be disposed through the light emitting structure 10. The first contact portion 91 may pass through the first conductive semiconductor layer 11, the active layer 12, and the second conductive semiconductor layer 13.

예로서 실시 예에 따른 상기 발광구조물(10)에는 도 2에 도시된 바와 같이 복수의 제1 컨택부(91)가 형성될 수 있다. 상기 제1 컨택부(91)는 상기 발광구조물(10)의 상기 관통홀(20)을 따라 배치될 수 있다. 상기 제1 컨택부(91)의 제1 영역은 상기 제1 전극(81)에 전기적으로 연결되고, 상기 제1 컨택부(91)의 제2 영역은 상기 제1 도전형 반도체층(11)의 상부면에 접촉될 수 있다. 예컨대, 상기 제1 컨택부(91)의 제1 영역은 제1 금속층(33)에 접촉될 수 있다. 상기 제1 컨택부(91)의 제1 영역은 상기 제1 금속층(33)의 상부면에 접촉될 수 있다. 예컨대, 상기 발광구조물(10)이 GaN 기반 반도체층으로 성장되는 경우, 상기 제1 컨택부(91)는 상기 제1 도전형 반도체층(11)의 n 면(n face)에 접촉될 수 있다.For example, a plurality of first contact portions 91 may be formed in the light emitting structure 10 according to the embodiment as shown in FIG. 2. The first contact portion 91 may be disposed along the through hole 20 of the light emitting structure 10. The first region of the first contact portion 91 is electrically connected to the first electrode 81, and the second region of the first contact portion 91 is formed of the first conductivity type semiconductor layer 11. It may be in contact with the top surface. For example, a first region of the first contact portion 91 may contact the first metal layer 33. The first region of the first contact portion 91 may be in contact with the top surface of the first metal layer 33. For example, when the light emitting structure 10 is grown as a GaN based semiconductor layer, the first contact portion 91 may be in contact with an n face of the first conductivity type semiconductor layer 11.

도 7에 도시된 발광소자에는 상기 제1 컨택부(91)가 1 개만 도시되었지만, 도 2에 도시된 바와 같이 실시 예에 따른 상기 발광구조물(10)에는 복수의 제1 컨택부(91)가 형성될 수 있으며, 각 관통홀(20)에 각각의 제1 컨택부(91)가 형성될 수 있다. Although only one first contact portion 91 is shown in the light emitting device shown in FIG. 7, a plurality of first contact portions 91 are provided in the light emitting structure 10 according to the embodiment. The first contact portion 91 may be formed in each through hole 20.

상기 복수의 제1 컨택부(91)는 상기 제1 도전형 반도체층(11)의 상부면에 서로 이격되어 배치될 수 있다. 상기 복수의 제1 컨택부(91)는 상기 발광구조물(10)에 분산되어 배치됨으로써 상기 제1 도전형 반도체층(11)에 인가되는 전류를 확산시켜 줄 수 있다. 이에 따라 상기 제1 도전형 반도체층(11)의 열화를 방지하고 상기 활성층(12)에서 전자와 정공의 결합 효율을 향상시킬 수 있게 된다.The plurality of first contact portions 91 may be spaced apart from each other on an upper surface of the first conductivity type semiconductor layer 11. The plurality of first contact parts 91 may be dispersed and disposed in the light emitting structure 10 to diffuse current applied to the first conductive semiconductor layer 11. Accordingly, the first conductive semiconductor layer 11 may be prevented from deteriorating and the coupling efficiency of electrons and holes in the active layer 12 may be improved.

실시 예에 의하면, 상기 제1 컨택부(91)는 오믹층, 중간층, 상부층으로 구현될 수 있다. 상기 오믹층은 Cr, V, W, Ti, Zn 등에서 선택된 물질을 포함하여 오믹 접촉을 구현할 수 있다. 상기 중간층은 Ni, Cu, Al 등에서 선택된 물질로 구현될 수 있다. 상기 상부층은 예컨대 Au를 포함할 수 있다. 상기 제1 컨택부(91)는 Cr, V, W, Ti, Zn, Ni, Cu, Al, Au, Mo 중에서 적어도 하나를 포함할 수 있다.According to an embodiment, the first contact portion 91 may be implemented as an ohmic layer, an intermediate layer, and an upper layer. The ohmic layer may include a material selected from Cr, V, W, Ti, and Zn to implement ohmic contact. The intermediate layer may be implemented with a material selected from Ni, Cu, Al, and the like. The top layer may comprise Au, for example. The first contact portion 91 may include at least one of Cr, V, W, Ti, Zn, Ni, Cu, Al, Au, and Mo.

실시 예에 따른 발광소자는 절연성 이온 주입층(31)을 포함할 수 있다. 상기 절연성 이온 주입층(31)은 상기 제1 컨택부(91)의 둘레에 배치될 수 있다. 상기 절연성 이온 주입층(31)은 상기 발광구조물(10) 내에 배치될 수 있다. 상기 절연성 이온 주입층(31)은 상기 제2 도전형 반도체층(13)과 상기 제1 컨택부(91) 사이에 배치될 수 있다. 상기 절연성 이온 주입층(31)은 상기 제1 컨택부(91)의 측면에 접촉될 수 있다.The light emitting device according to the embodiment may include an insulating ion implantation layer 31. The insulating ion implantation layer 31 may be disposed around the first contact portion 91. The insulating ion implantation layer 31 may be disposed in the light emitting structure 10. The insulating ion implantation layer 31 may be disposed between the second conductivity type semiconductor layer 13 and the first contact portion 91. The insulating ion implantation layer 31 may be in contact with a side surface of the first contact portion 91.

상기 절연성 이온 주입층(31)은 상기 활성층(12)과 상기 제2 도전형 반도체층(13)을 관통하여 형성될 수 있다. 상기 절연성 이온 주입층(31)은 상기 제1 컨택부(91)와 상기 제2 도전형 반도체층(13)을 절연시킬 수 있다. 상기 절연성 이온 주입층(31)은 상기 활성층(12)과 상기 제1 컨택부(91) 사이에 배치될 수 있다. 상기 절연성 이온 주입층(31)은 상기 제1 컨택부(91)와 상기 활성층(12)을 절연시킬 수 있다. 상기 절연성 이온 주입층(31)의 상부면은 상기 제1 도전형 반도체층(11)에 접촉될 수 있다. The insulating ion implantation layer 31 may be formed through the active layer 12 and the second conductive semiconductor layer 13. The insulating ion implantation layer 31 may insulate the first contact portion 91 from the second conductive semiconductor layer 13. The insulating ion implantation layer 31 may be disposed between the active layer 12 and the first contact portion 91. The insulating ion implantation layer 31 may insulate the first contact portion 91 from the active layer 12. An upper surface of the insulating ion implantation layer 31 may be in contact with the first conductivity type semiconductor layer 11.

상기 절연성 이온 주입층(31)의 하부면과 상기 제1 컨택부(91)의 하부면은 동일 평면에 배치될 수 있다. 상기 절연성 이온 주입층(31)의 하부면과 상기 제2 도전형 반도체층(13)의 하부면은 동일 평면에 배치될 수 있다.상기 제1 컨택부(91)의 하부면과 상기 제2 도전형 반도체층(13)의 하부면은 동일 평면에 배치될 수 있다. 상기 절연성 이온 주입층(31)의 하부면과 상기 채널층(30)의 상부면이 동일 평면에 배치될 수 있다.The lower surface of the insulating ion implantation layer 31 and the lower surface of the first contact portion 91 may be disposed on the same plane. The lower surface of the insulating ion implantation layer 31 and the lower surface of the second conductive semiconductor layer 13 may be disposed on the same plane. The lower surface of the first contact portion 91 and the second conductive portion may be disposed on the same plane. The lower surface of the type semiconductor layer 13 may be disposed on the same plane. The lower surface of the insulating ion implantation layer 31 and the upper surface of the channel layer 30 may be disposed on the same plane.

상기 절연성 이온 주입층(31)은 이온 임플란테이션 공정에 의하여 절연성 이온이 상기 발광구조물(10)에 주입되어 형성될 수 있다. 상기 절연성 이온 주입층(31)은 상기 제2 도전형 반도체층(13)의 일부 영역에 주입되어 형성될 수 있다. 상기 절연성 이온 주입층(31)은 상기 활성층(12)의 일부 영역에 주입되어 형성될 수 있다. 상기 절연성 이온 주입층(31)은 상기 제1 도전형 반도체층(11)의 일부 영역에 주입되어 형성될 수 있다. 예컨대, 상기 절연성 이온 주입층(31)은 N 이온, O 이온, Ar 이온 중에서 적어도 하나가 주입되어 형성될 수 있다.The insulating ion implantation layer 31 may be formed by implanting insulating ions into the light emitting structure 10 by an ion implantation process. The insulating ion implantation layer 31 may be formed by implanting in a portion of the second conductivity type semiconductor layer 13. The insulating ion implantation layer 31 may be formed by implanting in a portion of the active layer 12. The insulating ion implantation layer 31 may be formed by implanting in a portion of the first conductivity type semiconductor layer 11. For example, the insulating ion implantation layer 31 may be formed by implanting at least one of N ions, O ions, and Ar ions.

상기 절연성 이온 주입층(31) 둘레에 상기 제2 도전형 반도체층(13)이 배치될 수 있다. 상기 제2 도전형 반도체층(13)이 상기 절연성 이온 주입층(31)의 측면 둘레에 배치될 수 있다. 상기 제2 도전형 반도체층(13)이 상기 절연성 이온 주입층(31)의 측면에 접촉될 수 있다. 상기 절연성 이온 주입층(31) 둘레에 상기 활성층(12)이 배치될 수 있다. 상기 활성층(12)이 상기 절연성 이온 주입층(31)의 측면 둘레에 배치될 수 있다. 상기 활성층(12)이 상기 절연성 이온 주입층(31)의 측면에 접촉될 수 있다.The second conductive semiconductor layer 13 may be disposed around the insulating ion implantation layer 31. The second conductivity type semiconductor layer 13 may be disposed around the side surface of the insulating ion implantation layer 31. The second conductivity type semiconductor layer 13 may be in contact with the side surface of the insulating ion implantation layer 31. The active layer 12 may be disposed around the insulating ion implantation layer 31. The active layer 12 may be disposed around the side surface of the insulating ion implantation layer 31. The active layer 12 may be in contact with the side surface of the insulating ion implantation layer 31.

상기 절연성 이온 주입층(31)은 임플란테이션 공정 등을 통하여 상기 발광구조물(10)을 이루는 반도체층의 일부 영역에 형성될 수 있다. 이에 따라 상기 제1 컨택부(91) 주위에 배치되는 절연층을 형성하기 위하여 별도의 패터닝 공정을 수행하지 않아도 된다. The insulating ion implantation layer 31 may be formed in a portion of the semiconductor layer constituting the light emitting structure 10 through an implantation process or the like. Accordingly, a separate patterning process may not be performed to form the insulating layer disposed around the first contact portion 91.

또한, 상기 발광구조물(10) 내에 상기 제1 컨택부(91)를 형성함에 있어, 상기 제1 컨택부(91)가 제공될 수 있는 공간에 대응되도록 상기 관통홀(20)을 형성하면 되므로 상기 관통홀(20)의 폭을 최소화할 수 있다. 이에 따라, 상기 관통홀(20)의 폭은 3 마이크로 미터 내지 5 마이크로 미터의 크기로 형성될 수도 있다. 상기 관통홀(20)에 형성되는 상기 제1 컨택부(91)의 폭은 3 마이크로 미터 내지 5 마이크로 미터일 수 있다. 즉, 상기 발광구조물(10) 내에 배치된 상기 제1 컨택부(91)의 폭은 3 마이크로 미터 내지 5 마이크로 미터일 수 있다. 이와 같이 상기 제1 컨택부(91)의 폭을 작게 형성할 수 있으므로, 상기 활성층(12) 영역을 더 확보할 수 있게 되어 빛 발광 영역을 증대시킬 수 있다. In addition, in forming the first contact portion 91 in the light emitting structure 10, the through hole 20 may be formed so as to correspond to a space in which the first contact portion 91 may be provided. The width of the through hole 20 can be minimized. Accordingly, the width of the through hole 20 may be formed in the size of 3 micrometers to 5 micrometers. The width of the first contact portion 91 formed in the through hole 20 may be 3 micrometers to 5 micrometers. That is, the width of the first contact portion 91 disposed in the light emitting structure 10 may be 3 micrometers to 5 micrometers. As described above, since the width of the first contact portion 91 may be reduced, the active layer 12 may be further secured, thereby increasing the light emission region.

한편, 실시 예에 의하면 상기 제1 컨택부(91)의 일부 영역은 전도성 이온 주입층으로 형성될 수도 있다. 예컨대, 상기 제1 컨택부(91) 중에서 상기 발광구조물(10) 내에 배치된 영역을 전도성 이온 주입층으로 형성할 수도 있다. 이때, 전도성 이온 주입층은 임플란테이션 공정 등을 통하여 전도성 이온을 상기 발광구조물(10) 내에 주입시킴으로써 형성될 수 있다. 예로서, 상기 전도성 이온 주입층은 Ti 이온, Al 이온, Au 이온 중에서 적어도 하나가 주입되어 형성될 수 있다.In some embodiments, a portion of the first contact portion 91 may be formed as a conductive ion implantation layer. For example, a region of the first contact portion 91 disposed in the light emitting structure 10 may be formed as a conductive ion implantation layer. In this case, the conductive ion implantation layer may be formed by implanting conductive ions into the light emitting structure 10 through an implantation process. For example, the conductive ion implantation layer may be formed by implanting at least one of Ti ions, Al ions, and Au ions.

실시 예에 따른 발광소자는 상기 절연성 이온 주입층(31) 아래에 배치된 제1 금속층(33)을 포함할 수 있다. 상기 제1 금속층(33)은 Au, Cu, Ni, Ti, Ti-W, Cr, W, Pt, V, Fe, Mo 물질 중에서 적어도 하나를 포함할 수 있다. 상기 제1 금속층(33)의 상부면은 상기 절연성 이온 주입층(31)의 하부면에 접촉될 수 있다. 상기 제1 컨택부(91) 아래에 상기 제1 금속층(33)이 배치될 수 있다. 상기 제1 금속층(33)은 상기 제1 컨택부(91)에 전기적으로 연결될 수 있다. 상기 제1 금속층(33)의 상부면은 상기 제1 컨택부(91)의 하부면에 접촉될 수 있다. 상기 제1 금속층(33)의 상부면과 상기 제1 컨택부(91)의 하부면이 동일 평면에 배치될 수 있다.The light emitting device according to the embodiment may include a first metal layer 33 disposed under the insulating ion implantation layer 31. The first metal layer 33 may include at least one of Au, Cu, Ni, Ti, Ti-W, Cr, W, Pt, V, Fe, and Mo materials. An upper surface of the first metal layer 33 may contact the lower surface of the insulating ion implantation layer 31. The first metal layer 33 may be disposed under the first contact portion 91. The first metal layer 33 may be electrically connected to the first contact portion 91. An upper surface of the first metal layer 33 may contact the lower surface of the first contact portion 91. An upper surface of the first metal layer 33 and a lower surface of the first contact portion 91 may be disposed on the same plane.

상기 제1 금속층(33)과 상기 제2 금속층(35) 사이에 절연층(40)이 배치될 수 있다. 상기 절연층(40)은 산화물 또는 질화물로 구현될 수 있다. 예를 들어, 상기 절연층(40)은 Si02, SixOy, Si3N4, SixNy, SiOxNy, Al2O3, TiO2, AlN 등으로 이루어진 군에서 적어도 하나가 선택되어 형성될 수 있다. 상기 절연층(40)은 상기 제2 금속층(35) 아래에 배치될 수 있다. 상기 절연층(40)은 상기 절연성 이온 주입층(31) 아래에 배치될 수 있다. 상기 절연층(40)의 상부면이 상기 절연성 이온 주입층(31)의 하부면에 접촉될 수 있다. 상기 절연층(40)은 상기 제2 전극(82) 아래에 배치될 수 있다. 상기 절연층(40)은 상기 채널층(30) 아래에 배치될 수 있다. An insulating layer 40 may be disposed between the first metal layer 33 and the second metal layer 35. The insulating layer 40 may be formed of oxide or nitride. For example, the insulating layer 40 may be at least one of Si0 2 , Si x O y , Si 3 N 4 , Si x N y , SiO x N y , Al 2 O 3 , TiO 2 , AlN, and the like. Can be selected and formed. The insulating layer 40 may be disposed under the second metal layer 35. The insulating layer 40 may be disposed under the insulating ion implantation layer 31. An upper surface of the insulating layer 40 may contact the lower surface of the insulating ion implantation layer 31. The insulating layer 40 may be disposed under the second electrode 82. The insulating layer 40 may be disposed under the channel layer 30.

상기 제1 금속층(33) 아래에 상기 제3 금속층(50)이 배치될 수 있다. 상기 제3 금속층(50)은 상기 제1 컨택부(91)에 전기적으로 연결될 수 있다. 상기 제3 금속층(50)의 상부면은 상기 제1 금속층(33)의 하부면에 접촉될 수 있다. 상기 제3 금속층(50)은 상기 절연층(40) 아래에 배치될 수 있다. The third metal layer 50 may be disposed under the first metal layer 33. The third metal layer 50 may be electrically connected to the first contact portion 91. An upper surface of the third metal layer 50 may contact the lower surface of the first metal layer 33. The third metal layer 50 may be disposed under the insulating layer 40.

상기 제3 금속층(50)은 Cu, Ni, Ti, Ti-W, Cr, W, Pt, V, Fe, Mo 물질 중에서 적어도 하나를 포함할 수 있다. 상기 제3 금속층(50)은 확산장벽층의 기능을 수행할 수도 있다. 상기 제3 금속층(50) 아래에 본딩층(60), 전도성 지지부재(70)가 배치될 수 있다. The third metal layer 50 may include at least one of Cu, Ni, Ti, Ti-W, Cr, W, Pt, V, Fe, and Mo materials. The third metal layer 50 may also function as a diffusion barrier layer. The bonding layer 60 and the conductive support member 70 may be disposed below the third metal layer 50.

상기 제3 금속층(50)은 상기 본딩층(60)이 제공되는 공정에서 상기 본딩층(60)에 포함된 물질이 상기 오믹 반사층(19) 방향으로 확산되는 것을 방지하는 기능을 수행할 수 있다. 상기 제3 금속층(50)은 상기 본딩층(60)에 포함된 주석(Sn) 등의 물질이 상기 오믹 반사층(19)에 영향을 미치는 것을 방지할 수 있다. The third metal layer 50 may function to prevent the material included in the bonding layer 60 from being diffused toward the ohmic reflective layer 19 in the process of providing the bonding layer 60. The third metal layer 50 may prevent a material such as tin (Sn) included in the bonding layer 60 from affecting the ohmic reflective layer 19.

상기 본딩층(60)은 베리어 금속 또는 본딩 금속 등을 포함하며, 예를 들어, Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Ag, Nb, Pd 또는 Ta 중 적어도 하나를 포함할 수 있다. 상기 전도성 지지부재(70)는 실시 예에 따른 발광구조물(10)을 지지하며 방열 기능을 수행할 수 있다. 상기 본딩층(60)은 시드층으로 구현될 수도 있다.The bonding layer 60 includes a barrier metal or a bonding metal, and for example, at least one of Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Ag, Nb, Pd, or Ta. It may include. The conductive support member 70 may support the light emitting structure 10 according to the embodiment and perform a heat radiation function. The bonding layer 60 may be implemented as a seed layer.

상기 전도성 지지부재(70)는 예를 들어, Ti, Cr, Ni, Al, Pt, Au, W, Cu, Mo, Cu-W 또는 불순물이 주입된 반도체 기판(예: Si, Ge, GaN, GaAs, ZnO, SiC, SiGe 등) 중에서 적어도 어느 하나로 형성될 수 있다. The conductive support member 70 may be, for example, a semiconductor substrate in which Ti, Cr, Ni, Al, Pt, Au, W, Cu, Mo, Cu-W or impurities are implanted (eg, Si, Ge, GaN, GaAs). , ZnO, SiC, SiGe, etc.).

실시 예에 의하면, 상기 제1 전극(81)은 상기 제1 금속층(33), 상기 제3 금속층(50), 상기 본딩층(60), 상기 전도성 지지부재(70) 중에서 적어도 하나를 포함할 수 있다. 상기 제1 전극(81)은 상기 제1 금속층(33), 상기 제3 금속층(50), 상기 본딩층(60), 상기 전도성 지지부재(70) 모두를 포함할 수도 있다. 또한, 상기 제1 전극(81)은 상기 제1 금속층(33), 상기 제3 금속층(50), 상기 본딩층(60), 상기 전도성 지지부재(70) 중에서 1 개 또는 2 개를 선택적으로 포함할 수도 있다.According to an embodiment, the first electrode 81 may include at least one of the first metal layer 33, the third metal layer 50, the bonding layer 60, and the conductive support member 70. have. The first electrode 81 may include all of the first metal layer 33, the third metal layer 50, the bonding layer 60, and the conductive support member 70. In addition, the first electrode 81 may optionally include one or two of the first metal layer 33, the third metal layer 50, the bonding layer 60, and the conductive support member 70. You may.

상기 제1 전극(81)은 상기 발광구조물(10) 아래에 배치될 수 있다. 상기 제1 전극(81)은 상기 제1 도전형 반도체층(11)에 전기적으로 연결될 수 있다. 상기 제1 전극(81)의 하부면은 상기 제2 전극(82)의 하부면에 비해 더 낮게 배치될 수 있다. 상기 제1 전극(81)의 상부면은 상기 제2 전극(82)의 상부면과 동일 평면에 배치될 수 있다. 상기 제1 전극(81)과 상기 제2 전극(82) 사이에 상기 절연층(40)이 배치될 수 있다.The first electrode 81 may be disposed under the light emitting structure 10. The first electrode 81 may be electrically connected to the first conductivity type semiconductor layer 11. The lower surface of the first electrode 81 may be lower than the lower surface of the second electrode 82. The upper surface of the first electrode 81 may be disposed on the same plane as the upper surface of the second electrode 82. The insulating layer 40 may be disposed between the first electrode 81 and the second electrode 82.

또한, 실시 예에 따른 발광소자는 제2 컨택부(92)를 포함할 수 있다. 상기 제2 컨택부(92)는 상기 발광구조물(10)과 이격되어 배치될 수 있다. 상기 제2 컨택부(92)는 상기 제2 전극(82)에 전기적으로 연결될 수 있다. 상기 제2 컨택부(92)는 상기 채널층(30)을 관통하여 상기 제2 전극(82)에 전기적으로 연결될 수 있다. 상기 제2 컨택부(92)는 상기 제2 금속층(35)에 전기적으로 연결될 수 있다. 상기 제2 컨택부(92)는 상기 제2 금속층(35)의 상부면에 접촉될 수 있다. 상기 제2 컨택부(92)는 Cr, V, W, Ti, Zn, Ni, Cu, Al, Au, Mo 중에서 적어도 하나를 포함할 수 있다. 상기 제2 컨택부(92)는 상기 제1 컨택부(91)와 같은 물질로 형성될 수도 있다. 또한, 상기 제1 컨택부(91)와 상기 제2 컨택부(92)는 서로 다른 물질로 구현될 수도 있다.In addition, the light emitting device according to the embodiment may include a second contact portion 92. The second contact portion 92 may be spaced apart from the light emitting structure 10. The second contact portion 92 may be electrically connected to the second electrode 82. The second contact portion 92 may be electrically connected to the second electrode 82 through the channel layer 30. The second contact portion 92 may be electrically connected to the second metal layer 35. The second contact portion 92 may contact the upper surface of the second metal layer 35. The second contact portion 92 may include at least one of Cr, V, W, Ti, Zn, Ni, Cu, Al, Au, and Mo. The second contact portion 92 may be formed of the same material as the first contact portion 91. In addition, the first contact portion 91 and the second contact portion 92 may be formed of different materials.

실시 예에 의하면, 상기 제1 전극(81) 및 상기 제2 전극(82)을 통하여 상기 발광구조물(10)에 전원이 인가될 수 있게 된다. 예로서, 실시 예에 따른 발광소자는 상기 제1 전극(81)의 전도성 지지부재(70)와 상기 제2 컨택부(92)에 전원을 인가함으로써 상기 발광구조물(10)에 전원이 인가될 수 있게 된다.According to an embodiment, power may be applied to the light emitting structure 10 through the first electrode 81 and the second electrode 82. For example, in the light emitting device according to the embodiment, power may be applied to the light emitting structure 10 by applying power to the conductive support member 70 and the second contact portion 92 of the first electrode 81. Will be.

이에 따라 상기 전도성 지지부재(70)를 본딩 패드에 부착시키는 방법 등을 통하여 상기 제1 도전형 반도체층(11)에 전원을 제공할 수 있게 된다. 또한, 실시 예에 의하면, 상기 제2 컨택부(92)가 상기 제2 전극(82)에 전기적으로 연결될 수 있다. 이에 따라 상기 제2 컨택부(92)를 와이어 본딩 등을 통하여 전원 패드에 연결시킴으로써 상기 제2 도전형 반도체층(13)에 전원을 제공할 수 있게 된다. Accordingly, power may be provided to the first conductive semiconductor layer 11 through a method of attaching the conductive support member 70 to a bonding pad. According to an embodiment, the second contact portion 92 may be electrically connected to the second electrode 82. Accordingly, power may be provided to the second conductive semiconductor layer 13 by connecting the second contact portion 92 to a power pad through wire bonding or the like.

이와 같이 실시 예에 따른 발광소자에 의하면, 상기 전도성 지지부재(70)와 상기 제2 컨택부(92)를 통하여 상기 발광구조물(10)에 전원을 제공할 수 있게 된다. 이에 따라 실시 예에 의하면 전류 집중을 방지하고 전기적 신뢰성을 향상시킬 수 있게 된다.As described above, according to the light emitting device, power may be provided to the light emitting structure 10 through the conductive support member 70 and the second contact portion 92. Accordingly, according to the embodiment, it is possible to prevent current concentration and improve electrical reliability.

실시 예에 따른 발광소자는 상기 발광구조물(10)의 상부면 방향으로부터 상기 관통홀(20)을 형성한다. 또한, 상기 제1 컨택부(91) 주위에 배치된 상기 절연성 이온 주입층(31)이 임플란테이션 공정에 의하여 형성될 수 있으므로, 상기 관통홀(20)의 폭 및 상기 제1 컨택부(91)의 폭을 줄일 수 있게 된다. 이에 따라 제조공정을 보다 단순화시킬 수 있으며 제조 수율을 향상시킬 수 있다. 또한, 실시 예에 따른 발광소자는 상기 발광구조물(10)의 상부면에 배치된 전극 면적을 줄일 수 있게 되며, 상기 발광구조물(10)의 상부면 또는 측면에 보호층이 배치되지 않을 수 있다. 이에 따라 상기 발광구조물(10)로부터 외부로 추출되는 광 추출 효율을 향상시킬 수 있게 된다.The light emitting device according to the embodiment forms the through hole 20 from the upper surface direction of the light emitting structure 10. In addition, since the insulating ion implantation layer 31 disposed around the first contact portion 91 may be formed by an implantation process, the width of the through hole 20 and the first contact portion 91 are formed. ) Width can be reduced. This can simplify the manufacturing process and improve the manufacturing yield. In addition, the light emitting device according to the embodiment may reduce the electrode area disposed on the upper surface of the light emitting structure 10, and a protective layer may not be disposed on the upper surface or the side surface of the light emitting structure 10. Accordingly, the light extraction efficiency extracted from the light emitting structure 10 to the outside can be improved.

도 8은 실시 예에 따른 발광소자가 적용된 발광소자 패키지를 나타낸 도면이다.8 is a view showing a light emitting device package to which the light emitting device according to the embodiment is applied.

도 8을 참조하면, 실시 예에 따른 발광소자 패키지는 몸체(120)와, 상기 몸체(120)에 배치된 제1 리드전극(131) 및 제2 리드전극(132)과, 상기 몸체(120)에 제공되어 상기 제1 리드전극(131) 및 제2 리드전극(132)과 전기적으로 연결되는 실시 예에 따른 발광소자(100)와, 상기 발광소자(100)를 포위하는 몰딩부재(140)를 포함할 수 있다.Referring to FIG. 8, the light emitting device package according to the embodiment may include a body 120, a first lead electrode 131 and a second lead electrode 132 disposed on the body 120, and the body 120. The light emitting device 100 according to the embodiment, which is provided to and electrically connected to the first lead electrode 131 and the second lead electrode 132, and the molding member 140 surrounding the light emitting device 100. It may include.

상기 몸체(120)는 실리콘 재질, 합성수지 재질, 또는 금속 재질을 포함하여 형성될 수 있으며, 상기 발광소자(100)의 주위에 경사면이 형성될 수 있다.The body 120 may include a silicon material, a synthetic resin material, or a metal material, and an inclined surface may be formed around the light emitting device 100.

상기 제1 리드전극(131) 및 제2 리드전극(132)은 서로 전기적으로 분리되며, 상기 발광소자(100)에 전원을 제공한다. 또한, 상기 제1 리드전극(131) 및 제2 리드전극(132)은 상기 발광소자(100)에서 발생된 빛을 반사시켜 광 효율을 증가시킬 수 있으며, 상기 발광소자(100)에서 발생된 열을 외부로 배출시키는 역할을 할 수도 있다.The first lead electrode 131 and the second lead electrode 132 are electrically separated from each other, and provide power to the light emitting device 100. In addition, the first lead electrode 131 and the second lead electrode 132 may increase light efficiency by reflecting light generated from the light emitting device 100, and heat generated from the light emitting device 100. It may also play a role in discharging it to the outside.

상기 발광소자(100)는 상기 몸체(120) 위에 배치되거나 상기 제1 리드전극(131) 또는 제2 리드전극(132) 위에 배치될 수 있다.The light emitting device 100 may be disposed on the body 120 or on the first lead electrode 131 or the second lead electrode 132.

상기 발광소자(100)는 상기 제1 리드전극(131) 및 제2 리드전극(132)과 와이어 방식, 플립칩 방식 또는 다이 본딩 방식 중 어느 하나에 의해 전기적으로 연결될 수도 있다. The light emitting device 100 may be electrically connected to the first lead electrode 131 and the second lead electrode 132 by any one of a wire method, a flip chip method, and a die bonding method.

상기 몰딩부재(140)는 상기 발광소자(100)를 포위하여 상기 발광소자(100)를 보호할 수 있다. 또한, 상기 몰딩부재(140)에는 형광체가 포함되어 상기 발광소자(100)에서 방출된 광의 파장을 변화시킬 수 있다.The molding member 140 may surround the light emitting device 100 to protect the light emitting device 100. In addition, the molding member 140 may include a phosphor to change the wavelength of light emitted from the light emitting device 100.

실시 예에 따른 발광소자 또는 발광소자 패키지는 복수 개가 기판 위에 어레이될 수 있으며, 상기 발광소자 패키지의 광 경로 상에 광학 부재인 렌즈, 도광판, 프리즘 시트, 확산 시트 등이 배치될 수 있다. 이러한 발광소자 패키지, 기판, 광학 부재는 라이트 유닛으로 기능할 수 있다. 상기 라이트 유닛은 탑뷰 또는 사이드 뷰 타입으로 구현되어, 휴대 단말기 및 노트북 컴퓨터 등의 표시 장치에 제공되거나, 조명장치 및 지시 장치 등에 다양하게 적용될 수 있다. 또 다른 실시 예는 상술한 실시 예들에 기재된 발광소자 또는 발광소자 패키지를 포함하는 조명 장치로 구현될 수 있다. 예를 들어, 조명 장치는 램프, 가로등, 전광판, 전조등을 포함할 수 있다.A plurality of light emitting devices or light emitting device packages may be arranged on a substrate, and an optical member such as a lens, a light guide plate, a prism sheet, and a diffusion sheet may be disposed on an optical path of the light emitting device package. The light emitting device package, the substrate, and the optical member may function as a light unit. The light unit may be implemented in a top view or a side view type, and may be provided in a display device such as a portable terminal and a notebook computer, or may be variously applied to an illumination device and a pointing device. Yet another embodiment may be implemented as a lighting device including the light emitting device or the light emitting device package described in the above embodiments. For example, the lighting device may include a lamp, a street lamp, a signboard, a headlamp.

실시 예에 따른 발광소자는 라이트 유닛에 적용될 수 있다. 상기 라이트 유닛은 복수의 발광소자가 어레이된 구조를 포함하며, 도 9 및 도 10에 도시된 표시 장치, 도 11에 도시된 조명 장치를 포함할 수 있다. The light emitting device according to the embodiment may be applied to the light unit. The light unit may include a structure in which a plurality of light emitting elements are arranged, and may include the display device illustrated in FIGS. 9 and 10 and the illumination device illustrated in FIG. 11.

도 9를 참조하면, 실시 예에 따른 표시 장치(1000)는 도광판(1041)과, 상기 도광판(1041)에 빛을 제공하는 발광 모듈(1031)과, 상기 도광판(1041) 아래에 반사 부재(1022)와, 상기 도광판(1041) 위에 광학 시트(1051)와, 상기 광학 시트(1051) 위에 표시 패널(1061)과, 상기 도광판(1041), 발광 모듈(1031) 및 반사 부재(1022)를 수납하는 바텀 커버(1011)를 포함할 수 있으나, 이에 한정되지 않는다.Referring to FIG. 9, the display device 1000 according to the embodiment includes a light guide plate 1041, a light emitting module 1031 providing light to the light guide plate 1041, and a reflective member 1022 under the light guide plate 1041. ), An optical sheet 1051 on the light guide plate 1041, a display panel 1061, a light guide plate 1041, a light emitting module 1031, and a reflective member 1022 on the optical sheet 1051. The bottom cover 1011 may be included, but is not limited thereto.

상기 바텀 커버(1011), 반사시트(1022), 도광판(1041), 광학 시트(1051)는 라이트 유닛(1050)으로 정의될 수 있다.The bottom cover 1011, the reflective sheet 1022, the light guide plate 1041, and the optical sheet 1051 may be defined as a light unit 1050.

상기 도광판(1041)은 빛을 확산시켜 면광원화 시키는 역할을 한다. 상기 도광판(1041)은 투명한 재질로 이루어지며, 예를 들어, PMMA(polymethyl metaacrylate)와 같은 아크릴 수지 계열, PET(polyethylene terephthlate), PC(poly carbonate), COC(cycloolefin copolymer) 및 PEN(polyethylene naphthalate) 수지 중 하나를 포함할 수 있다. The light guide plate 1041 diffuses light to serve as a surface light source. The light guide plate 1041 is made of a transparent material, for example, acrylic resin-based, such as polymethyl metaacrylate (PMMA), polyethylene terephthlate (PET), polycarbonate (PC), cycloolefin copolymer (COC), and polyethylene naphthalate (PEN) It may include one of the resins.

상기 발광모듈(1031)은 상기 도광판(1041)의 적어도 일 측면에 빛을 제공하며, 궁극적으로는 표시 장치의 광원으로써 작용하게 된다.The light emitting module 1031 provides light to at least one side of the light guide plate 1041, and ultimately serves as a light source of the display device.

상기 발광모듈(1031)은 적어도 하나가 제공될 수 있으며, 상기 도광판(1041)의 일 측면에서 직접 또는 간접적으로 광을 제공할 수 있다. 상기 발광 모듈(1031)은 기판(1033)과 위에서 설명된 실시 예에 따른 발광소자 또는 발광소자 패키지(200)를 포함할 수 있다. 상기 발광소자 패키지(200)는 상기 기판(1033) 위에 소정 간격으로 어레이될 수 있다. At least one light emitting module 1031 may be provided, and may provide light directly or indirectly at one side of the light guide plate 1041. The light emitting module 1031 may include a substrate 1033 and a light emitting device or a light emitting device package 200 according to the embodiment described above. The light emitting device package 200 may be arranged on the substrate 1033 at predetermined intervals.

상기 기판(1033)은 회로패턴을 포함하는 인쇄회로기판(PCB, Printed Circuit Board)일 수 있다. 다만, 상기 기판(1033)은 일반 PCB 뿐 아니라, 메탈 코어 PCB(MCPCB, Metal Core PCB), 연성 PCB(FPCB, Flexible PCB) 등을 포함할 수도 있으며, 이에 대해 한정하지는 않는다. 상기 발광소자 패키지(200)는 상기 바텀 커버(1011)의 측면 또는 방열 플레이트 위에 제공될 경우, 상기 기판(1033)은 제거될 수 있다. 여기서, 상기 방열 플레이트의 일부는 상기 바텀 커버(1011)의 상면에 접촉될 수 있다.The substrate 1033 may be a printed circuit board (PCB) including a circuit pattern. However, the substrate 1033 may include not only a general PCB but also a metal core PCB (MCPCB, Metal Core PCB), a flexible PCB (FPCB, Flexible PCB) and the like, but is not limited thereto. When the light emitting device package 200 is provided on the side surface of the bottom cover 1011 or the heat dissipation plate, the substrate 1033 may be removed. Here, a part of the heat dissipation plate may contact the upper surface of the bottom cover 1011.

그리고, 상기 다수의 발광소자 패키지(200)는 빛이 방출되는 출사면이 상기 도광판(1041)과 소정 거리 이격되도록 탑재될 수 있으며, 이에 대해 한정하지는 않는다. 상기 발광소자 패키지(200)는 상기 도광판(1041)의 일측면인 입광부에 광을 직접 또는 간접적으로 제공할 수 있으며, 이에 대해 한정하지는 않는다.In addition, the plurality of light emitting device packages 200 may be mounted such that an emission surface from which light is emitted is spaced apart from the light guide plate 1041 by a predetermined distance, but is not limited thereto. The light emitting device package 200 may directly or indirectly provide light to a light incident portion that is one side of the light guide plate 1041, but is not limited thereto.

상기 도광판(1041) 아래에는 상기 반사 부재(1022)가 배치될 수 있다. 상기 반사 부재(1022)는 상기 도광판(1041)의 하면으로 입사된 빛을 반사시켜 위로 향하게 함으로써, 상기 라이트 유닛(1050)의 휘도를 향상시킬 수 있다. 상기 반사 부재(1022)는 예를 들어, PET, PC, PVC 레진 등으로 형성될 수 있으나, 이에 대해 한정하지는 않는다. 상기 반사 부재(1022)는 상기 바텀 커버(1011)의 상면일 수 있으며, 이에 대해 한정하지는 않는다.The reflective member 1022 may be disposed under the light guide plate 1041. The reflective member 1022 may improve the luminance of the light unit 1050 by reflecting light incident to the lower surface of the light guide plate 1041 and pointing upward. The reflective member 1022 may be formed of, for example, PET, PC, or PVC resin, but is not limited thereto. The reflective member 1022 may be an upper surface of the bottom cover 1011, but is not limited thereto.

상기 바텀 커버(1011)는 상기 도광판(1041), 발광모듈(1031) 및 반사 부재(1022) 등을 수납할 수 있다. 이를 위해, 상기 바텀 커버(1011)는 상면이 개구된 박스(box) 형상을 갖는 수납부(1012)가 구비될 수 있으며, 이에 대해 한정하지는 않는다. 상기 바텀 커버(1011)는 탑 커버와 결합될 수 있으며, 이에 대해 한정하지는 않는다.The bottom cover 1011 may accommodate the light guide plate 1041, the light emitting module 1031, the reflective member 1022, and the like. To this end, the bottom cover 1011 may be provided with an accommodating part 1012 having a box shape having an upper surface opened thereto, but is not limited thereto. The bottom cover 1011 may be combined with the top cover, but is not limited thereto.

상기 바텀 커버(1011)는 금속 재질 또는 수지 재질로 형성될 수 있으며, 프레스 성형 또는 압출 성형 등의 공정을 이용하여 제조될 수 있다. 또한 상기 바텀 커버(1011)는 열 전도성이 좋은 금속 또는 비 금속 재료를 포함할 수 있으며, 이에 대해 한정하지는 않는다.The bottom cover 1011 may be formed of a metal material or a resin material, and may be manufactured using a process such as press molding or extrusion molding. In addition, the bottom cover 1011 may include a metal or non-metal material having good thermal conductivity, but is not limited thereto.

상기 표시 패널(1061)은 예컨대, LCD 패널로서, 서로 대향되는 투명한 재질의 제1 및 제2 기판, 그리고 제1 및 제2 기판 사이에 개재된 액정층을 포함한다. 상기 표시 패널(1061)의 적어도 일면에는 편광판이 부착될 수 있으며, 이러한 편광판의 부착 구조로 한정하지는 않는다. 상기 표시 패널(1061)은 광학 시트(1051)를 통과한 광에 의해 정보를 표시하게 된다. 이러한 표시 장치(1000)는 각 종 휴대 단말기, 노트북 컴퓨터의 모니터, 랩탑 컴퓨터의 모니터, 텔레비젼 등에 적용될 수 있다. The display panel 1061 is, for example, an LCD panel and includes a first and second substrates of transparent materials facing each other, and a liquid crystal layer interposed between the first and second substrates. A polarizer may be attached to at least one surface of the display panel 1061, but the polarizer is not limited thereto. The display panel 1061 displays information by light passing through the optical sheet 1051. The display device 1000 may be applied to various portable terminals, monitors of notebook computers, monitors of laptop computers, televisions, and the like.

상기 광학 시트(1051)는 상기 표시 패널(1061)과 상기 도광판(1041) 사이에 배치되며, 적어도 한 장의 투광성 시트를 포함한다. 상기 광학 시트(1051)는 예컨대 확산 시트, 수평 및 수직 프리즘 시트, 및 휘도 강화 시트 등과 같은 시트 중에서 적어도 하나를 포함할 수 있다. 상기 확산 시트는 입사되는 광을 확산시켜 주고, 상기 수평 또는/및 수직 프리즘 시트는 입사되는 광을 표시 영역으로 집광시켜 주며, 상기 휘도 강화 시트는 손실되는 광을 재사용하여 휘도를 향상시켜 준다. 또한 상기 표시 패널(1061) 위에는 보호 시트가 배치될 수 있으며, 이에 대해 한정하지는 않는다.The optical sheet 1051 is disposed between the display panel 1061 and the light guide plate 1041 and includes at least one light transmissive sheet. The optical sheet 1051 may include at least one of a sheet such as, for example, a diffusion sheet, a horizontal and vertical prism sheet, and a brightness enhancement sheet. The diffusion sheet diffuses the incident light, the horizontal and / or vertical prism sheet focuses the incident light into the display area, and the brightness enhancement sheet reuses the lost light to improve the brightness. In addition, a protective sheet may be disposed on the display panel 1061, but is not limited thereto.

여기서, 상기 발광 모듈(1031)의 광 경로 상에는 광학 부재로서, 상기 도광판(1041) 및 광학 시트(1051)를 포함할 수 있으며, 이에 대해 한정하지는 않는다.Here, the light guide plate 1041 and the optical sheet 1051 may be included as an optical member on the optical path of the light emitting module 1031, but are not limited thereto.

도 10은 실시 예에 따른 표시 장치의 다른 예를 나타낸 도면이다. 10 is a diagram illustrating another example of a display device according to an exemplary embodiment.

도 10을 참조하면, 표시 장치(1100)는 바텀 커버(1152), 상기에 개시된 발광소자(100)가 어레이된 기판(1020), 광학 부재(1154), 및 표시 패널(1155)을 포함한다. 상기 기판(1020)과 상기 발광소자 패키지(200)는 발광 모듈(1060)로 정의될 수 있다. 상기 바텀 커버(1152)에는 수납부(1153)를 구비할 수 있으며, 이에 대해 한정하지는 않는다.Referring to FIG. 10, the display device 1100 includes a bottom cover 1152, a substrate 1020 on which the above-described light emitting device 100 is arranged, an optical member 1154, and a display panel 1155. The substrate 1020 and the light emitting device package 200 may be defined as a light emitting module 1060. The bottom cover 1152 may include an accommodating part 1153, but is not limited thereto.

여기서, 상기 광학 부재(1154)는 렌즈, 도광판, 확산 시트, 수평 및 수직 프리즘 시트, 및 휘도 강화 시트 등에서 적어도 하나를 포함할 수 있다. 상기 도광판은 PC 재질 또는 PMMA(Poly methy methacrylate) 재질로 이루어질 수 있으며, 이러한 도광판은 제거될 수 있다. 상기 확산 시트는 입사되는 광을 확산시켜 주고, 상기 수평 및 수직 프리즘 시트는 입사되는 광을 표시 영역으로 집광시켜 주며, 상기 휘도 강화 시트는 손실되는 광을 재사용하여 휘도를 향상시켜 준다. Here, the optical member 1154 may include at least one of a lens, a light guide plate, a diffusion sheet, horizontal and vertical prism sheets, and a brightness enhancement sheet. The light guide plate may be made of a PC material or a poly methy methacrylate (PMMA) material, and the light guide plate may be removed. The diffusion sheet diffuses the incident light, the horizontal and vertical prism sheets focus the incident light onto the display area, and the brightness enhancement sheet reuses the lost light to improve the brightness.

상기 광학 부재(1154)는 상기 발광 모듈(1060) 위에 배치되며, 상기 발광 모듈(1060)로부터 방출된 광을 면 광원하거나, 확산, 집광 등을 수행하게 된다.The optical member 1154 is disposed on the light emitting module 1060, and performs surface light source, diffusion, condensing, etc. of the light emitted from the light emitting module 1060.

도 11은 실시 예에 따른 조명장치를 나타낸 도면이다.11 is a view showing a lighting apparatus according to an embodiment.

도 11을 참조하면, 실시 예에 따른 조명 장치는 커버(2100), 광원 모듈(2200), 방열체(2400), 전원 제공부(2600), 내부 케이스(2700), 소켓(2800)을 포함할 수 있다. 또한, 실시 예에 따른 조명 장치는 부재(2300)와 홀더(2500) 중 어느 하나 이상을 더 포함할 수 있다. 상기 광원 모듈(2200)은 실시 예에 따른 발광소자 패키지를 포함할 수 있다.Referring to FIG. 11, the lighting apparatus according to the embodiment may include a cover 2100, a light source module 2200, a radiator 2400, a power supply 2600, an inner case 2700, and a socket 2800. Can be. In addition, the lighting apparatus according to the embodiment may further include any one or more of the member 2300 and the holder 2500. The light source module 2200 may include a light emitting device package according to an embodiment.

예컨대, 상기 커버(2100)는 벌브(bulb) 또는 반구의 형상을 가지며, 속이 비어 있고, 일 부분이 개구된 형상으로 제공될 수 있다. 상기 커버(2100)는 상기 광원 모듈(2200)과 광학적으로 결합될 수 있다. 예를 들어, 상기 커버(2100)는 상기 광원 모듈(2200)로부터 제공되는 빛을 확산, 산란 또는 여기 시킬 수 있다. 상기 커버(2100)는 일종의 광학 부재일 수 있다. 상기 커버(2100)는 상기 방열체(2400)와 결합될 수 있다. 상기 커버(2100)는 상기 방열체(2400)와 결합하는 결합부를 가질 수 있다.For example, the cover 2100 may have a shape of a bulb or hemisphere, may be hollow, and may be provided in an open shape. The cover 2100 may be optically coupled to the light source module 2200. For example, the cover 2100 may diffuse, scatter or excite the light provided from the light source module 2200. The cover 2100 may be a kind of optical member. The cover 2100 may be coupled to the heat sink 2400. The cover 2100 may have a coupling part coupled to the heat sink 2400.

상기 커버(2100)의 내면에는 유백색 도료가 코팅될 수 있다. 유백색의 도료는 빛을 확산시키는 확산재를 포함할 수 있다. 상기 커버(2100)의 내면의 표면 거칠기는 상기 커버(2100)의 외면의 표면 거칠기보다 크게 형성될 수 있다. 이는 상기 광원 모듈(2200)로부터의 빛이 충분히 산란 및 확산되어 외부로 방출시키기 위함이다. An inner surface of the cover 2100 may be coated with a milky paint. The milky paint may include a diffuser to diffuse light. The surface roughness of the inner surface of the cover 2100 may be greater than the surface roughness of the outer surface of the cover 2100. This is for the light from the light source module 2200 to be sufficiently scattered and diffused to be emitted to the outside.

상기 커버(2100)의 재질은 유리(glass), 플라스틱, 폴리프로필렌(PP), 폴리에틸렌(PE), 폴리카보네이트(PC) 등일 수 있다. 여기서, 폴리카보네이트는 내광성, 내열성, 강도가 뛰어나다. 상기 커버(2100)는 외부에서 상기 광원 모듈(2200)이 보이도록 투명할 수 있고, 불투명할 수 있다. 상기 커버(2100)는 블로우(blow) 성형을 통해 형성될 수 있다.The cover 2100 may be made of glass, plastic, polypropylene (PP), polyethylene (PE), polycarbonate (PC), or the like. Here, polycarbonate is excellent in light resistance, heat resistance, and strength. The cover 2100 may be transparent and opaque so that the light source module 2200 is visible from the outside. The cover 2100 may be formed through blow molding.

상기 광원 모듈(2200)은 상기 방열체(2400)의 일 면에 배치될 수 있다. 따라서, 상기 광원 모듈(2200)로부터의 열은 상기 방열체(2400)로 전도된다. 상기 광원 모듈(2200)은 광원부(2210), 연결 플레이트(2230), 커넥터(2250)를 포함할 수 있다.The light source module 2200 may be disposed on one surface of the heat sink 2400. Thus, heat from the light source module 2200 is conducted to the heat sink 2400. The light source module 2200 may include a light source unit 2210, a connection plate 2230, and a connector 2250.

상기 부재(2300)는 상기 방열체(2400)의 상면 위에 배치되고, 복수의 광원부(2210)들과 커넥터(2250)이 삽입되는 가이드홈(2310)들을 갖는다. 상기 가이드홈(2310)은 상기 광원부(2210)의 기판 및 커넥터(2250)와 대응된다.The member 2300 is disposed on an upper surface of the heat dissipator 2400, and has a plurality of light source parts 2210 and guide grooves 2310 into which the connector 2250 is inserted. The guide groove 2310 corresponds to the board and the connector 2250 of the light source unit 2210.

상기 부재(2300)의 표면은 빛 반사 물질로 도포 또는 코팅된 것일 수 있다. 예를 들면, 상기 부재(2300)의 표면은 백색의 도료로 도포 또는 코팅된 것일 수 있다. 이러한 상기 부재(2300)는 상기 커버(2100)의 내면에 반사되어 상기 광원 모듈(2200)측 방향으로 되돌아오는 빛을 다시 상기 커버(2100) 방향으로 반사한다. 따라서, 실시 예에 따른 조명 장치의 광 효율을 향상시킬 수 있다.The surface of the member 2300 may be coated or coated with a light reflective material. For example, the surface of the member 2300 may be coated or coated with a white paint. The member 2300 is reflected on the inner surface of the cover 2100 to reflect the light returned to the light source module 2200 side again toward the cover 2100. Therefore, it is possible to improve the light efficiency of the lighting apparatus according to the embodiment.

상기 부재(2300)는 예로서 절연 물질로 이루어질 수 있다. 상기 광원 모듈(2200)의 연결 플레이트(2230)는 전기 전도성의 물질을 포함할 수 있다. 따라서, 상기 방열체(2400)와 상기 연결 플레이트(2230) 사이에 전기적인 접촉이 이루어질 수 있다. 상기 부재(2300)는 절연 물질로 구성되어 상기 연결 플레이트(2230)와 상기 방열체(2400)의 전기적 단락을 차단할 수 있다. 상기 방열체(2400)는 상기 광원 모듈(2200)로부터의 열과 상기 전원 제공부(2600)로부터의 열을 전달받아 방열한다.The member 2300 may be made of an insulating material, for example. The connection plate 2230 of the light source module 2200 may include an electrically conductive material. Therefore, electrical contact may be made between the radiator 2400 and the connection plate 2230. The member 2300 may be formed of an insulating material to block an electrical short between the connection plate 2230 and the radiator 2400. The radiator 2400 receives heat from the light source module 2200 and heat from the power supply unit 2600 to radiate heat.

상기 홀더(2500)는 내부 케이스(2700)의 절연부(2710)의 수납홈(2719)을 막는다. 따라서, 상기 내부 케이스(2700)의 상기 절연부(2710)에 수납되는 상기 전원 제공부(2600)는 밀폐된다. 상기 홀더(2500)는 가이드 돌출부(2510)를 갖는다. 상기 가이드 돌출부(2510)는 상기 전원 제공부(2600)의 돌출부(2610)가 관통하는 홀을 갖는다. The holder 2500 may block the accommodating groove 2719 of the insulating portion 2710 of the inner case 2700. Therefore, the power supply unit 2600 accommodated in the insulating unit 2710 of the inner case 2700 is sealed. The holder 2500 has a guide protrusion 2510. The guide protrusion 2510 has a hole through which the protrusion 2610 of the power supply unit 2600 passes.

상기 전원 제공부(2600)는 외부로부터 제공받은 전기적 신호를 처리 또는 변환하여 상기 광원 모듈(2200)로 제공한다. 상기 전원 제공부(2600)는 상기 내부 케이스(2700)의 수납홈(2719)에 수납되고, 상기 홀더(2500)에 의해 상기 내부 케이스(2700)의 내부에 밀폐된다. 상기 전원 제공부(2600)는 돌출부(2610), 가이드부(2630), 베이스(2650), 연장부(2670)를 포함할 수 있다.The power supply unit 2600 processes or converts an electrical signal provided from the outside to provide the light source module 2200. The power supply unit 2600 is accommodated in the accommodating groove 2725 of the inner case 2700, and is sealed in the inner case 2700 by the holder 2500. The power supply unit 2600 may include a protrusion 2610, a guide unit 2630, a base 2650, and an extension unit 2670.

상기 가이드부(2630)는 상기 베이스(2650)의 일 측에서 외부로 돌출된 형상을 갖는다. 상기 가이드부(2630)는 상기 홀더(2500)에 삽입될 수 있다. 상기 베이스(2650)의 일 면 위에 다수의 부품이 배치될 수 있다. 다수의 부품은 예를 들어, 외부 전원으로부터 제공되는 교류 전원을 직류 전원으로 변환하는 직류변환장치, 상기 광원 모듈(2200)의 구동을 제어하는 구동칩, 상기 광원 모듈(2200)을 보호하기 위한 ESD(ElectroStatic discharge) 보호 소자 등을 포함할 수 있으나 이에 대해 한정하지는 않는다.The guide part 2630 has a shape protruding outward from one side of the base 2650. The guide part 2630 may be inserted into the holder 2500. A plurality of parts may be disposed on one surface of the base 2650. The plurality of components may include, for example, a DC converter for converting AC power provided from an external power source into DC power, a driving chip for controlling the driving of the light source module 2200, and an ESD for protecting the light source module 2200. (ElectroStatic discharge) protection element and the like, but may not be limited thereto.

상기 연장부(2670)는 상기 베이스(2650)의 다른 일 측에서 외부로 돌출된 형상을 갖는다. 상기 연장부(2670)는 상기 내부 케이스(2700)의 연결부(2750) 내부에 삽입되고, 외부로부터의 전기적 신호를 제공받는다. 예컨대, 상기 연장부(2670)는 상기 내부 케이스(2700)의 연결부(2750)의 폭과 같거나 작게 제공될 수 있다. 상기 연장부(2670)에는 "+ 전선"과 "- 전선"의 각 일 단이 전기적으로 연결되고, "+ 전선"과 "- 전선"의 다른 일 단은 소켓(2800)에 전기적으로 연결될 수 있다.The extension part 2670 has a shape protruding outward from the other side of the base 2650. The extension part 2670 is inserted into the connection part 2750 of the inner case 2700 and receives an electrical signal from the outside. For example, the extension part 2670 may be provided to be equal to or smaller than the width of the connection part 2750 of the inner case 2700. Each end of the "+ wire" and the "-wire" may be electrically connected to the extension 2670, and the other end of the "+ wire" and the "-wire" may be electrically connected to the socket 2800. .

상기 내부 케이스(2700)는 내부에 상기 전원 제공부(2600)와 함께 몰딩부를 포함할 수 있다. 몰딩부는 몰딩 액체가 굳어진 부분으로서, 상기 전원 제공부(2600)가 상기 내부 케이스(2700) 내부에 고정될 수 있도록 한다.The inner case 2700 may include a molding unit together with the power supply unit 2600 therein. The molding part is a part where the molding liquid is hardened, so that the power supply part 2600 can be fixed inside the inner case 2700.

이상에서 실시 예들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시 예에 포함되며, 반드시 하나의 실시 예에만 한정되는 것은 아니다. 나아가, 각 실시 예에서 예시된 특징, 구조, 효과 등은 실시 예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시 예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.Features, structures, effects, and the like described in the above embodiments are included in at least one embodiment of the present invention, and are not necessarily limited to only one embodiment. Furthermore, the features, structures, effects, and the like illustrated in the embodiments may be combined or modified with respect to other embodiments by those skilled in the art to which the embodiments belong. Therefore, contents related to such combinations and modifications should be construed as being included in the scope of the present invention.

또한, 이상에서 실시 예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시 예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시 예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.In addition, the above description has been made with reference to the embodiments, which are merely exemplary and are not intended to limit the present invention. Those skilled in the art to which the present invention pertains will be illustrated above in the range without departing from the essential characteristics of the present embodiment. It will be appreciated that various modifications and applications are possible. For example, each component specifically shown in the embodiment can be modified. And differences relating to such modifications and applications will have to be construed as being included in the scope of the invention defined in the appended claims.

10 발광구조물 11 제1 도전형 반도체층
12 활성층 13 제2 도전형 반도체층
15 오믹접촉층 17 반사층
20 관통홀 30 채널층
31 절연성 이온 주입층 33 제1 금속층
35 제2 금속층 40 절연층
50 제3 금속층 60 본딩층
70 전도성 지지부재 81 제1 전극
82 제2 전극 91 제1 컨택부
92 제2 컨택부
10 Light emitting structure 11 First conductivity type semiconductor layer
12 Active Layer 13 Second Conducting Semiconductor Layer
15 Ohmic contact layer 17 Reflective layer
20 through hole 30 channel layer
31 Insulating ion implantation layer 33 First metal layer
35 Second metal layer 40 Insulation layer
50 Third Metal Layer 60 Bonding Layer
70 Conductive support member 81 First electrode
82 Second electrode 91 First contact portion
92 second contact part

Claims (21)

제1 도전형 반도체층, 상기 제1 도전형 반도체층 아래에 활성층, 상기 활성층 아래에 제2 도전형 반도체층을 포함하는 발광구조물;
상기 발광구조물 아래에 배치되며 상기 제1 도전형 반도체층에 전기적으로 연결되는 제1 금속층과 상기 제1 금속층 아래에 배치된 제3 금속층과, 상기 제3 금속층의 아래에 배치된 본딩층과, 상기 본딩층의 아래에 배치된 지지부재를 포함하는 제1 전극;
상기 발광구조물 아래에 배치되며 상기 제2 도전형 반도체층에 전기적으로 연결되는 오믹접촉층과 상기 오믹접촉층 아래에 배치된 반사층과 상기 반사층 아래에 배치된 제2 금속층을 포함하는 제2 전극;
상기 발광구조물을 관통하여 배치되며, 제1 영역은 상기 제1 전극에 전기적으로 연결되고 제2 영역은 상기 제1 도전형 반도체층의 상부면에 접촉된 제1 컨택부;
상기 제1 컨택부의 둘레에 배치되며 상기 제1 컨택부와 상기 제2 도전형 반도체층 및 상기 활성층을 절연시키는 절연성 이온 주입층;
상기 제2 금속층과 상기 제3 금속층 사이에 배치된 절연층을 포함하고,
상기 제3 금속층은 상기 제1 금속층의 하부면과 접촉하는 돌출부를 포함하고,
상기 절연성 이온 주입층은 상기 제2 도전형 반도체층 및 상기 활성층을 관통하며,
상기 절연성 이온 주입층의 상면은 상기 제1 도전형 반도체층 내에 배치되고,
상기 제1 컨택부는 상기 발광구조물의 관통홀을 따라 배치되어 상기 제1 도전형 반도체층과 접촉하며,
상기 절연층의 일부는 상기 제2 금속층의 최외각 측면에 배치되고 다른 일부는 상기 제1 금속층과 상기 제2 금속층 사이에 배치되는 발광소자.
A light emitting structure including a first conductive semiconductor layer, an active layer under the first conductive semiconductor layer, and a second conductive semiconductor layer under the active layer;
A first metal layer disposed under the light emitting structure and electrically connected to the first conductive semiconductor layer, a third metal layer disposed under the first metal layer, a bonding layer disposed under the third metal layer, and A first electrode including a support member disposed below the bonding layer;
A second electrode disposed under the light emitting structure and including an ohmic contact layer electrically connected to the second conductive semiconductor layer, a reflective layer disposed below the ohmic contact layer, and a second metal layer disposed below the reflective layer;
A first contact portion disposed through the light emitting structure, the first region being electrically connected to the first electrode, and the second region being in contact with an upper surface of the first conductivity type semiconductor layer;
An insulating ion implantation layer disposed around the first contact portion and insulating the first contact portion, the second conductive semiconductor layer, and the active layer;
An insulating layer disposed between the second metal layer and the third metal layer,
The third metal layer includes a protrusion contacting the bottom surface of the first metal layer,
The insulating ion implantation layer penetrates through the second conductivity type semiconductor layer and the active layer,
An upper surface of the insulating ion implantation layer is disposed in the first conductivity type semiconductor layer,
The first contact portion is disposed along a through hole of the light emitting structure to contact the first conductive semiconductor layer,
A portion of the insulating layer is disposed on the outermost side of the second metal layer and the other portion is disposed between the first metal layer and the second metal layer.
제1항에 있어서,
상기 발광구조물과 이격되어 배치되고 상기 제2 전극에 전기적으로 연결된 제2 컨택부를 포함하고,
상기 제1 컨택부의 제2영역은 상기 절연성 이온 주입층과 수직 방향으로 중첩되는 발광소자.
The method of claim 1,
A second contact portion spaced apart from the light emitting structure and electrically connected to the second electrode;
And a second region of the first contact portion overlapping the insulating ion implantation layer in a vertical direction.
제1항에 있어서,
상기 제1 컨택부는 상기 제1 도전형 반도체층, 상기 활성층, 상기 제2 도전형 반도체층을 관통하여 배치된 발광소자.
The method of claim 1,
The first contact portion is disposed through the first conductive semiconductor layer, the active layer, the second conductive semiconductor layer.
제1항에 있어서,
상기 제1 컨택부의 하부면과 상기 제2 도전형 반도체층의 하부면이 동일 평면에 배치된 발광소자.
The method of claim 1,
The lower surface of the first contact portion and the lower surface of the second conductive semiconductor layer are disposed on the same plane.
제1항에 있어서,
상기 제1 전극의 하부면이 상기 제2 전극의 하부면에 비해 더 낮게 배치된 발광소자.
The method of claim 1,
The lower surface of the first electrode is disposed lower than the lower surface of the second electrode.
제1항에 있어서,
상기 절연성 이온 주입층은 상기 활성층과 상기 제1 컨택부 사이에 배치되고,
상기 절연성 이온 주입층은 상기 제2 도전형 반도체층과 상기 제1 컨택부 사이에 배치되는 발광소자.
The method of claim 1,
The insulating ion implantation layer is disposed between the active layer and the first contact portion,
The insulating ion implantation layer is disposed between the second conductivity type semiconductor layer and the first contact portion.
제1항에 있어서,
상기 제1 전극의 상부면과 상기 제2 전극의 상부면이 동일 평면에 배치된 발광소자.
The method of claim 1,
A light emitting device in which the upper surface of the first electrode and the upper surface of the second electrode are disposed on the same plane.
제2항에 있어서,
상기 발광구조물의 하부 둘레에 노출되어 배치되어 상기 제2 도전형 반도체층의 하부면에 접촉된 채널층을 포함하고,
상기 제2 컨택부는 상기 채널층을 관통하여 상기 제2 금속층과 접촉하는 발광소자.
The method of claim 2,
A channel layer exposed to a lower circumference of the light emitting structure to be in contact with a lower surface of the second conductivity type semiconductor layer,
And the second contact portion contacts the second metal layer through the channel layer.
제2항에 있어서,
상기 절연층의 상부면은 상기 절연성 이온 주입층의 하부면에 접촉된 발광소자.
The method of claim 2,
The upper surface of the insulating layer is in contact with the lower surface of the insulating ion implantation layer.
삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete
KR1020130015941A 2013-01-14 2013-02-14 Light emitting device, light emitting device package, and light unit KR102008313B1 (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020130015941A KR102008313B1 (en) 2013-02-14 2013-02-14 Light emitting device, light emitting device package, and light unit
EP14150357.3A EP2755245A3 (en) 2013-01-14 2014-01-07 Light emitting device
JP2014002980A JP6039590B2 (en) 2013-01-14 2014-01-10 Light emitting element
US14/153,339 US9368688B2 (en) 2013-01-14 2014-01-13 Light emitting device
CN201410016144.6A CN103928585B (en) 2013-01-14 2014-01-14 Luminescent device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130015941A KR102008313B1 (en) 2013-02-14 2013-02-14 Light emitting device, light emitting device package, and light unit

Publications (2)

Publication Number Publication Date
KR20140102509A KR20140102509A (en) 2014-08-22
KR102008313B1 true KR102008313B1 (en) 2019-08-07

Family

ID=51747293

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130015941A KR102008313B1 (en) 2013-01-14 2013-02-14 Light emitting device, light emitting device package, and light unit

Country Status (1)

Country Link
KR (1) KR102008313B1 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102164098B1 (en) * 2014-09-22 2020-10-12 엘지이노텍 주식회사 Light emitting device and lighting system
KR102371326B1 (en) * 2015-05-19 2022-03-07 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 Light emitting device
KR102371327B1 (en) * 2015-05-22 2022-03-07 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 Light emitting device
KR102460072B1 (en) * 2015-09-10 2022-10-31 삼성전자주식회사 Semiconductor light emitting device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011060996A (en) * 2009-09-10 2011-03-24 Napura:Kk Light-emitting diode, light-emitting device, lighting device, display, and signal light
DE102011016302A1 (en) * 2011-04-07 2012-10-11 Osram Opto Semiconductors Gmbh Optoelectronic semiconductor chip

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08153892A (en) * 1994-09-30 1996-06-11 Rohm Co Ltd Semiconductor light emitting element and fabrication thereof
KR100986560B1 (en) * 2010-02-11 2010-10-07 엘지이노텍 주식회사 Light emitting device and fabrication method thereof
KR101752663B1 (en) * 2010-12-22 2017-06-30 엘지이노텍 주식회사 Light emitting device and method for manufacturing light emitting device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011060996A (en) * 2009-09-10 2011-03-24 Napura:Kk Light-emitting diode, light-emitting device, lighting device, display, and signal light
DE102011016302A1 (en) * 2011-04-07 2012-10-11 Osram Opto Semiconductors Gmbh Optoelectronic semiconductor chip

Also Published As

Publication number Publication date
KR20140102509A (en) 2014-08-22

Similar Documents

Publication Publication Date Title
KR101956101B1 (en) Light emitting device
KR101886156B1 (en) Light emitting device
KR101976459B1 (en) Light emitting device, light emitting device package, and light unit
KR102181381B1 (en) Light emitting device
KR102065398B1 (en) Light emitting device, light emitting device package, and light unit
JP6039590B2 (en) Light emitting element
KR101956084B1 (en) Light emitting device
KR102065390B1 (en) Light emitting device, light emitting device package, and light unit
KR102008313B1 (en) Light emitting device, light emitting device package, and light unit
KR101936277B1 (en) Light emitting device, light emitting device package, and light unit
KR20140034472A (en) Light emitting device, light emitting device package, and light unit
KR101946919B1 (en) Light emitting device
KR101997242B1 (en) Light emitting device, light emitting device package, and light unit
KR101976470B1 (en) Light emitting device
KR102055794B1 (en) Light emitting device, light emitting device package, and light unit
KR101956096B1 (en) Light emitting device
KR102008328B1 (en) Light emitting device, light emitting device package, and light unit
KR102065437B1 (en) Light emitting device, light emitting device package, and light unit
KR102008291B1 (en) Light emitting device, light emitting device package, and light unit
KR102026098B1 (en) Light emitting device, light emitting device package, and light unit
KR101976466B1 (en) Light emitting device
KR102086115B1 (en) Light emitting device
KR102119731B1 (en) Light emitting device
KR20140011630A (en) Light emitting device, light emitting device package, and light unit
KR20140056975A (en) Light emitting device, light emitting device package, and light unit

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant