KR102237113B1 - Light emitting device - Google Patents
Light emitting device Download PDFInfo
- Publication number
- KR102237113B1 KR102237113B1 KR1020140104605A KR20140104605A KR102237113B1 KR 102237113 B1 KR102237113 B1 KR 102237113B1 KR 1020140104605 A KR1020140104605 A KR 1020140104605A KR 20140104605 A KR20140104605 A KR 20140104605A KR 102237113 B1 KR102237113 B1 KR 102237113B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- current
- energy band
- light
- band gap
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/14—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
- H01L33/06—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
Abstract
실시 예는, 제1 반도체층, 제2 반도체층, 상기 제1, 2 반도체층 사이에 배치된 활성층 및 상기 제1 반도체층과 상기 활성층 사이에 배치된 전류분산주입층;을 포함하고, 상기 전류분산주입층은, 상기 제1 반도체층 상에 배치되며, 제1 에너지밴드갭을 갖는 전류분산층 및 상기 전류분산층 상에 배치되며 상기 제1 에너지밴드갭보다 작은 제2 에너지배드갭을 갖는 전류주입우물층 및 상기 전류주입우물층 상에 배치되며 상기 제1, 2 에너지 밴드갭 사이의 제3 에너지 배드갭을 갖는 전류주입장벽층을 포함하는 전류주입층을 포함하는 발광소자를 제공한다.The embodiment includes a first semiconductor layer, a second semiconductor layer, an active layer disposed between the first and second semiconductor layers, and a current dispersion injection layer disposed between the first semiconductor layer and the active layer; The dispersion injection layer is disposed on the first semiconductor layer, a current distribution layer having a first energy band gap, and a current disposed on the current distribution layer and having a second energy bed gap smaller than the first energy band gap. It provides a light emitting device including a current injection layer including an injection well layer and a current injection barrier layer disposed on the current injection well layer and having a third energy bad gap between the first and second energy band gaps.
Description
실시 예는 발광소자에 관한 것이다.The embodiment relates to a light emitting device.
발광 다이오드(Light Emitting Diode, LED)는 화합물 반도체의 특성을 이용해 전기 신호를 광의 형태로 변환시키는 소자로, 가정용 가전제품, 리모컨, 전광판, 표시기, 각종 자동화 기기 등에 사용되고 있으며, 점차 사용 영역이 넓어지고 있는 추세이다.Light Emitting Diode (LED) is a device that converts electrical signals into light by using the characteristics of compound semiconductors, and is used in home appliances, remote controls, electronic boards, indicators, and various automation devices. There is a trend.
발광소자는 순방향전압 인가시 n층의 전자(electron)와 p층의 정공(hole)이 결합하여 전도대(Conduction band)와 가전대(Valance band)의 에너지 갭에 해당하는 만큼의 에너지를 발산하는데, 주로 열이나 빛의 형태로 방출되며, 빛의 형태로 발산되면 LED가 되는 것이다.When the forward voltage is applied, the electrons in the n-layer and the holes in the p-layer are combined to emit energy equivalent to the energy gap between the conduction band and the valence band. It is mainly emitted in the form of heat or light, and when it is emitted in the form of light, it becomes an LED.
질화물 반도체는 높은 열적 안정성과 폭넓은 밴드갭 에너지에 의해 광소자 및 고출력 전자소자 개발분야에서 큰 관심을 받고 있다. 특히, 질화물 반도체를 이용한 청색(Blue) 발광소자, 녹색(Green) 발광소자, 자외선(UV) 발광소자 등은 상용화되어 널리 사용되고 있다.Nitride semiconductors are attracting great interest in the development of optical devices and high-power electronic devices due to their high thermal stability and wide bandgap energy. In particular, a blue light emitting device, a green light emitting device, and an ultraviolet (UV) light emitting device using a nitride semiconductor have been commercialized and widely used.
발광소자는 반도체층에서 발생한 광을 얼마만큼 효율적으로 외부로 방출하느냐가 중요한 이슈이다. 따라서, 발광소자 내부에서 발생된 광에너지가 열에너지로 변환되지 않고, 외부로 방출되기 위한 광학적인 고려가 필요하다.An important issue is how efficiently the light-emitting device emits light generated from the semiconductor layer to the outside. Therefore, optical energy generated inside the light emitting device is not converted into thermal energy, and optical consideration is required to be emitted to the outside.
발광소자는 n형 반도체층에서 전자가 주입될 때 전자들이 안정적으로 에너지를 잃고 활성층에 속박되어 발광에 기여해야 하는데, 일반적으로는 상당 비율의 전자가 발광에 기여하지 못하고 p형 반도체층으로 공급됨에 따라 누설전류가 발생되어, 최근들어 누설전류의 발생을 방지하며, n형 반도체층, 활성층 및 p형 반도체층에 발생되는 격자 부정합을 방지할 수 있는 반도체층들의 적층 구조에 대한 연구가 진행 중에 있다.When electrons are injected from the n-type semiconductor layer, the light-emitting device must stably lose energy and contribute to light emission by being bound to the active layer.In general, a significant proportion of electrons do not contribute to light emission and are supplied to the p-type semiconductor layer. As a result, a leakage current is generated, and in recent years, research on a stacked structure of semiconductor layers that can prevent the occurrence of leakage current and prevent lattice mismatch occurring in the n-type semiconductor layer, the active layer, and the p-type semiconductor layer is in progress. .
실시 예의 목적은, 활성층으로 전자가 안정적으로 주입되며 제1 반도체층과 활성층 사이에 격자 부정합을 완화시켜, 발광소자의 발광 효율을 향상시킬 수 있는 발광소자를 제공함에 있다.An object of the embodiment is to provide a light emitting device capable of stably injecting electrons into an active layer and reducing lattice mismatch between the first semiconductor layer and the active layer, thereby improving luminous efficiency of the light emitting device.
실시 예에 따른 발광소자는, 제1 반도체층, 제2 반도체층, 상기 제1, 2 반도체층 사이에 배치된 활성층 및 상기 제1 반도체층과 상기 활성층 사이에 배치된 전류분산주입층을 포함하고, 상기 전류분산주입층은, 상기 제1 반도체층 상에 배치되며, 제1 에너지밴드갭을 갖는 전류분산층 및 상기 전류분산층 상에 배치되며 상기 제1 에너지밴드갭보다 작은 제2 에너지배드갭을 갖는 전류주입우물층 및 상기 전류주입우물층 상에 배치되며 상기 제1, 2 에너지 밴드갭 사이의 제3 에너지 배드갭을 갖는 전류주입장벽층을 포함하는 전류주입층을 포함할 수 있다.The light emitting device according to the embodiment includes a first semiconductor layer, a second semiconductor layer, an active layer disposed between the first and second semiconductor layers, and a current distributing injection layer disposed between the first semiconductor layer and the active layer, , The current distribution injection layer is disposed on the first semiconductor layer, a current distribution layer having a first energy band gap, and a second energy bed gap disposed on the current distribution layer and smaller than the first energy band gap And a current injection layer including a current injection well layer having a current injection well layer and a current injection barrier layer disposed on the current injection well layer and having a third energy bad gap between the first and second energy band gaps.
실시 예에 따른 발광소자는, n형 반도체층과 활성층 사이에 격자 부정합 및 n형 반도체층에서 활성층으로 주입되는 전자의 에너지를 낮출 수 있도록 전류분산주입층을 배치함으로써, n형 반도체층에 인접한 활성층의 일면으로 전자가 균일하게 주입될 수 있으며, 활성층에 주입된 전자가 활성층에 머무를 수 있도록 하여 p형 반도체층에서 주입되는 정공과 결합하여 발광 효율을 증대시킬 수 있는 이점이 있다.In the light emitting device according to the embodiment, the active layer adjacent to the n-type semiconductor layer is provided by arranging a current dispersion injection layer to reduce lattice mismatch between the n-type semiconductor layer and the active layer and energy of electrons injected from the n-type semiconductor layer to the active layer. Electrons can be uniformly injected to one side of the active layer, and electrons injected into the active layer can stay in the active layer, thereby combining with holes injected from the p-type semiconductor layer to increase luminous efficiency.
도 1은 실시 예에 따른 발광소자를 나타낸 사시도이다.
도 2는 도 1에 나타낸 전류분산주입층을 나타낸 사시도이다.
도 3는 제1 실시 예에 따른 발광소자의 에너지 밴드 다이어그램을 나타낸 도이다.
도 4는 제2 실시 예에 따른 발광소자의 에너지 밴드 다이어그램을 나타낸 도이다.
도 5는 실시예에 따른 발광소자를 포함하는 발광소자 패키지를 나타낸 단면도이다.
도 6은 실시예에 따른 발광소자를 포함하는 표시장치의 분해 사시도이다.
도 7은 도 6의 표시장치의 단면도이다.
도 8은 실시예에 따른 발광소자를 포함하는 조명장치의 분해 사시도이다.1 is a perspective view showing a light emitting device according to an embodiment.
FIG. 2 is a perspective view showing the current dispersion injection layer shown in FIG. 1.
3 is a diagram showing an energy band diagram of a light emitting device according to the first embodiment.
4 is a diagram showing an energy band diagram of a light emitting device according to a second embodiment.
5 is a cross-sectional view illustrating a light emitting device package including a light emitting device according to an embodiment.
6 is an exploded perspective view of a display device including a light emitting device according to an exemplary embodiment.
7 is a cross-sectional view of the display device of FIG. 6.
8 is an exploded perspective view of a lighting device including a light emitting device according to an embodiment.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.Advantages and features of the present invention, and a method of achieving them will become apparent with reference to the embodiments described below in detail together with the accompanying drawings. However, the present invention is not limited to the embodiments disclosed below, but may be implemented in a variety of different forms, and only these embodiments make the disclosure of the present invention complete, and are common knowledge in the technical field to which the present invention pertains. It is provided to completely inform the scope of the invention to those who have, and the invention is only defined by the scope of the claims. The same reference numerals refer to the same elements throughout the specification.
공간적으로 상대적인 용어인 "아래(below)", "아래(beneath)", "하부(lower)", "위(above)", "상부(upper)" 등은 도면에 도시되어 있는 바와 같이 하나의 소자 또는 구성 요소들과 다른 소자 또는 구성 요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 또는 동작시 소자의 서로 다른 방향을 포함하는 용어로 이해되어야 한다. 예를 들면, 도면에 도시되어 있는 소자를 뒤집을 경우, 다른 소자의 "아래(below)"또는 "아래(beneath)"로 기술된 소자는 다른 소자의 "위(above)"에 놓여질 수 있다. 따라서, 예시적인 용어인 "아래"는 아래와 위의 방향을 모두 포함할 수 있다. 소자는 다른 방향으로도 배향될 수 있고, 이에 따라 공간적으로 상대적인 용어들은 배향에 따라 해석될 수 있다.Spatially relative terms "below", "beneath", "lower", "above", "upper", etc. It may be used to easily describe the correlation between the device or components and other devices or components. Spatially relative terms should be understood as terms including different directions of the device during use or operation in addition to the directions shown in the drawings. For example, if an element shown in the figure is turned over, an element described as “below” or “beneath” of another element may be placed “above” another element. Accordingly, the exemplary term “below” may include both directions below and above. The device may be oriented in other directions, and thus spatially relative terms may be interpreted according to the orientation.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.The terms used in the present specification are for describing exemplary embodiments and are not intended to limit the present invention. In this specification, the singular form also includes the plural form unless specifically stated in the phrase. As used herein, "comprises" and/or "comprising" refers to the presence of one or more other components, steps, actions and/or elements in which the recited component, step, operation and/or element is Or does not preclude additions.
다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않은 한 이상적으로 또는 과도하게 해석되지 않는다.Unless otherwise defined, all terms (including technical and scientific terms) used in the present specification may be used with meanings that can be commonly understood by those of ordinary skill in the art to which the present invention belongs. In addition, terms defined in a commonly used dictionary are not interpreted ideally or excessively unless explicitly defined specifically.
도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기와 면적은 실제크기나 면적을 전적으로 반영하는 것은 아니다. In the drawings, the thickness or size of each layer is exaggerated, omitted, or schematically illustrated for convenience and clarity of description. In addition, the size and area of each component do not fully reflect the actual size or area.
또한, 실시예에서 발광소자의 구조를 설명하는 과정에서 언급하는 각도와 방향은 도면에 기재된 것을 기준으로 한다. 명세서에서 발광소자를 이루는 구조에 대한 설명에서, 각도에 대한 기준점과 위치관계를 명확히 언급하지 않은 경우, 관련 도면을 참조하도록 한다.In addition, the angles and directions mentioned in the process of describing the structure of the light emitting device in the embodiment are based on those described in the drawings. In the description of the structure constituting the light emitting device in the specification, when the reference point and the positional relationship with respect to the angle are not clearly stated, reference will be made to the related drawings.
이하에서는 도면을 참조하여 실시예를 보다 상세하게 설명한다.Hereinafter, embodiments will be described in more detail with reference to the drawings.
도 1은 실시 예에 따른 발광소자를 나타낸 사시도 및 도 2는 도 1에 나타낸 전류분산주입층을 나타낸 사시도이다.1 is a perspective view showing a light emitting device according to an embodiment, and FIG. 2 is a perspective view showing a current distribution injection layer shown in FIG. 1.
도 1 및 도 2를 참조하면, 발광소자(100)는 기판(110), 기판(110) 상에 배치되며, 제1 반도체층(120), 전류분산주입층(125), 제2 반도체층(140) 및 제1, 2 반도체층(120, 140) 사이에 활성층(130)을 포함하는 발광구조물(150), 제1 반도체층(120)에 전기적으로 연결된 제1 전극(162) 및 제2 반도체층(140) 상에 전기적으로 연결된 제2 전극(164)을 포함할 수 있다.1 and 2, the
우선, 도 1에 나타낸 발광소자(100)는 수평형 타입의 발광소자로 나타내고 설명하지만, 수직형 타입의 발광소자 일 수 있으며, 이에 한정을 두지 않는다.First, the light-
기판(110)은 광 투과적 성질을 가지는 재질, 예를 들어 사파이어(Al2O3), GaN, ZnO, AlO 중 어느 하나를 포함할 수 있으며, 이에 한정을 두지 않는다.The
또한, 기판(110)은 반도체 물질 성장에 적합한 물질, 즉 캐리어 웨이퍼로 형성될 수 있으며, 열 전도성이 뛰어난 물질로 형성될 수 있으며, 전도성 기판 또는 절연성 기판을 포함하며, 예를 들어, 사파이어(Al2O3) 기판에 비해 열 전도성이 큰 SiC, Si, GaAs, GaP, InP, Ga2O3 중 적어도 하나를 사용할 수 있다.In addition, the
기판(110)은 습식세척을 하여 표면의 불순물을 제거할 수 있고, 기판(110)은 광 추출 효과를 향상시키기 위해 표면에 광추출 패턴이 형성될 수 있으나, 이에 한정을 두지 않는다.The
또한, 기판(110)은 열의 방출을 용이하게 하여 열적 안정성을 향상시킬 수 있는 재질을 사용할 수 있다.In addition, the
한편, 기판(110) 상에는 광추출 효율을 향상시키는 반사 방지층(미도시)이 배치될 수 있다.Meanwhile, an antireflection layer (not shown) for improving light extraction efficiency may be disposed on the
기판(110) 상에는 기판(110)와 발광구조물(150) 사이의 격자 부정합을 완화하고 반도체층이 용이하게 성장될 수 있도록 하는 버퍼층(112)이 배치될 수 있다. A
버퍼층(112)은 저온 분위기에서 형성할 수 있으며, 기판(110)와 발광구조물(150)의 격자상수 차이를 완화시켜 줄 수 있는 물질로 이루어 질 수 있다.The
버퍼층(112)은 기판(110) 상에 단결정으로 성장할 수 있으며, 단결정으로 성장한 버퍼층(112)은 버퍼층(112) 상에 성장하는 발광구조물(150)의 결정성을 향상시킬 수 있다.The
또한, 버퍼층(112)은 저온 분위기에서 형성될 수 있으며, 예를 들어, GaN, InN, AlN, AlInN, InGaN, AlGaN, 및 InAlGaN 중 적어도 하나를 포함할 수 있으며,이에 한정을 두지 않는다.In addition, the
즉, 버퍼층(112)은 AlInN/GaN 적층 구조, InGaN/GaN 적층 구조, AlInGaN/InGaN/GaN의 적층 구조 등의 구조로 형성될 수 있다.That is, the
발광구조물(150)에 포함된 제1 반도체층(120)은 기판(110) 또는 버퍼층(112) 상에 배치될 수 있으며, 활성층(130)으로 전자를 제공하는 n형 반도체층으로 구현될 수 있다.The
제1 반도체층(120)은 InxAlyGa1-x-yN (0≤x≤1, 0 ≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료, 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN 등에서 선택될 수 있으며, 예를 들어, Si, Ge, Sn, Se, Te 와 같은 n형 도펀트가 도핑될 수 있다.The
제1 반도체층(120)과 기판(110) 또는 제1 반도체층(120)과 버퍼층(112) 사이에는 도펀트가 도핑되지 않은 언도프트 반도체층(미도시)이 배치될 수 있으며, 상기 언도프트 반도체층은 제1 반도체층(120)의 결정성 향상을 위해 형성되는 층으로, n형 도펀트가 도핑되지 않아 제1 반도체층(120)에 비해 낮은 전기전도성을 갖는 것을 제외하고는 제1 반도체층(120)과 같을 수 있으며, 이에 한정을 두지 않는다..An undoped semiconductor layer (not shown) that is not doped with a dopant may be disposed between the
제1 반도체층(120) 상에는 활성층(130)이 배치될 수 있으며, 활성층(130)은 3족-5족 원소의 화합물 반도체 재료를 이용하여 단일 또는 다중 양자 우물 구조, 양자 선(Quantum-Wire) 구조 또는 양자 점(Quantum Dot) 구조 등으로 형성될 수 있다.The
활성층(130)은 양자우물구조로 형성된 경우 예컨데, InxGa1-xN (0≤x≤1), AlyGa1-yN (0 ≤y≤1) 또는 InxAlyGa1-x-yN (0≤x≤1, 0 ≤y≤1, 0≤x+y≤1)의 조성식을 갖는 우물층과, InxGa1-xN (0≤x≤1), AlyGa1-yN (0≤y≤1) 또는 InxAlyGa1-x-yN (0≤x≤1, 0 ≤y≤1, 0≤x+y≤1)의 조성식을 갖는 장벽층을 갖는 단일 또는 양자우물구조를 갖을 수 있다. 상기 우물층은 상기 장벽층의 에너지 밴드갭보다 작은 에너지 밴드갭을 갖는 물질로 형성될 수 있으며, 이에 대한 자세한 설명은 후술하기로 한다.When the
또한, 활성층(130)의 위 또는/및 아래에는 도전형 클래드층(미도시)이 배치될 수 있으며, 상기 도전형 클래드층은 AlGaN계 반도체로 형성될 수 있으며, 활성층(130)의 밴드 갭 보다는 큰 밴드 갭을 가질 수 있다.In addition, a conductive cladding layer (not shown) may be disposed above or/or below the
활성층(130) 상에는 제2 반도체층(140)이 배치될 수 있으며, 제2 반도체층(140)은 활성층(130)으로 정공을 제공하는 p형 반도체층으로 구현될 수 있다.The
제2 반도체층(140)은 InxAlyGa1-x-yN (0≤x≤1, 0 ≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료, 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN 등에서 선택될 수 있으며, Mg, Zn, Ca, Sr, Ba 등의 p형 도펀트가 도핑될 수 있다.The
한편, 활성층(130)과 제2 반도체층(140) 사이에는 활성층(130)에서 공급된 정공과 재결합되지 않는 전자가 제2 반도체층(140)으로 공급되는 것을 방지하기 위해 전자 차단층(Electron blocking layer, 미도시)을 포함할 수 있으며, 이에 한정을 두지 않는다.Meanwhile, an electron blocking layer is provided between the
상술한 제1 반도체층(120), 활성층(130) 및 제2 반도체층(140)은 예를 들어, 유기금속 화학 증착법(MOCVD; Metal Organic Chemical Vapor Deposition), 화학 증착법(CVD; Chemical Vapor Deposition), 플라즈마 화학 증착법(PECVD; Plasma-Enhanced Chemical Vapor Deposition), 분자선 성장법(MBE; Molecular Beam Epitaxy), 수소화물 기상 성장법(HVPE; Hydride Vapor Phase Epitaxy), 스퍼터링(Sputtering) 등의 방법을 이용하여 형성될 수 있으며, 이에 대해 한정하지는 않는다.The
또한, 제1 반도체층(120) 및 제2 반도체층(140) 내의 도전형 도펀트의 도핑 농도는 균일 또는 불균일하게 형성될 수 있다. 즉, 복수의 반도체층은 다양한 도핑 농도 분포를 갖도록 형성될 수 있으며, 이에 대해 한정하지는 않는다.In addition, the doping concentration of the conductive dopant in the first and second semiconductor layers 120 and 140 may be formed uniformly or non-uniformly. That is, the plurality of semiconductor layers may be formed to have various doping concentration distributions, but the embodiment is not limited thereto.
또한, 제1 반도체층(120)이 p형 반도체층으로 구현되고, 제2 반도체층(140)이 n형 반도체층으로 구현될 수 있으며, 제2 반도체층(140) 상에는 n형 또는 p형 반도체층을 포함하는 제3 반도체층(미도시)이 형성될 수도 있다. 이에 따라, 발광 소자(100)는 np, pn, npn, pnp 접합 구조 중 적어도 어느 하나를 가질 수 있다. In addition, the
한편, 활성층(130)과 제2 반도체층(140)은 일부가 제거되어 제1 반도체층(120)의 일부가 노출될 수 있고, 노출된 제1 반도체층(120) 상에는 제1 전극(162)이 형성될 수 있다. 즉, 제1 반도체층(120)은 활성층(130)을 향하는 상면과 기판(110)을 향하는 하면을 포함하고, 상면은 적어도 일 영역이 노출된 영역을 포함하며, 제1 전극(162)은 상면의 노출된 영역상에 배치될 수 있다.Meanwhile, the
한편, 제1 반도체층(120)의 일부가 노출되게 하는 방법은 소정의 식각 방법을 사용할 수 있으며, 이에 한정하지 아니한다. 또한, 식각방법은 습식 식각, 건식 식각방법을 사용할 수 있다.Meanwhile, a method of exposing a part of the
또한, 제2 반도체층(140) 상에는 제2 전극(164)이 형성될 수 있다.Also, a
한편, 제1, 2 전극(162, 164)은 전도성 물질, 예를 들어 In, Co, Si, Ge, Au, Pd, Pt, Ru, Re, Mg, Zn, Hf, Ta, Rh, Ir, W, Ti, Ag, Cr, Mo, Nb, Al, Ni, Cu, 및 WTi 중에서 선택된 금속을 포함할 수 있으며, 또는 이들의 합금을 포함할 수 있고, 단층 또는 다층으로 형성될 수 있으며, 이에 한정을 두지 않는다.Meanwhile, the first and
전류분산주입층(125)는 제1 반도체층(120)과 활성층(130) 사이에 배치될 수 있다.The current
전류분산주입층(125)은 제1 반도체층(120) 상에 배치되며, 제1 에너지밴드갭을 갖는 전류분산층(126) 및 전류분산층(126) 상에 배치되며 상기 제1 에너지밴드갭보다 작은 제2 에너지배드갭을 갖는 전류주입우물층(127a) 및 전류주입우물층(127a) 상에 배치되며 상기 제1, 2 에너지 밴드갭 사이의 제3 에너지 배드갭을 갖는 전류주입장벽층(127b)을 포함하는 전류주입층(127)을 포함할 수 있다.The current
전류분산층(126)은 제1 반도체층(120)에서 주입되는 전자를 수평 방향으로 분산시킬 수 있다.The
전류분산층(126)은 AlxGa1-xN(0.1<x<0.2)의 조성으로 이루어지며, Al의 함량(x)이 0.1 미만인인 경우 상기 제1 에너지 밴드갭이 너무 작아져 제1 반도체층(120)에서 주입되는 전자가 통과되어 전자를 분산시킬 수 없게되며, 0.2 이상인 경우 상기 제1 에너지 밴드갭이 과다하게 커짐으로써 전자가 활성층(130)으로 주입되는 양이 낮아지므로 전자주입효율이 저하될 수 있다.The
이때, 전류분산층(126)은 i, Ge, Sn, Se 및 Te 중 적어도 하나의 n형 도펀트가 도핑되며, 상기 n형 도펀트의 도핑 농도는 4 ×1018 내지 5 × 1019 일 수 있다.At this time, the
전류분산층(125)의 두께(d1)는 30 Å 내지 70 Å 일 수 있으며, 두께(d1)가 30 Å 미만이면, 제1 반도체층(120)에서 주입된 전자가 터널링되어 상기 전자가 분산되지 않고 활성층(130)으로 주입되며, 70 Å 보다 두꺼우면 상기 전자의 터널링이 방지될 수 있으나 제조 공정 효율이 낮아질 수 있다.The thickness d1 of the
전류주입층(127)은 전류주입우물층(127a) 및 전류주입장벽층(127b)이 적어도 3 번이상 교대로 적층될 수 있다. 즉, 전류주입층(127)은 전류주입우물층(127a) 및 전류주입장벽층(127b)이 초격자 구조(Superlattice)를 이루며 적층될 수 있다.In the
전류주입층(127)은 전류주입우물층(127a)과 전류주입장벽층(127b)이 양자구속효과를 잃을 정도로 얇게 형성되어, 전자 또는 정공들이 양자역학적 터널효과에 의하여 전류주입층(127) 전체에 퍼져 에너지 밴드를 형성하도록 할 수 있다.The
여기서, 전류주입우물층(127a)은 GaN로 이루어질 수 있으며, 결과적으로 제1 반도체층(120)의 에너지 밴드갭과 동일한 상기 제2 에너지 밴드갭을 가질수 있으며, 이에 한정을 두지 않는다.Here, the current
전류주입장벽층(127b)는 InaAlbGa1-a-bN(0.03≤a≤0.05, 0.20≤b≤0.15)의 조성으로 이루어지며, Si, Ge, Sn, Se 및 Te 중 적어도 하나의 n형 도펀트가 도핑되며, 상기 n형 도펀트의 도핑 농도는, 1 ×1018 내지 3 × 1018 일 수 있다.The current
여기서, 전류주입장벽층(127b)의 두께(ds)는 15 Å 내지 30 Å 일 수 있으며, 15 Å 미만인 경우 전류주입우물층(127a)에 상기 전자를 가둘수 없으며, 30 Å 보다 두꺼운 경우 상기 전자가 터널링되지 않아 상기 전자의 주입효율이 낮아지게 될 수 있다.Here, the thickness (ds) of the current
전류주입우물층(127a) 및 전류주입장벽층(127b)을 포함하는 전류주입층(127)의 두께(d2)는 500 Å 내지 3000 Å일 수 있다. 실시 예에서, 전류주입층(127)의 두께(d2)는 전류주입우물층(127a)과 전류주입장벽층(127b) 한쌍의 두께이거나, 전체 두께일 수 있으며, 이에 한정을 두지 않는다.The thickness d2 of the
도 3는 제1 실시 예에 따른 발광소자의 에너지 밴드 다이어그램을 나타낸 도이다.3 is a diagram showing an energy band diagram of a light emitting device according to the first embodiment.
도 3을 참조하면, 발광소자(100)는 제1 반도체층(120), 전류분산주입층(125), 활성층(130) 및 제2 반도체층(140)을 포함할 수 있다.Referring to FIG. 3, the
여기서, 전류분산주입층(125)은 전류분산층(126) 및 전류주입층(127)을 포함할 수 있다.Here, the current
이때, 전류분산층(126)은 제1 반도체층(120)의 에너지 밴드갭보다 큰 제1 에너지 밴드갭(E1)을 가질 수 있다.In this case, the
제1 에너지 밴드갭(E1)은 3.7 eV 내지 3.8 eV 이며, 전류주입층(127)보다 큰 에너지 밴드갭을 가질 수 있다.The first energy band gap E1 is 3.7 eV to 3.8 eV, and may have an energy band gap greater than that of the
여기서, 전류분산층(126)은 도 1 및 도 2에서 상술한 바와 같이 AlxGa1-xN(0.1<x<0.2)의 조성으로 이루어지며, Al의 농도(함량)에 따라 제1 에너지 밴드갭(E1)이 커지거나 작아질 수 있다. Here, the current distribution layer 126 is composed of a composition of Al x Ga 1-x N (0.1<x<0.2) as described above in FIGS. 1 and 2, and the first energy according to the concentration (content) of Al The band gap E1 may increase or decrease.
전류분산층(126)은 제1 반도체층(120)에서 주입되는 전자가 수평 방향으로 분산되도록 함으로써, 전류주입층(127)으로 전자가 분산되어 전류 패스가 한 곳으로 집중되는 것을 방지할 수 있다.The
전류주입층(127)은 전류주입우물층(127a) 및 전류주입장벽층(127b)을 포함할 수 있으며, 전류주입우물층(127a) 및 전류주입장벽층(127b)이 서로 교대로 적층되어 초격자구조로 이루어진다.The
여기서, 전류주입우물층(127a)은 제1 반도체층(120)의 에너지 밴드갭과 동일한 제2 에너지 밴드갭(E2)으로 이루어질 수 있다. 실시 예에서, 제2 에너지 밴드갭(E2)은 제1 반도체층(120)의 에너지 밴드갭과 동일한 것으로 나타내고 설명하지만, 제1 반도체층(120)의 에너지 밴드갭보다 작을 수 있으며, 이에 한정을 두지 않는다.Here, the current
제2 에너지 밴드갭(E2)은 3.01 eV 내지 3.42 eV 일 수 있으며, 상술한 바와 같이 GaN로 이루어질 수 있으며, 이에 한정을 두지 않는다.The second energy band gap E2 may be 3.01 eV to 3.42 eV, and may be made of GaN as described above, but is not limited thereto.
전류주입장벽층(127b)은 제1, 2 에너지 밴드갭(E1, E2) 사이의 제3 에너지 밴드갭(E3)을 가질 수 있다.The current
즉, 제3 에너지 밴드갭(E3)은 3.45 eV 내지 3.55 eV 일 수 있으며, 상술한 바와 같이 InaAlbGa1-a-bN(0.03≤a≤0.05, 0.20≤b≤0.15)의 조성으로 이루어질 수 있다.That is, the third energy band gap E3 may be 3.45 eV to 3.55 eV, and as described above , it is made of a composition of In a Al b Ga 1-ab N (0.03≦a≦0.05, 0.20≦b≦0.15). I can.
여기서, 제3 에너지 밴드갭(E3)는 In 및 Al의 농도(함량)을 조절하여 에너지 밴드갭을 조절할 수 있으며, 이에 한정을 두지 않는다.Here, the third energy band gap E3 may adjust the energy band gap by adjusting the concentration (content) of In and Al, but is not limited thereto.
활성층(130)은 다중 양자우물 구조를 가질 수 있으며, 따라서 활성층(130)은 제1 내지 제3 우물층(Q1, Q2, Q3) 및 제1 내지 제3 장벽층(B1, B2. B3)을 포함할 수 있다. The
또한, 제1 내지 제3 우물층(Q1, Q2, Q3) 및 제1 내지 제3 장벽층(B1, B2, B3)은 서로 교대로 적층되는 구조를 가질 수 있다.In addition, the first to third well layers Q1, Q2, and Q3 and the first to third barrier layers B1, B2, and B3 may have a structure in which they are alternately stacked.
도 4는 제2 실시 예에 따른 발광소자의 에너지 밴드 다이어그램을 나타낸 도이다.4 is a diagram showing an energy band diagram of a light emitting device according to a second embodiment.
도 4는 도 3과 동일한 구성에 대하여 동일한 도면부호로 설명한다.4 illustrates the same configuration as that of FIG. 3 with the same reference numerals.
도 4을 참조하면, 발광소자(100)는 제1 반도체층(120), 전류분산주입층(125), 활성층(130) 및 제2 반도체층(140)을 포함할 수 있다.Referring to FIG. 4, the
여기서, 전류분산주입층(125)은 전류분산층(126) 및 전류주입층(127)을 포함할 수 있다.Here, the current
이때, 전류분산층(126)은 전류분산우물층(126a) 및 전류분산장벽층(126b)를 포함할 수 있다.In this case, the
전류분산우물층(126a)은 제1 반도체층(120)의 에너지 밴드갭보다 작은 제4 에너지 밴드갭(E4)으로 이루어지며, 제1 반도체층(120)에서 주입된 전자의 일정량을 가두어둘 수 있다.The current
전류분산우물층(126a)의 두께는 1.5nm 내지 50nm 일 수 있으며, 두께가 1.5nm 이하인 경우, 양자역학적으로 전자를 구속하기 어려워질 수 있으며, 두께가 50nm 이상인 경우, 발광소자의 결정품질을 저하하여 광효율을 저하시킬 수 있다.The thickness of the current
전류분산장벽층(126b)은 전류분산우물층(126a)에 인접하며, 제1 반도체층(120)의 에너지 밴드갭보다 큰 제1 에너지 밴드갭(E1)을 가질 수 있다.The current distribution barrier layer 126b is adjacent to the current
제1 에너지 밴드갭(E1)은 3.7 eV 내지 3.8 eV 이며, 전류주입층(127)보다 큰 에너지 밴드갭을 가질 수 있다.The first energy band gap E1 is 3.7 eV to 3.8 eV, and may have an energy band gap greater than that of the
여기서, 전류분산장벽층(126b)은 도 1 및 도 2에서 상술한 바와 같이 AlxGa1-xN(0.1<x<0.2)의 조성으로 이루어지며, Al의 농도(함량)에 따라 제1 에너지 밴드갭(E1)이 커지거나 작아질 수 있다.Here, the current distribution barrier layer 126b is made of a composition of Al x Ga 1-x N (0.1<x<0.2) as described above in FIGS. The energy band gap E1 may increase or decrease.
상술한, 전류분산우물층(126a)은 전류분산장벽층(126b)과 동일하게 조성될 수 있으나, Al의 농도(함량)이 다르게 조성되도록 할 수 있다.The above-described current
전류분산장벽층(126b)은 제1 반도체층(120)에서 주입되는 전자가 수평 방향으로 분산되도록 함으로써, 전류주입층(127)으로 전자가 분산되어 전류 패스가 한 곳으로 집중되는 것을 방지할 수 있다.The current distribution barrier layer 126b allows electrons injected from the
전류주입층(127)은 전류주입우물층(127a) 및 전류주입장벽층(127b)을 포함할 수 있으며, 전류주입우물층(127a) 및 전류주입장벽층(127b)이 서로 교대로 적층되어 초격자구조로 이루어진다.The
여기서, 전류주입우물층(127a)은 제1 반도체층(120)의 에너지 밴드갭과 동일한 제2 에너지 밴드갭(E2)으로 이루어질 수 있다. 실시 예에서, 제2 에너지 밴드갭(E2)은 제1 반도체층(120)의 에너지 밴드갭과 동일한 것으로 나타내고 설명하지만, 제1 반도체층(120)의 에너지 밴드갭보다 작을 수 있으며, 이에 한정을 두지 않는다.Here, the current
제2 에너지 밴드갭(E2)은 3.01 eV 내지 3.42 eV 일 수 있으며, 상술한 바와 같이 GaN로 이루어질 수 있으며, 이에 한정을 두지 않는다.The second energy band gap E2 may be 3.01 eV to 3.42 eV, and may be made of GaN as described above, but is not limited thereto.
전류주입장벽층(127b)은 제1, 2 에너지 밴드갭(E1, E2) 사이의 제3 에너지 밴드갭(E3)을 가질 수 있다.The current
즉, 제3 에너지 밴드갭(E3)은 3.45 eV 내지 3.55 eV 일 수 있으며, 상술한 바와 같이 InaAlbGa1-a-bN(0.03≤a≤0.05, 0.20≤b≤0.15)의 조성으로 이루어질 수 있다.That is, the third energy band gap E3 may be 3.45 eV to 3.55 eV, and as described above , it is made of a composition of In a Al b Ga 1-ab N (0.03≦a≦0.05, 0.20≦b≦0.15). I can.
여기서, 제3 에너지 밴드갭(E3)는 In 및 Al의 농도(함량)을 조절하여 에너지 밴드갭을 조절할 수 있으며, 이에 한정을 두지 않는다.Here, the third energy band gap E3 may adjust the energy band gap by adjusting the concentration (content) of In and Al, but is not limited thereto.
활성층(130)은 다중 양자우물 구조를 가질 수 있으며, 따라서 활성층(130)은 제1 내지 제3 우물층(Q1, Q2, Q3) 및 제1 내지 제3 장벽층(B1, B2. B3)을 포함할 수 있다. The
또한, 제1 내지 제3 우물층(Q1, Q2, Q3) 및 제1 내지 제3 장벽층(B1, B2, B3)은 서로 교대로 적층되는 구조를 가질 수 있다.In addition, the first to third well layers Q1, Q2, and Q3 and the first to third barrier layers B1, B2, and B3 may have a structure in which they are alternately stacked.
도 3 및 도 4에 나타낸 바와 같이, 전류주입층(127)은 적어도 3 이상의 전류주입우물층(127a) 및 전류주입장벽층(127b) 각각이 서로 동일하게 제2, 3 에너지 밴드갭(E2, E3)으로 나타내고 설명하지만, 적어도 3 이상의 전류주입우물층(127a) 및 전류주입장벽층(127b) 각각이 서로 다른 에너지 밴드갭을 가지도록 조성할 수 있으며, 이에 한정을 두지 않는다.3 and 4, the
도 5는 실시예에 따른 발광소자를 포함하는 발광소자 패키지를 나타낸 단면도이다.5 is a cross-sectional view illustrating a light emitting device package including a light emitting device according to an embodiment.
도 5를 참조하면, 실시예에 따른 발광소자 패키지(300)는 캐비티가 형성된 몸체(310), 몸체(310)의 캐비티에 실장된 광원부(320) 및 캐비티에 충진되는 수지부(350)를 포함할 수 있다.5, the light emitting
몸체(310)는 폴리프탈아미드(PPA: Polyphthalamide)와 같은 수지 재질, 실리콘(Si), 알루미늄(Al), 알루미늄 나이트라이드(AlN), 액정폴리머(PSG, photo sensitive glass), 폴리아미드9T(PA9T), 신지오택틱폴리스티렌(SPS), 금속 재질, 사파이어(Al2O3), 베릴륨 옥사이드(BeO), 인쇄회로기판(PCB, Printed Circuit Board), 세라믹 중 적어도 하나로 형성될 수 있다.The
몸체(310)는 사출 성형, 에칭 공정 등에 의해 형성될 수 있으나 이에 대해 한정하지는 않는다.The
광원부(320)는 몸체(310)의 바닥면상에 배치되며, 일 예로 광원부(320)는 도 1 내지 도 4에서 도시하고 설명한 발광소자 중 어느 하나일 수 있다. 발광소자는 예를 들어, 적색, 녹색, 청색, 백색 등의 빛을 방출하는 유색 발광 소자 또는 자외선을 방출하는 UV(Ultra Violet) 발광소자일 수 있으나, 이에 대해 한정하지는 않는다. 또한, 발광 소자는 한 개 이상 실장될 수 있다.The
몸체(310)는 제1 전극(330) 및 제2 전극(340)을 포함할 수 있다. 제1 전극(330) 및 제2 전극(340)은 광원부(320)와 전기적으로 연결되어 광원부(320)에 전원을 공급할 수 있다.The
또한, 제1 전극(330) 및 제2 전극(340)은 서로 전기적으로 분리되며, 광원부(320)에서 발생된 빛을 반사시켜 광 효율을 증가시킬 수 있고, 또한 광원부(320)에서 발생된 열을 외부로 배출시킬 수 있다.In addition, the
도 5에는 제1 전극(330)과 제2 전극(340) 모두가 와이어(360)에 의해 광원부(320)와 본딩된 것을 도시하나, 이에 한정하지 않으며, 특히 수직형 발광소자의 경우는 제1 전극(330) 및 제2 전극(340) 중 어느 하나가 와이어(360)에 의해 광원부(320)와 본딩될 수 있으며, 플립칩 방식에 의해 와이어(360) 없이 광원부(320)와 전기적으로 연결될 수도 있다.5 shows that both the
이러한 제1 전극(330) 및 제2 전극(340)은 금속 재질, 예를 들어, 티타늄(Ti), 구리(Cu), 니켈(Ni), 금(Au), 크롬(Cr), 탄탈늄(Ta), 백금(Pt), 주석(Sn), 은(Ag), 인(P), 알루미늄(Al), 인듐(In), 팔라듐(Pd), 코발트(Co), 실리콘(Si), 게르마늄(Ge), 하프늄(Hf), 루테늄(Ru), 철(Fe) 중에서 하나 이상의 물질 또는 합금을 포함할 수 있다. 또한, 제1 전극(330) 및 제2 전극(340)은 단층 또는 다층 구조를 가지도록 형성될 수 있으며, 이에 대해 한정하지는 않는다.The
수지부(350)는 캐비티에 충진될 수 있으며, 형광체(미도시)를 포함할 수 있다. 수지부(350)는 투명한 실리콘, 에폭시, 및 기타 수지 재질로 형성될 수 있으며, 캐비티 내에 충진한 후, 이를 자외선 또는 열 경화하는 방식으로 형성될 수 있다. The
형광체(미도시)는 광원부(320)에서 방출되는 광의 파장에 따라 종류가 선택되어 발광소자 패키지(300)가 백색광을 구현하도록 할 수 있다.The type of the phosphor (not shown) may be selected according to the wavelength of light emitted from the
수지부(350)에 포함되어 있는 형광체(미도시)는 광원부(320)에서 방출되는 광의 파장에 따라 청색 발광 형광체, 청록색 발광 형광체, 녹색 발광 형광체, 황녹색 발광 형광체, 황색 발광 형광체, 황적색 발광 형광체, 오렌지색 발광 형광체, 및 적색 발광 형광체중 하나가 적용될 수 있다. The phosphor (not shown) included in the
즉, 형광체(미도시)는 광원부(320)에서 발생하는 빛의 파장을 변환시킬 수 있다. 광원부(320)에서 방출되는 광의 파장에 종류가 선택되어 발광소자 패키지가 백색광을 구현하도록 할 수 있다. 예를 들어, 광원부(320)가 청색 발광 다이오드이고 형광체(미도시)가 황색 형광체인 경우, 황색 형광체는 청색 빛에 의해 여기되어 황색 빛을 방출할 수 있으며, 청색 발광 다이오드에서 발생한 청색 빛 및 청색 빛에 의해 여기 되어 발생한 황색 빛이 혼색됨에 따라 발광소자 패키지(300)는 백색 빛을 제공할 수 있다.That is, the phosphor (not shown) may convert a wavelength of light generated from the
실시예에 따른 발광소자는 조명 시스템에 적용될 수 있다. 조명 시스템은 복수의 발광소자가 어레이된 구조를 포함하며, 도 6 및 도 7에 나타낸 표시 장치, 도 8에 나타낸 조명 장치를 포함하고, 조명등, 신호등, 차량 전조등, 전광판 등이 포함될 수 있다.The light emitting device according to the embodiment may be applied to a lighting system. The lighting system includes a structure in which a plurality of light emitting devices are arrayed, and includes the display device shown in FIGS. 6 and 7, the lighting device shown in FIG. 8, and may include a lighting lamp, a traffic light, a vehicle headlight, an electric sign, and the like.
도 6은 실시예에 따른 발광소자를 포함하는 표시장치의 분해 사시도이다.6 is an exploded perspective view of a display device including a light emitting device according to an exemplary embodiment.
도 6을 참조하면, 실시예에 따른 표시 장치(1000)는 도광판(1041)과, 도광판(1041)에 빛을 제공하는 광원 모듈(1031)와, 도광판(1041) 아래에 반사 부재(1022)와, 도광판(1041) 위에 광학 시트(1051)와, 광학 시트(1051) 위에 표시 패널(1061)과, 도광판(1041), 광원 모듈(1031) 및 반사 부재(1022)를 수납하는 바텀 커버(1011)를 포함할 수 있으나, 이에 한정되지 않는다.6, the
바텀 커버(1011), 반사시트(1022), 도광판(1041), 광학 시트(1051)는 라이트유닛(1050)으로 정의될 수 있다.The
도광판(1041)은 빛을 확산시켜 면광원화 시키는 역할을 한다. 도광판(1041)은 투명한 재질로 이루어지며, 예를 들어, PMMA(polymethylmethacrylate)와 같은 아크릴 수지 계열, PET(polyethylene terephthalate), PC(poly carbonate), COC(cycloolefin copolymer) 및 PEN(polyethylene naphthalate) 수지 중 하나를 포함할 수 있다.The
광원 모듈(1031)은 도광판(1041)의 적어도 일 측면에 빛을 제공하며, 궁극적으로는 표시 장치의 광원으로써 작용하게 된다.The
광원 모듈(1031)은 적어도 하나를 포함하며, 도광판(1041)의 일 측면에서 직접 또는 간접적으로 광을 제공할 수 있다. 광원 모듈(1031)은 기판(1033)과 상기에 개시된 실시예에 따른 발광 발광 소자(1035)를 포함하며, 발광 소자(1035)는 기판(1033) 상에 소정 간격으로 어레이될 수 있다. The
기판(1033)은 회로패턴(미도시)을 포함하는 인쇄회로기판(PCB, Printed Circuit Board)일 수 있다. 다만, 기판(1033)은 일반 PCB 뿐 아니라, 메탈 코어 PCB(MCPCB, Metal Core PCB), 연성 PCB(FPCB, Flexible PCB) 등을 포함할 수도 있으며, 이에 대해 한정하지는 않는다. 발광소자(1035)는 바텀 커버(1011)의 측면 또는 방열 플레이트 상에 탑재될 경우, 기판(1033)은 제거될 수 있다. 여기서, 방열 플레이트의 일부는 바텀 커버(1011)의 상면에 접촉될 수 있다.The
그리고, 복수의 발광소자(1035)는 기판(1033) 상에 빛이 방출되는 출사면이 도광판(1041)과 소정 거리 이격되도록 탑재될 수 있으며, 이에 대해 한정하지는 않는다. 발광소자(1035)는 도광판(1041)의 일측 면인 입광부에 광을 직접 또는 간접적으로 제공할 수 있으며, 이에 대해 한정하지는 않는다.In addition, the plurality of light emitting
도광판(1041) 아래에는 반사 부재(1022)가 배치될 수 있다. 반사 부재(1022)는 도광판(1041)의 하면으로 입사된 빛을 반사시켜 위로 향하게 함으로써, 라이트유닛(1050)의 휘도를 향상시킬 수 있다. 반사 부재(1022)는 예를 들어, PET, PC, PVC 레진 등으로 형성될 수 있으나, 이에 대해 한정하지는 않는다. 반사 부재(1022)는 바텀 커버(1011)의 상면일 수 있으며, 이에 대해 한정하지는 않는다.A
바텀 커버(1011)는 상기 도광판(1041), 광원 모듈(1031) 및 반사 부재(1022) 등을 수납할 수 있다. 이를 위해, 바텀 커버(1011)는 상면이 개구된 박스(box) 형상을 갖는 수납부(1012)가 구비될 수 있으며, 이에 대해 한정하지는 않는다. 상기 바텀 커버(1011)는 탑 커버와 결합될 수 있으며, 이에 대해 한정하지는 않는다.The
바텀 커버(1011)는 금속 재질 또는 수지 재질로 형성될 수 있으며, 프레스 성형 또는 압출 성형 등의 공정을 이용하여 제조될 수 있다. 또한 바텀 커버(1011)는 열 전도성이 좋은 금속 또는 비 금속 재료를 포함할 수 있으며, 이에 대해 한정하지는 않는다.The
표시 패널(1061)은 예컨대, LCD 패널로서, 서로 대향되는 투명한 재질의 제 1 및 제 2기판, 그리고 제 1 및 제 2기판 사이에 개재된 액정층을 포함한다. 표시 패널(1061)의 적어도 일면에는 편광판이 부착될 수 있으며, 이러한 편광판의 부착 구조로 한정하지는 않는다. 표시 패널(1061)은 광학 시트(1051)를 통과한 광에 의해 정보를 표시하게 된다. 이러한 표시 장치(1000)는 각 종 휴대 단말기, 노트북 컴퓨터의 모니터, 랩탑 컴퓨터의 모니터, 텔레비젼 등에 적용될 수 있다.The
광학 시트(1051)는 표시 패널(1061)과 도광판(1041) 사이에 배치되며, 적어도 한 장의 투광성 시트를 포함한다. 광학 시트(1051)는 예컨대 확산 시트, 수평 및 수직 프리즘 시트, 및 휘도 강화 시트 등과 같은 시트 중에서 적어도 하나를 포함할 수 있다. 확산 시트는 입사되는 광을 확산시켜 주고, 수평 또는/및 수직 프리즘 시트는 입사되는 광을 표시 영역으로 집광시켜 주며, 상기 휘도 강화 시트는 손실되는 광을 재사용하여 휘도를 향상시켜 준다. 또한 상기 표시 패널(1061) 위에는 보호 시트가 배치될 수 있으며, 이에 대해 한정하지는 않는다.The
여기서, 광원 모듈(1031)의 광 경로 상에는 광학 부재로서, 도광판(1041), 및 광학 시트(1051)를 포함할 수 있으며, 이에 대해 한정하지는 않는다.Here, on the light path of the
도 7은 도 6의 표시장치의 단면도이다.7 is a cross-sectional view of the display device of FIG. 6.
도 7을 참조하면, 표시 장치(1100)는 바텀 커버(1152), 상기에 개시된 발광 소자(1124)가 어레이된 기판(1120), 광학 부재(1154), 및 표시 패널(1155)을 포함한다. Referring to FIG. 7, the
기판(1120)과 발광 소자(1124)는 광원 모듈(1160)로 정의될 수 있다. 바텀 커버(1152), 적어도 하나의 광원 모듈(1160), 광학 부재(1154)는 라이트유닛(1150)으로 정의될 수 있다. 바텀 커버(1152)에는 수납부(1153)를 구비할 수 있으며, 이에 대해 한정하지는 않는다. 광원 모듈(1160)은 기판(1120) 및 기판(1120) 위에 배열된 복수의 발광 소자(1124)를 포함한다.The
여기서, 광학 부재(1154)는 렌즈, 도광판, 확산 시트, 수평 및 수직 프리즘 시트, 및 휘도 강화 시트 등에서 적어도 하나를 포함할 수 있다. 도광판은 PC 재질 또는 PMMA(polymethyl methacrylate) 재질로 이루어질 수 있으며, 이러한 도광판은 제거될 수 있다. 확산 시트는 입사되는 광을 확산시켜 주고, 수평 및 수직 프리즘 시트는 입사되는 광을 표시 영역으로 집광시켜 주며, 휘도 강화 시트는 손실되는 광을 재사용하여 휘도를 향상시켜 준다.Here, the
광학 부재(1154)는 광원 모듈(1160) 위에 배치되며, 광원 모듈(1160)로부터 방출된 광을 면 광원하거나, 확산, 집광 등을 수행하게 된다.The
도 8은 실시예에 따른 발광소자를 포함하는 조명장치의 분해 사시도이다.8 is an exploded perspective view of a lighting device including a light emitting device according to an embodiment.
도 8을 참조하면, 실시 예에 따른 조명 장치는 커버(2100), 광원 모듈(2200), 방열체(2400), 전원 제공부(2600), 내부 케이스(2700), 소켓(2800)을 포함할 수 있다. 또한, 실시 예에 따른 조명 장치는 부재(2300)와 홀더(2500) 중 어느 하나 이상을 더 포함할 수 있다. 광원 모듈(2200)은 실시 예에 따른 발광소자를 포함할 수 있다.Referring to FIG. 8, the lighting device according to the embodiment includes a
예컨대, 커버(2100)는 벌브(bulb) 또는 반구의 형상을 가지며, 속이 비어 있고, 일 부분이 개구된 형상으로 제공될 수 있다. 커버(2100)는 광원 모듈(2200)과 광학적으로 결합될 수 있다. 예를 들어, 커버(2100)는 광원 모듈(2200)로부터 제공되는 빛을 확산, 산란 또는 여기 시킬 수 있다. 커버(2100)는 일종의 광학 부재일 수 있다. 커버(2100)는 방열체(2400)와 결합될 수 있다. 커버(2100)는 방열체(2400)와 결합하는 결합부를 가질 수 있다.For example, the
커버(2100)의 내면에는 유백색 도료가 코팅될 수 있다. 유백색의 도료는 빛을 확산시키는 확산재를 포함할 수 있다. 커버(2100)의 내면의 표면 거칠기는 커버(2100)의 외면의 표면 거칠기보다 크게 형성될 수 있다. 이는 광원 모듈(2200)로부터의 빛이 충분히 산란 및 확산되어 외부로 방출시키기 위함이다. A milky white paint may be coated on the inner surface of the
커버(2100)의 재질은 유리(glass), 플라스틱, 폴리프로필렌(PP), 폴리에틸렌(PE), 폴리카보네이트(PC) 등일 수 있다. 여기서, 폴리카보네이트는 내광성, 내열성, 강도가 뛰어나다. 커버(2100)는 외부에서 광원 모듈(2200)이 보이도록 투명할 수 있고, 불투명할 수 있다. 커버(2100)는 블로우(blow) 성형을 통해 형성될 수 있다.The material of the
광원 모듈(2200)은 방열체(2400)의 일 면에 배치될 수 있다. 따라서, 광원 모듈(2200)로부터의 열은 방열체(2400)로 전도된다. 광원 모듈(2200)은 발광소자(2210), 연결 플레이트(2230), 커넥터(2250)를 포함할 수 있다.The
부재(2300)는 상기 방열체(2400)의 상면 위에 배치되고, 복수의 발광소자(2210)들과 커넥터(2250)이 삽입되는 가이드홈(2310)들을 갖는다. 가이드홈(2310)은 발광소자(2210)의 기판 및 커넥터(2250)와 대응된다.The
부재(2300)의 표면은 빛 반사 물질로 도포 또는 코팅된 것일 수 있다. 예를 들면, 부재(2300)의 표면은 백색의 도료로 도포 또는 코팅된 것일 수 있다. 이러한 부재(2300)는 커버(2100)의 내면에 반사되어 광원 모듈(2200)측 방향으로 되돌아오는 빛을 다시 커버(2100) 방향으로 반사한다. 따라서, 실시 예에 따른 조명 장치의 광 효율을 향상시킬 수 있다.The surface of the
부재(2300)는 예로서 절연 물질로 이루어질 수 있다. 광원 모듈(2200)의 연결 플레이트(2230)는 전기 전도성의 물질을 포함할 수 있다. 따라서, 방열체(2400)와 연결 플레이트(2230) 사이에 전기적인 접촉이 이루어질 수 있다. 부재(2300)는 절연 물질로 구성되어 연결 플레이트(2230)와 방열체(2400)의 전기적 단락을 차단할 수 있다. 방열체(2400)는 광원 모듈(2200)로부터의 열과 전원 제공부(2600)로부터의 열을 전달받아 방열한다.The
홀더(2500)는 내부 케이스(2700)의 절연부(2710)의 수납홈(2719)을 막는다. 따라서, 내부 케이스(2700)의 상기 절연부(2710)에 수납되는 전원 제공부(2600)는 밀폐된다. 홀더(2500)는 가이드 돌출부(2510)를 갖는다. 가이드 돌출부(2510)는 전원 제공부(2600)의 돌출부(2610)가 관통하는 홀을 구비할 수 있다.The
전원 제공부(2600)는 외부로부터 제공받은 전기적 신호를 처리 또는 변환하여 광원 모듈(2200)로 제공한다. 전원 제공부(2600)는 내부 케이스(2700)의 수납홈(2719)에 수납되고, 홀더(2500)에 의해 내부 케이스(2700)의 내부에 밀폐된다.The
전원 제공부(2600)는 돌출부(2610), 가이드부(2630), 베이스(2650), 돌출부(2670)를 포함할 수 있다.The
가이드부(2630)는 베이스(2650)의 일 측에서 외부로 돌출된 형상을 갖는다. 가이드부(2630)는 홀더(2500)에 삽입될 수 있다. 베이스(2650)의 일 면 위에 다수의 부품이 배치될 수 있다. 다수의 부품은 예를 들어, 외부 전원으로부터 제공되는 교류 전원을 직류 전원으로 변환하는 직류변환장치, 광원 모듈(2200)의 구동을 제어하는 구동칩, 광원 모듈(2200)을 보호하기 위한 ESD(ElectroStatic discharge) 보호 소자 등을 포함할 수 있으나 이에 대해 한정하지는 않는다.The
돌출부(2670)는 베이스(2650)의 다른 일 측에서 외부로 돌출된 형상을 갖는다. 돌출부(2670)는 내부 케이스(2700)의 연결부(2750) 내부에 삽입되고, 외부로부터의 전기적 신호를 제공받는다. 예컨대, 돌출부(2670)는 내부 케이스(2700)의 연결부(2750)의 폭과 같거나 작게 제공될 수 있다. 돌출부(2670)에는 "+ 전선"과 "- 전선"의 각 일 단이 전기적으로 연결되고, "+ 전선"과 "- 전선"의 다른 일 단은 소켓(2800)에 전기적으로 연결될 수 있다.The
내부 케이스(2700)는 내부에 전원 제공부(2600)와 함께 몰딩부를 포함할 수 있다. 몰딩부는 몰딩 액체가 굳어진 부분으로서, 전원 제공부(2600)가 내부 케이스(2700) 내부에 고정될 수 있도록 한다.The
이상에서는 본 발명의 바람직한 실시예에 대하여 도시하고 설명하였지만, 본 발명은 상술한 특정의 실시예에 한정되지 아니하며, 특허청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형실시들은 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해되어서는 안될 것이다.In the above, preferred embodiments of the present invention have been illustrated and described, but the present invention is not limited to the specific embodiments described above, and without departing from the gist of the present invention claimed in the claims, the present invention belongs to the technical field to which the present invention belongs. Various modifications may be possible by those of ordinary skill in the art, and these modifications should not be understood individually from the technical spirit or prospect of the present invention.
Claims (14)
상기 제1 반도체층 상에 배치된 제2 반도체층;
상기 제1, 2 반도체층 사이에 배치된 활성층; 및
상기 제1 반도체층과 상기 활성층 사이에 배치된 전류분산주입층;을 포함하고,
상기 전류분산주입층은,
상기 제1 반도체층 상에 배치되며, 제1 에너지 밴드갭을 갖는 전류분산층; 및
상기 전류분산층 상에 배치되며 상기 제1 에너지 밴드갭보다 작은 제2 에너지 밴드갭을 갖는 전류주입우물층 및 상기 전류주입우물층 상에 배치되며 상기 제1, 2 에너지 밴드갭 사이의 제3 에너지 밴드갭을 갖는 전류주입장벽층을 포함하는 전류주입층;을 포함하고,
상기 전류주입우물층 및 상기 전류주입장벽층은 적어도 3번이상 교대로 적층되고,
상기 전류분산층은 AlxGa1-xN(0.1<x<0.2)의 조성을 포함하고,
상기 전류주입우물층은 GaN 조성을 포함하고,
상기 전류주입장벽층은 InaAlbGa1-a-bN(0.03≤a≤0.05, 0.20≤b≤0.15)의 조성을 포함하고,
상기 제1 반도체층의 에너지 밴드갭은, 상기 전류주입우물층의 제2 에너지 밴드갭과 동일하고, 상기 전류주입장벽층의 제3 에너지 밴드갭보다 작은 발광소자.A first semiconductor layer;
A second semiconductor layer disposed on the first semiconductor layer;
An active layer disposed between the first and second semiconductor layers; And
Including; a current dispersion injection layer disposed between the first semiconductor layer and the active layer,
The current dispersion injection layer,
A current distribution layer disposed on the first semiconductor layer and having a first energy band gap; And
A current injection well layer disposed on the current distribution layer and having a second energy band gap smaller than the first energy band gap, and a third energy disposed on the current injection well layer and between the first and second energy band gaps Including; a current injection layer including a current injection barrier layer having a band gap,
The current injection well layer and the current injection barrier layer are alternately stacked at least three times,
The current distribution layer includes a composition of Al x Ga 1-x N (0.1<x<0.2),
The current injection well layer contains a GaN composition,
The current injection barrier layer includes a composition of In a Al b Ga 1-ab N (0.03≤a≤0.05, 0.20≤b≤0.15),
The energy band gap of the first semiconductor layer is the same as the second energy band gap of the current injection well layer and is smaller than the third energy band gap of the current injection barrier layer.
상기 전류분산층의 두께는 30 Å 내지 70 Å 이고,
상기 전류주입장벽층의 두께는 15 Å 내지 30 Å 이고,
상기 전류주입층의 두께는 500 Å 내지 3000 Å 인 발광소자.The method of claim 1,
The thickness of the current distribution layer is 30 Å to 70 Å,
The thickness of the current injection barrier layer is 15 Å to 30 Å,
A light emitting device having a thickness of the current injection layer of 500 Å to 3000 Å.
상기 전류분산층은 Si, Ge, Sn, Se 및 Te 중 적어도 하나의 n형 도펀트가 도핑되며,
상기 전류분산층에 도핑된 n형 도펀트의 도핑 농도는 4 ×1018 내지 5 × 1019이고,
상기 전류주입장벽층은 Si, Ge, Sn, Se 및 Te 중 적어도 하나의 n형 도펀트가 도핑되며,
상기 전류주입장벽층에 도핑된 n형 도펀트의 도핑 농도는 1 ×1018 내지 3 × 1018인 발광소자.The method of claim 1,
The current distribution layer is doped with at least one n-type dopant of Si, Ge, Sn, Se, and Te,
The doping concentration of the n-type dopant doped in the current distribution layer is 4 × 10 18 to 5 × 10 19 ,
The current injection barrier layer is doped with at least one n-type dopant of Si, Ge, Sn, Se, and Te,
A light emitting device having a doping concentration of 1 × 10 18 to 3 × 10 18 of the n-type dopant doped in the current injection barrier layer.
상기 제1 에너지 밴드갭은 3.7 eV 내지 3.8 eV 이고,
상기 제2 에너지 밴드갭은 3.01 eV 내지 3.42 eV 이고,
상기 제3 에너지 밴드갭은 3.45 eV 내지 3.55 eV 인 발광소자.The method of claim 1,
The first energy band gap is 3.7 eV to 3.8 eV,
The second energy band gap is 3.01 eV to 3.42 eV,
The third energy band gap is 3.45 eV to 3.55 eV light emitting device.
상기 전류분산층은,
상기 제1 에너지밴드갭을 가지는 전류분산장벽층; 및
상기 제1 반도체층과 상기 전류분산장벽층 사이에 상기 제2, 3 에너지 밴드갭 사이의 제4 에너지 밴드갭을 가지는 전류분산우물층;을 포함하는 발광소자.The method of claim 1,
The current distribution layer,
A current distribution barrier layer having the first energy band gap; And
And a current distribution well layer having a fourth energy band gap between the second and third energy band gaps between the first semiconductor layer and the current distribution barrier layer.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020140104605A KR102237113B1 (en) | 2014-08-12 | 2014-08-12 | Light emitting device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020140104605A KR102237113B1 (en) | 2014-08-12 | 2014-08-12 | Light emitting device |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20160019799A KR20160019799A (en) | 2016-02-22 |
KR102237113B1 true KR102237113B1 (en) | 2021-04-08 |
Family
ID=55445467
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020140104605A KR102237113B1 (en) | 2014-08-12 | 2014-08-12 | Light emitting device |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR102237113B1 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20180086068A (en) | 2017-01-20 | 2018-07-30 | 엘지이노텍 주식회사 | Semiconductor device and semiconductor device package including the same |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102007273B1 (en) * | 2013-01-04 | 2019-08-05 | 엘지이노텍 주식회사 | Light emitting device |
-
2014
- 2014-08-12 KR KR1020140104605A patent/KR102237113B1/en active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
KR20160019799A (en) | 2016-02-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6215255B2 (en) | Light emitting device, light emitting device package, and lighting system | |
EP2858127B1 (en) | Light emitting diode | |
KR101990095B1 (en) | Light emitting device, method for fabricating the same, and light emitting device package | |
US10546974B2 (en) | Light-emitting device | |
KR20150032115A (en) | Light emitting device | |
KR102237113B1 (en) | Light emitting device | |
KR102019849B1 (en) | Light emitting device | |
KR102187474B1 (en) | Light emitting device | |
KR20150062530A (en) | Light emitting device | |
KR102218719B1 (en) | Light emitting device | |
KR102020493B1 (en) | Light emitting device | |
KR20150089769A (en) | Light emitting device | |
KR102065778B1 (en) | Light emitting device | |
KR20140099687A (en) | Light emitting device | |
KR102163987B1 (en) | Light emitting device | |
KR101997255B1 (en) | Light emitting device | |
KR102019835B1 (en) | Light emitting device | |
KR102163949B1 (en) | Light emitting device | |
KR102019751B1 (en) | Light emitting device | |
KR102212730B1 (en) | Light emitting device | |
KR102251120B1 (en) | Light emitting device | |
KR20150068174A (en) | Light emitting device | |
KR102131334B1 (en) | Light emitting device | |
KR20150017241A (en) | Light emitting device | |
KR102187480B1 (en) | A Light emitting device and A Fabrication method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right |