KR102242563B1 - 픽셀 패턴 및 이를 포함하는 이미지 센서 - Google Patents

픽셀 패턴 및 이를 포함하는 이미지 센서 Download PDF

Info

Publication number
KR102242563B1
KR102242563B1 KR1020150034040A KR20150034040A KR102242563B1 KR 102242563 B1 KR102242563 B1 KR 102242563B1 KR 1020150034040 A KR1020150034040 A KR 1020150034040A KR 20150034040 A KR20150034040 A KR 20150034040A KR 102242563 B1 KR102242563 B1 KR 102242563B1
Authority
KR
South Korea
Prior art keywords
unit pixels
area
unit
corner
pixel
Prior art date
Application number
KR1020150034040A
Other languages
English (en)
Other versions
KR20160109514A (ko
Inventor
히사노리 이하라
양준석
정상일
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020150034040A priority Critical patent/KR102242563B1/ko
Priority to US15/065,962 priority patent/US9793310B2/en
Publication of KR20160109514A publication Critical patent/KR20160109514A/ko
Application granted granted Critical
Publication of KR102242563B1 publication Critical patent/KR102242563B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H04N5/37452—
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/771—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising storage means other than floating diffusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14607—Geometry of the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/1461—Pixel-elements with integrated switching, control, storage or amplification elements characterised by the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/778—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself
    • H04N5/37455—
    • H04N5/37457—
    • H04N5/378—

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

픽셀 패턴은 상호 이격되어 형성된 단위 픽셀들과, 단위 픽셀들을 정의하는 소자분리막을 포함하고, 단위 픽셀들은 단위 픽셀들 중 어느 하나의 단위 픽셀을 중심으로 방사 방향으로 반복 형성되는 허니콤 구조를 가진다.

Description

픽셀 패턴 및 이를 포함하는 이미지 센서{Pixel pattern and image sensor comprising the same}
본 발명의 기술적 사상은 픽셀 패턴 및 이를 포함하는 이미지 센서에 관한 것으로, 이미지 센서의 픽셀 어레이에 형성되는 픽셀 패턴에 관한 것이다.
이미지 센서(image sensor)는 대상물의 2차원적 또는 3차원적 이미지를 캡쳐(capture)하는 장치이다. 이미지 센서는 대상물로부터 반사되는 빛의 세기에 따라 반응하는 광전 변환 소자를 이용해 대상물의 이미지를 생성한다. 최근 CMOS (Complementary Metal-Oxide Semiconductor) 기술이 발전하면서, CMOS를 이용한 CMOS 이미지 센서가 널리 사용되고 있으며, 스마트폰(smart-phone), 디지털 카메라(digital camera) 등의 광범위한 보급에 따라 보다 신뢰성 높은 이미지에 대한 요구도 커지고 있다.
본 발명의 기술적 사상이 이루고자 하는 기술적 과제는 픽셀 패턴이 미세화될 경우에도 공정상 신뢰성을 유지할 수 있는 픽셀 패턴 및 이를 포함하는 이미지 센서를 제공하는 것이다.
본 발명의 기술적 사상에 의한 일 양태에 따른 픽셀 패턴은 상호 이격되어 형성되며 라운딩(rounding)된 코너들을 가지는 단위 픽셀들과, 상기 단위 픽셀들을 정의하는 소자분리막을 포함하고, 상기 단위 픽셀들은 상기 단위 픽셀들 중 어느 하나의 단위 픽셀을 중심으로 방사 방향으로 반복 형성되는 허니콤 구조를 가지며, 상기 소자분리막은 DTI일 수 있다.
상기 소자분리막은 서로 인접하는 제1 내지 제3 단위 픽셀들 사이에 위치하는 갭 영역을 가지고, 상기 갭 영역은 Y 자 형상을 가질 수 있다.
상기 단위 픽셀들 중 서로 인접하는 단위 픽셀들은 제1 폭으로 이격되며, 상기 갭 영역은 상기 제1 내지 제3 단위 픽셀들의 코너들 중 상기 제1 폭만큼 이격되며 인접하는 코너들을 잇는 선분에 의해 정의되는 코너 영역을 포함하고, 상기 코너 영역의 면적은 다음의 수식을 만족할 수 있다.
Figure 112015023958681-pat00001
(단, S는 상기 코너 영역의 면적, x는 상기 제1 폭)
일부 실시예들에서, 상기 단위 픽셀들 각각은 평면도상에서 라운딩된 육각형 형상가지고, 상기 코너 영역의 면적은 다음의 수식을 만족할 수 있다.
Figure 112015023958681-pat00002
(단, S는 상기 코너 영역의 면적, x는 상기 제1 폭, a'는 코너라운딩 폭)
상기 제1 폭은100 ~ 300 nm 일 수 있다. 상기 단위 픽셀들 각각은 적어도 하나 이상의 활성 영역을 정의하는 STI를 포함할 수 있다.
본 발명의 기술적 사상에 의한 다른 양태에 따른 픽셀 패턴은 라운딩된 코너들을 가지는 단위 픽셀들과, 상기 단위 픽셀들을 정의하는 소자분리막을 포함하고, 상기 단위 픽셀들은 제1 방향을 따라 나란히 이격되어 배치되며, 상기 제1 방향에 수직하는 제2 방향을 따라 어긋나도록 이격되어 배치되고, 상기 소자분리막은 DTI일 수 있다.
일부 실시예들에서, 상기 단위 픽셀들 각각은 평면도상에서 라운딩된 사각형 형상을 가질 수 있다. 상기 소자분리막은 서로 인접하는 제1 내지 제3 단위 픽셀들 사이에 위치하는 갭 영역을 가지고, 상기 갭 영역은 T 자 형상을 가질 수 있다. 상기 단위 픽셀들은 상기 제1 방향 및 상기 제2 방향 각각을 따라 제1 폭으로 이격되어 배치될 수 있다.
상기 갭 영역은 상기 제1 단위 픽셀의 제1 코너, 상기 제1 코너와 인접한 상기 제2 단위 픽셀의 제2 코너 및 상기 제1 및 제2 코너와 인접한 상기 제3 단위 픽셀의 변을 잇는 사각형 영역에 의해 정의되는 코너 영역을 포함하고, 상기 코너 영역의 면적은 다음의 수식을 만족할 수 있다.
Figure 112015023958681-pat00003
(단, S는 상기 코너 영역의 면적, x는 상기 제1 폭, a''는 코너라운딩 폭)
일부 실시예들에서, 상기 단위 픽셀들 각각은 상기 단위 픽셀들 각각이 포함하는 변들 중 상기 제1 방향으로 연장되는 적어도 하나 이상의 변에 위치하는 돌출부를 포함할 수 있다. 상기 갭 영역은 상기 제1 단위 픽셀의 제1 코너, 상기 제1 코너와 인접한 상기 제2 단위 픽셀의 제2 코너 및 상기 제1 및 제2 코너와 인접한 상기 제3 단위 픽셀의 변을 잇는 사각형 영역에 의해 정의되는 코너 영역을 포함하고, 상기 코너 영역의 면적은 다음의 수식을 만족할 수 있다.
Figure 112015023958681-pat00004
(단, S는 상기 코너 영역의 면적, x는 상기 제1 폭, a''는 코너라운딩 폭, Sp는 상기 돌출부의 면적)
일부 실시예들에서, 상기 단위 픽셀들 각각은 평면도상에서 원 형상을 가지고, 상기 코너 영역의 면적은 다음의 수식을 만족할 수 있다.
Figure 112015023958681-pat00005
(단, S는 상기 코너 영역의 면적, x는 상기 제1 폭, r은 상기 단위 픽셀의 반지름)
한편, 상기 제1 폭 및 상기 단위 픽셀의 반지름은 다음의 수식을 만족할 수 있다.
Figure 112015023958681-pat00006

본 발명의 기술적 사상에 의한 일 양태에 따른 이미지 센서는 평면도상에서 라운딩된 육각형 형상을 가지며 상호 이격되어 형성되는 단위 픽셀들과, 상기 단위 픽셀들을 정의하는 제1 소자분리막을 포함하고, 상기 단위 픽셀들 각각은 반도체 기판 내부에 형성된 광전 변환부와, 제1 내지 제3 활성 영역들을 정의하는 제2 소자분리막과, 상기 제1 활성 영역에 형성되는 전송 트랜지스터와, 상기 제2 활성 영역에 형성되는 접지부를 포함하며, 상기 단위 픽셀들은 상기 단위 픽셀들 중 어느 하나의 단위 픽셀을 중심으로 방사 방향으로 반복 형성되는 허니콤 구조를 가지고, 상기 제1 소자분리막은 DTI이며, 상기 제2 소자분리막은 STI일 수 있다.
상기 단위 픽셀들 중 선택되는 제1 단위 픽셀에 위치하는 상기 제3 활성 영역은 상기 제1 단위 픽셀의 인접한 두 변을 따라서 꺽쇠 형상으로 연장될 수 있다.
상기 제1 단위 픽셀은 상기 제1 단위 픽셀의 제3 활성 영역에 형성되는 구동 트랜지스터 및 선택 트랜지스터를 포함할 수 있다. 상기 제1 단위 픽셀에 인접하여 위치하는 제2 단위 픽셀은 상기 제2 단위 픽셀의 제3 활성 영역에 형성되는 리셋 트랜지스터를 포함할 수 있다. 상기 제1 단위 픽셀 및 상기 제2 단위 픽셀은 상기 구동 트랜지스터 및 상기 리셋 트랜지스터를 상호 공유할 수 있다.
본 발명의 기술적 사상에 의한 픽셀 패턴에 의할 경우, 픽셀 패턴이 고도로 미세화된 피쳐 사이즈를 가지는 경우에도 소자분리막에 형성되는 코너 영역의 면적을 감소시킴으로써 소자분리막 물질과 단위 픽셀 물질 간의 열팽창 계수 차이로 인한 스트레스성 크랙(crack) 발생 위험을 감소시킬 수 있다. 나아가, 상기 코너 영역의 면적이 감소될 경우 소자분리막을 갭필(gap fill)하는 공정 동안 상기 코너 영역에 발생할 수 있는 보이드(void)를 감소 또는 제거할 수 있으며, 이에 따라 상기 보이드에 의한 공정 불량이 야기되는 것을 감소시킬 수 있다.
도 1은 본 발명의 실시예에 따른 픽셀 패턴을 포함하는 이미지 처리 시스템을 나타내는 블록도이다.
도 2a는 본 발명의 기술적 사상에 의한 일 실시예에 따른 픽셀 어레이의 일부를 예시적으로 나타낸 평면도이다.
도 2b는 도 2a의 A 영역 부분 확대도이다.
도 2c는 도 2a의 픽셀 패턴의 효과를 설명하기 위한 비교 실시예로서, 도 2a의 A 영역에 대응되는 영역의 부분 확대도이다.
도 3a는 도 2a의 A 영역 부분 확대도로서, 코너라운딩 효과를 고려한 단위 픽셀들을 예시적으로 나타낸 도면이다.
도 3b는 도 3a를 참조하여 설명한 단위 픽셀과의 차이점을 설명하기 위한 비교 실시예이다.
도 4a는 본 발명의 기술적 사상에 의한 다른 실시예에 따른 픽셀 어레이의 일부를 예시적으로 나타낸 평면도다.
도 4b는 도 4a의 B 영역 부분 확대도로서, 코너라운딩 효과를 고려한 단위 픽셀들을 예시적으로 나타낸 도면이다.
도 5a는 본 발명의 기술적 사상에 의한 다른 실시예에 따른 픽셀 어레이의 일부를 예시적으로 나타낸 평면도다.
도 5b는 도 5a의 C 영역 부분 확대도로서, 코너라운딩 효과를 고려한 단위 픽셀들을 예시적으로 나타낸 도면이다.
도 6a는 본 발명의 기술적 사상에 의한 다른 실시예에 따른 픽셀 어레이의 일부를 예시적으로 나타낸 평면도다.
도 6b는 도 6a의 D 영역 부분 확대도이다.
도 7a 내지 도 7c는 본 발명의 기술적 사상에 의한 실시예들에 따른 단위 픽셀의 회로도들을 예시적으로 나타낸 도면들이다.
도 8은 본 발명의 기술적 사상에 의한 일 실시예에 따른 단위 픽셀들 각각의 구조를 예시적으로 나타낸 평면도이다.
도 9는 본 발명의 기술적 사상에 의한 일 실시예에 따른 복수의 단위 픽셀들의 레이아웃을 예시적으로 나타내는 블록도이다.
도 10a 내지 도 10c는 본 발명의 실시예들에 따른 픽셀 어레이들에 적용될 수 있는 컬러 필터 배열을 예시적으로 나타낸 도면들이다.
도 11은 본 발명의 실시예들에 따른 픽셀 패턴들을 포함하는 이미지 센서를 포함하는 전자 시스템을 예시적으로 나타낸 도면이다.
도 12는 본 발명의 실시예들에 따른 픽셀 패턴들을 포함하는 이미지 센서를 포함하는 이미지 처리 시스템의 블록도를 나타낸 도면이다.
도 13 내지 도 17는 본 발명의 실시예들에 따른 이미지 센서가 적용된 멀티미디어 장치의 예들을 보여준다.
이하, 첨부 도면을 참조하여 본 발명의 실시예들을 상세히 설명한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고, 이들에 대한 중복된 설명은 생략한다.
본 발명의 실시예들은 당해 기술 분야에서 통상의 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위하여 제공되는 것으로, 아래의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래의 실시예들로 한정되는 것은 아니다. 오히려, 이들 실시예는 본 개시를 더욱 충실하고 완전하게 하며 당업자에게 본 발명의 사상을 완전하게 전달하기 위하여 제공되는 것이다.
본 명세서에서 제1, 제2 등의 용어가 다양한 부재, 영역, 층들, 부위 및/또는 구성 요소들을 설명하기 위하여 사용되지만, 이들 부재, 부품, 영역, 층들, 부위 및/또는 구성 요소들은 이들 용어에 의해 한정되어서는 안 됨은 자명하다. 이들 용어는 특정 순서나 상하, 또는 우열을 의미하지 않으며, 하나의 부재, 영역, 부위, 또는 구성 요소를 다른 부재, 영역, 부위 또는 구성 요소와 구별하기 위하여만 사용된다. 따라서, 이하 상술할 제1 부재, 영역, 부위 또는 구성 요소는 본 발명의 가르침으로부터 벗어나지 않고서도 제2 부재, 영역, 부위 또는 구성 요소를 지칭할 수 있다. 예를 들어, 본 발명의 권리 범위로부터 이탈되지 않은 채 제1 구성 요소는 제2 구성 요소로 명명될 수 있고, 유사하게 제2 구성 요소도 제1 구성 요소로 명명될 수 있다.
달리 정의되지 않는 한, 여기에 사용되는 모든 용어들은 기술 용어와 과학 용어를 포함하여 본 발명 개념이 속하는 기술 분야에서 통상의 지식을 가진 자가 공통적으로 이해하고 있는 바와 동일한 의미를 지닌다. 또한, 통상적으로 사용되는, 사전에 정의된 바와 같은 용어들은 관련되는 기술의 맥락에서 이들이 의미하는 바와 일관되는 의미를 갖는 것으로 해석되어야 하며, 여기에 명시적으로 정의하지 않는 한 과도하게 형식적인 의미로 해석되어서는 아니 될 것임은 이해될 것이다.
어떤 실시예가 달리 구현 가능한 경우에 특정한 공정 순서는 설명되는 순서와 다르게 수행될 수도 있다. 예를 들어, 연속하여 설명되는 두 공정이 실질적으로 동시에 수행될 수도 있고, 설명되는 순서와 반대의 순서로 수행될 수도 있다.
첨부 도면에 있어서, 예를 들면, 제조 기술 및/또는 공차에 따라, 도시된 형상의 변형들이 예상될 수 있다. 따라서, 본 발명의 실시예들은 본 명세서에 도시된 영역의 특정 형상에 제한된 것으로 해석되어서는 아니 되며, 예를 들면 제조 과정에서 초래되는 형상의 변화를 포함하여야 한다.
도 1은 본 발명의 실시예에 따른 픽셀 패턴을 포함하는 이미지 처리 시스템을 나타내는 블록도이다.
도 1을 참조하면, 본 발명의 실시예에 따른 이미지 처리 시스템(Image process system, 10)은 이미지 센서(Image sensor, 100), 이미지 프로세서(200), 디스플레이 유닛(300) 및 렌즈(500)를 포함할 수 있다.
일부 실시예들에서, 상기 이미지 센서(100)는 픽셀 어레이(Pixel array, 110), 로우 드라이버(Row Driver, 120), 상관 이중 샘플링(CDS: Correlated Double Sampling) 블록(130), 아날로그 디지털 컨버터(ADC: Analog Digital Converter, 140), 램프 신호 발생기(Ramp Generator, 160) 및 타이밍 제너레이터(Timing Generator, 170), 카운터 컨트롤러(counter controller, 171), 제어 레지스터 블록(control Register Block, 180) 및 버퍼(Buffer, 190)를 포함할 수 있다.
상기 이미지 센서(100)는 이미지 프로세서(200)의 제어에 의해 렌즈(500)를 통해 촬상된 대상물(object, 400)을 센싱하고, 상기 이미지 프로세서(200)는 상기 이미지 센서(100)에 의해 센싱되어 출력된 이미지를 디스플레이 유닛(300)에 출력할 수 있다. 이때, 디스플레이 유닛(300)은 영상을 출력할 수 있는 다양한 장치들 중 어느 하나로 구현될 수 있다. 예컨대, 상기 디스플레이 유닛(300)은 컴퓨터, 휴대폰, 또는 카메라가 구비된 전자 장치 등으로 구현될 수 있다.
이때, 상기 이미지 프로세서(200)는 카메라 컨트롤(210), 이미지 신호 프로세서(220) 및 PC 인터페이스(PC I/F: interface, 230)를 포함할 수 있다. 상기 카메라 컨트롤(210)은 상기 제어 레지스터 블록(180)을 제어할 수 있다. 이때, 상기 카메라 컨트롤(210)은I2C(Inter-Integrated Circuit)를 이용하여 이미지 센서(100), 즉, 상기 제어 레지스터 블록(180)을 제어할 수 있으나, 본 발명의 범위가 이에 한정되는 것은 아니다.
이미지 신호 프로세서(Image Signal Processor, 220)는 상기 버퍼(190)의 출력 신호인 이미지 데이터를 입력 받아 이미지를 사람이 보기 좋도록 가공하여 가공된 이미지를 PC I/F(230)를 통해 디스플레이 유닛(300)으로 출력할 수 있다.
상기 이미지 신호 프로세서(220)는 도 1에서는 이미지 프로세서(200) 내부에 위치하는 것으로 도시하였으나, 이에 한정되지 않는다. 예를 들어, 상기 이미지 신호 프로세서(220)는 상기 이미지 센서(100)의 내부에 위치할 수도 있다.
픽셀 어레이(110)는 예컨대 포토 다이오드(photo diode), 포토 트랜지스터(photo transistor), 포토 게이트(photo gate) 또는 핀드 포토 다이오드(PPD: pinned photo diode) 등의 광 감지 소자(photosensitive element)를 포함할 수 있다. 픽셀 어레이(110)는 상기 광 감지 소자를 이용하여 빛을 감지하고, 이를 전기적 신호로 변환하여 영상 신호를 생성할 수 있다.
타이밍 제너레이터(170)는 로우 드라이버(120), ADC(140), 램프 신호 발생기(160) 및 카운터 컨트롤러(171) 각각에 제어 신호 또는 클럭 신호를 출력하여 상기 로우 드라이버(120), ADC(140), 램프 신호 발생기(160) 및 카운터 컨트롤러(171)의 동작 또는 타이밍을 제어할 수 있으며, 제어 레지스터 블록(180)은 램프 신호 발생기(160), 타이밍 제너레이터(170), 카운터 컨트롤러(171) 및 버퍼(190) 각각에 제어 신호를 출력하여 동작을 제어할 수 있다. 이때, 상기 제어 레지스터 블록(180)은 상기 카메라 컨트롤(210)의 제어를 받아 동작할 수 있다.
카운터 컨트롤러(171)는 상기 제어 레지스터 블록(180)으로부터 제어 신호를 수신하여 상기 ADC(140)에 포함된 복수의 카운터(미도시)들에 카운터 제어 신호(CCS: counter control signal)를 전송하여 상기 카운터(미도시)들의 동작을 제어할 수 있다.
로우 드라이버(120)는 픽셀 어레이(110)를 행(row) 단위로 구동할 수 있다. 예컨대, 로우 드라이버(120)는 픽셀 어레이(110)을 구성하는 각 단위 픽셀의 전송 트랜지스터들을 제어하는 전송 제어 신호, 리셋 트랜지스터를 제어하는 리셋 제어 신호, 선택 트랜지스터를 제어하는 선택 제어 신호 등을 생성할 수 있다. 그리고, 픽셀 어레이(110)는 로우 드라이버(120)로부터 제공된 행 선택 신호에 의해 선택되는 행(row)으로부터 리셋 신호와 영상 신호를 CDS(130)로 출력한다. 상기 CDS(130)는 입력 받은 리셋 신호와 영상 신호를 상관 이중 샘플링을 수행할 수 있다.
ADC(140)는 상기 램프 신호 발생기(160)로부터 제공된 램프 신호와 CDS(130)로부터 출력되는 상관 이중 샘플링된 신호를 비교하여 그 결과 신호를 출력하고, 상기 결과 신호를 카운팅하여 버퍼(190)로 출력한다.
버퍼(190)는 상기 ADC(130)로부터 출력된 디지털 신호를 임시 저장한 후 센싱하고 증폭하여 출력한다. 이때, 상기 버퍼(190)는 임시 저장을 위해 각 열에 하나씩 포함된 복수의 칼럼 메모리 블록(미도시) 및 상기 ADC(130)로부터 출력된 디지털 신호를 센싱하고 증폭하기 위한 센스 앰프(미도시)를 포함할 수 있다.
도 2a는 본 발명의 기술적 사상에 의한 일 실시예에 따른 픽셀 어레이의 일부를 예시적으로 나타낸 평면도다.
도 2a를 참조하면, 픽셀 어레이(110')는 소자분리막(112) 및 상기 소자분리막(112)에 의해 정의되는 복수의 단위 픽셀들(114)을 포함할 수 있다.
소자분리막(112)은 서로 인접하는 단위 픽셀들(114) 간의 전기적 또는 광학적 분리를 위한 것으로서, 소자분리막(112)은 예를 들면 DTI (Deep Trench Isolation) 공정으로 형성된 트렌치에 실리콘 옥사이드(silicon oxide) 또는 폴리실리콘(polysilicon) 등을 채움으로써 형성될 수 있다.
이러한 소자분리막(112)은 상기 단위 픽셀들(114) 간의 캐리어(carrier) 교환으로 신호 대 잡음비(signal-to-noise ratio)를 저하시키는 전기적 크로스토크(electric crosstalk) 현상을 방지할 수 있다.
또한, 소자분리막(112)의 측벽은 빛의 반사율이 높은 물질로 도핑(doping)되어, 특정 단위 픽셀로 입사되는 빛이 인접하는 다른 단위 픽셀로 투과하여 신호 대 잡음비를 저하시키는 광학적 크로스토크(optical crosstalk) 현상을 방지할 수도 있다. 예컨대, 상기 소자분리막(112)의 측벽은 보론(boron)이 도핑된 폴리실리콘(polysilicon) 등으로 형성될 수 있으나, 이에 한정되지 않는다.
복수의 단위 픽셀들(114)은 픽셀 어레이(110') 내에서 특정 픽셀 패턴을 가지며 제1 폭(x)으로 상호 이격되어 배치될 수 있다.
예를 들면, 단위 픽셀들(114b 내지 114g)은 단위 픽셀들(114) 중 선택되는 어느 하나의 단위 픽셀(114a)을 중심으로 방사 방향으로 반복 형성되는 허니콤(honeycomb) 구조를 가질 수 있다.
일부 실시예들에서, 상기 단위 픽셀들(114)은 제1 방향(X축 방향)을 따라 나란히 이격되어 배치되며, 상기 제1 방향(X축 방향)에 수직하는 제2 방향(Y축 방향)을 따라 어긋나도록 이격되어 배치될 수 있다.
복수의 단위 픽셀들(114) 각각은 평면도상에서 다양한 형상을 가질 수 있다. 일부 실시예들에서, 단위 픽셀(114)은 본 실시예와 같이 6 개의 변의 길이(L) 및 코너각(θ)이 동일한 정육각형 형상(regular hexagonal shape)을 가질 수 있다. 다른 일부 실시예들에서, 단위 픽셀(114)은 6 개의 변의 길이(L) 또는 코너각(θ)이 동일하지 않은 육각형 형상을 가질 수 있다. 또 다른 일부 실시예들에서, 단위 픽셀(114)은 도 4a 내지 도 6b에 도시된 바와 유사하게 다각형, 원 또는 타원 형상을 가질 수도 있다.
복수의 단위 픽셀들(114) 각각은 후술할 복수의 트랜지스터(transistor)들, 광전 변환부, 접지(ground) 영역 및 부유 확산(floating diffusion) 영역 등을 포함할 수 있으며, 이에 대하여는 도 8 및 도 9를 참조하여 후술하기로 한다.
도 2b는 도 2a의 A 영역 부분 확대도이다.
도 2b를 참조하면, 본 실시예에서와 같이 복수의 단위 픽셀들(114) 각각이 육각형 형상을 가지며 도 2a의 픽셀 패턴에 따라 배치될 경우, 서로 인접하는 제1 내지 제3 단위 픽셀들(114a, 114b, 114c) 사이의 소자분리막(112) 영역, 즉 도 2b의 갭 영역(GA1)은 Y 자 형상을 가질 수 있다.
한편, 상기 갭 영역(GA1)은 제1 내지 제3 단위 픽셀들(114a, 114b, 114c) 각각의코너들 중 서로 인접하는 코너들(Ca, Cb, Cc)에 의해 정의되는 코너 영역(CA1)을 포함할 수 있다.
상기 코너 영역(CA1)의 면적(S1)은 수학식 1을 만족할 수 있다.
Figure 112015023958681-pat00007
(단, S1은 상기 코너 영역(CA1)의 면적, x는 상기 제1 폭)
도 2c는 도 2a의 픽셀 패턴의 효과를 설명하기 위한 비교 실시예로서, 도 2a의 A 영역에 대응되는 영역의 부분 확대도이다.
도 2c를 참조하면, 복수의 단위 픽셀들(114_ref1) 각각이 사각형 형상을 가지며 매트릭스 구조(matrix structure)로 배치될 경우, 서로 인접하는 제1 내지 제4 단위 픽셀들(114a_ref1, 114b_ref1, 114c_ref1, 114d_ref1) 사이의 소자분리막(112_ref1) 영역, 즉 갭 영역(GA_ref1)은 도 2c에 도시된 바와 같이 십자 형상을 가질 수 있다.
한편, 상기 갭 영역(GA_ref1)은 제1 내지 제4 단위 픽셀들(114a_ref1, 114b_ref1, 114c_ref1, 114d_ref1) 각각의코너들 중 서로 인접하는 코너들(Ca_ref1, Cb_ref1, Cc_ref1, Cd_ref1)에 의해 정의되는 코너 영역(CA_ref1)을 포함할 수 있다.
상기 코너 영역(CA_ref1)의 면적(S_ref1)은 수학식 2를 만족할 수 있다.
Figure 112015023958681-pat00008
(단, S_ref1은 상기 코너 영역(CA_ref1)의 면적, x는 상기 제1 폭)
상기 수학식 1 및 수학식 2를 통해, 단위 픽셀간 이격된 거리(즉, 제1 폭(x))가 동일한 경우 도 2b의 코너 영역(CA1)의 면적(S1)이 도 2c의 코너 영역(CA_ref1)의면적(S_ref1)보다 작은 것을 확인할 수 있다.
이와 같이 코너 영역(CA1)의 면적이 감소될 경우 소자분리막(112)을 이루는 물질(예를 들면 실리콘 옥사이드)과 단위 픽셀들(114)을 이루는 물질(예를 들면 실리콘) 간의 열팽창 계수 차이로 인한 스트레스성 크랙 발생 위험을 감소시킬 수 있다. 나아가, 코너 영역(CA1)의 면적이 감소될 경우 트렌치 내에 소자분리막(112)을 갭필하는 공정 동안 코너 영역(CA1)에 발생할 수 있는 보이드를 감소 또는 제거할 수 있으며, 이에 따라 상기 보이드에 의한 공정 불량이 야기되는 것을 줄일 수 있게 된다.
도 3a는 도 2a의 A 영역 부분 확대도로서, 코너라운딩 효과를 고려한 단위 픽셀들(114')을 예시적으로 나타낸 도면이다.
도 3a를 참조하면, 코너라운딩(corner rounding) 효과를 고려할 경우의 단위 픽셀들(114')은 상기 코너라운딩 효과를 고려하지 않은 단위 픽셀들(114, 도2b 참조)보다 평면도상에서 적은 면적을 가질 수 있다.
여기서, 코너라운딩 효과란 다각형 형상의 단위 픽셀을 형성하기 위한 포토 공정 또는 식각 공정이 진행되는 동안에, 상기 다각형 형상의 단위 픽셀의 코너들이 라운드지게 형성되는 현상을 의미할 수 있다.
상기 코너라운딩 효과에 의해 상기 단위 픽셀들(114a', 114b', 114c') 각각의 코너들(Ca', Cb', Cc')이 라운드지도록 형성됨으로써, 인접한 단위 픽셀들(114a', 114b', 114c') 간의 최대 코너 이격 폭(x+2a')은 설계된 최대 코너 이격 폭(x, 도 2b 참조)보다 증가하게 된다.
한편, 본 실시예에 따를 때 서로 인접하는 제1 내지 제3 단위 픽셀들(114a', 114b', 114c') 사이의 소자분리막(212) 영역, 즉 갭 영역(GA1')은 라운드진 Y 자 형상을 가질 수 있다.
여기서, 제1 내지 제3 단위 픽셀들(114a', 114b', 114c') 각각의 코너들 중 서로 인접하는 코너들(Ca', Cb', Cc')에 의해 코너 영역(CA1')을 정의할 수 있으며, 상기 코너 영역(CA1')의 면적(S1')은 수학식 3을 만족할 수 있다.
Figure 112015023958681-pat00009
(단, S1'은 상기 코너 영역(CA1')의 면적, x는 상기 제1 폭, a'는 상기 코너들(Ca', Cb', Cc') 각각에서 상기 코너라운딩 효과에 의해 증가된 코너라운딩 폭)
도 3b는 도 3a를 참조하여 설명한 단위 픽셀과의 차이점을 설명하기 위한 비교 실시예이다.
도 3b를 참조하면, 서로 인접한 단위 픽셀들(114a_ref2, 114b_ref2, 114c_ref2, 114d_ref2) 각각이 가지는 코너들(Ca_ref2, Cb_ref2, Cc_ref2, Cd_ref2)은 상기 도 3a를 참조하여 설명한 코너라운딩 효과에 의해 라운드진 형상을 가질 수 있다. 즉, 각 단위 픽셀들(114a_ref2, 114b_ref2, 114c_ref2, 114d_ref2) 간의 최대 코너 이격 폭(
Figure 112015023958681-pat00010
x+2a)은 설계된 최대 코너 이격 폭(
Figure 112015023958681-pat00011
x, 도 2c 참조)보다 증가하게 된다.
이와 같이 복수의 단위 픽셀들(114_ref2) 각각이 사각형 형상을 가지며 매트릭스 구조로 배치될 경우, 서로 인접하는 제1 내지 제4 단위 픽셀들(114a_ref2, 114b_ref2, 114c_ref2, 114d_ref2) 사이의 소자분리막(112_ref2) 영역, 즉 갭 영역(GA_ref2)은 도 3b에 도시된 바와 같이 라운드진 십자 형상을 가질 수 있다.
한편, 상기 갭 영역(GA_ref2)은 제1 내지 제4 단위 픽셀들(114a_ref2, 114b_ref2, 114c_ref2, 114d_ref2) 각각의 코너들 중 서로 인접하는 라운드진 코너들(Ca_ref2, Cb_ref2, Cc_ref2, Cd_ref2)에 의해 정의되는 코너 영역(CA_ref2)을 포함할 수 있다.
상기 코너 영역(CA_ref2)의 면적(S_ref2)은 수학식 4를 만족할 수 있다.
Figure 112015023958681-pat00012
(단, S_ref2은 상기 코너 영역(CA_ref2)의 면적, x는 상기 제1 폭, a는 상기 코너들(Ca_ref2, Cb_ref2, Cc_ref2, Cd_ref2) 각각에서 상기 코너라운딩 효과에 의해 증가된 코너라운딩 폭)
상기 수학식 3 및 수학식 4 각각을 살펴보면, 도 3a의 코너 영역(CA1')의 면적(S1')은 도 2b를 참조하여 상술한 코너 영역(CA1)의 면적(S1)보다 증가하였고, 도 3b의 코너 영역(CA_ref2)의 면적(S_ref2)은 도 2c를 참조하여 상술한 코너 영역(CA_ref1)의 면적(S_ref1)보다 증가하였음을 알 수 있다.
다만, 도 3a에서와 같이 단위 픽셀이 육각형 형상을 가질 경우에는 단위 픽셀이 도 3b에서와 같이 사각형 형상을 가지는 경우보다 코너라운딩 효과에 의해 증가되는 코너라운딩 폭이 더 작아질 수 있다. 즉, 수학식 3에서의 증가된 코너라운딩 폭(a')은 수학식 4에서의 증가된 코너라운딩 폭(a)보다 작은 값을 가지게 된다. 이는 사각형 형상의 코너보다 육각형 형상의 코너가 코너라운딩 효과의 영향을 덜 받기 때문이다.
따라서, 도 3a에서와 같이 단위 픽셀이 육각형 형상을 가질 경우, 설령 코너라운딩 효과를 고려하지 않더라도 단위 픽셀이 사각형 형상을 가지는 경우보다 코너 영역(CA1)의 면적(S1)을 감소시킬 수 있으며(도 2b 참조), 코너라운딩 효과를 고려할 경우에도 단위 픽셀이 사각형 형상을 가지는 경우보다 설계와 공정 간의 패턴 차이를 감소시킬 수 있으며, 이에 따라 인접한 단위 픽셀들 사이에 형성된 코너 영역(CA1')의 면적(S1')을 보다 감소시킬 수 있게 된다.
도 4a는 본 발명의 기술적 사상에 의한 다른 실시예에 따른 픽셀 어레이의 일부를 예시적으로 나타낸 평면도다.
도 4a를 참조하면, 픽셀 어레이(210')는 소자분리막(212) 및 상기 소자분리막(212)에 의해 정의되는 복수의 단위 픽셀들(214)을 포함할 수 있다.
소자분리막(212)은 예를 들면 DTI 공정으로 형성된 트렌치에 실리콘 옥사이드 또는 폴리실리콘 등을 채움으로써 형성될 수 있다.
또한, 도 2a를 참조하여 설명한 바와 유사하게 소자분리막(212)의 측벽은 빛의 반사율이 높은 물질로 도핑되어 광학적 크로스토크 현상을 방지할 수도 있다.
일부 실시예들에서, 단위 픽셀(214)은 본 실시예와 같이 4 개의 변의 길이(L2) 및 코너각(θ2)이 동일한 정사각형 형상을 가질 수 있다. 다른 일부 실시예들에서, 단위 픽셀(214)은 4 개의 변의 길이(L2) 또는 코너각(θ2)이 동일하지 않은 사각형 형상을 가질 수 있다.
복수의 단위 픽셀들(214)은 픽셀 어레이(210') 내에서 특정 픽셀 패턴을 가지며 제1 폭(x)으로 상호 이격되어 배치될 수 있다.
예를 들면, 단위 픽셀들(214b 내지 214g)은 단위 픽셀들(214) 중 선택되는 어느 하나의 단위 픽셀(214a)을 중심으로 방사 방향으로 반복 형성되는 허니콤 구조를 가질 수 있다.
일부 실시예들에서, 상기 단위 픽셀들(214)은 도 4a에 도시된 바와 같이 제1 방향(X축 방향)을 따라 나란히 이격되어 배치되며, 상기 제1 방향(X축 방향)에 수직하는 제2 방향(Y축 방향)을 따라 어긋나도록 이격되어 배치될 수 있다.
단위 픽셀들(214)이 도 4a에 도시된 픽셀 패턴으로 배치될 경우, 서로 인접하는 제1 내지 제3 단위 픽셀들(214a, 214c, 214d) 사이의 소자분리막(212) 영역, 즉 갭 영역(GA2)은 T 자 형상을 가질 수 있다.
한편, 갭 영역(GA2)이 T 자 형상을 가질 경우 코너라운딩 효과에 따른 코너 영역의 면적 증가를 완화시킴으로써 스트레스성 크랙 및 보이드를 감소시킬 수 있으며, 이에 대하여는 도 4b를 참조하여 상세히 설명하도록 한다.
도 4b는 도 4a의 B 영역 부분 확대도로서, 코너라운딩 효과를 고려한 단위 픽셀들(214')을 예시적으로 나타낸 도면이다.
도 4b를 참조하면, 코너라운딩 효과를 고려할 경우의 단위 픽셀들(214')은 상기 코너라운딩 효과를 고려하지 않은 단위 픽셀들(214)보다 평면도상에서 적은 면적을 가질 수 있다.
상기 코너라운딩 효과에 의해 상기 단위 픽셀들(214a', 214d') 각각의 코너들(Ca2', Cd2')이 라운드지도록 형성됨으로써, 인접한 단위 픽셀들(214a', 214c', 214d') 간의 최대 코너 이격 폭(
Figure 112015023958681-pat00013
x+a'')은 설계된 최대 코너 이격 폭(
Figure 112015023958681-pat00014
x, 도 2c 참조)보다 증가하게 된다.
여기서, 제1 및 제4 단위 픽셀들(214a', 214d')의 코너들 중 서로 인접하는 코너들(Ca2', Cd2') 및 제3 단위 픽셀(214c')의 변(sc)에 의해 코너 영역(CA2')을 정의할 수 있으며, 상기 코너 영역(CA2')의 면적(S2')은 수학식 5를 만족할 수 있다.
Figure 112015023958681-pat00015
(단, S2'은 상기 코너 영역(CA2')의 면적, x는 상기 제1 폭, a''는 a는 상기 코너들(Ca2', Cb2') 각각에서 상기 코너라운딩 효과에 의해 증가된 코너라운딩 폭)
상기 수학식 5 및 도 4b를 통해, 갭 영역(GA2, 도 4a 참조)이 T 자 형상을 가질 경우 코너라운딩 효과에 따른 코너 영역의 면적 증가가 감소될 수 있음을 확인할 수 있다. 즉, 도 3b를 참조하여 설명한 비교 실시예와 같이 갭 영역이 십자 형상을 가질 경우 코너 영역(CA_ref2)의 면적(S_ref2)은 4개의 코너들(Ca_ref2, Cb_ref2, Cc_ref2, Cd_ref2, 도 3b 참조)에서의 코너라운딩에 영향을 받으나, 본 실시예와 같이 갭 영역이 T 자 형상을 가질 경우 코너 영역(CA2')의 면적(S2')은 2개의 코너들(Ca2', Cd2')에서의 코너라운딩에만 영향을 받기 때문이다.
도 5a는 본 발명의 기술적 사상에 의한 다른 실시예에 따른 픽셀 어레이의 일부를 예시적으로 나타낸 평면도다.
도 5a를 참조하면, 픽셀 어레이(310')는 소자분리막(312) 및 상기 소자분리막(312)에 의해 정의되는 복수의 단위 픽셀들(314)을 포함할 수 있다.
도 5a의 단위 픽셀들(314) 각각은 도 4a를 참조하여 설명한 단위 픽셀들(214)과 유사한 구조를 가지나, 돌출부(316)를 더 포함하는 점에 차이가 있으며, 돌출부(316) 외의 다른 구성에 대한 내용은 설명의 간략화를 위해 생략하기로 한다.
도 5a를 참조하면, 복수의 단위 픽셀들(314) 각각의 제1 방향(X축 방향)으로 연장되는 적어도 하나 이상의 변(sc)에는 돌출부(316)가 형성되어 있다. 본 실시예에서는 단위 픽셀들(314) 각각의 제1 방향(X축 방향)으로 연장되는 변들(sc) 모두에 돌출부(316)가 형성된 것으로 도시되었으나, 제1 방향(X축 방향)으로 연장되는 변들(sc) 중 어느 하나의 변에만 돌출부(316)가 형성될 수도 있다.
일부 실시예들에서, 돌출부(316)는 상기 변(sc)의 중앙 영역에 형성되어, 코너 영역(CA3', 도 5b 참조)의 면적을 감소시키는 역할을 수행할 수 있다.
본 실시예에서의 돌출부(316)는 삼각형 형상을 가지는 것으로 도시되었으나, 이에 한정되지 않고 다양한 형상을 가질 수도 있다.
도 5b는 도 5a의 C 영역 부분 확대도로서, 코너라운딩 효과를 고려한 단위 픽셀들(314')을 예시적으로 나타낸 도면이다.
도 5b를 참조하면, 복수의 단위 픽셀들(314') 각각의 제1 방향(X축 방향)으로 연장되는 적어도 하나 이상의 변(sc)에 돌출부(316)가 형성될 경우, 코너 영역(CA3')의 면적(S3')은 상기 돌출부(316)의 면적만큼 감소될 수 있다. 즉, 상기 코너 영역(CA3')의 면적(S3')은 수학식 6을 만족할 수 있다.
Figure 112015023958681-pat00016
(단, S3'은 상기 코너 영역(CA3')의 면적, x는 상기 제1 폭, a''는 상기 코너라운딩 효과에 의해 증가된 코너라운딩 폭, Sp는 상기 돌출부(316)의 면적)
이와 같이 복수의 단위 픽셀들(314') 각각의 적어도 하나 이상의 변(sc)에 돌출부(316)가 형성될 경우, 즉 코너 영역(CA3') 내에 돌출부(316)가 형성될 경우, 코너 영역(CA3')의 면적(S3')은 상기 돌출부(316)의 면적만큼 감소될 수 있다.
도 6a는 본 발명의 기술적 사상에 의한 다른 실시예에 따른 픽셀 어레이의 일부를 예시적으로 나타낸 평면도이다. 도 6b는 도 6a의 D 영역 부분 확대도이다.
도 6a 및 도 6b를 참조하면, 픽셀 어레이(410')는 소자분리막(412) 및 상기 소자분리막(412)에 의해 정의되는 복수의 단위 픽셀들(414)을 포함할 수 있다.
소자분리막(412)은 예를 들면 DTI 공정으로 형성된 트렌치에 실리콘 옥사이드 또는 폴리실리콘 등을 채움으로써 형성될 수 있다.
또한, 도 2a를 참조하여 설명한 바와 유사하게 소자분리막(412)의 측벽은 빛의 반사율이 높은 물질로 도핑되어 광학적 크로스토크 현상을 방지할 수도 있다.
일부 실시예들에서, 단위 픽셀(414)은 본 실시예와 같이 평면도상에서 원 형상을 가질 수 있다. 다른 일부 실시예들에서, 단위 픽셀(414)은 타원 형상을 가질 수 있다.
본 실시예와 같이 단위 픽셀(414)이 원 또는 타원 등의 형상을 가질 경우, 상기 단위 픽셀(414)은 모서리진 코너를 가지지 않게 되므로 코너라운딩 현상을 완화 또는 억제할 수 있으며, 이에 따라 포토 공정 또는 식각 공정이 진행되는 동안 코너라운딩 현상에 의해 발생할 수 있는 설계와 공정 간 패턴 차이를 감소시킬 수 있게 된다.
단위 픽셀들(414b 내지 414g)은 단위 픽셀들(414) 중 선택되는 어느 하나의 단위 픽셀(414a)을 중심으로 제1 폭(x)으로 상호 이격되어 배치되며 방사 방향으로 반복 형성되는 허니콤 구조를 가질 수 있다.
일부 실시예들에서, 상기 단위 픽셀들(414)은 도 6a에 도시된 바와 같이 제1 방향(X축 방향)을 따라 나란히 이격되어 배치되며, 상기 제1 방향(X축 방향)에 수직하는 제2 방향(Y축 방향)을 따라 어긋나도록 이격되어 배치될 수 있다.
단위 픽셀들(414)이 도 6a 및 도 6b에 도시된 바와 같이 배치될 경우, 상술한 코너라운딩 효과를 고려하지 않더라도 코너 영역(CA4)의 면적(S4)을 감소시킬 수 있게 된다.
구체적으로 살펴보면, 도 6b에 도시된 바와 같이 서로 인접하는 제1 내지 제3 단위 픽셀들(414a, 414b, 414c) 사이에 가상으로 형성되는 정삼각형에 의해 코너 영역(CA4)을 정의할 수 있으며, 상기 코너 영역(CA4)의 면적(S4)은 수학식 7을 만족할 수 있다.
Figure 112015023958681-pat00017
(단, S4는 상기 코너 영역(CA4)의 면적, re는 상기 정삼각형의 한 변의 길이)
상기 정삼각형의 한 변의 길이(re)는 제1 폭(x) 및 단위 픽셀(414) 각각의 반지름(r)과 수학식 8의 관계를 가진다.
Figure 112015023958681-pat00018
수학식 7 및 8을 정리하면, 상기 코너 영역(CA4)의 면적(S4)은 제1 폭(x) 및 단위 픽셀(414) 각각의 반지름(r)과 수학식 9의 관계를 가질 수 있다.
Figure 112015023958681-pat00019
본 실시예와 같이 단위 픽셀들(414)이 원 형상을 가지며 허니콤 구조로 반복 배치될 경우, 단위 픽셀들(414)이 도 2c를 참조하여 설명한 단위 픽셀들(114_ref1)과 동일하게 제1 폭(x)으로 이격되더라도, 단위 픽셀(414) 각각의 반지름(r) 값을 관리하여 코너 영역(CA4)의 면적(S4)을 감소시킬 수 있다.
한편, 코너 영역(CA4)의 면적(S4)이 도 2c를 참조하여 설명한 코너 영역(CA_ref1)의 면적(S_ref1)보다 작기 위해서 제1 폭(x) 및 단위 픽셀(414) 각각의 반지름(r)은 대략적으로 수학식 10의 관계를 가질 수 있다.
Figure 112015023958681-pat00020
즉, 단위 픽셀(414) 각각의 반지름(r)을 상기 수학식 10의 범위에서 관리할 경우, 코너 영역(CA4)의 면적(S4)은 도 2c를 참조하여 설명한 코너 영역(CA_ref1)의면적(S_ref1)보다 작아지게 된다.
도 7a 내지 도 7c는 본 발명의 기술적 사상에 의한 실시예들에 따른 단위 픽셀의 회로도들을 예시적으로 나타낸 도면들이다.
도 7a 및 도 1을 상호 참조하면, 단위 픽셀(114_1)은 포토 다이오드(PD), 전송 트랜지스터(transfer transistor, Tx), 부유 확산 노드 (FD), 리셋 트랜지스터(reset transistor, Rx), 구동 트랜지스터(drive transistor, Dx) 및 선택 트랜지스터(select transistor, Sx)를 포함할 수 있다.
여기서, 포토 다이오드(PD)는 광전 변환부의 예시로서, 포토 트랜지스터, 포토 게이트, 핀드 포토 다이오드 및 이들의 조합 중 적어도 하나를 포함할 수 있다.
도 7a에서는 하나의 포토 다이오드(PD)와 4개의MOS트랜지스터들(Tx, Rx, Dx, 및 Sx)을 포함하는 4T 구조의 단위 픽셀을 예시하고 있지만, 본 발명에 따른 실시 예가 이에 한정되는 것은 아니며, 다양한 트랜지스터 개수를 가질 수 있다.
단위 픽셀(114_1)의 동작을 살펴보면, 포토 다이오드(PD)는 대상물(400)로부터 입사되는 광의 세기에 따라 가변되는 광전하를 생성할 수 있다. 전송 트랜지스터(Tx)는 로우 드라이버(120)로부터 출력되는 전송 제어 신호(TG)에 따라 상기 생성된 광전하를 부유 확산 노드(FD)로 전송할 수 있다.
상기 부유 확산 노드(FD)에 축적된 광전하에 따른 전위에 따라 구동 트랜지스터(Dx)는 선택 트랜지스터(Sx)로 상기 광전하를 증폭하여 전송할 수 있다.
선택 트랜지스터(Sx)는 드레인 단자가 상기 구동 트랜지스터(Dx)의 소스 단자에 연결되고, 로우 드라이버(120)로부터 출력되는 선택 신호(SEL)에 따라 단위 픽셀(114_1)에 연결된 칼럼 라인으로 픽셀 신호를 출력할 수 있다.
리셋 트랜지스터(Rx)는 로우 드라이버(120)로부터 출력되는 리셋 제어 신호(RS)에 따라 부유 확산 노드(FD)를 VDD로 리셋할 수 있다.
도 7b를 참조하면, 단위 픽셀(114_2)은 3-트랜지스터(3T) 구조의 단위 픽셀로서, 포토다이오드(PD), 리셋 트랜지스터(Rx), 구동 트랜지스터(Dx) 및 선택 트랜지스터(Sx)를 포함할 수 있다. 상기 포토다이오드가 생성한 광전하는 바로 부유 확산 노드(FD)에 축적될 수 있고, 구동트랜지스터(Dx) 및 선택 트랜지스터(Sx)의 동작에 따라 칼럼 라인으로 픽셀 신호를 출력할 수 있다.
도 7c를 참조하면, 단위 픽셀(114_3)은 3-트랜지스터(3T) 구조의 단위 픽셀로서, 포토다이오드(PD), 전송 트랜지스터(Tx), 리셋 트랜지스터(Rx) 및 구동 트랜지스터(Tx)를 포함할 수 있다. 상기 리셋 트랜지스터(Rx)는 n 채널 디프레션형 트랜지스터(n-channel depression type transistor)로 구현될 수 있다. 상기 리셋 트랜지스터(Rx)는 로우 드라이버(120)로부터 출력되는 리셋 제어 신호에 따라 부유 확산 노드(FD)를 VDD로 리셋하거나, 로우 레벨(예컨대, 0V)로 셋팅하여 선택 트랜지스터(Sx)와 유사한 기능을 수행할 수 있다.
도 8은 본 발명의 기술적 사상에 의한 일 실시예에 따른 단위 픽셀들 각각의 구조를 예시적으로 나타낸 평면도이다.
도 8을 참조하면, 이미지 센서의 픽셀 어레이는 제1 소자분리막(11) 및 상기 제1 소자분리막(11)에 의해 정의되는 복수의 단위 픽셀들(PX)을 포함할 수 있다.
상기 단위 픽셀들(PX) 각각은 반도체 기판(미도시) 내부에 형성된 광전 변환부(PD)와, 활성 영역들(20, 30, 50)을 정의하는 제2 소자분리막(12)과, 상기 활성 영역들(20, 30, 50)에 형성되는 복수의 트랜지스터들(Tx, Rx, Dx, Sx)을 포함할 수 있다.
광전 변환부(PD)는 상기 반도체 기판의 내부에 형성되며, 제1 도전형을 가질 수 있다. 상기 제1 도전형은 예를 들면 N형일 수 있다. 구체적으로, 광전 변환부(PD)는 N형 불순물 도핑 농도를 갖는 N형 반도체 일 수 있다. 이러한 경우, N형의 광전 변환부(PD)는 P형의 반도체 기판과 PN 접합을 형성하여 포토 다이오드를 구성할 수 있다. 광전 변환부(PD)는 입사광을 수신하여 전하를 생성하고 축적할 수 있다. 광전 변환부(PD)는 제1 소자분리막(11)의 측벽과 이격되어 형성될 수 있다.
상기 단위 픽셀들(PX) 각각에는 활성 영역들(20, 30, 50)을 정의하는 제2 소자분리막(12)이 형성될 수 있다. 제2 소자분리막(12)은 제1 소자분리막(11)의 내측에서 제1 소자분리막(11)과 접하도록 형성될 수 있다.
제2 소자분리막(12)은 제1 소자분리막(11)과 동일한 절연물질로 구성될 수 있다. 제2 소자분리막(12)은 트렌치형 소자분리막으로서 STI(Shallow Trench Isolation) 공정으로 형성될 수 있다.
활성 영역들(20, 30, 50)은 제2 소자분리막(12)에 의해 서로 분리된 제1 활성 영역(20), 제2 활성 영역(30) 및 제3 활성 영역(50)으로 이루어질 수 있다.
제1 활성 영역(20)에는 부유 확산 영역(21) 및 전송 트랜지스터(Tx)의 전송 게이트(TG)가 형성될 수 있다. 제2 활성 영역(30)에는 그라운드 영역(31)이 형성될 수 있다.
부유 확산 영역(21)은 제1 도전형을 가질 수 있다. 구체적으로 부유 확산 영역(21)은 N+형 불순물 도핑 농도를 갖는 N+형 반도체 영역일 수 있다. 부유 확산 영역(21)은 도 7a에 도시된 부유 확산 노드(FD)에 대응될 수 있다.
그라운드 영역(31)은 제2 도전형을 가질 수 있다. 구체적으로 그라운드 영역(31)은P+형 불순물 도핑 농도를 갖는 P+형 반도체 영역일 수 있다.
전송 게이트(TG)는 폴리실리콘(polysilicon)으로 형성될 수 있다.
일부 실시예들에서, 상기 광전 변환부(PD), 부유 확산 영역(21) 및 전송 게이트(TG)로서, 도 7a의 전송 트랜지스터(Tx)를 구성할 수 있다.
광전 변환부(PD)에서 생성된 전하는 전송 게이트(TG) 아래에 형성된 채널(미도시)을 통해 부유 확산 영역(21)으로 전송될 수 있다.
본 실시예와 같이 단위 픽셀(PX)이 육각형 형상을 가질 경우, 제3 활성 영역(50)은 상기 육각형의 변들 중 제3 활성 영역(50)과 인접하여 위치하는 제1 변(side1) 및 제2 변(side2)을 따라서 꺽쇠 형상으로 연장될 수 있다. 한편, 제3 활성 영역(50)의 형상은 이에 한정되지 않으며, 단위 픽셀(PX)의 형상에 따라 적절하게 변형될 수 있음은 물론이다.
제3 활성 영역(50)에는 리셋 게이트(RG)를 포함하는 리셋 트랜지스터(Rx), 구동 게이트(DG)를 포함하는 구동 트랜지스터(Dx) 및 선택 게이트(SG)를 포함하는 선택 트랜지스터(Sx)가 형성될 수 있다.
구체적으로, 제3 활성 영역(50)에는 상기 게이트들(RG, DG, SG) 및 상기 트랜지스터들(Rx, Dx, Sx)의 소스/드레인 영역을 형성하는 제1 내지 제4 반도체 영역들(51,52,53,54)이 형성될 수 있다.
일부 실시예들에서, 상기 게이트들(RG, DG, SG)은 폴리실리콘으로 형성될 수 있다. 단면구성을 도시하지 않았으나, 상기 제1 내지 제4 반도체 영역들(51,52,53,54)은 제1 도전형을 가질 수 있다. 구체적으로, 제1 내지 제4 반도체 영역들(51,52,53,54)은 N+형 반도체 영역일 수 있다. 제1 반도체 영역(51)은 리셋 트랜지스터(Rx)의 소스이고, 제2 반도체 영역(52)은 리셋 트랜지스터(Rx)의 드레인일 수 있다. 리셋 트랜지스터(Rx) 및 구동 트랜지스터(Dx)는 제2 반도체 영역(52)을 공유할 수 있다. 제2반도체 영역(52)은 구동 트랜지스터(Dx)의 드레인이고, 제3 반도체 영역(53)은 구동 트랜지스터(Dx)의 소스일 수 있다. 구동 트랜지스터(Dx)와 선택 트랜지스터(Sx)는 제3 반도체 영역(53)을 공유할 수 있다. 제3 반도체 영역(53)은 선택 트랜지스터(Sx)의 드레인이고, 제4 반도체 영역(54)은 선택 트랜지스터(Sx)의 소스일 수 있다.
일부 실시예들에서, 부유 확산 영역(21)은 제1 컨택부(41) 및 제3 컨택부(43)에 의해 리셋 트랜지스터(Rx)의 소스인 제1 반도체 영역(51)에 전기적으로 연결될 수 있다.
일부 실시예들에서, 부유 확산 영역(21)은 제1 컨택부(41), 제3 컨택부(43) 및 제 5 컨택부(45)에 의해 구동 트랜지스터(Dx)의 게이트(DG)에 전기적으로 연결될 수 있다.
그라운드 영역(31)은 제2 컨택부(42)에 의해 접지 전압 단자(GND)에 전기적으로 연결될 수 있다.
리셋 트랜지스터(Rx)와 구동 트랜지스터(Dx)의 드레인인 제2 반도체 영역(52)은 제4 컨택부(44)에 의해 전원 단자(VDD)에 전기적으로 연결될 수 있다.
선택 트랜지스터(Sx)의 소스인 제4 반도체 영역(54)은 제 6 컨택부(46)에 의해 출력 단자(OUT)에 전기적으로 연결될 수 있다.
한편, 본 실시예에서는 하나의 단위 픽셀(Px) 내에 상술한 트랜지스터들(Rx, Dx, Sx)이 모두 구비된 것으로 도시되었으나, 이에 한정되지 않는다. 예를 들어, 단위 픽셀(Px)은 상기 트랜지스터들(Rx, Dx, Sx) 중 적어도 하나 이상의 트랜지스터가 생략된 구조를 가질 수도 있으며, 도 9에 후술할 바와 같이 하나 이상의 트랜지스터를 공유하는 구조를 가질 수도 있다.
도 9는 본 발명의 기술적 사상에 의한 일 실시예에 따른 복수의 단위 픽셀들(Px_1, Px_2)의 레이아웃을 예시적으로 나타내는 블록도이다.
도 9를 참조하면, 위 아래로 인접하는 제1 단위 픽셀(Px_1)과 제2 단위 픽셀(Px_2)이 나타나 있다. 상기 제1 단위 픽셀(Px_1)과 상기 제2 단위 픽셀(Px_2)은 제1 소자분리막(11)에 의해 전기적으로 분리될 수 있고, 상기 제1 단위 픽셀(Px_1)과 상기 제2 단위 픽셀(Px_2) 각각의 내부 소자들은 제2 소자분리막(12_1, 12_2)에 의해 전기적으로 분리될 수 있다. 또한, 상기 제1 단위 픽셀(Px_1)과 상기 제2 단위 픽셀(Px_2) 각각은 부유 확산 영역(21_1, 21_2)과 그라운드 영역(31_1, 31_2)를 포함하고 있으며, 각각 제1 전송 트랜지스터(Tx_1)와 제2 전송 트랜지스터(Tx_2)를 포함하고 있다.
일부 실시예들에서, 제1 픽셀(Px_1)과 제2 픽셀(Px_2) 각각의 부유 확산 영역(21_1, 21_2)은 도전 라인(미도시)으로 연결되어 하나의 노드로서 동작할 수 있다.
상기 제1 단위 픽셀(Px_1)과 상기 제2 단위 픽셀(Px_2) 각각 제1 서플먼트 트랜지스터(supplement transistor, Sux_1)와 제2 서플먼트 트랜지스터(Sux_2)를 포함할 수 있다.
일부 실시예들에서, 상기 제1 서플먼트 트랜지스터(Sux_1)는 도 8을 참조하여 설명한 리셋 트랜지스터(Rx)의 역할을, 상기 제2 서플먼트 트랜지스터(Sux_2)는 도 8을 참조하여 설명한 드라이브 트랜지스터(Dx)의 역할을 수행할 수 있다. 이 경우, 제1 단위 픽셀(Px_1)과 제2 단위 픽셀(Px_2)은 부유 확산 영역(21_1, 21_2), 리셋 트랜지스터(Rx) 및 드라이브 트랜지스터(Dx)를 공유할 수 있으므로 제1 단위 픽셀(Px_1)과 제2 단위 픽셀(Px_2)은 각각 2개의 트랜지스터만을 포함할 수 있다. 이로 인해 제1 단위 픽셀(Px_1)과 제2 단위 픽셀(Px_2)에서 각 픽셀이 차지하는 면적을 최소화할 수 있다.
도 9에는 제1 단위 픽셀(Px_1)과 제2 단위 픽셀(Px_2)이 종으로 도시되어 있으나, 횡으로도 구현될 수 있다. 다수의 제1 단위 픽셀(Px_1)과 제2 단위 픽셀(Px_2)이 반복 배치됨으로써, 도1 내지 도 6b를 참조하여 설명한 픽셀 어레이를 구성할 수 있다.
도 10a 내지 도 10c는 본 발명의 실시예들에 따른 픽셀 어레이들에 적용될 수 있는 컬러 필터 배열을 예시적으로 나타낸 도면들이다.
도 10a를 참조하면, 픽셀 어레이(PA_a)에는 인접하는 3개의 단위 픽셀들(Px_a, Px_b, Px_c)로 구성된 픽셀 유닛(PU_a)이 반복 형성될 수 있다.
픽셀 유닛(PU_a)에 포함된 단위 픽셀들(Px_a, Px_b, Px_c) 각각에는, 다양한 컬러 필터(color filter, 미도시)들이 배치될 수 있다. 상기 컬러 필터는 특정 파장의 빛(예컨대, 레드(Red), 그린(Green), 블루(Blue), 마젠타(Magenta), 옐로우(Yellow), 사이언(Cyan) 등)을 선택적으로 투과시킬 수 있다.
일부 실시예들에서, 픽셀 유닛(PU_a)에는 도 10a에 도시된 바와 같이 제1 단위 픽셀(Px_a)에 레드 필터(R), 제2 단위 픽셀(Px_b)에 그린 필터(G), 및 제3 단위 픽셀(Px_c)에 블루 필터(B)가 배치될 수 있다.
도 10b 및 도 10c를 참조하면, 픽셀 어레이들(PA_b, PA_c) 각각에는 인접하는 4개의 단위 픽셀들로 구성된 픽셀 유닛들(PU_b, PU_c)이 반복 형성되어 있다.
상기 픽셀 유닛들(PU_b, PU_c) 각각은 도 10a를 참조하여 설명한 픽셀 유닛(PU_a)과 다르게, 인접하는 4개의 단위 픽셀들로 구성될 수 있다.
픽셀 유닛들(PU_b, PU_c) 각각의 단위 픽셀들에는 다양한 컬러 필터들이 배치될 수 있다.
예를 들어, 도 10b에 도시된 바와 같이 픽셀 유닛(PU_b)에 포함된 제1 및 제2 단위 픽셀(Px_a, Px_b)에는 그린 필터(G), 제3 단위 픽셀(Px_c)에는 블루 필터(B) 및 제4 단위 픽셀(Px_d)에는 레드 필터(R)가 배치될 수 있다.
또는, 도 10c에 도시된 바와 같이 픽셀 유닛(PU_c)에 포함된 제1 및 제5 단위 픽셀(Px_a, Px_e)에는 그린 필터(G), 제2 단위 픽셀(Px_b)에는 레드 필터(R) 및 제3 단위 픽셀(Px_c)에는 블루 필터(B)가 배치될 수 있다.
도 11은 본 발명의 실시예들에 따른 픽셀 패턴들을 포함하는 이미지 센서를 포함하는 전자 시스템(1000)을 예시적으로 나타낸 도면이다.
도 11을 참조하면, 상기 전자 시스템(1000)은 MIPI(Mobile Industry Processor Interface) 인터페이스를 사용 또는 지원할 수 있는 데이터 처리 장치, 예컨대 이동 전화기, PDA, PMP, IPTV 또는 스마트 폰으로 구현될 수 있다.
상기 전자 시스템(1000)은 어플리케이션 프로세서(1010), 이미지 센서(1040), 및 디스플레이(1050)를 포함할 수 있다.
어플리케이션 프로세서(1010)에 구현된 CSI 호스트(1012)는 카메라 시리얼 인터페이스(camera serial interface(CSI))를 통하여 이미지 센서(1040)의 CSI 장치(1041)와 시리얼 통신할 수 있다. 이때, 예컨대, 상기 CSI 호스트(1012)에는 광 디시리얼라이저가 구현될 수 있고, CSI 장치(1041)에는 광 시리얼라이저가 구현될 수 있다.
어플리케이션 프로세서(1010)에 구현된 DSI 호스트(1011)는 디스플레이 시리얼 인터페이스(display serial interface(DSI))를 통하여 디스플레이(1050)의 DSI 장치(1051)와 시리얼 통신할 수 있다. 이때, 예컨대, DSI 호스트(1011)에는 광 시리얼라이저가 구현될 수 있고, DSI 장치(1051)에는 광 디시리얼라이저가 구현될 수 있다.
이미지 센서(1040)는 도 1 내지 도 10c를 참조하여 설명한 본 발명의 실시예들에 따른 픽셀 패턴을 가지는 픽셀 어레이를 포함할 수 있다.
전자 시스템(1000)은 어플리케이션 프로세서(1010)와 통신할 수 있는 RF 칩(1060)을 더 포함할 수 있다. 전자 시스템(1000)의 PHY(1013)와 RF 칩(1060)의 PHY(1061)는 MIPI DigRF에 따라 데이터를 주고받을 수 있다.
전자 시스템(1000)은 GPS(1020), 스토리지(1070), 마이크(1080), DRAM(1085) 및 스피커(1090)를 더 포함할 수 있으며, 상기 전자 시스템(1000)은 Wimax(1030), WLAN(1100) 및 UWB(1110) 등을 이용하여 통신할 수 있다.
도 12는 본 발명의 실시예들에 따른 픽셀 패턴들을 포함하는 이미지 센서를 포함하는 이미지 처리 시스템(1100)의 블록도를 나타낸 도면이다.
도 12를 참조하면, 이미지 처리 시스템(1100)은 프로세서(1110), 메모리(1120), 이미지 센서(100), 디스플레이 유닛(1130) 및 인터페이스(1140)를 포함할 수 있다.
프로세서(1110)는 이미지 센서(100)의 동작을 제어할 수 있다. 예컨대, 프로세서(1110)는 이미지 센서(100)로부터 깊이 정보와 컬러 정보(예컨대, 레드 정보, 그린 정보, 블루 정보, 마젠타 정보, 사이언 정보, 또는 엘로우 정보 중에서 적어도 하나)에 기초하여 2차원 또는 3차원 이미지를 생성할 수 있다.
메모리(1120)는 프로세서(1110)의 제어에 따라 버스(1150)를 통하여 이미지 센서(100)의 동작을 제어하기 위한 프로그램과 상기 생성된 이미지를 저장할 수 있고, 프로세서(1110)는 저장된 정보를 액세스하여 상기 프로그램을 실행시킬 수 있다. 상기 메모리(1120)는 예컨대, 비휘발성 메모리(non-volatile memory)로 구현될 수 있다.
이미지 센서(100)는 프로세서(1110)의 제어 하에 각 디지털 픽셀 신호(예컨대, 컬러 정보 또는 깊이 정보)에 기초하여 2차원 또는 3차원 이미지 정보를 생성할 수 있다.
이미지 센서(100)는 도 1 내지 도 10c를 참조하여 설명한 본 발명의 실시예들에 따른 픽셀 패턴을 가지는 픽셀 어레이를 포함할 수 있다.
디스플레이 유닛(1130)은 상기 생성된 이미지를 프로세서(1110) 또는 메모리(1120)로부터 수신하여 디스플레이(예컨대, LCD, AMOLED)를 통하여 디스플레이할 수 있다.
인터페이스(1140)는 2차원 또는 3차원 이미지를 입출력하기 위한 인터페이스로 구현될 수 있다. 실시 예에 따라, 인터페이스(1140)는 무선 인터페이스로 구현될 수 있다.
도 13 내지 도 17는 본 발명의 실시예들에 따른 이미지 센서가 적용된 멀티미디어 장치의 예들을 보여준다.
본 발명의 실시예들에 따른 픽셀 패턴들을 포함하는 이미지 센서는 이미지 촬영 기능을 구비한 다양한 멀티미디어 장치들에 적용될 수 있다.
예를 들어, 본 발명의 실시예들에 따른 이미지 센서는, 도 13에 도시된 바와 같이 모바일 폰 또는 스마트 폰(3000)에 적용될 수 있고, 도 14에 도시된 바와 같이 태블릿 또는 스마트 태블릿(4000)에 적용될 수 있다.
또한, 본 발명의 실시 예들에 따른 이미지 센서는 도 15에 도시된 바와 같이 노트북 컴퓨터(5000)에 적용될 수 있고, 도 16에 도시된 바와 같이 텔레비전 또는 스마트 텔레비전(6000)에 적용될 수 있다. 본 발명의 실시예들에 따른 이미지 센서는 도 17에 도시된 바와 같이 디지털 카메라 또는 디지털 캠코더(7000)에 적용될 수 있다.
이상, 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상 및 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러가지 변형 및 변경이 가능하다.
10: 이미지 처리 시스템 11: 제1 소자분리막
12: 제2 소자분리막 20, 30, 50: 활성 영역들
21: 부유 확산 영역 31: 그라운드 영역
41, 42, 43, 44, 45, 46: 컨택부들 51, 52, 53, 54: 반도체 영역들
Tx, Rx, Dx, Sx: 트랜지스터들 TG, RG, DG, SG: 게이트들
100: 이미지 센서
110: 픽셀 어레이 112: 소자분리막
114: 단위 픽셀 120: 로우 드라이버
130: 상관 이중 샘플링 140: 아날로그 디지털 컨버터
160: 램프 신호 발생기 170: 타이밍 제너레이터
171: 카운터 컨트롤러 180: 제어 레지스터 블록
190: 버퍼 200: 이미지 프로세서
210: 카메라 컨트롤 220: 이미지 신호 프로세서
230: PC 인터페이스 300: 디스플레이 유닛
500: 렌즈
CA: 코너 영역 GA: 갭 영역

Claims (10)

  1. 상호 이격되어 형성되며 라운딩(rounding)된 코너들을 가지는 단위 픽셀들(Pixels)과,
    상기 단위 픽셀들을 정의하는 소자분리막을 포함하고,
    상기 단위 픽셀들은 상기 단위 픽셀들 중 어느 하나의 단위 픽셀을 중심으로 방사 방향으로 반복 형성되는 허니콤(honeycomb) 구조를 가지며,
    상기 소자분리막은 DTI(Deep Trench Isolation)이고,
    상기 단위 픽셀들 중 선택되는 제1 단위 픽셀에 위치하고, 트랜지스터들이 형성되는 활성 영역은 상기 제1 단위 픽셀의 인접한 두 변을 따라서 꺽쇠 형상으로 연장되는 것을 특징으로 하는 픽셀 패턴.
  2. 제1 항에 있어서,
    상기 소자분리막은 서로 인접하는 제1 내지 제3 단위 픽셀들 사이에 위치하는 갭(gap) 영역을 가지고,
    상기 갭 영역은 Y 자 형상을 가지는 것을 특징으로 하는 픽셀 패턴.
  3. 제2 항에 있어서,
    상기 단위 픽셀들 중 서로 인접하는 단위 픽셀들은 제1 폭으로 이격되며,
    상기 갭 영역은 상기 제1 내지 제3 단위 픽셀들의 코너들 중 상기 제1 폭만큼 이격되며 인접하는 코너들을 잇는 선분에 의해 정의되는 코너 영역을 포함하고,
    상기 코너 영역의 면적은 다음의 수식을 만족하는 것을 특징으로 하는 픽셀 패턴.
    Figure 112015023958681-pat00021

    (단, S는 상기 코너 영역의 면적, x는 상기 제1 폭)
  4. 제3 항에 있어서,
    상기 단위 픽셀들 각각은 평면도상에서 라운딩된 육각형 형상(hexagonal shape)을 가지고,
    상기 코너 영역의 면적은 다음의 수식을 만족하는 것을 특징으로 하는 픽셀 패턴.

    Figure 112015023958681-pat00022

    (단, S는 상기 코너 영역의 면적, x는 상기 제1 폭, a'는 코너라운딩 폭)
  5. 라운딩된 코너들을 가지는 단위 픽셀들과,
    상기 단위 픽셀들을 정의하는 소자분리막을 포함하고,
    상기 단위 픽셀들은 제1 방향을 따라 나란히 이격되어 배치되며, 상기 제1 방향에 수직하는 제2 방향을 따라 어긋나도록 이격되어 배치되고,
    상기 소자분리막은 DTI이고,
    상기 단위 픽셀들 중 선택되는 단위 픽셀에 위치하고, 트랜지스터들이 형성되는 활성 영역은 상기 선택된 단위 픽셀의 인접한 두 변을 따라서 꺽쇠 형상으로 연장되는 것을 특징으로 하는 픽셀 패턴.
  6. 제5 항에 있어서,
    상기 단위 픽셀들은 상기 제1 방향 및 상기 제2 방향 각각을 따라 제1 폭으로 이격되어 배치되는 것을 특징으로 하는 픽셀 패턴.
  7. 제6 항에 있어서,
    상기 단위 픽셀들은 서로 인접하는 제1 내지 제3 단위 픽셀을 포함하고,
    상기 소자분리막은 상기 제1 내지 제3 단위 픽셀들 사이에 위치하는 갭(gap) 영역을 가지고,
    상기 갭 영역은 상기 제1 단위 픽셀의 제1 코너, 상기 제1 코너와 인접한 상기 제2 단위 픽셀의 제2 코너 및 상기 제1 및 제2 코너와 인접한 상기 제3 단위 픽셀의 변을 잇는 사각형 영역에 의해 정의되는 코너 영역을 포함하고,
    상기 코너 영역의 면적은 다음의 수식을 만족하는 것을 특징으로 하는 픽셀 패턴.
    Figure 112020138233736-pat00023

    (단, S는 상기 코너 영역의 면적, x는 상기 제1 폭, a''는 코너라운딩 폭)
  8. 제6 항에 있어서,
    상기 단위 픽셀들 각각은 상기 단위 픽셀들 각각이 포함하는 변들 중 상기 제1 방향으로 연장되는 적어도 하나 이상의 변에 위치하는 돌출부를 포함하는 것을 특징으로 하는 픽셀 패턴.
  9. 평면도상에서 라운딩된 육각형 형상을 가지며 상호 이격되어 형성되는 단위 픽셀들과,
    상기 단위 픽셀들을 정의하는 제1 소자분리막을 포함하고,
    상기 단위 픽셀들 각각은 반도체 기판 내부에 형성된 광전 변환부와, 제1 내지 제3 활성 영역들을 정의하는 제2 소자분리막과, 상기 제1 활성 영역에 형성되는 전송 트랜지스터와, 상기 제2 활성 영역에 형성되는 접지부를 포함하며,
    상기 단위 픽셀들은 상기 단위 픽셀들 중 어느 하나의 단위 픽셀을 중심으로 방사 방향으로 반복 형성되는 허니콤 구조를 가지고,
    상기 제1 소자분리막은 DTI이며, 상기 제2 소자분리막은 STI이고,
    상기 단위 픽셀들 중 선택되는 제1 단위 픽셀에 위치하는 상기 제3 활성 영역은 상기 제1 단위 픽셀의 인접한 두 변을 따라서 꺽쇠 형상으로 연장되는 것을 특징으로 하는 이미지 센서.
  10. 삭제
KR1020150034040A 2015-03-11 2015-03-11 픽셀 패턴 및 이를 포함하는 이미지 센서 KR102242563B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150034040A KR102242563B1 (ko) 2015-03-11 2015-03-11 픽셀 패턴 및 이를 포함하는 이미지 센서
US15/065,962 US9793310B2 (en) 2015-03-11 2016-03-10 Image sensor devices using offset pixel patterns

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150034040A KR102242563B1 (ko) 2015-03-11 2015-03-11 픽셀 패턴 및 이를 포함하는 이미지 센서

Publications (2)

Publication Number Publication Date
KR20160109514A KR20160109514A (ko) 2016-09-21
KR102242563B1 true KR102242563B1 (ko) 2021-04-20

Family

ID=56888206

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150034040A KR102242563B1 (ko) 2015-03-11 2015-03-11 픽셀 패턴 및 이를 포함하는 이미지 센서

Country Status (2)

Country Link
US (1) US9793310B2 (ko)
KR (1) KR102242563B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102622057B1 (ko) 2016-12-29 2024-01-05 삼성전자주식회사 이미지 센서
KR102554417B1 (ko) 2018-06-18 2023-07-11 삼성전자주식회사 이미지 센서
KR20200036137A (ko) * 2018-09-27 2020-04-07 삼성디스플레이 주식회사 표시 장치
TW202226564A (zh) * 2020-12-25 2022-07-01 日商索尼半導體解決方案公司 固態攝像裝置及其製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008136145A (ja) * 2006-11-29 2008-06-12 Kyocera Corp 撮像装置、並びにその製造装置および製造方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6717190B2 (en) 2002-02-14 2004-04-06 Fuji Photo Film Co., Ltd. Solid-state image pick-up device
JP4495949B2 (ja) * 2003-11-14 2010-07-07 富士フイルム株式会社 ２板式カラー固体撮像装置及びデジタルカメラ
JP4183635B2 (ja) 2004-02-16 2008-11-19 富士フイルム株式会社 固体撮像装置
KR100674925B1 (ko) 2004-12-07 2007-01-26 삼성전자주식회사 허니콤 구조의 능동 픽셀 센서
US20070018073A1 (en) 2005-07-22 2007-01-25 Taiwan Semiconductor Manufacturing Co., Ltd. CMOS image sensor device with beehive pattern color sensor cell array
JP2007288294A (ja) 2006-04-13 2007-11-01 Matsushita Electric Ind Co Ltd 固体撮像装置およびカメラ
KR100818724B1 (ko) * 2006-07-19 2008-04-01 삼성전자주식회사 Ｃｍｏｓ 이미지 센서와 이를 이용한 이미지 센싱 방법
JP4384198B2 (ja) 2007-04-03 2009-12-16 シャープ株式会社 固体撮像装置およびその製造方法、電子情報機器
EP2461363A1 (en) 2007-09-12 2012-06-06 Unisantis Electronics Singapore Pte. Ltd. Solid-state imaging device
KR20090037604A (ko) 2007-10-12 2009-04-16 주식회사 동부하이텍 수직형 씨모스 이미지 센서 및 그의 제조 방법
JP2009158689A (ja) 2007-12-26 2009-07-16 Fujifilm Corp 固体撮像素子
JP2010153603A (ja) 2008-12-25 2010-07-08 Fujifilm Corp 固体撮像装置
JP4760915B2 (ja) 2009-01-08 2011-08-31 ソニー株式会社 固体撮像素子
JP2010271049A (ja) 2009-05-19 2010-12-02 Sony Corp ２次元固体撮像装置
KR101605424B1 (ko) 2010-03-19 2016-03-22 인비사지 테크놀로지스, 인크. 감지성 반도체 다이오드를 채용한 이미지 센서
WO2012008209A1 (ja) 2010-07-12 2012-01-19 富士フイルム株式会社 固体撮像装置
KR20120119279A (ko) 2011-04-21 2012-10-31 삼성전자주식회사 픽셀 어레이 및 이를 포함하는 3차원 이미지 센서
JP2013125861A (ja) 2011-12-14 2013-06-24 Sony Corp 固体撮像素子および電子機器
WO2013145433A1 (ja) * 2012-03-30 2013-10-03 富士フイルム株式会社 撮像素子及び撮像装置
WO2013186842A1 (ja) * 2012-06-11 2013-12-19 富士通株式会社 光伝送装置
KR20140029933A (ko) 2012-08-31 2014-03-11 에스케이하이닉스 주식회사 렌즈리스 이미지 센서
KR102034482B1 (ko) * 2013-03-04 2019-10-21 삼성전자주식회사 이미지 센서 및 이의 형성 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008136145A (ja) * 2006-11-29 2008-06-12 Kyocera Corp 撮像装置、並びにその製造装置および製造方法

Also Published As

Publication number Publication date
US20160268321A1 (en) 2016-09-15
US9793310B2 (en) 2017-10-17
KR20160109514A (ko) 2016-09-21

Similar Documents

Publication Publication Date Title
USRE49209E1 (en) Method of manufacturing image sensor for reducing crosstalk characteristic
KR102212138B1 (ko) 이미지 센서의 단위 픽셀과 이를 포함하는 픽셀 어레이
KR102263042B1 (ko) 픽셀, 상기 픽셀을 포함하는 이미지 센서, 및 상기 픽셀을 포함하는 이미지 처리 시스템
KR102286111B1 (ko) 단위 픽셀, 상기 단위 픽셀을 포함하는 이미지 센서, 및 상기 단위 픽셀을 포함하는 이미지 처리 시스템
KR101967835B1 (ko) 이미지 센서의 단위 픽셀 및 이를 포함하는 픽셀 어레이
KR100809323B1 (ko) 크로스토크가 감소하고 감도가 증가한 이미지 센서
US9287327B2 (en) Image sensor, method for manufacturing the same, and image processing device having the image sensor
KR102114344B1 (ko) 이미지 센서의 픽셀 어레이 레이아웃 생성 방법 및 이를 이용한 레이아웃 생성 시스템
US10707253B2 (en) Image sensor
KR20150145934A (ko) 이미지 센서와 이를 포함하는 이미지 처리 시스템
JP2020017955A (ja) イメージセンサー
KR20130097836A (ko) 이미지 센서의 단위 픽셀 및 이를 포함하는 이미지 센서
US10096632B2 (en) Image sensor
US20170040364A1 (en) Image sensors and image processing devices including the same
US20140252420A1 (en) Semiconductor devices including gate electrodes with multiple protrusions configured for charge transfer
KR20160005573A (ko) 이미지 센서, 이를 포함하는 이미지 처리 시스템, 및 이를 포함하는 휴대용 전자 장치
KR102242563B1 (ko) 픽셀 패턴 및 이를 포함하는 이미지 센서
US10084007B2 (en) Image sensor having pickup region
US10313616B2 (en) Image sensors including shielding structures
KR102651415B1 (ko) 이미지 센서 및 그 동작방법
US8653566B2 (en) Solid-state imaging device
KR20160060997A (ko) 수직 전송 게이트를 갖는 이미지 센서 및 이를 구비한 전자장치
KR20160025939A (ko) 이미지 센서, 및 상기 이미지 센서의 픽셀
US11682687B2 (en) Image sensing device
US8853606B2 (en) Image sensor cell, image sensor including image sensor array including plurality of the image sensor cells, and camera system including the image sensor

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant