KR102238757B1 - 반도체 웨이퍼의 보호필름 제조방법 및 이에 따라 제조된 보호필름 - Google Patents

반도체 웨이퍼의 보호필름 제조방법 및 이에 따라 제조된 보호필름 Download PDF

Info

Publication number
KR102238757B1
KR102238757B1 KR1020190022709A KR20190022709A KR102238757B1 KR 102238757 B1 KR102238757 B1 KR 102238757B1 KR 1020190022709 A KR1020190022709 A KR 1020190022709A KR 20190022709 A KR20190022709 A KR 20190022709A KR 102238757 B1 KR102238757 B1 KR 102238757B1
Authority
KR
South Korea
Prior art keywords
tape
primary
film
semiconductor wafer
protective film
Prior art date
Application number
KR1020190022709A
Other languages
English (en)
Other versions
KR20200104140A (ko
Inventor
구자규
Original Assignee
구자규
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구자규 filed Critical 구자규
Priority to KR1020190022709A priority Critical patent/KR102238757B1/ko
Publication of KR20200104140A publication Critical patent/KR20200104140A/ko
Application granted granted Critical
Publication of KR102238757B1 publication Critical patent/KR102238757B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Dicing (AREA)
  • Laminated Bodies (AREA)
  • Adhesive Tapes (AREA)

Abstract

반도체 웨이퍼의 보호필름 제조방법 및 이에 따라 제조된 보호필름이 개시된다. 일 실시예에 따르면, 1차 테이프를 원단 롤에서 인출하여, 타발기에서 원형으로 타발하여 1차 테이프를 형성하는 1차 필름부재 제조단계; 2차 테이프를 원단 롤에서 인출하여 타발기에서 원형으로 타발하되 1차 테이프 보다 직경이 크게 타발하는 2차 필름부재 제조단계; 2차 테이프의 상부에 1차 테이프를 중첩시켜 합지하는 합지단계;를 포함하는 것으로, 이를 통해 베이스 필름과, 베이스 필름에 부착되는 1차 테이프와, 1차 테이프에 적층되는 2차 테이프를 포함하고, 2차 테이프는 1차 테이프와 접착되어 일체가 되고, 2차 테이프를 이형 필름으로부터 박리하면 1차 테이프가 동반하여 박리될 수 있는 것이다.

Description

반도체 웨이퍼의 보호필름 제조방법 및 이에 따라 제조된 보호필름{Method for manufacturing protective film of semiconductor wafer and protective film produced thereby}
개시되는 내용은 반도체 웨이퍼의 보호필름 제조방법 및 이에 따라 제조된 보호필름에 관한 것으로, 더욱 상세하게는 반도체 웨이퍼의 표면을 보호하도록 점착되는 반도체 웨이퍼의 보호필름 제조방법 및 이에 따라 제조된 보호필름에 관한 것이다.
본 명세서에서 달리 표시되지 않는 한, 이 섹션에 설명되는 내용들은 이 출원의 청구항들에 대한 종래 기술이 아니며, 이 섹션에 포함된다고 하여 종래 기술이라고 인정되는 것은 아니다.
다이싱 테이프란 반도체 칩 제조공정에서 반도체 웨이퍼에 패턴을 형성한 후 개개의 칩으로 절단하는 다이싱 과정에서 반도체 웨이퍼를 고정하기 위해 사용되는 테이프를 말한다.
일반적으로 반도체 칩의 조립공정은 마운트 공정, 다이싱 공정, 픽업공정으로 진행하게 되는데, 이 때 마운트 공정에서는 반도체 웨이퍼를 다이싱 테이프에 부착하여 일정한 점착력으로 반도체 웨이퍼를 다이싱 테이프에 고정시키게 되며, 다이싱 공정에서는 다이싱 테이프에 부착된 웨이퍼를 개개의 칩 형태로 절단하게 된다.
이후 다이싱 테이프의 점착력을 감소시키는 과정을 거쳐 픽업공정에서 개개의 칩을 다이싱 테이프로부터 박리하고 다음 공정으로 이송시키게 된다.
상기와 같은 일련의 과정에서 사용되는 다이싱 테이프는 마운트 및 다이싱 공정까지는 일정한 점착력으로 반도체 웨이퍼와 접합하고 있어야 하며, 픽업공정에서는 점착력이 감소하여 칩을 다이싱 테이프로부터 쉽게 박리되어야 하는 특성이 요구된다.
이를 위해 다이싱 테이프를 제조함에 있어 고분자 기재필름의 일면에 자외선 경화형 아크릴계 공중합체를 도포하여 자외선 경화형 점착제층을 형성함으로써, 마운트 및 다이싱 공정까지는 일정한 점착력으로 반도체 웨이퍼와 접합하고 있다가 픽업 공정 전에 자외선을 조사하게 되면 점착력이 현저히 감소하여 픽업공정에서 칩이 다이싱 테이프로부터 쉽게 박리되도록 하는 자외선 경화형 다이싱 테이프의 제조방법이 사용되고 있다.
한국공개특허 10-2005-0097979호
개시되는 내용은 웨이퍼 가공에 사용되도록 웨이퍼가 부착되는 1차 테이프와 2차 테이프를 각기 타발 제조한 후 이 둘의 테이프를 중첩 결합시키되 기포 발생을 억제하고, 원형의 중심점이 각기 서로 일치되도록 결합시켜 결점을 방지할 수 있도록 한 반도체 웨이퍼의 보호필름 제조방법 및 이에 따라 제조된 보호필름을 제공하는데 그 목적이 있다.
1. 실시예의 목적은, 1차 소재를 원단 롤에서 인출하여, 타발기에서 원형으로 타발하여 1차 테이프를 형성하는 1차 필름부재 제조단계; 2차 소재를 원단 롤에서 인출하여 타발기에서 원형으로 타발하되 상기 1차 테이프 보다 직경이 크게 타발하여 2차 테이프를 형성하는 2차 필름부재 제조단계; 상기 2차 테이프의 상부에 1차 테이프를 중첩시켜 합지하는 합지단계; 상기 합지된 1차 테이프의 상부에 베이스 필름을 부착시킨 후 반전시킨 다음 피니쉬롤에 권취하는 완성단계;를 포함하는 반도체 웨이퍼의 보호필름의 제조방법에 의해 달성될 수 있다.
2. 실시예의 다른 목적은, 베이스 필름과, 베이스 필름에 부착되는 1차 테이프와, 1차 테이프에 적층되는 2차 테이프를 포함하고, 베이스 필름은 투명한 소재이며, 1차 테이프에 적층되는 2차 테이프를 포함하고, 2차 테이프는 1차 테이프 보다 직경이 크게 형성되어 이루어지며, 2차 테이프는 1차 테이프와 접착되어 일체가 되고, 상기 2차 테이프를 베이스 필름으로부터 박리하면 1차 테이프가 동반하여 박리될 수 있는 반도체 웨이퍼의 보호필름에 의해 달성될 수 있다.
개시된 실시예에 따르면, 웨이퍼 가공에 사용되도록 웨이퍼가 부착되는 1차 테이프와 2차 테이프를 각기 타발 제조한 후 이 둘의 테이프를 중첩 결합시키되 기포 발생을 방지하고, 1차, 2차테이프 각각의 중심점이 서로 일치되도록 결합시켜 결점을 방지할 수 있는 효과가 있다.
도 1은 실시예에 따른 반도체 웨이퍼의 보호필름 제조방법을 나타낸 공정흐름도,
도 2는 실시예에 따른 반도체 웨이퍼의 보호필름 제조방법에서 '합지공정'을 나타낸 흐름도,
도 3은 1차 필름부재 제조 공정을 나타낸 도면,
도 4는 상기 도 3에 따라 제조된 '1차 필름부재'에 대한 단면도,
도 5는 2차 필름부재 제조 공정을 나타낸 도면,
도 6은 상기 도 5에 따라 제조된 '2차 필름부재'에 대한 단면도,
도 7은 실시예에 따른 반도체 웨이퍼의 보호필름을 나타낸 도면대용사진,
도 8은 실시예에 따른 반도체 웨이퍼의 보호필름을 나타낸 단면도,
도 9는 실시예에 따른 반도체 웨이퍼의 보호필름 제조공정을 나타낸 도면.
이하 바람직한 실시예를 첨부된 도면을 토대로 상세하게 설명하면 다음과 같다.
하기에서 설명될 실시예는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 발명을 용이하게 실시할 수 있을 정도로 상세하게 설명하기 위한 것이며, 이로 인해 본 발명의 기술적인 사상 및 범주가 한정되는 것을 의미하지는 않는다.
또한, 도면에 도시된 구성요소의 크기나 형상 등은 설명의 명료성과 편의상 과장되게 도시될 수 있으며, 본 발명의 구성 및 작용을 고려하여 특별히 정의된 용어들은 사용자, 운용자의 의도 또는 관례에 따라 달라질 수 있고, 이러한 용어들에 대한 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 함을 밝혀둔다.
첨부된 도면 중에서, 도 1은 실시예에 따른 반도체 웨이퍼의 보호필름 제조방법을 나타낸 공정흐름도, 도 2는 실시예에 따른 반도체 웨이퍼의 보호필름 제조방법에서 '합지공정'을 나타낸 흐름도, 도 3은 1차 필름부재 제조 공정을 나타낸 도면, 도 4는 상기 도 3에 따라 제조된 '1차 필름부재'에 대한 단면도, 도 5는 2차 필름부재 제조 공정을 나타낸 도면, 도 6은 상기 도 5에 따라 제조된 '2차 필름부재'에 대한 단면도, 도 7은 실시예에 따른 반도체 웨이퍼의 보호필름을 나타낸 도면대용사진, 도 8은 실시예에 따른 반도체 웨이퍼의 보호필름을 나타낸 단면도, 도 9는 실시예에 따른 반도체 웨이퍼의 보호필름 제조공정을 나타낸 도면이다.
도 1 내지 도 6에 도시된 바와 같이, 실시예에 따른 반도체 웨이퍼의 보호필름의 제조공정은, 1차 소재(2a)를 원단 롤(20)에서 인출하여, 타발기(P1)에서 원형으로 타발하여 1차 테이프(2)를 형성하는 1차 필름부재 제조단계(100); 2차 소재(4a)를 원단 롤(40)에서 인출하여 타발기(P2)에서 원형으로 타발하되 상기 1차 테이프(2) 보다 직경이 크게 타발하는 2차 테이프(4)를 형성하는 2차 필름부재 제조단계(200); 2차 테이프(4)의 상부에 1차 테이프(2)를 중첩시켜 합지하는 합지단계(300);를 포함하여 구성된다.
이후 상기 합지된 1차 테이프(2)의 상부에 베이스 필름(6)을 부착시킨 후 반전시킨 다음 피니쉬롤(9)에 권취하는 완성단계;를 포함한다.
1차 테이프(2)는 일명 BSC 또는 BSP 테이프이며, 배면 코팅 테이프(Backside Coating Tape)를 의미하며, 웨이퍼 레벨에서 레이저 마킹(Laser Marking)이 가능하고, 다이싱(Dicing) 공정을 견딜 수 있으며, 궁극적으로는 칩의 노출된 이면을 보호할 수 있는 열 점착테이프이다.
2차 테이프(4)는 폴리 이미드(PI) 소재로 이루어진다.
도 7 및 도 8을 참조하면, 2차 테이프(4)는 노랑색의 필름이며, 1차 테이프(2)는 검정색의 필름이고, 바람직하게는 1차 테이프(2) 보다 2차 테이프(4)의 직경이 더 크게 형성된다.
도 2 내지 도 6에 도시된 바와 같이, 1차 필름부재 제조단계(100)는, 1차 소재(2a)를 원단 롤(20)에서 인출하여, 타발기(P1)에서 원형으로 타발하여 1차 테이프(BSC 판재)(2)를 형성하는 1-1공정(110); 1차 테이프(2)의 상,하 외면에 라이너 물질을 코팅하여 제1상부 라이너층(21)과 제1하부 라이너층(24)을 각각 형성하는 1-2공정(120); 제1상부 라이너층(21)에 이형필름(미도시)을 적층하는 1-3공정(130);을 수행하여 1차 테이프(2) 타발품을 완성하는 것이다.
제1상부 라이너층(21)은 도 4에 도시된 바와 같이, 1차 테이프(2)를 보호하는 것이며, 1차 테이프(2)에 적층되는 자체 라이너(211)와, 자체 라이너(211)에 적층되는 PT350 필름(212)을 포함하여 구성된다.
자체 라이너(211)는 불소를 포함하는 합성수지이며, 두께가 36~40㎛ 인 것이 바람직하다.
1차 테이프(2)가 20㎛일때 자체 라이너(211)는 38㎛이 최적 두께이다.
자체 라이너(211)의 두께가 36㎛ 이하이면 너무 얇아 이형지의 기능이 저하되고, 두께가 40㎛ 이상이면 너무 두꺼워 취급성이 안좋게 된다.
PT350 필름(212)은 두께가 78~82㎛ 인 것이 바람직하다. 두께가 78㎛ 이하이면 너무 얇아 이형지의 기능이 저하되고, 두께가 82㎛ 이상이면 너무 두꺼워 취급성이 안좋게 된다. 1차 테이프(2)가 20㎛일때 PT350 필름(212)은 80㎛이 최적 두께이다.
제1하부 라이너층(24)은 불소를 포함하는 합성수지이며, 두께가 48~52㎛ 인 것이 바람직하다.
제1하부 라이너층(24)의 두께가 48㎛ 이하이면 너무 얇아 이형지의 기능이 저하되고, 두께가 52㎛ 이상이면 너무 두꺼워 취급성이 안좋게 된다. 1차 테이프(2)가 20㎛일때 제1하부 라이너층(22)은 50㎛이 최적 두께이다.
한편 도 1 및 도 5를 참조하면, 2차 필름부재 제조단계(200)는, 2차 소재(PI 테이프)(4)를 원단 롤(40)에서 인출하여 타발기(P2)에서 원형으로 타발하여 2차 테이프(4)를 형성하되 상기 1차 테이프(2) 보다 직경이 크게 타발하는 2-1공정(210);
타발된 2차 테이프(4)의 상,하면에 라이너 물질을 코팅하여 제2상부 라이너층(41)과 제2하부 라이너층(42)을 각각 형성하는 2-2공정(220);을 수행하여 2차 테이프 타발품을 완성하는 것이다.
제2상부 라이너층(41)은 도 6에 도시된 바와 같이, 2차 테이프(4)를 보호하는 것이며, 2차 테이프(4)에 적층되는 자체 라이너(411)와, 상기 자체 라이너(411)에 적층되는 PT350 필름(412)을 포함하여 구성된다.
자체 라이너(411)는 불소(F)를 포함하는 합성수지이며, 두께가 36~40㎛ 인 것이 바람직하다. 자체 라이너(411)의 두께가 36㎛ 이하이면 너무 얇아 이형지의 기능이 저하되고, 두께가 40㎛ 이상이면 너무 두꺼워 취급성이 안좋게 된다.
바람직하게는 2차 테이프(4)가 35㎛일때 자체 라이너(411)는 38㎛이 최적 두께여야 한다.
PT 350 필름(412)은 두께가 78~82㎛ 인 것이 바람직하다. PT 350 필름(412)의 두께가 78㎛ 이하이면 너무 얇아 이형지의 기능이 저하되고, 두께가 82㎛ 이상이면 너무 두꺼워 취급성이 안좋게 된다.
바람직하게는 2차 테이프(4)가 35㎛일때 PT 350 필름(412)은 80㎛이 최적 두께여야 한다.
제2하부 라이너층(42)은 실리콘 소재이며, 두께가 80~85㎛ 인 것이 바람직하다. 제2하부 라이너층(42)의 두께가 80㎛ 이하이면 너무 얇아 이형지의 기능이 저하되고, 두께가 85㎛ 이상이면 너무 두꺼워 취급성이 안좋게 된다.
바람직하게는 2차 테이프(4)가 35㎛일때 제2하부 라이너층(42)은 83㎛이 최적 두께이다.
한편 도 6을 참조해보면, 제2하부 라이너층(42)에 부착 형성되며, 상기 2차 테이프(4)의 양측에 형성되는 보조 라이너(45)를 더 포함하게 된다.
보조 라이너(45)는 2차 테이프(4)의 외주연의 경계를 표시하게 되고, 이 보조 라이너(45)를 형성함으로써 2차 테이프(4)의 외주연을 톰슨 가공할때 기준이 될 수 있다.
한편 도 2 및 도 9에 도시된 바와 같이, 합지단계(300)는, 2차 테이프(4)의 제2하부 라이너층(42)을 박리하는 3-1공정(301); 2차 테이프(4)에 1차 테이프(2)에 부착하여 1차 합지물을 제조하는 3-2공정(302); 1차 테이프(2)에 베이스 필름(6)을 부착시키는 3-3공정(303); 1차 합지물의 2차 테이프(4)의 제2하부 라이너층(42)을 박리하는 3-4공정(304);을 포함하여 구성된다.
3-1공정(301)은 2차 테이프(4)의 제1상부 라이너층(41)과 보조 라이너(45)을 제거하면서 공급한다.
3-2공정(302)은 1차 테이프(2)의 제1상부 라이너층(21)을 제거하면서 공급하되 1차 테이프(2)의 제1하부 라이너층(24)을 제거한다.
2차 테이프(4)의 중심과 1차 테이프(2)의 중심이 일치되도록 조정한다.
전술한 합지단계(300)를 마친 후 롤에서 반전시켜 베이스 필름(6)이 내측을 향하도록 하여 피니쉬롤(9)에 권취시켜 완제품이 된다(도 9 참조).
이와 같은 공정을 통해 반도체 웨이퍼의 보호필름(A)이 완성된다.
한편 도 7 및 도 8을 참조해보면, 전술한 제조방법을 통해 완성된 반도체 웨이퍼의 보호필름(A)은, 베이스 필름(6)과, 베이스 필름(6)에 부착되는 1차 테이프(2)와, 1차 테이프(2)에 적층되며 베이스 필름(6)에 부착되는 2차 테이프(4)를 포함하여 구성된다.
베이스 필름(6)은 투명한 소재이며 연속되는 길이를 가지면서 2차 테이프(4)의 직경 길이 보다 큰 폭 길이를 갖도록 형성된다.
2차 테이프(PI 테이프)(4)는 1차 테이프(BSP 테이프)(2) 보다 직경이 크게 형성된다.
바람직하게는 2차 테이프(4)는 1차 테이프(2)와 접착되되 2차 테이프(4)와 1차 테이프(2)는 각각의 중심점이 일치되도록 접착된다.
2차 테이프(4)와 1차 테이프(2)의 접착력 보다 2차 테이프(4)와 베이스 필름(6) 간의 접착력이 약하게 형성된다.
따라서 2차 테이프(4)를 베이스 필름(6)으로부터 박리함으로써 1차 테이프(2)가 2차 테이프(4)와 동반하여 베이스 필름(6)으로부터 박리될 수 있다.
비록 바람직한 실시예와 관련하여 설명되어졌지만, 발명의 요지와 범위로부터 벗어남이 없이 다양한 수정 및 변형이 가능한 것은 당업자라면 용이하게 인식할 수 있을 것이며, 이러한 변경 및 수정은 모두 첨부된 청구의 범위에 속함은 자명하다.
2 : 1차 테이프 4 ; 2차 테이프
6 : 베이스 필름 21 : 제1상부 라이너층
22 : 제1하부 라이너층 41 : 제2상부 라이너층
42 : 제2하부 라이너층 45 : 보조 라이너

Claims (13)

1차 소재(2a)를 원단 롤(20)에서 인출하여, 타발기(P1)에서 원형으로 타발하여 1차 테이프(2)를 형성하는 1차 필름부재 제조단계(100);
2차 소재(4a)를 원단 롤(40)에서 인출하여 타발기(P2)에서 원형으로 타발하되 상기 1차 테이프(2) 보다 직경이 크게 타발하는 2차 테이프(4)를 형성하는 2차 필름부재 제조단계(200);
상기 2차 테이프(4)의 상부에 1차 테이프(2)를 중첩시켜 합지하는 합지단계(300);를 포함하고,
상기 1차 필름부재 제조단계(100)는,
1차 소재(2a)를 원단 롤(20)에서 인출하여, 타발기(P1)에서 원형으로 타발하여 1차 테이프(2)를 형성하는 1-1공정(110);
1차 테이프(2)의 상,하 외면에 라이너 물질을 코팅하여 제1상부 라이너층(21)과 제1하부 라이너층(24)을 각각 형성하는 1-2공정(120);
제1상부 라이너층(21)에 이형필름(미도시)을 적층하는 1-3공정(130);을 수행하여 1차 테이프(2)를 완성하는 것을 특징으로 하는 반도체 웨이퍼의 보호필름의 제조방법.
제 1항에 있어서,
상기 합지된 1차 테이프(2)의 상부에 베이스 필름(6)을 부착시킨 후 반전시킨 다음 피니쉬롤(9)에 권취하여 베이스 필름이 내측을 향하도록 하는 완성단계;를 더 포함하는 것을 특징으로 하는 반도체 웨이퍼의 보호필름의 제조방법.
삭제
제 1항에 있어서,
상기 제1상부 라이너층(21)은
1차 테이프(2)에 적층되는 자체 라이너(211)와, 자체 라이너(211)에 적층되는 PT350 필름(212)을 포함하는 것을 특징으로 하는 반도체 웨이퍼의 보호필름의 제조방법.
제 4항에 있어서,
상기 자체 라이너(211)는 불소를 포함하는 합성수지이며, 두께가 36~40㎛ 이고,
상기 PT350 필름(212)은 두께가 78~82㎛ 이며,
상기 제1하부 라이너층(24)은 불소를 포함하는 합성수지이며, 두께가 48~52㎛ 인 것을 특징으로 하는 반도체 웨이퍼의 보호필름의 제조방법.
제 1항에 있어서,
상기 2차 필름부재 제조단계(200)는,
2차 소재(PI 테이프)(4)를 원단 롤(40)에서 인출하여 타발기(P2)에서 원형으로 타발하여 2차 테이프(4)를 형성하되 상기 1차 테이프(2) 보다 직경이 크게 타발하는 2-1공정(210);
타발된 2차 테이프(4)의 상,하면에 라이너 물질을 코팅하여 제2상부 라이너층(41)과 제2하부 라이너층(42)을 각각 형성하는 2-2공정(220);을 수행하여 2차 테이프 타발품을 완성하는 것을 특징으로 하는 반도체 웨이퍼의 보호필름의 제조방법.
제 6항에 있어서,
상기 제2상부 라이너층(41)은,
2차 테이프(4)에 적층되는 자체 라이너(411)와, 상기 자체 라이너(411)에 적층되는 PT350 필름(412)을 포함하는 것을 특징으로 하는 반도체 웨이퍼의 보호필름의 제조방법.
제 7항에 있어서,
상기 자체 라이너(411)는 불소를 포함하는 합성수지이며, 두께가 36~40㎛ 이고,
상기 PT350 필름은 두께가 78~82㎛이며,
상기 제2하부 라이너층은 실리콘 소재이며, 두께가 80~85㎛ 인 것을 특징으로 하는 반도체 웨이퍼의 보호필름의 제조방법.
제 6항에 있어서,
상기 제2하부 라이너층(42)에 부착 형성되며, 상기 2차 테이프(4)의 양측에 형성되는 보조 라이너(45)를 더 포함하는 것을 특징으로 하는 반도체 웨이퍼의 보호필름의 제조방법.
제 1항에 있어서,
상기 합지단계(300)는,
2차 테이프(4)의 제2하부 라이너층(42)을 박리하는 3-1공정(301);
2차 테이프(4)에 1차 테이프(2)에 부착하여 1차 합지물을 제조하는 3-2공정(302);
1차 테이프(2)에 베이스 필름(6)을 부착시키는 3-3공정(303);
상기 1차 합지물의 2차 테이프(4)의 제2하부 라이너층(42)을 박리하는 3-4공정(304);
을 포함하는 것을 특징으로 하는 반도체 웨이퍼의 보호필름의 제조방법.
제 1항에 기재된 반도체 웨이퍼의 보호필름의 제조방법에 의해 제조되는 것으로,
베이스 필름(6)과, 베이스 필름(6)에 부착되는 1차 테이프(2)와, 1차 테이프(2)에 적층되며 베이스 필름(6)에 부착되는 2차 테이프(4)를 포함하고,
상기 2차 테이프(4)는 1차 테이프(2) 보다 직경이 크게 형성되며,
2차 테이프(4)와 1차 테이프(2)의 접착력 보다 2차 테이프(4)와 베이스 필름(6) 간의 접착력이 약하게 형성되어 이루어진 것이며,
상기 2차 테이프(4)는 1차 테이프(2)와 접착되되 2차 테이프(4)와 1차 테이프(2)는 각각의 중심점이 일치되도록 접착된 것이고,
상기 2차 테이프(4)와 1차 테이프(2)의 접착력 보다 2차 테이프(4)와 베이스 필름(6) 간의 접착력이 약하게 형성되어 2차 테이프(4)를 베이스 필름(6)으로부터 박리하면 1차 테이프(2)가 2차 테이프(4)와 동반하여 베이스 필름(6)으로부터 박리되는 것을 특징으로 하는 반도체 웨이퍼의 보호필름.

삭제
삭제
KR1020190022709A 2019-02-26 2019-02-26 반도체 웨이퍼의 보호필름 제조방법 및 이에 따라 제조된 보호필름 KR102238757B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020190022709A KR102238757B1 (ko) 2019-02-26 2019-02-26 반도체 웨이퍼의 보호필름 제조방법 및 이에 따라 제조된 보호필름

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190022709A KR102238757B1 (ko) 2019-02-26 2019-02-26 반도체 웨이퍼의 보호필름 제조방법 및 이에 따라 제조된 보호필름

Publications (2)

Publication Number Publication Date
KR20200104140A KR20200104140A (ko) 2020-09-03
KR102238757B1 true KR102238757B1 (ko) 2021-04-09

Family

ID=72469624

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190022709A KR102238757B1 (ko) 2019-02-26 2019-02-26 반도체 웨이퍼의 보호필름 제조방법 및 이에 따라 제조된 보호필름

Country Status (1)

Country Link
KR (1) KR102238757B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011029412A (ja) 2009-07-24 2011-02-10 Furukawa Electric Co Ltd:The ウエハ加工用テープ

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1591504B1 (en) 2003-02-05 2012-05-23 The Furukawa Electric Co., Ltd. Pressure-sensitive adhesive tape for pasting wafer thereto
EP2033997A4 (en) * 2007-04-26 2012-02-29 Hitachi Chemical Co Ltd METHOD FOR MANUFACTURING MULTILAYER FILM
JP6382088B2 (ja) * 2014-12-04 2018-08-29 古河電気工業株式会社 ウェハ加工用テープ

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011029412A (ja) 2009-07-24 2011-02-10 Furukawa Electric Co Ltd:The ウエハ加工用テープ

Also Published As

Publication number Publication date
KR20200104140A (ko) 2020-09-03

Similar Documents

Publication Publication Date Title
JP5157208B2 (ja) ダイボンドダイシングシート
US7521384B2 (en) Method and apparatus for peeling surface protective film
KR100804891B1 (ko) 다이싱 다이 접착필름 및 이를 이용한 반도체 패키징 방법
JP2005123382A (ja) 表面保護用シートおよび半導体ウエハの研削方法
US8587130B2 (en) Die-sorting sheet and method for transporting chips having adhesive layer
KR102189257B1 (ko) 권취 코어 및 롤
US9076832B2 (en) Wafer processing tape, method of manufacturing wafer processing tape, and method of manufacturing semiconductor device
JP2005260222A (ja) 積層研磨パッドを形成する方法
WO2015178369A1 (ja) ダイボンドダイシングシート
JP2005162818A (ja) ダイシングダイボンドシート
JP2008311514A (ja) 半導体ウエハの研削方法および表面保護用シート
JP6033116B2 (ja) 積層ウェーハの加工方法および粘着シート
JP2010027686A (ja) 表面保護用シートおよび半導体ウエハの研削方法
KR102238757B1 (ko) 반도체 웨이퍼의 보호필름 제조방법 및 이에 따라 제조된 보호필름
JP2018206936A (ja) 基板処理システム、基板処理方法
JP2008311513A (ja) 表面保護用シートの支持構造および半導体ウエハの研削方法
TWI549211B (zh) A manufacturing apparatus for a semiconductor device and a method for manufacturing the semiconductor device
JP4563257B2 (ja) 粘着シート及び電子部品製造方法
JP5006126B2 (ja) ウエハ表面保護テープおよびウエハ研削方法
TW201140676A (en) Dicing/die-bonding tape and method for manufacturing semiconductor chip provided with adhesive layer
JP2008274268A (ja) 接着シート
JP6021431B2 (ja) 表面保護テープの貼着方法
JP2017139409A (ja) ダイボンドダイシングシート
JP5412762B2 (ja) 長尺フィルムの巻き取り方法及び長尺フィルムの巻き取り装置
JP2019197759A (ja) 被加工物の加工方法

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant