KR102236557B1 - 반도체 장치 및 그 제조 방법 - Google Patents

반도체 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR102236557B1
KR102236557B1 KR1020140103863A KR20140103863A KR102236557B1 KR 102236557 B1 KR102236557 B1 KR 102236557B1 KR 1020140103863 A KR1020140103863 A KR 1020140103863A KR 20140103863 A KR20140103863 A KR 20140103863A KR 102236557 B1 KR102236557 B1 KR 102236557B1
Authority
KR
South Korea
Prior art keywords
layer
sacrificial
sacrificial layer
active layer
fin
Prior art date
Application number
KR1020140103863A
Other languages
English (en)
Other versions
KR20160008441A (ko
Inventor
배동일
서강일
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Publication of KR20160008441A publication Critical patent/KR20160008441A/ko
Application granted granted Critical
Publication of KR102236557B1 publication Critical patent/KR102236557B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0924—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66439—Unipolar field-effect transistors with a one- or zero-dimensional channel, e.g. quantum wire FET, in-plane gate transistor [IPG], single electron transistor [SET], striped channel transistor, Coulomb blockade transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/6681—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET using dummy structures having essentially the same shape as the semiconductor body, e.g. to provide stability
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/775—Field effect transistors with one dimensional charge carrier gas channel, e.g. quantum wire FET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7851—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with the body tied to the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Abstract

반도체 장치 및 그 제조 방법이 제공된다. 반도체 장치는, 반도체 장치는, 기판 상에 제1 방향으로 연장되어 형성된 핀, 핀 상에 제1 방향으로 분리되어 형성된 희생막, 희생막 상에 제1 방향으로 연장되어 형성된 액티브층, 액티브층 상에 제1 방향과 교차하는 제2 방향으로 연장되어 형성된 게이트 구조물, 및 게이트 구조물의 하부에 배치되고 분리된 희생막 사이에 배치되는 산화막을 포함한다.

Description

반도체 장치 및 그 제조 방법{Semiconductor device and method for fabricating the same}
본 발명은 반도체 장치 및 그 제조 방법에 관한 것이다.
최근의 반도체 장치는 저전압에서 고속 동작을 할 수 있는 방향으로 발전하고 있으며, 반도체 장치의 제조 공정은 집적도가 향상되는 방향으로 발전되고 있다.
이렇게 향상된 장치의 집적도는 반도체 장치 중의 하나인 전계 효과 트랜지스터(FET)에 숏 채널 효과(short channel effect) 등을 야기할 수 있다. 따라서, 이를 극복하기 위해 3차원의 공간 구조로 채널이 형성되는 핀 전계 효과 트랜지스터(Fin FET)에 대한 연구가 활발하게 진행되고 있다.
본 발명이 해결하고자 하는 기술적 과제는 동작 특성이 향상된 반도체 장치를 제공하는 것이다.
본 발명이 해결하고자 하는 다른 기술적 과제는 동작 특성이 향상된 반도체 장치의 제조 방법을 제공하는 것이다.
본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 반도체 장치는, 기판 상에 제1 방향으로 연장되어 형성된 핀, 핀 상에 제1 방향으로 분리되어 형성된 희생막, 희생막 상에 제1 방향으로 연장되어 형성된 액티브층, 액티브층 상에 제1 방향과 교차하는 제2 방향으로 연장되어 형성된 게이트 구조물, 및 게이트 구조물의 하부에 배치되고 분리된 희생막 사이에 배치되는 산화막을 포함한다.
본 발명의 몇몇 실시예에 있어서, 상기 반도체 장치는, 상기 게이트 전극의 적어도 일측에 배치되는 소오스 또는 드레인을 더 포함하고, 상기 희생막은 상기 소오스 또는 드레인 하부에 배치되고 상기 게이트 구조물 하부에는 미배치된다.
본 발명의 몇몇 실시예에 있어서, 상기 소오스 또는 드레인은 상기 희생막 보다 높게 형성되되, 상기 액티브층을 감싸도록 형성된다.
본 발명의 몇몇 실시예에 있어서, 상기 희생막은 반도체 물질을 포함한다.
본 발명의 몇몇 실시예에 있어서, 상기 반도체 물질은 SiGe일 수 있다.
본 발명의 몇몇 실시예에 있어서, 상기 게이트 구조물은 게이트 절연막과, 일함수 조절막과, 메탈 게이트 전극을 포함할 수 있다.
본 발명의 몇몇 실시예에 있어서, 상기 게이트 절연막은 상기 메탈 게이트 전극의 측면을 따라 상기 제1 및 제2 방향과 교차하는 제3 방향으로 연장되어 형성될 수 있다.
본 발명의 몇몇 실시예에 있어서, 상기 액티브층과 상기 핀은 동일한 물질을 포함할 수 있다.
본 발명의 몇몇 실시예에 있어서, 상기 기판은, 제1 영역과 제2 영역을 포함하고, 상기 희생막은, 상기 제1 영역에 형성된 제1 희생막과, 상기 제2 영역에 형성되고 상기 제1 희생막과 다른 물질을 포함하는 제2 희생막을 포함하고, 상기 액티브층은, 상기 제1 희생막 상에 형성된 제1 액티브층과, 상기 제2 희생막 상에 형성된 제2 액티브층을 포함하고, 상기 게이트 구조물은, 상기 제1 액티브층 상에 형성된 제1 게이트 구조물과 상기 제2 액티브층 상에 형성된 제2 게이트 구조물을 포함할 수 있다.
본 발명의 몇몇 실시예에 있어서, 상기 제1 희생막은 반도체 물질을 포함하고, 상기 제2 희생막은 산화막을 포함할 수 있다.
본 발명의 몇몇 실시예에 있어서, 상기 제2 희생막은, 상기 제2 액티브층 하부에 상기 제1 방향으로 연장되어 형성될 수 있다.
본 발명의 몇몇 실시예에 있어서, 상기 기판은, 제1 영역과 제2 영역을 포함하고, 상기 희생막은, 상기 제1 영역에 형성된 제1 희생막과, 상기 제2 영역에 형성된 제2 희생막을 포함하고, 상기 액티브층은, 상기 제1 희생막 상에 형성된 제1 액티브층과, 상기 제2 희생막 상에 형성된 제2 액티브층을 포함하고, 상기 게이트 구조물은, 상기 제1 액티브층 상에 형성된 제1 게이트 구조물과 상기 제2 액티브층 상에 형성된 제2 게이트 구조물을 포함하고, 상기 산화막은, 상기 제1 액티브층의 하부에 형성되고 상기 제2 액티브층 하부에는 미형성될 수 있다.
본 발명의 몇몇 실시예에 있어서, 상기 제2 게이트 구조물은 상기 제2 액티브층을 완전히(entirely) 둘러싸도록 형성될 수 있다.
본 발명의 몇몇 실시예에 있어서, 상기 기판은, 제1 영역과 제2 영역을 포함하고, 상기 희생막은, 상기 제1 영역에 형성된 제1 희생막과, 상기 제2 영역에 형성된 제2 희생막을 포함하고, 상기 액티브층은, 상기 제1 희생막 상에 형성된 제1 액티브층과, 상기 제2 희생막 상에 형성된 제2 액티브층을 포함하되, 상기 제1 희생막에 포함된 반도체 물질의 농도와 상기 제2 희생막에 포함된 반도체 물질의 농도는 서로 다를 수 있다.
본 발명의 몇몇 실시예에 있어서, 상기 반도체 장치는, 상기 제1 액티브층을 감싸도록 형성된 제1 소오스 또는 드레인과, 상기 제2 액티브층을 감싸도록 형성된 제2 소오스 또는 드레인을 더 포함하고, 상기 제1 소오스 또는 드레인에 포함된 불순물의 도전형과 상기 제2 소오스 또는 드레인에 포함된 불순물의 도전형은 서로 다를 수 있다.
본 발명의 몇몇 실시예에 있어서, 상기 기판은, 제1 영역과, 제2 영역을 포함하고, 상기 희생막은, 상기 제1 영역에 형성된 제1 희생막과, 상기 제2 영역에 형성된 제2 희생막을 포함하고, 상기 액티브층은, 상기 제1 희생막 상에 형성된 제1 액티브층과, 상기 제2 희생막 상에 형성된 제2 액티브층을 포함하되, 상기 제1 희생막을 구성하는 반도체 물질은 상기 제2 희생막을 구성하는 반도체 물질과 다를 수 있다.
상기 기술적 과제를 달성하기 위한 본 발명의 다른 실시예에 따른 반도체 장치는, 기판으로부터 제1 방향으로 돌출된 형상으로 형성되고, 상기 제1 방향과 교차하는 제2 방향으로 연장되어 형성된 핀; 상기 핀 상에 상기 제2 방향으로 분리되어 형성되고 SiGe을 포함하는 제1 에피층; 상기 제2 방향으로 분리되어 형성된 제1 에피층 사이에 배치된 산화막; 상기 제1 에피층과 산화막 상에 상기 제2 방향으로 연장되어 형성된 제2 에피층; 상기 제2 에피층 상에 상기 제2 방향과 교차하는 제3 방향으로 연장되어 형성되고, 상기 산화막의 측면, 상기 제2 에피층의 측면과 상면을 덮는 게이트 구조물; 및 상기 게이트 구조물의 양 측에 형성되고, 상기 산화막의 측면, 상기 제2 에피층의 측면과 상면을 덮는 제3 에피층을 포함한다.
상기 다른 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 반도체 장치의 제조 방법은, 기판 상에 핀, 희생막, 및 액티브층을 형성하고, 상기 희생막과 액티브층 상에 더미 게이트 및 층간 절연막을 형성하고, 상기 더미 게이트를 제거하여 상기 희생막과 액티브층을 노출시키고, 상기 노출된 희생막을 제거하고, 상기 희생막이 제거된 상기 액티브층의 하부에 산화막을 형성하고, 상기 산화막 및 액티브층의 측면과 상기 액티브층의 상면을 덮는 게이트 구조물을 형성하는 것을 포함한다.
본 발명의 몇몇 실시예에서, 상기 핀, 희생막, 및 액티브층을 형성하는 것은, 에피택셜 성장(epitaxial growth) 공정과 식각 공정을 통해 상기 핀, 희생막, 및 액티브층 형성하는 것을 포함할 수 있다.
본 발명의 몇몇 실시예에서, 상기 반도체 장치의 제조 방법은, 상기 더미 게이트를 형성 한 후, 상기 액티브층 상에 에피택셜 성장 공정을 통해 소오스 또는 드레인을 형성하는 것을 더 포함한다.
본 발명의 몇몇 실시예에서, 상기 소오스 또는 드레인은, 상기 희생막 및 액티브층의 측면과, 상기 액티브층의 상면을 덮도록 형성될 수 있다.
본 발명의 몇몇 실시예에서, 상기 노출된 희생막을 제거하는 것은, 상기 노출된 액티브층과 상기 노출된 희생막 간의 식각 선택비를 이용하여 상기 노출된 희생막을 식각함으로써 상기 노출된 희생막을 제거하는 것을 포함할 수 있다.
본 발명의 몇몇 실시예에서, 상기 노출된 희생막을 식각하는 것은 상기 노출된 희생막을 습식 식각(wet etching)하는 것을 포함할 수 있다.
본 발명의 몇몇 실시예에서, 상기 희생막은 상기 기판의 제1 영역에 형성된 제1 희생막과, 상기 기판의 제2 영역에 형성된 제2 희생막을 포함하고, 상기 제1 희생막과 상기 제2 희생막에 포함된 반도체 물질의 농도는 다를 수 있다.
본 발명의 몇몇 실시예에서, 상기 게이트 구조물을 형성하는 것은, 상기 산화막 및 액티브층의 측면과 상기 액티브층의 상면을 덮는 게이트 절연막을 형성하고, 상기 게이트 절연막 상에 일함수 조절막을 형성하고, 상기 일함수 조절막 상에 메탈 게이트 전극을 형성하는 것을 포함할 수 있다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
도 1은 본 발명의 일 실시예에 따른 반도체 장치의 사시도이다.
도 2는 도 1의 A-A선을 따라 절단한 단면도이다.
도 3은 도 1의 B-B선을 따라 절단한 단면도이다.
도 4는 본 발명의 다른 실시예에 따른 반도체 장치의 단면도이다.
도 5 및 도 6은 본 발명의 또 다른 실시예에 따른 반도체 장치의 단면도들이다.
도 7은 본 발명의 또 다른 실시예에 따른 반도체 장치의 단면도이다.
도 8 내지 도 20은 본 발명의 실시예들에 따른 반도체 장치의 제조 방법을 설명하기 위한 중간단계 도면들이다. 도 16은 도 15의 C-C선을 따라 절단한 단면도이고, 도 17은 도 15의 D-D선을 따라 절단한 단면도이다. 도 19는 도 18의 E-E선을 따라 절단한 단면도이고, 도 20은 도 18의 F-F선을 따라 절단한 단면도이다.
도 21은 본 발명의 또 다른 몇몇 실시예에 따른 반도체 장치를 설명하기 위한 도면이다.
도 22는 본 발명의 또 다른 몇몇 실시예에 따른 반도체 장치를 설명하기 위한 도면이다.
도 23은 본 발명의 실시예들에 따른 반도체 장치를 포함하는 SoC 시스템의 블록도이다.
도 24는 본 발명의 실시예들에 따른 반도체 장치를 포함하는 전자 시스템의 블록도이다.
도 25 내지 도 27은 본 발명의 몇몇 실시예들에 따른 반도체 장치를 적용할 수 있는 예시적인 반도체 시스템들이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 도면에서 표시된 구성요소의 크기 및 상대적인 크기는 설명의 명료성을 위해 과장된 것일 수 있다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭하며, "및/또는"은 언급된 아이템들의 각각 및 하나 이상의 모든 조합을 포함한다.
소자(elements) 또는 층이 다른 소자 또는 층의 "위(on)" 또는 "상(on)"으로 지칭되는 것은 다른 소자 또는 층의 바로 위뿐만 아니라 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 반면, 소자가 "직접 위(directly on)" 또는 "바로 위"로 지칭되는 것은 중간에 다른 소자 또는 층을 개재하지 않은 것을 나타낸다.
공간적으로 상대적인 용어인 "아래(below)", "아래(beneath)", "하부(lower)", "위(above)", "상부(upper)" 등은 도면에 도시되어 있는 바와 같이 하나의 소자 또는 구성 요소들과 다른 소자 또는 구성 요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 또는 동작시 소자의 서로 다른 방향을 포함하는 용어로 이해되어야 한다. 예를 들면, 도면에 도시되어 있는 소자를 뒤집을 경우, 다른 소자의 "아래(below)" 또는 "아래(beneath)"로 기술된 소자는 다른 소자의 "위(above)"에 놓여질 수 있다. 따라서, 예시적인 용어인 "아래"는 아래와 위의 방향을 모두 포함할 수 있다. 소자는 다른 방향으로도 배향될 수 있고, 이에 따라 공간적으로 상대적인 용어들은 배향에 따라 해석될 수 있다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소 외에 하나 이상의 다른 구성요소의 존재 또는 추가를 배제하지 않는다.
비록 제1, 제2 등이 다양한 소자나 구성요소들을 서술하기 위해서 사용되나, 이들 소자나 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 소자나 구성요소를 다른 소자나 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 소자나 구성요소는 본 발명의 기술적 사상 내에서 제2 소자나 구성요소 일 수도 있음은 물론이다.
다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않는 한 이상적으로 또는 과도하게 해석되지 않는다.
도 1은 본 발명의 일 실시예에 따른 반도체 장치의 사시도이다. 도 2는 도 1의 A-A선을 따라 절단한 단면도이다. 도 3은 도 1의 B-B선을 따라 절단한 단면도이다.
도 1 내지 도 3을 참조하면, 반도체 장치는 기판(100), 핀(FS), 희생막(102), 액티브층(104), 소오스 또는 드레인(128), 산화막(140), 및 게이트 구조물(150)을 포함한다.
이하에서는, 핀형 트랜지스터(Fin type transistor)를 예로 들어, 본 발명의 기술적 사상에 따른 반도체 장치를 설명할 것이다. 하지만, 본 발명이 도시된 예에 제한되는 것은 아니다.
도 1 내지 도 3을 참조하면, 기판(100)은, 예를 들어, 벌크 실리콘일 수 있다. 이와 달리, 기판(100)은 실리콘 기판일 수도 있고, 또는 다른 물질, 예를 들어, 실리콘게르마늄, 안티몬화 인듐, 납 텔루르 화합물, 인듐 비소, 인듐 인화물, 갈륨 비소 또는 안티몬화 갈륨을 포함할 수 있다.
또는, 기판(100)은, 베이스 기판 상에 에피층이 형성된 것일 수도 있다. 베이스 기판 상에 형성된 에피층을 이용하여 액티브 핀을 형성할 경우, 에피층은 원소 반도체 물질인 실리콘 또는 게르마늄을 포함할 수 있다. 또한, 에피층은 화합물 반도체를 포함할 수 있고, 예를 들어, IV-IV족 화합물 반도체 또는 III-V족 화합물 반도체를 포함할 수 있다. 구체적으로, IV-IV족 화합물 반도체를 예로 들면, 에피층은 탄소(C), 규소(Si), 게르마늄(Ge), 주석(Sn) 중 적어도 2개 이상을 포함하는 이원계 화합물(binary compound), 삼원계 화합물(ternary compound) 또는 이들에 IV족 원소가 도핑된 화합물일 수 있다. III-V족 화합물 반도체를 예로 들면, 에피층은 III족 원소로 알루미늄(Al), 갈륨(Ga) 및 인듐(In) 중 적어도 하나와 V족 원소인 인(P), 비소(As) 및 안티모늄(Sb) 중 하나가 결합되어 형성되는 이원계 화합물, 삼원계 화합물 또는 사원계 화합물 중 하나일 수 있다.
기판(100) 상에는 핀(FS)이 배치될 수 있다. 이러한 핀(FS)은 기판(100)으로부터 제1 방향(Z)으로 돌출된 형상으로 형성될 수 있다. 핀(FS)은 제2 방향(Y)으로 연장되어 형성될 수 있다. 본 발명의 몇몇 실시예에서, 핀(FS)은 기판(100)과 동일할 물질로 이루어질 수 있다. 예를 들어, 기판(100)이 실리콘으로 이루어질 경우, 핀(FS) 역시 실리콘으로 이루어질 수 있다. 한편, 본 발명이 이에 제한되는 것은 아니며, 이는 얼마든지 필요에 따라 변형될 수 있다. 예를 들어, 본 발명의 다른 몇몇 실시예에서, 기판(100)과 핀(FS)은 서로 다른 물질로 이루어질 수도 있다.
핀(FS)은 기판(100)으로부터 돌출된 형상으로 형성될 수 있다. 본 발명의 몇몇 실시예에서, 핀(FS)은 기판(100)의 일부가 식각되어 형성된 것일 수 있으나, 본 발명이 이에 제한되는 것은 아니다.
도면에서는 핀(FS)의 단면 형상이 상부와 하부의 폭이 동일한 사각형 형상으로 도시되어 있으나, 본 발명이 이러한 형상에 제한되는 것은 아니다.
본 발명의 몇몇 실시예에서, 핀(FS)의 단면 형상은 상부에서 하부로 갈수록 그 폭이 넓어지는 테이퍼진(tapered) 형상으로 변형될 수도 있다. 또한 본 발명의 다른 몇몇 실시예에서, 핀(FS)의 단면 형상은 모따기된 형상일 수 있다. 즉, 핀(FS)의 모서리 부분이 둥글게 된 형상일 수도 있다
소자 분리막(110)은 핀(FS)의 측면을 덮을 수 있다. 본 발명의 몇몇 실시예에서, 소자 분리막(110)은 예를 들어, 절연막일 수 있다. 더욱 구체적으로, 소자 분리막(110)은 예를 들어, 실리콘 산화막(SiO2), 실리콘 질화막(SiN), 실리콘 산질화막(SiON) 등일 수 있으나, 본 발명이 이에 제한되는 것은 아니다.
본 발명의 몇몇 실시에에서, 이러한 소자 분리막(110)은 예를 들어, STI(Shallow Trench Isolation)일 수 있다. 하지만, 본 발명이 이에 제한되는 것은 아니며, 본 발명의 몇몇 실시예에서, 소자 분리막(110)은 DTI(Deep Trench Isolation)일 수도 있다. 즉, 본 발명의 실시예들에 따른 소자 분리막(110)이 도시된 것에 제한되는 것은 아니다.
핀(FS) 상에는 희생막(102)이 형성될 수 있다. 본 실시예에서, 희생막(102)은, 예를 들어, 반도체 물질을 포함할 수 있다. 구체적으로, 희생막(102)은 예를 들어, 실리콘 게르마늄(SiGe)을 포함할 수 있다. 이처럼 희생막(102)이 실리콘 게르마늄(SiGe)으로 이루어질 경우, 희생막(102) 내부에서 게르마늄(Ge)이 자치하는 비중이 실리콘(Si) 보다 높을 수 있다. 이렇게 희생막(102) 내부에서 게르마늄(Ge)이 자치하는 비중이 실리콘(Si) 보다 높은 것은, 후술할 제조 공정에서, 식각 선택비(etching seletiviy)를 높이기 위함일 수 있다. 한편, 본 실시예에 따른 희생막(102)이 이에 제한되는 것은 아니며, 필요에 따라 희생막(102)의 구성은 얼마든지 변형될 수 있다.
희생막(102)은 도시된 것과 같이, 그 상부에 소오스 또는 드레인(128)이 형성된 액티브층(104) 하부에 형성되고, 그 상부에 게이트 구조물(150)이 형성된 액티브층(104) 하부에는 미형성될 수 있다. 즉, 희생막(102)은 제2 방향(Y)으로 서로 분리된 형상으로 배치될 수 있다.
서로 분리된 희생막(102) 사이에는 산화막(140)이 배치될 수 있다. 즉, 산화막(140)은 도시된 것과 같이, 게이트 구조물(150)의 하부에만 배치될 수 있다.
희생막(102)과 산화막(140) 상에는 액티브층(104)이 형성될 수 있다. 이러한 액티브층(104)은 제1 핀형 트랜지스터의 채널로 이용될 수 있다. 본 발명의 몇몇 실시예에서, 액티브층(104)은 핀(FS)과 동일한 물질을 포함할 수 있다. 예를 들어, 핀(FS)이 실리콘을 포함할 경우, 액티브층(104) 역시 실리콘을 포함할 수 있다. 또한, 핀(FS)이 III-V족 화합물 반도체를 포함할 경우, 액티브층(104) 역시 III-V족 화합물 반도체를 포함할 수 있다.
액티브층(140) 상에는 제3 방향(X) 연장되는 게이트 구조물(150)이 형성될 수 있다. 그리고, 게이트 구조물(150)의 양 측에는 절연막으로 이루어진 스페이서(114)가 형성될 수 있다.
게이트 구조물(150)은 게이트 절연막(152)과, 일함수 조절막(154)과, 메탈 게이트 전극(156)을 포함할 수 있다.
게이트 절연막(152)은, 도시된 것과 같이 메탈 게이트 전극(156)의 측면 및 스페이서(114)의 측면을 따라 제1 방향(Z)으로 연장된 형상으로 형성될 수 있다. 본 발명의 몇몇 실시예에서, 게이트 절연막(152)은 고유전율(high-K)막을 포함할 수 있다. 게이트 절연막(152)이 고유전율(high-K)막일 경우, 게이트 절연막(152)은 고유전율을 갖는 물질로 이루어질 수 있다. 본 발명의 몇몇 실시예에서, 이러한 고유전율을 갖는 물질로는 예를 들어, HfO2, Al2O3, ZrO2, TaO2 등을 들 수 있으나, 본 발명이 이에 제한되는 것은 아니다.
비록, 도면에서는 상세히 도시하지 않았으나, 게이트 절연막(152)과 액티브층(104) 사이에는 인터페이스막(미도시)이 형성될 수 있다. 인터페이스막(미도시)은 기판(100)과 게이트 절연막(152) 사이의 불량 계면을 방지하는 역할을 할 수 있다. 인터페이스막(미도시)은 유전율(k)이 9 이하인 저유전 물질층, 예를 들면 실리콘 산화막(k는 약 4) 또는 실리콘 산질화막 (산소 원자 및 질소 원자 함량에 따라 k는 약 4~8)을 포함할 수 있다. 또는, 인터페이스막(미도시)은 실리케이트로 이루어질 수도 있으며, 앞서 예시된 막들의 조합으로 이루어질 수도 있다.
게이트 절연막(152) 상에는 일함수 조절막(154)이 형성될 수 있다. 일함수 조절막(154)은 도시된 것과 같이 메탈 게이트 전극(156)의 측면 및 스페이서(114)의 측면을 따라 제1 방향(Z)으로 연장된 형상으로 형성될 수 있다. 일함수 조절막(154)은 핀형 트랜지스터의 일함수를 조절할 수 있다.
예를 들어, 도시된 핀형 트랜지스터가 PMOS일 경우, 일함수 조절막(154)은 P형 일함수막을 포함할 수 있다. 이러한 P형 일함수막은 예를 들어, TiN, TaN 중 적어도 하나를 포함도록 구성될 수 있다. 더욱 구체적으로, P형 일함수막은 예를 들어, TiN으로 이루어진 단일막, 또는 TiN 하부막과 TaN 상부막으로 이루어진 이중막 등으로 이루어질 수 있으나, 본 발명이 이에 제한되는 것은 아니다.
메탈 게이트 전극(156)은 일함수 조절막(154) 상에 형성될 수 있다. 본 발명의 몇몇 실시예에서, 메탈 게이트 전극(156)은, 전도성이 높은 메탈을 포함할 수 있다. 이러한 메탈의 예로는 Al, W 등을 들 수 있으나, 본 발명이 이에 제한되는 것은 아니다.
게이트 구조물(150)의 양측에는 소오스 또는 드레인(128)이 형성될 수 있다. 본 실시예에서, 이러한 소오스 또는 드레인(128)은 예를 들어, 에피택셜 성장(epitaxial growth) 공정을 통해 형성될 수 있다. 따라서, 소오스 또는 드레인(128)은 도시된 것과 같이 희생막(102) 보다 높게 형성되되, 액티브층(104)을 감싸도록 형성될 수 있다. 한편, 본 발명에 따른 소오스 또는 드레인(128)의 형상이 이에 제한되는 것은 아니며, 필요에 따라 소오스 또는 드레인(128)의 형상은 얼마든지 다르게 변형될 수 있다. 예를 들어, 본 발명의 몇몇 실시예에서, 소오스 또는 드레인(128)은 액티브층(104)에 이온주입(IIP; Ion Implant) 공정을 수행함으로써 형성될 수도 있다.
예를 들어, 도시된 핀형 트랜지스터(TR1)가 PMOS일 경우, 소오스 또는 드레인(128)은 P형 불순물을 포함할 수 있다. 그리고, 이 경우, 소오스 또는 드레인(128) 하부에 형성된 희생막(102)은 액티브층(104)에 압축 응력(compressive stress)을 인가함으로써, 제1 핀형 트랜지스터(TR1)의 동작 특성을 향상시킬 수 있다. 또한, 희생막(102)에 포함된 게르마늄(Ge)의 양을 조절함으로써, 액티브층(104)에 인가하는 압축 응력의 양도 쉽게 조절할 수 있다.
소자 분리막(110)의 상부에는 층간 절연막(130)이 형성될 수 있다. 이러한 층간 절연막(130)은, 희생막(102)과, 소오스 또는 드레인(128)을 덮도록 형성될 수 있다.
이처럼 본 실시예에 따른 반도체 장치에서는, 채널로 이용되는 액티브층(104) 하부에 산화막(140)이 형성된다. 이에 따라, 벌크 실리콘 상에 바로 핀형 트랜지스터가 형성된 경우에 비해, 누설 전류(leakage current)가 줄어들 수 있다. 이에 따라, 핀형 트랜지스터의 동작 특성이 향상될 수 있다.
도 4는 본 발명의 다른 실시예에 따른 반도체 장치의 단면도이다. 이하에서는 앞서 설명한 실시예와 차이점을 위주로 설명하도록 한다.
도 4를 참조하면, 반도체 장치의 기판(100)은 제1 영역(I)과 제2 영역(II)을 포함할 수 있다. 제1 영역(I)과 제2 영역(II)에는 각각 도시된 것과 같이 핀형 트랜지스터가 형성될 수 있다.
제1 영역(I)에는 도 2에 도시된 핀형 트랜지스터가 형성될 수 있다. 따라서, 이에 대한 상세한 설명은 생략하도록 한다.
제2 영역(II)에 형성된 핀형 트랜지스터는 핀(FS), 희생막(240), 액티브층(204), 소오스 또는 드레인(228), 및 게이트 구조물(250)을 포함한다.
액티브층(204), 소오스 또는 드레인(228), 및 게이트 구조물(250)에 관한 설명은 앞서 설명한 것과 동일하므로 중복된 설명은 생략하도록 한다. 또한, 스페이서(214) 및 층간 절연막(230)에 관한 설명도 앞서 설명한 것과 동일하므로 중복된 설명은 생략하도록 한다.
제2 영역(II)에 형성된 핀형 트랜지스터의 희생막(240)은 앞서 설명한 것과 달리, 절연막으로 이루어질 수 있다. 특히, 본 발명의 몇몇 실시예에서, 희생막(240)은 산화막으로 이루어질 수 있다. 이에 따라, 제2 영역(II)에 형성된 핀형 트랜지스터에서는, 소오스 또는 드레인(228) 하부와, 게이트 구조물(250) 하부에 모두 산화막인 희생막(240)이 배치될 수 있다. 이러한 희생막(240)은 도시된 것과 같이, 액티브층(204) 하부에서 제2 방향(Y)으로 연장되어 형성될 수 있다.
본 발명의 몇몇 실시예에서, 제1 영역(I)에 형성된 핀형 트랜지스터와 제2 영역(II)에 형성된 핀형 트랜지스터는 서로 다른 도전형을 가질 수 있다. 예를 들어, 제1 영역(I)에 형성된 핀형 트랜지스터가 P형 트랜지스터인 경우, 희생막(102)에 포함된 SiGe이 채널에 압축 응력을 가하여 핀형 트랜지스터의 동작 특성이 향상될 수 있다. 또한, 예를 들어, 제2 영역(II)에 형성된 핀형 트랜지스터가 N형 트랜지스터인 경우, 산화막으로 이루어진 희생막(240)은 채널에 압축 응력을 가하지 않으므로, 핀형 트랜지스터의 동작 특성이 향상될 수 있다.
도 5 및 도 6은 본 발명의 또 다른 실시예에 따른 반도체 장치의 단면도들이다. 이하에서도 앞서 설명한 실시예들과의 차이점을 위주로 설명하도록 한다.
도 5 및 도 6을 참조하면, 반도체 장치의 기판(100)은 제1 영역(I)과 제2 영역(II)을 포함할 수 있다. 제1 영역(I)과 제2 영역(II)에는 각각 도시된 것과 같이 핀형 트랜지스터가 형성될 수 있다.
제1 영역(I)에는 도 2에 도시된 핀형 트랜지스터가 형성될 수 있다. 여기서, 게이트 구조물(150)은 후술할 설명의 편의를 위하여 그 상세한 도시를 생략하였다.
제2 영역(II)에 형성된 핀형 트랜지스터는, 핀(FS), 희생막(302), 액티브층(304), 소오스 또는 드레인(328), 및 게이트 구조물(350)을 포함한다.
희생막(302), 액티브층(304) 및 소오스 또는 드레인(328)에 관한 설명은 앞서 설명한 것과 동일하므로 중복된 설명은 생략하도록 한다. 또한, 스페이서(314) 및 층간 절연막(330)에 관한 설명도 앞서 설명한 것과 동일하므로 중복된 설명은 생략하도록 한다.
제2 영역(II)에 형성된 핀형 트랜지스터의 게이트 구조물(350)은 앞서 설명한 것과 달리, 액티브층(304)을 완전히(entirely) 둘러싼 형상으로 형성될 수 있다. 다시 말해, 제2 방향(Y)으로 분리되어 형성된 희생막(302) 사이에는 산화막(도 2의 140)이 미형성되고, 그 공간을 게이트 구조물(350)이 채우게 된다. (All Around Gate) 이에 따라, 제2 영역(II)에 형성된 핀형 트랜지스터의 채널 폭이 커져, 핀형 트랜지스터의 동작 특성이 향상될 수 있다.
도 7은 본 발명의 또 다른 실시예에 따른 반도체 장치의 단면도이다.
도 7을 참조하면, 반도체 장치의 기판(100)은 제1 영역(I)과 제2 영역(II)을 포함할 수 있다. 제1 영역(I)과 제2 영역(II)에는 각각 도 2에 도시된 핀형 트랜지스터가 형성될 수 있다.
즉, 제1 영역(I)에 형성된 핀형 트랜지스터의 액티브층(104a), 소오스 또는 드레인(128a), 산화막(140a) 및 게이트 구조물(150a)에 관한 설명은 도 2에 도시된 핀형 트랜지스터와 동일하며, 스페이서(114a) 및 층간 절연막(130a)에 관한 설명도 앞서 설명한 것과 동일하다.
또한, 제2 영역(II)에 형성된 핀형 트랜지스터의 액티브층(104b), 소오스 또는 드레인(128b), 산화막(140b) 및 게이트 구조물(150b)에 관한 설명도 도 2에 도시된 핀형 트랜지스터와 동일하며, 스페이서(114b) 및 층간 절연막(130b)에 관한 설명도 앞서 설명한 것과 동일하다.
본 실시예에서 차이점은, 제1 영역(I)에 형성된 핀형 트랜지스터의 희생막(102a, 103a)과, 제2 영역(II)에 형성된 핀형 트랜지스터의 희생막(102b, 103b)에 포함된 반도체 물질의 농도가 서로 다르다는 점이다.
본 발명의 몇몇 실시예에서, 제1 영역(I)에 형성된 핀형 트랜지스터와 제2 영역(II)에 형성된 핀형 트랜지스터의 도전형은 서로 다를 수 있다. 이에 따라, 제1 영역(I)에 형성된 소오스 또는 드레인(128b, 129b)과 제2 영역(II)에 형성된 소오스 또는 드레인(128b, 129b)에 포함된 불순물의 도전형은 서로 다를 수 있다.
예를 들어, 제1 영역(I)에 형성된 핀형 트랜지스터의 도전형은 P형이고, 제2 영역(II)에 형성된 핀형 트랜지스터의 도전형은 N형일 수 있다. 그리고, 제1 영역(I)에 형성된 핀형 트랜지스터의 희생막(102a, 103a)에 포함된 반도체 물질(예를 들어, SiGe)의 농도는 제2 영역(II)에 형성된 핀형 트랜지스터의 희생막(102b, 103b)에 포함된 반도체 물질(예를 들어, SiGe)의 농도보다 클 수 있다. 이에 따라, 제1 영역(I)에 형성된 핀형 트랜지스터의 채널은 압축 응력을 상대적으로 많이 받아 동작 특성이 향상되고, 제2 영역(II)에 형성된 핀형 트랜지스터의 채널은 압축 응력을 상대적으로 작게 받아 동작 특성이 향상될 수 있다.
한편, 본 발명의 다른 몇몇 실시예에서, 제1 영역(I)에 형성된 핀형 트랜지스터의 희생막(102a, 103a)과, 제2 영역(II)에 형성된 핀형 트랜지스터의 희생막(102b, 103b)은 서로 다른 반도체 물질을 포함할 수도 있다. 예를 들어, 예를 들어, 제1 영역(I)에 형성된 핀형 트랜지스터의 도전형은 P형이고, 제2 영역(II)에 형성된 핀형 트랜지스터의 도전형은 N형일 경우, 제1 영역(I)에 형성된 핀형 트랜지스터의 희생막(102a, 103a)은 채널에 압축 응력을 가하는 반도체 물질을 포함하고, 제2 영역(II)에 형성된 핀형 트랜지스터의 희생막(102b, 103b)은 채널에 인장 응력을 가하는 반도체 물질을 포함할 수 있다. 이에 따라, 반도체 장치의 동작 특성이 향상될 수 있다.
도 8 내지 도 20은 본 발명의 실시예들에 따른 반도체 장치의 제조 방법을 설명하기 위한 중간단계 도면들이다. 도 16은 도 15의 C-C선을 따라 절단한 단면도이고, 도 17은 도 15의 D-D선을 따라 절단한 단면도이다. 도 19는 도 18의 E-E선을 따라 절단한 단면도이고, 도 20은 도 18의 F-F선을 따라 절단한 단면도이다.
도 8을 참조하면, 기판(100) 상에 희생막(102)을 예를 들어, 에피택셜 성장 공정을 통해 형성한다. 여기서, 희생막(102)은 예를 들어, 실리콘 게르마늄(SiGe)을 포함할 수 있다. 이어서, 희생막(102) 상에 액티브층(104)을 예를 들어, 에피택셜 성장 공정을 통해 형성한다. 여기서, 액티브층(104)은 예를 들어, 실리콘(Si)을 포함할 수 있다. 희생막(102)에 포함된 실리콘 게르마늄(SiGe)과 액티브층(104)에 포함된 실리콘(Si)은 격자 구조가 유사하므로, 제1 에피층 상에 제2 에피층이 잘 자랄(grow) 수 있다.
도 9를 참조하면, 액티브층(104), 희생막(102) 및 기판(100)을 순차적으로 식각한다. 기판(100)의 상부 일부가 식각됨에 따라 핀(FS)이 형성될 수 있다.
다음 도 10을 참조하면, 기판(100) 상에 소자 분리막(110)을 형성한다 소자 분리막(110)은 도시된 것과 같이 핀(FS)의 측면을 덮도록 형성될 수 있다.
한편, 본 발명에서, 핀(FS), 희생막(102), 및 액티브층(104)의 제조 방법이 이에 제한되는 것은 아니다. 본 발명의 몇몇 실시예에서는, 이와 다른 방법으로 핀(FS), 희생막(102), 및 액티브층(104)을 형성할 수도 있다. 구체적으로, 먼저 절연 물질로 이루어진 기판(100) 상에 예를 들어, 예를 들어, 실리콘(Si)을 포함하는 제1 에피층을 형성한다. 그리고 이어서, 제1 에피층 상에 예를 들어, 실리콘 게르마늄(SiGe)을 포함하는 제2 에피층을 형성한다. 그리고 이어서, 제2 에피층 상에 예를 들어, 실리콘(Si)을 포함하는 제3 에피층을 형성한다.
이후, 제3 에피층, 제2 에피층 및 제1 에피층을 순차적으로 식각한다. 제3 에피층이 식각됨에 따라 도시된 액티브층(104)이 형성되고, 제2 에피층이 식각됨에 따라 도시된 희생막(102)이 형성되며, 제1 에피층이 식각됨에 따라 핀(FS)이 형성될 수 있다. 이에 따라 SOI(Silicon On Insulator) 구조의 반도체 장치를 제조할 수 있다.
다음, 도 11을 참조하면, 희생막(102)과 액티브층(104)을 덮고 제3 방향(X)으로 연장되는 더미(dummy) 게이트 구조물(120)을 형성한다. 더미 게이트 구조물(120)은 더미 게이트 절연막(122)과, 더미 게이트(124)와, 하드 마스크(126)를 포함할 수 있다.
본 발명의 몇몇 실시에에서, 더미 게이트 절연막(122)은 예를 들어, 산화막을 포함하고, 더미 게이트(124)는 예를들어, 폴리 실리콘(poly-Si)을 포함하며, 하드 마스크(126)는 예를 들어, 실리콘 질화막(SiN)을 포함할 수 있으나, 본 발명이 이에 제한되는 것은 아니다.
다음 도 12를 참조하면, 더미 게이트 구조물(120)을 덮도록 절연막을 형성하고, 절연막을 식각하여 더미 게이트 구조물(120) 양측에 스페이서(114)를 형성한다. 이이서, 더미 게이트 구조물(120)의 양측에 소오스 또는 드레인(128)을 형성한다. 본 발명의 몇몇 실시에에서, 소오스 또는 드레인(128)은 예를 들어, 에피택셜 성장 공정을 이용하여 더미 게이트 구조물(120)의 양측에 형성할 수 있다. 이에 따라, 소오스 또는 드레인(128)은 도시된 것과 같이 희생막(102) 보다 높게 형성될 수 있다. 또한, 소오스 또는 드레인(128)은 희생막(102) 및 액티브층(104)의 측면과, 액티브층(104)의 상면을 덮도록 형성될 수 있다.
한편, 비록 도 12에서는, 소오스 또는 드레인(128)이 에피택셜 성장 공정을 통해 형성된 것만 도시되어 있으나, 본 발명이 이에 제한되는 것은 아니다. 본 발명의 다른 몇몇 실시예에서, 소오스 또는 드레인(128)은 이온 주입(IIP) 공정을 통해 더미 게이트 구조물(120) 양측에 배치된 액티브층(104) 내부에 형성될 수도 있다. 또한, 본 발명의 또 다른 몇몇 실시예에서, 소오스 또는 드레인(128)은 더미 게이트 구조물(120) 양측에 배치된 액티브층(104)의 트렌치 내에 형성될 수도 있다. 구체적으로, 더미 게이트 구조물(120) 양측에 배치된 액티브층(104)을 일부 식각하여 트렌치를 형성하고, 형성된 트렌치 내부에 예를 들어, 에피택셜 성장 공정을 통해 소오스 또는 드레인(128)을 형성할 수도 있다.
다음, 도 13을 참조하면, 소오스 또는 드레인(128)을 덮는 층간 절연막(130)을 형성한다. 구체적으로, 소오스 또는 드레인(128)과 더미 게이트 구조물(120)을 모두 덮도록 절연막을 형성하고, 더미 게이트 전극(124)의 상면이 노출되도록 절연막과 하드 마스크(126)을 식각함으로써, 도시된 층간 절연막(130)을 형성할 수 있다.
본 발명의 몇몇 실시예에서, 이러한 층간 절연막(130)은 예를 들어, 산화막 또는 산질화막을 포함할 수 있으나, 본 발명이 이에 제한되는 것은 아니다.
다음 도 14를 참조하면, 노출된 더미 게이트 전극(124)과 더미 게이트 절연막(122)을 식각하여 제거한다. 본 발명의 몇몇 실시에에서, 이렇게 노출된 더미 게이트 전극(124)을 식각하는 데에는 제1 식각과 제2 식각이 이용될 수 있다. 구체적으로, 먼저, 건식 식각(dry etch)을 이용하여 노출된 더미 게이트 전극(124)을 제1 식각한다. 그리고 이어서, 습식 식각(wet etch)을 이용하여 잔류된 더미 게이트 전극(124)를 제2 식각한다. 이러한 공정에 따라 더미 게이트 전극(124) 및 더미 게이트 절연막(122)이 모두 제거되고, 액티브층(104)과 희생막(102)이 노출될 수 있다.
다음 도 15 내지 도 17을 참조하면, 노출된 희생막(102)을 식각한다. 구체적으로, 액티브층(104)과 희생막(102)의 식각 선택비를 이용하여 노출된 액티브층(104) 하부의 희생막(102)을 제거한다.
본 실시예에서, 희생막(102)은 예를 들어, 실리콘 게르마늄(SiGe)으로 이루어질 수 있다. 이 때, 희생막(102)을 구성하는 게르마늄(Ge)의 비중이 실리콘(Si)에 비해 높을 경우, 액티브층(104)에 포함된 실리콘(Si)에 대해 식각 선택비가 높아질 수 있다. 따라서, 예를 들어, 염산(HCl) 등을 이용한 습식 식각을 수행함으로써, 노출된 액티브층(104) 하부의 희생막(102)을 제거할 수 있다. 이렇게, 희생막(102)의 일부가 제거됨에 따라, 희생막(102)을 관통하는 관통홀(103)이 형성될 수 있다.
다음 도 18 내지 도 20을 참조하면, 형성된 관통홀(도 16의 103)에 산화막(140)을 형성한다. 이에 따라, 산화막(140)은 액티브층(104) 하부의 희생막(140) 사이에 형성될 수 있다.
다음 도 1 내지 도 3을 참조하면, 노출된 액티브층(104) 상에 산화막(140) 및 액티브층(104)의 측면과 액티브층(104)의 상면을 덮는 게이트 절연막(152)을 형성한다. 이이서, 게이트 절연막(152) 상에, 일함수 조절막(154)을 형성한다. 그리고 이어서, 일함수 조절막(154) 상에 메탈 게이트 전극(156)을 형성한다. 이에 따라 도 1 내지 도 3에 도시된 반도체 장치를 제조할 수 있다.
한편, 희생막(102)을 산화막(도 4의 240)으로 형성하고, 도 15 내지 도 17에 도시된 공정을 수행하지 않을 경우, 도 4에 도시된 제2 영역(II)의 핀형 트랜지스터를 형성하는 것이 가능하다.
또한, 도 15 내지 도 17에 도시된 공정을 수행한 후, 도 18 내지 도 20에 도시된 산화막(140) 형성 공정을 생략할 경우, 도 5 및 도 6에 도시된 제2 영역(II)의 핀형 트랜지스터를 형성하는 것이 가능하다.
마지막으로, 도 8에 도시된 공정에서, 기판(100)의 제1 영역(I) 상에 제1 농도의 반도체 물질을 포함하는 희생막을 형성하고, 기판(100)의 제2 영역(II) 상에 제1 농도와 다른 제2 농도의 반도체 물질을 포함하는 희생막을 형성할 경우, 도 7에 도시된 핀형 트랜지스터들을 형성하는 것이 가능하다.
도 21은 본 발명의 또 다른 몇몇 실시예에 따른 반도체 장치를 설명하기 위한 도면이다. 도 22는 본 발명의 또 다른 몇몇 실시예에 따른 반도체 장치를 설명하기 위한 도면이다. 이하에서도 앞서 설명한 실시예들과 중복된 설명은 생략하고 차이점을 위주로 설명하도록 한다.
먼저, 도 21을 참조하면, 반도체 장치(13)는 로직 영역(410)과 SRAM 형성 영역(420)을 포함할 수 있다. 로직 영역(410)에는 제11 트랜지스터(411)가 배치되고, SRAM 형성 영역(420)에는 제12 트랜지스터(421)가 배치될 수 있다.
본 발명의 몇몇 실시예에서, 제11 트랜지스터(411)와 제12 트랜지스터(421)는 앞서 설명한 본 발명의 실시예들에 따른 반도체 장치 중 어느 하나를 채용할 수 있다.
다음, 도 13을 참조하면, 반도체 장치(14)는 로직 영역(410)을 포함하되, 로직 영역(410) 내에는 서로 다른 제13 및 제14 트랜지스터(412, 422)가 배치될 수 있다. 한편, 별도로 도시하지 않았으나, SRAM 영역 내에서도 서로 다른 제13 및 제14 트랜지스터(412, 422)가 배치될 수도 있다.
본 발명의 몇몇 실시예에서, 제13 트랜지스터(412)와 제14 트랜지스터(422)는 앞서 설명한 본 발명의 실시예들에 따른 반도체 장치 중 어느 하나를 채용할 수 있다.
한편, 도 21에서는, 예시적으로 로직 영역(410)과 SRAM형성 영역(420)을 도시하였으나, 이에 한정되는 것은 아니다. 예를 들어, 로직 영역(410)과, 다른 메모리가 형성되는 영역(예를 들어, DRAM, MRAM, RRAM, PRAM 등)에도 본 발명을 적용할 수 있다.
도 23은 본 발명의 실시예들에 따른 반도체 장치를 포함하는 SoC 시스템의 블록도이다.
도 23을 참조하면, SoC 시스템(1000)은 어플리케이션 프로세서(1001)와, DRAM(1060)을 포함한다.
어플리케이션 프로세서(1001)는 중앙처리부(1010), 멀티미디어 시스템(1020), 버스(1030), 메모리 시스템(1040), 주변 회로(1050)을 포함할 수 있다.
중앙처리부(1010)는 SoC 시스템(1000)의 구동에 필요한 연산을 수행할 수 있다. 본 발명의 몇몇 실시예에서, 중앙처리부(1010)는 복수의 코어를 포함하는 멀티 코어 환경으로 구성될 수 있다.
멀티미디어 시스템(1020)은, SoC시스템(1000)에서 각종 멀티미디어 기능을 수행하는데 이용될 수 있다. 이러한 멀티미디어 시스템(1020)은 3D 엔진(3D engine) 모듈, 비디오 코덱(video codec), 디스플레이 시스템(display system), 카메라 시스템(camera system), 포스트-프로세서(post -processor) 등을 포함할 수 있다.
버스(1030)는, 중앙처리부(1010), 멀티미디어 시스템(1020), 메모리 시스템(1040), 및 주변 회로(1050)가 서로 데이터 통신을 하는데 이용될 수 있다. 본 발명의 몇몇 실시예에서, 이러한 버스(1030)는 다층 구조를 가질 수 있다. 구체적으로, 이러한 버스(1030)의 예로는 다층 AHB(multi-layer Advanced High-performance Bus), 또는 다층 AXI(multi-layer Advanced eXtensible Interface)가 이용될 수 있으나, 본 발명이 이에 제한되는 것은 아니다.
메모리 시스템(1040)은, 어플리케이션 프로세서(1001)가 외부 메모리(예를 들어, DRAM(1060))에 연결되어 고속 동작하는데 필요한 환경을 제공할 수 있다. 본 발명의 몇몇 실시예에서, 메모리 시스템(1040)은 외부 메모리(예를 들어, DRAM(1060))를 컨트롤하기 위한 별도의 컨트롤러(예를 들어, DRAM 컨트롤러)를 포함할 수도 있다.
주변 회로(1050)는, SoC시스템(1000)이 외부 장치(예를 들어, 메인 보드)와 원활하게 접속되는데 필요한 환경을 제공할 수 있다. 이에 따라, 주변 회로(1050)는 SoC시스템(1000)에 접속되는 외부 장치가 호환 가능하도록 하는 다양한 인터페이스를 구비할 수 있다.
DRAM(1060)은 어플리케이션 프로세서(1001)가 동작하는데 필요한 동작 메모리로 기능할 수 있다. 본 발명의 몇몇 실시예에서, DRAM(1060)은, 도시된 것과 같이 어플리케이션 프로세서(1001)의 외부에 배치될 수 있다. 구체적으로, DRAM(1060)은 어플리케이션 프로세서(1001)와 PoP(Package on Package) 형태로 패키징될 수 있다.
이러한 SoC 시스템(1000)의 구성 요소 중 적어도 하나는 앞서 설명한 본 발명의 실시예들에 따른 반도체 장치 중 어느 하나를 채용할 수 있다.
도 24는 본 발명의 실시예들에 따른 반도체 장치를 포함하는 전자 시스템의 블록도이다.
도 24를 참조하면, 본 발명의 실시예에 따른 전자 시스템(1100)은 컨트롤러(1110), 입출력 장치(1120, I/O), 기억 장치(1130, memory device), 인터페이스(1140) 및 버스(1150, bus)를 포함할 수 있다. 컨트롤러(1110), 입출력 장치(1120), 기억 장치(1130) 및/또는 인터페이스(1140)는 버스(1150)를 통하여 서로 결합될 수 있다. 버스(1150)는 데이터들이 이동되는 통로(path)에 해당한다.
컨트롤러(1110)는 마이크로프로세서, 디지털 신호 프로세스, 마이크로컨트롤러, 및 이들과 유사한 기능을 수행할 수 있는 논리 소자들 중에서 적어도 하나를 포함할 수 있다. 입출력 장치(1120)는 키패드(keypad), 키보드 및 디스플레이 장치등을 포함할 수 있다. 기억 장치(1130)는 데이터 및/또는 명령어등을 저장할 수 있다. 인터페이스(1140)는 통신 네트워크로 데이터를 전송하거나 통신 네트워크로부터 데이터를 수신하는 기능을 수행할 수 있다. 인터페이스(1140)는 유선 또는 무선 형태일 수 있다. 예컨대, 인터페이스(1140)는 안테나 또는 유무선 트랜시버등을 포함할 수 있다.
도시하지 않았지만, 전자 시스템(1100)은 컨트롤러(1110)의 동작을 향상시키기 위한 동작 메모리로서, 고속의 디램 및/또는 에스램 등을 더 포함할 수도 있다.
전자 시스템(1100)은 개인 휴대용 정보 단말기(PDA, personal digital assistant) 포터블 컴퓨터(portable computer), 웹 타블렛(web tablet), 무선 전화기(wireless phone), 모바일 폰(mobile phone), 디지털 뮤직 플레이어(digital music player), 메모리 카드(memory card), 또는 정보를 무선환경에서 송신 및/또는 수신할 수 있는 모든 전자 제품에 적용될 수 있다.
도 25 내지 도 27은 본 발명의 몇몇 실시예들에 따른 반도체 장치를 적용할 수 있는 예시적인 반도체 시스템들이다.
도 25는 태블릿 PC(1200)을 도시한 도면이고, 도 26은 노트북(1300)을 도시한 도면이며, 도 27은 스마트폰(1400)을 도시한 것이다. 본 발명의 실시예들에 따른 반도체 장치 중 적어도 하나는 이러한 태블릿 PC(1200), 노트북(1300), 스마트폰(1400) 등에 사용될 수 있다.
또한, 본 발명의 몇몇 실시예들에 따른 반도체 장치는 예시하지 않는 다른 집적 회로 장치에도 적용될 수 있음은 당업자에게 자명하다. 즉, 이상에서는 본 실시예에 따른 반도체 시스템의 예로, 태블릿 PC(1200), 노트북(1300), 및 스마트폰(1400)만을 들었으나, 본 실시예에 따른 반도체 시스템의 예가 이에 제한되는 것은 아니다. 본 발명의 몇몇 실시예에서, 반도체 시스템은, 컴퓨터, UMPC (Ultra Mobile PC), 워크스테이션, 넷북(net-book), PDA (Personal Digital Assistants), 포터블(portable) 컴퓨터, 무선 전화기(wireless phone), 모바일 폰(mobile phone), e-북(e-book), PMP(portable multimedia player), 휴대용 게임기, 네비게이션(navigation) 장치, 블랙박스(black box), 디지털 카메라(digital camera), 3차원 수상기(3-dimensional television), 디지털 음성 녹음기(digital audio recorder), 디지털 음성 재생기(digital audio player), 디지털 영상 녹화기(digital picture recorder), 디지털 영상 재생기(digital picture player), 디지털 동영상 녹화기(digital video recorder), 디지털 동영상 재생기(digital video player) 등으로 구현될 수도 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였으나, 본 발명은 상기 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 제조될 수 있으며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
100: 기판 110: 소자분리막
102: 희생막 104: 액티브층

Claims (19)

  1. 기판 상에 제1 방향으로 연장되어 형성된 핀;
    상기 핀의 상면 상에 상기 제1 방향으로 분리되어 형성된 희생막;
    상기 희생막 상에 상기 제1 방향으로 연장되어 형성된 액티브층;
    상기 액티브층 상에 상기 제1 방향과 교차하는 제2 방향으로 연장되어 형성된 게이트 구조물; 및
    상기 핀의 상면과 상기 게이트 구조물 사이에 배치되고, 분리된 상기 희생막 사이에 배치되는 산화막을 포함하되,
    상기 액티브층은 상기 희생막 및 상기 산화막 각각과 접하고,
    상기 핀은 상기 제1 및 제2 방향 각각에 수직인 제3 방향으로 상기 기판으로부터 돌출된 반도체 장치.
  2. 제 1항에 있어서,
    상기 게이트 구조물의 적어도 일측에 배치되는 스페이서; 및
    상기 스페이서의 일측에 배치되는 소오스 또는 드레인을 더 포함하고,
    상기 희생막은 상기 소오스 또는 드레인 하부에 배치되고 상기 게이트 구조물 하부에는 미배치되는 반도체 장치.
  3. 제 2항에 있어서,
    상기 소오스 또는 드레인은 상기 액티브층의 상면 및 측면을 감싸도록 형성되는 반도체 장치.
  4. 제 1항에 있어서,
    상기 희생막은 반도체 물질을 포함하는 반도체 장치.
  5. 제 4항에 있어서,
    상기 반도체 물질은 SiGe인 반도체 장치.
  6. 제 1항에 있어서,
    상기 게이트 구조물은 게이트 절연막, 일함수 조절막, 및 메탈 게이트 전극을 포함하는 반도체 장치.
  7. 제 6항에 있어서,
    상기 게이트 절연막은 상기 메탈 게이트 전극의 측면을 따라 연장되어 형성되는 반도체 장치.
  8. 제 1항에 있어서,
    상기 액티브층과 상기 핀은 동일한 물질을 포함하는 반도체 장치.
  9. 제 1항에 있어서,
    상기 기판은, 제1 영역과 제2 영역을 포함하고,
    상기 희생막은, 상기 제1 영역에 형성된 제1 희생막과, 상기 제2 영역에 형성되고 상기 제1 희생막과 다른 물질을 포함하는 제2 희생막을 포함하고,
    상기 액티브층은, 상기 제1 희생막 상에 형성된 제1 액티브층과, 상기 제2 희생막 상에 형성된 제2 액티브층을 포함하고,
    상기 게이트 구조물은, 상기 제1 액티브층 상에 형성된 제1 게이트 구조물과 상기 제2 액티브층 상에 형성된 제2 게이트 구조물을 포함하는 반도체 장치.
  10. 제 9항에 있어서,
    상기 제1 희생막은 반도체 물질을 포함하고,
    상기 제2 희생막은 산화막을 포함하는 반도체 장치.
  11. 제 10항에 있어서,
    상기 제2 희생막은, 상기 제2 액티브층 하부에 상기 제1 방향으로 연장되어 형성되는 반도체 장치.
  12. 제 1항에 있어서,
    상기 기판은, 제1 영역과 제2 영역을 포함하고,
    상기 희생막은, 상기 제1 영역에 형성된 제1 희생막과, 상기 제2 영역에 형성된 제2 희생막을 포함하고,
    상기 액티브층은, 상기 제1 희생막 상에 형성된 제1 액티브층과, 상기 제2 희생막 상에 형성된 제2 액티브층을 포함하고,
    상기 게이트 구조물은, 상기 제1 액티브층 상에 형성된 제1 게이트 구조물과 상기 제2 액티브층 상에 형성된 제2 게이트 구조물을 포함하고,
    상기 산화막은, 상기 제1 액티브층의 하부에 형성되고 상기 제2 액티브층 하부에는 미형성되는 반도체 장치.
  13. 제 5항에 있어서,
    상기 기판은, 제1 영역과 제2 영역을 포함하고,
    상기 희생막은, 상기 제1 영역에 형성된 제1 희생막과, 상기 제2 영역에 형성된 제2 희생막을 포함하고,
    상기 액티브층은, 상기 제1 희생막 상에 형성된 제1 액티브층과, 상기 제2 희생막 상에 형성된 제2 액티브층을 포함하되,
    상기 제1 희생막에 포함된 제1 게르마늄(Ge) 의 농도와 상기 제2 희생막에 포함된 제2 게르마늄(Ge) 의 농도는 서로 다른 반도체 장치.
  14. 제 13항에 있어서,
    상기 제1 액티브층을 감싸도록 형성된 제1 소오스 또는 드레인과, 상기 제2 액티브층을 감싸도록 형성된 제2 소오스 또는 드레인을 더 포함하고,
    상기 제1 소오스 또는 드레인에 포함된 제1 불순물의 도전형과 상기 제2 소오스 또는 드레인에 포함된 제2 불순물의 도전형은 서로 다른 반도체 장치.
  15. 제 1항에 있어서,
    상기 기판은, 제1 영역과 제2 영역을 포함하고,
    상기 희생막은, 상기 제1 영역에 형성된 제1 희생막과, 상기 제2 영역에 형성된 제2 희생막을 포함하고,
    상기 액티브층은, 상기 제1 희생막 상에 형성된 제1 액티브층과, 상기 제2 희생막 상에 형성된 제2 액티브층을 포함하되,
    상기 제1 희생막을 구성하는 반도체 물질은 상기 제2 희생막을 구성하는 반도체 물질과 다른 반도체 장치.
  16. 기판으로부터 돌출된 형상으로 형성되고, 제1 방향으로 연장되어 형성된 핀;
    상기 핀의 상면 상에 상기 제1 방향으로 분리되어 형성되고 SiGe을 포함하는 제1 에피층;
    상기 제1 방향으로 분리되어 형성된 제1 에피층 사이에 배치된 산화막;
    상기 제1 에피층과 산화막 상에 상기 제1 방향으로 연장되어 형성된 제2 에피층;
    상기 제2 에피층 상에 상기 제1 방향과 교차하는 제2 방향으로 연장되어 형성되고, 상기 산화막의 측면, 상기 제2 에피층의 측면과 상면을 덮는 게이트 구조물; 및
    상기 게이트 구조물의 양 측에 형성되고, 상기 제2 에피층의 측면과 상면을 덮는 제3 에피층을 포함하되,
    상기 산화막은 상기 핀의 상면과 상기 게이트 구조물 사이에 배치되고,
    상기 제2 에피층은 상기 제1 에피층 및 상기 산화막 각각과 접하는 반도체 장치.
  17. 기판 상에 핀, 상기 핀의 상면과 접하는 희생막, 및 상기 희생막의 상면과 접하는 액티브층을 형성하고,
    상기 희생막과 액티브층 상에 더미 게이트 및 층간 절연막을 형성하고,
    상기 더미 게이트를 제거하여 상기 희생막과 액티브층을 노출시키고,
    상기 노출된 희생막을 제거하고,
    상기 액티브층의 하부에서 상기 노출된 희생막이 제거된 부분에 산화막을 형성하고,
    상기 산화막 및 액티브층의 측면과 상기 액티브층의 상면을 덮는 게이트 구조물을 형성하는 것을 포함하되,
    상기 산화막을 형성하는 것은,
    상기 핀의 상면 상에서 제거되지 않은 상기 희생막 사이에 상기 산화막이 형성되고,
    상기 산화막은 상기 액티브층과 접하도록 형성되는 것을 포함하는 반도체 장치의 제조 방법.
  18. 제 17항에 있어서,
    상기 노출된 희생막을 제거하는 것은, 상기 노출된 액티브층과 상기 노출된 희생막 간의 식각 선택비를 이용하여 상기 노출된 희생막을 식각함으로써 상기 노출된 희생막을 제거하는 것을 포함하는 반도체 장치의 제조 방법.
  19. 제 17항에 있어서,
    상기 희생막은 상기 기판의 제1 영역에 형성된 제1 희생막과, 상기 기판의 제2 영역에 형성된 제2 희생막을 포함하고,
    상기 제1 희생막과 상기 제2 희생막에 포함된 게르마늄(Ge)의 농도가 다른 반도체 장치의 제조 방법.
KR1020140103863A 2014-07-14 2014-08-11 반도체 장치 및 그 제조 방법 KR102236557B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/330,306 2014-07-14
US14/330,306 US9735153B2 (en) 2014-07-14 2014-07-14 Semiconductor device having fin-type field effect transistor and method of manufacturing the same

Publications (2)

Publication Number Publication Date
KR20160008441A KR20160008441A (ko) 2016-01-22
KR102236557B1 true KR102236557B1 (ko) 2021-04-06

Family

ID=55068174

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140103863A KR102236557B1 (ko) 2014-07-14 2014-08-11 반도체 장치 및 그 제조 방법

Country Status (3)

Country Link
US (5) US9735153B2 (ko)
KR (1) KR102236557B1 (ko)
TW (2) TWI641144B (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9735153B2 (en) * 2014-07-14 2017-08-15 Samsung Electronics Co., Ltd. Semiconductor device having fin-type field effect transistor and method of manufacturing the same
US9425259B1 (en) 2015-07-17 2016-08-23 Samsung Electronics Co., Ltd. Semiconductor device having a fin
US9735274B2 (en) 2015-11-20 2017-08-15 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device including a stacked wire structure
US9960275B1 (en) 2016-10-28 2018-05-01 Applied Materials, Inc. Method of fabricating air-gap spacer for N7/N5 finFET and beyond
US10164106B2 (en) 2016-12-29 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and a method for fabricating the same
US10276680B2 (en) * 2017-07-18 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Gate feature in FinFET device
WO2019132865A1 (en) * 2017-12-29 2019-07-04 Intel Corporation Heterogeneous ge/iii-v cmos transistor structures
US10672983B2 (en) * 2018-06-27 2020-06-02 International Business Machines Corporation Compact resistive random access memory integrated with a pass gate transistor
US11075269B2 (en) * 2018-11-30 2021-07-27 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US11456368B2 (en) * 2019-08-22 2022-09-27 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device structure with hard mask layer over fin structure and method for forming the same
US11081489B2 (en) * 2019-11-11 2021-08-03 Xia Tai Xin Semiconductor (Qing Dao) Ltd. Semiconductor structure and method for fabricating the same
US11502087B2 (en) * 2020-01-21 2022-11-15 Xia Tai Xin Semiconductor (Qing Dao) Ltd. Semiconductor structure and method for fabricating the same
CN113224030B (zh) * 2020-01-21 2023-05-12 夏泰鑫半导体(青岛)有限公司 半导体器件及其制造方法
US11594637B2 (en) * 2020-03-27 2023-02-28 Intel Corporation Gate-all-around integrated circuit structures having fin stack isolation
CN113611743B (zh) 2021-06-11 2022-06-07 联芯集成电路制造(厦门)有限公司 半导体晶体管结构及其制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050224880A1 (en) * 2003-12-26 2005-10-13 Lee Dae W Multi-gate MOS transistor and method of manufacturing the same
KR100739658B1 (ko) * 2006-07-03 2007-07-13 삼성전자주식회사 반도체 장치의 제조 방법.
US20090065853A1 (en) * 2007-09-07 2009-03-12 Micron Technology, Inc. Fin field effect transistor

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100464268B1 (ko) 2003-02-04 2005-01-03 동부아남반도체 주식회사 반도체 소자 제조 방법
WO2004073044A2 (en) 2003-02-13 2004-08-26 Massachusetts Institute Of Technology Finfet device and method to make same
US7078298B2 (en) 2003-05-20 2006-07-18 Sharp Laboratories Of America, Inc. Silicon-on-nothing fabrication process
KR100487567B1 (ko) 2003-07-24 2005-05-03 삼성전자주식회사 핀 전계효과 트랜지스터 형성 방법
KR20050055978A (ko) * 2003-12-09 2005-06-14 삼성전자주식회사 핀 전계 효과 트랜지스터 및 그 형성 방법
US7223994B2 (en) * 2004-06-03 2007-05-29 International Business Machines Corporation Strained Si on multiple materials for bulk or SOI substrates
KR100555569B1 (ko) * 2004-08-06 2006-03-03 삼성전자주식회사 절연막에 의해 제한된 채널영역을 갖는 반도체 소자 및 그제조방법
US7960791B2 (en) 2005-06-24 2011-06-14 International Business Machines Corporation Dense pitch bulk FinFET process by selective EPI and etch
US7842982B2 (en) 2008-01-29 2010-11-30 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method thereof
US8264032B2 (en) 2009-09-01 2012-09-11 Taiwan Semiconductor Manufacturing Company, Ltd. Accumulation type FinFET, circuits and fabrication method thereof
KR20110078883A (ko) 2009-12-31 2011-07-07 주식회사 동부하이텍 Ｓｏｎ의 제조방법
US8034677B2 (en) 2010-02-25 2011-10-11 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated method for forming high-k metal gate FinFET devices
US8609495B2 (en) * 2010-04-08 2013-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Hybrid gate process for fabricating finfet device
US8653610B2 (en) * 2010-04-21 2014-02-18 International Business Machines Corporation High performance non-planar semiconductor devices with metal filled inter-fin gaps
US8859389B2 (en) 2011-01-28 2014-10-14 Kabushiki Kaisha Toshiba Methods of making fins and fin field effect transistors (FinFETs)
US8455308B2 (en) 2011-03-16 2013-06-04 International Business Machines Corporation Fully-depleted SON
WO2013095652A1 (en) * 2011-12-23 2013-06-27 Intel Corporation Uniaxially strained nanowire structure
US9147765B2 (en) * 2012-01-19 2015-09-29 Globalfoundries Inc. FinFET semiconductor devices with improved source/drain resistance and methods of making same
US8969149B2 (en) * 2013-05-14 2015-03-03 International Business Machines Corporation Stacked semiconductor nanowires with tunnel spacers
KR102069609B1 (ko) * 2013-08-12 2020-01-23 삼성전자주식회사 반도체 소자 및 그 제조 방법
US9093302B2 (en) * 2013-11-13 2015-07-28 Globalfoundries Inc. Methods of forming substantially self-aligned isolation regions on FinFET semiconductor devices and the resulting devices
US9136332B2 (en) * 2013-12-10 2015-09-15 Taiwan Semiconductor Manufacturing Company Limited Method for forming a nanowire field effect transistor device having a replacement gate
US9735153B2 (en) 2014-07-14 2017-08-15 Samsung Electronics Co., Ltd. Semiconductor device having fin-type field effect transistor and method of manufacturing the same
US9443978B2 (en) * 2014-07-14 2016-09-13 Samsung Electronics Co., Ltd. Semiconductor device having gate-all-around transistor and method of manufacturing the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050224880A1 (en) * 2003-12-26 2005-10-13 Lee Dae W Multi-gate MOS transistor and method of manufacturing the same
KR100739658B1 (ko) * 2006-07-03 2007-07-13 삼성전자주식회사 반도체 장치의 제조 방법.
US20090065853A1 (en) * 2007-09-07 2009-03-12 Micron Technology, Inc. Fin field effect transistor

Also Published As

Publication number Publication date
US20160013186A1 (en) 2016-01-14
US20200203340A1 (en) 2020-06-25
US20180158819A1 (en) 2018-06-07
US9735153B2 (en) 2017-08-15
US20220045059A1 (en) 2022-02-10
KR20160008441A (ko) 2016-01-22
US11177260B2 (en) 2021-11-16
TWI641144B (zh) 2018-11-11
TWI691082B (zh) 2020-04-11
TW201603277A (zh) 2016-01-16
TW201828481A (zh) 2018-08-01
US20170271330A1 (en) 2017-09-21
US9905559B2 (en) 2018-02-27

Similar Documents

Publication Publication Date Title
KR102236557B1 (ko) 반도체 장치 및 그 제조 방법
KR102432462B1 (ko) 반도체 장치
KR102235578B1 (ko) 반도체 장치 및 그 제조 방법
US9514990B2 (en) Methods for manufacturing semiconductor devices having different threshold voltages
US20160276342A1 (en) Semiconductor devices including shallow trench isolation (sti) liners
US20160190239A1 (en) Semiconductor device and method for fabricating the same
KR20160008440A (ko) 반도체 장치 및 그 제조 방법
US9312188B2 (en) Method for fabricating semiconductor device
KR20160026486A (ko) 반도체 장치의 제조 방법
TWI652823B (zh) 半導體元件
KR102170856B1 (ko) 반도체 장치 및 그 제조 방법
US9679975B2 (en) Semiconductor devices including field effect transistors and methods of forming the same
KR102233073B1 (ko) 반도체 장치 및 그 제조 방법
US20170053825A1 (en) Semiconductor devices having fin field effect transistors with a single liner pattern in a first region and a dual liner pattern in a second region and methods for manufacturing the same
KR102291062B1 (ko) 반도체 장치 및 이의 제조 방법
KR20160005488A (ko) 반도체 장치 및 그 제조 방법
KR20150082025A (ko) 반도체 장치 및 그 제조 방법
KR102410135B1 (ko) 반도체 장치 및 그 제조 방법
TWI816689B (zh) 用於增進ｎｍｏｓ電晶體中通道應力的裝置、方法及系統
KR102452964B1 (ko) 반도체 장치의 제조 방법
KR102321373B1 (ko) 반도체 장치의 제조 방법
US20170317214A1 (en) Semiconductor device
KR102238439B1 (ko) 반도체 장치 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant