KR102235753B1 - 레이저를 이용한 랩온어칩 제조 방법 및 제조 시스템 - Google Patents

레이저를 이용한 랩온어칩 제조 방법 및 제조 시스템 Download PDF

Info

Publication number
KR102235753B1
KR102235753B1 KR1020190054014A KR20190054014A KR102235753B1 KR 102235753 B1 KR102235753 B1 KR 102235753B1 KR 1020190054014 A KR1020190054014 A KR 1020190054014A KR 20190054014 A KR20190054014 A KR 20190054014A KR 102235753 B1 KR102235753 B1 KR 102235753B1
Authority
KR
South Korea
Prior art keywords
laser
chip
lab
manufacturing
bonding
Prior art date
Application number
KR1020190054014A
Other languages
English (en)
Other versions
KR20200129499A (ko
Inventor
이종훈
김현덕
황준호
이찬우
Original Assignee
경북대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 경북대학교 산학협력단 filed Critical 경북대학교 산학협력단
Priority to KR1020190054014A priority Critical patent/KR102235753B1/ko
Publication of KR20200129499A publication Critical patent/KR20200129499A/ko
Application granted granted Critical
Publication of KR102235753B1 publication Critical patent/KR102235753B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/20—Bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67121—Apparatus for making assemblies not otherwise provided for, e.g. package constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Engineering (AREA)
  • Laser Beam Processing (AREA)

Abstract

레이저를 이용한 랩온어칩 제조 방법 및 시스템이 개시된다. 레이저를 이용한 랩온어칩 제조 방법은, 제1 재료의 일 영역에 미세유로패턴을 제작하는 단계; 제1 레이저를 이용하여 상기 미세유로패턴이 제작된 상기 제1 재료에 제2재료를 본딩하는 단계;를 포함할 수 있다. 상기 제조 방법은 상기 제1 재료 상에 미세유로패턴이 제작된 영역 외의 부분에 가공 처리를 수행하여 표면적을 증가시키는 단계;를 더 포함할 수 있다. 레이저를 이용한 랩온어칩 제조 시스템은, 제1 레이저; 상기 제1 레이저를 구동하는 레이저 구동부; 상기 제1 레이저를 제어하는 제어 모듈; 및 광학계 제어정보에 따라 상기 제1 레이저의 인가 대상이 되는 제1 재료 또는 제2 재료로 상기 제1 레이저를 전달하는 광학계;를 포함하고, 상기 제1 레이저를 이용하여 상기 제1 재료와 상기 제2 재료의 본딩을 수행할 수 있다.

Description

레이저를 이용한 랩온어칩 제조 방법 및 제조 시스템{METHOD AND MANUFACTURING SYSTEM FOR A LAN-ON-A-CHIP USING A LASER}
본 발명은 랩온어칩의 제조 방법과, 랩온어칩을 제조하는 시스템에 관한 발명이다. 보다 구체적으로는 레이저를 이용하여 랩온어칩을 제작하는 기술과 관련된 발명이다.
바이오 분야, 전기전자분야 및 나노가공분야 기술의 발전에 힘입어 생체물질을 분석하기 위한 생화학 분석칩에 관한 연구가 활발하다. 생화학 분석칩은 일반적으로 유리재질의 모재에 금속 패턴을 형성하고, 상판을 결합시키는 방식으로 제조된다. 이러한 금속 패턴을 형성하기 위해서는 반도체 공정에 널리 사용되는 리소그래피 공정을 사용하게 된다. 그러나, 리소그래피 공정을 생화학 분석칩의 제조에 활용할 경우, 일반적인 반도체 제조공정과는 달리 두 개 이상의 층을 물리적으로 본딩하여 미세채널을 형성해야 하는 등 추가적인 공정을 필요로 하기 때문에 나노 수준의 미세전극을 생화학 칩 내부에 형성하는 것은 매우 어려운 작업에 해당한다.
도 1은 기존의 방식에 따른 랩온어칩 제조 방법을 설명하기 위한 도면이다. 도 1에 따르면, 하부기판(100) 표면으로 하부전극(110)을 프린팅하고, 하부전극의 표면에 미세유로(microchannel) 형성을 위한 미세유로패턴(200)을 프린팅하고, 상기 미세유로패턴 바깥쪽으로 접착제를 도포하여 접착층(300)을 형성하고, 준비된 상부기판(400) 위에 상부전극(410)을 프린팅하고, 상기 하부기판(100)과 상부기판(400)을 상기 접착제의 도포단계에서 형성된 접착층을 적용하여 조립하는 것을 특징으로 한다. 즉 도 1 및 전술한 방법에 따르면, 미세유로패턴을 보호하기 위해 상부기판을 접착하는 과정에서, 별도의 접착제를 이용하여 본딩을 수행하는 것을 확인할 수 있다.
본 발명에서는 기존의 랩온어칩 제작 방법에 비해 단순화된 공정을 이용하여 랩온어칩을 제작할 수 있는 방법을 제시하고자 한다.
본 발명에서는 펨토초 레이저 및 연속파 레이저를 이용하여 랩온어칩을 제작하는 방법을 제시하고자 한다.
본 발명이 해결하고자 하는 과제는 이상에서 언급된 과제로 제한되지 않는다. 언급되지 않은 다른 기술적 과제들은 이하의 기재로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
레이저를 이용한 랩온어칩 제조 방법이 개시된다.
상기 방법은, 제1 재료의 일 영역에 미세유로패턴을 제작하는 단계; 제1 레이저를 이용하여 상기 미세유로패턴이 제작된 상기 제1 재료에 제2재료를 본딩하는 단계;를 포함할 수 있다.
상기 방법은, 상기 제1 재료 상에 미세유로패턴이 제작된 영역 외의 부분에 가공 처리를 수행하여 표면적을 증가시키는 단계;를 더 포함할 수 있다.
상기 방법에서, 상기 표면적을 증가시키는 단계와, 상기 미세유로패턴을 제작하는 단계는 제2 레이저를 이용하여 처리할 수 있다.
상기 제1 레이저는 연속파 레이저이고, 상기 제2 레이저는 초단파 레이저일 수 있다.
일 실시예에 따르면, 상기 제1 레이저는 CO2 레이저이며, 상기 제2 레이저는 펨토초 레이저 또는 피코초 레이저일 수 있다.
상기 제1 재료와 상기 제2 재료는 상이한 재료일 수 있다. 일 실시예에 따르면, 상기 제1 재료의 녹는점은 상기 제2 재료의 녹는점보다 높을 수 있다.
상기 레이저를 이용한 랩온어칩 제조 방법은, 상기 미세유로 패턴이 형성된 상기 제1 재료에 대한 에칭을 수행하는 단계;를 더 포함할 수 있다.
본 발명의 다른 일 실시예예 따르면, 레이저를 이용한 랩온어칩 제조 시스템이 개시된다.
상기 시스템은, 제1 레이저; 상기 제1 레이저를 구동하는 레이저 구동부; 상기 제1 레이저를 제어하는 제어 모듈; 및 광학계 제어정보에 따라 상기 제1 레이저의 인가 대상이 되는 제1 재료 또는 제2 재료로 상기 제1 레이저를 전달하는 광학계;를 포함하고, 상기 제1 레이저를 이용하여 상기 제1 재료와 상기 제2 재료의 본딩을 수행할 수 있다.
상기 제어 모듈은 제2 레이저를 제어하여 미세유로패턴을 형성하는 유로 패턴 가공부; 및 상기 제1 레이저 및 상기 제2 레이저를 제어하여 본딩 처리를 수행하는 본딩부;를 포함할 수 있다.
상기 본딩부에서는, 상기 제2 레이저를 통해 본딩 전 사전 처리를 수행하고, 상기 제1 레이저를 통해 본딩 처리를 수행할 수 있다.
상기 본딩 전 사전 처리는 상기 제1 재료에 대한 표면적을 증가시키는 처리이며, 상기 본딩 처리는 상기 제1 재료와 상기 제2 재료의 접합을 처리할 수 있다.
본 발명의 제작 방법에 따르면, 기존의 랩온어칩 제작 방법에 비해 단순화된 공정으로 랩온어칩을 제작하는 것이 가능하다.
본 발명의 제작 방법에 따르면, 펨토초 레이저 및 연속파 레이저를 이용하여 랩온어칩을 제작함으로써, 레이저만을 이용한 가공이 가능한 효과가 있다.
본 발명의 다른 효과에 따르면 기존의 랩온어칩 제작 방법에 비해 불량률을 최소화할 수 있으며, 기존의 제작 공정에 비해 하나의 공정에서 다수개의 랩온어칩을 제조할 수 있다.
본 발명의 효과는 상술한 효과들로 제한되지 않는다. 언급되지 않은 효과들은 본 명세서 및 첨부된 도면으로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확히 이해될 수 있을 것이다.
도 1은 기존의 방식에 따른 랩온어칩 제조 방법을 설명하기 위한 도면이다.
도 2(a) 내지 도 2(b)는 기존의 랩온어칩 제조 방법 및 본 발명에 따른 랩온어칩 제조 방법을 각각 블록도로 나타낸 도면이다.
도 3은 본 발명에 따른 랩온어칩 제조 방법을 나타낸 도면이다.
도 4(a) 내지 도 4(c)는 본 발명에 따른 레이저를 이용한 랩온어칩 제조 시스템을 이용하여 랩온어칩을 제조하는 방법을 순서대로 나타낸 도면이다.
도 5는 제2 레이저(40)를 이용한 표면적 증가 처리 과정에 있어서, 만족해야 하는 조건을 설명하기 위한 도면이다.
도 6은 도 5에 따른 수식을 만족하였을 때와, 만족하지 못했을 때의 표면을 실제 실험하여 처리한 결과에 해당한다.
도 7은 본 발명의 실제 일 실시 예에 대해 순서도로 표시한 도면이다.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 또한, 본 발명의 바람직한 실시예를 상세하게 설명함에 있어, 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략한다. 또한, 유사한 기능 및 작용을 하는 부분에 대해서는 도면 전체에 걸쳐 동일한 부호를 사용한다.
어떤 구성요소를 '포함'한다는 것은, 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있다는 것을 의미한다. 구체적으로, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 또한 도면에서 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있다.
본 명세서 전체에서 사용되는 '~부' 및 '~모듈' 은 적어도 하나의 기능이나 동작을 처리하는 단위로서, 예를 들어 소프트웨어, FPGA 또는 ASIC과 같은 하드웨어 구성요소를 의미할 수 있다. 그렇지만 '~부' 및 '~모듈'이 소프트웨어 또는 하드웨어에 한정되는 의미는 아니다. '~부' 및 '~모듈'은 어드레싱할 수 있는 저장 매체에 있도록 구성될 수도 있고 하나 또는 그 이상의 프로세서들을 재생시키도록 구성될 수도 있다.
일 예로서 '~부' 및 '~모듈'은 소프트웨어 구성요소들, 객체지향 소프트웨어 구성요소들, 클래스 구성요소들 및 태스크 구성요소들과 같은 구성요소들과, 프로세스들, 함수들, 속성들, 프로시저들, 서브루틴들, 프로그램 코드의 세그먼트들, 드라이버들, 펌웨어, 마이크로 코드, 회로, 데이터, 데이터베이스, 데이터 구조들, 테이블들, 어레이들 및 변수들을 포함할 수 있다. 구성요소와 '~부' 및 '~모듈'에서 제공하는 기능은 복수의 구성요소 및 '~부' 및 '~모듈'들에 의해 분리되어 수행될 수도 있고, 다른 추가적인 구성요소와 통합될 수도 있다.
본 발명에서는, 레이저를 이용한 랩온어칩 제조 방법 및 시스템이 제공된다. 두 개의 서로 다른 특징을 가지는 레이저를 이용하여, 레이저 가공만으로 랩온어칩을 제조할 수 있어 기존의 제조 방법에 비해 공정 과정이 다수 생략되어 간단하게 제조 가능하며, 불량 확률이 현저히 적은 랩온어칩을 제조할 수 있는 효과가 있다. 보다 구체적으로는, 초단파 레이저를 통해 미세유로패턴 제작 및 본딩 전 사전 처리를 수행하고, 연속파 레이저를 통한 본딩 처리를 수행함으로써 레이저만을 이용하여 랩온어칩 제작이 가능한 효과가 존재한다.
이하에서는, 기존의 랩온어칩 제조 방법과 본 발명에 따른 랩온어칩 제조 방법을 블록도를 통해 비교함으로써 본 발명의 특징을 설명한다.
도 2(a) 내지 도 2(b)는 기존의 랩온어칩 제조 방법 및 본 발명에 따른 랩온어칩 제조 방법을 각각 블록도로 나타낸 도면이다.
도 2(a)는 기존의 랩온어칩 제조 방법을 나타내는 도면이다. 도 1과 같은 방식으로 랩온어칩의 제작도 가능하나, 도 2(a)와 같은 방식이 기존에 상용화된 랩온어칩 제작 방법에 해당한다. 도 2(a)에 따르면, 만들고자 하는 제품의 디자인 후에, 리소그래피 및 전주 스탬퍼 작업을 수행하여 마스터(Master)를 제작하고, 그 후 사출 작업을 수행하여 랩온어칩을 제조한다. 이러한 방식에 따르면, 표면에 형상을 가공한 후에 사출물을 제작하기 때문에, 사출 금형에 직접 가공이 불가능하고, 리소그래피 방식을 이용하더라도 직접 가공은 불가능하여 마스터를 제작 후 추가 전주 스템퍼 제작을 통해 사출을 진행하는 방식으로 처리된다. 그러나, 전주 스탬퍼의 경우 금속 성분이 니켈이기 때문에 경도가 매우 낮아 사출 시 이물질이 유입될 경우 금형이 바로 훼손되어 사용이 어렵고, 스템퍼 고정 및 수명의 측면에서도 내구성이 매우 낮은 문제점이 존재한다. 즉, 사출 금형에 스탬퍼를 고정하여 지그를 추가 제작 및 장착한 후에 사출을 진행하는데, 사출의 과정에서 전주 스탬퍼의 변형이 쉽게 되어 양산성이 떨어지며 불량률이 높다. 또한 미세유로패턴을 형성하는 점에서도 한계가 존재하는 문제점이 있었다.
도 2(b)는 본 발명에 따른 랩온어칩 제조 방법을 나타낸 도면이다.
본 발명에 따른 랩온어칩 제조 방법은 기존의 복잡한 공정을 모두 레이저 가공만을 이용하여 처리하는 것이 가능하기 때문에 기존의 공정에 비해 훨씬 간단하게 랩온어칩 제조가 가능한 효과가 있다. 구체적인 레이저를 통한 랩온어칩 제조 방법은 이하에서 설명된다.
도 3은 본 발명에 따른 랩온어칩 제조 방법을 나타낸 도면이다.
본 발명에 따른 랩온어칩 제조 방법에서는, 미세유로패턴이 형성되는 재료가 되는 제1 재료(10)가 제공될 수 있다. 미세유로패턴이 형성된 제1 재료(10)에 대하여, 미세유로패턴을 보호하기 위한 제2 재료(20)가 추가적으로 제공될 수 있다.
먼저, 제1 재료(10)에 대해 미세유로패턴이 형성된다. 이 때, 미세유로패턴은 제2 레이저(40)를 통해 형성될 수 있다. 바람직하게는 펨토초 레이저나 피코초 레이저와 같은 초단파 레이저를 이용하여 미세유로패턴이 형성될 수 있다. 레이저는 10^-15S 이상의 펄스를 가지는 레이저일 수 있다. 미세유로패턴을 가공할 때의 제2 레이저(40)의 강도는 0.1W 내지 10W의 파워일 수 있다. 그러나 제2 레이저(40)의 강도는 상기 범위에 한정되지 아니하며, 미세유로패턴이 가공되는 소재 및 주변 환경에 따라 레이저의 강도는 달라질 수 있다.
미세유로패턴의 가공이 레이저를 통해 처리되는 경우 레이저의 열에 의한 크랙 및 소재의 변형이 필연적으로 발생된다. 따라서 펨토초 레이저와 같은 매우 짧은 펄스를 가지는 레이저를 이용할 경우 주변부의 손상 없이 미세한 유로채널의 가공이 가능한 효과가 있다.
그러나 미세유로패턴은 레이저를 통해 형성되는 방법에 한정되지 아니하며, 미세유로패턴은 프린팅 방식 등으로 형성될 수도 있다.
미세유로패턴이 형성된 이후에는, 미세유로패턴이 형성된 제1재료(10)에 대한 식각 처리를 수행한다. 식각 처리는 에칭 용액(50)에 일정 시간동안 담궈지는 형태로 이루어질 수 있다. 그러나 본 발명에 따른 식각 처리는 이러한 습식 식각(Wet etching)에 한정되지 아니하고, 기타 통상의 기술자가 용이하게 처리할 수 있는 형태의 식각 방법으로 처리될 수 있다. 미세유로패턴이 형성된 제1재료(10)의 식각처리를 수행하면, 레이저를 통한 가공으로 형성된 잔유물을 제거하는 것이 가능하다. 또한, 후술할 제2 레이저의 가공 영역을 매끄럽게 처리할 수 있는 효과도 존재한다.
식각 처리가 완료된 제1 재료(10) 상에는, 미세유로패턴이 형성되어 있으며, 미세유로패턴의 형성 후 처리도 완료된 상태이다. 해당 과정에서, 미세유로패턴 가공에 사용했던 제2 레이저(40)를 이용하여 미세유로패턴이 형성되지 아니한 나머지 부분에 대한 추가적인 가공 처리를 수행한다. 해당 과정에서 수행하는 레이저 가공은 도 4 내지 도 5에서 자세히 설명한다. 이러한 가공 처리를 하는 이유는, 제1 재료(10)와 제2 재료(20) 간의 결합력을 증대시키기 위함이다.
상기와 같이 미세유로패턴이 형성된 영역을 제외한 부분에 대해 레이저 가공 처리가 완료된 후에는, 형성된 미세유로패턴을 보호하기 위한 보호용 재료가 제1재료(10) 상에 접착되어야 한다. 이러한 과정에 있어서, 기존의 랩온어칩 제조 방법에서는 접착제를 이용하거나 별도의 테이핑 등을 이용하여 접착하는 과정을 수행하였기 때문에 공정과정 및 소요시간이 늘어나는 단점이 존재하였다. 본 발명에서는 접착을 위해 제1 레이저(30)를 사용한다.
레이저 가공이 완료된 제1 재료(10) 상에, 제2 재료(20)를 놓는다. 제1 재료(10)와 제2 재료(20)의 접합을 위해, 제1 레이저(30)를 인가한다. 이 때 제1 레이저(30)는 제1 재료(10)와 제2 재료(20)가 접하는 부분에 초점을 두고 인가될 수 있다. 또는 제1 레이저(30)는 제2 재료(20)의 하단부에 초점을 두고 인가될 수 있다. 미세유로패턴 형성에 사용한 제2 레이저(40)의 일 실시예인 펨토초 레이저의 특성상, 극초단파로 짧게 인가되기 때문에 본딩을 위한 레이저는 연속파 레이저를 사용하여 본딩한다. 이 때 사용되는 연속파 레이저는 CO2 레이저일 수 있다.
본 발명에 따른 랩온어칩 제조 방법에 있어서, 제1 재료(10)와 제2 재료(20)는 상이한 재질을 가지는 재료일 수 있다. 제1 재료(10)의 녹는점과 제2 재료(20)의 녹는점은 상이할 수 있다. 미세유로패턴의 보호용으로 제공되는 제2 재료(20)의 녹는점은, 미세유로패턴이 형성된 제1 재료(10)의 녹는점보다 낮게 제공될 수 있다.
본 발명에 따른 랩온어칩 제조 방법에서는, 레이저의 열을 이용하여 접합을 수행할 수 있다. 이 때 미세유로패턴이 형성된 제1 재료(10)와, 보호용으로 제공되는 제2 재료(20)의 녹는점이 동일하게 제공될 경우에는 레이저를 이용하여 열을 인가할 때 가하는 열의 온도가 녹는점에 해당할 경우 제1 재료(10) 상에 형성된 미세유로패턴까지 영향을 받게 되기 때문에, 제2 재료(20)는 제1 재료(10)와 상이한 재질 및 상이한 녹는점을 가지도록 제공되는 것을 본 발명의 일 특징일 수 있다.
또한 제2 재료(20)의 녹는점이 제1 재료(10)의 녹는점보다 높을 경우에는, 상면에 위치한 제2 재료(20)보다 제1 재료(10)가 먼저 녹아버리게 되어 이러한 경우에도 제1 재료(10) 상에 형성된 미세유로패턴이 영향을 받게 될 염려가 있다. 또한, 재료가 녹아버리는 것 외에 탄화 현상이나, 변형이 추가적으로 발생할 염려 역시 있다.
따라서, 제2 재료(20)의 녹는점은 제1 재료(10)의 녹는점보다 낮게 형성되는 것이 바람직하다. 또한, 제2 재료(20) 상에 인가되는 제1 레이저(30)의 열의 강도는 제2 재료(20)의 녹는점과 대응하는 정도로 인가되는 점이 바람직하다. 제2 재료(20)의 녹는점이 제1 재료(10)의 녹는점보다 낮고, 인가되는 제1 레이저(30)의 온도가 제2 재료(20)의 녹는점에 대응하는 온도로 인가되는 경우 제2 재료(20)가 순간적으로 녹게 되고, 이를 상온에서 유지할 경우 다시 굳게 되면서 접합이 이루어질 수 있다. 이러한 방식을 이용하면, 레이저를 이용하여 손쉽게 랩온어칩의 접합을 처리할 수 있다.
본 발명의 일 실시예에 따르면, 제1 재료(10)는 유리일 수 있다. 본 발명의 일 실시예에 따르면, 제2 재료(20)는 아크릴일 수 있다. 보다 구체적으로, 제2 재료(20)는 PMMA이거나, PC 재질일 수 있다. 그러나 본 발명에서 제공되는 랩온어칩 제조 방법에서 사용되는 제1 재료(10) 및 제2 재료(20)는 상기와 같은 실시 예에 구속되지 아니하며, 다양한 재질을 가지는 재료들이 제1 재료(10) 및 제2 재료(20)로 선택될 수 있다. 이로 인해, 본 발명은 소재를 다양하게 처리 가능한 장점이 있다.
전술한 바와 같이, 제1 재료(10)와 제2 재료(20)는 이종 소재로 제공될 수 있고, 이종 소재의 본딩을 수행하는 경우, 테이퍼 부착 후 상측 소재를 별도로 붙이는 과정이 생략되며, 이종 소재가 상부에 올라가 있는 상태로 접합이 되기 때문에 공정 측면에서 유리한 효과가 있다. 또한 이종 소재의 녹는점 차이를 이용하여 열을 가하여 결합을 수행하고, 표면적 패턴 가공을 수행하여 처리함으로써 이종소재 간 결합력이 증대될 수 있다.
도 4(a) 내지 도 4(c)는 본 발명에 따른 레이저를 이용한 랩온어칩 제조 시스템을 이용하여 랩온어칩을 제조하는 방법을 순서대로 나타낸 도면이다.
도 4(a) 내지 도 4(c)에 따른 레이저를 이용한 랩온어칩 제조 시스템은, 제1 레이저(30) 및 제2 레이저(40)를 포함할 수 있다. 시스템은, 제1 레이저(30) 및 제2 레이저(40)를 구동시키는 레이저 구동부(70)를 더 포함할 수 있다. 레이저 구동부(70)는 제어 모듈(60)에 의한 제어 정보에 따라 레이저를 구동시킬 수 있다. 제1 레이저(30) 및 제2 레이저(40)가 인가되는 것을 제어하는 제어 모듈(60)을 더 포함할 수 있다. 시스템은, 제1 레이저(30) 및 제2 레이저(40)와 연결된 광학계(80)를 더 포함하도록 구성될 수 있다. 광학계(80)는 레이저가 인가되는 재료에 대응되게 레이저 빔을 재료로 인가할 수 있다. 광학계(80)에 포함된 거울 등을 움직이게 하면서 조절이 가능하며, 광학계에 포함된 렌즈 배율 등을 조절하여 레이저 빔이 포커싱 되는 영역 등을 조절하는 것이 가능하다. 광학계(80)는 스캐너 헤드 및 파이버, 빔 익스팬더 등을 포함하도록 구성될 수 있다. 제1 레이저(30) 또는 제2 레이저(40)와 광학계(80)는 제어 모듈(60)에 의한 광학계 및 레이저 제어정보에 따라 제어될 수 있다.
도 4(a) 내지 도 4(c)에 도시되지는 아니하였으나, 레이저를 이용한 랩온어칩 제조 시스템은 사용자 인터페이스 부를 더 포함하도록 제공되어, 사용자와 제어 모듈(60) 간의 인터페이스를 담당할 수 있다. 또한 사용자가 입력하는 각종 정보를 제어 모듈(60)로 전달할 수 있다.
도 4에 도시한 시스템 상으로는, 레이저 구동부(70) 및 광학계(80)가 제1 레이저(30) 및 제2 레이저(40) 모두에 하나로 연결되도록 도시되었으나, 레이저 구동부(70)와 광학계(80)는 제1 레이저(30) 및 제2 레이저(40) 각각에 별도로 제공될 수도 있다.
본 발명에 따른 랩온어칩 제조 시스템의 제어 모듈(60)은 유로 패턴 가공부 및 본딩부를 포함할 수 있다. 본 발명에 따른 랩온어칩 제조 시스템의 제어 모듈(60)은 제어 모듈(60)과 연결된 제1 레이저(30) 또는 제2 레이저(40)의 조절을 통해 랩온어칩에 포함되는 미세유로 패턴의 가공 및 접합 처리를 수행할 수 있다.
이하에서, 랩온어칩 제조 시스템이 포함하는 유로 패턴 가공부 및 본딩부의 작용을 설명한다.
도 4(a)는 제2 레이저(40)를 이용하여 미세유로패턴(11)을 형성하는 것을 설명하기 위한 도면이다. 미세유로패턴(11)은 제1 재료(10)의 중앙 영역 상에 형성될 수 있다. 제어 모듈(60)의 유로 패턴 가공부에서는 제2 레이저(40)를 이용한 미세 유로패턴(11)의 가공 처리가 가능하다.
도 4(b)는 제2 레이저(40)를 이용하여 미세유로패턴(11)을 제외한 제1 재료(10)의 영역 상에 표면적 증가 처리를 수행하는 것을 설명하기 위한 도면이다. 도 4(b)는 도 4(a)에 따라 미세유로패턴이 가공된 제1 재료(10)에 식각 처리가 된 이후에 진행되는 과정일 수 있다. 도 4(b)는 미세유로패턴이 가공된 영역(11)을 제외한 나머지 영역(12)에 대해 제2 레이저(40)를 인가함으로써, 제1 재료(10)의 표면적 증가 처리를 수행할 수 있다. 이 때, 표면적 증가 처리를 하는 면적은 제2 재료(20)가 제1 재료(10) 상에 접합되는 면적에 대응하여 처리될 수 있다. 일 예시에 따르면, 제2 재료(20)가 제1 재료(10)와 동일한 면적을 가지는 경우에는 미세유로패턴 가공 영역을 제외한 나머지 전체 영역에 제2 레이저(40)를 이용한 표면적 증가 가공 처리를 수행할 수 있다. 다른 일 예시에 따르면, 제2 재료(20)가 제1 재료(10)보다 작은 면적을 가지는 경우에는, 미세유로패턴 가공 영역을 제외한 나머지 영역 중에, 제2 재료(20)가 접합되는 부분에 대응되는 영역에 제2 레이저(40)를 이용한 표면적 증가 가공 처리를 수행할 수 있다. 제어 모듈(60)의 본딩부에서는 제2 레이저(40)를 통한 본딩 전의 사전 처리를 수행할 수 있다. 본딩 전의 사전 처리는 제1 재료(10)에 대한 표면적을 증가시키는 처리일 수 있다.
도 4(c)는 표면적 증가 가공 처리가 된 이후에 제2 재료(20)를 접합하는 것을 설명하기 위한 도면이다. 도 4(c)에 도시된 바에 따르면 제1 재료(10)와 제2 재료(20)는 동일한 면적으로 제공된다. 그러나 이는 일 실시예에 불과하며, 제1 재료(10)의 전체 면적과 제2 재료(20)의 전체 면적은 상이할 수 있다. 제2 재료(20)와 제1 재료가(10) 접하는 부분에 제1 레이저(30)를 가공함으로써, 해당 부분을 순간적으로 녹게 만든 후 굳게 하는 방식을 이용하여 접합을 수행할 수 있는 효과가 존재한다. 제1 레이저(30)의 일 예시가 되는 연속파 레이저는 제1 재료(10)에서 표면적 증가 가공 처리가 된 영역(12)에 대응되어 인가될 수 있다. 제어 모듈(60)의 본딩부에서는 제1 레이저(30)를 통한 본딩 처리를 수행할 수 있다. 본딩 처리는 제1 재료(10)와 제2 재료(20)의 접합 처리일 수 있다.
도 5는 제2 레이저(40)를 이용한 표면적 증가 처리 과정에 있어서, 만족해야 하는 조건을 설명하기 위한 도면이다.
도 5에 따르면, 제2 레이저(40)를 이용한 표면적 증가 처리 과정에서는, 미세유로패턴이 가공된 영역 외의 부분에 대해 초단파 레이저를 인가하여, 기존의 영역에 비해 훨씬 더 넓은 면적을 가지도록 가공처리를 수행한다.
제2 레이저(40)는 전술한 바와 같이 초단파 레이저일 수 있다. 일 예시에 따르면, 제2 레이저(40)는 펨토초 레이저 또는 피코초 레이저일 수 있다.
도 5는 표면적을 증가하도록 제1 재료(10)를 처리하는 것을 설명하기 위한 도면이다. 제2 레이저(40)를 이용하여 만드는 패턴의 크기를 S라고 가정한다. 제2 레이저(40)를 이용하여 만든 패턴 간의 간격을 P라고 가정한다. S와 P 사이의 관계성은 다음과 같이 표현할 수 있다.
P >= S+1
상기 변수들(P, S)의 단위는 마이크로미터일 수 있다.
상기와 같은 조건을 만족하도록 패턴을 형성하는 경우에는, 패턴이 중첩될 염려가 없기 때문에 제2 레이저(40)를 통한 가공을 이용하여 표면적을 가공 전에 비해 증가하도록 하는 것이 가능하다.
그러나, 도 5의 예시 및 상기 제시된 수식은 일 예시에 불과하고, 제1 재료(10)의 표면적을 증가시킬 수 있는 패턴으로는 다양한 패턴이 제공될 수 있다. 패턴은 반원형, 삼각형, 직사각형 등 다양한 패턴으로 형성될 수 있으며, 표면적을 증가시키는 방향으로 다양하게 제공될 수 있다.
도 6은 도 5에 따른 수식을 만족하였을 때와, 만족하지 못했을 때의 표면을 실제 실험하여 처리한 결과에 해당한다.
도 6(a)는 도 5에 따른 수식을 만족하지 못하였을 때의 재료 표면을 나타내며, 도 6(b)는 도 5에 따른 수식을 만족하였을 때의 재료 표면을 나타낸다.
도 6(a)에 따른 표면을 살펴보면, 패턴이 중첩되기 때문에 표면적이 증가되는 효과는 없고, 레이저를 가공하기 전과 비교하여 표면이 거의 동일한 것을 알 수 있다. 상기와 같은 조건을 만족하지 아니하고 레이저를 인가할 경우에는, 패턴이 중첩되어 두께만 얇아지는 효과가 발생하고 표면적은 그대로가 되어, 본딩에 효과적이지 아니하다.
반면에 도 6(b)에 따른 표면들을 살펴보면, 패턴이 중첩되지 아니하고 미세유로패턴을 제외한 나머지 부분이 레이저로 가공되었기 때문에, 도 6(a)와 비교하면 현저하게 표면이 가공되었으며, 그로 인한 표면적 증가 효과도 있음을 확인할 수 있다.
이와 같이 제2 레이저(40)를 이용하여 제1 재료(10)에 대해 표면적 가공 처리는 제1 레이저(30)를 이용한 제1 재료(10) 및 제2 재료(20)의 본딩 전 단계인 것으로써, 이러한 과정을 통해 제1 재료(10) 및 제2 재료(20)의 접합력을 높일 수 있다.
도 7은 본 발명의 실제 일 실시 예에 대해 순서도로 표시한 도면이다.
본 발명에 따른 레이저를 이용한 랩온어칩 제조 방법은 크게 세 단계로 나눌 수 있다. 미세유로패턴 가공 단계, 미세유로패턴이 형성된 재료의 에칭 단계 및 이중 소재 본딩 단계로 요약할 수 있다.
미세유로패턴 가공 단계와, 이중 소재 본딩 단계는 모두 레이저를 이용한 가공 단계에 해당하며, 미세유로패턴이 형성된 재료의 에칭 단계는 레이저를 이용하지 아니한 중간 처리 단계에 해당한다.
도 7에 따르면, 레이저를 이용한 가공 단계에서는 공통적으로 처리되는 단계가 존재한다. 먼저, 각각 목적이 되는 가공 처리를 위한 레이저 가공 조건을 입력한다. 이때 입력되는 레이저 가공 조건은 레이저의 인가 강도, 레이저의 인가 속도 및 출력 속도, 반복 횟수, 인가 시간, 파장 등일 수 있다. 이 때 상기 시간은 레이저 빔의 출력 시간이며, 파장은 레이저 빔의 파장일수 있다. 이를 결정한 뒤, 레이저의 출사 정보를 생성한다. 레이저의 출사 정보가 생성되면, 목적이 되는 가공 처리를 위한 각각의 레이저와 연결된 광학계의 제어정보 및 위치정보를 생성한다. 상기와 같이 출사 정보가 제공되면, 광학계와 레이저 가동부를 구동시켜 각각 목적이 되는 가공 처리를 수행한다. 본 발명에서 레이저를 이용한 가공 처리는 미세유로 패턴의 가공일 수 있다. 또는 레이저를 이용한 표면적 증가 가공 처리일 수 있다. 또는 접합을 위한 레이저 인가 처리일 수도 있다.
레이저를 이용하지 아니한 중간 처리 단계에서는, 용액의 식각 처리가 진행되는 시간 및 온도 등을 결정하여 기판에 대한 에칭을 수행할 수 있다. 또한 용액의 식각 처리가 진행되는 용액을 결정할 수도 있다.
본 발명에 따른 랩온어칩 제조의 경우, 불량률이 현저하게 적은 공정 진행이 가능하다. 기존의 랩온어칩 제조 방법에 의할 경우, 금형을 이용한 사출 방식이 필수적으로 수반되어, 미세패턴이 형성된 재료를 프레스 방식으로 찍어 누르는 과정에서 패턴 주변부에 양각 형태로 버(Burr)가 형성될 수 있고, 이는 평평한 기판이 도출되어야 하는 결과에서 오류에 해당한다. 그러나, 본 발명에 따른 랩온어칩 제조 방법의 경우 레이저를 이용하며, 사출 방식을 아예 사용하지 아니하기 때문에, 이러한 Burr의 발생을 최소화 시킬 수 있고, 유속 흐름에 있어서 불량 요소를 제거하는 것이 가능하다.
기존의 랩온어칩 제조 방법의 경우, 평균적으로 하나의 공정을 통해 약 4장의 랩온어칩을 생성할 수 있다. 그러나 본 발명에 따른 랩온어칩 제조 방법에 따르면, 펨토초 레이저를 활용한 패턴 가공 및 표면 형상 가공이 한번에 처리될 수 있고, 1회 가공시 약 14개를 제작할 수 있어 효율성 측면에서도 유리하다.
이상의 실시예들은 본 발명의 이해를 돕기 위하여 제시된 것으로, 본 발명의 범위를 제한하지 않으며, 이로부터 다양한 변형 가능한 실시예들도 본 발명의 범위에 속하는 것임을 이해하여야 한다. 본 발명의 기술적 보호범위는 특허청구범위의 기술적 사상에 의해 정해져야 할 것이며, 본 발명의 기술적 보호범위는 특허청구범위의 문언적 기재 그 자체로 한정되는 것이 아니라 실질적으로는 기술적 가치가 균등한 범주의 발명까지 미치는 것임을 이해하여야 한다.
10 : 제1 재료
11 : 미세유로패턴 영역
12 : 표면적 가공 영역
20 : 제2 재료
30 : 제1 레이저
40 : 제2 레이저
50 : 에칭 용액
60 : 제어 모듈
70 : 레이저 구동부
80 : 광학계

Claims (14)

  1. 레이저를 이용한 랩온어칩 제조 방법에 있어서,
    제1 재료의 일 영역에 미세유로패턴을 제작하는 단계;
    상기 미세유로패턴이 제작된 상기 제1 재료의 표면에 제2 재료를 접촉하는 단계; 그리고,
    제1 레이저를 이용하여 상기 미세유로패턴이 제작된 상기 제1 재료에 제2 재료를 본딩하는 단계;를 포함하는 레이저를 이용한 랩온어칩 제조 방법.
  2. 제1항에 있어서,
    상기 제1 재료 상에 미세유로패턴이 제작된 영역 외의 부분에 가공 처리를 수행하여 표면적을 증가시키는 단계;를 더 포함하는 레이저를 이용한 랩온어칩 제조 방법.
  3. 제2항에 있어서,
    상기 표면적을 증가시키는 단계와, 상기 미세유로패턴을 제작하는 단계는
    제2 레이저를 이용하여 처리하는 레이저를 이용한 랩온어칩 제조 방법.
  4. 제3항에 있어서,
    상기 제1 레이저는 연속파 레이저이고, 상기 제2 레이저는 초단파 레이저인 레이저를 이용한 랩온어칩 제조 방법.
  5. 제3항에 있어서,
    상기 제1 레이저는 CO2 레이저이며, 상기 제2 레이저는 펨토초 레이저 또는 피코초 레이저인 레이저를 이용한 랩온어칩 제조 방법.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서,
    상기 제1 재료와 상기 제2 재료는 상이한 재료인 것을 특징으로 하는 레이저를 이용한 랩온어칩 제조 방법.
  7. 제6항에 있어서,
    상기 제1 재료의 녹는점은 상기 제2 재료의 녹는점보다 높은 것을 특징으로 하는 레이저를 이용한 랩온어칩 제조 방법.
  8. 제7항에 있어서,
    상기 레이저를 이용한 랩온어칩 제조 방법은,
    상기 미세유로 패턴이 형성된 상기 제1 재료에 대한 에칭을 수행하는 단계;를 더 포함하는 레이저를 이용한 랩온어칩 제조 방법.
  9. 제1 레이저;
    상기 제1 레이저를 구동하는 레이저 구동부;
    상기 제1 레이저를 제어하는 제어 모듈; 및
    광학계 제어정보에 따라 상기 제1 레이저의 인가 대상이 되는 제1 재료 또는 제2 재료로 상기 제1 레이저를 전달하는 광학계;를 포함하고,
    상기 제1 레이저를 이용하여 상기 제1 재료와 상기 제2 재료의 본딩을 수행하는 레이저를 이용한 랩온어칩 제조 시스템.
  10. 제9항에 있어서,
    상기 제어 모듈은
    제2 레이저를 제어하여 미세유로패턴을 형성하는 유로 패턴 가공부;
    상기 제1 레이저 및 상기 제2 레이저를 제어하여 본딩 처리를 수행하는 본딩부;를 포함하는 레이저를 이용한 랩온어칩 제조 시스템.
  11. 제10항에 있어서,
    상기 본딩부에서는,
    상기 제2 레이저를 통해 본딩 전 사전 처리를 수행하고,
    상기 제1 레이저를 통해 본딩 처리를 수행하는 레이저를 이용한 랩온어칩 제조 시스템.
  12. 제11항에 있어서,
    상기 본딩 전 사전 처리는 상기 제1 재료에 대한 표면적을 증가시키는 처리이며,
    상기 본딩 처리는 상기 제1 재료와 상기 제2 재료의 접합을 처리하는 레이저를 이용한 랩온어칩 제조 시스템.
  13. 제10항 내지 제12항 중 어느 하나에 있어서,
    상기 제1 레이저는 초단파 레이저이고,
    상기 제2 레이저는 연속파 레이저인 레이저를 이용한 랩온어칩 제조 시스템.
  14. 제13항에 있어서,
    상기 제1 레이저는 펨토초 레이저 또는 피코초 레이저이며,
    상기 제2 레이저는 CO2 레이저인 레이저를 이용한 랩온어칩 제조 시스템.



KR1020190054014A 2019-05-09 2019-05-09 레이저를 이용한 랩온어칩 제조 방법 및 제조 시스템 KR102235753B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020190054014A KR102235753B1 (ko) 2019-05-09 2019-05-09 레이저를 이용한 랩온어칩 제조 방법 및 제조 시스템

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190054014A KR102235753B1 (ko) 2019-05-09 2019-05-09 레이저를 이용한 랩온어칩 제조 방법 및 제조 시스템

Publications (2)

Publication Number Publication Date
KR20200129499A KR20200129499A (ko) 2020-11-18
KR102235753B1 true KR102235753B1 (ko) 2021-04-05

Family

ID=73697702

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190054014A KR102235753B1 (ko) 2019-05-09 2019-05-09 레이저를 이용한 랩온어칩 제조 방법 및 제조 시스템

Country Status (1)

Country Link
KR (1) KR102235753B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101201106B1 (ko) * 2010-11-02 2012-11-13 이상현 생화학 분석칩 내부의 나노 미세전극 가공방법
JP2015051445A (ja) * 2013-09-06 2015-03-19 住友電工ハードメタル株式会社 接合体の製造方法および接合体

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100635110B1 (ko) * 2004-12-09 2006-10-17 주식회사 바이오디지트 현장분석용 랩온어칩 및 랩온어칩용 신호탐지기

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101201106B1 (ko) * 2010-11-02 2012-11-13 이상현 생화학 분석칩 내부의 나노 미세전극 가공방법
JP2015051445A (ja) * 2013-09-06 2015-03-19 住友電工ハードメタル株式会社 接合体の製造方法および接合体

Also Published As

Publication number Publication date
KR20200129499A (ko) 2020-11-18

Similar Documents

Publication Publication Date Title
KR102130746B1 (ko) 레이저 가공 방법
KR101747463B1 (ko) 유리 용착 방법
EP2316605A1 (en) Laser processing method, method for dividing workpiece, and laser processing apparatus
KR101774290B1 (ko) 레이저 핀 빔을 이용한 취성 소재 가공 방법 및 장치와 이를 위한 광학계
US20100089882A1 (en) High speed laser scribing method of fragile material
WO2010122866A1 (ja) レーザ加工方法
KR20150128802A (ko) 기판 안으로 관통 개구부들을 도입하기 위한 방법 및 장치, 그리고 이렇게 제조된 기판
JP6012186B2 (ja) 加工対象物切断方法
JP2004528991A5 (ko)
CN108356414B (zh) 一种激光焊接点的激光路径及激光焊接方法
WO2012063348A1 (ja) レーザ加工方法及び装置
JP6050002B2 (ja) レーザ加工方法
KR102235753B1 (ko) 레이저를 이용한 랩온어칩 제조 방법 및 제조 시스템
KR102193008B1 (ko) 레이저 빔을 사용하여 고체 금속 쉬트에 샌드위치 금속 쉬트를 납땜하는 방법
TWI651279B (zh) 利用雷射光之玻璃基板熔接方法及雷射加工裝置
TWI581885B (zh) A method of cutting a resin plate attached to a glass substrate
JP2005316044A (ja) レンズ固定方法、及びレンズユニット
JP4086796B2 (ja) 基板割断方法
JP4054773B2 (ja) シリコン基板割断方法
JP2001247321A (ja) レーザー光によるガラス接合方法および装置
US10014657B2 (en) Laser-machined optical components and related methods for pick and bond assembly
JP2003088989A (ja) レーザ割断方法およびその方法を使用したレンズまたはレンズ型を製造する方法ならびにその製造方法によって成形されたレンズ、レンズ型
CN113800758A (zh) 一种玻璃模组的激光切割方法及激光切割装置
JP2969040B2 (ja) ダムバーの切断方法
CN111747637A (zh) 贴合基板的部分冲裁加工方法和部分冲裁加工装置

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant