KR102231206B1 - 슬롯 다이 코터 및 이를 이용한 코팅 방법 - Google Patents

슬롯 다이 코터 및 이를 이용한 코팅 방법 Download PDF

Info

Publication number
KR102231206B1
KR102231206B1 KR1020140091126A KR20140091126A KR102231206B1 KR 102231206 B1 KR102231206 B1 KR 102231206B1 KR 1020140091126 A KR1020140091126 A KR 1020140091126A KR 20140091126 A KR20140091126 A KR 20140091126A KR 102231206 B1 KR102231206 B1 KR 102231206B1
Authority
KR
South Korea
Prior art keywords
slit nozzle
slot die
die coater
width
electrode
Prior art date
Application number
KR1020140091126A
Other languages
English (en)
Other versions
KR20160010808A (ko
Inventor
박재철
어경은
김종수
이준희
최종완
편원형
송대호
권성규
조강일
Original Assignee
삼성디스플레이 주식회사
주식회사 케이씨
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사, 주식회사 케이씨 filed Critical 삼성디스플레이 주식회사
Priority to KR1020140091126A priority Critical patent/KR102231206B1/ko
Priority to US14/623,468 priority patent/US9581872B2/en
Publication of KR20160010808A publication Critical patent/KR20160010808A/ko
Application granted granted Critical
Publication of KR102231206B1 publication Critical patent/KR102231206B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/1303—Apparatus specially adapted to the manufacture of LCDs
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B05—SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05B—SPRAYING APPARATUS; ATOMISING APPARATUS; NOZZLES
    • B05B1/00—Nozzles, spray heads or other outlets, with or without auxiliary devices such as valves, heating means
    • B05B1/02—Nozzles, spray heads or other outlets, with or without auxiliary devices such as valves, heating means designed to produce a jet, spray, or other discharge of particular shape or nature, e.g. in single drops, or having an outlet of particular shape
    • B05B1/04—Nozzles, spray heads or other outlets, with or without auxiliary devices such as valves, heating means designed to produce a jet, spray, or other discharge of particular shape or nature, e.g. in single drops, or having an outlet of particular shape in flat form, e.g. fan-like, sheet-like
    • B05B1/044—Slits, i.e. narrow openings defined by two straight and parallel lips; Elongated outlets for producing very wide discharges, e.g. fluid curtains
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B05—SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05B—SPRAYING APPARATUS; ATOMISING APPARATUS; NOZZLES
    • B05B3/00—Spraying or sprinkling apparatus with moving outlet elements or moving deflecting elements
    • B05B3/18—Spraying or sprinkling apparatus with moving outlet elements or moving deflecting elements with elements moving in a straight line, e.g. along a track; Mobile sprinklers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B05—SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05C—APPARATUS FOR APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05C5/00—Apparatus in which liquid or other fluent material is projected, poured or allowed to flow on to the surface of the work
    • B05C5/02—Apparatus in which liquid or other fluent material is projected, poured or allowed to flow on to the surface of the work the liquid or other fluent material being discharged through an outlet orifice by pressure, e.g. from an outlet device in contact or almost in contact, with the work
    • B05C5/0254—Coating heads with slot-shaped outlet
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133377—Cells with plural compartments or having plurality of liquid crystal microcells partitioned by walls, e.g. one microcell per pixel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B05—SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05C—APPARATUS FOR APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05C11/00—Component parts, details or accessories not specifically provided for in groups B05C1/00 - B05C9/00
    • B05C11/10—Storage, supply or control of liquid or other fluent material; Recovery of excess liquid or other fluent material
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133357—Planarisation layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134345—Subdivided pixels, e.g. for grey scale or redundancy

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Mathematical Physics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Coating Apparatus (AREA)

Abstract

본 발명은 덮개막의 상부면을 평탄하게 형성할 수 있는 슬롯 다이 코터 및 이를 이용한 코팅 방법에 관한 것으로, 본 발명의 일 실시예에 의한 슬롯 다이 코터는 코팅액을 공급하는 슬릿 노즐을 포함하고, 상기 슬릿 노즐은 중심부를 상하로 관통하는 홀, 상기 홀을 기준으로 상기 슬릿 노즐의 이동 방향 측에 위치하는 제1 바닥면, 및 상기 홀을 기준으로 상기 슬릿 노즐의 이동 방향의 반대 방향 측에 위치하는 제2 바닥면을 포함하고, 상기 제1 바닥면의 폭과 상기 제2 바닥면의 폭이 상이한 것을 특징으로 한다.

Description

슬롯 다이 코터 및 이를 이용한 코팅 방법{SLOT DIE COATER AND COATING METHOD USING THE SAME}
본 발명은 슬롯 다이 코터 및 이를 이용한 코팅 방법에 관한 것으로, 보다 상세하게는 덮개막의 상부면을 평탄하게 형성할 수 있는 슬롯 다이 코터 및 이를 이용한 코팅 방법에 관한 것이다.
액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중 하나로서, 화소 전극과 공통 전극 등 전기장 생성 전극이 형성되어 있는 두 장의 표시판과 그 사이에 들어 있는 액정층으로 이루어지며, 전기장 생성 전극에 전압을 인가하여 액정층에 전기장을 생성하고 이를 통하여 액정층의 액정 분자들의 배향을 결정하고 입사광의 편광을 제어함으로써 영상을 표시한다.
액정 표시 장치를 구성하는 두 장의 표시판은 박막 트랜지스터 표시판과 대향 표시판으로 이루어질 수 있다. 박막 트랜지스터 표시판에는 게이트 신호를 전송하는 게이트선과 데이터 신호를 전송하는 데이터선이 서로 교차하여 형성되고, 게이트선 및 데이터선과 연결되어 있는 박막 트랜지스터, 박막 트랜지스터와 연결되어 있는 화소 전극 등이 형성될 수 있다. 대향 표시판에는 차광부재, 색 필터, 공통 전극 등이 형성될 수 있다. 경우에 따라 차광 부재, 색 필터, 공통 전극이 박막 트랜지스터 표시판에 형성될 수도 있다.
최근에는 한 장의 기판에 각 구성 요소들을 형성하여 비용을 절감하고자 하는 시도가 있다. 이 경우, 액정층을 형성한 후 액정층을 밀봉하기 위해 덮개막을 형성하고, 그 위에 편광판을 부착하는 공정이 진행된다. 이때, 덮개막이 평탄하게 형성되지 않아 편광판의 들뜸 현상이 발생하는 등의 문제점이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로, 덮개막의 상부면을 평탄하게 형성할 수 있는 슬롯 다이 코터 및 이를 이용한 코팅 방법을 제공하는데 그 목적이 있다.
상기와 같은 목적에 따른 본 발명의 일 실시예에 의한 슬롯 다이 코터는 코팅액을 공급하는 슬릿 노즐을 포함하고, 상기 슬릿 노즐은 중심부를 상하로 관통하는 홀, 상기 홀을 기준으로 상기 슬릿 노즐의 이동 방향 측에 위치하는 제1 바닥면, 및 상기 홀을 기준으로 상기 슬릿 노즐의 이동 방향의 반대 방향 측에 위치하는 제2 바닥면을 포함하고, 상기 제1 바닥면의 폭과 상기 제2 바닥면의 폭이 상이한 것을 특징으로 한다.
상기 제1 바닥면의 폭은 상기 제2 바닥면의 폭보다 좁을 수 있다.
상기 제1 바닥면은 상기 제2 바닥면보다 위에 위치할 수 있다.
상기 제2 바닥면의 폭은 상기 제1 바닥면의 폭보다 좁을 수 있다.
상기 제1 바닥면은 상기 제2 바닥면보다 위에 위치할 수 있다.
상기 제1 바닥면은 0.1mm 내지 0.9mm 이내의 폭으로 이루어지고, 상기 제2 바닥면은 0.1mm 내지 0.9mm 이내의 폭으로 이루어질 수 있다.
상기 슬롯 다이 코터는 표시 장치 제조용으로 이용될 수 있다.
상기 표시 장치는 기판, 상기 기판 위에 형성되어 있는 박막 트랜지스터, 상기 박막 트랜지스터와 연결되어 있는 화소 전극, 상기 화소 전극 위에 상기 화소 전극과 복수의 미세 공간을 사이에 두고 이격되도록 형성되어 있는 지붕층, 상기 미세 공간의 일부를 노출시키는 주입구, 상기 미세 공간을 채우고 있는 액정층, 및 상기 주입구를 덮도록 상기 지붕층 위에 형성되어 상기 미세 공간을 밀봉하는 덮개막을 포함할 수 있다.
상기 슬롯 다이 코터는 상기 덮개막을 형성하는 단계에 이용될 수 있다.
본 발명의 일 실시예에 의한 코팅 방법은 스테이지에 기판을 안착시키는 단계, 및 슬릿 노즐이 이동하면서 상기 기판 위에 코팅액을 공급하여 코팅층을 형성하는 단계를 포함하고, 상기 슬릿 노즐이 이동할 때, 상기 슬릿 노즐의 바닥면과 상기 기판 사이의 거리는 상기 코팅층의 두께와 동일한 것을 특징으로 한다.
상기 슬릿 노즐은 중심부를 상하로 관통하는 홀, 상기 홀을 기준으로 상기 슬릿 노즐의 이동 방향 측에 위치하는 제1 바닥면, 및 상기 홀을 기준으로 상기 슬릿 노즐의 이동 방향의 반대 방향 측에 위치하는 제2 바닥면을 포함할 수 있다.
상기 슬릿 노즐이 이동할 때, 상기 제2 바닥면과 상기 기판 사이의 거리는 상기 코팅층의 두께와 동일할 수 있다.
상기 슬릿 노즐이 이동할 때, 상기 제1 바닥면과 상기 기판 사이의 거리는 상기 코팅층의 두께보다 멀 수 있다.
상기 제1 바닥면의 폭과 상기 제2 바닥면의 폭은 상이할 수 있다.
상기 제1 바닥면의 폭은 상기 제2 바닥면의 폭보다 좁을 수 있다.
상기 제1 바닥면은 상기 제2 바닥면보다 위에 위치할 수 있다.
상기 제2 바닥면의 폭은 상기 제1 바닥면의 폭보다 좁을 수 있다.
상기 제1 바닥면은 상기 제2 바닥면보다 위에 위치할 수 있다.
상기한 바와 같은 본 발명의 일 실시예에 의한 슬롯 다이 코터 및 이를 이용한 코팅 방법에 의하면 덮개막의 상부면을 전체적으로 평탄하게 형성할 수 있는 효과가 있다.
도 1은 본 발명의 일 실시예에 의한 슬롯 다이 코터의 일부를 나타낸 사시도이다.
도 2는 본 발명의 일 실시예에 의한 슬롯 다이 코터를 나타낸 평면도이다.
도 3은 도 2의 III-III선을 따라 나타낸 본 발명의 일 실시예에 의한 슬롯 다이 코터의 슬릿 노즐을 나타낸 단면도이다.
도 4는 도 3의 슬릿 노즐의 일부를 확대하여 나타낸 확대 단면도이다.
도 5는 본 발명의 일 실시예에 의한 슬롯 다이 코터의 슬릿 노즐을 나타낸 단면도이다.
도 6은 도 5의 슬릿 노즐의 일부를 확대하여 나타낸 확대 단면도이다.
도 7은 본 발명의 일 실시예에 의한 슬롯 다이 코터를 이용하여 제조된 표시 장치를 나타낸 평면도이다.
도 8은 본 발명의 일 실시예에 의한 슬롯 다이 코터를 이용하여 제조된 표시 장치의 한 화소의 등가 회로도이다.
도 9는 본 발명의 일 실시예에 의한 슬롯 다이 코터를 이용하여 제조된 표시 장치의 일부를 나타낸 배치도이다.
도 10은 X-X선을 따라 나타낸 본 발명의 일 실시예에 의한 슬롯 다이 코터를 이용하여 제조된 표시 장치의 단면도이다.
도 11은 XI-XI선을 따라 나타낸 본 발명의 일 실시예에 의한 슬롯 다이 코터를 이용하여 제조된 표시 장치의 단면도이다.
도 12는 본 발명의 일 실시예에 의한 슬롯 다이 코터를 이용하여 형성한 덮개막의 두께를 종래의 방법으로 제조한 덮개막의 두께와 함께 나타낸 그래프이다.
이하에서 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
먼저, 도 1 및 도 2를 참조하여 본 발명의 일 실시예에 의한 슬롯 다이 코터에 대해 설명하면 다음과 같다.
도 1은 본 발명의 일 실시예에 의한 슬롯 다이 코터의 일부를 나타낸 사시도이고, 도 2는 본 발명의 일 실시예에 의한 슬롯 다이 코터를 나타낸 평면도이다.
본 발명의 일 실시예에 의한 슬롯 다이 코터(500)는 슬릿 노즐(520)을 포함한다.
슬릿 노즐(520)은 코팅액을 공급하여 기판(100) 위에 코팅층(600)을 형성한다. 코팅액은 액상으로 이루어져있고, 슬릿 노즐(520)이 일정한 속도로 기판(100) 위를 이동하면서 일정량의 코팅액을 공급하여 기판(100) 위에 균일하게 도포될 수 있다.
기판(100)은 스테이지(590) 위에 안착되고, 스테이지(590)의 양측 가장자리를 따라 레일(510)이 형성되어 있다. 슬릿 노즐(520)은 레일(510)을 따라 기판(100)의 일측 가장자리로부터 반대측 가장자리를 향해 이동한다.
이하에서 도 3 및 도 4를 참조하여 슬릿 노즐(520)에 대해 더욱 설명한다.
도 3은 도 2의 III-III선을 따라 나타낸 본 발명의 일 실시예에 의한 슬롯 다이 코터의 슬릿 노즐을 나타낸 단면도이고, 도 4는 도 3의 슬릿 노즐의 일부를 확대하여 나타낸 확대 단면도이다. 도 4는 슬릿 노즐의 바닥면의 주변을 확대하여 나타내고 있다.
본 발명의 일 실시예에 의한 슬롯 다이 코터의 슬릿 노즐(520)은 중심부를 상하로 관통하는 홀(522), 홀(522)을 기준으로 슬릿 노즐(520)의 이동 방향(D) 측에 위치하는 제1 바닥면(524), 및 홀(522)을 기준으로 슬릿 노즐(520)의 이동 방향(D)의 반대 방향 측에 위치하는 제2 바닥면(526)을 포함한다.
홀(522)은 일정한 폭으로 이루어질 수 있고, 홀(522) 내부는 코팅액으로 채워져 있다. 코팅액이 홀(522)을 통과하여 외부로 공급된다. 홀(522)의 폭(l0)은 0.25mm로 이루어질 수 있다.
슬릿 노즐(520)의 윗부분은 일정한 폭을 가지고, 중간 이하부터 바닥면으로 가면서 폭이 줄어들게 된다. 슬릿 노즐(520)의 제1 바닥면(524)의 폭(l1)은 제2 바닥면(526)의 폭(l2)과 상이하다. 제1 바닥면(524)의 폭(l1)이 제2 바닥면(526)의 폭(l2)보다 좁다. 즉, 슬릿 노즐(520)의 이동 방향(D) 측에 위치한 바닥면의 폭이 슬릿 노즐(520)의 이동 방향(D)의 반대 방향 측에 위치한 바닥면의 폭보다 좁다.
제1 바닥면(524)의 폭(l1)은 0.1mm 내지 0.9mm로 이루어지고, 제2 바닥면(526)의 폭(l2)은 0.1mm 내지 0.9mm로 이루어질 수 있다. 특히, 제2 바닥면(526)의 폭(l2)은 0.3mm 이상으로 이루어질 수 있다. 상기 수치 범위 내에서 제1 바닥면(524)의 폭(l1)이 제2 바닥면(526)의 폭(l2)보다 좁게 이루어진다. 예를 들면, 제1 바닥면(524)의 폭(l1)은 0.1mm로 이루어지고, 제2 바닥면(526)의 폭(l2)은 0.7mm로 이루어질 수 있다.
제1 바닥면(524)은 제2 바닥면(526)보다 위에 위치한다. 즉, 슬릿 노즐(520)의 이동 방향(D) 측에 위치한 바닥면이 슬릿 노즐(520)의 이동 방향(D)의 반대 방향 측에 위치한 바닥면보다 위에 위치한다. 따라서, 상부면이 평평한 기판(100) 위에 슬릿 노즐(520)이 위치할 때, 제1 바닥면(524)과 기판(100) 사이의 거리는 제2 바닥면(526)과 기판(100) 사이의 거리보다 멀다. 제1 바닥면(524)과 제2 바닥면(526)의 높이 차(h)는 약 0.07mm일 수 있다.
다음으로, 도 1 내지 도 4를 다시 참조하여 본 발명의 일 실시예에 의한 슬롯 다이 코터를 이용하여 코팅층을 형성하는 방법에 대해 설명하면 다음과 같다.
먼저, 스테이지(590)에 기판(100)을 안착시킨다.
슬릿 노즐(520)을 기판(100)의 일측 가장자리에 위치시킨다. 이때, 슬릿 노즐(520)의 바닥면과 기판(100) 사이의 거리(T2)는 코팅층(600)의 두께(T1)와 실질적으로 동일하도록 설정한다. 이때, 슬릿 노즐(520)의 제2 바닥면(526)과 기판(100) 사이의 거리(T2)가 코팅층(600)의 두께(T1)와 실질적으로 동일하도록 설정한다. 예를 들어, 약 60㎛의 코팅층(600)을 형성하고자 하는 경우, 슬릿 노즐(520)의 제2 바닥면(526)이 기판(100)으로부터 약 60㎛ 정도 떨어지도록 설정한다.
슬릿 노즐(520)의 제1 바닥면(524)은 제2 바닥면(526)보다 위에 위치하므로, 슬릿 노즐(520)의 제1 바닥면(524)과 기판(100) 사이의 거리는 코팅층(600)의 두께보다 멀다.
슬릿 노즐(520)의 홀(522)을 통해 코팅액을 공급하고, 슬릿 노즐(520)과 기판(100) 사이에 코팅액이 끊어지지 않도록 한 상태에서 슬릿 노즐(520)을 이동시킨다. 슬릿 노즐(520)은 기판(100)의 일측 가장자리로부터 타측 가장자리를 향해 일정한 방향(D)으로 이동한다. 슬릿 노즐(520)은 일정한 양의 코팅액을 기판(100) 위에 공급하여 일정한 두께를 가지는 코팅층(600)을 형성한다.
슬릿 노즐(520)의 이동 방향(D)의 반대 방향 측에 위치하는 제2 바닥면(526)과 기판(100) 사이의 거리가 코팅층(600)의 두께에 상응하므로, 슬릿 노즐(520)이 이동하는 과정에서 제2 바닥면(526)에는 코팅액이 닿는다. 따라서, 홀(522)을 통해 공급된 코팅액이 제2 바닥면(526)과 접촉하면서 코팅층(600)의 상부면이 평탄화될 수 있다. 제2 바닥면(526)은 제1 바닥면(524)보다 넓은 폭을 가지고 있으므로, 코팅액과의 접촉 시간 및 접촉 면적이 충분하여, 코팅층(600)의 상부면의 평탄도를 높일 수 있다.
슬릿 노즐(520)의 이동 방향(D) 측에 위치하는 제1 바닥면(524)은 제2 바닥면(526)보다 위에 위치하고, 제1 바닥면(524)과 기판(100) 사이의 거리는 코팅층(600)의 두께보다 멀게 설정되어 있으므로, 홀(522)을 통해 공급된 코팅액이 제1 바닥면(524) 주변에서 뭉치는 현상을 방지할 수 있다.
이하에서는 도 5 및 도 6을 참조하여 본 발명의 일 실시예에 의한 슬롯 다이 코터에 대해 설명한다.
도 5 및 도 6에 도시된 본 발명의 일 실시에에 의한 슬롯 다이 코터는 도 1 내지 도 4에 도시된 본 발명의 일 실시예와 동일한 부분이 상당하므로 이에 대한 설명은 생략한다. 앞선 실시예에서는 제1 바닥면이 제2 바닥면보다 좁은 폭으로 형성되었으나, 본 실시예에서는 제2 바닥면이 제1 바닥면보다 좁은 폭으로 형성된다는 점에서 차이점이 있으며, 이하에서 더욱 상세히 설명한다.
도 5는 본 발명의 일 실시예에 의한 슬롯 다이 코터의 슬릿 노즐을 나타낸 단면도이고, 도 6은 도 5의 슬릿 노즐의 일부를 확대하여 나타낸 확대 단면도이다. 도 6은 슬릿 노즐의 바닥면의 주변을 확대하여 나타내고 있다.
본 발명의 일 실시예에 의한 슬롯 다이 코터의 슬릿 노즐(520)은 중심부를 상하로 관통하는 홀(522), 홀(522)을 기준으로 슬릿 노즐(520)의 이동 방향(D) 측에 위치하는 제1 바닥면(524), 및 홀(522)을 기준으로 슬릿 노즐(520)의 이동 방향(D)의 반대 방향 측에 위치하는 제2 바닥면(526)을 포함한다.
슬릿 노즐(520)의 윗부분은 일정한 폭을 가지고, 중간 이하부터 바닥면으로 가면서 폭이 줄어들게 된다. 슬릿 노즐(520)의 제1 바닥면(524)의 폭(l1)은 제2 바닥면(526)의 폭(l2)과 상이하다. 제2 바닥면(526)의 폭(l2)이 제1 바닥면(524)의 폭(l1)보다 좁다. 즉, 슬릿 노즐(520)의 이동 방향(D)의 반대 방향 측에 위치한 바닥면의 폭이 슬릿 노즐(520)의 이동 방향(D) 측에 위치한 바닥면의 폭보다 좁다.
제1 바닥면(524)의 폭(l1)은 0.1mm 내지 0.9mm로 이루어지고, 제2 바닥면(526)의 폭(l2)은 0.1mm 내지 0.9mm로 이루어질 수 있다. 특히, 제1 바닥면(524)의 폭(l1)은 0.3mm 이상으로 이루어질 수 있다. 상기 수치 범위 내에서 제2 바닥면(526)의 폭(l2)이 제1 바닥면(524)의 폭(l1)보다 좁게 이루어진다. 예를 들면, 제2 바닥면(526)의 폭(l2)은 0.1mm로 이루어지고, 제1 바닥면(524)의 폭(l1)은 0.7mm로 이루어질 수 있다.
제1 바닥면(524)은 제2 바닥면(526)보다 위에 위치한다. 즉, 슬릿 노즐(520)의 이동 방향(D) 측에 위치한 바닥면이 슬릿 노즐(520)의 이동 방향(D)의 반대 방향 측에 위치한 바닥면보다 위에 위치한다. 따라서, 상부면이 평평한 기판(100) 위에 슬릿 노즐(520)이 위치할 때, 제1 바닥면(524)과 기판(100) 사이의 거리는 제2 바닥면(526)과 기판(100) 사이의 거리보다 멀다. 제1 바닥면(524)과 제2 바닥면(526)의 높이 차(h)는 약 0.07mm일 수 있다.
도 5 및 도 6에 도시된 본 발명의 일 실시예에 의한 슬롯 다이 코터를 이용하여 코팅층을 형성하는 방법은 앞서 도 1 내지 도 4에 도시된 슬롯 다이 코터를 이용하여 코팅층을 형성하는 방법과 유사하게 이루어진다.
스테이지(590)에 기판(100)을 안착시키고, 슬릿 노즐(520)의 제2 바닥면(526)과 기판(100) 사이의 거리(T2)가 코팅층(600)의 두께(T1)와 실질적으로 동일하도록 설정한다. 이어, 슬릿 노즐(520)의 홀(522)을 통해 코팅액을 공급하고, 슬릿 노즐(520)과 기판(100) 사이에 코팅액이 끊어지지 않도록 한 상태에서 슬릿 노즐(520)을 이동시키면서 기판(100) 위에 일정한 두께를 가지는 코팅층(600)을 형성한다.
슬릿 노즐(520)의 이동 방향(D)의 반대 방향 측에 위치하는 제2 바닥면(526)과 기판(100) 사이의 거리가 코팅층(600)의 두께에 상응하므로, 슬릿 노즐(520)이 이동하는 과정에서 제2 바닥면(526)에는 코팅액이 닿는다. 따라서, 홀(522)을 통해 공급된 코팅액이 제2 바닥면(526)과 접촉하면서 코팅층(600)의 상부면이 평탄화될 수 있다.
슬릿 노즐(520)의 이동 방향(D) 측에 위치하는 제1 바닥면(524)은 제2 바닥면(526)보다 위에 위치하고, 제1 바닥면(524)과 기판(100) 사이의 거리는 코팅층(600)의 두께보다 멀게 설정되어 있으므로, 홀(522)을 통해 공급된 코팅액이 제1 바닥면(524) 주변에서 뭉치는 현상을 방지할 수 있다. 제1 바닥면(524)은 제2 바닥면(526)보다 넓은 폭을 가지고 있으므로, 제1 바닥면(524) 주변에서 뭉치는 코팅액을 더욱 고르게 펴 줄 수 있다.
본 발명의 일 실시예에 의한 슬롯 다이 코터는 표시 장치 제조용으로 이용될 수 있다. 이하에서는 도 7 내지 도 11을 참조하여 본 발명의 일 실시예에 의한 슬롯 다이 코터를 이용하여 제조된 표시 장치에 대해 설명한다.
먼저, 도 7을 참조하여 본 발명의 일 실시예에 의한 슬롯 다이 코터를 이용하여 제조된 표시 장치에 대해 개략적으로 설명하면 다음과 같다.
도 7은 본 발명의 일 실시예에 의한 슬롯 다이 코터를 이용하여 제조된 표시 장치를 나타낸 평면도이다.
본 발명의 일 실시예에 의한 표시 장치는 유리 또는 플라스틱 등과 같은 재료로 만들어진 기판(110)을 포함한다.
기판(110) 위에는 지붕층(360)에 의해 덮여있는 미세 공간(305)이 형성되어 있다. 지붕층(360)은 행 방향으로 뻗어있고, 하나의 지붕층(360) 아래에는 복수의 미세 공간(305)이 형성되어 있다.
미세 공간(305)은 매트릭스 형태로 배치될 수 있으며, 열 방향으로 인접한 미세 공간(305)들 사이에는 제1 골짜기(V1)가 위치하고 있고, 행 방향으로 인접한 미세 공간(305)들 사이에는 제2 골짜기(V2)가 위치하고 있다.
복수의 지붕층(360)은 제1 골짜기(V1)를 사이에 두고 분리되어 있다. 제1 골짜기(V1)와 접하는 부분에서 미세 공간(305)은 지붕층(360)에 의해 덮여있지 않고, 외부로 노출될 수 있다. 이를 주입구(307a, 307b)라 한다.
주입구(307a, 307b)는 미세 공간(305)의 양측 가장자리에 형성되어 있다. 주입구(307a, 307b)는 제1 주입구(307a)와 제2 주입구(307b)로 이루어지고, 제1 주입구(307a)는 미세 공간(305)의 제1 가장자리의 측면을 노출시키도록 형성되고, 제2 주입구(307b)는 미세 공간(305)의 제2 가장자리의 측면을 노출시키도록 형성된다. 미세 공간(305)의 제1 가장자리의 측면과 제2 가장자리의 측면은 서로 마주본다.
각 지붕층(360)은 인접한 제2 골짜기(V2)들 사이에서 기판(110)으로부터 떨어지도록 형성되어, 미세 공간(305)을 형성한다. 즉, 지붕층(360)은 주입구(307a, 307b)가 형성되어 있는 제1 가장자리 및 제2 가장자리의 측면을 제외한 나머지 측면들을 덮도록 형성되어 있다.
상기에서 설명한 표시 장치의 구조는 예시에 불과하며, 다양한 변형이 가능하다. 예를 들면, 미세 공간(305), 제1 골짜기(V1), 및 제2 골짜기(V2)의 배치 형태의 변경이 가능하고, 복수의 지붕층(360)이 제1 골짜기(V1)에서 서로 연결될 수도 있으며, 각 지붕층(360)의 일부가 제2 골짜기(V2)에서 기판(110)으로부터 떨어지도록 형성되어 인접한 미세 공간(305)이 서로 연결될 수도 있다.
이하에서 도 8을 참조하여 본 발명의 일 실시예에 의한 슬롯 다이 코터를 이용하여 제조된 표시 장치의 한 화소에 대해 개략적으로 설명하면 다음과 같다.
도 8은 본 발명의 일 실시예에 의한 슬롯 다이 코터를 이용하여 제조된 표시 장치의 한 화소의 등가 회로도이다.
본 발명의 일 실시예에 의한 슬롯 다이 코터를 이용하여 제조된 표시 장치는 복수의 신호선(121, 171h, 171l)과 이에 연결되어 있는 화소(PX)를 포함한다. 도시는 생략하였으나, 복수의 화소(PX)가 복수의 화소 행과 복수의 화소 열을 포함하는 매트릭스 형태로 배치될 수 있다.
각 화소(PX)는 제1 부화소(PXa) 및 제2 부화소(PXb)를 포함할 수 있다. 제1 부화소(PXa) 및 제2 부화소(PXb)은 상하로 배치될 수 있다. 이때, 제1 부화소(PXa)와 제2 부화소(PXb) 사이에는 화소 행 방향을 따라서 제1 골짜기(V1)가 위치할 수 있고, 복수의 화소 열 사이에는 제2 골짜기(V2)가 위치할 수 있다.
신호선(121, 171h, 171l)은 게이트 신호를 전달하는 게이트선(121), 서로 다른 데이터 전압을 전달하는 제1 데이터선(171h) 및 제2 데이터선(171l)을 포함한다.
게이트선(121) 및 제1 데이터선(171h)에 연결되어 있는 제1 박막 트랜지스터(Qh)가 형성되어 있고, 게이트선(121) 및 제2 데이터선(171l)에 연결되어 있는 제2 박막 트랜지스터(Ql)가 형성되어 있다.
제1 부화소(PXa)에는 제1 박막 트랜지스터(Qh)와 연결되어 있는 제1 액정 축전기(Clch)가 형성되어 있고, 제2 부화소(PXb)에는 제2 박막 트랜지스터(Ql)와 연결되어 있는 제2 액정 축전기(Clcl)가 형성되어 있다.
제1 박막 트랜지스터(Qh)의 제1 단자는 게이트선(121)에 연결되어 있고, 제2 단자는 제1 데이터선(171h)에 연결되어 있으며, 제3 단자는 제1 액정 축전기(Clch)에 연결되어 있다.
제2 박막 트랜지스터(Ql)의 제1 단자는 게이트선(121)에 연결되어 있고, 제2 단자는 제2 데이터선(171l)에 연결되어 있으며, 제3 단자는 제2 액정 축전기(Clcl)에 연결되어 있다.
이러한 표시 장치의 동작을 살펴보면, 게이트선(121)에 게이트 온 전압이 인가되면, 이에 연결된 제1 박막 트랜지스터(Qh)와 제2 박막 트랜지스터(Ql)가 턴 온 상태가 되고, 제1 및 제2 데이터선(171h, 171l)을 통해 전달된 서로 다른 데이터 전압에 의해 제1 및 제2 액정 축전기(Clch, Clcl)가 충전된다. 제2 데이터선(171l)에 의해 전달되는 데이터 전압은 제1 데이터선(171h)에 의해 전달되는 데이터 전압보다 낮다. 따라서, 제2 액정 축전기(Clcl)는 제1 액정 축전기(Clch)보다 낮은 전압으로 충전되도록 하여 측면 시인성을 향상시킬 수 있다.
이하에서 도 9 내지 도 11을 참조하여 본 발명의 일 실시예에 의한 슬롯 다이 코터를 이용하여 제조된 표시 장치의 한 화소의 구조에 대해 설명한다.
도 9는 본 발명의 일 실시예에 의한 슬롯 다이 코터를 이용하여 제조된 표시 장치의 일부를 나타낸 배치도이고, 도 10은 X-X선을 따라 나타낸 본 발명의 일 실시예에 의한 슬롯 다이 코터를 이용하여 제조된 표시 장치의 단면도이다. 도 11은 XI-XI선을 따라 나타낸 본 발명의 일 실시예에 의한 슬롯 다이 코터를 이용하여 제조된 표시 장치의 단면도이다.
도 9 내지 도 11을 참조하면, 기판(110) 위에 게이트선(121, gate line) 및 게이트선(121)으로부터 돌출되는 제1 게이트 전극(124h, first gate electrode) 및 제2 게이트 전극(124l, second gate electrode)이 형성되어 있다.
게이트선(121)은 제1 방향으로 뻗어 있으며 게이트 신호를 전달한다. 게이트선(121)은 열 방향으로 인접하는 두 개의 미세 공간(305) 사이에 위치한다. 즉, 게이트선(121)은 제1 골짜기(V1)에 위치한다. 제1 게이트 전극(124h) 및 제2 게이트 전극(124l)은 평면도 상에서 게이트선(121)의 상측으로 돌출되어 있다. 제1 게이트 전극(124h) 및 제2 게이트 전극(124l)은 서로 연결되어 하나의 돌출부를 이룰 수 있다. 다만, 본 발명은 이에 한정되지 아니하며, 제1 게이트 전극(124h) 및 제2 게이트 전극(124l)의 돌출 형태는 다양하게 변형이 가능하다.
기판(110) 위에는 유지 전극선(131) 및 유지 전극선(131)으로부터 돌출되는 유지 전극(133, 135)이 더 형성될 수 있다.
유지 전극선(131)은 게이트선(121)과 나란한 방향으로 뻗어 있으며, 게이트선(121)과 이격되도록 형성된다. 유지 전극선(131)에는 일정한 전압이 인가될 수 있다. 유지 전극선(131)의 위로 돌출되는 유지 전극(133)은 제1 부화소(PXa)의 가장자리를 둘러싸도록 형성된다. 유지 전극선(131)의 아래로 돌출되는 유지 전극(135)은 제1 게이트 전극(124h) 및 제2 게이트 전극(124l)과 인접하도록 형성된다.
게이트선(121), 제1 게이트 전극(124h), 제2 게이트 전극(124l), 유지 전극선(131), 및 유지 전극(133, 135) 위에는 게이트 절연막(140, gate insulating layer)이 형성되어 있다. 게이트 절연막(140)은 실리콘 질화물(SiNx), 실리콘 산화물(SiOx) 등과 같은 무기 절연 물질로 이루어질 수 있다. 또한, 게이트 절연막(140)은 단일막 또는 다중막으로 이루어질 수 있다.
게이트 절연막(140) 위에는 제1 반도체(154h, first semiconductor) 및 제2 반도체(154l, second semiconductor)가 형성되어 있다. 제1 반도체(154h)는 제1 게이트 전극(124h) 위에 위치할 수 있고, 제2 반도체(154l)는 제2 게이트 전극(124l) 위에 위치할 수 있다. 제1 반도체(154h)는 제1 데이터선(171h)의 아래에도 형성될 수 있고, 제2 반도체(154l)는 제2 데이터선(171l)의 아래에도 형성될 수 있다. 제1 반도체(154h) 및 제2 반도체(154l)는 비정질 실리콘(amorphous silicon), 다결정 실리콘(polycrystalline silicon), 금속 산화물(metal oxide) 등으로 이루어질 수 있다.
제1 반도체(154h) 및 제2 반도체(154l) 위에는 각각 저항성 접촉 부재(ohmic contact member)(도시하지 않음)가 더 형성될 수 있다. 저항성 접촉 부재는 실리사이드(silicide) 또는 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어질 수 있다.
제1 반도체(154h), 제2 반도체(154l), 및 게이트 절연막(140) 위에는 제1 데이터선(171h, first data line), 제2 데이터선(171l, second data line), 제1 소스 전극(173h, first source electrode), 제1 드레인 전극(175h, first drain electrode), 제2 소스 전극(173l, second electrode), 및 제2 드레인 전극(175l, second electrode)이 형성되어 있다.
제1 데이터선(171h) 및 제2 데이터선(171l)은 데이터 신호를 전달하며 제2 방향으로 뻗어 게이트선(121) 및 유지 전극선(131)과 교차한다. 데이터선(171)은 행 방향으로 인접하는 두 개의 미세 공간(305) 사이에 위치한다. 즉, 데이터선(171)은 제2 골짜기(V2)에 위치한다.
제1 데이터선(171h)과 제2 데이터선(171l)는 서로 다른 데이터 전압을 전달한다. 제2 데이터선(171l)에 의해 전달되는 데이터 전압은 제1 데이터선(171h)에 의해 전달되는 데이터 전압보다 낮다.
제1 소스 전극(173h)은 제1 데이터선(171h)으로부터 제1 게이트 전극(124h) 위로 돌출되도록 형성되고, 제2 소스 전극(173l)은 제2 데이터선(171l)으로부터 제2 게이트 전극(124l) 위로 돌출되도록 형성되어 있다. 제1 드레인 전극(175h) 및 제2 드레인 전극(175l)은 넓은 한 쪽 끝 부분과 막대형인 다른 쪽 끝 부분을 포함한다. 제1 드레인 전극(175h) 및 제2 드레인 전극(175l)의 넓은 끝 부분은 유지 전극선(131)의 아래로 돌출되어 있는 유지 전극(135)과 중첩하고 있다. 제1 드레인 전극(175h) 및 제2 드레인 전극(175l)의 막대형 끝 부분은 각각 제1 소스 전극(173h) 및 제2 소스 전극(173l)에 의해 일부 둘러싸여 있다.
제1 및 제2 게이트 전극(124h, 124l), 제1 및 제2 소스 전극(173h, 173l), 제1 및 제2 드레인 전극(175h, 175l)은 제1 및 제2 반도체(154h, 154l)와 함께 각각 제1 및 제2 박막 트랜지스터(thin film transistor, TFT)(Qh, Ql)를 이루며, 박막 트랜지스터의 채널(channel)은 각 소스 전극(173h, 173l)과 각 드레인 전극(175h, 175l) 사이의 각 반도체(154h, 154l)에 형성되어 있다.
제1 데이터선(171h), 제2 데이터선(171l), 제1 소스 전극(173h), 제1 드레인 전극(175h), 제1 소스 전극(173h)과 제1 드레인 전극(175h) 사이로 노출되어 있는 제1 반도체(154h), 제2 소스 전극(173l), 제2 드레인 전극(175l), 제2 소스 전극(173l)과 제2 드레인 전극(175l) 사이로 노출되어 있는 제2 반도체(154l) 위에는 보호막(180)이 형성되어 있다. 보호막(180)은 유기 절연 물질 또는 무기 절연 물질로 이루어질 수 있으며, 단일막 또는 다중막으로 이루어질 수 있다.
보호막(180) 위에는 각 화소(PX) 내에 색필터(230)가 형성되어 있다.
각 색필터(230)는 적색, 녹색 및 청색의 삼원색 등 기본색(primary color) 중 하나를 표시할 수 있다. 색필터(230)는 적색, 녹색, 및 청색의 삼원색에 한정되지 아니하고, 청록색(cyan), 자홍색(magenta), 옐로(yellow), 화이트 계열의 색 등을 표시할 수도 있다. 색필터(230)는 제1 골짜기(V1)에는 형성되지 않을 수 있다.
이웃하는 색필터(230) 사이의 영역에는 차광 부재(220)가 형성되어 있다. 차광 부재(220)는 화소(PX)의 경계부와 박막 트랜지스터(Qh, Ql) 위에 형성되어 빛샘을 방지할 수 있다. 즉, 차광 부재(220)는 제1 골짜기(V1) 및 제2 골짜기(V2)에 형성될 수 있다. 색필터(230)와 차광 부재(220)는 일부 영역에서 서로 중첩될 수도 있다.
색필터(230) 및 차광 부재(220) 위에는 제1 절연층(240)이 더 형성될 수 있다. 제1 절연층(240)은 유기 절연 물질로 이루어질 수 있으며, 색필터(230)들을 평탄화시키는 역할을 할 수 있다.
제1 절연층(240) 위에는 제2 절연층(250)이 더 형성될 수 있다. 제2 절연층(250)은 무기 절연 물질로 이루어질 수 있으며, 색필터(230) 및 제1 절연층(240)을 보호하는 역할을 할 수 있다.
보호막(180), 제1 절연층(240), 및 제2 절연층(250)에는 제1 드레인 전극(175h)의 넓은 끝 부분을 드러내는 제1 접촉 구멍(181h)이 형성되어 있고, 제2 드레인 전극(175l)의 넓은 끝 부분을 드러내는 제2 접촉 구멍(181l)이 형성되어 있다.
제2 절연층(250) 위에는 화소 전극(191)이 형성되어 있다. 화소 전극(191)은 인듐-주석 산화물(ITO, Indium Tin Oxide), 인듐-아연 산화물(IZO, Indium Zinc Oxide) 등과 같은 투명한 금속 물질로 이루어질 수 있다.
화소 전극(191)은 게이트선(121) 및 유지 전극선(131)을 사이에 두고 서로 분리되어 있는 제1 부화소 전극(191h)과 제2 부화소 전극(191l)을 포함한다. 제1 부화소 전극(191h) 및 제2 부화소 전극(191l)은 게이트선(121) 및 유지 전극선(131)을 중심으로 화소(PX)의 위와 아래에 배치되어 있다. 즉, 제1 부화소 전극(191h)과 제2 부화소 전극(191l)은 제1 골짜기(V1)를 사이에 두고 분리되어 있으며, 제1 부화소 전극(191h)은 제1 부화소(PXa)에 위치하고, 제2 부화소 전극(191l)은 제2 부화소(PXb)에 위치한다.
제1 부화소 전극(191h)은 제1 접촉 구멍(181h)을 통해 제1 드레인 전극(175h)과 연결되어 있고, 제2 부화소 전극(191l)은 제2 접촉 구멍(181l)을 통해 제2 드레인 전극(175l)과 연결되어 있다. 따라서, 제1 박막 트랜지스터(Qh) 및 제2 박막 트랜지스터(Ql)가 온 상태일 때 제1 부화소 전극(191h) 및 제2 부화소 전극(191l)은 각각 제1 드레인 전극(175h) 및 제2 드레인 전극(175l)으로부터 서로 다른 데이터 전압을 인가 받게 된다. 화소 전극(191)과 공통 전극(270) 사이에는 전계가 형성될 수 있다.
제1 부화소 전극(191h) 및 제2 부화소 전극(191l) 각각의 전체적인 모양은 사각형이며 제1 부화소 전극(191h) 및 제2 부화소 전극(191l) 각각은 가로 줄기부(193h, 193l), 가로 줄기부(193h, 193l)와 교차하는 세로 줄기부(192h, 192l)로 이루어진 십자형 줄기부를 포함한다. 또한, 제1 부화소 전극(191h) 및 제2 부화소 전극(191l)은 각각 복수의 미세 가지부(194h, 194l)를 포함한다.
화소 전극(191)은 가로 줄기부(193h, 193l)와 세로 줄기부(192h, 192l)에 의해 4개의 부영역으로 나뉘어진다. 미세 가지부(194h, 194l)는 가로 줄기부(193h, 193l) 및 세로 줄기부(192h, 192l)로부터 비스듬하게 뻗어 있으며 그 뻗는 방향은 게이트선(121) 또는 가로 줄기부(193h, 193l)와 대략 45도 또는 135도의 각을 이룰 수 있다. 또한 이웃하는 두 부영역의 미세 가지부(194h, 194l)가 뻗어 있는 방향은 서로 직교할 수 있다.
본 실시예에서 제1 부화소 전극(191h) 및 제2 부화소 전극(191l)은 각각 제1 부화소(PXa) 및 제2 부화소(PXb)의 외곽을 둘러싸는 외곽 줄기부를 더 포함할 수 있다.
상기에서 설명한 화소의 배치 형태, 박막 트랜지스터의 구조 및 화소 전극의 형상은 하나의 예에 불과하며, 본 발명은 이에 한정되지 아니하고 다양한 변형이 가능하다.
화소 전극(191) 위에는 화소 전극(191)으로부터 일정한 거리를 가지고 이격되도록 공통 전극(270)이 형성되어 있다. 화소 전극(191)과 공통 전극(270) 사이에는 미세 공간(microcavity, 305)이 형성되어 있다. 즉, 미세 공간(305)은 화소 전극(191) 및 공통 전극(270)에 의해 둘러싸여 있다. 공통 전극(270)은 행 방향으로 형성되어 있고, 미세 공간(305) 위와 제2 골짜기(V2)에 형성되어 있다. 공통 전극(270)은 미세 공간(305)의 상부면과 측면을 덮도록 형성되어 있다. 미세 공간(305)의 폭과 넓이는 표시 장치의 크기 및 해상도에 따라 다양하게 변경될 수 있다.
각 화소(PX)에서는 공통 전극(270)이 기판(110)으로부터 떨어지도록 형성되어 미세 공간(305)이 형성되고 있으나, 제2 골짜기(V2)에서는 공통 전극(270)이 기판(110)에 부착되도록 형성되어 있다. 제2 골짜기(V2)에서 공통 전극(270)은 제2 절연층(250) 바로 위에 형성되어 있다.
공통 전극(270)은 인듐-주석 산화물(ITO, Indium Tin Oxide), 인듐-아연 산화물(IZO, Indium Zinc Oxide) 등과 같은 투명한 금속 물질로 이루어질 수 있다. 공통 전극(270)에는 일정한 전압이 인가될 수 있고, 화소 전극(191)과 공통 전극(270) 사이에 전계가 형성될 수 있다.
화소 전극(191) 위에는 제1 배향막(11)이 형성되어 있다. 제1 배향막(11)은 화소 전극(191)에 의해 덮여있지 않은 제2 절연층(250) 바로 위에도 형성될 수 있다.
제1 배향막(11)과 마주보도록 공통 전극(270) 아래에는 제2 배향막(21)이 형성되어 있다.
제1 배향막(11)과 제2 배향막(21)은 수직 배향막으로 이루어질 수 있고, 폴리 아믹산(Polyamic acid), 폴리 실록산(Polysiloxane), 폴리 이미드(Polyimide) 등의 배향 물질로 이루어질 수 있다. 제1 및 제2 배향막(11, 21)은 미세 공간(305)의 가장자리의 측벽에서 연결될 수 있다.
화소 전극(191)과 공통 전극(270) 사이에 위치한 미세 공간(305) 내에는 액정 분자(310)들로 이루어진 액정층이 형성되어 있다. 액정 분자(310)들은 음의 유전율 이방성을 가지며, 전계가 인가되지 않은 상태에서 기판(110)에 수직한 방향으로 서 있을 수 있다. 즉, 수직 배향이 이루어질 수 있다.
데이터 전압이 인가된 제1 부화소 전극(191h) 및 제2 부화소 전극(191l)은 공통 전극(270)과 함께 전기장을 생성함으로써 두 전극(191, 270) 사이의 미세 공간(305) 내에 위치한 액정 분자(310)의 방향을 결정한다. 이와 같이 결정된 액정 분자(310)의 방향에 따라 액정층을 통과하는 빛의 휘도가 달라진다.
공통 전극(270) 위에는 제3 절연층(350)이 더 형성될 수 있다. 제3 절연층(350)은 실리콘 질화물(SiNx), 실리콘 산화물(SiOx) 등과 같은 무기 절연 물질로 이루어질 수 있으며, 경우에 따라 생략될 수도 있다.
제3 절연층(350) 위에는 지붕층(360)이 형성되어 있다. 지붕층(360)은 유기 물질로 이루어질 수 있다. 지붕층(360)은 행 방향으로 형성되어 있고, 미세 공간(305) 위와 제2 골짜기(V2)에 형성되어 있다. 지붕층(360)은 미세 공간(305)의 상부면과 측면을 덮도록 형성되어 있다. 지붕층(360)은 경화 공정에 의해 단단해져 미세 공간(305)의 형상을 유지시키는 역할을 할 수 있다. 지붕층(360)은 화소 전극(191)과 미세 공간(305)을 사이에 두고 이격되도록 형성되어 있다.
공통 전극(270) 및 지붕층(360)은 미세 공간(305)의 가장자리의 측면을 노출시키도록 형성되며, 미세 공간(305)이 공통 전극(270) 및 지붕층(360)에 의해 덮여있지 않은 부분을 주입구(307a, 307b)라 한다. 주입구(307a, 307b)는 미세 공간(305)의 제1 가장자리의 측면을 노출시키는 제1 주입구(307a) 및 미세 공간(305)의 제2 가장자리의 측면을 노출시키는 제2 주입구(307b)를 포함한다. 제1 가장자리와 제2 가장자리는 서로 마주보는 가장자리로써, 예를 들면, 평면도 상에서 제1 가장자리가 미세 공간(305)의 상측 가장자리이고, 제2 가장자리가 미세 공간(305)의 하측 가장자리일 수 있다. 주입구(307a, 307b)는 제1 골짜기(V1)와 인접하고 있는 미세 공간(305)의 가장자리 측면을 노출시킨다. 주입구(307a, 307b)에 의해 미세 공간(305)이 노출되어 있으므로, 주입구(307a, 307b)를 통해 미세 공간(305) 내부로 배향액 또는 액정 물질 등을 주입할 수 있다.
지붕층(360) 위에는 제4 절연층(370)이 더 형성될 수 있다. 제4 절연층(370)은 실리콘 질화물(SiNx), 실리콘 산화물(SiOx) 등과 같은 무기 절연 물질로 이루어질 수 있다. 제4 절연층(370)은 지붕층(360)의 상부면 및 측면을 덮도록 형성될 수 있다. 제4 절연층(370)은 유기 물질로 이루어진 지붕층(360)을 보호하는 역할을 하며, 경우에 따라 생략될 수도 있다.
제4 절연층(370) 위에는 덮개막(390)이 형성되어 있다. 덮개막(390)은 미세 공간(305)의 일부를 외부로 노출시키는 주입구(307a, 307b)를 덮도록 형성된다. 즉, 덮개막(390)은 미세 공간(305)의 내부에 형성되어 있는 액정 분자(310)가 외부로 나오지 않도록 미세 공간(305)을 밀봉할 수 있다. 덮개막(390)은 액정 분자(310)와 접촉하게 되므로, 액정 분자(310)과 반응하지 않는 물질로 이루어지는 것이 바람직하다. 예를 들면, 덮개막(390)은 페릴렌(Parylene) 등으로 이루어질 수 있다.
덮개막(390)은 본 발명의 일 실시예에 의한 슬롯 다이 코터를 이용하여 형성될 수 있다. 본 발명의 일 실시예에 의한 슬롯 다이 코터를 이용하면 앞서 설명한 바와 같이 덮개막(390)의 상부 면을 평탄하게 형성할 수 있다.
덮개막(390)은 이중막, 삼중막 등과 같이 다중막으로 이루어질 수도 있다. 이중막은 서로 다른 물질로 이루어진 두 개의 층으로 이루어져 있다. 삼중막은 세 개의 층으로 이루어지고, 서로 인접하는 층의 물질이 서로 다르다. 예를 들면, 덮개막(390)은 유기 절연 물질로 이루어진 층과 무기 절연 물질로 이루어진 층을 포함할 수 있다.
도시는 생략하였으나, 표시 장치의 상하부 면에는 편광판이 더 형성될 수 있다. 편광판은 제1 편광판 및 제2 편광판으로 이루어질 수 있다. 제1 편광판은 기판(110)의 하부 면에 부착되고, 제2 편광판은 덮개막(390) 위에 부착될 수 있다. 덮개막(390)의 상부 면이 평탄하게 형성되므로, 덮개막(390) 위에 제2 편광판을 부착하는 공정에서 들뜸 현상이 발생하는 것을 방지할 수 있다.
이하에서는 도 12를 참조하여, 본 발명의 일 실시예에 의한 슬롯 다이 코터를 이용하여 제조한 표시 장치의 덮개막의 상부면의 평탄도에 대해 설명한다.
도 12는 본 발명의 일 실시예에 의한 슬롯 다이 코터를 이용하여 형성한 덮개막의 두께를 종래의 방법으로 제조한 덮개막의 두께와 함께 나타낸 그래프이다.
종래의 방법으로 덮개막을 형성하는 공정은 슬릿 노즐의 바닥면과 기판 사이의 거리가 덮개막의 두께보다 멀게 설정된 상태에서 이루어진다. 또한, 슬릿 노즐의 이동 방향 측에 위치하는 제1 바닥면과 이동 방향의 반대 방향 측에 위치하는 제2 바닥면의 폭이 동일한다. 또한, 제1 바닥면과 제2 바닥면의 상하 위치가 동일하다. 즉, 제1 바닥면과 기판 사이의 거리는 제2 바닥면과 기판 사이의 거리가 동일하다. 이러한 슬릿 노즐을 이용하여 기판의 일측 가장자리로부터 타측 가장자리를 향해 이동시키면서 덮개막을 형성하는 경우, 코팅이 시작되는 지점인 0㎛에서 약 500㎛까지 두께가 점차적으로 증가하고, 1000㎛지점 이후부터는 두께가 점차적으로 감소하여 약 2000㎛지점에 이르러서 두께가 일정해진다.
반면에, 본 발명의 일 실시예에 의한 슬롯 다이 코터를 이용하여 덮개막을 형성하는 경우 코팅이 시작되는 지점인 0㎛에서 약 500㎛까지 두께가 점차적으로 증가하고, 약 500㎛지점에 이르러서 두께가 일정해진다. 즉, 본 발명에 의한 경우에는 종래의 경우에 비해 덮개막의 두께의 증가 및 감소의 폭이 적고, 전체적으로 일정한 두께로 이루어지는 것을 알 수 있다. 따라서, 본 발명의 일 실시예에 의한 슬롯 다이 코터를 이용하여 평탄도 및 균일도가 높은 덮개막을 형성할 수 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
100: 기판 121: 게이트선
171h: 제1 데이터선 171l: 제2 데이터선
191h: 제1 부화소 전극 191l: 제2 부화소 전극
270: 공통 전극 305: 미세 공간
307a, 307b: 주입구 310: 액정 분자
360: 지붕층 390: 덮개막
500: 슬롯 다이 코터 510: 레일
520: 슬릿 노즐 522: 홀
524: 제1 바닥면 526: 제2 바닥면
590: 스테이지 600: 코팅층

Claims (19)

  1. 코팅액을 공급하는 슬릿 노즐을 포함하고,
    상기 슬릿 노즐은,
    중심부를 상하로 관통하는 홀,
    상기 홀을 기준으로 상기 슬릿 노즐의 이동 방향 측에 위치하는 제1 바닥면, 및
    상기 홀을 기준으로 상기 슬릿 노즐의 이동 방향의 반대 방향 측에 위치하는 제2 바닥면을 포함하고,
    상기 제1 바닥면 및 상기 제2 바닥면은 평평하고,
    상기 제1 바닥면의 폭은 상기 제2 바닥면의 폭보다 좁고,
    상기 제1 바닥면은 상기 제2 바닥면보다 위에 위치하는,
    슬롯 다이 코터.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 제1 항에 있어서,
    상기 제1 바닥면은 상기 제2 바닥면보다 위에 위치하는,
    슬롯 다이 코터.
  7. 제1 항에 있어서,
    상기 제1 바닥면은 0.1mm 내지 0.9mm 이내의 폭으로 이루어지고,
    상기 제2 바닥면은 0.1mm 내지 0.9mm 이내의 폭으로 이루어지는,
    슬롯 다이 코터.
  8. 제1 항에 있어서,
    상기 슬롯 다이 코터는 표시 장치 제조용으로 이용되는,
    슬롯 다이 코터.
  9. 삭제
  10. 삭제
  11. 스테이지에 기판을 안착시키는 단계, 및
    슬릿 노즐이 이동하면서 상기 기판 위에 코팅액을 공급하여 코팅층을 형성하는 단계를 포함하고,
    상기 슬릿 노즐이 이동할 때, 상기 슬릿 노즐의 바닥면과 상기 기판 사이의 거리는 상기 코팅층의 두께와 동일하고,
    상기 슬릿 노즐은,
    중심부를 상하로 관통하는 홀,
    상기 홀을 기준으로 상기 슬릿 노즐의 이동 방향 측에 위치하는 제1 바닥면, 및
    상기 홀을 기준으로 상기 슬릿 노즐의 이동 방향의 반대 방향 측에 위치하는 제2 바닥면을 포함하고,
    상기 제1 바닥면 및 상기 제2 바닥면은 평평하고,
    상기 제1 바닥면의 폭은 상기 제2 바닥면의 폭보다 좁고,
    상기 제1 바닥면은 상기 제2 바닥면보다 위에 위치하는,
    코팅 방법.
  12. 삭제
  13. 제11 항에 있어서,
    상기 슬릿 노즐이 이동할 때, 상기 제2 바닥면과 상기 기판 사이의 거리는 상기 코팅층의 두께와 동일한,
    코팅 방법.
  14. 제13 항에 있어서,
    상기 슬릿 노즐이 이동할 때, 상기 제1 바닥면과 상기 기판 사이의 거리는 상기 코팅층의 두께보다 먼,
    코팅 방법.
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
KR1020140091126A 2014-07-18 2014-07-18 슬롯 다이 코터 및 이를 이용한 코팅 방법 KR102231206B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020140091126A KR102231206B1 (ko) 2014-07-18 2014-07-18 슬롯 다이 코터 및 이를 이용한 코팅 방법
US14/623,468 US9581872B2 (en) 2014-07-18 2015-02-16 Slot die coating apparatus and coating method using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140091126A KR102231206B1 (ko) 2014-07-18 2014-07-18 슬롯 다이 코터 및 이를 이용한 코팅 방법

Publications (2)

Publication Number Publication Date
KR20160010808A KR20160010808A (ko) 2016-01-28
KR102231206B1 true KR102231206B1 (ko) 2021-03-23

Family

ID=55073785

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140091126A KR102231206B1 (ko) 2014-07-18 2014-07-18 슬롯 다이 코터 및 이를 이용한 코팅 방법

Country Status (2)

Country Link
US (1) US9581872B2 (ko)
KR (1) KR102231206B1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6272138B2 (ja) * 2014-05-22 2018-01-31 東京エレクトロン株式会社 塗布処理装置
DE102016014269A1 (de) * 2016-11-30 2018-05-30 Dürr Systems Ag Düsenvorrichtung mit zumindest zwei Düsenplatten und zumindest drei Öffnungen
DE102016014270A1 (de) 2016-11-30 2018-05-30 Dürr Systems Ag Düsenvorrichtung zur Ausgabe von zwei sich annähernden Strahlen eines Abgabemediums
KR102248306B1 (ko) 2017-07-13 2021-05-03 주식회사 엘지화학 코팅 장치
KR101990704B1 (ko) 2017-11-24 2019-06-18 고려대학교 산학협력단 코팅 비드 영역이 개선된 슬롯 코팅 장치
US11992794B2 (en) * 2018-07-03 2024-05-28 Corning Incorporated Methods of plugging honeycomb bodies
KR102042604B1 (ko) * 2018-10-04 2019-11-08 (주)유니테스트 나노박막의 연속 코팅을 위한 쉐어링 다이 및 이를 이용한 코팅 방법
EP4148815A4 (en) * 2020-09-17 2023-12-13 LG Energy Solution, Ltd. DOUBLE SLOT DIE COATING DEVICE AND METHOD FOR COATING ELECTRODE ACTIVE MATERIAL SLURRY USING SAME

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002045763A (ja) * 2000-08-08 2002-02-12 Dainippon Printing Co Ltd ダイヘッド
JP2003275652A (ja) * 2002-03-22 2003-09-30 Fuji Photo Film Co Ltd 塗布方法及び装置
JP2007075798A (ja) 2005-09-16 2007-03-29 Fujifilm Corp 塗布方法、装置、光学フィルムの製造方法、及び反射防止フィルムの製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08213308A (ja) * 1994-11-29 1996-08-20 Tokyo Ohka Kogyo Co Ltd 塗布方法
JP4436212B2 (ja) * 2004-08-20 2010-03-24 信越化学工業株式会社 ダイコータの塗工方法およびこの方法によって作製されたフォトリソグラフィ用ペリクル
US8557332B2 (en) * 2006-03-28 2013-10-15 Fujifilm Corporation Production method of optical film, optical film and image display
JP2010095594A (ja) * 2008-10-15 2010-04-30 Seiko Epson Corp 接合方法および接合体
US8117983B2 (en) * 2008-11-07 2012-02-21 Solarworld Innovations Gmbh Directional extruded bead control
KR101657731B1 (ko) * 2009-03-06 2016-09-19 디에스엠 아이피 어셋츠 비.브이. 슬롯 다이 코팅 방법
KR20120063947A (ko) 2010-12-08 2012-06-18 엘지디스플레이 주식회사 도포액 도포장치 및 이를 이용한 액정표시장치의 제조방법
KR101057619B1 (ko) 2011-05-23 2011-08-18 유중석 액정표시장치 제조용 액상물질 코팅 헤드와 이를 포함하는 코팅 지그 및 이를 포함하는 코팅 장치
KR101347505B1 (ko) 2011-12-16 2014-01-06 주식회사 케이씨텍 슬릿 코터 장치 및 슬릿 코터 장치의 슬릿 노즐의 내부 세정 방법
KR20140074710A (ko) * 2012-12-10 2014-06-18 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
KR102145845B1 (ko) * 2013-09-17 2020-08-20 삼성디스플레이 주식회사 슬릿 노즐 및 이를 포함하는 약액 도포 장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002045763A (ja) * 2000-08-08 2002-02-12 Dainippon Printing Co Ltd ダイヘッド
JP2003275652A (ja) * 2002-03-22 2003-09-30 Fuji Photo Film Co Ltd 塗布方法及び装置
JP2007075798A (ja) 2005-09-16 2007-03-29 Fujifilm Corp 塗布方法、装置、光学フィルムの製造方法、及び反射防止フィルムの製造方法

Also Published As

Publication number Publication date
US9581872B2 (en) 2017-02-28
KR20160010808A (ko) 2016-01-28
US20160016185A1 (en) 2016-01-21

Similar Documents

Publication Publication Date Title
KR102231206B1 (ko) 슬롯 다이 코터 및 이를 이용한 코팅 방법
US9488888B2 (en) Display device
US9595549B2 (en) Display device comprising a plurality of microcavities and an encapsulation layer that seals the plurality of microcavities and method of manufacturing the same
US9557610B2 (en) Display device
US20150185543A1 (en) Display device
KR101682079B1 (ko) 표시 장치 및 그 제조 방법
US9664956B2 (en) Liquid crystal display and manufacturing method thereof
US20160161794A1 (en) Display device and manufacturing method thereof
US9568779B2 (en) Display device with microcavities
KR102183564B1 (ko) 표시 장치 및 이의 제조 방법
KR20150085732A (ko) 표시 장치 및 그 제조 방법
US20160195759A1 (en) Liquid crystal display
EP3156840B1 (en) Liquid crystal display device of the microcavity-type having planarized surface
KR20160086015A (ko) 액정 표시 장치 및 이의 제조 방법
KR101676771B1 (ko) 표시 장치 및 그 제조 방법
US20160161793A1 (en) Display device having improved lifting characteristics
KR20160002449A (ko) 표시 장치 및 그 제조 방법
US20150168786A1 (en) Display device and manufacturing method thereof
US20150124203A1 (en) Display device and manufacturing method thereof
KR20160086009A (ko) 표시 장치 및 그 제조 방법
KR102306653B1 (ko) 표시 장치
US20160202511A1 (en) Display device
KR20160047031A (ko) 표시 장치 및 그 제조 방법
KR20160042331A (ko) 액정 표시 장치 및 그 제조 방법
KR20160084551A (ko) 표시 장치 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant