KR102220381B1 - 산화물 반도체의 제조 방법 - Google Patents

산화물 반도체의 제조 방법 Download PDF

Info

Publication number
KR102220381B1
KR102220381B1 KR1020190092814A KR20190092814A KR102220381B1 KR 102220381 B1 KR102220381 B1 KR 102220381B1 KR 1020190092814 A KR1020190092814 A KR 1020190092814A KR 20190092814 A KR20190092814 A KR 20190092814A KR 102220381 B1 KR102220381 B1 KR 102220381B1
Authority
KR
South Korea
Prior art keywords
oxide semiconductor
surfactant
manufacturing
solution
metal
Prior art date
Application number
KR1020190092814A
Other languages
English (en)
Other versions
KR20210014856A (ko
Inventor
조형균
김동수
윤영대
Original Assignee
성균관대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 성균관대학교산학협력단 filed Critical 성균관대학교산학협력단
Priority to KR1020190092814A priority Critical patent/KR102220381B1/ko
Priority to US16/898,789 priority patent/US11430955B2/en
Publication of KR20210014856A publication Critical patent/KR20210014856A/ko
Application granted granted Critical
Publication of KR102220381B1 publication Critical patent/KR102220381B1/ko

Links

Images

Classifications

    • H01L45/145—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02307—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a liquid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02425—Conductive materials, e.g. metallic silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02491—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02623—Liquid deposition
    • H01L21/02628—Liquid deposition using solutions
    • H01L45/08—
    • H01L45/16—
    • H01L45/165—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/041—Modification of switching materials after formation, e.g. doping
    • H10N70/043—Modification of switching materials after formation, e.g. doping by implantation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

본원은 금속 전구체 및 수산화 이온을 함유하는 용액 상에 기판을 함침하는 단계, 및 상기 용액 상에 전압을 인가하여 상기 기판 상에 금속 산화물을 형성하는 단계를 포함하고, 상기 용액은 계면활성제를 포함하며, 상기 계면활성제의 종류에 따라 상기 금속 산화물의 결정의 성장 방향이 조절되는 것인, 산화물 반도체의 제조 방법에 관한 것이다.

Description

산화물 반도체의 제조 방법 {MANUFACTURING METHOD FOR OXIDE SEMICONDUCTOR}
본원은 산화물 반도체의 제조 방법에 관한 것이다.
휘발성 메모리(volatile memories)는 고밀도 집적을 추구하고 있으나, 그 기술적 한계에 다다르고 있다. 이에, 기존의 휘발성 메모리를 대체하기 위한 새로운 메모리들의 연구가 활발히 진행되고 있다. 휘발성 메모리와 달리, 비휘발성 메모리는 정보 저장을 위해 전하(charge)의 저장을 기본 원리로 하지 않기 때문에, 학계나 업계에서 큰 관심 대상이 되고 있다.
차세대 메모리로 유력하게 대두되고 있는 비휘발성 메모리는 PRAM(phase change RAM), NFGM(nanofloating gate memory), ReRAM(resistive RAM), PoRAM(polymer RAM), MRAM(magnetic RAM), 분자전자 소자 등이 있는데, 그 중 RRAM(저항 메모리)은 타 소자에 비해 쉬운 제작공정과 빠른 스위칭 속도, 뛰어난 내구성으로 인해 차세대 비휘발성 메모리로서 주목을 받고 있다. 또한, PRAM 은 상변화 재료의 비정질 상태(amorphous) 및 결정질 상태(crystal)의 반사도 차이를 이용하여 정보를 읽고 쓰기 때문에, 빠른 동작 속도, 높은 집적도를 가질 수 있다.
차세대 비휘발성 메모리 소자로서 사용될 수 있는 소재에는 전이금속 칼코겐 화합물이 있는 것으로 알려져 있다. 그러나 전이금속 칼코겐 화합물은 조성의 조절이 어려운 단점이 존재하기 때문에, 일각에서는 전기화학 공정에 의해 성장된 산화구리를 사용하는 방법이 연구되고 있다.
전기화학 공정에 의해 제조된 산화구리는 다결정성을 갖고, 결함 및 불순물 제거를 위한 합성 방법이 많이 연구되어 고효율 태양 전지 또는 광전자 소자로서 사용되어 왔다. 그러나, 산화구리를 저항 메모리 소자에 사용하기 위해서는 임의의 부분에서 관찰되는 결정립계의 수 및 크기가 일정해야 하고, PRAM 소자에 사용하기 위해서는 열 전달층을 추가로 포함해야 하기 때문에, 공장이 복잡해지는 단점이 존재한다.
본원의 배경이 되는 기술인 한국등록특허공보 제10-1862072호는 반투명막 제조방법, 가시광영역의 흡수성 특성을 갖는 산화물반도체 및 그 제조방법에 대한 것이다. 상기 등록특허는 Sb 전구체를 첨가하여 산화 구리 산화물 반도체를 형성하는 방법을 개시하고 있으며, Sb 및 Pb 전구체를 동시에 첨가하여 산화 구리 산화물 반도체를 제조하는 방법에 대해서는 개시하지 않고 있다.
본원은 전술한 종래 기술의 문제점을 해결하기 위한 것으로서, 산화물 반도체의 제조 방법을 제공하는 것을 목적으로 한다.
또한, 상기 제조 방법에 의해 제조된 산화물 반도체를 제공하는 것을 목적으로 한다.
다만, 본원의 실시예가 이루고자 하는 기술적 과제는 상기된 바와 같은 기술적 과제들로 한정되지 않으며, 또 다른 기술적 과제들이 존재할 수 있다.
상기한 기술적 과제를 달성하기 위한 기술적 수단으로서, 본원의 제 1 측면은 금속 전구체 및 수산화 이온을 함유하는 용액 상에 기판을 함침하는 단계, 및 상기 용액 상에 전압을 인가하여 상기 기판 상에 금속 산화물을 형성하는 단계를 포함하고, 상기 용액은 계면활성제를 포함하며, 상기 계면활성제의 종류에 따라 상기 금속 산화물의 결정의 성장 방향이 조절되는 것인, 산화물 반도체의 제조 방법을 제공한다.
본원의 일 구현예에 따르면, 상기 계면활성제는 상기 용액의 pH 농도 및 상기 인가되는 전압의 크기에 따라 상기 수산화 이온을 공급(supply)하거나 또는 소모(consumption)할 수 있으나, 이에 제한되는 것은 아니다.
본원의 일 구현예에 따르면, 상기 용액의 pH 는 7 을 초과할 수 있으나, 이에 제한되는 것은 아니다.
본원의 일 구현예에 따르면, 상기 계면활성제는 Sb, Pb, Ni, Cr, Co, Mn, 및 이들의 조합들로 이루어진 군에서 선택된 금속을 포함할 수 있으나, 이에 제한되는 것은 아니다.
본원의 일 구현예에 따르면, 상기 계면활성제는 2종 이상의 금속을 포함할 수 있으나, 이에 제한되는 것은 아니다.
본원의 일 구현예에 따르면, 상기 계면활성제는 Sb, Ni, 또는 Cr 중 적어도 하나의 금속을 포함하는 제 1 계면활성제 및 Pb, Co, 또는 Mn 중 적어도 하나의 금속을 포함하는 제 2 계면활성제를 포함할 수 있으나, 이에 제한되는 것은 아니다.
본원의 일 구현예에 따르면, 상기 산화물 반도체는 비정질 금속 산화물을 포함할 수 있으나, 이에 제한되는 것은 아니다.
본원의 일 구현예에 따르면, 상기 계면활성제의 농도는 1 mM 내지 5 mM 일 수 있으나, 이에 제한되는 것은 아니다.
본원의 일 구현예에 따르면, 상기 계면활성제는 2 종 이상의 금속을 동일한 농도로서 포함할 수 있으나, 이에 제한되는 것은 아니다.
본원의 일 구현예에 따르면, 상기 금속 산화물은 Cu, Au, Pt, Ti, Ag, Ni, Zr, Ta, Zn, Nb, Cr, Co, Mn, Fe, Al, Mg, Si, W, 및 이들의 조합들로 이루어진 금속을 포함할 수 있으나, 이에 제한되는 것은 아니다.
본원의 일 구현예에 따르면, 상기 용액은 H2O 및 pH 조절제를 포함할 수 있으나, 이에 제한되는 것은 아니다.
본원의 일 구현예에 따르면, 상기 인가되는 전압은 -0.2 V 내지 -0.5 V 범위일 수 있으나, 이에 제한되는 것은 아니다.
본원의 일 구현예에 따르면, 상기 기판은 ITO, FTO, 실리콘, 실리콘 카바이드, 게르마늄, 실리콘 게르마늄, 실리콘 탄화물, InAs, AlAs, GaAs, InP, GaN, InGaAs, InAlAs, GaSb, AlSb, AlP, GaP, 및 이들의 조합들로 이루어진 군에서 선택된 것일 수 있으나, 이에 제한되는 것은 아니다.
본원의 일 구현예에 따르면, 상기 전압은 Pt, Au, Ti, Ag, Ni, Zr, Ta, Zn, Nb, Cr, Co, Mn, Fe, Al, Mg, Si, W, Cu, 란탄계 금속, 이들의 질화물, 이들의 산화물, 전도성 고분자, 및 이들의 조합들로 이루어진 군에서 선택된 전극을 통해 인가될 수 있으나, 이에 제한되는 것은 아니다.
또한, 본원의 제 2 측면은 본원의 제 1 측면에 의해 제조된 산화물 반도체를 포함하는, 산화물 반도체를 제공한다.
상술한 과제 해결 수단은 단지 예시적인 것으로서, 본원을 제한하려는 의도로 해석되지 않아야 한다. 상술한 예시적인 실시예 외에도, 도면 및 발명의 상세한 설명에 추가적인 실시예가 존재할 수 있다.
종래의 산화물 반도체가 포함하는 박막은 저온 전기 화학 공정에 의해 제조되었기 때문에, 소정의 결정성을 갖고 전기적으로 불균일하여 산화물 반도체로서 적합하지 않았다. 그러나, 본원에 따른 산화물 반도체의 제조 방법은 서로 다른 종류의 금속을 포함하는 계면활성제를 혼합함으로써, 나노 입자가 균일하게 혼재된 비정질 박막을 포함하는 산화물 반도체를 제조할 수 있다.
또한, 상변화 메모리 소자로서 사용되는 다성분 칼코겐 물질과 달리, 본원에 따른 산화물 반도체는 전기화학 공정을 기반으로 성장하기 때문에, 조성의 비율을 조절하기에 용이하다.
또한, 종래의 상변화 메모리 소자는 열 전달층에 의해 상변화층의 상변화가 가역적으로 발생하는 단점이 존재한다. 반면, 본원에 따른 산화물 반도체는 셀프히팅(self-heating)되어 상변화가 발생하기 때문에, 본원에 따른 산화물 반도체의 제조 방법은 종래의 상변화 메모리 소자의 제조 공정에 비해 단순하고, 크기가 대폭 축소된 소자를 제조할 수 있다.
다만, 본원에서 얻을 수 있는 효과는 상기된 바와 같은 효과들로 한정되지 않으며, 또 다른 효과들이 존재할 수 있다.
도 1 은 본원의 일 구현예에 따른 산화물 반도체의 제조 방법을 나타낸 순서도이다.
도 2 는 본원의 일 구현예에 따른 용액의 pH 와 금속 산화물 사이의 관계를 나타낸 그림이다.
도 3 의 본원의 일 구현예에 따른 계면활성제의 역할을 나타낸 그림이다.
도 4 는 본원의 일 구현예에 따른 계면활성제의 역할을 나타낸 그림이다.
도 5 는 본원의 일 구현예에 따른 금속 산화물 및 계면활성제의 포베이 다이어그램(Pourbaix diagram)이다.
도 6 은 본원의 일 구현예에 따른 산화물 반도체의 저항 변화 과정을 나타낸 이미지이다.
도 7 은 본원의 일 실시예에 따른 산화물 반도체의 제조 단계를 나타낸 그래프이다.
도 8 은 본원의 일 실시예에 따른 산화물 반도체의 SEM 이미지이다.
도 9 는 본원의 일 비교예에 따른 산화물 반도체의 SEM 이미지이다.
도 10 의 (a) 내지 (d) 는 본원의 일 실시예에 따른 산화물 반도체의 TEM 이미지이고, (e) 는 본원의 일 실시예에 따른 산화물 반도체의 EDX 결과이다.
도 11 은 본원의 일 비교예에 따른 산화물 반도체의 LSV 그래프이다.
도 12 는 본원의 일 실시예 및 비교예에 따른 산화물 반도체의 LSV 그래프 및 XRD 회절 패턴이다.
도 13 의 (a), (c), 및 (d) 는 본원의 일 실시예에 따른 산화물 반도체의 TEM 이미지이고, (b) 는 본원의 일 실시예에 따른 산화물 반도체의 회절 패턴이다.
도 14 는 본원의 일 실시예에 따른 산화물 반도체의 TEM 이미지이다.
도 15 의 (a) 내지 (f) 는 본원의 일 실시예에 따른 산화물 반도체의 전기적 특성을 나타낸 그래프이다.
아래에서는 첨부한 도면을 참조하여 본원이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본원의 실시예를 상세히 설명한다.
그러나 본원은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본원을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
본원 명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우 뿐 아니라, 그 중간에 다른 소자를 사이에 두고 "전기적으로 연결"되어 있는 경우도 포함한다.
본원 명세서 전체에서, 어떤 부재가 다른 부재 "상에", "상부에", "상단에", "하에", "하부에", "하단에" 위치하고 있다고 할 때, 이는 어떤 부재가 다른 부재에 접해 있는 경우뿐 아니라 두 부재 사이에 또 다른 부재가 존재하는 경우도 포함한다.
본원 명세서 전체에서, 어떤 부분이 어떤 구성 요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성 요소를 제외하는 것이 아니라 다른 구성 요소를 더 포함할 수 있는 것을 의미한다.
본 명세서에서 사용되는 정도의 용어 "약", "실질적으로" 등은 언급된 의미에 고유한 제조 및 물질 허용오차가 제시될 때 그 수치에서 또는 그 수치에 근접한 의미로 사용되고, 본원의 이해를 돕기 위해 정확하거나 절대적인 수치가 언급된 개시 내용을 비양심적인 침해자가 부당하게 이용하는 것을 방지하기 위해 사용된다. 또한, 본원 명세서 전체에서, "~ 하는 단계" 또는 "~의 단계"는 "~를 위한 단계"를 의미하지 않는다.
본원 명세서 전체에서, 마쿠시 형식의 표현에 포함된 "이들의 조합"의 용어는 마쿠시 형식의 표현에 기재된 구성 요소들로 이루어진 군에서 선택되는 하나 이상의 혼합 또는 조합을 의미하는 것으로서, 상기 구성 요소들로 이루어진 군에서 선택되는 하나 이상을 포함하는 것을 의미한다.
본원 명세서 전체에서, "A 및/또는 B" 의 기재는, "A 또는 B, 또는, A 및 B" 를 의미한다.
이하에서는 본원의 산화물 반도체의 제조 방법에 대하여, 구현예 및 실시예와 도면을 참조하여 구체적으로 설명하도록 한다. 그러나 본원이 이러한 구현예 및 실시예와 도면에 제한되는 것은 아니다.
상기한 기술적 과제를 달성하기 위한 기술적 수단으로서, 본원의 제 1 측면은, 금속 전구체 및 수산화 이온을 함유하는 용액 상에 기판을 함침하는 단계, 및 상기 용액 상에 전압을 인가하여 상기 기판 상에 금속 산화물을 형성하는 단계를 포함하고, 상기 용액은 계면활성제를 포함하며, 상기 계면활성제의 종류에 따라 상기 금속 산화물의 결정의 성장 방향이 조절되는 것인, 산화물 반도체의 제조 방법을 제공한다.
본원에 따른 산화물 반도체는 금속의 산화물을 포함하고, 인가되는 전압이 일정 크기 이상이면 전류가 흐를 수 있으나, 일정 크기 이하의 전압이 인가되면 전류가 흐르지 못하는 물체를 의미한다.
전기화학 공정에 의해 제조된 종래의 산화물 반도체는 다결정성을 갖기 때문에, 전도성이 높은 장점이 존재한다. 그러나 차세대 비휘발성 메모리 소자인 저항성 메모리 소자에 사용되기 위한 반도체 물질은 전체 영역에서 전기적으로 균일해야 하고, 결정립계의 수가 일정해야 하기 때문에, 종래의 산화물 반도체는 차세대 비휘발성 메모리 소자에 적용되기 어려운 단점이 존재한다. 이를 극복하기 위해 전기화학 성장 용액의 pH, 온도 또는 전압을 조절하여 종래의 산화물 반도체의 결정립의 크기를 줄이고, 결정의 성장 방향을 조절하는 연구가 진행되고 있으나, 종래의 산화물 반도체의 제조 방법은 상기 결정립의 크기의 제어가 어려워 특성의 제어가 어려운 단점이 존재한다.
본원에 따른 산화물 반도체의 제조 방법은 용액 상에 계면활성제를 적어도 2 종류 이상 포함할 수 있으며, 상기 산화물 반도체의 제조 방법은 종래의 산화물 반도체의 결정립의 크기 및 결정의 성장 방향이 제어된 산화물 반도체를 제공할 수 있다.
도 1 은 본원의 일 구현예에 따른 산화물 반도체의 제조 방법을 나타낸 순서도이다.
본원에 따른 산화물 반도체의 제조 방법에 있어서, 먼저 금속 전구체 및 수산화 이온을 함유하는 용액 상에 기판을 함침한다 (S100).
본원의 일 구현예에 따르면, 상기 용액의 pH 는 7 을 초과할 수 있으나, 이에 제한되는 것은 아니다. 예를 들어, 상기 용액의 pH 는 7 을 초과, 8 을 초과, 9 를 초과, 10 을 초과, 또는 11 을 초과할 수 있으나, 이에 제한되는 것은 아니다.
후술하겠지만, 상기 금속 산화물의 형성 과정 중 상기 용액의 pH 는 변동될 수 있으나, 상기 금속 산화물은 상기 용액의 pH 가 8 내지 12 의 조건에서 형성되기 때문에, 본원에 따른 산화물 반도체의 제조 방법은 염기성 용액 상에서 수행된다.
본원의 일 구현예에 따르면, 상기 용액은 계면활성제를 포함할 수 있으나, 이에 제한되는 것은 아니다.
일반적인 계면활성제는 극성 용매와 비극성 용매의 혼합을 위해 사용되는 물질을 의미한다. 그러나, 본원에 따른 계면활성제는 후술하겠지만 상기 용액 상의 수산화 이온의 농도를 조절함으로써 상기 금속 산화물의 결정 성장 방향을 통제하는 물질을 의미한다.
본원의 일 구현예에 따르면, 상기 용액은 H2O 및 pH 조절제를 포함할 수 있으나, 이에 제한되는 것은 아니다. 예를 들어, 상기 용액은 H2O, NaOH, 및 락트산(lactic acid)을 포함할 수 있으나, 이에 제한되는 것은 아니다.
본원에 따른 락트산(lactic acid)은 젖산을 의미하는 것으로서, 알칼리성 수용액을 받아들여 구리 이온과 락테이트 이온의 복합체로 구리 락테이트 이온이 형성되어 구리 이온의 안정제 역할을 하는 것이다.
본원에 따른 NaOH 는 상기 용액의 pH 가 7 을 초과하도록 하기 위해, 상기 용액 상에 상기 수산화 이온을 공급하기 위한 것이다.
본원의 일 구현예에 따르면, 상기 금속 전구체는 Cu, Au, Pt, Ti, Ag, Ni, Zr, Ta, Zn, Nb, Cr, Co, Mn, Fe, Al, Mg, Si, W, 및 이들의 조합들로 이루어진 금속을 포함할 수 있으나, 이에 제한되는 것은 아니다. 바람직하게는, 상기 금속 전구체는 Cu 를 포함할 수 있으나, 이에 제한되는 것은 아니다.
예를 들어, 상기 용액은 H2O 용매 상에 CuSO4 을 포함하는 금속 전구체 및 락트산, NaOH 등을 포함하는 pH 조절제를 첨가하는 단계, 및 상기 용매 상에 상기 계면활성제를 첨가하는 단계에 의해 제조될 수 있으나, 이에 제한되는 것은 아니다.
본원의 일 구현예에 따르면, 상기 계면활성제는 Sb, Pb, Ni, Cr, Co, Mn, 및 이들의 조합들로 이루어진 군에서 선택된 금속을 포함할 수 있으나, 이에 제한되는 것은 아니다.
본원의 일 구현예에 따르면, 상기 계면활성제는 2 종 이상의 금속을 포함할 수 있으나, 이에 제한되는 것은 아니다.
본원의 일 구현예에 따르면, 상기 계면활성제는 Sb, Ni, 또는 Cr 중 적어도 하나의 금속을 포함하는 제 1 계면활성제 및 Pb, Co, 또는 Mn 중 적어도 하나의 금속을 포함하는 제 2 계면활성제를 포함할 수 있으나, 이에 제한되는 것은 아니다.
예를 들어, 상기 용액은 H2O, CuSO4, 락트산(lactic acid), NaOH, Sb2(SO4)3, Pb(C2H3O2)4, 및 이들의 조합들로 이루어진 군에서 선택된 물질을 포함할 수 있으나, 이에 제한되는 것은 아니다.
본원의 일 구현예에 따르면, 상기 기판은 ITO, FTO, 실리콘, 실리콘 카바이드, 게르마늄, 실리콘 게르마늄, 실리콘 탄화물, InAs, AlAs, GaAs, InP, GaN, InGaAs, InAlAs, GaSb, AlSb, AlP, GaP, 및 이들의 조합들로 이루어진 군에서 선택된 것일 수 있으나, 이에 제한되는 것은 아니다.
이어서, 상기 용액 상에 전압을 인가하여 상기 기판 상에 금속 산화물을 형성한다 (S200).
본원의 일 구현예에 따르면, 상기 용액의 pH 에 따라 상기 금속 산화물의 결정 성장 방향이 변화될 수 있으나, 이에 제한되는 것은 아니다.
도 2 는 본원의 일 구현예에 따른 용액의 pH 와 금속 산화물 사이의 관계를 나타낸 그림이다.
도 2 를 참조하면, 계면활성제를 포함하지 않는 용액의 pH 가 10 인 경우, 상기 금속 산화물(예를 들어 Cu2O)은 상기 기판과 수평한 면에서는 (111) 방향으로 성장하고, 상기 기판에 대해 경사진 면에 대해서는 (200) 방향으로 성장하여 Cu2O 는 pH 가 10 인 용액 상에서 불균일하게 성장될 수 있다.
그러나 용액의 pH 가 8 이거나, pH가 10 이면서 계면활성제로서 Pb 를 사용하는 경우, 상기 금속 산화물은 (200) 방향으로 성장하여 (111) 면의 사각피라미드(quadrangular pyramid)의 형상을 가질 수 있다. 또한, 용액의 pH 가 11 이거나, pH가 10 이면서 계면활성제로서 Sb 를 사용하는 경우, 상기 금속 산화물은 (111) 방향으로 성장하여 (200) 면의 삼각피라미드(triangular pyramid)의 형상을 가질 수 있다.
즉. 상기 계면활성제의 종류에 따라 상기 금속 산화물의 결정의 성장 방향이 조절될 수 있다.
본원의 일 구현예에 따르면, 상기 계면활성제는 상기 용액의 pH 농도 및 상기 인가되는 전압의 크기에 따라 상기 수산화 이온을 공급(supply)하거나 또는 소모(consumption)할 수 있으나, 이에 제한되는 것은 아니다.
본원의 일 구현예에 따르면, 상기 제 1 계면활성제는 상기 금속 전구체를 (111) 방향으로 성장시킴으로써, 상기 금속 산화물이 (200) 면을 갖도록 할 수 있으나, 이에 제한되는 것은 아니다.
본원의 일 구현예에 따르면, 상기 제 1 계면활성제는 상기 수산화 이온을 공급할 수 있으나, 이에 제한되는 것은 아니다.
도 3 은 본원의 일 구현예에 따른 계면활성제의 역할을 나타낸 그림이다.
예를 들어, 도 2 및 도 3 을 참조하면, 상기 제 1 계면활성제가 Sb(OH)6 - 일 경우, 상기 제 1 계면활성제는 상기 용액 내의 수소 이온 및 전자를 받아 반응하여 Sb2O3 물질 및 수산화 이온을 생성할 수 있다. 또한, 상기 용액 상의 수산화 이온이 일시적으로 증가함으로써, 상기 금속 산화물인 Cu2O 는 (111) 방향으로 성장하여 최종적으로 (200) 면의 삼각 피라미드 형태를 가질 수 있고, 상기 Sb2O3 는 Cu2O 의 표면에 형성될 수 있다.
본원의 일 구현예에 따르면, 상기 제 2 계면활성제는 상기 금속 전구체를 (200) 방향으로 성장시킴으로써, 상기 금속 산화물이 (111) 방향을 갖도록 할 수 있으나, 이에 제한되는 것은 아니다.
본원의 일 구현예에 따르면, 상기 제 2 계면활성제는 상기 수산화 이온을 소모할 수 있으나, 이에 제한되는 것은 아니다.
도 4 는 본원의 일 구현예에 따른 계면활성제의 역할을 나타낸 그림이다.
예를 들어, 도 2 및 도 4 를 참조하면, 상기 제 2 계면활성제가 Pb4+ 이온을 포함할 경우, 상기 Pb4+ 이온은 상기 용액 내의 락트산과 결합하여 안정화 된 후 전자를 받아 Pb2+ 이온이 되며 이후 상기 용액 상에 존재하는 수산화이온과 반응하여 PbO 물질 및 H2O 분자를 생성할 수 있다. 상기 용액 상에서 수산화 이온이 일시적으로 감소함으로써, 수산화 이온의 공급, 억제에 의한 상기 금속 산화물인 Cu2O 는 (200) 방향으로 성장하여 최종적으로 (111) 면의 사각 피라미드 형태를 가질 수 있고, 상기 PbO 는 상기 Cu2O 의 표면에 형성될 수 있다.
도 3 및 도 4 를 참조하면, 산화물 반도체를 형성하기 위해 제 1 계면활성제, 또는 제 2 계면활성제 중 어느 하나를 단독으로 사용할 경우, 피라미드 형태의 금속 산화물이 형성되는 것을 확인할 수 있다.
상기 제 1 계면활성제 또는 상기 제 2 계면활성제에 의해 생성된 물질, 예를 들어 Sb2O3 또는 PbO 는 확산층(diffusion layer)를 형성할 수 있다.
본원에 따른 확산층은 상기 산화물 반도체의 표면 상에 형성되는 것으로서, 상기 제 1 계면활성제 또는 상기 제 2 계면활성제가 상기 용액 상의 전자와 반응하여 산화물 반도체가 직접적으로 형성되는 것을 보조하며 생성되는 것이고, 후술하겠지만 산화물 반도체로서 사용될 시 전극과 근접한 영역이다.
본원의 일 구현예에 따르면, 상기 산화물 반도체는 비정질 금속 산화물을 포함할 수 있으나, 이에 제한되는 것은 아니다.
구체적으로, 상기 산화물 반도체는, 상기 비정질 금속 산화물 상에 나노 입자(nanoparticle particle)가 분산된 형태로 존재할 수 있으나, 이에 제한되는 것은 아니다.
본원의 일 구현예에 따르면, 상기 계면활성제의 농도는 1 mM 내지 5 mM 일 수 있으나, 이에 제한되는 것은 아니다. 예를 들어, 상기 계면활성제의 농도는 약 1 mM 내지 약 5 mM, 약 2 mM 내지 약 5 mM, 약 3 mM 내지 약 5 mM, 약 4 mM 내지 약 5 mM, 약 1mM 내지 약 4 mM, 약 1 mM 내지 약 3 mM, 약 1 mM 내지 약 2 mM, 약 2 mM 내지 약 4 mM, 또는 약 3 mM 일 수 있으나, 이에 제한되는 것은 아니다.
본원의 일 구현예에 따르면, 상기 계면활성제는 2 종 이상의 금속을 동일한 농도로서 포함할 수 있으나, 이에 제한되는 것은 아니다. 예를 들어, 상기 제 1 계면활성제와 상기 제 2 계면활성제의 농도는 각각 독립적으로 약 1 mM 내지 약 5 mM, 약 2 mM 내지 약 5 mM, 약 3 mM 내지 약 5 mM, 약 4 mM 내지 약 5 mM, 약 1mM 내지 약 4 mM, 약 1 mM 내지 약 3 mM, , 약 1 mM 내지 약 2 mM, 약 2 mM 내지 약 4 mM, 또는 약 3 mM 의 범위를 가지면서 동일한 수치를 가질 수 있으나, 이에 제한되는 것은 아니다.
예를 들어, 상기 제 1 계면활성제의 농도가 3 mM 인 용액 상에서 금속 산화물을 성장시킬 경우, 상기 금속 산화물은 삼각 피라미드의 형태로 성장될 수 있다. 그러나 상기 제 1 계면활성제의 농도가 3 mM 인 용액이 상기 제 2 계면활성제를 추가 포함하는 경우, 상기 제 2 계면활성제의 농도가 증가할수록 상기 금속 산화물은 나노 입자(nanoparticle)의 형태를 가질 수 있다.
이 때, 상기 금속 산화물 나노 입자는 상기 제 1 계면활성제의 농도 및 상기 제 2 계면활성제의 농도가 모두 3 mM 일 때 가장 조밀하게 형성될 수 있다.
본원의 일 구현예에 따르면, 상기 비정질 금속 산화물 상에 상기 금속 산화물의 나노 입자가 분산 배치될 수 있으나, 이에 제한되는 것은 아니다.
본원의 일 구현예에 따르면, 상기 인가되는 전압은 -0.2 V 내지 -0.5 V 범위일 수 있으나, 이에 제한되는 것은 아니다. 예를 들어, 상기 인가되는 전압은 약 -0.2 V 내지 -0.5 V, -0.2 V 내지 -0.4 V, -0.2 V 내지 -0.3 V, -0.3 V 내지 -0.5 V, -0.4 V 내지 -0.5 V, 또는 -0.3 V 내지 -0.4 V 의 범위일 수 있으나, 이에 제한되는 것은 아니다.
본원의 일 구현예에 따르면, 상기 전압은 Pt, Au, Ti, Ag, Ni, Zr, Ta, Zn, Nb, Cr, Co, Mn, Fe, Al, Mg, Si, W, Cu, 란탄계 금속, 이들의 질화물, 이들의 산화물, 전도성 고분자, 및 이들의 조합들로 이루어진 군에서 선택된 전극을 통해 인가될 수 있으나, 이에 제한되는 것은 아니다.
도 5 는 본원의 일 구현예에 따른 금속 산화물 및 계면활성제의 포베이 다이어그램(Pourbaix diagram)이다.
포베이 다이어그램은 화합물의 상과 관련된 그래프로서, 구체적으로 화합물의 전구체를 포함하는 용액의 pH 및 상기 용액에 인가되는 전위 사이의 관계를 통해 물질의 상을 나타낼 수 있는 상평형도를 의미한다.
도 5 를 참조하면, 상기 용액 상에서 물 분자 및 Cu2+ 이온이 반응할 경우, 상기 용액의 pH 및 상기 용액에 인가되는 전압에 따라 상기 Cu2+ 이온은 CuO 및 Cu(OH)2 를 형성하거나, Cu 로 환원되거나, 또는 Cu2O 를 형성할 수 있다. 이와 관련하여, Cu2O가 형성 가능한 조건에서 Sb 또는 Pb 는 각각 Sb2O3 또는 Pb(OH)2 상으로 존재한다.
상기 Cu2O 의 성장을 위해, 용액이 상기 계면활성제를 포함할 경우, 상기 계면활성제가 포함하는 금속이 수산화 이온 또는 수소 이온과 반응하여 금속 화합물을 형성한다. 상기 Cu2O 와 함께 상기 금속 화합물은 성장하면서, 동시에 상기 용액 전체의 pH 를 조절함으로써 상기 Cu2O 의 우선 성장 방향을 조절하였다.
그러나 본원의 상기 제 1 계면활성제 및 상기 제 2 계면활성제는 전압이 인가되는 전극의 표면의 국소적인 부분의 pH 를 조절함으로써, 상기 Cu2O 가 일정한 방향성을 갖지 않고 성장하여 나노 입자의 형태를 갖도록 조절할 수 있다.
본원의 제 2 측면에서는 본원의 제 1 측면에 의해 제조된 산화물 반도체를 포함하는 산화물 반도체를 제공한다.
본원의 제 2 측면에 따른 산화물 반도체에 대하여, 본원의 제 1 측면과 중복되는 부분들에 대해서는 상세한 설명을 생략하였으나, 그 설명이 생략되었더라도 본원의 제 1 측면에 기재된 내용은 본원의 제 2 측면에 동일하게 적용될 수 있다
본원의 일 구현예에 따르면, 상기 산화물 반도체는 상기 금속 산화물의 나노 입자를 포함하는 비정질 금속 산화물을 포함할 수 있으나, 이에 제한되는 것은 아니다.
본원의 일 구현예에 따르면, 상기 산화물 반도체 상에 전압을 인가하면 전도성 필라멘트(conducting filament)가 형성될 수 있으나, 이에 제한되는 것은 아니다.
본원의 일 구현예에 따르면, 상기 전도성 필라멘트는 상기 산화물 반도체의 상전이에 의해 형성될 수 있으나, 이에 제한되는 것은 아니다.
일반적으로, 전도성 필라멘트는 저항 메모리 소자(Resistive RAM, ReRAM)에서 전류가 흐르는 통로를 의미하는 것이다. 구체적으로, 상기 저항 메모리 소자 상에 일정 수준 이상의 전압을 인가하면, 상기 저항 메모리 소자 상의 산소 공공 및 금속 이온의 이동 또는 국부적 상변화에 의해 전자가 이동할 수 있는 길이 형성되어 상기 저항 메모리 소자에 전류가 흐를 수 있다.
그러나 본원에 따른 전도성 필라멘트는, 상기 산화물 반도체의 국부적 영역이 자발적 저항열에 의해 상변화됨으로써 형성된 것이기 때문에, 전이금속 칼코게나이드 화합물 및 열전달층을 포함하는 종래의 상변화 메모리와는 구분된다.
도 6 은 본원의 일 구현예에 따른 산화물 반도체의 저항 변화 과정을 나타낸 이미지이다.
도 6 을 참조하면, 상기 산화물 반도체 상에 전압을 인가하면(SET), 저항에 의해 상기 산화물 반도체의 일부 영역이 줄 가열(Joule heating)된다. 상기 줄 가열에 의해, 상기 비정질 금속 산화물이 상기 산화물 반도체 상에 인가된 전계의 방향에 따라 결정화되고, 상기 산화물 반도체는 결정화된 금속 산화물에 의해 발생한 전도성 필라멘트를 포함할 수 있다.
이 때, 상기 전계의 방향을 역전시키면(RESET), 상기 전도성 필라멘트가 소멸되어 상기 산화물 반도체는 전압을 인가하기 전, 즉 금속 산화물의 나노 입자가 비정질 형태로 될 수 있다.
이하 실시예를 통하여 본 발명을 더욱 상세하게 설명하고자 하나, 하기의 실시예는 단지 설명의 목적을 위한 것이며 본원의 범위를 한정하고자 하는 것은 아니다.
[실시예 1]
4 M 의 NaOH 수용액(Sigma-Aldrich)으로 pH 가 조절된 0.4 M 의 황산구리 무수물(CuSO4, Junsei, > 98%) 및 3 M 의 락트산 수용액(85%)에 20 mm × 30 mm 크기의 ITO 기판(15 Ω/sq 내지 20 Ω/sq)을 함침하였다. 이어서, 상기 수용액에 Sb2(SO4)3 (Sigma-Aldrich, > 95%) 및 Pb(C2H3O2)4 (Sigma-Aldrich, > 95%) 를 각각 1 mM 내지 4 mM 가 되도록 첨가하고, Ag/AgCl 전극 을 통해 -0.45 V 전압을 인가함으로써, 상기 기판 상에 Cu2O 를 전기증착하였다. (Cu2O:Sb/Pb)
도 7 은 상기 실시예에 따른 산화물 반도체의 제조 단계를 나타낸 그래프이고, 도 8 은 상기 실시예에 따른 산화물 반도체의 SEM 이미지이다.
도 7 을 참조하면, Cu, Sb, 및 Pb 가 포함된 용액 상에 상기 ITH 기판을 함침하고 전압을 인가하면, -0.18 V 내지 -0.36 V 의 전압 영역 에서는 Cu2O:Sb 가 형성되고, -0.36 V 내지 -0.45 V 의 전압 영역에서는 Cu2O:Pb 가 형성되며, -0.45 V 내지 -0.48 V 의 영역에서는 Cu 가 형성되는 것을 확인할 수 있다.
도 8 을 참조하면, 상기 Sb2(SO4)3 의 농도가 3 mM 일 때, 상기 첨가되는 Pb(C2H3O2)4 의 농도가 증가할수록 상기 산화물 반도체는 나노 입자의 형태를 갖는 것을 확인할 수 있다.
[비교예 1]
실시예 1 과 동일하되, Sb2(SO4)3 및 Pb(C2H3O2)4 를 첨가하지 않고 Cu2O 를 전기증착하였다 (u-Cu2O).
[비교예 2]
실시예 1 과 동일하되, Sb2(SO4)3 를 첨가하지 않고 Cu2O 를 전기증착하였다 (Cu2O:Pb)
[비교예 3]
실시예 1 과 동일하되, Pb(C2H3O2)4 를 첨가하지 않고 Cu2O 를 전기증착하였다 (Cu2O:Sb).
도 9 는 상기 비교예 1 내지 3 에 따른 산화물 반도체의 SEM 이미지이다.
도 9 를 참조하면, pH 가 10 일 때(비교예 1)의 산화물 반도체와 달리, pH 가 8 일 때(비교예 2)의 산화물 반도체는 사각 피라미드의 형태를 갖고, pH 가 11 일 때 (비교예 3)의 산화물 반도체는 삼각 피라미드의 형태를 갖는 것을 확인할 수 있다.
[실험예 1]
도 10 의 (a) 내지 (d) 는 상기 실시예에 따른 산화물 반도체의 TEM 이미지이고, 도 10 의 (e) 는 상기 실시예에 따른 산화물 반도체의 EDX 결과이다.
도 10 의 (a) 내지 (d) 를 참조하면, 상기 산화물 반도체는 Cu2O 나노 입자를 포함하기 때문에, (110), (111), (200) 등의 XRD 회절 패턴을 가질 수 있다. 또한, 도 10 의 (e) 를 참조하면, 상기 산화물 반도체의 양이온의 원자비율을 알 수 있다.
[실험예 2]
도 11 은 상기 비교예에 따른 산화물 반도체의 LSV 그래프이다.
도 11 을 참조하면, Cu2O:Pb 및 Cu2O:Sb 에 -0.3 V 내지 -0.5 V 의 전압을 인가하면 전류 밀도가 급격히 증가하고, 금속 전구체의 영향이 시작되는 부분을 확인 할 수 있으며, 결정립계의 제어가 어려운 결정질의 Cu2O:Pb 또는 Cu2O:Sb 를 사용한 산화물 반도체는 저항 변화 메모리로서 적합하지 않음을 확인할 수 있다.
도 12 는 상기 실시예 및 비교예에 따른 산화물 반도체의 LSV 그래프 및 XRD 회절 패턴이다.
도 12 를 참조하면, 상기 실시예의 물질은 -0.2 V 부터 -0.35 V에서 Sb 전구체에 의해 전류 밀도가 선형적으로 증가하지만, -0.35 V 부터 -0.45 V에 Pb 전구체에 의해 전류 밀도가 감소하여 상충되는 성장이 일어나는 것을 확인할 수 있다. 또한, 상기 실시예의 물질은 상기 비교예 3 의 물질에서 관측된 (111) 패턴이 관측되지 않으며, ITO이외의 peak 이 관측되지 않기 때문에, 상기 실시예의 물질은 비정질인 것을 확인할 수 있다.
[실험예 3]
도 13 의 (a), (c), 및 (d), 및 도 14 는 상기 실시예에 따른 산화물 반도체의 TEM 이미지이고, 도 13 의 (b) 는 상기 실시예에 따른 산화물 반도체의 회절 패턴이다.
도 13 의 (a), (c), 및 (d), 및 도 14 를 참조하면, 상기 산화물 반도체는 Pt 전극 및 ITO 기판(투명 전극) 사이에 위치할 수 있다. 이 때, 상기 산화물 반도체 상의 Cu2O 나노 입자에 높은 전압이 인가되면(Set) 비정질 나노입자의 Cu2O가 저항열에 의해 결정화 전도성 필라멘트가 형성되어 저항이 낮아지고, 결정화된 전도성 필라멘트가 존재하는 영역에 낮은 전압이 인가되면(Reset) 높은 전류가 흐르게 되어 상기 전도성 필라멘트가 줄 가열(joule heating)에 의하여 비정질화 되어 상기 산화물 반도체의 저항이 높아진다. 따라서, 상기 산화물 반도체는 국부적 영역에서 상변화에 의해 저항이 변화될 수 있다.
[실험예 4]
도 15 의 (a) 내지 (f) 는 상기 실시예에 따른 산화물 반도체의 전기적 특성을 나타낸 그래프이다. 구체적으로, 도 15 의 (a) 는 각각 pattern의 균일성을 보여주며 (b) 는 전압의 연속적인 변화의 안정성을 보여준다. (c)는 set/reset 전압의 오차를 나타내며, (d)의 경우 전압의 펄스 변화에 따른 소자의 안정성을 보여준다. (e)의 경우 소자의 열적 안정성을 보여주며, (f)는 set의 제한전류 변화에 따라 소자의 다중레벨에 의한 다중 비트저장의 가능성 및 집적도를 높힐 수 있다.
도 15 를 참조하면, 상기 Cu2O 나노 입자를 포함하는 산화물 반도체는 2.2 V 내지 2.4 V 의 영역에서 set 되고, 1.2 V 내지 1.5 V 영역에서 reset 되는 특성을 갖고, set 과 reset 을 1000 번 반복하여도 인가되는 전압에 따른 전류가 일정하며, 상기 산화물 반도체의 온도가 저항에 미치는 영향이 미비한 것을 확인할 수 있다.
상기 내용들을 종합하면, 본원에 따른 산화물 반도체는 온도 및 set-reset 사이클의 영향이 미비하고, set 전압과 reset 전압이 확연하게 구분된다. 또한, 상기 산화물 반도체는 Cu2O 나노 입자가 전도성 필라멘트로 상전이 되어 저항이 변화되기 때문에, 상변화 메모리 소자 또는 저항 변화 메모리 소자로서 사용될 수 있다.
전술한 본원의 설명은 예시를 위한 것이며, 본원이 속하는 기술분야의 통상의 지식을 가진 자는 본원의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 쉽게 변형이 가능하다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 예를 들어, 단일형으로 설명되어 있는 각 구성 요소는 분산되어 실시될 수도 있으며, 마찬가지로 분산된 것으로 설명되어 있는 구성 요소들도 결합된 형태로 실시될 수 있다.
본원의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본원의 범위에 포함되는 것으로 해석되어야 한다.

Claims (15)

  1. 금속 전구체 및 수산화 이온을 함유하는 용액 상에 기판을 함침하는 단계; 및
    상기 용액 상에 전압을 인가하여 상기 기판 상에 금속 산화물을 형성하는 단계를 포함하고,
    상기 용액은 계면활성제를 포함하며,
    상기 계면활성제의 종류에 따라 상기 금속 산화물의 결정의 성장 방향이 조절되고,
    상기 계면활성제는 상기 용액의 pH 농도 및 상기 인가되는 전압의 크기에 따라 상기 수산화 이온을 공급(supply)하거나 또는 소모(consumption)하는 것인,
    산화물 반도체의 제조 방법.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 용액의 pH 는 7 초과인 것인, 산화물 반도체의 제조 방법.
  4. 제 1 항에 있어서,
    상기 계면활성제는 Sb, Pb, Ni, Cr, Co, Mn, 및 이들의 조합들로 이루어진 군에서 선택된 금속을 포함하는 것인, 산화물 반도체의 제조 방법.
  5. 제 4 항에 있어서,
    상기 계면활성제는 2 종 이상의 금속을 포함하는 것인, 산화물 반도체의 제조 방법.
  6. 제 5 항에 있어서,
    상기 계면활성제는 Sb, Ni, 또는 Cr 중 적어도 하나의 금속을 포함하는 제 1 계면활성제 및 Pb, Co, 또는 Mn 중 적어도 하나의 금속을 포함하는 제 2 계면활성제를 포함하는 것인, 산화물 반도체의 제조 방법.
  7. 제 6 항에 있어서,
    상기 산화물 반도체는 비정질 금속 산화물을 포함하는 것인, 산화물 반도체의 제조 방법.
  8. 제 1 항에 있어서,
    상기 계면활성제의 농도는 상기 용액을 기준으로 1 mM 내지 5 mM 인 것인, 산화물 반도체의 제조 방법.
  9. 제 5 항에 있어서,
    상기 계면활성제는 2 종 이상의 금속을 동일한 농도로서 포함하는 것인, 산화물 반도체의 제조 방법.
  10. 제 1 항에 있어서,
    상기 금속 산화물은 Cu, Au, Pt, Ti, Ag, Ni, Zr, Ta, Zn, Nb, Cr, Co, Mn, Fe, Al, Mg, Si, W, 및 이들의 조합들로 이루어진 금속을 포함하는 것인, 산화물 반도체의 제조 방법.
  11. 제 1 항에 있어서,
    상기 용액은 H2O 및 pH 조절제를 포함하는 것인, 산화물 반도체의 제조 방법.
  12. 제 1 항에 있어서,
    상기 인가되는 전압은 -0.2 V 내지 -0.5 V 범위인 것인, 산화물 반도체의 제조 방법.
  13. 제 1 항에 있어서,
    상기 기판은 ITO, FTO, 실리콘, 실리콘 카바이드, 게르마늄, 실리콘 게르마늄, 실리콘 탄화물, InAs, AlAs, GaAs, InP, GaN, InGaAs, InAlAs, GaSb, AlSb, AlP, GaP, 및 이들의 조합들로 이루어진 군에서 선택된 것인, 산화물 반도체의 제조 방법.
  14. 제 1 항에 있어서,
    상기 전압은 Pt, Au, Ti, Ag, Ni, Zr, Ta, Zn, Nb, Cr, Co, Mn, Fe, Al, Mg, Si, W, Cu, 란탄계 금속, 이들의 질화물, 이들의 산화물, 전도성 고분자, 및 이들의 조합들로 이루어진 군에서 선택된 전극을 통해 인가되는 것인, 산화물 반도체의 제조 방법.
  15. 제 1 항 및 제 3 항 내지 제 14 항 중 어느 한 항의 방법에 의해 제조된 산화물 반도체를 포함하는,
    산화물 반도체.
KR1020190092814A 2019-07-31 2019-07-31 산화물 반도체의 제조 방법 KR102220381B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020190092814A KR102220381B1 (ko) 2019-07-31 2019-07-31 산화물 반도체의 제조 방법
US16/898,789 US11430955B2 (en) 2019-07-31 2020-06-11 Method of manufacturing oxide semiconductor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190092814A KR102220381B1 (ko) 2019-07-31 2019-07-31 산화물 반도체의 제조 방법

Publications (2)

Publication Number Publication Date
KR20210014856A KR20210014856A (ko) 2021-02-10
KR102220381B1 true KR102220381B1 (ko) 2021-02-24

Family

ID=74259590

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190092814A KR102220381B1 (ko) 2019-07-31 2019-07-31 산화물 반도체의 제조 방법

Country Status (2)

Country Link
US (1) US11430955B2 (ko)
KR (1) KR102220381B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102548684B1 (ko) * 2021-03-18 2023-06-28 강원대학교 산학협력단 알칼리 금속을 도핑한 금속 산화물 멤리스터 및 이를 위한 제조방법
KR102598837B1 (ko) * 2021-09-29 2023-11-07 성균관대학교산학협력단 이중 활성층을 포함하는 저항 변화 메모리, 이의 제조방법 및 이를 포함하는 어레이
KR102638485B1 (ko) * 2022-02-25 2024-02-20 성균관대학교산학협력단 태양광 흡수용 산화물 반도체의 제조 방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6852920B2 (en) * 2002-06-22 2005-02-08 Nanosolar, Inc. Nano-architected/assembled solar electricity cell
US8318126B2 (en) * 2009-05-04 2012-11-27 Wong Stanislaus S Methods of making metal oxide nanostructures and methods of controlling morphology of same
KR20110027488A (ko) * 2009-09-10 2011-03-16 삼성전자주식회사 용액 조성물, 이를 이용한 금속 산화물 반도체 제조 방법, 상기 제조 방법에 의해 형성된 금속 산화물 반도체 및 이를 포함하는 박막 트랜지스터
US20120213994A1 (en) * 2011-01-14 2012-08-23 William Marsh Rice University X-ray absorbing compositions and methods of making the same
KR101943912B1 (ko) * 2011-08-31 2019-01-31 삼성디스플레이 주식회사 나노 막대의 제조 방법 및 표시 기판의 제조 방법
KR20130103077A (ko) * 2012-03-09 2013-09-23 한국과학기술원 산화물 반도체용 조성물 및 이를 이용한 박막 트랜지스터 기판의 제조방법
KR20150083479A (ko) * 2014-01-09 2015-07-20 한국전자통신연구원 금속 산화물의 제조방법
KR101862072B1 (ko) 2016-07-07 2018-05-29 성균관대학교 산학협력단 반투명막 제조방법, 가시광영역의 흡수성 특성을 갖는 산화물반도체 및 그 제조방법

Also Published As

Publication number Publication date
US11430955B2 (en) 2022-08-30
US20210036224A1 (en) 2021-02-04
KR20210014856A (ko) 2021-02-10

Similar Documents

Publication Publication Date Title
KR102220381B1 (ko) 산화물 반도체의 제조 방법
Milano et al. Recent developments and perspectives for memristive devices based on metal oxide nanowires
Feng et al. Nonvolatile resistive switching memories-characteristics, mechanisms and challenges
US20120205606A1 (en) Nonvolatile Memory Device Using The Resistive Switching of Graphene Oxide And The Fabrication Method Thereof
Younis et al. Bi-stable resistive switching characteristics in Ti-doped ZnO thin films
CN102569652A (zh) 一种Sb-Te-Ti相变存储材料及Ti-Sb2Te相变存储材料
WO2012177265A1 (en) High-reliability high-speed memristor
CN110098322A (zh) C掺杂Sc-Sb-Te相变存储材料、相变存储器单元及其制备方法
Wang et al. Ultralow operation voltages of a transparent memristor based on bilayer ITO
Saito et al. Recent developments concerning the sputter growth of chalcogenide-based layered phase-change materials
Wu et al. Resistive switching behavior of Sb2S3 thin film prepared by chemical bath deposition
Guo et al. Effect of crystalline state on conductive filaments forming process in resistive switching memory devices
Li et al. Resistive switching behaviors in the BaTiO3/La0. 7Sr0. 3MnO3 layered heterostructure driven by external electric field
Terán et al. Optical properties and bipolar resistive switching of ZnO thin films deposited via DC magnetron sputtering
Saito et al. Chalcogenide materials engineering for phase‐change memory and future electronics applications: From Sb–Te to Bi–Te
Imanishi et al. Spontaneous room-temperature formation of broccoli-like Ag–GeTe nanostructures assisting filamentary resistive switching
Calderón et al. Magnetoelectric and transport properties of (GaMn) Sb thin films: A ferrimagnetic phase in dilute alloys
Li et al. Enhancing the Resistive Switching Performance in a Physically Transient Memristor by Doping Mo S 2 Quantum Dots
Zhu et al. Ion transport-related resistive switching in film sandwich structures
Frommelius et al. On the application potential of chemically tailored metal oxide and higher chalcogenide nanoparticles for nanoscale resistive switching devices
Choi et al. New materials for memristive switching
Cha et al. Enhanced resistive switching of silver copper iodide thin films prepared by interfacial phase formation
KR20200073165A (ko) 무연 무기-무기 할라이드 페로브스카이트 물질을 이용한 비휘발성 저항 변화 메모리
CN104810475A (zh) 一种纳米复合TiO2-Sb2Te相变存储薄膜材料及其制备方法
KR102382832B1 (ko) 저항 메모리 소자 및 이의 제조 방법

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant