KR102193725B1 - 반도체 칩 패키지 테스트 소켓 - Google Patents

반도체 칩 패키지 테스트 소켓 Download PDF

Info

Publication number
KR102193725B1
KR102193725B1 KR1020190179809A KR20190179809A KR102193725B1 KR 102193725 B1 KR102193725 B1 KR 102193725B1 KR 1020190179809 A KR1020190179809 A KR 1020190179809A KR 20190179809 A KR20190179809 A KR 20190179809A KR 102193725 B1 KR102193725 B1 KR 102193725B1
Authority
KR
South Korea
Prior art keywords
semiconductor chip
chip package
latch
board
test socket
Prior art date
Application number
KR1020190179809A
Other languages
English (en)
Inventor
이애진
Original Assignee
(주)마이크로컨텍솔루션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)마이크로컨텍솔루션 filed Critical (주)마이크로컨텍솔루션
Priority to KR1020190179809A priority Critical patent/KR102193725B1/ko
Application granted granted Critical
Publication of KR102193725B1 publication Critical patent/KR102193725B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433—Sockets for IC's or transistors
    • G01R1/0441—Details
    • G01R1/0466—Details concerning contact pieces or mechanical details, e.g. hinges or cams; Shielding
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks

Abstract

본 발명은 반도체 칩 패키지 테스트 소켓에 관한 것으로서, 보다 상세하게는, 래치 모듈이 보드 상에 결합되는 위치를 선택 가능함으로서, 다양한 크기 및 모양의 반도체 칩 패키지에 대한 테스트를 수행할 수 있는 반도체 칩 패키지 테스트 소켓에 관한 것이다.

Description

반도체 칩 패키지 테스트 소켓{TEST SOCKET}
본 발명은 반도체 칩 패키지 테스트 소켓에 관한 것으로서, 보다 상세하게는, 래치 모듈이 보드 상에 결합되는 위치를 선택 가능함으로서, 다양한 크기 및 다양한 모양의 반도체 칩 패키지에 대한 테스트를 수행할 수 있는 반도체 칩 패키지 테스트 소켓에 관한 것이다.
반도체 소자는 제조 과정을 거친 후 전기적 성능을 판단하기 위한 검사를 수행하게 된다. 반도체 소자의 성능 검사는 반도체 소자의 단자와 전기적으로 접촉될 수 있도록 형성된 반도체 칩 패키지 테스트 소켓을 반도체 소자와 검사회로기판 사이에 삽입한 상태에서 검사가 수행된다. 그리고, 반도체 칩 패키지 테스트 소켓은 반도체 소자의 검사 외에도 반도체 소자의 제조 과정 중 번-인(Burn-In) 테스트 과정에서도 사용되고 있다.
일반적으로, 반도체 칩 패키지를 검사하는 반도체 칩 패키지 테스트 소켓은, 하나로 정해진 규격의 반도체 칩 패키지에 대해서만 테스트를 수행할 수 있다. 즉, 반도체 칩 패키지 테스트 소켓의 반도체 칩 패키지 탑재 영역이 고정되어 있기 때문에, 해당 반도체 칩 패키지 탑재 영역에 적합한 반도체 칩 패키지에 대해서만 테스트를 수행할 수 있다.
따라서, 서로 다른 반도체 칩 패키지에 대한 테스트를 수행하기 위해서는, 각각 별개의 반도체 칩 패키지 테스트 소켓이 필요하므로, 테스트 비용 및 운영 비용이 증가하게 된다.
따라서, 상이한 크기 및 모양을 갖는 반도체 칩 패키지에 대해서도 테스트를 수행할 수 있는 반도체 칩 패키지 테스트 소켓을 개발할 필요가 있다.
공개특허 제2009-0068645호
본 발명은 전술한 문제점을 해결하기 위해 안출된 것으로서, 래치 모듈이 보드 상에 결합되는 위치를 선택 가능함으로서, 다양한 크기 및 모양의 반도체 칩 패키지에 대한 테스트를 수행할 수 있는 반도체 칩 패키지 테스트 소켓을 제공하는 데 그 목적이 있다.
본 발명의 일 실시예에 따른 반도체 칩 패키지 테스트 소켓은, 보드; 상기 보드에 결합되는 컨택트 부재; 및 상기 보드에 결합되는 복수 개의 래치 모듈;을 포함하며, 상기 보드 상에 결합된 복수 개의 래치 모듈 사이에 반도체 칩 패키지 탑재 영역이 마련되며, 상기 보드는, 각각 상이한 위치에 형성되는 제1 결합 수단을 포함하고, 상기 제1 결합 수단 중 어느 하나에 각각의 상기 래치 모듈이 선택적으로 결합되어, 상기 반도체 칩 패키지 탑재 영역의 크기가 가변된다.
일 실시예에 의하면, 상기 제1 결합 수단은, 상기 보드를 관통하는 결합 홀로 구성된다.
일 실시예에 의하면, 상기 래치 모듈은, 상기 결합 홀에 투입되어 상기 결합 홀에 관통 결합되는 결합 후크를 포함한다.
일 실시예에 의하면, 상기 래치 모듈은, 래치 베이스, 상기 래치 베이스 상에 세워지는 지지 바디, 및 상기 지지 바디에 회동 가능하게 연결되어 오픈/클로징되는 래치 핑거를 포함한다.
일 실시예에 의하면, 상기 지지 바디는, 서로 이격된 제1 지지 벽체와 제2 지지 벽체를 포함하며, 상기 래치 핑거는 상기 제1 지지 벽체와 제2 지지 벽체 사이에 위치한다.
일 실시예에 의하면, 상기 제1 지지 벽체의 일 측면과 제2 지지 벽체의 일 측면은 서로 직교한다.
일 실시예에 의하면, 상기 래치 베이스와 래치 핑거 사이에는, 상기 래치 핑거를 탄성 바이어스 하는 탄성 스프링이 구비된다.
일 실시예에 의하면, 상기 보드는 상하로 관통되는 컨택트 고정 홀을 포함하며, 상기 컨택트 부재는, 상기 컨택트 고정 홀에 선택적으로 탈착 가능하게 투입된다.
본 발명의 실시예에 의한 반도체 칩 패키지 테스트 소켓은, 래치 모듈의 결합 위치를 선택할 수 있음으로서, 하나의 반도체 칩 패키지 테스트 소켓을 이용하여 다양한 크기와 모양의 반도체 칩 패키지에 대한 테스트를 수행할 수 있다.
또한, 본 발명의 실시예에 의한 반도체 칩 패키지 테스트 소켓은, 이러한 래치 모듈의 결합 위치 선택, 분리, 및 재조립이 간단하게 이루어짐으로서, 사용자의 편의가 개선될 수 있다.
도 1 은 본 발명의 일 실시예에 의한 반도체 칩 패키지 테스트 소켓의 구조를 나타낸 도면이다.
도 2 는 본 발명의 일 실시예에 의한 반도체 칩 패키지 테스트 소켓의 보드의 구조를 나타낸 도면이다.
도 3 은 본 발명의 일 실시예에 의한 반도체 칩 패키지 테스트 소켓의 컨택트 부재의 구조를 나타낸 도면이다.
도 4 내지 도 6 은 본 발명의 일 실시예에 의한 반도체 칩 패키지 테스트 소켓의 래치 모듈의 구조를 나타낸 도면이다.
도 7 은 본 발명의 일 실시예에 의한 반도체 칩 패키지 테스트 소켓의 래치 모듈과 보드의 결합 관계를 나타낸 도면이다.
도 8 은 본 발명의 일 실시예에 의한 반도체 칩 패키지 테스트 소켓을 이용한 반도체 칩 패키지의 테스트를 나타낸 도면이다.
이하, 첨부된 도면을 참조하여, 본 발명에 따른 바람직한 실시예에 대하여 설명한다.
도 1 은 본 발명의 일 실시예에 의한 반도체 칩 패키지 테스트 소켓(1)의 구조를 나타낸 도면이다.
본 발명의 실시예에 의한 반도체 칩 패키지 테스트 소켓(1)은, 보드(100), 컨택트 부재(200), 및 래치 모듈(300)을 포함한다.
<보드(100)>
도 2 는 본 발명의 일 실시예에 의한 반도체 칩 패키지 테스트 소켓(1)의 보드(100)의 구조를 나타낸 도면이다.
보드(100)는 소정의 면적과 두께를 갖는 PCB 로 구성될 수 있다.
보드(100)는 컨택트 고정 홀(110), 및 결합 수단(120)을 포함할 수 있다.
컨택트 고정 홀(110)은 후술하는 컨택트 부재(200)를 끼워서 고정시킬 수 있는 홀로 구성된다. 각각의 컨택트 고정 홀(110)은, 상하로 관통된 홀로 구성된다. 아울러, 컨택트 고정 홀(110)에는 후술하는 컨택트 부재(200)가 끼워질 수 있도록 하는 소정의 끼움 고정 구조가 구비될 수 있다. 컨택트 고정 홀(110)은 소정의 메쉬(mesh) 구조를 가질 수 있다.
결합 수단(120)은 후술하는 래치 모듈(300)을 끼워서 고정시킬 수 있는 수단이다.
결합 수단(120)은, 예컨대 상하 방향으로 관통되는 결합 홀일 수 있다. 상기 결합 홀은 복수 개 마련되며, 각각 상이한 위치에 형성될 수 있다.
예컨대, 상기 결합 홀은, 보드(100)의 제1 모서리에 위치하는 제1 결합 홀 세트(120A)와, 상기 제1 모서리의 대각 방향 반대편에 위치하는 제2 모서리에 위치하는 제2 결합 홀 세트(120B)를 포함할 수 있다. 아울러, 상기 결합 홀은 상기 보드(100)의 각 모서리 위치에 복수 개 형성될 수 있다. 예컨대, 제1 결합 홀 세트(120A)와 제2 결합 홀 세트(120B)는, 각각 상이한 위치에 형성되는 제1 홀(122), 제2 홀(124), 및 제3 홀(126)을 포함할 수 있다.
따라서, 상기 제1 결합 홀 세트(120A)를 구성하는 홀과 제2 결합 홀 세트(120B)를 구성하는 홀 사이의 거리는 복수일 수 있다.
한편, 도면에서는 보드(100)의 서로 대향되는 2 개의 모서리에 각각 제1 결합 홀 세트(120A)와, 제2 결합 홀 세트(120B)가 마련된 것으로 도시되었으나, 이에 반드시 한정하는 것은 아니다.
일 예로, 보드 상에 고정된 벽체가 구비되며, 상기 벽체로부터의 이격거리가 서로 상이한 복수 개의 결합 홀 세트가 마련되는 것도 가능하다. 아울러, 보드(100)의 임의의 위치에 결합 홀 세트가 복수 개 마련되는 것도 가능하다.
<컨택트 부재(200)>
도 3 은 본 발명의 일 실시예에 의한 반도체 칩 패키지 테스트 소켓(1)의 컨택트 부재(200)의 구조를 나타낸 도면이다.
컨택트 부재(200)는 전기 전도성을 갖는 부재이다. 컨택트 부재(200)는 상하로 소정의 길이를 갖고 연장되는 핀(pin)과 같은 부재일 수 있다. 예컨대, 컨택트 부재(200)는, 컨택트 바디(210), 상부 컨택트(220), 및 하부 컨택트(230)를 포함할 수 있다.
컨택트 부재(200)는 상기 보드(100)에 마련된 컨택트 고정 홀(110)에 끼워질 수 있다. 컨택트 부재(200)는 상기 컨택트 고정 홀(110)에 구비되는 끼움 고정 구조에 끼워질 수 있는 끼움 고정 수단을 구비할 수 있다.
컨택트 부재(200)가 컨택트 고정 홀(110)에 끼워지면, 상부 컨택트(220)는 보드(100)의 상부로 돌출되며, 하부 컨택트(230)는 보드(100)의 하부로 돌출된다.
<래치 모듈(300)>
도 4 내지 도 6 은 본 발명의 일 실시예에 의한 반도체 칩 패키지 테스트 소켓(1)의 래치 모듈(300)의 구조를 나타낸 도면이다.
래치 모듈(300)은 보드(100)에 탈착 가능하게 결합된다. 래치 모듈(300)은, 보드(100) 상에 탑재되는 반도체 칩 패키지를 지지하고 고정시킬 수 있다.
래치 모듈(300)은 래치 베이스(310), 지지 바디(320), 결합 후크(330), 및 래치 핑거(340)를 포함한다.
래치 베이스(310)는 래치 모듈(300)의 베이스를 구성한다. 래치 베이스(310)는 소정의 면적과 두께를 갖는 패널 형태로 구성될 수 있다. 래치 베이스(310)의 일 측에는, 래치 스프링(미도시)이 고정될 수 있도록 하는 스프링 고정부(312)가 구비될 수 있다.
지지 바디(320)는 래치 베이스(310) 상에 세워지는 소정의 벽체형 구조물일 수 있다.
지지 바디(320)는 제1 지지 벽체(320A)와 제2 지지 벽체(320B)를 포함할 수 있다. 제1 지지 벽체(320A)와 제2 지지 벽체(320B)는 서로 이격되어 소정의 이격 간격(320C)을 가질 수 있다. 상기 이격 간격(320C)을 사이에 두고, 상기 제1 지지 벽체(320A)의 일 면과 상기 제2 지지 벽체(320B)의 일 면이 서로 마주볼 수 잇다. 상기 서로 마주보는 상기 제1 지지 벽체(320A)의 일 면과 상기 제2 지지 벽체(320B)의 일 면에는, 래치 핑거(340)가 연결되는 연결 홈(322)이 구비될 수 있다.
제1 지지 벽체(320A)와 제2 지지 벽체(320B)는 임의의 배치 구조를 가질 수 있다.
일 실시예에 의하면, 도 6 에 도시된 바와 같이, 제1 지지 벽체(320A)의 일 측면과 제2 지지 벽체(320B)의 일 측면은 소정의 사이각(θ)을 가질 수 있다. 일 예에 의하면, 상기 사이각(θ)은 90°일 수 있다. 즉, 제1 지지 벽체(320A)의 일 측면과 제2 지지 벽체(320B)의 일 측면은 서로 직교할 수 있다. 상기 서로 직교하는 측면은 반도체 칩 패키지의 일 측면을 지지하는 지지면(324)일 수 있다.
결합 후크(330)는 래치 베이스(310)의 밑면에 구비되어, 하방향으로 돌출되는 후크일 수 있다. 결합 후크(330)는 상기 보드(100)의 결합 홀에 투입되어 고정될 수 있다.
래치 핑거(340)는 상기 제1 지지 벽체(320A)와 제2 지지 벽체(320B) 사이에 위치한다.
래치 핑거(340)는 측 방향으로 돌출되는 래치 축을 포함한다. 상기 래치 축이 상기 연결 홈(322)에 연결됨으로서, 상기 래치 핑거(340)가 상기 래치 축을 중심으로 하여 회동할 수 있다.
래치 핑거(340)의 전방 단부(래치 모듈(300)이 보드(100)에 결합되었을 때, 반도체 칩 패키지 테스트 소켓(1)의 내측 방향에 위치하는 단부)는 지지 단부로 구성되며, 래치 핑거(340)의 후방 단부(래치 모듈(300)이 보드(100)에 결합되었을 때, 반도체 칩 패키지 체스트 소켓의 외측 방향에 위치하는 단부)는 작동 단부로 구성된다.
상기 작동 단부에는 래치 스프링(미도시)이 연결될 수 있는 스프링 고정부(미도시)가 구비될 수 있다.
래치 핑거(340)는 상기 지지 바디(320)에 연결되며, 오픈 상태/클로징 상태를 갖는다. 상기 오픈 상태에서는, 상기 래치 핑거(340)의 전방 단부가 하방향으로 기울어진 상태가 된다. 아울러, 상기 클로징 상태에서는, 상기 래치 핑거(340)의 후방 단부가 하방향으로 기울어진 상태가 된다.
도시되지는 아니하였으나, 래치 모듈(300)은 래치 스프링(미도시)을 더 포함할 수 있다.
래치 스프링(미도시)은 상기 래치 베이스(310)의 스프링 고정부(312)와 상기 래치 핑거(340)의 스프링 고정부(미도시) 사이에 배치된다. 따라서, 래치 스프링(미도시)은 래치 핑거(340)의 후방 단부를 탄성 바이어스한다. 따라서, 다른 외력이 없을 때에는, 상기 래치 스프링(미도시)은 래치 핑거(340)가 클로징 상태가 되도록 하는 탄성력을 가한다.
한편, 래치 모듈(300)은, 상기 래치 핑거(340)를 오픈 상태/클로징 상태로 고정시키는 소정의 작동 수단을 더 포함할 수 있다.
<보드(100)와 래치 모듈(300)의 결합 관계 및 효과>
도 7 은 본 발명의 일 실시예에 의한 반도체 칩 패키지 테스트 소켓(1)의 래치 모듈(300)과 보드(100)의 결합 관계를 나타낸 도면이다. 도 8 은 본 발명의 일 실시예에 의한 반도체 칩 패키지 테스트 소켓(1)을 이용한 반도체 칩 패키지의 테스트를 나타낸 도면이다.
보드(100) 상에는 래치 모듈(300)이 탈착 가능하게 결합된다. 래치 모듈(300)은, 보드(100) 상에 복수 개 결합될 수 있다. 따라서, 제1 래치 모듈(300A), 제2 래치 모듈(300B)이 보드(100) 상에 구비될 수 있다.
보드(100)에 구비된 결합 수단(120)(결합 홀)에 상기 래치 모듈(300)의 결합 후크(330)가 투입되어 고정됨으로서, 보드(100) 상의 일 위치에 래치 모듈(300)이 고정될 수 있다.
이때, 상기 설명한 바와 같이, 보드(100)에는 결합 수단(120)으로서, 복수 개의 결합 홀이 형성되어 있다. 아울러, 상기 결합 홀은 각각 상이한 위치에 형성되어 있다. 따라서, 상기 결합 후크(330)가 투입되는 결합 홀을 선택함으로서, 래치 모듈(300)이 고정되는 위치를 선택할 수 있다.
보드(100) 상에는 복수 개의 래치 모듈(300)이 고정된다. 상기 복수 개의 래치 모듈(300) 사이의 공간은, 반도체 칩 패키지가 탑재될 수 있는 반도체 칩 패키지 탑재 영역이 된다.
본 발명의 실시예에 의한 반도체 칩 패키지 테스트 소켓(1)은, 래치 모듈(300)이 보드(100) 상에 고정되는 위치를 선택 가능함으로서, 상기 래치 모듈(300) 사이에 마련되는 반도체 칩 패키지 탑재 영역의 크기 및 모양을 가변시킬 수 있다. 따라서, 서로 다른 크기 및 모양을 갖는 반도체 칩 패키지에 대해서 테스트를 수행할 수 있다.
예컨대, 도 8 의 (a) 와 같이 작은 크기의 반도체 칩 패키지에 대한 테스트를 수행할 경우에는, 보드(100) 상에 결합되는 래치 모듈(300) 사이의 간격을 작게 한다. 즉, 비교적 가깝게 위치하는 결합 홀을 선택하여 상기 래치 모듈(300)을 고정시킨다.
다른 예로, 도 8 의 (b) 와 같이, 큰 크기의 반도체 칩 패키지에 대한 테스트를 수행할 경우에는, 보드(100) 상에 결합되는 래치 모듈(300) 사이의 간격을 크게 한다. 즉, 서로 멀리 이격된 결합 홀을 선택하여 상기 래치 모듈(300)을 고정시킨다.
아울러, 도 8 의 (c) 와 같이, 래치 모듈(300)의 결합 위치를 선택함으로서, 정사각형, 또는 직사각형의 반도체 칩 패키지 탑재 영역을 구성할 수 있다. 따라서, 정사각형의 반도체 칩 패키지 또는 직사각형의 반도체 칩 패키지에 대한 테스트를 수행할 수 있다.
아울러, 이에 대응하여, 컨택트 부재(200) 또한 보드(100)에 선택적으로 결합될 수 있다. 즉, 컨택트 고정 홀(110)에 컨택트 부재(200)를 끼움 고정시키되, 컨택트 부재(200)가 끼움 고정되는 컨택트 고정 홀(110)을 적절히 선택할 수 있다. 따라서, 보드(100)에 구비되는 컨택트 부재(200)의 배치가, 테스트가 이루어지는 반도체 칩 패키지의 단자의 배치에 대응되도록 할 수 있다.
본 발명의 실시예에 의한 반도체 칩 패키지 테스트 소켓(1)은, 래치 모듈(300)의 결합 위치를 선택할 수 있음으로서, 하나의 반도체 칩 패키지 테스트 소켓(1)을 이용하여 다양한 크기와 모양의 반도체 칩 패키지에 대한 테스트를 수행할 수 있다.
또한, 본 발명의 실시예에 의한 반도체 칩 패키지 테스트 소켓(1)은, 이러한 래치 모듈(300)의 결합 위치 선택, 분리, 및 재조립이 간단하게 이루어짐으로서, 사용자의 편의가 개선될 수 있다.
또한, 반도체 칩 패키지 테스트 소켓(1)을 구성하는 일부 부재에 파손, 손상이 발생한 경우에도 간단하게 분리 후 재조립이 가능하므로, 운영 비용이 절감될 수 있다.
이상에서는 바람직한 실시예에 대하여 도시하고 설명하였지만, 본 발명은 상술한 특정의 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형실시들은 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해되어져서는 안될 것이다.
1: 반도체 칩 테스트 소켓
100: 보드
110: 컨택트 고정 홀
120: 결합 수단
120A: 제1 결합 홀 세트
120B: 제2 결합 홀 세트
122: 제1 홀
124: 제2 홀
126: 제3 홀
200: 컨택트 부재
210: 컨택트 바디
220: 상부 컨택트
230: 하부 컨택트
300: 래치 모듈
310: 래치 베이스
312: 스프링 고정부
320: 지지 바디
320A: 제1 지지 벽체
320B: 제2 지지 벽체
320C: 이격 간격
322: 연결 홈
324: 지지면
330: 결합 후크
340: 래치 핑거

Claims (8)

  1. 반도체 칩 패키지 테스트 소켓에 있어서,
    보드;
    상기 보드에 결합되는 컨택트 부재; 및
    상기 보드에 결합되는 복수 개의 래치 모듈;을 포함하며,
    상기 보드 상에 결합된 복수 개의 래치 모듈 사이에 반도체 칩 패키지 탑재 영역이 마련되며,
    상기 보드는,
    각각 상이한 위치에 형성되는 제1 결합 수단을 포함하고,
    상기 제1 결합 수단 중 어느 하나에 각각의 상기 래치 모듈이 선택적으로 결합되어,
    상기 반도체 칩 패키지 탑재 영역의 크기가 가변되는 반도체 칩 패키지 테스트 소켓.
  2. 제1항에 있어서,
    상기 제1 결합 수단은,
    상기 보드를 관통하는 결합 홀인 반도체 칩 패키지 테스트 소켓.
  3. 청구항 2에 있어서,
    상기 래치 모듈은,
    상기 결합 홀에 투입되어 상기 결합 홀에 관통 결합되는 결합 후크를 포함하는 반도체 칩 패키지 테스트 소켓.
  4. 청구항 1에 있어서,
    상기 래치 모듈은,
    래치 베이스,
    상기 래치 베이스 상에 세워지는 지지 바디, 및
    상기 지지 바디에 회동 가능하게 연결되어 오픈/클로징되는 래치 핑거를 포함하는 반도체 칩 패키지 테스트 소켓.
  5. 청구항 4에 있어서,
    상기 지지 바디는,
    서로 이격된 제1 지지 벽체와 제2 지지 벽체를 포함하며,
    상기 래치 핑거는 상기 제1 지지 벽체와 제2 지지 벽체 사이에 위치하는 반도체 칩 패키지 테스트 소켓.
  6. 청구항 5에 있어서,
    상기 제1 지지 벽체의 일 측면과 제2 지지 벽체의 일 측면은 서로 직교하는 반도체 칩 패키지 테스트 소켓.
  7. 청구항 4에 있어서,
    상기 래치 베이스와 래치 핑거 사이에는,
    상기 래치 핑거를 탄성 바이어스 하는 탄성 스프링이 구비되는 반도체 칩 패키지 테스트 소켓.
  8. 제1항에 있어서,
    상기 보드는 상하로 관통되는 컨택트 고정 홀을 포함하며,
    상기 컨택트 부재는, 상기 컨택트 고정 홀에 선택적으로 탈착 가능하게 투입되는 반도체 칩 패키지 테스트 소켓.
KR1020190179809A 2019-12-31 2019-12-31 반도체 칩 패키지 테스트 소켓 KR102193725B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020190179809A KR102193725B1 (ko) 2019-12-31 2019-12-31 반도체 칩 패키지 테스트 소켓

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190179809A KR102193725B1 (ko) 2019-12-31 2019-12-31 반도체 칩 패키지 테스트 소켓

Publications (1)

Publication Number Publication Date
KR102193725B1 true KR102193725B1 (ko) 2020-12-21

Family

ID=74090533

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190179809A KR102193725B1 (ko) 2019-12-31 2019-12-31 반도체 칩 패키지 테스트 소켓

Country Status (1)

Country Link
KR (1) KR102193725B1 (ko)

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003157944A (ja) * 2001-11-21 2003-05-30 Yamaichi Electronics Co Ltd Ｉｃソケット
WO2005084328A2 (en) * 2004-02-27 2005-09-15 Wells-Cti, Llc Burn-in testing apparatus and method
KR100739475B1 (ko) * 2006-07-14 2007-07-13 미래산업 주식회사 반도체 소자 테스트 핸들러용 캐리어 모듈
KR100843273B1 (ko) * 2007-02-05 2008-07-03 삼성전자주식회사 반도체 패키지를 테스트하기 위한 테스트 소켓 및 이를구비하는 테스트 장치, 반도체 패키지를 테스트하는 방법
KR20080004866U (ko) * 2007-04-19 2008-10-23 (주)테크윙 테스트핸들러용 인서트
KR20080097600A (ko) * 2007-05-02 2008-11-06 (주)마이크로컨텍솔루션 반도체 테스트를 위한 반도체 소켓의 반도체 고정장치
KR20090068645A (ko) 2007-12-24 2009-06-29 리노공업주식회사 반도체 칩 테스트용 검사 소켓
KR20090113595A (ko) * 2008-04-28 2009-11-02 미래산업 주식회사 전자부품 정렬기구, 캐리어 모듈, 및 전자부품 테스트 방법
US20100295572A1 (en) * 2009-05-22 2010-11-25 Ryu In-Sun Universal test socket and semiconductor package testing apparatus using the same
KR20120003153A (ko) * 2010-07-02 2012-01-10 주식회사 오킨스전자 반도체 패키지 캐리어
KR20150124092A (ko) * 2014-04-28 2015-11-05 황동원 반도체 소자 테스트용 소켓장치

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003157944A (ja) * 2001-11-21 2003-05-30 Yamaichi Electronics Co Ltd Ｉｃソケット
WO2005084328A2 (en) * 2004-02-27 2005-09-15 Wells-Cti, Llc Burn-in testing apparatus and method
KR100739475B1 (ko) * 2006-07-14 2007-07-13 미래산업 주식회사 반도체 소자 테스트 핸들러용 캐리어 모듈
KR100843273B1 (ko) * 2007-02-05 2008-07-03 삼성전자주식회사 반도체 패키지를 테스트하기 위한 테스트 소켓 및 이를구비하는 테스트 장치, 반도체 패키지를 테스트하는 방법
KR20080004866U (ko) * 2007-04-19 2008-10-23 (주)테크윙 테스트핸들러용 인서트
KR20080097600A (ko) * 2007-05-02 2008-11-06 (주)마이크로컨텍솔루션 반도체 테스트를 위한 반도체 소켓의 반도체 고정장치
KR20090068645A (ko) 2007-12-24 2009-06-29 리노공업주식회사 반도체 칩 테스트용 검사 소켓
KR20090113595A (ko) * 2008-04-28 2009-11-02 미래산업 주식회사 전자부품 정렬기구, 캐리어 모듈, 및 전자부품 테스트 방법
US20100295572A1 (en) * 2009-05-22 2010-11-25 Ryu In-Sun Universal test socket and semiconductor package testing apparatus using the same
KR20120003153A (ko) * 2010-07-02 2012-01-10 주식회사 오킨스전자 반도체 패키지 캐리어
KR20150124092A (ko) * 2014-04-28 2015-11-05 황동원 반도체 소자 테스트용 소켓장치

Similar Documents

Publication Publication Date Title
US7393232B2 (en) Socket for electrical parts
KR20100126130A (ko) 범용 테스트 소켓 및 이를 이용한 반도체 패키지 테스트 장치
KR20020096892A (ko) 전기부품용 소켓
JP2003264044A (ja) 電気部品用ソケット
KR102193725B1 (ko) 반도체 칩 패키지 테스트 소켓
TWI413773B (zh) 測試分選機用開放裝置
KR101957961B1 (ko) 소켓 보드 조립체
KR101886205B1 (ko) 반도체 패키지 테스트용 원터치 체결형 소켓 어셈블리
KR20170142610A (ko) 반도체 소자를 수납하기 위한 인서트 조립체 및 이를 구비하는 테스트 트레이
KR102213076B1 (ko) 반도체 칩 패키지 테스트 소켓
KR101299715B1 (ko) 양방향 좌굴핀을 이용한 검사용 소켓
US9395409B2 (en) Burn-in socket with a heat sink
KR101403049B1 (ko) 워페이지 현상을 방지하는 반도체 패키지 테스트용 소켓
KR101212945B1 (ko) 수직형 프로브를 갖는 검사용 소켓
US20180168040A1 (en) Printed circuit board with a co-planar connection
US7407401B2 (en) Socket for electrical parts
KR102369323B1 (ko) 반도체 소자들을 테스트하기 위한 테스트 헤드
KR101345816B1 (ko) 반도체 패키지 테스트용 소켓
KR102213079B1 (ko) 반도체 칩 패키지 테스트 소켓
KR101212946B1 (ko) 이미지 센서 테스트 장치
KR102220334B1 (ko) 전자 부품을 수납하기 위한 인서트 조립체
KR101627869B1 (ko) 하이픽스 보드 검사 장치
TW202102873A (zh) 針座結構及採用該針座結構的測試治具
KR102377692B1 (ko) 전자부품용 디버깅 툴
KR20190135153A (ko) 소켓 보드 조립체

Legal Events

Date Code Title Description
GRNT Written decision to grant