KR102192756B1 - 멀티-사이트 검사를 위한 개별화된 반도체 디바이스들의 배치를 위한 방법들 및 시스템들 - Google Patents

멀티-사이트 검사를 위한 개별화된 반도체 디바이스들의 배치를 위한 방법들 및 시스템들 Download PDF

Info

Publication number
KR102192756B1
KR102192756B1 KR1020167035735A KR20167035735A KR102192756B1 KR 102192756 B1 KR102192756 B1 KR 102192756B1 KR 1020167035735 A KR1020167035735 A KR 1020167035735A KR 20167035735 A KR20167035735 A KR 20167035735A KR 102192756 B1 KR102192756 B1 KR 102192756B1
Authority
KR
South Korea
Prior art keywords
inspection
semiconductor devices
configuration
individualized semiconductor
individualized
Prior art date
Application number
KR1020167035735A
Other languages
English (en)
Other versions
KR20170009955A (ko
Inventor
마틴 죠세프 3세 가브리엘
제이슨 황
Original Assignee
씨러스 로직 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 씨러스 로직 인코포레이티드 filed Critical 씨러스 로직 인코포레이티드
Publication of KR20170009955A publication Critical patent/KR20170009955A/ko
Application granted granted Critical
Publication of KR102192756B1 publication Critical patent/KR102192756B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2894—Aspects of quality control [QC]
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections

Abstract

개별화된 반도체 디바이스들의 멀티-사이트 배치를 위한 방법들 및 시스템들이 제시된다. 멀티-사이트 배치를 위한 방법들 및 시스템들은 개별화된 반도체 디바이스들의 멀티-사이트 검사를 용이하게 할 수 있다. 방법은 검사 구성에 배열될 개별화된 반도체 디바이스들의 수량을 결정하는 단계를 포함할 수 있다. 상기 방법은 또한, 데이터 처리 디바이스를 사용하여, 수량에 응답하여 검사 구성을 결정하는 단계를 포함할 수 있다. 다른 실시예들에서, 상기 방법은 검사 구성에 따라 검사 프레임에서 개별화된 반도체 디바이스들을 배치하는 단계를 포함할 수 있다.

Description

멀티-사이트 검사를 위한 개별화된 반도체 디바이스들의 배치를 위한 방법들 및 시스템들{SYSTEMS AND METHODS FOR PLACEMENT OF SINGULATED SEMICONDUCTOR DEVICES FOR MULTI-SITE TESTING}
본 개시는 일반적으로 반도체 디바이스들에 관한 것이고, 특히 멀티-사이트 검사를 위한 개별화된 반도체 디바이스들의 배치를 위한 방법들 및 시스템들에 관한 것이다.
반도체 디바이스 공급 체인은 다수의 상이한 당사자들을 종종 포함한다. 예를 들면, 반도체 설계 회사는 반도체 제조사에 반도체 설계 레이아웃을 제공할 수 있다. 반도체 제조사는 반도체 웨이퍼들상에 반도체 디바이스들을 제작할 수 있다. 반도체 제조사는 디바이스 개별화 및 패키징을 위해 디바이스 어셈블러에 웨이퍼들을 제공할 수 있다. 어셈블리 프로세스 동안, 디바이스 어셈블러는 개별화된 반도체 디바이스들이 동작 가능한 것을 보장하기 위해 개별화된 반도체 디바이스들을 검사할 수 있다. 다른 공급 체인 모델들에서, 디바이스 어셈블러는 독립적인 검사를 위해 디바이스 검사기에 개별화된 반도체 디바이스들의 패키지들을 제공할 수 있다.
반도체 디바이스들은 테이프 스트립들에 반도체 디바이스들을 테이핑하고 테이프 스트립들을 릴들상에 롤링함으로써 배송을 위해 패키징될 수 있다. 여기에 사용되는 용어 "패키지"는 하우징 및 반도체 디바이스와 인터페이스하기 위한 외부 전기 접속들을 포함하는 반도체 칩 패키지보다는 개별화된 반도체 디바이스들을 배송하기 위한 배송 패키지를 말한다. 대안적으로, 반도체 디바이스들은 와플 팩들, 트레이들, 등으로 배송하기 위해 패키징될 수 있다. 디바이스 검사의 종래 방법들은 단일 사이트 검사 프로브에 의해 하나씩 개별화된 반도체 디바이스들을 검사하는 단계를 포함한다.
개별화된 반도체 디바이스들의 멀티-사이트 배치를 위한 방법들 및 시스템들이 제시된다. 다른 실시예들에서, 멀티-사이트 배치를 위한 방법들 및 시스템들은 개별화된 반도체 디바이스들의 멀티-사이트 검사를 용이하게 할 수 있다. 본 개시의 실시예들에 따라, 방법은 검사 구성에 배열될 개별화된 반도체 디바이스들의 수량을 결정하는 단계를 포함한다. 상기 방법은 데이터 처리 디바이스를 사용하여 수량에 응답하여 검사 구성을 결정하는 단계를 또한 포함할 수 있다. 다른 실시예들에서, 방법들은 검사 구성에 따라 검사 프레임에 개별화된 반도체 디바이스들을 배치하는 단계를 포함할 수 있다.
방법의 몇몇 실시예들은 개별화된 반도체 디바이스들의 검사를 위해 사용될 검사 프로브 구성을 결정하는 단계, 및 검사 프로브의 이용을 향상시키는 검사 구성을 식별하는 단계를 또한 포함할 수 있다. 추가로, 상기 방법은 개별화된 반도체 디바이스들을 검사하는 비용을 최소화하기 위해 검사 구성을 최적화하는 단계를 포함할 수 있다. 이러한 실시예들 중 몇몇에서, 검사 구성을 결정하는 단계는 개별화된 반도체 디바이스들 사이의 간격을 결정하는 단계를 포함할 수 있다.
방법의 몇몇 실시예들에서, 방법은 검사 구성에 응답하여 프레임 맵을 생성하는 단계를 포함할 수 있고, 프레임 맵은 검사 프레임상에 개별화된 반도체 디바이스들의 배열을 규정한다. 프레임 맵을 생성하는 단계는 프레임의 제 1 축을 따라 개별화된 반도체 디바이스들의 간격을 식별하는 단계를 추가로 포함할 수 있다. 방법의 다른 실시예들에서, 프레임 맵을 생성하는 단계는 프레임의 제 2 축을 따라 개별화된 반도체 디바이스들의 간격을 식별하는 단계를 포함할 수 있다. 방법의 또 다른 실시예들에서, 프레임 맵을 생성하는 단계는 프레임상의 기준점에 관하여 개별화된 반도체 디바이스들의 반경 위치를 식별하는 단계를 포함할 수 있다.
방법의 몇몇 실시예들에서, 방법은 개별화된 반도체 디바이스들의 로트 세트에서 개별화된 반도체 디바이스들의 수량을 결정하는 단계를 또한 포함할 수 있다. 방법은 수량이 임계값 미만이라는 결정에 응답하여 개별화된 반도체 디바이스들을 스크랩으로서 지정하는 단계를 또한 포함할 수 있다. 추가로, 방법은 예상된 검사 수율이 임계값을 충족하지 않았다는 결정에 응답하여 개별화된 반도체 디바이스들을 스크랩으로서 지정하는 단계를 포함할 수 있다. 몇몇 실시예들에서, 방법은 검사 구성에 따라 개별화된 반도체 디바이스들을 배치하는 단계를 포함할 수 있다. 상기 방법은 개별화된 반도체 디바이스들의 일 세트를 검사하는 단계를 또한 포함할 수 있고, 개별화된 반도체 디바이스들의 세트는 검사 구성에 따라 배열된다.
본 개시의 이들 및 다른 실시예들에 따라, 시스템은 어레이로 배열될 개별화된 반도체 디바이스들의 수량을 수용하고, 데이터 처리 디바이스를 사용하여, 상기 수량에 응답하여 검사 구성을 결정하도록 구성된 처리 디바이스를 포함할 수 있다. 시스템은 검사 구성에 따라 검사 프레임에 개별화된 반도체 디바이스들을 배치하도록 구성된 배치 디바이스를 또한 포함할 수 있다. 추가로, 몇몇 실시예들에서, 시스템은 개별화된 반도체 디바이스들에 접촉하고 다수의 개별화된 반도체 디바이스들상의 전기 검사를 동시에 수행하도록 구성된 멀티-사이트 검사 프로브를 포함할 수 있다.
시스템은 개별화된 반도체 디바이스들의 제 2 세트로부터 개별화된 반도체 디바이스들의 제 1 세트를 분리하도록 구성된 배송 패키지 분리기를 추가로 포함할 수 있다. 이러한 실시예들에서, 개별화된 반도체 디바이스들의 제 1 세트는 제 1 로트(lot)에서 제조될 수 있고, 개별화된 반도체 디바이스들의 제 2 세트는 제 2 로트에서 제조될 수 있다.
몇몇 실시예들에서, 시스템은 검사 프레임에서 개별화된 반도체 디바이스들을 검사하도록 구성된 검사 디바이스를 또한 포함할 수 있다. 검사 디바이스는 검사 프로브를 포함할 수 있다. 추가로, 처리 디바이스는 검사 프로브의 구성에 응답하여 검사 구성을 결정하도록 구성될 수 있다.
본 개시의 기술적 이점들은 여기에 포함된 도면들, 기술들 및 청구항들로부터 당업자에게 쉽게 명백할 수 있다. 실시예들의 목적들 및 이점들은 적어도 청구항들에서 특별히 지시된 요소들, 특징들, 및 조합들에 의해 실현 및 달성될 것이다.
전술한 일반적인 기술 및 다음의 상세한 설명은 설명적인 예들이고 개시에서 설명된 청구항들로 제한되지 않는다는 것이 이해될 것이다.
본 발명은 개별화된 반도체 디바이스들의 검사를 위해 사용될 검사 프로브 구성을 결정하고, 검사 프로브의 이용을 향상시키는 검사 구성을 식별하는 방법 및 시스템을 제공한다. 추가로, 개별화된 반도체 디바이스들을 검사하는 비용을 최소화하기 위해 검사 구성을 최적화하는 것을 포함할 수 있다.
도 1은 본 개시의 실시예들에 따라 개별화된 반도체 디바이스들의 멀티-사이트 배치를 위한 일 예시적인 시스템을 도시하는 개략적인 블록도.
도 2는 본 개시의 실시예들에 따라 개별화된 반도체 디바이스들의 멀티-사이트 배치를 위한 일 예시적인 처리 디바이스를 도시하는 개략적인 블록도.
도 3은 본 개시의 실시예들에 따라 개별화된 반도체 디바이스들의 멀티-사이트 배치를 위한 데이터 처리 시스템의 일 예를 도시하는 개략적인 블록도.
도 4는 본 개시의 실시예들에 따라 예시적인 검사 프로브를 도시하는 도면.
도 5는 본 개시의 실시예들에 따라 개별화된 반도체 디바이스들의 멀티-사이트 배치를 위한 방법의 일 예를 도시하는 플로차트도.
도 6은 본 개시의 실시예들에 따라 개별화된 반도체 디바이스들의 멀티-사이트 배치를 위한 방법의 다른 예를 도시하는 플로차트도.
도 7은 본 개시의 실시예들에 따라 개별화된 반도체 디바이스들의 멀티-사이트 배치를 위한 방법의 다른 예를 도시하는 플로차트도.
도 8은 본 개시의 실시예들에 따라 검사 프레임에 배치된 개별화된 반도체 디바이스들의 일 세트의 다른 예를 도시하는 도면.
도 9는 본 개시의 실시예들에 따라 수평 측면 간격을 갖고 배열된 개별화된 반도체 디바이스들의 일 세트의 다른 예를 도시하는 도면.
도 10은 본 개시의 실시예들에 따라 수직 측면 간격을 갖고 배열된 개별화된 반도체 디바이스들의 일 세트의 다른 예를 도시하는 도면.
도 11은 본 개시의 실시예들에 따라 검사 프레임상의 기준점 주위에 배열된 개별화된 반도체 디바이스들의 일 세트의 다른 예를 도시하는 도면.
도 12는 본 개시의 실시예들에 따라 본 개시의 실시예들에 따라 개별화된 반도체 디바이스들의 멀티-사이트 배치를 위한 프레임 맵의 다른 예를 도시하는 도면.
본 개시는 예로서 설명되고 첨부하는 도면에 의해 제한되지 않고, 도면의 유사한 참조들은 유사한 요소들을 나타낸다. 도면들에서 요소들은 간략화 및 명료성을 위해 도시되고, 반드시 비례적으로 도시되지 않았다.
도 1은 본 개시의 실시예들에 따라 개별화된 반도체 디바이스들의 멀티-사이트 배치를 위한 시스템의 실시예들을 도시하는 개략적인 블록도이다. 도 1에 도시된 바와 같이, 시스템(100)은 검사 구성 프로세서(102)를 포함할 수 있다. 검사 구성 프로세서(102)는 배송 패키지(104a)에 관한 및 검사 디바이스(112)에 관한 정보를 수신하고, 멀티-사이트 검사를 위해 적어도 일반적으로 웨이퍼-성형될 수 있는 검사 프레임(110)의 배송 패키지(104a)로부터 개별화된 반도체 디바이스들을 배치하기 위한 검사 구성을 생성할 수 있다. 예를 들면, 검사 구성 프로세서(102)는 배열될 개별화된 반도체 디바이스들의 수량을 수신할 수 있다. 검사 구성 프로세서(102)는 이후 검사 디바이스(112)에서 사용될 검사 프로브의 구성뿐만 아니라 수량에 응답하여 검사 구성을 결정할 수 있다. 검사 프로브 구성 정보는 검사 프로브상의 접촉 사이트들의 수, 배향, 크기들, 및 간격을 포함할 수 있다.
몇몇 실시예들에서, 배송 패키지(104a)는 상이한 로트들에서 제조된 개별화된 반도체 디바이스들이 동일한 배송 패키지(104a)에 포함되는 것을 의미하는 다수 로트 패키지일 수 있다. 몇몇 실시예들에서, 로트들은 패키지 분리기(106)에 의해 분리될 수 있다. 이들 및 다른 실시예들에서, 검사 구성 프로세서(102)는 패키지 분리기(106)에 배송 패키지(104a)의 개별화된 반도체 디바이스들을 분리하는 방법을 지시하기 위해 로트 정보를 사용할 수 있다. 대안적인 실시예들에서, 패키지 분리기(106)는, 예를 들면, 배송 패키지(104a)상에 인쇄된 배송 및 패키징 정보, 등을 사용하여 로트 정보를 자동으로 결정할 수 있다. 이러한 실시예들에서, 배송 패키지 분리기(106)는 검사 구성을 갱신하기 위해 로트 정보를 사용할 수 있는 검사 구성 프로세서(102)에 로트 정보를 제공할 수 있다. 예를 들면, 로트 정보는 검사 구성 프로세서(102)에 의해 수신된 수량 정보를 변경할 수 있다.
실시예들에서, 검사 구성 프로세서(102)는 개별화된 반도체 디바이스들의 배치를 위한 검사 구성을 결정할 수 있다. 이러한 실시예들에서, 검사 구성 프로세서(102)는 검사 구성을 배치 디바이스(108)로 제공할 수 있다. 예를 들면, 검사 구성 프로세서(102)는 직접 동등 계층간 통신 또는 네트워크 접속을 통해 검사 구성을 배치 디바이스(108)로 제공할 수 있다. 대안적으로, 검사 구성 프로세서(102)는 업로딩되거나 그렇지 않으면 배치 디바이스(108)를 구성하기 위해 사용될 수 있는 검사 구성 파일을 생성할 수 있다.
배치 디바이스(108)는 이후 배송 패키지 분리기(106)로부터 또는 직접 배송 패키지(104a)로부터 개별화된 반도체 디바이스들을 수신할 수 있다. 배치 디바이스(108)는 검사 구성 프로세서(102)에 의해 제공된 검사 구성에 따라 검사 프레임(110)상에 개별화된 반도체 디바이스들을 배치하도록 구성될 수 있다. 개별화된 반도체 디바이스들이 검사 프레임(110)에 배치되면, 개별화된 반도체 디바이스들의 다지점 검사는 검사 디바이스(112)에 의해 수행될 수 있다. 이러한 실시예에서, 검사 디바이스(112)는 다지점 검사 프로브, 즉 다수의 검사 지점들을 갖는 지점을 사용할 수 있다. 검사 디바이스(112)에 의한 다지점 검사의 완료 후, 개별화된 반도체 디바이스들은 비전 검사기(114)에 의해 검사될 수 있고 다른 배송 패키지(104b)에서 배송하기 위해 패키징하기 위한 배송 디바이스 패키저(116)로 전송될 수 있다.
이롭게는, 이러한 시스템 및 방법은 표준 다지점 웨이퍼 검사와 동일하거나 유사한 방식으로 개별화된 반도체 디바이스들을 검사하기 위한 산업 표준 다지점 검사 시스템들을 사용할 수 있다. 따라서, 본 실시예들은 새로운 검사 기반 구조 또는 장비에 집중 투자를 요구하지 않을 수 있다. 추가로, 개별화된 반도체 디바이스들은, 본 실시예들의 병렬 또는 다지점 검사 능력들 때문에 더 효율적으로 검사될 수 있다. 따라서, 본 실시예들이 개별적으로 검사하는 개별화된 반도체 디바이스들과 같은 개별화된 반도체 디바이스들을 검사하는 이전에 알려진 방법들에 비교할 때, 시간, 자원들, 및 자금이 절약될 수 있다.
도 2는 본 개시의 실시예들에 따라 일 예시적인 검사 구성 프로세서(102)를 도시하는 개략적인 블록도이다. 도 2에 도시된 바와 같이, 검사 구성 프로세서(102)는 수량 분석기(202), 검사 프로브 분석기(204), 로트 분석기(206), 최적화기(208), 스크랩 분석기(210), 및 프레임 맵 발생기(212)를 포함할 수 있다.
수량 분석기(202)는 사용자로부터 또는 직접 배송 패키지(104a)로부터 수량 정보를 수신하기 위한 인터페이스 구성 요소를 포함할 수 있다. 예를 들면, 배송 패키지(104a)는 수량 정보를 수량 분석기(202)에 전달하기 위해 사용될 수 있는 라벨, 바코드, 무선 주파수 식별 태그(RFID), 등을 포함할 수 있다. 수량 분석기(202)는 이후 검사 구성을 위한 그룹 크기를 결정하기 위해 수량 정보를 사용할 수 있다. 그룹 크기를 결정하는 단계는 각각의 검사 프레임(110)상에 배치할 다수의 개별화된 반도체 디바이스들을 결정하는 단계를 포함할 수 있다. 다른 실시예에서, 수량 분석기(202)는 사용자가 수량 정보를 입력하게 하기 위한 그래픽 사용자 인터페이스의 수량 입력 필드를 포함할 수 있다.
검사 프로브 분석기(204)는 검사 디바이스(112)에 의해 사용된 검사 프로브에 관련된 정보를 수신할 수 있다. 검사 프로브 정보는 검사 프로브에서 다수의 검사 사이트들, 검사 사이트들의 간격, 검사 사이트들의 크기 또는 배향, 등의 설명을 포함할 수 있다. 예를 들면, 검사 사이트는 개별화된 반도체 디바이스들과 전기 접촉을 생성하기 위한 프로브 접촉점을 포함할 수 있다. 검사 프로브 정보는 추가로 또는 대안적으로 배치 또는 배향 허용 오차값을 포함할 수 있다. 허용 오차값은 개별화된 반도체 디바이스들이 검사 프레임(110)상에 배치되어야 하는 정밀도를 결정하기 위해 사용될 수 있다. 몇몇 실시예들에서, 검사 프로브 분석기(204)는 검사 디바이스(112)로부터 검사 프로브 정보를 수신할 수 있다. 다른 실시예들에서, 검사 프로브 분석기(204)는 그래픽 사용자 인터페이스를 통해 사용자로부터 정보를 수신할 수 있다. 또 다른 실시예에서, 정보는 검사 프로브 정보의 데이터베이스에 저장될 수 있고, 정보의 서브세트는 사용자에 의해 선택될 수 있다.
로트 분석기(206)는 수량 정보를 변경하도록 구성될 수 있다. 예를 들면, 배송 패키지(104a)가 천(1000) 개의 개별화된 반도체 디바이스들을 포함하지만, 반도체 디바이스들이 두 개의 별개의 로트들로부터 수신되는 경우, 로트 분석기(206)는 단일 로트로부터의 디바이스들만이 고려되도록 분석을 조정하기 위해 수량 분석기(202)에 의해 수신된 수량을 변경할 수 있다. 로트 분석기 정보는 사용자 인터페이스를 통해 사용자로부터, 배송 패키지(104a)에 대한 정보로부터, 배송 패키지 분리기(106)로부터, 비전 검사기(114)(예를 들면, 검사), 및/또는 시스템(100)의 다른 구성 요소로부터 로트 정보를 수신할 수 있다.
최적화기(208)는 최적의 검사 구성을 결정하기 위해 하나 이상의 미리 프로그래밍된 알고리즘들을 사용할 수 있다. 예를 들면, 프로세서 시간은 검사 비용의 주요 소스일 수 있고, 따라서 이는 검사 프로브의 모든 터치 지점이 프로브의 각각의 검사 사이트상의 개별화된 반도체 디바이스에 접촉하는 것을 보장하기 위한 비용 관점으로부터 유익할 수 있다. 따라서, 프로세서 시간이 낭비되지 않는다. 이러한 실시예들에서, 최적화기(208)는 검사 관점으로부터 웨이퍼-레벨 검사 프레임(110)상에 반도체 디바이스들을 배치하기 위한 최적화 검사 구성을 결정하기 위해 수량 정보, 검사 프로브 정보, 및/또는 비용 정보를 사용할 수 있다. 비용들의 최적화를 위해 사용될 수 있는 예시적인 검사 구성들의 추가의 상세들이 도 9 내지 도 11에 기술된다.
스크랩 분석기(210)는 개별화된 반도체 디바이스들의 일부분이 스크랩으로서 폐기되어야 하는지의 여부를 결정하기 위해 수량 정보 및 비용 정보를 사용할 수 있다. 예를 들면, 특정 로트에서 개별화된 반도체 디바이스의 수량이 낮아서 검사 프레임(110)에 그들을 배치하고 검사 디바이스(112)에 의해 이들을 검사하기에 비효율적인 경우, 상기 로트는 스크랩으로서 폐기된다. 스크랩 분석기(210)는 로트를 스크랩으로서 지정하고 이러한 지정을 사용자에게 디스플레이하거나 특정한 로트가 배치 디바이스(108)에 대한 스크랩인 것을 표시할 수 있다.
프레임 맵 발생기(212)는 이후 결정된 검사 구성에 따라 프레임 맵을 생성하기 위해 수량 분석기(202), 검사 프로브 분석기(204), 로트 분석기(206), 최적화기(208), 및/또는 스크랩 분석기(210)에 의해 수집 및 분석된 정보를 사용할 수 있다. 프레임 맵은 검사 프레임(110) 내 개별화된 반도체 디바이스들의 적절한 배치를 나타내는 배치 디바이스(108)에 대한 또는 사용자에 대한 배치 명령들을 제공할 수 있다. 프레임 맵의 일 예는 도 12에 도시된다.
도 3은 본 개시의 실시예들에 따라 개별화된 반도체 디바이스들의 멀티-사이트 배치를 위해 구성 가능한 일 예시적인 데이터 처리 시스템(300)을 도시하는 개략적인 블록도이다. 몇몇 실시예들에서, 검사 구성 프로세서(102)는 도 3에 기술된 데이터 처리 시스템(300)과 유사한 컴퓨터 시스템상에 구현될 수 있다. 다양한 실시예들에서, 데이터 처리 시스템(300)은 서버, 메인프레임 컴퓨터 시스템, 워크스테이션, 네트워크 컴퓨터, 데스크톱 컴퓨터, 랩탑, 등일 수 있다.
도 3에 도시되는 바와 같이, 데이터 처리 시스템(300)은 버스(306)를 통해 시스템 메모리(304)에 결합된 하나 이상의 프로세서들(302A-N)을 포함할 수 있다. 데이터 처리 시스템(300)은 버스(306)에 결합된 네트워크 인터페이스(308), 및 커서 제어 디바이스(312), 키보드(314), 및 하나 이상의 디스플레이들(316)과 같은 디바이스들에 결합된 하나 이상의 입력/출력(I/O) 제어기(들)(310)를 추가로 포함할 수 있다. 몇몇 실시예들에서, 제공된 엔티티(예를 들면, 검사 구성 프로세서(102))는 데이터 처리 시스템(300)의 단일 예를 사용하여 구현될 수 있지만, 다른 실시예들에서, 다수의 데이터 처리 시스템들(300), 또는 데이터 처리 시스템(300)을 구성하는 다수의 노드들은 시스템(100)의 구성 요소들의 상이한 부분들 또는 예들을 호스트하도록 구성될 수 있다(예를 들면, 시스템(100)의 일 부분은 반도체 디바이스 설계 회사에서 구현될 수 있고, 다른 부분들은 검사 또는 제조 설비에서 구현될 수 있다).
데이터 처리 시스템(300)은 하나의 프로세서(302A)를 포함하는 단일 프로세서 시스템, 또는 두 개 이상의 프로세서들(302A-N)(예를 들면, 두 개, 네 개, 여덟 개, 또는 다른 적절한 수)를 포함하는 멀티-프로세서 시스템을 포함할 수 있다. 프로세서(들)(302A-N)는 프로그램 명령들을 구현할 수 있는 임의의 프로세서일 수 있다. 예를 들면, 다양한 실시예들에서, 프로세서(들)(302A-N)는 x86, POWERPC®, ARM®, SPARC®, 또는 MIPS® ISAs와 같은 다양한 명령 세트 아키텍처들(ISAs), 또는 임의의 다른 적절한 ISA 중 어느 하나를 구현하는 범용 또는 임베딩된 프로세서들일 수 있다. 멀티-프로세서 시스템들에서, 프로세서(들)(302A-N)의 각각은 공통적으로 동일한 ISA를 구현하지만 반드시는 아니다. 또한, 몇몇 실시예들에서, 적어도 하나의 프로세서(들)(302A-N)는 그래픽 처리 유닛(GPU) 또는 다른 전용 그래픽-렌더링 디바이스일 수 있다.
시스템 메모리(304)는 프로세서(들)(302A-N)에 의해 액세스 가능한 프로그램 명령들 및/또는 데이터를 저장하도록 구성될 수 있다. 예를 들면, 메모리(304)는 도 5 내지 도 7에 도시된 방법들을 구현하기 위한 하나 이상의 소프트웨어 프로그램들을 저장하기 위해 사용될 수 있다. 시스템 메모리(304)는 정적 랜덤 액세스 메모리(SRAM), 동기식 동적 RAM(SDRAM), 비휘발성/플래시형 메모리, 또는 임의의 다른 형태의 메모리와 같은 임의의 적절한 메모리 기술을 사용하여 구현될 수 있다. 도시된 바와 같이, 예를 들면, 상기에 기술된 것들과 같은 특정한 동작들을 구현하는 프로그램 명령들 및 데이터는 프로그램 명령들(318)로서 시스템 메모리(304) 및 데이터 저장 장치(320) 내에 각각 저장될 수 있다. 다른 실시예들에서, 프로그램 명령들 및/또는 데이터는 시스템 메모리(304) 또는 데이터 처리 시스템(300)으로부터 분리된 상이한 형태들의 컴퓨터 액세스 가능한 매체상에 또는 유사한 매체상에 수신, 전송, 또는 저장될 수 있다. 일반적으로 말하면, 컴퓨터 액세스 가능한 매체는 전자, 자기, 또는 광학 매체-예를 들면, 버스(306)를 통해 데이터 처리 시스템(300)에 결합된 디스크 또는 CD/DVD-ROM 또는 비휘발성 메모리 저장 장치(예를 들면, "플래시" 메모리)와 같은 임의의 유형의, 비일시적 저장 매체 또는 메모리 매체를 포함할 수 있다.
여기서 사용된 용어들 "유형의" 및 "비일시적"은 전파하는 전자기 신호들을 배제하는 컴퓨터 판독 가능한 저장 매체(또는 "메모리")를 기술하도록 의도되지만, 상 컴퓨터 판독 가능한 매체 또는 메모리에 의해 포함되는 물리적 컴퓨터 판독 가능한 저장 디바이스의 형태를 그와 달리 제한하는 것으로 의도되지 않는다. 예를 들면, 용어들 "비일시적 컴퓨터 판독 가능한 매체" 또는 "유형의 메모리"는, 예를 들면, 랜덤 액세스 메모리(RAM)를 포함하는 반드시 정보를 영구적으로 저장하지 않는 저장 디바이스들의 형태들을 포함하도록 의도된다. 비일시적 형태의 유형의 컴퓨터 액세스 가능한 저장 매체상에 저장된 프로그램 명령들 및 데이터는 또한 네트워크 및/또는 무선 링크와 같은 통신 매체를 통해 전달될 수 있는 전기, 전자기, 또는 디지털 신호들과 같은 신호들 또는 송신 매체에 의해 송신될 수 있다.
버스(306)는 프로세서(302), 시스템 메모리(304), 및/또는 I/O 제어기(들)(310)를 통해 결합된 네트워크 인터페이스(308) 또는 다른 주변 인터페이스들을 포함하는 임의의 주변 디바이스들 사이의 I/O 트래픽을 조정하도록 구성된 임의의 시스템, 디바이스, 또는 장치를 포함할 수 있다. 몇몇 실시예들에서, 버스(306)는 하나의 구성 요소(예를 들면, 시스템 메모리(304))로부터의 데이터 신호들을 다른 구성 요소(예를 들면, 프로세서(들)(302A-N))에 의해 사용을 위해 적합한 포맷으로 변환하기 위해 임의의 필요한 프로토콜, 타이밍, 또는 다른 데이터 변환들을 수행할 수 있다. 이들 및 다른 실시예들에서, 버스(306)는, 예를 들면, 주변 구성 요소 상호 접속(PCI) 버스 표준 또는 범용 직렬 버스(USB) 표준의 변형과 같은 다양한 형태들의 주변 버스들을 통해 부착된 디바이스들에 대한 지원을 포함할 수 있다. 이들 및 다른 실시예들에서, 버스(306)의 동작들은, 예를 들면, 노스 브리지 및 사우스 브리지와 같은 두 개 이상의 개별적인 구성 요소들로 분리될 수 있다. 또한, 몇몇 실시예들에서, 시스템 메모리(304)에 대한 인터페이스와 같은 버스(306)의 동작들의 일부 또는 모두는 프로세서(들)(302A-N)로 직접 통합될 수 있다.
네트워크 인터페이스(308)는 데이터 처리 시스템(300)과, 예를 들면, 검사 구성 프로세서(102), 패키지 분리기(106), 및/또는 배치 디바이스(108)에 부착된 다른 컴퓨터 시스템들과 같은 다른 디바이스들 사이에 데이터가 교환되게 하도록 구성된 시스템, 디바이스, 또는 장치를 포함할 수 있다. 다양한 실시예들에서, 네트워크 인터페이스(308)는, 예를 들면, 아날로그 음성 네트워크들 또는 디지털 광섬유 통신 네트워크들과 같은 원격 통신/전화 통신 네트워크들을 통해, 또는 임의의 다른 적절한 형태의 네트워크 및/또는 프로토콜을 통해, 임의의 적절한 형태의 이더넷 네트워크와 같은 유선 또는 무선 범용 데이터 네트워크들을 통해 통신을 지원할 수 있다.
I/O 제어기(들)(310)는, 몇몇 실시예들에서, 하나 이상의 디스플레이 단말들, 키보드들, 키패드들, 터치 스크린들, 스캐닝 디바이스들, 음성 또는 광 인식 디바이스들, 및/또는 하나 이상의 데이터 처리 시스템(300)에 의해 데이터를 입력 또는 검색하기에 적합한 임의의 다른 디바이스들에 결합을 가능하게 할 수 있다. 다수의 입력/출력 디바이스들은 데이터 처리 시스템(300)에 제공될 수 있거나, 데이터 처리 시스템(300)의 다양한 노드들에 분배될 수 있다. 몇몇 실시예들에서, 유사한 I/O 디바이스들은 데이터 처리 시스템(300)으로부터 분리될 수 있고, 네트워크 인터페이스(308)를 통해서와 같이 유선 또는 무선 접속을 통해 데이터 처리 시스템(300)과 상호 작용할 수 있다.
도 3에 도시되는 바와 같이, 메모리(304)는 프로그램 명령들(318)에 의해 액세스 가능한 다양한 데이터를 포함하는 프로그램 명령들(318) 및 데이터 저장 장치(320)를 포함할 수 있다. 프로그램 명령들(318)은 도 5 내지 도 7에 도시된 방법들을 구현하는 프로그램들을 제한 없이 포함하는 명령들의 실행된 프로그램들을 포함할 수 있다. 프로그램 명령들(318)은 임의의 바람직한 프로그래밍 언어, 스크립팅 언어, 또는 프로그래밍 언어들 및/또는 스크립팅 언어들의 조합을 사용하여 다양한 실시예들에서 구현될 수 있다. 데이터 저장 장치(320)는, 예를 들면, 검사 프로브 구성 정보와 같은 이러한 프로그램 명령들(318)에 의해 사용될 수 있는 데이터를 포함할 수 있다.
당업자는 데이터 처리 시스템(300)이 단순히 예시적이고 여기에 기술된 개시의 범위를 제한하도록 의도되지 않는다는 것을 인식할 것이다. 특히, 데이터 처리 시스템(300) 및 그의 디바이스들은 여기에 기술된 시스템들 및 방법들을 수행 및/또는 구현하도록 구성된 하드웨어 및/또는 소프트웨어의 임의의 조합을 포함할 수 있다. 또한, 도시된 구성 요소들에 의해 수행된 동작들은, 몇몇 실시예들에서, 더 적은 구성 요소들에 의해 수행될 수 있거나, 추가의 구성 요소들에 걸쳐 분배될 수 있다. 유사하게, 다른 실시예들에서, 도시된 구성 요소들의 일부의 동작들은 수행되지 않을 수 있고 및/또는 다른 추가의 동작들이 이용 가능할 수 있다. 따라서, 여기에 기술된 시스템들 및 방법들은 다른 컴퓨터 시스템 구성들에 의해 구현되거나 실행될 수 있다.
도 1 및 도 2에 기술된 검사 구성 프로세서(102)의 실시예들은 데이터 처리 시스템(300)과 유사한 식별되는 컴퓨터 시스템에서 구현될 수 있다. 몇몇 실시예들에서, 도 2에 기술된 요소들은 별개의 하드웨어 모듈들에서 구현될 수 있다. 추가로 또는 대안적으로, 이러한 요소들의 일부 또는 모두는, 예를 들면, 하나 이상의 프로세서들(302A-N)에 의해 실행가능할 수 있는 소프트웨어 규정된 모듈들에서 구현될 수 있다.
도 4는 본 개시의 실시예들에 따라 예시적인 검사 프로브(400)를 도시하는 도면이다. 실시예들에서, 검사 프로브(400)는, 예를 들면, 검사 디바이스(112)에서 사용될 수 있다. 도시된 바와 같은, 검사 프로브(400)는 검사 디바이스(112)로부터 전력을 수신하고 정보를 검사 디바이스(112)로 전달하기 위한 다른 디바이스 인터페이스 또는 인쇄 회로 기판(PCB; 402)을 포함할 수 있다. 추가로, 검사 프로브(400)는 복수의 검사 접촉점들(404)을 포함할 수 있고, 각각의 접촉점(404)은 하나 이상의 검사 사이트들을 포함한다. 예를 들면, 검사 사이트는 개별화된 반도체 디바이스의 조작성에 관한 정보를 수집하기 위해 미리 결정된 위치에서 개별화된 반도체 디바이스에 대해 터치 다운하도록 구성된 미니 프로브 또는 금속성 접촉점일 수 있다. 이러한 정보는 PCB(402)를 통해 검사 디바이스(112)로 다시 중계될 수 있다. 검사 디바이스(112)는 검사 프로브(400)에 의해 수집된 정보를 처리하기 위한 하나 이상의 프로세서들을 포함할 수 있다. 검사 디바이스(112)에 대한 처리 시간은 매우 비용이 많이 들 수 있고, 따라서, 검사 구성 프로세서(102)는 접촉점들(404)의 각각이 가능한 한 최대로 프로브의 각각의 터치다운에 대해 개별화된 반도체 디바이스를 조사하는 것을 보장하는 검사 구성을 결정할 수 있다.
도 5는 본 개시의 실시예들에 따라 개별화된 반도체 디바이스들의 멀티-사이트 배치를 위한 방법(500)의 일 예를 도시하는 플로차트도이다. 몇몇 실시예들에서, 방법(500)은, 검사 구성 프로세서(102)가 블록(502)에 도시되는 바와 같이 배열될 개별화된 반도체 디바이스들의 수량을 결정할 때, 시작할 수 있다. 검사 구성 프로세서(102)는 이후, 방법(500)이 종료한 후, 블록(504)에 도시되는 수량에 응답하여 검사 구성을 결정할 수 있다. 이하에 기술된 다양한 실시예들에서, 검사 구성 프로세서(102)는 검사 구성 결정을 블록(504)의 단계에 또한 통지하기 위해 검사 프로브 분석기(204)에 의해 수집된 검사 프로브 정보, 로트 분석기(206)에 의해 수집된 로트 정보, 최적화기(208)에 의해 수집된 비용 정보, 스크랩 분석기(210)에 의해 수집된 스크랩 정보, 등과 같은 추가의 정보를 사용할 수 있다.
예를 들면, 도 6은 본 개시의 실시예들에 따라 개별화된 반도체 디바이스들의 멀티-사이트 배치를 위한 방법(600)의 다른 예를 도시하는 플로차트도이다. 몇몇 실시예들에서, 방법(600)은 배송 패키지(104a)와 연관된 배송 패키지 정보를 수신하는 수량 분석기(202)에 의해 블록(602)에서 시작할 수 있다. 예를 들면, 배송 패키지 정보는 배송 패키지(104a)에 포함된 개별화된 반도체 디바이스들의 수량을 포함할 수 있다. 로트 분석기(206)는 이후, 블록(604)에 도시된 바와 같이, 배송 패키지(104a)가 별개의 로트들로부터 속하는 개별화된 반도체 디바이스들을 포함하는 다수 로트 패키지인지의 여부를 결정할 수 있다. 배송 패키지(104a)가 다수 로트 패키지인 경우, 패키지 분리기(106)는 블록(606)에 도시되는 로트 분할에 따라 배송 패키지(104a)를 분리할 수 있고, 블록(608)에 도시되는 그들의 각각의 로트 번호들에 따라 개별화된 반도체 디바이스들을 그룹화할 수 있다. 스크랩 기준이 블록(610)에서 충족될 경우-예를 들면, 제공된 로트로부터 너무 적은 디바이스들이 존재할 경우- 디바이스들은 블록(612)에서 스크랩된다. 배송 패키지(104a)가 다수 구획 패키지가 아닌 경우, 검사 구성 프로세서(102)는 블록(614)에 도시된 검사 구성을 최적화한다. 유사하게, 개별화된 반도체 디바이스들의 단지 하나의 단일 로트가 배송 패키지(104a)에 포함된다는 것이 결정되는 경우, 검사 구성 프로세서(102)는 블록(614)에서 검사 구성을 최적화할 수 있다. 다른 실시예에서, 방법(600)은 블록(616)에 도시되는 검사 구성에 응답하여 프레임 맵-예를 들면, 도 12에 도시된- 을 생성하는 단계를 포함할 수 있다.
다른 실시예들에서, 디바이스 설계자 또는 디바이스 제조자는 프레임 맵을 시스템(100)에 제공할 수 있다. 시스템(100)은 프레임 맵에 제공된 명령들에 따라 개별화된 반도체 디바이스들을 검사 프레임으로 배치할 수 있다. 예를 들면, 도 7은 프레임 맵이, 본 개시의 실시예들에 따라, 다른 당사자에 의해 생성되지만 시스템(100)에 의해 수신되는 방법(700)을 도시한다.
도 7의 방법(700)은 블록(702)에 도시되는 프레임 맵-예를 들면, 도 12에 도시된 프레임 맵-을 수신하는 단계를 포함할 수 있다. 배치 디바이스(108)는 이후 블록(704)에 도시된 프레임 맵에 따라 검사 프레임(110)상에 개별화된 반도체 디바이스들을 배치할 수 있다. 검사 디바이스(112)는 이후 블록(706)에 도시되는 검사 프레임에 배열된 개별화된 반도체 디바이스들의 세트를 검사할 수 있다. 몇몇 실시예들에서, 디바이스 패키저(116)는 검사(들)의 결과에 대해 개별화된 반도체 디바이스들을 배송 패키지(104b)로 리패키징할 수 있다.
특히 도 5 내지 도 7에 관하여 여기에 기술된 다양한 동작들이 처리 회로 또는 다른 하드웨어 구성 요소들에 의해 구현될 수 있다는 것이 이해되어야 한다. 제공된 방법의 각각의 동작이 수행되는 순서는 변경될 수 있고, 여기에 도시된 시스템들의 다양한 요소들은 추가, 재순서화, 조합, 생략, 변경, 등이 될 수 있다. 본 개시는 모든 이러한 수정들 및 변경들을 포함하고, 따라서, 상기 기술은 제한적인 의미보다 예시적으로 간주되어야 하는 것이 의도된다.
도 8은 본 개시의 실시예들에 따라 검사 프레임(110)에 배치된 개별화된 반도체 디바이스들(804)의 일 예시적인 검사 구성(802)을 도시하는 도면이다. 도 8에 도시된 바와 같이, 검사 프레임(110)의 마진(806)은 개별화된 반도체 디바이스들(804)에 의해 점유되지 않고 남겨질 수 있다. 각각의 열 및 행에 배치 디바이스(108)에 의해 배치된 개별화된 반도체 디바이스들(804)의 수는 검사 구성 프로세서(102)에 의해 결정된 검사 구성에 따라 결정될 수 있다. 예를 들면, 검사 프로브(400)가 지정된 수의 검사 사이트들(404)을 포함하는 일 실시예에서, 각각의 열 또는 행에 개별화된 반도체 디바이스들(804)의 수는 검사 프로브(400)상의 다수의 검사 사이트들(404)과 동일할 수 있다.
도 9는 본 개시의 실시예들에 따라 수평 측면 간격을 갖고 배열된 개별화된 반도체 디바이스들(804)의 일 예시적인 검사 구성(802)을 도시하는 도면이다. 개별화된 반도체 디바이스들(804)은 검사 구성(802)에 배열될 수 있다. 검사를 최적화하기 위해, 개별화된 반도체 디바이스들(804)은 행들 사이의 간격(902)을 갖고 행들에 배열될 수 있다. 몇몇 실시예들에서, 간격(902)은 개별화된 반도체 디바이스(804)의 높이/폭과 거의 동일할 수 있다. 다른 실시예들에서, 간격(902)은 검사 프레임(110)상의 개별화된 반도체 디바이스들(804)의 배치를 최적화하기 위해 가변적일 수 있다. 개별화된 반도체 디바이스들(804)은 간격(806)의 마진을 갖고 검사 프레임(110)상에 배열될 수 있다.
도 10은 수직 측면 간격(1002)을 갖고 배열된 개별화된 반도체 디바이스들(804)의 일 예시적인 검사 구성(802)을 도시하는 도면이다. 도 10에 도시된 바와 같이, 측면 공간(1002)은 검사 프로브(400)의 구성에 의존하여 가변적인 폭일 수 있다. 개별화된 반도체 디바이스들(804)은 검사 구성 프로세서(102)에 의해 생성된 검사 구성에 따라 열들의 검사 프레임(110)에 배열될 수 있다. 수직 측면 간격은 개별화된 반도체 디바이스들(804)의 검사를 최적화하기 위해 선택될 수 있다.
도 11은 검사 프레임(110)상의 기준점(1102) 주위에 배열된 개별화된 반도체 디바이스들(804)의 일 예시적인 검사 구성(802)을 도시하는 도면이다. 일 실시예에서, 기준점(1102)은 검사 프레임(110)상의 제 1 축(1104)과 제 2 축(1106) 사이의 교차점일 수 있다. 몇몇 실시예들에서, 검사 구성(802)은 기준점(1102)으로부터 방사상으로 연장하는 패턴으로 배열될 수 있다. 이러한 일 실시예에서, 검사 프레임(110)의 마진(806)은 확대될 수 있다. 또 다른 실시예들에서, 도 11의 기준점 구성은 도 9의 수평 측면 간격(902) 또는 도 10의 수직 측면 간격(1002)과 조합될 수 있다. 실제로, 당업자는 특정한 검사 프로브(400) 구성과 함께 사용하기에 적절할 수 있는 다양한 대안적인 검사 구성들을 인식할 수 있다.
도 12는 개별화된 반도체 디바이스들(804)의 멀티-사이트 배치를 위해 프레임 맵(1200)의 일 예를 도시하는 도면이다. 일 실시예에서, 프레임 맵(1200)은 셀들을 규정하는 복수의 행들(1202) 및 복수의 열들(1204)을 포함한다. 각각의 셀은 개별화된 반도체 디바이스들(804)이 배치될 수 있는 검사 프레임(110)상의 위치를 나타낼 수 있다. 도시된 바와 같이, 셀들은 개별화된 반도체 디바이스들(804)이 검사 프레임(110)상에 대응하는 위치에 위치되는지의 여부를 나타내기 위한 표시자(1206 내지 1208)와 함께 채워질 수 있다. 예를 들면, 표시자는 '1' 또는 '0', '예' 또는 '아니오'와 같은, 또는 'x' 또는 '0'으로 표시되는 불린 v시자일 수 있다. 도 12의 실시예에서, 'x' 표시자(1206)는 검사 프레임(110)상의 대응하는 위치가 비어있는 것으로 남겨지는 것을 나타내고, 반면에 '0' 표시자(1208)는 검사 프레임(110)상의 대응하는 위치가 개별화된 반도체 디바이스(804)로 채워지는 것을 나타낸다.
여기에 사용되는 바와 같이, 두 개 이상의 요소들이 다른 하나와 "결합된" 것으로 불릴 때, 이러한 용어는 이러한 두 개 이상의 요소들이 개재하는 요소들과 또는 개재하는 요소 없이 간접적이든 직접적이든 연결되는 적용 가능한 전자 통신 또는 기계적 통신인 것을 나타낸다.
본 개시는 당업자가 이해하는 여기에서의 예시적인 실시예들에 대한 모든 변경들, 대체들, 변형들, 대안들, 및 수정들을 포함한다. 유사하게, 적절한 경우, 첨부된 청구항들은 당업자가 이해하는 여기에서의 예시적인 실시예들에 대한 모든 변경들, 대체들, 변동들, 대안들, 및 수정들을 포함한다. 더욱이, 특정한 기능을 수행하도록 적응되고, 배열되고, 가능하고, 구성되고, 가능하게 되고, 동작 가능하고, 동작하는 장치 또는 시스템, 또는 장치 또는 시스템의 구성 요소에 대한 첨부된 청구항들에서의 참조는, 장치, 시스템, 또는 구성 요소가 적응되고, 배열되고, 가능하고, 구성되고, 가능하게 되고, 동작 가능하고, 작동되는 한, 특정한 기능이 작동되거나, 턴 온되거나, 잠금 해제되든지 아니든지 상기 장치, 시스템, 또는 구성 요소를 포함한다.
여기에 인용된 모든 예들 및 조건부 표현은 본 기술을 독자가 촉진시키기 위해 발명자에 의해 기여된 개념들 및 개시를 이해하는 것을 돕기 위한 교육학적 목적들을 위해 의도되고, 이러한 특별히 인용된 예들 및 상태들에 대한 제한이 없는 것으로 해석된다. 본 개시의 실시예들이 상세히 기술되었지만, 다양한 변경들, 대체들, 및 대안들이 본 개시의 정신 및 범위로부터 벗어나지 않고 그에 대해 만들어질 수 있다는 것이 이해되어야 한다.
102 : 검사 구성 프로세서 104a, 104b : 배송 패키지
106 : 패키지 분리기 108 : 배치 디바이스
110 : 검사 프레임 112 : 검사 디바이스
114 : 비젼 검사관 116 : 디바이스 패키저
202 : 수량 분석기 204 : 검사 프로브 분석기
206 : 로트 분석기 208 : 비용 최적화기
210 : 스크랩 분석기 212 : 프레임 맵 발생기

Claims (23)

  1. 방법에 있어서,
    검사될 개별화된 반도체 디바이스들의 수량을 결정하는 단계;
    상기 수량의 개별화된 반도체 디바이스들을 배열하도록 검사 구성을 결정하는 단계로서, 상기 검사 구성은 상기 개별화된 반도체 디바이스들의 수량에 기초하고, 상기 검사 구성은 검사 프로브 구성을 갖는 다지점 검사 프로브에 의해 상기 개별화된 반도체 디바이스들의 다지점 검사 프로빙을 허용하는 검사 프레임 상에 배열 가능하고, 상기 검사 구성은 또한 상기 검사 프로브 구성에 기초하고 상기 검사 프로브의 이용을 향상시키도록 구성되는, 상기 검사 구성을 결정하는 단계;
    상기 검사 프레임 상에 상기 검사 구성을 배열하는 단계; 및
    상기 검사 프레임 상에 배열된 상기 개별화된 반도체 디바이스들의 다지점 검사 프로빙을 수행하는 단계를 포함하는, 방법.
  2. 제 1 항에 있어서, 상기 검사 구성을 결정하는 단계는 상기 검사 프로브에 의해 접촉점들의 수를 최소화하기 위해 상기 검사 구성을 최적화하는 단계를 더 포함하는, 방법.
  3. 제 1 항에 있어서, 상기 검사 프로브는 개별화 전에 웨이퍼 상의 디바이스들의 검사를 위해 구성되고, 상기 검사 구성은 상기 검사 프로브가 상기 개별화된 반도체 디바이스들을 검사하게 하기 위해 웨이퍼 형상의 검사 프레임 상에 상기 개별화된 반도체 디바이스들을 배열하도록 구성되는, 방법.
  4. 제 1 항에 있어서, 상기 검사 구성을 결정하는 단계는 상기 개별화된 반도체 디바이스들 사이의 간격을 결정하는 단계를 더 포함하는, 방법.
  5. 제 1 항에 있어서, 상기 검사 구성을 결정하는 단계는 상기 검사 구성에 응답하여 프레임 맵을 생성하는 단계를 더 포함하고, 상기 프레임 맵은 상기 검사 프레임 상의 상기 개별화된 반도체 디바이스들의 배열을 규정하는, 방법.
  6. 제 5 항에 있어서, 상기 프레임 맵을 생성하는 단계는 상기 검사 프레임의 제 1 축을 따라 상기 개별화된 반도체 디바이스들의 간격을 식별하는 단계를 더 포함하는, 방법.
  7. 제 6 항에 있어서, 상기 프레임 맵을 생성하는 단계는 상기 검사 프레임의 제 2 축을 따라 상기 개별화된 반도체 디바이스들의 간격을 식별하는 단계를 더 포함하는, 방법.
  8. 제 5 항에 있어서, 상기 프레임 맵을 생성하는 단계는 상기 검사 프레임 상의 기준점을 참조하여 상기 개별화된 반도체 디바이스들의 반경 위치를 식별하는 단계를 더 포함하는, 방법.
  9. 제 1 항에 있어서, 상기 검사 구성을 결정하는 단계는 개별화된 반도체 디바이스들의 로트(lot) 세트에서 개별화된 반도체 디바이스들의 수량을 결정하는 단계를 더 포함하는, 방법.
  10. 제 9 항에 있어서, 상기 검사 구성을 결정하는 단계는 상기 로트 세트 내의 상기 개별화된 반도체 디바이스들의 수량이 임계값 미만이라는 결정에 응답하여 상기 로트 세트 내의 상기 개별화된 반도체 디바이스들을 스크랩으로서 지정하는 단계를 더 포함하는, 방법.
  11. 제 1 항에 있어서, 상기 검사 구성을 결정하는 단계는 예상된 검사 수율이 임계값 미만이라는 결정에 응답하여 상기 개별화된 반도체 디바이스들을 스크랩으로서 지정하는 단계를 추가로 포함하는, 방법.
  12. 시스템에 있어서,
    검사 프로브 구성을 갖는 다지점 검사 프로브;
    처리 디바이스로서,
    검사될 개별화된 반도체 디바이스들의 수량을 결정하는 동작, 및
    상기 수량의 개별화된 반도체 디바이스들을 배열하도록 검사 구성을 결정하는 동작으로서, 상기 검사 구성은 상기 개별화된 반도체 디바이스들의 수량에 기초하고, 상기 검사 구성은 상기 다지점 검사 프로브에 의해 상기 개별화된 반도체 디바이스들의 다지점 검사 프로빙을 허용하는 검사 프레임 상에 배열 가능하고, 상기 검사 구성은 또한 상기 검사 프로브 구성에 기초 하고 상기 검사 프로브의 이용을 향상시키도록 구성되는, 상기 검사 구성을 결정하는 동작을,
    수행하도록 구성되는, 상기 처리 디바이스; 및
    상기 검사 프레임 상에 상기 검사 구성을 배열하도록 구성되는 배치 디바이스를 포함하며,
    상기 다지점 검사 프로브는 상기 검사 프레임 상에 배열된 상기 개별화된 반도체 디바이스들의 다지점 검사 프로빙을 수행하도록 구성되는, 시스템.
  13. 제 12 항에 있어서, 상기 다지점 검사 프로브는 상기 검사 프레임에서 상기 개별화된 반도체 디바이스들을 접촉하고 다수의 개별화된 반도체 디바이스들 상에서 전기 검사를 동시에 행하도록 구성되는, 시스템.
  14. 제 12 항에 있어서, 개별화된 반도체 디바이스들의 제 2 세트로부터 개별화된 반도체 디바이스들의 제 1 세트를 분리하도록 구성된 패키지 분리기를 더 포함하는, 시스템.
  15. 제 14 항에 있어서, 상기 개별화된 반도체 디바이스들의 제 1 세트는 제 1 로트(lot)에서 제작되고, 상기 개별화된 반도체 디바이스들의 제 2 세트는 제 2 로트에서 제작되는, 시스템.
  16. 처리 디바이스에 의해 실행될 때, 상기 처리 디바이스가 동작들을 수행하게 하는 기계-판독 가능한 코드를 포함하는 비일시적 기계-판독 가능한 매체에 있어서,
    상기 동작들은:
    검사될 개별화된 반도체 디바이스들의 수량을 결정하는 동작;
    상기 수량의 개별화된 반도체 디바이스들을 배열하도록 검사 구성을 결정하는 동작으로서, 상기 검사 구성은 상기 개별화된 반도체 디바이스들의 수량에 기초하고, 상기 검사 구성은 검사 프로브 구성을 갖는 다지점 검사 프로브에 의해 상기 개별화된 반도체 디바이스들의 다지점 검사 프로빙을 허용하는 검사 프레임 상에 배열 가능하고, 상기 검사 구성은 또한 상기 검사 프로브 구성에 기초하고 상기 검사 프로브의 이용을 향상시키도록 구성되는, 상기 검사 구성을 결정하는 동작;
    상기 검사 프레임 상에 상기 검사 구성이 배열되도록 하는 동작; 및
    상기 검사 프레임 상에 상기 개별화된 반도체 디바이스들의 다지점 검사 프로빙이 배열되도록 하는 동작을 포함하는, 비일시적 기계-판독 가능한 매체.
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
  23. 삭제
KR1020167035735A 2014-05-23 2015-05-22 멀티-사이트 검사를 위한 개별화된 반도체 디바이스들의 배치를 위한 방법들 및 시스템들 KR102192756B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201462002701P 2014-05-23 2014-05-23
US62/002,701 2014-05-23
PCT/US2015/032270 WO2015179820A1 (en) 2014-05-23 2015-05-22 Systems and methods for placement of singulated semiconductor devices for multi-site testing
US14/720,304 2015-05-22
US14/720,304 US10126351B2 (en) 2014-05-23 2015-05-22 Systems and methods for placement of singulated semiconductor devices for multi-site testing

Publications (2)

Publication Number Publication Date
KR20170009955A KR20170009955A (ko) 2017-01-25
KR102192756B1 true KR102192756B1 (ko) 2020-12-21

Family

ID=53682780

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020167035735A KR102192756B1 (ko) 2014-05-23 2015-05-22 멀티-사이트 검사를 위한 개별화된 반도체 디바이스들의 배치를 위한 방법들 및 시스템들

Country Status (6)

Country Link
US (1) US10126351B2 (ko)
KR (1) KR102192756B1 (ko)
IL (1) IL249054B (ko)
MY (1) MY192745A (ko)
SG (1) SG11201609743YA (ko)
WO (1) WO2015179820A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220122864A1 (en) * 2020-10-20 2022-04-21 Inference Tech, s.r.o. Smart skip testing method for semiconductor manufacturing

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6563331B1 (en) 1997-12-26 2003-05-13 Samsung Electronics Co., Ltd. Test and burn-in apparatus, in-line system using the test and burn-in apparatus, and test method using the in-line system
US20050275421A1 (en) 2004-06-10 2005-12-15 Schuette Glenn E System and method for the probing of a wafer
US20080281545A1 (en) 2007-05-08 2008-11-13 Mcintyre Michael G Determining die test protocols based on process health

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5844803A (en) * 1997-02-17 1998-12-01 Micron Technology, Inc. Method of sorting a group of integrated circuit devices for those devices requiring special testing
KR100496861B1 (ko) * 2002-09-26 2005-06-22 삼성전자주식회사 하나의 핸들러에 2개 이상의 테스트 보드를 갖는 테스트장비 및 그 테스트 방법
US7237160B2 (en) * 2004-10-13 2007-06-26 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor test management system and method
US7155361B2 (en) * 2005-02-24 2006-12-26 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor test management system and method
US7208969B2 (en) * 2005-07-06 2007-04-24 Optimaltest Ltd. Optimize parallel testing
US7299388B2 (en) * 2005-07-07 2007-11-20 Infineon Technologies, Ag Method and apparatus for selectively accessing and configuring individual chips of a semi-conductor wafer
US7733106B2 (en) * 2005-09-19 2010-06-08 Formfactor, Inc. Apparatus and method of testing singulated dies
CN101765910B (zh) * 2007-08-10 2013-01-02 富士通半导体股份有限公司 半导体元件的选取方法、半导体器件及其制造方法
US7626412B2 (en) * 2007-09-05 2009-12-01 National Semiconductor Corporation Adaptive test time reduction for wafer-level testing

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6563331B1 (en) 1997-12-26 2003-05-13 Samsung Electronics Co., Ltd. Test and burn-in apparatus, in-line system using the test and burn-in apparatus, and test method using the in-line system
US20050275421A1 (en) 2004-06-10 2005-12-15 Schuette Glenn E System and method for the probing of a wafer
US20080281545A1 (en) 2007-05-08 2008-11-13 Mcintyre Michael G Determining die test protocols based on process health

Also Published As

Publication number Publication date
WO2015179820A1 (en) 2015-11-26
KR20170009955A (ko) 2017-01-25
IL249054A0 (en) 2017-01-31
MY192745A (en) 2022-09-06
US10126351B2 (en) 2018-11-13
US20150338453A1 (en) 2015-11-26
IL249054B (en) 2020-07-30
SG11201609743YA (en) 2016-12-29

Similar Documents

Publication Publication Date Title
US20160132441A1 (en) Heterogeneous multiprocessor platform targeting programmable integrated circuits
US20130290834A1 (en) Synchronized three-dimensional display of connected documents
CN104823273A (zh) 供在半导体晶片搬运系统中使用的自动化接口设备及方法
CN105446874A (zh) 一种资源配置文件的检测方法和装置
CN109037090A (zh) 多测试类型探针卡和对应的测试系统
US20140266282A1 (en) Test System for Improving Throughout or Maintenance Properties of Semiconductor Testing
CN109491646B (zh) 一种消息录入方法、装置、电子设备及可读介质
CN106294161A (zh) 一种应用的界面功能测试方法和装置
US7062747B2 (en) Method and apparatus for prepareing patterns used for manufacture of semiconductor device
KR102192756B1 (ko) 멀티-사이트 검사를 위한 개별화된 반도체 디바이스들의 배치를 위한 방법들 및 시스템들
CN110991124A (zh) 集成电路修补方法及装置、存储介质、电子设备
JP2006285922A (ja) 設計支援装置および設計支援方法
TWI572877B (zh) 手機自動化測試系統及手機自動化測試方法
CN101866373A (zh) 用于电子设计自动化的执行监视器
CN103972122B (zh) 一种晶圆针测方法及装置
US8751985B1 (en) Hierarchical layout versus schematic (LVS) comparison with extraneous device elimination
US20200201955A1 (en) Design system and method employing three-dimensional (3d) emulation of in-kerf optical macros
JP2016132538A (ja) 搬入据付け作業計画支援装置および搬入据付け作業計画支援方法
CN105470158A (zh) 晶圆测试探针台及其测试方法
CN114632710A (zh) 芯片的不良品筛选方法、装置、终端及服务器
CN106502743A (zh) 电子设备的触摸屏固件的升级方法和升级装置、电子设备
US10229241B2 (en) System and method for design based inspection
US20150074630A1 (en) Layout method of semiconductor integrated circuit and recording medium
CN106537163B (zh) 放置用于多位测试的单体半导体设备的系统和方法
US9891272B2 (en) Module testing utilizing wafer probe test equipment

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant